TimeQuest Timing Analyzer report for mp1
Sun Sep 13 12:14:35 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Sep 13 12:14:30 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.96 MHz ; 115.96 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.376 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.298 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.374 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.545 ; 3.311 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.246 ; 3.074 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.458 ; 3.258 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.260 ; 3.076 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.192 ; 3.023 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.375 ; 3.192 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.795 ; 2.654 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.923 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.220 ; 3.034 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.545 ; 3.311 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.369 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.047 ; 2.861 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.109 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.278 ; 3.081 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.459 ; 3.297 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.957 ; 2.789 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.252 ; 3.072 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.803 ; 3.704 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.258 ; -2.092 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.689 ; -2.493 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.887 ; -2.665 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.700 ; -2.493 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.637 ; -2.444 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.810 ; -2.605 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.258 ; -2.092 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.382 ; -2.224 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.665 ; -2.457 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.991 ; -2.753 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.806 ; -2.633 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.516 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.557 ; -2.355 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.739 ; -2.536 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.893 ; -2.707 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.412 ; -2.220 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.692 ; -2.489 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.692 ; -2.521 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.205 ; 7.049 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.033 ; 5.987 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.052 ; 6.051 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.031 ; 5.975 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.024 ; 5.977 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.024 ; 5.973 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.522 ; 6.499 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 7.205 ; 7.049 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.040 ; 5.984 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.755 ; 6.653 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.046 ; 5.988 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.341 ; 6.310 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.057 ; 6.002 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.021 ; 5.969 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.016 ; 5.959 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.241 ; 6.171 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.249 ; 6.219 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.675 ; 6.546 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.354 ; 6.393 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.675 ; 6.546 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.778 ; 6.653 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.773 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.482 ; 6.407 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.070 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.773 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.559 ; 6.435 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.043 ; 5.985 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.207 ; 6.204 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.319 ; 6.235 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.030 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.356 ; 6.272 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.477 ; 6.412 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.029 ; 6.030 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.480 ; 6.406 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.678 ; 6.630 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.041 ; 6.068 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.986 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.084 ; 6.021 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.198 ; 6.171 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.716 ; 5.660 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.730 ; 5.686 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.750 ; 5.748 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.725 ; 5.673 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.740 ; 5.695 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.721 ; 5.671 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.217 ; 6.192 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.845 ; 6.694 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.738 ; 5.682 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.437 ; 6.337 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.744 ; 5.688 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.042 ; 6.010 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.753 ; 5.700 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.719 ; 5.667 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.716 ; 5.660 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.930 ; 5.860 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.954 ; 5.922 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.792 ; 5.753 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.792 ; 5.753 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.028 ; 5.973 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.612 ; 5.559 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.683 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.158 ; 6.084 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.766 ; 5.738 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.436 ; 6.372 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.230 ; 6.110 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.740 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.897 ; 5.892 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.003 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.729 ; 5.716 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.040 ; 5.956 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.155 ; 6.090 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.726 ; 5.728 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.157 ; 6.083 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.363 ; 6.314 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.737 ; 5.763 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.683 ; 5.716 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.781 ; 5.717 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.734 ; 5.690 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 125.42 MHz ; 125.42 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.027 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.274 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.371 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.328 ; 3.128 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.006 ; 2.836 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.207 ; 3.034 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.027 ; 2.861 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.936 ; 2.816 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.130 ; 2.974 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.566 ; 2.465 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.702 ; 2.589 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.980 ; 2.823 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.328 ; 3.128 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.147 ; 2.996 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.838 ; 2.670 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.882 ; 2.728 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.053 ; 2.884 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.220 ; 3.081 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.737 ; 2.594 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.014 ; 2.856 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.519 ; 3.414 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.109 ; -1.979 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.529 ; -2.335 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.718 ; -2.522 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.548 ; -2.358 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.463 ; -2.316 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.647 ; -2.466 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.109 ; -1.979 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.241 ; -2.100 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.505 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.854 ; -2.646 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.664 ; -2.488 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.386 ; -2.209 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.411 ; -2.231 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.593 ; -2.416 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.733 ; -2.569 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.271 ; -2.102 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.536 ; -2.353 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.537 ; -2.372 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.824 ; 6.667 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.688 ; 5.665 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.705 ; 5.684 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.685 ; 5.626 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.678 ; 5.632 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.677 ; 5.608 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.185 ; 6.179 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.824 ; 6.667 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.695 ; 5.629 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.389 ; 6.315 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.706 ; 5.658 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.013 ; 5.984 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.721 ; 5.653 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.680 ; 5.624 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.678 ; 5.620 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.896 ; 5.816 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.917 ; 5.901 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.274 ; 6.190 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.024 ; 5.991 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.274 ; 6.190 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.384 ; 6.227 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.386 ; 6.330 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.111 ; 6.053 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.725 ; 5.690 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.386 ; 6.330 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.164 ; 6.052 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.703 ; 5.628 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.863 ; 5.860 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.971 ; 5.865 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.705 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.007 ; 5.917 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.124 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.688 ; 5.659 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.120 ; 6.035 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.322 ; 6.276 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.705 ; 5.709 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.655 ; 5.687 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.747 ; 5.661 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.833 ; 5.821 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.401 ; 5.337 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.416 ; 5.394 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.435 ; 5.415 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.412 ; 5.355 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.425 ; 5.381 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.401 ; 5.337 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.905 ; 5.900 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.491 ; 6.342 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.419 ; 5.357 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.098 ; 6.028 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.432 ; 5.387 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.739 ; 5.712 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.446 ; 5.381 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.403 ; 5.351 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.406 ; 5.351 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.611 ; 5.534 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.647 ; 5.632 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.474 ; 5.416 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.474 ; 5.416 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.691 ; 5.631 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.305 ; 5.231 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.384 ; 5.358 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.814 ; 5.759 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.448 ; 5.415 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.077 ; 6.024 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.865 ; 5.758 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.429 ; 5.358 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.580 ; 5.576 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.681 ; 5.580 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.429 ; 5.385 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.718 ; 5.632 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.828 ; 5.752 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.415 ; 5.388 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.823 ; 5.743 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.033 ; 5.990 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.431 ; 5.434 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.384 ; 5.413 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.470 ; 5.388 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.410 ; 5.380 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.778 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.408 ; 2.392 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.046 ; 2.030 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.219 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.074 ; 2.071 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.035 ; 2.028 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.162 ; 2.150 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.744 ; 1.743 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 1.835 ; 1.838 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.040 ; 2.026 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.408 ; 2.392 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.195 ; 2.211 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.971 ; 1.961 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.970 ; 1.960 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.165 ; 2.159 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.239 ; 2.256 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.861 ; 1.850 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.064 ; 2.052 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.398 ; 2.405 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.436 ; -1.422 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.724 ; -1.695 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.888 ; -1.856 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.750 ; -1.733 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.714 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.835 ; -1.810 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.436 ; -1.422 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.525 ; -1.513 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.721 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.082 ; -2.066 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.868 ; -1.870 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.666 ; -1.654 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.651 ; -1.628 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.853 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.911 ; -1.913 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.548 ; -1.524 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.740 ; -1.716 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.735 ; -1.718 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.032 ; 5.059 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.166 ; 4.166 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.146 ; 4.169 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.170 ; 4.164 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.168 ; 4.167 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.158 ; 4.156 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.574 ; 4.635 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.032 ; 5.059 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 4.128 ; 4.136 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.726 ; 4.765 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.155 ; 4.147 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.444 ; 4.478 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.151 ; 4.146 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.162 ; 4.148 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.134 ; 4.128 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.284 ; 4.287 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.370 ; 4.394 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.569 ; 4.561 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.428 ; 4.403 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.569 ; 4.561 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.556 ; 4.506 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.744 ; 4.774 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.521 ; 4.522 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.202 ; 4.214 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.744 ; 4.774 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.550 ; 4.522 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.129 ; 4.125 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.301 ; 4.316 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.332 ; 4.346 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.140 ; 4.153 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.377 ; 4.390 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.469 ; 4.494 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.140 ; 4.170 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.511 ; 4.505 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.660 ; 4.693 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.149 ; 4.183 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.166 ; 4.184 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 4.182 ; 4.177 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.259 ; 4.280 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.922 ; 3.924 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.959 ; 3.960 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.943 ; 3.964 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.961 ; 3.956 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.951 ; 3.950 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.365 ; 4.422 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.784 ; 4.808 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.922 ; 3.931 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.507 ; 4.543 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.948 ; 3.941 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.239 ; 4.269 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.943 ; 3.939 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.955 ; 3.942 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.928 ; 3.924 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.070 ; 4.072 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.167 ; 4.189 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.952 ; 3.935 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.952 ; 3.935 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.090 ; 4.083 ; Rise       ; clk             ;
; mem_read            ; clk        ; 3.851 ; 3.803 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.923 ; 3.920 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.994 ; 4.004 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.511 ; 4.539 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.324 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 3.923 ; 3.920 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.087 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.116 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 3.933 ; 3.945 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.159 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.248 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 3.934 ; 3.963 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.288 ; 4.282 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.445 ; 4.475 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 3.942 ; 3.977 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 3.959 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.974 ; 3.969 ; Rise       ; clk             ;
; mem_write           ; clk        ; 3.967 ; 3.974 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.376 ; 0.184 ; N/A      ; N/A     ; 4.371               ;
;  clk             ; 1.376 ; 0.184 ; N/A      ; N/A     ; 4.371               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.545 ; 3.311 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.246 ; 3.074 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.458 ; 3.258 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.260 ; 3.076 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.192 ; 3.023 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.375 ; 3.192 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.795 ; 2.654 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.923 ; 2.791 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.220 ; 3.034 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.545 ; 3.311 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.369 ; 3.220 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.047 ; 2.861 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.109 ; 2.930 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.278 ; 3.081 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.459 ; 3.297 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.957 ; 2.789 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.252 ; 3.072 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.803 ; 3.704 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.436 ; -1.422 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.724 ; -1.695 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.888 ; -1.856 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.750 ; -1.733 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.714 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.835 ; -1.810 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.436 ; -1.422 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.525 ; -1.513 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.721 ; -1.694 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.082 ; -2.066 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.868 ; -1.870 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.666 ; -1.654 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.651 ; -1.628 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.853 ; -1.846 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.911 ; -1.913 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.548 ; -1.524 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.740 ; -1.716 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.735 ; -1.718 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 7.205 ; 7.049 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.033 ; 5.987 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.052 ; 6.051 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 6.031 ; 5.975 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.024 ; 5.977 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.024 ; 5.973 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.522 ; 6.499 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 7.205 ; 7.049 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 6.040 ; 5.984 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.755 ; 6.653 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 6.046 ; 5.988 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.341 ; 6.310 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 6.057 ; 6.002 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 6.021 ; 5.969 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 6.016 ; 5.959 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.241 ; 6.171 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 6.249 ; 6.219 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.675 ; 6.546 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.354 ; 6.393 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.675 ; 6.546 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.778 ; 6.653 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.773 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.482 ; 6.407 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 6.070 ; 6.044 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.773 ; 6.709 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.559 ; 6.435 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.043 ; 5.985 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 6.207 ; 6.204 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.319 ; 6.235 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.030 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 6.356 ; 6.272 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.477 ; 6.412 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.029 ; 6.030 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 6.480 ; 6.406 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 6.678 ; 6.630 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.041 ; 6.068 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.986 ; 6.019 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 6.084 ; 6.021 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.198 ; 6.171 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.922 ; 3.924 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 3.959 ; 3.960 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 3.943 ; 3.964 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.961 ; 3.956 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 3.978 ; 3.978 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 3.951 ; 3.950 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.365 ; 4.422 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.784 ; 4.808 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.922 ; 3.931 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.507 ; 4.543 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.948 ; 3.941 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.239 ; 4.269 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.943 ; 3.939 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.955 ; 3.942 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.928 ; 3.924 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.070 ; 4.072 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 4.167 ; 4.189 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 3.952 ; 3.935 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 3.952 ; 3.935 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.090 ; 4.083 ; Rise       ; clk             ;
; mem_read            ; clk        ; 3.851 ; 3.803 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.923 ; 3.920 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.994 ; 4.004 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.511 ; 4.539 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.324 ; 4.297 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 3.923 ; 3.920 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.087 ; 4.100 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.116 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 3.933 ; 3.945 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.159 ; 4.171 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.248 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 3.934 ; 3.963 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 4.288 ; 4.282 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 4.445 ; 4.475 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 3.942 ; 3.977 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 3.959 ; 3.978 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.974 ; 3.969 ; Rise       ; clk             ;
; mem_write           ; clk        ; 3.967 ; 3.974 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 727741   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 727741   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Sep 13 12:14:27 2015
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.376               0.000 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (332146): Worst-case setup slack is 2.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.027               0.000 clk 
Info (332146): Worst-case hold slack is 0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.274               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.371               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.778               0.000 clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 458 megabytes
    Info: Processing ended: Sun Sep 13 12:14:35 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:03


