 i
摘要 
 
關鍵字：微電刺激器、神經訊號紀錄、植入式晶片、無線傳輸、功能性電刺激、
無線電源供應、ASK解調器、穩壓器。 
 
 
隨著科技的進步，傳統式的醫療方式已開始出現改變。植入式微電刺激晶
片系統，已經在現今的醫療中出現，其可以解決傳統上無法改善的病狀，如：
改善尿失禁與頻尿、疼痛阻斷、巴金森氏症的顫抖與僵直控制與改進、刺激肌
肉神經、與電子耳等應用。 
 
然而，電刺激的應用已經不只是傳統上的疼痛治療，而是可以傳遞訊號。
類似技術若將來能運用在人體神經醫學領域，以電子儀器連結其神經系統斷裂
的部份。則或許可將訊號經由神經組織傳回腦部，而可造福中風或癱瘓者，使
其可以重新獲得『感覺』能力。 
 
神經組織基本的功能單位是神經元(Neuron)，或稱神經細胞，神經元組合
成為遍佈全身的交通線路。我們的腦中有無數的神經元。每一種神經元均掌管
不同的感知﹑推理﹑記憶與學習工作。然而，目前神經元內部實際的工作方式
我們並不完全確知，因此若能更進一步對於神經元的行為、訊號傳遞能量之大
小，以及微電刺激在神經元所造成的影響，進行能更深一步的瞭解，則會相當
有助於醫學上的發展。 
 
計畫目標： 
本年度子計畫目標為實現由傳輸端控制電路以無線方式傳輸控制指令與供
應電源，使植入式晶片可在無導線連接的狀態下對神經輸出雙極性之刺激電
流；而本年度所完成之項目如下： 
 
1. 制定無線傳輸之超低功率神經元訊號傳接器系統 
2. 制定無線傳輸之模型 
3. 製作全植入式之神經元訊號傳接系統單晶片 
4. 整合從電腦到神經之訊號傳接路線 
 
其中可植入式之神經元訊號傳接系統單晶片又包括抗漣波穩壓器，ASK解
調器，混合訊號電路，多種頻率電刺激，神經訊號放大器，類比數位轉換器，
與解碼控制之數位電路等。 
 
 
 iii
stimulates the nerve by bipolar stimulation current via wireless transmission. The 
overall items of this year are listed as follows： 
    1. Formalize the extra-low power wireless transceiver system 
    2. Formalize the wireless transmit and receiving model  
    3. Implement the implantable neuron interface micro-electrical stimulation and 
signal recording SOC (system-on chip) 
    4. Integrate the path between personal computer and neuron 
 
 
The implementation of implantable neuron interface micro-electrical 
stimulation and signal recording SOC including a ripple-rejection high-performance 
voltage regulator, an ASK demodulator, mixed-signal circuits, and multi-frequency 
electrical stimulation, neural signal amplifier, analog-to-digital converter, and digital 
decode and control circuits. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 1
第一章 緣由與目的 
 
1.1 前言 
在人類的神經系統中，末梢神經系統是被中央神經系統(Central Neural 
System, CNS)所控制，而當動作電位消失或是神經元傳導路徑損毀時，中央神
經系統就會產生動作失序。在此情況下，我們可以使用電刺激 (Electrical 
stimulation)產生人工動作電位代替中央神經系統來控制這些作用不正常的器
官。 
 
電刺激大致分類為表面電刺激(Surface electrical stimulation)，經皮電刺激
(Percutaneous electrical stimulation)與全植入式電刺激(Totally implanted electrical 
stimulation)。在種種的電刺激應用中，我們可以使用功能性電刺激(Functional 
Electrical Stimulation, FES)來幫末梢神經和肌肉系統完整但不能使用意識控制
器官的病人做復健，如脊髓受損的病人。 
 
相較於對肌肉刺激的方式較為不精準，直接刺激神經的方式會更為有效並
容易控制。這種技術可以使用經皮電刺激或全植入式的方式將電極放置於神經
上。但經皮電刺激會造成一些像是傷口感染和經由皮膚的電線造成痛楚的問
題，因此目前全植入式電刺激因刺激準確性與不會有開放性傷口等因素，成為
電刺激器發展的主流。 
因此種種的電刺激應用中，我們使用功能性電刺激(Functional electrical 
stimulation, FES)來幫末梢神經和肌肉系統完整但不能使用意識控制器官的病
人做復健，如脊髓受損的病人。因為要使用功能性電刺激的先決條件是，下運
動單元 (Low motor unit)功能必須完整，若下運動單元的大部分功能依然保持完
 3
本次計畫所製做之植入式系統整合式單晶片設計，目標即為將大體積的植
入式系統整合為系統單晶片(SOC)以縮小植入式系統的面積，並使用外部線圈
以無線感應的方式來供應晶片的電源，達到以無線供應電源與控制訊號的方
式，製作小面積的植入式微電刺激及神經訊號量測系統。  
 
1.3 文獻探討 
植入式功能性電刺激系統： 
植入式系統可使用市售晶片整合在一塊軟式或硬式印刷電路板上，但是市
售的晶片乃是單獨作封裝，我們必須要使用額外的面積與連線來完成電刺激
器。在體內的植入系統越大，病人受感染的機會和不舒服的感覺也會增加。因
此，比較完善的做法透過製作特定應用晶片(ASIC)，或是以系統單晶片(SOC)
的做法來完成。系統單晶片可以將所需要的功能整合在單一的晶片中，如此可
減少電路板上的連線與封裝面積，這是本計劃所要實現的目標。 
在神經訊號的認識上，其電壓範圍約在 10~100 uV左右，頻帶選擇則主要
參考[15]之討論內容，其中該研究結果考慮了植入電極之影響並認為神經訊號
的頻帶在 7 KHz以下。而在濾波功能的設計上多採用低通電路，而且在大部分
的研究中[15]~[20] 認為神經訊號的頻帶是低於 10 Hz以下，但是在[21]中認為
的神經訊號頻則是高於 100 Hz，因此本系統整合的設計重點便是適合 100 Hz ~ 
7 KHz之神經訊號。 
[22]中討論之系統為一可植入式之微電刺激系統，與稍後本論文將介紹的
適用於植入式電刺激、神經訊號紀錄及阻抗量測應用之系統整合具有相同的架
構概念。主要是使用 class E傳輸方式將控制訊號及功率送至可植入式晶片內
部，並利用電流式數位類比轉換器產生刺激電流以刺激神經，在神經反應之紀
錄上，先擷取並放大神經訊號，再將訊號轉碼成數位後透過線圈傳出。 
 5
儀表放大器設計： 
關於電壓或電流對頻率的轉換，在目前的研究大概有以下幾種架構: 
 
A. 在2002年， R. R. Harrison, 利用一般的主動式RC濾波電路，並用MOS通道虛
擬電阻，降低電路產生的熱雜訊。此架構優點是設計概念簡單，缺點是增益有限，
雜訊比其他架構大的多[27]。 
 
B. 在2004年， A. Uranga, N. Lago, X. Navarro, N. Barniol,等人利用多級gm-C架
構，造成所需的極點，達成濾波的效果。此架構產生的雜訊甚低，惟其極點彼此
之間並非獨立，造成頻寬較低的缺點。若要改進此缺點，則要加入容值較大的電
容，造成面積與體積的浪費[28]。 
 
C. 在2004年， J. Sacristan, M.T. Oses, 等人，利用多級串接的方式，使各級分工
合作，達成目的。其優點是控制容易，缺點是需要優良的各級電路，並且能夠相
互配合，且在各級間的訊號傳遞，也會產生雜訊，需要仔細設計[29]。 
 
以上三種架構，皆為量測神經訊號所設計，在各項表現上均有一定的水準。 
本論文提出的電路，是參考了多種架構，擷取各家優點，並在缺點上做適當的平
衡，以期最能符合研究計畫之應用。 
 
 
 
 
 
 
 
 
 
 7
描述語言完成晶片之數位電路部份，較全客戶式具有節省開發時間與易於修改
等特性，因此我們選擇在數位電路方面使用標準元件式的做法，搭配類比電路
方面使用全客戶式的做法來完成，此流程稱為混合訊號式(Mixed-signal)流程。
表 1.4-1為晶片製作使用軟體表： 
 
Design Entry Software 
schematic  Cadence composer-schematic  
Layout  Cadence Virtuoso 
Analog 
simulation  Hspice 
Coding language  Verilog 
synthesis  Synopsys Design Analyzer 
Digital 
simulation  Debussy 
   Place & routed   Cadence Silicon Ensemble 
   DRC, LVS  Calibre 
   Post-simulation  Hspice, PowerMill, Nanosim 
表 1.4-1 晶片製作使用軟體表 
 
   
9
調，並將輸出訊號傳送至基頻控制電路；基頻控制電路為一使用標準單元設計方
式完成的數位電路，用來將輸入之訊號封包解譯，控制晶片中的數位類比轉換
器、儀表放大器以及類比數位轉換器三個電路的動作，並將類比數位轉換器所輸
出之訊號傳送至調變器(LSK Modulator)；時脈產生及重置電路電路則用來產生晶
片內部的時脈以及電源啟動時的重置訊號，以供基頻控制電路使用； 數位類比
轉換器為一雙向電流輸出的刺激系統，以基頻控制電路輸入的訊號來控制刺激電
流大小；儀表放大器由多級高、低通電路組合成的濾波器，可將神經訊號頻帶以
外的雜訊消除，並將其放大到適當電壓準位供數位類比轉換器解碼；數位類比轉
換器為 Successive Approximation 架構，具有十位元的精確度，以完整呈現神經
訊號。 
此植入式晶片的特色在於整合電刺激及神經訊號量測兩種功能於同一顆晶
片中，並可用射頻(RF)的方式來供應晶片的功率，同時驅動各部份電路於同一晶
片上的混合訊號系統單晶片(SOC)。 
 
 
2.2操作模式與通訊協定 
2.2.1操作模式 
A. 電刺激 
 電刺激操作如圖 2.1-1所示，由 ASK Demodulator將線圈訊號解調變之候傳
送至 Baseband Circuit，由 Baseband Circuit進行 RS232訊號解碼，並控制 DAC
產生相對的電流來刺激神經。此時 ADC和 IA是關閉狀態。 
 
B. 神經訊號紀錄 
 如圖 2.2.1-1所示，其擁有四個 Channel可以量測四個不同電極上的神經訊
號，其中因為神經訊號的電壓範圍約在 10~100 uV左右，所以為避免訊號太小無
   
11
2.2.2通訊協定 
 我們所使用的封包 Protocol為電腦的序列埠 RS232傳輸時所使用的封包規
格，圖 2.2.2-1為 RS232的封包定義；其特色為以 10 bits為一個單位封包，封包
的起始為’0’，結束為’1’，中間搭載 8-bit的資訊，我們即可透過辨認封包起始和
結束的方式將中間的資料擷取出來。本電路可接受的 RS232 Baud Rate為 2400、
4800、7200、9600、12800、14400、19200、28800、38400、57600、115200、125000 
bps (bits per second)。 
 
Start 8-bit DATA End 
0 D7 D6 D5 D4 D3 D2 D1 D0 1 
圖 2.2.2-1 
 
圖 2.2.2-2及圖 2.2.2-3為傳送資料時的封包定義，前面的三個封包 Sync 1 ~ Sync 
3為同步封包，由於我們是藉由無線傳輸的方式將資料封包傳送至植入在人體內
的晶片，因此我們必須先將時脈的資訊傳送到體內晶片，讓體內的晶片先辨識出
時脈訊號，接著才能將資料正確解讀。在三個同步封包之後，緊連著是資料封包，
Data 1及 Data 2記載進行電流性刺激的各種模式，Data 3則為阻抗量測及神經訊
號紀錄的模式選擇。當我們所要進行的 function為阻抗量測時，封包定義為圖
2.2.2-2所示；而當我們要進行神經訊號紀錄時，封包定義則為圖 2.2.2-3所示。 
   
13
茲將各訊號定義列表說明如下： 
 
address 指定刺激神經的 Channel 
dir (direction) 電流刺激方向 
magnitude 指定電流刺激的強度 
cont. (continuous) 設定晶片自動依據指定的 duration，interval與 p.(phase)產生連續電刺激 
duration 設定電流刺激的時間長度 
interval 設定電流刺激的時間間隔 
ph. (phase) 設定單向刺激或者是雙向刺激 
p. (parity) 偶同位檢查 
function 設定進行阻抗量測或神經訊號紀錄 
CH3/CH2/CH1/CH0 指定進行神經訊號量測的 Channel 
表 2.2.2-1 封包定義名詞說明 
 
 Address的寬度為 2-bit，表示要進行電刺激的神經，因此本電路總共可對
四組神經進行電流性刺激；direction表示進行電刺激的電流方向，由於持續進行
單向的電刺激較易對神經造成傷害，因此我們設計了能進行正、反兩種方向電流
刺激的的 DAC，以降低對神經的損害；magnitude寬度為 5-bit，表示要對神經進
行刺激時的電流強度，共有 32種選擇；為了避免每次要進行電刺激都必須對晶
片送出訊號，因此我們設計了一種能自動連續進行電刺激的模式，當 continuous
為 1時，晶片會依據指定的「進行電刺激時間」、「兩次刺激間隔時間」、「電
刺激強度」來對神經進行自動的持續性刺激；duration表示進行電流刺激的時間
長度，詳見表 2.2.2-2所示；interval則為在連續刺激模式下，兩次刺激的時間間
隔，詳見表 2.2.2-3所示；phase則為是否雙向電流刺激的選擇，如圖 2.2.2-3所
示；function則用來選擇阻抗量測或神經訊號紀錄模式，如表 2.2.2-4所示；
   
15
 
function   
0 0 關閉阻抗量測及神經訊號紀錄 
0 1 神經訊號紀錄 
1 0 阻抗量測 
1 1 持續原本的動作 
表 2.2.2-4 功能選擇對應位元 
 
圖 2.2.2-5為單向刺激波形圖，圖 2.2.2-6為雙向刺激波形圖；由圖 2.2.2-5可以計
算單向電刺激的頻率(frequency)與刺激間距(intervl)，刺激時間(durtaion)之間的關
係為： freq. = 1 / (interval + duration)由圖 2.2.2-6可看出雙向電刺激的頻率公式
為 freq. = 1 / (interval + 2*duration) 
 圖 2.2.2-5 單向刺激波形圖   圖 2.2.2-6 雙向刺激波形圖 
圖 2.2.2-7為封包組合傳輸的波形，可以看出當沒有傳送封包的時候，電腦會傳
輸持續接地信號；封包組合的長度可視傳輸的資料量而做調整，封包組合傳遞間
的空白區間亦可由電腦控制其無封包時間之長短。 
 
 
圖 2.2.2-7 封包組合傳輸的波形 
   
17
點，保持電路的相位邊際(Phase Margin, PM)大於零度，才不致發散。不過 ESR
值受到先天的限制，其阻抗會隨溫度和電阻材質的製程而飄移，因此本晶片提出
一個不用考慮外掛電容的 ESR 值以及電容值的大小，就可以穩定工作的線性穩
壓器。圖 2.3.1-1為傳統的兩級誤差放大器構成之 LDO穩壓器。 
Vref
Vdd_out
RLCL
RF1
RF2
Vdd_in
RESR
(Unregulated Input Voltage)
(Regulated Output Voltage)
Two stage
Error Amplifier
Pass Element
 
圖 2.3.1-1 傳統上由兩級誤差放大器構成之 LDO穩壓器。 
 
A. 原理簡介 
LDO線性穩壓器的基本架構圖如圖 2.3.1-2所示，它大略上可以分割成四個
部分︰參考電壓源、誤差放大器、分壓電阻以及傳輸元件。其中的參考電壓源目
的在於提供一個不隨外部環境變化如工作電壓、溫度或半導體製程而改變的固定
電壓 Vref，而分壓電阻則是用來觀測輸出電壓，並提供一個和輸出電壓成正比的
Vfb來供比對。誤差放大器即在比較 Vref與 Vfb的大小變化，然後根據他們的差異
來控制傳輸元件以提供穩定的輸出電壓。因為反應愈快速的迴路代表愈能提供更
穩定的效果，故電路中的迴路增益(Loop Gain)在穩定狀態下愈大愈好。 
在本節中將先介紹 LDO會用到的名詞定義然後再介紹 LDO的架構種類，以
及 LDO的特性優劣。 
   
19
NPN、PNP、NMOS及 PMOS，其架構如圖 2.3.1-4，前三種傳輸元件為雙載子電
晶體所構成，它們的好處在於可以提供大電流輸出，但由於雙載子元件的基級會
有電流流過，因為這個特性而造成靜態電流的增加；而後二者為金氧半場效電晶
體，雖然它們的驅動能力較弱但是它們所消耗的靜態電流可以降到非常小。除了
在驅動能力以及靜態電流的不同之外，Dropout 電壓也是項非常重要的因素，一
般來說 N-Type電晶體如 NPN、NMOS等由於閘極或基極需要比源極或射極高的
電壓來使之開啟，因此其 Dropout電壓會較高。反觀 P-Type的 PNP與 PMOS，
輸入電壓端的源極或射極與輸出的電壓差可以非常小因此其 Dropout電壓較小。
而利用串接雙載子元件所構成的 Darlington 所需要的驅動電壓更高，因此其
Dropout電壓也就更大。表 2.3.1-1列出了這幾種傳輸元件在各方面的比較。 
PMOS
VSD(sat)
In
Out
NMOS
VGS
VSD(sat)
In
Out
PNP
VEC(sat)
In
Out
NPN
VBE
VEC(sat)
In
Out
NPN Darlington
2VBE
VEC(sat)
In
Out
 
圖 2.3.1-4 各種傳輸元件的架構 
 
效能 Darlington NPN PNP NMOS PMOS 
靜態電流 中等 中等 大  小 小 
Dropout電壓 VEC(sat)+2VBE VEC(sat)+VBE VEC(sat) VSD(sat)+VGS VSD(sat) 
負載推動力 大 大 大  中等 中等 
暫態反應速度 快 快 慢 中等 中等 
表 2.3.1-1 各種傳輸元件的效能比較 
 
E. NMCF頻率補償技術 
圖 2.3.1-5為本設計之線性穩壓器架構圖，它的基本工作原理在前面已經介紹
過。它包含兩級的 cascade誤差放大器 Aop1,Aop2，傳輸元件Mpass，分壓電阻
   
21
2
2
21
2
2 )()(1)( s
gg
CCs
gg
Cg
sZero
mpm
mm
mpm
mmf −+=  
其中TDC為直流回路增益， p1是主極點，而gm1,gm2,gmf,是Aop1, Aop2, Aopf的轉導，
Ro1, Ro2則是Aop1, Aop2的輸出阻抗, gmp, Rop是 Mpass的轉導及輸出阻抗 
而左半平面的零點推導如下： 
)141(
2
2
2
1
1
1 ++−=
mf
mpm
m
m
m
mf
g
gg
C
C
C
g
z  
右半平面的零點推導如下： 
)141(
2
2
2
1
1
2 −+=
mf
mpm
m
m
m
mf
g
gg
C
C
C
g
z  
為使電路穩定，我們會讓右半平面的零點，落在 p2, p3之後，所以我們將設計電
路以符合以下條件。 
21 mm CC <<  
Lop RR <<  
Lop
m
mf CR
Cg 1≥  
22
1
mo
m
mf CR
Cg ≥  
單增益頻寬(gain bandwidth)推導如下 
1
1
m
m
C
gGBW =  
而相位邊際(phase margin)即可得： 
oo
z
GBW
z
GBWPM 60tantan60
2
1
1
1 >−+≈ −−  
只要我們設計適當的補償電容Cm1和Cm2，即使負載電容CL在改變， 
則可以使兩極點的電路保持穩定。這裏我們設定Cm1=0.1 pF，推算得Cm2=30 pF。 
 
 
   
23
B. 量測結果 
 模擬結果 量測結果 
輸入電源 
(可容許之工作頻率) 
4~5 V 
(0~3 MHz) 
3.5~4.5 V 
(0~3 MHz) 
輸出電壓 
(對植入式系統之工作環境) 
3.30 V ± 3.03% 
(4.3~4.7 V, 2 MHz) 
3.30 V ± 5.03% 
(3.5~4.5 V, 2 MHz) 
輸出電壓誤差 
(對人體溫度) 
3.28 V ± 0.6% 
(36 ℃~ 41 ℃) 
3.30 V ± 3.4% 
(36 ℃~ 41 ℃) 
最低輸出及輸入電壓差 0.3 V 0.15 V 
功率 
(對植入式系統之工作環境) 
171 mW 
(10pF,500Ω,2 MHz) 
59.5 mW 
(10pF,500Ω,2 MHz) 
PSRR 
(對植入式系統之工作環境) 
30.1 dB 
(10pF,500Ω,2 MHz) 
9.5 dB 
(10pF,500Ω,2 MHz) 
表 2.3.2-1 量測結果與模擬結果比較表 
 
C. 晶片佈局圖與照相圖 
 
 
 
 
 
 
 
 
圖 2.3.2-3晶片佈局後擷取圖 
   
25
 
圖 2.3.3-2 無電容的 ASK解調器電路圖 
 
  圖 2.3.3-2為之前所發表過的無電容 ASK解調變器電路[7]。它接收整流
訊號 Vrect1，並產生解調變訊號 Vdem1。這樣封包檢測器輸出，其變化非常依靠整
流訊號 Vrect1的低頻部分，因此是利用 ASK調變訊號的外層判別。產生出來的封
包訊號 Venv1是由 ASK調變訊號的直流準位上，加一個 AC震動訊號所組成。然
而，因為先前 ASK電路的內部特性，Venv1的振幅相當的小。因為從內部線圈感
應到的訊號，非常容易被外部線圈和內部先圈之間的位置和角度所干擾。所以一
個史密特觸發器就必須要被加入，來判斷非常小的 Venv1，因此就針對之前 ASK
解調變器的抗雜訊試能力，試著改良它。 
   
27
像 LPF ( low pass filter ) ，進而壓縮 ASK調變訊號的高頻部分。如此，VY的 AC
擾亂成分被減少，所以 VY能視為 PM201和 PM202的控制訊號。同樣的，VZ也
少了高頻部分，所以對 NM201和 NM204，也有 LPF功能，且控制 NM204的通
道電阻。 
High voltage level of ASK-modulated signals : 當高準位的 ASK調變訊號出
現時，PM201和 PM202被打開，所以 Venv2被拉高。在此段時間內，從節點 Venv2
到 Y對 PM203充電 ( 在這個情況，PM203的 Venv2節點視為源極，PM203的 Y
節點視為集極 )。隨著 VY的增加，造成流過 PM204和 NM202的 I1減少。如此，
VX下降，導致透過 PM203從節點 Venv2到節點 VY的電流 I2也減少。尤其 I2是將
Venv2 拉低的電流，因而，Venv2 最後穩定在電壓 VX+Vth(PM203)。明顯的，NM204
的W/L比例盡量小於一，達到減少靜止電流。 
Low voltage level of ASK-modulated signals : 當 Vrec2轉換成低準位時，VY
太高以致不能開啟 PM201和 PM202。如此 Venv2透過 NM203和 NM204被拉低，
因為 NM204 角色像是壓控電阻，只要 VZ夠高，它阻值小到可以忽略。除此之
外，NM202，PM204和 PM203的截止電壓的總和被設計大於 VY，所以當 ASK
電壓準位是低時，PM203 是關掉。所以，VY不能透過 PM203 放電 ( 在這種情
況，PM203的 VY節點視為源極，PM203的 Venv2節點視為集極 )。所以在 ASK
調變訊號為低的狀態下，PM201和 PM202持續的關著。一言以蔽之，Venv2被拉
到非常接近地。 
Buffer : 為了驅動大電容負載和避免對於封包檢測的負載效應，一個 Buffer
能在 10 kb/s 位元率下，驅動一個 10pF的負載是必須被加入。並且 Buffer的切
換點必須設在 Venv2的峰值和谷值之間，如此 Venv2就能完全正確的判斷了。 
 
2.3.4 ASK解調器模擬結果  
A. 模擬結果 
圖 2.3.4-1為 ASK解調變器的 post-layout simulation表現。所提出的解調變
   
29
3.3 SS 36 1.579 2.212 0 
2.97 SS 36 1.36 1.964 0 
3.63 SF 36 1.83 2.118 0.058 
3.3 SF 36 1.688 2.217 0.154 
2.97 SF 36 1.501 2.046 0.988 
3.63 FS 36 1.57 2.053 0 
3.3 FS 36 1.443 1.971 0 
2.97 FS 36 1.279 1.893 0 
3.63 TT 36 1.723 2.122 0 
3.3 TT 36 1.537 2.132 0 
2.97 TT 36 1.369 1.984 0 
表 2.3.4-1 在不同的 PVT角落下， 
Venv2的高準位(VH)、低准位(VL)和 Buffer的切換點(VSP)。 
 
Freq. of the input Data rate : 10 Kbps 
Carrier freq: 2MHz 
Voltage level of the input Logic low level :   2.5 ~2.7   V , 
Logic high level:   3.2~3.4   V 
Freq. of the demodulator 
output 
20KHz 
Duty cycle : 50.5 % ~ 52 % 
Logic level of the demodulator 
output 
Logic low level : 0 V , 
Logic high level : 3.3 V , 
Power consumption 1.226 mW  
The load at the O/P of ASK demodulator is 10pF and 1KΩ 
表 2.3.4-2預計規格列表 
   
31
2.3.5低雜訊儀表放大器 
 
Fully
 Deferential
Preamplifier
Second-order
low-pass filter
Vin+
Vin-
Current
mirror
Bandgap
I-reference
I-ref
High-pass
filter &
output stage
High-pass
filter &
D to S conv.
Vout
I_bias1 I_bias2
V-bias circuit
V-ref2
V_bias2
V-ref1
V_bias1
圖 2.3.5-1 IA基本架構圖 
 
IA的基本架構圖如圖 2.3.5-1所示，它大略上可以分割成四級︰前端放大器、
低通濾波器、高通濾波器暨差動轉單端轉換電路 (differential to single-ended 
converter )以及第二高通濾波器暨輸出級[4]。前端放大器用於放大輸入的所有訊
號，避免微弱的神經訊號在多級傳輸間耗弱太快。其由多級高、低通電路組合成
的濾波器，可將神經訊號頻帶以外的雜訊消除。差動轉單端轉換電路可將雙端電
極輸入的差動訊號轉為系統中類比-數位轉換器可轉換之單端訊號，輸出級可用
來調整輸出位準以及輸出範圍，避免超出類比-數位轉換器之輸入範圍。另外有
一些電壓及電流的控制電路，用來控制主要電路的效能：其中的參考電流源目的
在於補償前兩極隨溫度飄移的誤差，此誤差是造成通帶增益隨溫度飄移的原因。
偏壓電路的目的是可以用不同的參考電壓，決定後兩極高通濾波器的轉折( 3dB )
點、通帶增益、以及最後輸出的電壓範圍。 
   
33
創造各級所需的偏壓電流。 
 但是在本設計中，所需要的參考電流，需要隨溫度上升而下降，此時，只要
調整電阻 (R_b1)阻值，利用電阻溫度係數為正的特性，就可以達成我們降低參
考電流的目標。 
I_bias2
current
mirror
I_bias1
I-ref
M_b1 M_b2
M_b3 M_b4
M_b5
B_b1 B_b2
R_b1
 
圖 2.3.5-3 帶差溫度補償電流源電路 
 
D. 第三級高通濾波器電路說明 
 
圖 2.3.5-4 第三級高通濾波器之詳細電路圖 
這一級電路是建立在一個 Differential difference amplifier ( DDA，[7] )之上，
DDA有兩對輸入埠 (詳見圖 2.3.5-4)，在本設計中，一對是用來做為這一級的差
   
35
 
Vb_r
Vg_r
M_pse
R_pse
 
 
Vg_r
Vb_r
M_r1 M_r2
M_r3 M_r4
R_r1
M_r5
Vref_r
1 : 1
1 : NK : 1
 
圖 2.3.5-5a MOS通道等效電阻 圖2.3.5-5b  MOS通道等效電阻的偏壓電路
 
2.3.6 低雜訊儀表放大器模擬結果 
 由於本設計對於製程模型飄移影響抵抗力較弱，但是可以用適當補方法將
其校正，所以在此就不多做對製程飄移情形及校正後情形多做陳述，並且著重在
溫度的模擬上，以其工作時溫度改變的範圍能夠在控制之中。此外，本晶片配合
國科會的植入人體之生物晶片計劃，故模擬溫度為 36ºC，而溫度在 41ºC以上時，
人體蛋白質將遭破壞，所以工作溫度將控制在 36~41的範圍內，故模擬溫度範圍
選在 25ºC ~ 45ºC 。 
 由圖 2.3.6-1~4 中，可知縱使在溫度及電源電壓漂移的情況下，我們的放大
器工作表現能然很穩定(放大倍率=80dB, 通帶=100 Nz ~ 7 KHz)。而由圖 2.3.6-5
可知 CNRR高達 160 dB足以隔絕環境中雜訊，由圖 2.3.6-6中所示，消耗的功率
不隨環境而變。最後是綜合所有環境變因在頻率響應的模擬上，見圖 2.3.6-7，由
由圖中可知頻率響應的瓢移很小，其穩定度是對系統應用上是可接受的。 
   
37
 
135
140
145
150
155
160
165
170
175
180
25 30 36 40 45
temperature ( C )
CM
RR
 ( 
dB
 )
2.97
3.3
3.63
 
圖 2.3.6-5 CMRR 在不同電源電壓中不同溫度中的表現 
 
7.6
7.8
8
8.2
8.4
8.6
8.8
9
9.2
9.4
9.6
25 30 36 40 45
temperature ( C )
po
we
r c
on
su
me
 ( 
mW
 )
2.97
3.3
3.63
 
圖 2.3.6-6  功率消耗在不同電源電壓中不同溫度中的表現 
 
6.4
6.5
6.6
6.7
6.8
6.9
7
7.1
7.2
25 30 36 40 45
temperature ( C )
3 d
B 
fre
q. 
of 
L
2.97
3.3
3.63
 
圖 2.3.6-4  不同電源電壓中溫度對低通截止頻率的影響 
   
39
 
論文電路 [27] [28] ours 
半導體製程 (um) 0.7 0.7 0.35 
晶片總面積 (mm2) 1.1 2.7  0.3 
通帶頻率範圍 (Hz) 100 ~ 7K 100 ~ 3K 100 ~ 7K 
通帶增益 (dB) 77 ~ 103 55 80 
通帶邊緣斜率 (dB/dec) ≈30 ≈20  ≈40 
共模拒斥比 (dB) 96 74 150 
消耗功率 mW N/A 1.3 9.4 
適用場合 ENG ENG ENG 
表 2.3.6-2 各 LNA各方面效能和成本 
 
 
由圖 2.3.6-8低雜訊儀表放大器佈局結果 
   
41
A. main_DAC 
 
圖 2.3.7-2 main_DAC  
 
說明：圖 2.3.7-2為 main_DAC示意圖，利用乘二放大的電容可以簡單的達到我
們需要的二分之一逼近機制，在取樣時間比較器的反向端接到 vrefn，電容陣列
的另一端則接到 vin，此時電容會存在著 vin-vrefn的壓差。開始比較時開關 S打
開，電容陣列接到 vrefp。如圖 2.3.7-2，此時反向端的電壓為 vrefp-(vin-vrefn)。
之後我們便可以逐一關上各電容之開關，首先當關上 S1時(接到 vrefp)，會因為
從 a點不論向左看或向右看的電容總合皆為 32C，因此對比較器反向端的影響為 
，同理可推得 S2的影響為 。於是可得 
( )vrefnvrefpSvrefnvinvrefpoutdac −×⎟⎠
⎞⎜⎝
⎛+−−= 1
2
1_ 1  
    ( ) )(2
1...2
2
1
2 vrefnvrefpSnvrefnvrefpS n −×⎟⎠
⎞⎜⎝
⎛++−×⎟⎠
⎞⎜⎝
⎛+  
 
( )vrefnvrefp −
2
1 ( )vrefnvrefp −
4
1
   
43
其等效電容改變前一級的電容陣列總電容值，而造成解碼的誤差。因此，此電路
之等效輸入電容須遠小於 C。不過需要付出的代價是因串接三顆 OPA 而造成的
頻寬變小，所幸本晶片之設計重點為針對神經訊號，一般來說神經訊號只有 100 
~ 7 K Hz，因此搭配用來解碼的 ADC取樣頻率便不需過快，換句話說，頻寬的
限制不足以影響到電路的設計。 
 
2.3.8連續逼近式類比數位轉換器模擬結果 
A. INL & DNL表現： 
 
圖 2.3.8-1 INL&DNL在不同 corner之模擬結果比較  
 
說明：圖 2.3.8-1 為給一值由 1.23125V 下降至 1.19925V 之緩慢三角波並在不同
corner所模擬出的結果，只取 d<3:0>是因為我們只需觀察這四個位元便可瞭解整
個電路在不同 corner下的表現。由上圖可以看出在不同的操作環境下，模擬出來
的結果在不考慮有向左或是向右位移的情形下，幾乎是相同的，這表示電路的
INL表現是會受到操作環境的影響，但是 DNL卻是非常穩定。 
 
 
 
 
   
45
片輸出訊號，使得植入式生物晶片得以與外界溝通。 
外部控制訊號方面：由電腦 RS232埠送出封包訊號，經過振幅切換調變電
路 (Amplitude-shift-keying Modulator，ASK modulator) 以及 E 類功率放大器 
(Class-E Power Amplifier)調變放大後送至外部線圈 (Main transmitter Coil) 上，使
接收端 (Receiver Coil) 線圈得以耦合感應。藕合感應訊號經整流及降壓後送至
晶片電源輸入端，提供晶片內部穩壓電路使用。感應訊號經分壓後送至晶片封包
訊號輸入端，提供振幅切換調變解調器 (ASK Demodulator) 使用。 
晶片輸出訊號方面：負載切換調變電路之輸入端訊號，由基頻電路 
(Baseband Circuit) 所控制，而改變內部線圈 (Transmitter Coil) 之共振電容值，
達到改變外部線圈所看到之反射阻抗 (reflective impedance)，造成外部線圈振幅
變化，經由外部負載切換解調變電路  (Load-shift-keying Demodulator，LSK 
Demodulator) 還原資料，完成傳出資料之流程。 
 
 
圖 2.4.1-1、植入式生物晶片之總架構 
 
2.4.2電路架構設計 
傳統晶片設計之流程與模擬環境，無法模擬感應連結之現象，亦即無法將
   
47
 
圖 2.4.2-2 E類功率放大器與 ASK調變器電路圖 
 
 
圖 2.4.2-3、ASK 波形圖 
 
 
圖 2.4.2-4 外部感應電路圖 
 
 
   
49
2L
L
2
 1
  
CR j
RZ ω+=  2.4.2-2式 
 
21
  
LL
Mk ⋅=  
2.4.2-3式 
 
2L
L
22
21
22
T
  1
    
  
CRj
RLjR
LLkZ
ωω
ω
+++
⋅⋅=  2.4.2-4式
 
2
2L
2
2L22
21
22
T ))( - )(())()((
)(  )(
  ' βωαωβαβα
ω fCRfCRff
ff
LLkZ +++=  
2.4.2-5式 
 
22L
2
L2  -     )( CLRRRf ωα +=  2.4.2-6式
 
2L22     )( CRRLf ωωβ +=  2.4.2-7式 
 
C. 內部感應電路 
內部感應電路，分為兩部分：傳出路徑與傳入路徑。 
傳出路徑部分以 Verilog-AMS 實現，將基頻電路所產生之數位訊號以負載
切換調變方式經由線圈傳出。如圖 2.4.2-6 所示，根據共振頻率與線圈電感值以
及 2.4.2-8式，得到與負載切換調變電路並聯之共振電容值 (C2p)。 
傳入路徑部分於 PCB板上實現，電路如圖 2.4.2-7藉由接收端線圈對外部電
路振幅極大之 ASK 訊號所感應之訊號分別作降壓整流與分壓後，分別接至植入
式生物晶片之電源輸入端與 ASK訊號輸入端。 
 
   
51
之振幅。但很明顯的，若選擇切換並聯電阻值將會直接影響到由外部送入之功率
分配，會有多餘電流流經切換之並聯電阻，造成功率浪費[12]，這在植入式生物
晶片有限的功率消耗的前提下，是非常不好的設計。因此選擇切換並聯電容值
[13]，即可免去先前提及之缺點。電路圖如圖 2.4.2-8所示。 
傳統負載切換調變電路皆使用離散元件所構成，其製作簡單迅速，可馬上
調整得到所需要之表現，但其切換之動態功率、元件之漏電流與元件之功率消
耗，明顯遠大於晶片內負載切換調變電路之功率消耗，而離散元件之體積更是遠
大於晶片內負載切換調變電路。由此可見本設計將負載切換調變電路整合於系統
晶片中，不但降低了系統之功率需求，同時也縮小了系統的體積，更加符合植入
式生物晶片的要求。 
此外，由於本系統可模擬出振幅切換調變訊號受反射阻抗改變之影響，可
精確調整其共振電容值使傳出訊號在可辨識範圍之內，仍可由外部送入封包，達
到全雙工目的。藉由全雙工傳輸，免除了單工傳輸之交握式溝通時間[14]，我們
可及時得到晶片內部之訊號，這將會對於生醫量測方面有莫大的幫助。 
 
C2L2
Clsk
RL
Mod_data
R2
LSK modulator
 
圖 2.4.2-8  負載切換調變電路圖 
 
 
   
53
350 Vp-p
ASK modulation control
signal
LSK modulation control
signal
Vu1
圖 2.4.3-3、ASK傳輸 high；LSK傳輸 low 
 
 
圖 2.4.3-4、ASK傳輸 low；LSK傳輸 high 
 
200 Vp-p
ASK modulation control
signal
LSK modulation control
signal
Vu1
 
圖 2.4.3-5、ASK傳輸 low；LSK傳輸 low 
 
   
55
晶片 ASK解調電路之輸入端訊號、晶片 ASK解調電路之輸出端訊號。 
圖 2.4.4-4為圖 3-6-3之放大圖。波形由上而下分別為電腦 RS232端所產生
之訊號與晶片 ASK 解調電路之輸出端訊號。可明顯看到當資料封包於轉態時，
晶片仍解調正確。顯示封包訊號不因為經過無線射頻傳輸介面而影響最終解調結
果。 
圖 2.4.4-5為無線射頻傳輸介面供電圖。內部電路將接收端線圈端電壓振幅
經整流穩壓後，送至植入式生物晶片之電源穩壓器之輸入端。由圖可知，無論是
封包訊號為低準位或是高準位，晶片內之電源穩壓器皆能正常運作，使輸出維持
在 3.3V左右。波形由上而下分別為接收端線圈之端電壓、晶片 ASK解調電路之
輸入端訊號、晶片 ASK解調電路之輸出端訊號。 
 
 
圖 2.4.4-1、PC端 RS232人機介面程式 
 
   
57
 
圖 2.4.4-5、無線射頻傳輸介面供電圖 
 
 
   
59
可供推廣之研發成果資料表 
■ 可申請專利 □ 可技術移轉  日期：93年 5月 30日 
國科會補助計畫 
計畫名稱：應用神經工程發展可植入式神經元介面之研究- 
超低功率可植入式神經元訊號傳接器之研製(子計畫五) 
計畫主持人：王朝欽  
計畫編號： NSC92-2218-E-110-001 學門領域： 醫工 
技術/創作名稱 量測神經訊號之低雜訊放大器 
發明人/創作人 王朝欽、黃祺峻 
中文：關於一種植入式生物神經訊號量測系統中使用之低雜訊放大
器，尤其是關於一種以串接多級放大器，並使用 gm-C放大器電路
來取代大型被動元件之低雜訊放大器。此一低雜訊放大器在神經訊
號量測系統中，負責阻絕神經訊號以外的雜訊，並且將微弱的神經
訊號放大的任務，並達成濾波以及放大的各項需求。 
技術說明 英文：This invention relates to a low noise amplifier ( LNA ) for implantable
biomedical neural signal sensing and recording systems. It is particularly 
related to a LNA composed of cascading multiple stages of amplifiers and 
employing gm-C amplifiers to replace large discrete passive elements. The 
low noise amplifier in the implantable systems is in charge of removing the 
noise out of the band except neural signals, and amplifying the amplitude of 
the neural signals. 
可利用之產業 
及 
可開發之產品 
除了可利用與開發為植入式之電刺激產品，也能應用在需要低雜
訊、低頻、低功率之放大器的混合訊號電路中。 
技術特點 
1. 通帶邊緣增益達 40dB/dec, CMRR達 120dB 
2. 低雜訊、適用於低頻、低功率 
推廣及運用的價值 
SOC(System on Chip)帶動了 IC設計方法的革命，但是 SOC最大的
困難，莫如在有限的晶片佈局面積內放置整個電路系統。本設計利
用各種技術，降低電路對被動元件的依賴，使得晶片面積降低，不
需外掛元件。低頻的應用除了生物電訊號，在音頻的利用上也是十
分廣泛。 
   
61
參考文獻 
 
[1] K. C. Kwok, and P. K. T. Mok, “Pole-zero tracking frequency compensation 
for low dropout regulator,” in Proc. ISCAS, 2002, vol. 4, pp. 26-29, Sep. 
2002 
[2] K. N. Leung, and P. K. T. Mok, “Analysis of multistage amplifier- frequency 
compensation,” IEEE Trans. Circuits Syst. I, vol. 48, pp. 1041–1056, Sep. 
2001. 
[3] C.-C. Wang, Y.-H. Hsueh, U.-F. Chio, and Y.-T. Hsiao, “A C-less ASK 
demodulator for implantable neural interacing chips,” in  Proc. IEEE Int. 
Symp. Circuits and Systems (ISCAS), vol. 4, pp. 57 – 60, May 2004. 
[4] D. Jurisic, and G. S. Moschytz, “Low-noise active-RC low-, high- and 
band-pass allpole filters using impedance tapering” The 2000 IEEE 
Electrotechnical Conference (MELECON 2000), vol. 2, pp. 591-594, 2004. 
[5] A. Uranga, N. Lago, X. Navarro, and N. Barniol,  “A low noise CMOS 
amplifier for ENG signals,” in Proc. The 2004 IEEE International 
Symposium on Circuits and Systems (ISCAS 2004), vol. 4, pp. 21-24, May 
2004. 
[6] Behzad Razavi, “Design of Analog CMOS Integrated Circuits,” 2001 
[7] S. R. Zarabadi, F. Larsen, and M. Ismail, “A reconfigurable op-amp/DDA 
CMOS amplifier architecture,” IEEE Transactions on Circuits and Systems I: 
Fundamental Theory and Applications, vol. 39, no. 6, pp. 484-487, June 
1992. 
[8] B. Razavi, “Principles of Data Conversion System Design,” NJ: IEEE press, 
1995. 
[9] J. Sacristan, and M. T. Oses, “Low noise amplifier for recording ENG signals 
in implantable systems,” in Proc. The 2004 IEEE International Symposium 
on Circuits and Systems (ISCAS 2004), vol. 4, pp. 33-36, May 2004. 
[10] R. J. Baker, H. W. Li, and D. E. Boyce, “CMOS CIRCUIT DESIGN, 
LAYOUT, AND SIMULATION,” 1997. 
[11] K. Finkenzeller, “RFID Handbook : Fundamentals and Applications in 
Contact-less Smart Cards and Identification, 2nd Ed.,” Reading: John Wiley 
& Sons, Inc., 2003 
[12] Z. Tang, B. Smith, J.-H. Schild, and P.-H. Peckham,“Data transmission 
from an implantable biotelemeter by load-shift keying using circuit 
configuration modulator,＂IEEE Trans. on Biomed. Eng., vol. 42, pp. 
524-528, May 1995. 
