|lab04
clk => out_lock2~reg0.CLK
clk => out_lock1~reg0.CLK
en => out_lock2~reg0.ENA
en => out_lock1~reg0.ENA
in_data => out_lock2~reg0.DATAIN
in_data => out_lock1~reg0.DATAIN
out_lock1 << out_lock1~reg0.DB_MAX_OUTPUT_PORT_TYPE
out_lock2 << out_lock2~reg0.DB_MAX_OUTPUT_PORT_TYPE


