### 全加器

加法器（英语：adder）是一种用于执行加法运算的数字电路部件，是构成电子计算机核心微处理器中算术逻辑单元的基础。
https://zh.wikipedia.org/wiki/%E5%8A%A0%E6%B3%95%E5%99%A8

全加器的输入为两个进行相加的1位2进制数，以及地位的进位信号。输出则为1位二进制的结果以及进位信息。

与半加器相比，全加器多了一个对于低位为进位信号的接收。

针对全加器而言，每一种风格的verilog HDL 代码是如何得到的？


# 真值表

# 卡诺图

卡诺图简化法

### ALU

arithmetic

输入 a, b 为两个待操作数，alu[1:0]来指示对两个操作数所进行的操作。
输出 s[31:0]为两个操作数运行的结果。

设计
aluc[1:0]
00  AND 运算
01  OR  运算
10  ADD 运算
11  SUB 运算

一般而言，使用Verilog HDL语言并行算法，要将计算每一部分的短路都设计好，然后再由输入进行选择具体执行哪个电路。

可以说，在alu内部通电的时刻，所有的电路分支都会进行计算，最终具体哪个结果会输出，就取决于输入信号以及最后的电路。[个人理解]



