Report.sources['./../../../OsvvmLibraries/AXI4/Axi4/src/Axi4PassThru.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Axi4PassThru.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;Axi4PassThru\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DUT&nbsp;pass&nbsp;thru&nbsp;for&nbsp;Axi4&nbsp;VC&nbsp;testing&nbsp;\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Used&nbsp;to&nbsp;demonstrate&nbsp;DUT&nbsp;connections\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2023&nbsp;&nbsp;&nbsp;2023.01&nbsp;&nbsp;&nbsp;&nbsp;Initial\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2023&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.math_real.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;\n&nbsp;&nbsp;use&nbsp;work.Axi4InterfaceCommonPkg.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;work.Axi4InterfacePkg.all&nbsp;;\n&nbsp;\nentity&nbsp;Axi4PassThru&nbsp;is\n&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Interface&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;mAwAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;Axi4ProtType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Full\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;User&nbsp;Config&nbsp;-&nbsp;AXI&nbsp;recommended&nbsp;3:0&nbsp;for&nbsp;master,&nbsp;7:0&nbsp;at&nbsp;slave\n&nbsp;&nbsp;&nbsp;&nbsp;mAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;BurstLength&nbsp;=&nbsp;AxLen+1.&nbsp;&nbsp;AXI4:&nbsp;7:0,&nbsp;&nbsp;AXI3:&nbsp;3:0\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;#Bytes&nbsp;in&nbsp;transfer&nbsp;=&nbsp;2**AxSize\n&nbsp;&nbsp;&nbsp;&nbsp;mAwSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(2&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxBurst&nbsp;Binary&nbsp;Encoded&nbsp;(Fixed,&nbsp;Incr,&nbsp;Wrap,&nbsp;NotDefined)\n&nbsp;&nbsp;&nbsp;&nbsp;mAwBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxCache&nbsp;One-hot&nbsp;(Write-Allocate,&nbsp;Read-Allocate,&nbsp;Modifiable,&nbsp;Bufferable)\n&nbsp;&nbsp;&nbsp;&nbsp;mAwCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;--&nbsp;User&nbsp;Config\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;mWData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mWID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;mBValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;Axi4RespType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mBID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mBUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;mArAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mArProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;Axi4ProtType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mArReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Full\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;User&nbsp;Config&nbsp;-&nbsp;AXI&nbsp;recommended&nbsp;3:0&nbsp;for&nbsp;master,&nbsp;7:0&nbsp;at&nbsp;slave\n&nbsp;&nbsp;&nbsp;&nbsp;mArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;BurstLength&nbsp;=&nbsp;AxLen+1.&nbsp;&nbsp;AXI4:&nbsp;7:0,&nbsp;&nbsp;AXI3:&nbsp;3:0\n&nbsp;&nbsp;&nbsp;&nbsp;mArLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;#Bytes&nbsp;in&nbsp;transfer&nbsp;=&nbsp;2**AxSize\n&nbsp;&nbsp;&nbsp;&nbsp;mArSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(2&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxBurst&nbsp;Binary&nbsp;Encoded&nbsp;(Fixed,&nbsp;Incr,&nbsp;Wrap,&nbsp;NotDefined)\n&nbsp;&nbsp;&nbsp;&nbsp;mArBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mArLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxCache&nbsp;One-hot&nbsp;(Write-Allocate,&nbsp;Read-Allocate,&nbsp;Modifiable,&nbsp;Bufferable)\n&nbsp;&nbsp;&nbsp;&nbsp;mArCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;--&nbsp;User&nbsp;Config\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;mRData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;Axi4RespType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mRValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;mRLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mRUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mRID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;AXI&nbsp;Subordinate&nbsp;Interface&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;sAwAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;Axi4ProtType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Full\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;User&nbsp;Config&nbsp;-&nbsp;AXI&nbsp;recommended&nbsp;3:0&nbsp;for&nbsp;master,&nbsp;7:0&nbsp;at&nbsp;slave\n&nbsp;&nbsp;&nbsp;&nbsp;sAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;BurstLength&nbsp;=&nbsp;AxLen+1.&nbsp;&nbsp;AXI4:&nbsp;7:0,&nbsp;&nbsp;AXI3:&nbsp;3:0\n&nbsp;&nbsp;&nbsp;&nbsp;sAwLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;#Bytes&nbsp;in&nbsp;transfer&nbsp;=&nbsp;2**AxSize\n&nbsp;&nbsp;&nbsp;&nbsp;sAwSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(2&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxBurst&nbsp;Binary&nbsp;Encoded&nbsp;(Fixed,&nbsp;Incr,&nbsp;Wrap,&nbsp;NotDefined)\n&nbsp;&nbsp;&nbsp;&nbsp;sAwBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxCache&nbsp;One-hot&nbsp;(Write-Allocate,&nbsp;Read-Allocate,&nbsp;Modifiable,&nbsp;Bufferable)\n&nbsp;&nbsp;&nbsp;&nbsp;sAwCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;--&nbsp;User&nbsp;Config\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;sWData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sWUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI3&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sWID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;sBValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;Axi4RespType&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sBID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sBUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;sArAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sArProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;Axi4ProtType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sArValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sArReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Full\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;User&nbsp;Config&nbsp;-&nbsp;AXI&nbsp;recommended&nbsp;3:0&nbsp;for&nbsp;master,&nbsp;7:0&nbsp;at&nbsp;slave\n&nbsp;&nbsp;&nbsp;&nbsp;sArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;BurstLength&nbsp;=&nbsp;AxLen+1.&nbsp;&nbsp;AXI4:&nbsp;7:0,&nbsp;&nbsp;AXI3:&nbsp;3:0\n&nbsp;&nbsp;&nbsp;&nbsp;sArLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(7&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;#Bytes&nbsp;in&nbsp;transfer&nbsp;=&nbsp;2**AxSize\n&nbsp;&nbsp;&nbsp;&nbsp;sArSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(2&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxBurst&nbsp;Binary&nbsp;Encoded&nbsp;(Fixed,&nbsp;Incr,&nbsp;Wrap,&nbsp;NotDefined)\n&nbsp;&nbsp;&nbsp;&nbsp;sArBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sArLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AxCache&nbsp;One-hot&nbsp;(Write-Allocate,&nbsp;Read-Allocate,&nbsp;Modifiable,&nbsp;Bufferable)\n&nbsp;&nbsp;&nbsp;&nbsp;sArCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sArQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sArRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector(3&nbsp;downto&nbsp;0)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sArUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;--&nbsp;User&nbsp;Config\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI4&nbsp;Lite\n&nbsp;&nbsp;&nbsp;&nbsp;sRData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;Axi4RespType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;4&nbsp;Full&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;out&nbsp;&nbsp;&nbsp;std_logic_vector&nbsp;\n&nbsp;&nbsp;)&nbsp;;\nend&nbsp;entity&nbsp;Axi4PassThru&nbsp;;\n&nbsp;\narchitecture&nbsp;FeedThru&nbsp;of&nbsp;Axi4PassThru&nbsp;is\n&nbsp;\n&nbsp;\nbegin\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mAwAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwAddr&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwProt&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwValid&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sAwReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mAwReady&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwLen&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwSize&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwBurst&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwLock&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwCache&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwQOS&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwRegion&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mAwUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sAwUser&nbsp;&nbsp;&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mWData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWData&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWStrb&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWValid&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sWReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mWReady&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWLast&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWUser&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mWID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sWID&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Write&nbsp;Response&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sBValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mBValid&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mBReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sBReady&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sBResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mBResp&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sBID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mBID&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sBUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mBUser&nbsp;&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Address&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;mArAddr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArAddr&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArProt&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArProt&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArValid&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sArReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mArReady&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArLen&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArLen&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArSize&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArSize&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArBurst&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArBurst&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArLock&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArLock&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArCache&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArCache&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArQOS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArQOS&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArRegion&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArRegion&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mArUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sArUser&nbsp;&nbsp;&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Read&nbsp;Data&nbsp;Channel\n&nbsp;&nbsp;&nbsp;&nbsp;sRData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRData&nbsp;&nbsp;;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;sRResp&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRResp&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRValid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRValid&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;mRReady&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;sRReady&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRLast&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRUser&nbsp;&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;sRID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&lt;=&nbsp;mRID&nbsp;&nbsp;&nbsp;&nbsp;;\n&nbsp;\nend&nbsp;architecture&nbsp;FeedThru&nbsp;;\n';
Report.brushes['./../../../OsvvmLibraries/AXI4/Axi4/src/Axi4PassThru.vhd'] = 'vhdl'
