# 第二周任务完成情况（1.27-2.1）

## 整体完成情况

1. 三人均完成了SystemVerilog基础练习的代码编写（WYC和LCJ上传了学习笔记）。危靖做了TDPU核心模块的初步设计和testbench仿真。
2. 三人均完成了vscode+vivado的开发环境搭建，vscode环境采用verilator编译器+verible格式化工具+gtkwave波形显示工具。
3. 三人完成集创题目确定，做好了技术路线规划（在复旦微的板卡上做硬算子开发，优先准备大创中的协处理器部分），并作了初步的编译工具链环境搭建，跑了示例代码（yolo模型）

## 详细报告链接

[TDPU核心模块设计报告](https://github.com/silence-breaker/Risc-V-AI-FPGA-Program/tree/WJ/W2_report/TDPU)

[集创赛复旦微 FMQL30TAI 赛道 - YOLOv5 部署与仿真工作总结报告](https://github.com/silence-breaker/Risc-V-AI-FPGA-Program/blob/LCJ/W2/%E9%9B%86%E5%88%9B%E8%B5%9B%E5%A4%8D%E6%97%A6%E5%BE%AE%20FMQL30TAI%20%E8%B5%9B%E9%81%93%20-%20YOLOv5%20%E9%83%A8%E7%BD%B2%E4%B8%8E%E4%BB%BF%E7%9C%9F%E5%B7%A5%E4%BD%9C%E6%80%BB%E7%BB%93%E6%8A%A5%E5%91%8A/%E9%9B%86%E5%88%9B%E8%B5%9B%E5%A4%8D%E6%97%A6%E5%BE%AE%20FMQL30TAI%20%E8%B5%9B%E9%81%93%20-%20YOLOv5%20%E9%83%A8%E7%BD%B2%E4%B8%8E%E4%BB%BF%E7%9C%9F%E5%B7%A5%E4%BD%9C%E6%80%BB%E7%BB%93%E6%8A%A5%E5%91%8A.md)

[SV笔记-LCJ](https://github.com/silence-breaker/Risc-V-AI-FPGA-Program/tree/LCJ/W2/%E7%AC%AC%E4%BA%8C%E5%91%A8SV%E5%AD%A6%E4%B9%A0%E6%8A%A5%E5%91%8A)

[SV笔记-WYC](https://github.com/silence-breaker/Risc-V-AI-FPGA-Program/tree/WYC/W2_report)
