<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=9932CC&height=120&section=header"/>
<div align="center">  
<h1> ULA de 4 bits </h1>
 </div>

 <div align="center">  
  <img width=20% src="http://img.shields.io/static/v1?label=STATUS&message=FINALIZADO&color=9932CC&style=for-the-badge"/>
</div>
 
<p align="center"> Este projeto implementa uma Unidade Lógica e Aritmética (ULA) de 4 bits, desenvolvida em Verilog HDL e projetada para ser executada na placa DE10-Lite (FPGA Intel MAX 10). A ULA recebe dois operandos de 4 bits, realiza operações aritméticas e lógicas selecionadas via chaves (select), e exibe os resultados em LEDs e em dois displays de 7 segmentos. Além disso, as flags de estado erro, zero, overflow e carry-out foram implementadas, possibilitando análise das operações. </p>


## Equipe

<table>
  <tr>
    <td align="center"><img style="" src="https://avatars.githubusercontent.com/u/207124778?v=4" width="100px;" alt=""/><br /><sub><b> Davi Freitas </b></sub></a><br />👨‍💻</a></td>
    <td align="center"><img style="" src="https://avatars.githubusercontent.com/u/144626169?v=4" width="100px;" alt=""/><br /><sub><b> Helena Filemon </b></sub></a><br />👨‍💻</a></td>

  </tr>
</table>
