module PHASER_IN (...); 
parameter integer CLKOUT_DIV = 4; 
parameter DQS_BIAS_MODE = "FALSE"; 
parameter EN_ISERDES_RST = "FALSE"; 
parameter integer FINE_DELAY = 0; 
parameter FREQ_REF_DIV = "NONE"; 
parameter [0:0] IS_RST_INVERTED = 1'b0; 
parameter real MEMREFCLK_PERIOD = 0.000; 
parameter OUTPUT_CLK_SRC = "PHASE_REF"; 
parameter real PHASEREFCLK_PERIOD = 0.000; 
parameter real REFCLK_PERIOD = 0.000; 
parameter integer SEL_CLK_OFFSET = 5; 
parameter SYNC_IN_DIV_RST = "FALSE"; 
output FINEOVERFLOW; 
output ICLK; 
output ICLKDIV; 
output ISERDESRST; 
output RCLK; 
output [5:0] COUNTERREADVAL; 
input COUNTERLOADEN; 
input COUNTERREADEN; 
input DIVIDERST; 
input EDGEADV; 
input FINEENABLE; 
input FINEINC; 
input FREQREFCLK; 
input MEMREFCLK; 
input PHASEREFCLK; 
input RST; 
input SYNCIN; 
input SYSCLK; 
input [1:0] RANKSEL; 
input [5:0] COUNTERLOADVAL; 
endmodule 