[[9. Architettura di una CPU]]
La classificazione delle architetture di una CPU si divide in:
## `RISC` (processore ARM, Nintendo DS, iPhone)
- **RISC** (*R*educed *I*nstruction *S*et *C*omputer)
	- set di istruzioni *semplificato*
	- istruzioni aritmetiche/logiche *solo tra registri*
	- insieme *ridotto* di modalità di indirizzamento
	- ogni opcode (istruzione) *occupa una word*
	- esecuzione "a *stadi*" con possibilità di [[10. Pipelining]]

**Esempi** di istruzione RISC:
```
LDR Rx, [PC, #20]
ADD Rx, R7
LDR Rx, [Rx]
ADD R6, Rx
B #n+24
```
### Sistema base di un processore RISC
- ![[Pasted image 20240128163018.png]]
#### Stage-based Architecture
**Architettura**:
- ![[Pasted image 20240128161026.png]]
*Caratteristiche*:
- l'unità di elaborazione è composta da diversi **stadi** (**stage**) posti in sequenza
- ogni stage è *specializzato in un compito preciso* (operazioni aritmetiche/logiche, trasferimenti di memoria, ...)
- l'operazione specifica eseguita dal singolo stage è *selezionata da opportuni bit* dell'istruzione
- i dati trattati nell'istruzione "scorrono" attraverso gli stage
- l'insieme di stage viene denominato **Data Path**
#### 5-Stage Architecture
**Architettura**:
- ![[Pasted image 20240128162511.png]]
	1. *fetch* dell'istruzione
	2. *decode* o selezione dei registri "sorgente" per l'istruzione
	3. *compute* dell'eventuale operazione aritmetico/logica
	4. `LOAD` o `STORE`
	5. *write* sul registro di destinazione
**Inter-stage register** sono dei registri (interni) dove vengono *memorizzati i dati parziali* elaborati da ogni stadio
## `CISC` (Intel x86, AMD)
- **CISC** (*C*omplex *I*nstruction *S*et *C*omputer)
	- set di istruzioni *ricco*
	- istruzioni aritmetiche/logiche anche *tra registri e memoria*
	- *svariate* modalità di indirizzamento
	- ogni opcode (istruzione) può occupare *più di una word*
	- programmi più "*compatti*" ma *meno performanti*

**Esempi** di istruzione CISC:
```
ADD r6, [r7]            ;1 word
ADD r6, [r7, #offset32] ;2 word
```
### Sistema base di un processore CISC
- ![[Pasted image 20240128163516.png]]
#### 1. Interconnessione basata su Bus Interni
- ![[Pasted image 20240128163600.png]]
#### 2. Interconnessione basata su Bus Microprogramma
- ![[Pasted image 20240128163711.png]]
### CPU e Microprogrammazione
Microprogramma per l'istruzione `ADD R6, [R7, #offset]`:
1. $RM\leftarrow [PC], PC\leftarrow [PC] + 4$
2. $IR\leftarrow [[RM]]$
3. decodifica dell'istruzione
4. $RM\leftarrow [PC], PC\leftarrow [PC] + 4$
5. $RTemp1\leftarrow [[RM]]$
6. $RTemp1\leftarrow [RTemp1] + [R7]$
7. $RM\leftarrow [RTemp1]$
8. $RTemp1\leftarrow [[RM]]$
9. $RTemp1\leftarrow [RTemp1] + [R6]$
10.  $R6\leftarrow [RTemp1]$
### Fasi della CPU [[1. Introduzione all'Architettura del Calcolatore]]
- **Fetch** dell'istruzione: trasferimento su IR della word contenuta nella locazione puntata dal PC $=$ $IR\leftarrow [[PC]]$
- Fase dell'**interpretazione**: incremento del PC in modo da puntare alla word successiva = $PC\leftarrow [PC] + 4$
- **Execute** dell'istruzione: decodifica ed esecuzione dell'istruzione presente su IR