#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 1184 1184 1
1 412 412 1
2 124 124 1
3 686 686 1
4 150 150 0
5 261 261 1
6 150 150 0
7 125 125 0
8 1084 1084 1
9 605 605 1
10 704 704 1
11 150 150 0
12 37 37 0
13 37 37 0
14 802 802 1
15 500 500 1
16 37 37 0
17 722 722 1
18 150 150 0
19 685 685 1
20 230 230 1
21 37 37 0
22 37 37 0
23 261 261 1
24 279 279 1
25 261 261 1
26 37 37 0
27 37 37 0
28 37 37 0
29 37 37 0
30 37 37 0
31 37 37 0
32 500 500 1
33 125 125 0
34 1247 1247 1
35 468 468 1
36 37 37 0
37 99 99 1
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 3 125
1 0 3 125
0 2 3 62
2 0 3 62
0 3 1 156
3 0 1 156
0 4 1 75
4 0 1 75
0 7 2 75
7 0 2 75
0 9 2 156
9 0 2 156
0 10 1 187
10 0 1 187
0 14 2 218
14 0 2 218
0 22 4 37
22 0 4 37
0 25 2 93
25 0 2 93
1 13 2 37
13 1 2 37
1 8 6 125
8 1 6 125
1 34 3 125
34 1 3 125
2 34 8 62
34 2 8 62
3 5 2 93
5 3 2 93
3 32 1 125
32 3 1 125
3 34 4 156
34 3 4 156
3 8 1 156
8 3 1 156
4 25 9 75
25 4 9 75
5 6 1 75
6 5 1 75
5 8 2 93
8 5 2 93
6 20 2 75
20 6 2 75
7 33 2 50
33 7 2 50
8 12 2 37
12 8 2 37
8 31 2 37
31 8 2 37
8 33 2 75
33 8 2 75
8 15 3 125
15 8 3 125
8 14 4 218
14 8 4 218
8 32 1 125
32 8 1 125
8 24 7 93
24 8 7 93
9 18 1 75
18 9 1 75
9 32 1 125
32 9 1 125
9 34 6 156
34 9 6 156
9 25 1 93
25 9 1 93
10 11 2 75
11 10 2 75
10 15 2 125
15 10 2 125
10 24 2 93
24 10 2 93
10 38 5 37
38 10 5 37
10 19 3 187
19 10 3 187
11 19 7 75
19 11 7 75
14 16 3 37
16 14 3 37
14 21 3 37
21 14 3 37
14 26 3 37
26 14 3 37
14 28 3 37
28 14 3 37
14 34 2 218
34 14 2 218
15 17 1 125
17 15 1 125
15 35 4 125
35 15 4 125
17 19 5 187
19 17 5 187
17 23 1 93
23 17 1 93
17 30 3 37
30 17 3 37
17 34 6 187
34 17 6 187
17 24 2 93
24 17 2 93
18 23 4 75
23 18 4 75
19 27 6 37
27 19 6 37
19 29 29 37
29 19 29 37
19 36 29 37
36 19 29 37
19 35 1 125
35 19 1 125
20 37 1 62
37 20 1 62
20 34 5 93
34 20 5 93
23 35 6 93
35 23 6 93
32 34 3 125
34 32 3 125
34 35 1 125
35 34 1 125
37 39 2 37
39 37 2 37
