<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.9.0dev" version="1.0">
  This file is intended to be loaded by Logisim-evolution v3.9.0dev(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="1"/>
      <a name="bit6" val="1"/>
      <a name="bit7" val="1"/>
      <a name="bit8" val="1"/>
      <a name="bit9" val="1"/>
      <a name="facing" val="west"/>
      <a name="incoming" val="10"/>
    </tool>
    <tool name="Pin">
      <a name="appearance" val="classic"/>
    </tool>
    <tool name="Probe">
      <a name="appearance" val="classic"/>
      <a name="facing" val="west"/>
    </tool>
    <tool name="Tunnel">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7"/>
  <lib desc="#Base" name="8"/>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#riscv" name="11"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Poke Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool"/>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop"/>
    <tool lib="4" name="Register"/>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="simulationFrequency" val="1024.0"/>
    <comp lib="0" loc="(120,120)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="Sync"/>
    </comp>
    <comp lib="0" loc="(160,140)" name="Clock"/>
    <comp lib="0" loc="(480,200)" name="Tunnel">
      <a name="label" val="MemRead"/>
    </comp>
    <comp lib="0" loc="(480,230)" name="Tunnel">
      <a name="label" val="MemWrite"/>
    </comp>
    <comp lib="0" loc="(480,260)" name="Tunnel">
      <a name="label" val="Sync"/>
    </comp>
    <comp lib="0" loc="(60,190)" name="Clock"/>
    <comp lib="0" loc="(60,210)" name="Constant"/>
    <comp lib="0" loc="(720,190)" name="Splitter">
      <a name="appear" val="right"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="none"/>
      <a name="bit10" val="0"/>
      <a name="bit11" val="0"/>
      <a name="bit12" val="0"/>
      <a name="bit13" val="0"/>
      <a name="bit14" val="0"/>
      <a name="bit15" val="0"/>
      <a name="bit16" val="1"/>
      <a name="bit17" val="1"/>
      <a name="bit18" val="1"/>
      <a name="bit19" val="1"/>
      <a name="bit2" val="0"/>
      <a name="bit20" val="1"/>
      <a name="bit21" val="1"/>
      <a name="bit22" val="1"/>
      <a name="bit23" val="1"/>
      <a name="bit24" val="1"/>
      <a name="bit25" val="1"/>
      <a name="bit26" val="1"/>
      <a name="bit27" val="1"/>
      <a name="bit28" val="1"/>
      <a name="bit29" val="1"/>
      <a name="bit3" val="0"/>
      <a name="bit30" val="1"/>
      <a name="bit31" val="1"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="0"/>
      <a name="bit9" val="0"/>
      <a name="incoming" val="32"/>
    </comp>
    <comp lib="0" loc="(770,370)" name="Splitter">
      <a name="appear" val="right"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="none"/>
      <a name="bit10" val="0"/>
      <a name="bit11" val="0"/>
      <a name="bit12" val="0"/>
      <a name="bit13" val="0"/>
      <a name="bit14" val="0"/>
      <a name="bit15" val="0"/>
      <a name="bit16" val="1"/>
      <a name="bit17" val="1"/>
      <a name="bit18" val="1"/>
      <a name="bit19" val="1"/>
      <a name="bit2" val="0"/>
      <a name="bit20" val="1"/>
      <a name="bit21" val="1"/>
      <a name="bit22" val="1"/>
      <a name="bit23" val="1"/>
      <a name="bit24" val="1"/>
      <a name="bit25" val="1"/>
      <a name="bit26" val="1"/>
      <a name="bit27" val="1"/>
      <a name="bit28" val="1"/>
      <a name="bit29" val="1"/>
      <a name="bit3" val="0"/>
      <a name="bit30" val="1"/>
      <a name="bit31" val="1"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="0"/>
      <a name="bit9" val="0"/>
      <a name="incoming" val="32"/>
    </comp>
    <comp lib="0" loc="(780,430)" name="Constant">
      <a name="value" val="0x1001"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(790,480)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="MemWrite"/>
    </comp>
    <comp lib="0" loc="(790,530)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="MemRead"/>
    </comp>
    <comp lib="0" loc="(810,270)" name="Constant">
      <a name="value" val="0x40"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(870,300)" name="Tunnel">
      <a name="facing" val="east"/>
      <a name="label" val="MemRead"/>
    </comp>
    <comp lib="0" loc="(910,410)" name="Clock"/>
    <comp lib="0" loc="(930,390)" name="Constant"/>
    <comp lib="1" loc="(1000,510)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(1280,150)" name="Controlled Buffer">
      <a name="width" val="32"/>
    </comp>
    <comp lib="1" loc="(1280,420)" name="Controlled Buffer">
      <a name="width" val="32"/>
    </comp>
    <comp lib="1" loc="(220,130)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(230,200)" name="OR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(900,520)" name="OR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(910,380)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(930,270)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="11" loc="(310,140)" name="RV32IM CPU">
      <a name="label" val="CPU1"/>
      <a name="labelfont" val="SansSerif bold 13"/>
      <a name="resetAddress" val="0x400000"/>
    </comp>
    <comp lib="3" loc="(840,420)" name="Comparator">
      <a name="width" val="16"/>
    </comp>
    <comp lib="3" loc="(870,260)" name="Comparator">
      <a name="width" val="16"/>
    </comp>
    <comp lib="4" loc="(120,190)" name="D Flip-Flop">
      <a name="appearance" val="classic"/>
    </comp>
    <comp lib="4" loc="(950,330)" name="RAM">
      <a name="addrWidth" val="14"/>
      <a name="appearance" val="classic"/>
      <a name="asyncread" val="true"/>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="4" loc="(950,90)" name="ROM">
      <a name="addrWidth" val="14"/>
      <a name="appearance" val="classic"/>
      <a name="contents">addr/data: 14 32
23056c17 789c0c13 12345bb7 678b8b93 6f
</a>
      <a name="dataWidth" val="32"/>
    </comp>
    <comp lib="5" loc="(190,190)" name="Button"/>
    <comp lib="5" loc="(450,320)" name="Button">
      <a name="facing" val="north"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="8" loc="(1070,320)" name="Text">
      <a name="text" val="RAM"/>
    </comp>
    <comp lib="8" loc="(145,190)" name="Text">
      <a name="text" val="RST"/>
    </comp>
    <comp lib="8" loc="(475,360)" name="Text">
      <a name="text" val="Continue"/>
    </comp>
    <comp lib="8" loc="(560,160)" name="Text">
      <a name="text" val="Data Out &gt;&gt;"/>
    </comp>
    <comp lib="8" loc="(625,125)" name="Text">
      <a name="text" val="Address &gt;&gt;"/>
    </comp>
    <wire from="(1000,510)" to="(1010,510)"/>
    <wire from="(1010,500)" to="(1010,510)"/>
    <wire from="(1010,500)" to="(1270,500)"/>
    <wire from="(1190,150)" to="(1260,150)"/>
    <wire from="(1190,420)" to="(1260,420)"/>
    <wire from="(120,120)" to="(190,120)"/>
    <wire from="(120,210)" to="(200,210)"/>
    <wire from="(1270,160)" to="(1270,270)"/>
    <wire from="(1270,430)" to="(1270,500)"/>
    <wire from="(1280,150)" to="(1330,150)"/>
    <wire from="(1280,420)" to="(1330,420)"/>
    <wire from="(1330,150)" to="(1330,420)"/>
    <wire from="(1330,40)" to="(1330,150)"/>
    <wire from="(160,140)" to="(190,140)"/>
    <wire from="(190,190)" to="(200,190)"/>
    <wire from="(220,130)" to="(250,130)"/>
    <wire from="(230,200)" to="(250,200)"/>
    <wire from="(30,240)" to="(250,240)"/>
    <wire from="(30,40)" to="(1330,40)"/>
    <wire from="(30,40)" to="(30,240)"/>
    <wire from="(430,140)" to="(670,140)"/>
    <wire from="(430,170)" to="(600,170)"/>
    <wire from="(430,200)" to="(480,200)"/>
    <wire from="(430,230)" to="(480,230)"/>
    <wire from="(430,260)" to="(480,260)"/>
    <wire from="(430,280)" to="(450,280)"/>
    <wire from="(450,280)" to="(450,320)"/>
    <wire from="(60,190)" to="(80,190)"/>
    <wire from="(60,210)" to="(80,210)"/>
    <wire from="(600,170)" to="(600,560)"/>
    <wire from="(600,560)" to="(930,560)"/>
    <wire from="(670,140)" to="(670,190)"/>
    <wire from="(670,190)" to="(670,370)"/>
    <wire from="(670,190)" to="(720,190)"/>
    <wire from="(670,370)" to="(770,370)"/>
    <wire from="(740,200)" to="(890,200)"/>
    <wire from="(740,210)" to="(820,210)"/>
    <wire from="(780,430)" to="(800,430)"/>
    <wire from="(790,380)" to="(800,380)"/>
    <wire from="(790,390)" to="(790,410)"/>
    <wire from="(790,410)" to="(800,410)"/>
    <wire from="(790,480)" to="(800,480)"/>
    <wire from="(790,530)" to="(870,530)"/>
    <wire from="(800,340)" to="(800,380)"/>
    <wire from="(800,340)" to="(950,340)"/>
    <wire from="(800,460)" to="(800,480)"/>
    <wire from="(800,460)" to="(850,460)"/>
    <wire from="(810,270)" to="(830,270)"/>
    <wire from="(820,210)" to="(820,250)"/>
    <wire from="(820,250)" to="(830,250)"/>
    <wire from="(840,420)" to="(860,420)"/>
    <wire from="(850,440)" to="(850,460)"/>
    <wire from="(850,440)" to="(870,440)"/>
    <wire from="(850,460)" to="(850,480)"/>
    <wire from="(850,480)" to="(870,480)"/>
    <wire from="(860,370)" to="(860,420)"/>
    <wire from="(860,370)" to="(880,370)"/>
    <wire from="(860,420)" to="(860,460)"/>
    <wire from="(860,460)" to="(920,460)"/>
    <wire from="(870,260)" to="(900,260)"/>
    <wire from="(870,300)" to="(880,300)"/>
    <wire from="(870,390)" to="(870,440)"/>
    <wire from="(870,390)" to="(880,390)"/>
    <wire from="(870,480)" to="(870,510)"/>
    <wire from="(880,280)" to="(880,300)"/>
    <wire from="(880,280)" to="(900,280)"/>
    <wire from="(890,100)" to="(890,200)"/>
    <wire from="(890,100)" to="(950,100)"/>
    <wire from="(900,520)" to="(970,520)"/>
    <wire from="(910,380)" to="(950,380)"/>
    <wire from="(910,410)" to="(930,410)"/>
    <wire from="(920,460)" to="(920,500)"/>
    <wire from="(920,500)" to="(970,500)"/>
    <wire from="(930,270)" to="(1270,270)"/>
    <wire from="(930,390)" to="(950,390)"/>
    <wire from="(930,400)" to="(930,410)"/>
    <wire from="(930,400)" to="(950,400)"/>
    <wire from="(930,420)" to="(930,560)"/>
    <wire from="(930,420)" to="(950,420)"/>
  </circuit>
</project>
