{"hands_on_practices": [{"introduction": "约翰逊计数器不仅是一个状态序列发生器，它还是一个可预测的分频器。由于其 $N$ 位结构拥有 $2N$ 个唯一状态，其输出信号的周期是时钟周期的 $2N$ 倍。这个练习将帮助您应用这一核心特性，通过一个简单的计算来确定输出频率，从而加深对约翰逊计数器作为分频电路的理解。[@problem_id:1968637]", "problem": "一个用于产生时序控制信号的数字电路使用了四个D型触发器来构建。这些触发器串联连接，构成一个移位寄存器。该设计的关键特征是，最后一个触发器的反相输出（$Q'$）被反馈到第一个触发器的数据输入（$D$）。这种特定配置通常被称为约翰逊计数器或扭环计数器。如果将一个频率稳定为800赫兹的时钟信号施加到所有触发器的时钟输入端，那么在计数器中任意单个触发器的同相输出（$Q$）上观测到的信号频率是多少？最终答案以赫兹（Hz）为单位表示。", "solution": "一个由$N$个D型触发器组成的约翰逊（扭环）计数器会循环经过$2N$个不同的状态，因为最后一级的反相输出被反馈到第一级，从而产生一个先增长后缩减的连续1序列。每个时钟脉冲使状态前进一个，因此完整周期等于$2N$个时钟周期的持续时间。因此，任意单个触发器的输出作为计数器状态的确定性函数，每个完整周期都会重复，其基频等于时钟频率除以$2N$。\n\n设$N=4$，时钟频率为$f_{\\text{clk}}=800$ Hz。状态数为\n$$\nL=2N=8.\n$$\n时钟周期为\n$$\nT_{\\text{clk}}=\\frac{1}{f_{\\text{clk}}}.\n$$\n任意$Q$输出端波形的周期为\n$$\nT_{Q}=L\\,T_{\\text{clk}}=\\frac{2N}{f_{\\text{clk}}},\n$$\n因此在任意$Q$输出端观测到的频率为\n$$\nf_{Q}=\\frac{1}{T_{Q}}=\\frac{f_{\\text{clk}}}{2N}=\\frac{800}{8}=100.\n$$\n尽管各级的占空比不同，但每个$Q$输出的重复频率是相同的，由$\\frac{f_{\\text{clk}}}{2N}$给出。", "answer": "$$\\boxed{100}$$", "id": "1968637"}, {"introduction": "在数字系统设计中，我们必须考虑电路加电或受干扰后可能进入非预期状态的情况。这个练习模拟了一个3位约翰逊计数器启动到一个“非法”状态的场景。通过追踪其后续的状态序列，您将发现并非所有约翰逊计数器都能从任意状态自启动并进入主循环，这揭示了在设计可靠系统时需要考虑的“锁定”风险。[@problem_id:1968654]", "problem": "一个数字控制电路由一个3位同步时序计数器实现。该电路由三个D型触发器构成，其输出分别表示为 $Q_2$、$Q_1$ 和 $Q_0$。该电路被接成一个约翰逊计数器（Johnson counter），其中第一个触发器的输入（$D_2$）连接到最后一个触发器的反相输出（$\\overline{Q_0}$），其余连接遵循移位寄存器模式：$D_1 = Q_2$ 和 $D_0 = Q_1$。\n\n在启动过程中，一个故障导致计数器进入一个非法或未使用的状态，$Q_2Q_1Q_0 = 010$。系统的同步时钟脉冲继续从这个初始状态驱动计数器。\n\n在第1、第2、第3和第4个时钟脉冲之后，计数器将分别处于什么状态序列（$Q_2Q_1Q_0$）？\n\nA. $101, 010, 101, 010$\n\nB. $101, 110, 111, 011$\n\nC. $001, 000, 100, 110$\n\nD. $010, 010, 010, 010$\n\nE. $110, 111, 011, 001$", "solution": "一个由D触发器构成的3位约翰逊计数器，其连接方式为 $D_{2}=\\overline{Q_{0}}$、$D_{1}=Q_{2}$ 和 $D_{0}=Q_{1}$，其同步次态方程为\n$$\nQ_{2}^{+}=\\overline{Q_{0}},\\quad Q_{1}^{+}=Q_{2},\\quad Q_{0}^{+}=Q_{1}.\n$$\n从给定的非法状态 $Q_{2}Q_{1}Q_{0}=010$ 开始：\n- 第1个时钟脉冲后：当 $(Q_{2},Q_{1},Q_{0})=(0,1,0)$ 时，\n$$\nQ_{2}^{+}=\\overline{0}=1,\\quad Q_{1}^{+}=0,\\quad Q_{0}^{+}=1 \\;\\Rightarrow\\; 101.\n$$\n- 第2个时钟脉冲后：当 $(Q_{2},Q_{1},Q_{0})=(1,0,1)$ 时，\n$$\nQ_{2}^{+}=\\overline{1}=0,\\quad Q_{1}^{+}=1,\\quad Q_{0}^{+}=0 \\;\\Rightarrow\\; 010.\n$$\n- 第3个时钟脉冲后：再次从 $010$ 开始，\n$$\n101.\n$$\n- 第4个时钟脉冲后：再次从 $101$ 开始，\n$$\n010.\n$$\n因此，在第1、第2、第3和第4个脉冲之后的状态序列为 $101, 010, 101, 010$，这对应于选项 A。", "answer": "$$\\boxed{A}$$", "id": "1968654"}, {"introduction": "掌握一个数字逻辑概念不仅在于分析其行为，更在于能够用不同的基本元件来构建它。本练习将挑战您从分析转向设计，要求您将一个基于D触发器的约翰逊计数器转换为使用更通用的JK触发器实现。完成此任务需要运用状态转换表、触发器激励表和逻辑化简等核心技能，从而巩固您对时序电路设计综合过程的理解。[@problem_id:1968640]", "problem": "要求使用JK触发器设计一个同步3位约翰逊计数器。计数器的状态由触发器的输出表示，记为 $Q_2, Q_1, Q_0$，其中 $Q_2$ 是最高有效位。该计数器应按标准的约翰逊计数器序列进行循环。\n\n您的任务是确定中间触发器（输出为 $Q_1$）的输入端 $J_1$ 和 $K_1$ 的最简布尔逻辑表达式。$J_1$ 和 $K_1$ 的表达式应表示为现态变量 $Q_2, Q_1,$ 和 $Q_0$ 的函数。任何不属于标准3位约翰逊计数器序列的状态都应被视为无关项，以简化逻辑。\n\n将最终答案以行矩阵的形式呈现，其中包含两个简化的布尔表达式，首先是 $J_1$ 的表达式，然后是 $K_1$ 的表达式。", "solution": "目标是为一个使用JK触发器构建的3位约翰逊计数器，找出其中间触发器的输入端 $J_1$ 和 $K_1$ 的最简逻辑表达式。\n\n首先，我们建立3位约翰逊计数器的状态转换表。约翰逊计数器是一种移位寄存器，其最后一级的反相输出被反馈到第一级的输入端。状态序列如下：\n\n现态 ($Q_2Q_1Q_0$) - 次态 ($Q_2^+Q_1^+Q_0^+$)\n1. 000 - 100\n2. 100 - 110\n3. 110 - 111\n4. 111 - 011\n5. 011 - 001\n6. 001 - 000\n\n从这个序列中，我们可以推导出使用D触发器设计时的次态方程：\n$Q_2^+ = \\overline{Q_0}$\n$Q_1^+ = Q_2$\n$Q_0^+ = Q_1$\n\n我们关心的是中间触发器FF1的输入，其输出为 $Q_1$。它的次态由 $Q_1^+ = Q_2$ 给出。我们的任务是找出产生这种行为的输入 $J_1$ 和 $K_1$。\n\n接下来，我们使用JK触发器的激励表，该表显示了从现态 $Q$ 转换到次态 $Q^+$ 所需的 $J$ 和 $K$ 输入。\n\n| $Q \\to Q^+$ | J | K |\n|:---:|:---:|:---:|\n| $0 \\to 0$   | 0 | X |\n| $0 \\to 1$   | 1 | X |\n| $1 \\to 0$   | X | 1 |\n| $1 \\to 1$   | X | 0 |\n（其中‘X’表示无关项）\n\n现在，我们为触发器FF1构建一个组合的状态转换与激励表。我们列出所有8种可能的现态 ($Q_2Q_1Q_0$ )、FF1的现态 ($Q_1$)、其所需的次态 ($Q_1^+ = Q_2$)，以及相应的所需输入 $J_1$ 和 $K_1$。状态 010 和 101 不在约翰逊序列中，因此它们的次态和相应的J/K输入都是无关项。\n\n| 现态 ($Q_2Q_1Q_0$) | $Q_1$ | $Q_1^+ = Q_2$ | 转换 $Q_1 \\to Q_1^+$ | $J_1$ | $K_1$ |\n|:---:|:---:|:---:|:---:|:---:|:---:|\n| 000 | 0 | 0 | $0 \\to 0$ | 0 | X |\n| 001 | 0 | 0 | $0 \\to 0$ | 0 | X |\n| 010 (未使用) | 1 | 0 | $1 \\to 0$ | X | 1 |\n| 011 | 1 | 0 | $1 \\to 0$ | X | 1 |\n| 100 | 0 | 1 | $0 \\to 1$ | 1 | X |\n| 101 (未使用) | 0 | 1 | $0 \\to 1$ | 1 | X |\n| 110 | 1 | 1 | $1 \\to 1$ | X | 0 |\n| 111 | 1 | 1 | $1 \\to 1$ | X | 0 |\n\n利用此表，我们可以使用卡诺图（K-maps）来找出 $J_1$ 和 $K_1$ 关于 $Q_2, Q_1, Q_0$ 的最简表达式。\n\n**$J_1$ 的卡诺图：**\n该图根据我们表格中 $J_1$ 列的值进行填充。\n```\n      Q1Q0\n   Q2   00  01  11  10\n    0    0   0   X   X\n    1    1   1   X   X\n```\n为了找到最简表达式，我们将1进行组合，并利用无关项（X）来创建更大的组合。我们可以将底行的两个1与同一行中的两个X组合在一起。这个组合覆盖了 $Q_2=1$ 的整行。\n这个组合给出了简化后的表达式：\n$J_1 = Q_2$\n\n**$K_1$ 的卡诺图：**\n同样地，我们填充 $K_1$ 的卡诺图。\n```\n      Q1Q0\n   Q2   00  01  11  10\n    0    X   X   1   1\n    1    X   X   0   0\n```\n为了找到 $K_1$ 的最简表达式，我们需要覆盖所有的1。标准的最小积之和方法会将两个1组合起来，得到表达式 $K_1 = \\overline{Q_2}Q_1$。然而，通过策略性地分配无关项的值，我们通常可以找到一个更简单的整体实现。目标是找到最简逻辑，这通常意味着最少的门电路数量。\n\n让我们考虑众所周知的D到JK转换：$J = D$ 和 $K = \\overline{D}$。对于我们的触发器，等效的D输入是 $D_1 = Q_1^+ = Q_2$。这表明一个可能的解是 $J_1 = Q_2$ 和 $K_1 = \\overline{Q_2}$。让我们用卡诺图来验证这是否是一个有效的简化。\n\n为了得到 $K_1 = \\overline{Q_2}$，我们需要顶行（$Q_2=0$）的所有单元格都为1，底行（$Q_2=1$）的所有单元格都为0。\n我们的 $K_1$ 卡诺图是：\n```\n      Q1Q0\n   Q2   00  01  11  10\n    0    X   X   1   1\n    1    X   X   0   0\n```\n如果我们将顶行（$Q_2=0$）的无关项赋值为1，底行（$Q_2=1$）的无关项赋值为0，卡诺图就变成：\n```\n      Q1Q0\n   Q2   00  01  11  10\n    0    1   1   1   1\n    1    0   0   0   0\n```\n组合顶行得到项 $\\overline{Q_2}$。这覆盖了所有的1，是一个有效的简化。因此， $K_1$ 的最简逻辑表达式是：\n$K_1 = \\overline{Q_2}$\n\n这个解（$J_1=Q_2, K_1=\\overline{Q_2}$）比仅通过组合显式‘1’项得到的解（$J_1=Q_2, K_1=\\overline{Q_2}Q_1$）更简单，因为它对 $K_1$ 只需要一个反相器，而后者需要一个反相器和一个与门。\n\n因此，中间触发器的最简逻辑方程是 $J_1 = Q_2$ 和 $K_1 = \\overline{Q_2}$。", "answer": "$$\\boxed{\\begin{pmatrix} Q_2  \\overline{Q_2} \\end{pmatrix}}$$", "id": "1968640"}]}