

================================================================
== Vivado HLS Report for 'conv'
================================================================
* Date:           Wed Mar  6 22:20:02 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        conv
* Solution:       Filter_2_pipeline
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    17.815|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  52470|  52470|  52470|  52470|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+-------+-------+----------+-----------+-----------+------+----------+
        |                                  |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+-------+-------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter2_Loop  |  52468|  52468|       224|         27|          1|  1936|    yes   |
        +----------------------------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      0|       0|   1175|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     12|    1003|   2088|    -|
|Memory           |        0|      -|    1760|    440|    -|
|Multiplexer      |        -|      -|       -|   1086|    -|
|Register         |        0|      -|    6987|   1344|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     13|    9750|   6133|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      5|       9|     11|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |conv_fadd_32ns_323i2_U1  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U2  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U3  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fcmp_32ns_325jm_U6  |conv_fcmp_32ns_325jm  |        0|      0|   66|  239|    0|
    |conv_fmul_32ns_324jc_U4  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U5  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                    |                      |        0|     12| 1003| 2088|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +-------------------------+----------------------+--------------+
    |         Instance        |        Module        |  Expression  |
    +-------------------------+----------------------+--------------+
    |conv_mac_muladd_56jw_U7  |conv_mac_muladd_56jw  | i0 * i1 + i2 |
    +-------------------------+----------------------+--------------+

    * Memory: 
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |        Memory        |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_bias_U           |conv_conv_bias        |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_3_U  |conv_conv_weights0iy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_4_U  |conv_conv_weights1iI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_5_U  |conv_conv_weights2iS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_1_U  |conv_conv_weightsAem  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_2_U  |conv_conv_weightsBew  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_3_U  |conv_conv_weightsCeG  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_4_U  |conv_conv_weightsDeQ  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_5_U  |conv_conv_weightsEe0  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_0_U  |conv_conv_weightsFfa  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_1_U  |conv_conv_weightsGfk  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_2_U  |conv_conv_weightsHfu  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_3_U  |conv_conv_weightsIfE  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_4_U  |conv_conv_weightsJfO  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_5_U  |conv_conv_weightsKfY  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_0_U  |conv_conv_weightsLf8  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_1_U  |conv_conv_weightsMgi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_2_U  |conv_conv_weightsNgs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_3_U  |conv_conv_weightsOgC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_4_U  |conv_conv_weightsPgM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_5_U  |conv_conv_weightsQgW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_0_U  |conv_conv_weightsRg6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_1_U  |conv_conv_weightsShg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_2_U  |conv_conv_weightsThq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_3_U  |conv_conv_weightsUhA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_4_U  |conv_conv_weightsVhK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_5_U  |conv_conv_weightsWhU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_0_U  |conv_conv_weightsXh4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_1_U  |conv_conv_weightsYie  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_2_U  |conv_conv_weightsZio  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_0_U  |conv_conv_weightsbkb  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_1_U  |conv_conv_weightscud  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_2_U  |conv_conv_weightsdEe  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_3_U  |conv_conv_weightseOg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_4_U  |conv_conv_weightsfYi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_5_U  |conv_conv_weightsg8j  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_0_U  |conv_conv_weightshbi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_1_U  |conv_conv_weightsibs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_2_U  |conv_conv_weightsjbC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_3_U  |conv_conv_weightskbM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_4_U  |conv_conv_weightslbW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_5_U  |conv_conv_weightsmb6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_0_U  |conv_conv_weightsncg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_1_U  |conv_conv_weightsocq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_2_U  |conv_conv_weightspcA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_3_U  |conv_conv_weightsqcK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_4_U  |conv_conv_weightsrcU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_5_U  |conv_conv_weightssc4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_0_U  |conv_conv_weightstde  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_1_U  |conv_conv_weightsudo  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_2_U  |conv_conv_weightsvdy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_3_U  |conv_conv_weightswdI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_4_U  |conv_conv_weightsxdS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_5_U  |conv_conv_weightsyd2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_0_U  |conv_conv_weightszec  |        0|  32|   8|    0|    16|   32|     1|          512|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                 |                      |        0|1760| 440|    0|   880| 1760|    55|        28160|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_1824_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_2_fu_1853_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1583_p2       |     *    |      0|  0|  13|           4|           4|
    |add_ln11_fu_1809_p2       |     +    |      0|  0|  15|           1|           9|
    |add_ln26_10_fu_2105_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_11_fu_2115_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_12_fu_2125_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_13_fu_2135_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_14_fu_2317_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_15_fu_2371_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_16_fu_2381_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_17_fu_2391_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_18_fu_2401_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_19_fu_1723_p2    |     +    |      0|  0|  13|           2|           4|
    |add_ln26_1_fu_1539_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_20_fu_1882_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_21_fu_1929_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_22_fu_1939_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_23_fu_1949_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_24_fu_1959_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_25_fu_2145_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_26_fu_2191_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_27_fu_2201_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_28_fu_2211_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_29_fu_2221_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_30_fu_2363_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_31_fu_2451_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_32_fu_2461_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_33_fu_2471_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_34_fu_2481_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_35_fu_1737_p2    |     +    |      0|  0|  13|           2|           4|
    |add_ln26_36_fu_1972_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_37_fu_2019_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_38_fu_2029_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_39_fu_2039_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_3_fu_1643_p2     |     +    |      0|  0|  13|           1|           4|
    |add_ln26_40_fu_2049_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_41_fu_2231_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_42_fu_2277_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_43_fu_2287_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_44_fu_2297_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_45_fu_2307_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_46_fu_2367_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_47_fu_2531_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_48_fu_2541_p2    |     +    |      0|  0|  13|           2|          11|
    |add_ln26_49_fu_2561_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_4_fu_1675_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_50_fu_2571_p2    |     +    |      0|  0|  13|           3|          11|
    |add_ln26_5_fu_1830_p2     |     +    |      0|  0|  13|           2|          11|
    |add_ln26_6_fu_1840_p2     |     +    |      0|  0|  13|           2|          11|
    |add_ln26_7_fu_1859_p2     |     +    |      0|  0|  13|           3|          11|
    |add_ln26_8_fu_1869_p2     |     +    |      0|  0|  13|           3|          11|
    |add_ln26_9_fu_2059_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_fu_1589_p2       |     +    |      0|  0|  13|           2|           4|
    |add_ln35_2_fu_2584_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln35_fu_1603_p2       |     +    |      0|  0|  13|           4|           4|
    |add_ln8_fu_1551_p2        |     +    |      0|  0|  13|          11|           1|
    |c_fu_1533_p2              |     +    |      0|  0|  13|           4|           1|
    |f_fu_2590_p2              |     +    |      0|  0|  15|           1|           5|
    |r_fu_1527_p2              |     +    |      0|  0|  13|           4|           1|
    |sub_ln26_1_fu_2083_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_2_fu_2341_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_3_fu_1907_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_4_fu_2169_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_5_fu_2429_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_6_fu_1997_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_7_fu_2255_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_8_fu_2509_p2     |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_fu_1701_p2       |     -    |      0|  0|  13|          11|          11|
    |and_ln34_fu_2640_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln35_fu_1637_p2       |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1557_p2      |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln14_fu_1631_p2      |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln34_1_fu_2628_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_2622_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1545_p2       |   icmp   |      0|  0|  13|          11|           8|
    |or_ln26_1_fu_2094_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_2_fu_2352_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_3_fu_1918_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_4_fu_2180_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_5_fu_2440_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_6_fu_2008_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_7_fu_2266_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_8_fu_2520_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln26_fu_1712_p2        |    or    |      0|  0|  11|          11|           1|
    |or_ln34_fu_2634_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln35_fu_1649_p2        |    or    |      0|  0|   2|           1|           1|
    |conv_out_d0               |  select  |      0|  0|  32|           1|          32|
    |select_ln11_fu_2595_p3    |  select  |      0|  0|   9|           1|           1|
    |select_ln35_1_fu_1571_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_2_fu_1815_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_3_fu_1595_p3  |  select  |      0|  0|   2|           1|           2|
    |select_ln35_4_fu_1609_p3  |  select  |      0|  0|   4|           1|           1|
    |select_ln35_5_fu_1617_p3  |  select  |      0|  0|   4|           1|           2|
    |select_ln35_6_fu_1655_p3  |  select  |      0|  0|   5|           1|           1|
    |select_ln35_7_fu_1663_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_8_fu_1729_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_9_fu_1743_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_fu_1563_p3    |  select  |      0|  0|   4|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln35_fu_1625_p2       |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0|1175|         494|         732|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+-----+-----------+-----+-----------+
    |                    Name                    | LUT | Input Size| Bits| Total Bits|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  137|         30|    1|         30|
    |ap_enable_reg_pp0_iter8                     |    9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_1416_p4               |    9|          2|    4|          8|
    |ap_phi_mux_f_0_phi_fu_1427_p4               |    9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten83_phi_fu_1383_p4  |    9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_1405_p4    |    9|          2|    9|         18|
    |ap_phi_mux_r_0_phi_fu_1394_p4               |    9|          2|    4|          8|
    |c_0_reg_1412                                |    9|          2|    4|          8|
    |f_0_reg_1423                                |    9|          2|    5|         10|
    |grp_fu_1434_p0                              |   38|          7|   32|        224|
    |grp_fu_1434_p1                              |  129|         28|   32|        896|
    |grp_fu_1439_p0                              |   38|          7|   32|        224|
    |grp_fu_1439_p1                              |  129|         28|   32|        896|
    |grp_fu_1447_p0                              |  129|         28|   32|        896|
    |grp_fu_1453_p0                              |  129|         28|   32|        896|
    |indvar_flatten83_reg_1379                   |    9|          2|   11|         22|
    |indvar_flatten_reg_1401                     |    9|          2|    9|         18|
    |input_r_address0                            |  129|         28|   10|        280|
    |input_r_address1                            |  129|         28|   10|        280|
    |r_0_reg_1390                                |    9|          2|    4|          8|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |Total                                       | 1086|        234|  280|       4756|
    +--------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |add_ln11_reg_3025                   |   9|   0|    9|          0|
    |add_ln26_30_reg_3714                |   8|   0|    8|          0|
    |add_ln26_46_reg_3720                |   8|   0|    8|          0|
    |add_ln26_reg_2694                   |   4|   0|    4|          0|
    |add_ln35_2_reg_3902                 |  12|   0|   12|          0|
    |add_ln35_reg_2699                   |   4|   0|    4|          0|
    |add_ln8_reg_2671                    |  11|   0|   11|          0|
    |ap_CS_fsm                           |  29|   0|   29|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8             |   1|   0|    1|          0|
    |c_0_reg_1412                        |   4|   0|    4|          0|
    |conv_bias_load_reg_3952             |  32|   0|   32|          0|
    |conv_weights_0_0_2_l_reg_3057       |  32|   0|   32|          0|
    |conv_weights_0_0_3_l_reg_3062       |  32|   0|   32|          0|
    |conv_weights_0_0_4_l_reg_3067       |  32|   0|   32|          0|
    |conv_weights_0_0_5_l_reg_3072       |  32|   0|   32|          0|
    |conv_weights_0_1_0_l_reg_3077       |  32|   0|   32|          0|
    |conv_weights_0_1_1_l_reg_3082       |  32|   0|   32|          0|
    |conv_weights_0_1_2_l_reg_3087       |  32|   0|   32|          0|
    |conv_weights_0_1_3_l_reg_3092       |  32|   0|   32|          0|
    |conv_weights_0_1_4_l_reg_3097       |  32|   0|   32|          0|
    |conv_weights_0_1_5_l_reg_3102       |  32|   0|   32|          0|
    |conv_weights_0_2_0_l_reg_3107       |  32|   0|   32|          0|
    |conv_weights_0_2_1_l_reg_3112       |  32|   0|   32|          0|
    |conv_weights_0_2_2_l_reg_3117       |  32|   0|   32|          0|
    |conv_weights_0_2_3_l_reg_3122       |  32|   0|   32|          0|
    |conv_weights_0_2_4_l_reg_3127       |  32|   0|   32|          0|
    |conv_weights_0_2_5_l_reg_3132       |  32|   0|   32|          0|
    |conv_weights_1_0_0_l_reg_3137       |  32|   0|   32|          0|
    |conv_weights_1_0_1_l_reg_3142       |  32|   0|   32|          0|
    |conv_weights_1_0_2_l_reg_3147       |  32|   0|   32|          0|
    |conv_weights_1_0_3_l_reg_3152       |  32|   0|   32|          0|
    |conv_weights_1_0_4_l_reg_3157       |  32|   0|   32|          0|
    |conv_weights_1_0_5_l_reg_3162       |  32|   0|   32|          0|
    |conv_weights_1_1_0_l_reg_3167       |  32|   0|   32|          0|
    |conv_weights_1_1_1_l_reg_3172       |  32|   0|   32|          0|
    |conv_weights_1_1_2_l_reg_3177       |  32|   0|   32|          0|
    |conv_weights_1_1_3_l_reg_3182       |  32|   0|   32|          0|
    |conv_weights_1_1_4_l_reg_3187       |  32|   0|   32|          0|
    |conv_weights_1_1_5_l_reg_3192       |  32|   0|   32|          0|
    |conv_weights_1_2_0_l_reg_3197       |  32|   0|   32|          0|
    |conv_weights_1_2_1_l_reg_3202       |  32|   0|   32|          0|
    |conv_weights_1_2_2_l_reg_3207       |  32|   0|   32|          0|
    |conv_weights_1_2_3_l_reg_3212       |  32|   0|   32|          0|
    |conv_weights_1_2_4_l_reg_3217       |  32|   0|   32|          0|
    |conv_weights_1_2_5_l_reg_3222       |  32|   0|   32|          0|
    |conv_weights_2_0_0_l_reg_3227       |  32|   0|   32|          0|
    |conv_weights_2_0_1_l_reg_3232       |  32|   0|   32|          0|
    |conv_weights_2_0_2_l_reg_3237       |  32|   0|   32|          0|
    |conv_weights_2_0_3_l_reg_3242       |  32|   0|   32|          0|
    |conv_weights_2_0_4_l_reg_3247       |  32|   0|   32|          0|
    |conv_weights_2_0_5_l_reg_3252       |  32|   0|   32|          0|
    |conv_weights_2_1_0_l_reg_3257       |  32|   0|   32|          0|
    |conv_weights_2_1_1_l_reg_3262       |  32|   0|   32|          0|
    |conv_weights_2_1_2_l_reg_3267       |  32|   0|   32|          0|
    |conv_weights_2_1_3_l_reg_3272       |  32|   0|   32|          0|
    |conv_weights_2_1_4_l_reg_3277       |  32|   0|   32|          0|
    |conv_weights_2_1_5_l_reg_3282       |  32|   0|   32|          0|
    |conv_weights_2_2_0_l_reg_3287       |  32|   0|   32|          0|
    |conv_weights_2_2_1_l_reg_3292       |  32|   0|   32|          0|
    |conv_weights_2_2_2_l_reg_3297       |  32|   0|   32|          0|
    |conv_weights_2_2_3_l_reg_3302       |  32|   0|   32|          0|
    |conv_weights_2_2_4_l_reg_3307       |  32|   0|   32|          0|
    |conv_weights_2_2_5_l_reg_3312       |  32|   0|   32|          0|
    |f_0_reg_1423                        |   5|   0|    5|          0|
    |f_reg_3917                          |   5|   0|    5|          0|
    |icmp_ln11_reg_2676                  |   1|   0|    1|          0|
    |icmp_ln8_reg_2667                   |   1|   0|    1|          0|
    |indvar_flatten83_reg_1379           |  11|   0|   11|          0|
    |indvar_flatten_reg_1401             |   9|   0|    9|          0|
    |mul_ln26_1_reg_3030                 |   8|   0|    8|          0|
    |mul_ln26_2_reg_3317                 |   8|   0|    8|          0|
    |mul_ln26_reg_2688                   |   8|   0|    8|          0|
    |r_0_reg_1390                        |   4|   0|    4|          0|
    |r_reg_2662                          |   4|   0|    4|          0|
    |reg_1475                            |  32|   0|   32|          0|
    |reg_1480                            |  32|   0|   32|          0|
    |reg_1485                            |  32|   0|   32|          0|
    |reg_1490                            |  32|   0|   32|          0|
    |reg_1495                            |  32|   0|   32|          0|
    |reg_1501                            |  32|   0|   32|          0|
    |reg_1506                            |  32|   0|   32|          0|
    |reg_1511                            |  32|   0|   32|          0|
    |reg_1516                            |  32|   0|   32|          0|
    |reg_1521                            |  32|   0|   32|          0|
    |select_ln11_reg_3922                |   9|   0|    9|          0|
    |select_ln35_1_reg_2682              |   4|   0|    4|          0|
    |select_ln35_6_reg_2704              |   5|   0|    5|          0|
    |select_ln35_7_reg_2710              |   4|   0|    4|          0|
    |select_ln35_8_reg_2740              |   4|   0|    4|          0|
    |select_ln35_9_reg_2745              |   4|   0|    4|          0|
    |sub_ln26_1_reg_3492                 |  10|   0|   11|          1|
    |sub_ln26_2_reg_3696                 |  10|   0|   11|          1|
    |sub_ln26_3_reg_3350                 |  10|   0|   11|          1|
    |sub_ln26_4_reg_3560                 |  10|   0|   11|          1|
    |sub_ln26_5_reg_3776                 |  10|   0|   11|          1|
    |sub_ln26_6_reg_3424                 |  10|   0|   11|          1|
    |sub_ln26_7_reg_3628                 |  10|   0|   11|          1|
    |sub_ln26_8_reg_3844                 |  10|   0|   11|          1|
    |sub_ln26_reg_2722                   |  10|   0|   11|          1|
    |tmp_1_0_0_1_reg_3339                |  32|   0|   32|          0|
    |tmp_1_0_0_2_reg_3368                |  32|   0|   32|          0|
    |tmp_1_0_0_3_reg_3373                |  32|   0|   32|          0|
    |tmp_1_0_0_4_reg_3388                |  32|   0|   32|          0|
    |tmp_1_0_0_5_reg_3393                |  32|   0|   32|          0|
    |tmp_1_0_1_1_reg_3413                |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_3442                |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_3442_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_3_reg_3447                |  32|   0|   32|          0|
    |tmp_1_0_1_3_reg_3447_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_4_reg_3462                |  32|   0|   32|          0|
    |tmp_1_0_1_4_reg_3462_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_5_reg_3467                |  32|   0|   32|          0|
    |tmp_1_0_1_5_reg_3467_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_reg_3408                  |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_3487                |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_3487_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_3510                |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_3510_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_2_3_reg_3515                |  32|   0|   32|          0|
    |tmp_1_0_2_4_reg_3530                |  32|   0|   32|          0|
    |tmp_1_0_2_5_reg_3535                |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3482                  |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3482_pp0_iter1_reg    |  32|   0|   32|          0|
    |tmp_1_1_0_1_reg_3555                |  32|   0|   32|          0|
    |tmp_1_1_0_2_reg_3578                |  32|   0|   32|          0|
    |tmp_1_1_0_3_reg_3583                |  32|   0|   32|          0|
    |tmp_1_1_0_4_reg_3598                |  32|   0|   32|          0|
    |tmp_1_1_0_5_reg_3603                |  32|   0|   32|          0|
    |tmp_1_1_1_1_reg_3623                |  32|   0|   32|          0|
    |tmp_1_1_1_2_reg_3646                |  32|   0|   32|          0|
    |tmp_1_1_1_3_reg_3651                |  32|   0|   32|          0|
    |tmp_1_1_1_4_reg_3666                |  32|   0|   32|          0|
    |tmp_1_1_1_5_reg_3671                |  32|   0|   32|          0|
    |tmp_1_1_1_reg_3618                  |  32|   0|   32|          0|
    |tmp_1_1_2_1_reg_3691                |  32|   0|   32|          0|
    |tmp_1_1_2_2_reg_3726                |  32|   0|   32|          0|
    |tmp_1_1_2_3_reg_3731                |  32|   0|   32|          0|
    |tmp_1_1_2_4_reg_3746                |  32|   0|   32|          0|
    |tmp_1_1_2_5_reg_3751                |  32|   0|   32|          0|
    |tmp_1_1_2_reg_3686                  |  32|   0|   32|          0|
    |tmp_1_1_reg_3550                    |  32|   0|   32|          0|
    |tmp_1_2_0_1_reg_3771                |  32|   0|   32|          0|
    |tmp_1_2_0_2_reg_3794                |  32|   0|   32|          0|
    |tmp_1_2_0_3_reg_3799                |  32|   0|   32|          0|
    |tmp_1_2_0_4_reg_3814                |  32|   0|   32|          0|
    |tmp_1_2_0_5_reg_3819                |  32|   0|   32|          0|
    |tmp_1_2_1_1_reg_3839                |  32|   0|   32|          0|
    |tmp_1_2_1_2_reg_3862                |  32|   0|   32|          0|
    |tmp_1_2_1_3_reg_3867                |  32|   0|   32|          0|
    |tmp_1_2_1_4_reg_3882                |  32|   0|   32|          0|
    |tmp_1_2_1_5_reg_3887                |  32|   0|   32|          0|
    |tmp_1_2_1_reg_3834                  |  32|   0|   32|          0|
    |tmp_1_2_2_1_reg_3912                |  32|   0|   32|          0|
    |tmp_1_2_2_2_reg_3927                |  32|   0|   32|          0|
    |tmp_1_2_2_3_reg_3932                |  32|   0|   32|          0|
    |tmp_1_2_2_4_reg_3937                |  32|   0|   32|          0|
    |tmp_1_2_2_5_reg_3942                |  32|   0|   32|          0|
    |tmp_1_2_2_reg_3907                  |  32|   0|   32|          0|
    |tmp_1_2_reg_3766                    |  32|   0|   32|          0|
    |tmp_s_reg_3334                      |  32|   0|   32|          0|
    |w_sum_reg_3957                      |  32|   0|   32|          0|
    |zext_ln26_reg_2750                  |   5|   0|   64|         59|
    |zext_ln35_1_reg_2715                |   4|   0|    8|          4|
    |zext_ln35_2_reg_3344                |   4|   0|    8|          4|
    |zext_ln35_3_reg_3418                |   4|   0|    8|          4|
    |add_ln35_2_reg_3902                 |  64|  32|   12|          0|
    |icmp_ln8_reg_2667                   |  64|  32|    1|          0|
    |tmp_1_0_2_3_reg_3515                |  64|  32|   32|          0|
    |tmp_1_0_2_4_reg_3530                |  64|  32|   32|          0|
    |tmp_1_0_2_5_reg_3535                |  64|  32|   32|          0|
    |tmp_1_1_0_1_reg_3555                |  64|  32|   32|          0|
    |tmp_1_1_0_2_reg_3578                |  64|  32|   32|          0|
    |tmp_1_1_0_3_reg_3583                |  64|  32|   32|          0|
    |tmp_1_1_0_4_reg_3598                |  64|  32|   32|          0|
    |tmp_1_1_0_5_reg_3603                |  64|  32|   32|          0|
    |tmp_1_1_1_1_reg_3623                |  64|  32|   32|          0|
    |tmp_1_1_1_2_reg_3646                |  64|  32|   32|          0|
    |tmp_1_1_1_3_reg_3651                |  64|  32|   32|          0|
    |tmp_1_1_1_4_reg_3666                |  64|  32|   32|          0|
    |tmp_1_1_1_5_reg_3671                |  64|  32|   32|          0|
    |tmp_1_1_1_reg_3618                  |  64|  32|   32|          0|
    |tmp_1_1_2_1_reg_3691                |  64|  32|   32|          0|
    |tmp_1_1_2_2_reg_3726                |  64|  32|   32|          0|
    |tmp_1_1_2_3_reg_3731                |  64|  32|   32|          0|
    |tmp_1_1_2_4_reg_3746                |  64|  32|   32|          0|
    |tmp_1_1_2_5_reg_3751                |  64|  32|   32|          0|
    |tmp_1_1_2_reg_3686                  |  64|  32|   32|          0|
    |tmp_1_1_reg_3550                    |  64|  32|   32|          0|
    |tmp_1_2_0_1_reg_3771                |  64|  32|   32|          0|
    |tmp_1_2_0_2_reg_3794                |  64|  32|   32|          0|
    |tmp_1_2_0_3_reg_3799                |  64|  32|   32|          0|
    |tmp_1_2_0_4_reg_3814                |  64|  32|   32|          0|
    |tmp_1_2_0_5_reg_3819                |  64|  32|   32|          0|
    |tmp_1_2_1_1_reg_3839                |  64|  32|   32|          0|
    |tmp_1_2_1_2_reg_3862                |  64|  32|   32|          0|
    |tmp_1_2_1_3_reg_3867                |  64|  32|   32|          0|
    |tmp_1_2_1_4_reg_3882                |  64|  32|   32|          0|
    |tmp_1_2_1_5_reg_3887                |  64|  32|   32|          0|
    |tmp_1_2_1_reg_3834                  |  64|  32|   32|          0|
    |tmp_1_2_2_1_reg_3912                |  64|  32|   32|          0|
    |tmp_1_2_2_2_reg_3927                |  64|  32|   32|          0|
    |tmp_1_2_2_3_reg_3932                |  64|  32|   32|          0|
    |tmp_1_2_2_4_reg_3937                |  64|  32|   32|          0|
    |tmp_1_2_2_5_reg_3942                |  64|  32|   32|          0|
    |tmp_1_2_2_reg_3907                  |  64|  32|   32|          0|
    |tmp_1_2_reg_3766                    |  64|  32|   32|          0|
    |zext_ln26_reg_2750                  |  64|  32|   64|         59|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |6987|1344| 5704|        139|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_start           |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_done            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_idle            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_ready           | out |    1| ap_ctrl_hs |     conv     | return value |
|input_r_address0   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0         |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1         |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_address0  | out |   11|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

