----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -1.124 

Tcl Command:
    report_timing -append -setup -show_routing -file output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] -npaths 20

Options:
    -to_clock [get_clocks {u0|dcp_iopll|dcp_iopll|clk1x}] 
    -setup 
    -npaths 20 
    -show_routing 
    -file {output_files/timing_report/afu_default_2_slow_900mv_100c_setup.rpt} 
    -append 

Snapshot:
    final

Delay Model:
    Slow 900mV 100C Model

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]  ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.124 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.310     ; 5.719      ;
; -1.095 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.080      ;
; -1.095 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.080      ;
; -1.094 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.079      ;
; -1.094 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.079      ;
; -1.092 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.077      ;
; -1.092 ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]           ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]   ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.057     ; 6.077      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[406] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[373] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[309] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[341] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[277] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
; -1.090 ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                   ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[466] ; u0|dcp_iopll|dcp_iopll|clk1x ; u0|dcp_iopll|dcp_iopll|clk1x ; 5.000        ; -0.240     ; 5.754      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+

Path #1: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N49                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N49                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N49 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[336] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -1.124 (VIOLATED)
===============================================================================
+---------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                        ;
+--------------------+------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                          ;
+--------------------+------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                 ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                   ;
; Data Arrival Time  ; 15.291                                                                                         ;
; Data Required Time ; 14.167                                                                                         ;
; Slack              ; -1.124 (VIOLATED)                                                                              ;
+--------------------+------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N46                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]|ena                         ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N46                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78]                             ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                        ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                     ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                            ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                        ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                              ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N46 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[78] ;
+----------+---------+----+------+--------+----------------+-------+------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N44                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N44                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N44 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[493] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N16                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N16                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N16 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[429] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N14                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N14                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N14 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[397] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[173] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[205] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -1.124 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.291                                                                                          ;
; Data Required Time ; 14.167                                                                                          ;
; Slack              ; -1.124 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.310 ;       ;             ;            ;       ;       ;
; Data Delay                ; 5.719  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572 ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.002       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.356       ; 6          ; 0.000 ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217 ; 0.217 ;
;    Routing Element        ;        ; 38    ; 5.144       ; 90         ; 0.000 ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.106       ; 100        ; 8.106 ; 8.106 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                               ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572   ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572 ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000 ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.291   ; 5.719   ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217 ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166 ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000 ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000 ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051 ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162 ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349 ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266 ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146 ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178 ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189 ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107 ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096 ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055 ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000 ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044 ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006 ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000 ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084 ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125 ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106 ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000 ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448 ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341 ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371 ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150 ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159 ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000 ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382 ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099 ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093 ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046 ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001 ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136 ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.449 ;   0.004 ; FF ; CELL ; 326    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[16] ;
;   14.449 ;   0.000 ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.516 ;   0.067 ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I126                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.604 ;   0.088 ; FF ; RE   ; 3      ; C4_X75_Y43_N0_I51                           ; High Speed ; V4                                                                                                                         ;
;   14.721 ;   0.117 ; FF ; RE   ; 1      ; R6_X76_Y46_N0_I18                           ; High Speed ; H6                                                                                                                         ;
;   15.089 ;   0.368 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I411                          ; High Speed ; H6 (GAP CROSSING)                                                                                                          ;
;   15.168 ;   0.079 ; FF ; RE   ; 1      ; R6_X78_Y46_N0_I144                          ; High Speed ; H6                                                                                                                         ;
;   15.238 ;   0.070 ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X79_Y46_N0_I14           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.290 ;   0.052 ; FF ; RE   ; 8      ; LAB_RE_X79_Y46_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.291 ;   0.001 ;    ; IC   ; 1      ; FF_X79_Y46_N40                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141]|ena                        ;
;   15.291 ;   0.000 ; FF ; CELL ; 1      ; FF_X79_Y46_N40                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141]                            ;
+----------+---------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.262   ; 9.262   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.106 ;   8.106 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.262 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.112   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.167   ; 0.055   ;    ; uTsu ; 1      ; FF_X79_Y46_N40 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[141] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -1.095 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.657                                                                                           ;
; Data Required Time ; 14.562                                                                                           ;
; Slack              ; -1.095 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.080  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.649       ; 44         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.223       ; 4          ; 0.223  ; 0.223 ;
;    Routing Element        ;        ; 50    ; 3.208       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.657   ; 6.080    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.800  ;   0.223  ; FF ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   9.921  ;   0.121  ; FF ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   9.921  ;   0.000  ; FR ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   9.958  ;   0.037  ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.026 ;   0.068  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.101 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I53              ; High Speed ; leimdc1_[6]                                                                                                                    ;
;   10.102 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datac                             ;
;   10.274 ;   0.172  ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.280 ;   0.006  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.280 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.365 ;   0.085  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.466 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.674 ;   0.208  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   10.863 ;   0.189  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   10.978 ;   0.115  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.040 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.039 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.225 ;   0.186  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.231 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.231 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.288 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.395 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.446 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.446 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.597 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.601 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.601 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.649 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.815 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.941 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.105 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.213 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.265 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.265 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.421 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.425 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.425 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.480 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.546 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.592 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.593 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.736 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.741 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.741 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.781 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.830 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.888 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.888 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.136 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.141 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.141 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.190 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.256 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.294 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.294 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.549 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.555 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.555 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.614 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.693 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.749 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.749 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.798 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.803 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.803 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.857 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.948 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.169 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.287 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.286 ;   -0.001 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.055 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.055 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.069 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.069 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.069 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.194 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.219 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.219 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.422 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.427 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.427 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.498 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.588 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.657 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.657 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.657 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -1.095 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.657                                                                                           ;
; Data Required Time ; 14.562                                                                                           ;
; Slack              ; -1.095 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.080  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.649       ; 44         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.223       ; 4          ; 0.223  ; 0.223 ;
;    Routing Element        ;        ; 50    ; 3.208       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.657   ; 6.080    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.800  ;   0.223  ; FF ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   9.921  ;   0.121  ; FF ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   9.921  ;   0.000  ; FR ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   9.958  ;   0.037  ; RF ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.026 ;   0.068  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.101 ;   0.075  ; FF ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I53              ; High Speed ; leimdc1_[6]                                                                                                                    ;
;   10.102 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N39               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|datac                             ;
;   10.274 ;   0.172  ; FF ; CELL ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3|combout                           ;
;   10.280 ;   0.006  ; FF ; CELL ; 163    ; MLABCELL_X98_Y121_N39               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~3~la_mlab/laboutb[7]                ;
;   10.280 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X98_Y121_N39               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.365 ;   0.085  ; RF ; RE   ; 13     ; LAB_RE_X98_Y121_N0_I117             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.466 ;   0.101  ; FF ; RE   ; 7      ; R6_X98_Y121_N0_I24                  ; High Speed ; H6                                                                                                                             ;
;   10.674 ;   0.208  ; FF ; RE   ; 3      ; R3_X100_Y121_N0_I8                  ; High Speed ; H3                                                                                                                             ;
;   10.863 ;   0.189  ; FF ; RE   ; 1      ; C4_X102_Y122_N0_I14                 ; High Speed ; V4                                                                                                                             ;
;   10.978 ;   0.115  ; FF ; RE   ; 3      ; LOCAL_INTERCONNECT_X103_Y123_N0_I28 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.040 ;   0.062  ; FF ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I6              ; High Speed ; leime1_[0]                                                                                                                     ;
;   11.039 ;   -0.001 ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|datae                ;
;   11.225 ;   0.186  ; FR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.231 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.231 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.288 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.395 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.446 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.446 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.597 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.601 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.601 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.649 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.815 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.941 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.105 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.213 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.265 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.265 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.421 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.425 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.425 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.480 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.546 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.592 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.593 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.736 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.741 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.741 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.781 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.830 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.888 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.888 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.136 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.141 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.141 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.190 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.256 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.294 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.294 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.549 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.555 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.555 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.614 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.693 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.749 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.749 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.798 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.803 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.803 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.857 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.948 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.169 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.287 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.286 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.055 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.055 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.069 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.069 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.069 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.194 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.219 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.219 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.422 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.427 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.427 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.498 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.588 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.657 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.657 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.657 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -1.094 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.656                                                                                           ;
; Data Required Time ; 14.562                                                                                           ;
; Slack              ; -1.094 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.079  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.630       ; 43         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.223       ; 4          ; 0.223  ; 0.223 ;
;    Routing Element        ;        ; 51    ; 3.225       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.656   ; 6.079    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.800  ;   0.223  ; RR ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   9.959  ;   0.159  ; RR ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   9.959  ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.009 ;   0.050  ; FR ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.095 ;   0.086  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.132 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   10.132 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|datab                             ;
;   10.390 ;   0.258  ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.395 ;   0.005  ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.395 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.469 ;   0.074  ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.681 ;   0.212  ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.790 ;   0.109  ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   10.885 ;   0.095  ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.013 ;   0.128  ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.125 ;   0.112  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.179 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.180 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.224 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.230 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.230 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.287 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.394 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.445 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.445 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.596 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.600 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.600 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.648 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.814 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.940 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.104 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.212 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.264 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.264 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.420 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.424 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.424 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.479 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.545 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.591 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.592 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.735 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.740 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.740 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.780 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.829 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.887 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.887 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.135 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.140 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.140 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.189 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.255 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.293 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.293 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.548 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.554 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.554 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.613 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.692 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.748 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.748 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.797 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.802 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.802 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.856 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.947 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.168 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.286 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.285 ;   -0.001 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.054 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.054 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.068 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.068 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.068 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.193 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.218 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.218 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.421 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.426 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.426 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.497 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.587 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.656 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.656 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -1.094 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                          ;
+--------------------+--------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]    ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                     ;
; Data Arrival Time  ; 15.656                                                                                           ;
; Data Required Time ; 14.562                                                                                           ;
; Slack              ; -1.094 (VIOLATED)                                                                                ;
+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.079  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.630       ; 43         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.223       ; 4          ; 0.223  ; 0.223 ;
;    Routing Element        ;        ; 51    ; 3.225       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE                               ;
; 15.656   ; 6.079    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.800  ;   0.223  ; RR ; uTco ; 1      ; FF_X97_Y121_N1                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE|q                             ;
;   9.959  ;   0.159  ; RR ; CELL ; 13     ; FF_X97_Y121_N1                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[29]~DUPLICATE~la_lab/laboutt[0]             ;
;   9.959  ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N1                      ; High Speed ; FF                                                                                                                             ;
;   10.009 ;   0.050  ; FR ; RE   ; 2      ; LAB_RE_X97_Y121_N0_I90              ; High Speed ; LAB_RE                                                                                                                         ;
;   10.095 ;   0.086  ; RR ; RE   ; 3      ; LOCAL_INTERCONNECT_X98_Y121_N0_I24  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.132 ;   0.037  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   10.132 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|datab                             ;
;   10.390 ;   0.258  ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.395 ;   0.005  ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.395 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.469 ;   0.074  ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.681 ;   0.212  ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.790 ;   0.109  ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   10.885 ;   0.095  ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.013 ;   0.128  ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.125 ;   0.112  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.179 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.180 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.224 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.230 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.230 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.287 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.394 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.445 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.445 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.596 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.600 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.600 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.648 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.814 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.940 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.104 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.212 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.264 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.264 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.420 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.424 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.424 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.479 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.545 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.591 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.592 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.735 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.740 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.740 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.780 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.829 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.887 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.887 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.135 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.140 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.140 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.189 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.255 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.293 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.293 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.548 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.554 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.554 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.613 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.692 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.748 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.748 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.797 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.802 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.802 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.856 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.947 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.168 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.286 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.285 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.054 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.054 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.068 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.068 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.068 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.193 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.218 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.218 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.421 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.426 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.426 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.497 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.587 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.656 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.656 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.656 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -1.092 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.654                                                                                        ;
; Data Required Time ; 14.562                                                                                        ;
; Slack              ; -1.092 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.077  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.651       ; 44         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.222       ; 4          ; 0.222  ; 0.222 ;
;    Routing Element        ;        ; 51    ; 3.203       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]                                         ;
; 15.654   ; 6.077    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.799  ;   0.222  ; RR ; uTco ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]|q                                       ;
;   9.976  ;   0.177  ; RR ; CELL ; 1      ; FF_X97_Y121_N49                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]~la_lab/laboutb[12]                      ;
;   9.976  ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N49                     ; High Speed ; FF                                                                                                                             ;
;   10.022 ;   0.046  ; FR ; RE   ; 1      ; LAB_RE_X97_Y121_N0_I122             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.086 ;   0.064  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I58  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.127 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I42              ; High Speed ; leima[5]                                                                                                                       ;
;   10.127 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|dataa                             ;
;   10.388 ;   0.261  ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.393 ;   0.005  ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.393 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.467 ;   0.074  ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.679 ;   0.212  ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.788 ;   0.109  ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   10.883 ;   0.095  ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.011 ;   0.128  ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.123 ;   0.112  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.177 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.178 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.222 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.228 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.228 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.285 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.392 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.443 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.443 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.594 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.598 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.598 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.646 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.812 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.938 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.102 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.210 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.262 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.262 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.418 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.422 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.422 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.477 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.543 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.589 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.590 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.733 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.738 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.738 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.778 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.827 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.885 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.885 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.133 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.138 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.138 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.187 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.253 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.291 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.291 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.546 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.552 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.552 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.611 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.690 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.746 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.795 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.800 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.854 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.945 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.166 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.284 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.283 ;   -0.001 ;    ; IC   ; 3      ; MLABCELL_X94_Y120_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~77|datab                          ;
;   15.052 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.052 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.066 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.066 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.066 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.191 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.216 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.216 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.419 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.424 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.424 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.495 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.585 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.654 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.654 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.654 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -1.092 (VIOLATED)
===============================================================================
+--------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                       ;
+--------------------+-----------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                         ;
+--------------------+-----------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]        ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                  ;
; Data Arrival Time  ; 15.654                                                                                        ;
; Data Required Time ; 14.562                                                                                        ;
; Slack              ; -1.092 (VIOLATED)                                                                             ;
+--------------------+-----------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.057 ;       ;             ;            ;        ;       ;
; Data Delay                ; 6.077  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.577       ; 100        ; 9.577  ; 9.577 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 11    ; 0.001       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 24    ; 2.651       ; 44         ; 0.000  ; 0.769 ;
;    uTco                   ;        ; 1     ; 0.222       ; 4          ; 0.222  ; 0.222 ;
;    Routing Element        ;        ; 51    ; 3.203       ; 53         ; 0.000  ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.261       ; 100        ; 8.261  ; 8.261 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                            ; HS/LP      ; Element                                                                                                                        ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                     ;            ; launch edge time                                                                                                               ;
; 9.577    ; 9.577    ;    ;      ;        ;                                     ;            ; clock path                                                                                                                     ;
;   9.577  ;   9.577  ; R  ;      ;        ;                                     ;            ; clock network delay                                                                                                            ;
;   9.577  ;   0.000  ;    ;      ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]                                         ;
; 15.654   ; 6.077    ;    ;      ;        ;                                     ;            ; data path                                                                                                                      ;
;   9.799  ;   0.222  ; RR ; uTco ; 1      ; FF_X97_Y121_N49                     ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]|q                                       ;
;   9.976  ;   0.177  ; RR ; CELL ; 1      ; FF_X97_Y121_N49                     ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|FD_inst[19]~la_lab/laboutb[12]                      ;
;   9.976  ;   0.000  ; RF ; RE   ; 1      ; FF_X97_Y121_N49                     ; High Speed ; FF                                                                                                                             ;
;   10.022 ;   0.046  ; FR ; RE   ; 1      ; LAB_RE_X97_Y121_N0_I122             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.086 ;   0.064  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X98_Y121_N0_I58  ; High Speed ; LAB_LINE                                                                                                                       ;
;   10.127 ;   0.041  ; RR ; RE   ; 1      ; LAB_RE_X98_Y121_N0_I42              ; High Speed ; leima[5]                                                                                                                       ;
;   10.127 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X98_Y121_N33               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|dataa                             ;
;   10.388 ;   0.261  ; RR ; CELL ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0|combout                           ;
;   10.393 ;   0.005  ; RR ; CELL ; 163    ; MLABCELL_X98_Y121_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|Mux_4~0~la_mlab/laboutb[2]                ;
;   10.393 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X98_Y121_N33               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   10.467 ;   0.074  ; FR ; RE   ; 8      ; LAB_RE_X98_Y121_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   10.679 ;   0.212  ; RR ; RE   ; 9      ; R3_X99_Y121_N0_I6                   ; High Speed ; H3                                                                                                                             ;
;   10.788 ;   0.109  ; RR ; RE   ; 2      ; R6_X102_Y121_N0_I3                  ; High Speed ; H6                                                                                                                             ;
;   10.883 ;   0.095  ; RR ; RE   ; 1      ; R3_X102_Y121_N0_I11                 ; High Speed ; H3                                                                                                                             ;
;   11.011 ;   0.128  ; RR ; RE   ; 1      ; C4_X102_Y122_N0_I10                 ; High Speed ; V4                                                                                                                             ;
;   11.123 ;   0.112  ; RR ; RE   ; 4      ; LOCAL_INTERCONNECT_X103_Y123_N0_I59 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.177 ;   0.054  ; RR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I7              ; High Speed ; leimf1_[0]                                                                                                                     ;
;   11.178 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X103_Y123_N3               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|dataf                ;
;   11.222 ;   0.044  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3|combout              ;
;   11.228 ;   0.006  ; RR ; CELL ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~3~la_mlab/laboutt[3]   ;
;   11.228 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X103_Y123_N3               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   11.285 ;   0.057  ; FR ; RE   ; 1      ; LAB_RE_X103_Y123_N0_I93             ; High Speed ; LAB_RE                                                                                                                         ;
;   11.392 ;   0.107  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X102_Y123_N0_I10 ; High Speed ; LAB_LINE                                                                                                                       ;
;   11.443 ;   0.051  ; RR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I61             ; High Speed ; leimdc1_[7]                                                                                                                    ;
;   11.443 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X102_Y123_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|datad                ;
;   11.594 ;   0.151  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4|combout              ;
;   11.598 ;   0.004  ; RR ; CELL ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~4~la_lab/laboutb[8]    ;
;   11.598 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X102_Y123_N42               ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   11.646 ;   0.048  ; FR ; RE   ; 1      ; LAB_RE_X102_Y123_N0_I118            ; High Speed ; LAB_RE                                                                                                                         ;
;   11.812 ;   0.166  ; RR ; RE   ; 1      ; R6_X97_Y123_N0_I18                  ; High Speed ; H6                                                                                                                             ;
;   11.938 ;   0.126  ; RR ; RE   ; 1      ; R6_X92_Y123_N0_I35                  ; High Speed ; H6                                                                                                                             ;
;   12.102 ;   0.164  ; RR ; RE   ; 1      ; C4_X95_Y119_N0_I54                  ; High Speed ; V4                                                                                                                             ;
;   12.210 ;   0.108  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I14  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.262 ;   0.052  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I44              ; High Speed ; leimdc0_[5]                                                                                                                    ;
;   12.262 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N33                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|datad               ;
;   12.418 ;   0.156  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10|combout             ;
;   12.422 ;   0.004  ; RR ; CELL ; 2      ; LABCELL_X95_Y119_N33                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|regFile|Reg0Out[0]~10~la_lab/laboutb[2]   ;
;   12.422 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X95_Y119_N33                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   12.477 ;   0.055  ; FR ; RE   ; 2      ; LAB_RE_X95_Y119_N0_I112             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.543 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I55  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.589 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I57              ; High Speed ; leime0_[7]                                                                                                                     ;
;   12.590 ;   0.001  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N42               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|datae                       ;
;   12.733 ;   0.143  ; RF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13|combout                     ;
;   12.738 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|i41~13~la_mlab/laboutb[8]          ;
;   12.738 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X96_Y119_N42               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   12.778 ;   0.040  ; RF ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I118             ; High Speed ; LAB_RE                                                                                                                         ;
;   12.827 ;   0.049  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X97_Y119_N0_I33  ; High Speed ; LAB_LINE                                                                                                                       ;
;   12.885 ;   0.058  ; FF ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   12.885 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X97_Y119_N54                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|datab               ;
;   13.133 ;   0.248  ; FR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3|combout             ;
;   13.138 ;   0.005  ; RR ; CELL ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~3~la_lab/laboutb[17]  ;
;   13.138 ;   0.000  ; RF ; RE   ; 1      ; LABCELL_X97_Y119_N54                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.187 ;   0.049  ; FR ; RE   ; 1      ; LAB_RE_X97_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.253 ;   0.066  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X96_Y119_N0_I22  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.291 ;   0.038  ; RR ; RE   ; 1      ; LAB_RE_X96_Y119_N0_I75              ; High Speed ; leimb[9]                                                                                                                       ;
;   13.291 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X96_Y119_N54               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|datab               ;
;   13.546 ;   0.255  ; RR ; CELL ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6|combout             ;
;   13.552 ;   0.006  ; RR ; CELL ; 2      ; MLABCELL_X96_Y119_N54               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|reduce_nor_0~6~la_mlab/laboutb[17] ;
;   13.552 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X96_Y119_N54               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   13.611 ;   0.059  ; FR ; RE   ; 2      ; LAB_RE_X96_Y119_N0_I127             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.690 ;   0.079  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I49  ; High Speed ; LAB_LINE                                                                                                                       ;
;   13.746 ;   0.056  ; RR ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I31              ; High Speed ; leimf1_[3]                                                                                                                     ;
;   13.746 ;   0.000  ;    ; IC   ; 1      ; LABCELL_X95_Y119_N21                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|dataf                     ;
;   13.795 ;   0.049  ; RF ; CELL ; 2      ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0|combout                   ;
;   13.800 ;   0.005  ; FF ; CELL ; 14     ; LABCELL_X95_Y119_N21                ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|dec_stage|br_mod|Branch~0~la_lab/laboutt[15]        ;
;   13.800 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X95_Y119_N21                ; High Speed ; MP_LAB_COMB                                                                                                                    ;
;   13.854 ;   0.054  ; RF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I105             ; High Speed ; LAB_RE                                                                                                                         ;
;   13.945 ;   0.091  ; FF ; RE   ; 1      ; C4_X94_Y120_N0_I20                  ; High Speed ; V4                                                                                                                             ;
;   14.166 ;   0.221  ; FF ; RE   ; 7      ; LOCAL_INTERCONNECT_X94_Y120_N0_I4   ; High Speed ; LAB_LINE                                                                                                                       ;
;   14.284 ;   0.118  ; FF ; RE   ; 2      ; LAB_RE_X94_Y120_N0_I43              ; High Speed ; leimb[5]                                                                                                                       ;
;   14.283 ;   -0.001 ;    ; IC   ; 4      ; MLABCELL_X94_Y120_N30               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~73|datab                          ;
;   15.052 ;   0.769  ; FF ; CELL ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~109|cout                          ;
;   15.052 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y120_N57               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.066 ;   0.014  ; RR ; RE   ; 1      ; LAB_RE_X94_Y120_N0_I133             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.066 ;   0.000  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I131             ; High Speed ; labnccin                                                                                                                       ;
;   15.066 ;   0.000  ;    ; IC   ; 4      ; MLABCELL_X94_Y119_N0                ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~113|cin                           ;
;   15.191 ;   0.125  ; FR ; CELL ; 3      ; MLABCELL_X94_Y119_N30               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~33|cin                            ;
;   15.216 ;   0.025  ; RF ; CELL ; 1      ; MLABCELL_X94_Y119_N33               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~37|cout                           ;
;   15.216 ;   0.000  ; FF ; CELL ; 3      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|cin                            ;
;   15.419 ;   0.203  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41|sumout                         ;
;   15.424 ;   0.005  ; FF ; CELL ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|add_0~41~la_mlab/laboutb[4]             ;
;   15.424 ;   0.000  ; FR ; RE   ; 1      ; MLABCELL_X94_Y119_N36               ; High Speed ; MP_MLAB_COMB                                                                                                                   ;
;   15.495 ;   0.071  ; RF ; RE   ; 1      ; LAB_RE_X94_Y119_N0_I114             ; High Speed ; LAB_RE                                                                                                                         ;
;   15.585 ;   0.090  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X95_Y119_N0_I32  ; High Speed ; LAB_LINE                                                                                                                       ;
;   15.654 ;   0.069  ; FF ; RE   ; 1      ; LAB_RE_X95_Y119_N0_I5               ; High Speed ; leimdc1_[0]                                                                                                                    ;
;   15.654 ;   0.000  ;    ; IC   ; 1      ; FF_X95_Y119_N5                      ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]|d                                ;
;   15.654 ;   0.000  ; FF ; CELL ; 1      ; FF_X95_Y119_N5                      ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28]                                  ;
+----------+----------+----+------+--------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                               ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                       ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                               ;
; 14.520   ; 9.520   ;    ;      ;        ;                ;       ; clock path                                                                                    ;
;   13.261 ;   8.261 ; R  ;      ;        ;                ;       ; clock network delay                                                                           ;
;   14.520 ;   1.259 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                       ;
; 14.370   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                             ;
; 14.562   ; 0.192   ;    ; uTsu ; 1      ; FF_X95_Y119_N5 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|cpu|fetch_stage|PC[28] ;
+----------+---------+----+------+--------+----------------+-------+-----------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[406] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N29                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[406]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N29                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[406]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N29 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[406] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[373] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N2                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[373]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N2                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[373]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N2 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[373] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[309] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N10                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[309]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N10                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[309]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N10 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[309] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[341] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N4                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[341]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N4                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[341]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N4 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[341] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[277] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N8                               ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[277]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N8                               ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[277]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location      ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;               ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;               ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;               ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;               ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;               ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N8 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[277] ;
+----------+---------+----+------+--------+---------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -1.090 (VIOLATED)
===============================================================================
+----------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                         ;
+--------------------+-------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                           ;
+--------------------+-------------------------------------------------------------------------------------------------+
; From Node          ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                  ;
; To Node            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[466] ;
; Launch Clock       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Latch Clock        ; u0|dcp_iopll|dcp_iopll|clk1x                                                                    ;
; Data Arrival Time  ; 15.326                                                                                          ;
; Data Required Time ; 14.236                                                                                          ;
; Slack              ; -1.090 (VIOLATED)                                                                               ;
+--------------------+-------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.240 ;       ;             ;            ;        ;       ;
; Data Delay                ; 5.754  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 3     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 9.572       ; 100        ; 9.572  ; 9.572 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 4     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 7     ; 0.357       ; 6          ; 0.000  ; 0.166 ;
;    uTco                   ;        ; 1     ; 0.217       ; 4          ; 0.217  ; 0.217 ;
;    Routing Element        ;        ; 37    ; 5.180       ; 90         ; 0.000  ; 0.448 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 8.176       ; 100        ; 8.176  ; 8.176 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                                    ; HS/LP      ; Element                                                                                                                    ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                             ;            ; launch edge time                                                                                                           ;
; 9.572    ; 9.572    ;    ;      ;        ;                                             ;            ; clock path                                                                                                                 ;
;   9.572  ;   9.572  ; R  ;      ;        ;                                             ;            ; clock network delay                                                                                                        ;
;   9.572  ;   0.000  ;    ;      ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q                                                             ;
; 15.326   ; 5.754    ;    ;      ;        ;                                             ;            ; data path                                                                                                                  ;
;   9.789  ;   0.217  ; RR ; uTco ; 1      ; FF_X16_Y120_N41                             ;            ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q|q                                                           ;
;   9.955  ;   0.166  ; RR ; CELL ; 1      ; FF_X16_Y120_N41                             ; High Speed ; fpga_top|inst_blue_ccip_interface_reg|pck_cp2af_softReset_T0_q~la_lab/laboutb[7]                                           ;
;   9.955  ;   0.000  ;    ; IC   ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset|input                                                                                     ;
;   9.955  ;   0.000  ; RR ; CELL ; 1      ; Boundary Port                               ;            ; fpga_top|inst_green_bs|SoftReset                                                                                           ;
;   9.955  ;   0.000  ; RF ; RE   ; 1      ; FF_X16_Y120_N41                             ; High Speed ; FF                                                                                                                         ;
;   10.006 ;   0.051  ; FR ; RE   ; 1      ; LAB_RE_X16_Y120_N0_I117                     ; High Speed ; LAB_RE                                                                                                                     ;
;   10.168 ;   0.162  ; RR ; RE   ; 1      ; R6_X10_Y120_N0_I54                          ; High Speed ; H6                                                                                                                         ;
;   10.168 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X11_Y120_N0_I6  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   10.517 ;   0.349  ; RR ; RE   ; 1      ; R32_X12_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.783 ;   0.266  ; RR ; RE   ; 1      ; R32_X43_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   10.929 ;   0.146  ; RR ; RE   ; 1      ; R32_X74_Y120_N0_I0                          ; High Speed ; H32                                                                                                                        ;
;   11.078 ;   0.149  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I62                         ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   11.256 ;   0.178  ; RR ; RE   ; 1      ; R32_X78_Y120_N0_I21                         ; High Speed ; H32                                                                                                                        ;
;   11.445 ;   0.189  ; RR ; RE   ; 1      ; R32_X106_Y120_N0_I0                         ; High Speed ; H32                                                                                                                        ;
;   11.552 ;   0.107  ; RR ; RE   ; 1      ; R6_X113_Y120_N0_I8                          ; High Speed ; H6                                                                                                                         ;
;   11.648 ;   0.096  ; RR ; RE   ; 1      ; LOCAL_INTERCONNECT_X114_Y120_N0_I11         ; High Speed ; LAB_LINE                                                                                                                   ;
;   11.703 ;   0.055  ; RR ; RE   ; 1      ; LAB_RE_X114_Y120_N0_I24                     ; High Speed ; leimf0_[3]                                                                                                                 ;
;   11.703 ;   0.000  ;    ; IC   ; 1      ; MLABCELL_X114_Y120_N18                      ;            ; fpga_top|inst_green_bs|SoftReset~IPORT|dataf                                                                               ;
;   11.747 ;   0.044  ; RR ; CELL ; 2      ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT|combout                                                                             ;
;   11.753 ;   0.006  ; RR ; CELL ; 2516   ; MLABCELL_X114_Y120_N18                      ; High Speed ; fpga_top|inst_green_bs|SoftReset~IPORT~la_mlab/laboutt[13]                                                                 ;
;   11.753 ;   0.000  ; RF ; RE   ; 1      ; MLABCELL_X114_Y120_N18                      ; High Speed ; MP_MLAB_COMB                                                                                                               ;
;   11.837 ;   0.084  ; FR ; RE   ; 6      ; LAB_RE_X114_Y120_N0_I103                    ; High Speed ; LAB_RE                                                                                                                     ;
;   11.962 ;   0.125  ; RR ; RE   ; 2      ; C4_X113_Y116_N0_I36                         ; High Speed ; V4                                                                                                                         ;
;   12.068 ;   0.106  ; RR ; RE   ; 1      ; R6_X114_Y118_N0_I1                          ; High Speed ; H6                                                                                                                         ;
;   12.068 ;   0.000  ; RR ; RE   ; 2      ; R32_C27_INTERCONNECT_DRIVER_X113_Y118_N0_I5 ; High Speed ; WIRE_MUX                                                                                                                   ;
;   12.516 ;   0.448  ; RR ; RE   ; 1      ; C27_X113_Y92_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.341  ; RR ; RE   ; 1      ; C27_X113_Y65_N0_I0                          ; High Speed ; V27                                                                                                                        ;
;   12.857 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X113_Y64_N0_I5  ; High Speed ; WIRE_MUX                                                                                                                   ;
;   13.228 ;   0.371  ; RR ; RE   ; 2      ; R32_X82_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.379 ;   0.151  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I12                          ; High Speed ; H32                                                                                                                        ;
;   13.529 ;   0.150  ; RR ; RE   ; 1      ; R32_X78_Y64_N0_I35                          ; High Speed ; H32 (GAP CROSSING)                                                                                                         ;
;   13.688 ;   0.159  ; RR ; RE   ; 2      ; R32_X51_Y64_N0_I0                           ; High Speed ; H32                                                                                                                        ;
;   13.688 ;   0.000  ; RR ; RE   ; 1      ; R32_C27_INTERCONNECT_DRIVER_X75_Y64_N0_I7   ; High Speed ; WIRE_MUX                                                                                                                   ;
;   14.070 ;   0.382  ; RR ; RE   ; 1      ; C27_X75_Y38_N0_I0                           ; High Speed ; V27                                                                                                                        ;
;   14.169 ;   0.099  ; RR ; RE   ; 1      ; R3_X73_Y47_N0_I18                           ; High Speed ; H3                                                                                                                         ;
;   14.262 ;   0.093  ; RR ; RE   ; 2      ; LOCAL_INTERCONNECT_X75_Y47_N0_I26           ; High Speed ; LAB_LINE                                                                                                                   ;
;   14.308 ;   0.046  ; RR ; RE   ; 1      ; LAB_RE_X75_Y47_N0_I73                       ; High Speed ; leime0_[9]                                                                                                                 ;
;   14.309 ;   0.001  ;    ; IC   ; 1      ; LABCELL_X75_Y47_N54                         ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|datae              ;
;   14.445 ;   0.136  ; RF ; CELL ; 2      ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN|combout            ;
;   14.450 ;   0.005  ; FF ; CELL ; 168    ; LABCELL_X75_Y47_N54                         ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[510]~2_RESYN~la_lab/laboutb[17] ;
;   14.450 ;   0.000  ; FR ; RE   ; 1      ; LABCELL_X75_Y47_N54                         ; High Speed ; MP_LAB_COMB                                                                                                                ;
;   14.517 ;   0.067  ; RF ; RE   ; 8      ; LAB_RE_X75_Y47_N0_I127                      ; High Speed ; LAB_RE                                                                                                                     ;
;   14.771 ;   0.254  ; FF ; RE   ; 4      ; R6_X69_Y47_N0_I14                           ; High Speed ; H6                                                                                                                         ;
;   14.992 ;   0.221  ; FF ; RE   ; 2      ; C4_X69_Y43_N0_I29                           ; High Speed ; V4                                                                                                                         ;
;   15.172 ;   0.180  ; FF ; RE   ; 2      ; C4_X69_Y41_N0_I36                           ; High Speed ; V4                                                                                                                         ;
;   15.269 ;   0.097  ; FF ; RE   ; 1      ; LOCAL_INTERCONNECT_X69_Y41_N0_I12           ; High Speed ; LAB_LINE                                                                                                                   ;
;   15.327 ;   0.058  ; FF ; RE   ; 10     ; LAB_RE_X69_Y41_N0_I81                       ; High Speed ; lsimb                                                                                                                      ;
;   15.326 ;   -0.001 ;    ; IC   ; 1      ; FF_X69_Y41_N17                              ;            ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[466]|ena                        ;
;   15.326 ;   0.000  ; FF ; CELL ; 1      ; FF_X69_Y41_N17                              ; High Speed ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[466]                            ;
+----------+----------+----+------+--------+---------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                 ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location       ; HS/LP ; Element                                                                                         ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+
; 5.000    ; 5.000   ;    ;      ;        ;                ;       ; latch edge time                                                                                 ;
; 14.332   ; 9.332   ;    ;      ;        ;                ;       ; clock path                                                                                      ;
;   13.176 ;   8.176 ; R  ;      ;        ;                ;       ; clock network delay                                                                             ;
;   14.332 ;   1.156 ;    ;      ;        ;                ;       ; clock pessimism removed                                                                         ;
; 14.182   ; -0.150  ;    ;      ;        ;                ;       ; clock uncertainty                                                                               ;
; 14.236   ; 0.054   ;    ; uTsu ; 1      ; FF_X69_Y41_N17 ;       ; fpga_top|inst_green_bs|platform_shim_ccip_std_afu|ccip_std_afu|hal|afu|dma_fsm|line_buffer[466] ;
+----------+---------+----+------+--------+----------------+-------+-------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


