Fitter report for signal_generation
Mon Apr 09 01:50:31 2018
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 09 01:50:31 2018      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; signal_generation                          ;
; Top-level Entity Name              ; signal_generation                          ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE15F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 835 / 15,408 ( 5 % )                       ;
;     Total combinational functions  ; 791 / 15,408 ( 5 % )                       ;
;     Dedicated logic registers      ; 494 / 15,408 ( 3 % )                       ;
; Total registers                    ; 494                                        ;
; Total pins                         ; 29 / 166 ( 17 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led[0]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; beep     ; Missing drive strength and slew rate ;
; DIG[0]   ; Missing drive strength and slew rate ;
; DIG[1]   ; Missing drive strength and slew rate ;
; DIG[2]   ; Missing drive strength and slew rate ;
; DIG[3]   ; Missing drive strength and slew rate ;
; DIG[4]   ; Missing drive strength and slew rate ;
; DIG[5]   ; Missing drive strength and slew rate ;
; DIG[6]   ; Missing drive strength and slew rate ;
; DIG[7]   ; Missing drive strength and slew rate ;
; SEL[0]   ; Missing drive strength and slew rate ;
; SEL[1]   ; Missing drive strength and slew rate ;
; SEL[2]   ; Missing drive strength and slew rate ;
; SEL[3]   ; Missing drive strength and slew rate ;
; SEL[4]   ; Missing drive strength and slew rate ;
; SEL[5]   ; Missing drive strength and slew rate ;
; LCD[0]   ; Missing drive strength and slew rate ;
; LCD[1]   ; Missing drive strength and slew rate ;
; LCD[2]   ; Missing drive strength and slew rate ;
; LCD[3]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1357 ) ; 0.00 % ( 0 / 1357 )        ; 0.00 % ( 0 / 1357 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1357 ) ; 0.00 % ( 0 / 1357 )        ; 0.00 % ( 0 / 1357 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1347 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/14.1/project2/output_files/signal_generation.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 835 / 15,408 ( 5 % ) ;
;     -- Combinational with no register       ; 341                  ;
;     -- Register only                        ; 44                   ;
;     -- Combinational with a register        ; 450                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 267                  ;
;     -- 3 input functions                    ; 309                  ;
;     -- <=2 input functions                  ; 215                  ;
;     -- Register only                        ; 44                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 455                  ;
;     -- arithmetic mode                      ; 336                  ;
;                                             ;                      ;
; Total registers*                            ; 494 / 16,166 ( 3 % ) ;
;     -- Dedicated logic registers            ; 494 / 15,408 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 62 / 963 ( 6 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 29 / 166 ( 17 % )    ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 3 / 20 ( 15 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.3% / 1.4%   ;
; Peak interconnect usage (total/H/V)         ; 9.8% / 9.9% / 9.5%   ;
; Maximum fan-out                             ; 333                  ;
; Highest non-global fan-out                  ; 59                   ;
; Total fan-out                               ; 3971                 ;
; Average fan-out                             ; 2.84                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 835 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 341                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;     -- Combinational with a register        ; 450                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 267                 ; 0                              ;
;     -- 3 input functions                    ; 309                 ; 0                              ;
;     -- <=2 input functions                  ; 215                 ; 0                              ;
;     -- Register only                        ; 44                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 455                 ; 0                              ;
;     -- arithmetic mode                      ; 336                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 494                 ; 0                              ;
;     -- Dedicated logic registers            ; 494 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 62 / 963 ( 6 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 29                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3966                ; 5                              ;
;     -- Registered Connections               ; 1446                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 23                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk    ; R9    ; 4        ; 21           ; 0            ; 7            ; 66                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[0] ; E1    ; 1        ; 0            ; 14           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[1] ; T8    ; 3        ; 21           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[2] ; M2    ; 2        ; 0            ; 14           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[3] ; R8    ; 3        ; 21           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key[4] ; T9    ; 4        ; 21           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DIG[0] ; M8    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[1] ; L7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[2] ; P9    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[3] ; N9    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[4] ; M9    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[5] ; M10   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[6] ; P11   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DIG[7] ; N11   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[0] ; L1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[1] ; L2    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[2] ; N1    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD[3] ; P1    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[0] ; N8    ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[1] ; P8    ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[2] ; M7    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[3] ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[4] ; P6    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SEL[5] ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep   ; D6    ; 8        ; 5            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0] ; K2    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1] ; K1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2] ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3] ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9           ; Use as regular IO        ; beep                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 9 / 18 ( 50 % )  ; 2.5V          ; --           ;
; 3        ; 10 / 25 ( 40 % ) ; 2.5V          ; --           ;
; 4        ; 8 / 27 ( 30 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 1 / 24 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 352        ; 8        ; beep                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 39         ; 1        ; key[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 44         ; 2        ; led[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 55         ; 2        ; led[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 72         ; 2        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 58         ; 2        ; LCD[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 57         ; 2        ; LCD[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 125        ; 3        ; DIG[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; key[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; SEL[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 120        ; 3        ; SEL[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 131        ; 3        ; DIG[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 140        ; 4        ; DIG[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 164        ; 4        ; DIG[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; LCD[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 105        ; 3        ; SEL[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; SEL[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 141        ; 4        ; DIG[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; DIG[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 83         ; 2        ; LCD[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; SEL[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; SEL[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 154        ; 4        ; DIG[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; DIG[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 134        ; 3        ; key[3]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 136        ; 4        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 135        ; 3        ; key[1]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 137        ; 4        ; key[4]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                           ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; |signal_generation                              ; 835 (0)     ; 494 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 29   ; 0            ; 341 (0)      ; 44 (0)            ; 450 (0)          ; |signal_generation                                            ; work         ;
;    |decrease_clock:decrease_clock_instance|     ; 106 (106)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 2 (2)             ; 64 (64)          ; |signal_generation|decrease_clock:decrease_clock_instance     ; work         ;
;    |digitron_control:digitron_control_instance| ; 191 (191)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 2 (2)             ; 63 (63)          ; |signal_generation|digitron_control:digitron_control_instance ; work         ;
;    |digitron_module:digitron_module_instance|   ; 261 (261)   ; 157 (157)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 40 (40)           ; 117 (117)        ; |signal_generation|digitron_module:digitron_module_instance   ; work         ;
;    |key_module:key_module_instance|             ; 275 (275)   ; 203 (203)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 204 (204)        ; |signal_generation|key_module:key_module_instance             ; work         ;
;    |lcd_module:lcd_module_instance|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |signal_generation|lcd_module:lcd_module_instance             ; work         ;
;    |led_module:led_module_instance|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |signal_generation|led_module:led_module_instance             ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; led[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DIG[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SEL[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[3] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[2] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key[4] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; key[0]              ;                   ;         ;
; key[3]              ;                   ;         ;
; clk                 ;                   ;         ;
; key[1]              ;                   ;         ;
; key[2]              ;                   ;         ;
; key[4]              ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+-----------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                             ; PIN_R9             ; 66      ; Clock                     ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; decrease_clock:decrease_clock_instance|clk_out                  ; FF_X16_Y18_N3      ; 333     ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; decrease_clock:decrease_clock_instance|clk_out_high             ; FF_X17_Y7_N15      ; 95      ; Clock                     ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; digitron_control:digitron_control_instance|FSM.00000            ; FF_X23_Y13_N13     ; 59      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; digitron_control:digitron_control_instance|lf_count[3]~0        ; LCCOMB_X23_Y12_N14 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; digitron_control:digitron_control_instance|number_to_show[3]~25 ; LCCOMB_X24_Y13_N2  ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; digitron_control:digitron_control_instance|shank_position[5]~7  ; LCCOMB_X23_Y12_N24 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; digitron_control:digitron_control_instance|start_time[16]~27    ; LCCOMB_X21_Y15_N4  ; 20      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; digitron_module:digitron_module_instance|Equal1~15              ; LCCOMB_X27_Y10_N0  ; 50      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; digitron_module:digitron_module_instance|Equal2~1               ; LCCOMB_X27_Y12_N4  ; 59      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; digitron_module:digitron_module_instance|LessThan0~0            ; LCCOMB_X27_Y12_N6  ; 45      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; digitron_module:digitron_module_instance|count_ms10_old[15]~0   ; LCCOMB_X27_Y10_N6  ; 50      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|Equal0~10                        ; LCCOMB_X27_Y17_N20 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|record_time[0][0]~0              ; LCCOMB_X24_Y15_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|record_time[1][0]~2              ; LCCOMB_X26_Y18_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|record_time[2][24]~3             ; LCCOMB_X21_Y16_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|record_time[3][0]~1              ; LCCOMB_X27_Y16_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; key_module:key_module_instance|record_time[4][16]~4             ; LCCOMB_X21_Y17_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+-----------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                 ; PIN_R9        ; 66      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; decrease_clock:decrease_clock_instance|clk_out      ; FF_X16_Y18_N3 ; 333     ; 41                                   ; Global Clock         ; GCLK12           ; --                        ;
; decrease_clock:decrease_clock_instance|clk_out_high ; FF_X17_Y7_N15 ; 95      ; 19                                   ; Global Clock         ; GCLK16           ; --                        ;
+-----------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                               ;
+---------------------------------------------------------------------+---------+
; Name                                                                ; Fan-Out ;
+---------------------------------------------------------------------+---------+
; digitron_module:digitron_module_instance|Equal2~1                   ; 59      ;
; digitron_control:digitron_control_instance|FSM.00000                ; 59      ;
; digitron_module:digitron_module_instance|Equal1~15                  ; 50      ;
; digitron_module:digitron_module_instance|count_ms10_old[15]~0       ; 50      ;
; digitron_module:digitron_module_instance|LessThan0~0                ; 45      ;
; key_module:key_module_instance|record_time[4][16]~4                 ; 32      ;
; key_module:key_module_instance|record_time[2][24]~3                 ; 32      ;
; key_module:key_module_instance|record_time[1][0]~2                  ; 32      ;
; key_module:key_module_instance|record_time[3][0]~1                  ; 32      ;
; key_module:key_module_instance|record_time[0][0]~0                  ; 32      ;
; key_module:key_module_instance|Equal0~10                            ; 32      ;
; digitron_module:digitron_module_instance|binary_bcd_count[5]        ; 27      ;
; digitron_module:digitron_module_instance|binary_bcd_count[4]        ; 27      ;
; digitron_module:digitron_module_instance|Equal2~0                   ; 25      ;
; digitron_module:digitron_module_instance|index_number[0]            ; 24      ;
; digitron_control:digitron_control_instance|start_time[16]~27        ; 20      ;
; digitron_control:digitron_control_instance|start_time~19            ; 20      ;
; digitron_control:digitron_control_instance|number_to_show[3]~25     ; 20      ;
; digitron_module:digitron_module_instance|index_number~0             ; 16      ;
; digitron_control:digitron_control_instance|set_number_index~9       ; 14      ;
; key_module:key_module_instance|system_time[31]                      ; 12      ;
; key_module:key_module_instance|system_time[30]                      ; 12      ;
; key_module:key_module_instance|system_time[29]                      ; 12      ;
; key_module:key_module_instance|system_time[28]                      ; 12      ;
; key_module:key_module_instance|system_time[27]                      ; 12      ;
; key_module:key_module_instance|system_time[26]                      ; 12      ;
; key_module:key_module_instance|system_time[25]                      ; 12      ;
; key_module:key_module_instance|system_time[24]                      ; 12      ;
; key_module:key_module_instance|system_time[23]                      ; 12      ;
; key_module:key_module_instance|system_time[22]                      ; 12      ;
; key_module:key_module_instance|system_time[21]                      ; 12      ;
; key_module:key_module_instance|system_time[20]                      ; 12      ;
; key_module:key_module_instance|system_time[19]                      ; 12      ;
; key_module:key_module_instance|system_time[18]                      ; 12      ;
; key_module:key_module_instance|system_time[17]                      ; 12      ;
; key_module:key_module_instance|system_time[16]                      ; 12      ;
; key_module:key_module_instance|system_time[15]                      ; 12      ;
; key_module:key_module_instance|system_time[14]                      ; 12      ;
; key_module:key_module_instance|system_time[13]                      ; 12      ;
; key_module:key_module_instance|system_time[12]                      ; 12      ;
; key_module:key_module_instance|system_time[11]                      ; 12      ;
; key_module:key_module_instance|system_time[10]                      ; 12      ;
; key_module:key_module_instance|system_time[9]                       ; 12      ;
; key_module:key_module_instance|system_time[8]                       ; 12      ;
; key_module:key_module_instance|system_time[7]                       ; 12      ;
; key_module:key_module_instance|system_time[6]                       ; 12      ;
; key_module:key_module_instance|system_time[5]                       ; 12      ;
; key_module:key_module_instance|system_time[4]                       ; 12      ;
; key_module:key_module_instance|system_time[3]                       ; 12      ;
; key_module:key_module_instance|system_time[2]                       ; 12      ;
; key_module:key_module_instance|system_time[0]                       ; 12      ;
; key_module:key_module_instance|system_time[1]                       ; 12      ;
; digitron_control:digitron_control_instance|set_number_index~14      ; 11      ;
; digitron_control:digitron_control_instance|set_number_index~8       ; 11      ;
; key_module:key_module_instance|KEY_STATE[4]                         ; 11      ;
; digitron_module:digitron_module_instance|index_number[1]            ; 11      ;
; digitron_control:digitron_control_instance|FSM.00001                ; 10      ;
; digitron_module:digitron_module_instance|index_number~1             ; 10      ;
; digitron_control:digitron_control_instance|set_number_index[0]      ; 9       ;
; digitron_module:digitron_module_instance|count_dec[36]              ; 9       ;
; key_module:key_module_instance|KEY_STATE[9]                         ; 9       ;
; digitron_control:digitron_control_instance|set_number_index~16      ; 8       ;
; decrease_clock:decrease_clock_instance|Equal3~10                    ; 8       ;
; digitron_control:digitron_control_instance|FSM.00011                ; 8       ;
; digitron_module:digitron_module_instance|count_dec[32]              ; 8       ;
; digitron_module:digitron_module_instance|count_dec[24]              ; 8       ;
; digitron_module:digitron_module_instance|count_dec[28]              ; 8       ;
; decrease_clock:decrease_clock_instance|Equal1~1                     ; 8       ;
; decrease_clock:decrease_clock_instance|Equal1~0                     ; 8       ;
; decrease_clock:decrease_clock_instance|Equal0~7                     ; 8       ;
; digitron_module:digitron_module_instance|Mux9~0                     ; 8       ;
; digitron_module:digitron_module_instance|Mux0~3                     ; 8       ;
; digitron_module:digitron_module_instance|Mux1~3                     ; 8       ;
; digitron_module:digitron_module_instance|Mux2~3                     ; 8       ;
; digitron_control:digitron_control_instance|set_number_index~12      ; 7       ;
; digitron_control:digitron_control_instance|set_number_index[2]      ; 7       ;
; digitron_control:digitron_control_instance|set_number_index[1]      ; 7       ;
; digitron_module:digitron_module_instance|Mux3~3                     ; 7       ;
; key_module:key_module_instance|KEY_STATE[2]                         ; 7       ;
; digitron_module:digitron_module_instance|count_dec[34]              ; 7       ;
; digitron_module:digitron_module_instance|count_dec[22]              ; 7       ;
; digitron_module:digitron_module_instance|count_dec[26]              ; 7       ;
; digitron_module:digitron_module_instance|count_dec[30]              ; 7       ;
; digitron_module:digitron_module_instance|count_dec[38]              ; 7       ;
; digitron_module:digitron_module_instance|count_dec[20]              ; 7       ;
; digitron_control:digitron_control_instance|Mux2~0                   ; 6       ;
; digitron_control:digitron_control_instance|set_number_index~11      ; 6       ;
; digitron_control:digitron_control_instance|shank_position[5]~7      ; 6       ;
; digitron_module:digitron_module_instance|Equal0~4                   ; 6       ;
; digitron_module:digitron_module_instance|count_dec[33]              ; 6       ;
; digitron_module:digitron_module_instance|count_dec[21]              ; 6       ;
; digitron_module:digitron_module_instance|count_dec[25]              ; 6       ;
; digitron_module:digitron_module_instance|count_dec[29]              ; 6       ;
; digitron_module:digitron_module_instance|count_dec[37]              ; 6       ;
; digitron_module:digitron_module_instance|SEL~3                      ; 6       ;
; digitron_module:digitron_module_instance|index_number[2]            ; 6       ;
; key_module:key_module_instance|KEY_STATE[3]                         ; 6       ;
; digitron_control:digitron_control_instance|Mux1~1                   ; 5       ;
; digitron_control:digitron_control_instance|lf_count[0]              ; 5       ;
; digitron_control:digitron_control_instance|Selector1~5              ; 5       ;
; digitron_control:digitron_control_instance|lf_count[3]~0            ; 5       ;
; digitron_control:digitron_control_instance|set_number_index[3]      ; 5       ;
; digitron_module:digitron_module_instance|index_number[3]            ; 5       ;
; digitron_module:digitron_module_instance|count_dec[35]              ; 5       ;
; digitron_module:digitron_module_instance|count_dec[23]              ; 5       ;
; digitron_module:digitron_module_instance|count_dec[27]              ; 5       ;
; digitron_module:digitron_module_instance|count_dec[31]              ; 5       ;
; digitron_module:digitron_module_instance|count_dec[39]              ; 5       ;
; key[3]~input                                                        ; 4       ;
; digitron_control:digitron_control_instance|lf_count[1]              ; 4       ;
; digitron_control:digitron_control_instance|lf_count[2]              ; 4       ;
; digitron_control:digitron_control_instance|set_number_index~13      ; 4       ;
; digitron_control:digitron_control_instance|key_used[2]              ; 4       ;
; digitron_control:digitron_control_instance|Selector1~6              ; 4       ;
; digitron_control:digitron_control_instance|FSM.00010                ; 4       ;
; digitron_control:digitron_control_instance|shank_position~4         ; 4       ;
; digitron_module:digitron_module_instance|count_dec~43               ; 4       ;
; digitron_module:digitron_module_instance|count_dec~42               ; 4       ;
; digitron_module:digitron_module_instance|count_dec~41               ; 4       ;
; digitron_module:digitron_module_instance|count_dec~40               ; 4       ;
; digitron_module:digitron_module_instance|count_dec~39               ; 4       ;
; digitron_module:digitron_module_instance|count_dec[41]              ; 4       ;
; digitron_module:digitron_module_instance|count_dec~32               ; 4       ;
; key_module:key_module_instance|KEY_STATE[1]                         ; 4       ;
; key_module:key_module_instance|KEY_STATE[0]                         ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[8]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[7]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[6]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[5]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[4]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[3]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[2]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[0]        ; 4       ;
; digitron_control:digitron_control_instance|number_to_show[1]        ; 4       ;
; key[4]~input                                                        ; 3       ;
; key[2]~input                                                        ; 3       ;
; key[1]~input                                                        ; 3       ;
; key[0]~input                                                        ; 3       ;
; digitron_control:digitron_control_instance|Mux6~2                   ; 3       ;
; digitron_control:digitron_control_instance|Mux11~2                  ; 3       ;
; digitron_control:digitron_control_instance|start_time~26            ; 3       ;
; digitron_control:digitron_control_instance|start_time~25            ; 3       ;
; digitron_control:digitron_control_instance|start_time~24            ; 3       ;
; digitron_control:digitron_control_instance|start_time~23            ; 3       ;
; digitron_control:digitron_control_instance|start_time~22            ; 3       ;
; digitron_control:digitron_control_instance|start_time~21            ; 3       ;
; digitron_control:digitron_control_instance|Mux4~1                   ; 3       ;
; digitron_control:digitron_control_instance|Mux9~0                   ; 3       ;
; digitron_control:digitron_control_instance|Mux8~0                   ; 3       ;
; digitron_control:digitron_control_instance|Mux5~0                   ; 3       ;
; digitron_control:digitron_control_instance|Mux4~0                   ; 3       ;
; digitron_control:digitron_control_instance|Mux1~0                   ; 3       ;
; digitron_control:digitron_control_instance|Mux12~0                  ; 3       ;
; digitron_control:digitron_control_instance|start_time[10]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[8]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[9]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[7]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[6]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[4]            ; 3       ;
; digitron_control:digitron_control_instance|lf_count[3]              ; 3       ;
; digitron_control:digitron_control_instance|set_number_index~10      ; 3       ;
; digitron_control:digitron_control_instance|key_used[3]              ; 3       ;
; digitron_control:digitron_control_instance|Equal3~6                 ; 3       ;
; digitron_control:digitron_control_instance|LessThan0~2              ; 3       ;
; digitron_control:digitron_control_instance|Equal0~1                 ; 3       ;
; digitron_control:digitron_control_instance|FSM.00100                ; 3       ;
; digitron_module:digitron_module_instance|count_dec~55               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~54               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~53               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~52               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~51               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~44               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~38               ; 3       ;
; digitron_module:digitron_module_instance|count_dec~36               ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[19]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[18]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[16]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[17]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[14]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[15]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[12]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[13]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[10]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[11]             ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[8]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[9]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[7]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[6]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[5]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[4]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[3]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[2]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[0]              ; 3       ;
; digitron_module:digitron_module_instance|count_ms10[1]              ; 3       ;
; digitron_module:digitron_module_instance|count_dec[40]              ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[15]                ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[9]                 ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[13]                ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[7]                 ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[6]                 ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[4]                 ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[5]                 ; 3       ;
; decrease_clock:decrease_clock_instance|clk_count[3]                 ; 3       ;
; key_module:key_module_instance|active_flag[3]                       ; 3       ;
; digitron_control:digitron_control_instance|start_time[11]~5         ; 3       ;
; digitron_control:digitron_control_instance|start_time[2]~2          ; 3       ;
; digitron_control:digitron_control_instance|start_time[3]~3          ; 3       ;
; digitron_control:digitron_control_instance|start_time[5]~4          ; 3       ;
; digitron_control:digitron_control_instance|start_time[12]~6         ; 3       ;
; digitron_control:digitron_control_instance|start_time[14]~8         ; 3       ;
; digitron_control:digitron_control_instance|start_time[13]~7         ; 3       ;
; digitron_control:digitron_control_instance|start_time[15]~9         ; 3       ;
; digitron_control:digitron_control_instance|start_time[16]~10        ; 3       ;
; digitron_control:digitron_control_instance|start_time[19]~13        ; 3       ;
; digitron_control:digitron_control_instance|start_time[18]~12        ; 3       ;
; digitron_control:digitron_control_instance|start_time[17]~11        ; 3       ;
; digitron_control:digitron_control_instance|start_time[0]~0          ; 3       ;
; digitron_control:digitron_control_instance|start_time[1]~1          ; 3       ;
; digitron_control:digitron_control_instance|start_time[19]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[18]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[16]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[17]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[14]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[15]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[12]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[13]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[11]           ; 3       ;
; digitron_control:digitron_control_instance|start_time[5]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[3]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[2]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[0]            ; 3       ;
; digitron_control:digitron_control_instance|start_time[1]            ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[19]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[18]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[16]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[17]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[14]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[15]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[12]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[13]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[10]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[11]       ; 3       ;
; digitron_control:digitron_control_instance|number_to_show[9]        ; 3       ;
; digitron_module:digitron_module_instance|count_dec[43]              ; 3       ;
; digitron_module:digitron_module_instance|binary_bcd_count[3]        ; 3       ;
; digitron_module:digitron_module_instance|binary_bcd_count[2]        ; 3       ;
; digitron_control:digitron_control_instance|Equal1~0                 ; 2       ;
; digitron_control:digitron_control_instance|Selector1~4              ; 2       ;
; digitron_control:digitron_control_instance|Selector1~3              ; 2       ;
; digitron_control:digitron_control_instance|Selector1~2              ; 2       ;
; digitron_control:digitron_control_instance|Selector1~1              ; 2       ;
; digitron_control:digitron_control_instance|Selector1~0              ; 2       ;
; digitron_control:digitron_control_instance|Equal3~3                 ; 2       ;
; digitron_module:digitron_module_instance|LessThan6~0                ; 2       ;
; digitron_module:digitron_module_instance|count_dec~76               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~72               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~68               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~64               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~60               ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[31]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[30]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[29]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[28]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[27]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[26]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[25]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[24]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[2]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[23]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[0]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[1]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[3]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[4]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[5]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[6]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[8]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[9]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[10]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[7]            ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[11]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[12]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[13]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[14]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[15]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[16]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[17]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[18]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[19]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[20]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[21]           ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count_high[22]           ; 2       ;
; digitron_control:digitron_control_instance|Add0~0                   ; 2       ;
; digitron_control:digitron_control_instance|shank_position~8         ; 2       ;
; digitron_control:digitron_control_instance|shank_position~5         ; 2       ;
; digitron_module:digitron_module_instance|shank_count[15]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[14]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[13]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[12]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[11]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[10]            ; 2       ;
; digitron_module:digitron_module_instance|shank_count[9]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[8]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[7]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[6]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[4]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[5]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[1]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[0]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[3]             ; 2       ;
; digitron_module:digitron_module_instance|shank_count[2]             ; 2       ;
; digitron_module:digitron_module_instance|count_dec~50               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~49               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~48               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~47               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~46               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~45               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~37               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~35               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~34               ; 2       ;
; digitron_module:digitron_module_instance|count_dec~33               ; 2       ;
; digitron_module:digitron_module_instance|Equal1~13                  ; 2       ;
; digitron_module:digitron_module_instance|Equal1~12                  ; 2       ;
; digitron_module:digitron_module_instance|Equal1~11                  ; 2       ;
; digitron_module:digitron_module_instance|Equal1~6                   ; 2       ;
; key_module:key_module_instance|active_flag[4]                       ; 2       ;
; key_module:key_module_instance|active_flag[2]                       ; 2       ;
; key_module:key_module_instance|active_flag[1]                       ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[31]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[30]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[29]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[28]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[27]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[26]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[25]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[24]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[23]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[22]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[21]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[20]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[19]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[18]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[17]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[16]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[12]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[11]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[10]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[14]                ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[2]                 ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[1]                 ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[0]                 ; 2       ;
; decrease_clock:decrease_clock_instance|clk_count[8]                 ; 2       ;
; key_module:key_module_instance|LessThan6~6                          ; 2       ;
; key_module:key_module_instance|active_flag[0]                       ; 2       ;
; digitron_module:digitron_module_instance|Add8~0                     ; 2       ;
; digitron_module:digitron_module_instance|shank_flag                 ; 2       ;
; digitron_module:digitron_module_instance|dig_tmp~0                  ; 2       ;
; digitron_module:digitron_module_instance|Mux4~1                     ; 2       ;
; digitron_module:digitron_module_instance|Mux5~1                     ; 2       ;
; digitron_module:digitron_module_instance|Mux6~1                     ; 2       ;
; digitron_module:digitron_module_instance|Mux7~1                     ; 2       ;
; digitron_module:digitron_module_instance|Mux8~1                     ; 2       ;
; digitron_module:digitron_module_instance|Mux9~2                     ; 2       ;
; digitron_module:digitron_module_instance|Mux10~1                    ; 2       ;
; lcd_module:lcd_module_instance|LCD_SCL                              ; 2       ;
; digitron_module:digitron_module_instance|count_dec[1]~31            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[2]~30            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[3]~29            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[4]~28            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[5]~27            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[6]~26            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[7]~25            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[8]~24            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[9]~23            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[10]~22           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[11]~21           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[12]~20           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[13]~19           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[14]~18           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[15]~17           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[16]~16           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[17]~15           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[18]~14           ; 2       ;
; digitron_control:digitron_control_instance|Add2~38                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~36                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~34                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~32                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~30                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~28                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~26                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~24                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~22                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~20                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~18                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~16                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~14                  ; 2       ;
; digitron_control:digitron_control_instance|Add2~12                  ; 2       ;
; digitron_module:digitron_module_instance|count_dec[19]~13           ; 2       ;
; digitron_module:digitron_module_instance|count_dec[20]~6            ; 2       ;
; digitron_module:digitron_module_instance|count_dec[42]              ; 2       ;
; digitron_module:digitron_module_instance|binary_bcd_count[1]        ; 2       ;
; digitron_module:digitron_module_instance|binary_bcd_count[0]        ; 2       ;
; key_module:key_module_instance|Add4~20                              ; 2       ;
; key_module:key_module_instance|Add4~18                              ; 2       ;
; key_module:key_module_instance|Add4~16                              ; 2       ;
; key_module:key_module_instance|Add4~14                              ; 2       ;
; key_module:key_module_instance|Add4~12                              ; 2       ;
; key_module:key_module_instance|Add4~10                              ; 2       ;
; key_module:key_module_instance|Add4~8                               ; 2       ;
; digitron_control:digitron_control_instance|start_time[9]~_wirecell  ; 1       ;
; digitron_control:digitron_control_instance|start_time[8]~_wirecell  ; 1       ;
; digitron_control:digitron_control_instance|start_time[7]~_wirecell  ; 1       ;
; digitron_control:digitron_control_instance|start_time[6]~_wirecell  ; 1       ;
; digitron_control:digitron_control_instance|start_time[4]~_wirecell  ; 1       ;
; digitron_control:digitron_control_instance|start_time[10]~_wirecell ; 1       ;
; digitron_control:digitron_control_instance|lf_count[0]~4            ; 1       ;
; key_module:key_module_instance|active_flag[4]~4                     ; 1       ;
; key_module:key_module_instance|active_flag[2]~3                     ; 1       ;
; key_module:key_module_instance|active_flag[1]~2                     ; 1       ;
; key_module:key_module_instance|active_flag[3]~1                     ; 1       ;
; key_module:key_module_instance|active_flag[0]~0                     ; 1       ;
; digitron_module:digitron_module_instance|index_number[0]~2          ; 1       ;
; lcd_module:lcd_module_instance|LCD_SCL~0                            ; 1       ;
; digitron_module:digitron_module_instance|DIG[7]~7                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[6]~6                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[5]~5                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[4]~4                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[3]~3                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[2]~2                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[1]~1                   ; 1       ;
; digitron_module:digitron_module_instance|DIG[0]~0                   ; 1       ;
; digitron_control:digitron_control_instance|start_time[16]~29        ; 1       ;
; digitron_control:digitron_control_instance|start_time[16]~28        ; 1       ;
; digitron_control:digitron_control_instance|set_number_index~18      ; 1       ;
; digitron_control:digitron_control_instance|set_number_index~17      ; 1       ;
; digitron_control:digitron_control_instance|Selector3~3              ; 1       ;
; digitron_control:digitron_control_instance|shank_position~13        ; 1       ;
; digitron_control:digitron_control_instance|shank_position~12        ; 1       ;
; digitron_module:digitron_module_instance|count_dec~94               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[0]               ; 1       ;
; digitron_control:digitron_control_instance|Add3~29                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~24                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~23                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~18                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~15                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~10                  ; 1       ;
; digitron_control:digitron_control_instance|lf_count~3               ; 1       ;
; digitron_control:digitron_control_instance|lf_count[2]~2            ; 1       ;
; digitron_control:digitron_control_instance|lf_count~1               ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~22             ; 1       ;
; digitron_control:digitron_control_instance|start_time[16]~20        ; 1       ;
; digitron_control:digitron_control_instance|key_used[1]              ; 1       ;
; digitron_control:digitron_control_instance|start_time~18            ; 1       ;
; digitron_control:digitron_control_instance|start_time~17            ; 1       ;
; digitron_control:digitron_control_instance|key_used[0]              ; 1       ;
; digitron_control:digitron_control_instance|start_time~16            ; 1       ;
; digitron_control:digitron_control_instance|start_time~15            ; 1       ;
; digitron_control:digitron_control_instance|start_time~14            ; 1       ;
; key_module:key_module_instance|KEY_STATE~18                         ; 1       ;
; key_module:key_module_instance|KEY_STATE~17                         ; 1       ;
; key_module:key_module_instance|LessThan6~9                          ; 1       ;
; key_module:key_module_instance|LessThan6~8                          ; 1       ;
; key_module:key_module_instance|LessThan6~7                          ; 1       ;
; digitron_control:digitron_control_instance|Selector2~2              ; 1       ;
; digitron_control:digitron_control_instance|Selector2~1              ; 1       ;
; digitron_control:digitron_control_instance|Selector2~0              ; 1       ;
; digitron_control:digitron_control_instance|Equal2~0                 ; 1       ;
; digitron_control:digitron_control_instance|number_to_show[3]~24     ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~6             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~5             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~4             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~3             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~2             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~1             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count_high~0             ; 1       ;
; digitron_control:digitron_control_instance|Selector4~1              ; 1       ;
; digitron_control:digitron_control_instance|Selector4~0              ; 1       ;
; digitron_control:digitron_control_instance|set_number_index~15      ; 1       ;
; digitron_control:digitron_control_instance|Add1~0                   ; 1       ;
; digitron_control:digitron_control_instance|Selector3~2              ; 1       ;
; digitron_control:digitron_control_instance|Selector1~8              ; 1       ;
; digitron_control:digitron_control_instance|Selector1~7              ; 1       ;
; digitron_control:digitron_control_instance|Selector0~1              ; 1       ;
; digitron_control:digitron_control_instance|Equal3~5                 ; 1       ;
; digitron_control:digitron_control_instance|Equal3~4                 ; 1       ;
; digitron_control:digitron_control_instance|LessThan0~1              ; 1       ;
; digitron_control:digitron_control_instance|LessThan0~0              ; 1       ;
; digitron_control:digitron_control_instance|Equal3~2                 ; 1       ;
; digitron_control:digitron_control_instance|Equal3~1                 ; 1       ;
; digitron_control:digitron_control_instance|Equal3~0                 ; 1       ;
; digitron_control:digitron_control_instance|Selector0~0              ; 1       ;
; digitron_module:digitron_module_instance|shank_count~4              ; 1       ;
; digitron_module:digitron_module_instance|shank_count~3              ; 1       ;
; digitron_module:digitron_module_instance|shank_count~2              ; 1       ;
; digitron_module:digitron_module_instance|shank_count~1              ; 1       ;
; digitron_module:digitron_module_instance|shank_count~0              ; 1       ;
; digitron_module:digitron_module_instance|Add4~1                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~93               ; 1       ;
; digitron_module:digitron_module_instance|Add1~1                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~92               ; 1       ;
; digitron_module:digitron_module_instance|Add2~1                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~91               ; 1       ;
; digitron_module:digitron_module_instance|Add3~1                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~90               ; 1       ;
; digitron_module:digitron_module_instance|Add5~1                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~89               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~88               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~87               ; 1       ;
; digitron_module:digitron_module_instance|Add4~0                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~86               ; 1       ;
; digitron_module:digitron_module_instance|Add1~0                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~85               ; 1       ;
; digitron_module:digitron_module_instance|Add2~0                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~84               ; 1       ;
; digitron_module:digitron_module_instance|Add3~0                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~83               ; 1       ;
; digitron_module:digitron_module_instance|Add5~0                     ; 1       ;
; digitron_module:digitron_module_instance|Add6~0                     ; 1       ;
; digitron_module:digitron_module_instance|count_dec~82               ; 1       ;
; digitron_module:digitron_module_instance|LessThan4~0                ; 1       ;
; digitron_module:digitron_module_instance|count_dec~81               ; 1       ;
; digitron_module:digitron_module_instance|LessThan1~0                ; 1       ;
; digitron_module:digitron_module_instance|count_dec~80               ; 1       ;
; digitron_module:digitron_module_instance|LessThan2~0                ; 1       ;
; digitron_module:digitron_module_instance|count_dec~79               ; 1       ;
; digitron_module:digitron_module_instance|LessThan3~0                ; 1       ;
; digitron_module:digitron_module_instance|count_dec~78               ; 1       ;
; digitron_module:digitron_module_instance|LessThan5~0                ; 1       ;
; digitron_module:digitron_module_instance|count_dec~77               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~75               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~74               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~73               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~71               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~70               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~69               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~67               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~66               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~65               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~63               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~62               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~61               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~59               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~58               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~57               ; 1       ;
; digitron_module:digitron_module_instance|count_dec~56               ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~6                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~5                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~4                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~3                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~2                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~1                  ; 1       ;
; decrease_clock:decrease_clock_instance|clk_count~0                  ; 1       ;
; key_module:key_module_instance|Equal0~9                             ; 1       ;
; key_module:key_module_instance|Equal0~8                             ; 1       ;
; key_module:key_module_instance|Equal0~7                             ; 1       ;
; key_module:key_module_instance|Equal0~6                             ; 1       ;
; key_module:key_module_instance|Equal0~5                             ; 1       ;
; key_module:key_module_instance|Equal0~4                             ; 1       ;
; key_module:key_module_instance|Equal0~3                             ; 1       ;
; key_module:key_module_instance|Equal0~2                             ; 1       ;
; key_module:key_module_instance|Equal0~1                             ; 1       ;
; key_module:key_module_instance|Equal0~0                             ; 1       ;
; decrease_clock:decrease_clock_instance|clk_out_high~0               ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~9                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~8                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~7                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~6                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~5                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~4                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~3                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~2                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~1                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal3~0                     ; 1       ;
; digitron_control:digitron_control_instance|shank_position~11        ; 1       ;
; digitron_control:digitron_control_instance|shank_position~10        ; 1       ;
; digitron_control:digitron_control_instance|Equal0~0                 ; 1       ;
; digitron_control:digitron_control_instance|shank_position~9         ; 1       ;
; digitron_control:digitron_control_instance|shank_position~6         ; 1       ;
; digitron_module:digitron_module_instance|shank_flag~0               ; 1       ;
; digitron_module:digitron_module_instance|Equal0~3                   ; 1       ;
; digitron_module:digitron_module_instance|Equal0~2                   ; 1       ;
; digitron_module:digitron_module_instance|Equal0~1                   ; 1       ;
; digitron_module:digitron_module_instance|Equal0~0                   ; 1       ;
; digitron_module:digitron_module_instance|Equal1~14                  ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[18]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[19]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[17]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[16]         ; 1       ;
; digitron_module:digitron_module_instance|Equal1~10                  ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[15]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[14]         ; 1       ;
; digitron_module:digitron_module_instance|Equal1~9                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[13]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[12]         ; 1       ;
; digitron_module:digitron_module_instance|Equal1~8                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[11]         ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[10]         ; 1       ;
; digitron_module:digitron_module_instance|Equal1~7                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[9]          ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[8]          ; 1       ;
; digitron_module:digitron_module_instance|Equal1~5                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[6]          ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[7]          ; 1       ;
; digitron_module:digitron_module_instance|Equal1~4                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[4]          ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[5]          ; 1       ;
; digitron_module:digitron_module_instance|Equal1~3                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[2]          ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[3]          ; 1       ;
; digitron_module:digitron_module_instance|Equal1~2                   ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[1]          ; 1       ;
; digitron_module:digitron_module_instance|count_ms10_old[0]          ; 1       ;
; key_module:key_module_instance|KEY_STATE~16                         ; 1       ;
; key_module:key_module_instance|LessThan8~9                          ; 1       ;
; key_module:key_module_instance|LessThan8~8                          ; 1       ;
; key_module:key_module_instance|record_time[4][31]                   ; 1       ;
; key_module:key_module_instance|record_time[4][30]                   ; 1       ;
; key_module:key_module_instance|record_time[4][29]                   ; 1       ;
; key_module:key_module_instance|LessThan8~7                          ; 1       ;
; key_module:key_module_instance|record_time[4][28]                   ; 1       ;
; key_module:key_module_instance|record_time[4][27]                   ; 1       ;
; key_module:key_module_instance|record_time[4][26]                   ; 1       ;
; key_module:key_module_instance|record_time[4][25]                   ; 1       ;
; key_module:key_module_instance|LessThan8~6                          ; 1       ;
; key_module:key_module_instance|record_time[4][24]                   ; 1       ;
; key_module:key_module_instance|record_time[4][23]                   ; 1       ;
; key_module:key_module_instance|record_time[4][22]                   ; 1       ;
; key_module:key_module_instance|record_time[4][21]                   ; 1       ;
; key_module:key_module_instance|LessThan8~5                          ; 1       ;
; key_module:key_module_instance|record_time[4][20]                   ; 1       ;
; key_module:key_module_instance|record_time[4][19]                   ; 1       ;
; key_module:key_module_instance|record_time[4][18]                   ; 1       ;
; key_module:key_module_instance|record_time[4][17]                   ; 1       ;
; key_module:key_module_instance|LessThan8~4                          ; 1       ;
; key_module:key_module_instance|LessThan8~3                          ; 1       ;
; key_module:key_module_instance|record_time[4][16]                   ; 1       ;
; key_module:key_module_instance|record_time[4][15]                   ; 1       ;
; key_module:key_module_instance|record_time[4][14]                   ; 1       ;
; key_module:key_module_instance|record_time[4][13]                   ; 1       ;
; key_module:key_module_instance|LessThan8~2                          ; 1       ;
; key_module:key_module_instance|record_time[4][12]                   ; 1       ;
; key_module:key_module_instance|record_time[4][11]                   ; 1       ;
; key_module:key_module_instance|record_time[4][10]                   ; 1       ;
; key_module:key_module_instance|record_time[4][9]                    ; 1       ;
; key_module:key_module_instance|LessThan8~1                          ; 1       ;
; key_module:key_module_instance|record_time[4][8]                    ; 1       ;
; key_module:key_module_instance|record_time[4][7]                    ; 1       ;
; key_module:key_module_instance|record_time[4][6]                    ; 1       ;
; key_module:key_module_instance|record_time[4][5]                    ; 1       ;
; key_module:key_module_instance|LessThan8~0                          ; 1       ;
; key_module:key_module_instance|record_time[4][4]                    ; 1       ;
; key_module:key_module_instance|record_time[4][3]                    ; 1       ;
; key_module:key_module_instance|record_time[4][2]                    ; 1       ;
; key_module:key_module_instance|record_time[4][0]                    ; 1       ;
; key_module:key_module_instance|record_time[4][1]                    ; 1       ;
; key_module:key_module_instance|KEY_STATE~15                         ; 1       ;
; key_module:key_module_instance|KEY_STATE~14                         ; 1       ;
; key_module:key_module_instance|KEY_STATE~13                         ; 1       ;
; key_module:key_module_instance|record_time[2][31]                   ; 1       ;
; key_module:key_module_instance|record_time[2][30]                   ; 1       ;
; key_module:key_module_instance|record_time[2][29]                   ; 1       ;
; key_module:key_module_instance|record_time[2][28]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~12                         ; 1       ;
; key_module:key_module_instance|record_time[2][27]                   ; 1       ;
; key_module:key_module_instance|record_time[2][26]                   ; 1       ;
; key_module:key_module_instance|record_time[2][25]                   ; 1       ;
; key_module:key_module_instance|record_time[2][24]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~11                         ; 1       ;
; key_module:key_module_instance|record_time[2][23]                   ; 1       ;
; key_module:key_module_instance|record_time[2][22]                   ; 1       ;
; key_module:key_module_instance|record_time[2][21]                   ; 1       ;
; key_module:key_module_instance|record_time[2][20]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~10                         ; 1       ;
; key_module:key_module_instance|record_time[2][19]                   ; 1       ;
; key_module:key_module_instance|record_time[2][18]                   ; 1       ;
; key_module:key_module_instance|record_time[2][17]                   ; 1       ;
; key_module:key_module_instance|record_time[2][16]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~9                          ; 1       ;
; key_module:key_module_instance|KEY_STATE~8                          ; 1       ;
; key_module:key_module_instance|record_time[2][15]                   ; 1       ;
; key_module:key_module_instance|record_time[2][14]                   ; 1       ;
; key_module:key_module_instance|record_time[2][13]                   ; 1       ;
; key_module:key_module_instance|record_time[2][12]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~7                          ; 1       ;
; key_module:key_module_instance|record_time[2][11]                   ; 1       ;
; key_module:key_module_instance|record_time[2][10]                   ; 1       ;
; key_module:key_module_instance|record_time[2][9]                    ; 1       ;
; key_module:key_module_instance|record_time[2][8]                    ; 1       ;
; key_module:key_module_instance|KEY_STATE~6                          ; 1       ;
; key_module:key_module_instance|record_time[2][7]                    ; 1       ;
; key_module:key_module_instance|record_time[2][6]                    ; 1       ;
; key_module:key_module_instance|record_time[2][5]                    ; 1       ;
; key_module:key_module_instance|LessThan4~0                          ; 1       ;
; key_module:key_module_instance|record_time[2][4]                    ; 1       ;
; key_module:key_module_instance|record_time[2][3]                    ; 1       ;
; key_module:key_module_instance|record_time[2][2]                    ; 1       ;
; key_module:key_module_instance|record_time[2][0]                    ; 1       ;
; key_module:key_module_instance|record_time[2][1]                    ; 1       ;
; key_module:key_module_instance|KEY_STATE~5                          ; 1       ;
; key_module:key_module_instance|LessThan2~9                          ; 1       ;
; key_module:key_module_instance|LessThan2~8                          ; 1       ;
; key_module:key_module_instance|record_time[1][31]                   ; 1       ;
; key_module:key_module_instance|record_time[1][30]                   ; 1       ;
; key_module:key_module_instance|record_time[1][29]                   ; 1       ;
; key_module:key_module_instance|LessThan2~7                          ; 1       ;
; key_module:key_module_instance|record_time[1][28]                   ; 1       ;
; key_module:key_module_instance|record_time[1][27]                   ; 1       ;
; key_module:key_module_instance|record_time[1][26]                   ; 1       ;
; key_module:key_module_instance|record_time[1][25]                   ; 1       ;
; key_module:key_module_instance|LessThan2~6                          ; 1       ;
; key_module:key_module_instance|record_time[1][24]                   ; 1       ;
; key_module:key_module_instance|record_time[1][23]                   ; 1       ;
; key_module:key_module_instance|record_time[1][22]                   ; 1       ;
; key_module:key_module_instance|record_time[1][21]                   ; 1       ;
; key_module:key_module_instance|LessThan2~5                          ; 1       ;
; key_module:key_module_instance|record_time[1][20]                   ; 1       ;
; key_module:key_module_instance|record_time[1][19]                   ; 1       ;
; key_module:key_module_instance|record_time[1][18]                   ; 1       ;
; key_module:key_module_instance|record_time[1][17]                   ; 1       ;
; key_module:key_module_instance|LessThan2~4                          ; 1       ;
; key_module:key_module_instance|LessThan2~3                          ; 1       ;
; key_module:key_module_instance|record_time[1][16]                   ; 1       ;
; key_module:key_module_instance|record_time[1][15]                   ; 1       ;
; key_module:key_module_instance|record_time[1][14]                   ; 1       ;
; key_module:key_module_instance|record_time[1][13]                   ; 1       ;
; key_module:key_module_instance|LessThan2~2                          ; 1       ;
; key_module:key_module_instance|record_time[1][12]                   ; 1       ;
; key_module:key_module_instance|record_time[1][11]                   ; 1       ;
; key_module:key_module_instance|record_time[1][10]                   ; 1       ;
; key_module:key_module_instance|record_time[1][9]                    ; 1       ;
; key_module:key_module_instance|LessThan2~1                          ; 1       ;
; key_module:key_module_instance|record_time[1][8]                    ; 1       ;
; key_module:key_module_instance|record_time[1][7]                    ; 1       ;
; key_module:key_module_instance|record_time[1][6]                    ; 1       ;
; key_module:key_module_instance|record_time[1][5]                    ; 1       ;
; key_module:key_module_instance|LessThan2~0                          ; 1       ;
; key_module:key_module_instance|record_time[1][4]                    ; 1       ;
; key_module:key_module_instance|record_time[1][3]                    ; 1       ;
; key_module:key_module_instance|record_time[1][2]                    ; 1       ;
; key_module:key_module_instance|record_time[1][0]                    ; 1       ;
; key_module:key_module_instance|record_time[1][1]                    ; 1       ;
; decrease_clock:decrease_clock_instance|clk_out~1                    ; 1       ;
; decrease_clock:decrease_clock_instance|clk_out~0                    ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~9                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~8                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~6                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~5                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~4                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~3                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~2                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~1                     ; 1       ;
; decrease_clock:decrease_clock_instance|Equal0~0                     ; 1       ;
; key_module:key_module_instance|KEY_STATE~4                          ; 1       ;
; key_module:key_module_instance|KEY_STATE~3                          ; 1       ;
; key_module:key_module_instance|record_time[3][31]                   ; 1       ;
; key_module:key_module_instance|LessThan6~5                          ; 1       ;
; key_module:key_module_instance|record_time[3][30]                   ; 1       ;
; key_module:key_module_instance|record_time[3][29]                   ; 1       ;
; key_module:key_module_instance|record_time[3][28]                   ; 1       ;
; key_module:key_module_instance|record_time[3][27]                   ; 1       ;
; key_module:key_module_instance|LessThan6~4                          ; 1       ;
; key_module:key_module_instance|LessThan6~3                          ; 1       ;
; key_module:key_module_instance|record_time[3][26]                   ; 1       ;
; key_module:key_module_instance|record_time[3][25]                   ; 1       ;
; key_module:key_module_instance|record_time[3][24]                   ; 1       ;
; key_module:key_module_instance|record_time[3][23]                   ; 1       ;
; key_module:key_module_instance|LessThan6~2                          ; 1       ;
; key_module:key_module_instance|record_time[3][22]                   ; 1       ;
; key_module:key_module_instance|record_time[3][21]                   ; 1       ;
; key_module:key_module_instance|record_time[3][20]                   ; 1       ;
; key_module:key_module_instance|record_time[3][19]                   ; 1       ;
; key_module:key_module_instance|LessThan6~1                          ; 1       ;
; key_module:key_module_instance|record_time[3][18]                   ; 1       ;
; key_module:key_module_instance|record_time[3][17]                   ; 1       ;
; key_module:key_module_instance|record_time[3][16]                   ; 1       ;
; key_module:key_module_instance|record_time[3][15]                   ; 1       ;
; key_module:key_module_instance|LessThan6~0                          ; 1       ;
; key_module:key_module_instance|record_time[3][14]                   ; 1       ;
; key_module:key_module_instance|record_time[3][13]                   ; 1       ;
; key_module:key_module_instance|record_time[3][12]                   ; 1       ;
; key_module:key_module_instance|record_time[3][11]                   ; 1       ;
; key_module:key_module_instance|KEY_STATE~2                          ; 1       ;
; key_module:key_module_instance|record_time[3][10]                   ; 1       ;
; key_module:key_module_instance|record_time[3][9]                    ; 1       ;
; key_module:key_module_instance|record_time[3][8]                    ; 1       ;
; key_module:key_module_instance|KEY_STATE~1                          ; 1       ;
; key_module:key_module_instance|record_time[3][7]                    ; 1       ;
; key_module:key_module_instance|record_time[3][0]                    ; 1       ;
; key_module:key_module_instance|record_time[3][1]                    ; 1       ;
; key_module:key_module_instance|record_time[3][2]                    ; 1       ;
; key_module:key_module_instance|record_time[3][3]                    ; 1       ;
; key_module:key_module_instance|record_time[3][4]                    ; 1       ;
; key_module:key_module_instance|record_time[3][5]                    ; 1       ;
; key_module:key_module_instance|record_time[3][6]                    ; 1       ;
; key_module:key_module_instance|KEY_STATE~0                          ; 1       ;
; key_module:key_module_instance|LessThan0~9                          ; 1       ;
; key_module:key_module_instance|LessThan0~8                          ; 1       ;
; key_module:key_module_instance|record_time[0][31]                   ; 1       ;
; key_module:key_module_instance|record_time[0][30]                   ; 1       ;
; key_module:key_module_instance|record_time[0][29]                   ; 1       ;
; key_module:key_module_instance|LessThan0~7                          ; 1       ;
; key_module:key_module_instance|record_time[0][28]                   ; 1       ;
; key_module:key_module_instance|record_time[0][27]                   ; 1       ;
; key_module:key_module_instance|record_time[0][26]                   ; 1       ;
; key_module:key_module_instance|record_time[0][25]                   ; 1       ;
; key_module:key_module_instance|LessThan0~6                          ; 1       ;
; key_module:key_module_instance|record_time[0][24]                   ; 1       ;
; key_module:key_module_instance|record_time[0][23]                   ; 1       ;
; key_module:key_module_instance|record_time[0][22]                   ; 1       ;
; key_module:key_module_instance|record_time[0][21]                   ; 1       ;
; key_module:key_module_instance|LessThan0~5                          ; 1       ;
; key_module:key_module_instance|record_time[0][20]                   ; 1       ;
; key_module:key_module_instance|record_time[0][19]                   ; 1       ;
; key_module:key_module_instance|record_time[0][18]                   ; 1       ;
; key_module:key_module_instance|record_time[0][17]                   ; 1       ;
; key_module:key_module_instance|LessThan0~4                          ; 1       ;
; key_module:key_module_instance|LessThan0~3                          ; 1       ;
; key_module:key_module_instance|record_time[0][16]                   ; 1       ;
; key_module:key_module_instance|record_time[0][15]                   ; 1       ;
; key_module:key_module_instance|record_time[0][14]                   ; 1       ;
; key_module:key_module_instance|record_time[0][13]                   ; 1       ;
; key_module:key_module_instance|LessThan0~2                          ; 1       ;
; key_module:key_module_instance|record_time[0][12]                   ; 1       ;
; key_module:key_module_instance|record_time[0][11]                   ; 1       ;
; key_module:key_module_instance|record_time[0][10]                   ; 1       ;
; key_module:key_module_instance|record_time[0][9]                    ; 1       ;
; key_module:key_module_instance|LessThan0~1                          ; 1       ;
; key_module:key_module_instance|record_time[0][8]                    ; 1       ;
; key_module:key_module_instance|record_time[0][7]                    ; 1       ;
; key_module:key_module_instance|record_time[0][6]                    ; 1       ;
; key_module:key_module_instance|record_time[0][5]                    ; 1       ;
; key_module:key_module_instance|LessThan0~0                          ; 1       ;
; key_module:key_module_instance|record_time[0][4]                    ; 1       ;
; key_module:key_module_instance|record_time[0][3]                    ; 1       ;
; key_module:key_module_instance|record_time[0][2]                    ; 1       ;
; key_module:key_module_instance|record_time[0][0]                    ; 1       ;
; key_module:key_module_instance|record_time[0][1]                    ; 1       ;
; decrease_clock:decrease_clock_instance|clk_out_high                 ; 1       ;
; digitron_module:digitron_module_instance|SEL~9                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~8                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~7                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~6                      ; 1       ;
; digitron_module:digitron_module_instance|Add8~1                     ; 1       ;
; digitron_module:digitron_module_instance|SEL~5                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~4                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~2                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~1                      ; 1       ;
; digitron_module:digitron_module_instance|SEL~0                      ; 1       ;
; digitron_control:digitron_control_instance|shank_position[5]        ; 1       ;
; digitron_control:digitron_control_instance|shank_position[0]        ; 1       ;
; digitron_module:digitron_module_instance|always3~1                  ; 1       ;
; digitron_control:digitron_control_instance|shank_position[1]        ; 1       ;
; digitron_control:digitron_control_instance|shank_position[2]        ; 1       ;
; digitron_module:digitron_module_instance|always3~0                  ; 1       ;
; digitron_control:digitron_control_instance|shank_position[3]        ; 1       ;
; digitron_control:digitron_control_instance|shank_position[4]        ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[7]                 ; 1       ;
; digitron_module:digitron_module_instance|ShiftLeft1~0               ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[6]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux4~0                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[5]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux5~0                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[4]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux6~0                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[3]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux7~0                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[2]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux8~0                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[1]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux9~1                     ; 1       ;
; digitron_module:digitron_module_instance|dig_tmp[0]                 ; 1       ;
; digitron_module:digitron_module_instance|Mux10~0                    ; 1       ;
; digitron_module:digitron_module_instance|Mux0~2                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[3][3]   ; 1       ;
; digitron_module:digitron_module_instance|Mux0~1                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[0][3]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[1][3]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[2][3]   ; 1       ;
; digitron_module:digitron_module_instance|Mux0~0                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[4][3]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[5][3]   ; 1       ;
; digitron_module:digitron_module_instance|Mux1~2                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[3][2]   ; 1       ;
; digitron_module:digitron_module_instance|Mux1~1                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[0][2]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[1][2]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[2][2]   ; 1       ;
; digitron_module:digitron_module_instance|Mux1~0                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[4][2]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[5][2]   ; 1       ;
; digitron_module:digitron_module_instance|Mux2~2                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[3][1]   ; 1       ;
; digitron_module:digitron_module_instance|Mux2~1                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[0][1]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[1][1]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[2][1]   ; 1       ;
; digitron_module:digitron_module_instance|Mux2~0                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[4][1]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[5][1]   ; 1       ;
; digitron_module:digitron_module_instance|Mux3~2                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[3][0]   ; 1       ;
; digitron_module:digitron_module_instance|Mux3~1                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[0][0]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[1][0]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[2][0]   ; 1       ;
; digitron_module:digitron_module_instance|Mux3~0                     ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[4][0]   ; 1       ;
; digitron_module:digitron_module_instance|number_to_show_reg[5][0]   ; 1       ;
; led_module:led_module_instance|led~3                                ; 1       ;
; led_module:led_module_instance|led~2                                ; 1       ;
; led_module:led_module_instance|led~1                                ; 1       ;
; decrease_clock:decrease_clock_instance|clk_out                      ; 1       ;
; led_module:led_module_instance|led~0                                ; 1       ;
; digitron_module:digitron_module_instance|SEL[5]                     ; 1       ;
; digitron_module:digitron_module_instance|SEL[4]                     ; 1       ;
; digitron_module:digitron_module_instance|SEL[3]                     ; 1       ;
; digitron_module:digitron_module_instance|SEL[2]                     ; 1       ;
; digitron_module:digitron_module_instance|SEL[1]                     ; 1       ;
; digitron_module:digitron_module_instance|SEL[0]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[7]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[6]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[5]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[4]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[3]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[2]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[1]                     ; 1       ;
; digitron_module:digitron_module_instance|DIG[0]                     ; 1       ;
; led_module:led_module_instance|led[3]                               ; 1       ;
; led_module:led_module_instance|led[2]                               ; 1       ;
; led_module:led_module_instance|led[1]                               ; 1       ;
; led_module:led_module_instance|led[0]                               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[1]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[2]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[3]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[4]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[5]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[6]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[7]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[8]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[9]               ; 1       ;
; digitron_module:digitron_module_instance|count_dec[10]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[11]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[12]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[13]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[14]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[15]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[16]              ; 1       ;
; digitron_module:digitron_module_instance|count_dec[17]              ; 1       ;
; digitron_control:digitron_control_instance|Add3~44                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~43                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~42                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~41                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~40                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~39                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~38                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~37                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~36                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~35                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~34                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~33                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~32                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~31                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~30                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~28                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~27                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~26                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~25                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~22                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~21                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~20                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~19                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~17                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~16                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~14                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~13                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~12                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~11                  ; 1       ;
; digitron_control:digitron_control_instance|Add3~9                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~8                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~7                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~6                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~5                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~4                   ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~20             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~19             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~17             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~15             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~13             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~11             ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~9              ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~7              ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~5              ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~3              ; 1       ;
; digitron_control:digitron_control_instance|LessThan2~1              ; 1       ;
; digitron_control:digitron_control_instance|Add3~3                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~2                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~1                   ; 1       ;
; digitron_control:digitron_control_instance|Add3~0                   ; 1       ;
; digitron_control:digitron_control_instance|Add2~40                  ; 1       ;
; digitron_control:digitron_control_instance|Add2~39                  ; 1       ;
; digitron_control:digitron_control_instance|Add2~37                  ; 1       ;
+---------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,050 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 17 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 423 / 31,272 ( 1 % )   ;
; Direct links          ; 327 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 610 / 15,408 ( 4 % )   ;
; R24 interconnects     ; 16 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 537 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.47) ; Number of LABs  (Total = 62) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 3                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.55) ; Number of LABs  (Total = 62) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 49                           ;
; 1 Clock enable                     ; 27                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 5                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.16) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 8                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 6                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.19) ; Number of LABs  (Total = 62) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 1                            ;
; 8                                               ; 5                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 6                            ;
; 16                                              ; 13                           ;
; 17                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.00) ; Number of LABs  (Total = 62) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 9                            ;
; 19                                           ; 6                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 29        ; 0            ; 29        ; 0            ; 0            ; 29        ; 29        ; 0            ; 29        ; 29        ; 0            ; 23           ; 0            ; 0            ; 6            ; 0            ; 23           ; 6            ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 29        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 29           ; 0         ; 29           ; 29           ; 0         ; 0         ; 29           ; 0         ; 0         ; 29           ; 6            ; 29           ; 29           ; 23           ; 29           ; 6            ; 23           ; 29           ; 29           ; 29           ; 6            ; 29           ; 29           ; 29           ; 29           ; 29           ; 0         ; 29           ; 29           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DIG[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SEL[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 6.0               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                               ;
+-----------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                        ; Delay Added in ns ;
+-----------------------------------------------------------+-------------------------------------------------------------+-------------------+
; decrease_clock:decrease_clock_instance|clk_out            ; decrease_clock:decrease_clock_instance|clk_out              ; 3.088             ;
; decrease_clock:decrease_clock_instance|clk_out_high       ; decrease_clock:decrease_clock_instance|clk_out_high         ; 2.950             ;
; decrease_clock:decrease_clock_instance|clk_count_high[30] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[29] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[28] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[27] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[26] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[25] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[24] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[23] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[22] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[21] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[20] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[19] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[18] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[17] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[16] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[15] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[14] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[13] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[12] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[11] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[10] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[9]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[8]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[7]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[6]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[5]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[4]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[3]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[2]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[1]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[0]  ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count_high[31] ; decrease_clock:decrease_clock_instance|clk_out_high         ; 0.989             ;
; decrease_clock:decrease_clock_instance|clk_count[9]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[7]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[4]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[8]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[1]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[2]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[10]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[11]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[12]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[30]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[29]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[28]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[27]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[26]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[25]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[24]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[23]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[22]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[21]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[20]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[19]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[18]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[17]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[16]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[15]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[14]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[31]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[6]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[3]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[5]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[0]       ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; decrease_clock:decrease_clock_instance|clk_count[13]      ; decrease_clock:decrease_clock_instance|clk_out              ; 0.960             ;
; digitron_module:digitron_module_instance|count_ms10[16]   ; digitron_module:digitron_module_instance|count_ms10_old[16] ; 0.138             ;
; digitron_module:digitron_module_instance|count_ms10[19]   ; digitron_module:digitron_module_instance|count_ms10_old[19] ; 0.138             ;
; digitron_module:digitron_module_instance|count_ms10[9]    ; digitron_module:digitron_module_instance|count_ms10_old[9]  ; 0.138             ;
; digitron_module:digitron_module_instance|count_ms10[13]   ; digitron_module:digitron_module_instance|count_ms10_old[13] ; 0.138             ;
; digitron_module:digitron_module_instance|count_ms10[15]   ; digitron_module:digitron_module_instance|count_ms10_old[15] ; 0.138             ;
; digitron_module:digitron_module_instance|count_ms10[5]    ; digitron_module:digitron_module_instance|count_dec[5]       ; 0.090             ;
; digitron_module:digitron_module_instance|count_ms10[4]    ; digitron_module:digitron_module_instance|count_dec[4]       ; 0.090             ;
; digitron_module:digitron_module_instance|count_ms10[6]    ; digitron_module:digitron_module_instance|count_dec[6]       ; 0.090             ;
; digitron_control:digitron_control_instance|lf_count[2]    ; digitron_control:digitron_control_instance|lf_count[1]      ; 0.073             ;
+-----------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: This table only shows the top 75 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE15F17C8 for design "signal_generation"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'signal_generation.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R9 (CLK13, DIFFCLK_7p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node decrease_clock:decrease_clock_instance|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node decrease_clock:decrease_clock_instance|clk_out~1
Info (176353): Automatically promoted node decrease_clock:decrease_clock_instance|clk_out_high 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node decrease_clock:decrease_clock_instance|clk_out_high~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.04 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/altera/14.1/project2/output_files/signal_generation.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1007 megabytes
    Info: Processing ended: Mon Apr 09 01:50:32 2018
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/14.1/project2/output_files/signal_generation.fit.smsg.


