# Control Unit (Unidad de Control)

**Tipo**: Componente de Control Principal
**Estado**: üî¥ #faltante **CR√çTICO - BLOQUEANTE TOTAL**
**Ubicaci√≥n**: **NO EXISTE**
**Complejidad**: ‚≠ê‚≠ê‚≠ê Tricky
**Prioridad**: üö®üö®üö® M√ÅXIMA URGENCIA

## ‚ö†Ô∏è ESTADO CR√çTICO

**SIN ESTE COMPONENTE, EL PROCESADOR NO FUNCIONA EN ABSOLUTO**

El Control Unit es el cerebro del procesador. Orquesta TODAS las operaciones:
- Cu√°ndo cargar instrucciones
- Cu√°ndo ejecutarlas
- Cu√°ndo acceder a memoria
- Cu√°ndo escribir resultados

**Sin Control Unit = Componentes sin coordinaci√≥n = Procesador in√∫til**

## Descripci√≥n

La Control Unit es una m√°quina de estados finitos (FSM) que coordina el ciclo de ejecuci√≥n de instrucciones. Es el director de orquesta que sincroniza [[Data Path]], [[Memory Control]] y todos los dem√°s componentes.

## Responsabilidades

1. **Fetch de Instrucciones**: Iniciar lectura de instrucci√≥n desde memoria
2. **Sincronizaci√≥n con RAM**: Esperar RT cycles de la RAM as√≠ncrona
3. **Carga de Instrucci√≥n**: Activar LOAD_I para cargar en [[Instruction Register]]
4. **Ejecuci√≥n**: Activar EXECUTE para que [[Data Path]] procese
5. **Acceso a Memoria**: Coordinar LW/SW/PUSH/POP con [[Memory Control]]
6. **Detenci√≥n**: Responder a se√±al HALT

## M√°quina de Estados

### Estados Principales

```mermaid
stateDiagram-v2
    [*] --> IDLE

    IDLE --> START_FETCH : CLK & !RESET
    note right of IDLE
        Esperando inicio
    end note

    START_FETCH --> WAIT_INST_READ : Enviar START a Memory Control
    note right of START_FETCH
        Iniciar lectura de instrucci√≥n
        Direcci√≥n = PC
    end note

    WAIT_INST_READ --> WAIT_INST_READ : MC_END = 0
    WAIT_INST_READ --> LOAD_INST : MC_END = 1
    note right of WAIT_INST_READ
        Esperar RT cycles de RAM
        Polling de se√±al MC_END
    end note

    LOAD_INST --> EXECUTE_INST : LOAD_I = 1 (1 ciclo)
    note right of LOAD_INST
        Cargar instrucci√≥n en IR
        Data Path la decodifica
    end note

    EXECUTE_INST --> CHECK_INST : EXECUTE = 1 (1 ciclo)
    note right of EXECUTE_INST
        Data Path ejecuta
        ALU procesa, Branch calcula
    end note

    CHECK_INST --> HALT_STATE : HALT = 1
    CHECK_INST --> START_MEM_WRITE : MC_NEEDED = 1 & IS_WRITE = 1
    CHECK_INST --> START_MEM_READ : MC_NEEDED = 1 & IS_WRITE = 0
    CHECK_INST --> START_FETCH : MC_NEEDED = 0
    note right of CHECK_INST
        Revisar qu√© hacer despu√©s
    end note

    START_MEM_WRITE --> WAIT_WRITE : Enviar START a MC
    WAIT_WRITE --> WAIT_WRITE : MC_END = 0
    WAIT_WRITE --> CHECK_STACK : MC_END = 1

    START_MEM_READ --> WAIT_READ : Enviar START a MC
    WAIT_READ --> WAIT_READ : MC_END = 0
    WAIT_READ --> CHECK_STACK : MC_END = 1

    CHECK_STACK --> START_FETCH : Normal instruction
    CHECK_STACK --> START_MEM_READ : PUSH second cycle (read after write)
    CHECK_STACK --> START_MEM_WRITE : POP second cycle (write after read)
    note right of CHECK_STACK
        PUSH/POP requieren 2 accesos
    end note

    HALT_STATE --> HALT_STATE : Infinite loop
    note right of HALT_STATE
        Procesador detenido
    end note
```

### Tabla de Transiciones

| Estado Actual | Condici√≥n | Pr√≥ximo Estado | Se√±ales Activas |
|---------------|-----------|----------------|-----------------|
| IDLE | CLK=1, RESET=0 | START_FETCH | - |
| START_FETCH | - | WAIT_INST_READ | START_MC=1, R/W=0 |
| WAIT_INST_READ | MC_END=0 | WAIT_INST_READ | - |
| WAIT_INST_READ | MC_END=1 | LOAD_INST | - |
| LOAD_INST | - | EXECUTE_INST | LOAD_I=1 |
| EXECUTE_INST | - | CHECK_INST | EXECUTE=1 |
| CHECK_INST | HALT=1 | HALT_STATE | - |
| CHECK_INST | MC_NEEDED=1, IS_WRITE=1 | START_MEM_WRITE | - |
| CHECK_INST | MC_NEEDED=1, IS_WRITE=0 | START_MEM_READ | - |
| CHECK_INST | MC_NEEDED=0 | START_FETCH | - |
| START_MEM_WRITE | - | WAIT_WRITE | START_MC=1, R/W=1 |
| WAIT_WRITE | MC_END=0 | WAIT_WRITE | - |
| WAIT_WRITE | MC_END=1 | CHECK_STACK | - |
| START_MEM_READ | - | WAIT_READ | START_MC=1, R/W=0 |
| WAIT_READ | MC_END=0 | WAIT_READ | - |
| WAIT_READ | MC_END=1 | CHECK_STACK | - |
| CHECK_STACK | !PUSH, !POP | START_FETCH | - |
| CHECK_STACK | PUSH (1st cycle done) | START_MEM_READ | PUSH_LOAD=1 |
| CHECK_STACK | POP (1st cycle done) | START_MEM_WRITE | - |
| HALT_STATE | Always | HALT_STATE | - |

## Entradas

### Desde Sistema
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset sincr√≥nico |

### Desde [[Data Path]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[HALT]] | 1 bit | Se√±al de instrucci√≥n HALT |
| [[MC_NEEDED]] | 1 bit | Indica que se necesita acceso a memoria |
| [[IS_WRITE]] | 1 bit | Tipo de acceso: 0=lectura, 1=escritura |
| `PUSH` | 1 bit | Se√±al de instrucci√≥n PUSH (para 2¬∫ ciclo) |
| `POP` | 1 bit | Se√±al de instrucci√≥n POP (para 2¬∫ ciclo) |

### Desde [[Memory Control]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[MC_END]] | 1 bit | Memory Control ha terminado operaci√≥n |

## Salidas

### Hacia [[Data Path]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[LOAD_I]] | 1 bit | Carga instrucci√≥n en [[Instruction Register]] |
| [[EXECUTE]] | 1 bit | Habilita ejecuci√≥n en [[Data Path]] |
| `PUSH_LOAD` | 1 bit | Indica 2¬∫ ciclo de PUSH (cargar despu√©s de escribir) |
| `CLR` | 1 bit | Clear/Reset general |

### Hacia [[Memory Control]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[START_MC]] | 1 bit | Inicia operaci√≥n en Memory Control |
| `R/W` | 1 bit | Tipo de operaci√≥n: 0=read, 1=write |

## Timing de Instrucciones

### Instrucci√≥n Normal (sin memoria)
```
Ejemplo: ADD R1, R2, R3

Ciclo 1: START_FETCH ‚Üí WAIT_INST_READ
Ciclos 2-N: WAIT_INST_READ (N = RT cycles)
Ciclo N+1: LOAD_INST (LOAD_I=1)
Ciclo N+2: EXECUTE_INST (EXECUTE=1)
Ciclo N+3: CHECK_INST ‚Üí START_FETCH

Total: 3 + RT cycles
```

### Instrucci√≥n con Memoria (LW)
```
Ejemplo: LW R5, 0(R10)

Ciclos 1-(RT+3): Fetch de instrucci√≥n (igual que arriba)
Ciclo RT+4: START_MEM_READ
Ciclos RT+5-(RT+4+RT): WAIT_READ
Ciclo 2*RT+5: CHECK_STACK ‚Üí START_FETCH

Total: 5 + 2*RT cycles
```

### Instrucci√≥n con Memoria (SW)
```
Ejemplo: SW R5, 0(R10)

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_WRITE
Ciclos RT+5-(RT+4+WT): WAIT_WRITE
Ciclo RT+WT+5: CHECK_STACK ‚Üí START_FETCH

Total: 5 + RT + WT cycles
```

### Stack (PUSH)
```
Ejemplo: PUSH R7

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_WRITE (SP ya decrementado)
Ciclos RT+5-(RT+4+WT): WAIT_WRITE
Ciclo RT+WT+5: CHECK_STACK detecta PUSH
Ciclo RT+WT+6: START_MEM_READ (para siguiente instrucci√≥n de stack)
... (si no es POP, vuelve a START_FETCH)

Total: M√≠nimo 6 + RT + WT cycles
```

### Stack (POP)
```
Ejemplo: POP R8

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_READ (de memoria[SP])
Ciclos RT+5-(RT+4+RT): WAIT_READ
Ciclo 2*RT+5: CHECK_STACK detecta POP, SP incrementado
Ciclo 2*RT+6: START_FETCH

Total: 6 + 2*RT cycles
```

## Implementaci√≥n en Logisim

### Componentes Necesarios

1. **Registro de Estado**: 4-5 bits para codificar estados
   - IDLE = 0000
   - START_FETCH = 0001
   - WAIT_INST_READ = 0010
   - LOAD_INST = 0011
   - EXECUTE_INST = 0100
   - CHECK_INST = 0101
   - START_MEM_WRITE = 0110
   - WAIT_WRITE = 0111
   - START_MEM_READ = 1000
   - WAIT_READ = 1001
   - CHECK_STACK = 1010
   - HALT_STATE = 1111

2. **L√≥gica Combinacional de Transiciones**: Comparadores + multiplexores
   - Input: Estado actual + se√±ales de entrada
   - Output: Pr√≥ximo estado

3. **Decodificador de Salidas**: Genera se√±ales de control seg√∫n estado
   - LOAD_I = 1 cuando estado = LOAD_INST
   - EXECUTE = 1 cuando estado = EXECUTE_INST
   - START_MC = 1 cuando estado = START_FETCH | START_MEM_WRITE | START_MEM_READ
   - etc.

### Pseudoc√≥digo
```verilog
always @(posedge CLK) begin
    if (RESET)
        state <= IDLE;
    else
        case (state)
            IDLE:
                state <= START_FETCH;

            START_FETCH:
                state <= WAIT_INST_READ;

            WAIT_INST_READ:
                if (MC_END)
                    state <= LOAD_INST;

            LOAD_INST:
                state <= EXECUTE_INST;

            EXECUTE_INST:
                state <= CHECK_INST;

            CHECK_INST:
                if (HALT)
                    state <= HALT_STATE;
                else if (MC_NEEDED && IS_WRITE)
                    state <= START_MEM_WRITE;
                else if (MC_NEEDED && !IS_WRITE)
                    state <= START_MEM_READ;
                else
                    state <= START_FETCH;

            // ... m√°s estados
        endcase
end

// Salidas combinacionales
assign LOAD_I = (state == LOAD_INST);
assign EXECUTE = (state == EXECUTE_INST);
assign START_MC = (state == START_FETCH) ||
                  (state == START_MEM_WRITE) ||
                  (state == START_MEM_READ);
assign R/W = (state == START_MEM_WRITE) || (state == WAIT_WRITE);
```

## Coordinaci√≥n con Otros Componentes

### Con [[Data Path]]
```
Control Unit env√≠a: LOAD_I, EXECUTE
Data Path env√≠a: HALT, MC_NEEDED, IS_WRITE
```
**Secuencia**:
1. CU: LOAD_I=1 ‚Üí DP carga instrucci√≥n
2. CU: EXECUTE=1 ‚Üí DP ejecuta
3. DP: MC_NEEDED=1 (si LW/SW) ‚Üí CU coordina memoria

### Con [[Memory Control]]
```
Control Unit env√≠a: START_MC, R/W
Memory Control env√≠a: MC_END
```
**Secuencia**:
1. CU: START_MC=1 ‚Üí MC inicia operaci√≥n
2. CU espera polling MC_END
3. MC: MC_END=1 ‚Üí CU contin√∫a

### Ciclo Completo
```
1. CU fetch instrucci√≥n (via MC)
2. CU carga en IR (LOAD_I)
3. DP decodifica autom√°ticamente
4. CU ejecuta (EXECUTE)
5. DP procesa, genera MC_NEEDED si necesario
6. CU coordina memoria si MC_NEEDED=1
7. Volver a 1
```

## Estimaci√≥n de Trabajo

**Tiempo**: 7-10 d√≠as
**Dificultad**: Alta

**Desglose**:
1. Dise√±ar FSM completo (2 d√≠as)
2. Implementar registro de estado y transiciones (2 d√≠as)
3. Implementar decodificador de salidas (1 d√≠a)
4. Testing con instrucciones simples (2 d√≠as)
5. Testing con memoria (LW/SW) (1 d√≠a)
6. Testing con PUSH/POP (1 d√≠a)
7. Depuraci√≥n y ajustes (1-2 d√≠as)

## Verificaci√≥n

### Tests B√°sicos
1. Fetch y ejecuci√≥n de instrucci√≥n simple (ADD)
2. M√∫ltiples instrucciones secuenciales
3. Instrucci√≥n con memoria (LW)
4. Instrucci√≥n con escritura (SW)
5. PUSH y POP
6. HALT detiene correctamente

### Casos Cr√≠ticos
- RAM lenta (RT=10, WT=15): verificar espera correcta
- PUSH seguido de POP inmediato
- HALT en mitad de operaci√≥n de memoria

## Dependencias

**Requiere que existan**:
- [[Memory Control]] (para se√±al MC_END)
- [[Data Path]] (para se√±ales HALT, MC_NEEDED, IS_WRITE)

**Es requerido por**:
- TODO EL PROCESADOR (sin CU, nada funciona)

## Problemas Conocidos

**Estado actual**: üî¥ NO IMPLEMENTADO

**Impacto sin este componente**:
- ‚ùå Imposible cargar instrucciones
- ‚ùå Imposible ejecutar instrucciones
- ‚ùå Imposible acceder a memoria
- ‚ùå Data Path queda "congelado"
- ‚ùå Procesador completamente in√∫til

**Conclusi√≥n**: **ESTE ES EL COMPONENTE M√ÅS CR√çTICO FALTANTE**

## Referencias

- Documentaci√≥n: `WORKFLOW_PROYECTO.md` Fase 2.2
- Documentaci√≥n: `S-MIPS_PROCESSOR_GUIDE_fixed.md` l√≠neas 123-185
- Ver tambi√©n: [[Memory Control]], [[Data Path]]
- Inspiraci√≥n: `CPs/CP05.circ` ‚Üí M√°quinas de estados finitos

---
**√öltima actualizaci√≥n**: 2025-12-09
**Estado**: üî¥ NO IMPLEMENTADO - BLOQUEANTE TOTAL
**Prioridad**: üö®üö®üö® M√ÅXIMA - IMPLEMENTAR PRIMERO
