TimeQuest Timing Analyzer report for COutput
Tue Dec 08 13:51:10 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'controller:inst1|state[0]'
 13. Slow Model Setup: 'SW0'
 14. Slow Model Hold: 'controller:inst1|state[0]'
 15. Slow Model Hold: 'Clock'
 16. Slow Model Hold: 'SW0'
 17. Slow Model Minimum Pulse Width: 'SW0'
 18. Slow Model Minimum Pulse Width: 'Clock'
 19. Slow Model Minimum Pulse Width: 'controller:inst1|state[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Clock'
 30. Fast Model Setup: 'controller:inst1|state[0]'
 31. Fast Model Setup: 'SW0'
 32. Fast Model Hold: 'controller:inst1|state[0]'
 33. Fast Model Hold: 'Clock'
 34. Fast Model Hold: 'SW0'
 35. Fast Model Minimum Pulse Width: 'SW0'
 36. Fast Model Minimum Pulse Width: 'Clock'
 37. Fast Model Minimum Pulse Width: 'controller:inst1|state[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; COutput                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                     ;
; controller:inst1|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst1|state[0] } ;
; SW0                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW0 }                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                   ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                                                          ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
; INF MHz     ; 195.77 MHz      ; controller:inst1|state[0] ; limit due to hold check                                       ;
; 460.41 MHz  ; 405.02 MHz      ; Clock                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 3267.97 MHz ; 380.08 MHz      ; SW0                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -1.852 ; -6.716        ;
; controller:inst1|state[0] ; -0.705 ; -4.978        ;
; SW0                       ; 0.347  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; controller:inst1|state[0] ; -2.554 ; -20.766       ;
; Clock                     ; -2.349 ; -5.800        ;
; SW0                       ; -1.044 ; -4.145        ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SW0                       ; -1.631 ; -1.631        ;
; Clock                     ; -1.469 ; -6.357        ;
; controller:inst1|state[0] ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                               ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.852 ; controller:inst1|instruction[0] ; controller:inst1|state[0] ; SW0                       ; Clock       ; 1.000        ; -1.612     ; 1.278      ;
; -1.790 ; controller:inst1|instruction[2] ; controller:inst1|state[2] ; SW0                       ; Clock       ; 1.000        ; -1.612     ; 1.216      ;
; -1.695 ; controller:inst1|instruction[3] ; controller:inst1|state[3] ; SW0                       ; Clock       ; 1.000        ; -1.613     ; 1.120      ;
; -1.379 ; controller:inst1|instruction[1] ; controller:inst1|state[1] ; SW0                       ; Clock       ; 1.000        ; -1.613     ; 0.804      ;
; -1.172 ; controller:inst1|state[3]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.210      ;
; -1.111 ; controller:inst1|state[3]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 2.149      ;
; -0.930 ; controller:inst1|state[2]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.968      ;
; -0.756 ; controller:inst1|state[1]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.794      ;
; -0.711 ; controller:inst1|state[3]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.749      ;
; -0.570 ; controller:inst1|state[1]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.608      ;
; -0.534 ; controller:inst1|state[3]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.572      ;
; -0.532 ; controller:inst1|state[2]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.570      ;
; -0.482 ; controller:inst1|state[2]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.520      ;
; -0.474 ; controller:inst1|state[1]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.512      ;
; -0.283 ; controller:inst1|state[1]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 1.321      ;
; 0.307  ; controller:inst1|state[2]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.731      ;
; 1.069  ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 2.517      ; 2.263      ;
; 1.179  ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 2.517      ; 2.153      ;
; 1.507  ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 2.517      ; 1.825      ;
; 1.521  ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 2.517      ; 1.811      ;
; 1.569  ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 2.517      ; 2.263      ;
; 1.679  ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 2.517      ; 2.153      ;
; 2.007  ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 2.517      ; 1.825      ;
; 2.021  ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 2.517      ; 1.811      ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:inst1|state[0]'                                                                                                                ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.705 ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.943      ;
; -0.686 ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.416      ; 1.958      ;
; -0.675 ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.340      ; 1.875      ;
; -0.509 ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.416      ; 1.776      ;
; -0.474 ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.417      ; 1.747      ;
; -0.470 ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.386      ; 1.682      ;
; -0.459 ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.340      ; 1.659      ;
; -0.454 ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.415      ; 1.720      ;
; -0.448 ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.416      ; 1.715      ;
; -0.444 ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.417      ; 1.717      ;
; -0.440 ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.386      ; 1.652      ;
; -0.434 ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.672      ;
; -0.393 ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.638      ;
; -0.363 ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.416      ; 1.630      ;
; -0.361 ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.417      ; 1.634      ;
; -0.359 ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.415      ; 1.625      ;
; -0.356 ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.340      ; 1.556      ;
; -0.339 ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.577      ;
; -0.339 ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.386      ; 1.551      ;
; -0.318 ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.563      ;
; -0.316 ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.387      ; 1.501      ;
; -0.296 ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.383      ; 1.855      ;
; -0.254 ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.385      ; 1.499      ;
; -0.231 ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.416      ; 1.503      ;
; -0.177 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.387      ; 1.362      ;
; -0.157 ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 1.383      ; 1.716      ;
; 1.409  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.902      ; 2.123      ;
; 1.431  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.933      ; 2.130      ;
; 1.553  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.857      ; 1.941      ;
; 1.663  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.904      ; 1.816      ;
; 1.713  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.932      ; 1.847      ;
; 1.774  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.900      ; 2.079      ;
; 1.868  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.933      ; 1.698      ;
; 1.880  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.903      ; 1.626      ;
; 1.906  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 3.902      ; 1.633      ;
; 1.909  ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.902      ; 2.123      ;
; 1.931  ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.933      ; 2.130      ;
; 2.053  ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.857      ; 1.941      ;
; 2.163  ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.904      ; 1.816      ;
; 2.213  ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.932      ; 1.847      ;
; 2.274  ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.900      ; 2.079      ;
; 2.368  ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.933      ; 1.698      ;
; 2.380  ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.903      ; 1.626      ;
; 2.406  ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 3.902      ; 1.633      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW0'                                                                                                   ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 0.500        ; 4.130      ; 3.101      ;
; 0.386 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 0.500        ; 4.129      ; 3.095      ;
; 0.390 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 0.500        ; 4.129      ; 3.091      ;
; 0.400 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 0.500        ; 4.130      ; 3.086      ;
; 0.847 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 1.000        ; 4.130      ; 3.101      ;
; 0.886 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 1.000        ; 4.129      ; 3.095      ;
; 0.890 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 1.000        ; 4.129      ; 3.091      ;
; 0.900 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 1.000        ; 4.130      ; 3.086      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:inst1|state[0]'                                                                                                                 ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.554 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.903      ; 1.626      ;
; -2.546 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.902      ; 1.633      ;
; -2.512 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.933      ; 1.698      ;
; -2.365 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.904      ; 1.816      ;
; -2.362 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.932      ; 1.847      ;
; -2.193 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.857      ; 1.941      ;
; -2.098 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.900      ; 2.079      ;
; -2.080 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.933      ; 2.130      ;
; -2.056 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 3.902      ; 2.123      ;
; -2.054 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.903      ; 1.626      ;
; -2.046 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.902      ; 1.633      ;
; -2.012 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.933      ; 1.698      ;
; -1.865 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.904      ; 1.816      ;
; -1.862 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.932      ; 1.847      ;
; -1.693 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.857      ; 1.941      ;
; -1.598 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.900      ; 2.079      ;
; -1.580 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.933      ; 2.130      ;
; -1.556 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 3.902      ; 2.123      ;
; -0.025 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.387      ; 1.362      ;
; 0.087  ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.416      ; 1.503      ;
; 0.114  ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.499      ;
; 0.114  ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.387      ; 1.501      ;
; 0.165  ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.386      ; 1.551      ;
; 0.178  ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.563      ;
; 0.192  ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.577      ;
; 0.210  ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.415      ; 1.625      ;
; 0.214  ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.416      ; 1.630      ;
; 0.216  ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.340      ; 1.556      ;
; 0.217  ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.417      ; 1.634      ;
; 0.253  ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.638      ;
; 0.266  ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.386      ; 1.652      ;
; 0.287  ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.672      ;
; 0.296  ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.386      ; 1.682      ;
; 0.299  ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.416      ; 1.715      ;
; 0.300  ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.417      ; 1.717      ;
; 0.305  ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.415      ; 1.720      ;
; 0.319  ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.340      ; 1.659      ;
; 0.330  ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.417      ; 1.747      ;
; 0.333  ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.383      ; 1.716      ;
; 0.360  ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.416      ; 1.776      ;
; 0.472  ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.383      ; 1.855      ;
; 0.535  ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.340      ; 1.875      ;
; 0.542  ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.416      ; 1.958      ;
; 0.558  ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 1.385      ; 1.943      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.349 ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 2.517      ; 0.731      ;
; -1.849 ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 2.517      ; 0.731      ;
; -1.269 ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 2.517      ; 1.811      ;
; -1.255 ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 2.517      ; 1.825      ;
; -0.927 ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 2.517      ; 2.153      ;
; -0.769 ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 2.517      ; 1.811      ;
; -0.755 ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 2.517      ; 1.825      ;
; -0.427 ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 2.517      ; 2.153      ;
; 0.445  ; controller:inst1|state[2]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controller:inst1|state[3]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.731      ;
; 1.020  ; controller:inst1|state[2]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.306      ;
; 1.035  ; controller:inst1|state[1]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.321      ;
; 1.196  ; controller:inst1|state[1]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.482      ;
; 1.226  ; controller:inst1|state[1]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.512      ;
; 1.234  ; controller:inst1|state[2]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.520      ;
; 1.284  ; controller:inst1|state[2]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.570      ;
; 1.322  ; controller:inst1|state[1]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.608      ;
; 1.463  ; controller:inst1|state[3]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 1.749      ;
; 1.863  ; controller:inst1|state[3]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 2.149      ;
; 1.924  ; controller:inst1|state[3]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 2.210      ;
; 2.131  ; controller:inst1|instruction[1] ; controller:inst1|state[1] ; SW0                       ; Clock       ; 0.000        ; -1.613     ; 0.804      ;
; 2.447  ; controller:inst1|instruction[3] ; controller:inst1|state[3] ; SW0                       ; Clock       ; 0.000        ; -1.613     ; 1.120      ;
; 2.542  ; controller:inst1|instruction[2] ; controller:inst1|state[2] ; SW0                       ; Clock       ; 0.000        ; -1.612     ; 1.216      ;
; 2.604  ; controller:inst1|instruction[0] ; controller:inst1|state[0] ; SW0                       ; Clock       ; 0.000        ; -1.612     ; 1.278      ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW0'                                                                                                     ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.044 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 0.000        ; 4.130      ; 3.086      ;
; -1.038 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 0.000        ; 4.129      ; 3.091      ;
; -1.034 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 0.000        ; 4.129      ; 3.095      ;
; -1.029 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 0.000        ; 4.130      ; 3.101      ;
; -0.544 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; -0.500       ; 4.130      ; 3.086      ;
; -0.538 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; -0.500       ; 4.129      ; 3.091      ;
; -0.534 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; -0.500       ; 4.129      ; 3.095      ;
; -0.529 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; -0.500       ; 4.130      ; 3.101      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW0'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW0   ; Rise       ; SW0                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; SW0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; SW0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[0]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[0]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[1]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[1]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[3]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[3]|datac      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; Clock ; Rise       ; Clock                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[3]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:inst1|state[0]'                                                                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; SW0        ; 0.153  ; 0.153  ; Rise       ; SW0             ;
; SW1       ; SW0        ; -0.037 ; -0.037 ; Rise       ; SW0             ;
; SW2       ; SW0        ; 0.171  ; 0.171  ; Rise       ; SW0             ;
; SW3       ; SW0        ; 1.383  ; 1.383  ; Rise       ; SW0             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; SW0        ; 1.044  ; 1.044  ; Rise       ; SW0             ;
; SW1       ; SW0        ; 1.227  ; 1.227  ; Rise       ; SW0             ;
; SW2       ; SW0        ; 1.334  ; 1.334  ; Rise       ; SW0             ;
; SW3       ; SW0        ; -0.239 ; -0.239 ; Rise       ; SW0             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0       ; Clock                     ; 10.974 ; 10.974 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 9.624  ; 9.624  ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 12.443 ; 12.443 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 12.719 ; 12.719 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 12.665 ; 12.665 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 10.859 ; 10.859 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 10.606 ; 10.606 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;        ; 9.275  ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 9.519  ;        ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 7.682  ;        ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 8.194  ; 8.194  ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 7.966  ; 7.966  ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 7.925  ; 7.925  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 7.886  ; 7.886  ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 8.397  ; 8.397  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 7.915  ; 7.915  ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 8.074  ; 8.074  ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 8.176  ; 8.176  ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 8.277  ; 8.277  ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 7.487  ; 7.487  ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 7.868  ; 7.868  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 8.192  ; 8.192  ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 9.275  ;        ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;        ; 9.519  ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;        ; 7.682  ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0       ; Clock                     ; 10.471 ; 10.471 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 9.083  ; 9.083  ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 11.912 ; 11.912 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 12.187 ; 12.187 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 12.160 ; 12.160 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 10.320 ; 10.320 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 10.070 ; 10.070 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;        ; 9.275  ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 9.519  ;        ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 7.682  ;        ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 8.194  ; 8.194  ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 7.966  ; 7.966  ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 7.925  ; 7.925  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 7.886  ; 7.886  ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 8.397  ; 8.397  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 7.915  ; 7.915  ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 8.074  ; 8.074  ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 8.176  ; 8.176  ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 8.277  ; 8.277  ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 7.487  ; 7.487  ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 7.868  ; 7.868  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 8.192  ; 8.192  ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 9.275  ;        ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;        ; 9.519  ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;        ; 7.682  ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; Clock                     ; -0.404 ; -1.390        ;
; controller:inst1|state[0] ; 0.582  ; 0.000         ;
; SW0                       ; 0.966  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; controller:inst1|state[0] ; -1.449 ; -12.470       ;
; Clock                     ; -1.160 ; -3.454        ;
; SW0                       ; -0.890 ; -3.529        ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; SW0                       ; -1.380 ; -1.380        ;
; Clock                     ; -1.222 ; -5.222        ;
; controller:inst1|state[0] ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                               ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.404 ; controller:inst1|instruction[0] ; controller:inst1|state[0] ; SW0                       ; Clock       ; 1.000        ; -0.976     ; 0.460      ;
; -0.394 ; controller:inst1|instruction[2] ; controller:inst1|state[2] ; SW0                       ; Clock       ; 1.000        ; -0.979     ; 0.447      ;
; -0.354 ; controller:inst1|instruction[3] ; controller:inst1|state[3] ; SW0                       ; Clock       ; 1.000        ; -0.977     ; 0.409      ;
; -0.238 ; controller:inst1|instruction[1] ; controller:inst1|state[1] ; SW0                       ; Clock       ; 1.000        ; -0.980     ; 0.290      ;
; 0.174  ; controller:inst1|state[3]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.858      ;
; 0.185  ; controller:inst1|state[3]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.847      ;
; 0.240  ; controller:inst1|state[2]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.792      ;
; 0.308  ; controller:inst1|state[3]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.724      ;
; 0.323  ; controller:inst1|state[1]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.709      ;
; 0.355  ; controller:inst1|state[1]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.677      ;
; 0.394  ; controller:inst1|state[3]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.638      ;
; 0.405  ; controller:inst1|state[2]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.627      ;
; 0.417  ; controller:inst1|state[1]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.615      ;
; 0.423  ; controller:inst1|state[2]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.609      ;
; 0.490  ; controller:inst1|state[1]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.542      ;
; 0.665  ; controller:inst1|state[2]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 1.038  ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.234      ; 0.869      ;
; 1.044  ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.234      ; 0.863      ;
; 1.192  ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.234      ; 0.715      ;
; 1.198  ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 0.500        ; 1.234      ; 0.709      ;
; 1.538  ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.234      ; 0.869      ;
; 1.544  ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.234      ; 0.863      ;
; 1.692  ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.234      ; 0.715      ;
; 1.698  ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 1.000        ; 1.234      ; 0.709      ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:inst1|state[0]'                                                                                                               ;
+-------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.582 ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.757      ; 0.786      ;
; 0.598 ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.714      ; 0.721      ;
; 0.599 ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.743      ; 0.746      ;
; 0.638 ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.758      ; 0.731      ;
; 0.638 ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.756      ; 0.726      ;
; 0.647 ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.758      ; 0.722      ;
; 0.651 ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.714      ; 0.668      ;
; 0.655 ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.755      ; 0.708      ;
; 0.659 ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.756      ; 0.705      ;
; 0.666 ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.741      ; 0.670      ;
; 0.673 ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.743      ; 0.672      ;
; 0.677 ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.740      ; 0.677      ;
; 0.677 ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.741      ; 0.659      ;
; 0.701 ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.714      ; 0.618      ;
; 0.703 ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.756      ; 0.661      ;
; 0.706 ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.742      ; 0.627      ;
; 0.706 ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.758      ; 0.663      ;
; 0.706 ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.755      ; 0.657      ;
; 0.718 ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.743      ; 0.627      ;
; 0.724 ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.741      ; 0.612      ;
; 0.729 ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.741      ; 0.724      ;
; 0.734 ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.740      ; 0.620      ;
; 0.752 ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.740      ; 0.602      ;
; 0.760 ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.757      ; 0.608      ;
; 0.774 ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.741      ; 0.679      ;
; 0.777 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 1.000        ; 0.742      ; 0.556      ;
; 1.409 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.977      ; 0.811      ;
; 1.412 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.990      ; 0.827      ;
; 1.448 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.948      ; 0.746      ;
; 1.466 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.976      ; 0.742      ;
; 1.506 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.989      ; 0.732      ;
; 1.528 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.975      ; 0.800      ;
; 1.544 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.975      ; 0.667      ;
; 1.554 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.991      ; 0.689      ;
; 1.554 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.500        ; 1.974      ; 0.675      ;
; 1.909 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.977      ; 0.811      ;
; 1.912 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.990      ; 0.827      ;
; 1.948 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.948      ; 0.746      ;
; 1.966 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.976      ; 0.742      ;
; 2.006 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.989      ; 0.732      ;
; 2.028 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.975      ; 0.800      ;
; 2.044 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.975      ; 0.667      ;
; 2.054 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.991      ; 0.689      ;
; 2.054 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 1.000        ; 1.974      ; 0.675      ;
+-------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW0'                                                                                                   ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.966 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 0.500        ; 2.214      ; 1.340      ;
; 0.979 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 0.500        ; 2.213      ; 1.332      ;
; 0.995 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 0.500        ; 2.211      ; 1.327      ;
; 0.996 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 0.500        ; 2.210      ; 1.320      ;
; 1.466 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 1.000        ; 2.214      ; 1.340      ;
; 1.479 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 1.000        ; 2.213      ; 1.332      ;
; 1.495 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 1.000        ; 2.211      ; 1.327      ;
; 1.496 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 1.000        ; 2.210      ; 1.320      ;
+-------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:inst1|state[0]'                                                                                                                 ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.449 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.975      ; 0.667      ;
; -1.443 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.991      ; 0.689      ;
; -1.440 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.974      ; 0.675      ;
; -1.398 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.989      ; 0.732      ;
; -1.375 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.976      ; 0.742      ;
; -1.343 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.948      ; 0.746      ;
; -1.316 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.975      ; 0.800      ;
; -1.307 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.977      ; 0.811      ;
; -1.304 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; 0.000        ; 1.990      ; 0.827      ;
; -0.949 ; controller:inst1|state[0] ; controller:inst1|S[9]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.975      ; 0.667      ;
; -0.943 ; controller:inst1|state[0] ; controller:inst1|S[0]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.991      ; 0.689      ;
; -0.940 ; controller:inst1|state[0] ; controller:inst1|S[11] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.974      ; 0.675      ;
; -0.898 ; controller:inst1|state[0] ; controller:inst1|S[5]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.989      ; 0.732      ;
; -0.875 ; controller:inst1|state[0] ; controller:inst1|S[3]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.976      ; 0.742      ;
; -0.843 ; controller:inst1|state[0] ; controller:inst1|S[7]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.948      ; 0.746      ;
; -0.816 ; controller:inst1|state[0] ; controller:inst1|S[8]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.975      ; 0.800      ;
; -0.807 ; controller:inst1|state[0] ; controller:inst1|S[4]  ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.977      ; 0.811      ;
; -0.804 ; controller:inst1|state[0] ; controller:inst1|S[10] ; controller:inst1|state[0] ; controller:inst1|state[0] ; -0.500       ; 1.990      ; 0.827      ;
; -0.186 ; controller:inst1|state[1] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.742      ; 0.556      ;
; -0.149 ; controller:inst1|state[1] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.757      ; 0.608      ;
; -0.138 ; controller:inst1|state[3] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.740      ; 0.602      ;
; -0.129 ; controller:inst1|state[2] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.741      ; 0.612      ;
; -0.120 ; controller:inst1|state[2] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.740      ; 0.620      ;
; -0.116 ; controller:inst1|state[1] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.743      ; 0.627      ;
; -0.115 ; controller:inst1|state[3] ; controller:inst1|S[3]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.742      ; 0.627      ;
; -0.098 ; controller:inst1|state[2] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.755      ; 0.657      ;
; -0.096 ; controller:inst1|state[3] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.714      ; 0.618      ;
; -0.095 ; controller:inst1|state[2] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.758      ; 0.663      ;
; -0.095 ; controller:inst1|state[2] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.756      ; 0.661      ;
; -0.082 ; controller:inst1|state[1] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.741      ; 0.659      ;
; -0.071 ; controller:inst1|state[3] ; controller:inst1|S[9]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.741      ; 0.670      ;
; -0.071 ; controller:inst1|state[3] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.743      ; 0.672      ;
; -0.063 ; controller:inst1|state[1] ; controller:inst1|S[11] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.740      ; 0.677      ;
; -0.062 ; controller:inst1|state[1] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.741      ; 0.679      ;
; -0.051 ; controller:inst1|state[3] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.756      ; 0.705      ;
; -0.047 ; controller:inst1|state[3] ; controller:inst1|S[5]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.755      ; 0.708      ;
; -0.046 ; controller:inst1|state[1] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.714      ; 0.668      ;
; -0.036 ; controller:inst1|state[1] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.758      ; 0.722      ;
; -0.030 ; controller:inst1|state[1] ; controller:inst1|S[10] ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.756      ; 0.726      ;
; -0.027 ; controller:inst1|state[3] ; controller:inst1|S[1]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.758      ; 0.731      ;
; -0.017 ; controller:inst1|state[3] ; controller:inst1|S[8]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.741      ; 0.724      ;
; 0.003  ; controller:inst1|state[2] ; controller:inst1|S[4]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.743      ; 0.746      ;
; 0.007  ; controller:inst1|state[2] ; controller:inst1|S[7]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.714      ; 0.721      ;
; 0.029  ; controller:inst1|state[2] ; controller:inst1|S[0]  ; Clock                     ; controller:inst1|state[0] ; 0.000        ; 0.757      ; 0.786      ;
+--------+---------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.160 ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.234      ; 0.367      ;
; -0.818 ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.234      ; 0.709      ;
; -0.812 ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.234      ; 0.715      ;
; -0.664 ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; 0.000        ; 1.234      ; 0.863      ;
; -0.660 ; controller:inst1|state[0]       ; controller:inst1|state[0] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.234      ; 0.367      ;
; -0.318 ; controller:inst1|state[0]       ; controller:inst1|state[3] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.234      ; 0.709      ;
; -0.312 ; controller:inst1|state[0]       ; controller:inst1|state[2] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.234      ; 0.715      ;
; -0.164 ; controller:inst1|state[0]       ; controller:inst1|state[1] ; controller:inst1|state[0] ; Clock       ; -0.500       ; 1.234      ; 0.863      ;
; 0.215  ; controller:inst1|state[2]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controller:inst1|state[3]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.390  ; controller:inst1|state[2]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.542      ;
; 0.390  ; controller:inst1|state[1]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.542      ;
; 0.457  ; controller:inst1|state[2]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.609      ;
; 0.462  ; controller:inst1|state[1]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.614      ;
; 0.463  ; controller:inst1|state[1]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.475  ; controller:inst1|state[2]       ; controller:inst1|state[3] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.627      ;
; 0.525  ; controller:inst1|state[1]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.677      ;
; 0.572  ; controller:inst1|state[3]       ; controller:inst1|state[1] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.695  ; controller:inst1|state[3]       ; controller:inst1|state[2] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.847      ;
; 0.706  ; controller:inst1|state[3]       ; controller:inst1|state[0] ; Clock                     ; Clock       ; 0.000        ; 0.000      ; 0.858      ;
; 1.118  ; controller:inst1|instruction[1] ; controller:inst1|state[1] ; SW0                       ; Clock       ; 0.000        ; -0.980     ; 0.290      ;
; 1.234  ; controller:inst1|instruction[3] ; controller:inst1|state[3] ; SW0                       ; Clock       ; 0.000        ; -0.977     ; 0.409      ;
; 1.274  ; controller:inst1|instruction[2] ; controller:inst1|state[2] ; SW0                       ; Clock       ; 0.000        ; -0.979     ; 0.447      ;
; 1.284  ; controller:inst1|instruction[0] ; controller:inst1|state[0] ; SW0                       ; Clock       ; 0.000        ; -0.976     ; 0.460      ;
+--------+---------------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW0'                                                                                                     ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; 0.000        ; 2.210      ; 1.320      ;
; -0.884 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; 0.000        ; 2.211      ; 1.327      ;
; -0.881 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; 0.000        ; 2.213      ; 1.332      ;
; -0.874 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; 0.000        ; 2.214      ; 1.340      ;
; -0.390 ; SW0       ; controller:inst1|instruction[0] ; SW0          ; SW0         ; -0.500       ; 2.210      ; 1.320      ;
; -0.384 ; SW0       ; controller:inst1|instruction[3] ; SW0          ; SW0         ; -0.500       ; 2.211      ; 1.327      ;
; -0.381 ; SW0       ; controller:inst1|instruction[2] ; SW0          ; SW0         ; -0.500       ; 2.213      ; 1.332      ;
; -0.374 ; SW0       ; controller:inst1|instruction[1] ; SW0          ; SW0         ; -0.500       ; 2.214      ; 1.340      ;
+--------+-----------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW0'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW0   ; Rise       ; SW0                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; SW0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; SW0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[1] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; controller:inst1|instruction[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; controller:inst1|instruction[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|Mux16~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|Mux16~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[0]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[0]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[1]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[1]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW0   ; Rise       ; inst1|instruction[3]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW0   ; Rise       ; inst1|instruction[3]|datac      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; controller:inst1|state[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; controller:inst1|state[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|state[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|state[3]|clk        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:inst1|state[0]'                                                                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[5]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[7]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[8]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; controller:inst1|S[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|Mux14~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[5]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[7]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[8]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|S[9]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst1|state[0] ; Rise       ; inst1|state[0]|regout         ;
+-------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; SW0        ; -0.466 ; -0.466 ; Rise       ; SW0             ;
; SW1       ; SW0        ; -0.536 ; -0.536 ; Rise       ; SW0             ;
; SW2       ; SW0        ; -0.463 ; -0.463 ; Rise       ; SW0             ;
; SW3       ; SW0        ; 0.053  ; 0.053  ; Rise       ; SW0             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; SW0        ; 0.890 ; 0.890 ; Rise       ; SW0             ;
; SW1       ; SW0        ; 0.957 ; 0.957 ; Rise       ; SW0             ;
; SW2       ; SW0        ; 0.982 ; 0.982 ; Rise       ; SW0             ;
; SW3       ; SW0        ; 0.336 ; 0.336 ; Rise       ; SW0             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0       ; Clock                     ; 4.899 ; 4.899 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 4.461 ; 4.461 ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 5.626 ; 5.626 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 5.677 ; 5.677 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 5.708 ; 5.708 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 4.883 ; 4.883 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 4.788 ; 4.788 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;       ; 4.122 ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 4.196 ;       ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 3.375 ;       ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.938 ; 3.938 ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 3.893 ; 3.893 ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 3.860 ; 3.860 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 3.822 ; 3.822 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 4.094 ; 4.094 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 3.865 ; 3.865 ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 3.965 ; 3.965 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.944 ; 3.944 ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 4.008 ; 4.008 ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 3.665 ; 3.665 ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 3.818 ; 3.818 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.957 ; 3.957 ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 4.122 ;       ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;       ; 4.196 ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;       ; 3.375 ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0       ; Clock                     ; 4.739 ; 4.739 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 4.292 ; 4.292 ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 5.464 ; 5.464 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 5.520 ; 5.520 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 5.539 ; 5.539 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 4.713 ; 4.713 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 4.630 ; 4.630 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;       ; 4.122 ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 4.196 ;       ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 3.375 ;       ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.938 ; 3.938 ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 3.893 ; 3.893 ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 3.860 ; 3.860 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 3.822 ; 3.822 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 4.094 ; 4.094 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 3.865 ; 3.865 ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 3.965 ; 3.965 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.944 ; 3.944 ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 4.008 ; 4.008 ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 3.665 ; 3.665 ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 3.818 ; 3.818 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.957 ; 3.957 ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 4.122 ;       ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;       ; 4.196 ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;       ; 3.375 ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -1.852  ; -2.554  ; N/A      ; N/A     ; -1.631              ;
;  Clock                     ; -1.852  ; -2.349  ; N/A      ; N/A     ; -1.469              ;
;  SW0                       ; 0.347   ; -1.044  ; N/A      ; N/A     ; -1.631              ;
;  controller:inst1|state[0] ; -0.705  ; -2.554  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS            ; -11.694 ; -30.711 ; 0.0      ; 0.0     ; -7.988              ;
;  Clock                     ; -6.716  ; -5.800  ; N/A      ; N/A     ; -6.357              ;
;  SW0                       ; 0.000   ; -4.145  ; N/A      ; N/A     ; -1.631              ;
;  controller:inst1|state[0] ; -4.978  ; -20.766 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW0       ; SW0        ; 0.153  ; 0.153  ; Rise       ; SW0             ;
; SW1       ; SW0        ; -0.037 ; -0.037 ; Rise       ; SW0             ;
; SW2       ; SW0        ; 0.171  ; 0.171  ; Rise       ; SW0             ;
; SW3       ; SW0        ; 1.383  ; 1.383  ; Rise       ; SW0             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW0       ; SW0        ; 1.044 ; 1.044 ; Rise       ; SW0             ;
; SW1       ; SW0        ; 1.227 ; 1.227 ; Rise       ; SW0             ;
; SW2       ; SW0        ; 1.334 ; 1.334 ; Rise       ; SW0             ;
; SW3       ; SW0        ; 0.336 ; 0.336 ; Rise       ; SW0             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; HX0       ; Clock                     ; 10.974 ; 10.974 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 9.624  ; 9.624  ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 12.443 ; 12.443 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 12.719 ; 12.719 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 12.665 ; 12.665 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 10.859 ; 10.859 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 10.606 ; 10.606 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;        ; 9.275  ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 9.519  ;        ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 7.682  ;        ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 8.194  ; 8.194  ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 7.966  ; 7.966  ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 7.925  ; 7.925  ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 7.886  ; 7.886  ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 8.397  ; 8.397  ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 7.915  ; 7.915  ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 8.074  ; 8.074  ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 8.176  ; 8.176  ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 8.277  ; 8.277  ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 7.487  ; 7.487  ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 7.868  ; 7.868  ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 8.192  ; 8.192  ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 7.831  ; 7.831  ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 6.442  ; 6.442  ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 9.275  ;        ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 9.549  ; 9.549  ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;        ; 9.519  ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;        ; 7.682  ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 7.435  ; 7.435  ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; HX0       ; Clock                     ; 4.739 ; 4.739 ; Rise       ; Clock                     ;
; HX1       ; Clock                     ; 4.292 ; 4.292 ; Rise       ; Clock                     ;
; HX2       ; Clock                     ; 5.464 ; 5.464 ; Rise       ; Clock                     ;
; HX3       ; Clock                     ; 5.520 ; 5.520 ; Rise       ; Clock                     ;
; HX4       ; Clock                     ; 5.539 ; 5.539 ; Rise       ; Clock                     ;
; HX5       ; Clock                     ; 4.713 ; 4.713 ; Rise       ; Clock                     ;
; HX6       ; Clock                     ; 4.630 ; 4.630 ; Rise       ; Clock                     ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Rise       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Rise       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ;       ; 4.122 ; Rise       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Rise       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ; 4.196 ;       ; Rise       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ; 3.375 ;       ; Rise       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Rise       ; controller:inst1|state[0] ;
; Sig0      ; controller:inst1|state[0] ; 3.938 ; 3.938 ; Rise       ; controller:inst1|state[0] ;
; Sig1      ; controller:inst1|state[0] ; 3.893 ; 3.893 ; Rise       ; controller:inst1|state[0] ;
; Sig2      ; controller:inst1|state[0] ; 3.860 ; 3.860 ; Rise       ; controller:inst1|state[0] ;
; Sig3      ; controller:inst1|state[0] ; 3.822 ; 3.822 ; Rise       ; controller:inst1|state[0] ;
; Sig4      ; controller:inst1|state[0] ; 4.094 ; 4.094 ; Rise       ; controller:inst1|state[0] ;
; Sig5      ; controller:inst1|state[0] ; 3.865 ; 3.865 ; Rise       ; controller:inst1|state[0] ;
; Sig7      ; controller:inst1|state[0] ; 3.965 ; 3.965 ; Rise       ; controller:inst1|state[0] ;
; Sig8      ; controller:inst1|state[0] ; 3.944 ; 3.944 ; Rise       ; controller:inst1|state[0] ;
; Sig9      ; controller:inst1|state[0] ; 4.008 ; 4.008 ; Rise       ; controller:inst1|state[0] ;
; Sig10     ; controller:inst1|state[0] ; 3.665 ; 3.665 ; Rise       ; controller:inst1|state[0] ;
; Sig11     ; controller:inst1|state[0] ; 3.818 ; 3.818 ; Rise       ; controller:inst1|state[0] ;
; Sig42     ; controller:inst1|state[0] ; 3.957 ; 3.957 ; Rise       ; controller:inst1|state[0] ;
; HX0       ; controller:inst1|state[0] ; 3.401 ; 3.401 ; Fall       ; controller:inst1|state[0] ;
; HX1       ; controller:inst1|state[0] ; 2.951 ; 2.951 ; Fall       ; controller:inst1|state[0] ;
; HX2       ; controller:inst1|state[0] ; 4.122 ;       ; Fall       ; controller:inst1|state[0] ;
; HX3       ; controller:inst1|state[0] ; 4.181 ; 4.181 ; Fall       ; controller:inst1|state[0] ;
; HX4       ; controller:inst1|state[0] ;       ; 4.196 ; Fall       ; controller:inst1|state[0] ;
; HX5       ; controller:inst1|state[0] ;       ; 3.375 ; Fall       ; controller:inst1|state[0] ;
; HX6       ; controller:inst1|state[0] ; 3.290 ; 3.290 ; Fall       ; controller:inst1|state[0] ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; Clock                     ; Clock                     ; 15       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; Clock                     ; 5        ; 5        ; 0        ; 0        ;
; SW0                       ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|state[0] ; 26       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|state[0] ; 9        ; 9        ; 0        ; 0        ;
; SW0                       ; SW0                       ; 4        ; 4        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; Clock                     ; Clock                     ; 15       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; Clock                     ; 5        ; 5        ; 0        ; 0        ;
; SW0                       ; Clock                     ; 4        ; 0        ; 0        ; 0        ;
; Clock                     ; controller:inst1|state[0] ; 26       ; 0        ; 0        ; 0        ;
; controller:inst1|state[0] ; controller:inst1|state[0] ; 9        ; 9        ; 0        ; 0        ;
; SW0                       ; SW0                       ; 4        ; 4        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 08 13:51:07 2015
Info: Command: quartus_sta COutput -c COutput
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'COutput.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name SW0 SW0
    Info (332105): create_clock -period 1.000 -name controller:inst1|state[0] controller:inst1|state[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|Mux14~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.852
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.852        -6.716 Clock 
    Info (332119):    -0.705        -4.978 controller:inst1|state[0] 
    Info (332119):     0.347         0.000 SW0 
Info (332146): Worst-case hold slack is -2.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.554       -20.766 controller:inst1|state[0] 
    Info (332119):    -2.349        -5.800 Clock 
    Info (332119):    -1.044        -4.145 SW0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -1.631 SW0 
    Info (332119):    -1.469        -6.357 Clock 
    Info (332119):     0.500         0.000 controller:inst1|state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst1|Mux14~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.404        -1.390 Clock 
    Info (332119):     0.582         0.000 controller:inst1|state[0] 
    Info (332119):     0.966         0.000 SW0 
Info (332146): Worst-case hold slack is -1.449
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.449       -12.470 controller:inst1|state[0] 
    Info (332119):    -1.160        -3.454 Clock 
    Info (332119):    -0.890        -3.529 SW0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 SW0 
    Info (332119):    -1.222        -5.222 Clock 
    Info (332119):     0.500         0.000 controller:inst1|state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 389 megabytes
    Info: Processing ended: Tue Dec 08 13:51:10 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


