HW_DEVICE=atmega328p
hw_syshz=16000000
COUNTER=hw_counter0
CLKDIV=64
COUNTMODE=loop_up
COMPARE=compare0


build/out.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  0000010c  000001a0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000010c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  000001a0  2**0
                  ALLOC
  3 .stab         00001020  00000000  00000000  000001a0  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      00002358  00000000  00000000  000011c0  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .comment      00000011  00000000  00000000  00003518  2**0
                  CONTENTS, READONLY

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 48 00 	jmp	0x90	; 0x90 <__vector_16>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b1 07       	cpc	r27, r17
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 78 00 	call	0xf0	; 0xf0 <main>
  88:	0c 94 84 00 	jmp	0x108	; 0x108 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <__vector_16>:
 *    Phase 1: decrease duty cycle from 255 to 0 (use ~duty)
 *    Phase 2: off
 *    Phase 3: off
 */
HW_ISR( COUNTER, overflow )
{
  90:	1f 92       	push	r1
  92:	0f 92       	push	r0
  94:	0f b6       	in	r0, 0x3f	; 63
  96:	0f 92       	push	r0
  98:	11 24       	eor	r1, r1
  9a:	8f 93       	push	r24
  9c:	9f 93       	push	r25
  static uint8_t        duty ;
  static uint8_t        phase ;

  if ( phase == 0 )
  9e:	90 91 01 01 	lds	r25, 0x0101
  a2:	80 91 00 01 	lds	r24, 0x0100
  a6:	99 23       	and	r25, r25
  a8:	19 f0       	breq	.+6      	; 0xb0 <__vector_16+0x20>
    hw_write( hw_sub(COUNTER,COMPARE), duty );
  else if ( phase == 1 )
  aa:	91 30       	cpi	r25, 0x01	; 1
  ac:	11 f4       	brne	.+4      	; 0xb2 <__vector_16+0x22>
    hw_write( hw_sub(COUNTER,COMPARE), ~duty );
  ae:	80 95       	com	r24

    if ( rm == 0 )
      /*
       *  Nothing to be read, just write the new value
       */
      *p = v ;
  b0:	87 bd       	out	0x27, r24	; 39

  duty++ ;
  b2:	80 91 00 01 	lds	r24, 0x0100
  b6:	8f 5f       	subi	r24, 0xFF	; 255
  b8:	80 93 00 01 	sts	0x0100, r24

  if ( duty==0 ) {
  bc:	81 11       	cpse	r24, r1
  be:	11 c0       	rjmp	.+34     	; 0xe2 <__vector_16+0x52>
    phase = (phase + 1) & 3 ;
  c0:	80 91 01 01 	lds	r24, 0x0101
  c4:	8f 5f       	subi	r24, 0xFF	; 255
  c6:	83 70       	andi	r24, 0x03	; 3
  c8:	80 93 01 01 	sts	0x0101, r24
     *  is only loose checking against the arguments provided and the generated
     *  code will probably have to read the hardware to retrieve unknown bit
     *  values.
     */
    if ( hw_streq(HW_QUOTE(COUNTMODE),"loop_up") ) {
      if ( phase == 2 )
  cc:	82 30       	cpi	r24, 0x02	; 2
  ce:	19 f4       	brne	.+6      	; 0xd6 <__vector_16+0x46>
#else
      /*  FIX
       */
      uint8_t sm = wm & v ;     /* what has to be set     */
      uint8_t cm = wm & (~v) ;  /* what has to be cleared */
      *p = (*p & ~cm) | sm ;
  d0:	84 b5       	in	r24, 0x24	; 36
  d2:	8f 73       	andi	r24, 0x3F	; 63
  d4:	05 c0       	rjmp	.+10     	; 0xe0 <__vector_16+0x50>
        hw_config( hw_sub(COUNTER,COMPARE), output, disconnected );
      else if ( phase == 0 )
  d6:	81 11       	cpse	r24, r1
  d8:	04 c0       	rjmp	.+8      	; 0xe2 <__vector_16+0x52>
  da:	84 b5       	in	r24, 0x24	; 36
  dc:	8f 7b       	andi	r24, 0xBF	; 191
  de:	80 68       	ori	r24, 0x80	; 128
  e0:	84 bd       	out	0x24, r24	; 36
        hw_config( hw_sub(COUNTER,COMPARE), output, set_at_bottom_clear_on_match );
    }
  }
}
  e2:	9f 91       	pop	r25
  e4:	8f 91       	pop	r24
  e6:	0f 90       	pop	r0
  e8:	0f be       	out	0x3f, r0	; 63
  ea:	0f 90       	pop	r0
  ec:	1f 90       	pop	r1
  ee:	18 95       	reti

000000f0 <main>:
     */
    r->ovalue = ((r->ovalue & ~wm) | (r->mvalue & wm)) & ~rfm ;

    /*  Write new value
     */
    *p = r->ovalue | (rfm & r->mmask & r->mvalue) ;
  f0:	81 e0       	ldi	r24, 0x01	; 1
  f2:	83 bf       	out	0x33, r24	; 51
      /*
       *  Just 1 bit to be modified at C address < 0x40 (ASM address < 0x20): use
       *  instruction CBI or SBI
       */
      if ( wm & r->mvalue )
	*p |= wm ; /* sbi */
  f4:	56 9a       	sbi	0x0a, 6	; 10
     */
    r->ovalue = ((r->ovalue & ~wm) | (r->mvalue & wm)) & ~rfm ;

    /*  Write new value
     */
    *p = r->ovalue | (rfm & r->mmask & r->mvalue) ;
  f6:	93 e8       	ldi	r25, 0x83	; 131
  f8:	94 bd       	out	0x24, r25	; 36
  fa:	93 e0       	ldi	r25, 0x03	; 3
  fc:	95 bd       	out	0x25, r25	; 37
  fe:	80 93 6e 00 	sts	0x006E, r24

  /*  Write this configuration into the hardware
   */
  hwa_commit();

  hw_enable_interrupts();
 102:	78 94       	sei

  for(;;)
    hw_sleep();
 104:	88 95       	sleep
 106:	fe cf       	rjmp	.-4      	; 0x104 <main+0x14>

00000108 <_exit>:
 108:	f8 94       	cli

0000010a <__stop_program>:
 10a:	ff cf       	rjmp	.-2      	; 0x10a <__stop_program>
