/*
 * PIE_RegisterDefines_PIEIER2.h
 *
 *  Created on: 12 mar. 2021
 *      Author: vyldram
 */

#ifndef XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER2_H_
#define XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER2_H_

#include <xUtils/Standard/Standard.h>

/********************************************************************************************/
/************************************* PIEIER2 ***********************************************/
/********************************************************************************************/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM1_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_R_PIE_EPWM1_TZ_BIT    (0U)
#define PIE_PIEIER2_R_PIE_EPWM1_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM1_TZ_ENA    ((uint16_t) 0x0001U)

#define PIE_PIEIER2_PIE_EPWM1_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM1_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM1_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM2_TZ_MASK    ((uint16_t) 0x0002U)
#define PIE_PIEIER2_R_PIE_EPWM2_TZ_BIT    (1U)
#define PIE_PIEIER2_R_PIE_EPWM2_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM2_TZ_ENA    ((uint16_t) 0x0002U)

#define PIE_PIEIER2_PIE_EPWM2_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM2_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM2_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM3_TZ_MASK    ((uint16_t) 0x0004U)
#define PIE_PIEIER2_R_PIE_EPWM3_TZ_BIT    (2U)
#define PIE_PIEIER2_R_PIE_EPWM3_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM3_TZ_ENA    ((uint16_t) 0x0004U)

#define PIE_PIEIER2_PIE_EPWM3_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM3_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM3_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM4_TZ_MASK    ((uint16_t) 0x0008U)
#define PIE_PIEIER2_R_PIE_EPWM4_TZ_BIT    (3U)
#define PIE_PIEIER2_R_PIE_EPWM4_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM4_TZ_ENA    ((uint16_t) 0x0008U)

#define PIE_PIEIER2_PIE_EPWM4_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM4_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM4_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM5_TZ_MASK    ((uint16_t) 0x0010U)
#define PIE_PIEIER2_R_PIE_EPWM5_TZ_BIT    (4U)
#define PIE_PIEIER2_R_PIE_EPWM5_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM5_TZ_ENA    ((uint16_t) 0x0010U)

#define PIE_PIEIER2_PIE_EPWM5_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM5_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM5_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM6_TZ_MASK    ((uint16_t) 0x0020U)
#define PIE_PIEIER2_R_PIE_EPWM6_TZ_BIT    (5U)
#define PIE_PIEIER2_R_PIE_EPWM6_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM6_TZ_ENA    ((uint16_t) 0x0020U)

#define PIE_PIEIER2_PIE_EPWM6_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM6_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM6_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM7_TZ_MASK    ((uint16_t) 0x0040U)
#define PIE_PIEIER2_R_PIE_EPWM7_TZ_BIT    (6U)
#define PIE_PIEIER2_R_PIE_EPWM7_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM7_TZ_ENA    ((uint16_t) 0x0040U)

#define PIE_PIEIER2_PIE_EPWM7_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM7_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM7_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM8_TZ_MASK    ((uint16_t) 0x0080U)
#define PIE_PIEIER2_R_PIE_EPWM8_TZ_BIT    (7U)
#define PIE_PIEIER2_R_PIE_EPWM8_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM8_TZ_ENA    ((uint16_t) 0x0080U)

#define PIE_PIEIER2_PIE_EPWM8_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM8_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM8_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM9_TZ_MASK    ((uint16_t) 0x0100U)
#define PIE_PIEIER2_R_PIE_EPWM9_TZ_BIT    (8U)
#define PIE_PIEIER2_R_PIE_EPWM9_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM9_TZ_ENA    ((uint16_t) 0x0100U)

#define PIE_PIEIER2_PIE_EPWM9_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM9_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM9_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM10_TZ_MASK    ((uint16_t) 0x0200U)
#define PIE_PIEIER2_R_PIE_EPWM10_TZ_BIT    (9U)
#define PIE_PIEIER2_R_PIE_EPWM10_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM10_TZ_ENA    ((uint16_t) 0x0200U)

#define PIE_PIEIER2_PIE_EPWM10_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM10_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM10_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM11_TZ_MASK    ((uint16_t) 0x0400U)
#define PIE_PIEIER2_R_PIE_EPWM11_TZ_BIT    (10U)
#define PIE_PIEIER2_R_PIE_EPWM11_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM11_TZ_ENA    ((uint16_t) 0x0400U)

#define PIE_PIEIER2_PIE_EPWM11_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM11_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM11_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_EPWM12_TZ_MASK    ((uint16_t) 0x0800U)
#define PIE_PIEIER2_R_PIE_EPWM12_TZ_BIT    (11U)
#define PIE_PIEIER2_R_PIE_EPWM12_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_EPWM12_TZ_ENA    ((uint16_t) 0x0800U)

#define PIE_PIEIER2_PIE_EPWM12_TZ_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_EPWM12_TZ_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_EPWM12_TZ_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_RES140_MASK    ((uint16_t) 0x1000U)
#define PIE_PIEIER2_R_PIE_RES140_BIT    (12U)
#define PIE_PIEIER2_R_PIE_RES140_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_RES140_ENA    ((uint16_t) 0x1000U)

#define PIE_PIEIER2_PIE_RES140_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_RES140_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_RES140_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_RES141_MASK    ((uint16_t) 0x2000U)
#define PIE_PIEIER2_R_PIE_RES141_BIT    (13U)
#define PIE_PIEIER2_R_PIE_RES141_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_RES141_ENA    ((uint16_t) 0x2000U)

#define PIE_PIEIER2_PIE_RES141_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_RES141_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_RES141_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_RES142_MASK    ((uint16_t) 0x4000U)
#define PIE_PIEIER2_R_PIE_RES142_BIT    (14U)
#define PIE_PIEIER2_R_PIE_RES142_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_RES142_ENA    ((uint16_t) 0x4000U)

#define PIE_PIEIER2_PIE_RES142_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_RES142_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_RES142_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER2_R_PIE_RES143_MASK    ((uint16_t) 0x8000U)
#define PIE_PIEIER2_R_PIE_RES143_BIT    (15U)
#define PIE_PIEIER2_R_PIE_RES143_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_R_PIE_RES143_ENA    ((uint16_t) 0x8000U)

#define PIE_PIEIER2_PIE_RES143_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER2_PIE_RES143_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER2_PIE_RES143_ENA    ((uint16_t) 0x0001U)
/*----------*/


#endif /* XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER2_H_ */
