#Substrate Graph
# noVertices
30
# noArcs
88
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 418 418 1
2 274 274 0
3 261 261 1
4 150 150 0
5 318 318 1
6 616 616 1
7 150 150 0
8 243 243 1
9 125 125 0
10 125 125 0
11 150 150 0
12 125 125 0
13 37 37 0
14 261 261 1
15 150 150 0
16 298 298 1
17 261 261 1
18 487 487 1
19 279 279 1
20 261 261 1
21 373 373 1
22 125 125 0
23 274 274 0
24 455 455 1
25 279 279 1
26 442 442 1
27 125 125 0
28 125 125 0
29 274 274 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 2 50
3 4 2 75
3 5 1 93
3 6 7 93
7 8 1 75
7 6 1 75
5 9 2 75
5 10 29 75
5 3 1 93
5 4 2 75
11 8 1 75
11 6 1 75
13 6 1 37
14 15 1 75
14 16 7 93
14 17 15 93
15 17 15 75
15 14 1 75
8 7 1 75
8 6 1 93
8 11 1 75
17 15 15 75
17 19 1 93
17 14 15 93
19 6 2 93
19 20 8 93
19 17 1 93
20 21 11 93
20 22 3 75
20 19 8 93
25 24 4 93
25 21 1 93
25 26 2 93
9 10 29 50
9 5 2 75
12 27 1 50
12 6 8 75
27 6 8 75
27 12 1 50
16 1 1 93
16 2 1 112
16 14 7 93
4 3 2 75
4 5 2 75
1 24 1 125
1 16 1 93
1 0 2 75
1 18 1 125
10 9 29 50
10 5 29 75
2 16 1 112
2 0 2 50
2 18 1 112
21 25 1 93
21 28 1 75
21 29 1 112
21 20 11 93
23 24 4 112
23 26 1 112
23 22 11 50
26 25 2 93
26 29 2 112
26 23 1 112
26 18 4 125
22 23 11 50
22 20 3 75
24 25 4 93
24 1 1 125
24 23 4 112
24 18 1 125
29 21 1 112
29 28 1 50
29 26 2 112
18 24 1 125
18 1 1 125
18 2 1 112
18 26 4 125
28 21 1 75
28 29 1 50
6 3 7 93
6 7 1 75
6 8 1 93
6 11 1 75
6 13 1 37
6 19 2 93
6 12 8 75
6 27 8 75
