# 总述
loongarch架构（龙架构）龙芯架构具有 RISC 指令架构的典型特征。它的指令长度固定且编码格式规整,绝大多数指令只有两个源操作数和一个目的操作数,采用 load/store 架构,即仅有 load/store 访存指令可以访问内存,其它指令的操作对象均是处理器核内部的寄存器或指令码中的立即数。

## 特权集架构
龙芯架构特权集使用4级，从PLV0 至 PLV3 。其中PLV0 表示核心态 ，一般使用PLV3表示用户态。从PLV1 至PLV3 的级别都不能执行**特权访问指令**，3者的区别体现在MMU映射地址翻译模式下权限不同。

PLV0级别可以对CSR（控制寄存器）进行读写操作，包括通用CSR，IOCSR，TLB和Cache的管理等。

IOCSR（IO控制寄存器）采用独立寻址空间，采用小尾端存储格式，采用直接地址映射方式，物理地址等于逻辑地址。

## 存储管理系统
系统软件可以通过 CPUCFG 读取配置字 0x1 的 PALEN 域来确定 PALEN 的具体值。
龙芯架构的虚拟地址空间是线性平整的，每个进程使用的空间连续且没有间隙。

## 中断控制系统

龙芯系统采用 CSR.ERA存储异常指令响应地址，使用CSR.CRMD使 CPU 进入最高优先级，根据不同的异常类型执行异常响应。

龙芯指令系统支持中断线的中断传递机制，通过 CSR.CRMD使能位管理局部中断和全局中断。龙芯架构采用固定中断优先级仲裁机制，通过csrxchg指令设置 IE。