# Лабораторная работа №8: Аппаратная реализация на Verilog HDL с помощью САПР QUARTUS усовершенствованного (параметризированного) алгоритма, выданного ранее. Сдача отчёта.<br><br><br>


## Теоретическая часть:<br>
### В данной лабораторной работе необходимо реализовать выданный преподавателем алгоритм на verilog и написать отчёт. В моём случае требовалось реализовать сортировку вставками. Фактически всё тоже что и в 5 лабе, но только на verilog.<br><br>

## Описание папок и файлов:<br>
### Lab8.vwf - временная диаграмма для тестирования корректности написаного алгоритма.<br>
### insertSort.v - сортировка вставками на verilog.<br><br>

## Требование к тестированию:<br>
### .v заливаем в Quartus, в assignment->device->general меняем название, на название модуля из файла. Компилируем и симулируем. Амосов требует пошагового тестирования, при котором выводящаяся в Quartus информация на каждом шаге сравнивается с заранее расчитанной последовательностью из отчёта.<br><br>

## Вопросы:<br>
### Вопросов опять не было.<br><br><br>
