Timing Analyzer report for ALU_olimp
Sat May 13 09:12:48 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'clk_div:clk_div|cnt[11]'
 14. Slow 1200mV 85C Model Hold: 'clk_div:clk_div|cnt[11]'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'
 25. Slow 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'
 35. Fast 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ALU_olimp                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLK                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                     ;
; clk_div:clk_div|cnt[11] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clk_div|cnt[11] } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
; 384.32 MHz ; 250.0 MHz       ; CLK                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 999.0 MHz  ; 402.09 MHz      ; clk_div:clk_div|cnt[11] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -1.602 ; -12.892       ;
; clk_div:clk_div|cnt[11] ; -0.001 ; -0.001        ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clk_div:clk_div|cnt[11] ; 0.453 ; 0.000         ;
; CLK                     ; 0.465 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; CLK                     ; -3.000 ; -26.792        ;
; clk_div:clk_div|cnt[11] ; -1.487 ; -2.974         ;
+-------------------------+--------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                          ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.602 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.522      ;
; -1.515 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.507 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.427      ;
; -1.491 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.411      ;
; -1.488 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.408      ;
; -1.460 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.380      ;
; -1.456 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.376      ;
; -1.426 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.346      ;
; -1.370 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.290      ;
; -1.369 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.289      ;
; -1.361 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.281      ;
; -1.345 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.265      ;
; -1.342 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.262      ;
; -1.342 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.262      ;
; -1.314 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.234      ;
; -1.314 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.234      ;
; -1.310 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.230      ;
; -1.284 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.204      ;
; -1.280 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.200      ;
; -1.229 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.500        ; 2.521      ; 4.502      ;
; -1.224 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.144      ;
; -1.223 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.143      ;
; -1.216 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.136      ;
; -1.215 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.135      ;
; -1.200 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.120      ;
; -1.199 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.119      ;
; -1.196 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.116      ;
; -1.196 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.116      ;
; -1.168 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.088      ;
; -1.168 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.088      ;
; -1.165 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.085      ;
; -1.164 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.084      ;
; -1.138 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.058      ;
; -1.138 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.058      ;
; -1.134 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 2.054      ;
; -1.078 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.998      ;
; -1.077 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.997      ;
; -1.070 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.990      ;
; -1.070 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.990      ;
; -1.069 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.989      ;
; -1.054 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.974      ;
; -1.054 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.974      ;
; -1.053 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.973      ;
; -1.050 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.970      ;
; -1.050 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.970      ;
; -1.032 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 1.000        ; 2.521      ; 4.805      ;
; -1.022 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.942      ;
; -1.022 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.942      ;
; -1.019 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.939      ;
; -1.019 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.939      ;
; -1.018 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.938      ;
; -0.992 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.912      ;
; -0.992 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.912      ;
; -0.989 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.909      ;
; -0.988 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.908      ;
; -0.932 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.852      ;
; -0.931 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.851      ;
; -0.924 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.844      ;
; -0.924 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.844      ;
; -0.924 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.844      ;
; -0.923 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.843      ;
; -0.908 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.828      ;
; -0.908 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.828      ;
; -0.908 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.828      ;
; -0.907 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.827      ;
; -0.904 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.824      ;
; -0.904 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.824      ;
; -0.348 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.268      ;
; -0.347 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.267      ;
; -0.339 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.259      ;
; -0.339 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.259      ;
; -0.339 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.259      ;
; -0.338 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.258      ;
; -0.323 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.243      ;
; -0.323 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.243      ;
; -0.321 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.241      ;
; -0.321 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.241      ;
; -0.320 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 1.240      ;
; 0.062  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 1.000        ; -0.081     ; 0.858      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                                                        ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.001 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.081     ; 0.921      ;
; 0.062  ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.081     ; 0.858      ;
+--------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.453 ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.081      ; 0.802      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                          ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.465 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.737 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.757 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.051      ;
; 1.092 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.395      ;
; 1.108 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.404      ;
; 1.223 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.516      ;
; 1.224 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.517      ;
; 1.224 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.517      ;
; 1.232 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.525      ;
; 1.233 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.526      ;
; 1.233 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.526      ;
; 1.239 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.534      ;
; 1.242 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.535      ;
; 1.242 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.535      ;
; 1.248 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.543      ;
; 1.251 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.544      ;
; 1.363 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.656      ;
; 1.364 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.657      ;
; 1.364 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.657      ;
; 1.369 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.000        ; 2.617      ; 4.489      ;
; 1.372 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.665      ;
; 1.373 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.666      ;
; 1.373 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.666      ;
; 1.379 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.672      ;
; 1.380 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.674      ;
; 1.382 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.675      ;
; 1.388 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.683      ;
; 1.391 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.684      ;
; 1.503 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.796      ;
; 1.504 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.797      ;
; 1.512 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.805      ;
; 1.513 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.806      ;
; 1.519 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.812      ;
; 1.520 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.813      ;
; 1.521 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.814      ;
; 1.528 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.822      ;
; 1.530 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.823      ;
; 1.575 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; -0.500       ; 2.617      ; 4.195      ;
; 1.643 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.936      ;
; 1.652 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.945      ;
; 1.659 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.952      ;
; 1.661 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.954      ;
; 1.668 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.961      ;
; 1.670 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.081      ; 1.963      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                          ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
; 431.22 MHz  ; 250.0 MHz       ; CLK                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1102.54 MHz ; 402.09 MHz      ; clk_div:clk_div|cnt[11] ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -1.319 ; -10.510       ;
; clk_div:clk_div|cnt[11] ; 0.093  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clk_div:clk_div|cnt[11] ; 0.402 ; 0.000         ;
; CLK                     ; 0.416 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -3.000 ; -26.792       ;
; clk_div:clk_div|cnt[11] ; -1.487 ; -2.974        ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                           ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.319 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.248      ;
; -1.244 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.239 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.168      ;
; -1.239 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.168      ;
; -1.232 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.161      ;
; -1.197 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.126      ;
; -1.193 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.122      ;
; -1.154 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.083      ;
; -1.118 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.047      ;
; -1.114 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.043      ;
; -1.114 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.043      ;
; -1.113 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.042      ;
; -1.113 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.042      ;
; -1.106 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.035      ;
; -1.071 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.000      ;
; -1.071 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 2.000      ;
; -1.067 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.050 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 1.000        ; 2.320      ; 4.602      ;
; -1.032 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.961      ;
; -1.028 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.957      ;
; -0.993 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.922      ;
; -0.992 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.921      ;
; -0.988 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.917      ;
; -0.988 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.917      ;
; -0.987 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.916      ;
; -0.987 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.916      ;
; -0.982 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.911      ;
; -0.980 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.909      ;
; -0.972 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.500        ; 2.320      ; 4.024      ;
; -0.945 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.874      ;
; -0.945 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.874      ;
; -0.942 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.871      ;
; -0.941 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.870      ;
; -0.906 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.835      ;
; -0.906 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.835      ;
; -0.902 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.831      ;
; -0.867 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.796      ;
; -0.867 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.796      ;
; -0.866 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.795      ;
; -0.862 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.791      ;
; -0.862 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.791      ;
; -0.861 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.790      ;
; -0.861 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.790      ;
; -0.856 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.785      ;
; -0.855 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.784      ;
; -0.854 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.783      ;
; -0.819 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.748      ;
; -0.819 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.748      ;
; -0.816 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.745      ;
; -0.815 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.744      ;
; -0.815 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.744      ;
; -0.780 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.709      ;
; -0.780 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.709      ;
; -0.777 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.706      ;
; -0.776 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.705      ;
; -0.741 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.670      ;
; -0.741 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.670      ;
; -0.741 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.670      ;
; -0.740 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.669      ;
; -0.736 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.665      ;
; -0.736 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.665      ;
; -0.735 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.664      ;
; -0.735 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.664      ;
; -0.730 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.659      ;
; -0.729 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.658      ;
; -0.729 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.658      ;
; -0.728 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.657      ;
; -0.216 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.145      ;
; -0.215 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.144      ;
; -0.210 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.139      ;
; -0.209 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.138      ;
; -0.209 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.138      ;
; -0.208 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.137      ;
; -0.196 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.125      ;
; -0.196 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.125      ;
; -0.195 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.124      ;
; -0.194 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.123      ;
; -0.194 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 1.123      ;
; 0.159  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 1.000        ; -0.073     ; 0.770      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.093 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.837      ;
; 0.160 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.770      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                                                         ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.402 ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.737      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.416 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.684 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.709 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 1.005 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.008 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.011 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.020 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
; 1.024 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.292      ;
; 1.099 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.367      ;
; 1.099 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.367      ;
; 1.106 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.374      ;
; 1.106 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.374      ;
; 1.127 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.397      ;
; 1.130 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.398      ;
; 1.130 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.398      ;
; 1.133 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.401      ;
; 1.133 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.401      ;
; 1.142 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.410      ;
; 1.142 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.410      ;
; 1.146 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.414      ;
; 1.221 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.489      ;
; 1.228 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.496      ;
; 1.228 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.496      ;
; 1.249 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.519      ;
; 1.252 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.520      ;
; 1.255 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.523      ;
; 1.255 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.523      ;
; 1.264 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.532      ;
; 1.264 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.532      ;
; 1.268 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.536      ;
; 1.268 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.536      ;
; 1.343 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.611      ;
; 1.350 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.618      ;
; 1.371 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.639      ;
; 1.372 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.640      ;
; 1.373 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.641      ;
; 1.377 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; -0.500       ; 2.406      ; 3.748      ;
; 1.386 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.654      ;
; 1.386 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.654      ;
; 1.390 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.658      ;
; 1.436 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.000        ; 2.406      ; 4.307      ;
; 1.465 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.733      ;
; 1.493 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.761      ;
; 1.494 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.762      ;
; 1.495 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.763      ;
; 1.508 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.776      ;
; 1.512 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.073      ; 1.780      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -0.453 ; -0.621        ;
; clk_div:clk_div|cnt[11] ; 0.566  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clk_div:clk_div|cnt[11] ; 0.187 ; 0.000         ;
; CLK                     ; 0.193 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -3.000 ; -20.020       ;
; clk_div:clk_div|cnt[11] ; -1.000 ; -2.000        ;
+-------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                           ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.453 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.500        ; 1.146      ; 2.181      ;
; -0.142 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.092      ;
; -0.098 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.048      ;
; -0.078 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.028      ;
; -0.074 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.024      ;
; -0.068 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 1.018      ;
; -0.030 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.979      ;
; -0.014 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.964      ;
; -0.010 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.960      ;
; -0.006 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.956      ;
; 0.000  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.950      ;
; 0.038  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.911      ;
; 0.054  ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.892      ;
; 0.062  ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.888      ;
; 0.062  ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.888      ;
; 0.068  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.882      ;
; 0.106  ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.844      ;
; 0.106  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.844      ;
; 0.107  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.843      ;
; 0.122  ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.828      ;
; 0.122  ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.828      ;
; 0.126  ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.824      ;
; 0.126  ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.824      ;
; 0.129  ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.821      ;
; 0.130  ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.820      ;
; 0.130  ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.820      ;
; 0.135  ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.815      ;
; 0.136  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.814      ;
; 0.136  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.814      ;
; 0.136  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.814      ;
; 0.136  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.814      ;
; 0.174  ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.776      ;
; 0.174  ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.776      ;
; 0.174  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.776      ;
; 0.174  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.776      ;
; 0.174  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.776      ;
; 0.175  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.775      ;
; 0.203  ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.747      ;
; 0.204  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.746      ;
; 0.204  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.746      ;
; 0.268  ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 1.000        ; 1.146      ; 1.960      ;
; 0.409  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.541      ;
; 0.410  ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.410  ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.540      ;
; 0.419  ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.531      ;
; 0.419  ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.531      ;
; 0.421  ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.529      ;
; 0.422  ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.528      ;
; 0.422  ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.528      ;
; 0.591  ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 1.000        ; -0.037     ; 0.359      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                                                        ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.566 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.036     ; 0.385      ;
; 0.592 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.036     ; 0.359      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                                                         ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.187 ; seven_seg_disp:seven_seg_disp|i[1] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; seven_seg_disp:seven_seg_disp|i[0] ; seven_seg_disp:seven_seg_disp|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.036      ; 0.325      ;
+-------+------------------------------------+------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.193 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[0]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.293 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[1]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.421      ;
; 0.414 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; 0.000        ; 1.191      ; 1.824      ;
; 0.442 ; clk_div:clk_div|cnt[10] ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[2]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clk_div:clk_div|cnt[9]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[3]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.577      ;
; 0.505 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clk_div:clk_div|cnt[8]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.630      ;
; 0.518 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[4]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clk_div:clk_div|cnt[7]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[5]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.571 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.693      ;
; 0.574 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; clk_div:clk_div|cnt[6]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.696      ;
; 0.584 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[6]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.706      ;
; 0.587 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; clk_div:clk_div|cnt[5]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[7]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.709      ;
; 0.637 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.758      ;
; 0.638 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.759      ;
; 0.640 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.761      ;
; 0.641 ; clk_div:clk_div|cnt[4]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.762      ;
; 0.650 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.771      ;
; 0.650 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.771      ;
; 0.651 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[8]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.772      ;
; 0.653 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.774      ;
; 0.653 ; clk_div:clk_div|cnt[3]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.774      ;
; 0.654 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[9]  ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.775      ;
; 0.703 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.824      ;
; 0.706 ; clk_div:clk_div|cnt[2]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.827      ;
; 0.716 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.837      ;
; 0.717 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[10] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.838      ;
; 0.719 ; clk_div:clk_div|cnt[0]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.840      ;
; 0.720 ; clk_div:clk_div|cnt[1]  ; clk_div:clk_div|cnt[11] ; CLK                     ; CLK         ; 0.000        ; 0.037      ; 0.841      ;
; 1.128 ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; CLK         ; -0.500       ; 1.191      ; 2.038      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -1.602  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK                     ; -1.602  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:clk_div|cnt[11] ; -0.001  ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS          ; -12.893 ; 0.0   ; 0.0      ; 0.0     ; -29.766             ;
;  CLK                     ; -12.892 ; 0.000 ; N/A      ; N/A     ; -26.792             ;
;  clk_div:clk_div|cnt[11] ; -0.001  ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+--------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIG4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY_B[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_B[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_A[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY_A[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res_btn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; select[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DIG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DIG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DIG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DIG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; SEG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; SEG6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DIG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DIG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DIG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DIG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; SEG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SEG6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DIG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SEG3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 77       ; 0        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11] ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 3        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 77       ; 0        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11] ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 3        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLK                     ; CLK                     ; Base ; Constrained ;
; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY_A[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_A[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_B[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_B[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; res_btn    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DIG1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY_A[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_A[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_B[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY_B[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; res_btn    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DIG1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DIG4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEG5        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Sat May 13 09:12:46 2023
Info: Command: quartus_sta ALU_olimp -c ALU_olimp
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_olimp.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clk_div:clk_div|cnt[11] clk_div:clk_div|cnt[11]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.602             -12.892 CLK 
    Info (332119):    -0.001              -0.001 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.465               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.792 CLK 
    Info (332119):    -1.487              -2.974 clk_div:clk_div|cnt[11] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.319
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.319             -10.510 CLK 
    Info (332119):     0.093               0.000 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.416               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.792 CLK 
    Info (332119):    -1.487              -2.974 clk_div:clk_div|cnt[11] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.453              -0.621 CLK 
    Info (332119):     0.566               0.000 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.193               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.020 CLK 
    Info (332119):    -1.000              -2.000 clk_div:clk_div|cnt[11] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4807 megabytes
    Info: Processing ended: Sat May 13 09:12:48 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


