---
layout:     post   				    # 使用的布局（不需要改）
title:      XDMA概念介绍 				# 标题 
subtitle:   vivado环境下创建 #副标题
date:       2019-03-07 				# 时间
author:     LC 						# 作者
header-img: img/post-bg-2015.jpg 	#这篇文章标题背景图片
catalog: true 						# 是否归档
tags:								#标签
    - pcie
---

# 一、PCIE的相关IP介绍

在以前大多时候开发，我们都会选择这个`7 Series FPGAs Integrated Block for PCI Express`这个IP进行PCIE的开发，通过建立IP，打开example design工程之后，直接就是PCIE的PIO模式工程，可直接利用windriver软件进行数据读写功能，验证办法是否正常工作。通过官方提供的XAPP1052手册，里面附带了BMD的示例工程，根据手册，可配置成DMA模式的工程，在此不做赘述。

>此处引用*PCIE入门*中的介绍

* Block DMA（`7 Series FPGAs Integrated Block for PCI Express`）
  
        上述 xapp1052 就是一个典型 Block DMA，PC申请一小片物理空间，设置好对应寄存器后启动 DMA。由于 OS 上不容易申请一大片连续的物理空间，如果一次 DMA 传输的数据比较大，比如说 100MB，那就需要分很多次传输。对于这 100MB 数据，可以在 PC 上申请 512K 的，然后重复 DMA 200 次即可。显而易见，每次中断 OS 会有开销，而且每次传输 DMA 完成后，需要将这 512K 拷贝到其他内存区域，否则下次 DMA 后数据就被覆盖了。中断处理和数据拷贝是 Block DMA 性能进一步提高的障碍。

* SG DMA（`DMA/Bridge Subsystem for PCI Express`）

        Scatter Gather DMA（SG DMA）就方便的解决 Block DMA 中的问题，他通过建立链表式的描述符，每个描述符包含 PC 这端的物理地址、传输长度、是否是这个链表的最后一个、下一个链表的物理地址等信息，也就是说包含了一次 DMA 所需要的全部信息。板卡顺次执行链表的 DMA 指定的信息，在完成最后一个描述符后就通过一次中断或查询作为操作的结束。这种方式是如何提高 DMA 传输的效率呢？举一个视频处理的例子，视频的处理往往以一幅（帧）图像为单位，一幅图像的大小有的可达数十 MB。在 PC 上申请几十 MB 连续的物理内存，很可能返回分配失败。那可以在 PC 上申请内存中的页表（Windows 上非分页内存的一个页表为 4K，申请几十 MB 这种内存是比较轻松的），然后将页表组织成描述符链表并启动 SG DMA。板卡按照链表的信息一次性将这写页表填满数据。由于非分页内存在各级别均可以使用，用户的程序可以直接处理这些图像而不需要像 Block DMA 一样拷贝到用户程序才能处理。对比 Block DMA，几百次的中断处理剩下一次，几百次的内存拷贝也没有了，从而效率大大的提高。

# 二、DMA/Bridge Subsystem for PCI Express介绍

Xilinx PCI Express DMA（XDMA）IP通过PCI Express提供高性能Scatter Gather（SG）直接存储器访问（DMA）。 使用IP及相关的驱动程序和软件，可以在主机PC和Xilinx FPGA之间生成高吞吐量的PCIe内存事务。这个IP提供AXI4 Memory Map接口或AXI4-Stream接口的用户界面之间的选择。
* DMA Data Mover
        
        作为DMA，该IP可以配置AXI Memory Map接口或AXI Stream接口，以允许直接连接到RTL逻辑。这两个接口都可以使用提供的字符驱动程序在PCIe地址空间和AXI地址空间之间进行高性能块数据移动。除了基本的DMA功能外，DMA还支持多达四个上行和下行通道，PCIe通过主机DMA旁路，以及可选的描述符旁路，以管理来自FPGA架构的描述符。

* Bridge Between PCIe and AXI Memory
  
        当配置为PCIe桥时，接收的PCIe数据包将转换为AXI形式，并且接收的AXI格式的数据将转换为PCIe的TLP包格式。桥接功能非常适合需要快速简便地访问PCI Express子系统的AXI外设。 网桥功能可以用作端点或根端口。 PCIe Bridge功能仅支持UltraScale +™设备。 非UltraScale +器件在Vivado IP目录中具有特定的PCIe桥接IP。

# 三、DMA架构和概述

* 用户接口
  * AXI-MM (Memory Mapped) or AXI-ST (Streaming)
    * AXI-ST接口中每个通道的独立数据端口; 数据端口在AXI-MM接口的通道之间共享
    * 最多4个物理读取（H2C）和4个写入（C2H）数据通道
      * 每个启用的通道都有一个专用的H2C和C2H引擎
      * 描述符模块适用于所有引擎
* 控制接口
  * AXI-MM Lite主控制接口
  * 可从用户应用程序访问的AXI-MM Lite从控制接口
* DMA旁路接口
  * AXI-MM 旁路接口
    * 允许主机直接访问用户应用程序
* 用户中断
  * 多达16个用户中断

* 状态接口
  * 每个通道有一个状态接口

<div align=center><img src="./图片/1.png"/></div>

# 四、两种接口描述
## AXI MM interfacce
axi-mm数据端口在配置的通道之间共享。C2H通道将主控AR总线上的读取，H2C通道将主控AW总线上的写入。

<div align=center><img src="./图片/2.png"/></div>

当IP配置有axi-stream接口选项时，每个通道都将配置成axi-stream接口

<div align=center><img src="./图片/3.png"/></div>

>AXI MM Memory接口和AXI Stream接口可遵循AXI协议，根据相应手册了解协议时序。

#五、 描述符介绍

描述符驻留在主机内存中。 除非设置了STOP位，否则每个描述符都有一个源地址，目标地址，长度和指向列表上下一个描述符的指针。 Next_adjacent字段指示下一个描述符地址中有多少个连续描述符。

<div align=center><img src="./图片/4.png"/></div>

# 六、XDMA BAR

来自主机的所有请求将根据BAR命中指向不同的接口。 判断是哪个接口对应于下表中显示的BAR。默认情况下始终选择PCIe到DMA接口。 下图显示了启用“PCIe到AXI Lite Master”和“PCIe到DMA Bypass接口”时来自主机的传入请求的路由机制。

<div align=center><img src="./图片/5.png"/></div>

<div align=center><img src="./图片/6.png"/></div>

<div align=center><img src="./图片/7.png"/></div>

# 七、H2C和C2H通道介绍

* H2C：
       
        H2C通道的数量在Vivado集成设计环境（IDE）中配置。 H2C通道处理从主机到卡的DMA传输。它负责根据最大读取请求大小和可用内部资源拆分读取请求。DMA通道基于RNUM_RIDS维护最大数量的未完成请求，RNUM_RIDS是未完成的H2C信道请求ID参数的数量。每个读取请求的分割（如果有的话）消耗额外的读取请求条目。在DMA通道向PCIe RQ块发出读取之后，当它接收到有效地在用户界面上完成写入的确认时，请求是未完成的。传输完成后，DMA通道发出回写或中断以通知主机。

        H2C通道还在其读写接口上分割事务。 在主机的读取接口上，事务被拆分以满足配置的最大读取请求大小，并基于可用的数据FIFO空间。 在读取请求时分配数据FIFO空间，以确保读取完成的空间。PCIe RC块将完成数据返回到分配的数据缓冲区位置。 为了最小化延迟，在接收到任何完成数据时，H2C信道开始向用户界面发出写请求。 它还将写入请求分解为最大有效负载大小。 在AXI4-Stream用户界面上，此拆分是透明的。

        启用多个通道时，AXI4主接口上的事务将在所有选定通道之间交错。简单的循环协议用于服务所有通道。事务粒度取决于主机最大页面大小（MPS），页面大小和其他主机设置。

* C2H：

        C2H通道处理从卡到主机的DMA传输。 在Vivado IDE中控制实例化的C2H通道数。 类似地，未完成传输的数量是通过WNUM_RIDS配置的，WNUM_RIDS是C2H信道请求ID的数量。 在AXI4-Stream配置中，DMA传输的详细信息是在AXI4-Stream接口上接收数据之前建立的。 这通常通过接收DMA描述符来完成。 在准备好请求ID并启用通道后，通道的AXI4-Stream接口可以接收数据并对主机执行DMA。 在AXI4 MM接口配置中，请求ID在发出对AXI4 MM接口的读取请求时分配。 与H2C通道类似，在写请求完成之前，给定的请求ID是未完成的。 在C2H信道的情况下，写请求完成是当PCIe IP指示发出写请求时。

