FPGA Desgin Homwork 0 - Verilog Code Practice
=========================

# 繳交時間

03/06(一) 晚上19:00，逾時拒收以0分計算

# 題目

見Moodle

# 上傳格式

一組繳交一份  
請壓縮成 `.rar` 或是 `.zip`

- /FPGA_GroupX
  - /src
  - 說明文件 ( *.md* 或 *.pdf* )

說明文件可以是 word 或是 ppt ， 但都請轉檔成pdf檔

> 內容至少要有 `組員學號`  `電路設計說明` `模擬結果`

# 評分標準

- 60% 模擬結果正確性
- 40% 文件說明
