============================================================
  Generated by:           Genus(TM) Synthesis Solution 18.10-p003_1
  Generated on:           Sep 14 2021  01:43:10 pm
  Module:                 uart_top
  Technology library:     saed32hvt_ss0p7v125c 1.0000000
  Operating conditions:   _nominal_ (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

             Instance                                   Module                        Cell Count  Cell Area  Net Area   Total Area  Wireload     
-------------------------------------------------------------------------------------------------------------------------------------------------
uart_top                                                                                     792   2492.136     0.000     2492.136    <none> (D) 
  ins_uart_transceiver_B          uart_transceiver_CLOCK_IN_MHZ100_TX_WORD_LENGTH8_T         396   1246.068     0.000     1246.068    <none> (D) 
    ins_rx_wrapper                rx_wrapper_NO_OF_WORS_IN_BUFFER1_NO_OF_DATA_BITS8_         204    649.592     0.000      649.592    <none> (D) 
      ins_rx_buffer               rx_buffer_WORD_SIZE8_NO_OF_WORDS1_1                         63    245.757     0.000      245.757    <none> (D) 
      ins_rx_fsm                  rx_fsm_NO_OF_DATA_BITS8_PARITY_ENABLED32h54525545_          76    211.194     0.000      211.194    <none> (D) 
      ins_sampling_tick_generator sampling_tick_generator_BAUD115200_CLOCK_IN_MHZ100          65    192.641     0.000      192.641    <none> (D) 
    ins_tx_wrapper                tx_wrapper_NO_OF_WORDS_IN_BUFFER1_NO_OF_DATA_BITS8         192    596.476     0.000      596.476    <none> (D) 
      ins_tx_fsm                  tx_fsm_NO_OF_DATA_BITS8_PARITY_ENABLED32h54525545_          96    256.685     0.000      256.685    <none> (D) 
      ins_tx_buffer               tx_buffer_WORD_SIZE8_NO_OF_WORDS1_1                         45    175.359     0.000      175.359    <none> (D) 
      ins_sampling_tick_generator sampling_tick_generator_BAUD115200_CLOCK_IN_MHZ100          51    164.431     0.000      164.431    <none> (D) 
  ins_uart_transceiver_A          uart_transceiver_CLOCK_IN_MHZ100_TX_WORD_LENGTH8_T         396   1246.068     0.000     1246.068    <none> (D) 
    ins_rx_wrapper                rx_wrapper_NO_OF_WORS_IN_BUFFER1_NO_OF_DATA_BITS8_         204    649.592     0.000      649.592    <none> (D) 
      ins_rx_buffer               rx_buffer_WORD_SIZE8_NO_OF_WORDS1                           63    245.757     0.000      245.757    <none> (D) 
      ins_rx_fsm                  rx_fsm_NO_OF_DATA_BITS8_PARITY_ENABLED32h54525545_          76    211.194     0.000      211.194    <none> (D) 
      ins_sampling_tick_generator sampling_tick_generator_BAUD115200_CLOCK_IN_MHZ100          65    192.641     0.000      192.641    <none> (D) 
    ins_tx_wrapper                tx_wrapper_NO_OF_WORDS_IN_BUFFER1_NO_OF_DATA_BITS8         192    596.476     0.000      596.476    <none> (D) 
      ins_tx_fsm                  tx_fsm_NO_OF_DATA_BITS8_PARITY_ENABLED32h54525545_          96    256.685     0.000      256.685    <none> (D) 
      ins_tx_buffer               tx_buffer_WORD_SIZE8_NO_OF_WORDS1                           45    175.359     0.000      175.359    <none> (D) 
      ins_sampling_tick_generator sampling_tick_generator_BAUD115200_CLOCK_IN_MHZ100          51    164.431     0.000      164.431    <none> (D) 

 (D) = wireload is default in technology library
