---
title: "DDS_Chap09_Timing and Delay"
excerpt: "Chapter09_Timing and Delay"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter09_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 9: Timing and Delays

## 1. Types of Delay Models
- Distributed Delay
- Lumped Delay
- Pin-to-Pin (Path) Delay

## 2. Path Delay Modeling
- Specify Blocks & specparam
- Parallel Connection
- Full Connection
- Edge-Sensitive Path Delays
- Conditional Path Delays
- Rise, Fall, Turn-off Delays
- Min, Typ, Max Delays
- Handling x Transitions

## 3. Timing Checks
- $setup
- $hold
- $width

## 4. Delay Back-Annotation
- Pre-layout vs Post-layout
- SDF (Standard Delay Format)

## 5. Summary
- 전체 Delay 모델 및 타이밍 체크 요약

---

# 1. Types of Delay Models – 분산 / 집약 / 핀 투 핀 지연

## ✅ 개념 흐름 요약
Verilog에서 지연(delay)은 **게이트 또는 경로의 실제 시간 소요**를 모델링하는 데 사용된다.  
Delay를 지정하는 방식에는 다음 세 가지가 있다:

---

## ✅ 1.1 Distributed Delay (분산 지연)

### 🎯 정의
- 지연 값을 각 게이트 또는 표현식에 **개별적으로 분산**시켜 지정
- **정밀한 지연 모델링에 적합**

### 🎯 게이트 수준 예시
```verilog
module M(out, a, b, c, d);
  output out;
  input a, b, c, d;
  wire e, f;

  and #5 a1(e, a, b);     // e = a & b, delay 5
  and #7 a2(f, c, d);     // f = c & d, delay 7
  and #4 a3(out, e, f);   // out = e & f, delay 4
endmodule
```

### 🎯 데이터플로우 예시
```verilog
assign #5 e = a & b;
assign #7 f = c & d;
assign #4 out = e & f;
```

---

## ✅ 1.2 Lumped Delay (집약 지연)

### 🎯 정의
- 전체 경로 지연을 **출력 게이트에만 한 번에 적용**
- **간단한 모델링**에 적합

### 🎯 예시
```verilog
and a1(e, a, b);
and a2(f, c, d);
and #11 a3(out, e, f);  // 모든 경로 누적 delay = 11
```

---

## ✅ 1.3 Pin-to-Pin Delay (Path Delay)

### 🎯 정의
- 각 입력 → 출력의 경로마다 **개별 delay 값 지정**
- 지정 방식: `specify` 블록 사용

### 🎯 예시
```verilog
specify
  (a => out) = 9;   // path a → out
  (b => out) = 9;
  (c => out) = 11;
  (d => out) = 11;
endspecify
```

- 실제 회로 예:
```verilog
and a1(e, a, b);
and a2(f, c, d);
and a3(out, e, f);
```

---

## ✅ 세 가지 모델 비교 요약

| 모델 유형          | 위치             | 정밀도 | 코드 복잡도 | 합성 가능성 |
|-------------------|------------------|--------|-------------|--------------|
| Distributed Delay | 각 게이트/식별 표현 | 높음    | 높음        | ✅ 가능       |
| Lumped Delay      | 마지막 출력 게이트 | 중간    | 낮음        | ✅ 가능       |
| Pin-to-Pin Delay  | 입력-출력 경로별  | 가장 높음 | 중간        | ❌ (시뮬레이션 전용) |

> ✅ Distributed와 Lumped는 일반 RTL 설계에 적용 가능하고,  
> Pin-to-Pin은 **타이밍 검증 및 시뮬레이션**을 위한 전용 모델링 방식이다.

---

# 2. Path Delay Modeling – specify 블록과 세부 모델링 기법

## ✅ 개념 흐름 요약
Pin-to-pin delay를 포함한 경로 지연을 모델링하기 위해 Verilog는  
**`specify` 블록과 `specparam` 키워드**를 제공한다.

이를 통해 아래와 같은 다양한 모델링이 가능하다:
- 단일/병렬 연결
- 전체 연결 (full connection)
- 에지 감지 경로
- 조건부 지연
- 상승/하강/turn-off 지연
- min/typ/max 지연
- x 상태 전이 처리

---

## ✅ 2.1 Specify 블록 구조

### 🎯 문법 예시
```verilog
specify
  (a => out) = 9;
  (b => out) = 9;
  (c => out) = 11;
endspecify
```

- `=>` : source → destination (지연 경로)
- `specparam` : 상수 정의 가능

---

## ✅ 2.2 Parallel Connection (병렬 연결)

### 🎯 예시
```verilog
(a => out) = 9;
```

- `a`, `out` 모두 벡터이면 **bit-to-bit 병렬 연결**

```verilog
(a[3:0] => out[3:0]) = 9;  // 4개의 경로에 동일한 지연 적용
```

→ 위는 다음과 동일:
```verilog
(a[0] => out[0]) = 9;
(a[1] => out[1]) = 9;
(a[2] => out[2]) = 9;
(a[3] => out[3]) = 9;
```

---

## ✅ 2.3 Full Connection (`*>`)

### 🎯 예시
```verilog
(a *> out) = 9;
```

- `a`의 **모든 비트 → out의 모든 비트**로 연결
- `a[3:0]` → `out[3:0]`이라면, 총 16개의 연결

```verilog
(a,b *> out) = 9;     // a, b의 모든 비트 → out으로 연결
```

---

## ✅ 2.4 Edge-Sensitive Path Delay

### 🎯 예시
```verilog
(posedge clk => (out +: in)) = (10 : 8);
```

- `clk`의 posedge에서 지연 발생
- `+:`는 **in이 반전 없이 전달**됨
- rise 지연 10, fall 지연 8

---

## ✅ 2.5 specparam 사용 (매직 넘버 제거)

### 🎯 예시
```verilog
specify
  specparam d_to_q = 9;
  specparam clk_to_q = 11;
  (d   => q) = d_to_q;
  (clk => q) = clk_to_q;
endspecify
```

- 지연 값을 상수로 정의하여 **가독성 및 재사용성 향상**

---

## ✅ 2.6 Conditional Path Delays

### 🎯 예시 1: 단일 조건
```verilog
if (a)   (a => out) = 9;
if (~a)  (a => out) = 10;
```

### 🎯 예시 2: 복합 조건
```verilog
if (b & c)     (b => out) = 9;
if (~(b & c))  (b => out) = 13;
```

### 🎯 예시 3: 병렬 조건
```verilog
if ( {c, d} == 2'b01 )
  (c,d *> out) = 11;
else
  (c,d *> out) = 13;
```

- `else` 문법은 불가. 반드시 `if (...)`로 모두 나눠서 작성

---

## ✅ 2.7 Rise / Fall / Turn-off Delays

### 🎯 1개 지연만 지정
```verilog
(clk => q) = 11;   // 모든 전이에 동일 지연
```

### 🎯 2개 지연 (상승 / 하강)
```verilog
(clk => q) = (9, 13); // rise = 9, fall = 13
```

### 🎯 3개 지연 (0→1, 1→0, x/z 포함)
```verilog
(clk => q) = (9, 13, 11); // rise, fall, turn-off
```

### 🎯 6개 지연 (0→1, 1→0, 0→z, z→1, 1→z, z→0)
```verilog
(clk => q) = (9, 13, 11, 9, 11, 13);
```

### 🎯 12개 지연 (x 상태 포함 모든 전이)
```verilog
(clk => q) = (
  9, 13, 11, 9, 11, 13,  // 기본 6개
  4, 13, 5, 9, 11, 7     // x 전이 추가
);
```

---

## ✅ 2.8 Min, Typ, Max Delays

### 🎯 예시
```verilog
specparam t_rise = 8:9:10, t_fall = 12:13:14, t_turnoff = 10:11:12;
(clk => q) = (t_rise, t_fall, t_turnoff);
```

- 실행 시 옵션으로 선택:
  - `+mindelays`
  - `+typdelays` (default)
  - `+maxdelays`

---

## ✅ 2.9 Handling x Transitions

- x → 0: 최대 지연 적용
- 0 → x: 최소 지연 적용

```verilog
specparam t_01 = 9, t_10 = 13, t_0z = 11;
specparam t_z1 = 9, t_1z = 11, t_z0 = 13;
(clk => q) = (t_01, t_10, t_0z, t_z1, t_1z, t_z0);
```

---

## ✅ 정리 포인트

| 기능             | 문법 / 예시                              |
|------------------|-------------------------------------------|
| 기본 경로 지연      | `(a => out) = 9;`                        |
| 병렬 연결         | `(a[3:0] => out[3:0]) = 9;`               |
| 풀 연결           | `(a *> out) = 9;`                         |
| 엣지 민감 경로     | `(posedge clk => (out +: in)) = (10:8);` |
| 조건부 경로 지연    | `if (a) (a => out) = 9;`                  |
| 지연 유형 구분     | `(rise, fall, turn-off, x)`              |
| 다중 값 지연       | `min:typ:max`, 6/12-value delay          |

> ✅ `specify` 블록을 활용하면 **정확한 지연 모델링**, **조건 기반 경로 설정**, **정밀한 타이밍 분석**이 가능하다.

---

# 3. Timing Checks – $setup, $hold, $width

## ✅ 개념 흐름 요약
디지털 회로에서는 **시퀀셜 회로의 신뢰성 확보**를 위해  
`setup`, `hold`, `pulse width` 등의 타이밍 조건을 체크하는 것이 중요하다.

Verilog는 `specify` 블록 내에서 다음과 같은 **타이밍 체크 시스템 태스크**를 제공한다:
- `$setup`
- `$hold`
- `$width`

---

## ✅ 3.1 $setup

### 🎯 정의
- **data**가 클럭 **이벤트 전 최소 시간 전**에 안정화되어야 함

### 🎯 사용법
```verilog
$setup(data_event, ref_event, limit);
```

- `data_event`: 감시할 신호
- `ref_event`: 기준 엣지 (예: posedge clk)
- `limit`: 최소 setup 시간

### 🎯 조건
```
(Tref_event - Tdata_event) < limit → Violation
```

### 🎯 예시
```verilog
specify
  $setup(data, posedge clock, 3);
endspecify
```

→ clk 상승엣지 기준으로, data가 **3단위 시간 이전에 유효해야 함**

---

## ✅ 3.2 $hold

### 🎯 정의
- 클럭 엣지 후에도 **data가 일정 시간 동안 안정**되어 있어야 함

### 🎯 사용법
```verilog
$hold(ref_event, data_event, limit);
```

- `ref_event`: 기준 엣지
- `data_event`: 감시할 신호
- `limit`: 최소 hold 시간

### 🎯 조건
```
(Tdata_event - Tref_event) < limit → Violation
```

### 🎯 예시
```verilog
specify
  $hold(posedge clock, data, 5);
endspecify
```

→ clk 상승엣지 기준으로, data는 그 후 **5단위 시간 동안 유지**되어야 함

---

## ✅ 3.3 $width

### 🎯 정의
- 펄스(신호의 high/low)가 **너무 짧지 않도록** 보장

### 🎯 사용법
```verilog
$width(ref_event, limit);
```

- `ref_event`: 엣지 기준 이벤트 (예: posedge clear)
- `limit`: 최소 폭

### 🎯 조건
```
(Tnext_edge - Tref_event) < limit → Violation
```

### 🎯 예시
```verilog
specify
  $width(posedge clock, 6);
endspecify
```

→ clock의 상승엣지 후 최소 **6단위 시간 이상 유지**되어야 함

---

## ✅ 타이밍 체크 요약 정리

| 체크 항목 | 문법 예시                             | 의미                            |
|-----------|----------------------------------------|----------------------------------|
| `$setup`  | `$setup(data, posedge clk, 3);`        | clk 전 최소 3단위 전에 data 안정 |
| `$hold`   | `$hold(posedge clk, data, 5);`         | clk 후 최소 5단위 동안 data 유지 |
| `$width`  | `$width(posedge clk, 6);`              | 펄스의 최소 폭이 6 이상이어야 함 |

---

> ✅ 타이밍 체크는 **setup/hold 위반 탐지**, **pulse 최소 폭 검증** 등  
> 시뮬레이션에서 **타이밍 오류를 조기 탐지**하는 데 필수적이다.

---

# 4. Delay Back-Annotation – 지연 백어노테이션

## ✅ 개념 흐름 요약
Back-Annotation은 **물리적 설계 후 실제 지연 정보를 시뮬레이션에 반영**하는 과정이다.  
초기 RTL/게이트 수준 설계에는 **추정된 지연값**을 사용하지만, 배치/배선(layout)이 완료되면  
정확한 **post-layout 지연 값**이 계산되어 **시뮬레이션 모델에 주입**된다.

---

## ✅ Back-Annotation 과정 요약

### 📌 1단계: Pre-layout 시뮬레이션
- 논리 합성된 게이트 레벨 넷리스트 사용
- 지연은 **기본 추정값(default)** 또는 `specify` 블록으로 표현

### 📌 2단계: Layout 완료 후
- 실제 배선 및 셀 배치 기반으로 **정확한 지연 정보 추출**
- 이 정보를 `.sdf` 파일로 생성

### 📌 3단계: 시뮬레이션 시 Back-Annotation
- 시뮬레이터가 SDF 파일을 읽어들여 지연 정보를 회로에 반영
- 이를 기반으로 정확한 타이밍 시뮬레이션 수행

---

## ✅ 사용되는 포맷: SDF (Standard Delay Format)

- ASCII 기반 지연 정보 기술 파일
- 포맷에 따라 `cell delay`, `net delay`, `interconnect delay` 등을 포함
- 타이밍 분석 도구와 시뮬레이터 간의 **지연 정보 표준 교환 포맷**

---

## ✅ 타이밍 시뮬레이션 흐름

```text
[게이트 수준 넷리스트] + [SDF 파일] → [정확한 타이밍 시뮬레이션]
```

- 목표: **setup/hold 위반**, **race condition**, **critical path 타이밍 여유** 확인

---

## ✅ SDF Back-Annotation의 효과

| 항목                     | Pre-layout             | Post-layout (SDF)        |
|--------------------------|------------------------|---------------------------|
| 지연 값                  | 정적 추정치             | 실제 배치/배선 기반 계산 |
| 정확도                   | 낮음                    | 높음                      |
| race condition 검출       | 일부만 가능              | 현실적인 타이밍 기반 가능 |
| 필수 시점                | 최종 검증 직전           | chip tape-out 직전        |

---

## ✅ 정리 포인트

- **Delay Back-Annotation**은 실제 배치/배선 지연을 시뮬레이션에 반영하는 과정
- **SDF 파일**을 통해 `.sdf` → 시뮬레이터로 지연 주입
- 정확한 **타이밍 검증**, **setup/hold 확인**, **post-layout 검증**을 가능하게 함

> ✅ Back-Annotation은 회로가 실제 동작 조건에서 타이밍 제약을 만족하는지 확인하는  
> **칩 테이프아웃 전 최종 검증 단계**에서 반드시 필요한 시뮬레이션 기법이다.

---

# 5. Summary – Timing and Delays 요약

## ✅ 전체 흐름 요약
디지털 시스템에서 **지연(delay)**과 **타이밍(timing)**은  
정확한 시뮬레이션과 신뢰할 수 있는 회로 동작을 위해 필수적으로 고려해야 할 요소다.

이번 장에서는 Verilog 기반 설계에서 **지연 모델링, 경로 지연, 타이밍 검증, 백어노테이션**까지  
모든 타이밍 관련 기법을 포괄적으로 다뤘다.

---

## ✅ 핵심 개념 요약

### 🔹 Delay Modeling (지연 모델링)
| 모델 유형         | 설명                                |
|------------------|-------------------------------------|
| Distributed Delay | 각 게이트/식마다 개별 지연 지정      |
| Lumped Delay      | 출력 게이트 하나에 총 지연 부여      |
| Pin-to-Pin Delay  | 입력 → 출력 경로마다 지연 직접 지정  |

- `specify` 블록과 `(a => out)` 문법으로 지연 표현

---

### 🔹 Path Delay Modeling
- **병렬 연결**: (a[3:0] => out[3:0]) = d;
- **전체 연결**: (a *> out) = d;
- **조건부 지연**: `if (...) (a => out) = d;`
- **엣지 기반 지연**: (posedge clk => (out +: in)) = (r : f);
- **다중 지연값**: rise, fall, turn-off, x 전이까지 포함 가능
- **min:typ:max** 형식 지원, `+typdelays` 등 옵션으로 선택

---

### 🔹 Timing Checks
| 체크 종류   | 시스템 태스크 | 의미                          |
|------------|----------------|-------------------------------|
| Setup Check | `$setup`       | 클럭 이벤트 전 data 안정 요구 |
| Hold Check  | `$hold`        | 클럭 이벤트 후 data 유지 요구 |
| Width Check | `$width`       | 펄스 최소 폭 검증              |

→ `specify` 블록에서 선언하여 자동 위반 탐지 가능

---

### 🔹 Delay Back-Annotation
- **SDF 파일**로 실제 배치 기반 지연 정보 주입
- Pre-layout 대비 **정확한 타이밍 시뮬레이션** 가능
- **최종 테이프아웃 전 반드시 수행**하는 검증 과정

---

## ✅ 마무리 요약 문장

> ✅ 지연과 타이밍은 디지털 설계의 **정확성, 신뢰성, 성능 보장**의 핵심 요소이며,  
> 이를 정밀하게 모델링하고 시뮬레이션에서 검증하는 것이 **완전한 회로 구현의 출발점**이다.