
  Linking design 'top'
  Using the following designs and libraries:
  --------------------------------------------------------------------------
  class (library)             /tools/synopsys/syn/O-2018.06-SP5-5/libraries/syn/class.db

1
1
Warning: Path group 'CLK' has no paths; it will not affect optimization. (UID-281)
1
Information: Updating design information... (UID-85)
 
****************************************
Report : port
        -verbose
Design : top
Version: O-2018.06-SP5-5
Date   : Mon Jun 17 01:25:11 2024
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
A[0]           in      0.0000   0.0000   --      10.00   --         
A[1]           in      0.0000   0.0000   --      10.00   --         
A[2]           in      0.0000   0.0000   --      10.00   --         
A[3]           in      0.0000   0.0000   --      10.00   --         
A[4]           in      0.0000   0.0000   --      10.00   --         
A[5]           in      0.0000   0.0000   --      10.00   --         
A[6]           in      0.0000   0.0000   --      10.00   --         
A[7]           in      0.0000   0.0000   --      10.00   --         
A[8]           in      0.0000   0.0000   --      10.00   --         
A[9]           in      0.0000   0.0000   --      10.00   --         
A[10]          in      0.0000   0.0000   --      10.00   --         
A[11]          in      0.0000   0.0000   --      10.00   --         
A[12]          in      0.0000   0.0000   --      10.00   --         
A[13]          in      0.0000   0.0000   --      10.00   --         
A[14]          in      0.0000   0.0000   --      10.00   --         
A[15]          in      0.0000   0.0000   --      10.00   --         
B[0]           in      0.0000   0.0000   --      10.00   --         
B[1]           in      0.0000   0.0000   --      10.00   --         
B[2]           in      0.0000   0.0000   --      10.00   --         
B[3]           in      0.0000   0.0000   --      10.00   --         
B[4]           in      0.0000   0.0000   --      10.00   --         
B[5]           in      0.0000   0.0000   --      10.00   --         
B[6]           in      0.0000   0.0000   --      10.00   --         
B[7]           in      0.0000   0.0000   --      10.00   --         
B[8]           in      0.0000   0.0000   --      10.00   --         
B[9]           in      0.0000   0.0000   --      10.00   --         
B[10]          in      0.0000   0.0000   --      10.00   --         
B[11]          in      0.0000   0.0000   --      10.00   --         
B[12]          in      0.0000   0.0000   --      10.00   --         
B[13]          in      0.0000   0.0000   --      10.00   --         
B[14]          in      0.0000   0.0000   --      10.00   --         
B[15]          in      0.0000   0.0000   --      10.00   --         
c_in           in      0.0000   0.0000   --      10.00   --         
clk            in      0.0000   0.0000   --      --      --         
n_rst          in      0.0000   0.0000   --      10.00   --         
c_out          out    30.0000   0.0000   --      --      --         
sum[0]         out    30.0000   0.0000   --      --      --         
sum[1]         out    30.0000   0.0000   --      --      --         
sum[2]         out    30.0000   0.0000   --      --      --         
sum[3]         out    30.0000   0.0000   --      --      --         
sum[4]         out    30.0000   0.0000   --      --      --         
sum[5]         out    30.0000   0.0000   --      --      --         
sum[6]         out    30.0000   0.0000   --      --      --         
sum[7]         out    30.0000   0.0000   --      --      --         
sum[8]         out    30.0000   0.0000   --      --      --         
sum[9]         out    30.0000   0.0000   --      --      --         
sum[10]        out    30.0000   0.0000   --      --      --         
sum[11]        out    30.0000   0.0000   --      --      --         
sum[12]        out    30.0000   0.0000   --      --      --         
sum[13]        out    30.0000   0.0000   --      --      --         
sum[14]        out    30.0000   0.0000   --      --      --         
sum[15]        out    30.0000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
A[0]               1      --              --              --        -- 
A[1]               1      --              --              --        -- 
A[2]               1      --              --              --        -- 
A[3]               1      --              --              --        -- 
A[4]               1      --              --              --        -- 
A[5]               1      --              --              --        -- 
A[6]               1      --              --              --        -- 
A[7]               1      --              --              --        -- 
A[8]               1      --              --              --        -- 
A[9]               1      --              --              --        -- 
A[10]              1      --              --              --        -- 
A[11]              1      --              --              --        -- 
A[12]              1      --              --              --        -- 
A[13]              1      --              --              --        -- 
A[14]              1      --              --              --        -- 
A[15]              1      --              --              --        -- 
B[0]               1      --              --              --        -- 
B[1]               1      --              --              --        -- 
B[2]               1      --              --              --        -- 
B[3]               1      --              --              --        -- 
B[4]               1      --              --              --        -- 
B[5]               1      --              --              --        -- 
B[6]               1      --              --              --        -- 
B[7]               1      --              --              --        -- 
B[8]               1      --              --              --        -- 
B[9]               1      --              --              --        -- 
B[10]              1      --              --              --        -- 
B[11]              1      --              --              --        -- 
B[12]              1      --              --              --        -- 
B[13]              1      --              --              --        -- 
B[14]              1      --              --              --        -- 
B[15]              1      --              --              --        -- 
c_in               1      --              --              --        -- 
clk                1      --              --              --        -- 
n_rst              1      --              --              --        -- 
c_out              1      --              --              --        -- 
sum[0]             1      --              --              --        -- 
sum[1]             1      --              --              --        -- 
sum[2]             1      --              --              --        -- 
sum[3]             1      --              --              --        -- 
sum[4]             1      --              --              --        -- 
sum[5]             1      --              --              --        -- 
sum[6]             1      --              --              --        -- 
sum[7]             1      --              --              --        -- 
sum[8]             1      --              --              --        -- 
sum[9]             1      --              --              --        -- 
sum[10]            1      --              --              --        -- 
sum[11]            1      --              --              --        -- 
sum[12]            1      --              --              --        -- 
sum[13]            1      --              --              --        -- 
sum[14]            1      --              --              --        -- 
sum[15]            1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
A[0]          --      --      0.45    0.45  clk       --    
A[1]          --      --      0.45    0.45  clk       --    
A[2]          --      --      0.45    0.45  clk       --    
A[3]          --      --      0.45    0.45  clk       --    
A[4]          --      --      0.45    0.45  clk       --    
A[5]          --      --      0.45    0.45  clk       --    
A[6]          --      --      0.45    0.45  clk       --    
A[7]          --      --      0.45    0.45  clk       --    
A[8]          --      --      0.45    0.45  clk       --    
A[9]          --      --      0.45    0.45  clk       --    
A[10]         --      --      0.45    0.45  clk       --    
A[11]         --      --      0.45    0.45  clk       --    
A[12]         --      --      0.45    0.45  clk       --    
A[13]         --      --      0.45    0.45  clk       --    
A[14]         --      --      0.45    0.45  clk       --    
A[15]         --      --      0.45    0.45  clk       --    
B[0]          --      --      0.45    0.45  clk       --    
B[1]          --      --      0.45    0.45  clk       --    
B[2]          --      --      0.45    0.45  clk       --    
B[3]          --      --      0.45    0.45  clk       --    
B[4]          --      --      0.45    0.45  clk       --    
B[5]          --      --      0.45    0.45  clk       --    
B[6]          --      --      0.45    0.45  clk       --    
B[7]          --      --      0.45    0.45  clk       --    
B[8]          --      --      0.45    0.45  clk       --    
B[9]          --      --      0.45    0.45  clk       --    
B[10]         --      --      0.45    0.45  clk       --    
B[11]         --      --      0.45    0.45  clk       --    
B[12]         --      --      0.45    0.45  clk       --    
B[13]         --      --      0.45    0.45  clk       --    
B[14]         --      --      0.45    0.45  clk       --    
B[15]         --      --      0.45    0.45  clk       --    
c_in          --      --      0.40    0.40  clk       --    
clk           --      --      --      --      --      -- 
n_rst         --      --      --      --      --      -- 


                    Driving Cell
Input Port   Rise(min/max)      Fall(min/max)      Mult(min/max)  Attrs(min/max)
--------------------------------------------------------------------------------
A[0]           -- /IV             -- /IV             -- /  --     N
A[1]           -- /IV             -- /IV             -- /  --     N
A[2]           -- /IV             -- /IV             -- /  --     N
A[3]           -- /IV             -- /IV             -- /  --     N
A[4]           -- /IV             -- /IV             -- /  --     N
A[5]           -- /IV             -- /IV             -- /  --     N
A[6]           -- /IV             -- /IV             -- /  --     N
A[7]           -- /IV             -- /IV             -- /  --     N
A[8]           -- /IV             -- /IV             -- /  --     N
A[9]           -- /IV             -- /IV             -- /  --     N
A[10]          -- /IV             -- /IV             -- /  --     N
A[11]          -- /IV             -- /IV             -- /  --     N
A[12]          -- /IV             -- /IV             -- /  --     N
A[13]          -- /IV             -- /IV             -- /  --     N
A[14]          -- /IV             -- /IV             -- /  --     N
A[15]          -- /IV             -- /IV             -- /  --     N
B[0]           -- /IV             -- /IV             -- /  --     N
B[1]           -- /IV             -- /IV             -- /  --     N
B[2]           -- /IV             -- /IV             -- /  --     N
B[3]           -- /IV             -- /IV             -- /  --     N
B[4]           -- /IV             -- /IV             -- /  --     N
B[5]           -- /IV             -- /IV             -- /  --     N
B[6]           -- /IV             -- /IV             -- /  --     N
B[7]           -- /IV             -- /IV             -- /  --     N
B[8]           -- /IV             -- /IV             -- /  --     N
B[9]           -- /IV             -- /IV             -- /  --     N
B[10]          -- /IV             -- /IV             -- /  --     N
B[11]          -- /IV             -- /IV             -- /  --     N
B[12]          -- /IV             -- /IV             -- /  --     N
B[13]          -- /IV             -- /IV             -- /  --     N
B[14]          -- /IV             -- /IV             -- /  --     N
B[15]          -- /IV             -- /IV             -- /  --     N
c_in           -- /IV             -- /IV             -- /  --     N
n_rst          -- /IV             -- /IV             -- /  --     N


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
A[0]          --      --     --      --     --      --     --     --        -- 
A[1]          --      --     --      --     --      --     --     --        -- 
A[2]          --      --     --      --     --      --     --     --        -- 
A[3]          --      --     --      --     --      --     --     --        -- 
A[4]          --      --     --      --     --      --     --     --        -- 
A[5]          --      --     --      --     --      --     --     --        -- 
A[6]          --      --     --      --     --      --     --     --        -- 
A[7]          --      --     --      --     --      --     --     --        -- 
A[8]          --      --     --      --     --      --     --     --        -- 
A[9]          --      --     --      --     --      --     --     --        -- 
A[10]         --      --     --      --     --      --     --     --        -- 
A[11]         --      --     --      --     --      --     --     --        -- 
A[12]         --      --     --      --     --      --     --     --        -- 
A[13]         --      --     --      --     --      --     --     --        -- 
A[14]         --      --     --      --     --      --     --     --        -- 
A[15]         --      --     --      --     --      --     --     --        -- 
B[0]          --      --     --      --     --      --     --     --        -- 
B[1]          --      --     --      --     --      --     --     --        -- 
B[2]          --      --     --      --     --      --     --     --        -- 
B[3]          --      --     --      --     --      --     --     --        -- 
B[4]          --      --     --      --     --      --     --     --        -- 
B[5]          --      --     --      --     --      --     --     --        -- 
B[6]          --      --     --      --     --      --     --     --        -- 
B[7]          --      --     --      --     --      --     --     --        -- 
B[8]          --      --     --      --     --      --     --     --        -- 
B[9]          --      --     --      --     --      --     --     --        -- 
B[10]         --      --     --      --     --      --     --     --        -- 
B[11]         --      --     --      --     --      --     --     --        -- 
B[12]         --      --     --      --     --      --     --     --        -- 
B[13]         --      --     --      --     --      --     --     --        -- 
B[14]         --      --     --      --     --      --     --     --        -- 
B[15]         --      --     --      --     --      --     --     --        -- 
c_in          --      --     --      --     --      --     --     --        -- 
clk           --      --     --      --     --      --     --     --        -- 
n_rst         --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
A[0]          --      --      --      -- 
A[1]          --      --      --      -- 
A[2]          --      --      --      -- 
A[3]          --      --      --      -- 
A[4]          --      --      --      -- 
A[5]          --      --      --      -- 
A[6]          --      --      --      -- 
A[7]          --      --      --      -- 
A[8]          --      --      --      -- 
A[9]          --      --      --      -- 
A[10]         --      --      --      -- 
A[11]         --      --      --      -- 
A[12]         --      --      --      -- 
A[13]         --      --      --      -- 
A[14]         --      --      --      -- 
A[15]         --      --      --      -- 
B[0]          --      --      --      -- 
B[1]          --      --      --      -- 
B[2]          --      --      --      -- 
B[3]          --      --      --      -- 
B[4]          --      --      --      -- 
B[5]          --      --      --      -- 
B[6]          --      --      --      -- 
B[7]          --      --      --      -- 
B[8]          --      --      --      -- 
B[9]          --      --      --      -- 
B[10]         --      --      --      -- 
B[11]         --      --      --      -- 
B[12]         --      --      --      -- 
B[13]         --      --      --      -- 
B[14]         --      --      --      -- 
B[15]         --      --      --      -- 
c_in          --      --      --      -- 
clk           --      --      --      -- 
n_rst         --      --      --      -- 


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
c_out         --      --      0.40    0.40  clk       0.00  
sum[0]        --      --      0.50    0.50  clk       0.00  
sum[1]        --      --      0.50    0.50  clk       0.00  
sum[2]        --      --      0.50    0.50  clk       0.00  
sum[3]        --      --      0.50    0.50  clk       0.00  
sum[4]        --      --      0.50    0.50  clk       0.00  
sum[5]        --      --      0.50    0.50  clk       0.00  
sum[6]        --      --      0.50    0.50  clk       0.00  
sum[7]        --      --      0.50    0.50  clk       0.00  
sum[8]        --      --      0.50    0.50  clk       0.00  
sum[9]        --      --      0.50    0.50  clk       0.00  
sum[10]       --      --      0.50    0.50  clk       0.00  
sum[11]       --      --      0.50    0.50  clk       0.00  
sum[12]       --      --      0.50    0.50  clk       0.00  
sum[13]       --      --      0.50    0.50  clk       0.00  
sum[14]       --      --      0.50    0.50  clk       0.00  
sum[15]       --      --      0.50    0.50  clk       0.00  

1
 
****************************************
Report : clocks
Design : top
Version: O-2018.06-SP5-5
Date   : Mon Jun 17 01:25:11 2024
****************************************

Attributes:
    d - dont_touch_network
    f - fix_hold
    p - propagated_clock
    G - generated_clock
    g - lib_generated_clock

Clock          Period   Waveform            Attrs     Sources
--------------------------------------------------------------------------------
clk              9.00   {0 4.5}                       {clk}
--------------------------------------------------------------------------------
1
 
****************************************
Report : clock_skew
Design : top
Version: O-2018.06-SP5-5
Date   : Mon Jun 17 01:25:11 2024
****************************************

                 Rise      Fall  Min Rise  Min fall        Uncertainty
Object          Delay     Delay     Delay     Delay     Plus      Minus
--------------------------------------------------------------------------------
clk              0.30      0.30         -         -         -      0.15

                 Max Source Latency                  Min Source Latency
            Early    Early    Late    Late      Early    Early    Late    Late
Object      Rise     Fall     Rise    Fall      Rise     Fall     Rise    Fall
--------------------------------------------------------------------------------
clk         0.70     0.70     0.70    0.70         -        -        -       -

                 Max Transition      Min Transition
Object           Rise      Fall      Rise      Fall
-------------------------------------------------------
clk              0.12      0.12      0.12      0.12
1

Information: Checking generated_clocks...

Information: Checking loops...

Information: Checking no_input_delay...

Information: Checking unconstrained_endpoints...

Information: Checking pulse_clock_cell_type...

Information: Checking no_driving_cell...

Information: Checking partial_input_delay...
Warning: there are 33 input ports that only have partial input delay specified. (TIM-212)
--------------------
A[15]
A[14]
A[13]
A[12]
A[11]
A[10]
A[9]
A[8]
A[7]
A[6]
A[5]
A[4]
A[3]
A[2]
A[1]
A[0]
B[15]
B[14]
B[13]
B[12]
B[11]
B[10]
B[9]
B[8]
B[7]
B[6]
B[5]
B[4]
B[3]
B[2]
B[1]
B[0]
c_in
1
