[submodule "verilog/ram"]
	path = verilog/ram
	url = git@github.com:kevintownsend/ram.git
