<?xml version="1.0" encoding="UTF-8"?>
<system name="$${FILENAME}">
 <component
   name="$${FILENAME}"
   displayName="$${FILENAME}"
   version="1.0"
   description=""
   tags="INTERNAL_COMPONENT=true"
   categories="" />
 <parameter name="bonusData"><![CDATA[bonusData 
{
   element eth_tse_0
   {
      datum _sortIndex
      {
         value = "0";
         type = "int";
      }
   }
}
]]></parameter>
 <parameter name="clockCrossingAdapter" value="HANDSHAKE" />
 <parameter name="device" value="10CL025YU256C8G" />
 <parameter name="deviceFamily" value="Cyclone 10 LP" />
 <parameter name="deviceSpeedGrade" value="8" />
 <parameter name="fabricMode" value="QSYS" />
 <parameter name="generateLegacySim" value="false" />
 <parameter name="generationId" value="0" />
 <parameter name="globalResetBus" value="false" />
 <parameter name="hdlLanguage" value="VERILOG" />
 <parameter name="hideFromIPCatalog" value="true" />
 <parameter name="lockedInterfaceDefinition" value="" />
 <parameter name="maxAdditionalLatency" value="1" />
 <parameter name="projectName" value="" />
 <parameter name="sopcBorderPoints" value="false" />
 <parameter name="systemHash" value="0" />
 <parameter name="testBenchDutName" value="" />
 <parameter name="timeStamp" value="0" />
 <parameter name="useTestBenchNamingPattern" value="false" />
 <instanceScript></instanceScript>
 <interface
   name="control_port"
   internal="eth_tse_0.control_port"
   type="avalon"
   dir="end">
  <port name="reg_addr" internal="reg_addr" />
  <port name="reg_data_out" internal="reg_data_out" />
  <port name="reg_rd" internal="reg_rd" />
  <port name="reg_data_in" internal="reg_data_in" />
  <port name="reg_wr" internal="reg_wr" />
  <port name="reg_busy" internal="reg_busy" />
 </interface>
 <interface
   name="control_port_clock_connection"
   internal="eth_tse_0.control_port_clock_connection"
   type="clock"
   dir="end">
  <port name="clk" internal="clk" />
 </interface>
 <interface name="gmii_connection" internal="eth_tse_0.gmii_connection" />
 <interface
   name="mac_clkena_connection"
   internal="eth_tse_0.mac_clkena_connection" />
 <interface
   name="mac_gmii_connection"
   internal="eth_tse_0.mac_gmii_connection"
   type="conduit"
   dir="end">
  <port name="gm_rx_d" internal="gm_rx_d" />
  <port name="gm_rx_dv" internal="gm_rx_dv" />
  <port name="gm_rx_err" internal="gm_rx_err" />
  <port name="gm_tx_d" internal="gm_tx_d" />
  <port name="gm_tx_en" internal="gm_tx_en" />
  <port name="gm_tx_err" internal="gm_tx_err" />
 </interface>
 <interface
   name="mac_mii_connection"
   internal="eth_tse_0.mac_mii_connection"
   type="conduit"
   dir="end">
  <port name="m_rx_d" internal="m_rx_d" />
  <port name="m_rx_en" internal="m_rx_en" />
  <port name="m_rx_err" internal="m_rx_err" />
  <port name="m_tx_d" internal="m_tx_d" />
  <port name="m_tx_en" internal="m_tx_en" />
  <port name="m_tx_err" internal="m_tx_err" />
 </interface>
 <interface
   name="mac_misc_connection"
   internal="eth_tse_0.mac_misc_connection"
   type="conduit"
   dir="end">
  <port name="xon_gen" internal="xon_gen" />
  <port name="xoff_gen" internal="xoff_gen" />
  <port name="magic_wakeup" internal="magic_wakeup" />
  <port name="magic_sleep_n" internal="magic_sleep_n" />
  <port name="ff_tx_crc_fwd" internal="ff_tx_crc_fwd" />
  <port name="ff_tx_septy" internal="ff_tx_septy" />
  <port name="tx_ff_uflow" internal="tx_ff_uflow" />
  <port name="ff_tx_a_full" internal="ff_tx_a_full" />
  <port name="ff_tx_a_empty" internal="ff_tx_a_empty" />
  <port name="rx_err_stat" internal="rx_err_stat" />
  <port name="rx_frm_type" internal="rx_frm_type" />
  <port name="ff_rx_dsav" internal="ff_rx_dsav" />
  <port name="ff_rx_a_full" internal="ff_rx_a_full" />
  <port name="ff_rx_a_empty" internal="ff_rx_a_empty" />
 </interface>
 <interface
   name="mac_status_connection"
   internal="eth_tse_0.mac_status_connection"
   type="conduit"
   dir="end">
  <port name="set_10" internal="set_10" />
  <port name="set_1000" internal="set_1000" />
  <port name="eth_mode" internal="eth_mode" />
  <port name="ena_10" internal="ena_10" />
 </interface>
 <interface
   name="pcs_mac_rx_clock_connection"
   internal="eth_tse_0.pcs_mac_rx_clock_connection"
   type="clock"
   dir="end">
  <port name="rx_clk" internal="rx_clk" />
 </interface>
 <interface
   name="pcs_mac_tx_clock_connection"
   internal="eth_tse_0.pcs_mac_tx_clock_connection"
   type="clock"
   dir="end">
  <port name="tx_clk" internal="tx_clk" />
 </interface>
 <interface
   name="pcs_receive_clock_connection"
   internal="eth_tse_0.pcs_receive_clock_connection" />
 <interface
   name="pcs_receive_reset_connection"
   internal="eth_tse_0.pcs_receive_reset_connection" />
 <interface
   name="pcs_transmit_clock_connection"
   internal="eth_tse_0.pcs_transmit_clock_connection" />
 <interface
   name="pcs_transmit_reset_connection"
   internal="eth_tse_0.pcs_transmit_reset_connection" />
 <interface
   name="receive"
   internal="eth_tse_0.receive"
   type="avalon_streaming"
   dir="start">
  <port name="ff_rx_data" internal="ff_rx_data" />
  <port name="ff_rx_eop" internal="ff_rx_eop" />
  <port name="rx_err" internal="rx_err" />
  <port name="ff_rx_mod" internal="ff_rx_mod" />
  <port name="ff_rx_rdy" internal="ff_rx_rdy" />
  <port name="ff_rx_sop" internal="ff_rx_sop" />
  <port name="ff_rx_dval" internal="ff_rx_dval" />
 </interface>
 <interface
   name="receive_clock_connection"
   internal="eth_tse_0.receive_clock_connection"
   type="clock"
   dir="end">
  <port name="ff_rx_clk" internal="ff_rx_clk" />
 </interface>
 <interface
   name="reset_connection"
   internal="eth_tse_0.reset_connection"
   type="reset"
   dir="end">
  <port name="reset" internal="reset" />
 </interface>
 <interface
   name="serdes_control_connection"
   internal="eth_tse_0.serdes_control_connection" />
 <interface
   name="status_led_connection"
   internal="eth_tse_0.status_led_connection" />
 <interface name="tbi_connection" internal="eth_tse_0.tbi_connection" />
 <interface
   name="transmit"
   internal="eth_tse_0.transmit"
   type="avalon_streaming"
   dir="end">
  <port name="ff_tx_data" internal="ff_tx_data" />
  <port name="ff_tx_eop" internal="ff_tx_eop" />
  <port name="ff_tx_err" internal="ff_tx_err" />
  <port name="ff_tx_mod" internal="ff_tx_mod" />
  <port name="ff_tx_rdy" internal="ff_tx_rdy" />
  <port name="ff_tx_sop" internal="ff_tx_sop" />
  <port name="ff_tx_wren" internal="ff_tx_wren" />
 </interface>
 <interface
   name="transmit_clock_connection"
   internal="eth_tse_0.transmit_clock_connection"
   type="clock"
   dir="end">
  <port name="ff_tx_clk" internal="ff_tx_clk" />
 </interface>
 <module
   name="eth_tse_0"
   kind="altera_eth_tse"
   version="17.1"
   enabled="1"
   autoexport="1">
  <parameter name="AUTO_DEVICE" value="10CL025YU256C8G" />
  <parameter name="AUTO_DEVICE_SPEEDGRADE" value="8" />
  <parameter name="XCVR_RCFG_JTAG_ENABLE" value="0" />
  <parameter name="XCVR_SET_CAPABILITY_REG_ENABLE" value="0" />
  <parameter name="XCVR_SET_CSR_SOFT_LOGIC_ENABLE" value="0" />
  <parameter name="XCVR_SET_PRBS_SOFT_LOGIC_ENABLE" value="0" />
  <parameter name="XCVR_SET_USER_IDENTIFIER" value="0" />
  <parameter name="core_variation" value="MAC_ONLY" />
  <parameter name="deviceFamilyName" value="Cyclone 10 LP" />
  <parameter name="eg_addr" value="11" />
  <parameter name="ena_hash" value="false" />
  <parameter name="enable_alt_reconfig" value="false" />
  <parameter name="enable_ecc" value="false" />
  <parameter name="enable_ena" value="32" />
  <parameter name="enable_gmii_loopback" value="false" />
  <parameter name="enable_hd_logic" value="false" />
  <parameter name="enable_mac_flow_ctrl" value="true" />
  <parameter name="enable_mac_vlan" value="true" />
  <parameter name="enable_magic_detect" value="true" />
  <parameter name="enable_ptp_1step" value="false" />
  <parameter name="enable_sgmii" value="true" />
  <parameter name="enable_shift16" value="true" />
  <parameter name="enable_sup_addr" value="false" />
  <parameter name="enable_timestamping" value="false" />
  <parameter name="enable_use_internal_fifo" value="true" />
  <parameter name="export_pwrdn" value="false" />
  <parameter name="ext_stat_cnt_ena" value="false" />
  <parameter name="ifGMII" value="MII_GMII" />
  <parameter name="ing_addr" value="11" />
  <parameter name="max_channels" value="1" />
  <parameter name="mdio_clk_div" value="40" />
  <parameter name="nf_phyip_rcfg_enable" value="false" />
  <parameter name="phy_identifier" value="0" />
  <parameter name="phyip_en_synce_support" value="false" />
  <parameter name="phyip_pll_base_data_rate" value="1250 Mbps" />
  <parameter name="phyip_pll_type" value="CMU" />
  <parameter name="phyip_pma_bonding_mode" value="x1" />
  <parameter name="starting_channel_number" value="0" />
  <parameter name="stat_cnt_ena" value="true" />
  <parameter name="transceiver_type" value="NONE" />
  <parameter name="tstamp_fp_width" value="4" />
  <parameter name="useMDIO" value="false" />
  <parameter name="use_mac_clken" value="false" />
  <parameter name="use_misc_ports" value="true" />
 </module>
 <interconnectRequirement for="$system" name="qsys_mm.clockCrossingAdapter" value="HANDSHAKE" />
 <interconnectRequirement for="$system" name="qsys_mm.enableEccProtection" value="FALSE" />
 <interconnectRequirement for="$system" name="qsys_mm.insertDefaultSlave" value="FALSE" />
 <interconnectRequirement for="$system" name="qsys_mm.maxAdditionalLatency" value="1" />
</system>
