module top(
    input wire clk
);

cpu cpu0(
    .clk(clk)
);

endmodule
