#include "main.h"

volatile int i = 0;	// Stocke la valeur affichee sur les leds
volatile uint16_t debounce_counter = 0; // Compteur du debounce
volatile uint8_t debounce_active = 0; // Indique si le debounce est actif

//volatile uint16_t compteur_debug = 0;


/* FONCTION timer0_init():
    Configurer Timer0 en mode CTC
    R√©gler le prescaler √† 1024
    D√©finir OCR0A pour g√©n√©rer des interruptions toutes les 1ms
   Activer l'interruption OCR0A*/
void timer0_init(void) {
	TCCR0A |= (1 << WGM01); // Mode CTC
    TCCR0B |= (1 << CS02) | (1 << CS00); // Prescaler 1024
    OCR0A = 15; // F_CPU / (1024 * 1000) - 1 = 250 (1ms par tick)
    TIMSK0 |= (1 << OCIE0A); // Active l'interruption sur OCR0A
}

/*FONCTION actualise(valeur i):
    Effacer l'affichage des LEDs (PB0 √† PB2 + PB4)
    Mettre √† jour les LEDs en fonction de i
    Si le 4√®me bit de i est √† 1, allumer la LED D4 (PB4)*/
void	actualise(char i){
	PORTB &= ~(0b00000111);  // Erase PB0 to PB2
	PORTB &= ~(1 << PB4);	// Erase PB4

	PORTB |= (i & 0b00000111);  // Actualise LEDs
	if (i & 0b00001000){ // If the fourth bit is 1
		PORTB |= 0b00010000; // Light D4
	}
}

/*INTERRUPTION TIMER0_COMPA_vect():
    Si le debounce est actif:
        Incr√©menter le compteur de debounce
        Si debounce_counter ‚â• 275 ms:
            D√©sactiver le debounce
            R√©activer INT0 et PCINT2*/
ISR(TIMER0_COMPA_vect){
	if (debounce_active) {
		debounce_counter++;
		// char buf[10];
		// itoa(debounce_counter, buf, 10);
		// uart_printstr("debounce_counter = ");
		// uart_printstr(buf);
		// uart_printstr("\n");
		if (debounce_counter >= BOUNCE_DELAY){ // En ms
			debounce_active = 0; // Desactive debounce
			EIMSK |= (1<<INT0); // Reactive INT0
			PCICR |= (1 << PCIE2);  // Reactive PCINT2
		}
	}
}

/*INTERRUPTION INT0_vect():
    Si debounce non actif:
        Activer le debounce
        R√©initialiser le compteur de debounce
        D√©sactiver INT0 temporairement
        Si i < 15:
            Incr√©menter i
            Mettre √† jour les LEDs*/
ISR(INT0_vect){
	if (!debounce_active){ // Check si debounce est actif
		debounce_active = 1; // Active le flag de debounce
		debounce_counter = 0; // Reinitialise le compteur
		EIMSK &= ~(1<<INT0); /// Desactive le compteur temporairement
		_delay_ms(10);
		if (!(PIND & (1 << PD2))){
			if (i < 15)
				i++;
			actualise(i);
		}
	}
}

/*INTERRUPTION PCINT2_vect():
    Si debounce non actif:
        Activer le debounce et bouton SW2 press√©
        R√©initialiser le compteur de debounce
        D√©sactiver PCIE2 temporairement
        Si i > 0:
            D√©cr√©menter i
            Mettre √† jour les LEDs*/
ISR(PCINT2_vect){
	if (!debounce_active && !(PIND & (1 << PD4))){ // V√©rifie si PD4 est press√©
		debounce_active = 1;  // Active le debounce de PCINT2
		debounce_counter = 0; // Reinitialise le compteur
		PCICR &= ~(1 << PCIE2);
		if (i > 0)
			i--;
		actualise(i);
	}
}

ISR(ADC_vect){

}

int	main(void){

//	led_init();
//	timer0_init();
	uart_init();

// Config ADC
	ADMUX |= (1<<REFS0) | (1<<ADLAR); // Config AVCC et 8 bits results
	// Pas besoin de config mux car ADC0 de base
	ADCSRA |= (1<<ADIE) // Activate interruption ADC_vect
	//TODO: Config prescaler
	ADCSRA |= (1<<ADEN) // Enabling ADC operations

	EICRA |= (1<<ISC01) ; // Mode de declenchement des interruptions
	PCICR |= (1 << PCIE2);
	
	EIMSK |= (1<<INT0);
	PCMSK2 |= (1 << PCINT20);
	DDRD &= ~((1<<PD2) | (1<<PD4));
	PORTD |= (1<<PD2) | (1<<PD4);
	
	sei();

	while (1){
	}
	return (0);
}

/*
--------------------------------------------------------------
|               INTERRUPTIONS ‚Äì ATmega328P (p.58 de la doc)               |
--------------------------------------------------------------

--------------------------------------------------------------
|  Vecteur d'interruption  | Num√©ro | Description                           | Utilis√© ? |
--------------------------------------------------------------
| RESET                    |   1    | R√©initialisation du microcontr√¥leur   | ‚ùå |
| INT0                     |   2    | Interruption externe sur PD2          | ‚ùå  |
| INT1                     |   3    | Interruption externe sur PD3          | ‚ùå |
| PCINT0                   |   4    | Interruption changement de pin (D8-D13) | ‚ùå |
| PCINT1                   |   5    | Interruption changement de pin (A0-A5) | ‚ùå |
| PCINT2                   |   6    | Interruption changement de pin (D0-D7) | ‚ùå |
| WDT                      |   7    | Interruption Watchdog Timer           | ‚ùå |
| TIMER2_COMPA             |   8    | Comparaison Timer2 (mode CTC)         | ‚ùå |
| TIMER2_COMPB             |   9    | Comparaison Timer2                    | ‚ùå |
| TIMER2_OVF               |  10    | Overflow Timer2                        | ‚ùå |
| TIMER1_CAPT              |  11    | Capture d'entr√©e Timer1               | ‚ùå |
| TIMER1_COMPA             |  12    | Comparaison Timer1 (mode CTC)         |  ‚ùå |
| TIMER1_COMPB             |  13    | Comparaison Timer1                    | ‚ùå |
| TIMER1_OVF               |  14    | Overflow Timer1                        | ‚ùå |
| TIMER0_COMPA             |  15    | Comparaison Timer0 (mode CTC)         | ‚úÖ Utilis√© |
| TIMER0_COMPB             |  16    | Comparaison Timer0                    | ‚ùå |
| TIMER0_OVF               |  17    | Overflow Timer0                        | ‚ùå |
| SPI_STC                  |  18    | Fin de transmission SPI               | ‚ùå |
| USART_RX                 |  19    | R√©ception compl√®te UART               | ‚ùå|
| USART_UDRE               |  20    | Buffer de transmission UART vide      | ‚ùå |
| USART_TX                 |  21    | Transmission compl√®te UART            | ‚ùå |
| ADC                      |  22    | Fin de conversion ADC                 | ‚ùå |
| EE_READY                 |  23    | EEPROM pr√™te                          | ‚ùå |
| ANALOG_COMP              |  24    | Comparateur analogique                | ‚ùå |
| TWI                      |  25    | Interruption I2C (TWI)                | ‚ùå |
| SPM_READY                |  26    | M√©moire flash pr√™te                   | ‚ùå |
--------------------------------------------------------------
*/
/*
--------------------------------------------------------------
|               INTERRUPTIONS ‚Äì Registres ATmega328P               |
--------------------------------------------------------------

--------------------------------------------------------------
|  EIMSK ‚Äì External Interrupt Mask Register  (p.74 de la doc)  |
--------------------------------------------------------------
|  -  |  -  |  -  |  -  |  -  |  -  |  -  | INT0  |
--------------------------------------------------------------
| INT0 | Active l‚Äôinterruption externe `INT0` sur PD2. |
--------------------------------------------------------------
|                                                             |
| üí° `INT0` (bit 0) est activ√© pour d√©tecter un changement sur `PD2`. |
--------------------------------------------------------------

--------------------------------------------------------------
|  EICRA ‚Äì External Interrupt Control Register A  (p.75 de la doc)  |
--------------------------------------------------------------
|  -  |  -  |  -  |  -  |  -  |  -  | ISC01  | ISC00  |
--------------------------------------------------------------
| ISC01:ISC00 | D√©finit le mode de d√©clenchement de `INT0`. |
| 00 = Niveau bas, 01 = Front montant, 10 = Front descendant, 11 = Flanc montant. |
--------------------------------------------------------------
|                                                             |
| üí° `ISC01` = 1, `ISC00` = 0 ‚Üí D√©clenche `INT0` sur **front descendant**. |
--------------------------------------------------------------

--------------------------------------------------------------
|  EIFR ‚Äì External Interrupt Flag Register  (p.76 de la doc)  |
--------------------------------------------------------------
|  -  |  -  |  -  |  -  |  -  |  -  |  -  | INTF0  |
--------------------------------------------------------------
| INTF0 | 1 = Indique qu‚Äôune interruption `INT0` s'est produite. |
--------------------------------------------------------------
|                                                             |
| üí° `INTF0` doit √™tre effac√© en √©crivant `1` dessus apr√®s traitement. |
--------------------------------------------------------------

--------------------------------------------------------------
|  TIMSK1 ‚Äì Timer Interrupt Mask Register  (p.136 de la doc)  |
--------------------------------------------------------------
|  -  |  -  |  -  |  -  |  -  |  -  | OCIE1A |  -  |
--------------------------------------------------------------
| OCIE1A | 1 = Active l‚Äôinterruption de comparaison Timer1 (CTC mode). |
--------------------------------------------------------------
|                                                             |
| üí° `OCIE1A` est activ√© pour d√©clencher `ISR(TIMER1_COMPA_vect)`. |
--------------------------------------------------------------

--------------------------------------------------------------
|  TCCR1B ‚Äì Timer/Counter1 Control Register B  (p.134 de la doc)  |
--------------------------------------------------------------
|  -  |  -  |  -  |  -  | WGM12 |  -  | CS12  | CS10  |
--------------------------------------------------------------
| WGM12 | 1 = Active le mode CTC (Clear Timer on Compare Match). |
| CS12:CS10 | 10 = Prescaler 1024. |
--------------------------------------------------------------
|                                                             |
| üí° `WGM12` active le mode CTC pour g√©n√©rer une interruption p√©riodique. |
| üí° `CS12 = 1, CS10 = 1` d√©finit un **prescaler de 1024**. |
--------------------------------------------------------------

--------------------------------------------------------------
|  UCSR0B ‚Äì USART Control and Status Register B  (p.182 de la doc)  |
--------------------------------------------------------------
| RXCIE0 | TXCIE0 | UDRIE0 | RXEN0  | TXEN0  | UCSZ02 | RXB80  | TXB80  |
--------------------------------------------------------------
| RXCIE0 | 1 = Active l‚Äôinterruption √† la r√©ception d‚Äôun caract√®re (`ISR(USART_RX_vect)`). |
| TXCIE0 | 1 = Active l‚Äôinterruption quand la transmission est termin√©e (`ISR(USART_TX_vect)`). |
| UDRIE0 | 1 = Active l‚Äôinterruption quand `UDR0` est vide (`ISR(USART_UDRE_vect)`). |
| RXEN0  | 1 = Active la r√©ception UART. |
| TXEN0  | 1 = Active la transmission UART. |
--------------------------------------------------------------
|                                                             |
| üí° `TXEN0` est activ√© pour permettre l‚Äôenvoi (`uart_tx()`). |
| üí° `UDRIE0` est activ√© pour envoyer les caract√®res un par un via `ISR(USART_UDRE_vect)`. |
--------------------------------------------------------------
*/
