I61
.(dp0
S'inst_48'
p1
(dp2
S'position'
p3
(cnumpy.core.multiarray
scalar
p4
(cnumpy
dtype
p5
(S'f8'
p6
I0
I1
tp7
Rp8
(I3
S'<'
p9
NNNI-1
I-1
I0
tp10
bS'\x00\x00\x00\x00\x00\x00T\xc0'
p11
tp12
Rp13
g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p14
tp15
Rp16
tp17
sS'component'
p18
(dp19
S'inputs'
p20
(dp21
S'input_a'
p22
S'16'
p23
ssS'device_inputs'
p24
(dp25
sS'outputs'
p26
(dp27
S'output_b'
p28
S'16'
p29
sS'output_a'
p30
S'16'
p31
ssS'device_outputs'
p32
(dp33
sS'source_file'
p34
S'modulo_test.c'
p35
sS'file'
p36
Vdivider_test.v
p37
sS'meta_tags'
p38
(lp39
S'c components'
p40
asS'name'
p41
S'divider_test'
p42
sS'parameters'
p43
(dp44
sS'documentation'
p45
S'Divider_Test\n============\n\n*Created by C2CHIP*\n'
p46
sS'dependencies'
p47
(lp48
ssS'name'
p49
g1
sS'parameters'
p50
(dp51
ssS'inst_49'
p52
(dp53
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p54
tp55
Rp56
g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p57
tp58
Rp59
tp60
sg18
(dp61
g20
(dp62
S'in1'
p63
S'bits'
p64
sS'in2'
p65
S'bits'
p66
ssg24
(dp67
sg26
(dp68
S'out1'
p69
S'bits'
p70
ssg32
(dp71
sg34
S'built_in'
p72
sg36
S'div.v'
p73
sg38
(lp74
S'arithmetic'
p75
asg41
S'divider'
p76
sg43
(dp77
S'bits'
p78
S'16'
p79
ssg45
S'Divider\n=======\n\nProduces a stream of data *out1* by dividing *in1* by *in2* item by item.\n\n::\n\n    out1 <= in1 / in2\n\n+--------------------+-------------------------------------+\n|Language            | Verilog                             |\n+--------------------+-------------------------------------+\n|Synthesis           | Yes                                 |\n+--------------------+-------------------------------------+\n|License             | MIT                                 |\n+--------------------+-------------------------------------+\n|Author              | Jonathan P Dawson                   |\n+--------------------+-------------------------------------+\n|Copyright           | Jonathan P Dawson 2013              |\n+--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p80
sg47
(lp81
ssg49
g52
sg50
(dp82
S'bits'
p83
S'16'
p84
sssS'inst_44'
p85
(dp86
S'position'
p87
(g4
(g8
S'\x00\x00\x00\x00\x00@\x7f\xc0'
p88
tp89
Rp90
g4
(g8
S'\x00\x00\x00\x00\x00\x00n@'
p91
tp92
Rp93
tp94
sS'component'
p95
(dp96
g20
(dp97
sg24
(dp98
S'pins'
p99
(S'BUS'
p100
S'port_name'
p101
S'bits'
p102
tp103
ssg26
(dp104
S'out1'
p105
S'bits'
p106
ssg32
(dp107
sg34
S'built_in'
p108
sg36
S'input_pin_port.v'
p109
sg38
(lp110
S'sources'
p111
asg41
S'device_pin_input'
p112
sg43
(dp113
S'port_name'
p114
S'"pins"'
p115
sS'bits'
p116
S'16'
p117
ssg45
S'Device Pin Input\n=================\n\nGenerate a stream of data from device pin(s).\nThe input pins are automatically double registered.\n\n::\n\n    out1 <= pins\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1 and port.\n port_name     string         The name of the device pin port.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\nDevice Inputs\n-------------\n\nThese inputs will automatically be routed to the top level of the\ndevice, but will not appear as inputs/outputs on the component symbol.\nThe parameter *port_name* determines the name given to the device pins.\nNote that ports names must be unique.\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n pins          bits           Input port pins\n ============= ============== ==============================================\n\n'
p118
sg47
(lp119
ssS'name'
p120
g85
sS'parameters'
p121
(dp122
S'port_name'
p123
V"input_pins"
p124
sS'bits'
p125
V16
p126
sssS'inst_45'
p127
(dp128
g87
(g4
(g8
S'\x00\x00\x00\x00\x00\x00t\xc0'
p129
tp130
Rp131
g4
(g8
S'\x00\x00\x00\x00\x00\x00n@'
p132
tp133
Rp134
tp135
sg95
(dp136
g20
(dp137
S'in1'
p138
S'bits'
p139
ssg24
(dp140
sg26
(dp141
sg32
(dp142
S'pins'
p143
(S'BUS'
p144
S'port_name'
p145
S'bits'
p146
tp147
ssg34
S'built_in'
p148
sg36
S'output_pin_port.v'
p149
sg38
(lp150
S'sinks'
p151
asg41
S'device_pin_output'
p152
sg43
(dp153
S'port_name'
p154
S'"pins"'
p155
sS'bits'
p156
S'16'
p157
ssg45
S'Device Pin Output\n=================\n\nSend a stream of data to a device pin(s).\nProduces a stream of data *out1* by adding *in2* to *in1* item by item.\n\n::\n\n    pins <= in1\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n port_name     string         The name of the device pin port.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n ============= ============== ==============================================\n\nDevice Outputs\n--------------\n\nThese outputs will automatically be routed to the top level of the\ndevice, but will not appear as inputs/outputs on the component symbol.\nThe parameter *port_name* determines the name given to the device pins.\nNote that ports names must be unique.\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n pins          bits           Output port pins\n ============= ============== ==============================================\n\n'
p158
sg47
(lp159
ssg120
g127
sg121
(dp160
S'port_name'
p161
V"output_pins"
p162
sS'bits'
p163
V16
p164
sssS'inst_40'
p165
(dp166
S'position'
p167
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p168
tp169
Rp170
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p171
tp172
Rp173
tp174
sS'port_name'
p175
g165
sS'component'
p176
(dp177
g20
(dp178
S'in1'
p179
S'bits'
p180
ssg24
(dp181
sg26
(dp182
S'out1'
p183
S'bits'
p184
ssg32
(dp185
sg34
S'built_in'
p186
sg36
S'bend.v'
p187
sg38
(lp188
S'schematic'
p189
asg41
S'bend'
p190
sg43
(dp191
S'bits'
p192
S'16'
p193
ssg45
S''
p194
sg47
(lp195
ssS'name'
p196
g165
sS'parameters'
p197
(dp198
S'bits'
p199
S'16'
p200
sssS'inst_41'
p201
(dp202
g167
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p203
tp204
Rp205
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p206
tp207
Rp208
tp209
sg175
g201
sg176
(dp210
g20
(dp211
S'in1'
p212
S'bits'
p213
ssg24
(dp214
sg26
(dp215
S'out1'
p216
S'bits'
p217
ssg32
(dp218
sg34
S'built_in'
p219
sg36
S'bend.v'
p220
sg38
(lp221
S'schematic'
p222
asg41
S'bend'
p223
sg43
(dp224
S'bits'
p225
S'16'
p226
ssg45
g194
sg47
(lp227
ssg196
g201
sg197
(dp228
g199
g200
sssS'inst_42'
p229
(dp230
g167
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p231
tp232
Rp233
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p234
tp235
Rp236
tp237
sg175
g229
sg176
(dp238
g20
(dp239
S'in1'
p240
S'bits'
p241
ssg24
(dp242
sg26
(dp243
S'out1'
p244
S'bits'
p245
ssg32
(dp246
sg34
S'built_in'
p247
sg36
S'bend.v'
p248
sg38
(lp249
S'schematic'
p250
asg41
S'bend'
p251
sg43
(dp252
S'bits'
p253
S'16'
p254
ssg45
g194
sg47
(lp255
ssg196
g229
sg197
(dp256
g199
g200
sssS'inst_43'
p257
(dp258
g167
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p259
tp260
Rp261
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p262
tp263
Rp264
tp265
sg175
g257
sg176
(dp266
g20
(dp267
S'in1'
p268
S'bits'
p269
ssg24
(dp270
sg26
(dp271
S'out1'
p272
S'bits'
p273
ssg32
(dp274
sg34
S'built_in'
p275
sg36
S'bend.v'
p276
sg38
(lp277
S'schematic'
p278
asg41
S'bend'
p279
sg43
(dp280
S'bits'
p281
S'16'
p282
ssg45
g194
sg47
(lp283
ssg196
g257
sg197
(dp284
g199
g200
sssS'inst_11'
p285
(dp286
S'component'
p287
(dp288
g20
(dp289
S'in1'
p290
S'bits'
p291
ssg24
(dp292
sg26
(dp293
S'out1'
p294
S'bits'
p295
ssg32
(dp296
sg34
S'built_in'
p297
sg36
S'bend.v'
p298
sg38
(lp299
S'schematic'
p300
asg41
S'bend'
p301
sg43
(dp302
S'bits'
p303
S'16'
p304
ssg45
g194
sg47
(lp305
ssS'position'
p306
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p307
tp308
Rp309
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p310
tp311
Rp312
tp313
sS'port_name'
p314
g285
sS'name'
p315
g285
sS'parameters'
p316
(dp317
S'bits'
p318
S'16'
p319
sssS'inst_10'
p320
(dp321
g287
(dp322
g20
(dp323
S'in1'
p324
S'bits'
p325
ssg24
(dp326
sg26
(dp327
S'out1'
p328
S'bits'
p329
ssg32
(dp330
sg34
S'built_in'
p331
sg36
S'bend.v'
p332
sg38
(lp333
S'schematic'
p334
asg41
S'bend'
p335
sg43
(dp336
S'bits'
p337
S'16'
p338
ssg45
g194
sg47
(lp339
ssg306
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p340
tp341
Rp342
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p343
tp344
Rp345
tp346
sg314
g320
sg315
g320
sg316
(dp347
g318
g319
sssS'inst_39'
p348
(dp349
g167
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p350
tp351
Rp352
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p353
tp354
Rp355
tp356
sg176
(dp357
g20
(dp358
S'input_a'
p359
S'16'
p360
ssg24
(dp361
sg26
(dp362
S'output_b'
p363
S'16'
p364
sS'output_a'
p365
S'16'
p366
ssg32
(dp367
sg34
S'multiplier_test.c'
p368
sg36
Vmultiplier_test.v
p369
sg38
(lp370
S'c components'
p371
asg41
S'multiplier_test'
p372
sg43
(dp373
sg45
S'Multiplier_Test\n===============\n\n*Created by C2CHIP*\n'
p374
sg47
(lp375
ssg196
g348
sg197
(dp376
ssS'inst_37'
p377
(dp378
g167
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p379
tp380
Rp381
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p382
tp383
Rp384
tp385
sg176
(dp386
g20
(dp387
S'in1'
p388
S'bits'
p389
sS'in2'
p390
S'bits'
p391
ssg24
(dp392
sg26
(dp393
S'out1'
p394
S'bits'
p395
ssg32
(dp396
sg34
S'built_in'
p397
sg36
S'mul.v'
p398
sg38
(lp399
S'arithmetic'
p400
asg41
S'multiplier'
p401
sg43
(dp402
S'bits'
p403
S'16'
p404
ssg45
S'Multiplier\n==========\n\nProduces a stream of data *out1* by multiplying *in2* to *in1* item by item.\n\n::\n\n    out1 <= in1 * in2\n\n+--------------------+-------------------------------------+\n|Language            | Verilog                             |\n+--------------------+-------------------------------------+\n|Synthesis           | Yes                                 |\n+--------------------+-------------------------------------+\n|License             | MIT                                 |\n+--------------------+-------------------------------------+\n|Author              | Jonathan P Dawson                   |\n+--------------------+-------------------------------------+\n|Copyright           | Jonathan P Dawson 2013              |\n+--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p405
sg47
(lp406
ssg196
g377
sg197
(dp407
S'bits'
p408
S'16'
p409
sssS'inst_59'
p410
(dp411
S'position'
p412
(g4
(g8
S'\x00\x00\x00\x00\x00\x00~\xc0'
p413
tp414
Rp415
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p416
tp417
Rp418
tp419
sS'port_name'
p420
g410
sS'component'
p421
(dp422
g20
(dp423
S'in1'
p424
S'bits'
p425
ssg24
(dp426
sg26
(dp427
S'out1'
p428
S'bits'
p429
ssg32
(dp430
sg34
S'built_in'
p431
sg36
S'bend.v'
p432
sg38
(lp433
S'schematic'
p434
asg41
S'bend'
p435
sg43
(dp436
S'bits'
p437
S'16'
p438
ssg45
g194
sg47
(lp439
ssg41
g410
sg43
(dp440
S'bits'
p441
S'16'
p442
sssS'inst_58'
p443
(dp444
g412
(g4
(g8
S'\x00\x00\x00\x00\x00\x00~\xc0'
p445
tp446
Rp447
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p448
tp449
Rp450
tp451
sg420
g443
sg421
(dp452
g20
(dp453
S'in1'
p454
S'bits'
p455
ssg24
(dp456
sg26
(dp457
S'out1'
p458
S'bits'
p459
ssg32
(dp460
sg34
S'built_in'
p461
sg36
S'bend.v'
p462
sg38
(lp463
S'schematic'
p464
asg41
S'bend'
p465
sg43
(dp466
S'bits'
p467
S'16'
p468
ssg45
g194
sg47
(lp469
ssg41
g443
sg43
(dp470
g441
g442
sssS'inst_57'
p471
(dp472
g412
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p473
tp474
Rp475
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p476
tp477
Rp478
tp479
sg420
g471
sg421
(dp480
g20
(dp481
S'in1'
p482
S'bits'
p483
ssg24
(dp484
sg26
(dp485
S'out1'
p486
S'bits'
p487
ssg32
(dp488
sg34
S'built_in'
p489
sg36
S'bend.v'
p490
sg38
(lp491
S'schematic'
p492
asg41
S'bend'
p493
sg43
(dp494
S'bits'
p495
S'16'
p496
ssg45
g194
sg47
(lp497
ssg41
g471
sg43
(dp498
g441
g442
sssS'inst_56'
p499
(dp500
g412
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p501
tp502
Rp503
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p504
tp505
Rp506
tp507
sg420
g499
sg421
(dp508
g20
(dp509
S'in1'
p510
S'bits'
p511
ssg24
(dp512
sg26
(dp513
S'out1'
p514
S'bits'
p515
ssg32
(dp516
sg34
S'built_in'
p517
sg36
S'bend.v'
p518
sg38
(lp519
S'schematic'
p520
asg41
S'bend'
p521
sg43
(dp522
S'bits'
p523
S'16'
p524
ssg45
g194
sg47
(lp525
ssg41
g499
sg43
(dp526
g441
g442
sssS'inst_55'
p527
(dp528
g412
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p529
tp530
Rp531
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p532
tp533
Rp534
tp535
sg421
(dp536
g20
(dp537
S'in1'
p538
S'bits'
p539
sS'in2'
p540
S'bits'
p541
ssg24
(dp542
sg26
(dp543
S'out1'
p544
S'bits'
p545
ssg32
(dp546
sg34
S'built_in'
p547
sg36
S'mod.v'
p548
sg38
(lp549
S'arithmetic'
p550
asg41
S'modulo'
p551
sg43
(dp552
S'bits'
p553
S'16'
p554
ssg45
S'Modulo\n=======\n\nProduces a stream of data *out1* by performing the modulo of *in1* and *in2* item by item.\n\n::\n\n    out1 <= in1 % in2\n\n+--------------------+-------------------------------------+\n|Language            | Verilog                             |\n+--------------------+-------------------------------------+\n|Synthesis           | Yes                                 |\n+--------------------+-------------------------------------+\n|License             | MIT                                 |\n+--------------------+-------------------------------------+\n|Author              | Jonathan P Dawson                   |\n+--------------------+-------------------------------------+\n|Copyright           | Jonathan P Dawson 2013              |\n+--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p555
sg47
(lp556
ssg41
g527
sg43
(dp557
S'bits'
p558
S'16'
p559
sssS'inst_54'
p560
(dp561
g412
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0|\xc0'
p562
tp563
Rp564
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p565
tp566
Rp567
tp568
sg421
(dp569
g20
(dp570
S'input_a'
p571
S'16'
p572
ssg24
(dp573
sg26
(dp574
S'output_b'
p575
S'16'
p576
sS'output_a'
p577
S'16'
p578
ssg32
(dp579
sg34
S'modulo_test.c'
p580
sg36
Vmodulo_test.v
p581
sg38
(lp582
S'c components'
p583
asg41
S'modulo_test'
p584
sg43
(dp585
sg45
S'Modulo_Test\n===========\n\n*Created by C2CHIP*\n'
p586
sg47
(lp587
ssg41
g560
sg43
(dp588
ssS'inst_53'
p589
(dp590
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p591
tp592
Rp593
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p594
tp595
Rp596
tp597
sS'port_name'
p598
g589
sg18
(dp599
g20
(dp600
S'in1'
p601
S'bits'
p602
ssg24
(dp603
sg26
(dp604
S'out1'
p605
S'bits'
p606
ssg32
(dp607
sg34
S'built_in'
p608
sg36
S'bend.v'
p609
sg38
(lp610
S'schematic'
p611
asg41
S'bend'
p612
sg43
(dp613
S'bits'
p614
S'16'
p615
ssg45
g194
sg47
(lp616
ssg49
g589
sg50
(dp617
S'bits'
p618
S'16'
p619
sssS'inst_52'
p620
(dp621
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p622
tp623
Rp624
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r\xc0'
p625
tp626
Rp627
tp628
sg598
g620
sg18
(dp629
g20
(dp630
S'in1'
p631
S'bits'
p632
ssg24
(dp633
sg26
(dp634
S'out1'
p635
S'bits'
p636
ssg32
(dp637
sg34
S'built_in'
p638
sg36
S'bend.v'
p639
sg38
(lp640
S'schematic'
p641
asg41
S'bend'
p642
sg43
(dp643
S'bits'
p644
S'16'
p645
ssg45
g194
sg47
(lp646
ssg49
g620
sg50
(dp647
g618
g619
sssS'inst_51'
p648
(dp649
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p650
tp651
Rp652
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r\xc0'
p653
tp654
Rp655
tp656
sg598
g648
sg18
(dp657
g20
(dp658
S'in1'
p659
S'bits'
p660
ssg24
(dp661
sg26
(dp662
S'out1'
p663
S'bits'
p664
ssg32
(dp665
sg34
S'built_in'
p666
sg36
S'bend.v'
p667
sg38
(lp668
S'schematic'
p669
asg41
S'bend'
p670
sg43
(dp671
S'bits'
p672
S'16'
p673
ssg45
g194
sg47
(lp674
ssg49
g648
sg50
(dp675
g618
g619
sssS'inst_50'
p676
(dp677
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p678
tp679
Rp680
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p681
tp682
Rp683
tp684
sg598
g676
sg18
(dp685
g20
(dp686
S'in1'
p687
S'bits'
p688
ssg24
(dp689
sg26
(dp690
S'out1'
p691
S'bits'
p692
ssg32
(dp693
sg34
S'built_in'
p694
sg36
S'bend.v'
p695
sg38
(lp696
S'schematic'
p697
asg41
S'bend'
p698
sg43
(dp699
S'bits'
p700
S'16'
p701
ssg45
g194
sg47
(lp702
ssg49
g676
sg50
(dp703
g618
g619
sssS'inst_9'
p704
(dp705
g287
(dp706
g20
(dp707
S'in1'
p708
S'bits'
p709
ssg24
(dp710
sg26
(dp711
S'out1'
p712
S'bits'
p713
ssg32
(dp714
sg34
S'built_in'
p715
sg36
S'bend.v'
p716
sg38
(lp717
S'schematic'
p718
asg41
S'bend'
p719
sg43
(dp720
S'bits'
p721
S'16'
p722
ssg45
g194
sg47
(lp723
ssg306
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p724
tp725
Rp726
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p727
tp728
Rp729
tp730
sg314
g704
sg315
g704
sg316
(dp731
g318
g319
sssS'inst_8'
p732
(dp733
g287
(dp734
g20
(dp735
S'in1'
p736
S'bits'
p737
ssg24
(dp738
sg26
(dp739
S'out1'
p740
S'bits'
p741
ssg32
(dp742
sg34
S'built_in'
p743
sg36
S'bend.v'
p744
sg38
(lp745
S'schematic'
p746
asg41
S'bend'
p747
sg43
(dp748
S'bits'
p749
S'16'
p750
ssg45
g194
sg47
(lp751
ssg306
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p752
tp753
Rp754
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p755
tp756
Rp757
tp758
sg314
g732
sg315
g732
sg316
(dp759
g318
g319
sssS'inst_3'
p760
(dp761
S'position'
p762
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p763
tp764
Rp765
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p766
tp767
Rp768
tp769
sS'port_name'
p770
g760
sS'component'
p771
(dp772
g20
(dp773
S'in1'
p774
S'bits'
p775
ssg24
(dp776
sg26
(dp777
S'out1'
p778
S'bits'
p779
ssg32
(dp780
sg34
S'built_in'
p781
sg36
S'bend.v'
p782
sg38
(lp783
S'schematic'
p784
asg41
S'bend'
p785
sg43
(dp786
S'bits'
p787
S'16'
p788
ssg45
g194
sg47
(lp789
ssS'name'
p790
g760
sS'parameters'
p791
(dp792
S'bits'
p793
S'16'
p794
sssS'inst_2'
p795
(dp796
g762
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p797
tp798
Rp799
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p800
tp801
Rp802
tp803
sg770
g795
sg771
(dp804
g20
(dp805
S'in1'
p806
S'bits'
p807
ssg24
(dp808
sg26
(dp809
S'out1'
p810
S'bits'
p811
ssg32
(dp812
sg34
S'built_in'
p813
sg36
S'bend.v'
p814
sg38
(lp815
S'schematic'
p816
asg41
S'bend'
p817
sg43
(dp818
S'bits'
p819
S'16'
p820
ssg45
g194
sg47
(lp821
ssg790
g795
sg791
(dp822
g793
g794
sssS'inst_1'
p823
(dp824
g762
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p825
tp826
Rp827
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p828
tp829
Rp830
tp831
sg771
(dp832
g20
(dp833
S'input_a'
p834
S'16'
p835
ssg24
(dp836
sg26
(dp837
S'output_b'
p838
S'16'
p839
sS'output_a'
p840
S'16'
p841
ssg32
(dp842
sg34
S'adder_test.c'
p843
sg36
Vadder_test.v
p844
sg38
(lp845
S'c components'
p846
asg41
S'adder_test'
p847
sg43
(dp848
sg45
S'Adder_Test\n==========\n\n*Created by C2CHIP*\n'
p849
sg47
(lp850
ssg790
g823
sg791
(dp851
ssS'inst_0'
p852
(dp853
g762
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p854
tp855
Rp856
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p857
tp858
Rp859
tp860
sg771
(dp861
g20
(dp862
S'in1'
p863
S'bits'
p864
sS'in2'
p865
S'bits'
p866
ssg24
(dp867
sg26
(dp868
S'out1'
p869
S'bits'
p870
ssg32
(dp871
sg34
S'built_in'
p872
sg36
S'add.v'
p873
sg38
(lp874
S'arithmetic'
p875
asg41
S'adder'
p876
sg43
(dp877
S'bits'
p878
S'16'
p879
ssg45
S'Adder\n=====\n\nProduces a stream of data *out1* by adding *in2* to *in1* item by item.\n\n::\n\n    out1 <= in1 + in2\n\n+--------------------+-------------------------------------+\n|Language            | Verilog                             |\n+--------------------+-------------------------------------+\n|Synthesis           | Yes                                 |\n+--------------------+-------------------------------------+\n|License             | MIT                                 |\n+--------------------+-------------------------------------+\n|Author              | Jonathan P Dawson                   |\n+--------------------+-------------------------------------+\n|Copyright           | Jonathan P Dawson 2013              |\n+--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p880
sg47
(lp881
ssg790
g852
sg791
(dp882
S'bits'
p883
S'16'
p884
sssS'inst_7'
p885
(dp886
g306
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p887
tp888
Rp889
g4
(g8
S'\x00\x00\x00\x00\x00\x00N@'
p890
tp891
Rp892
tp893
sg287
(dp894
g20
(dp895
S'input_a'
p896
S'16'
p897
ssg24
(dp898
sg26
(dp899
S'output_b'
p900
S'16'
p901
sS'output_a'
p902
S'16'
p903
ssg32
(dp904
sg34
S'subtractor_test.c'
p905
sg36
Vsubtractor_test.v
p906
sg38
(lp907
S'c components'
p908
asg41
S'subtractor_test'
p909
sg43
(dp910
sg45
S'Subtractor_Test\n===============\n\n*Created by C2CHIP*\n'
p911
sg47
(lp912
ssg315
g885
sg316
(dp913
ssS'inst_6'
p914
(dp915
g306
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p916
tp917
Rp918
g4
(g8
S'\x00\x00\x00\x00\x00\x00N@'
p919
tp920
Rp921
tp922
sg287
(dp923
g20
(dp924
S'in1'
p925
S'bits'
p926
sS'in2'
p927
S'bits'
p928
ssg24
(dp929
sg26
(dp930
S'out1'
p931
S'bits'
p932
ssg32
(dp933
sg34
S'built_in'
p934
sg36
S'sub.v'
p935
sg38
(lp936
S'arithmetic'
p937
asg41
S'subtractor'
p938
sg43
(dp939
S'bits'
p940
S'16'
p941
ssg45
S'Subtractor\n==========\n\nProduces a stream of data *out1* by subtracting *in2* from *in1* item by item.\n\n::\n\n    out1 <= in1 - in2\n\n+--------------------+-------------------------------------+\n|Language            | Verilog                             |\n+--------------------+-------------------------------------+\n|Synthesis           | Yes                                 |\n+--------------------+-------------------------------------+\n|License             | MIT                                 |\n+--------------------+-------------------------------------+\n|Author              | Jonathan P Dawson                   |\n+--------------------+-------------------------------------+\n|Copyright           | Jonathan P Dawson 2013              |\n+--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p942
sg47
(lp943
ssg315
g914
sg316
(dp944
S'bits'
p945
S'16'
p946
sssS'inst_5'
p947
(dp948
g762
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p949
tp950
Rp951
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p952
tp953
Rp954
tp955
sg770
g947
sg771
(dp956
g20
(dp957
S'in1'
p958
S'bits'
p959
ssg24
(dp960
sg26
(dp961
S'out1'
p962
S'bits'
p963
ssg32
(dp964
sg34
S'built_in'
p965
sg36
S'bend.v'
p966
sg38
(lp967
S'schematic'
p968
asg41
S'bend'
p969
sg43
(dp970
S'bits'
p971
S'16'
p972
ssg45
g194
sg47
(lp973
ssg790
g947
sg791
(dp974
g793
g794
sssS'inst_4'
p975
(dp976
g762
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p977
tp978
Rp979
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p980
tp981
Rp982
tp983
sg770
g975
sg771
(dp984
g20
(dp985
S'in1'
p986
S'bits'
p987
ssg24
(dp988
sg26
(dp989
S'out1'
p990
S'bits'
p991
ssg32
(dp992
sg34
S'built_in'
p993
sg36
S'bend.v'
p994
sg38
(lp995
S'schematic'
p996
asg41
S'bend'
p997
sg43
(dp998
S'bits'
p999
S'16'
p1000
ssg45
g194
sg47
(lp1001
ssg790
g975
sg791
(dp1002
g793
g794
sss.(dp0
S'inst_28'
p1
(dp2
S'out1'
p3
(cnumpy.core.multiarray
scalar
p4
(cnumpy
dtype
p5
(S'f8'
p6
I0
I1
tp7
Rp8
(I3
S'<'
p9
NNNI-1
I-1
I0
tp10
bS'\x00\x00\x00\x00\x00@p@'
p11
tp12
Rp13
g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p14
tp15
Rp16
tp17
sS'in1'
p18
(g13
g16
tp19
ssS'inst_29'
p20
(dp21
S'out1'
p22
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p23
tp24
Rp25
g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p26
tp27
Rp28
tp29
sS'in1'
p30
(g25
g28
tp31
ssS'inst_60'
p32
(dp33
S'out1'
p34
(g4
(g8
S'\x00\x00\x00\x00\x00\x80v\xc0'
p35
tp36
Rp37
g4
(g8
S'\x00\x00\x00\x00\x00\x00d@'
p38
tp39
Rp40
tp41
sS'in1'
p42
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0|\xc0'
p43
tp44
Rp45
g4
(g8
S'\x00\x00\x00\x00\x00\x00d@'
p46
tp47
Rp48
tp49
sS'in2'
p50
(g45
g4
(g8
S'\x00\x00\x00\x00\x00\x80a@'
p51
tp52
Rp53
tp54
ssS'inst_22'
p55
(dp56
S'out1'
p57
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p58
tp59
Rp60
g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p61
tp62
Rp63
tp64
sS'in1'
p65
(g60
g63
tp66
ssS'inst_23'
p67
(dp68
S'out1'
p69
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p70
tp71
Rp72
g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p73
tp74
Rp75
tp76
sS'in1'
p77
(g72
g75
tp78
ssS'inst_20'
p79
(dp80
S'out1'
p81
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p82
tp83
Rp84
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p85
tp86
Rp87
tp88
sS'in1'
p89
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p90
tp91
Rp92
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p93
tp94
Rp95
tp96
sS'in2'
p97
(g92
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p98
tp99
Rp100
tp101
ssS'inst_21'
p102
(dp103
S'out1'
p104
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p105
tp106
Rp107
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p108
tp109
Rp110
tp111
sS'in1'
p112
(g107
g110
tp113
ssS'inst_26'
p114
(dp115
S'out1'
p116
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p117
tp118
Rp119
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p120
tp121
Rp122
tp123
sS'in1'
p124
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p125
tp126
Rp127
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p128
tp129
Rp130
tp131
sS'in2'
p132
(g127
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p133
tp134
Rp135
tp136
ssS'inst_27'
p137
(dp138
S'out1'
p139
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p140
tp141
Rp142
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p143
tp144
Rp145
tp146
sS'in1'
p147
(g142
g145
tp148
ssS'inst_24'
p149
(dp150
S'out1'
p151
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p152
tp153
Rp154
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p155
tp156
Rp157
tp158
sS'in1'
p159
(g154
g157
tp160
ssS'inst_25'
p161
(dp162
S'input_a'
p163
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p164
tp165
Rp166
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p167
tp168
Rp169
tp170
sS'output_b'
p171
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0l@'
p172
tp173
Rp174
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p175
tp176
Rp177
tp178
sS'output_a'
p179
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0l@'
p180
tp181
Rp182
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p183
tp184
Rp185
tp186
ssS'inst_48'
p187
(dp188
S'output_a'
p189
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p190
tp191
Rp192
g4
(g8
S'\x00\x00\x00\x00\x00\x00n\xc0'
p193
tp194
Rp195
tp196
sS'output_b'
p197
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p198
tp199
Rp200
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p201
tp202
Rp203
tp204
sS'input_a'
p205
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p206
tp207
Rp208
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p209
tp210
Rp211
tp212
ssS'inst_49'
p213
(dp214
S'out1'
p215
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p216
tp217
Rp218
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p219
tp220
Rp221
tp222
sS'in1'
p223
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p224
tp225
Rp226
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p227
tp228
Rp229
tp230
sS'in2'
p231
(g226
g4
(g8
S'\x00\x00\x00\x00\x00\x00n\xc0'
p232
tp233
Rp234
tp235
ssS'inst_44'
p236
(dp237
S'out1'
p238
(g4
(g8
S'\x00\x00\x00\x00\x00@u\xc0'
p239
tp240
Rp241
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p242
tp243
Rp244
tp245
ssS'inst_45'
p246
(dp247
S'in1'
p248
(g4
(g8
S'\x00\x00\x00\x00\x00\x00t\xc0'
p249
tp250
Rp251
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p252
tp253
Rp254
tp255
ssS'inst_46'
p256
(dp257
S'in1'
p258
(g4
(g8
S'\x00\x00\x00\x00\x00\x004\xc0'
p259
tp260
Rp261
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p262
tp263
Rp264
tp265
ssS'inst_47'
p266
(dp267
sS'inst_40'
p268
(dp269
S'out1'
p270
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p271
tp272
Rp273
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p274
tp275
Rp276
tp277
sS'in1'
p278
(g273
g276
tp279
ssS'inst_41'
p280
(dp281
S'out1'
p282
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p283
tp284
Rp285
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p286
tp287
Rp288
tp289
sS'in1'
p290
(g285
g288
tp291
ssS'inst_42'
p292
(dp293
S'out1'
p294
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p295
tp296
Rp297
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p298
tp299
Rp300
tp301
sS'in1'
p302
(g297
g300
tp303
ssS'inst_43'
p304
(dp305
S'out1'
p306
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p307
tp308
Rp309
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p310
tp311
Rp312
tp313
sS'in1'
p314
(g309
g312
tp315
ssS'inst_52'
p316
(dp317
S'out1'
p318
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p319
tp320
Rp321
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r\xc0'
p322
tp323
Rp324
tp325
sS'in1'
p326
(g321
g324
tp327
ssS'inst_38'
p328
(dp329
S'INPUT_b'
p330
(g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p331
tp332
Rp333
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p334
tp335
Rp336
tp337
sS'OUTPUT_a'
p338
(g4
(g8
S'\x00\x00\x00\x00\x00@o@'
p339
tp340
Rp341
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p342
tp343
Rp344
tp345
ssS'inst_37'
p346
(dp347
S'out1'
p348
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p349
tp350
Rp351
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p352
tp353
Rp354
tp355
sS'in1'
p356
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p357
tp358
Rp359
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p360
tp361
Rp362
tp363
sS'in2'
p364
(g359
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p365
tp366
Rp367
tp368
ssS'inst_13'
p369
(dp370
S'out1'
p371
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p372
tp373
Rp374
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p375
tp376
Rp377
tp378
sS'in1'
p379
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p380
tp381
Rp382
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p383
tp384
Rp385
tp386
sS'in2'
p387
(g382
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p388
tp389
Rp390
tp391
ssS'inst_12'
p392
(dp393
S'input_a'
p394
(g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p395
tp396
Rp397
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p398
tp399
Rp400
tp401
sS'output_b'
p402
(g4
(g8
S'\x00\x00\x00\x00\x00\x80[@'
p403
tp404
Rp405
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p406
tp407
Rp408
tp409
sS'output_a'
p410
(g4
(g8
S'\x00\x00\x00\x00\x00\x80[@'
p411
tp412
Rp413
g4
(g8
S'\x00\x00\x00\x00\x00\x00\x00\x00'
p414
tp415
Rp416
tp417
ssS'inst_11'
p418
(dp419
S'out1'
p420
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p421
tp422
Rp423
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p424
tp425
Rp426
tp427
sS'in1'
p428
(g423
g426
tp429
ssS'inst_10'
p430
(dp431
S'out1'
p432
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p433
tp434
Rp435
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p436
tp437
Rp438
tp439
sS'in1'
p440
(g435
g438
tp441
ssS'inst_17'
p442
(dp443
S'out1'
p444
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p445
tp446
Rp447
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p448
tp449
Rp450
tp451
sS'in1'
p452
(g447
g450
tp453
ssS'inst_16'
p454
(dp455
S'out1'
p456
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p457
tp458
Rp459
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p460
tp461
Rp462
tp463
sS'in1'
p464
(g459
g462
tp465
ssS'inst_15'
p466
(dp467
S'out1'
p468
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p469
tp470
Rp471
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p472
tp473
Rp474
tp475
sS'in1'
p476
(g471
g474
tp477
ssS'inst_14'
p478
(dp479
S'out1'
p480
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p481
tp482
Rp483
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p484
tp485
Rp486
tp487
sS'in1'
p488
(g483
g486
tp489
ssS'inst_35'
p490
(dp491
S'out1'
p492
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p493
tp494
Rp495
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p496
tp497
Rp498
tp499
sS'in1'
p500
(g495
g498
tp501
ssS'inst_34'
p502
(dp503
S'out1'
p504
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p505
tp506
Rp507
g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p508
tp509
Rp510
tp511
sS'in1'
p512
(g507
g510
tp513
ssS'inst_19'
p514
(dp515
S'input_a'
p516
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p517
tp518
Rp519
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p520
tp521
Rp522
tp523
sS'output_b'
p524
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p525
tp526
Rp527
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p528
tp529
Rp530
tp531
sS'output_a'
p532
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p533
tp534
Rp535
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p536
tp537
Rp538
tp539
ssS'inst_18'
p540
(dp541
S'out1'
p542
(g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p543
tp544
Rp545
g4
(g8
S'\x00\x00\x00\x00\x00\x004\xc0'
p546
tp547
Rp548
tp549
sS'in1'
p550
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p551
tp552
Rp553
g4
(g8
S'\x00\x00\x00\x00\x00\x004\xc0'
p554
tp555
Rp556
tp557
sS'in2'
p558
(g553
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p559
tp560
Rp561
tp562
ssS'inst_31'
p563
(dp564
S'out1'
p565
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p566
tp567
Rp568
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p569
tp570
Rp571
tp572
sS'in1'
p573
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p574
tp575
Rp576
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p577
tp578
Rp579
tp580
sS'in2'
p581
(g576
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p582
tp583
Rp584
tp585
ssS'inst_30'
p586
(dp587
S'out1'
p588
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p589
tp590
Rp591
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p592
tp593
Rp594
tp595
sS'in1'
p596
(g591
g594
tp597
ssS'inst_33'
p598
(dp599
S'out1'
p600
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p601
tp602
Rp603
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p604
tp605
Rp606
tp607
sS'in1'
p608
(g603
g606
tp609
ssS'inst_32'
p610
(dp611
S'output_a'
p612
(g4
(g8
S'\x00\x00\x00\x00\x00@e@'
p613
tp614
Rp615
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p616
tp617
Rp618
tp619
sS'output_b'
p620
(g4
(g8
S'\x00\x00\x00\x00\x00@e@'
p621
tp622
Rp623
g4
(g8
S'\x00\x00\x00\x00\x00\x004\xc0'
p624
tp625
Rp626
tp627
sS'input_a'
p628
(g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p629
tp630
Rp631
g4
(g8
S'\x00\x00\x00\x00\x00\x004\xc0'
p632
tp633
Rp634
tp635
ssS'inst_59'
p636
(dp637
S'out1'
p638
(g4
(g8
S'\x00\x00\x00\x00\x00\x00~\xc0'
p639
tp640
Rp641
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p642
tp643
Rp644
tp645
sS'in1'
p646
(g641
g644
tp647
ssS'inst_58'
p648
(dp649
S'out1'
p650
(g4
(g8
S'\x00\x00\x00\x00\x00\x00~\xc0'
p651
tp652
Rp653
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p654
tp655
Rp656
tp657
sS'in1'
p658
(g653
g656
tp659
ssS'inst_57'
p660
(dp661
S'out1'
p662
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p663
tp664
Rp665
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p666
tp667
Rp668
tp669
sS'in1'
p670
(g665
g668
tp671
ssS'inst_56'
p672
(dp673
S'out1'
p674
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p675
tp676
Rp677
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p678
tp679
Rp680
tp681
sS'in1'
p682
(g677
g680
tp683
ssS'inst_55'
p684
(dp685
S'out1'
p686
(g4
(g8
S'\x00\x00\x00\x00\x00\x80f\xc0'
p687
tp688
Rp689
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p690
tp691
Rp692
tp693
sS'in1'
p694
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p695
tp696
Rp697
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p698
tp699
Rp700
tp701
sS'in2'
p702
(g697
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p703
tp704
Rp705
tp706
ssS'inst_54'
p707
(dp708
S'output_a'
p709
(g4
(g8
S'\x00\x00\x00\x00\x00`s\xc0'
p710
tp711
Rp712
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p713
tp714
Rp715
tp716
sS'output_b'
p717
(g4
(g8
S'\x00\x00\x00\x00\x00`s\xc0'
p718
tp719
Rp720
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p721
tp722
Rp723
tp724
sS'input_a'
p725
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0|\xc0'
p726
tp727
Rp728
g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p729
tp730
Rp731
tp732
ssS'inst_53'
p733
(dp734
S'out1'
p735
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p736
tp737
Rp738
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p739
tp740
Rp741
tp742
sS'in1'
p743
(g738
g741
tp744
ssS'inst_39'
p745
(dp746
S'output_a'
p747
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p748
tp749
Rp750
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p751
tp752
Rp753
tp754
sS'output_b'
p755
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p756
tp757
Rp758
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p759
tp760
Rp761
tp762
sS'input_a'
p763
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p764
tp765
Rp766
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p767
tp768
Rp769
tp770
ssS'inst_51'
p771
(dp772
S'out1'
p773
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p774
tp775
Rp776
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r\xc0'
p777
tp778
Rp779
tp780
sS'in1'
p781
(g776
g779
tp782
ssS'inst_50'
p783
(dp784
S'out1'
p785
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p786
tp787
Rp788
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p789
tp790
Rp791
tp792
sS'in1'
p793
(g788
g791
tp794
ssS'inst_36'
p795
(dp796
S'out1'
p797
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p798
tp799
Rp800
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p801
tp802
Rp803
tp804
sS'in1'
p805
(g800
g803
tp806
ssS'inst_9'
p807
(dp808
S'out1'
p809
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p810
tp811
Rp812
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p813
tp814
Rp815
tp816
sS'in1'
p817
(g812
g815
tp818
ssS'inst_8'
p819
(dp820
S'out1'
p821
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p822
tp823
Rp824
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p825
tp826
Rp827
tp828
sS'in1'
p829
(g824
g827
tp830
ssS'inst_3'
p831
(dp832
S'out1'
p833
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p834
tp835
Rp836
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p837
tp838
Rp839
tp840
sS'in1'
p841
(g836
g839
tp842
ssS'inst_2'
p843
(dp844
S'out1'
p845
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p846
tp847
Rp848
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p849
tp850
Rp851
tp852
sS'in1'
p853
(g848
g851
tp854
ssS'inst_1'
p855
(dp856
S'output_a'
p857
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p858
tp859
Rp860
g4
(g8
S'\x00\x00\x00\x00\x00\x00n@'
p861
tp862
Rp863
tp864
sS'output_b'
p865
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p866
tp867
Rp868
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p869
tp870
Rp871
tp872
sS'input_a'
p873
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p874
tp875
Rp876
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p877
tp878
Rp879
tp880
ssS'inst_0'
p881
(dp882
S'out1'
p883
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p884
tp885
Rp886
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p887
tp888
Rp889
tp890
sS'in1'
p891
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p892
tp893
Rp894
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p895
tp896
Rp897
tp898
sS'in2'
p899
(g894
g4
(g8
S'\x00\x00\x00\x00\x00\x00n@'
p900
tp901
Rp902
tp903
ssS'inst_7'
p904
(dp905
S'output_a'
p906
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p907
tp908
Rp909
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p910
tp911
Rp912
tp913
sS'output_b'
p914
(g4
(g8
S'\x00\x00\x00\x00\x00\x80Q@'
p915
tp916
Rp917
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p918
tp919
Rp920
tp921
sS'input_a'
p922
(g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p923
tp924
Rp925
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p926
tp927
Rp928
tp929
ssS'inst_6'
p930
(dp931
S'out1'
p932
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p933
tp934
Rp935
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p936
tp937
Rp938
tp939
sS'in1'
p940
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^@'
p941
tp942
Rp943
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p944
tp945
Rp946
tp947
sS'in2'
p948
(g943
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p949
tp950
Rp951
tp952
ssS'inst_5'
p953
(dp954
S'out1'
p955
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p956
tp957
Rp958
g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p959
tp960
Rp961
tp962
sS'in1'
p963
(g958
g961
tp964
ssS'inst_4'
p965
(dp966
S'out1'
p967
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p968
tp969
Rp970
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p971
tp972
Rp973
tp974
sS'in1'
p975
(g970
g973
tp976
ss.(lp0
(S'inst_0'
p1
S'out1'
p2
S'inst_2'
p3
S'in1'
p4
tp5
a(g3
S'out1'
p6
S'inst_3'
p7
g4
tp8
a(g7
g6
S'inst_4'
p9
g4
tp10
a(g9
g6
S'inst_5'
p11
g4
tp12
a(S'inst_5'
p13
S'out1'
p14
S'inst_1'
p15
S'input_a'
p16
tp17
a(S'inst_6'
p18
S'out1'
p19
S'inst_8'
p20
S'in1'
p21
tp22
a(g20
S'out1'
p23
S'inst_9'
p24
g21
tp25
a(g24
g23
S'inst_10'
p26
g21
tp27
a(g26
g23
S'inst_11'
p28
g21
tp29
a(g28
g23
S'inst_7'
p30
S'input_a'
p31
tp32
a(g30
S'output_a'
p33
g18
S'in1'
p34
tp35
a(g30
S'output_b'
p36
g18
S'in2'
p37
tp38
a(S'inst_1'
p39
S'output_a'
p40
S'inst_0'
p41
S'in1'
p42
tp43
a(g39
S'output_b'
p44
g41
S'in2'
p45
tp46
a(S'inst_39'
p47
S'output_b'
p48
S'inst_37'
p49
S'in2'
p50
tp51
a(g47
S'output_a'
p52
g49
S'in1'
p53
tp54
a(g49
S'out1'
p55
S'inst_40'
p56
S'in1'
p57
tp58
a(g56
S'out1'
p59
S'inst_41'
p60
g57
tp61
a(g60
g59
S'inst_42'
p62
g57
tp63
a(g62
g59
S'inst_43'
p64
g57
tp65
a(g64
g59
g47
S'input_a'
p66
tp67
a(S'inst_44'
p68
S'out1'
p69
S'inst_45'
p70
S'in1'
p71
tp72
a(S'inst_48'
p73
S'output_b'
p74
S'inst_49'
p75
S'in2'
p76
tp77
a(g73
S'output_a'
p78
g75
S'in1'
p79
tp80
a(g75
S'out1'
p81
S'inst_50'
p82
S'in1'
p83
tp84
a(g82
S'out1'
p85
S'inst_51'
p86
g83
tp87
a(g86
g85
S'inst_52'
p88
g83
tp89
a(g88
g85
S'inst_53'
p90
g83
tp91
a(g90
g85
g73
S'input_a'
p92
tp93
a(S'inst_54'
p94
S'output_b'
p95
S'inst_55'
p96
S'in2'
p97
tp98
a(g94
S'output_a'
p99
g96
S'in1'
p100
tp101
a(g96
S'out1'
p102
S'inst_56'
p103
S'in1'
p104
tp105
a(g103
S'out1'
p106
S'inst_57'
p107
g104
tp108
a(g107
g106
S'inst_58'
p109
g104
tp110
a(g109
g106
S'inst_59'
p111
g104
tp112
a(g111
g106
g94
S'input_a'
p113
tp114
a.S''
p0
.