{"Source Block": ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@78:88@HdlStmAssign", "assign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\n"], "Clone Blocks": [["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@86:96", "assign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\nassign ilas_mem[2][13] = 1'b0;           // X\nassign ilas_mem[2][15:14] = CS;          // CS\nassign ilas_mem[2][20:16] = NP;          // N'\nassign ilas_mem[2][23:21] = SUBCLASSV;   // SUBCLASSV\nassign ilas_mem[2][28:24] = S;           // S\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@82:92", "assign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\nassign ilas_mem[2][13] = 1'b0;           // X\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@81:91", "assign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@74:84", "reg  [31:0] ilas_lane_mem[0:NUM_LANES-1][0:3];\n\nassign ilas_mem[0][15:0] = 8'h00;\nassign ilas_mem[0][23:16] = DID;         // DID\nassign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@77:87", "assign ilas_mem[0][23:16] = DID;         // DID\nassign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@83:93", "assign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\nassign ilas_mem[2][13] = 1'b0;           // X\nassign ilas_mem[2][15:14] = CS;          // CS\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@84:94", "assign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\nassign ilas_mem[2][13] = 1'b0;           // X\nassign ilas_mem[2][15:14] = CS;          // CS\nassign ilas_mem[2][20:16] = NP;          // N'\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@75:85", "\nassign ilas_mem[0][15:0] = 8'h00;\nassign ilas_mem[0][23:16] = DID;         // DID\nassign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@76:86", "assign ilas_mem[0][15:0] = 8'h00;\nassign ilas_mem[0][23:16] = DID;         // DID\nassign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@85:95", "assign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\nassign ilas_mem[2][12:8] = N;            // N\nassign ilas_mem[2][13] = 1'b0;           // X\nassign ilas_mem[2][15:14] = CS;          // CS\nassign ilas_mem[2][20:16] = NP;          // N'\nassign ilas_mem[2][23:21] = SUBCLASSV;   // SUBCLASSV\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@73:83", "wire [31:0] ilas_mem[0:3];\nreg  [31:0] ilas_lane_mem[0:NUM_LANES-1][0:3];\n\nassign ilas_mem[0][15:0] = 8'h00;\nassign ilas_mem[0][23:16] = DID;         // DID\nassign ilas_mem[0][27:24] = BID;         // BID\nassign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@80:90", "assign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\nassign ilas_mem[2][7:0] = M;             // M\n"], ["hdl/library/jesd204/jesd204_tx_static_config/jesd204_ilas_cfg_static.v@79:89", "assign ilas_mem[0][31:28] = 4'h0;        // ADJCNT\nassign ilas_mem[1][4:0] = 5'h00;         // LID\nassign ilas_mem[1][5] = 1'b0;            // PHADJ\nassign ilas_mem[1][6] = 1'b0;            // ADJDIR\nassign ilas_mem[1][7] = 1'b0;            // X\nassign ilas_mem[1][12:8] = L;            // L\nassign ilas_mem[1][14:13] = 2'b00;       // X\nassign ilas_mem[1][15] = SCR;            // SCR\nassign ilas_mem[1][23:16] = F;           // F\nassign ilas_mem[1][28:24] = K;           // K\nassign ilas_mem[1][31:29] = 3'b000;      // X\n"]], "Diff Content": {"Delete": [[83, "assign ilas_mem[1][7] = 1'b0;            // X\n"]], "Add": []}}