TimeQuest Timing Analyzer report for DSP
Mon Apr 24 09:55:43 2017
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Summary
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 33. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 35. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Slow 1200mV 0C Model Metastability Summary
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 52. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 54. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Fast 1200mV 0C Model Metastability Summary
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.069 ; 25.6 MHz   ; 0.000 ; 19.534 ; 50.00      ; 84        ; 43          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 9.767  ; 102.39 MHz ; 0.000 ; 4.883  ; 50.00      ; 21        ; 43          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[1] } ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                              ;
+-----------+-----------------+--------------------------------------------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note                                           ;
+-----------+-----------------+--------------------------------------------------+------------------------------------------------+
; 63.16 MHz ; 63.16 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 516.8 MHz ; 500.0 MHz       ; inst|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+--------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 5.517  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 23.236 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.262 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 4.630  ; 0.000         ;
; CLOCK_50                                         ; 9.747  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.198 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                    ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.517 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 4.084      ;
; 5.535 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 4.066      ;
; 5.681 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 3.920      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.759 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.841      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.766 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.834      ;
; 5.796 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 3.805      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 5.924 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.676      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.040 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.560      ;
; 6.057 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 3.544      ;
; 6.247 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 3.354      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.301 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.299      ;
; 6.315 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.161     ; 3.286      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.491 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.109      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 6.559 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.162     ; 3.041      ;
; 7.832 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.868      ;
; 7.840 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.860      ;
; 7.877 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.823      ;
; 7.881 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.819      ;
; 7.899 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.801      ;
; 7.947 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.753      ;
; 7.955 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.745      ;
; 7.959 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.741      ;
; 7.962 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.738      ;
; 7.974 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.726      ;
; 7.980 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.153     ; 1.629      ;
; 7.997 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.703      ;
; 8.015 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.685      ;
; 8.043 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.657      ;
; 8.063 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.637      ;
; 8.073 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.627      ;
; 8.074 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.626      ;
; 8.075 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.625      ;
; 8.079 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.621      ;
; 8.081 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.619      ;
; 8.081 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.619      ;
; 8.113 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.587      ;
; 8.131 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.569      ;
; 8.153 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.547      ;
; 8.154 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.546      ;
; 8.159 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.541      ;
; 8.189 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.511      ;
; 8.190 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.510      ;
; 8.191 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.509      ;
; 8.191 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.509      ;
; 8.196 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.504      ;
; 8.197 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.503      ;
; 8.197 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.503      ;
; 8.199 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.501      ;
; 8.266 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.434      ;
; 8.268 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.432      ;
; 8.270 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.430      ;
; 8.275 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.425      ;
; 8.313 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.387      ;
; 8.313 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.387      ;
; 8.315 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.385      ;
; 8.320 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.380      ;
; 8.543 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.062     ; 1.157      ;
; 8.609 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.155     ; 0.998      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 23.236 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.236 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.519     ;
; 23.260 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.260 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.496     ;
; 23.377 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.377 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.379     ;
; 23.386 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.386 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.369     ;
; 23.456 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.456 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.298     ;
; 23.475 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.475 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.280     ;
; 23.480 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.480 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.275     ;
; 23.580 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.580 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.116     ; 15.176     ;
; 23.589 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.589 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.166     ;
; 23.597 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.597 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.158     ;
; 23.606 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.606 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.118     ; 15.148     ;
; 23.625 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.625 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.130     ;
; 23.632 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.123     ;
; 23.632 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.123     ;
; 23.632 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.123     ;
; 23.632 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.117     ; 15.123     ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.262 ; IIR:inst9|y8[7]      ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.154      ; 0.592      ;
; 0.361 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[0]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.580      ;
; 0.535 ; PWM:inst_PWM|data[7] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.753      ;
; 0.544 ; IIR:inst9|y8[6]      ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.873      ;
; 0.546 ; IIR:inst9|y8[2]      ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.875      ;
; 0.558 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.779      ;
; 0.564 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.783      ;
; 0.569 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.788      ;
; 0.574 ; IIR:inst9|y8[4]      ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.903      ;
; 0.574 ; IIR:inst9|y8[1]      ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.903      ;
; 0.575 ; IIR:inst9|y8[0]      ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.904      ;
; 0.578 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.153      ; 0.907      ;
; 0.587 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.806      ;
; 0.749 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.968      ;
; 0.833 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.052      ;
; 0.834 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.053      ;
; 0.834 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.053      ;
; 0.841 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.060      ;
; 0.846 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.069      ;
; 0.862 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.081      ;
; 0.878 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.097      ;
; 0.943 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.162      ;
; 0.944 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.163      ;
; 0.945 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.164      ;
; 0.946 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.165      ;
; 0.958 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.177      ;
; 0.959 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.178      ;
; 0.960 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.179      ;
; 0.961 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.180      ;
; 0.975 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.194      ;
; 0.989 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.208      ;
; 1.023 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.242      ;
; 1.025 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.244      ;
; 1.055 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.274      ;
; 1.057 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.276      ;
; 1.071 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.290      ;
; 1.071 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.290      ;
; 1.073 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.292      ;
; 1.088 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.307      ;
; 1.090 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.309      ;
; 1.135 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.354      ;
; 1.137 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.356      ;
; 1.161 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.380      ;
; 1.183 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.402      ;
; 1.197 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.154      ; 1.527      ;
; 1.200 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.419      ;
; 1.201 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.420      ;
; 1.247 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.466      ;
; 1.249 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.468      ;
; 1.280 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.499      ;
; 1.312 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.531      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.670 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 2.992      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.747 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.069      ;
; 2.882 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.147      ; 3.205      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.916 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.238      ;
; 2.959 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.147      ; 3.282      ;
; 3.128 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.147      ; 3.451      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.210 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.532      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.322 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.644      ;
; 3.422 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.147      ; 3.745      ;
; 3.464 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.146      ; 3.786      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.358 ; ADC:inst2|CS                        ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; ADC:inst2|shftreg[7]                ; inst4[7]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; IIR:inst9|y_mem[2][10]~_Duplicate_2 ; IIR:inst9|y8[4]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; IIR:inst9|y_mem[2][8]~_Duplicate_2  ; IIR:inst9|y8[2]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; IIR:inst9|y8[1]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.593      ;
; 0.376 ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; IIR:inst9|y8[0]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.595      ;
; 0.378 ; ADC:inst2|cnt[6]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; ADC:inst2|shftreg[6]                ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; ADC:inst2|shftreg[3]                ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; ADC:inst2|shftreg[3]                ; inst4[3]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; ADC:inst2|shftreg[2]                ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; ADC:inst2|shftreg[6]                ; inst4[6]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; ADC:inst2|shftreg[5]                ; inst4[5]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; ADC:inst2|shftreg[5]                ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; ADC:inst2|shftreg[2]                ; inst4[2]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.383 ; ADC:inst2|shftreg[0]                ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.384 ; ADC:inst2|shftreg[0]                ; inst4[0]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.603      ;
; 0.393 ; inst4[2]                            ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; IIR:inst9|x_mem[1][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; inst4[5]                            ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; IIR:inst9|x_mem[1][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; IIR:inst9|x_mem[0][7]~_Duplicate_2  ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; inst4[1]                            ; IIR:inst9|x_mem[0][1]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; inst4[3]                            ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; IIR:inst9|x_mem[1][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; IIR:inst9|y_mem[1][11]~_Duplicate_2 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.474 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; IIR:inst9|y8[7]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.693      ;
; 0.516 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; IIR:inst9|y8[6]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.735      ;
; 0.524 ; ADC:inst2|shftreg[1]                ; inst4[1]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.743      ;
; 0.525 ; ADC:inst2|shftreg[1]                ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.744      ;
; 0.536 ; inst4[6]                            ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; inst4[4]                            ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; IIR:inst9|x_mem[1][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.757      ;
; 0.538 ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; IIR:inst9|x_mem[1][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.757      ;
; 0.545 ; IIR:inst9|x_mem[0][0]~_Duplicate_2  ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.764      ;
; 0.563 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.567 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.786      ;
; 0.569 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.578 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.592 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.811      ;
; 0.683 ; ADC:inst2|cnt[6]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.902      ;
; 0.686 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; IIR:inst9|y8[5]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.904      ;
; 0.695 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.913      ;
; 0.753 ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; IIR:inst9|y8[3]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.973      ;
; 0.786 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.006      ;
; 0.794 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.014      ;
; 0.795 ; ADC:inst2|cnt[1]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.014      ;
; 0.821 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.041      ;
; 0.843 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.062      ;
; 0.850 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.854 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.074      ;
; 0.856 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.075      ;
; 0.856 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.075      ;
; 0.857 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.076      ;
; 0.858 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.077      ;
; 0.867 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.086      ;
; 0.903 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.122      ;
; 0.923 ; ADC:inst2|cnt[2]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.142      ;
; 0.937 ; IIR:inst9|y_mem[1][15]~_Duplicate_2 ; IIR:inst9|y_mem[2][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.739      ;
; 0.942 ; IIR:inst9|y_mem[1][1]~_Duplicate_2  ; IIR:inst9|y_mem[2][1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.744      ;
; 0.944 ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ; IIR:inst9|x_mem[2][1]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.746      ;
; 0.944 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.746      ;
; 0.947 ; ADC:inst2|cnt[5]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.166      ;
; 0.949 ; IIR:inst9|y_mem[1][5]~_Duplicate_2  ; IIR:inst9|y_mem[2][5]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.751      ;
; 0.953 ; ADC:inst2|cnt[0]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.953 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.172      ;
; 0.959 ; IIR:inst9|y_mem[1][3]~_Duplicate_2  ; IIR:inst9|y_mem[2][3]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.761      ;
; 0.966 ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; IIR:inst9|x_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.768      ;
; 0.966 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.185      ;
; 0.967 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.186      ;
; 0.968 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.187      ;
; 0.968 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.187      ;
; 0.970 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.189      ;
; 0.977 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.196      ;
; 0.979 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.198      ;
; 1.004 ; ADC:inst2|cnt[4]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.223      ;
; 1.060 ; ADC:inst2|shftreg[4]                ; inst4[4]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.060 ; ADC:inst2|shftreg[4]                ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.078 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.297      ;
; 1.080 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.299      ;
; 1.089 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.308      ;
; 1.098 ; ADC:inst2|cnt[3]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.317      ;
; 1.139 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.941      ;
; 1.141 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.943      ;
; 1.149 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.951      ;
; 1.151 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.368      ;
; 1.151 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.953      ;
; 1.152 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.372      ;
; 1.157 ; IIR:inst9|y_mem[1][4]~_Duplicate_2  ; IIR:inst9|y_mem[2][4]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.959      ;
; 1.164 ; IIR:inst9|y_mem[1][2]~_Duplicate_2  ; IIR:inst9|y_mem[2][2]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.023     ; 0.964      ;
; 1.167 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.969      ;
; 1.167 ; IIR:inst9|y_mem[1][8]~_Duplicate_2  ; IIR:inst9|y_mem[2][8]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.969      ;
; 1.173 ; IIR:inst9|y_mem[1][14]~_Duplicate_2 ; IIR:inst9|y_mem[2][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.975      ;
; 1.190 ; IIR:inst9|y_mem[1][16]~_Duplicate_2 ; IIR:inst9|y_mem[2][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.992      ;
; 1.191 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 0.993      ;
; 1.201 ; IIR:inst9|y_mem[1][10]~_Duplicate_2 ; IIR:inst9|y_mem[2][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.021     ; 1.003      ;
; 1.205 ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ; IIR:inst9|x_mem[2][1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.016     ; 1.012      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 4.630 ; 4.846        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.631 ; 4.847        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.735 ; 4.919        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.736 ; 4.920        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.865 ; 4.865        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.869 ; 4.869        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.870 ; 4.870        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.896 ; 4.896        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.897 ; 4.897        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.901 ; 4.901        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.901 ; 4.901        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][0]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][10]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][11]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][12]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][13]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][14]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][15]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][16]              ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][1]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][2]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][3]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][4]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][5]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][6]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][7]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][8]               ;
; 19.198 ; 19.492       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][9]               ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][0]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][1]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][2]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][3]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][4]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][5]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][6]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][7]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][0]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][10]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][11]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][12]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][13]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][14]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][15]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][16]~_Duplicate_1 ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][1]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][2]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][3]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][4]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][5]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][6]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][7]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][8]~_Duplicate_1  ;
; 19.199 ; 19.493       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][9]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][5]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][5]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][6]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][6]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][7]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][7]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][0]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][1]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][2]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][3]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][4]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][5]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][6]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][7]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][0]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][0]~_Duplicate_1  ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][10]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][11]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][11]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][12]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][13]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][14]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][15]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][16]              ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][1]               ;
; 19.200 ; 19.494       ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][1]~_Duplicate_1  ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.339 ; 2.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.713 ; -1.857 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 5.290 ; 5.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 5.153 ; 5.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 5.152 ; 5.179 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 6.073 ; 6.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.757 ; 6.453 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.373 ; 5.409 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.561 ; 4.556 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.778 ; 5.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.928 ; 4.916 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.220 ; 4.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.980 ; 5.665 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.064 ; 4.039 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.757 ; 6.453 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 4.114 ; 4.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.717 ; 4.798 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.589 ; 4.607 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 4.588 ; 4.610 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.709 ; 4.631 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.541 ; 3.514 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.800 ; 4.830 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.020 ; 4.012 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.188 ; 5.070 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.372 ; 4.357 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.696 ; 3.645 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.461 ; 5.145 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.541 ; 3.514 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.207 ; 5.901 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 3.594 ; 3.522 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 4.417 ;    ;    ; 4.537 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 4.286 ;    ;    ; 4.407 ;
+------------+-------------+-------+----+----+-------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                           ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
; 70.76 MHz  ; 70.76 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 580.05 MHz ; 500.0 MHz       ; inst|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 5.903  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 24.937 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.238 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 4.627  ; 0.000         ;
; CLOCK_50                                         ; 9.709  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.225 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 5.903 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.716      ;
; 5.920 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.699      ;
; 6.043 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.576      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.118 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.500      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.135 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.483      ;
; 6.149 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.470      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.258 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.360      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.364 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.254      ;
; 6.390 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.229      ;
; 6.555 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.064      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.605 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 3.013      ;
; 6.618 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.143     ; 3.001      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.770 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.848      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 6.833 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.144     ; 2.785      ;
; 8.043 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.664      ;
; 8.065 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.642      ;
; 8.092 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.615      ;
; 8.097 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.610      ;
; 8.105 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.602      ;
; 8.142 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.565      ;
; 8.164 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.543      ;
; 8.168 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.539      ;
; 8.171 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.136     ; 1.455      ;
; 8.182 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.525      ;
; 8.194 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.513      ;
; 8.197 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.510      ;
; 8.205 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.502      ;
; 8.238 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.469      ;
; 8.242 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.465      ;
; 8.266 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.441      ;
; 8.267 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.440      ;
; 8.268 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.439      ;
; 8.272 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.435      ;
; 8.283 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.424      ;
; 8.286 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.421      ;
; 8.297 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.410      ;
; 8.305 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.402      ;
; 8.330 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.377      ;
; 8.331 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.376      ;
; 8.338 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.369      ;
; 8.366 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.341      ;
; 8.367 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.340      ;
; 8.367 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.340      ;
; 8.368 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.339      ;
; 8.372 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.335      ;
; 8.374 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.333      ;
; 8.385 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.322      ;
; 8.386 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.321      ;
; 8.428 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.279      ;
; 8.429 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.278      ;
; 8.431 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.276      ;
; 8.438 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.269      ;
; 8.472 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.235      ;
; 8.472 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.235      ;
; 8.474 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.233      ;
; 8.477 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.230      ;
; 8.685 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.055     ; 1.022      ;
; 8.735 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.138     ; 0.889      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 24.937 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.937 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.848     ;
; 24.959 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 24.959 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.827     ;
; 25.070 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.070 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.713     ;
; 25.092 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.092 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.692     ;
; 25.119 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.119 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.667     ;
; 25.130 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.130 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.655     ;
; 25.191 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.191 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.594     ;
; 25.242 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.242 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.102     ; 13.544     ;
; 25.252 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.252 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.104     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.253 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.532     ;
; 25.263 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.263 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.520     ;
; 25.272 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.272 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.105     ; 13.511     ;
; 25.283 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.502     ;
; 25.283 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.502     ;
; 25.283 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.502     ;
; 25.283 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.103     ; 13.502     ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.238 ; IIR:inst9|y8[7]      ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.137      ; 0.538      ;
; 0.320 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[0]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.519      ;
; 0.492 ; PWM:inst_PWM|data[7] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.690      ;
; 0.499 ; IIR:inst9|y8[6]      ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.798      ;
; 0.501 ; IIR:inst9|y8[2]      ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.800      ;
; 0.501 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.702      ;
; 0.506 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.705      ;
; 0.513 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.712      ;
; 0.523 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.722      ;
; 0.528 ; IIR:inst9|y8[4]      ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.827      ;
; 0.528 ; IIR:inst9|y8[1]      ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.827      ;
; 0.529 ; IIR:inst9|y8[0]      ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.828      ;
; 0.532 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.136      ; 0.831      ;
; 0.677 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.876      ;
; 0.746 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.946      ;
; 0.750 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.952      ;
; 0.757 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.958      ;
; 0.765 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.964      ;
; 0.778 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.977      ;
; 0.835 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.034      ;
; 0.836 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.035      ;
; 0.842 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.041      ;
; 0.843 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.042      ;
; 0.846 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.045      ;
; 0.848 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.047      ;
; 0.853 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.052      ;
; 0.855 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.054      ;
; 0.862 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.061      ;
; 0.873 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.072      ;
; 0.912 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.111      ;
; 0.919 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.118      ;
; 0.931 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.130      ;
; 0.938 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.137      ;
; 0.944 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.143      ;
; 0.951 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.150      ;
; 0.959 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.158      ;
; 0.970 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.169      ;
; 0.978 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.177      ;
; 1.008 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.207      ;
; 1.015 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.214      ;
; 1.029 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.228      ;
; 1.055 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.254      ;
; 1.056 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.255      ;
; 1.074 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.273      ;
; 1.097 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.138      ; 1.398      ;
; 1.104 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.303      ;
; 1.111 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.310      ;
; 1.133 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.332      ;
; 1.170 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.369      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.424 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.717      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.489 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.782      ;
; 2.613 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.131      ; 2.907      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.642 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 2.935      ;
; 2.678 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.131      ; 2.972      ;
; 2.831 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.131      ; 3.125      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 2.903 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.196      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.000 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.293      ;
; 3.092 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.131      ; 3.386      ;
; 3.138 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.130      ; 3.431      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; ADC:inst2|CS                        ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; ADC:inst2|cnt[6]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; ADC:inst2|shftreg[7]                ; inst4[7]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; IIR:inst9|y_mem[2][8]~_Duplicate_2  ; IIR:inst9|y8[2]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; IIR:inst9|y_mem[2][10]~_Duplicate_2 ; IIR:inst9|y8[4]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; IIR:inst9|y8[1]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; IIR:inst9|y8[0]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.540      ;
; 0.345 ; ADC:inst2|shftreg[6]                ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; ADC:inst2|shftreg[3]                ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; ADC:inst2|shftreg[6]                ; inst4[6]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; ADC:inst2|shftreg[5]                ; inst4[5]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; ADC:inst2|shftreg[5]                ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; ADC:inst2|shftreg[3]                ; inst4[3]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; ADC:inst2|shftreg[2]                ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; ADC:inst2|shftreg[2]                ; inst4[2]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.349 ; ADC:inst2|shftreg[0]                ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.547      ;
; 0.349 ; ADC:inst2|shftreg[0]                ; inst4[0]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.547      ;
; 0.357 ; inst4[2]                            ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; IIR:inst9|x_mem[1][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; IIR:inst9|x_mem[1][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; inst4[5]                            ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; IIR:inst9|x_mem[1][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; IIR:inst9|x_mem[0][7]~_Duplicate_2  ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; IIR:inst9|y_mem[1][11]~_Duplicate_2 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; inst4[1]                            ; IIR:inst9|x_mem[0][1]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; inst4[3]                            ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.557      ;
; 0.422 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; IIR:inst9|y8[7]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.621      ;
; 0.466 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; IIR:inst9|y8[6]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.472 ; ADC:inst2|shftreg[1]                ; inst4[1]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.670      ;
; 0.473 ; ADC:inst2|shftreg[1]                ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.671      ;
; 0.483 ; inst4[6]                            ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; inst4[4]                            ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; IIR:inst9|x_mem[1][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.684      ;
; 0.486 ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; IIR:inst9|x_mem[1][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.684      ;
; 0.490 ; IIR:inst9|x_mem[0][0]~_Duplicate_2  ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.689      ;
; 0.505 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.510 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.520 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.523 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.722      ;
; 0.532 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.610 ; ADC:inst2|cnt[6]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.809      ;
; 0.631 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; IIR:inst9|y8[5]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.829      ;
; 0.637 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.835      ;
; 0.696 ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; IIR:inst9|y8[3]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.897      ;
; 0.707 ; ADC:inst2|cnt[1]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.906      ;
; 0.723 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.923      ;
; 0.729 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.929      ;
; 0.749 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.949      ;
; 0.754 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.958      ;
; 0.765 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.776 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.826 ; ADC:inst2|cnt[2]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.025      ;
; 0.830 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.028      ;
; 0.844 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; ADC:inst2|cnt[5]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.044      ;
; 0.852 ; ADC:inst2|cnt[0]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.051      ;
; 0.854 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.054      ;
; 0.855 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.054      ;
; 0.861 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.060      ;
; 0.862 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.061      ;
; 0.862 ; IIR:inst9|y_mem[1][15]~_Duplicate_2 ; IIR:inst9|y_mem[2][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.672      ;
; 0.864 ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ; IIR:inst9|x_mem[2][1]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.674      ;
; 0.865 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.064      ;
; 0.866 ; IIR:inst9|y_mem[1][1]~_Duplicate_2  ; IIR:inst9|y_mem[2][1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.676      ;
; 0.868 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.678      ;
; 0.872 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.071      ;
; 0.872 ; IIR:inst9|y_mem[1][5]~_Duplicate_2  ; IIR:inst9|y_mem[2][5]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.682      ;
; 0.882 ; IIR:inst9|y_mem[1][3]~_Duplicate_2  ; IIR:inst9|y_mem[2][3]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.692      ;
; 0.885 ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; IIR:inst9|x_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.695      ;
; 0.894 ; ADC:inst2|cnt[4]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.093      ;
; 0.950 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.149      ;
; 0.951 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.150      ;
; 0.961 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.160      ;
; 0.980 ; ADC:inst2|shftreg[4]                ; inst4[4]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.188      ;
; 0.980 ; ADC:inst2|shftreg[4]                ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.188      ;
; 0.985 ; ADC:inst2|cnt[3]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.184      ;
; 1.046 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.856      ;
; 1.046 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.244      ;
; 1.046 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.856      ;
; 1.053 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.863      ;
; 1.056 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.866      ;
; 1.059 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.259      ;
; 1.062 ; IIR:inst9|y_mem[1][4]~_Duplicate_2  ; IIR:inst9|y_mem[2][4]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.872      ;
; 1.068 ; IIR:inst9|y_mem[1][2]~_Duplicate_2  ; IIR:inst9|y_mem[2][2]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.032     ; 0.875      ;
; 1.071 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.881      ;
; 1.072 ; IIR:inst9|y_mem[1][8]~_Duplicate_2  ; IIR:inst9|y_mem[2][8]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.882      ;
; 1.076 ; IIR:inst9|y_mem[1][14]~_Duplicate_2 ; IIR:inst9|y_mem[2][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.886      ;
; 1.093 ; IIR:inst9|y_mem[1][16]~_Duplicate_2 ; IIR:inst9|y_mem[2][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.903      ;
; 1.094 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.904      ;
; 1.102 ; IIR:inst9|y_mem[1][10]~_Duplicate_2 ; IIR:inst9|y_mem[2][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.029     ; 0.912      ;
; 1.107 ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ; IIR:inst9|x_mem[2][1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.024     ; 0.922      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.627 ; 4.843        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.739 ; 4.923        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.864 ; 4.864        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.864 ; 4.864        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.867 ; 4.867        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.899 ; 4.899        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.902 ; 4.902        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.902 ; 4.902        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][0]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][10]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][11]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][12]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][13]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][14]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][15]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][16]              ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][1]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][2]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][3]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][4]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][5]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][6]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][7]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][8]               ;
; 19.225 ; 19.496       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][9]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][5]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][5]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][6]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][6]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][7]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][7]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][0]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][0]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][1]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][1]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][2]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][2]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][3]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][3]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][4]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][4]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][5]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][5]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][6]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][6]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][7]               ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][7]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][0]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][10]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][11]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][12]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][13]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][14]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][15]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][16]~_Duplicate_1 ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][1]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][2]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][3]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][4]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][5]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][6]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][7]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][8]~_Duplicate_1  ;
; 19.226 ; 19.497       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][9]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][0]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][0]~_Duplicate_1  ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][10]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][11]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][11]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][12]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][13]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][14]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][15]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][16]              ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][1]               ;
; 19.227 ; 19.498       ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][1]~_Duplicate_1  ;
+--------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.093 ; 2.257 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.533 ; -1.695 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.786 ; 4.941 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.743 ; 4.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 4.742 ; 4.684 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 5.506 ; 5.399 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.129 ; 5.672 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.931 ; 4.904 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.189 ; 4.113 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.318 ; 5.114 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.527 ; 4.438 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.845 ; 3.726 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.402 ; 4.972 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.720 ; 3.682 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.129 ; 5.672 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 3.740 ; 3.612 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 4.264 ; 4.417 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.227 ; 4.168 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 4.226 ; 4.167 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.274 ; 4.131 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.243 ; 3.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.408 ; 4.378 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.696 ; 3.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.779 ; 4.580 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.020 ; 3.931 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.367 ; 3.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.928 ; 4.499 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.243 ; 3.203 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 5.626 ; 5.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 3.265 ; 3.139 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 3.994 ;    ;    ; 4.149 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 3.864 ;    ;    ; 4.020 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 7.269  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 30.043 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.119 ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[1] ; 4.665  ; 0.000         ;
; CLOCK_50                                         ; 9.416  ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 19.316 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 7.269 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 2.388      ;
; 7.273 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 2.384      ;
; 7.353 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 2.304      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.400 ; ADC:inst2|cnt[0]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.256      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.404 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.252      ;
; 7.417 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 2.240      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.484 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.172      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.548 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 2.108      ;
; 7.588 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 2.069      ;
; 7.687 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 1.970      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.719 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.937      ;
; 7.729 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.097     ; 1.928      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.818 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.838      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 7.860 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.098     ; 1.796      ;
; 8.684 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 1.033      ;
; 8.702 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 1.015      ;
; 8.706 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 1.011      ;
; 8.707 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 1.010      ;
; 8.739 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.092     ; 0.923      ;
; 8.742 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.975      ;
; 8.744 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.973      ;
; 8.750 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.967      ;
; 8.752 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.965      ;
; 8.753 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.964      ;
; 8.769 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.948      ;
; 8.774 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.943      ;
; 8.799 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.918      ;
; 8.810 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.907      ;
; 8.812 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.905      ;
; 8.814 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.903      ;
; 8.818 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.899      ;
; 8.818 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.899      ;
; 8.820 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.897      ;
; 8.831 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.886      ;
; 8.837 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.880      ;
; 8.842 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.875      ;
; 8.866 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.851      ;
; 8.867 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.850      ;
; 8.868 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.849      ;
; 8.880 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.837      ;
; 8.882 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.835      ;
; 8.882 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.835      ;
; 8.886 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.831      ;
; 8.886 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.831      ;
; 8.890 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.827      ;
; 8.891 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.826      ;
; 8.898 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.819      ;
; 8.899 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.818      ;
; 8.934 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.783      ;
; 8.934 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.783      ;
; 8.935 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.782      ;
; 8.936 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.781      ;
; 8.966 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.751      ;
; 8.966 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.751      ;
; 8.967 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.750      ;
; 8.976 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.741      ;
; 9.077 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.037     ; 0.640      ;
; 9.121 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 9.767        ; -0.093     ; 0.540      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 30.043 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.043 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.829      ;
; 30.057 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.057 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.816      ;
; 30.064 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.064 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.809      ;
; 30.082 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.082 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.790      ;
; 30.129 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.129 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.743      ;
; 30.176 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.176 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][13]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.697      ;
; 30.201 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.201 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.671      ;
; 30.221 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.221 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.651      ;
; 30.228 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.644      ;
; 30.228 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.228 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][14]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.645      ;
; 30.231 ; IIR:inst9|x_mem[0][0] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][1] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][2] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][3] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][4] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][5] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][6] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.231 ; IIR:inst9|x_mem[0][7] ; IIR:inst9|y_mem[1][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.069     ; 8.641      ;
; 30.242 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][4] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][5] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][6] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.242 ; IIR:inst9|x_mem[1][7] ; IIR:inst9|y_mem[1][15]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.631      ;
; 30.249 ; IIR:inst9|x_mem[1][0] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.624      ;
; 30.249 ; IIR:inst9|x_mem[1][1] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.624      ;
; 30.249 ; IIR:inst9|x_mem[1][2] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.624      ;
; 30.249 ; IIR:inst9|x_mem[1][3] ; IIR:inst9|y_mem[1][16]              ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39.069       ; -0.068     ; 8.624      ;
+--------+-----------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.119 ; IIR:inst9|y8[7]      ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.314      ;
; 0.193 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[0]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.260 ; IIR:inst9|y8[6]      ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.455      ;
; 0.262 ; IIR:inst9|y8[2]      ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.457      ;
; 0.273 ; IIR:inst9|y8[4]      ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.468      ;
; 0.273 ; IIR:inst9|y8[1]      ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.468      ;
; 0.273 ; PWM:inst_PWM|data[7] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; IIR:inst9|y8[0]      ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.469      ;
; 0.276 ; IIR:inst9|y8[3]      ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.092      ; 0.471      ;
; 0.298 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.424      ;
; 0.313 ; PWM:inst_PWM|cnt[7]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.434      ;
; 0.387 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[1]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.508      ;
; 0.447 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; PWM:inst_PWM|data[6] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.573      ;
; 0.456 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.581      ;
; 0.467 ; PWM:inst_PWM|cnt[6]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.480 ; PWM:inst_PWM|cnt[5]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.601      ;
; 0.510 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.635      ;
; 0.522 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.525 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.646      ;
; 0.533 ; PWM:inst_PWM|cnt[4]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.539 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[2]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.660      ;
; 0.542 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[3]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.663      ;
; 0.546 ; PWM:inst_PWM|cnt[3]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.667      ;
; 0.572 ; PWM:inst_PWM|data[5] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.693      ;
; 0.576 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.697      ;
; 0.579 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.700      ;
; 0.586 ; PWM:inst_PWM|data[4] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.709      ;
; 0.591 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.712      ;
; 0.600 ; PWM:inst_PWM|cnt[2]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.721      ;
; 0.605 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[4]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.726      ;
; 0.608 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[5]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.729      ;
; 0.609 ; IIR:inst9|y8[5]      ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.093      ; 0.805      ;
; 0.638 ; PWM:inst_PWM|data[1] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.759      ;
; 0.639 ; PWM:inst_PWM|data[3] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.760      ;
; 0.652 ; PWM:inst_PWM|data[2] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.773      ;
; 0.666 ; PWM:inst_PWM|cnt[0]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.787      ;
; 0.671 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[6]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.792      ;
; 0.674 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|cnt[7]  ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.795      ;
; 0.695 ; PWM:inst_PWM|cnt[1]  ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.816      ;
; 0.717 ; PWM:inst_PWM|data[0] ; PWM:inst_PWM|PWM_out ; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.838      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.499 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.689      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.532 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.722      ;
; 1.618 ; ADC:inst2|cnt[2]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.808      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.645 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.835      ;
; 1.651 ; ADC:inst2|cnt[4]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.841      ;
; 1.764 ; ADC:inst2|cnt[3]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.954      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.770 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 1.960      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.829 ; ADC:inst2|cnt[1]     ; PWM:inst_PWM|data[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.019      ;
; 1.889 ; ADC:inst2|cnt[6]     ; PWM:inst_PWM|data[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.079      ;
; 1.914 ; ADC:inst2|cnt[5]     ; PWM:inst_PWM|data[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; -0.001       ; 0.087      ; 2.104      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.187 ; ADC:inst2|CS                        ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ADC:inst2|shftreg[7]                ; inst4[7]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; IIR:inst9|y_mem[2][8]~_Duplicate_2  ; IIR:inst9|y8[2]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; IIR:inst9|y8[1]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; IIR:inst9|y_mem[2][10]~_Duplicate_2 ; IIR:inst9|y8[4]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; ADC:inst2|shftreg[6]                ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; ADC:inst2|shftreg[3]                ; inst4[3]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; ADC:inst2|shftreg[2]                ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; ADC:inst2|cnt[6]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; IIR:inst9|y8[0]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; ADC:inst2|shftreg[3]                ; ADC:inst2|shftreg[4]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; ADC:inst2|shftreg[6]                ; inst4[6]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; ADC:inst2|shftreg[5]                ; inst4[5]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; ADC:inst2|shftreg[2]                ; inst4[2]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; ADC:inst2|shftreg[5]                ; ADC:inst2|shftreg[6]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; ADC:inst2|shftreg[0]                ; ADC:inst2|shftreg[1]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.321      ;
; 0.202 ; ADC:inst2|shftreg[0]                ; inst4[0]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; IIR:inst9|x_mem[0][7]~_Duplicate_2  ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; inst4[2]                            ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; IIR:inst9|x_mem[1][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; inst4[3]                            ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; inst4[5]                            ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; IIR:inst9|x_mem[1][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; IIR:inst9|y_mem[1][11]~_Duplicate_2 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; inst4[1]                            ; IIR:inst9|x_mem[0][1]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ; IIR:inst9|x_mem[1][5]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.326      ;
; 0.253 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; IIR:inst9|y8[7]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.267 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; IIR:inst9|y8[6]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.271 ; ADC:inst2|shftreg[1]                ; inst4[1]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; ADC:inst2|shftreg[1]                ; ADC:inst2|shftreg[2]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.278 ; inst4[6]                            ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.280 ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ; IIR:inst9|x_mem[1][2]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; IIR:inst9|x_mem[1][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; inst4[4]                            ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.401      ;
; 0.284 ; IIR:inst9|x_mem[0][0]~_Duplicate_2  ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.300 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.310 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.318 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.350 ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ; IIR:inst9|y8[5]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.470      ;
; 0.356 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.476      ;
; 0.371 ; ADC:inst2|cnt[6]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.397 ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ; IIR:inst9|y8[3]                     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.518      ;
; 0.415 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.536      ;
; 0.419 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.540      ;
; 0.429 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.550      ;
; 0.432 ; ADC:inst2|cnt[1]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.552      ;
; 0.453 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.458 ; ADC:inst2|cnt[5]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.463 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.507 ; ADC:inst2|cnt[2]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.627      ;
; 0.510 ; ADC:inst2|cnt[5]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.630      ;
; 0.514 ; ADC:inst2|cnt[0]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; ADC:inst2|cnt[4]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.519 ; IIR:inst9|y_mem[1][15]~_Duplicate_2 ; IIR:inst9|y_mem[2][15]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.394      ;
; 0.523 ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ; IIR:inst9|x_mem[2][1]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.398      ;
; 0.523 ; IIR:inst9|y_mem[1][1]~_Duplicate_2  ; IIR:inst9|y_mem[2][1]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.003     ; 0.397      ;
; 0.524 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.399      ;
; 0.527 ; IIR:inst9|y_mem[1][5]~_Duplicate_2  ; IIR:inst9|y_mem[2][5]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.402      ;
; 0.529 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; ADC:inst2|cnt[3]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; IIR:inst9|y_mem[1][3]~_Duplicate_2  ; IIR:inst9|y_mem[2][3]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.406      ;
; 0.532 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ; IIR:inst9|x_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.409      ;
; 0.534 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.548 ; ADC:inst2|cnt[4]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.668      ;
; 0.580 ; ADC:inst2|shftreg[4]                ; inst4[4]                            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; ADC:inst2|shftreg[4]                ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.705      ;
; 0.595 ; ADC:inst2|cnt[1]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.715      ;
; 0.596 ; ADC:inst2|cnt[2]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; ADC:inst2|cnt[0]                    ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.600 ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; ADC:inst2|cnt[3]                    ; ADC:inst2|CS                        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.721      ;
; 0.603 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]~_Duplicate_2  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.720      ;
; 0.626 ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ; IIR:inst9|x_mem[2][0]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.501      ;
; 0.630 ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ; IIR:inst9|y_mem[2][12]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.505      ;
; 0.634 ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ; IIR:inst9|y_mem[2][7]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.509      ;
; 0.636 ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ; IIR:inst9|y_mem[2][9]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.511      ;
; 0.637 ; IIR:inst9|y_mem[1][4]~_Duplicate_2  ; IIR:inst9|y_mem[2][4]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.512      ;
; 0.643 ; IIR:inst9|y_mem[1][8]~_Duplicate_2  ; IIR:inst9|y_mem[2][8]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.518      ;
; 0.644 ; IIR:inst9|y_mem[1][2]~_Duplicate_2  ; IIR:inst9|y_mem[2][2]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.004     ; 0.517      ;
; 0.645 ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ; IIR:inst9|y_mem[2][0]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.003     ; 0.519      ;
; 0.646 ; IIR:inst9|y_mem[1][14]~_Duplicate_2 ; IIR:inst9|y_mem[2][14]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.521      ;
; 0.656 ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ; IIR:inst9|y_mem[2][6]~_Duplicate_1  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.531      ;
; 0.656 ; IIR:inst9|y_mem[1][16]~_Duplicate_2 ; IIR:inst9|y_mem[2][16]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.531      ;
; 0.660 ; IIR:inst9|y_mem[1][10]~_Duplicate_2 ; IIR:inst9|y_mem[2][10]~_Duplicate_1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.002     ; 0.535      ;
; 0.667 ; IIR:inst9|y_mem[1][3]~_Duplicate_2  ; IIR:inst9|y_mem[2][3]               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.004     ; 0.540      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.665 ; 4.881        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 4.701 ; 4.885        ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
; 4.878 ; 4.878        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.878 ; 4.878        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.880 ; 4.880        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|PWM_out|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[0]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[1]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[2]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[3]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[4]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[5]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[6]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|cnt[7]|clk                                                    ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[0]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[1]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[2]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[3]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[4]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[5]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[6]|clk                                                   ;
; 4.886 ; 4.886        ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst_PWM|data[7]|clk                                                   ;
; 4.888 ; 4.888        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 4.888 ; 4.888        ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|PWM_out                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[0]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[1]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[2]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[3]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[4]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[5]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[6]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|cnt[7]                                                    ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[0]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[1]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[2]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[3]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[4]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[5]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[6]                                                   ;
; 7.767 ; 9.767        ; 2.000          ; Min Period       ; inst|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; PWM:inst_PWM|data[7]                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|CS                        ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                    ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][7]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[2][0]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[0]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[1]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[2]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[3]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[4]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[5]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[6]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y8[7]                     ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][0]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][1]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][10]~_Duplicate_2 ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][12]~_Duplicate_2 ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][13]~_Duplicate_2 ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][6]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][7]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][8]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][9]~_Duplicate_2  ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[0]                            ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[1]                            ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[2]                            ;
; 19.316 ; 19.532       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[3]                            ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][5]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][6]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][10]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][11]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][12]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][13]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][14]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][15]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][16]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][2]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][3]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][4]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][5]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][6]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][7]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][8]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[1][9]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][0]~_Duplicate_2  ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|y_mem[2][11]~_Duplicate_2 ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[4]                            ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[5]                            ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[6]                            ;
; 19.317 ; 19.533       ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst4[7]                            ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][0]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][1]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][2]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][3]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][4]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][5]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][6]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[0][7]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][0]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][1]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][2]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]               ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][3]~_Duplicate_1  ;
; 19.326 ; 19.505       ; 0.179          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; IIR:inst9|x_mem[1][4]               ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.472 ; 1.875 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.103 ; -1.505 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.176 ; 3.092 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.004 ; 3.124 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 3.005 ; 3.125 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.497 ; 3.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.254 ; 4.128 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.153 ; 3.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.646 ; 2.714 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.298 ; 3.404 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.854 ; 2.953 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.436 ; 2.456 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.806 ; 3.622 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.359 ; 2.413 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.254 ; 4.128 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 2.373 ; 2.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.829 ; 2.749 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.665 ; 2.778 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.666 ; 2.780 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.719 ; 2.749 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.047 ; 2.096 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.808 ; 2.956 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.322 ; 2.384 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.947 ; 3.047 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.521 ; 2.614 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.124 ; 2.141 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.497 ; 3.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.047 ; 2.096 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.927 ; 3.795 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 2.062 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 2.705 ;    ;    ; 3.087 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 2.624 ;    ;    ; 3.011 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                             ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 5.517  ; 0.119 ; N/A      ; N/A     ; 4.627               ;
;  CLOCK_50                                         ; N/A    ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 23.236 ; 0.187 ; N/A      ; N/A     ; 19.198              ;
;  inst|altpll_component|auto_generated|pll1|clk[1] ; 5.517  ; 0.119 ; N/A      ; N/A     ; 4.627               ;
; Design-wide TNS                                   ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.339 ; 2.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.103 ; -1.505 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 5.290 ; 5.371 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 5.153 ; 5.175 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 5.152 ; 5.179 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 6.073 ; 6.041 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.757 ; 6.453 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.373 ; 5.409 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.561 ; 4.556 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.778 ; 5.658 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.928 ; 4.916 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.220 ; 4.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.980 ; 5.665 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.064 ; 4.039 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.757 ; 6.453 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 4.114 ; 4.043 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.829 ; 2.749 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.665 ; 2.778 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.666 ; 2.780 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.719 ; 2.749 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.047 ; 2.096 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.808 ; 2.956 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.322 ; 2.384 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.947 ; 3.047 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.521 ; 2.614 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.124 ; 2.141 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.497 ; 3.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.047 ; 2.096 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 3.927 ; 3.795 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D11  ; CLOCK_50   ; 2.062 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 4.417 ;    ;    ; 4.537 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_SDAT   ; GPIO_D5     ; 2.624 ;    ;    ; 3.011 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D11  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D11  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D11  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D11  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 61426956 ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 52       ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 61426956 ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[1] ; inst|altpll_component|auto_generated|pll1|clk[1] ; 52       ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Mon Apr 24 09:55:39 2017
Info: Command: quartus_sta DSP -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSP.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 84 -multiply_by 43 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 21 -multiply_by 43 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[1]} {inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.517               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    23.236               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.262               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.358               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.630
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.630               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):    19.198               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.903
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.903               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    24.937               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.238               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.312               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.627               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):    19.225               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 7.269
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.269               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    30.043               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.119               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.187               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.665
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.665               0.000 inst|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):    19.316               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 896 megabytes
    Info: Processing ended: Mon Apr 24 09:55:43 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


