TimeQuest Timing Analyzer report for ethernet_controller
Tue Apr 14 11:18:11 2015
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; ethernet_controller                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.22 MHz ; 112.22 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -7.911 ; -4565.188     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -751.380           ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                              ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -7.911 ; place[3]  ; packet[21][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 8.941      ;
; -7.876 ; place[3]  ; packet[8][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 8.925      ;
; -7.869 ; place[3]  ; packet[17][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 8.916      ;
; -7.847 ; place[3]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.900      ;
; -7.777 ; place[3]  ; packet[0][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 8.828      ;
; -7.769 ; place[3]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 8.820      ;
; -7.766 ; place[0]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.832      ;
; -7.763 ; place[3]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.816      ;
; -7.760 ; place[0]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 8.828      ;
; -7.753 ; place[3]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.795      ;
; -7.750 ; place[3]  ; packet[3][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 8.801      ;
; -7.750 ; place[0]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.807      ;
; -7.746 ; place[3]  ; packet[18][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.799      ;
; -7.717 ; place[1]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.774      ;
; -7.711 ; place[1]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 8.770      ;
; -7.701 ; place[1]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.749      ;
; -7.697 ; place[3]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 8.715      ;
; -7.694 ; place[0]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 8.727      ;
; -7.676 ; place[3]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 8.706      ;
; -7.676 ; place[3]  ; packet[12][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 8.698      ;
; -7.673 ; place[0]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.718      ;
; -7.666 ; place[3]  ; packet[31][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.679      ;
; -7.654 ; place[3]  ; packet[31][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.667      ;
; -7.652 ; place[5]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.709      ;
; -7.648 ; place[3]  ; packet[5][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 8.678      ;
; -7.646 ; place[5]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 8.705      ;
; -7.645 ; place[1]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 8.669      ;
; -7.637 ; place[3]  ; packet[18][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.690      ;
; -7.636 ; place[5]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.684      ;
; -7.635 ; place[3]  ; packet[14][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 8.665      ;
; -7.634 ; place[3]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 8.651      ;
; -7.634 ; place[3]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 8.651      ;
; -7.633 ; place[3]  ; packet[26][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.678      ;
; -7.631 ; place[2]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.688      ;
; -7.631 ; place[0]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 8.663      ;
; -7.631 ; place[0]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 8.663      ;
; -7.625 ; place[2]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 8.684      ;
; -7.624 ; place[1]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.660      ;
; -7.623 ; place[3]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.676      ;
; -7.620 ; place[0]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 8.688      ;
; -7.619 ; place[3]  ; packet[19][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.661      ;
; -7.619 ; place[3]  ; packet[18][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.672      ;
; -7.618 ; place[3]  ; packet[16][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 8.635      ;
; -7.615 ; place[2]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.663      ;
; -7.605 ; place[3]  ; packet[16][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 8.622      ;
; -7.605 ; place[0]  ; packet[0][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.671      ;
; -7.597 ; place[3]  ; packet[9][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 8.646      ;
; -7.595 ; place[3]  ; packet[3][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 8.646      ;
; -7.594 ; place[3]  ; packet[27][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.607      ;
; -7.592 ; place[3]  ; packet[31][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.605      ;
; -7.589 ; place[3]  ; packet[19][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.631      ;
; -7.587 ; place[3]  ; packet[19][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.629      ;
; -7.586 ; place[3]  ; packet[2][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 8.634      ;
; -7.583 ; place[3]  ; packet[15][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 8.605      ;
; -7.582 ; place[1]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 8.605      ;
; -7.582 ; place[1]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 8.605      ;
; -7.580 ; place[5]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 8.604      ;
; -7.579 ; place[3]  ; packet[29][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.018     ; 8.597      ;
; -7.575 ; place[3]  ; packet[7][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.016     ; 8.595      ;
; -7.571 ; place[1]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 8.630      ;
; -7.569 ; place[5]  ; packet[30][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 8.597      ;
; -7.567 ; place[3]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 8.597      ;
; -7.566 ; place[3]  ; packet[16][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.019     ; 8.583      ;
; -7.564 ; place[0]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.609      ;
; -7.563 ; place[3]  ; packet[27][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 8.600      ;
; -7.561 ; place[3]  ; packet[20][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 8.583      ;
; -7.559 ; place[3]  ; packet[9][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 8.608      ;
; -7.559 ; place[2]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.012     ; 8.583      ;
; -7.559 ; place[5]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.595      ;
; -7.556 ; place[1]  ; packet[0][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.613      ;
; -7.554 ; place[3]  ; packet[0][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 8.604      ;
; -7.554 ; place[3]  ; packet[18][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.607      ;
; -7.553 ; place[3]  ; packet[1][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 8.603      ;
; -7.553 ; place[3]  ; packet[26][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.598      ;
; -7.552 ; place[3]  ; packet[19][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.594      ;
; -7.551 ; place[7]  ; packet[21][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 8.605      ;
; -7.548 ; place[5]  ; packet[2][0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.548 ; place[5]  ; packet[2][2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.548 ; place[5]  ; packet[2][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.548 ; place[5]  ; packet[2][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.548 ; place[5]  ; packet[2][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.548 ; place[5]  ; packet[2][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 8.604      ;
; -7.546 ; place[3]  ; packet[26][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 8.599      ;
; -7.543 ; place[3]  ; packet[23][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.556      ;
; -7.541 ; place[3]  ; packet[7][9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.554      ;
; -7.540 ; place[0]  ; packet[1][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 8.606      ;
; -7.540 ; place[3]  ; packet[28][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 8.592      ;
; -7.538 ; place[2]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.574      ;
; -7.537 ; place[0]  ; packet[19][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 8.594      ;
; -7.537 ; place[3]  ; packet[31][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.550      ;
; -7.536 ; place[3]  ; packet[19][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.578      ;
; -7.534 ; place[3]  ; packet[21][14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 8.579      ;
; -7.517 ; place[5]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 8.540      ;
; -7.517 ; place[5]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 8.540      ;
; -7.516 ; place[7]  ; packet[8][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.037      ; 8.589      ;
; -7.515 ; place[0]  ; packet[4][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.032      ; 8.583      ;
; -7.515 ; place[3]  ; packet[31][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.023     ; 8.528      ;
; -7.515 ; place[1]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 8.551      ;
; -7.511 ; place[3]  ; packet[25][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 8.558      ;
; -7.509 ; place[7]  ; packet[17][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.035      ; 8.580      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; dm9000a:DM9000A|state_machine[3]                  ; dm9000a:DM9000A|state_machine[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet_state[3]                                   ; packet_state[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet_state[0]                                   ; packet_state[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet_state[2]                                   ; packet_state[2]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clear_to_send                                     ; clear_to_send                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|state_machine[2]                  ; dm9000a:DM9000A|state_machine[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|write_start[0]                    ; dm9000a:DM9000A|write_start[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|write_mode[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[14]                     ; dm9000a:DM9000A|wait_time[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[5]                      ; dm9000a:DM9000A|wait_time[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[6]                      ; dm9000a:DM9000A|wait_time[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[7]                      ; dm9000a:DM9000A|wait_time[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[4]                      ; dm9000a:DM9000A|wait_time[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[3]                      ; dm9000a:DM9000A|wait_time[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[2]                      ; dm9000a:DM9000A|wait_time[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|wait_time[1]                      ; dm9000a:DM9000A|wait_time[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|write_start[1]                    ; dm9000a:DM9000A|write_start[1]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[0]                           ; dm9000a:DM9000A|addr[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[1]                           ; dm9000a:DM9000A|addr[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[2]                           ; dm9000a:DM9000A|addr[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[3]                           ; dm9000a:DM9000A|addr[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[4]                           ; dm9000a:DM9000A|addr[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|addr[5]                           ; dm9000a:DM9000A|addr[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[4][8]                                      ; packet[4][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[6][8]                                      ; packet[6][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[5][8]                                      ; packet[5][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[7][8]                                      ; packet[7][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[15][8]                                     ; packet[15][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[13][8]                                     ; packet[13][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[12][8]                                     ; packet[12][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[14][8]                                     ; packet[14][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[10][8]                                     ; packet[10][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[9][8]                                      ; packet[9][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[8][8]                                      ; packet[8][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[11][8]                                     ; packet[11][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[18][8]                                     ; packet[18][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[26][8]                                     ; packet[26][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[30][8]                                     ; packet[30][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[22][8]                                     ; packet[22][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[24][8]                                     ; packet[24][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[16][8]                                     ; packet[16][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[20][8]                                     ; packet[20][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[28][8]                                     ; packet[28][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[25][8]                                     ; packet[25][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[29][8]                                     ; packet[29][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[17][8]                                     ; packet[17][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[21][8]                                     ; packet[21][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[23][8]                                     ; packet[23][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[19][8]                                     ; packet[19][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[31][8]                                     ; packet[31][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; packet[27][8]                                     ; packet[27][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|divider                           ; dm9000a:DM9000A|divider                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|clock_25mhz                       ; dm9000a:DM9000A|clock_25mhz                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|set_mode                          ; dm9000a:DM9000A|set_mode                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|dm_write:writer|cmd               ; dm9000a:DM9000A|dm_write:writer|cmd               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; dm9000a:DM9000A|rst                               ; dm9000a:DM9000A|rst                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; dm9000a:DM9000A|divider                           ; dm9000a:DM9000A|clock_25mhz                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.779      ;
; 0.516 ; dm9000a:DM9000A|wait_time[2]                      ; dm9000a:DM9000A|delay[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; dm9000a:DM9000A|addr[2]                           ; dm9000a:DM9000A|b_data[2]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; dm9000a:DM9000A|wait_time[4]                      ; dm9000a:DM9000A|delay[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; dm9000a:DM9000A|addr[3]                           ; dm9000a:DM9000A|b_data[3]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.522 ; dm9000a:DM9000A|set_mode                          ; dm9000a:DM9000A|mode                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; dm9000a:DM9000A|wait_time[5]                      ; dm9000a:DM9000A|delay[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; dm9000a:DM9000A|wait_time[3]                      ; dm9000a:DM9000A|delay[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.531 ; dm9000a:DM9000A|data_index[31]                    ; dm9000a:DM9000A|data_index[31]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; dm9000a:DM9000A|tick_counter[31]                  ; dm9000a:DM9000A|tick_counter[31]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; clock_counter[31]                                 ; clock_counter[31]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; dm9000a:DM9000A|dm_write:writer|write_counter[31] ; dm9000a:DM9000A|dm_write:writer|write_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.537 ; packet_state[2]                                   ; packet_state[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.544 ; dm9000a:DM9000A|state_machine[4]                  ; dm9000a:DM9000A|value[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.563 ; dm9000a:DM9000A|write_mode[1]                     ; dm9000a:DM9000A|b_data[6]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.567 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[4]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.833      ;
; 0.594 ; dm9000a:DM9000A|state_machine[1]                  ; dm9000a:DM9000A|state_machine[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.860      ;
; 0.649 ; dm9000a:DM9000A|wait_time[6]                      ; dm9000a:DM9000A|delay[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; dm9000a:DM9000A|wait_time[14]                     ; dm9000a:DM9000A|delay[14]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.659 ; dm9000a:DM9000A|addr[0]                           ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.925      ;
; 0.680 ; dm9000a:DM9000A|state_machine[2]                  ; dm9000a:DM9000A|state_machine[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.946      ;
; 0.724 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.986      ;
; 0.725 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[7]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.987      ;
; 0.788 ; packet_state[3]                                   ; packet_state[2]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; dm9000a:DM9000A|addr[1]                           ; dm9000a:DM9000A|b_data[1]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; dm9000a:DM9000A|data_index[16]                    ; dm9000a:DM9000A|data_index[16]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dm9000a:DM9000A|tick_counter[16]                  ; dm9000a:DM9000A|tick_counter[16]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; clock_counter[7]                                  ; clock_counter[7]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; clock_counter[16]                                 ; clock_counter[16]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dm9000a:DM9000A|dm_write:writer|write_counter[0]  ; dm9000a:DM9000A|dm_write:writer|write_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dm9000a:DM9000A|dm_write:writer|write_counter[16] ; dm9000a:DM9000A|dm_write:writer|write_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dm9000a:DM9000A|value[9]                          ; dm9000a:DM9000A|b_data[9]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; dm9000a:DM9000A|value[11]                         ; dm9000a:DM9000A|b_data[11]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; dm9000a:DM9000A|value[0]                          ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; dm9000a:DM9000A|tick_counter[0]                   ; dm9000a:DM9000A|tick_counter[0]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; dm9000a:DM9000A|wait_time[1]                      ; dm9000a:DM9000A|delay[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; clock_counter[9]                                  ; clock_counter[9]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; clock_counter[11]                                 ; clock_counter[11]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; dm9000a:DM9000A|data_index[0]                     ; dm9000a:DM9000A|data_index[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; dm9000a:DM9000A|data_index[17]                    ; dm9000a:DM9000A|data_index[17]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; dm9000a:DM9000A|tick_counter[1]                   ; dm9000a:DM9000A|tick_counter[1]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; dm9000a:DM9000A|tick_counter[17]                  ; dm9000a:DM9000A|tick_counter[17]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clock_counter[17]                                 ; clock_counter[17]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; dm9000a:DM9000A|dm_write:writer|write_counter[1]  ; dm9000a:DM9000A|dm_write:writer|write_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clear_to_send              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clear_to_send              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[4]  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; 5.561 ; 5.561 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; 8.330 ; 8.330 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; 6.187 ; 6.187 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; 6.308 ; 6.308 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; 6.853 ; 6.853 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; 7.000 ; 7.000 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; 6.284 ; 6.284 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; 6.392 ; 6.392 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; 8.330 ; 8.330 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; 5.704 ; 5.704 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; 7.084 ; 7.084 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; 7.089 ; 7.089 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; 6.163 ; 6.163 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; 6.783 ; 6.783 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; 6.499 ; 6.499 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; 7.530 ; 7.530 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; -4.584 ; -4.584 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; -3.888 ; -3.888 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; -4.386 ; -4.386 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; -4.496 ; -4.496 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; -5.033 ; -5.033 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; -5.068 ; -5.068 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; -4.470 ; -4.470 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; -5.614 ; -5.614 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; -4.953 ; -4.953 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; -4.562 ; -4.562 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; -4.781 ; -4.781 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; -3.888 ; -3.888 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; -4.946 ; -4.946 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; -4.569 ; -4.569 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; -3.958 ; -3.958 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; -4.895 ; -4.895 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; -4.905 ; -4.905 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; -5.732 ; -5.732 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 8.103 ; 8.103 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 8.338 ; 8.338 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 7.675 ; 7.675 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 7.656 ; 7.656 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 7.456 ; 7.456 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 7.521 ; 7.521 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 7.430 ; 7.430 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 7.431 ; 7.431 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 7.013 ; 7.013 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 7.020 ; 7.020 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 8.095 ; 8.095 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 7.239 ; 7.239 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 8.087 ; 8.087 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 8.338 ; 8.338 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 7.883 ; 7.883 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 7.901 ; 7.901 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 7.602 ; 7.602 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 7.625 ; 7.625 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 7.893 ; 7.893 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 7.499 ; 7.499 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 8.103 ; 8.103 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 7.013 ; 7.013 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 7.675 ; 7.675 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 7.656 ; 7.656 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 7.456 ; 7.456 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 7.521 ; 7.521 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 7.430 ; 7.430 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 7.431 ; 7.431 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 7.013 ; 7.013 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 7.020 ; 7.020 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 8.095 ; 8.095 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 7.239 ; 7.239 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 8.087 ; 8.087 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 8.338 ; 8.338 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 7.883 ; 7.883 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 7.901 ; 7.901 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 7.602 ; 7.602 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 7.625 ; 7.625 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 7.893 ; 7.893 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 7.499 ; 7.499 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -3.054 ; -1701.487     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -751.380           ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                              ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+
; -3.054 ; place[0]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.094      ;
; -3.051 ; place[0]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.110      ;
; -3.049 ; place[0]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 4.110      ;
; -3.041 ; place[0]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.092      ;
; -3.030 ; place[1]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.062      ;
; -3.028 ; place[3]  ; packet[21][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 4.054      ;
; -3.027 ; place[1]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.078      ;
; -3.025 ; place[1]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 4.078      ;
; -3.018 ; place[5]  ; packet[2][0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.018 ; place[5]  ; packet[2][2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.018 ; place[5]  ; packet[2][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.018 ; place[5]  ; packet[2][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.018 ; place[5]  ; packet[2][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.018 ; place[5]  ; packet[2][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.069      ;
; -3.017 ; place[1]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 4.060      ;
; -3.011 ; place[0]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.043      ;
; -3.010 ; place[0]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.041      ;
; -3.009 ; place[0]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 4.040      ;
; -3.004 ; place[0]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 4.066      ;
; -3.001 ; place[5]  ; packet[30][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 4.028      ;
; -2.997 ; place[2]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.029      ;
; -2.994 ; place[2]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.045      ;
; -2.993 ; place[3]  ; packet[8][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 4.037      ;
; -2.992 ; place[2]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 4.045      ;
; -2.991 ; place[6]  ; packet[2][0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.991 ; place[6]  ; packet[2][2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.991 ; place[6]  ; packet[2][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.991 ; place[6]  ; packet[2][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.991 ; place[6]  ; packet[2][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.991 ; place[6]  ; packet[2][12]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.042      ;
; -2.990 ; place[5]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.022      ;
; -2.989 ; place[5]  ; packet[26][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.043      ;
; -2.989 ; place[5]  ; packet[26][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.043      ;
; -2.987 ; place[3]  ; packet[17][11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 4.030      ;
; -2.987 ; place[5]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.038      ;
; -2.987 ; place[1]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 4.011      ;
; -2.986 ; place[1]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.009      ;
; -2.985 ; place[5]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 4.038      ;
; -2.985 ; place[1]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.008      ;
; -2.984 ; place[2]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 4.027      ;
; -2.983 ; place[0]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 4.023      ;
; -2.981 ; place[0]  ; packet[0][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.040      ;
; -2.980 ; place[1]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.034      ;
; -2.977 ; place[5]  ; packet[2][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.028      ;
; -2.977 ; place[5]  ; packet[2][10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.028      ;
; -2.977 ; place[5]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 4.020      ;
; -2.974 ; place[6]  ; packet[30][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 4.001      ;
; -2.967 ; place[3]  ; packet[17][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.993      ;
; -2.964 ; place[3]  ; packet[7][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 4.009      ;
; -2.962 ; place[3]  ; packet[4][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 4.009      ;
; -2.962 ; place[3]  ; packet[4][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 4.009      ;
; -2.962 ; place[6]  ; packet[26][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.016      ;
; -2.962 ; place[6]  ; packet[26][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.016      ;
; -2.959 ; place[1]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.991      ;
; -2.958 ; place[0]  ; packet[4][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 4.019      ;
; -2.957 ; place[1]  ; packet[0][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.008      ;
; -2.955 ; place[5]  ; packet[7][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.981      ;
; -2.954 ; place[3]  ; packet[19][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.991      ;
; -2.954 ; place[2]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.978      ;
; -2.953 ; place[2]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.976      ;
; -2.952 ; place[2]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.975      ;
; -2.950 ; place[0]  ; packet[7][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 4.009      ;
; -2.950 ; place[6]  ; packet[2][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.001      ;
; -2.950 ; place[6]  ; packet[2][10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 4.001      ;
; -2.947 ; place[5]  ; packet[20][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.008     ; 3.971      ;
; -2.947 ; place[2]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 4.001      ;
; -2.946 ; place[5]  ; packet[16][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.969      ;
; -2.945 ; place[0]  ; packet[16][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.976      ;
; -2.945 ; place[3]  ; packet[12][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.013     ; 3.964      ;
; -2.945 ; place[5]  ; packet[24][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 3.968      ;
; -2.941 ; place[3]  ; packet[18][4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 3.989      ;
; -2.941 ; place[0]  ; packet[14][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.008      ; 3.981      ;
; -2.940 ; place[3]  ; packet[5][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.966      ;
; -2.940 ; place[5]  ; packet[18][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 3.994      ;
; -2.938 ; place[0]  ; packet[19][3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.989      ;
; -2.936 ; place[5]  ; packet[31][0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.974      ;
; -2.936 ; place[5]  ; packet[31][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.974      ;
; -2.936 ; place[5]  ; packet[31][10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.974      ;
; -2.936 ; place[5]  ; packet[31][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.974      ;
; -2.935 ; place[0]  ; packet[18][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 3.997      ;
; -2.935 ; place[0]  ; packet[26][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.030      ; 3.997      ;
; -2.934 ; place[1]  ; packet[4][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.021      ; 3.987      ;
; -2.930 ; place[0]  ; packet[1][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 3.989      ;
; -2.930 ; place[0]  ; packet[27][6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 3.976      ;
; -2.930 ; place[0]  ; packet[27][12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 3.976      ;
; -2.928 ; place[0]  ; packet[23][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.955      ;
; -2.928 ; place[6]  ; packet[7][15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.954      ;
; -2.927 ; place[3]  ; packet[3][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 3.972      ;
; -2.927 ; place[0]  ; packet[3][5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 3.986      ;
; -2.926 ; place[5]  ; packet[7][1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][10]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][11]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[5]  ; packet[7][13]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.926 ; place[2]  ; packet[29][5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.958      ;
; -2.926 ; place[1]  ; packet[7][6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 3.977      ;
; -2.925 ; place[0]  ; packet[7][9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 3.952      ;
; -2.924 ; place[0]  ; packet[16][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.955      ;
+--------+-----------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; dm9000a:DM9000A|state_machine[3]                  ; dm9000a:DM9000A|state_machine[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet_state[3]                                   ; packet_state[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet_state[0]                                   ; packet_state[0]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet_state[2]                                   ; packet_state[2]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clear_to_send                                     ; clear_to_send                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|state_machine[2]                  ; dm9000a:DM9000A|state_machine[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|write_start[0]                    ; dm9000a:DM9000A|write_start[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|write_mode[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[14]                     ; dm9000a:DM9000A|wait_time[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[5]                      ; dm9000a:DM9000A|wait_time[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[6]                      ; dm9000a:DM9000A|wait_time[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[7]                      ; dm9000a:DM9000A|wait_time[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[4]                      ; dm9000a:DM9000A|wait_time[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[3]                      ; dm9000a:DM9000A|wait_time[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[2]                      ; dm9000a:DM9000A|wait_time[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|wait_time[1]                      ; dm9000a:DM9000A|wait_time[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|write_start[1]                    ; dm9000a:DM9000A|write_start[1]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[0]                           ; dm9000a:DM9000A|addr[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[1]                           ; dm9000a:DM9000A|addr[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[2]                           ; dm9000a:DM9000A|addr[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[3]                           ; dm9000a:DM9000A|addr[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[4]                           ; dm9000a:DM9000A|addr[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|addr[5]                           ; dm9000a:DM9000A|addr[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[4][8]                                      ; packet[4][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[6][8]                                      ; packet[6][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[5][8]                                      ; packet[5][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[7][8]                                      ; packet[7][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[15][8]                                     ; packet[15][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[13][8]                                     ; packet[13][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[12][8]                                     ; packet[12][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[14][8]                                     ; packet[14][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[10][8]                                     ; packet[10][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[9][8]                                      ; packet[9][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[8][8]                                      ; packet[8][8]                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[11][8]                                     ; packet[11][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[18][8]                                     ; packet[18][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[26][8]                                     ; packet[26][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[30][8]                                     ; packet[30][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[22][8]                                     ; packet[22][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[24][8]                                     ; packet[24][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[16][8]                                     ; packet[16][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[20][8]                                     ; packet[20][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[28][8]                                     ; packet[28][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[25][8]                                     ; packet[25][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[29][8]                                     ; packet[29][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[17][8]                                     ; packet[17][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[21][8]                                     ; packet[21][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[23][8]                                     ; packet[23][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[19][8]                                     ; packet[19][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[31][8]                                     ; packet[31][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; packet[27][8]                                     ; packet[27][8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|divider                           ; dm9000a:DM9000A|divider                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|clock_25mhz                       ; dm9000a:DM9000A|clock_25mhz                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|set_mode                          ; dm9000a:DM9000A|set_mode                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|dm_write:writer|cmd               ; dm9000a:DM9000A|dm_write:writer|cmd               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; dm9000a:DM9000A|rst                               ; dm9000a:DM9000A|rst                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; dm9000a:DM9000A|divider                           ; dm9000a:DM9000A|clock_25mhz                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; dm9000a:DM9000A|wait_time[2]                      ; dm9000a:DM9000A|delay[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; dm9000a:DM9000A|wait_time[4]                      ; dm9000a:DM9000A|delay[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; dm9000a:DM9000A|addr[2]                           ; dm9000a:DM9000A|b_data[2]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; dm9000a:DM9000A|addr[3]                           ; dm9000a:DM9000A|b_data[3]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.241 ; dm9000a:DM9000A|wait_time[5]                      ; dm9000a:DM9000A|delay[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; dm9000a:DM9000A|set_mode                          ; dm9000a:DM9000A|mode                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; dm9000a:DM9000A|wait_time[3]                      ; dm9000a:DM9000A|delay[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; dm9000a:DM9000A|data_index[31]                    ; dm9000a:DM9000A|data_index[31]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; dm9000a:DM9000A|tick_counter[31]                  ; dm9000a:DM9000A|tick_counter[31]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; clock_counter[31]                                 ; clock_counter[31]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; dm9000a:DM9000A|dm_write:writer|write_counter[31] ; dm9000a:DM9000A|dm_write:writer|write_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; packet_state[2]                                   ; packet_state[3]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.253 ; dm9000a:DM9000A|state_machine[4]                  ; dm9000a:DM9000A|value[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.260 ; dm9000a:DM9000A|write_mode[1]                     ; dm9000a:DM9000A|b_data[6]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[4]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.415      ;
; 0.279 ; dm9000a:DM9000A|state_machine[1]                  ; dm9000a:DM9000A|state_machine[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.431      ;
; 0.293 ; dm9000a:DM9000A|addr[0]                           ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.306 ; dm9000a:DM9000A|state_machine[2]                  ; dm9000a:DM9000A|state_machine[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.458      ;
; 0.313 ; dm9000a:DM9000A|wait_time[14]                     ; dm9000a:DM9000A|delay[14]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; dm9000a:DM9000A|wait_time[6]                      ; dm9000a:DM9000A|delay[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.465      ;
; 0.341 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[7]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.491      ;
; 0.341 ; dm9000a:DM9000A|write_mode[0]                     ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.491      ;
; 0.355 ; dm9000a:DM9000A|data_index[16]                    ; dm9000a:DM9000A|data_index[16]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; dm9000a:DM9000A|tick_counter[16]                  ; dm9000a:DM9000A|tick_counter[16]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; clock_counter[16]                                 ; clock_counter[16]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; dm9000a:DM9000A|dm_write:writer|write_counter[0]  ; dm9000a:DM9000A|dm_write:writer|write_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; dm9000a:DM9000A|dm_write:writer|write_counter[16] ; dm9000a:DM9000A|dm_write:writer|write_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; clock_counter[7]                                  ; clock_counter[7]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; dm9000a:DM9000A|tick_counter[0]                   ; dm9000a:DM9000A|tick_counter[0]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; dm9000a:DM9000A|addr[1]                           ; dm9000a:DM9000A|b_data[1]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; clock_counter[9]                                  ; clock_counter[9]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_counter[11]                                 ; clock_counter[11]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; dm9000a:DM9000A|value[0]                          ; dm9000a:DM9000A|b_data[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; dm9000a:DM9000A|data_index[17]                    ; dm9000a:DM9000A|data_index[17]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dm9000a:DM9000A|tick_counter[1]                   ; dm9000a:DM9000A|tick_counter[1]                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dm9000a:DM9000A|tick_counter[17]                  ; dm9000a:DM9000A|tick_counter[17]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; clock_counter[17]                                 ; clock_counter[17]                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dm9000a:DM9000A|dm_write:writer|write_counter[1]  ; dm9000a:DM9000A|dm_write:writer|write_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; dm9000a:DM9000A|dm_write:writer|write_counter[17] ; dm9000a:DM9000A|dm_write:writer|write_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; dm9000a:DM9000A|data_index[9]                     ; dm9000a:DM9000A|data_index[9]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dm9000a:DM9000A|data_index[11]                    ; dm9000a:DM9000A|data_index[11]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dm9000a:DM9000A|data_index[18]                    ; dm9000a:DM9000A|data_index[18]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; dm9000a:DM9000A|data_index[25]                    ; dm9000a:DM9000A|data_index[25]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clear_to_send              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clear_to_send              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[19]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[19]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[20]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[20]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[21]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[21]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[22]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[22]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[23]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[23]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[24]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[24]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[25]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[25]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[26]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[26]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[27]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[27]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[28]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[28]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[29]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[29]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[30]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[30]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[31]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[31]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_counter[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_counter[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|addr[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; dm9000a:DM9000A|b_data[4]  ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; 2.871 ; 2.871 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; 4.149 ; 4.149 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; 3.236 ; 3.236 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; 3.482 ; 3.482 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; 3.499 ; 3.499 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; 3.212 ; 3.212 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; 3.663 ; 3.663 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; 3.575 ; 3.575 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; 3.258 ; 3.258 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; 4.149 ; 4.149 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; 2.968 ; 2.968 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; 3.590 ; 3.590 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; 3.562 ; 3.562 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; 3.162 ; 3.162 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; 3.506 ; 3.506 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; 3.313 ; 3.313 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; 3.837 ; 3.837 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; -2.432 ; -2.432 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; -2.099 ; -2.099 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; -2.321 ; -2.321 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; -2.372 ; -2.372 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; -2.614 ; -2.614 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; -2.602 ; -2.602 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; -2.364 ; -2.364 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; -2.837 ; -2.837 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; -2.533 ; -2.533 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; -2.400 ; -2.400 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; -2.557 ; -2.557 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; -2.099 ; -2.099 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; -2.386 ; -2.386 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; -2.598 ; -2.598 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; -2.542 ; -2.542 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; -2.990 ; -2.990 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 3.509 ; 3.509 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 4.536 ; 4.536 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 4.247 ; 4.247 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 4.232 ; 4.232 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 4.153 ; 4.153 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 4.141 ; 4.141 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 4.142 ; 4.142 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 3.953 ; 3.953 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 4.536 ; 4.536 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 4.342 ; 4.342 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 4.202 ; 4.202 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 4.250 ; 4.250 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 4.363 ; 4.363 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 3.509 ; 3.509 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 3.953 ; 3.953 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 4.247 ; 4.247 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 4.232 ; 4.232 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 4.153 ; 4.153 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 4.141 ; 4.141 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 4.142 ; 4.142 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 3.953 ; 3.953 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 4.536 ; 4.536 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 4.342 ; 4.342 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 4.202 ; 4.202 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 4.250 ; 4.250 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 4.363 ; 4.363 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.911    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -7.911    ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -4565.188 ; 0.0   ; 0.0      ; 0.0     ; -751.38             ;
;  CLOCK_50        ; -4565.188 ; 0.000 ; N/A      ; N/A     ; -751.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; 5.561 ; 5.561 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; 8.330 ; 8.330 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; 6.187 ; 6.187 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; 6.308 ; 6.308 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; 6.853 ; 6.853 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; 7.000 ; 7.000 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; 6.284 ; 6.284 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; 6.392 ; 6.392 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; 8.330 ; 8.330 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; 5.704 ; 5.704 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; 7.084 ; 7.084 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; 7.089 ; 7.089 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; 6.163 ; 6.163 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; 6.783 ; 6.783 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; 6.499 ; 6.499 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; 7.530 ; 7.530 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ENET_INT    ; CLOCK_50   ; -2.432 ; -2.432 ; Rise       ; CLOCK_50        ;
; GPIO_1[*]   ; CLOCK_50   ; -2.099 ; -2.099 ; Rise       ; CLOCK_50        ;
;  GPIO_1[0]  ; CLOCK_50   ; -2.321 ; -2.321 ; Rise       ; CLOCK_50        ;
;  GPIO_1[1]  ; CLOCK_50   ; -2.372 ; -2.372 ; Rise       ; CLOCK_50        ;
;  GPIO_1[2]  ; CLOCK_50   ; -2.614 ; -2.614 ; Rise       ; CLOCK_50        ;
;  GPIO_1[3]  ; CLOCK_50   ; -2.602 ; -2.602 ; Rise       ; CLOCK_50        ;
;  GPIO_1[4]  ; CLOCK_50   ; -2.364 ; -2.364 ; Rise       ; CLOCK_50        ;
;  GPIO_1[5]  ; CLOCK_50   ; -2.837 ; -2.837 ; Rise       ; CLOCK_50        ;
;  GPIO_1[6]  ; CLOCK_50   ; -2.533 ; -2.533 ; Rise       ; CLOCK_50        ;
;  GPIO_1[7]  ; CLOCK_50   ; -2.400 ; -2.400 ; Rise       ; CLOCK_50        ;
;  GPIO_1[8]  ; CLOCK_50   ; -2.557 ; -2.557 ; Rise       ; CLOCK_50        ;
;  GPIO_1[9]  ; CLOCK_50   ; -2.099 ; -2.099 ; Rise       ; CLOCK_50        ;
;  GPIO_1[10] ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
;  GPIO_1[11] ; CLOCK_50   ; -2.386 ; -2.386 ; Rise       ; CLOCK_50        ;
;  GPIO_1[12] ; CLOCK_50   ; -2.152 ; -2.152 ; Rise       ; CLOCK_50        ;
;  GPIO_1[13] ; CLOCK_50   ; -2.598 ; -2.598 ; Rise       ; CLOCK_50        ;
;  GPIO_1[14] ; CLOCK_50   ; -2.542 ; -2.542 ; Rise       ; CLOCK_50        ;
;  GPIO_1[15] ; CLOCK_50   ; -2.990 ; -2.990 ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 6.115 ; 6.115 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 8.103 ; 8.103 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 8.338 ; 8.338 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 7.675 ; 7.675 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 7.656 ; 7.656 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 7.456 ; 7.456 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 7.521 ; 7.521 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 7.430 ; 7.430 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 7.431 ; 7.431 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 7.013 ; 7.013 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 7.020 ; 7.020 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 8.095 ; 8.095 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 7.239 ; 7.239 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 8.087 ; 8.087 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 8.338 ; 8.338 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 7.883 ; 7.883 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 7.901 ; 7.901 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 7.602 ; 7.602 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 7.625 ; 7.625 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 7.893 ; 7.893 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 7.499 ; 7.499 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ENET_CLK       ; CLOCK_50   ; 3.509 ; 3.509 ; Rise       ; CLOCK_50        ;
; ENET_CMD       ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
; ENET_DATA[*]   ; CLOCK_50   ; 3.953 ; 3.953 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[0]  ; CLOCK_50   ; 4.247 ; 4.247 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[1]  ; CLOCK_50   ; 4.232 ; 4.232 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[2]  ; CLOCK_50   ; 4.153 ; 4.153 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[3]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[4]  ; CLOCK_50   ; 4.141 ; 4.141 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[5]  ; CLOCK_50   ; 4.142 ; 4.142 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[6]  ; CLOCK_50   ; 3.953 ; 3.953 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[7]  ; CLOCK_50   ; 3.959 ; 3.959 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[8]  ; CLOCK_50   ; 4.433 ; 4.433 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[9]  ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[10] ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[11] ; CLOCK_50   ; 4.536 ; 4.536 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[12] ; CLOCK_50   ; 4.342 ; 4.342 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[13] ; CLOCK_50   ; 4.354 ; 4.354 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[14] ; CLOCK_50   ; 4.202 ; 4.202 ; Rise       ; CLOCK_50        ;
;  ENET_DATA[15] ; CLOCK_50   ; 4.250 ; 4.250 ; Rise       ; CLOCK_50        ;
; ENET_RST_N     ; CLOCK_50   ; 4.363 ; 4.363 ; Rise       ; CLOCK_50        ;
; ENET_WR_N      ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 587532   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 587532   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 515   ; 515  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Apr 14 11:18:10 2015
Info: Command: quartus_sta ethernet_controller -c ethernet_controller
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ethernet_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.911
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.911     -4565.188 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -751.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.054     -1701.487 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -751.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 316 megabytes
    Info: Processing ended: Tue Apr 14 11:18:11 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


