{
    "module_name": "Core",
    "template_file": "./config_example/single_cycle_cpu/vga_debugger_template.txt",
    "output_dir": "./output/",
    "mem_file": "vga_debugger.mem",
    "dbg_header": "vga_debugger.vh",
    "header_lines": 2,
    "len_bits": {
        "": {
            "rd": 5,
            "rs1": 5,
            "rs2": 5,
            "alu_ctrl": 4,
            "cmp_ctrl": 3
        }
    },
    "submodule": [
        {
            "name": "RegFile",
            "wires": {
                "*regs": []
            }
        }
    ],
    "wire_group": [
        {
            "name": "regs",
            "wires": {
                "": [
                    "x0", "ra", "sp", "gp", "tp", "t0", "t1", "t2",
                    "s0", "s1", "a0", "a1", "a2", "a3", "a4", "a5",
                    "a6", "a7", "s2", "s3", "s4", "s5", "s6", "s7",
                    "s8", "s9", "s10", "s11", "t3", "t4", "t5", "t6"
                ]
            }
        }
    ],
    "wire_name": {
        "": {
            "x0": "regs[0]",
            "ra": "regs[1]",
            "sp": "regs[2]",
            "gp": "regs[3]",
            "tp": "regs[4]",
            "t0": "regs[5]",
            "t1": "regs[6]",
            "t2": "regs[7]",
            "s0": "regs[8]",
            "s1": "regs[9]",
            "a0": "regs[10]",
            "a1": "regs[11]",
            "a2": "regs[12]",
            "a3": "regs[13]",
            "a4": "regs[14]",
            "a5": "regs[15]",
            "a6": "regs[16]",
            "a7": "regs[17]",
            "s2": "regs[18]",
            "s3": "regs[19]",
            "s4": "regs[20]",
            "s5": "regs[21]",
            "s6": "regs[22]",
            "s7": "regs[23]",
            "s8": "regs[24]",
            "s9": "regs[25]",
            "s10": "regs[26]",
            "s11": "regs[27]",
            "t3": "regs[28]",
            "t4": "regs[29]",
            "t5": "regs[30]",
            "t6": "regs[31]"
        }
    }
}