//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace ARM {
  enum {
    NoRegister,
    CPSR, 	// 1
    D0, 	// 2
    D1, 	// 3
    D10, 	// 4
    D11, 	// 5
    D12, 	// 6
    D13, 	// 7
    D14, 	// 8
    D15, 	// 9
    D2, 	// 10
    D3, 	// 11
    D4, 	// 12
    D5, 	// 13
    D6, 	// 14
    D7, 	// 15
    D8, 	// 16
    D9, 	// 17
    LR, 	// 18
    PC, 	// 19
    R0, 	// 20
    R1, 	// 21
    R10, 	// 22
    R11, 	// 23
    R12, 	// 24
    R2, 	// 25
    R3, 	// 26
    R4, 	// 27
    R5, 	// 28
    R6, 	// 29
    R7, 	// 30
    R8, 	// 31
    R9, 	// 32
    S0, 	// 33
    S1, 	// 34
    S10, 	// 35
    S11, 	// 36
    S12, 	// 37
    S13, 	// 38
    S14, 	// 39
    S15, 	// 40
    S16, 	// 41
    S17, 	// 42
    S18, 	// 43
    S19, 	// 44
    S2, 	// 45
    S20, 	// 46
    S21, 	// 47
    S22, 	// 48
    S23, 	// 49
    S24, 	// 50
    S25, 	// 51
    S26, 	// 52
    S27, 	// 53
    S28, 	// 54
    S29, 	// 55
    S3, 	// 56
    S30, 	// 57
    S31, 	// 58
    S4, 	// 59
    S5, 	// 60
    S6, 	// 61
    S7, 	// 62
    S8, 	// 63
    S9, 	// 64
    SP, 	// 65
    NUM_TARGET_REGS 	// 66
  };
}
} // End llvm namespace 
