# 第一节课

### 1. 测试程序失败原因

测试实验失败是因为没有对应二代管脚表绑定管脚-> 有一个excel表格

编号->管脚->图 一一对应

### 2. 测试

1. 创建一个新的Vivado工程->选择RTL project 注意勾选“不指定源文件”-> 定义 FPGA 选择 ==xc7a35tftg256-1==
2. Add Source -> Design Source -> create file -> File name(all in English) -> add I/O Port Definitions (input,output) -> completion code in the frame -> Run Synthesis -> the condition of synthesis is shown in the upper right corner -> view report(显示报告)
3. Add source -> simulation sources -> create file -> 不需要输入输出 -> canel -> 添加仿真文件 -> 文件在Non-module File中-> 选择tb文件 -> 装入仿真文件-> Run simulation -> Run Behavior Simulation -> zoom fit ->调整运行时间(根据定义的timescale来选择)
4. Add Source -> constraints -> Run Synthesis -> Open Synthesized Design -> Window -> I/O Port -> 下方的Scalar ports 中 set the I/O std 和 Package Pin 根据“二代管脚指南”添加管脚
5. 生成Bin -> 小齿轮(setting) -> Bitstream -> -Bin  -> Generate Bitstream
6. 远程实验平台 -> 实验面板 -> 自定义FPGA -> 添加输入管脚 -> 根据二代远程管脚关系添加名称 -> 添加一个实物LED灯连接起来-> 添加位输入 -> 烧写Bin

### 3. TB文件
`timescale 1ns / 1ps
module prj_1(
    input A,
    input B,
    output C
    );
    assign C = A & B;
endmodule

`timescale 1ns / 1ps
module tb_prj_1;
 reg A,B;
 wire C;
 prj_1 tb(
     .A(A),
     .B(B),
     .C(C)
     );
initial begin
     A = 0;
     B = 0;
 end
 always #10 A = ~A;    
 always #15 B = ~B;   
 endmodule

### 4. 程序相关图片

![prj.tb](%E7%AC%AC%E4%B8%80%E8%8A%82%E8%AF%BE.assets/prj.tb.png)![](%E7%AC%AC%E4%B8%80%E8%8A%82%E8%AF%BE.assets/IO_Port.png)

![prj.v](%E7%AC%AC%E4%B8%80%E8%8A%82%E8%AF%BE.assets/prj.v.png)

![远程云端](%E7%AC%AC%E4%B8%80%E8%8A%82%E8%AF%BE.assets/%E8%BF%9C%E7%A8%8B%E4%BA%91%E7%AB%AF.png)

<video src="../project1/%E8%BF%90%E8%A1%8C%E8%A7%86%E9%A2%91.mp4"></video>