>Dmel_RG2
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG3
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG5
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG9
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG18N
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG19
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG22
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG24
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG25
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG28
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG32N
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG34
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG36
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dmel_RG38N
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD03
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD06
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD105
TCTAGGCCCCGTTGTGATCGGCCCC
>Dsim_MD106
TCTGGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD146
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD15
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD197
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD199
TCTGGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD201
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD221
TCTAGGCCCCGTTGTGGTCGACCCC
>Dsim_MD224
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD225
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD233
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD235
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD238
TCTGGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD243
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD251
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dsim_MD255
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD63
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD72
TCTAGGCCCCGTTGTGGTCGGCCCC
>Dsim_MD73
TCTAGGCCCCGTTGCGGTCGGCCCC
>Dyak_528_14746
TCTAGGCCCCGTTGTAGTCGGCCCC
>Dere_528_14746
TCTAGGCCCCGTTGTGGTCGGCCCC
