<!DOCTYPE HTML>
<html lang="zh" class="sidebar-visible no-js rust">
    <head>
        <!-- Book generated using mdBook -->
        <meta charset="UTF-8">
        <title>Rare: Rust A Riscv Emulator</title>
        <meta name="robots" content="noindex" />


        <!-- Custom HTML head -->
        
        <meta content="text/html; charset=utf-8" http-equiv="Content-Type">
        <meta name="description" content="">
        <meta name="viewport" content="width=device-width, initial-scale=1">
        <meta name="theme-color" content="#ffffff" />

        <link rel="icon" href="favicon.svg">
        <link rel="shortcut icon" href="favicon.png">
        <link rel="stylesheet" href="css/variables.css">
        <link rel="stylesheet" href="css/general.css">
        <link rel="stylesheet" href="css/chrome.css">
        <link rel="stylesheet" href="css/print.css" media="print">

        <!-- Fonts -->
        <link rel="stylesheet" href="FontAwesome/css/font-awesome.css">
        <link rel="stylesheet" href="fonts/fonts.css">

        <!-- Highlight.js Stylesheets -->
        <link rel="stylesheet" href="highlight.css">
        <link rel="stylesheet" href="tomorrow-night.css">
        <link rel="stylesheet" href="ayu-highlight.css">

        <!-- Custom theme stylesheets -->
        <link rel="stylesheet" href="theme/custom.css">

    </head>
    <body>
        <!-- Provide site root to javascript -->
        <script type="text/javascript">
            var path_to_root = "";
            var default_theme = window.matchMedia("(prefers-color-scheme: dark)").matches ? "navy" : "rust";
        </script>

        <!-- Work around some values being stored in localStorage wrapped in quotes -->
        <script type="text/javascript">
            try {
                var theme = localStorage.getItem('mdbook-theme');
                var sidebar = localStorage.getItem('mdbook-sidebar');

                if (theme.startsWith('"') && theme.endsWith('"')) {
                    localStorage.setItem('mdbook-theme', theme.slice(1, theme.length - 1));
                }

                if (sidebar.startsWith('"') && sidebar.endsWith('"')) {
                    localStorage.setItem('mdbook-sidebar', sidebar.slice(1, sidebar.length - 1));
                }
            } catch (e) { }
        </script>

        <!-- Set the theme before any content is loaded, prevents flash -->
        <script type="text/javascript">
            var theme;
            try { theme = localStorage.getItem('mdbook-theme'); } catch(e) { }
            if (theme === null || theme === undefined) { theme = default_theme; }
            var html = document.querySelector('html');
            html.classList.remove('no-js')
            html.classList.remove('rust')
            html.classList.add(theme);
            html.classList.add('js');
        </script>

        <!-- Hide / unhide sidebar before it is displayed -->
        <script type="text/javascript">
            var html = document.querySelector('html');
            var sidebar = 'hidden';
            if (document.body.clientWidth >= 1080) {
                try { sidebar = localStorage.getItem('mdbook-sidebar'); } catch(e) { }
                sidebar = sidebar || 'visible';
            }
            html.classList.remove('sidebar-visible');
            html.classList.add("sidebar-" + sidebar);
        </script>

        <nav id="sidebar" class="sidebar" aria-label="Table of contents">
            <div class="sidebar-scrollbox">
                <ol class="chapter"><li class="chapter-item expanded affix "><a href="index.html">写一个 Riscv 模拟器</a></li><li class="chapter-item expanded "><a href="v1-CPU-Adder.html"><strong aria-hidden="true">1.</strong> 加法器 CPU</a></li><li class="chapter-item expanded "><a href="v2-Memory-and-Bus.html"><strong aria-hidden="true">2.</strong> 内存和总线</a></li><li class="chapter-item expanded "><a href="v3-CSR.html"><strong aria-hidden="true">3.</strong> 控制状态寄存器</a></li></ol>
            </div>
            <div id="sidebar-resize-handle" class="sidebar-resize-handle"></div>
        </nav>

        <div id="page-wrapper" class="page-wrapper">

            <div class="page">
                                <div id="menu-bar-hover-placeholder"></div>
                <div id="menu-bar" class="menu-bar sticky bordered">
                    <div class="left-buttons">
                        <button id="sidebar-toggle" class="icon-button" type="button" title="Toggle Table of Contents" aria-label="Toggle Table of Contents" aria-controls="sidebar">
                            <i class="fa fa-bars"></i>
                        </button>
                        <button id="theme-toggle" class="icon-button" type="button" title="Change theme" aria-label="Change theme" aria-haspopup="true" aria-expanded="false" aria-controls="theme-list">
                            <i class="fa fa-paint-brush"></i>
                        </button>
                        <ul id="theme-list" class="theme-popup" aria-label="Themes" role="menu">
                            <li role="none"><button role="menuitem" class="theme" id="light">Light</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="rust">Rust (default)</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="coal">Coal</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="navy">Navy</button></li>
                            <li role="none"><button role="menuitem" class="theme" id="ayu">Ayu</button></li>
                        </ul>
                        <button id="search-toggle" class="icon-button" type="button" title="Search. (Shortkey: s)" aria-label="Toggle Searchbar" aria-expanded="false" aria-keyshortcuts="S" aria-controls="searchbar">
                            <i class="fa fa-search"></i>
                        </button>
                    </div>

                    <h1 class="menu-title">Rare: Rust A Riscv Emulator</h1>

                    <div class="right-buttons">
                        <a href="print.html" title="Print this book" aria-label="Print this book">
                            <i id="print-button" class="fa fa-print"></i>
                        </a>

                    </div>
                </div>

                <div id="search-wrapper" class="hidden">
                    <form id="searchbar-outer" class="searchbar-outer">
                        <input type="search" id="searchbar" name="searchbar" placeholder="Search this book ..." aria-controls="searchresults-outer" aria-describedby="searchresults-header">
                    </form>
                    <div id="searchresults-outer" class="searchresults-outer hidden">
                        <div id="searchresults-header" class="searchresults-header"></div>
                        <ul id="searchresults">
                        </ul>
                    </div>
                </div>

                <!-- Apply ARIA attributes after the sidebar and the sidebar toggle button are added to the DOM -->
                <script type="text/javascript">
                    document.getElementById('sidebar-toggle').setAttribute('aria-expanded', sidebar === 'visible');
                    document.getElementById('sidebar').setAttribute('aria-hidden', sidebar !== 'visible');
                    Array.from(document.querySelectorAll('#sidebar a')).forEach(function(link) {
                        link.setAttribute('tabIndex', sidebar === 'visible' ? 0 : -1);
                    });
                </script>

                <div id="content" class="content">
                    <main>
                        <h1 id="riscv-模拟器系列教程"><a class="header" href="#riscv-模拟器系列教程">Riscv 模拟器系列教程</a></h1>
<p>本教程基于<a href="https://github.com/d0iasm">Asami</a> 所写的模拟器<a href="https://book.rvemu.app/">教程</a>。虽然作者只写到第三章，但她已经事先将所有的代码划分成了十个章节。所以看着代码也能够一步一步地构建出这个模拟器。</p>
<p>最终的模拟器可以运行 <a href="https://pdos.csail.mit.edu/6.828/2012/xv6.html">xv6</a> 操作系统。</p>
<p>我的计划是：跟着她的代码和教程一步一步地做出这个模拟器，然后写一个系列完整的中文教程加以说明。该教程与原作一样，使用<a href="https://github.com/rust-lang/mdBook">mdbook</a>构建。</p>
<ul>
<li>项目地址：<a href="https://github.com/siriusdemon/Rare">Github Rare</a></li>
<li>在线教程：<a href="https://siriusdemon.github.io/Rare/">Github.io Rare</a></li>
</ul>
<p>推荐的使用方法：</p>
<ul>
<li>clone 该项目到本地</li>
<li>cd Rare/book &amp;&amp; mdbook serve 打开本地教程</li>
<li>需要的时候，使用 git pull 更新</li>
</ul>
<h3 id="前置"><a class="header" href="#前置">前置</a></h3>
<p>本教程假设读者已经对 Rust 和 Riscv 有一定的了解，因此教程中不会对 Rust &amp; Riscv 作过多的解释，而是专注于模拟器本身。推荐通过阅读以下资料来了解 Riscv。</p>
<ul>
<li><a href="https://riscv.org/technical/specifications/">Riscv 标准</a></li>
<li><a href="https://zh.webbooksnow.art/dl/16429281/d4417e">Riscv Reader</a></li>
</ul>
<p>至于 Rust，安装好环境之后，可以通过运行 <code>rustup docs</code> 来访问<code>the book</code>以及 Rust 文档。</p>
<h3 id="环境"><a class="header" href="#环境">环境</a></h3>
<ul>
<li>Linux / WSL</li>
</ul>
<p>我们需要用到 clang 的工具来生成测试的二进制文件，可以从<a href="https://releases.llvm.org/">LLVM</a>官网下载预编译版本。我使用的版本是 <a href="https://github.com/llvm/llvm-project/releases/tag/llvmorg-12.0.0">clang-12</a>，更新的版本应该也可以。</p>
<h3 id="目录"><a class="header" href="#目录">目录</a></h3>
<ol>
<li><input disabled="" type="checkbox" checked=""/>
<a href="./v1-CPU-Adder.html">加法器 CPU</a></li>
<li><input disabled="" type="checkbox" checked=""/>
<a href="./v2-Memory-and-Bus.html">内存和总线</a></li>
<li><input disabled="" type="checkbox" checked=""/>
<a href="./v3-CSR.html">控制状态寄存器</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v4-privilege-mode.html">特权模式</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v5-exceptions.html">异常</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v6-plic-clint.html">PLIC &amp; CLINT</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v7-uart.html">UART</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v8-interrupts.html">中断</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v9-virtio.html">Virtio</a></li>
<li><input disabled="" type="checkbox"/>
<a href="./v10-virtual-memory-system.html">虚拟内存系统</a></li>
</ol>
<p>说明: 原作者划分了硬件和 ISA 指令集两部分内容，我觉得合并成一个更适合，所以进行了合并。</p>
<h3 id="特别说明"><a class="header" href="#特别说明">特别说明</a></h3>
<p>实践的过程中，读者可能会发现教程上的代码与实际的代码有些不同。这是因为我在编写的过程中会适当地进行重构。如果教程本身写得早，重构之后，就需要对教程进行修改。有时候我会遗漏要修改的地方，有时候则是觉得不必提及，读者看源码即能理解。</p>
<p>如有任何疑惑，欢迎在项目上提 issue。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="加法器-cpu"><a class="header" href="#加法器-cpu">加法器 CPU</a></h1>
<p>CPU 指中心处理单元（Center Process Unit），是一块小小的芯片。它是计算机（computer）最核心的部分。</p>
<p>不过，为了简单起见，第一节的 CPU 代指的是整个计算机，它包含了 32 个通用寄存器、一个 PC 寄存器和一块内存。在下一节，我们会将内存移出 CPU。</p>
<p>本节对应原作者的第一节，CPU with Two instructions。这一节的 CPU 只能执行 <code>add</code> 和 <code>addi</code> 两个指令。</p>
<h3 id="编码实现"><a class="header" href="#编码实现">编码实现</a></h3>
<pre><code class="language-bash"># 代码总数
main.rs             : 90
----------------------------
total               : 90
</code></pre>
<p>首先定义 CPU 的结构</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">struct Cpu {
    // Riscv has 32 registers
    regs: [u64; 32],
    // pc register contains the memory address of next instruction
    pc: u64,
    // memory, a byte-array. There is no memory in real CPU.
    dram: Vec&lt;u8&gt;,
}
</code></pre>
<p>我们需要定义内存的大小，来初始化 CPU。</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">// init memory as 128MB
pub const DRAM_SIZE: u64 = 1024 * 1024 * 128;

struct Cpu { ... }

impl Cpu {
    fn new(code: Vec&lt;u8&gt;) -&gt; Self {
        let mut regs = [0; 32];
        regs[2] = DRAM_SIZE - 1;
        Self {regs, pc: 0, dram: code}
    }
}
</code></pre>
<p>CPU 的工作流程通常包含以下阶段：</p>
<ol>
<li>根据<code>pc</code>值读取内存中的指令 (fetch)</li>
<li>解码指令 (decode)</li>
<li>执行指令 (execute)</li>
<li>更新<code>pc</code></li>
</ol>
<p>周而复始。</p>
<p>CPU 将<code>pc</code>的值发送给内存，内存返回对应的地址上的值。由于指令是 32 位的，因此，内存需要读取的是 [pc, pc+1, pc+2, pc+3] 这四个地址上的值，并组合成一个 32 位的指令。这里有一个大端字节序 (big-endian) 与小端字节序 (small-endian) 的问题。</p>
<p>小端字节序指的是，一个由多个字节组成的数，它的最低位字节存储于内存中的低地址处，最高位字节存储于内存中的高地址处。大端则与之相反。</p>
<p><img src="./images/endianness.jpg" alt="endianness" /></p>
<p class="comment">图片来自原作者教程</p>
<p>在本实现中，我们采用小端字节序。在 Riscv 标准中，指令读取是小端字节序，而内存的加载和储存（memory load and store）则可以通过设置<code>mstatus</code>寄存器上特定的位来控制字节序。</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">impl Cpu {
    // ...
    fn fetch(&amp;self) -&gt; u32 {
        let index = self.pc as usize;
        let inst = self.dram[index] as u32 
                | ((self.dram[index + 1] as u32) &lt;&lt; 8)
                | ((self.dram[index + 2] as u32) &lt;&lt; 16)
                | ((self.dram[index + 3] as u32) &lt;&lt; 24);
        return inst;
    }
}
</code></pre>
<p>读取指令后就要进行解码。在实际的硬件中，解码是一个独立的步骤，芯片会同时读取和解码多个指令 (pipeline parallel) 以提高运行速度。但在我们的模拟器中，一次只读一个指令，可以将这两部分合并在一起。</p>
<p>我们先看解码过程。Riscv 目前有四种基本的指令编码格式（包含变体共有6种），</p>
<p><img src="./images/inst-type.png" alt="inst-type" /></p>
<p class="comment">图片来自原作者</p>
<p>现在我们的 CPU 只执行<code>add</code>、<code>addi</code>，它们的功能说明和指令格式如下：</p>
<p><img src="./images/add-addi.png" alt="add-addi" /></p>
<p class="comment">图片来自 Riscv Reader</p>
<p>因为各个指令格式都有相同的部分，我们不妨先按 R-type 进行解码。对于其他的类型，则在其具体的分支中进一步解码。比如说，<code>addi</code>的<code>imm</code>将会在它的处理分支中进行解码。</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">impl Cpu {
    // ...
    fn execute(&amp;mut self, inst: u32) {
        // decode as R-type
        let opcode = inst &amp; 0x7f;
        let rd = ((inst &gt;&gt; 7) &amp; 0x1f) as usize;
        let rs1 = ((inst &gt;&gt; 15) &amp; 0x1f) as usize;
        let rs2 = ((inst &gt;&gt; 20) &amp; 0x1f) as usize;
        let funct3 = (inst &gt;&gt; 12) &amp; 0x7;
        let funct7 = (inst &gt;&gt; 25) &amp; 0x7f;

        // x0 is hardwired zero
        self.regs[0] = 0;

        // execute stage
        match opcode {
            0x13 =&gt; {
                // addi
                let imm = ((inst &amp; 0xfff0_0000) as i64 &gt;&gt; 20) as u64;
                self.regs[rd] = self.regs[rs1].wrapping_add(imm);
            }
            0x33 =&gt; {
                // add
                self.regs[rd] = self.regs[rs1].wrapping_add(self.regs[rs2]);
            }

            _ =&gt; {
                dbg!(format!(&quot;Invalid opcode: {:#x}&quot;, opcode)); 
            }
        }
    }
}
</code></pre>
<p>这里，我们使用 <code>wrapping_add</code> 的原因在于，这两个指令忽略算术溢出错误(arithmetic overflow)，溢出的位(bit)会被直接丢弃（见上面关于这两个指令的说明）。</p>
<p>CPU 的功能基本上完成了。但我们需要能够方便地查看寄存器的状态，以便验证 CPU 是否正确执行了指令。</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">impl Cpu {
    // ...
    pub fn dump_registers(&amp;self) {
        let mut output = String::new();
        let abi = [
            &quot;zero&quot;, &quot; ra &quot;, &quot; sp &quot;, &quot; gp &quot;, &quot; tp &quot;, &quot; t0 &quot;, &quot; t1 &quot;, &quot; t2 &quot;, 
            &quot; s0 &quot;, &quot; s1 &quot;, &quot; a0 &quot;, &quot; a1 &quot;, &quot; a2 &quot;, &quot; a3 &quot;, &quot; a4 &quot;, &quot; a5 &quot;, 
            &quot; a6 &quot;, &quot; a7 &quot;, &quot; s2 &quot;, &quot; s3 &quot;, &quot; s4 &quot;, &quot; s5 &quot;, &quot; s6 &quot;, &quot; s7 &quot;, 
            &quot; s8 &quot;, &quot; s9 &quot;, &quot; s10&quot;, &quot; s11&quot;, &quot; t3 &quot;, &quot; t4 &quot;, &quot; t5 &quot;, &quot; t6 &quot;,
        ];
        
        for i in (0..32).step_by(4) {
            let i0 = format!(&quot;x{}&quot;, i);
            let i1 = format!(&quot;x{}&quot;, i + 1); 
            let i2 = format!(&quot;x{}&quot;, i + 2);
            let i3 = format!(&quot;x{}&quot;, i + 3); 
            let line = format!(
                &quot;{:3}({}) = {:&lt;#18x} {:3}({}) = {:&lt;#18x} {:3}({}) = {:&lt;#18x} {:3}({}) = {:&lt;#18x}\n&quot;,
                i0, abi[i], self.regs[i], 
                i1, abi[i + 1], self.regs[i + 1], 
                i2, abi[i + 2], self.regs[i + 2], 
                i3, abi[i + 3], self.regs[i + 3],
            );
            output = output + &amp;line;
        }

        println!(&quot;{}&quot;, output);
    }
}
</code></pre>
<h3 id="测试"><a class="header" href="#测试">测试</a></h3>
<p>我们通过执行一个 Riscv 二进制文件来验证我们的实现。</p>
<p>创建<code>add-addi.s</code>，写入以下内容</p>
<pre><code class="language-s">addi x29, x0, 5
addi x30, x0, 37
add x31, x30, x29
</code></pre>
<p>生成 Riscv 二进制文件</p>
<pre><code class="language-bash">clang -Wl,-Ttext=0x0 -nostdlib --target=riscv64 -march=rv64g -mno-relax -o add-addi add-addi.s
llvm-objcopy -O binary add-addi add-addi.bin
</code></pre>
<p>同时，模拟器需要读取<code>add-addi.bin</code>的内容。</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">use std::env;
use std::fs::File;
use std::io;
use std::io::prelude::*;

// ...

fn main() -&gt; io::Result&lt;()&gt; {
    let args: Vec&lt;String&gt; = env::args().collect();

    if args.len() != 2 {
        println!(
            &quot;Usage:\n\
            - cargo run &lt;filename&gt;&quot;
        );
        return Ok(());
    }

    let mut file = File::open(&amp;args[1])?;
    let mut code = Vec::new();
    file.read_to_end(&amp;mut code)?;

    let mut cpu = Cpu::new(code);


    while cpu.pc &lt; cpu.dram.len() as u64 {
        let inst = cpu.fetch();
        cpu.execute(inst);
        cpu.pc += 4;
    }
    cpu.dump_registers();

    Ok(())
}
</code></pre>
<p>执行</p>
<pre><code class="language-bash">cargo run add-addi.bin
</code></pre>
<p>应该能够从控制台的输出中看到<code>x31</code>的值为<code>0x2a</code>。</p>
<h3 id="总结"><a class="header" href="#总结">总结</a></h3>
<p>我们实现了一个加法器 CPU，它可以执行两个 Riscv 指令，<code>addi</code>，<code>add</code>。我们还学习了 CPU 的执行步骤：取指令，解码，执行，更新ＰＣ。下一节，我们将内存从ＣＰＵ中剥离，并添加更多的指令支持和一个测试的框架。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="内存和总线"><a class="header" href="#内存和总线">内存和总线</a></h1>
<p>在上一节，我们把内存和CPU放在同一个结构体中，但在真实的硬件中，这两部分是分开的。如下图所示：</p>
<p><img src="./images/bus.png" alt="bus" /></p>
<p class="comment">图片来自 Operation System: Three Easy Pieces</p>
<p>CPU 和内存通过总线（bus）进行数据交换。</p>
<p>因此，我们定义以下结构：</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">pub struct Cpu {
    pub regs: [u64; 32],
    pub pc: u64,
    pub bus: Bus,
}
</code></pre>
<p>CPU 现在不包含内存，而是连接了总线。总线上可能有多个 IO 设备，但目前我们只有一个（DRAM）。</p>
<p class="filename">bus.rs</p>
<pre><code class="language-rs">pub struct Bus {
    dram: Dram,
}
</code></pre>
<p class="filename">dram.rs</>
<pre><code class="language-rs">pub struct Dram {
    pub dram: Vec&lt;u8&gt;,
}
</code></pre>
<h3 id="内存-api"><a class="header" href="#内存-api">内存 API</a></h3>
<p>内存（DRAM）只有两个功能：store，load。保存和读取的有效位数是 8，16，32，64。回顾上一节，我们采用的是小端字节序。实现如下</p>
<p class="filename">dram.rs</>
<pre><code class="language-rs">impl Dram {
    pub fn new(code: Vec&lt;u8&gt;) -&gt; Dram {
        let mut dram = vec![0; DRAM_SIZE as usize];
        dram.splice(..code.len(), code.into_iter());
        Self { dram }
    }

    // addr/size must be valid. Check in bus
    pub fn load(&amp;self, addr: u64, size: u64) -&gt; Result&lt;u64, RvException&gt; {
        let nbytes = size / 8;
        if (nbytes + addr - 1) &gt; DRAM_END {
            return Err(RvException::InvalidAddress(addr));
        }

        let index = (addr - DRAM_BASE) as usize;
        let mut code = self.dram[index] as u64;
        // little-endian!
        for i in 1..nbytes {
            code |= (self.dram[index + i as usize] as u64) &lt;&lt; (i * 8);
        }

        return Ok(code);
    }

    // addr/size must be valid. Check in bus
    pub fn store(&amp;mut self, addr: u64, size: u64, value: u64) -&gt; Result&lt;(), RvException&gt; {
        let nbytes = size / 8;
        if (nbytes + addr - 1) &gt; DRAM_END {
            return Err(RvException::InvalidAddress(addr));
        }

        let index = (addr - DRAM_BASE) as usize;
        // little-endian!
        for i in 0..nbytes {
            let offset = 8 * i as usize;
            self.dram[index + i as usize] = ((value &gt;&gt; offset) &amp; 0xff) as u8;
        }
        return Ok(())
    }
}
</code></pre>
<p>这里用到了一些全局变量和异常，定义如下</p>
<p class="filename">param.rs</>
<pre><code class="language-rs">pub const DRAM_SIZE: u64 = 1024 * 1024 * 128;
pub const DRAM_BASE: u64 = 0x8000_0000;
pub const DRAM_END: u64 = DRAM_SIZE + DRAM_BASE - 1;
</code></pre>
<p class="filename">exception.rs</p>
<pre><code class="language-rs">#[derive(Debug)]
pub enum RvException {
    InvalidAddress(u64),
    InvalidSize(u64),
    InvalidInstruction(u64),
}
</code></pre>
<h3 id="总线-api"><a class="header" href="#总线-api">总线 API</a></h3>
<p>总线是 CPU 与各种 IO 设备（如键盘、鼠标、屏幕等）通信的渠道。总线上不同的地址范围对应了不同的设备。CPU 通过给总线发指令来间接操作其他的设备。</p>
<p>总线同样仅提供两个操作：store，load。</p>
<p class="filename">bus.rs</p>
<pre><code class="language-rs">pub fn valid_size(size: u64) -&gt; bool {
    [8, 16, 32, 64].contains(&amp;size)
}

impl Bus {
    pub fn new(code: Vec&lt;u8&gt;) -&gt; Bus {
        Self { dram: Dram::new(code) }
    }
    pub fn load(&amp;self, addr: u64, size: u64) -&gt; Result&lt;u64, RvException&gt; {
        if !valid_size(size) {
            return Err(RvException::InvalidSize(size));
        }
        match addr {
            DRAM_BASE..=DRAM_END =&gt; self.dram.load(addr, size),
            _ =&gt; Err(RvException::InvalidAddress(addr)),
        }
    }

    pub fn store(&amp;mut self, addr: u64, size: u64, value: u64) -&gt; Result&lt;(), RvException&gt; {
        if !valid_size(size) {
            return Err(RvException::InvalidSize(size));
        }
        match addr {
            DRAM_BASE..=DRAM_END =&gt; self.dram.store(addr, size, value),
            _ =&gt; Err(RvException::InvalidAddress(addr)),
        }
    }
}
</code></pre>
<p>这里，我们检查<code>addr</code>是否包含在<code>DRAM</code>的地址范围，否则报错。</p>
<h3 id="cpu-api"><a class="header" href="#cpu-api">CPU API</a></h3>
<p>现在 CPU 不直接读写内存，而是通过向总线发指令来读写内存。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">impl Cpu {
    pub fn new(code: Vec&lt;u8&gt;) -&gt; Self {
        let mut regs = [0; 32];
        regs[2] = DRAM_END;

        let bus = Bus::new(code);

        Self {regs, pc: DRAM_BASE, bus}
    }

    pub fn load(&amp;self, addr: u64, size: u64) -&gt; Result&lt;u64, RvException&gt;{
        self.bus.load(addr, size)
    }

    pub fn store(&amp;mut self, addr: u64, size: u64, value: u64) -&gt; Result&lt;(), RvException&gt; {
        self.bus.store(addr, size, value)
    }
}
</code></pre>
<p>至此，我们已经完成将内存剥离 CPU 的重构工作。您现在可以对<code>main.rs</code>进一步修改，以便成功运行上一节的汇编程序。要改的地方包括：</p>
<p class="filename">main.rs</p>
<pre><code class="language-rs">mod param;
mod dram;
mod cpu;
mod bus;
mod exception;
</code></pre>
<p>以及<code>main</code>函数。这是一个小小的练习。</p>
<h3 id="支持新的指令"><a class="header" href="#支持新的指令">支持新的指令</a></h3>
<p>这一节我们将支持以下指令</p>
<p><img src="./images/rv32-inst.png" alt="rv32" /></p>
<p class="comment">图片来自原作者的教程</p>
<p><img src="./images/rv64-inst.png" alt="rv64" /></p>
<p class="comment">图片来自原作者的教程</p>
<p>我们将实现跳转指令<code>JAL, JALR, BEQ, BNE, BLT, BGE, BLTU, BGEU</code>。这些跳转指令会修改<code>PC</code>寄存器的值。因此，我把对<code>PC</code>的更新放到了<code>execute</code>函数当中。</p>
<p>具体而言，我移除了<code>main.rs</code>中主循环的<code>cpu.pc += 4</code>，同时在每个不修改<code>PC</code>的指令后添加一个<code>self.update_pc()</code>。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">impl Cpu {
    // ... 
    #[inline]
    pub fn update_pc(&amp;mut self) -&gt; Result&lt;(), RvException&gt; {
        self.pc += 4;
        return Ok(());
    }
}
</code></pre>
<p>在教程中逐个解释逐个实现是不切实际的。我的建议是参考 Riscv Reader 附录的指令说明来一个个实现。我在代码中提供了许多测试，可以帮助你验证自己的实现。</p>
<p>当然，如果你已经很熟悉这些指令，或者想暂时先跳过，可以直接使用我的代码。</p>
<h3 id="指令测试"><a class="header" href="#指令测试">指令测试</a></h3>
<p>我们需要对指令的解释做单元测试，以便我们排查 BUG。在上一节，我们通过<code>clang</code>，<code>llvm-objcopy</code>来生成二进制代码。现在我们将这个过程自动化以便于我们在代码中添加测试。</p>
<p>我们将自动化以下过程</p>
<pre><code class="language-bash">clang -S simple.c
clang -Wl,-Ttext=0x0 -nostdlib -march=rv64i -mabi=lp64 -mno-relax -o simple simple.s
llvm-objcopy -O binary simple simple.bin
</code></pre>
<p>其中第一行从C代码中生成汇编代码，第二行编译成了一个ELF格式的二进制文件，第三行去掉了ELF格式，只保存了其中的二进制代码。我们分别实现如下：</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">#[cfg(test)]
mod test {
    use std::fs::File;
    use std::io::{Write, Read};
    use std::process::Command;
    use super::*;

    fn generate_rv_assembly(c_src: &amp;str) {
        let RV_GCC = &quot;clang&quot;;
        let output = Command::new(RV_GCC).arg(&quot;-S&quot;)
                            .arg(c_src)
                            .output()
                            .expect(&quot;Failed to generate rv assembly&quot;);
        println!(&quot;{}&quot;, String::from_utf8_lossy(&amp;output.stderr));
    }

    fn generate_rv_obj(assembly: &amp;str) {
        let RV_GCC = &quot;clang&quot;;
        let pieces: Vec&lt;&amp;str&gt; = assembly.split(&quot;.&quot;).collect();
        let output = Command::new(RV_GCC).arg(&quot;-Wl,-Ttext=0x0&quot;)
                            .arg(&quot;-nostdlib&quot;)
                            .arg(&quot;-march=rv64i&quot;)
                            .arg(&quot;-mabi=lp64&quot;)
                            .arg(&quot;-mno-relax&quot;)
                            .arg(&quot;-o&quot;)
                            .arg(&amp;pieces[0])
                            .arg(assembly)
                            .output()
                            .expect(&quot;Failed to generate rv object&quot;);
        println!(&quot;{}&quot;, String::from_utf8_lossy(&amp;output.stderr));
    }

    fn generate_rv_binary(obj: &amp;str) {
        let RV_OBJCOPY = &quot;llvm-objcopy&quot;;
        let output = Command::new(RV_OBJCOPY).arg(&quot;-O&quot;)
                                .arg(&quot;binary&quot;)
                                .arg(obj)
                                .arg(obj.to_owned() + &quot;.bin&quot;)
                                .output()
                                .expect(&quot;Failed to generate rv binary&quot;);
        println!(&quot;{}&quot;, String::from_utf8_lossy(&amp;output.stderr));
    }
}
</code></pre>
<p>有了以上辅助函数之后，我们可以让 CPU 跑起来。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">mod test {
    // ...
    fn rv_helper(code: &amp;str, testname: &amp;str, n_clock: usize) -&gt; Result&lt;Cpu, std::io::Error&gt; {
        let filename = testname.to_owned() + &quot;.s&quot;;
        let mut file = File::create(&amp;filename)?;
        file.write(&amp;code.as_bytes());
        generate_rv_obj(&amp;filename);
        generate_rv_binary(testname);
        let mut file_bin = File::open(testname.to_owned() + &quot;.bin&quot;)?;
        let mut code = Vec::new();
        file_bin.read_to_end(&amp;mut code)?;
        let mut cpu = Cpu::new(code);

        for _i in 0..n_clock {
            let inst = match cpu.fetch() {
                Ok(inst) =&gt; inst,
                Err(err) =&gt; break,
            };
            match cpu.execute(inst) {
                Ok(_) =&gt; (),
                Err(err) =&gt; println!(&quot;{}&quot;, err),
            };
        }

        return Ok(cpu);
    }
}
</code></pre>
<p>以上代码将 Riscv 汇编代码写入文件，并生成相应的二进制代码文件，然后创建一个 CPU 进行执行，最终返回该 CPU 实例。我这里没有用到 C 代码，您可以自行添加。</p>
<p>现在，我们对<code>addi</code>添加一个简单的测试。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">mod test {
    // ...
    #[test]
    fn test_addi() {
        let code = &quot;addi x31, x0, 42&quot;;
        match rv_helper(code, &quot;test_addi&quot;, 1) {
            Ok(cpu) =&gt; assert_eq!(cpu.regs[31], 42),
            Err(e) =&gt; { println!(&quot;error: {}&quot;, e); assert!(false); }
        }
    }
}
</code></pre>
<p>至此，我们的测试框架也完成了！</p>
<h3 id="riscv_test-宏"><a class="header" href="#riscv_test-宏">riscv_test 宏</a></h3>
<p>以下宏用于简化测试过程。关于宏，我以前在<a href="https://zhuanlan.zhihu.com/p/260707957">一篇博文</a>中写过一段简短的解释。故不赘述。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">mod test {
    // ...
    macro_rules! riscv_test {
        ( $code:expr, $name:expr, $clock:expr, $($real:expr =&gt; $expect:expr),* ) =&gt; {
            match rv_helper($code, $name, $clock) {
                Ok(cpu) =&gt; { 
                    $(assert_eq!(cpu.reg($real), $expect);)*
                }
                Err(e) =&gt; { println!(&quot;error: {}&quot;, e); assert!(false); }
            } 
        };
    }
}
</code></pre>
<p>有了这个宏，以上的测试可以简化成这样：</p>
<pre><code class="language-rs">mod test {
    //...
    #[test]
    fn test_addi() {
        let code = &quot;addi x31, x0, 42&quot;;
        riscv_test!(code, &quot;test_addi&quot;, 1, &quot;x31&quot; =&gt; 42);
    }
}
</code></pre>
<h3 id="总结-1"><a class="header" href="#总结-1">总结</a></h3>
<p>我们重构了 CPU 的结构，总线连接了 CPU 和内存。后续我们还会添加更多的设备到总线上。因此，我们添加了多种指令的支持。为了支持跳转指令，我们将更新 PC 的步骤也放到了<code>execute</code>当中。此外，我们实现了一个测试框架，便于及时验证我们的实现。在下一节中，我们将添加对控制状态寄存器（Control Status Register）的读写支持。</p>
<div style="break-before: page; page-break-before: always;"></div><h1 id="控制状态寄存器"><a class="header" href="#控制状态寄存器">控制状态寄存器</a></h1>
<h3 id="risc-v-特权等级"><a class="header" href="#risc-v-特权等级">RISC-V 特权等级</a></h3>
<p>本来特权架构与特权等级是下一节的内容，但这一节稍有涉及，略加说明。</p>
<p>在任意时刻，一个 hart 总是跑在某种特权等级上。这个特权等级编码在一个或者多个控制状态寄存器之中。当前，RISC-V 定义了三种特权等级。</p>
<p><img src="./images/privilege-level.png" alt="privilege-level" /></p>
<p class="comment">图片来自 RISC-V 卷2</p>
<p>通常称为<code>M-mode</code>，<code>S-mode</code>和 <code>U-mode</code>。</p>
<h3 id="控制状态寄存器-1"><a class="header" href="#控制状态寄存器-1">控制状态寄存器</a></h3>
<p>RISC-V 为每一个 hart 定义了一个独立的控制状态寄存器的地址空间，有 4096 个之多。其中已经分配的地址相对较少，具体可参见 RISC-V 标准卷二的说明。</p>
<p>下表基本包含了我们这个小项目需要用到的（也就是 xv6 所需要的）寄存器。</p>
<p><img src="./images/misa-csr.png" alt="misa-csr" /></p>
<p class="comment">图片来自 RISC-V 卷2</p>
<p><img src="./images/sisa-csr.png" alt="sisa-csr" /></p>
<p class="comment">图片来自 RISC-V 卷2</p>
<p>这些寄存器的具体意义可参考 RISC-V 标准中的说明，故不赘述。唯一值得一提的是，<code>sie</code>和<code>sip</code>是<code>mie</code>和<code>mip</code>的子集。实际上并不存在<code>sie</code>和<code>sip</code>这两个寄存器。</p>
<p>标准中说：通过在<code>mideleg</code>中设置特定的位，将一个中断从 M-mode 代理给 S-mode，则这个中断在<code>sip</code>中可见且可被 <code>sie</code>屏蔽。反之，该位在<code>sip</code>和<code>sie</code>中皆为 0。此外，读写<code>sip</code>和<code>sie</code>相当于读写<code>mip</code>和<code>mie</code>。它们的关系可表述为</p>
<pre><code class="language-rs">sip == mip &amp; mideleg 
sie == mie &amp; mideleg
</code></pre>
<h3 id="添加-csrs"><a class="header" href="#添加-csrs">添加 CSRs</a></h3>
<p>根据上表，我们先录入所需要的寄存器地址。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">// Machine-level CSRs.
pub const MHARTID: usize = 0xf14;
pub const MSTATUS: usize = 0x300;
pub const MEDELEG: usize = 0x302;
pub const MIDELEG: usize = 0x303;
pub const MIE: usize = 0x304;
pub const MTVEC: usize = 0x305;
pub const MCOUNTEREN: usize = 0x306;
pub const MSCRATCH: usize = 0x340;
pub const MEPC: usize = 0x341;
pub const MCAUSE: usize = 0x342;
pub const MTVAL: usize = 0x343;
pub const MIP: usize = 0x344;

// Supervisor-level CSRs.
pub const SSTATUS: usize = 0x100;
pub const SIE: usize = 0x104;
pub const STVEC: usize = 0x105;
pub const SSCRATCH: usize = 0x140;
pub const SEPC: usize = 0x141;
pub const SCAUSE: usize = 0x142;
pub const STVAL: usize = 0x143;
pub const SIP: usize = 0x144;
pub const SATP: usize = 0x180;
</code></pre>
<p>CPU 需要开辟一个 4096 的地址空间，同时，为了模拟<code>sie</code>和<code>sip</code>，我们还需要定义两个辅助函数（这是原作者的设计）。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">pub struct Cpu {
    pub regs: [u64; 32],
    pub pc: u64,
    pub bus: Bus,
    pub csrs: [u64; 4096],
}

impl Cpu {
    // new 函数也需要相应修改
    // ...
    pub fn load_csr(&amp;self, addr: usize) -&gt; u64 {
        match addr {
            SIE =&gt; self.csrs[MIE] &amp; self.csrs[MIDELEG],
            SIP =&gt; self.csrs[MIP] &amp; self.csrs[MIDELEG],
            _ =&gt; self.csrs[addr],
        }
    }

    pub fn store_csr(&amp;mut self, addr: usize, value: u64) {
        match addr {
            SIE =&gt; self.csrs[MIE] = (self.csrs[MIE] &amp; !self.csrs[MIDELEG]) | (value &amp; self.csrs[MIDELEG]),
            SIP =&gt; self.csrs[MIP] = (self.csrs[MIP] &amp; !self.csrs[MIDELEG]) | (value &amp; self.csrs[MIDELEG]),
            _ =&gt; self.csrs[addr] = value,
        }
    }
}
</code></pre>
<p>当我们读取<code>sie</code>时，我们读的是<code>mie</code>与<code>mideleg</code>相与的结果，当我们写<code>sie</code>时，我们同样只写<code>mideleg</code>中为<code>1</code>的位，其他的位保持不变。读写<code>sip</code>与此类似。</p>
<h3 id="csr-指令"><a class="header" href="#csr-指令">CSR 指令</a></h3>
<p>我们已经为 CPU 添加了 CSR 地址空间，现在需要支持执行 CSR 指令。CSR 的指令共有 6 个。</p>
<p><img src="./images/csr-inst.png" alt="csr-inst" /></p>
<p class="comment">图片来自 RISC-V Volumn 1: Zicsr</p>
<p>指令的<code>csr</code>字段有 12 位，编码的是寄存器的地址。(2^12 = 4096)。指令的含义如下：</p>
<p><img src="./images/csr-inst1.png" alt="csr-inst1" />
<img src="./images/csr-inst2.png" alt="csr-inst2" />
<img src="./images/csr-inst3.png" alt="csr-inst3" /></p>
<p class="comment">图片来自 RISC-V Reader</p>
<p>可以自行实现，也可以复制项目中的源码。实现以上六个指令之后，可以进行下面的测试。</p>
<p class="filename">cpu.rs</p>
<pre><code class="language-rs">mod test {
    // ...
    #[test]
    fn test_csrs1() {
        let code = &quot;
            addi t0, zero, 1
            addi t1, zero, 2
            addi t2, zero, 3
            csrrw zero, mstatus, t0
            csrrs zero, mtvec, t1
            csrrw zero, mepc, t2
            csrrc t2, mepc, zero
            csrrwi zero, sstatus, 4
            csrrsi zero, stvec, 5
            csrrwi zero, sepc, 6
            csrrci zero, sepc, 0 
        &quot;;
        riscv_test!(code, &quot;test_csrs1&quot;, 20, &quot;mstatus&quot; =&gt; 1, &quot;mtvec&quot; =&gt; 2, &quot;mepc&quot; =&gt; 3,
                                            &quot;sstatus&quot; =&gt; 4, &quot;stvec&quot; =&gt; 5, &quot;sepc&quot; =&gt; 6);
    }
}
</code></pre>
<h3 id="总结-2"><a class="header" href="#总结-2">总结</a></h3>
<p>我们添加了对部分控制状态寄存器的读写支持，通过辅助函数模拟了<code>sip</code>、<code>sie</code>两个寄存器。下一节，我们将添加 RISC-V 的特权等级，并支持相应的指令。</p>

                    </main>

                    <nav class="nav-wrapper" aria-label="Page navigation">
                        <!-- Mobile navigation buttons -->


                        <div style="clear: both"></div>
                    </nav>
                </div>
            </div>

            <nav class="nav-wide-wrapper" aria-label="Page navigation">

            </nav>

        </div>

        <!-- Livereload script (if served using the cli tool) -->
        <script type="text/javascript">
            const wsProtocol = location.protocol === 'https:' ? 'wss:' : 'ws:';
            const wsAddress = wsProtocol + "//" + location.host + "/" + "__livereload";
            const socket = new WebSocket(wsAddress);
            socket.onmessage = function (event) {
                if (event.data === "reload") {
                    socket.close();
                    location.reload();
                }
            };

            window.onbeforeunload = function() {
                socket.close();
            }
        </script>



        <script type="text/javascript">
            window.playground_copyable = true;
        </script>


        <script src="elasticlunr.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="mark.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="searcher.js" type="text/javascript" charset="utf-8"></script>

        <script src="clipboard.min.js" type="text/javascript" charset="utf-8"></script>
        <script src="highlight.js" type="text/javascript" charset="utf-8"></script>
        <script src="book.js" type="text/javascript" charset="utf-8"></script>

        <!-- Custom JS scripts -->

        <script type="text/javascript">
        window.addEventListener('load', function() {
            window.setTimeout(window.print, 100);
        });
        </script>

    </body>
</html>
