# MIPS-Verilog
Projeto realizado por grupo de 4 alunos na cadeira de Arquitetura e Organização de Computadores na UFRPE, consiste em um processador MIPS feito em Verilog com os testes de instrução.

# | MIPS-Verilog |

## Informações:
* Beatriz Pereira da Silva - beatrizbusinessx@gmail.com
* Leonardo da Silva Viana Filho - leonardoviana.nave@gmail.com
* Paloma Raissa Alves dos Santos - palomaraissa10@gmail.com
* Ricardo José Zaidan Serra - ricardozaidan3@gmail.com

## Descrição geral do projeto:
Projeto realizado por grupo de 4 alunos na cadeira de Arquitetura e Organização de Computadores na UFRPE, consiste em um processador MIPS feito em Verilog com os testes de instrução.
O objetivo deste projeto é implementar as instruções tipo R, I e J no processador MIPS.
