# 4 数字集成电路

1. 常量与变量的关系

| | |
|:---:|:---:|
| 自等律 | $A = A$ |


2. 逻辑代数运算规则

反演律

吸收律

### 4.2.1 逻辑函数的表示

### 4.2.2 逻辑函数的化简

1. 并项法


### 4.3.2 TTL门

## 4.4 组合逻辑电路

### 4.4.1 组合逻辑电路的分析与设计

### 4.4.2 加法器

- 不考虑低位来的进位：半加器
- 考虑低位来的进位：全加器

#### 半加器

- 两个输入：$A, B$
- 两个输出：$S, C$
- 逻辑函数：
    - $S$：和
    - $C$：进位

<center>
半加器逻辑状态表

| $A$ | $B$ | $S$ | $C$ |
|:---:|:---:|:---:|:---:|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
</center>

逻辑表达式

$$
\begin{aligned}
S &= A \overline{B} + \overline{A} B = A \oplus B \\
C &= A B
\end{aligned}
$$

#### 全加器

- 三个输入
    - $A_i, B_i$
    - $C_{i-1}$：低位进位
- 两个输出
    - $S_i$：和
    - $C_i$：进位

<center>
全加器逻辑状态表

| $A_i$ | $B_i$ | $C_{i-1}$ | $S_i$ | $C_i$ |
|:---:|:---:|:---:|:---:|:---:|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
</center>

逻辑表达式

$$
\begin{aligned}
S_i &= \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1} \\
C_i &= A_i B_i + A_i C_{i-1} + B_i C_{i-1}
\end{aligned}
$$

- $S_i$ 可用三输入的

#### 四位二进制加法器

串行：速度慢

两个全加器

### 4.4.3 编码器、译码器、数字显示

#### 编码器

$n$ 位二进制有 $2^n$ 种组合。要表示 $N$ 个信息，应满足 $N \leq 2^n$。

二进制表示十进制：BCD码

> 8421 BCD码

8421 BCD码编码表

| 输入 | $Y_3$ | $Y_2$ | $Y_1$ | $Y_0$ |
|:---:|:---:|:---:|:---:|:---:|
| 0 ($I_0$) | 0 | 0 | 0 | 0 |
| 1 ($I_1$) | 0 | 0 | 0 | 1 |
| 2 ($I_2$) | 0 | 0 | 1 | 0 |
| 3 ($I_3$) | 0 | 0 | 1 | 1 |
| 4 ($I_4$) | 0 | 1 | 0 | 0 |
| 5 ($I_5$) | 0 | 1 | 0 | 1 |
| 6 ($I_6$) | 0 | 1 | 1 | 0 |
| 7 ($I_7$) | 0 | 1 | 1 | 1 |
| 8 ($I_8$) | 1 | 0 | 0 | 0 |
| 9 ($I_9$) | 1 | 0 | 0 | 1 |

全部使用与非门：十键

#### 译码器及数字表示

编码的逆过程

!!! abstract "时序逻辑电路"

    输出不仅与当前输入有关，还与过去的输入有关。

    集成触发器：是组成时序逻辑电路的基本部件。

## 4.5 集成触发器

!!! note "双稳态触发器"

    具有记忆功能的逻辑单元电路，能存储一位二进制码。

    - 具有两个稳定状态：`0` 态和 `1` 态
    - 能根据输入信号将触发器置为 `0` 态或 `1` 态
    - 输入信号消失后，仍能保持原来的状态，具有**记忆功能**

### 4.5.1 基本 RS 触发器

### 4.5.2 同步 RS 触发器

### 4.5.3 D 锁存器


电平触发

时钟脉冲不能过宽，否则

## 4.6 时序逻辑电路