https://github.com/chipsalliance/chisel
- 项目简介 ：Chisel（Constructing Hardware in a Scala Embedded Language）是一种高级硬件构造语言，基于Scala，用于生成Verilog代码。它提供了现代编程语言的特性（如面向对象、函数式编程、类型安全），使硬件设计更加灵活、可重用和可维护。

https://github.com/YosysHQ/yosys
- 简介 ：开源的硬件综合工具，支持Verilog和其他硬件描述语言。

https://github.com/SymbiFlow/symbiflow-arch-defs
- 简介 ：开源FPGA工具链生态系统，支持多种FPGA器件。



