TimeQuest Timing Analyzer report for Pratica2
Thu Oct 13 02:48:03 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Tstep_Q.T4'
 12. Slow Model Setup: 'Clock'
 13. Slow Model Setup: 'regn:reg_IR|data[10]'
 14. Slow Model Hold: 'Tstep_Q.T4'
 15. Slow Model Hold: 'regn:reg_IR|data[10]'
 16. Slow Model Hold: 'Clock'
 17. Slow Model Recovery: 'regn:reg_IR|data[10]'
 18. Slow Model Removal: 'regn:reg_IR|data[10]'
 19. Slow Model Minimum Pulse Width: 'Clock'
 20. Slow Model Minimum Pulse Width: 'Tstep_Q.T4'
 21. Slow Model Minimum Pulse Width: 'regn:reg_IR|data[10]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'Tstep_Q.T4'
 32. Fast Model Setup: 'Clock'
 33. Fast Model Setup: 'regn:reg_IR|data[10]'
 34. Fast Model Hold: 'Tstep_Q.T4'
 35. Fast Model Hold: 'regn:reg_IR|data[10]'
 36. Fast Model Hold: 'Clock'
 37. Fast Model Recovery: 'regn:reg_IR|data[10]'
 38. Fast Model Removal: 'regn:reg_IR|data[10]'
 39. Fast Model Minimum Pulse Width: 'Clock'
 40. Fast Model Minimum Pulse Width: 'Tstep_Q.T4'
 41. Fast Model Minimum Pulse Width: 'regn:reg_IR|data[10]'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                ;
; regn:reg_IR|data[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regn:reg_IR|data[10] } ;
; Tstep_Q.T4           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Tstep_Q.T4 }           ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+-----------+-----------------+----------------------+-------------------------+
; Fmax      ; Restricted Fmax ; Clock Name           ; Note                    ;
+-----------+-----------------+----------------------+-------------------------+
; INF MHz   ; 174.83 MHz      ; regn:reg_IR|data[10] ; limit due to hold check ;
; 47.49 MHz ; 47.49 MHz       ; Tstep_Q.T4           ;                         ;
; 89.65 MHz ; 89.65 MHz       ; Clock                ;                         ;
+-----------+-----------------+----------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+----------------------+---------+---------------+
; Clock                ; Slack   ; End Point TNS ;
+----------------------+---------+---------------+
; Tstep_Q.T4           ; -10.342 ; -167.380      ;
; Clock                ; -10.156 ; -1165.296     ;
; regn:reg_IR|data[10] ; -2.556  ; -12.313       ;
+----------------------+---------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -3.344 ; -47.933       ;
; regn:reg_IR|data[10] ; -2.860 ; -12.421       ;
; Clock                ; -2.484 ; -6.310        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|data[10] ; -3.375 ; -17.426       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|data[10] ; 1.414 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T4           ; -1.278 ; -89.460       ;
; regn:reg_IR|data[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                 ;
+---------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.342 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.306      ; 11.199     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.097 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.180      ; 10.941     ;
; -10.028 ; Select[0]                                                                                                   ; ULA:ula|dado[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.221     ; 9.358      ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.974  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.334      ; 10.857     ;
; -9.953  ; Select[1]                                                                                                   ; ULA:ula|dado[14] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.236     ; 9.268      ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.922  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.335      ; 10.802     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.865  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.725     ;
; -9.807  ; Select[1]                                                                                                   ; ULA:ula|dado[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.362     ; 9.109      ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.796  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.203      ; 10.655     ;
; -9.783  ; Select[0]                                                                                                   ; ULA:ula|dado[10] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.347     ; 9.100      ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.771  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.206      ; 10.617     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.754  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.208      ; 10.633     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.729  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.374      ; 10.622     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.709  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.307      ; 10.567     ;
; -9.660  ; Select[0]                                                                                                   ; ULA:ula|dado[11] ; Tstep_Q.T4   ; Tstep_Q.T4  ; 0.500        ; -0.193     ; 9.016      ;
; -9.628  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.510     ;
; -9.628  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.510     ;
; -9.628  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.510     ;
; -9.628  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.510     ;
; -9.628  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 1.344      ; 10.510     ;
+---------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                 ;
+---------+-------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -10.156 ; Select[0]                                                                                                   ; F:moduloF|F ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.594     ; 9.598      ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.155 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.067     ; 11.124     ;
; -10.076 ; Select[1]                                                                                                   ; F:moduloF|F ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.609     ; 9.503      ;
; -9.512  ; Select[2]                                                                                                   ; F:moduloF|F ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.611     ; 8.937      ;
; -9.166  ; regn:reg_2|data[4]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 10.196     ;
; -9.123  ; Select[3]                                                                                                   ; F:moduloF|F ; Tstep_Q.T4   ; Clock       ; 1.000        ; -1.611     ; 8.548      ;
; -8.956  ; regn:reg_2|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.986      ;
; -8.843  ; regn:reg_2|data[3]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.868      ;
; -8.700  ; regn:reg_2|data[9]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.730      ;
; -8.601  ; regn:reg_2|data[5]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.631      ;
; -8.578  ; regn:reg_0|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.603      ;
; -8.557  ; regn:reg_0|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 9.586      ;
; -8.550  ; regn:reg_4|data[6]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 9.594      ;
; -8.517  ; regn:reg_IR|data[8]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.548      ;
; -8.464  ; regn:reg_2|data[6]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.494      ;
; -8.437  ; regn:reg_1|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 9.461      ;
; -8.407  ; regn:reg_2|data[1]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.432      ;
; -8.347  ; regn:reg_0|data[3]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 9.376      ;
; -8.345  ; regn:reg_G|data[9]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.016     ; 9.365      ;
; -8.319  ; regn:reg_4|data[5]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 9.363      ;
; -8.290  ; regn:reg_2|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.315      ;
; -8.229  ; regn:reg_3|data[1]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.259      ;
; -8.187  ; regn:reg_IR|data[13]                                                                                        ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.724     ; 8.499      ;
; -8.162  ; regn:reg_IR|data[1]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.009      ; 9.207      ;
; -8.134  ; regn:reg_2|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 9.159      ;
; -8.127  ; regn:reg_G|data[13]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.015     ; 9.148      ;
; -8.027  ; regn:reg_4|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 9.064      ;
; -8.020  ; regn:reg_IR|data[6]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.005     ; 9.051      ;
; -7.976  ; regn:reg_3|data[9]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 9.006      ;
; -7.960  ; regn:reg_0|data[5]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.989      ;
; -7.927  ; regn:reg_G|data[11]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.000      ; 8.963      ;
; -7.927  ; regn:reg_IR|data[12]                                                                                        ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.724     ; 8.239      ;
; -7.922  ; regn:reg_G|data[10]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.029      ; 8.987      ;
; -7.902  ; regn:reg_3|data[14]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.932      ;
; -7.869  ; regn:reg_G|data[12]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.046      ; 8.951      ;
; -7.858  ; regn:reg_G|data[15]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.887      ;
; -7.839  ; regn:reg_0|data[6]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.868      ;
; -7.800  ; regn:reg_G|data[8]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.000      ; 8.836      ;
; -7.789  ; regn:reg_2|data[11]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 8.814      ;
; -7.773  ; regn:reg_3|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.797      ;
; -7.759  ; regn:reg_0|data[1]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 8.784      ;
; -7.757  ; regn:reg_4|data[3]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.801      ;
; -7.753  ; regn:reg_G|data[14]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.046      ; 8.835      ;
; -7.753  ; PC:reg_7|PC[5]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.790      ;
; -7.750  ; regn:reg_3|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.017      ; 8.803      ;
; -7.741  ; regn:reg_0|data[4]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.770      ;
; -7.721  ; regn:reg_4|data[9]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.765      ;
; -7.702  ; regn:reg_1|data[10]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.726      ;
; -7.671  ; regn:reg_4|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.715      ;
; -7.660  ; PC:reg_7|PC[6]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.697      ;
; -7.655  ; regn:reg_0|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 8.680      ;
; -7.625  ; regn:reg_3|data[3]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.018      ; 8.679      ;
; -7.601  ; regn:reg_1|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.625      ;
; -7.592  ; regn:reg_4|data[12]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.636      ;
; -7.539  ; regn:reg_IR|data[15]                                                                                        ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.724     ; 7.851      ;
; -7.538  ; regn:reg_3|data[8]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.568      ;
; -7.530  ; PC:reg_7|PC[2]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.567      ;
; -7.495  ; regn:reg_1|data[8]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.524      ;
; -7.452  ; regn:reg_G|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.496      ;
; -7.414  ; regn:reg_5|data[5]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.451      ;
; -7.406  ; regn:reg_4|data[11]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.000      ; 8.442      ;
; -7.401  ; regn:reg_4|data[15]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.445      ;
; -7.389  ; regn:reg_IR|data[5]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.005     ; 8.420      ;
; -7.389  ; PC:reg_7|PC[0]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.426      ;
; -7.377  ; regn:reg_5|data[6]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.018      ; 8.431      ;
; -7.376  ; regn:reg_3|data[6]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.400      ;
; -7.365  ; PC:reg_7|PC[8]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.402      ;
; -7.352  ; regn:reg_IR|data[14]                                                                                        ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.724     ; 7.664      ;
; -7.324  ; regn:reg_4|data[13]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.368      ;
; -7.309  ; regn:reg_4|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.346      ;
; -7.294  ; regn:reg_1|data[12]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.007     ; 8.323      ;
; -7.287  ; regn:reg_1|data[3]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.311      ;
; -7.278  ; regn:reg_IR|data[2]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.302      ;
; -7.278  ; regn:reg_3|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.308      ;
; -7.246  ; regn:reg_1|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.270      ;
; -7.237  ; regn:reg_4|data[1]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.274      ;
; -7.227  ; regn:reg_4|data[8]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.271      ;
; -7.218  ; regn:reg_1|data[15]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.248      ;
; -7.216  ; regn:reg_4|data[4]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.253      ;
; -7.189  ; regn:reg_G|data[7]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.008      ; 8.233      ;
; -7.143  ; regn:reg_IR|data[4]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.005     ; 8.174      ;
; -7.135  ; regn:reg_1|data[14]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 8.160      ;
; -7.120  ; regn:reg_5|data[0]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.018      ; 8.174      ;
; -7.120  ; PC:reg_7|PC[7]                                                                                              ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.001      ; 8.157      ;
; -7.115  ; regn:reg_1|data[4]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.139      ;
; -7.098  ; regn:reg_1|data[1]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.011     ; 8.123      ;
; -7.095  ; regn:reg_2|data[8]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.125      ;
; -7.089  ; regn:reg_2|data[13]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.119      ;
; -7.087  ; regn:reg_3|data[5]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.012     ; 8.111      ;
; -7.059  ; regn:reg_IR|data[0]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.005     ; 8.090      ;
; -7.056  ; regn:reg_G|data[2]                                                                                          ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; 0.017      ; 8.109      ;
; -7.053  ; regn:reg_3|data[10]                                                                                         ; F:moduloF|F ; Clock        ; Clock       ; 1.000        ; -0.006     ; 8.083      ;
+---------+-------------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regn:reg_IR|data[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -2.556 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.378      ; 1.965      ;
; -2.506 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.378      ; 1.915      ;
; -1.909 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.534      ; 2.157      ;
; -1.806 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.403      ; 2.283      ;
; -1.795 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.555      ; 2.278      ;
; -1.684 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.534      ; 1.932      ;
; -1.661 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.403      ; 2.138      ;
; -1.602 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.393      ; 2.029      ;
; -1.489 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.555      ; 1.972      ;
; -1.405 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.392      ; 1.833      ;
; -1.243 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.392      ; 1.671      ;
; -1.240 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.512      ; 1.455      ;
; 1.196  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.922      ; 2.190      ;
; 1.234  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.791      ; 2.381      ;
; 1.376  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.781      ; 2.189      ;
; 1.466  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.780      ; 2.100      ;
; 1.575  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.943      ; 2.046      ;
; 1.696  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.922      ; 2.190      ;
; 1.734  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.791      ; 2.381      ;
; 1.876  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.781      ; 2.189      ;
; 1.966  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.780      ; 2.100      ;
; 2.063  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 3.900      ; 1.290      ;
; 2.075  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.943      ; 2.046      ;
; 2.563  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 3.900      ; 1.290      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Tstep_Q.T4'                                                                                                  ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+
; -3.344 ; Tstep_Q.T4           ; ULA:ula|dado[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.893      ; 2.799      ;
; -3.185 ; Tstep_Q.T4           ; ULA:ula|dado[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.863      ; 2.928      ;
; -2.844 ; Tstep_Q.T4           ; ULA:ula|dado[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.893      ; 2.799      ;
; -2.835 ; Tstep_Q.T4           ; ULA:ula|dado[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.750      ; 3.165      ;
; -2.804 ; Tstep_Q.T4           ; ULA:ula|dado[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.854      ; 3.300      ;
; -2.740 ; Tstep_Q.T4           ; ULA:ula|dado[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.826      ; 3.336      ;
; -2.685 ; Tstep_Q.T4           ; ULA:ula|dado[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.863      ; 2.928      ;
; -2.679 ; Tstep_Q.T4           ; ULA:ula|dado[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.825      ; 3.396      ;
; -2.519 ; Tstep_Q.T4           ; ULA:ula|dado[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.848      ; 3.579      ;
; -2.505 ; Tstep_Q.T4           ; ULA:ula|dado[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.727      ; 3.472      ;
; -2.458 ; Tstep_Q.T4           ; ULA:ula|dado[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.853      ; 3.645      ;
; -2.427 ; Tstep_Q.T4           ; ULA:ula|dado[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.699      ; 3.522      ;
; -2.355 ; Tstep_Q.T4           ; Select[0]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.268      ; 2.163      ;
; -2.335 ; Tstep_Q.T4           ; ULA:ula|dado[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.750      ; 3.165      ;
; -2.333 ; Tstep_Q.T4           ; ULA:ula|dado[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.722      ; 3.639      ;
; -2.304 ; Tstep_Q.T4           ; ULA:ula|dado[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.854      ; 3.300      ;
; -2.291 ; Tstep_Q.T4           ; ULA:ula|dado[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.893      ; 3.852      ;
; -2.240 ; Tstep_Q.T4           ; ULA:ula|dado[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.826      ; 3.336      ;
; -2.195 ; Tstep_Q.T4           ; ULA:ula|dado[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.725      ; 3.780      ;
; -2.185 ; Tstep_Q.T4           ; ULA:ula|dado[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.849      ; 3.914      ;
; -2.179 ; Tstep_Q.T4           ; ULA:ula|dado[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.825      ; 3.396      ;
; -2.179 ; Tstep_Q.T4           ; ULA:ula|dado[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.743      ; 3.814      ;
; -2.093 ; Tstep_Q.T4           ; Select[3]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.285      ; 2.442      ;
; -2.019 ; Tstep_Q.T4           ; ULA:ula|dado[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.848      ; 3.579      ;
; -2.005 ; Tstep_Q.T4           ; ULA:ula|dado[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.727      ; 3.472      ;
; -1.958 ; Tstep_Q.T4           ; ULA:ula|dado[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.853      ; 3.645      ;
; -1.927 ; Tstep_Q.T4           ; ULA:ula|dado[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.699      ; 3.522      ;
; -1.918 ; regn:reg_IR|data[10] ; Select[1]        ; regn:reg_IR|data[10] ; Tstep_Q.T4  ; 0.000        ; 4.283      ; 2.615      ;
; -1.855 ; Tstep_Q.T4           ; Select[0]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.268      ; 2.163      ;
; -1.833 ; Tstep_Q.T4           ; ULA:ula|dado[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.722      ; 3.639      ;
; -1.791 ; Tstep_Q.T4           ; ULA:ula|dado[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.893      ; 3.852      ;
; -1.695 ; Tstep_Q.T4           ; ULA:ula|dado[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.725      ; 3.780      ;
; -1.685 ; Tstep_Q.T4           ; ULA:ula|dado[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.849      ; 3.914      ;
; -1.679 ; Tstep_Q.T4           ; ULA:ula|dado[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.743      ; 3.814      ;
; -1.593 ; Tstep_Q.T4           ; Select[3]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.285      ; 2.442      ;
; -1.577 ; Tstep_Q.T4           ; ULA:ula|dado[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 5.863      ; 4.536      ;
; -1.471 ; Tstep_Q.T4           ; Select[1]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.283      ; 3.062      ;
; -1.418 ; regn:reg_IR|data[10] ; Select[1]        ; regn:reg_IR|data[10] ; Tstep_Q.T4  ; -0.500       ; 4.283      ; 2.615      ;
; -1.311 ; Tstep_Q.T4           ; Select[2]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 4.285      ; 3.224      ;
; -1.077 ; Tstep_Q.T4           ; ULA:ula|dado[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 5.863      ; 4.536      ;
; -0.971 ; Tstep_Q.T4           ; Select[1]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.283      ; 3.062      ;
; -0.811 ; Tstep_Q.T4           ; Select[2]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 4.285      ; 3.224      ;
; -0.096 ; regn:reg_A|data[1]   ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.203      ; 2.607      ;
; 0.070  ; regn:reg_A|data[15]  ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.174      ; 2.744      ;
; 0.078  ; regn:reg_A|data[0]   ; ULA:ula|dado[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.084      ; 2.662      ;
; 0.172  ; regn:reg_A|data[15]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.036      ; 2.708      ;
; 0.291  ; regn:reg_A|data[15]  ; ULA:ula|dado[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.204      ; 2.995      ;
; 0.366  ; regn:reg_A|data[0]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.182      ; 3.048      ;
; 0.390  ; regn:reg_A|data[1]   ; ULA:ula|dado[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.053      ; 2.943      ;
; 0.459  ; regn:reg_A|data[13]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.059      ; 3.018      ;
; 0.489  ; regn:reg_A|data[12]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.170      ; 3.159      ;
; 0.549  ; regn:reg_A|data[15]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.137      ; 3.186      ;
; 0.554  ; regn:reg_A|data[15]  ; ULA:ula|dado[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.136      ; 3.190      ;
; 0.588  ; regn:reg_A|data[14]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.170      ; 3.258      ;
; 0.589  ; regn:reg_A|data[12]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.192      ; 3.281      ;
; 0.594  ; regn:reg_A|data[11]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.059      ; 3.153      ;
; 0.606  ; regn:reg_A|data[13]  ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.227      ; 3.333      ;
; 0.633  ; regn:reg_A|data[1]   ; ULA:ula|dado[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.173      ; 3.306      ;
; 0.657  ; regn:reg_IR|data[0]  ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.589      ; 2.246      ;
; 0.688  ; regn:reg_A|data[14]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.192      ; 3.380      ;
; 0.734  ; regn:reg_A|data[15]  ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.165      ; 3.399      ;
; 0.772  ; regn:reg_A|data[9]   ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.066      ; 3.338      ;
; 0.819  ; Tstep_Q.T0           ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.596      ; 2.415      ;
; 0.830  ; Tstep_Q.T0           ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.594      ; 2.424      ;
; 0.830  ; regn:reg_A|data[1]   ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.173      ; 3.503      ;
; 0.840  ; Tstep_Q.T0           ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.579      ; 2.419      ;
; 0.850  ; regn:reg_A|data[6]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.192      ; 3.542      ;
; 0.854  ; regn:reg_A|data[9]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.192      ; 3.546      ;
; 0.857  ; regn:reg_A|data[0]   ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.227      ; 3.584      ;
; 0.859  ; regn:reg_A|data[15]  ; ULA:ula|dado[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.038      ; 3.397      ;
; 0.877  ; regn:reg_A|data[7]   ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.039      ; 3.416      ;
; 0.905  ; regn:reg_A|data[6]   ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.066      ; 3.471      ;
; 0.908  ; regn:reg_A|data[15]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.159      ; 3.567      ;
; 0.910  ; regn:reg_A|data[3]   ; ULA:ula|dado[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.013      ; 3.423      ;
; 0.933  ; Tstep_Q.T3           ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.620      ; 2.553      ;
; 0.961  ; regn:reg_A|data[4]   ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.180      ; 3.641      ;
; 0.963  ; regn:reg_A|data[0]   ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.188      ; 3.651      ;
; 0.964  ; regn:reg_A|data[5]   ; ULA:ula|dado[10] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.013      ; 3.477      ;
; 0.982  ; regn:reg_A|data[10]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.192      ; 3.674      ;
; 0.992  ; Tstep_Q.T3           ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.620      ; 2.612      ;
; 1.011  ; regn:reg_A|data[4]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.174      ; 3.685      ;
; 1.061  ; regn:reg_A|data[14]  ; ULA:ula|dado[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.169      ; 3.730      ;
; 1.062  ; regn:reg_A|data[12]  ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.066      ; 3.628      ;
; 1.063  ; regn:reg_A|data[4]   ; ULA:ula|dado[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.219      ; 3.782      ;
; 1.066  ; regn:reg_A|data[13]  ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.197      ; 3.763      ;
; 1.070  ; regn:reg_A|data[0]   ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.160      ; 3.730      ;
; 1.083  ; regn:reg_A|data[11]  ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.227      ; 3.810      ;
; 1.107  ; regn:reg_A|data[8]   ; ULA:ula|dado[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.139      ; 3.746      ;
; 1.108  ; regn:reg_A|data[11]  ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.197      ; 3.805      ;
; 1.112  ; regn:reg_A|data[6]   ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.198      ; 3.810      ;
; 1.114  ; regn:reg_A|data[9]   ; ULA:ula|dado[2]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.193      ; 3.807      ;
; 1.122  ; regn:reg_IR|data[6]  ; ULA:ula|dado[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.048      ; 3.670      ;
; 1.127  ; Tstep_Q.T3           ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 1.618      ; 2.745      ;
; 1.142  ; regn:reg_6|data[1]   ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.208      ; 3.850      ;
; 1.142  ; regn:reg_A|data[12]  ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.198      ; 3.840      ;
; 1.158  ; regn:reg_6|data[3]   ; ULA:ula|dado[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.197      ; 3.855      ;
; 1.166  ; regn:reg_A|data[11]  ; ULA:ula|dado[11] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.187      ; 3.853      ;
; 1.178  ; regn:reg_A|data[2]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.162      ; 3.840      ;
; 1.179  ; regn:reg_A|data[7]   ; ULA:ula|dado[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.057      ; 3.736      ;
; 1.183  ; regn:reg_A|data[10]  ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 3.066      ; 3.749      ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regn:reg_IR|data[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -2.860 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.900      ; 1.290      ;
; -2.360 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.900      ; 1.290      ;
; -2.147 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.943      ; 2.046      ;
; -1.982 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.922      ; 2.190      ;
; -1.930 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.780      ; 2.100      ;
; -1.842 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.781      ; 2.189      ;
; -1.660 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 3.791      ; 2.381      ;
; -1.647 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.943      ; 2.046      ;
; -1.482 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.922      ; 2.190      ;
; -1.430 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.780      ; 2.100      ;
; -1.342 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.781      ; 2.189      ;
; -1.160 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 3.791      ; 2.381      ;
; 0.943  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.512      ; 1.455      ;
; 1.279  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.392      ; 1.671      ;
; 1.398  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.534      ; 1.932      ;
; 1.417  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.555      ; 1.972      ;
; 1.441  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.392      ; 1.833      ;
; 1.537  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.378      ; 1.915      ;
; 1.587  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.378      ; 1.965      ;
; 1.623  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.534      ; 2.157      ;
; 1.636  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.393      ; 2.029      ;
; 1.723  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.555      ; 2.278      ;
; 1.735  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.403      ; 2.138      ;
; 1.880  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.403      ; 2.283      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                   ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -2.484 ; Tstep_Q.T4            ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 3.074      ; 1.106      ;
; -1.984 ; Tstep_Q.T4            ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 3.074      ; 1.106      ;
; -1.711 ; Tstep_Q.T4            ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.689      ; 1.494      ;
; -1.211 ; Tstep_Q.T4            ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.689      ; 1.494      ;
; -1.001 ; regn:reg_IR|data[10]  ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 3.074      ; 2.589      ;
; -0.617 ; regn:reg_IR|data[10]  ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 2.689      ; 2.588      ;
; -0.591 ; Tstep_Q.T4            ; regn:reg_G|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.666      ; 2.591      ;
; -0.591 ; Tstep_Q.T4            ; regn:reg_G|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.666      ; 2.591      ;
; -0.501 ; regn:reg_IR|data[10]  ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 3.074      ; 2.589      ;
; -0.493 ; regn:reg_IR|data[10]  ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 2.689      ; 2.712      ;
; -0.117 ; regn:reg_IR|data[10]  ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 2.689      ; 2.588      ;
; -0.091 ; Tstep_Q.T4            ; regn:reg_G|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.666      ; 2.591      ;
; -0.091 ; Tstep_Q.T4            ; regn:reg_G|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.666      ; 2.591      ;
; -0.075 ; Tstep_Q.T4            ; regn:dados|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.669      ; 3.110      ;
; -0.075 ; Tstep_Q.T4            ; regn:dados|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.669      ; 3.110      ;
; -0.075 ; Tstep_Q.T4            ; regn:dados|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.669      ; 3.110      ;
; -0.047 ; Tstep_Q.T4            ; regn:reg_G|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.681      ; 3.150      ;
; -0.042 ; Tstep_Q.T4            ; regn:reg_G|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.689      ; 3.163      ;
; -0.001 ; Tstep_Q.T4            ; regn:reg_G|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.205      ;
; -0.001 ; Tstep_Q.T4            ; regn:reg_G|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.205      ;
; 0.007  ; regn:reg_IR|data[10]  ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 2.689      ; 2.712      ;
; 0.230  ; Tstep_Q.T4            ; F:moduloF|F                                                                                                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.674      ; 3.420      ;
; 0.289  ; Tstep_Q.T1            ; Tstep_Q.T2                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.385      ; 0.940      ;
; 0.375  ; Tstep_Q.T4            ; regn:reg_G|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.690      ; 3.581      ;
; 0.386  ; Tstep_Q.T4            ; regn:dados|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.587      ;
; 0.386  ; Tstep_Q.T4            ; regn:dados|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.587      ;
; 0.386  ; Tstep_Q.T4            ; regn:dados|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.587      ;
; 0.386  ; Tstep_Q.T4            ; regn:dados|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.587      ;
; 0.386  ; Tstep_Q.T4            ; regn:dados|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.685      ; 3.587      ;
; 0.391  ; F:moduloF|F           ; F:moduloF|F                                                                                                 ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Tstep_Q.T0            ; Tstep_Q.T0                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Tstep_Q.T5            ; Tstep_Q.T5                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.411  ; Tstep_Q.T4            ; regn:dados|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.607      ;
; 0.425  ; Tstep_Q.T4            ; regn:dados|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.669      ; 3.110      ;
; 0.425  ; Tstep_Q.T4            ; regn:dados|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.669      ; 3.110      ;
; 0.425  ; Tstep_Q.T4            ; regn:dados|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.669      ; 3.110      ;
; 0.427  ; Tstep_Q.T4            ; regn:dados|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.680      ; 3.623      ;
; 0.432  ; Tstep_Q.T4            ; moduloW:habilitador|w                                                                                       ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.665      ; 3.613      ;
; 0.453  ; Tstep_Q.T4            ; regn:reg_G|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.681      ; 3.150      ;
; 0.458  ; Tstep_Q.T4            ; regn:reg_G|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.689      ; 3.163      ;
; 0.472  ; Tstep_Q.T4            ; Tstep_Q.T4                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.689      ; 3.677      ;
; 0.499  ; Tstep_Q.T4            ; regn:reg_G|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.205      ;
; 0.499  ; Tstep_Q.T4            ; regn:reg_G|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.205      ;
; 0.520  ; Tstep_Q.T4            ; regn:reg_G|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.645      ; 3.681      ;
; 0.531  ; PC:reg_7|PC[15]       ; PC:reg_7|PC[15]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.644  ; Tstep_Q.T4            ; regn:reg_G|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.666      ; 3.826      ;
; 0.667  ; Tstep_Q.T4            ; regn:reg_G|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.657      ; 3.840      ;
; 0.667  ; Tstep_Q.T4            ; regn:reg_G|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.657      ; 3.840      ;
; 0.711  ; Tstep_Q.T4            ; regn:reg_G|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.628      ; 3.855      ;
; 0.711  ; Tstep_Q.T4            ; regn:reg_G|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.628      ; 3.855      ;
; 0.730  ; Tstep_Q.T4            ; F:moduloF|F                                                                                                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.674      ; 3.420      ;
; 0.732  ; Tstep_Q.T4            ; regn:reg_G|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.674      ; 3.922      ;
; 0.732  ; Tstep_Q.T4            ; regn:reg_G|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.674      ; 3.922      ;
; 0.795  ; PC:reg_7|PC[0]        ; PC:reg_7|PC[0]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.805  ; PC:reg_7|PC[1]        ; PC:reg_7|PC[1]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; PC:reg_7|PC[2]        ; PC:reg_7|PC[2]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PC:reg_7|PC[4]        ; PC:reg_7|PC[4]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PC:reg_7|PC[9]        ; PC:reg_7|PC[9]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PC:reg_7|PC[11]       ; PC:reg_7|PC[11]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PC:reg_7|PC[7]        ; PC:reg_7|PC[7]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; PC:reg_7|PC[14]       ; PC:reg_7|PC[14]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.813  ; Tstep_Q.T0            ; Tstep_Q.T1                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; PC:reg_7|PC[13]       ; PC:reg_7|PC[13]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.838  ; PC:reg_7|PC[3]        ; PC:reg_7|PC[3]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PC:reg_7|PC[10]       ; PC:reg_7|PC[10]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PC:reg_7|PC[12]       ; PC:reg_7|PC[12]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; PC:reg_7|PC[8]        ; PC:reg_7|PC[8]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; PC:reg_7|PC[5]        ; PC:reg_7|PC[5]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; PC:reg_7|PC[6]        ; PC:reg_7|PC[6]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.875  ; Tstep_Q.T4            ; regn:reg_G|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.690      ; 3.581      ;
; 0.886  ; Tstep_Q.T4            ; regn:dados|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.587      ;
; 0.886  ; Tstep_Q.T4            ; regn:dados|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.587      ;
; 0.886  ; Tstep_Q.T4            ; regn:dados|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.587      ;
; 0.886  ; Tstep_Q.T4            ; regn:dados|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.587      ;
; 0.886  ; Tstep_Q.T4            ; regn:dados|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.685      ; 3.587      ;
; 0.893  ; regn:dados|data[11]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11 ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.182      ;
; 0.902  ; regn:dados|data[1]    ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.191      ;
; 0.902  ; Tstep_Q.T4            ; regn:reg_G|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 2.657      ; 4.075      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.911  ; Tstep_Q.T4            ; regn:dados|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.607      ;
; 0.914  ; regn:dados|data[0]    ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.203      ;
; 0.916  ; regn:endereco|data[5] ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 1.211      ;
; 0.917  ; regn:dados|data[10]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10 ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.206      ;
; 0.926  ; regn:dados|data[6]    ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6  ; Clock                ; Clock       ; 0.000        ; 0.071      ; 1.231      ;
; 0.927  ; Tstep_Q.T4            ; regn:dados|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.680      ; 3.623      ;
; 0.932  ; Tstep_Q.T4            ; moduloW:habilitador|w                                                                                       ; Tstep_Q.T4           ; Clock       ; -0.500       ; 2.665      ; 3.613      ;
; 0.934  ; regn:dados|data[4]    ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock                ; Clock       ; 0.000        ; 0.071      ; 1.239      ;
; 0.935  ; regn:dados|data[2]    ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                ; Clock       ; 0.000        ; 0.055      ; 1.224      ;
; 0.935  ; regn:endereco|data[6] ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; Clock                ; Clock       ; 0.000        ; 0.061      ; 1.230      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regn:reg_IR|data[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -3.375 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.692      ; 3.098      ;
; -3.330 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.368      ; 2.729      ;
; -3.275 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.368      ; 2.674      ;
; -3.075 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.101      ; 3.207      ;
; -3.010 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.848      ; 3.572      ;
; -2.965 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.524      ; 3.203      ;
; -2.943 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.368      ; 2.342      ;
; -2.910 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.524      ; 3.148      ;
; -2.843 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.368      ; 2.242      ;
; -2.710 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.257      ; 3.681      ;
; -2.578 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.524      ; 2.816      ;
; -2.478 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.524      ; 2.716      ;
; -2.306 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.717      ; 3.097      ;
; -2.282 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.826      ; 2.811      ;
; -2.275 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.869      ; 3.072      ;
; -2.261 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.393      ; 2.728      ;
; -2.237 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.502      ; 2.442      ;
; -2.230 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.545      ; 2.703      ;
; -2.206 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.393      ; 2.673      ;
; -2.182 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.502      ; 2.387      ;
; -2.175 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.545      ; 2.648      ;
; -2.089 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.706      ; 2.831      ;
; -2.089 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.707      ; 2.830      ;
; -2.044 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.382      ; 2.462      ;
; -2.044 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.383      ; 2.461      ;
; -2.006 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.126      ; 3.206      ;
; -1.989 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.382      ; 2.407      ;
; -1.989 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.383      ; 2.406      ;
; -1.982 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.235      ; 2.920      ;
; -1.975 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.278      ; 3.181      ;
; -1.874 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.393      ; 2.341      ;
; -1.850 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.502      ; 2.055      ;
; -1.843 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.545      ; 2.316      ;
; -1.789 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.115      ; 2.940      ;
; -1.789 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 1.116      ; 2.939      ;
; -1.774 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.393      ; 2.241      ;
; -1.750 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.502      ; 1.955      ;
; -1.743 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.545      ; 2.216      ;
; -1.657 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.382      ; 2.075      ;
; -1.657 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.383      ; 2.074      ;
; -1.557 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.382      ; 1.975      ;
; -1.557 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.383      ; 1.974      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regn:reg_IR|data[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 1.414 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.502      ; 1.916      ;
; 1.453 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.502      ; 1.955      ;
; 1.552 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.383      ; 1.935      ;
; 1.554 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.382      ; 1.936      ;
; 1.591 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.383      ; 1.974      ;
; 1.593 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.382      ; 1.975      ;
; 1.632 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.545      ; 2.177      ;
; 1.671 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.545      ; 2.216      ;
; 1.685 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.235      ; 2.920      ;
; 1.693 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.502      ; 2.195      ;
; 1.723 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.502      ; 2.225      ;
; 1.809 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.393      ; 2.202      ;
; 1.823 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.116      ; 2.939      ;
; 1.825 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.115      ; 2.940      ;
; 1.831 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.383      ; 2.214      ;
; 1.833 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.382      ; 2.215      ;
; 1.835 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.368      ; 2.203      ;
; 1.848 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.393      ; 2.241      ;
; 1.861 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.383      ; 2.244      ;
; 1.863 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.382      ; 2.245      ;
; 1.874 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.368      ; 2.242      ;
; 1.903 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.278      ; 3.181      ;
; 1.911 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.545      ; 2.456      ;
; 1.941 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.545      ; 2.486      ;
; 1.985 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.826      ; 2.811      ;
; 2.080 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.126      ; 3.206      ;
; 2.088 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.393      ; 2.481      ;
; 2.106 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.101      ; 3.207      ;
; 2.114 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.368      ; 2.482      ;
; 2.118 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.393      ; 2.511      ;
; 2.123 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.707      ; 2.830      ;
; 2.125 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.706      ; 2.831      ;
; 2.144 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.368      ; 2.512      ;
; 2.153 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.524      ; 2.677      ;
; 2.192 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.524      ; 2.716      ;
; 2.203 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.869      ; 3.072      ;
; 2.380 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.717      ; 3.097      ;
; 2.406 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.692      ; 3.098      ;
; 2.424 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 1.257      ; 3.681      ;
; 2.432 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.524      ; 2.956      ;
; 2.462 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.524      ; 2.986      ;
; 2.724 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.848      ; 3.572      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg12   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg12   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg13   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg13   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg14   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg14   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg15   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg15   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a14~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a14~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a15~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a15~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a8~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a8~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a9~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a9~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:moduloF|F                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:moduloF|F                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC:reg_7|PC[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC:reg_7|PC[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[11]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[0]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[0]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[10]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[10]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[11]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[11]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[12]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[12]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[13]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[13]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[14]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[14]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[15]                ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[15]                ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[1]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[1]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[2]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[2]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[3]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[3]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[4]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[4]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[5]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[5]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[6]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[6]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[7]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[7]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[8]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[8]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[9]                 ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[9]                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[0]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[0]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[10]|datad              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[10]|datad              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[11]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[11]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[12]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[12]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[13]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[13]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[14]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[14]|datac              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]|datad              ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]|datad              ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|inclk[0] ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|inclk[0] ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|outclk   ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|outclk   ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19|combout         ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19|combout         ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[1]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[1]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[2]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[2]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[3]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[3]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[4]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[4]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[5]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[5]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[6]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[6]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[7]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[7]|datad               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[8]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[8]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[9]|datac               ;
; -1.278 ; -1.278       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU[0]~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU[0]~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~2|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~2|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU[1]~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU[1]~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[1]~0|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[1]~0|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout             ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regn:reg_IR|data[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; reg_IR|data[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; reg_IR|data[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.127 ; 0.127 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.278 ; 0.278 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+----------------------+--------+--------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+--------+--------+------------+----------------------+
; Done        ; Clock                ; 11.971 ; 11.971 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 8.179  ; 8.179  ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 7.707  ; 7.707  ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 7.277  ; 7.277  ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 8.179  ; 8.179  ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 7.476  ; 7.476  ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 7.717  ; 7.717  ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 7.926  ; 7.926  ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 7.314  ; 7.314  ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 7.525  ; 7.525  ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 7.711  ; 7.711  ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 7.532  ; 7.532  ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 7.276  ; 7.276  ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 8.003  ; 8.003  ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 7.276  ; 7.276  ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 7.514  ; 7.514  ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 7.730  ; 7.730  ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 7.785  ; 7.785  ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 7.549  ; 7.549  ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 7.778  ; 7.778  ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 8.076  ; 8.076  ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 7.809  ; 7.809  ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 7.801  ; 7.801  ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 7.730  ; 7.730  ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 7.505  ; 7.505  ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 7.565  ; 7.565  ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 7.092  ; 7.092  ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 7.950  ; 7.950  ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 7.618  ; 7.618  ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 7.789  ; 7.789  ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 7.805  ; 7.805  ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 7.975  ; 7.975  ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 6.768  ; 6.768  ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 8.605  ; 8.605  ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 7.985  ; 7.985  ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 7.974  ; 7.974  ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 7.781  ; 7.781  ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 8.284  ; 8.284  ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 7.483  ; 7.483  ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 8.117  ; 8.117  ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 7.980  ; 7.980  ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 7.923  ; 7.923  ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 7.499  ; 7.499  ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 7.560  ; 7.560  ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 8.605  ; 8.605  ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 7.781  ; 7.781  ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 7.837  ; 7.837  ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 7.734  ; 7.734  ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 8.577  ; 8.577  ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 8.466  ; 8.466  ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 7.789  ; 7.789  ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 8.189  ; 8.189  ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 8.000  ; 8.000  ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 7.867  ; 7.867  ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 8.083  ; 8.083  ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 7.628  ; 7.628  ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 7.355  ; 7.355  ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 7.853  ; 7.853  ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 7.908  ; 7.908  ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 7.750  ; 7.750  ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 6.943  ; 6.943  ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 7.019  ; 7.019  ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 8.466  ; 8.466  ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 7.266  ; 7.266  ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 7.403  ; 7.403  ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 7.490  ; 7.490  ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 8.406  ; 8.406  ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 7.987  ; 7.987  ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 8.308  ; 8.308  ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 7.926  ; 7.926  ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 6.939  ; 6.939  ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 7.786  ; 7.786  ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 7.757  ; 7.757  ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 7.867  ; 7.867  ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 8.406  ; 8.406  ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 8.020  ; 8.020  ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 7.996  ; 7.996  ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 7.788  ; 7.788  ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 7.104  ; 7.104  ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 8.027  ; 8.027  ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 7.307  ; 7.307  ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 6.924  ; 6.924  ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 7.217  ; 7.217  ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 8.367  ; 8.367  ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 7.100  ; 7.100  ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 7.438  ; 7.438  ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 7.946  ; 7.946  ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 7.696  ; 7.696  ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 7.770  ; 7.770  ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 7.659  ; 7.659  ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 7.246  ; 7.246  ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 6.995  ; 6.995  ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 7.482  ; 7.482  ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 8.367  ; 8.367  ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 7.062  ; 7.062  ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 8.005  ; 8.005  ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 7.710  ; 7.710  ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 7.666  ; 7.666  ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 7.062  ; 7.062  ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 7.563  ; 7.563  ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 8.199  ;        ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;        ; 8.199  ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 7.110  ; 7.110  ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 7.110  ; 7.110  ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Done        ; Clock                ; 9.095 ; 9.095 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 7.276 ; 7.276 ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 7.707 ; 7.707 ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 7.277 ; 7.277 ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 8.179 ; 8.179 ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 7.476 ; 7.476 ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 7.717 ; 7.717 ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 7.926 ; 7.926 ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 7.314 ; 7.314 ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 7.525 ; 7.525 ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 7.711 ; 7.711 ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 7.532 ; 7.532 ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 7.276 ; 7.276 ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 8.003 ; 8.003 ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 7.276 ; 7.276 ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 7.514 ; 7.514 ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 7.730 ; 7.730 ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 7.785 ; 7.785 ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 6.768 ; 6.768 ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 7.549 ; 7.549 ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 7.778 ; 7.778 ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 8.076 ; 8.076 ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 7.809 ; 7.809 ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 7.801 ; 7.801 ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 7.730 ; 7.730 ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 7.505 ; 7.505 ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 7.565 ; 7.565 ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 7.092 ; 7.092 ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 7.950 ; 7.950 ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 7.618 ; 7.618 ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 8.333 ; 8.333 ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 7.789 ; 7.789 ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 7.805 ; 7.805 ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 7.975 ; 7.975 ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 6.768 ; 6.768 ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 7.483 ; 7.483 ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 7.985 ; 7.985 ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 7.974 ; 7.974 ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 8.333 ; 8.333 ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 7.781 ; 7.781 ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 8.284 ; 8.284 ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 7.483 ; 7.483 ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 8.117 ; 8.117 ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 7.980 ; 7.980 ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 7.923 ; 7.923 ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 7.499 ; 7.499 ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 7.560 ; 7.560 ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 8.605 ; 8.605 ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 7.781 ; 7.781 ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 7.837 ; 7.837 ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 7.734 ; 7.734 ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 8.577 ; 8.577 ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 6.943 ; 6.943 ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 7.789 ; 7.789 ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 8.189 ; 8.189 ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 8.000 ; 8.000 ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 7.867 ; 7.867 ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 8.083 ; 8.083 ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 7.628 ; 7.628 ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 7.355 ; 7.355 ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 7.853 ; 7.853 ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 7.908 ; 7.908 ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 7.750 ; 7.750 ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 6.943 ; 6.943 ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 7.019 ; 7.019 ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 8.466 ; 8.466 ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 7.266 ; 7.266 ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 7.403 ; 7.403 ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 7.490 ; 7.490 ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 6.924 ; 6.924 ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 7.987 ; 7.987 ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 8.308 ; 8.308 ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 7.926 ; 7.926 ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 6.939 ; 6.939 ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 7.786 ; 7.786 ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 7.757 ; 7.757 ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 7.867 ; 7.867 ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 8.406 ; 8.406 ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 8.020 ; 8.020 ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 7.996 ; 7.996 ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 7.788 ; 7.788 ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 7.104 ; 7.104 ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 8.027 ; 8.027 ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 7.307 ; 7.307 ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 6.924 ; 6.924 ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 7.217 ; 7.217 ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 6.995 ; 6.995 ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 7.100 ; 7.100 ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 7.438 ; 7.438 ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 7.946 ; 7.946 ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 7.696 ; 7.696 ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 7.770 ; 7.770 ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 7.659 ; 7.659 ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 7.246 ; 7.246 ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 6.995 ; 6.995 ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 7.482 ; 7.482 ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 8.367 ; 8.367 ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 7.062 ; 7.062 ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 8.005 ; 8.005 ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 7.710 ; 7.710 ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 7.666 ; 7.666 ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 7.062 ; 7.062 ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 7.563 ; 7.563 ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 8.199 ;       ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;       ; 8.199 ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 7.110 ; 7.110 ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 7.110 ; 7.110 ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -5.001 ; -78.383       ;
; Clock                ; -4.584 ; -528.501      ;
; regn:reg_IR|data[10] ; -0.572 ; -1.378        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Tstep_Q.T4           ; -1.869 ; -28.394       ;
; regn:reg_IR|data[10] ; -1.609 ; -7.534        ;
; Clock                ; -1.419 ; -11.401       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; regn:reg_IR|data[10] ; -0.938 ; -3.747        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; regn:reg_IR|data[10] ; 0.590 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; Clock                ; -2.000 ; -387.610      ;
; Tstep_Q.T4           ; -0.322 ; -22.540       ;
; regn:reg_IR|data[10] ; 0.500  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Tstep_Q.T4'                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -5.001 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[14] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.393      ; 5.503      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.914 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[10] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.348      ; 5.414      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.835 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[11] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.363      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.822 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[6]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.363      ; 5.333      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.812 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[8]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.421      ; 5.336      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.782 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[12] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.394      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.759 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[13] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.432      ; 5.285      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.748 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[7]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.368      ; 5.263      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.709 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[15] ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.374      ; 5.240      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.703 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[9]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.451      ; 5.250      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.689 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; ULA:ula|dado[3]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.425      ; 5.212      ;
; -4.663 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; ULA:ula|dado[4]  ; Clock        ; Tstep_Q.T4  ; 0.500        ; 0.412      ; 5.183      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -4.584 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.072     ; 5.544      ;
; -3.769 ; Select[0]                                                                                                   ; F:moduloF|F         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -0.609     ; 4.192      ;
; -3.730 ; Select[1]                                                                                                   ; F:moduloF|F         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -0.619     ; 4.143      ;
; -3.519 ; Select[2]                                                                                                   ; F:moduloF|F         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -0.621     ; 3.930      ;
; -3.471 ; regn:reg_2|data[4]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.498      ;
; -3.364 ; regn:reg_2|data[7]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.390      ;
; -3.362 ; Select[3]                                                                                                   ; F:moduloF|F         ; Tstep_Q.T4   ; Clock       ; 1.000        ; -0.621     ; 3.773      ;
; -3.355 ; regn:reg_2|data[3]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.377      ;
; -3.247 ; regn:reg_2|data[9]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.273      ;
; -3.241 ; regn:reg_0|data[0]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.263      ;
; -3.218 ; regn:reg_4|data[6]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.257      ;
; -3.216 ; regn:reg_2|data[5]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.243      ;
; -3.178 ; regn:reg_IR|data[8]                                                                                         ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.205      ;
; -3.176 ; regn:reg_0|data[7]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.202      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.174 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; PC:reg_7|PC[15]     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 4.133      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.169 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_A|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.061     ; 4.140      ;
; -3.148 ; regn:reg_2|data[1]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.170      ;
; -3.138 ; regn:reg_2|data[6]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.005     ; 4.165      ;
; -3.136 ; regn:reg_1|data[7]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.011     ; 4.157      ;
; -3.134 ; regn:reg_4|data[5]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; 0.007      ; 4.173      ;
; -3.124 ; regn:reg_0|data[3]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.150      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.116 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_2|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.077      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.113 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_0|data[15] ; Clock        ; Clock       ; 1.000        ; -0.071     ; 4.074      ;
; -3.095 ; regn:reg_G|data[9]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.015     ; 4.112      ;
; -3.092 ; regn:reg_3|data[1]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.006     ; 4.118      ;
; -3.087 ; regn:reg_2|data[0]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.109      ;
; -3.085 ; regn:reg_2|data[2]                                                                                          ; F:moduloF|F         ; Clock        ; Clock       ; 1.000        ; -0.010     ; 4.107      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.070 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_4|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.023      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.069 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_6|data[7]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.022      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg       ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7 ; regn:reg_6|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0 ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1 ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2 ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3 ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
; -3.059 ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4 ; regn:reg_4|data[8]  ; Clock        ; Clock       ; 1.000        ; -0.079     ; 4.012      ;
+--------+-------------------------------------------------------------------------------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regn:reg_IR|data[10]'                                                                                                 ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -0.572 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.221      ; 0.931      ;
; -0.544 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.221      ; 0.903      ;
; -0.244 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.324      ; 1.003      ;
; -0.200 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.328      ; 1.060      ;
; -0.198 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.245      ; 1.049      ;
; -0.151 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.233      ; 0.984      ;
; -0.140 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.245      ; 0.991      ;
; -0.127 ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.324      ; 0.886      ;
; -0.036 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.328      ; 0.896      ;
; -0.013 ; regn:reg_IR|data[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.232      ; 0.845      ;
; 0.029  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.232      ; 0.803      ;
; 0.071  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|data[10] ; 1.000        ; 0.308      ; 0.668      ;
; 1.150  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.029      ; 1.126      ;
; 1.177  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.108      ; 1.007      ;
; 1.233  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.017      ; 1.025      ;
; 1.283  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.016      ; 0.974      ;
; 1.355  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.112      ; 0.930      ;
; 1.540  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.500        ; 2.092      ; 0.624      ;
; 1.650  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.029      ; 1.126      ;
; 1.677  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.108      ; 1.007      ;
; 1.733  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.017      ; 1.025      ;
; 1.783  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.016      ; 0.974      ;
; 1.855  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.112      ; 0.930      ;
; 2.040  ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 1.000        ; 2.092      ; 0.624      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Tstep_Q.T4'                                                                                                  ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+
; -1.869 ; Tstep_Q.T4           ; ULA:ula|dado[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.994      ; 1.266      ;
; -1.765 ; Tstep_Q.T4           ; ULA:ula|dado[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.975      ; 1.351      ;
; -1.625 ; Tstep_Q.T4           ; ULA:ula|dado[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.926      ; 1.442      ;
; -1.600 ; Tstep_Q.T4           ; ULA:ula|dado[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.964      ; 1.505      ;
; -1.552 ; Tstep_Q.T4           ; ULA:ula|dado[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.937      ; 1.526      ;
; -1.523 ; Tstep_Q.T4           ; ULA:ula|dado[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.936      ; 1.554      ;
; -1.472 ; Tstep_Q.T4           ; ULA:ula|dado[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.955      ; 1.624      ;
; -1.440 ; Tstep_Q.T4           ; ULA:ula|dado[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.917      ; 1.618      ;
; -1.435 ; Tstep_Q.T4           ; ULA:ula|dado[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.964      ; 1.670      ;
; -1.417 ; Tstep_Q.T4           ; Select[0]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.258      ; 0.982      ;
; -1.410 ; Tstep_Q.T4           ; ULA:ula|dado[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.891      ; 1.622      ;
; -1.397 ; Tstep_Q.T4           ; ULA:ula|dado[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.994      ; 1.738      ;
; -1.387 ; Tstep_Q.T4           ; ULA:ula|dado[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.906      ; 1.660      ;
; -1.369 ; Tstep_Q.T4           ; ULA:ula|dado[9]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.994      ; 1.266      ;
; -1.353 ; Tstep_Q.T4           ; ULA:ula|dado[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.911      ; 1.699      ;
; -1.339 ; Tstep_Q.T4           ; ULA:ula|dado[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.930      ; 1.732      ;
; -1.319 ; Tstep_Q.T4           ; ULA:ula|dado[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.956      ; 1.778      ;
; -1.275 ; Tstep_Q.T4           ; Select[3]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.270      ; 1.136      ;
; -1.265 ; Tstep_Q.T4           ; ULA:ula|dado[13] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.975      ; 1.351      ;
; -1.222 ; regn:reg_IR|data[10] ; Select[1]        ; regn:reg_IR|data[10] ; Tstep_Q.T4  ; 0.000        ; 2.268      ; 1.187      ;
; -1.125 ; Tstep_Q.T4           ; ULA:ula|dado[0]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.926      ; 1.442      ;
; -1.100 ; Tstep_Q.T4           ; ULA:ula|dado[8]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.964      ; 1.505      ;
; -1.052 ; Tstep_Q.T4           ; ULA:ula|dado[12] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.937      ; 1.526      ;
; -1.052 ; Tstep_Q.T4           ; ULA:ula|dado[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.968      ; 2.057      ;
; -1.026 ; Tstep_Q.T4           ; Select[1]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.268      ; 1.383      ;
; -1.023 ; Tstep_Q.T4           ; ULA:ula|dado[14] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.936      ; 1.554      ;
; -0.972 ; Tstep_Q.T4           ; ULA:ula|dado[4]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.955      ; 1.624      ;
; -0.942 ; Tstep_Q.T4           ; Select[2]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; 0.000        ; 2.270      ; 1.469      ;
; -0.940 ; Tstep_Q.T4           ; ULA:ula|dado[15] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.917      ; 1.618      ;
; -0.935 ; Tstep_Q.T4           ; ULA:ula|dado[11] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.964      ; 1.670      ;
; -0.917 ; Tstep_Q.T4           ; Select[0]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.258      ; 0.982      ;
; -0.910 ; Tstep_Q.T4           ; ULA:ula|dado[10] ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.891      ; 1.622      ;
; -0.897 ; Tstep_Q.T4           ; ULA:ula|dado[5]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.994      ; 1.738      ;
; -0.887 ; Tstep_Q.T4           ; ULA:ula|dado[6]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.906      ; 1.660      ;
; -0.853 ; Tstep_Q.T4           ; ULA:ula|dado[7]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.911      ; 1.699      ;
; -0.839 ; Tstep_Q.T4           ; ULA:ula|dado[1]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.930      ; 1.732      ;
; -0.819 ; Tstep_Q.T4           ; ULA:ula|dado[2]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.956      ; 1.778      ;
; -0.775 ; Tstep_Q.T4           ; Select[3]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.270      ; 1.136      ;
; -0.722 ; regn:reg_IR|data[10] ; Select[1]        ; regn:reg_IR|data[10] ; Tstep_Q.T4  ; -0.500       ; 2.268      ; 1.187      ;
; -0.552 ; Tstep_Q.T4           ; ULA:ula|dado[3]  ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.968      ; 2.057      ;
; -0.526 ; Tstep_Q.T4           ; Select[1]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.268      ; 1.383      ;
; -0.442 ; Tstep_Q.T4           ; Select[2]        ; Tstep_Q.T4           ; Tstep_Q.T4  ; -0.500       ; 2.270      ; 1.469      ;
; 0.353  ; regn:reg_A|data[1]   ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.330      ; 1.183      ;
; 0.408  ; regn:reg_A|data[0]   ; ULA:ula|dado[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.284      ; 1.192      ;
; 0.429  ; regn:reg_A|data[15]  ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.312      ; 1.241      ;
; 0.432  ; regn:reg_IR|data[0]  ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.604      ; 1.036      ;
; 0.485  ; Tstep_Q.T0           ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.595      ; 1.080      ;
; 0.488  ; regn:reg_A|data[15]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.248      ; 1.236      ;
; 0.490  ; regn:reg_A|data[15]  ; ULA:ula|dado[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.331      ; 1.321      ;
; 0.507  ; Tstep_Q.T0           ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.607      ; 1.114      ;
; 0.511  ; Tstep_Q.T0           ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.605      ; 1.116      ;
; 0.542  ; Tstep_Q.T5           ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.605      ; 1.147      ;
; 0.547  ; Tstep_Q.T3           ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.629      ; 1.176      ;
; 0.555  ; regn:reg_A|data[0]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.313      ; 1.368      ;
; 0.556  ; Tstep_Q.T5           ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.593      ; 1.149      ;
; 0.569  ; regn:reg_A|data[1]   ; ULA:ula|dado[1]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.266      ; 1.335      ;
; 0.575  ; regn:reg_IR|data[14] ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.047      ;
; 0.576  ; regn:reg_A|data[13]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.269      ; 1.345      ;
; 0.586  ; Tstep_Q.T3           ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.629      ; 1.215      ;
; 0.614  ; Tstep_Q.T3           ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.627      ; 1.241      ;
; 0.614  ; regn:reg_IR|data[15] ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.086      ;
; 0.615  ; regn:reg_A|data[12]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.304      ; 1.419      ;
; 0.618  ; regn:reg_IR|data[14] ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.470      ; 1.088      ;
; 0.633  ; regn:reg_A|data[11]  ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.269      ; 1.402      ;
; 0.649  ; regn:reg_A|data[12]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.471      ;
; 0.656  ; regn:reg_A|data[13]  ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.352      ; 1.508      ;
; 0.662  ; regn:reg_A|data[14]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.304      ; 1.466      ;
; 0.696  ; regn:reg_A|data[14]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.518      ;
; 0.703  ; regn:reg_A|data[15]  ; ULA:ula|dado[12] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.274      ; 1.477      ;
; 0.705  ; regn:reg_A|data[15]  ; ULA:ula|dado[14] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.273      ; 1.478      ;
; 0.713  ; regn:reg_A|data[9]   ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.273      ; 1.486      ;
; 0.718  ; regn:reg_IR|data[12] ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.190      ;
; 0.720  ; regn:reg_A|data[1]   ; ULA:ula|dado[3]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.304      ; 1.524      ;
; 0.724  ; regn:reg_A|data[15]  ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.301      ; 1.525      ;
; 0.726  ; regn:reg_IR|data[7]  ; Select[0]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.604      ; 1.330      ;
; 0.742  ; regn:reg_IR|data[14] ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.166      ; 1.408      ;
; 0.750  ; regn:reg_A|data[6]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.572      ;
; 0.756  ; regn:reg_A|data[0]   ; ULA:ula|dado[5]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.352      ; 1.608      ;
; 0.758  ; regn:reg_A|data[9]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.580      ;
; 0.759  ; regn:reg_A|data[1]   ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.311      ; 1.570      ;
; 0.764  ; regn:reg_A|data[6]   ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.273      ; 1.537      ;
; 0.788  ; regn:reg_IR|data[2]  ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.610      ; 1.398      ;
; 0.794  ; regn:reg_A|data[7]   ; ULA:ula|dado[7]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.251      ; 1.545      ;
; 0.796  ; regn:reg_IR|data[15] ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.177      ; 1.473      ;
; 0.796  ; regn:reg_A|data[4]   ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.315      ; 1.611      ;
; 0.799  ; regn:reg_IR|data[14] ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.271      ;
; 0.802  ; regn:reg_IR|data[13] ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.274      ;
; 0.802  ; regn:reg_IR|data[13] ; ULA:ula|dado[0]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.128      ; 1.430      ;
; 0.807  ; regn:reg_A|data[10]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.629      ;
; 0.809  ; regn:reg_A|data[15]  ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.292      ; 1.601      ;
; 0.810  ; regn:reg_A|data[0]   ; ULA:ula|dado[8]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.322      ; 1.632      ;
; 0.813  ; regn:reg_IR|data[1]  ; Select[1]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.627      ; 1.440      ;
; 0.818  ; regn:reg_IR|data[8]  ; Select[3]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.616      ; 1.434      ;
; 0.821  ; regn:reg_A|data[15]  ; ULA:ula|dado[15] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.254      ; 1.575      ;
; 0.829  ; regn:reg_A|data[4]   ; ULA:ula|dado[4]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.306      ; 1.635      ;
; 0.835  ; regn:reg_A|data[11]  ; ULA:ula|dado[13] ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.333      ; 1.668      ;
; 0.841  ; regn:reg_IR|data[14] ; ULA:ula|dado[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.196      ; 1.537      ;
; 0.841  ; regn:reg_A|data[12]  ; ULA:ula|dado[6]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.273      ; 1.614      ;
; 0.841  ; regn:reg_A|data[4]   ; ULA:ula|dado[9]  ; Clock                ; Tstep_Q.T4  ; -0.500       ; 1.345      ; 1.686      ;
; 0.842  ; regn:reg_IR|data[15] ; Select[2]        ; Clock                ; Tstep_Q.T4  ; 0.000        ; 0.472      ; 1.314      ;
+--------+----------------------+------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regn:reg_IR|data[10]'                                                                                                  ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+
; -1.609 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.092      ; 0.624      ;
; -1.323 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.112      ; 0.930      ;
; -1.242 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.108      ; 1.007      ;
; -1.183 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.016      ; 0.974      ;
; -1.133 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.017      ; 1.025      ;
; -1.109 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[3] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.092      ; 0.624      ;
; -1.044 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 0.000        ; 2.029      ; 1.126      ;
; -0.823 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[2] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.112      ; 0.930      ;
; -0.742 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[1] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.108      ; 1.007      ;
; -0.683 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[4] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.016      ; 0.974      ;
; -0.633 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[6] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.017      ; 1.025      ;
; -0.544 ; regn:reg_IR|data[10] ; dec3to8:decX|Y[0] ; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; -0.500       ; 2.029      ; 1.126      ;
; 0.360  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[3] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.308      ; 0.668      ;
; 0.562  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.324      ; 0.886      ;
; 0.568  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.328      ; 0.896      ;
; 0.571  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.232      ; 0.803      ;
; 0.613  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[4] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.232      ; 0.845      ;
; 0.679  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[1] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.324      ; 1.003      ;
; 0.682  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.221      ; 0.903      ;
; 0.710  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[5] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.221      ; 0.931      ;
; 0.732  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[2] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.328      ; 1.060      ;
; 0.746  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.245      ; 0.991      ;
; 0.751  ; regn:reg_IR|data[11] ; dec3to8:decX|Y[6] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.233      ; 0.984      ;
; 0.804  ; regn:reg_IR|data[9]  ; dec3to8:decX|Y[0] ; Clock                ; regn:reg_IR|data[10] ; 0.000        ; 0.245      ; 1.049      ;
+--------+----------------------+-------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                  ;
+--------+----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -1.419 ; Tstep_Q.T4           ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.665      ; 0.539      ;
; -1.266 ; Tstep_Q.T4           ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.663      ; 0.690      ;
; -0.919 ; Tstep_Q.T4           ; Tstep_Q.T5                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.665      ; 0.539      ;
; -0.766 ; Tstep_Q.T4           ; Tstep_Q.T0                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.663      ; 0.690      ;
; -0.765 ; regn:reg_IR|data[10] ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 1.665      ; 1.193      ;
; -0.761 ; regn:reg_IR|data[10] ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 1.663      ; 1.195      ;
; -0.729 ; regn:reg_IR|data[10] ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; 0.000        ; 1.663      ; 1.227      ;
; -0.646 ; Tstep_Q.T4           ; regn:reg_G|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.642      ; 1.289      ;
; -0.646 ; Tstep_Q.T4           ; regn:reg_G|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.642      ; 1.289      ;
; -0.417 ; Tstep_Q.T4           ; regn:dados|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.644      ; 1.520      ;
; -0.417 ; Tstep_Q.T4           ; regn:dados|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.644      ; 1.520      ;
; -0.417 ; Tstep_Q.T4           ; regn:dados|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.644      ; 1.520      ;
; -0.400 ; Tstep_Q.T4           ; regn:reg_G|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.548      ;
; -0.393 ; Tstep_Q.T4           ; regn:reg_G|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.663      ; 1.563      ;
; -0.378 ; Tstep_Q.T4           ; regn:reg_G|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.579      ;
; -0.378 ; Tstep_Q.T4           ; regn:reg_G|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.579      ;
; -0.351 ; Tstep_Q.T4           ; F:moduloF|F                                                                                                 ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 1.591      ;
; -0.265 ; Tstep_Q.T4           ; Tstep_Q.T4                                                                                                  ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.663      ; 1.691      ;
; -0.265 ; regn:reg_IR|data[10] ; Tstep_Q.T5                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 1.665      ; 1.193      ;
; -0.261 ; regn:reg_IR|data[10] ; Tstep_Q.T4                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 1.663      ; 1.195      ;
; -0.238 ; Tstep_Q.T4           ; moduloW:habilitador|w                                                                                       ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.641      ; 1.696      ;
; -0.229 ; regn:reg_IR|data[10] ; Tstep_Q.T0                                                                                                  ; regn:reg_IR|data[10] ; Clock       ; -0.500       ; 1.663      ; 1.227      ;
; -0.216 ; Tstep_Q.T4           ; regn:dados|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.737      ;
; -0.216 ; Tstep_Q.T4           ; regn:dados|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.737      ;
; -0.216 ; Tstep_Q.T4           ; regn:dados|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.737      ;
; -0.216 ; Tstep_Q.T4           ; regn:dados|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.737      ;
; -0.216 ; Tstep_Q.T4           ; regn:dados|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.660      ; 1.737      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.213 ; Tstep_Q.T4           ; regn:dados|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.735      ;
; -0.198 ; Tstep_Q.T4           ; regn:dados|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.655      ; 1.750      ;
; -0.181 ; Tstep_Q.T4           ; regn:reg_G|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.664      ; 1.776      ;
; -0.146 ; Tstep_Q.T4           ; regn:reg_G|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.642      ; 1.289      ;
; -0.146 ; Tstep_Q.T4           ; regn:reg_G|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.642      ; 1.289      ;
; -0.129 ; Tstep_Q.T4           ; regn:reg_G|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.625      ; 1.789      ;
; -0.051 ; Tstep_Q.T4           ; regn:reg_G|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.642      ; 1.884      ;
; -0.042 ; Tstep_Q.T4           ; regn:reg_G|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 1.900      ;
; -0.042 ; Tstep_Q.T4           ; regn:reg_G|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.649      ; 1.900      ;
; -0.030 ; Tstep_Q.T4           ; regn:reg_G|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.633      ; 1.896      ;
; -0.030 ; Tstep_Q.T4           ; regn:reg_G|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.633      ; 1.896      ;
; 0.001  ; Tstep_Q.T4           ; regn:reg_G|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.609      ; 1.903      ;
; 0.001  ; Tstep_Q.T4           ; regn:reg_G|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.609      ; 1.903      ;
; 0.083  ; Tstep_Q.T4           ; regn:reg_G|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; 0.000        ; 1.633      ; 2.009      ;
; 0.083  ; Tstep_Q.T4           ; regn:dados|data[6]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.644      ; 1.520      ;
; 0.083  ; Tstep_Q.T4           ; regn:dados|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.644      ; 1.520      ;
; 0.083  ; Tstep_Q.T4           ; regn:dados|data[4]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.644      ; 1.520      ;
; 0.100  ; Tstep_Q.T4           ; regn:reg_G|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.548      ;
; 0.107  ; Tstep_Q.T4           ; regn:reg_G|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.663      ; 1.563      ;
; 0.122  ; Tstep_Q.T4           ; regn:reg_G|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.579      ;
; 0.122  ; Tstep_Q.T4           ; regn:reg_G|data[5]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.579      ;
; 0.149  ; Tstep_Q.T4           ; F:moduloF|F                                                                                                 ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.649      ; 1.591      ;
; 0.215  ; F:moduloF|F          ; F:moduloF|F                                                                                                 ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Tstep_Q.T0           ; Tstep_Q.T0                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Tstep_Q.T5           ; Tstep_Q.T5                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.235  ; Tstep_Q.T4           ; Tstep_Q.T4                                                                                                  ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.663      ; 1.691      ;
; 0.243  ; PC:reg_7|PC[15]      ; PC:reg_7|PC[15]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.262  ; Tstep_Q.T4           ; moduloW:habilitador|w                                                                                       ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.641      ; 1.696      ;
; 0.284  ; Tstep_Q.T4           ; regn:dados|data[11]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.737      ;
; 0.284  ; Tstep_Q.T4           ; regn:dados|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.737      ;
; 0.284  ; Tstep_Q.T4           ; regn:dados|data[2]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.737      ;
; 0.284  ; Tstep_Q.T4           ; regn:dados|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.737      ;
; 0.284  ; Tstep_Q.T4           ; regn:dados|data[0]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.660      ; 1.737      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[15]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[14]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[13]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[12]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[9]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[8]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.287  ; Tstep_Q.T4           ; regn:dados|data[7]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.735      ;
; 0.302  ; Tstep_Q.T4           ; regn:dados|data[3]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.655      ; 1.750      ;
; 0.319  ; Tstep_Q.T4           ; regn:reg_G|data[1]                                                                                          ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.664      ; 1.776      ;
; 0.334  ; Tstep_Q.T1           ; Tstep_Q.T2                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.002      ; 0.488      ;
; 0.355  ; PC:reg_7|PC[0]       ; PC:reg_7|PC[0]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; PC:reg_7|PC[1]       ; PC:reg_7|PC[1]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; PC:reg_7|PC[2]       ; PC:reg_7|PC[2]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; PC:reg_7|PC[9]       ; PC:reg_7|PC[9]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; PC:reg_7|PC[11]      ; PC:reg_7|PC[11]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; PC:reg_7|PC[4]       ; PC:reg_7|PC[4]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; PC:reg_7|PC[7]       ; PC:reg_7|PC[7]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; PC:reg_7|PC[14]      ; PC:reg_7|PC[14]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; PC:reg_7|PC[13]      ; PC:reg_7|PC[13]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.371  ; PC:reg_7|PC[3]       ; PC:reg_7|PC[3]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; PC:reg_7|PC[10]      ; PC:reg_7|PC[10]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; PC:reg_7|PC[8]       ; PC:reg_7|PC[8]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Tstep_Q.T4           ; regn:reg_G|data[10]                                                                                         ; Tstep_Q.T4           ; Clock       ; -0.500       ; 1.625      ; 1.789      ;
; 0.372  ; PC:reg_7|PC[5]       ; PC:reg_7|PC[5]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; PC:reg_7|PC[6]       ; PC:reg_7|PC[6]                                                                                              ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; PC:reg_7|PC[12]      ; PC:reg_7|PC[12]                                                                                             ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.376  ; regn:dados|data[11]  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11 ; Clock                ; Clock       ; 0.000        ; 0.060      ; 0.574      ;
; 0.379  ; Tstep_Q.T0           ; Tstep_Q.T1                                                                                                  ; Clock                ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; regn:dados|data[6]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6  ; Clock                ; Clock       ; 0.000        ; 0.076      ; 0.594      ;
; 0.382  ; regn:dados|data[1]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                ; Clock       ; 0.000        ; 0.060      ; 0.580      ;
; 0.385  ; regn:dados|data[4]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4  ; Clock                ; Clock       ; 0.000        ; 0.076      ; 0.599      ;
; 0.386  ; regn:dados|data[5]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg5  ; Clock                ; Clock       ; 0.000        ; 0.076      ; 0.600      ;
; 0.389  ; regn:dados|data[0]   ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                ; Clock       ; 0.000        ; 0.060      ; 0.587      ;
; 0.393  ; regn:dados|data[10]  ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10 ; Clock                ; Clock       ; 0.000        ; 0.060      ; 0.591      ;
+--------+----------------------+-------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regn:reg_IR|data[10]'                                                                                      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; -0.938 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.364      ; 1.440      ;
; -0.931 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.340      ; 1.409      ;
; -0.902 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.207      ; 1.247      ;
; -0.859 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.207      ; 1.204      ;
; -0.776 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.467      ; 1.678      ;
; -0.769 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.443      ; 1.647      ;
; -0.740 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.310      ; 1.485      ;
; -0.717 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.207      ; 1.062      ;
; -0.697 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.310      ; 1.442      ;
; -0.673 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.207      ; 1.018      ;
; -0.555 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.310      ; 1.300      ;
; -0.511 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.310      ; 1.256      ;
; -0.467 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.388      ; 1.461      ;
; -0.460 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.364      ; 1.430      ;
; -0.437 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.471      ; 1.440      ;
; -0.436 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.451      ; 1.318      ;
; -0.431 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.231      ; 1.268      ;
; -0.430 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.447      ; 1.409      ;
; -0.429 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.427      ; 1.287      ;
; -0.401 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.314      ; 1.247      ;
; -0.400 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.294      ; 1.125      ;
; -0.388 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.231      ; 1.225      ;
; -0.358 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.314      ; 1.204      ;
; -0.357 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.294      ; 1.082      ;
; -0.348 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.375      ; 1.323      ;
; -0.345 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.376      ; 1.321      ;
; -0.341 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.351      ; 1.292      ;
; -0.338 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.352      ; 1.290      ;
; -0.312 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.218      ; 1.130      ;
; -0.309 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.219      ; 1.128      ;
; -0.269 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.218      ; 1.087      ;
; -0.266 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.219      ; 1.085      ;
; -0.246 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.231      ; 1.083      ;
; -0.216 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.314      ; 1.062      ;
; -0.215 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.294      ; 0.940      ;
; -0.202 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.231      ; 1.039      ;
; -0.172 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.314      ; 1.018      ;
; -0.171 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.294      ; 0.896      ;
; -0.127 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.218      ; 0.945      ;
; -0.124 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.219      ; 0.943      ;
; -0.083 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.218      ; 0.901      ;
; -0.080 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 1.000        ; 0.219      ; 0.899      ;
+--------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regn:reg_IR|data[10]'                                                                                      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node           ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+
; 0.590 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.294      ; 0.884      ;
; 0.602 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.294      ; 0.896      ;
; 0.668 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.219      ; 0.887      ;
; 0.671 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.218      ; 0.889      ;
; 0.680 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.219      ; 0.899      ;
; 0.683 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.218      ; 0.901      ;
; 0.692 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.314      ; 1.006      ;
; 0.702 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.294      ; 0.996      ;
; 0.704 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.314      ; 1.018      ;
; 0.715 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.294      ; 1.009      ;
; 0.780 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.219      ; 0.999      ;
; 0.783 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.218      ; 1.001      ;
; 0.793 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.219      ; 1.012      ;
; 0.796 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.231      ; 1.027      ;
; 0.796 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.218      ; 1.014      ;
; 0.799 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.207      ; 1.006      ;
; 0.804 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.314      ; 1.118      ;
; 0.808 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.231      ; 1.039      ;
; 0.811 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.207      ; 1.018      ;
; 0.817 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.314      ; 1.131      ;
; 0.860 ; Tstep_Q.T5           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.427      ; 1.287      ;
; 0.867 ; Tstep_Q.T3           ; dec3to8:decX|Y[3] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.451      ; 1.318      ;
; 0.908 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.231      ; 1.139      ;
; 0.911 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.207      ; 1.118      ;
; 0.921 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.231      ; 1.152      ;
; 0.924 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.207      ; 1.131      ;
; 0.934 ; regn:reg_IR|data[13] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.310      ; 1.244      ;
; 0.938 ; Tstep_Q.T5           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.352      ; 1.290      ;
; 0.941 ; Tstep_Q.T5           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.351      ; 1.292      ;
; 0.945 ; Tstep_Q.T3           ; dec3to8:decX|Y[6] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.376      ; 1.321      ;
; 0.946 ; regn:reg_IR|data[12] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.310      ; 1.256      ;
; 0.948 ; Tstep_Q.T3           ; dec3to8:decX|Y[4] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.375      ; 1.323      ;
; 0.962 ; Tstep_Q.T5           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.447      ; 1.409      ;
; 0.969 ; Tstep_Q.T3           ; dec3to8:decX|Y[2] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.471      ; 1.440      ;
; 1.046 ; regn:reg_IR|data[14] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.310      ; 1.356      ;
; 1.059 ; regn:reg_IR|data[15] ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.310      ; 1.369      ;
; 1.066 ; Tstep_Q.T5           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.364      ; 1.430      ;
; 1.069 ; Tstep_Q.T5           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.340      ; 1.409      ;
; 1.073 ; Tstep_Q.T3           ; dec3to8:decX|Y[0] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.388      ; 1.461      ;
; 1.076 ; Tstep_Q.T3           ; dec3to8:decX|Y[5] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.364      ; 1.440      ;
; 1.204 ; Tstep_Q.T5           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.443      ; 1.647      ;
; 1.211 ; Tstep_Q.T3           ; dec3to8:decX|Y[1] ; Clock        ; regn:reg_IR|data[10] ; 0.000        ; 0.467      ; 1.678      ;
+-------+----------------------+-------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg12   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg12   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg13   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg13   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg14   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg14   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg15   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg15   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_datain_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a12~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a13~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a14~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a14~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a15~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a15~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a8~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a8~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a9~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; RAM:inst_ram|altsyncram:altsyncram_component|altsyncram_72d1:auto_generated|ram_block1a9~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; Clock ; Rise       ; ROM:instrucoes|altsyncram:altsyncram_component|altsyncram_pk71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; F:moduloF|F                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; F:moduloF|F                                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC:reg_7|PC[0]                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC:reg_7|PC[10]                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC:reg_7|PC[11]                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Tstep_Q.T4'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[0]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[0]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[10]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[10]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[11]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[11]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[12]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[12]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[13]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[13]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[14]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[14]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[15]                ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[15]                ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[1]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[1]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[2]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[2]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[3]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[3]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[4]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[4]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[5]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[5]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[6]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[6]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[7]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[7]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[8]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[8]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[9]                 ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ULA:ula|dado[9]                 ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[0]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[0]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[10]|datad              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[10]|datad              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[11]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[11]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[12]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[12]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[13]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[13]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[14]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[14]|datac              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]|datad              ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]|datad              ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|inclk[0] ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|inclk[0] ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|outclk   ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19clkctrl|outclk   ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19|combout         ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[15]~19|combout         ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[1]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[1]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[2]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[2]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[3]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[3]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[4]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[4]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[5]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[5]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[6]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[6]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[7]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[7]|datad               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[8]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[8]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ula|dado[9]|datac               ;
; -0.322 ; -0.322       ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ula|dado[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~1|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU[0]~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU[0]~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[0]~2|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[0]~2|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; ALU[1]~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; ALU[1]~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; ALU[1]~0|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; ALU[1]~0|datad                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[0]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[0]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[1]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[1]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[1]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[1]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[2]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[2]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[2]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Rise       ; Select[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Rise       ; Select[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Select[3]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Select[3]|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Tstep_Q.T4 ; Fall       ; Selector1~1|combout             ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regn:reg_IR|data[10]'                                                                     ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; dec3to8:decX|Y[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Mux0~1|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[1]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[2]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; decX|Y[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; decX|Y[6]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|data[10] ; Rise       ; reg_IR|data[10]|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|data[10] ; Rise       ; reg_IR|data[10]|regout      ;
+-------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Run       ; Clock      ; -0.255 ; -0.255 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.436 ; 0.436 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Done        ; Clock                ; 6.053 ; 6.053 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 4.470 ; 4.470 ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 4.079 ; 4.079 ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 4.470 ; 4.470 ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 4.170 ; 4.170 ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 4.302 ; 4.302 ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 4.363 ; 4.363 ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 4.201 ; 4.201 ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 4.205 ; 4.205 ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 4.198 ; 4.198 ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 4.077 ; 4.077 ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 4.081 ; 4.081 ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 4.321 ; 4.321 ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 4.570 ; 4.570 ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 4.218 ; 4.218 ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 4.326 ; 4.326 ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 4.461 ; 4.461 ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 4.267 ; 4.267 ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 4.270 ; 4.270 ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 4.286 ; 4.286 ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 4.149 ; 4.149 ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 3.984 ; 3.984 ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 4.362 ; 4.362 ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 4.148 ; 4.148 ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 4.570 ; 4.570 ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 4.336 ; 4.336 ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 3.824 ; 3.824 ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 4.793 ; 4.793 ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 4.405 ; 4.405 ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 4.575 ; 4.575 ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 4.550 ; 4.550 ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 4.215 ; 4.215 ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 4.472 ; 4.472 ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 4.408 ; 4.408 ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 4.381 ; 4.381 ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 4.145 ; 4.145 ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 4.233 ; 4.233 ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 4.793 ; 4.793 ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 4.251 ; 4.251 ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 4.371 ; 4.371 ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 4.235 ; 4.235 ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 4.633 ; 4.633 ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 4.746 ; 4.746 ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 4.317 ; 4.317 ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 4.518 ; 4.518 ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 4.372 ; 4.372 ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 4.388 ; 4.388 ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 4.474 ; 4.474 ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 4.196 ; 4.196 ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 4.051 ; 4.051 ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 4.373 ; 4.373 ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 4.402 ; 4.402 ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 4.303 ; 4.303 ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 3.879 ; 3.879 ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 3.938 ; 3.938 ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 4.746 ; 4.746 ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 4.064 ; 4.064 ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 4.117 ; 4.117 ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 4.183 ; 4.183 ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 4.669 ; 4.669 ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 4.398 ; 4.398 ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 4.594 ; 4.594 ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 4.355 ; 4.355 ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 3.907 ; 3.907 ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 4.327 ; 4.327 ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 4.331 ; 4.331 ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 4.288 ; 4.288 ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 4.669 ; 4.669 ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 4.468 ; 4.468 ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 4.275 ; 4.275 ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 4.016 ; 4.016 ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 4.378 ; 4.378 ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 3.927 ; 3.927 ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 4.024 ; 4.024 ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 4.676 ; 4.676 ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 4.017 ; 4.017 ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 4.111 ; 4.111 ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 4.348 ; 4.348 ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 4.292 ; 4.292 ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 4.229 ; 4.229 ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 4.058 ; 4.058 ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 3.945 ; 3.945 ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 4.165 ; 4.165 ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 4.676 ; 4.676 ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 3.982 ; 3.982 ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 4.418 ; 4.418 ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 4.264 ; 4.264 ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 4.244 ; 4.244 ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 3.968 ; 3.968 ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 3.996 ;       ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;       ; 3.996 ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Done        ; Clock                ; 4.732 ; 4.732 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 4.077 ; 4.077 ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 4.079 ; 4.079 ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 4.470 ; 4.470 ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 4.170 ; 4.170 ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 4.302 ; 4.302 ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 4.363 ; 4.363 ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 4.201 ; 4.201 ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 4.205 ; 4.205 ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 4.198 ; 4.198 ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 4.077 ; 4.077 ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 4.081 ; 4.081 ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 4.321 ; 4.321 ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 3.824 ; 3.824 ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 4.218 ; 4.218 ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 4.326 ; 4.326 ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 4.461 ; 4.461 ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 4.267 ; 4.267 ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 4.270 ; 4.270 ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 4.286 ; 4.286 ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 4.149 ; 4.149 ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 3.984 ; 3.984 ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 4.362 ; 4.362 ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 4.148 ; 4.148 ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 4.570 ; 4.570 ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 4.336 ; 4.336 ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 3.824 ; 3.824 ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 4.145 ; 4.145 ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 4.405 ; 4.405 ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 4.575 ; 4.575 ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 4.550 ; 4.550 ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 4.215 ; 4.215 ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 4.472 ; 4.472 ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 4.408 ; 4.408 ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 4.381 ; 4.381 ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 4.145 ; 4.145 ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 4.233 ; 4.233 ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 4.793 ; 4.793 ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 4.251 ; 4.251 ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 4.371 ; 4.371 ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 4.235 ; 4.235 ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 4.633 ; 4.633 ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 3.879 ; 3.879 ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 4.317 ; 4.317 ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 4.518 ; 4.518 ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 4.372 ; 4.372 ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 4.388 ; 4.388 ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 4.474 ; 4.474 ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 4.196 ; 4.196 ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 4.051 ; 4.051 ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 4.373 ; 4.373 ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 4.402 ; 4.402 ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 4.303 ; 4.303 ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 3.879 ; 3.879 ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 3.938 ; 3.938 ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 4.746 ; 4.746 ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 4.064 ; 4.064 ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 4.117 ; 4.117 ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 4.183 ; 4.183 ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 3.907 ; 3.907 ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 4.398 ; 4.398 ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 4.594 ; 4.594 ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 4.355 ; 4.355 ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 3.907 ; 3.907 ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 4.327 ; 4.327 ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 4.331 ; 4.331 ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 4.288 ; 4.288 ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 4.669 ; 4.669 ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 4.468 ; 4.468 ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 4.275 ; 4.275 ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 4.016 ; 4.016 ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 4.378 ; 4.378 ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 3.927 ; 3.927 ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 4.024 ; 4.024 ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 3.945 ; 3.945 ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 4.017 ; 4.017 ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 4.111 ; 4.111 ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 4.348 ; 4.348 ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 4.292 ; 4.292 ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 4.229 ; 4.229 ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 4.058 ; 4.058 ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 3.945 ; 3.945 ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 4.165 ; 4.165 ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 4.676 ; 4.676 ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 3.982 ; 3.982 ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 4.418 ; 4.418 ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 4.264 ; 4.264 ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 4.244 ; 4.244 ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 3.968 ; 3.968 ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 3.996 ;       ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;       ; 3.996 ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+-------+-------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Clock                 ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack      ; -10.342   ; -3.344  ; -3.375   ; 0.590   ; -2.000              ;
;  Clock                ; -10.156   ; -2.484  ; N/A      ; N/A     ; -2.000              ;
;  Tstep_Q.T4           ; -10.342   ; -3.344  ; N/A      ; N/A     ; -1.278              ;
;  regn:reg_IR|data[10] ; -2.556    ; -2.860  ; -3.375   ; 0.590   ; 0.500               ;
; Design-wide TNS       ; -1344.989 ; -66.664 ; -17.426  ; 0.0     ; -477.07             ;
;  Clock                ; -1165.296 ; -11.401 ; N/A      ; N/A     ; -387.610            ;
;  Tstep_Q.T4           ; -167.380  ; -47.933 ; N/A      ; N/A     ; -89.460             ;
;  regn:reg_IR|data[10] ; -12.313   ; -12.421 ; -17.426  ; 0.000   ; 0.000               ;
+-----------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.127 ; 0.127 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Run       ; Clock      ; 0.436 ; 0.436 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+----------------------+--------+--------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+--------+--------+------------+----------------------+
; Done        ; Clock                ; 11.971 ; 11.971 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 8.179  ; 8.179  ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 7.707  ; 7.707  ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 7.277  ; 7.277  ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 8.179  ; 8.179  ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 7.476  ; 7.476  ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 7.717  ; 7.717  ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 7.926  ; 7.926  ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 7.314  ; 7.314  ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 7.525  ; 7.525  ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 7.711  ; 7.711  ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 7.532  ; 7.532  ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 7.276  ; 7.276  ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 8.003  ; 8.003  ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 7.276  ; 7.276  ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 7.514  ; 7.514  ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 7.730  ; 7.730  ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 7.785  ; 7.785  ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 7.549  ; 7.549  ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 7.778  ; 7.778  ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 8.076  ; 8.076  ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 7.809  ; 7.809  ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 7.801  ; 7.801  ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 7.730  ; 7.730  ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 7.505  ; 7.505  ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 7.565  ; 7.565  ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 7.092  ; 7.092  ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 7.950  ; 7.950  ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 7.618  ; 7.618  ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 7.789  ; 7.789  ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 7.805  ; 7.805  ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 7.975  ; 7.975  ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 6.768  ; 6.768  ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 8.605  ; 8.605  ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 7.985  ; 7.985  ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 7.974  ; 7.974  ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 8.333  ; 8.333  ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 7.781  ; 7.781  ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 8.284  ; 8.284  ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 7.483  ; 7.483  ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 8.117  ; 8.117  ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 7.980  ; 7.980  ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 7.923  ; 7.923  ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 7.499  ; 7.499  ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 7.560  ; 7.560  ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 8.605  ; 8.605  ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 7.781  ; 7.781  ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 7.837  ; 7.837  ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 7.734  ; 7.734  ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 8.577  ; 8.577  ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 8.466  ; 8.466  ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 7.789  ; 7.789  ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 8.189  ; 8.189  ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 8.000  ; 8.000  ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 7.867  ; 7.867  ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 8.083  ; 8.083  ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 7.628  ; 7.628  ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 7.355  ; 7.355  ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 7.853  ; 7.853  ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 7.908  ; 7.908  ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 7.750  ; 7.750  ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 6.943  ; 6.943  ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 7.019  ; 7.019  ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 8.466  ; 8.466  ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 7.266  ; 7.266  ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 7.403  ; 7.403  ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 7.490  ; 7.490  ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 8.406  ; 8.406  ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 7.987  ; 7.987  ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 8.308  ; 8.308  ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 7.926  ; 7.926  ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 6.939  ; 6.939  ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 7.786  ; 7.786  ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 7.757  ; 7.757  ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 7.867  ; 7.867  ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 8.406  ; 8.406  ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 8.020  ; 8.020  ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 7.996  ; 7.996  ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 7.788  ; 7.788  ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 7.104  ; 7.104  ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 8.027  ; 8.027  ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 7.307  ; 7.307  ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 6.924  ; 6.924  ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 7.217  ; 7.217  ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 8.367  ; 8.367  ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 7.100  ; 7.100  ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 7.438  ; 7.438  ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 7.946  ; 7.946  ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 7.696  ; 7.696  ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 7.770  ; 7.770  ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 7.659  ; 7.659  ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 7.246  ; 7.246  ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 6.995  ; 6.995  ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 7.482  ; 7.482  ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 8.367  ; 8.367  ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 7.062  ; 7.062  ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 8.005  ; 8.005  ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 7.710  ; 7.710  ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 7.666  ; 7.666  ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 7.062  ; 7.062  ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 7.563  ; 7.563  ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 8.199  ;        ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;        ; 8.199  ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 7.110  ; 7.110  ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 7.110  ; 7.110  ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Data Port   ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+-------------+----------------------+-------+-------+------------+----------------------+
; Done        ; Clock                ; 4.732 ; 4.732 ; Rise       ; Clock                ;
; PC_out[*]   ; Clock                ; 4.077 ; 4.077 ; Rise       ; Clock                ;
;  PC_out[0]  ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  PC_out[1]  ; Clock                ; 4.079 ; 4.079 ; Rise       ; Clock                ;
;  PC_out[2]  ; Clock                ; 4.470 ; 4.470 ; Rise       ; Clock                ;
;  PC_out[3]  ; Clock                ; 4.170 ; 4.170 ; Rise       ; Clock                ;
;  PC_out[4]  ; Clock                ; 4.302 ; 4.302 ; Rise       ; Clock                ;
;  PC_out[5]  ; Clock                ; 4.363 ; 4.363 ; Rise       ; Clock                ;
;  PC_out[6]  ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  PC_out[7]  ; Clock                ; 4.201 ; 4.201 ; Rise       ; Clock                ;
;  PC_out[8]  ; Clock                ; 4.205 ; 4.205 ; Rise       ; Clock                ;
;  PC_out[9]  ; Clock                ; 4.198 ; 4.198 ; Rise       ; Clock                ;
;  PC_out[10] ; Clock                ; 4.077 ; 4.077 ; Rise       ; Clock                ;
;  PC_out[11] ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  PC_out[12] ; Clock                ; 4.081 ; 4.081 ; Rise       ; Clock                ;
;  PC_out[13] ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  PC_out[14] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
;  PC_out[15] ; Clock                ; 4.321 ; 4.321 ; Rise       ; Clock                ;
; r0_out[*]   ; Clock                ; 3.824 ; 3.824 ; Rise       ; Clock                ;
;  r0_out[0]  ; Clock                ; 4.218 ; 4.218 ; Rise       ; Clock                ;
;  r0_out[1]  ; Clock                ; 4.326 ; 4.326 ; Rise       ; Clock                ;
;  r0_out[2]  ; Clock                ; 4.461 ; 4.461 ; Rise       ; Clock                ;
;  r0_out[3]  ; Clock                ; 4.267 ; 4.267 ; Rise       ; Clock                ;
;  r0_out[4]  ; Clock                ; 4.270 ; 4.270 ; Rise       ; Clock                ;
;  r0_out[5]  ; Clock                ; 4.286 ; 4.286 ; Rise       ; Clock                ;
;  r0_out[6]  ; Clock                ; 4.149 ; 4.149 ; Rise       ; Clock                ;
;  r0_out[7]  ; Clock                ; 4.181 ; 4.181 ; Rise       ; Clock                ;
;  r0_out[8]  ; Clock                ; 3.984 ; 3.984 ; Rise       ; Clock                ;
;  r0_out[9]  ; Clock                ; 4.362 ; 4.362 ; Rise       ; Clock                ;
;  r0_out[10] ; Clock                ; 4.148 ; 4.148 ; Rise       ; Clock                ;
;  r0_out[11] ; Clock                ; 4.570 ; 4.570 ; Rise       ; Clock                ;
;  r0_out[12] ; Clock                ; 4.262 ; 4.262 ; Rise       ; Clock                ;
;  r0_out[13] ; Clock                ; 4.336 ; 4.336 ; Rise       ; Clock                ;
;  r0_out[14] ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r0_out[15] ; Clock                ; 3.824 ; 3.824 ; Rise       ; Clock                ;
; r1_out[*]   ; Clock                ; 4.145 ; 4.145 ; Rise       ; Clock                ;
;  r1_out[0]  ; Clock                ; 4.405 ; 4.405 ; Rise       ; Clock                ;
;  r1_out[1]  ; Clock                ; 4.417 ; 4.417 ; Rise       ; Clock                ;
;  r1_out[2]  ; Clock                ; 4.575 ; 4.575 ; Rise       ; Clock                ;
;  r1_out[3]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r1_out[4]  ; Clock                ; 4.550 ; 4.550 ; Rise       ; Clock                ;
;  r1_out[5]  ; Clock                ; 4.215 ; 4.215 ; Rise       ; Clock                ;
;  r1_out[6]  ; Clock                ; 4.472 ; 4.472 ; Rise       ; Clock                ;
;  r1_out[7]  ; Clock                ; 4.408 ; 4.408 ; Rise       ; Clock                ;
;  r1_out[8]  ; Clock                ; 4.381 ; 4.381 ; Rise       ; Clock                ;
;  r1_out[9]  ; Clock                ; 4.145 ; 4.145 ; Rise       ; Clock                ;
;  r1_out[10] ; Clock                ; 4.233 ; 4.233 ; Rise       ; Clock                ;
;  r1_out[11] ; Clock                ; 4.793 ; 4.793 ; Rise       ; Clock                ;
;  r1_out[12] ; Clock                ; 4.251 ; 4.251 ; Rise       ; Clock                ;
;  r1_out[13] ; Clock                ; 4.371 ; 4.371 ; Rise       ; Clock                ;
;  r1_out[14] ; Clock                ; 4.235 ; 4.235 ; Rise       ; Clock                ;
;  r1_out[15] ; Clock                ; 4.633 ; 4.633 ; Rise       ; Clock                ;
; r2_out[*]   ; Clock                ; 3.879 ; 3.879 ; Rise       ; Clock                ;
;  r2_out[0]  ; Clock                ; 4.317 ; 4.317 ; Rise       ; Clock                ;
;  r2_out[1]  ; Clock                ; 4.518 ; 4.518 ; Rise       ; Clock                ;
;  r2_out[2]  ; Clock                ; 4.372 ; 4.372 ; Rise       ; Clock                ;
;  r2_out[3]  ; Clock                ; 4.388 ; 4.388 ; Rise       ; Clock                ;
;  r2_out[4]  ; Clock                ; 4.474 ; 4.474 ; Rise       ; Clock                ;
;  r2_out[5]  ; Clock                ; 4.196 ; 4.196 ; Rise       ; Clock                ;
;  r2_out[6]  ; Clock                ; 4.051 ; 4.051 ; Rise       ; Clock                ;
;  r2_out[7]  ; Clock                ; 4.373 ; 4.373 ; Rise       ; Clock                ;
;  r2_out[8]  ; Clock                ; 4.402 ; 4.402 ; Rise       ; Clock                ;
;  r2_out[9]  ; Clock                ; 4.303 ; 4.303 ; Rise       ; Clock                ;
;  r2_out[10] ; Clock                ; 3.879 ; 3.879 ; Rise       ; Clock                ;
;  r2_out[11] ; Clock                ; 3.938 ; 3.938 ; Rise       ; Clock                ;
;  r2_out[12] ; Clock                ; 4.746 ; 4.746 ; Rise       ; Clock                ;
;  r2_out[13] ; Clock                ; 4.064 ; 4.064 ; Rise       ; Clock                ;
;  r2_out[14] ; Clock                ; 4.117 ; 4.117 ; Rise       ; Clock                ;
;  r2_out[15] ; Clock                ; 4.183 ; 4.183 ; Rise       ; Clock                ;
; r3_out[*]   ; Clock                ; 3.907 ; 3.907 ; Rise       ; Clock                ;
;  r3_out[0]  ; Clock                ; 4.398 ; 4.398 ; Rise       ; Clock                ;
;  r3_out[1]  ; Clock                ; 4.594 ; 4.594 ; Rise       ; Clock                ;
;  r3_out[2]  ; Clock                ; 4.355 ; 4.355 ; Rise       ; Clock                ;
;  r3_out[3]  ; Clock                ; 3.907 ; 3.907 ; Rise       ; Clock                ;
;  r3_out[4]  ; Clock                ; 4.327 ; 4.327 ; Rise       ; Clock                ;
;  r3_out[5]  ; Clock                ; 4.331 ; 4.331 ; Rise       ; Clock                ;
;  r3_out[6]  ; Clock                ; 4.288 ; 4.288 ; Rise       ; Clock                ;
;  r3_out[7]  ; Clock                ; 4.669 ; 4.669 ; Rise       ; Clock                ;
;  r3_out[8]  ; Clock                ; 4.468 ; 4.468 ; Rise       ; Clock                ;
;  r3_out[9]  ; Clock                ; 4.423 ; 4.423 ; Rise       ; Clock                ;
;  r3_out[10] ; Clock                ; 4.275 ; 4.275 ; Rise       ; Clock                ;
;  r3_out[11] ; Clock                ; 4.016 ; 4.016 ; Rise       ; Clock                ;
;  r3_out[12] ; Clock                ; 4.378 ; 4.378 ; Rise       ; Clock                ;
;  r3_out[13] ; Clock                ; 4.103 ; 4.103 ; Rise       ; Clock                ;
;  r3_out[14] ; Clock                ; 3.927 ; 3.927 ; Rise       ; Clock                ;
;  r3_out[15] ; Clock                ; 4.024 ; 4.024 ; Rise       ; Clock                ;
; r4_out[*]   ; Clock                ; 3.945 ; 3.945 ; Rise       ; Clock                ;
;  r4_out[0]  ; Clock                ; 4.017 ; 4.017 ; Rise       ; Clock                ;
;  r4_out[1]  ; Clock                ; 4.111 ; 4.111 ; Rise       ; Clock                ;
;  r4_out[2]  ; Clock                ; 4.348 ; 4.348 ; Rise       ; Clock                ;
;  r4_out[3]  ; Clock                ; 4.292 ; 4.292 ; Rise       ; Clock                ;
;  r4_out[4]  ; Clock                ; 4.316 ; 4.316 ; Rise       ; Clock                ;
;  r4_out[5]  ; Clock                ; 4.229 ; 4.229 ; Rise       ; Clock                ;
;  r4_out[6]  ; Clock                ; 4.058 ; 4.058 ; Rise       ; Clock                ;
;  r4_out[7]  ; Clock                ; 3.945 ; 3.945 ; Rise       ; Clock                ;
;  r4_out[8]  ; Clock                ; 4.165 ; 4.165 ; Rise       ; Clock                ;
;  r4_out[9]  ; Clock                ; 4.676 ; 4.676 ; Rise       ; Clock                ;
;  r4_out[10] ; Clock                ; 3.982 ; 3.982 ; Rise       ; Clock                ;
;  r4_out[11] ; Clock                ; 4.418 ; 4.418 ; Rise       ; Clock                ;
;  r4_out[12] ; Clock                ; 4.264 ; 4.264 ; Rise       ; Clock                ;
;  r4_out[13] ; Clock                ; 4.244 ; 4.244 ; Rise       ; Clock                ;
;  r4_out[14] ; Clock                ; 3.968 ; 3.968 ; Rise       ; Clock                ;
;  r4_out[15] ; Clock                ; 4.225 ; 4.225 ; Rise       ; Clock                ;
; Done        ; Tstep_Q.T4           ; 3.996 ;       ; Rise       ; Tstep_Q.T4           ;
; Done        ; Tstep_Q.T4           ;       ; 3.996 ; Fall       ; Tstep_Q.T4           ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Rise       ; regn:reg_IR|data[10] ;
; Done        ; regn:reg_IR|data[10] ; 3.500 ; 3.500 ; Fall       ; regn:reg_IR|data[10] ;
+-------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 10141    ; 0        ; 0        ; 0        ;
; regn:reg_IR|data[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T4           ; Clock                ; 7815     ; 143      ; 0        ; 0        ;
; Clock                ; regn:reg_IR|data[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 78       ; 0        ; 24415    ; 0        ;
; regn:reg_IR|data[10] ; Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 7        ; 7        ; 22401    ; 109      ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; Clock                ; Clock                ; 10141    ; 0        ; 0        ; 0        ;
; regn:reg_IR|data[10] ; Clock                ; 115      ; 3        ; 0        ; 0        ;
; Tstep_Q.T4           ; Clock                ; 7815     ; 143      ; 0        ; 0        ;
; Clock                ; regn:reg_IR|data[10] ; 12       ; 0        ; 0        ; 0        ;
; regn:reg_IR|data[10] ; regn:reg_IR|data[10] ; 6        ; 6        ; 0        ; 0        ;
; Clock                ; Tstep_Q.T4           ; 78       ; 0        ; 24415    ; 0        ;
; regn:reg_IR|data[10] ; Tstep_Q.T4           ; 2        ; 2        ; 0        ; 0        ;
; Tstep_Q.T4           ; Tstep_Q.T4           ; 7        ; 7        ; 22401    ; 109      ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|data[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; Clock      ; regn:reg_IR|data[10] ; 63       ; 0        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 97    ; 97   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct 13 02:48:02 2022
Info: Command: quartus_sta Pratica2 -c Pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 27 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name Tstep_Q.T4 Tstep_Q.T4
    Info (332105): create_clock -period 1.000 -name regn:reg_IR|data[10] regn:reg_IR|data[10]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.342      -167.380 Tstep_Q.T4 
    Info (332119):   -10.156     -1165.296 Clock 
    Info (332119):    -2.556       -12.313 regn:reg_IR|data[10] 
Info (332146): Worst-case hold slack is -3.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.344       -47.933 Tstep_Q.T4 
    Info (332119):    -2.860       -12.421 regn:reg_IR|data[10] 
    Info (332119):    -2.484        -6.310 Clock 
Info (332146): Worst-case recovery slack is -3.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.375       -17.426 regn:reg_IR|data[10] 
Info (332146): Worst-case removal slack is 1.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.414         0.000 regn:reg_IR|data[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):    -1.278       -89.460 Tstep_Q.T4 
    Info (332119):     0.500         0.000 regn:reg_IR|data[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.001       -78.383 Tstep_Q.T4 
    Info (332119):    -4.584      -528.501 Clock 
    Info (332119):    -0.572        -1.378 regn:reg_IR|data[10] 
Info (332146): Worst-case hold slack is -1.869
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.869       -28.394 Tstep_Q.T4 
    Info (332119):    -1.609        -7.534 regn:reg_IR|data[10] 
    Info (332119):    -1.419       -11.401 Clock 
Info (332146): Worst-case recovery slack is -0.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.938        -3.747 regn:reg_IR|data[10] 
Info (332146): Worst-case removal slack is 0.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.590         0.000 regn:reg_IR|data[10] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -387.610 Clock 
    Info (332119):    -0.322       -22.540 Tstep_Q.T4 
    Info (332119):     0.500         0.000 regn:reg_IR|data[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Thu Oct 13 02:48:03 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


