#ifndef INCLUDED_CYFITTERIAR_INC
#define INCLUDED_CYFITTERIAR_INC
    INCLUDE cydeviceiar_trm.inc

/* ERed */
ERed__0__DR EQU CYREG_GPIO_PRT0_DR
ERed__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
ERed__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
ERed__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
ERed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
ERed__0__HSIOM_MASK EQU 0x000F0000
ERed__0__HSIOM_SHIFT EQU 16
ERed__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
ERed__0__INTR EQU CYREG_GPIO_PRT0_INTR
ERed__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
ERed__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
ERed__0__MASK EQU 0x10
ERed__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
ERed__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
ERed__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
ERed__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
ERed__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
ERed__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
ERed__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
ERed__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
ERed__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
ERed__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
ERed__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
ERed__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
ERed__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
ERed__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
ERed__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
ERed__0__PC EQU CYREG_GPIO_PRT0_PC
ERed__0__PC2 EQU CYREG_GPIO_PRT0_PC2
ERed__0__PORT EQU 0
ERed__0__PS EQU CYREG_GPIO_PRT0_PS
ERed__0__SHIFT EQU 4
ERed__DR EQU CYREG_GPIO_PRT0_DR
ERed__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
ERed__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
ERed__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
ERed__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
ERed__INTR EQU CYREG_GPIO_PRT0_INTR
ERed__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
ERed__INTSTAT EQU CYREG_GPIO_PRT0_INTR
ERed__MASK EQU 0x10
ERed__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
ERed__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
ERed__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
ERed__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
ERed__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
ERed__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
ERed__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
ERed__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
ERed__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
ERed__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
ERed__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
ERed__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
ERed__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
ERed__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
ERed__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
ERed__PC EQU CYREG_GPIO_PRT0_PC
ERed__PC2 EQU CYREG_GPIO_PRT0_PC2
ERed__PORT EQU 0
ERed__PS EQU CYREG_GPIO_PRT0_PS
ERed__SHIFT EQU 4

/* NRed */
NRed__0__DR EQU CYREG_GPIO_PRT1_DR
NRed__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NRed__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NRed__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NRed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NRed__0__HSIOM_MASK EQU 0x000F0000
NRed__0__HSIOM_SHIFT EQU 16
NRed__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NRed__0__INTR EQU CYREG_GPIO_PRT1_INTR
NRed__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NRed__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NRed__0__MASK EQU 0x10
NRed__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NRed__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NRed__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NRed__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NRed__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NRed__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NRed__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NRed__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NRed__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NRed__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NRed__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NRed__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NRed__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NRed__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NRed__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NRed__0__PC EQU CYREG_GPIO_PRT1_PC
NRed__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NRed__0__PORT EQU 1
NRed__0__PS EQU CYREG_GPIO_PRT1_PS
NRed__0__SHIFT EQU 4
NRed__DR EQU CYREG_GPIO_PRT1_DR
NRed__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NRed__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NRed__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NRed__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NRed__INTR EQU CYREG_GPIO_PRT1_INTR
NRed__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NRed__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NRed__MASK EQU 0x10
NRed__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NRed__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NRed__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NRed__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NRed__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NRed__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NRed__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NRed__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NRed__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NRed__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NRed__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NRed__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NRed__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NRed__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NRed__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NRed__PC EQU CYREG_GPIO_PRT1_PC
NRed__PC2 EQU CYREG_GPIO_PRT1_PC2
NRed__PORT EQU 1
NRed__PS EQU CYREG_GPIO_PRT1_PS
NRed__SHIFT EQU 4

/* SRed */
SRed__0__DR EQU CYREG_GPIO_PRT2_DR
SRed__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SRed__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SRed__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SRed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
SRed__0__HSIOM_MASK EQU 0x00000F00
SRed__0__HSIOM_SHIFT EQU 8
SRed__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SRed__0__INTR EQU CYREG_GPIO_PRT2_INTR
SRed__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SRed__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SRed__0__MASK EQU 0x04
SRed__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SRed__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SRed__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SRed__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SRed__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SRed__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SRed__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SRed__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SRed__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SRed__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SRed__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SRed__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SRed__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SRed__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SRed__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SRed__0__PC EQU CYREG_GPIO_PRT2_PC
SRed__0__PC2 EQU CYREG_GPIO_PRT2_PC2
SRed__0__PORT EQU 2
SRed__0__PS EQU CYREG_GPIO_PRT2_PS
SRed__0__SHIFT EQU 2
SRed__DR EQU CYREG_GPIO_PRT2_DR
SRed__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SRed__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SRed__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SRed__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SRed__INTR EQU CYREG_GPIO_PRT2_INTR
SRed__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SRed__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SRed__MASK EQU 0x04
SRed__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SRed__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SRed__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SRed__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SRed__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SRed__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SRed__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SRed__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SRed__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SRed__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SRed__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SRed__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SRed__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SRed__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SRed__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SRed__PC EQU CYREG_GPIO_PRT2_PC
SRed__PC2 EQU CYREG_GPIO_PRT2_PC2
SRed__PORT EQU 2
SRed__PS EQU CYREG_GPIO_PRT2_PS
SRed__SHIFT EQU 2

/* WRed */
WRed__0__DR EQU CYREG_GPIO_PRT2_DR
WRed__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WRed__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WRed__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WRed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
WRed__0__HSIOM_MASK EQU 0x00F00000
WRed__0__HSIOM_SHIFT EQU 20
WRed__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WRed__0__INTR EQU CYREG_GPIO_PRT2_INTR
WRed__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WRed__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WRed__0__MASK EQU 0x20
WRed__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WRed__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WRed__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WRed__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WRed__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WRed__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WRed__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WRed__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WRed__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WRed__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WRed__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WRed__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WRed__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WRed__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WRed__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WRed__0__PC EQU CYREG_GPIO_PRT2_PC
WRed__0__PC2 EQU CYREG_GPIO_PRT2_PC2
WRed__0__PORT EQU 2
WRed__0__PS EQU CYREG_GPIO_PRT2_PS
WRed__0__SHIFT EQU 5
WRed__DR EQU CYREG_GPIO_PRT2_DR
WRed__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WRed__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WRed__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WRed__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WRed__INTR EQU CYREG_GPIO_PRT2_INTR
WRed__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WRed__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WRed__MASK EQU 0x20
WRed__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WRed__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WRed__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WRed__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WRed__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WRed__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WRed__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WRed__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WRed__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WRed__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WRed__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WRed__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WRed__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WRed__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WRed__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WRed__PC EQU CYREG_GPIO_PRT2_PC
WRed__PC2 EQU CYREG_GPIO_PRT2_PC2
WRed__PORT EQU 2
WRed__PS EQU CYREG_GPIO_PRT2_PS
WRed__SHIFT EQU 5

/* NARed */
NARed__0__DR EQU CYREG_GPIO_PRT1_DR
NARed__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NARed__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NARed__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NARed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NARed__0__HSIOM_MASK EQU 0x000000F0
NARed__0__HSIOM_SHIFT EQU 4
NARed__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NARed__0__INTR EQU CYREG_GPIO_PRT1_INTR
NARed__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NARed__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NARed__0__MASK EQU 0x02
NARed__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NARed__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NARed__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NARed__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NARed__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NARed__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NARed__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NARed__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NARed__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NARed__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NARed__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NARed__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NARed__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NARed__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NARed__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NARed__0__PC EQU CYREG_GPIO_PRT1_PC
NARed__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NARed__0__PORT EQU 1
NARed__0__PS EQU CYREG_GPIO_PRT1_PS
NARed__0__SHIFT EQU 1
NARed__DR EQU CYREG_GPIO_PRT1_DR
NARed__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NARed__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NARed__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NARed__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NARed__INTR EQU CYREG_GPIO_PRT1_INTR
NARed__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NARed__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NARed__MASK EQU 0x02
NARed__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NARed__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NARed__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NARed__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NARed__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NARed__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NARed__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NARed__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NARed__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NARed__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NARed__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NARed__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NARed__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NARed__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NARed__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NARed__PC EQU CYREG_GPIO_PRT1_PC
NARed__PC2 EQU CYREG_GPIO_PRT1_PC2
NARed__PORT EQU 1
NARed__PS EQU CYREG_GPIO_PRT1_PS
NARed__SHIFT EQU 1

/* SARed */
SARed__0__DR EQU CYREG_GPIO_PRT1_DR
SARed__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
SARed__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
SARed__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
SARed__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
SARed__0__HSIOM_MASK EQU 0xF0000000
SARed__0__HSIOM_SHIFT EQU 28
SARed__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
SARed__0__INTR EQU CYREG_GPIO_PRT1_INTR
SARed__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
SARed__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
SARed__0__MASK EQU 0x80
SARed__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
SARed__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
SARed__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
SARed__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
SARed__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
SARed__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
SARed__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
SARed__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
SARed__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
SARed__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
SARed__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
SARed__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
SARed__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
SARed__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
SARed__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
SARed__0__PC EQU CYREG_GPIO_PRT1_PC
SARed__0__PC2 EQU CYREG_GPIO_PRT1_PC2
SARed__0__PORT EQU 1
SARed__0__PS EQU CYREG_GPIO_PRT1_PS
SARed__0__SHIFT EQU 7
SARed__DR EQU CYREG_GPIO_PRT1_DR
SARed__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
SARed__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
SARed__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
SARed__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
SARed__INTR EQU CYREG_GPIO_PRT1_INTR
SARed__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
SARed__INTSTAT EQU CYREG_GPIO_PRT1_INTR
SARed__MASK EQU 0x80
SARed__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
SARed__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
SARed__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
SARed__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
SARed__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
SARed__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
SARed__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
SARed__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
SARed__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
SARed__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
SARed__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
SARed__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
SARed__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
SARed__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
SARed__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
SARed__PC EQU CYREG_GPIO_PRT1_PC
SARed__PC2 EQU CYREG_GPIO_PRT1_PC2
SARed__PORT EQU 1
SARed__PS EQU CYREG_GPIO_PRT1_PS
SARed__SHIFT EQU 7

/* EGreen */
EGreen__0__DR EQU CYREG_GPIO_PRT0_DR
EGreen__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
EGreen__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
EGreen__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
EGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
EGreen__0__HSIOM_MASK EQU 0x0000F000
EGreen__0__HSIOM_SHIFT EQU 12
EGreen__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
EGreen__0__INTR EQU CYREG_GPIO_PRT0_INTR
EGreen__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
EGreen__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
EGreen__0__MASK EQU 0x08
EGreen__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
EGreen__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
EGreen__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
EGreen__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
EGreen__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
EGreen__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
EGreen__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
EGreen__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
EGreen__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
EGreen__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
EGreen__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
EGreen__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
EGreen__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
EGreen__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
EGreen__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
EGreen__0__PC EQU CYREG_GPIO_PRT0_PC
EGreen__0__PC2 EQU CYREG_GPIO_PRT0_PC2
EGreen__0__PORT EQU 0
EGreen__0__PS EQU CYREG_GPIO_PRT0_PS
EGreen__0__SHIFT EQU 3
EGreen__DR EQU CYREG_GPIO_PRT0_DR
EGreen__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
EGreen__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
EGreen__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
EGreen__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
EGreen__INTR EQU CYREG_GPIO_PRT0_INTR
EGreen__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
EGreen__INTSTAT EQU CYREG_GPIO_PRT0_INTR
EGreen__MASK EQU 0x08
EGreen__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
EGreen__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
EGreen__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
EGreen__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
EGreen__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
EGreen__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
EGreen__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
EGreen__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
EGreen__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
EGreen__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
EGreen__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
EGreen__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
EGreen__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
EGreen__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
EGreen__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
EGreen__PC EQU CYREG_GPIO_PRT0_PC
EGreen__PC2 EQU CYREG_GPIO_PRT0_PC2
EGreen__PORT EQU 0
EGreen__PS EQU CYREG_GPIO_PRT0_PS
EGreen__SHIFT EQU 3

/* NGreen */
NGreen__0__DR EQU CYREG_GPIO_PRT1_DR
NGreen__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NGreen__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NGreen__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NGreen__0__HSIOM_MASK EQU 0x0000F000
NGreen__0__HSIOM_SHIFT EQU 12
NGreen__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NGreen__0__INTR EQU CYREG_GPIO_PRT1_INTR
NGreen__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NGreen__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NGreen__0__MASK EQU 0x08
NGreen__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NGreen__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NGreen__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NGreen__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NGreen__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NGreen__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NGreen__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NGreen__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NGreen__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NGreen__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NGreen__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NGreen__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NGreen__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NGreen__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NGreen__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NGreen__0__PC EQU CYREG_GPIO_PRT1_PC
NGreen__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NGreen__0__PORT EQU 1
NGreen__0__PS EQU CYREG_GPIO_PRT1_PS
NGreen__0__SHIFT EQU 3
NGreen__DR EQU CYREG_GPIO_PRT1_DR
NGreen__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NGreen__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NGreen__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NGreen__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NGreen__INTR EQU CYREG_GPIO_PRT1_INTR
NGreen__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NGreen__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NGreen__MASK EQU 0x08
NGreen__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NGreen__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NGreen__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NGreen__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NGreen__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NGreen__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NGreen__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NGreen__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NGreen__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NGreen__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NGreen__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NGreen__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NGreen__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NGreen__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NGreen__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NGreen__PC EQU CYREG_GPIO_PRT1_PC
NGreen__PC2 EQU CYREG_GPIO_PRT1_PC2
NGreen__PORT EQU 1
NGreen__PS EQU CYREG_GPIO_PRT1_PS
NGreen__SHIFT EQU 3

/* SGreen */
SGreen__0__DR EQU CYREG_GPIO_PRT2_DR
SGreen__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SGreen__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SGreen__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
SGreen__0__HSIOM_MASK EQU 0x000000F0
SGreen__0__HSIOM_SHIFT EQU 4
SGreen__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SGreen__0__INTR EQU CYREG_GPIO_PRT2_INTR
SGreen__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SGreen__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SGreen__0__MASK EQU 0x02
SGreen__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SGreen__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SGreen__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SGreen__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SGreen__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SGreen__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SGreen__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SGreen__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SGreen__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SGreen__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SGreen__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SGreen__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SGreen__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SGreen__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SGreen__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SGreen__0__PC EQU CYREG_GPIO_PRT2_PC
SGreen__0__PC2 EQU CYREG_GPIO_PRT2_PC2
SGreen__0__PORT EQU 2
SGreen__0__PS EQU CYREG_GPIO_PRT2_PS
SGreen__0__SHIFT EQU 1
SGreen__DR EQU CYREG_GPIO_PRT2_DR
SGreen__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SGreen__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SGreen__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SGreen__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SGreen__INTR EQU CYREG_GPIO_PRT2_INTR
SGreen__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SGreen__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SGreen__MASK EQU 0x02
SGreen__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SGreen__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SGreen__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SGreen__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SGreen__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SGreen__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SGreen__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SGreen__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SGreen__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SGreen__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SGreen__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SGreen__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SGreen__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SGreen__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SGreen__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SGreen__PC EQU CYREG_GPIO_PRT2_PC
SGreen__PC2 EQU CYREG_GPIO_PRT2_PC2
SGreen__PORT EQU 2
SGreen__PS EQU CYREG_GPIO_PRT2_PS
SGreen__SHIFT EQU 1

/* WGreen */
WGreen__0__DR EQU CYREG_GPIO_PRT2_DR
WGreen__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WGreen__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WGreen__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
WGreen__0__HSIOM_MASK EQU 0x000F0000
WGreen__0__HSIOM_SHIFT EQU 16
WGreen__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WGreen__0__INTR EQU CYREG_GPIO_PRT2_INTR
WGreen__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WGreen__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WGreen__0__MASK EQU 0x10
WGreen__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WGreen__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WGreen__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WGreen__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WGreen__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WGreen__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WGreen__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WGreen__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WGreen__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WGreen__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WGreen__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WGreen__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WGreen__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WGreen__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WGreen__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WGreen__0__PC EQU CYREG_GPIO_PRT2_PC
WGreen__0__PC2 EQU CYREG_GPIO_PRT2_PC2
WGreen__0__PORT EQU 2
WGreen__0__PS EQU CYREG_GPIO_PRT2_PS
WGreen__0__SHIFT EQU 4
WGreen__DR EQU CYREG_GPIO_PRT2_DR
WGreen__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WGreen__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WGreen__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WGreen__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WGreen__INTR EQU CYREG_GPIO_PRT2_INTR
WGreen__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WGreen__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WGreen__MASK EQU 0x10
WGreen__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WGreen__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WGreen__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WGreen__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WGreen__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WGreen__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WGreen__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WGreen__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WGreen__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WGreen__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WGreen__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WGreen__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WGreen__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WGreen__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WGreen__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WGreen__PC EQU CYREG_GPIO_PRT2_PC
WGreen__PC2 EQU CYREG_GPIO_PRT2_PC2
WGreen__PORT EQU 2
WGreen__PS EQU CYREG_GPIO_PRT2_PS
WGreen__SHIFT EQU 4

/* ESensor */
ESensor__0__DR EQU CYREG_GPIO_PRT0_DR
ESensor__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
ESensor__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
ESensor__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
ESensor__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
ESensor__0__HSIOM_MASK EQU 0x000000F0
ESensor__0__HSIOM_SHIFT EQU 4
ESensor__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
ESensor__0__INTR EQU CYREG_GPIO_PRT0_INTR
ESensor__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
ESensor__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
ESensor__0__MASK EQU 0x02
ESensor__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
ESensor__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
ESensor__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
ESensor__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
ESensor__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
ESensor__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
ESensor__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
ESensor__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
ESensor__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
ESensor__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
ESensor__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
ESensor__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
ESensor__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
ESensor__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
ESensor__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
ESensor__0__PC EQU CYREG_GPIO_PRT0_PC
ESensor__0__PC2 EQU CYREG_GPIO_PRT0_PC2
ESensor__0__PORT EQU 0
ESensor__0__PS EQU CYREG_GPIO_PRT0_PS
ESensor__0__SHIFT EQU 1
ESensor__DR EQU CYREG_GPIO_PRT0_DR
ESensor__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
ESensor__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
ESensor__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
ESensor__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
ESensor__INTR EQU CYREG_GPIO_PRT0_INTR
ESensor__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
ESensor__INTSTAT EQU CYREG_GPIO_PRT0_INTR
ESensor__MASK EQU 0x02
ESensor__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
ESensor__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
ESensor__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
ESensor__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
ESensor__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
ESensor__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
ESensor__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
ESensor__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
ESensor__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
ESensor__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
ESensor__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
ESensor__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
ESensor__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
ESensor__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
ESensor__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
ESensor__PC EQU CYREG_GPIO_PRT0_PC
ESensor__PC2 EQU CYREG_GPIO_PRT0_PC2
ESensor__PORT EQU 0
ESensor__PS EQU CYREG_GPIO_PRT0_PS
ESensor__SHIFT EQU 1

/* EYellow */
EYellow__0__DR EQU CYREG_GPIO_PRT0_DR
EYellow__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
EYellow__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
EYellow__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
EYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
EYellow__0__HSIOM_MASK EQU 0x00F00000
EYellow__0__HSIOM_SHIFT EQU 20
EYellow__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
EYellow__0__INTR EQU CYREG_GPIO_PRT0_INTR
EYellow__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
EYellow__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
EYellow__0__MASK EQU 0x20
EYellow__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
EYellow__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
EYellow__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
EYellow__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
EYellow__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
EYellow__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
EYellow__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
EYellow__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
EYellow__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
EYellow__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
EYellow__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
EYellow__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
EYellow__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
EYellow__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
EYellow__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
EYellow__0__PC EQU CYREG_GPIO_PRT0_PC
EYellow__0__PC2 EQU CYREG_GPIO_PRT0_PC2
EYellow__0__PORT EQU 0
EYellow__0__PS EQU CYREG_GPIO_PRT0_PS
EYellow__0__SHIFT EQU 5
EYellow__DR EQU CYREG_GPIO_PRT0_DR
EYellow__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
EYellow__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
EYellow__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
EYellow__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
EYellow__INTR EQU CYREG_GPIO_PRT0_INTR
EYellow__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
EYellow__INTSTAT EQU CYREG_GPIO_PRT0_INTR
EYellow__MASK EQU 0x20
EYellow__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
EYellow__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
EYellow__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
EYellow__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
EYellow__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
EYellow__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
EYellow__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
EYellow__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
EYellow__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
EYellow__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
EYellow__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
EYellow__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
EYellow__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
EYellow__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
EYellow__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
EYellow__PC EQU CYREG_GPIO_PRT0_PC
EYellow__PC2 EQU CYREG_GPIO_PRT0_PC2
EYellow__PORT EQU 0
EYellow__PS EQU CYREG_GPIO_PRT0_PS
EYellow__SHIFT EQU 5

/* NAGreen */
NAGreen__0__DR EQU CYREG_GPIO_PRT1_DR
NAGreen__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NAGreen__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NAGreen__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NAGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NAGreen__0__HSIOM_MASK EQU 0x0000000F
NAGreen__0__HSIOM_SHIFT EQU 0
NAGreen__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAGreen__0__INTR EQU CYREG_GPIO_PRT1_INTR
NAGreen__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAGreen__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NAGreen__0__MASK EQU 0x01
NAGreen__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NAGreen__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NAGreen__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NAGreen__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NAGreen__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NAGreen__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NAGreen__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NAGreen__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NAGreen__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NAGreen__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NAGreen__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NAGreen__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NAGreen__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NAGreen__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NAGreen__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NAGreen__0__PC EQU CYREG_GPIO_PRT1_PC
NAGreen__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NAGreen__0__PORT EQU 1
NAGreen__0__PS EQU CYREG_GPIO_PRT1_PS
NAGreen__0__SHIFT EQU 0
NAGreen__DR EQU CYREG_GPIO_PRT1_DR
NAGreen__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NAGreen__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NAGreen__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NAGreen__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAGreen__INTR EQU CYREG_GPIO_PRT1_INTR
NAGreen__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAGreen__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NAGreen__MASK EQU 0x01
NAGreen__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NAGreen__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NAGreen__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NAGreen__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NAGreen__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NAGreen__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NAGreen__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NAGreen__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NAGreen__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NAGreen__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NAGreen__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NAGreen__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NAGreen__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NAGreen__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NAGreen__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NAGreen__PC EQU CYREG_GPIO_PRT1_PC
NAGreen__PC2 EQU CYREG_GPIO_PRT1_PC2
NAGreen__PORT EQU 1
NAGreen__PS EQU CYREG_GPIO_PRT1_PS
NAGreen__SHIFT EQU 0

/* NYellow */
NYellow__0__DR EQU CYREG_GPIO_PRT1_DR
NYellow__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NYellow__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NYellow__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NYellow__0__HSIOM_MASK EQU 0x00F00000
NYellow__0__HSIOM_SHIFT EQU 20
NYellow__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NYellow__0__INTR EQU CYREG_GPIO_PRT1_INTR
NYellow__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NYellow__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NYellow__0__MASK EQU 0x20
NYellow__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NYellow__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NYellow__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NYellow__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NYellow__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NYellow__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NYellow__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NYellow__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NYellow__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NYellow__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NYellow__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NYellow__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NYellow__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NYellow__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NYellow__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NYellow__0__PC EQU CYREG_GPIO_PRT1_PC
NYellow__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NYellow__0__PORT EQU 1
NYellow__0__PS EQU CYREG_GPIO_PRT1_PS
NYellow__0__SHIFT EQU 5
NYellow__DR EQU CYREG_GPIO_PRT1_DR
NYellow__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NYellow__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NYellow__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NYellow__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NYellow__INTR EQU CYREG_GPIO_PRT1_INTR
NYellow__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NYellow__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NYellow__MASK EQU 0x20
NYellow__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NYellow__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NYellow__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NYellow__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NYellow__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NYellow__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NYellow__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NYellow__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NYellow__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NYellow__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NYellow__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NYellow__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NYellow__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NYellow__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NYellow__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NYellow__PC EQU CYREG_GPIO_PRT1_PC
NYellow__PC2 EQU CYREG_GPIO_PRT1_PC2
NYellow__PORT EQU 1
NYellow__PS EQU CYREG_GPIO_PRT1_PS
NYellow__SHIFT EQU 5

/* SAGreen */
SAGreen__0__DR EQU CYREG_GPIO_PRT1_DR
SAGreen__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
SAGreen__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
SAGreen__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
SAGreen__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
SAGreen__0__HSIOM_MASK EQU 0x0F000000
SAGreen__0__HSIOM_SHIFT EQU 24
SAGreen__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
SAGreen__0__INTR EQU CYREG_GPIO_PRT1_INTR
SAGreen__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
SAGreen__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
SAGreen__0__MASK EQU 0x40
SAGreen__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
SAGreen__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
SAGreen__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
SAGreen__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
SAGreen__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
SAGreen__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
SAGreen__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
SAGreen__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
SAGreen__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
SAGreen__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
SAGreen__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
SAGreen__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
SAGreen__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
SAGreen__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
SAGreen__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
SAGreen__0__PC EQU CYREG_GPIO_PRT1_PC
SAGreen__0__PC2 EQU CYREG_GPIO_PRT1_PC2
SAGreen__0__PORT EQU 1
SAGreen__0__PS EQU CYREG_GPIO_PRT1_PS
SAGreen__0__SHIFT EQU 6
SAGreen__DR EQU CYREG_GPIO_PRT1_DR
SAGreen__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
SAGreen__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
SAGreen__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
SAGreen__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
SAGreen__INTR EQU CYREG_GPIO_PRT1_INTR
SAGreen__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
SAGreen__INTSTAT EQU CYREG_GPIO_PRT1_INTR
SAGreen__MASK EQU 0x40
SAGreen__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
SAGreen__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
SAGreen__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
SAGreen__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
SAGreen__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
SAGreen__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
SAGreen__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
SAGreen__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
SAGreen__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
SAGreen__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
SAGreen__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
SAGreen__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
SAGreen__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
SAGreen__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
SAGreen__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
SAGreen__PC EQU CYREG_GPIO_PRT1_PC
SAGreen__PC2 EQU CYREG_GPIO_PRT1_PC2
SAGreen__PORT EQU 1
SAGreen__PS EQU CYREG_GPIO_PRT1_PS
SAGreen__SHIFT EQU 6

/* SYellow */
SYellow__0__DR EQU CYREG_GPIO_PRT2_DR
SYellow__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SYellow__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SYellow__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
SYellow__0__HSIOM_MASK EQU 0x0000F000
SYellow__0__HSIOM_SHIFT EQU 12
SYellow__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SYellow__0__INTR EQU CYREG_GPIO_PRT2_INTR
SYellow__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SYellow__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SYellow__0__MASK EQU 0x08
SYellow__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SYellow__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SYellow__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SYellow__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SYellow__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SYellow__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SYellow__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SYellow__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SYellow__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SYellow__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SYellow__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SYellow__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SYellow__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SYellow__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SYellow__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SYellow__0__PC EQU CYREG_GPIO_PRT2_PC
SYellow__0__PC2 EQU CYREG_GPIO_PRT2_PC2
SYellow__0__PORT EQU 2
SYellow__0__PS EQU CYREG_GPIO_PRT2_PS
SYellow__0__SHIFT EQU 3
SYellow__DR EQU CYREG_GPIO_PRT2_DR
SYellow__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SYellow__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SYellow__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SYellow__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SYellow__INTR EQU CYREG_GPIO_PRT2_INTR
SYellow__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SYellow__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SYellow__MASK EQU 0x08
SYellow__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SYellow__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SYellow__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SYellow__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SYellow__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SYellow__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SYellow__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SYellow__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SYellow__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SYellow__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SYellow__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SYellow__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SYellow__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SYellow__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SYellow__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SYellow__PC EQU CYREG_GPIO_PRT2_PC
SYellow__PC2 EQU CYREG_GPIO_PRT2_PC2
SYellow__PORT EQU 2
SYellow__PS EQU CYREG_GPIO_PRT2_PS
SYellow__SHIFT EQU 3

/* TLCMode */
TLCMode__0__DR EQU CYREG_GPIO_PRT0_DR
TLCMode__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
TLCMode__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
TLCMode__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
TLCMode__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
TLCMode__0__HSIOM_MASK EQU 0x00000F00
TLCMode__0__HSIOM_SHIFT EQU 8
TLCMode__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
TLCMode__0__INTR EQU CYREG_GPIO_PRT0_INTR
TLCMode__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
TLCMode__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
TLCMode__0__MASK EQU 0x04
TLCMode__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
TLCMode__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
TLCMode__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
TLCMode__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
TLCMode__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
TLCMode__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
TLCMode__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
TLCMode__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
TLCMode__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
TLCMode__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
TLCMode__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
TLCMode__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
TLCMode__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
TLCMode__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
TLCMode__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
TLCMode__0__PC EQU CYREG_GPIO_PRT0_PC
TLCMode__0__PC2 EQU CYREG_GPIO_PRT0_PC2
TLCMode__0__PORT EQU 0
TLCMode__0__PS EQU CYREG_GPIO_PRT0_PS
TLCMode__0__SHIFT EQU 2
TLCMode__DR EQU CYREG_GPIO_PRT0_DR
TLCMode__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
TLCMode__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
TLCMode__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
TLCMode__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
TLCMode__INTR EQU CYREG_GPIO_PRT0_INTR
TLCMode__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
TLCMode__INTSTAT EQU CYREG_GPIO_PRT0_INTR
TLCMode__MASK EQU 0x04
TLCMode__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
TLCMode__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
TLCMode__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
TLCMode__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
TLCMode__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
TLCMode__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
TLCMode__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
TLCMode__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
TLCMode__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
TLCMode__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
TLCMode__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
TLCMode__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
TLCMode__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
TLCMode__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
TLCMode__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
TLCMode__PC EQU CYREG_GPIO_PRT0_PC
TLCMode__PC2 EQU CYREG_GPIO_PRT0_PC2
TLCMode__PORT EQU 0
TLCMode__PS EQU CYREG_GPIO_PRT0_PS
TLCMode__SHIFT EQU 2

/* WYellow */
WYellow__0__DR EQU CYREG_GPIO_PRT2_DR
WYellow__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WYellow__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WYellow__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
WYellow__0__HSIOM_MASK EQU 0x0F000000
WYellow__0__HSIOM_SHIFT EQU 24
WYellow__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WYellow__0__INTR EQU CYREG_GPIO_PRT2_INTR
WYellow__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WYellow__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WYellow__0__MASK EQU 0x40
WYellow__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WYellow__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WYellow__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WYellow__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WYellow__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WYellow__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WYellow__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WYellow__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WYellow__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WYellow__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WYellow__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WYellow__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WYellow__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WYellow__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WYellow__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WYellow__0__PC EQU CYREG_GPIO_PRT2_PC
WYellow__0__PC2 EQU CYREG_GPIO_PRT2_PC2
WYellow__0__PORT EQU 2
WYellow__0__PS EQU CYREG_GPIO_PRT2_PS
WYellow__0__SHIFT EQU 6
WYellow__DR EQU CYREG_GPIO_PRT2_DR
WYellow__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
WYellow__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
WYellow__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
WYellow__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
WYellow__INTR EQU CYREG_GPIO_PRT2_INTR
WYellow__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
WYellow__INTSTAT EQU CYREG_GPIO_PRT2_INTR
WYellow__MASK EQU 0x40
WYellow__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
WYellow__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
WYellow__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
WYellow__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
WYellow__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
WYellow__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
WYellow__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
WYellow__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
WYellow__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
WYellow__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
WYellow__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
WYellow__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
WYellow__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
WYellow__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
WYellow__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
WYellow__PC EQU CYREG_GPIO_PRT2_PC
WYellow__PC2 EQU CYREG_GPIO_PRT2_PC2
WYellow__PORT EQU 2
WYellow__PS EQU CYREG_GPIO_PRT2_PS
WYellow__SHIFT EQU 6

/* NASensor */
NASensor__0__DR EQU CYREG_GPIO_PRT0_DR
NASensor__0__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
NASensor__0__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
NASensor__0__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
NASensor__0__HSIOM EQU CYREG_HSIOM_PORT_SEL0
NASensor__0__HSIOM_MASK EQU 0x0000000F
NASensor__0__HSIOM_SHIFT EQU 0
NASensor__0__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
NASensor__0__INTR EQU CYREG_GPIO_PRT0_INTR
NASensor__0__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
NASensor__0__INTSTAT EQU CYREG_GPIO_PRT0_INTR
NASensor__0__MASK EQU 0x01
NASensor__0__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
NASensor__0__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
NASensor__0__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
NASensor__0__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
NASensor__0__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
NASensor__0__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
NASensor__0__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
NASensor__0__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
NASensor__0__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
NASensor__0__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
NASensor__0__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
NASensor__0__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
NASensor__0__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
NASensor__0__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
NASensor__0__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
NASensor__0__PC EQU CYREG_GPIO_PRT0_PC
NASensor__0__PC2 EQU CYREG_GPIO_PRT0_PC2
NASensor__0__PORT EQU 0
NASensor__0__PS EQU CYREG_GPIO_PRT0_PS
NASensor__0__SHIFT EQU 0
NASensor__DR EQU CYREG_GPIO_PRT0_DR
NASensor__DR_CLR EQU CYREG_GPIO_PRT0_DR_CLR
NASensor__DR_INV EQU CYREG_GPIO_PRT0_DR_INV
NASensor__DR_SET EQU CYREG_GPIO_PRT0_DR_SET
NASensor__INTCFG EQU CYREG_GPIO_PRT0_INTR_CFG
NASensor__INTR EQU CYREG_GPIO_PRT0_INTR
NASensor__INTR_CFG EQU CYREG_GPIO_PRT0_INTR_CFG
NASensor__INTSTAT EQU CYREG_GPIO_PRT0_INTR
NASensor__MASK EQU 0x01
NASensor__PA__CFG0 EQU CYREG_UDB_PA0_CFG0
NASensor__PA__CFG1 EQU CYREG_UDB_PA0_CFG1
NASensor__PA__CFG10 EQU CYREG_UDB_PA0_CFG10
NASensor__PA__CFG11 EQU CYREG_UDB_PA0_CFG11
NASensor__PA__CFG12 EQU CYREG_UDB_PA0_CFG12
NASensor__PA__CFG13 EQU CYREG_UDB_PA0_CFG13
NASensor__PA__CFG14 EQU CYREG_UDB_PA0_CFG14
NASensor__PA__CFG2 EQU CYREG_UDB_PA0_CFG2
NASensor__PA__CFG3 EQU CYREG_UDB_PA0_CFG3
NASensor__PA__CFG4 EQU CYREG_UDB_PA0_CFG4
NASensor__PA__CFG5 EQU CYREG_UDB_PA0_CFG5
NASensor__PA__CFG6 EQU CYREG_UDB_PA0_CFG6
NASensor__PA__CFG7 EQU CYREG_UDB_PA0_CFG7
NASensor__PA__CFG8 EQU CYREG_UDB_PA0_CFG8
NASensor__PA__CFG9 EQU CYREG_UDB_PA0_CFG9
NASensor__PC EQU CYREG_GPIO_PRT0_PC
NASensor__PC2 EQU CYREG_GPIO_PRT0_PC2
NASensor__PORT EQU 0
NASensor__PS EQU CYREG_GPIO_PRT0_PS
NASensor__SHIFT EQU 0

/* NAYellow */
NAYellow__0__DR EQU CYREG_GPIO_PRT1_DR
NAYellow__0__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NAYellow__0__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NAYellow__0__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NAYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL1
NAYellow__0__HSIOM_MASK EQU 0x00000F00
NAYellow__0__HSIOM_SHIFT EQU 8
NAYellow__0__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAYellow__0__INTR EQU CYREG_GPIO_PRT1_INTR
NAYellow__0__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAYellow__0__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NAYellow__0__MASK EQU 0x04
NAYellow__0__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NAYellow__0__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NAYellow__0__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NAYellow__0__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NAYellow__0__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NAYellow__0__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NAYellow__0__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NAYellow__0__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NAYellow__0__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NAYellow__0__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NAYellow__0__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NAYellow__0__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NAYellow__0__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NAYellow__0__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NAYellow__0__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NAYellow__0__PC EQU CYREG_GPIO_PRT1_PC
NAYellow__0__PC2 EQU CYREG_GPIO_PRT1_PC2
NAYellow__0__PORT EQU 1
NAYellow__0__PS EQU CYREG_GPIO_PRT1_PS
NAYellow__0__SHIFT EQU 2
NAYellow__DR EQU CYREG_GPIO_PRT1_DR
NAYellow__DR_CLR EQU CYREG_GPIO_PRT1_DR_CLR
NAYellow__DR_INV EQU CYREG_GPIO_PRT1_DR_INV
NAYellow__DR_SET EQU CYREG_GPIO_PRT1_DR_SET
NAYellow__INTCFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAYellow__INTR EQU CYREG_GPIO_PRT1_INTR
NAYellow__INTR_CFG EQU CYREG_GPIO_PRT1_INTR_CFG
NAYellow__INTSTAT EQU CYREG_GPIO_PRT1_INTR
NAYellow__MASK EQU 0x04
NAYellow__PA__CFG0 EQU CYREG_UDB_PA1_CFG0
NAYellow__PA__CFG1 EQU CYREG_UDB_PA1_CFG1
NAYellow__PA__CFG10 EQU CYREG_UDB_PA1_CFG10
NAYellow__PA__CFG11 EQU CYREG_UDB_PA1_CFG11
NAYellow__PA__CFG12 EQU CYREG_UDB_PA1_CFG12
NAYellow__PA__CFG13 EQU CYREG_UDB_PA1_CFG13
NAYellow__PA__CFG14 EQU CYREG_UDB_PA1_CFG14
NAYellow__PA__CFG2 EQU CYREG_UDB_PA1_CFG2
NAYellow__PA__CFG3 EQU CYREG_UDB_PA1_CFG3
NAYellow__PA__CFG4 EQU CYREG_UDB_PA1_CFG4
NAYellow__PA__CFG5 EQU CYREG_UDB_PA1_CFG5
NAYellow__PA__CFG6 EQU CYREG_UDB_PA1_CFG6
NAYellow__PA__CFG7 EQU CYREG_UDB_PA1_CFG7
NAYellow__PA__CFG8 EQU CYREG_UDB_PA1_CFG8
NAYellow__PA__CFG9 EQU CYREG_UDB_PA1_CFG9
NAYellow__PC EQU CYREG_GPIO_PRT1_PC
NAYellow__PC2 EQU CYREG_GPIO_PRT1_PC2
NAYellow__PORT EQU 1
NAYellow__PS EQU CYREG_GPIO_PRT1_PS
NAYellow__SHIFT EQU 2

/* SAYellow */
SAYellow__0__DR EQU CYREG_GPIO_PRT2_DR
SAYellow__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SAYellow__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SAYellow__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SAYellow__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
SAYellow__0__HSIOM_MASK EQU 0x0000000F
SAYellow__0__HSIOM_SHIFT EQU 0
SAYellow__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SAYellow__0__INTR EQU CYREG_GPIO_PRT2_INTR
SAYellow__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SAYellow__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SAYellow__0__MASK EQU 0x01
SAYellow__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SAYellow__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SAYellow__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SAYellow__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SAYellow__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SAYellow__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SAYellow__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SAYellow__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SAYellow__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SAYellow__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SAYellow__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SAYellow__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SAYellow__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SAYellow__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SAYellow__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SAYellow__0__PC EQU CYREG_GPIO_PRT2_PC
SAYellow__0__PC2 EQU CYREG_GPIO_PRT2_PC2
SAYellow__0__PORT EQU 2
SAYellow__0__PS EQU CYREG_GPIO_PRT2_PS
SAYellow__0__SHIFT EQU 0
SAYellow__DR EQU CYREG_GPIO_PRT2_DR
SAYellow__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
SAYellow__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
SAYellow__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
SAYellow__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
SAYellow__INTR EQU CYREG_GPIO_PRT2_INTR
SAYellow__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
SAYellow__INTSTAT EQU CYREG_GPIO_PRT2_INTR
SAYellow__MASK EQU 0x01
SAYellow__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
SAYellow__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
SAYellow__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
SAYellow__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
SAYellow__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
SAYellow__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
SAYellow__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
SAYellow__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
SAYellow__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
SAYellow__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
SAYellow__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
SAYellow__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
SAYellow__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
SAYellow__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
SAYellow__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
SAYellow__PC EQU CYREG_GPIO_PRT2_PC
SAYellow__PC2 EQU CYREG_GPIO_PRT2_PC2
SAYellow__PORT EQU 2
SAYellow__PS EQU CYREG_GPIO_PRT2_PS
SAYellow__SHIFT EQU 0

/* Miscellaneous */
CYDEV_BCLK__HFCLK__HZ EQU 48000000
CYDEV_BCLK__HFCLK__KHZ EQU 48000
CYDEV_BCLK__HFCLK__MHZ EQU 48
CYDEV_BCLK__SYSCLK__HZ EQU 48000000
CYDEV_BCLK__SYSCLK__KHZ EQU 48000
CYDEV_BCLK__SYSCLK__MHZ EQU 48
CYDEV_CHIP_DIE_LEOPARD EQU 1
CYDEV_CHIP_DIE_PANTHER EQU 6
CYDEV_CHIP_DIE_PSOC4A EQU 3
CYDEV_CHIP_DIE_PSOC5LP EQU 5
CYDEV_CHIP_DIE_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_PSOC3 EQU 1
CYDEV_CHIP_FAMILY_PSOC4 EQU 2
CYDEV_CHIP_FAMILY_PSOC5 EQU 3
CYDEV_CHIP_FAMILY_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_USED EQU CYDEV_CHIP_FAMILY_PSOC4
CYDEV_CHIP_JTAG_ID EQU 0x0E34119E
CYDEV_CHIP_MEMBER_3A EQU 1
CYDEV_CHIP_MEMBER_4A EQU 3
CYDEV_CHIP_MEMBER_4D EQU 2
CYDEV_CHIP_MEMBER_4F EQU 4
CYDEV_CHIP_MEMBER_5A EQU 6
CYDEV_CHIP_MEMBER_5B EQU 5
CYDEV_CHIP_MEMBER_UNKNOWN EQU 0
CYDEV_CHIP_MEMBER_USED EQU CYDEV_CHIP_MEMBER_4F
CYDEV_CHIP_DIE_EXPECT EQU CYDEV_CHIP_MEMBER_USED
CYDEV_CHIP_DIE_ACTUAL EQU CYDEV_CHIP_DIE_EXPECT
CYDEV_CHIP_REV_LEOPARD_ES1 EQU 0
CYDEV_CHIP_REV_LEOPARD_ES2 EQU 1
CYDEV_CHIP_REV_LEOPARD_ES3 EQU 3
CYDEV_CHIP_REV_LEOPARD_PRODUCTION EQU 3
CYDEV_CHIP_REV_PANTHER_ES0 EQU 0
CYDEV_CHIP_REV_PANTHER_ES1 EQU 1
CYDEV_CHIP_REV_PANTHER_PRODUCTION EQU 1
CYDEV_CHIP_REV_PSOC4A_ES0 EQU 17
CYDEV_CHIP_REV_PSOC4A_PRODUCTION EQU 17
CYDEV_CHIP_REV_PSOC5LP_ES0 EQU 0
CYDEV_CHIP_REV_PSOC5LP_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_3A_ES1 EQU 0
CYDEV_CHIP_REVISION_3A_ES2 EQU 1
CYDEV_CHIP_REVISION_3A_ES3 EQU 3
CYDEV_CHIP_REVISION_3A_PRODUCTION EQU 3
CYDEV_CHIP_REVISION_4A_ES0 EQU 17
CYDEV_CHIP_REVISION_4A_PRODUCTION EQU 17
CYDEV_CHIP_REVISION_4D_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4F_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_5A_ES0 EQU 0
CYDEV_CHIP_REVISION_5A_ES1 EQU 1
CYDEV_CHIP_REVISION_5A_PRODUCTION EQU 1
CYDEV_CHIP_REVISION_5B_ES0 EQU 0
CYDEV_CHIP_REVISION_5B_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_USED EQU CYDEV_CHIP_REVISION_4F_PRODUCTION
CYDEV_CHIP_REV_EXPECT EQU CYDEV_CHIP_REVISION_USED
CYDEV_CONFIG_READ_ACCELERATOR EQU 1
CYDEV_CONFIG_UNUSED_IO_AllowButWarn EQU 0
CYDEV_CONFIG_UNUSED_IO EQU CYDEV_CONFIG_UNUSED_IO_AllowButWarn
CYDEV_CONFIG_UNUSED_IO_AllowWithInfo EQU 1
CYDEV_CONFIG_UNUSED_IO_Disallowed EQU 2
CYDEV_CONFIGURATION_COMPRESSED EQU 1
CYDEV_CONFIGURATION_MODE_COMPRESSED EQU 0
CYDEV_CONFIGURATION_MODE EQU CYDEV_CONFIGURATION_MODE_COMPRESSED
CYDEV_CONFIGURATION_MODE_DMA EQU 2
CYDEV_CONFIGURATION_MODE_UNCOMPRESSED EQU 1
CYDEV_DEBUG_PROTECT_KILL EQU 4
CYDEV_DEBUG_PROTECT_OPEN EQU 1
CYDEV_DEBUG_PROTECT EQU CYDEV_DEBUG_PROTECT_OPEN
CYDEV_DEBUG_PROTECT_PROTECTED EQU 2
CYDEV_DEBUGGING_DPS_Disable EQU 3
CYDEV_DEBUGGING_DPS_SWD EQU 2
CYDEV_DEBUGGING_DPS EQU CYDEV_DEBUGGING_DPS_SWD
CYDEV_DEBUGGING_ENABLE EQU 1
CYDEV_HEAP_SIZE EQU 0x80
CYDEV_PROJ_TYPE EQU 0
CYDEV_PROJ_TYPE_BOOTLOADER EQU 1
CYDEV_PROJ_TYPE_LOADABLE EQU 2
CYDEV_PROJ_TYPE_MULTIAPPBOOTLOADER EQU 3
CYDEV_PROJ_TYPE_STANDARD EQU 0
CYDEV_STACK_SIZE EQU 0x0800
CYDEV_USE_BUNDLED_CMSIS EQU 1
CYDEV_VARIABLE_VDDA EQU 1
CYDEV_VDDA_MV EQU 3300
CYDEV_VDDD_MV EQU 3300
CYDEV_VDDR_MV EQU 3300
CYIPBLOCK_m0s8bless_VERSION EQU 1
CYIPBLOCK_m0s8cpussv2_VERSION EQU 1
CYIPBLOCK_m0s8csd_VERSION EQU 1
CYIPBLOCK_m0s8ioss_VERSION EQU 1
CYIPBLOCK_m0s8lcd_VERSION EQU 2
CYIPBLOCK_m0s8lpcomp_VERSION EQU 2
CYIPBLOCK_m0s8peri_VERSION EQU 1
CYIPBLOCK_m0s8scb_VERSION EQU 2
CYIPBLOCK_m0s8srssv2_VERSION EQU 1
CYIPBLOCK_m0s8tcpwm_VERSION EQU 2
CYIPBLOCK_m0s8udbif_VERSION EQU 1
CYIPBLOCK_s8pass4al_VERSION EQU 1
CYDEV_BOOTLOADER_ENABLE EQU 0

#endif /* INCLUDED_CYFITTERIAR_INC */
