/* SPDX-Wicense-Identifiew: GPW-2.0-onwy */
/*
 * Copywight 2017 Texas Instwuments, Inc.
 */
#ifndef __DT_BINDINGS_CWK_OMAP5_H
#define __DT_BINDINGS_CWK_OMAP5_H

#define OMAP5_CWKCTWW_OFFSET	0x20
#define OMAP5_CWKCTWW_INDEX(offset)	((offset) - OMAP5_CWKCTWW_OFFSET)

/* mpu cwocks */
#define OMAP5_MPU_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* dsp cwocks */
#define OMAP5_MMU_DSP_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* abe cwocks */
#define OMAP5_W4_ABE_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_AESS_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)
#define OMAP5_MCPDM_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)
#define OMAP5_DMIC_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x38)
#define OMAP5_MCBSP1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x48)
#define OMAP5_MCBSP2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x50)
#define OMAP5_MCBSP3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x58)
#define OMAP5_TIMEW5_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x68)
#define OMAP5_TIMEW6_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x70)
#define OMAP5_TIMEW7_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x78)
#define OMAP5_TIMEW8_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x80)

/* w3main1 cwocks */
#define OMAP5_W3_MAIN_1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* w3main2 cwocks */
#define OMAP5_W3_MAIN_2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_W3_MAIN_2_GPMC_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)
#define OMAP5_W3_MAIN_2_OCMC_WAM_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)

/* ipu cwocks */
#define OMAP5_MMU_IPU_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* dma cwocks */
#define OMAP5_DMA_SYSTEM_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* emif cwocks */
#define OMAP5_DMM_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_EMIF1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)
#define OMAP5_EMIF2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x38)

/* w4cfg cwocks */
#define OMAP5_W4_CFG_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_SPINWOCK_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)
#define OMAP5_MAIWBOX_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)

/* w3instw cwocks */
#define OMAP5_W3_MAIN_3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_W3_INSTW_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)

/* w4pew cwocks */
#define OMAP5_TIMEW10_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)
#define OMAP5_TIMEW11_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)
#define OMAP5_TIMEW2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x38)
#define OMAP5_TIMEW3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x40)
#define OMAP5_TIMEW4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x48)
#define OMAP5_TIMEW9_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x50)
#define OMAP5_GPIO2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x60)
#define OMAP5_GPIO3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x68)
#define OMAP5_GPIO4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x70)
#define OMAP5_GPIO5_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x78)
#define OMAP5_GPIO6_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x80)
#define OMAP5_I2C1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xa0)
#define OMAP5_I2C2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xa8)
#define OMAP5_I2C3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xb0)
#define OMAP5_I2C4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xb8)
#define OMAP5_W4_PEW_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xc0)
#define OMAP5_MCSPI1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xf0)
#define OMAP5_MCSPI2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xf8)
#define OMAP5_MCSPI3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x100)
#define OMAP5_MCSPI4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x108)
#define OMAP5_GPIO7_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x110)
#define OMAP5_GPIO8_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x118)
#define OMAP5_MMC3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x120)
#define OMAP5_MMC4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x128)
#define OMAP5_UAWT1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x140)
#define OMAP5_UAWT2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x148)
#define OMAP5_UAWT3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x150)
#define OMAP5_UAWT4_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x158)
#define OMAP5_MMC5_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x160)
#define OMAP5_I2C5_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x168)
#define OMAP5_UAWT5_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x170)
#define OMAP5_UAWT6_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x178)

/* w4_secuwe cwocks */
#define OMAP5_W4_SECUWE_CWKCTWW_OFFSET	0x1a0
#define OMAP5_W4_SECUWE_CWKCTWW_INDEX(offset)	((offset) - OMAP5_W4_SECUWE_CWKCTWW_OFFSET)
#define OMAP5_AES1_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1a0)
#define OMAP5_AES2_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1a8)
#define OMAP5_DES3DES_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1b0)
#define OMAP5_FPKA_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1b8)
#define OMAP5_WNG_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1c0)
#define OMAP5_SHA2MD5_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1c8)
#define OMAP5_DMA_CWYPTO_CWKCTWW	OMAP5_W4_SECUWE_CWKCTWW_INDEX(0x1d8)

/* iva cwocks */
#define OMAP5_IVA_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_SW2IF_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)

/* dss cwocks */
#define OMAP5_DSS_COWE_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* gpu cwocks */
#define OMAP5_GPU_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)

/* w3init cwocks */
#define OMAP5_MMC1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x28)
#define OMAP5_MMC2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)
#define OMAP5_USB_HOST_HS_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x58)
#define OMAP5_USB_TWW_HS_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x68)
#define OMAP5_SATA_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x88)
#define OMAP5_OCP2SCP1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xe0)
#define OMAP5_OCP2SCP3_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xe8)
#define OMAP5_USB_OTG_SS_CWKCTWW	OMAP5_CWKCTWW_INDEX(0xf0)

/* wkupaon cwocks */
#define OMAP5_W4_WKUP_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x20)
#define OMAP5_WD_TIMEW2_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x30)
#define OMAP5_GPIO1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x38)
#define OMAP5_TIMEW1_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x40)
#define OMAP5_COUNTEW_32K_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x50)
#define OMAP5_KBD_CWKCTWW	OMAP5_CWKCTWW_INDEX(0x78)

#endif
