---
title: "Chapter05_Dataflow Design"
excerpt: "Chapter05. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter05_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---



# Chapter 5: Dataflow Design 목차 정리

## 1. Introduction
- 1-1. Dataflow Design 개요
- 1-2. RTL과 Dataflow 설계 관계

## 2. Continuous Assignments
- 2-1. Continuous Assignment 정의
- 2-2. Continuous Assignment 문법
- 2-3. Continuous Assignment 예제
- 2-4. Implicit Continuous Assignment
- 2-5. Implicit Net Declaration
- 2-6. Full Adder 예제 (Continuous Assignment)

## 3. Delays
- 3-1. Regular Assignment Delay
- 3-2. Implicit Assignment Delay
- 3-3. Net Declaration Delay

## 4. Expressions, Operators, and Operands
- 4-1. Expressions 개념
- 4-2. Operands 개념
- 4-3. Operators 개념

## 5. Operator Types
- 5-1. Unary Operators
- 5-2. Binary Operators
  - Arithmetic Operators
  - Logical Operators
  - Relational Operators
  - Equality Operators
  - Bitwise Operators
  - Shift Operators
- 5-3. Ternary Operator
- 5-4. Special Operators
  - Concatenation
  - Replication

## 6. Examples
- 6-1. 4-to-1 MUX (Logic Equation)
- 6-2. 4-to-1 MUX (Conditional Operator)
- 6-3. 4-bit Full Adder (Dataflow)
- 6-4. 4-bit Full Adder with Carry Lookahead
- 6-5. 4-bit Ripple Counter (T-FF 기반)

## 7. Summary
- 7-1. 전체 요약

---

# 1. Introduction

---

## 1-1. Dataflow Design 개요

**Dataflow Design이란?**

- **연산(data operation)의 흐름**을 중심으로 회로를 설계하는 방법
- **assign 문**과 **표현식(expression)**을 사용하여  
  신호 간의 연산 관계를 직접 기술
- **조합 논리 회로(Combinational Logic)**를 자연스럽게 표현

---

### 특징

- 순차적(always) 블록을 사용하지 않고
- 모든 결과는 **즉시 계산(continuous assignment)** 됨
- 병렬적(parallel) 하드웨어 구조를 직접 모델링

---

## 1-2. RTL과 Dataflow 설계 관계

**RTL(Register Transfer Level)이란?**

- 데이터가 레지스터 사이를 이동(Transfer)하면서
- 동기식 회로에서 시간적으로 제어되는 하드웨어 기술 방법

---

**Dataflow vs RTL**

| 항목 | Dataflow Design | RTL Design |
|:---|:---|:---|
| 중심 개념 | 데이터 연산 흐름 | 데이터 이동 + 상태 변화 |
| 주요 코드 구조 | assign + 표현식 | always + case/if 등 |
| 동작 방식 | 입력 변하면 출력 즉시 반응 | 클럭에 동기화되어 상태 변화 |
| 주로 표현하는 회로 | 조합 논리 (Logic) | 순차 논리 (Registers, FSM) |

- **Dataflow**는 **조합 논리** 표현에 적합
- **RTL**은 **순차 논리 + 조합 논리** 모두 표현 가능

---

### Dataflow 설계의 역할

- **조합 논리 회로**를 명확하고 간결하게 기술
- RTL 설계의 일부(조합 논리 부분)로 사용
- 복잡한 조건 분기와 연산도 효율적으로 표현

---

### 예시 비교

**Dataflow 스타일**

```verilog
assign sum = a ^ b ^ cin;
assign cout = (a & b) | (b & cin) | (a & cin);
```

**Behavioral(RTL) 스타일**

```verilog
always @(*) begin
  {cout, sum} = a + b + cin;
end
```

- Dataflow는 단순 **논리식 중심**으로 흐름을 표현
- RTL은 **상태(State)와 전이(Transition)**를 중심으로 흐름을 표현

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Dataflow | 연산 흐름 중심 설계 (assign, expressions) |
| Continuous Assignment | 입력 변화에 즉시 출력 반영 |
| RTL | 데이터 이동 + 클럭 동기화 |
| 적합 용도 | 조합 논리 표현에 최적 |

---

### 정리

- Dataflow Design은 Verilog에서 **가장 직관적으로 조합 논리 회로를 기술**하는 방법이다.
- 전체 시스템 설계에서는 **Dataflow + RTL**을 적절히 혼합해서 사용한다.

---

# 2. Continuous Assignments

---

## 2-1. Continuous Assignment 정의

**Continuous Assignment란?**

- 입력 신호가 바뀔 때마다 **즉시 자동으로 출력 값을 업데이트**하는 방식
- Verilog에서는 `assign` 키워드를 사용

**특징**:
- 항상 활성화된 **병렬적인 동작**
- 주로 **조합 논리 회로**를 표현할 때 사용

---

## 2-2. Continuous Assignment 문법

### 기본 문법

```verilog
assign <lhs_net> = <rhs_expression>;
```

- `lhs_net`: 결과를 저장할 net 타입 (`wire` 등)
- `rhs_expression`: 계산할 표현식

---

### 예시

```verilog
wire sum;
assign sum = a ^ b ^ cin;
```

- 입력 신호 a, b, cin이 변경될 때마다 sum이 즉시 계산되어 반영됨

---

## 2-3. Continuous Assignment 예제

### Full Adder (조합 논리)

```verilog
assign sum = a ^ b ^ cin;
assign cout = (a & b) | (b & cin) | (a & cin);
```

- XOR와 AND/OR 연산을 연속 할당(assign)으로 표현

---

### 4-to-1 MUX 예제

```verilog
assign y = (sel == 2'b00) ? i0 :
            (sel == 2'b01) ? i1 :
            (sel == 2'b10) ? i2 : i3;
```
- `? :` (3항 연산자)를 사용하여 조건부 할당

---

## 2-4. Implicit Continuous Assignment

- 모듈 포트 선언에서 직접 continuous assignment 가능
- 모듈 정의 시 output을 wire로 선언한 경우

```verilog
module and2(output y, input a, b);
assign y = a & b;
endmodule
```

- 또는 암시적으로 `assign` 없이 연결될 수도 있음

---

## 2-5. Implicit Net Declaration

- `assign` 문에서 명시적으로 `wire`를 선언하지 않고도 사용 가능

**예시**

```verilog
assign out = a & b;
```

- `out`이 선언되지 않았더라도 Verilog는 자동으로 **wire 타입**으로 간주

**하지만**:
- **명시적 선언(wire out;) 권장!** (가독성, 오류 방지)

---

## 2-6. Full Adder 예제 (Continuous Assignment)

### Verilog 코드

```verilog
module full_adder(output sum, output cout,
                  input a, input b, input cin);

assign sum = a ^ b ^ cin;
assign cout = (a & b) | (b & cin) | (a & cin);

endmodule
```

- **조합 논리 회로**를 깔끔하게 표현
- 내부 always 블록 없이 `assign` 문만 사용

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Continuous Assignment | assign으로 즉시 출력 결정 |
| 특징 | 항상 활성화, 병렬 동작 |
| 암시적 선언 | assign 시 자동으로 wire 타입 처리 가능 |
| Full Adder 구현 | sum, carry를 연속 할당으로 표현 |

---

### 정리

- Continuous Assignment는 Verilog에서 **조합 논리 회로**를 가장 깔끔하게 기술하는 방법이다.
- 특히 간단한 논리식 기반 설계에서는 **assign 문만으로** 강력한 회로를 구성할 수 있다.

---

# 3. Delays

---

## 3-1. Regular Assignment Delay

**Continuous Assignment에서 딜레이 추가하기**

- `assign` 문에 **#(지연시간)**을 삽입하여  
  입력 변화 후 출력까지 걸리는 시간 모델링 가능

---

### 문법

```verilog
assign #delay_time output = expression;
```

- delay_time: 시간 단위 (예: ns)

---

### 예시

```verilog
assign #5 sum = a ^ b ^ cin;
```
- 입력 변화 후 **5ns 지연** 후 sum 출력 업데이트

---

### 의미

- 시뮬레이션할 때, 입력이 변하더라도 바로 출력이 바뀌지 않고,  
  지정된 시간만큼 기다린 후 출력이 변경됨

---

## 3-2. Implicit Assignment Delay

**게이트 인스턴스화할 때 delay 지정**

- 게이트 primitive에 #(delay)를 직접 추가 가능

---

### 예시

```verilog
and #(4) a1(out, in1, in2);
```
- and 게이트에 4단위 시간 지연 부여

- 실제로는 아래처럼 작동:
  - 입력이 변하면
  - 4시간 후 출력 out이 갱신

---

### 별도로 assign 없이 게이트 자체에 delay를 부여할 때 유용

---

## 3-3. Net Declaration Delay

**Net 선언과 동시에 delay 부여**

- wire 등 net 타입 선언 시 delay 지정 가능

---

### 문법

```verilog
wire #delay_time net_name;
```

### 예시

```verilog
wire #3 delayed_signal;
```
- delayed_signal에 연결되는 신호는 **3시간 지연** 후 전달

---

### 예시 사용 흐름

```verilog
wire #5 delayed_out;
assign delayed_out = in_signal;
```
- in_signal 변화 → 5시간 뒤에 delayed_out 반영

---

## 딜레이 지정 방법 요약

| 방식 | 예시 | 설명 |
|:---|:---|:---|
| assign delay | `assign #5 sum = a ^ b;` | Continuous assignment에 delay 부여 |
| gate instance delay | `and #(4) a1(out, in1, in2);` | 게이트에 delay 부여 |
| net declaration delay | `wire #3 delayed;` | net 선언 시 delay 부여 |

---

### 핵심 요약

- **Regular Assignment Delay**: assign 문 안에 직접 delay 삽입
- **Implicit Assignment Delay**: 게이트 인스턴스 자체에 delay 지정
- **Net Declaration Delay**: wire 선언 시 delay 지정

- 모든 딜레이는 **시뮬레이션 시간**에만 적용된다 (합성용 하드웨어에는 영향 없음)

---

### 정리

- Delays를 활용하면 **현실적인 신호 전파 특성**을 모델링할 수 있다.
- 단, 최종 하드웨어 합성 시에는 딜레이 정보가 무시되므로 주의해야 한다!

---

# 4. Expressions, Operators, and Operands

---

## 4-1. Expressions 개념

**Expression(표현식)이란?**

- **연산자(operator)**와 **피연산자(operand)**를 조합하여 만든 수식
- Verilog에서는 **assign 문**이나 **if/always 블록** 안에서 사용

---

### 예시

```verilog
assign y = a & b;
assign z = (x + y) * 2;
```

- 연산자와 피연산자가 조합되어 결과를 생성

---

## 4-2. Operands 개념

**Operands(피연산자)**

- 연산자에 의해 조작되는 값
- Verilog에서는 보통:
  - 상수(Constant)
  - 변수 (wire, reg)
  - 신호 이름

**예시**

- `a`, `b`, `x`, `y` 등이 피연산자

---

## 4-3. Operators 개념

**Operators(연산자)**

- 피연산자들에 대해 특정한 수학적/논리적 조작을 수행하는 기호

| 종류 | 설명 |
|:---|:---|
| 단항(Unary) | 피연산자 1개 필요 |
| 이항(Binary) | 피연산자 2개 필요 |
| 삼항(Ternary) | 피연산자 3개 필요 (조건부 연산) |

---

### 기본적인 Operator 종류

- **Arithmetic Operators**: `+`, `-`, `*`, `/`, `%`
- **Logical Operators**: `&&`, `||`, `!`
- **Relational Operators**: `>`, `<`, `>=`, `<=`
- **Equality Operators**: `==`, `!=`, `===`, `!==`
- **Bitwise Operators**: `&`, `|`, `^`, `~`, `~&`, `~|`, `~^`
- **Shift Operators**: `<<`, `>>`
- **Conditional Operator**: `? :`
- **Concatenation/Replication**: `{}`, `{n{}}`

---

### 표현식 평가 규칙

- 연산자는 **우선순위(priority)**와 **결합 방향(associativity)**을 가진다
- 복잡한 수식에서는 괄호 `()`를 사용하여 우선순위를 명시하는 것이 안전

---

### 예시 표현식들

```verilog
assign y = (a & b) | (~c);  // 비트 연산 + NOT
assign z = (x > y) ? x : y; // 조건부 선택
assign out = {a, b, c};      // Concatenation
assign repeat_out = {4{d}};  // Replication (4번 복제)
```

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Expression | 연산자 + 피연산자 조합 |
| Operand | 상수, 변수, 신호 |
| Operator | 수학적/논리적 조작 기호 |
| 중요 개념 | 우선순위, 결합 방향, 괄호 사용 |

---

### 정리

- Verilog 표현식은 **하드웨어 동작을 수식으로 표현**하는 강력한 도구다.
- 정확한 Operator 사용법을 이해하면 **복잡한 조합 논리 회로를 간결하게 모델링**할 수 있다.

---

# 5. Operator Types

---

## 5-0. 정리

| Operator Type   | Operator Symbol | Operation Performed         | 연산자 종류 (Arity) |
|-----------------|------------------|------------------------------|---------------------|
| Arithmetic      | `*`              | multiply                     | Binary              |
|                 | `/`              | divide                       | Binary              |
|                 | `+`              | add                          | Binary              |
|                 | `-`              | subtract                     | Binary              |
|                 | `%`              | modulus                      | Binary              |
|                 | `**`             | exponent                     | Binary              |
| Shift           | `>>`             | right shift                  | Binary              |
|                 | `<<`             | left shift                   | Binary              |
|                 | `>>>`            | arithmetic right shift       | Binary              |
|                 | `<<<`            | arithmetic left shift        | Binary              |
| Bit-wise        | `~`              | bitwise negation             | Unary               |
|                 | `&`              | bitwise and                  | Binary              |
|                 | `|`              | bitwise or                   | Binary              |
|                 | `^`              | bitwise xor                  | Binary              |
|                 | `^~` or `~^`     | bitwise xnor                 | Binary              |
| Case Equality   | `===`            | case equality                | Binary              |
|                 | `!==`            | case inequality              | Binary              |
| Equality        | `==`             | equality                     | Binary              |
|                 | `!=`             | inequality                   | Binary              |
|                 | `===`            | case equality                | Binary              |
|                 | `!==`            | case inequality              | Binary              |
| Reduction       | `&`              | reduction and                | Unary               |
|                 | `~&`             | reduction nand               | Unary               |
|                 | `|`              | reduction or                 | Unary               |
|                 | `~|`             | reduction nor                | Unary               |
|                 | `^`              | reduction ex-or              | Unary               |
|                 | `^~` or `~^`     | reduction ex-nor             | Unary               |
| Logical         | `!`              | logical negation             | Unary               |
|                 | `&&`             | logical and                  | Binary              |
|                 | `||`             | logical or                   | Binary              |
| Relational      | `>`              | greater than                 | Binary              |
|                 | `<`              | less than                    | Binary              |
|                 | `>=`             | greater than or equal        | Binary              |
|                 | `<=`             | less than or equal           | Binary              |
| Miscellaneous   | `{}`             | concatenation                | Special             |
|                 | `{{}}`           | replication                  | Special             |
|                 | `?`              | conditional (ternary)         | Ternary             |

---

## 5-1. Unary Operators (단항 연산자)

- **피연산자 1개**에 대해 작용하는 연산자

| 연산자 | 의미 |
|:---|:---|
| `!` | 논리 부정 (logical NOT) |
| `~` | 비트 반전 (bitwise NOT) |
| `&` | Reduction AND |
| `|` | Reduction OR |
| `^` | Reduction XOR |
| `~&` | Reduction NAND |
| `~|` | Reduction NOR |
| `~^`, `^~` | Reduction XNOR |

---

### 예시

```verilog
assign y = ~a;     // 비트 반전
assign z = &data;  // data의 모든 비트를 AND하여 1비트 결과 생성
```

---

## 5-2. Binary Operators (이항 연산자)

- **피연산자 2개**에 대해 작용하는 연산자

---

### (1) Arithmetic Operators

| 연산자 | 의미 |
|:---|:---|
| `+` | 덧셈 |
| `-` | 뺄셈 |
| `*` | 곱셈 |
| `/` | 나눗셈 |
| `%` | 나머지 연산 (modulo) |

---

### (2) Logical Operators

| 연산자 | 의미 |
|:---|:---|
| `&&` | 논리 AND |
| `||` | 논리 OR |

- 논리식이 참(1) 또는 거짓(0)인지를 판단

---

### (3) Relational Operators

| 연산자 | 의미 |
|:---|:---|
| `>` | 크다 |
| `<` | 작다 |
| `>=` | 크거나 같다 |
| `<=` | 작거나 같다 |

---

### (4) Equality Operators

| 연산자 | 의미 |
|:---|:---|
| `==` | 논리적 동등 비교 |
| `!=` | 논리적 다름 비교 |
| `===` | 4값 비교(0, 1, x, z 포함) |
| `!==` | 4값 비동등 비교 |

- `===`와 `!==`는 **x, z 값까지 포함하여** 비교

---

### (5) Bitwise Operators

| 연산자 | 의미 |
|:---|:---|
| `&` | 비트별 AND |
| `|` | 비트별 OR |
| `^` | 비트별 XOR |
| `~` | 비트별 NOT |
| `~&`, `~|`, `~^`, `^~` | 비트별 NAND, NOR, XNOR |

---

### (6) Shift Operators

| 연산자 | 의미 |
|:---|:---|
| `<<` | 왼쪽 쉬프트 |
| `>>` | 오른쪽 쉬프트 |

- 시프트 시에는 0이 채워짐
- 산술적 시프트는 지원하지 않음 (SystemVerilog부터 가능)

---

### 예시

```verilog
assign sum = a + b;
assign result = (a > b) ? a : b;
assign shifted = data << 2;
assign match = (a === b);
```

---

## 5-3. Ternary Operator (삼항 연산자)

- 조건에 따라 값을 선택하는 연산자

### 문법

```verilog
(condition) ? expr_true : expr_false;
```

### 예시

```verilog
assign y = (sel) ? a : b;
```
- sel이 1이면 y = a, sel이 0이면 y = b

---

## 5-4. Special Operators

### (1) Concatenation

- 여러 신호를 하나로 이어붙이기

```verilog
{a, b, c}  // a-b-c 순서로 결합
```

### (2) Replication

- 하나의 신호를 여러 번 반복

```verilog
{4{a}}  // a를 4번 반복
```

**예시**

```verilog
assign data = {a, 4'b0000};    // 상위 비트에 a 추가
assign mask = {8{1'b1}};       // 8비트 모두 1로 채움
```

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Unary | 피연산자 1개 |
| Binary | 피연산자 2개 |
| Ternary | 조건부 선택 |
| Special | Concatenation, Replication |

---

### 정리

- Verilog는 다양한 연산자를 제공하여  
  **복잡한 조합 논리와 연산을 간단히 기술**할 수 있다.
- 특히 조건 연산자(`? :`)와 중괄호 연산자(`{}`)는  
  복잡한 신호 조합 및 선택 회로를 깔끔하게 표현할 때 유용하다.

---

# 6. Examples

---

## 6-1. 4-to-1 MUX (Logic Equation)

**수식 기반 MUX 설계**

- 선택 신호: `s1`, `s0`
- 입력: `i0`, `i1`, `i2`, `i3`
- 출력: `y`

### Verilog 코드

```verilog
assign y = (~s1 & ~s0 & i0) |
           (~s1 &  s0 & i1) |
           ( s1 & ~s0 & i2) |
           ( s1 &  s0 & i3);
```

- 각 입력과 선택 신호의 조합을 명시적으로 표현

---

## 6-2. 4-to-1 MUX (Conditional Operator)

**3항 연산자(`? :`)를 이용한 간단한 표현**

### Verilog 코드

```verilog
assign y = (s1 == 0 && s0 == 0) ? i0 :
           (s1 == 0 && s0 == 1) ? i1 :
           (s1 == 1 && s0 == 0) ? i2 :
                                 i3;
```

- 더 깔끔하고 간결한 코드 작성 가능

---

## 6-3. 4-bit Full Adder (Dataflow)

**4비트 가산기 설계**

### Verilog 코드

```verilog
module full_adder_4bit(
    input [3:0] a, b,
    input cin,
    output [3:0] sum,
    output cout
);

assign {cout, sum} = a + b + cin;

endmodule
```

- `a + b + cin`의 결과를 `{cout, sum}`으로 직접 연산
- **Dataflow 스타일**로 매우 간단하게 표현 가능

---

## 6-4. 4-bit Full Adder with Carry Lookahead

**Carry Lookahead를 이용한 고속 4비트 가산기**

- Generate (`g`), Propagate (`p`) 신호 계산
- Carry 신호를 병렬로 계산하여 빠른 합산

### Verilog 코드

```verilog
module cla_4bit(
    input [3:0] a, b,
    input cin,
    output [3:0] sum,
    output cout
);
wire [3:0] g, p, c;

assign g = a & b;
assign p = a ^ b;
assign c[0] = cin;
assign c[1] = g[0] | (p[0] & cin);
assign c[2] = g[1] | (p[1] & g[0]) | (p[1] & p[0] & cin);
assign c[3] = g[2] | (p[2] & g[1]) | (p[2] & p[1] & g[0]) | (p[2] & p[1] & p[0] & cin);

assign sum = p ^ c;
assign cout = g[3] | (p[3] & c[3]);

endmodule
```

- Carry 신호를 계단식으로 전달하지 않고, 병렬로 계산

---

## 6-5. 4-bit Ripple Counter (T-FF 기반)

**Toggle Flip-Flop 기반 4비트 카운터**

- 각 Flip-Flop의 출력이 다음 Flip-Flop의 클럭으로 연결

### Verilog 코드

```verilog
module ripple_counter(
    input clk, reset,
    output [3:0] q
);
wire [3:0] t;

assign t[0] = clk;
assign t[1] = q[0];
assign t[2] = q[1];
assign t[3] = q[2];

always @(posedge t[0] or posedge reset)
    if (reset) q[0] <= 0;
    else q[0] <= ~q[0];

always @(posedge t[1] or posedge reset)
    if (reset) q[1] <= 0;
    else q[1] <= ~q[1];

always @(posedge t[2] or posedge reset)
    if (reset) q[2] <= 0;
    else q[2] <= ~q[2];

always @(posedge t[3] or posedge reset)
    if (reset) q[3] <= 0;
    else q[3] <= ~q[3];

endmodule
```

- **Ripple Counter**는 플립플롭 사이에 클럭 지연이 생기지만, 구조가 매우 단순

---

### 핵심 요약

| 예제 | 특징 |
|:---|:---|
| 4-to-1 MUX | 논리 수식, 조건 연산자 둘 다 가능 |
| 4-bit Full Adder | 단순 Dataflow로 합산 구현 |
| CLA 4-bit Adder | 병렬 Carry 계산으로 고속화 |
| 4-bit Ripple Counter | T-FF 연결로 카운터 구현 |

---

### 정리

- Dataflow Design을 이용하면 **간단한 수식**으로도  
  **복잡한 조합 논리 회로**를 깔끔하게 표현할 수 있다.
- 연산자(`+`, `-`, `? :`, `&`, `|`)를 적극 활용하면 설계가 효율적이고 간결해진다.

---

# 7. Summary

---

## Chapter 5: Dataflow Design 요약

---

### 1. Dataflow Design 개념

- **Dataflow Design**은 하드웨어 연산 흐름을 `assign` 문과 표현식으로 기술하는 방법
- 입력이 바뀌면 출력이 **즉시** 업데이트
- 조합 논리 회로 표현에 매우 적합

---

### 2. Continuous Assignments

- `assign` 문으로 항상 활성화된 출력 정의
- 입력 변화 시 자동으로 출력 반영
- 암시적 `wire` 선언 가능하지만 **명시적 선언 권장**

---

### 3. Delays

- `assign` 문에 딜레이 추가 가능 (`#delay`)
- **게이트 인스턴스** 또는 **wire 선언**에도 딜레이 부여 가능
- 단, 합성에는 딜레이 정보가 반영되지 않음 (시뮬레이션용)

---

### 4. Expressions, Operators, and Operands

- **Expression** = 연산자(operator) + 피연산자(operand) 조합
- 다양한 종류의 Operators 사용:
  - 단항, 이항, 삼항
  - 산술, 논리, 관계, 비교, 비트 연산, 쉬프트, 조건, 특수 연산
- 괄호를 이용해 **우선순위**를 명확히 지정하는 것이 좋음

---

### 5. Operator Types

| 종류 | 설명 |
|:---|:---|
| Unary Operators | NOT, Reduction 연산 |
| Binary Operators | 산술, 논리, 관계, 비교, 비트 연산 |
| Ternary Operator | 조건 선택 (`? :`) |
| Special Operators | Concatenation `{}`, Replication `{n{}}` |

---

### 6. Examples

- **4-to-1 MUX** 설계
  - 수식 기반
  - 조건 연산자 기반
- **4-bit Full Adder** 설계
  - 간단한 Dataflow 표현
- **4-bit CLA Adder** 설계
  - Carry Lookahead 논리를 통한 고속 합산
- **4-bit Ripple Counter** 설계
  - T-FF 기반 순차적 카운터 구현

---

### 최종 핵심 정리

| 항목 | 설명 |
|:---|:---|
| 핵심 구조 | assign + expression |
| 적합한 회로 | 조합 논리 |
| 주요 장점 | 간결하고 직관적 표현 |
| 주요 주의점 | 병렬 동작 모델, 우선순위 명확히 해야 함 |

---

### Chapter 5를 통해 배운 것

- Dataflow 스타일을 통해  
  **복잡한 논리 회로도 간단한 코드로 구현**할 수 있다는 것
- 표현식과 연산자를 **효율적으로 사용하는 능력**이  
  Verilog 설계 능력을 크게 끌어올린다는 것

---