Fitter report for Sign_G
Wed Nov 24 20:22:47 2021
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Nov 24 20:22:47 2021       ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                   ; Sign_G                                      ;
; Top-level Entity Name           ; Sign_G                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,779 / 41,910 ( 4 % )                      ;
; Total registers                 ; 2647                                        ;
; Total pins                      ; 10 / 314 ( 3 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,368,320 / 5,662,720 ( 24 % )              ;
; Total RAM Blocks                ; 178 / 553 ( 32 % )                          ;
; Total DSP Blocks                ; 3 / 112 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7        ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                 ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                 ;                                       ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                             ; On                  ; On                                    ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.84        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  27.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; ADC_CONVST ; Missing drive strength and slew rate ;
; ADC_SCK    ; Missing drive strength and slew rate ;
; ADC_SDI    ; Missing drive strength and slew rate ;
; txd        ; Missing drive strength and slew rate ;
; txd_1      ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                      ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                 ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; RESULTA          ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[16]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[17]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[18]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[19]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[20]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[21]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[22]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[23]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[24]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[25]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[26]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[27]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[28]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[29]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[30]~SCLR_LUT                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; AX               ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_1_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_1_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_1_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_1_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_ctrl_dc_index_wb_inv                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_ctrl_dc_index_wb_inv~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_ctrl_div                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_ctrl_div~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_wb_rd_addr_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_wb_wr_active~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_wr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_wr_starting                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_wr_starting~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[9]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[10]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[11]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[12]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[13]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[22]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[22]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[24]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[24]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[28]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[28]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[29]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_div_quotient[29]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_inst_result[26]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_inst_result[26]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[12]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[12]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[14]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[14]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[17]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_baddr[17]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_mem_stall~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[4]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[15]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[15]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[19]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[19]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[20]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[20]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[21]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[21]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[23]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_st_data[23]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg|oci_single_step_mode~DUPLICATE                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonAReg[2]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonAReg[2]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonAReg[4]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[0]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[0]~DUPLICATE                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[12]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[12]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[15]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[15]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[22]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[22]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[30]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[30]~DUPLICATE                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[3]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[3]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[4]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[4]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[7]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|writedata[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|writedata[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_issue                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_issue~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[8]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[19]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_bht_data[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_bht_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_extra_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_iw[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_pc[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[30]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src1[31]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[4]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[19]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[21]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_br_cond_taken_history[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_br_cond_taken_history[0]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_ctrl_ld8                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_ctrl_ld8~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_pc_plus_one[12]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_pc_plus_one[12]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_regnum_a_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[1]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[19]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[19]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[21]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[21]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_bstatus_reg_pie                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_bstatus_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_ipending_reg_irq1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_ipending_reg_irq1~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_tag_field[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_tag_field[3]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_tag_field[4]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_tag_field[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_write                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_write~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[17]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[18]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[27]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[27]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_cnt[0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[10]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[10]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[12]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[12]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[14]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[14]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[16]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[16]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[18]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[18]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[20]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[20]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[22]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[22]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[28]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[28]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[30]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[30]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|i_read                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_active~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_ap_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_tag[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs|tx_data[6]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs|tx_data[6]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|baud_rate_counter[4]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|baud_rate_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|break_detect                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|break_detect~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[1]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[1]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|rx_overrun                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|rx_overrun~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a6                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p|counter8a6~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a2                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a3                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|write_pos[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|write_pos[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE                                                                                                              ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5688 ) ; 0.00 % ( 0 / 5688 )        ; 0.00 % ( 0 / 5688 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5688 ) ; 0.00 % ( 0 / 5688 )        ; 0.00 % ( 0 / 5688 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5472 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 196 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 20 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Ruanjian/Quartus15.0/Test/Shouyu/Sign_G/par/output_files/Sign_G.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,779 / 41,910        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,779                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,025 / 41,910        ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 807                   ;       ;
;         [b] ALMs used for LUT logic                         ; 793                   ;       ;
;         [c] ALMs used for registers                         ; 425                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 275 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 29 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 28                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 257 / 4,191           ; 6 %   ;
;     -- Logic LABs                                           ; 257                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,689                 ;       ;
;     -- 7 input functions                                    ; 55                    ;       ;
;     -- 6 input functions                                    ; 594                   ;       ;
;     -- 5 input functions                                    ; 589                   ;       ;
;     -- 4 input functions                                    ; 416                   ;       ;
;     -- <=3 input functions                                  ; 1,035                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 396                   ;       ;
; Dedicated logic registers                                   ; 2,647                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,463 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 184 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,501                 ;       ;
;         -- Routing optimization registers                   ; 146                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 10 / 314              ; 3 %   ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 3                     ;       ;
; M10K blocks                                                 ; 178 / 553             ; 32 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,368,320 / 5,662,720 ; 24 %  ;
; Total block memory implementation bits                      ; 1,822,720 / 5,662,720 ; 32 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 112               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.1% / 3.3% / 2.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.3% / 28.0% / 16.9% ;       ;
; Maximum fan-out                                             ; 2536                  ;       ;
; Highest non-global fan-out                                  ; 1620                  ;       ;
; Total fan-out                                               ; 25354                 ;       ;
; Average fan-out                                             ; 4.26                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1844 / 41910 ( 4 % )  ; 75 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1844                  ; 75                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1943 / 41910 ( 5 % )  ; 83 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 778                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 753                   ; 41                   ; 0                              ;
;         [c] ALMs used for registers                         ; 412                   ; 13                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 128 / 41910 ( < 1 % ) ; 8 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 29 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 28                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 247 / 4191 ( 6 % )    ; 13 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 247                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2576                  ; 113                  ; 0                              ;
;     -- 7 input functions                                    ; 52                    ; 3                    ; 0                              ;
;     -- 6 input functions                                    ; 568                   ; 26                   ; 0                              ;
;     -- 5 input functions                                    ; 570                   ; 19                   ; 0                              ;
;     -- 4 input functions                                    ; 403                   ; 13                   ; 0                              ;
;     -- <=3 input functions                                  ; 983                   ; 52                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 388                   ; 8                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 2380 / 83820 ( 3 % )  ; 83 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 178 / 83820 ( < 1 % ) ; 6 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 2418                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 140                   ; 6                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 8                     ; 0                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1368320               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1822720               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 178 / 553 ( 32 % )    ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 3 / 112 ( 2 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 2962                  ; 132                  ; 1                              ;
;     -- Registered Input Connections                         ; 2617                  ; 97                   ; 0                              ;
;     -- Output Connections                                   ; 6                     ; 199                  ; 2890                           ;
;     -- Registered Output Connections                        ; 4                     ; 198                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 27190                 ; 928                  ; 2947                           ;
;     -- Registered Connections                               ; 12937                 ; 701                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 0                     ; 203                  ; 2765                           ;
;     -- sld_hub:auto_hub                                     ; 203                   ; 2                    ; 126                            ;
;     -- hard_block:auto_generated_inst                       ; 2765                  ; 126                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 56                    ; 61                   ; 6                              ;
;     -- Output Ports                                         ; 12                    ; 79                   ; 12                             ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 39                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 46                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 51                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLK_50  ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY     ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; rxd     ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; rxd_1   ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK    ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI    ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; txd        ; AG14  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; txd_1      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 5 / 16 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 1 / 32 ( 3 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 4 / 68 ( 6 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 7 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 431        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 425        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ; 423        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A8       ; 421        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 419        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ; 415        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 413        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 411        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 409        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 407        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ; 399        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A18      ; 395        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 393        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 391        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 389        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ; 387        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A23      ; 374        ; 7A       ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A25      ; 359        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A26      ; 357        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; A27      ; 353        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA5      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA12     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 170        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 213        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA21     ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA24     ; 224        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA27     ; 279        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA28     ; 289        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB5      ; 46         ; 3A       ; altera_reserved_tck    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB24     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB26     ; 253        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A       ; ADC_SDI                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A       ; altera_reserved_tms    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 200        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ; 220        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC25     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 273        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A       ; ADC_SDO                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A       ; rxd                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 111        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 125        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 173        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD24     ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE5      ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE7      ; 107        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 110        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE9      ; 101        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 127        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE16     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ; 175        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 197        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 199        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ; 216        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE26     ; 214        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 265        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 261        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 115        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 113        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ; 118        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF8      ; 105        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 108        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF10     ; 117        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF11     ; 119        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF18     ; 166        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 181        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ; 183        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF23     ; 189        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 212        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF27     ; 211        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF28     ; 209        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 116        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG10     ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ; 155        ; 4A       ; txd                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 149        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ; 174        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG20     ; 177        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 182        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ; 195        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG25     ; 205        ; 4A       ; rxd_1                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 198        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH2      ; 121        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 123        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 124        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 129        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ; 131        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH7      ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH9      ; 140        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH12     ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 156        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A       ; KEY                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 169        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 172        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH22     ; 188        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 190        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 193        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A       ; txd_1                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ;            ;          ; RREF                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ; 441        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B10      ;            ; 7C       ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 438        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ; 403        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A       ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; B25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 453        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ; 451        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ; 449        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 447        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 445        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 443        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 432        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 426        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 418        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 404        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C17      ; 396        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 394        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 401        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C22      ; 380        ; 7A       ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A       ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C25      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C27      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 455        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D9       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 458        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 420        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; --       ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A       ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A       ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D25      ; 371        ; 6A       ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D26      ; 347        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D27      ; 335        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D28      ; 333        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ; 454        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E6       ; 542        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D       ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C       ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ; 7B       ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A       ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A       ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A       ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E26      ; 345        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F5       ; 444        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F6       ; 547        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --       ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --       ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F25      ; 362        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F26      ; 360        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G5       ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G24      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 331        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 329        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G28      ; 325        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 434        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ; 400        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A       ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --       ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ; 414        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ; 408        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ; 406        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J16      ; 424        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J17      ; 398        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J18      ; 392        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 377        ; 7A       ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J21      ; 344        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 336        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 338        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 330        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 321        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ; 319        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K19      ; 379        ; 7A       ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K26      ; 328        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 323        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 317        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L21      ; 364        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 312        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 314        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 313        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 348        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 306        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 304        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ; 298        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N27      ; 296        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 311        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R17      ; 332        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R18      ; 318        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 316        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ; 310        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R21      ; 308        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R24      ; 282        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ; 288        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R26      ; 290        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 297        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 307        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T12      ; 120        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T13      ; 122        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T17      ; 294        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T18      ; 302        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T19      ; 300        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T20      ; 286        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T21      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ; 283        ; 6B       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A       ; ADC_CONVST             ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U11      ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U14      ; 138        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U15      ; 278        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U16      ; 276        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A       ; ADC_SCK                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B       ; CLK_50                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V13      ; 152        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V16      ; 225        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V17      ; 270        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V18      ; 268        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V19      ; 266        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V20      ; 264        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V25      ; 271        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 301        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W9       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A       ; altera_reserved_tdi    ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W12      ; 128        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W13      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W15      ; 223        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W21      ; 252        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W24      ; 258        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W25      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y5       ; 55         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y8       ; 52         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y9       ; 42         ; 3A       ; altera_reserved_tdo    ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 221        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y17      ; 217        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y18      ; 219        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y19      ; 215        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 281        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 291        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                          ; Integer PLL                ;
;     -- PLL Location                                                                                                      ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                           ; Global Clock               ;
;     -- PLL Bandwidth                                                                                                     ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                           ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                         ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                        ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                 ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                                 ; 37.500000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                 ; 100.000000 MHz             ;
;     -- PLL Enable                                                                                                        ; On                         ;
;     -- PLL Fractional Division                                                                                           ; N/A                        ;
;     -- M Counter                                                                                                         ; 16                         ;
;     -- N Counter                                                                                                         ; 2                          ;
;     -- PLL Refclk Select                                                                                                 ;                            ;
;             -- PLL Refclk Select Location                                                                                ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                        ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                        ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                           ; N/A                        ;
;             -- CORECLKIN source                                                                                          ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                        ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                         ; N/A                        ;
;             -- RXIQCLKIN source                                                                                          ; N/A                        ;
;             -- CLKIN(0) source                                                                                           ; CLK_50~input               ;
;             -- CLKIN(1) source                                                                                           ; N/A                        ;
;             -- CLKIN(2) source                                                                                           ; N/A                        ;
;             -- CLKIN(3) source                                                                                           ; N/A                        ;
;     -- PLL Output Counter                                                                                                ;                            ;
;         -- DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                    ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 4                          ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;         -- DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                    ; 40.0 MHz                   ;
;             -- Output Clock Location                                                                                     ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                    ; Off                        ;
;             -- Duty Cycle                                                                                                ; 50.0000                    ;
;             -- Phase Shift                                                                                               ; 0.000000 degrees           ;
;             -- C Counter                                                                                                 ; 10                         ;
;             -- C Counter PH Mux PRST                                                                                     ; 0                          ;
;             -- C Counter PRST                                                                                            ; 1                          ;
;                                                                                                                          ;                            ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Library Name   ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
; |Sign_G                                                                                                                   ; 1778.5 (50.7)        ; 2024.5 (51.7)                    ; 274.5 (1.0)                                       ; 28.5 (0.0)                       ; 0.0 (0.0)            ; 2689 (71)           ; 2647 (0)                  ; 0 (0)         ; 1368320           ; 178   ; 3          ; 10   ; 0            ; |Sign_G                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work           ;
;    |DE10_NANO_qsys:u0|                                                                                                    ; 1655.3 (0.0)         ; 1890.8 (0.0)                     ; 264.0 (0.0)                                       ; 28.5 (0.0)                       ; 0.0 (0.0)            ; 2505 (0)            ; 2558 (0)                  ; 0 (0)         ; 1368320           ; 178   ; 3          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys ;
;       |DE10_NANO_qsys_jtag_uart:jtag_uart|                                                                                ; 61.4 (15.2)          ; 76.3 (17.2)                      ; 14.8 (1.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (33)            ; 114 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|                                        ; 12.7 (0.0)           ; 14.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;             |scfifo:rfifo|                                                                                                ; 12.7 (0.0)           ; 14.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                       ; work           ;
;                |scfifo_3291:auto_generated|                                                                               ; 12.7 (0.0)           ; 14.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                            ; work           ;
;                   |a_dpfifo_a891:dpfifo|                                                                                  ; 12.7 (0.0)           ; 14.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 25 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                                                       ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 6.7 (3.7)            ; 8.0 (5.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 13 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; work           ;
;                         |cntr_vg7:count_usedw|                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                          ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                 ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                       ; work           ;
;                      |dpram_7s81:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                                                    ; work           ;
;                         |altsyncram_b8s1:altsyncram1|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                                                        ; work           ;
;          |DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|                                        ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;             |scfifo:wfifo|                                                                                                ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                       ; work           ;
;                |scfifo_3291:auto_generated|                                                                               ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                            ; work           ;
;                   |a_dpfifo_a891:dpfifo|                                                                                  ; 11.9 (0.0)           ; 12.1 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 22 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                                                                                                       ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 5.9 (2.9)            ; 6.1 (3.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 10 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                               ; work           ;
;                         |cntr_vg7:count_usedw|                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                          ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                                 ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                                       ; work           ;
;                      |dpram_7s81:FIFOram|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                                                                                                                    ; work           ;
;                         |altsyncram_b8s1:altsyncram1|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                                                                                                        ; work           ;
;          |alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|                                                   ; 21.6 (21.6)          ; 33.0 (33.0)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                               ; work           ;
;       |DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|                                                                ; 220.9 (0.0)          ; 232.8 (0.0)                      ; 12.8 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 408 (0)             ; 174 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                           ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                       ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                   ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                       ; 17.5 (15.5)          ; 17.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                       ; 25.0 (22.7)          ; 26.8 (24.4)                      ; 2.2 (2.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (56)             ; 6 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                      ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_router:router|                                                                 ; 8.0 (8.0)            ; 8.6 (8.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                             ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_router_001:router_001|                                                         ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_rsp_demux_002:rsp_demux_005|                                                   ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_rsp_demux_002:rsp_demux_005                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                               ; 46.7 (46.7)          ; 49.2 (49.2)                      ; 2.7 (2.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 93 (93)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                           ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                       ; 30.4 (30.4)          ; 35.1 (35.1)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                   ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo|                                                         ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adc_ltc2308_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                               ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|                                                ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                          ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo|                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                 ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; DE10_NANO_qsys ;
;          |altera_avalon_sc_fifo:uart_1_s1_agent_rsp_fifo|                                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; DE10_NANO_qsys ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_agent|                                                        ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_agent                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;          |altera_merlin_slave_agent:adc_ltc2308_slave_agent|                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adc_ltc2308_slave_agent                                                                                                                                                                                                                                                                                                                          ; DE10_NANO_qsys ;
;          |altera_merlin_slave_agent:nios2_qsys_debug_mem_slave_agent|                                                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_qsys ;
;          |altera_merlin_slave_agent:onchip_memory_s1_agent|                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_s1_agent                                                                                                                                                                                                                                                                                                                           ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:adc_ltc2308_slave_translator|                                                    ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adc_ltc2308_slave_translator                                                                                                                                                                                                                                                                                                                ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                          ; 7.6 (7.6)            ; 7.8 (7.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                      ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator|                                           ; 9.4 (9.4)            ; 9.7 (9.7)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                       ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                             ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                                                                                                                         ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                            ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;          |altera_merlin_slave_translator:uart_1_s1_translator|                                                            ; 6.8 (6.8)            ; 7.1 (7.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_1_s1_translator                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;          |altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|                                                   ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys ;
;          |altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|                                            ; 3.2 (3.2)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;       |DE10_NANO_qsys_nios2_qsys:nios2_qsys|                                                                              ; 1113.6 (0.0)         ; 1270.2 (0.0)                     ; 178.6 (0.0)                                       ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 1571 (0)            ; 1825 (0)                  ; 0 (0)         ; 62720             ; 13    ; 3          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                                                                                                                          ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_nios2_qsys_cpu:cpu|                                                                              ; 1113.6 (978.3)       ; 1270.2 (1093.2)                  ; 178.6 (135.4)                                     ; 22.0 (20.5)                      ; 0.0 (0.0)            ; 1571 (1401)         ; 1825 (1542)               ; 0 (0)         ; 62720             ; 13    ; 3          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht                                                                                                                                                                                                                                                                             ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; work           ;
;                   |altsyncram_pdj1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated                                                                                                                                                                                                                    ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_dc_data_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_data|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_data_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_data                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_data_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; work           ;
;                   |altsyncram_4kl1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_data_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated                                                                                                                                                                                                            ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_dc_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_tag|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_tag                                                                                                                                                                                                                                                                       ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; work           ;
;                   |altsyncram_3pi1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 640               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3pi1:auto_generated                                                                                                                                                                                                              ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_dc_victim_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_victim|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_victim_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_victim                                                                                                                                                                                                                                                                 ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_victim_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work           ;
;                   |altsyncram_baj1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_victim_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated                                                                                                                                                                                                        ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_ic_data_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_data|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_data_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_data                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_data_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                           ; work           ;
;                   |altsyncram_spj1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_data_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                            ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_ic_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_tag|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_tag                                                                                                                                                                                                                                                                       ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; work           ;
;                   |altsyncram_rgj1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1920              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rgj1:auto_generated                                                                                                                                                                                                              ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;                |altera_mult_add:the_altmult_add_p1|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                 ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work           ;
;                |altera_mult_add:the_altmult_add_p2|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                 ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work           ;
;                |altera_mult_add:the_altmult_add_p3|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                 ; work           ;
;                   |altera_mult_add_37p2:auto_generated|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated                                                                                                                                                                                             ; work           ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                    ; work           ;
;                         |ama_multiplier_function:multiplier_block|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                           ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|                         ; 135.3 (31.3)         ; 177.0 (33.1)                     ; 43.3 (1.9)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 170 (7)             ; 283 (84)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;                |DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|  ; 42.3 (0.0)           ; 69.0 (0.0)                       ; 27.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper                                                                                                                                                            ; DE10_NANO_qsys ;
;                   |DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk| ; 9.9 (9.1)            ; 22.8 (21.0)                      ; 12.8 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk                                                      ; DE10_NANO_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                               ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                               ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work           ;
;                   |DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|       ; 30.7 (29.4)          ; 44.7 (43.2)                      ; 15.0 (14.7)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck                                                            ; DE10_NANO_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                               ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                               ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work           ;
;                   |sld_virtual_jtag_basic:DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_phy|                                  ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_phy                                                                                       ; work           ;
;                |DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg|        ; 5.1 (5.1)            ; 5.9 (5.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg                                                                                                                                                                  ; DE10_NANO_qsys ;
;                |DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break|          ; 2.6 (2.6)            ; 15.2 (15.2)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break                                                                                                                                                                    ; DE10_NANO_qsys ;
;                |DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug|          ; 4.2 (4.0)            ; 6.1 (5.1)                        ; 1.8 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug                                                                                                                                                                    ; DE10_NANO_qsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                ; work           ;
;                |DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|                ; 48.2 (48.2)          ; 47.7 (47.7)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 79 (79)             ; 56 (56)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem                                                                                                                                                                          ; DE10_NANO_qsys ;
;                   |DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram                                                                           ; DE10_NANO_qsys ;
;                      |altsyncram:the_altsyncram|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work           ;
;                         |altsyncram_kg91:auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated                  ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; work           ;
;                   |altsyncram_voi1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                            ; work           ;
;             |DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;                |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; work           ;
;                   |altsyncram_voi1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated                                                                                                                                                                                            ; work           ;
;       |DE10_NANO_qsys_onchip_memory:onchip_memory|                                                                        ; 29.4 (0.3)           ; 35.8 (0.3)                       ; 11.8 (0.0)                                        ; 5.4 (0.0)                        ; 0.0 (0.0)            ; 39 (1)              ; 3 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;          |altsyncram:the_altsyncram|                                                                                      ; 29.1 (0.0)           ; 35.5 (0.0)                       ; 11.8 (0.0)                                        ; 5.4 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (0)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                          ; work           ;
;             |altsyncram_m5q1:auto_generated|                                                                              ; 29.1 (0.8)           ; 35.5 (1.0)                       ; 11.8 (0.2)                                        ; 5.4 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (3)                     ; 0 (0)         ; 1280000           ; 160   ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated                                                                                                                                                                                                                                                                                                                           ; work           ;
;                |decode_ala:decode3|                                                                                       ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3                                                                                                                                                                                                                                                                                                        ; work           ;
;                |mux_7hb:mux2|                                                                                             ; 24.3 (24.3)          ; 31.2 (31.2)                      ; 12.3 (12.3)                                       ; 5.4 (5.4)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|mux_7hb:mux2                                                                                                                                                                                                                                                                                                              ; work           ;
;       |DE10_NANO_qsys_pll_qsys:pll_qsys|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys                                                                                                                                                                                                                                                                                                                                                                                              ; DE10_NANO_qsys ;
;          |altera_pll:altera_pll_i|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                      ; work           ;
;       |DE10_NANO_qsys_uart_0:uart_0|                                                                                      ; 58.7 (0.0)           ; 62.4 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 100 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs|                                                      ; 16.3 (16.3)          ; 18.2 (18.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|                                                          ; 25.2 (25.1)          ; 26.8 (26.1)                      ; 1.6 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 42 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                         ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                        ; work           ;
;          |DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|                                                          ; 17.2 (17.2)          ; 17.5 (17.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;       |DE10_NANO_qsys_uart_1:uart_1|                                                                                      ; 67.8 (0.0)           ; 73.3 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 103 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1                                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_uart_1_regs:the_DE10_NANO_qsys_uart_1_regs|                                                      ; 17.3 (17.3)          ; 18.5 (18.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_regs:the_DE10_NANO_qsys_uart_1_regs                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;          |DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|                                                          ; 27.8 (27.5)          ; 32.2 (31.2)                      ; 4.4 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 43 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                         ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                        ; work           ;
;          |DE10_NANO_qsys_uart_1_tx:the_DE10_NANO_qsys_uart_1_tx|                                                          ; 22.6 (22.6)          ; 22.6 (22.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_tx:the_DE10_NANO_qsys_uart_1_tx                                                                                                                                                                                                                                                                                                                                            ; DE10_NANO_qsys ;
;       |adc_ltc2308_fifo:adc_ltc2308|                                                                                      ; 95.9 (21.1)          ; 123.8 (28.3)                     ; 28.1 (7.2)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 151 (36)            ; 207 (47)                  ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308                                                                                                                                                                                                                                                                                                                                                                                                  ; DE10_NANO_qsys ;
;          |adc_data_fifo:adc_data_fifo_inst|                                                                               ; 40.9 (0.0)           ; 60.7 (0.0)                       ; 19.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 117 (0)                   ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst                                                                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_qsys ;
;             |dcfifo:dcfifo_component|                                                                                     ; 40.9 (0.0)           ; 60.7 (0.0)                       ; 19.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 117 (0)                   ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                         ; work           ;
;                |dcfifo_s7q1:auto_generated|                                                                               ; 40.9 (9.3)           ; 60.7 (16.8)                      ; 19.8 (7.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (7)              ; 117 (36)                  ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated                                                                                                                                                                                                                                                                                                              ; work           ;
;                   |a_graycounter_ldc:wrptr_g1p|                                                                           ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_ldc:wrptr_g1p                                                                                                                                                                                                                                                                                  ; work           ;
;                   |a_graycounter_pv6:rdptr_g1p|                                                                           ; 10.7 (10.7)          ; 11.7 (11.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|a_graycounter_pv6:rdptr_g1p                                                                                                                                                                                                                                                                                  ; work           ;
;                   |alt_synch_pipe_1e8:rs_dgwp|                                                                            ; 3.8 (0.0)            ; 8.2 (0.0)                        ; 4.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_1e8:rs_dgwp                                                                                                                                                                                                                                                                                   ; work           ;
;                      |dffpipe_re9:dffpipe12|                                                                              ; 3.8 (3.8)            ; 8.2 (8.2)                        ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_1e8:rs_dgwp|dffpipe_re9:dffpipe12                                                                                                                                                                                                                                                             ; work           ;
;                   |alt_synch_pipe_2e8:ws_dgrp|                                                                            ; 2.4 (0.0)            ; 8.8 (0.0)                        ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_2e8:ws_dgrp                                                                                                                                                                                                                                                                                   ; work           ;
;                      |dffpipe_se9:dffpipe15|                                                                              ; 2.4 (2.4)            ; 8.8 (8.8)                        ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|alt_synch_pipe_2e8:ws_dgrp|dffpipe_se9:dffpipe15                                                                                                                                                                                                                                                             ; work           ;
;                   |altsyncram_fl71:fifo_ram|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24576             ; 3     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|altsyncram_fl71:fifo_ram                                                                                                                                                                                                                                                                                     ; work           ;
;                   |cmpr_b06:rdempty_eq_comp|                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|cmpr_b06:rdempty_eq_comp                                                                                                                                                                                                                                                                                     ; work           ;
;                   |cmpr_b06:wrfull_eq_comp|                                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|cmpr_b06:wrfull_eq_comp                                                                                                                                                                                                                                                                                      ; work           ;
;          |adc_ltc2308:adc_ltc2308_inst|                                                                                   ; 33.9 (33.9)          ; 34.9 (34.9)                      ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 61 (61)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst                                                                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;       |altera_reset_controller:rst_controller|                                                                            ; 4.2 (3.2)            ; 7.8 (4.3)                        ; 3.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                 ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                         ; DE10_NANO_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                     ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                             ; DE10_NANO_qsys ;
;       |altera_reset_controller:rst_controller_001|                                                                        ; 3.4 (3.1)            ; 8.4 (5.6)                        ; 5.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                 ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                     ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                         ; DE10_NANO_qsys ;
;    |sld_hub:auto_hub|                                                                                                     ; 72.5 (0.5)           ; 82.0 (0.5)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (1)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_sld     ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|                       ; 72.0 (0.0)           ; 81.5 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                    ; alt_sld_fab    ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                            ; 72.0 (1.5)           ; 81.5 (2.1)                       ; 9.5 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 89 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                 ; 70.5 (0.0)           ; 79.4 (0.0)                       ; 8.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                    ; alt_sld_fab    ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                             ; 70.5 (47.8)          ; 79.4 (56.2)                      ; 8.9 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (76)            ; 83 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                       ; work           ;
;                   |sld_rom_sr:hub_info_reg|                                                                               ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                               ; work           ;
;                   |sld_shadow_jsm:shadow_jsm|                                                                             ; 11.3 (11.3)          ; 12.1 (12.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Sign_G|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                             ; altera_sld     ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_CONVST ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; txd        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; txd_1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rxd        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rxd_1      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK_50                                                                                                                                                                        ;                   ;         ;
; KEY                                                                                                                                                                           ;                   ;         ;
;      - DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ; 1                 ; 0       ;
;      - DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                             ; 1                 ; 0       ;
;      - DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                             ; 1                 ; 0       ;
;      - DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                            ; 1                 ; 0       ;
;      - DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                              ; 1                 ; 0       ;
; rxd                                                                                                                                                                           ;                   ;         ;
;      - DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1        ; 1                 ; 0       ;
; rxd_1                                                                                                                                                                         ;                   ;         ;
;      - DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 0       ;
; ADC_SDO                                                                                                                                                                       ;                   ;         ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[9]~0                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[1]~1                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[7]~2                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[2]~3                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[10]~4                                                                            ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[0]~5                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[8]~6                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[6]~7                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[5]~8                                                                             ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[11]~9                                                                            ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[4]~10                                                                            ; 0                 ; 0       ;
;      - DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|read_data[3]~11                                                                            ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Location                   ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                             ; LABCELL_X13_Y9_N33         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                             ; LABCELL_X11_Y9_N0          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y5_N3           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                   ; LABCELL_X2_Y5_N57          ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                 ; LABCELL_X1_Y5_N48          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                                         ; LABCELL_X1_Y5_N36          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y9_N39         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                      ; FF_X11_Y9_N8               ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y9_N3         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X4_Y5_N45          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                       ; FF_X15_Y9_N23              ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X9_Y9_N39          ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LABCELL_X19_Y10_N0         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                                      ; LABCELL_X19_Y10_N48        ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                  ; LABCELL_X19_Y7_N0          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|DE10_NANO_qsys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                                      ; LABCELL_X18_Y7_N18         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                ; LABCELL_X16_Y10_N3         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y7_N39         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y8_N36         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y11_N3        ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X19_Y5_N36         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y5_N42         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X22_Y5_N45         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X23_Y5_N54         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                               ; FF_X28_Y5_N44              ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                      ; FF_X40_Y8_N40              ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y5_N15         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_inst_result[12]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y9_N39         ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_inst_result[21]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X45_Y9_N15         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_slow_inst_result[28]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y8_N9          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y7_N42         ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_stall                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y6_N12         ; 1043    ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y8_N48         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|Add10~1                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y6_N30        ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|jxuir                  ; FF_X4_Y4_N28               ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X4_Y4_N36          ; 17      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X4_Y4_N18          ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X9_Y7_N57          ; 37      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X7_Y7_N26               ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[21]~19                    ; LABCELL_X2_Y6_N6           ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[21]~21                    ; LABCELL_X2_Y6_N15          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[36]~15                    ; LABCELL_X2_Y6_N24          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[8]~10                     ; LABCELL_X2_Y6_N3           ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[8]~9                      ; LABCELL_X2_Y6_N57          ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_phy|virtual_state_uir                                       ; MLABCELL_X3_Y5_N51         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                    ; LABCELL_X18_Y6_N21         ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break|break_readreg[9]~0                                                                                                                   ; MLABCELL_X3_Y7_N6          ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci_break|break_readreg[9]~1                                                                                                                   ; LABCELL_X2_Y6_N30          ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                               ; LABCELL_X4_Y4_N45          ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[15]~7                                                                                                                              ; LABCELL_X7_Y7_N54          ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|MonDReg[18]~9                                                                                                                              ; LABCELL_X4_Y4_N21          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                             ; LABCELL_X10_Y7_N18         ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|address[8]                                                                                                                                                                                                                           ; FF_X21_Y10_N59             ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y10_N27        ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                   ; FF_X40_Y11_N56             ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y10_N54        ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                  ; FF_X37_Y10_N41             ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y8_N18        ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                              ; FF_X43_Y10_N5              ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_div_negate_src1~0                                                                                                                                                                                                                                                                                                      ; MLABCELL_X28_Y9_N39        ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_div_negate_src2~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y9_N42         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|E_src2[15]~2                                                                                                                                                                                                                                                                                                             ; MLABCELL_X39_Y8_N48        ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|Equal313~0                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y8_N9         ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y8_N39        ; 161     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                   ; LABCELL_X42_Y10_N12        ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y9_N15         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                                                 ; FF_X28_Y6_N14              ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_ctrl_ld                                                                                                                                                                                                                                                                                                                ; FF_X45_Y9_N47              ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_exc_break~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X30_Y5_N6          ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|M_st_data[22]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X27_Y6_N21         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y6_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                ; FF_X24_Y5_N2               ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                                              ; LABCELL_X23_Y5_N6          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|d_writedata[25]~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y5_N42         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X22_Y6_N3          ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y6_N24         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y5_N57         ; 5       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_quotient_done                                                                                                                                                                                                                                                                                                        ; FF_X27_Y9_N2               ; 75      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|div_remainder[29]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y9_N45         ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                       ; FF_X25_Y11_N46             ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_ap_cnt[2]~0                                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y11_N48       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X52_Y14_N24       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                    ; MLABCELL_X52_Y14_N48       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y11_N54        ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y11_N3         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3|w_anode1332w[3]                                                                                                                                                                                                                                                          ; LABCELL_X18_Y7_N54         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3|w_anode1349w[3]                                                                                                                                                                                                                                                          ; LABCELL_X18_Y7_N15         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3|w_anode1359w[3]                                                                                                                                                                                                                                                          ; LABCELL_X18_Y7_N12         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3|w_anode1369w[3]                                                                                                                                                                                                                                                          ; LABCELL_X18_Y7_N0          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|decode_ala:decode3|w_anode1379w[3]                                                                                                                                                                                                                                                          ; LABCELL_X18_Y7_N30         ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 2528    ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 126     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                        ; MLABCELL_X15_Y8_N27        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_regs:the_DE10_NANO_qsys_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                             ; MLABCELL_X15_Y8_N24        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                                 ; MLABCELL_X8_Y9_N33         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_rx:the_DE10_NANO_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~0                                                                                                                                                                                                                                                     ; LABCELL_X9_Y8_N36          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y6_N33         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                                              ; FF_X11_Y8_N35              ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_0:uart_0|DE10_NANO_qsys_uart_0_tx:the_DE10_NANO_qsys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                              ; LABCELL_X11_Y8_N36         ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_regs:the_DE10_NANO_qsys_uart_1_regs|control_wr_strobe                                                                                                                                                                                                                                                                                        ; MLABCELL_X15_Y7_N33        ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_regs:the_DE10_NANO_qsys_uart_1_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y7_N27         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|got_new_char                                                                                                                                                                                                                                                                                                 ; LABCELL_X13_Y7_N24         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_rx:the_DE10_NANO_qsys_uart_1_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~0                                                                                                                                                                                                                                                     ; LABCELL_X13_Y4_N15         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_tx:the_DE10_NANO_qsys_uart_1_tx|always4~0                                                                                                                                                                                                                                                                                                    ; MLABCELL_X8_Y9_N15         ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_tx:the_DE10_NANO_qsys_uart_1_tx|do_load_shifter                                                                                                                                                                                                                                                                                              ; FF_X11_Y7_N11              ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_uart_1:uart_1|DE10_NANO_qsys_uart_1_tx:the_DE10_NANO_qsys_uart_1_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                              ; LABCELL_X11_Y7_N12         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y6_N21         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                                  ; LABCELL_X7_Y3_N45          ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|LessThan0~1                                                                                                                                                                                                                                                                                                                           ; LABCELL_X11_Y3_N12         ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|clk_enable                                                                                                                                                                                                                                                                                                                            ; FF_X4_Y3_N17               ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|reset_n~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y4_N12         ; 38      ; Async. clear, Clock                                ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|sdi_index[1]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X12_Y3_N33         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_reset_n~0                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y6_N24         ; 137     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|measure_count[11]~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y4_N39          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_ch[0]~0                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y6_N12         ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|measure_fifo_num[11]~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y6_N39         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|slave_read_data~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y6_N33         ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|slave_read_status~0                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y6_N9         ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X10_Y8_N6          ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                          ; FF_X10_Y8_N34              ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                           ; FF_X10_Y8_N17              ; 1619    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                              ; FF_X16_Y11_N17             ; 163     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                               ; FF_X23_Y11_N2              ; 392     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; KEY                                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AH16                   ; 5       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3              ; 176     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                      ; JTAG_X0_Y2_N3              ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                 ; FF_X1_Y2_N38               ; 58      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                                        ; LABCELL_X1_Y3_N57          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                      ; LABCELL_X2_Y2_N15          ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                                                                                         ; LABCELL_X2_Y4_N30          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                                                                                         ; LABCELL_X2_Y2_N0           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~1                                                                                                                                                           ; MLABCELL_X3_Y4_N12         ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~1                                                                                                                                            ; LABCELL_X1_Y2_N27          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                                                                                              ; LABCELL_X1_Y2_N42          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                                  ; LABCELL_X2_Y2_N24          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                    ; LABCELL_X1_Y4_N0           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                               ; MLABCELL_X3_Y4_N54         ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                      ; FF_X1_Y2_N32               ; 17      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                     ; FF_X2_Y2_N29               ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                      ; FF_X1_Y2_N17               ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                      ; FF_X2_Y2_N17               ; 54      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                      ; FF_X1_Y2_N35               ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                               ; LABCELL_X1_Y2_N3           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                     ; FF_X4_Y2_N26               ; 36      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                   ; LABCELL_X1_Y2_N12          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 2528    ; Global Clock         ; GCLK0            ; --                        ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 126     ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                            ;
+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------+---------+
; DE10_NANO_qsys:u0|altera_reset_controller:rst_controller_001|r_sync_rst                          ; 1620    ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|A_stall ; 1043    ;
+--------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_r:the_DE10_NANO_qsys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None ; M10K_X5_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|DE10_NANO_qsys_jtag_uart_scfifo_w:the_DE10_NANO_qsys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None ; M10K_X5_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour                                         ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_bht_module:DE10_NANO_qsys_nios2_qsys_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0          ; None ; M10K_X41_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_data_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; None ; M10K_X69_Y5_N0, M10K_X69_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3pi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 10           ; 64           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 640     ; 64                          ; 10                          ; 64                          ; 10                          ; 640                 ; 1           ; 0          ; None ; M10K_X69_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_dc_victim_module:DE10_NANO_qsys_nios2_qsys_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0          ; None ; M10K_X41_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_data_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; None ; M10K_X69_Y13_N0, M10K_X69_Y12_N0, M10K_X69_Y11_N0, M10K_X69_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_ic_tag_module:DE10_NANO_qsys_nios2_qsys_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 15           ; 128          ; 15           ; yes                    ; no                      ; yes                    ; no                      ; 1920    ; 128                         ; 15                          ; 128                         ; 15                          ; 1920                ; 1           ; 0          ; None ; M10K_X69_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_ocimem|DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram_module:DE10_NANO_qsys_nios2_qsys_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_kg91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0          ; None ; M10K_X5_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None ; M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b_module:DE10_NANO_qsys_nios2_qsys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0          ; None ; M10K_X58_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting                       ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_m5q1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 40000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1280000 ; 40000                       ; 32                          ; --                          ; --                          ; 1280000             ; 160         ; 0          ; None ; M10K_X26_Y25_N0, M10K_X26_Y10_N0, M10K_X14_Y22_N0, M10K_X26_Y9_N0, M10K_X14_Y23_N0, M10K_X14_Y2_N0, M10K_X14_Y8_N0, M10K_X14_Y3_N0, M10K_X14_Y6_N0, M10K_X14_Y7_N0, M10K_X14_Y27_N0, M10K_X26_Y26_N0, M10K_X14_Y26_N0, M10K_X14_Y24_N0, M10K_X14_Y25_N0, M10K_X49_Y11_N0, M10K_X49_Y9_N0, M10K_X41_Y14_N0, M10K_X49_Y12_N0, M10K_X41_Y12_N0, M10K_X26_Y16_N0, M10K_X26_Y17_N0, M10K_X14_Y16_N0, M10K_X14_Y15_N0, M10K_X14_Y17_N0, M10K_X58_Y16_N0, M10K_X58_Y15_N0, M10K_X58_Y14_N0, M10K_X58_Y13_N0, M10K_X49_Y13_N0, M10K_X38_Y22_N0, M10K_X38_Y24_N0, M10K_X14_Y1_N0, M10K_X26_Y24_N0, M10K_X38_Y25_N0, M10K_X58_Y12_N0, M10K_X49_Y10_N0, M10K_X58_Y23_N0, M10K_X58_Y22_N0, M10K_X58_Y10_N0, M10K_X26_Y4_N0, M10K_X38_Y8_N0, M10K_X41_Y10_N0, M10K_X38_Y9_N0, M10K_X38_Y10_N0, M10K_X41_Y18_N0, M10K_X41_Y21_N0, M10K_X41_Y23_N0, M10K_X26_Y20_N0, M10K_X38_Y23_N0, M10K_X41_Y16_N0, M10K_X49_Y15_N0, M10K_X41_Y17_N0, M10K_X49_Y16_N0, M10K_X41_Y15_N0, M10K_X38_Y27_N0, M10K_X41_Y25_N0, M10K_X49_Y26_N0, M10K_X41_Y11_N0, M10K_X26_Y27_N0, M10K_X41_Y2_N0, M10K_X49_Y3_N0, M10K_X41_Y3_N0, M10K_X41_Y1_N0, M10K_X49_Y6_N0, M10K_X41_Y5_N0, M10K_X49_Y5_N0, M10K_X49_Y4_N0, M10K_X41_Y4_N0, M10K_X38_Y6_N0, M10K_X5_Y12_N0, M10K_X5_Y10_N0, M10K_X5_Y6_N0, M10K_X14_Y10_N0, M10K_X5_Y14_N0, M10K_X26_Y6_N0, M10K_X26_Y23_N0, M10K_X14_Y4_N0, M10K_X14_Y9_N0, M10K_X14_Y5_N0, M10K_X41_Y24_N0, M10K_X49_Y24_N0, M10K_X49_Y22_N0, M10K_X49_Y23_N0, M10K_X49_Y25_N0, M10K_X49_Y8_N0, M10K_X58_Y6_N0, M10K_X41_Y8_N0, M10K_X58_Y9_N0, M10K_X58_Y8_N0, M10K_X49_Y2_N0, M10K_X58_Y3_N0, M10K_X58_Y4_N0, M10K_X49_Y1_N0, M10K_X58_Y5_N0, M10K_X38_Y16_N0, M10K_X38_Y20_N0, M10K_X38_Y18_N0, M10K_X26_Y18_N0, M10K_X38_Y19_N0, M10K_X49_Y21_N0, M10K_X41_Y19_N0, M10K_X58_Y21_N0, M10K_X58_Y11_N0, M10K_X49_Y19_N0, M10K_X26_Y15_N0, M10K_X26_Y13_N0, M10K_X26_Y14_N0, M10K_X14_Y13_N0, M10K_X14_Y14_N0, M10K_X38_Y2_N0, M10K_X38_Y3_N0, M10K_X38_Y4_N0, M10K_X38_Y1_N0, M10K_X38_Y5_N0, M10K_X38_Y17_N0, M10K_X49_Y14_N0, M10K_X49_Y17_N0, M10K_X38_Y14_N0, M10K_X49_Y18_N0, M10K_X26_Y19_N0, M10K_X14_Y19_N0, M10K_X14_Y18_N0, M10K_X14_Y20_N0, M10K_X14_Y21_N0, M10K_X41_Y7_N0, M10K_X41_Y13_N0, M10K_X26_Y8_N0, M10K_X38_Y7_N0, M10K_X26_Y12_N0, M10K_X38_Y15_N0, M10K_X38_Y13_N0, M10K_X38_Y12_N0, M10K_X38_Y11_N0, M10K_X26_Y11_N0, M10K_X58_Y18_N0, M10K_X58_Y17_N0, M10K_X58_Y19_N0, M10K_X49_Y20_N0, M10K_X58_Y20_N0, M10K_X58_Y26_N0, M10K_X58_Y25_N0, M10K_X41_Y26_N0, M10K_X58_Y24_N0, M10K_X38_Y26_N0, M10K_X41_Y22_N0, M10K_X26_Y22_N0, M10K_X41_Y20_N0, M10K_X26_Y21_N0, M10K_X38_Y21_N0, M10K_X26_Y2_N0, M10K_X26_Y3_N0, M10K_X26_Y5_N0, M10K_X26_Y1_N0, M10K_X26_Y7_N0, M10K_X5_Y11_N0, M10K_X14_Y12_N0, M10K_X5_Y13_N0, M10K_X14_Y11_N0, M10K_X5_Y7_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
; DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_data_fifo:adc_data_fifo_inst|dcfifo:dcfifo_component|dcfifo_s7q1:auto_generated|altsyncram_fl71:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 12           ; 2048         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 24576   ; 2048                        ; 12                          ; 2048                        ; 12                          ; 24576               ; 3           ; 0          ; None ; M10K_X5_Y3_N0, M10K_X5_Y4_N0, M10K_X5_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Address Too Wide                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18               ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Independent 18x18 ; DSP_X32_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Independent 18x18 ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_mult_cell:the_DE10_NANO_qsys_nios2_qsys_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_37p2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Independent 18x18 ; DSP_X32_Y10_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,387 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 97 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 2,732 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,707 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 620 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,317 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 482 / 12,676 ( 4 % )    ;
; R14/C12 interconnect drivers                ; 512 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 3,839 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 7,657 / 266,960 ( 3 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 10           ; 0            ; 10           ; 0            ; 0            ; 14        ; 10           ; 0            ; 14        ; 14        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 14           ; 4            ; 14           ; 14           ; 0         ; 4            ; 14           ; 0         ; 0         ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ; 14           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; txd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; txd_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK_50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rxd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rxd_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 225.0             ;
; I/O,altera_reserved_tck ; altera_reserved_tck  ; 13.8              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                              ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 2.081             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 2.020             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                      ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[11]                                                       ; 1.364             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                                                                                                                                                      ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[11]                                                       ; 1.347             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|DRsize.010                                                   ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[15]                                                       ; 1.172             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[15]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[14]                                                       ; 1.171             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 1.168             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 1.168             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                                                        ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.159             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[11]                                                       ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.097             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                      ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.088             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                           ; 1.085             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.081             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                                                                                                                                      ; 1.080             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                      ; 1.078             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                           ; 1.072             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                      ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.058             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                              ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                      ; 1.047             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                      ; 1.045             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[36]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[35]                                                       ; 1.040             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                      ; 1.039             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                           ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                        ; 1.028             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[0]                                                        ; 1.026             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                                                                                                                                                    ; 1.022             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                     ; 1.021             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[21]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[20]                                                       ; 1.016             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[9]                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[8]                                                        ; 1.016             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[14]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[13]                                                       ; 1.012             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                             ; 1.009             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                                                                                                                                                    ; 1.007             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[11]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[10]                                                       ; 1.005             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[18]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[17]                                                       ; 1.003             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                      ; 1.003             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[5]                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[4]                                                        ; 1.003             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                                                                           ; 0.998             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                      ; 0.992             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                                                                           ; 0.985             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[37]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[36]                                                       ; 0.985             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                                                                                                                                    ; 0.979             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                      ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                    ; 0.973             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                      ; 0.971             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                     ; 0.954             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                     ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                                                                                                                                      ; 0.950             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                                                                                     ; 0.948             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[22]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[21]                                                       ; 0.947             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                                     ; 0.945             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                     ; 0.944             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[19]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[18]                                                       ; 0.944             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[17]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[16]                                                       ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                      ; 0.942             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[23]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[22]                                                       ; 0.940             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                        ; 0.939             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                                                                              ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                      ; 0.938             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                                    ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                                     ; 0.937             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[2]                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[1]                                                        ; 0.936             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                                     ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                                                                                                                                      ; 0.934             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                             ; 0.932             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                                                                                                                                    ; 0.930             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[25]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[24]                                                       ; 0.930             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[28]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[27]                                                       ; 0.930             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[20]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[19]                                                       ; 0.929             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[27]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[26]                                                       ; 0.929             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[24]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[23]                                                       ; 0.929             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[34]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[33]                                                       ; 0.920             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                                     ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; 0.913             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                      ; 0.912             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                      ; 0.894             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                      ; 0.894             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[29]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[28]                                                       ; 0.881             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 0.872             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 0.872             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 0.872             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                         ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 0.872             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                                                                           ; 0.872             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                                                               ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                   ; 0.819             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                   ; 0.819             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                                                                                   ; 0.819             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                                                 ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; 0.819             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_jtag_uart:jtag_uart|alt_jtag_atlantic:DE10_NANO_qsys_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                                                                                     ; 0.819             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[35]                                                       ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[35]                                                       ; 0.815             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|din_s1  ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; 0.808             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                     ; 0.802             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                     ; 0.802             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 0.794             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                     ; 0.790             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                     ; 0.790             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                          ; 0.781             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                                                                                                                                          ; 0.781             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[4]                                                        ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[3]                                                        ; 0.777             ;
; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; DE10_NANO_qsys:u0|DE10_NANO_qsys_nios2_qsys:nios2_qsys|DE10_NANO_qsys_nios2_qsys_cpu:cpu|DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci:the_DE10_NANO_qsys_nios2_qsys_cpu_nios2_oci|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_wrapper|DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck:the_DE10_NANO_qsys_nios2_qsys_cpu_debug_slave_tck|sr[35]                                                       ; 0.776             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                                                                                                                                          ; 0.773             ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                                                                                                                                          ; 0.766             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "Sign_G"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 2770 fanout uses global clock CLKCTRL_G0
    Info (11162): DE10_NANO_qsys:u0|DE10_NANO_qsys_pll_qsys:pll_qsys|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 133 fanout uses global clock CLKCTRL_G3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_s7q1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../qsys/hardware/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../qsys/hardware/synthesis/submodules/DE10_NANO_qsys_nios2_qsys_cpu.sdc'
Warning (332060): Node: CLK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|tick[1] is being clocked by CLK_50
Warning (332060): Node: DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|pre_measure_start was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|config_cmd[3] is being clocked by DE10_NANO_qsys:u0|adc_ltc2308_fifo:adc_ltc2308|adc_ltc2308:adc_ltc2308_inst|pre_measure_start
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|pll_qsys|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 80 registers into blocks of type DSP block
    Extra Info (176220): Created 16 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X33_Y0 to location X44_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.10 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Info (144001): Generated suppressed messages file D:/Ruanjian/Quartus15.0/Test/Shouyu/Sign_G/par/output_files/Sign_G.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6744 megabytes
    Info: Processing ended: Wed Nov 24 20:22:50 2021
    Info: Elapsed time: 00:01:30
    Info: Total CPU time (on all processors): 00:02:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Ruanjian/Quartus15.0/Test/Shouyu/Sign_G/par/output_files/Sign_G.fit.smsg.


