
module full_adder;

  wire ab, bc, ca;

  xor(s, a, b, ci);

  and(ab, a, b);
  and(bc, b, ci);
  and(ca, ci, a);

  or(co, ab, bc, ca);

endmodule

