Mikroprogramske KE vs trdoožičena KE:
- mikroprogramska:
	- + fleksibilnost - z lahkoto dodamo nove mikroukaze, hitro za razvoj; lahko imamo različne zbirnike za isto elektroniko in potem deluje kot drug računalnik (lahko imamo eno organizacijo in več arhitektur)
	- možnost realizacija različnih arhitektur
- trdoožičena:
	- + hitrejša
	- - kompleksnejša (potrebnih več logičnih vezij)

- včasih je bil CISC bolj smiselen, ker je bilo branje iz pomnilnika počasno in smo želeli čim več stvari narediti z enim branjem
- primer manj varnosti za več hitrosti: če lahko beremo nek del RAM-a samo, če imamo neke pravice, lahko najprej preberemo RAM in vmes gledamo ali imamo pravice, namesto da bi najprej preverili pravice in potem brali RAM
- pri cevovodni izvedbi rabimo ukaze razdeliti na mikrooperacije

Trdoožičena KE:
- vsak ukaz razdelimo na tri elementarne korake:
	- ![350](../../Images2/Pasted%20image%2020241126104006.png)
	- vsak strojni ukaz rabi enako število elementarnih korakov
- če je elementarni korak 0, je IRLOAD=1:
	- ![400](../../Images2/Pasted%20image%2020241126104100.png)
- immed load:
	- če je irbit7=1, pomeni da imamo 16-bitni ukaz, ki ima takojšnji operand
- pc load:
	- imamo pogojni in brezpogojni skok, da povečamo PC po izvedbi ukaza
	- b7=1 pomeni, da je skok, sicer ga ni
	- ![600](../../Images2/Pasted%20image%2020241126104936.png)

- V/I so pri trdoožičeni KE enaki, izhodne kontrolne signale pa generiramo z logičnimi vezji

- ko imajo vsi ukazi enako število korakov, lahko naredimo cevovodno različico - branje do ukaza, dekodiranje ukaza, execute, dostop do pomnilnika in write back v registrsko enoto:
	- sem ne moremo dati bolj kompleksnih ukazov (npr. jnez), ker sta to v bistvu dva ukaza (najprej preveri zastavico in potem jump), zato take ukaze pretvorimo v več ukazov
	- kompleksne ukaze damo ven in obdržimo enostavne ukaze, ki lahko naredijo isto kot kompleksni ukazi, ko jih damo skupaj
	- lahko izvajamo 5 ukazov, vsak v svoji stopnji

Družina ARM procesorjev:
- Cortex-A - applikacijski procesorji, za splošne namene
	- Memory management unit - zaščita pomnilnika za bolj kompleksne OS
- Cortex-M za realnočasovne operacije, hitri odzivi na prekinitve:
	- mikrokrmilniki
	- za vgrajene sisteme
	- RTOS - real time OS: FreeOS, Zephyr
	- težko delati zaščito pomnilnika, če en procesor ponori lahko uniči pomnilnik
	- tudi dodeljevanje pomnilnika ni tako enostavno kot pri Cortex-A

- ARM ni čisti RISC:
	- pogojno izvajanje ukazov - več ciklov za en strojni ukaz

- ARM licenčen, RISC-V open source

### Paralelizem na nivoju ukazov

- ideja: veliko ukazov v programu bi se lahko izvajalo paralelno
- s cevovodom izkoriščamo paralelnost na nivoju ukazov - več ukazov damo v kvazi paralelno izvedbo; ne rabimo spreminjati programa, da lahko paralelno izvajamo ukaze
- CPE: mikroprogramirane in trdoožičene:
	- če KE želimo trdoožičiti, jo moramo razdeliti v stopnje in se poenostavi
- ponavadi rabimo samo en del podatkovne enote, zato s cevovodom dosežemo boljše izkoriščenje vseh delov vezja, ker je celo vezje zaposleno z eno stopnjo
- CPI = clocks per instruction (od 3 do 5)
- MIPS povečamo tako, da povečamo frekvenco ali zmanjšamo CPI:
	- frekvence ne moremo več veliko zviševati zaradi sproščanja toplote in porabe
	- manjšanje CPI: več logičnih vrat, da se lahko več ukazov izvaja naenkrat - paralelizem

- kako več logičnih vrat uporabiti tako, da se več ukazov izvaja paralelno
- cevovod - ne rabimo spreminjati programa, da se bo izvajal paralelno (pri nitih rabimo spremeniti program)

- CISC vs RISC: manjši MIPS, ampak dejanski čas izvedbe je lahko enak

Cevovod:
- kako?
	- ![400](../../Images2/Pasted%20image%2020241126115704.png)
	- ukaze razdelimo na stopnje, ki so enake za vsak ukaz
- vmes med stopnjami so vmesne stopnje:
	- pomnilniki (registri), ki hranijo vmesne rezultate
	- podatkovna enota: kompleksnejša
	- kontrolna enota: se porazdeli (poenostavi)
	- naslednja stopnja iz teh registrov prebere stvari, ki jih rabi za delovanje
- izračun primerjave cevovoda in brez cevovoda:
	- ![500](../../Images2/Pasted%20image%2020241126120047.png)
	- pri cevovodu prvi ukaz porabi 5 period (da se cevovod napolni), vsak naslednji pa samo eno
	- ![500](../../Images2/Pasted%20image%2020241126120149.png)
	- pridemo blizu idealnega CPI=1

- običajno imamo 5 stopenj, včasih jih je bilo veliko več (30), želimo zmanjšati število stopenj
- idealno: $CPI_{cevovoda} = \frac{CPI_{necev}}{št. stopenj}$
- krajša $t_{CPE} = t_{shranjevanje} + t_{stopnje}$
- $t_{shranjevanja}$ je čas vpisa/branja vmesnih stopenj, tudi $t_{vmes}$

- primer:
	- pri necevovodni izvedbi moramo čakati vsaj 2 propagacijska časa ($t_{CPE} >= 2 t_p$)
	- pri cevovdni damo vmes vmesno stopnjo (vmesni register):
		- smo ukaz razdelili na dva dela, zaradi česar se medtem ko se za en ukaz izvaja druga stopnja, se že prva stopnja za naslednji ukaz
		- lahko deluje s krajšo urino periodo
		- če hočemo, lahko frekvenco spustimo in dobimo boljšo energetsko učinkovitost, ampak ponavadi tega ne delamo, ker hočeom večjo hitrost
	- ![600](../../Images2/Pasted%20image%2020241126122639.png)

- ![600](../../Images2/Pasted%20image%2020241126123740.png)
- pomnilnik ločimo na ukazni in operandni, da ne dostopamo iz dveh stopenj do istige pomnilnika
- pri dostopu do registrov se tisti registri, ki nastopajo v ukazu izločijo v register vmesne stopnje, da jih lahko uporabimo in hkrati naslednji ukaz dostopa do registrske enote
- vse stopnje so približno enako kompleksne (1 urina perioda na stopnjo) - če je ena stopnja preveč kompleksna, se razdeli na več podstopenj
- pri EX:
	- ALE operacije
	- za LDR in STR se izračuna naslov
	- skoki
- MA:
	- dostop do operandnega pomnilnika
- WB:
	- piše nazaj v registrsko enoto

- load/store multiple: večkratno branje/pisanje znotraj enega ukaza, ni v skladu z RISC, ker porabi več ciklov; se vrti med EX in MA stopnjo

- predikcija pogojev:
	- če dobro napovedujemo, smo že naredili kar je treba, če ne napovemo prav, moramo vse zbrisati, ampak smo porabili isto časa kot če bi čakali
	- prediktorji so danes zelo učinkoviti
- tudi ostale podenote so narejene kot cevovodi

- dve stopnji lahko hkrati dostopata do pomnilnika, zato moramo ločiti ukazni in oprandni pomnilnik

- PC se lahko povečuje po 4 ali pa se zapiše iz ALE (povezava iz EX stopnje)
- pri EX stopnji je lahko drugi operand B ali pa takojšnji operand, ki ga dobiš v IR
- končni naslov pri jump se shrani kot relativni odmik od trenutnega PC, ne kot absolutni naslov

---

- MiMo ALU nima najboljše porabe, ker vklopimo vseh 16 operatorjev, izračunamo vseh 16 rezultatov in potem samo z mux in aluop izločimo pravilni rezultat, ostalih 15 pa zavržemo
- pri MiMo imamo PC=PC+1, ne PC=PC+4
- pri MiMo z address decoder vklopimo samo napravo, v katero ho;emo pisati
- SIMD - isto operacijo izvajamo naenkrat nad več podatki paralelno, uporabno za GPU
- za računanje s floating pointi je pri npr. računanju nevronskih mrež bolje imeti približke kot natančne rezultate - manj prostora in energije
- mikroprogramska KE - kontrolne signale določi mikroprogram
- trdoožičena kontrolna enota - kontrolne signale določimo glede na bite v IR, z vezjem generiramo stanje vsakega kontrolnega signala:
	- boljša izvedba, če naredimo posamezne stopnje in potem v vsaki stopnji določimo svoje kontrolne izvedbe; je kompleksnejše za izvedbo