
// Library name: final_project
// Cell name: ADC_ideal
// View name: schematic
subckt ADC_ideal CLK COMP_OUT D\<7\> D\<6\> D\<5\> D\<4\> D\<3\> D\<2\> \
        D\<1\> D\<0\> VDD VIN VREF VSS CMP LD
