一般STM32芯片主控的功率是不超过0.5W的, 

MCU 和 Soc (嵌入式系统)部分, 一般使用软硬件协同设计实现单片机系统的搭载。 
一般是专用化的芯片。

CISC , VS , RISC 的概念
CISC 为复杂指令集计算机，一般用于编程和提高存储器的访问效率, 
一般指令丰富，功能强大, 但是使用率不均衡, 不利于提高性能和大规模集成电路。
RISC, 精简指令集计算机, 可以提高处理器的运行速度。一般使用率均衡, 执行效率高。但是指令数比较少。
一般,8051, x86系列均为CISC, 而 ARM, MIPS, RISC-V 均为RISC

一般CPU和存储器的结构包括**冯诺依曼结构和哈佛结构**。(一般ARM均采用哈佛架构)
![[Excalidraw/1. 基础与开发板使用 2024-07-11 11.31.51]]

一般 STM32F1系列是ARMv6-M的架构, 而 ARMv7E-M 类架构包含 Cortex-M4和Cortex-M7两种。对于 ARMv7-R 和 ARMv7-A等类型, 分别指不同的用途(**A系列用于手机, 电脑处理器等等** A-Application,  R-Real-time)
![[attachments/Pasted image 20240711114724.png]]

> [!NOTE] 工作站知识
> 工作站一般采用RISC架构和UNIX操作系统
> 后面转换为 x86 架和 Windows 系统。

Cortex-M3 ~ M7 指令系统都是 Thumb/Thumb-2 而Cortex-M3没有DSP指令扩展, 而M4和M7均有DSP指令扩展。M4有单精度浮点单元, M7有单双精度浮点电源。 具体参考下表:
![[attachments/Pasted image 20240711125135.png]]

ST 仅有16个中断优先级
DMIPS: 每秒处理百万条指令数量/1MHz, 对于F4为168MHz的处理主频, 其中M7由于流水线长比M4更长, 其指令效率更高。
其中H7为性能较强的处理器。

在 Keil 工程 Utilites > 勾选如下两个选项, 即可使用调试模式。
![[attachments/Pasted image 20240712082205.png]]
对于整个开发板的硬件分布, 如下图所示:
![[attachments/Pasted image 20240712092919.png]]

## 1. CubeF4 固件库的使用
STM32 CubeF4 固件库包含以下的内容:
其中HAL在硬件抽象层, 而底层是 LL (Low Layer) 并包含了 Board Support Package.
![[attachments/Pasted image 20240712084108.png]]
固件结构如图所示:
![[attachments/Pasted image 20240712084305.png]]

## 2. STM32F4最小系统
包括 **电源电路, 复位电路, 晶振电路, BOOT电路和下载调试电路**。一般100脚以上有 VREF+和VREF-部分, 而VBAT用于接备用电源。
注意: F7 , H7 只有BOOT0, 没有BOOT1 
### (1) 电源和复位电路
原开发板的电路图如图所示: 
![[attachments/Pasted image 20240712104125.png]]

一般 VCC5供电, 使用3.3V供电, 对于VCC3.3M和VCC3.3中间一般会为了维修接两个电阻。
![[attachments/Pasted image 20240712110337.png]]
一般的VCC和VCC3.3M使用如下的图进行连接。模拟电源会增加一个 10R 的电阻,并使用两个滤波电容进行更好的滤波。
![[attachments/Pasted image 20240712110500.png]]
最终使用VCC3.3M来给电源进行供电。这样会更加稳定。多组电源供电是不同的外设可能使用不同的部分进行供电。因此高速电路都会使用多组电源进行
![[attachments/Pasted image 20240712110853.png]]
对于后备区域的电源设计, 除了直接连接3.3V之外, 也可以采用如下设计: 首先用一个二极管D4, D5 进行供电, 并将电源3.3M 接入VBAT部分上方, 这样可以利用二极管通断, 实现在掉电时, VBAT 供电, 而上电后改为3.3V进行供电(注意加一个100nF(104)的电容, 保证能平滑切换)。
![[attachments/Pasted image 20240712111407.png]]
在 VDD 高于PDR超过tRSTTEMPO 时间时, 则触发Power-on reset 复位操作, 而  Softeware Reset 会由 NRST Pin的低电平进行触发(external reset)。

一般上电时, 利用如下电路也能复位(充电前为低电平)。(一般需要时间为100nF, 10$K\Omega$电阻, 则充电时间为 $\tau = RC = 1s$, 显然是够复位的。
![[attachments/Pasted image 20240712114446.png]]

> [!note] 省略BOOT0,BOOT1电路
> 对于BOOT0, BOOT1, 各接一个10K的电阻即可。而F7H7仅有BOOT0,完全相同。

### (2) 晶振电路
对于32.768kHz晶振, 一般选用12pF的起振电容
**对于F103, F407, H750VBT6的晶振均使用8MHz, 而对于F429, F767,H743,F750, H750XBH6等等，使用25MHz的晶振, 起振电容均使用 22pF(也可以用20pF)**

F103接入晶振频率是4-16MHz, 
对于JTAG结构, 一般都有对应的电路 其中JTMS,  JTCK复用SWD。如果直接使用串口下载, 直接使用 PA9, PA10进行串口下载。
![[attachments/Pasted image 20240712120603.png]]
在开发板上直接自带了CH340C电路(自带USB转TTL电平)
下图中的一件下载电路部分, 使用BOOT0和复位引脚进行控制,
![[attachments/Pasted image 20240712121136.png]]
一般多选用SWD进行调试。

## 3. 程序下载和DAP调试程序的使用
当有外扩的ROM 来进行下载程序时, 可以通过如下的方法设置外扩的 SRAM 等等 
![[attachments/Pasted image 20240712140913.png]]

基础执行的控制按钮: 
PA13-> SWDIO 
PA14-> SWCLK 
PA15-> JTDI  
注意: 复位时, 默认JTAG和SWD都是支持的状态。 可以单独释放NJTRST 和 JTAG, SWd

参考**数据手册**的Alternate function mapping, 默认的复用功能是 AF0, 而即相应对应的 JTMS-SWDIO 
![[attachments/Pasted image 20240712142813.png]]

### (2) 配置DAP调试(有DAP仿真器时,使用)
使用 MDK 配置 DAP 仿真调试步骤如下:其中支持仿真调试，除了使用GDB调试, 可以通过内核停止时, 可以查询内核和外设状态。统称为 SWJ-DP 端口。 

首先选中 Load Application at Startup 和 Run to main 两个接口。
![[attachments/Pasted image 20240712143104.png]]
注意: 使用右边的是硬件仿真。 然后将该框设置为DAP-Debugger, 
![[attachments/Pasted image 20240712143844.png]]
然后配置Settings中的ATK CMSIS 仿真器。
![[attachments/Pasted image 20240712144117.png]]
最后勾选下图中的 Use Debug Driver
![[attachments/Pasted image 20240712144204.png]]
注意: STC-ISP (或者串口)下载程序时, 需要 BOOT0 接高, BOOT1接低
而H750 必须复位才能下载。BOOT0接低,

注意: M3/M4/M7的内存均为小端模式,因此内存必须反读出。

## 4. F4 内核架构认识
参考数据手册, 我们得到如下的结构框图(F1仅有I总线):
有8个主控总线和7个被控总线，具体如下(p59), 如I总线, D总线, S总线各种总线。 
![[attachments/Pasted image 20240712150938.png]]
> [!NOTE] OTG 技术
> OTG(On-The-Go 设备连接和数据交换技术)是一种设备连接和数据交换技术，主要用于各种设备以及移动设备上的数据传输。它允许在没有电脑作为中转站的情况下，直接将手机、平板等移动设备连接U盘、读卡器、键盘、鼠标、数码相机等外部设备，以进行数据传输、输出操作或充电等功能。OTG技术最初由USB论坛于2001年提出，并在USB 2.0规范中得到了广泛支持。这种技术标准用于在移动设备之间实现直接连接和数据传输，实现了即插即用的便利性。OTG设备能够充当主机或外设，支持**主机通令协议(HNP)和对话请求协议(SRP)**，使得设备角色可以在连接后更换，以适应不同的使用场景。

其中, **被控总线AHB1外设包含AHB, APB桥和APB外设, 而AHB2没有相应的APB总线桥**。
具有SRAM1和SARM2(对于F42xx, 43xx有SRAM3)
![[attachments/Pasted image 20240712145420.png]]

> [!caution] **总线时钟频率**
> 右侧的为F429的频率控制部分
> AHB1/AHB2:  168/180MHz(MAX)
> APB1:   42/45MHz(MAX)
> APB2:   84/90MHz(MAX)

AHB 总线分为 AHB1, AHB2 和 AHB3 总线, 其工作频率均为 168MHz, 外设共有 16 个 DMA 通道。其中 AHB3可以管理外接内存控制(External memory controller)部分, 主要是FSMC, 并可以扩展外部SRAM, PRAM , NOR Flash , PC Card等等外部存储器。
AHB2总线挂载了 RNG, Camera interface 和 USB OTG FS 三个外设。

![[attachments/Pasted image 20240712145728.png]]

STM32F4 系列配备有14个TIM,  并配备有以太网和CAN通信接口。

STM32F4的系统总线架构图如图所示(参考手册p60), 由于有FSMC, 整体较为复杂。
![[attachments/Pasted image 20240712151751.png]]
其中,上方为主控总线, 右侧为从总线, 而 **M4 内核连接 I, D, S 总线进行控制**, 其中有控制关系, 并且**每个主控总线均可控制FSMC**:
Ibus : ICODE, SRAM1
Dbus : 64kb CCM RAM(仅用于存储数据,访问速度快但不支持DMA), DCODE, SRAM1
S-bus: SRAM1,SRAM2，两个AHB  
其中ICODE 和DCODE均连接ACCEL (ART ACCEL CACHE部分)
AHB1可以控制APB1和APB2 
**而AHB3主要指 FSMC部分的控制**。

## 5. 补充 Cortex-F7 & H7 系统架构
F7和H7 的系统架构主要包括两点: 
1. **AXI 转 AHB 总线桥结构**(64位AXI总线矩阵) -> 包含4个接口
	- 1个连接内嵌 Flash 的 AXI  转 64位的AHB总线桥
	- 3个连接AHB总线矩阵的AXI转32 
2. **1个AHB 总线矩阵**: 
	- **12 个总线主控器**
	- **8 个总线从控制器**
其中主要的是多重AHB总线矩阵, 包括3个32位的AHB总线, 64位AHB总线和AHBP, DMA 总线和外设等等。 **AHB1和AHB2均有AHB-APB总线桥**(部分型号有, 但有的没有),**AHB挂载支持QUAD SPI, FMC 等等**。
其中, 总线桥矩阵如下图所示: 并有AXIM 转多重AHB总线。利用64位总线矩阵来访问Flash。有一个单独到Flash的部分, 也计入主控制线内。 
![[attachments/Pasted image 20240712161252.png|900]]
DTCM RAM 支持存放数据和指令
ITCM RAM 支持CPU时钟速度访问, 0等待周期 
> [!caution] 总线时钟频率
> AHB1/AHB2: 216MHz 
> APB1 : 54 MHz 
> APB2 : 108 MHz

## 6. 存储器映射
stm32可以寻址从 0x00000000 ~ 0xffff ffff 进行寻址(一个地址访问一个字节)
其中, 将4GB 的地址分为 8 个Block, 具体如下:
![[attachments/Pasted image 20240712163200.png]]

对于STM32F103, Block0 存放如图的内存。
![[attachments/Pasted image 20240712163324.png]]

寄存器包括内核寄存器和外设寄存器等等。直接操作的方法是:
```cpp
*(uint32_t*)(0x4001 080C) = 0xFFFF;    // 操作0x4001 080C 处的值赋值为 0xFFFF 
//  即 GPIOA_ODR = 0xFFFF
```

利用结构体实现寄存器映射过程:
```c
typedef struct{
__IO uint32_t CRL, 
__IO uint32_t  CRh, 
.... 
}
```

**注意: 结构体在C语言中的性质是分配一片连续的内存空间, 即可以直接匹配连续内存空间的部分**。
每一个外设的基地址(Base 可以从stm32f4xx.h中找到), 即 `...__BASE` 
```c
/** @addtogroup Peripheral_memory_map
  * @{
  */
#define FLASH_BASE            0x08000000UL /*!< FLASH(up to 1 MB) base address in the alias region                         */
#define CCMDATARAM_BASE       0x10000000UL /*!< CCM(core coupled memory) data RAM(64 KB) base address in the alias region  */
#define SRAM1_BASE            0x20000000UL /*!< SRAM1(112 KB) base address in the alias region                              */
#define SRAM2_BASE            0x2001C000UL /*!< SRAM2(16 KB) base address in the alias region                              */
#define PERIPH_BASE           0x40000000UL /*!< Peripheral base address in the alias region                                */
#define BKPSRAM_BASE          0x40024000UL /*!< Backup SRAM(4 KB) base address in the alias region                         */
#define FSMC_R_BASE           0xA0000000UL /*!< FSMC registers base address                                                */
#define SRAM1_BB_BASE         0x22000000UL /*!< SRAM1(112 KB) base address in the bit-band region                          */
#define SRAM2_BB_BASE         0x22380000UL /*!< SRAM2(16 KB) base address in the bit-band region                           */
#define PERIPH_BB_BASE        0x42000000UL /*!< Peripheral base address in the bit-band region                             */
#define BKPSRAM_BB_BASE       0x42480000UL /*!< Backup SRAM(4 KB) base address in the bit-band region                      */
#define FLASH_END             0x080FFFFFUL /*!< FLASH end address                                                          */
#define FLASH_OTP_BASE        0x1FFF7800UL /*!< Base address of : (up to 528 Bytes) embedded FLASH OTP Area                */
#define FLASH_OTP_END         0x1FFF7A0FUL /*!< End address of : (up to 528 Bytes) embedded FLASH OTP Area                 */
#define CCMDATARAM_END        0x1000FFFFUL /*!< CCM data RAM end address                                                   */
```
