# Verilog small modules
Verilogで作った小物を置いてます

AddSub.v - 加減算器
AuddSubC.v - キャリー出力付き加減算器
AddSubNR.v - 加減算器出力レジスタ無し
Adder.v - 加算機器
ClockDivider.v - クロック分周器	
Comp2s.v - ２の補数変換
DelayUnit.v - 遅延素子
Divider.v - 除算器
IncDec.v - インクリメンターとデクリメンター
Inc_Dec.v - ファイル名が違うだけ。中身は↑と同じ
LED_Flicker.v - 謎のLチカモジュール（ただのカウンター）
MUX.v - MUX	
MUX3.v - 3:1MUX
MUX4.v - 4:1MUX
OneBitSigned.v - 負値の表現方法を変換する
PipeReg.v - パイプレジスタ	
PosedgePulse.v - 入力信号の上昇端でクロック一位相分のパルスを出力
SDivider.v - 除算器(符号付き)
SegmentDecoder.v - 7セグメントデコーダーモジュール
ShiftReg.v - シフトレジスタ	
Sqrt.v - 平方根演算機
StartCounter.v - Startを入れると桁が溢れるまでカウントするカウンタ
TactFilter.v - タクトスイッチ用チャタリングフィルタ
UDCounter.v - アップダウン切り替え可能カウンター
VariClockDivider.v - 可変クロック分周器
