Fitter report for CortexM3
Sat Jul 22 21:19:19 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 22 21:19:19 2023           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; CortexM3                                        ;
; Top-level Entity Name              ; CortexM3                                        ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE55F23I7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 22,949 / 55,856 ( 41 % )                        ;
;     Total combinational functions  ; 22,141 / 55,856 ( 40 % )                        ;
;     Dedicated logic registers      ; 5,591 / 55,856 ( 10 % )                         ;
; Total registers                    ; 5591                                            ;
; Total pins                         ; 35 / 325 ( 11 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,048,576 / 2,396,160 ( 44 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 308 ( 2 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE55F23I7        ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                 ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                 ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
;     Processor 3            ;   4.0%      ;
;     Processor 4            ;   3.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27944 ) ; 0.00 % ( 0 / 27944 )       ; 0.00 % ( 0 / 27944 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27944 ) ; 0.00 % ( 0 / 27944 )       ; 0.00 % ( 0 / 27944 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27934 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Desktop/CortexM3/Quartus/output_files/CortexM3.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 22,949 / 55,856 ( 41 % )       ;
;     -- Combinational with no register       ; 17358                          ;
;     -- Register only                        ; 808                            ;
;     -- Combinational with a register        ; 4783                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 15845                          ;
;     -- 3 input functions                    ; 4831                           ;
;     -- <=2 input functions                  ; 1465                           ;
;     -- Register only                        ; 808                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 21317                          ;
;     -- arithmetic mode                      ; 824                            ;
;                                             ;                                ;
; Total registers*                            ; 5,591 / 57,409 ( 10 % )        ;
;     -- Dedicated logic registers            ; 5,591 / 55,856 ( 10 % )        ;
;     -- I/O registers                        ; 0 / 1,553 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 1,654 / 3,491 ( 47 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 35 / 325 ( 11 % )              ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                  ;
;                                             ;                                ;
; M9Ks                                        ; 128 / 260 ( 49 % )             ;
; Total block memory bits                     ; 1,048,576 / 2,396,160 ( 44 % ) ;
; Total block memory implementation bits      ; 1,179,648 / 2,396,160 ( 49 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 308 ( 2 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global signals                              ; 6                              ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )                ;
; JTAGs                                       ; 0 / 1 ( 0 % )                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 28.4% / 27.5% / 29.7%          ;
; Peak interconnect usage (total/H/V)         ; 74.5% / 73.2% / 76.3%          ;
; Maximum fan-out                             ; 5517                           ;
; Highest non-global fan-out                  ; 270                            ;
; Total fan-out                               ; 102478                         ;
; Average fan-out                             ; 3.57                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 22949 / 55856 ( 41 % ) ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 17358                  ; 0                              ;
;     -- Register only                        ; 808                    ; 0                              ;
;     -- Combinational with a register        ; 4783                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 15845                  ; 0                              ;
;     -- 3 input functions                    ; 4831                   ; 0                              ;
;     -- <=2 input functions                  ; 1465                   ; 0                              ;
;     -- Register only                        ; 808                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 21317                  ; 0                              ;
;     -- arithmetic mode                      ; 824                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5591                   ; 0                              ;
;     -- Dedicated logic registers            ; 5591 / 55856 ( 10 % )  ; 0 / 55856 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 1654 / 3491 ( 47 % )   ; 0 / 3491 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 35                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 308 ( 2 % )        ; 0 / 308 ( 0 % )                ;
; Total memory bits                           ; 1048576                ; 0                              ;
; Total RAM block bits                        ; 1179648                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 128 / 260 ( 49 % )     ; 0 / 260 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 5518                   ; 2                              ;
;     -- Registered Input Connections         ; 5389                   ; 0                              ;
;     -- Output Connections                   ; 3                      ; 5517                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 104254                 ; 5525                           ;
;     -- Registered Connections               ; 33706                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 2                      ; 5519                           ;
;     -- hard_block:auto_generated_inst       ; 5519                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 8                      ; 2                              ;
;     -- Output Ports                         ; 26                     ; 1                              ;
;     -- Bidir Ports                          ; 1                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK50m   ; T1    ; 2        ; 0            ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RSTn     ; C7    ; 8        ; 23           ; 53           ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RXD      ; P22   ; 5        ; 77           ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SWCLK    ; W22   ; 5        ; 77           ; 11           ; 14           ; 202                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; keyIn[0] ; A11   ; 8        ; 39           ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; keyIn[1] ; B11   ; 8        ; 39           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; keyIn[2] ; M22   ; 5        ; 77           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; keyIn[3] ; D8    ; 8        ; 21           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_BL_CTR   ; J20   ; 6        ; 77           ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_CS       ; F20   ; 6        ; 77           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[0]  ; G18   ; 6        ; 77           ; 46           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[10] ; E21   ; 6        ; 77           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[11] ; H20   ; 6        ; 77           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[12] ; F22   ; 6        ; 77           ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[13] ; H19   ; 6        ; 77           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[14] ; F21   ; 6        ; 77           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[15] ; H22   ; 6        ; 77           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[1]  ; D20   ; 6        ; 77           ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[2]  ; H17   ; 6        ; 77           ; 46           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[3]  ; B22   ; 6        ; 77           ; 48           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[4]  ; C22   ; 6        ; 77           ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[5]  ; B21   ; 6        ; 77           ; 48           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[6]  ; C21   ; 6        ; 77           ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[7]  ; D22   ; 6        ; 77           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[8]  ; E22   ; 6        ; 77           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[9]  ; D21   ; 6        ; 77           ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RD       ; G17   ; 6        ; 77           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS       ; F17   ; 6        ; 77           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RST      ; C20   ; 6        ; 77           ; 49           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_WR       ; F19   ; 6        ; 77           ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TXD          ; P21   ; 5        ; 77           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; buzzerOut    ; C3    ; 8        ; 9            ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOut[0]    ; G5    ; 1        ; 0            ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOut[1]    ; B2    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                       ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; SWDIO ; R17   ; 5        ; 77           ; 13           ; 14           ; 27                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; cortexm3ds_logic:ulogic|J0doz6 (inverted) ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; E22      ; DIFFIO_R8n, nWE                        ; Use as regular IO        ; LCD_DATA[8]             ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R8p, nOE                        ; Use as regular IO        ; LCD_DATA[10]            ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                       ; Use as regular IO        ; LCD_CS                  ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6p                             ; Use as regular IO        ; LCD_WR                  ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                     ; Use as regular IO        ; LCD_DATA[0]             ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                     ; Use as regular IO        ; LCD_DATA[3]             ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                     ; Use as regular IO        ; LCD_DATA[5]             ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; LCD_RST                 ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T13p, DATA13                    ; Use as regular IO        ; RSTn                    ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 42 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 5 / 41 ( 12 % )  ; 2.5V          ; --           ;
; 6        ; 22 / 39 ( 56 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 5 / 43 ( 12 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 372        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 366        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 357        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 340        ; 8        ; keyIn[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 331        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 325        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 318        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 316        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 179        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 186        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 180        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 178        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 183        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 187        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 2          ; 1        ; ledOut[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 379        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 367        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 341        ; 8        ; keyIn[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 332        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 326        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 319        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 307        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 282        ; 6        ; LCD_DATA[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 281        ; 6        ; LCD_DATA[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 382        ; 8        ; buzzerOut                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 383        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 362        ; 8        ; RSTn                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 283        ; 6        ; LCD_RST                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 280        ; 6        ; LCD_DATA[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 279        ; 6        ; LCD_DATA[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 371        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 363        ; 8        ; keyIn[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 284        ; 6        ; LCD_DATA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 274        ; 6        ; LCD_DATA[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 273        ; 6        ; LCD_DATA[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 388        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 387        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 381        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 336        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 335        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 330        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 323        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; LCD_DATA[10]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 269        ; 6        ; LCD_DATA[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 374        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 386        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 369        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 337        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 289        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 285        ; 6        ; LCD_RS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; LCD_WR                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 275        ; 6        ; LCD_CS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 263        ; 6        ; LCD_DATA[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 262        ; 6        ; LCD_DATA[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 1        ; ledOut[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 375        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 389        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 314        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 286        ; 6        ; LCD_RD                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 277        ; 6        ; LCD_DATA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 278        ; 6        ; LCD_DATA[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 271        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 268        ; 6        ; LCD_DATA[13]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 267        ; 6        ; LCD_DATA[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 256        ; 6        ; LCD_DATA[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 264        ; 6        ; LCD_BL_CTR                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 252        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 237        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 236        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 235        ; 5        ; keyIn[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 231        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 232        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 230        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 229        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 234        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 233        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 228        ; 5        ; TXD                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 227        ; 5        ; RXD                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 194        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 192        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 212        ; 5        ; SWDIO                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 225        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 224        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; CLK50m                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 45         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 177        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 191        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 189        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 100        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 188        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 174        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 209        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 208        ; 5        ; SWCLK                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                    ;
+-------------------------------+--------------------------------------------------------------------------------+
; Name                          ; PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                  ; SynClockQuartus.PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                                         ;
; Compensate clock              ; clock0                                                                         ;
; Compensated input/output pins ; --                                                                             ;
; Switchover type               ; --                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                       ;
; Input frequency 1             ; --                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                                      ;
; VCO post scale K counter      ; 2                                                                              ;
; VCO frequency control         ; Auto                                                                           ;
; VCO phase shift step          ; 208 ps                                                                         ;
; VCO multiply                  ; --                                                                             ;
; VCO divide                    ; --                                                                             ;
; Freq min lock                 ; 25.0 MHz                                                                       ;
; Freq max lock                 ; 54.18 MHz                                                                      ;
; M VCO Tap                     ; 0                                                                              ;
; M Initial                     ; 1                                                                              ;
; M value                       ; 12                                                                             ;
; N value                       ; 1                                                                              ;
; Charge pump current           ; setting 1                                                                      ;
; Loop filter resistance        ; setting 27                                                                     ;
; Loop filter capacitance       ; setting 0                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                             ;
; Bandwidth type                ; Medium                                                                         ;
; Real time reconfigurable      ; Off                                                                            ;
; Scan chain MIF file           ; --                                                                             ;
; Preserve PLL counter order    ; Off                                                                            ;
; PLL location                  ; PLL_1                                                                          ;
; Inclk0 signal                 ; CLK50m                                                                         ;
; Inclk1 signal                 ; --                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                  ;
; Inclk1 signal type            ; --                                                                             ;
+-------------------------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                    ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+
; PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; SynClockQuartus.PLL|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; TXD          ; Incomplete set of assignments ;
; LCD_CS       ; Incomplete set of assignments ;
; LCD_RS       ; Incomplete set of assignments ;
; LCD_WR       ; Incomplete set of assignments ;
; LCD_RD       ; Incomplete set of assignments ;
; LCD_RST      ; Incomplete set of assignments ;
; LCD_BL_CTR   ; Incomplete set of assignments ;
; LCD_DATA[0]  ; Incomplete set of assignments ;
; LCD_DATA[1]  ; Incomplete set of assignments ;
; LCD_DATA[2]  ; Incomplete set of assignments ;
; LCD_DATA[3]  ; Incomplete set of assignments ;
; LCD_DATA[4]  ; Incomplete set of assignments ;
; LCD_DATA[5]  ; Incomplete set of assignments ;
; LCD_DATA[6]  ; Incomplete set of assignments ;
; LCD_DATA[7]  ; Incomplete set of assignments ;
; LCD_DATA[8]  ; Incomplete set of assignments ;
; LCD_DATA[9]  ; Incomplete set of assignments ;
; LCD_DATA[10] ; Incomplete set of assignments ;
; LCD_DATA[11] ; Incomplete set of assignments ;
; LCD_DATA[12] ; Incomplete set of assignments ;
; LCD_DATA[13] ; Incomplete set of assignments ;
; LCD_DATA[14] ; Incomplete set of assignments ;
; LCD_DATA[15] ; Incomplete set of assignments ;
; ledOut[0]    ; Incomplete set of assignments ;
; ledOut[1]    ; Incomplete set of assignments ;
; buzzerOut    ; Incomplete set of assignments ;
; SWDIO        ; Incomplete set of assignments ;
; RSTn         ; Incomplete set of assignments ;
; CLK50m       ; Incomplete set of assignments ;
; keyIn[0]     ; Incomplete set of assignments ;
; keyIn[1]     ; Incomplete set of assignments ;
; SWCLK        ; Incomplete set of assignments ;
; keyIn[2]     ; Incomplete set of assignments ;
; keyIn[3]     ; Incomplete set of assignments ;
; RXD          ; Incomplete set of assignments ;
+--------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                                       ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Entity Name           ; Library Name ;
+------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |CortexM3                                                        ; 22949 (4)     ; 5591 (2)                  ; 0 (0)         ; 1048576     ; 128  ; 6            ; 0       ; 3         ; 35   ; 0            ; 17358 (2)     ; 808 (1)           ; 4783 (1)         ; |CortexM3                                                                                                                  ; CortexM3              ; work         ;
;    |AhbMtx:AhbMtx|                                               ; 483 (0)       ; 125 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (0)       ; 16 (0)            ; 217 (0)          ; |CortexM3|AhbMtx:AhbMtx                                                                                                    ; AhbMtx                ; work         ;
;       |AhbMtxDecS0:u_ahbmtxdecs0|                                ; 14 (12)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 7 (5)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS0:u_ahbmtxdecs0                                                                          ; AhbMtxDecS0           ; work         ;
;          |AhbMtx_default_slave:u_AhbMtx_default_slave|           ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS0:u_ahbmtxdecs0|AhbMtx_default_slave:u_AhbMtx_default_slave                              ; AhbMtx_default_slave  ; work         ;
;       |AhbMtxDecS1:u_ahbmtxdecs1|                                ; 16 (13)       ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)       ; 0 (0)             ; 4 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS1:u_ahbmtxdecs1                                                                          ; AhbMtxDecS1           ; work         ;
;          |AhbMtx_default_slave:u_AhbMtx_default_slave|           ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS1:u_ahbmtxdecs1|AhbMtx_default_slave:u_AhbMtx_default_slave                              ; AhbMtx_default_slave  ; work         ;
;       |AhbMtxDecS2:u_ahbmtxdecs2|                                ; 136 (132)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (127)     ; 1 (0)             ; 6 (5)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS2:u_ahbmtxdecs2                                                                          ; AhbMtxDecS2           ; work         ;
;          |AhbMtx_default_slave:u_AhbMtx_default_slave|           ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 1 (1)             ; 1 (1)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxDecS2:u_ahbmtxdecs2|AhbMtx_default_slave:u_AhbMtx_default_slave                              ; AhbMtx_default_slave  ; work         ;
;       |AhbMtxInStg:u_AhbMtxInStg_0|                              ; 35 (35)       ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 9 (9)             ; 21 (21)          ; |CortexM3|AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_0                                                                        ; AhbMtxInStg           ; work         ;
;       |AhbMtxInStg:u_AhbMtxInStg_1|                              ; 39 (39)       ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 1 (1)             ; 33 (33)          ; |CortexM3|AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_1                                                                        ; AhbMtxInStg           ; work         ;
;       |AhbMtxInStg:u_AhbMtxInStg_2|                              ; 62 (62)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 3 (3)             ; 49 (49)          ; |CortexM3|AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_2                                                                        ; AhbMtxInStg           ; work         ;
;       |AhbMtxOutStgM0:u_ahbmtxoutstgm0_0|                        ; 120 (117)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (67)       ; 1 (1)             ; 51 (49)          ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM0:u_ahbmtxoutstgm0_0                                                                  ; AhbMtxOutStgM0        ; work         ;
;          |AhbMtxArbM0:u_output_arb|                              ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM0:u_ahbmtxoutstgm0_0|AhbMtxArbM0:u_output_arb                                         ; AhbMtxArbM0           ; work         ;
;       |AhbMtxOutStgM1:u_ahbmtxoutstgm1_1|                        ; 56 (52)       ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)         ; 0 (0)             ; 48 (46)          ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM1:u_ahbmtxoutstgm1_1                                                                  ; AhbMtxOutStgM1        ; work         ;
;          |AhbMtxArbM1:u_output_arb|                              ; 4 (4)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 2 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM1:u_ahbmtxoutstgm1_1|AhbMtxArbM1:u_output_arb                                         ; AhbMtxArbM1           ; work         ;
;       |AhbMtxOutStgM2:u_ahbmtxoutstgm2_2|                        ; 12 (9)        ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)         ; 1 (1)             ; 5 (3)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM2:u_ahbmtxoutstgm2_2                                                                  ; AhbMtxOutStgM2        ; work         ;
;          |AhbMtxArbM2:u_output_arb|                              ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; |CortexM3|AhbMtx:AhbMtx|AhbMtxOutStgM2:u_ahbmtxoutstgm2_2|AhbMtxArbM2:u_output_arb                                         ; AhbMtxArbM2           ; work         ;
;    |BUFG:SynClockQuartus.sw_clk|                                 ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|BUFG:SynClockQuartus.sw_clk                                                                                      ; BUFG                  ; BUFG         ;
;       |BUFG_altclkctrl_0:altclkctrl_0|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|BUFG:SynClockQuartus.sw_clk|BUFG_altclkctrl_0:altclkctrl_0                                                       ; BUFG_altclkctrl_0     ; BUFG         ;
;          |BUFG_altclkctrl_0_sub:BUFG_altclkctrl_0_sub_component| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|BUFG:SynClockQuartus.sw_clk|BUFG_altclkctrl_0:altclkctrl_0|BUFG_altclkctrl_0_sub:BUFG_altclkctrl_0_sub_component ; BUFG_altclkctrl_0_sub ; BUFG         ;
;    |PLL:SynClockQuartus.PLL|                                     ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|PLL:SynClockQuartus.PLL                                                                                          ; PLL                   ; work         ;
;       |altpll:altpll_component|                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|PLL:SynClockQuartus.PLL|altpll:altpll_component                                                                  ; altpll                ; work         ;
;          |PLL_altpll:auto_generated|                             ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated                                        ; PLL_altpll            ; work         ;
;    |cmsdk_ahb_to_apb:ApbBridge|                                  ; 182 (182)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)       ; 0 (0)             ; 117 (117)        ; |CortexM3|cmsdk_ahb_to_apb:ApbBridge                                                                                       ; cmsdk_ahb_to_apb      ; work         ;
;    |cmsdk_ahb_to_sram:AhbDtcm|                                   ; 115 (115)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 0 (0)             ; 86 (86)          ; |CortexM3|cmsdk_ahb_to_sram:AhbDtcm                                                                                        ; cmsdk_ahb_to_sram     ; work         ;
;    |cmsdk_ahb_to_sram:AhbItcm|                                   ; 198 (198)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)     ; 0 (0)             ; 87 (87)          ; |CortexM3|cmsdk_ahb_to_sram:AhbItcm                                                                                        ; cmsdk_ahb_to_sram     ; work         ;
;    |cmsdk_apb_slave_mux:ApbSystem|                               ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_apb_slave_mux:ApbSystem                                                                                    ; cmsdk_apb_slave_mux   ; work         ;
;    |cmsdk_apb_timer:Timer0|                                      ; 135 (135)     ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)       ; 7 (7)             ; 70 (70)          ; |CortexM3|cmsdk_apb_timer:Timer0                                                                                           ; cmsdk_apb_timer       ; work         ;
;    |cmsdk_apb_timer:Timer1|                                      ; 131 (131)     ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)       ; 10 (10)           ; 67 (67)          ; |CortexM3|cmsdk_apb_timer:Timer1                                                                                           ; cmsdk_apb_timer       ; work         ;
;    |cmsdk_apb_uart:UART|                                         ; 203 (203)     ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)       ; 30 (30)           ; 87 (87)          ; |CortexM3|cmsdk_apb_uart:UART                                                                                              ; cmsdk_apb_uart        ; work         ;
;    |cmsdk_fpga_sram:DTCM|                                        ; 48 (39)       ; 38 (37)                   ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)        ; 0 (0)             ; 38 (37)          ; |CortexM3|cmsdk_fpga_sram:DTCM                                                                                             ; cmsdk_fpga_sram       ; work         ;
;       |altsyncram:BRAM[0][15]__3|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][23]__2|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][31]__1|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][7]__4|                                 ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4                                                                    ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (1)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated                                     ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2                  ; decode_jsa            ; work         ;
;    |cmsdk_fpga_sram:ITCM|                                        ; 46 (37)       ; 38 (37)                   ; 0 (0)         ; 524288      ; 64   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)         ; 0 (0)             ; 38 (37)          ; |CortexM3|cmsdk_fpga_sram:ITCM                                                                                             ; cmsdk_fpga_sram       ; work         ;
;       |altsyncram:BRAM[0][15]__3|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][23]__2|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][31]__1|                                ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1                                                                   ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 2 (0)         ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated                                    ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2                 ; decode_jsa            ; work         ;
;       |altsyncram:BRAM[0][7]__4|                                 ; 3 (0)         ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4                                                                    ; altsyncram            ; work         ;
;          |altsyncram_m6h1:auto_generated|                        ; 3 (1)         ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 0 (0)             ; 1 (1)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated                                     ; altsyncram_m6h1       ; work         ;
;             |decode_jsa:decode2|                                 ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)         ; 0 (0)             ; 0 (0)            ; |CortexM3|cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2                  ; decode_jsa            ; work         ;
;    |cortexm3ds_logic:ulogic|                                     ; 21640 (21548) ; 4932 (4932)               ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 16630 (16538) ; 744 (744)         ; 4266 (4266)      ; |CortexM3|cortexm3ds_logic:ulogic                                                                                          ; cortexm3ds_logic      ; work         ;
;       |lpm_add_sub:Add25|                                        ; 64 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)        ; 0 (0)             ; 0 (0)            ; |CortexM3|cortexm3ds_logic:ulogic|lpm_add_sub:Add25                                                                        ; lpm_add_sub           ; work         ;
;          |add_sub_pvi:auto_generated|                            ; 64 (64)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)       ; 0 (0)             ; 0 (0)            ; |CortexM3|cortexm3ds_logic:ulogic|lpm_add_sub:Add25|add_sub_pvi:auto_generated                                             ; add_sub_pvi           ; work         ;
;       |lpm_mult:Mult0|                                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; |CortexM3|cortexm3ds_logic:ulogic|lpm_mult:Mult0                                                                           ; lpm_mult              ; work         ;
;          |mult_7dt:auto_generated|                               ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; |CortexM3|cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated                                                   ; mult_7dt              ; work         ;
;    |custom_apb_buzzer:Buzzer|                                    ; 7 (7)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 1 (1)            ; |CortexM3|custom_apb_buzzer:Buzzer                                                                                         ; custom_apb_buzzer     ; work         ;
;    |custom_apb_key:Key|                                          ; 5 (5)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 4 (4)            ; |CortexM3|custom_apb_key:Key                                                                                               ; custom_apb_key        ; work         ;
;    |custom_apb_lcd:LCD|                                          ; 61 (61)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)       ; 0 (0)             ; 22 (22)          ; |CortexM3|custom_apb_lcd:LCD                                                                                               ; custom_apb_lcd        ; work         ;
;    |custom_apb_led:LED|                                          ; 5 (5)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 2 (2)            ; |CortexM3|custom_apb_led:LED                                                                                               ; custom_apb_led        ; work         ;
+------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; TXD          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_CS       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_WR       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RD       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RST      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BL_CTR   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOut[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOut[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; buzzerOut    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SWDIO        ; Bidir    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; RSTn         ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; CLK50m       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; keyIn[0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; keyIn[1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SWCLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; keyIn[2]     ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; keyIn[3]     ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; RXD          ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SWDIO                                                                                                                            ;                   ;         ;
;      - cortexm3ds_logic:ulogic|Azwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Djwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~7                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Tsvmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Dcwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Xmwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Alwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Zovmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~14                                                                                         ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~16                                                                                         ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Bwwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Cfwmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Cfwmv6~1                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Woxmz6~6                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Gwvmv6~1                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Gwvmv6~2                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Msvmv6~0                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Bbwmv6~8                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Bbwmv6~9                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Sdqhw6                                                                                            ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Wr1nv6                                                                                            ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Z3ymz6[1]~5                                                                                       ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~20                                                                                         ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~21                                                                                         ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Lch8v6~22                                                                                         ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Woxmz6~9                                                                                          ; 0                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Hewmv6~2                                                                                          ; 0                 ; 6       ;
; RSTn                                                                                                                             ;                   ;         ;
;      - cpuresetn                                                                                                                 ; 1                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Ik2nz6                                                                                            ; 1                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Ym2nz6                                                                                            ; 1                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Sj2nz6                                                                                            ; 1                 ; 6       ;
;      - cortexm3ds_logic:ulogic|Im2nz6                                                                                            ; 1                 ; 6       ;
;      - CDBGPWRUPACK                                                                                                              ; 1                 ; 6       ;
;      - PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1                                            ; 1                 ; 6       ;
; CLK50m                                                                                                                           ;                   ;         ;
; keyIn[0]                                                                                                                         ;                   ;         ;
; keyIn[1]                                                                                                                         ;                   ;         ;
; SWCLK                                                                                                                            ;                   ;         ;
;      - BUFG:SynClockQuartus.sw_clk|BUFG_altclkctrl_0:altclkctrl_0|BUFG_altclkctrl_0_sub:BUFG_altclkctrl_0_sub_component|clkctrl1 ; 0                 ; 0       ;
; keyIn[2]                                                                                                                         ;                   ;         ;
;      - custom_apb_key:Key|rdata[2]                                                                                               ; 0                 ; 6       ;
; keyIn[3]                                                                                                                         ;                   ;         ;
;      - custom_apb_key:Key|rdata[3]                                                                                               ; 1                 ; 6       ;
; RXD                                                                                                                              ;                   ;         ;
;      - cmsdk_apb_uart:UART|rxd_sync_1~0                                                                                          ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_0|load_reg~0                                                        ; LCCOMB_X44_Y17_N6  ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_1|load_reg                                                          ; LCCOMB_X50_Y20_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_2|HREADYOUTS~0                                                      ; LCCOMB_X55_Y32_N26 ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; AhbMtx:AhbMtx|AhbMtxInStg:u_AhbMtxInStg_2|load_reg                                                          ; LCCOMB_X55_Y32_N12 ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; AhbMtx:AhbMtx|AhbMtxOutStgM2:u_ahbmtxoutstgm2_2|i_hreadymuxm~0                                              ; LCCOMB_X57_Y33_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; CLK50m                                                                                                      ; PIN_T1             ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                  ; PLL_1              ; 5517    ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RSTn                                                                                                        ; PIN_C7             ; 7       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; SWCLK                                                                                                       ; PIN_W22            ; 202     ; Clock                    ; yes    ; Global Clock         ; GCLK8            ; VCC                       ;
; cmsdk_ahb_to_apb:ApbBridge|apb_select                                                                       ; LCCOMB_X57_Y33_N30 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_apb:ApbBridge|rwdata_reg[23]~11                                                                ; LCCOMB_X57_Y33_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbDtcm|ahb_write~4                                                                       ; LCCOMB_X57_Y32_N0  ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbDtcm|always1~0                                                                         ; LCCOMB_X56_Y33_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbDtcm|always2~0                                                                         ; LCCOMB_X57_Y32_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbDtcm|always3~0                                                                         ; LCCOMB_X57_Y32_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbDtcm|always4~0                                                                         ; LCCOMB_X57_Y32_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbItcm|ahb_write                                                                         ; LCCOMB_X53_Y20_N22 ; 19      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbItcm|always1~0                                                                         ; LCCOMB_X58_Y24_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbItcm|always2~0                                                                         ; LCCOMB_X59_Y24_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbItcm|always3~0                                                                         ; LCCOMB_X57_Y23_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_ahb_to_sram:AhbItcm|always4~0                                                                         ; LCCOMB_X59_Y23_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer0|always1~0                                                                            ; LCCOMB_X65_Y37_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer0|read_enable                                                                          ; LCCOMB_X64_Y36_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer0|write_enable00~0                                                                     ; LCCOMB_X65_Y37_N8  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer0|write_enable04~0                                                                     ; LCCOMB_X65_Y37_N4  ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer0|write_enable08~0                                                                     ; LCCOMB_X65_Y37_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer1|always1~0                                                                            ; LCCOMB_X69_Y35_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer1|read_enable                                                                          ; LCCOMB_X64_Y36_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer1|write_enable00~0                                                                     ; LCCOMB_X65_Y37_N22 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer1|write_enable04~0                                                                     ; LCCOMB_X65_Y37_N24 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_timer:Timer1|write_enable08~0                                                                     ; LCCOMB_X65_Y37_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|always15~1                                                                              ; LCCOMB_X59_Y35_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|always7~0                                                                               ; LCCOMB_X60_Y34_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|nxt_baud_cntr_i~0                                                                       ; LCCOMB_X62_Y35_N8  ; 16      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|nxt_rx_tick_cnt~1                                                                       ; LCCOMB_X62_Y36_N28 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|nxt_tx_tick_cnt~1                                                                       ; LCCOMB_X60_Y35_N22 ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|read_enable~0                                                                           ; LCCOMB_X64_Y36_N2  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|reg_baud_tick                                                                           ; FF_X62_Y35_N5      ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|reg_ctrl[1]                                                                             ; FF_X58_Y36_N5      ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|rx_state_inc                                                                            ; LCCOMB_X62_Y36_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|rx_state_update                                                                         ; LCCOMB_X59_Y37_N20 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|rxbuf_sample                                                                            ; LCCOMB_X59_Y37_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|tx_state_update                                                                         ; LCCOMB_X58_Y36_N30 ; 4       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|update_rx_tick_cnt                                                                      ; LCCOMB_X62_Y36_N14 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|write_enable00                                                                          ; LCCOMB_X63_Y36_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|write_enable08                                                                          ; LCCOMB_X63_Y36_N10 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_apb_uart:UART|write_enable10                                                                          ; LCCOMB_X63_Y36_N28 ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X56_Y34_N16 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X56_Y34_N22 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X60_Y36_N8  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X60_Y36_N22 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X56_Y33_N28 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X56_Y33_N2  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0]  ; LCCOMB_X60_Y36_N28 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1]  ; LCCOMB_X60_Y36_N14 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X56_Y20_N4  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X56_Y20_N22 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X56_Y20_N24 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X56_Y20_N26 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0] ; LCCOMB_X56_Y20_N0  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1] ; LCCOMB_X56_Y20_N6  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[0]  ; LCCOMB_X56_Y20_N16 ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|decode_jsa:decode2|eq_node[1]  ; LCCOMB_X56_Y20_N2  ; 8       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|A2kiw6~4                                                                            ; LCCOMB_X52_Y8_N14  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|A41jy6                                                                              ; LCCOMB_X51_Y37_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|A6e8v6~0                                                                            ; LCCOMB_X19_Y37_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|A9kiw6                                                                              ; LCCOMB_X42_Y25_N24 ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ab5ov6~0                                                                            ; LCCOMB_X41_Y39_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Abd7x6                                                                              ; LCCOMB_X46_Y30_N14 ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Add10~3                                                                             ; LCCOMB_X63_Y23_N14 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Add13~19                                                                            ; LCCOMB_X33_Y33_N0  ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Aibiw6                                                                              ; LCCOMB_X62_Y13_N10 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Aiiiw6~0                                                                            ; LCCOMB_X41_Y35_N10 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|All7v6~0                                                                            ; LCCOMB_X31_Y28_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Alo7x6~0                                                                            ; LCCOMB_X49_Y28_N0  ; 43      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ammhw6~2                                                                            ; LCCOMB_X30_Y11_N24 ; 55      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Apiiw6~1                                                                            ; LCCOMB_X41_Y39_N12 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|As9ov6~0                                                                            ; LCCOMB_X40_Y14_N8  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Avciw6                                                                              ; LCCOMB_X62_Y13_N22 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Aw1jy6~0                                                                            ; LCCOMB_X42_Y30_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Azd8v6~0                                                                            ; LCCOMB_X12_Y34_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B22yx6                                                                              ; LCCOMB_X41_Y38_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B2f8v6~0                                                                            ; LCCOMB_X17_Y39_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B35xx6~0                                                                            ; LCCOMB_X37_Y42_N14 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B4d8v6~0                                                                            ; LCCOMB_X17_Y39_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B57iw6~1                                                                            ; LCCOMB_X33_Y28_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B6kiw6                                                                              ; LCCOMB_X45_Y24_N20 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|B7ciw6~2                                                                            ; LCCOMB_X63_Y17_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ba6yx6~0                                                                            ; LCCOMB_X44_Y42_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Be6yx6~0                                                                            ; LCCOMB_X44_Y44_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Beciw6~2                                                                            ; LCCOMB_X63_Y13_N18 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Bh5xx6                                                                              ; LCCOMB_X39_Y46_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Bi6yx6                                                                              ; LCCOMB_X42_Y43_N22 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Bmbiw6~0                                                                            ; LCCOMB_X63_Y17_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Bq4yx6                                                                              ; LCCOMB_X43_Y31_N8  ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Br0ov6~3                                                                            ; LCCOMB_X25_Y17_N0  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Brzhw6~0                                                                            ; LCCOMB_X64_Y21_N28 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Bwd8v6~0                                                                            ; LCCOMB_X19_Y37_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|C31jy6~0                                                                            ; LCCOMB_X51_Y36_N18 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|C4ciw6~0                                                                            ; LCCOMB_X59_Y13_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|C71jy6                                                                              ; LCCOMB_X40_Y37_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|C7e8v6~0                                                                            ; LCCOMB_X17_Y29_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Chyiw6~0                                                                            ; LCCOMB_X23_Y9_N14  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cjbiw6                                                                              ; LCCOMB_X62_Y13_N6  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cml7v6~0                                                                            ; LCCOMB_X31_Y28_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cn1ov6~0                                                                            ; LCCOMB_X48_Y21_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cp8xx6                                                                              ; LCCOMB_X36_Y46_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cr0jy6                                                                              ; LCCOMB_X33_Y28_N2  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cs5xx6                                                                              ; LCCOMB_X36_Y46_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Cwciw6~2                                                                            ; LCCOMB_X63_Y13_N14 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D12yx6                                                                              ; LCCOMB_X41_Y38_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D25ov6~0                                                                            ; LCCOMB_X42_Y38_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D3f8v6~0                                                                            ; LCCOMB_X12_Y34_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D45xx6~0                                                                            ; LCCOMB_X39_Y46_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D5d8v6~0                                                                            ; LCCOMB_X19_Y37_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|D7kiw6                                                                              ; LCCOMB_X42_Y25_N30 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dcnov6~0                                                                            ; LCCOMB_X35_Y17_N10 ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dfciw6~2                                                                            ; LCCOMB_X46_Y18_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dg4iw6~0                                                                            ; LCCOMB_X33_Y31_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dnbiw6                                                                              ; LCCOMB_X63_Y17_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Drthw6~5                                                                            ; LCCOMB_X73_Y22_N30 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dtciw6~0                                                                            ; LCCOMB_X62_Y16_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dtjiw6~7                                                                            ; LCCOMB_X36_Y33_N14 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dvhiw6~0                                                                            ; LCCOMB_X40_Y32_N18 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dxd8v6~0                                                                            ; LCCOMB_X17_Y29_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Dxl7v6~0                                                                            ; LCCOMB_X32_Y27_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|E0f8v6~0                                                                            ; LCCOMB_X19_Y37_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|E21jy6                                                                              ; LCCOMB_X50_Y35_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|E2d8v6~0                                                                            ; LCCOMB_X17_Y39_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|E5ciw6~0                                                                            ; LCCOMB_X62_Y16_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|E8e8v6~0                                                                            ; LCCOMB_X19_Y37_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ebyiw6~0                                                                            ; LCCOMB_X22_Y5_N22  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ee6xx6                                                                              ; LCCOMB_X39_Y47_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Eheiw6~0                                                                            ; LCCOMB_X48_Y25_N6  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ehfhw6                                                                              ; LCCOMB_X36_Y19_N16 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Epyiw6~0                                                                            ; LCCOMB_X23_Y9_N4   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Eq2nz6                                                                              ; FF_X63_Y22_N5      ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Equal12~8                                                                           ; LCCOMB_X29_Y33_N22 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Etgiw6                                                                              ; LCCOMB_X50_Y37_N4  ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Eu1jy6~3                                                                            ; LCCOMB_X42_Y30_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Euziy6                                                                              ; LCCOMB_X31_Y28_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F2ciw6~2                                                                            ; LCCOMB_X63_Y13_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F46xx6                                                                              ; LCCOMB_X36_Y46_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F46yx6~0                                                                            ; LCCOMB_X45_Y41_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F5e8v6~0                                                                            ; LCCOMB_X17_Y39_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F86yx6~0                                                                            ; LCCOMB_X45_Y42_N12 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|F8kiw6                                                                              ; LCCOMB_X42_Y25_N14 ; 28      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fa5ov6                                                                              ; LCCOMB_X39_Y38_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fc6yx6~0                                                                            ; LCCOMB_X45_Y44_N6  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fftnv6~5                                                                            ; LCCOMB_X37_Y43_N24 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fg6yx6~0                                                                            ; LCCOMB_X42_Y42_N30 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fhbiw6                                                                              ; LCCOMB_X62_Y13_N20 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fs3xx6~0                                                                            ; LCCOMB_X37_Y41_N26 ; 26      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fuciw6~0                                                                            ; LCCOMB_X62_Y16_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fujiw6                                                                              ; LCCOMB_X31_Y28_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fwhiw6~0                                                                            ; LCCOMB_X40_Y32_N8  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Fyd8v6~0                                                                            ; LCCOMB_X19_Y37_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G11jy6~4                                                                            ; LCCOMB_X51_Y37_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G1f8v6~0                                                                            ; LCCOMB_X17_Y29_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G3d8v6~0                                                                            ; LCCOMB_X19_Y37_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G3uhw6~3                                                                            ; LCCOMB_X66_Y22_N26 ; 6       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G6ciw6~0                                                                            ; LCCOMB_X62_Y16_N22 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G91jy6                                                                              ; LCCOMB_X38_Y37_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G9e8v6~0                                                                            ; LCCOMB_X17_Y29_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|G9yiy6                                                                              ; LCCOMB_X62_Y22_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ge5ov6                                                                              ; LCCOMB_X41_Y39_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Gecov6~0                                                                            ; LCCOMB_X36_Y42_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Gs7xx6~0                                                                            ; LCCOMB_X39_Y46_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|H11ov6~0                                                                            ; LCCOMB_X41_Y21_N14 ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|H3ciw6~2                                                                            ; LCCOMB_X57_Y14_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|H6e8v6~0                                                                            ; LCCOMB_X12_Y34_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|H8bdt6~0                                                                            ; LCCOMB_X36_Y52_N6  ; 1726    ; Async. clear             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; cortexm3ds_logic:ulogic|Hgyiw6~0                                                                            ; LCCOMB_X22_Y8_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hibiw6                                                                              ; LCCOMB_X62_Y13_N0  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hn5yx6~0                                                                            ; LCCOMB_X46_Y37_N10 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hr4yx6~0                                                                            ; LCCOMB_X43_Y30_N20 ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hvciw6~0                                                                            ; LCCOMB_X62_Y15_N18 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hyhov6~0                                                                            ; LCCOMB_X33_Y28_N16 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Hzd8v6~0                                                                            ; LCCOMB_X17_Y29_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I01jy6                                                                              ; LCCOMB_X30_Y31_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I2f8v6~0                                                                            ; LCCOMB_X19_Y37_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I35xx6~0                                                                            ; LCCOMB_X39_Y46_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I41jy6                                                                              ; LCCOMB_X51_Y37_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I4d8v6~0                                                                            ; LCCOMB_X17_Y39_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|I4yiy6~2                                                                            ; LCCOMB_X63_Y22_N0  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ieciw6~2                                                                            ; LCCOMB_X63_Y13_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ik2nz6                                                                              ; FF_X39_Y52_N27     ; 867     ; Async. clear             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cortexm3ds_logic:ulogic|Inhiw6~0                                                                            ; LCCOMB_X53_Y39_N24 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Iownv6~0                                                                            ; LCCOMB_X48_Y25_N14 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Iwd8v6~0                                                                            ; LCCOMB_X19_Y37_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Iwl7v6~0                                                                            ; LCCOMB_X32_Y27_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Iwvnv6                                                                              ; LCCOMB_X30_Y20_N16 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|J0doz6                                                                              ; FF_X74_Y21_N19     ; 6       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|J1uhw6~0                                                                            ; LCCOMB_X70_Y19_N18 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|J4ciw6~2                                                                            ; LCCOMB_X63_Y13_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|J7e8v6~0                                                                            ; LCCOMB_X17_Y39_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jcqhw6                                                                              ; LCCOMB_X71_Y23_N12 ; 62      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jg0oz6                                                                              ; FF_X39_Y18_N3      ; 69      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jk88v6~4                                                                            ; LCCOMB_X51_Y21_N30 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jl1jw6~0                                                                            ; LCCOMB_X22_Y12_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jlb7x6~0                                                                            ; LCCOMB_X33_Y28_N6  ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jp8xx6~0                                                                            ; LCCOMB_X36_Y46_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Jwciw6                                                                              ; LCCOMB_X62_Y15_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K1ciw6~2                                                                            ; LCCOMB_X63_Y13_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K2jhw6~0                                                                            ; LCCOMB_X36_Y11_N10 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K31jy6~0                                                                            ; LCCOMB_X51_Y37_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K3f8v6~0                                                                            ; LCCOMB_X12_Y34_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K45xx6~0                                                                            ; LCCOMB_X39_Y46_N28 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K5d8v6~0                                                                            ; LCCOMB_X12_Y34_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|K7tnv6~0                                                                            ; LCCOMB_X37_Y40_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kbb7x6~0                                                                            ; LCCOMB_X37_Y28_N20 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Keyiw6~2                                                                            ; LCCOMB_X23_Y7_N6   ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kfciw6~2                                                                            ; LCCOMB_X63_Y13_N2  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kjv5z6~2                                                                            ; LCCOMB_X39_Y37_N18 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kkfhw6~0                                                                            ; LCCOMB_X36_Y12_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Klyiw6~0                                                                            ; LCCOMB_X23_Y5_N30  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kniiw6~0                                                                            ; LCCOMB_X44_Y29_N8  ; 29      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Knniy6~2                                                                            ; LCCOMB_X33_Y28_N8  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ktciw6                                                                              ; LCCOMB_X63_Y13_N30 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ktjiw6                                                                              ; LCCOMB_X31_Y28_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Kxd8v6~0                                                                            ; LCCOMB_X17_Y29_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|L0f8v6~0                                                                            ; LCCOMB_X19_Y37_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|L2d8v6~0                                                                            ; LCCOMB_X30_Y31_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|L4kiw6                                                                              ; LCCOMB_X45_Y25_N4  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|L8e8v6~0                                                                            ; LCCOMB_X12_Y34_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|L96yx6                                                                              ; LCCOMB_X42_Y42_N24 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ld6yx6                                                                              ; LCCOMB_X45_Y44_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Le6xx6~0                                                                            ; LCCOMB_X39_Y47_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Lh6yx6                                                                              ; LCCOMB_X42_Y42_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Lhliw6~0                                                                            ; LCCOMB_X42_Y38_N14 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Lkbiw6~0                                                                            ; LCCOMB_X59_Y13_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Lr5ov6~1                                                                            ; LCCOMB_X38_Y37_N26 ; 20      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Lz4ov6~0                                                                            ; LCCOMB_X46_Y41_N12 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M0eiw6                                                                              ; LCCOMB_X52_Y20_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M20jy6~0                                                                            ; LCCOMB_X31_Y28_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M21jy6                                                                              ; LCCOMB_X50_Y35_N14 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M2p7v6~1                                                                            ; LCCOMB_X52_Y26_N12 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M46xx6~0                                                                            ; LCCOMB_X36_Y46_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M4c7x6~0                                                                            ; LCCOMB_X32_Y28_N26 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M5e8v6~0                                                                            ; LCCOMB_X17_Y39_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M61jy6                                                                              ; LCCOMB_X40_Y37_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|M8riw6~0                                                                            ; LCCOMB_X35_Y17_N18 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Maziy6                                                                              ; LCCOMB_X41_Y30_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mdonv6                                                                              ; LCCOMB_X40_Y21_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mds7v6~1                                                                            ; LCCOMB_X50_Y25_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Me0iw6                                                                              ; LCCOMB_X65_Y21_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mfyiw6~0                                                                            ; LCCOMB_X22_Y12_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mh67x6~3                                                                            ; LCCOMB_X33_Y21_N0  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mhbiw6                                                                              ; LCCOMB_X63_Y13_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mk9ov6~0                                                                            ; LCCOMB_X43_Y21_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mmzhw6                                                                              ; LCCOMB_X73_Y24_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mphiw6~2                                                                            ; LCCOMB_X44_Y29_N26 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mq0jy6~0                                                                            ; LCCOMB_X33_Y28_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Mu1jy6~0                                                                            ; LCCOMB_X42_Y30_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Muciw6                                                                              ; LCCOMB_X62_Y13_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Muziy6                                                                              ; LCCOMB_X31_Y32_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Myd8v6~0                                                                            ; LCCOMB_X19_Y37_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N0qhw6~0                                                                            ; LCCOMB_X52_Y20_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N1f8v6~0                                                                            ; LCCOMB_X30_Y31_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N25xx6~0                                                                            ; LCCOMB_X39_Y46_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N29iw6~2                                                                            ; LCCOMB_X62_Y16_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N3d8v6~0                                                                            ; LCCOMB_X17_Y29_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|N5kiw6                                                                              ; LCCOMB_X42_Y25_N0  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ne5ov6                                                                              ; LCCOMB_X41_Y39_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ng5xx6                                                                              ; LCCOMB_X39_Y46_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Njyiw6~0                                                                            ; LCCOMB_X22_Y12_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Nlbiw6~0                                                                            ; LCCOMB_X59_Y13_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|No3yx6~0                                                                            ; LCCOMB_X43_Y42_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ns7xx6                                                                              ; LCCOMB_X39_Y46_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Nthiw6~2                                                                            ; LCCOMB_X40_Y32_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Nvd8v6~0                                                                            ; LCCOMB_X19_Y37_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Nw97v6~2                                                                            ; LCCOMB_X36_Y40_N14 ; 31      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O0o7x6~0                                                                            ; LCCOMB_X39_Y18_N22 ; 31      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O11jy6                                                                              ; LCCOMB_X50_Y35_N0  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O3ciw6~2                                                                            ; LCCOMB_X62_Y13_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O5a7z6                                                                              ; LCCOMB_X40_Y17_N4  ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O6e8v6~0                                                                            ; LCCOMB_X12_Y34_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|O91jy6                                                                              ; LCCOMB_X38_Y37_N14 ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ob4iw6                                                                              ; LCCOMB_X40_Y21_N4  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Obo7v6~1                                                                            ; LCCOMB_X45_Y18_N10 ; 60      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Oibiw6                                                                              ; LCCOMB_X62_Y13_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|On9xx6                                                                              ; LCCOMB_X39_Y46_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Onyiw6~0                                                                            ; LCCOMB_X22_Y12_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Or5xx6                                                                              ; LCCOMB_X36_Y46_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ovciw6                                                                              ; LCCOMB_X63_Y13_N4  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ozd8v6~0                                                                            ; LCCOMB_X17_Y29_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|P2f8v6~0                                                                            ; LCCOMB_X19_Y37_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|P4d8v6~0                                                                            ; LCCOMB_X17_Y29_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|P6kiw6                                                                              ; LCCOMB_X42_Y25_N22 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|P7p7v6~0                                                                            ; LCCOMB_X31_Y9_N30  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pb9ov6~0                                                                            ; LCCOMB_X29_Y26_N10 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pdyiw6~2                                                                            ; LCCOMB_X22_Y12_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Peciw6~2                                                                            ; LCCOMB_X63_Y13_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pj3yx6~0                                                                            ; LCCOMB_X42_Y38_N12 ; 17      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pklov6                                                                              ; LCCOMB_X62_Y16_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pkyiw6~2                                                                            ; LCCOMB_X25_Y11_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pmbiw6                                                                              ; LCCOMB_X59_Y13_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pqthw6~2                                                                            ; LCCOMB_X75_Y22_N24 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ps5iw6~0                                                                            ; LCCOMB_X33_Y28_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pwd8v6~0                                                                            ; LCCOMB_X19_Y37_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pyeov6~1                                                                            ; LCCOMB_X36_Y23_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pz1yx6                                                                              ; LCCOMB_X40_Y34_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Pz5yx6~0                                                                            ; LCCOMB_X46_Y41_N24 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Q0hhw6                                                                              ; LCCOMB_X35_Y23_N28 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Q41jy6                                                                              ; LCCOMB_X48_Y34_N6  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Q52et6~10                                                                           ; LCCOMB_X37_Y19_N8  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Q7e8v6~0                                                                            ; LCCOMB_X17_Y39_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Q8fiw6~0                                                                            ; LCCOMB_X51_Y37_N24 ; 34      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qf2ov6~0                                                                            ; LCCOMB_X12_Y20_N0  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qgyiy6~2                                                                            ; LCCOMB_X71_Y24_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qhyiw6~0                                                                            ; LCCOMB_X22_Y11_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qkwhw6~0                                                                            ; LCCOMB_X74_Y22_N10 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qoyiw6~2                                                                            ; LCCOMB_X22_Y9_N2   ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qp8xx6                                                                              ; LCCOMB_X36_Y46_N14 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qsq6x6~0                                                                            ; LCCOMB_X22_Y15_N12 ; 36      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qu1ov6                                                                              ; LCCOMB_X28_Y21_N12 ; 18      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qwciw6                                                                              ; LCCOMB_X62_Y13_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qxbiw6~2                                                                            ; LCCOMB_X62_Y13_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Qze8v6~0                                                                            ; LCCOMB_X17_Y39_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R1ciw6~2                                                                            ; LCCOMB_X63_Y13_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R3f8v6~0                                                                            ; LCCOMB_X17_Y29_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R45xx6                                                                              ; LCCOMB_X39_Y46_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R5d8v6~0                                                                            ; LCCOMB_X17_Y29_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R66yx6~0                                                                            ; LCCOMB_X46_Y43_N2  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|R7kiw6                                                                              ; LCCOMB_X42_Y25_N8  ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rconv6~1                                                                            ; LCCOMB_X41_Y21_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rem7x6~0                                                                            ; LCCOMB_X39_Y13_N28 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rfciw6~2                                                                            ; LCCOMB_X63_Y17_N6  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rgbiw6~0                                                                            ; LCCOMB_X33_Y28_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Riaov6                                                                              ; LCCOMB_X39_Y14_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rnqhw6                                                                              ; LCCOMB_X65_Y21_N26 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rpoov6                                                                              ; LCCOMB_X40_Y16_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rtciw6~0                                                                            ; LCCOMB_X60_Y14_N10 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rx8iw6~0                                                                            ; LCCOMB_X59_Y21_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Rxd8v6~0                                                                            ; LCCOMB_X17_Y39_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ry1yx6~0                                                                            ; LCCOMB_X41_Y38_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S0f8v6~0                                                                            ; LCCOMB_X12_Y34_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S2d8v6~0                                                                            ; LCCOMB_X28_Y38_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S31jy6                                                                              ; LCCOMB_X48_Y33_N18 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S5ciw6~0                                                                            ; LCCOMB_X59_Y13_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S8e8v6~0                                                                            ; LCCOMB_X12_Y34_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|S93nv6~0                                                                            ; LCCOMB_X25_Y29_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Sblov6~21                                                                           ; LCCOMB_X42_Y26_N10 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Scrhw6                                                                              ; LCCOMB_X69_Y22_N30 ; 22      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Sdo7v6~2                                                                            ; LCCOMB_X44_Y29_N30 ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Sidiw6~0                                                                            ; LCCOMB_X39_Y21_N30 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Soeiw6~0                                                                            ; LCCOMB_X46_Y29_N6  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Sv1jy6~1                                                                            ; LCCOMB_X42_Y30_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T12yx6~1                                                                            ; LCCOMB_X41_Y35_N26 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T1zmz6~0                                                                            ; LCCOMB_X36_Y41_N8  ; 27      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T2ciw6~2                                                                            ; LCCOMB_X62_Y13_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T46xx6                                                                              ; LCCOMB_X36_Y46_N24 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T5a8x6~0                                                                            ; LCCOMB_X44_Y35_N20 ; 53      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|T5e8v6~0                                                                            ; LCCOMB_X19_Y37_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Tdz7v6~3                                                                            ; LCCOMB_X35_Y15_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Thbiw6                                                                              ; LCCOMB_X63_Y13_N10 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Tmyiw6~3                                                                            ; LCCOMB_X22_Y11_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Toxhw6                                                                              ; LCCOMB_X69_Y22_N0  ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Tqoov6~0                                                                            ; LCCOMB_X40_Y14_N26 ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Trgov6~0                                                                            ; LCCOMB_X25_Y29_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Trl7v6~0                                                                            ; LCCOMB_X31_Y28_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Tuciw6~0                                                                            ; LCCOMB_X59_Y13_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Tyd8v6~0                                                                            ; LCCOMB_X12_Y34_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|U1f8v6~0                                                                            ; LCCOMB_X17_Y39_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|U20jy6~2                                                                            ; LCCOMB_X30_Y31_N28 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|U3d8v6~0                                                                            ; LCCOMB_X17_Y29_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|U61jy6                                                                              ; LCCOMB_X38_Y37_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|U6ciw6~0                                                                            ; LCCOMB_X59_Y13_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ua1jy6                                                                              ; LCCOMB_X39_Y37_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Udkov6~0                                                                            ; LCCOMB_X12_Y20_N4  ; 16      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ue5ov6                                                                              ; LCCOMB_X41_Y39_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ueyiy6~0                                                                            ; LCCOMB_X74_Y22_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ug5xx6~0                                                                            ; LCCOMB_X39_Y46_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Uub7x6~1                                                                            ; LCCOMB_X37_Y27_N22 ; 8       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Uvd8v6~0                                                                            ; LCCOMB_X17_Y39_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Uw3xx6~0                                                                            ; LCCOMB_X36_Y41_N24 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|V6e8v6~0                                                                            ; LCCOMB_X17_Y29_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|V6wnv6~0                                                                            ; LCCOMB_X62_Y22_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vd2iw6~4                                                                            ; LCCOMB_X43_Y29_N2  ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vfmov6~0                                                                            ; LCCOMB_X45_Y34_N12 ; 13      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vfsiw6                                                                              ; LCCOMB_X30_Y21_N2  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vibiw6                                                                              ; LCCOMB_X63_Y13_N6  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vlgov6~1                                                                            ; LCCOMB_X28_Y27_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vr5xx6~0                                                                            ; LCCOMB_X36_Y46_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vs9ov6~2                                                                            ; LCCOMB_X37_Y17_N20 ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Vvciw6                                                                              ; LCCOMB_X59_Y13_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W10jy6~0                                                                            ; LCCOMB_X32_Y27_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W11jy6                                                                              ; LCCOMB_X50_Y35_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W2f8v6~0                                                                            ; LCCOMB_X12_Y34_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W32iw6~0                                                                            ; LCCOMB_X38_Y30_N2  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W4d8v6~0                                                                            ; LCCOMB_X30_Y31_N12 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W5yiy6~0                                                                            ; LCCOMB_X31_Y28_N0  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W7ciw6~2                                                                            ; LCCOMB_X63_Y17_N12 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|W92jy6~0                                                                            ; LCCOMB_X42_Y30_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Weciw6~2                                                                            ; LCCOMB_X63_Y17_N24 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wj1ov6                                                                              ; LCCOMB_X43_Y15_N30 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wmcov6                                                                              ; LCCOMB_X40_Y43_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wsciw6                                                                              ; LCCOMB_X62_Y13_N26 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wtziy6                                                                              ; LCCOMB_X12_Y34_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wwd8v6~0                                                                            ; LCCOMB_X12_Y34_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Wy3oz6                                                                              ; FF_X36_Y42_N25     ; 45      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|X1d8v6~0                                                                            ; LCCOMB_X17_Y39_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|X76yx6~0                                                                            ; LCCOMB_X46_Y43_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|X7e8v6~0                                                                            ; LCCOMB_X12_Y34_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xd6xx6                                                                              ; LCCOMB_X39_Y47_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xjbiw6~0                                                                            ; LCCOMB_X62_Y16_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xllg07                                                                              ; FF_X33_Y28_N25     ; 270     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xml7v6~0                                                                            ; LCCOMB_X31_Y28_N20 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xxbiw6~0                                                                            ; LCCOMB_X62_Y16_N0  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Xze8v6~0                                                                            ; LCCOMB_X17_Y39_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Y01jy6~4                                                                            ; LCCOMB_X51_Y37_N6  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Y5d8v6~0                                                                            ; LCCOMB_X17_Y29_N0  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Y81jy6                                                                              ; LCCOMB_X39_Y37_N6  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Yei8v6~0                                                                            ; LCCOMB_X36_Y20_N0  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Yfciw6                                                                              ; LCCOMB_X46_Y18_N10 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ykziw6~2                                                                            ; LCCOMB_X22_Y11_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ym2nz6                                                                              ; FF_X39_Y52_N1      ; 164     ; Async. clear             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; cortexm3ds_logic:ulogic|Ynbiw6~0                                                                            ; LCCOMB_X62_Y16_N26 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ytciw6                                                                              ; LCCOMB_X63_Y13_N20 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Ytjiw6                                                                              ; LCCOMB_X31_Y28_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Yxd8v6~0                                                                            ; LCCOMB_X17_Y39_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Yxl7v6~0                                                                            ; LCCOMB_X32_Y27_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z0f8v6~0                                                                            ; LCCOMB_X19_Y37_N18 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z2d8v6~0                                                                            ; LCCOMB_X22_Y34_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z4kiw6                                                                              ; LCCOMB_X43_Y24_N28 ; 30      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z6jhw6~0                                                                            ; LCCOMB_X11_Y20_N16 ; 47      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z73iw6~2                                                                            ; LCCOMB_X48_Y25_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Z8e8v6~0                                                                            ; LCCOMB_X17_Y29_N30 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zdo7v6~0                                                                            ; LCCOMB_X46_Y29_N10 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zhg7x6~3                                                                            ; LCCOMB_X36_Y33_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zidiw6~0                                                                            ; LCCOMB_X45_Y33_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zkbiw6~0                                                                            ; LCCOMB_X62_Y16_N16 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zmwnv6~1                                                                            ; LCCOMB_X64_Y21_N14 ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zr7xx6                                                                              ; LCCOMB_X39_Y46_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cortexm3ds_logic:ulogic|Zs4ov6~0                                                                            ; LCCOMB_X38_Y16_N0  ; 72      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cpuresetn                                                                                                   ; FF_X39_Y52_N5      ; 519     ; Async. clear             ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; custom_apb_buzzer:Buzzer|Equal0~4                                                                           ; LCCOMB_X67_Y36_N12 ; 28      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; custom_apb_key:Key|rdata[0]~0                                                                               ; LCCOMB_X64_Y36_N4  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; custom_apb_led:LED|wr_sel~1                                                                                 ; LCCOMB_X65_Y37_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BUFG:SynClockQuartus.sw_clk|BUFG_altclkctrl_0:altclkctrl_0|BUFG_altclkctrl_0_sub:BUFG_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G8        ; 202     ; 27                                   ; Global Clock         ; GCLK8            ; VCC                       ;
; PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_1             ; 5517    ; 1240                                 ; Global Clock         ; GCLK3            ; --                        ;
; cortexm3ds_logic:ulogic|H8bdt6~0                                                                                                      ; LCCOMB_X36_Y52_N6 ; 1726    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; cortexm3ds_logic:ulogic|Ik2nz6                                                                                                        ; FF_X39_Y52_N27    ; 867     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; cortexm3ds_logic:ulogic|Ym2nz6                                                                                                        ; FF_X39_Y52_N1     ; 164     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; cpuresetn                                                                                                                             ; FF_X39_Y52_N5     ; 519     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X47_Y31_N0, M9K_X47_Y36_N0, M9K_X47_Y32_N0, M9K_X47_Y37_N0, M9K_X47_Y28_N0, M9K_X47_Y35_N0, M9K_X47_Y47_N0, M9K_X47_Y44_N0, M9K_X47_Y34_N0, M9K_X27_Y36_N0, M9K_X47_Y40_N0, M9K_X47_Y50_N0, M9K_X47_Y29_N0, M9K_X27_Y34_N0, M9K_X47_Y38_N0, M9K_X47_Y42_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X61_Y34_N0, M9K_X68_Y42_N0, M9K_X68_Y36_N0, M9K_X68_Y33_N0, M9K_X68_Y34_N0, M9K_X68_Y32_N0, M9K_X61_Y28_N0, M9K_X61_Y31_N0, M9K_X68_Y28_N0, M9K_X68_Y39_N0, M9K_X68_Y38_N0, M9K_X68_Y40_N0, M9K_X61_Y29_N0, M9K_X68_Y31_N0, M9K_X68_Y30_N0, M9K_X61_Y32_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X68_Y41_N0, M9K_X61_Y49_N0, M9K_X61_Y48_N0, M9K_X61_Y52_N0, M9K_X47_Y41_N0, M9K_X27_Y35_N0, M9K_X68_Y44_N0, M9K_X47_Y49_N0, M9K_X47_Y33_N0, M9K_X47_Y30_N0, M9K_X61_Y46_N0, M9K_X61_Y47_N0, M9K_X61_Y51_N0, M9K_X27_Y33_N0, M9K_X61_Y33_N0, M9K_X61_Y30_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:DTCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X47_Y52_N0, M9K_X61_Y50_N0, M9K_X61_Y45_N0, M9K_X61_Y37_N0, M9K_X61_Y39_N0, M9K_X68_Y35_N0, M9K_X47_Y39_N0, M9K_X61_Y41_N0, M9K_X61_Y44_N0, M9K_X61_Y42_N0, M9K_X61_Y36_N0, M9K_X68_Y37_N0, M9K_X61_Y43_N0, M9K_X61_Y40_N0, M9K_X61_Y38_N0, M9K_X61_Y35_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X47_Y19_N0, M9K_X47_Y17_N0, M9K_X68_Y25_N0, M9K_X61_Y25_N0, M9K_X61_Y19_N0, M9K_X61_Y23_N0, M9K_X47_Y22_N0, M9K_X47_Y21_N0, M9K_X47_Y26_N0, M9K_X47_Y23_N0, M9K_X47_Y15_N0, M9K_X47_Y16_N0, M9K_X47_Y27_N0, M9K_X47_Y25_N0, M9K_X47_Y14_N0, M9K_X47_Y13_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][23]__2|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X68_Y21_N0, M9K_X68_Y24_N0, M9K_X68_Y16_N0, M9K_X61_Y17_N0, M9K_X61_Y10_N0, M9K_X68_Y14_N0, M9K_X61_Y21_N0, M9K_X68_Y22_N0, M9K_X47_Y9_N0, M9K_X47_Y12_N0, M9K_X27_Y20_N0, M9K_X47_Y24_N0, M9K_X68_Y13_N0, M9K_X61_Y12_N0, M9K_X27_Y21_N0, M9K_X61_Y20_N0  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X61_Y15_N0, M9K_X68_Y15_N0, M9K_X61_Y4_N0, M9K_X61_Y6_N0, M9K_X68_Y19_N0, M9K_X68_Y20_N0, M9K_X47_Y18_N0, M9K_X47_Y20_N0, M9K_X47_Y7_N0, M9K_X47_Y11_N0, M9K_X61_Y2_N0, M9K_X68_Y12_N0, M9K_X47_Y10_N0, M9K_X47_Y4_N0, M9K_X61_Y13_N0, M9K_X61_Y14_N0      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16   ; None ; M9K_X68_Y18_N0, M9K_X68_Y26_N0, M9K_X61_Y7_N0, M9K_X61_Y9_N0, M9K_X61_Y16_N0, M9K_X68_Y17_N0, M9K_X68_Y23_N0, M9K_X61_Y5_N0, M9K_X61_Y8_N0, M9K_X68_Y27_N0, M9K_X61_Y24_N0, M9K_X61_Y27_N0, M9K_X61_Y11_N0, M9K_X61_Y18_N0, M9K_X61_Y22_N0, M9K_X61_Y26_N0     ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 308               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 154               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 154               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 308               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    cortexm3ds_logic:ulogic|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 43,268 / 168,875 ( 26 % ) ;
; C16 interconnects     ; 1,269 / 5,236 ( 24 % )    ;
; C4 interconnects      ; 28,943 / 103,272 ( 28 % ) ;
; Direct links          ; 4,034 / 168,875 ( 2 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )           ;
; Local interconnects   ; 13,341 / 55,856 ( 24 % )  ;
; R24 interconnects     ; 1,417 / 5,207 ( 27 % )    ;
; R4 interconnects      ; 35,876 / 141,678 ( 25 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.87) ; Number of LABs  (Total = 1654) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 38                             ;
; 2                                           ; 18                             ;
; 3                                           ; 13                             ;
; 4                                           ; 15                             ;
; 5                                           ; 20                             ;
; 6                                           ; 17                             ;
; 7                                           ; 22                             ;
; 8                                           ; 26                             ;
; 9                                           ; 27                             ;
; 10                                          ; 44                             ;
; 11                                          ; 43                             ;
; 12                                          ; 61                             ;
; 13                                          ; 81                             ;
; 14                                          ; 112                            ;
; 15                                          ; 169                            ;
; 16                                          ; 948                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 1654) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 756                            ;
; 1 Clock                            ; 1128                           ;
; 1 Clock enable                     ; 402                            ;
; 1 Sync. clear                      ; 1                              ;
; 1 Sync. load                       ; 40                             ;
; 2 Async. clears                    ; 48                             ;
; 2 Clock enables                    ; 337                            ;
; 2 Clocks                           ; 12                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.22) ; Number of LABs  (Total = 1654) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 28                             ;
; 2                                            ; 18                             ;
; 3                                            ; 12                             ;
; 4                                            ; 13                             ;
; 5                                            ; 14                             ;
; 6                                            ; 15                             ;
; 7                                            ; 17                             ;
; 8                                            ; 21                             ;
; 9                                            ; 21                             ;
; 10                                           ; 20                             ;
; 11                                           ; 26                             ;
; 12                                           ; 36                             ;
; 13                                           ; 62                             ;
; 14                                           ; 62                             ;
; 15                                           ; 92                             ;
; 16                                           ; 314                            ;
; 17                                           ; 104                            ;
; 18                                           ; 108                            ;
; 19                                           ; 109                            ;
; 20                                           ; 126                            ;
; 21                                           ; 95                             ;
; 22                                           ; 107                            ;
; 23                                           ; 58                             ;
; 24                                           ; 43                             ;
; 25                                           ; 39                             ;
; 26                                           ; 19                             ;
; 27                                           ; 13                             ;
; 28                                           ; 18                             ;
; 29                                           ; 8                              ;
; 30                                           ; 10                             ;
; 31                                           ; 11                             ;
; 32                                           ; 15                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.32) ; Number of LABs  (Total = 1654) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 59                             ;
; 2                                               ; 51                             ;
; 3                                               ; 49                             ;
; 4                                               ; 87                             ;
; 5                                               ; 96                             ;
; 6                                               ; 137                            ;
; 7                                               ; 141                            ;
; 8                                               ; 141                            ;
; 9                                               ; 152                            ;
; 10                                              ; 139                            ;
; 11                                              ; 112                            ;
; 12                                              ; 100                            ;
; 13                                              ; 74                             ;
; 14                                              ; 74                             ;
; 15                                              ; 71                             ;
; 16                                              ; 67                             ;
; 17                                              ; 27                             ;
; 18                                              ; 21                             ;
; 19                                              ; 19                             ;
; 20                                              ; 13                             ;
; 21                                              ; 6                              ;
; 22                                              ; 3                              ;
; 23                                              ; 5                              ;
; 24                                              ; 6                              ;
; 25                                              ; 2                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
; 29                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 23.79) ; Number of LABs  (Total = 1654) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 4                              ;
; 3                                            ; 15                             ;
; 4                                            ; 18                             ;
; 5                                            ; 4                              ;
; 6                                            ; 11                             ;
; 7                                            ; 16                             ;
; 8                                            ; 9                              ;
; 9                                            ; 18                             ;
; 10                                           ; 25                             ;
; 11                                           ; 20                             ;
; 12                                           ; 26                             ;
; 13                                           ; 33                             ;
; 14                                           ; 35                             ;
; 15                                           ; 50                             ;
; 16                                           ; 68                             ;
; 17                                           ; 42                             ;
; 18                                           ; 43                             ;
; 19                                           ; 65                             ;
; 20                                           ; 62                             ;
; 21                                           ; 76                             ;
; 22                                           ; 58                             ;
; 23                                           ; 74                             ;
; 24                                           ; 65                             ;
; 25                                           ; 72                             ;
; 26                                           ; 75                             ;
; 27                                           ; 62                             ;
; 28                                           ; 69                             ;
; 29                                           ; 61                             ;
; 30                                           ; 50                             ;
; 31                                           ; 60                             ;
; 32                                           ; 67                             ;
; 33                                           ; 64                             ;
; 34                                           ; 78                             ;
; 35                                           ; 59                             ;
; 36                                           ; 39                             ;
; 37                                           ; 28                             ;
; 38                                           ; 32                             ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 35        ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 35        ; 35        ; 0            ; 27           ; 0            ; 0            ; 9            ; 0            ; 27           ; 9            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 0         ; 0         ; 35           ; 8            ; 35           ; 35           ; 26           ; 35           ; 8            ; 26           ; 35           ; 35           ; 35           ; 8            ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TXD                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_WR             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RST            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BL_CTR         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOut[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOut[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buzzerOut          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SWDIO              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RSTn               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK50m             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyIn[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyIn[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SWCLK              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyIn[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; keyIn[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RXD                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                    ;
+-----------------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                                       ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------------------------------------+----------------------+-------------------+
; SynClockQuartus.PLL|altpll_component|auto_generated|pll1|clk[0]       ; SWCLK                ; 438.7             ;
; SynClockQuartus.PLL|altpll_component|auto_generated|pll1|clk[0],SWCLK ; SWCLK                ; 40.2              ;
+-----------------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                             ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                        ; Destination Register                                                                                         ; Delay Added in ns ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; cortexm3ds_logic:ulogic|Hlbzz6         ; cortexm3ds_logic:ulogic|Fjbzz6                                                                               ; 6.603             ;
; cortexm3ds_logic:ulogic|Irgoz6         ; cortexm3ds_logic:ulogic|Ctgoz6                                                                               ; 6.603             ;
; cortexm3ds_logic:ulogic|D6dzz6         ; cortexm3ds_logic:ulogic|X7dzz6                                                                               ; 6.398             ;
; CDBGPWRUPACK                           ; cortexm3ds_logic:ulogic|Xh3nz6                                                                               ; 6.375             ;
; cortexm3ds_logic:ulogic|Z7ezz6         ; cortexm3ds_logic:ulogic|T9ezz6                                                                               ; 6.358             ;
; cortexm3ds_logic:ulogic|V9goz6         ; cortexm3ds_logic:ulogic|Nbgoz6                                                                               ; 6.194             ;
; cortexm3ds_logic:ulogic|Ztpzz6         ; cortexm3ds_logic:ulogic|Kxpzz6                                                                               ; 6.097             ;
; cortexm3ds_logic:ulogic|Jzhzz6         ; cortexm3ds_logic:ulogic|U2izz6                                                                               ; 6.093             ;
; cortexm3ds_logic:ulogic|Kjooz6         ; cortexm3ds_logic:ulogic|Flooz6                                                                               ; 6.074             ;
; cortexm3ds_logic:ulogic|Cclzz6         ; cortexm3ds_logic:ulogic|Ghczz6                                                                               ; 6.055             ;
; cortexm3ds_logic:ulogic|Lm1107         ; cortexm3ds_logic:ulogic|Odazz6                                                                               ; 6.050             ;
; cortexm3ds_logic:ulogic|Fi2107         ; cortexm3ds_logic:ulogic|H6bzz6                                                                               ; 6.050             ;
; cortexm3ds_logic:ulogic|Tgvf07         ; cortexm3ds_logic:ulogic|Kfbzz6                                                                               ; 6.050             ;
; cortexm3ds_logic:ulogic|Dnczz6         ; cortexm3ds_logic:ulogic|Blczz6                                                                               ; 5.978             ;
; cortexm3ds_logic:ulogic|Zodzz6         ; cortexm3ds_logic:ulogic|Xmdzz6                                                                               ; 5.968             ;
; cortexm3ds_logic:ulogic|Z3tzz6         ; cortexm3ds_logic:ulogic|Ndpoz6                                                                               ; 5.898             ;
; cortexm3ds_logic:ulogic|Vvvf07         ; cortexm3ds_logic:ulogic|D8czz6                                                                               ; 5.892             ;
; cortexm3ds_logic:ulogic|Bcqoz6         ; cortexm3ds_logic:ulogic|Mfqoz6                                                                               ; 5.884             ;
; cortexm3ds_logic:ulogic|Ryozz6         ; cortexm3ds_logic:ulogic|M0pzz6                                                                               ; 5.871             ;
; cortexm3ds_logic:ulogic|Zatzz6         ; cortexm3ds_logic:ulogic|Edeoz6                                                                               ; 5.857             ;
; cortexm3ds_logic:ulogic|Q6coz6         ; cortexm3ds_logic:ulogic|Cjhoz6                                                                               ; 5.856             ;
; cortexm3ds_logic:ulogic|N5szz6         ; cortexm3ds_logic:ulogic|Ivsoz6                                                                               ; 5.853             ;
; cortexm3ds_logic:ulogic|Ytqoz6         ; cortexm3ds_logic:ulogic|Lxqoz6                                                                               ; 5.844             ;
; cortexm3ds_logic:ulogic|H4czz6         ; cortexm3ds_logic:ulogic|B6czz6                                                                               ; 5.839             ;
; cortexm3ds_logic:ulogic|G5noz6         ; cortexm3ds_logic:ulogic|Y6noz6                                                                               ; 5.836             ;
; cortexm3ds_logic:ulogic|Xawf07         ; cortexm3ds_logic:ulogic|Z9dzz6                                                                               ; 5.814             ;
; cortexm3ds_logic:ulogic|J71107         ; cortexm3ds_logic:ulogic|Fetoz6                                                                               ; 5.795             ;
; cortexm3ds_logic:ulogic|Moy917         ; cortexm3ds_logic:ulogic|Wfhoz6                                                                               ; 5.795             ;
; cortexm3ds_logic:ulogic|Hurzz6         ; cortexm3ds_logic:ulogic|Bwrzz6                                                                               ; 5.774             ;
; cortexm3ds_logic:ulogic|Cqcoz6         ; cortexm3ds_logic:ulogic|Xrcoz6                                                                               ; 5.758             ;
; cortexm3ds_logic:ulogic|Vqezz6         ; cortexm3ds_logic:ulogic|Toezz6                                                                               ; 5.758             ;
; cortexm3ds_logic:ulogic|Pflzz6         ; cortexm3ds_logic:ulogic|Xmooz6                                                                               ; 5.757             ;
; cortexm3ds_logic:ulogic|Cjzzz6         ; cortexm3ds_logic:ulogic|Ykezz6                                                                               ; 5.740             ;
; cortexm3ds_logic:ulogic|Eyzzz6         ; cortexm3ds_logic:ulogic|Vbezz6                                                                               ; 5.730             ;
; cortexm3ds_logic:ulogic|E1toz6         ; cortexm3ds_logic:ulogic|Z2toz6                                                                               ; 5.702             ;
; cortexm3ds_logic:ulogic|Qa0107         ; cortexm3ds_logic:ulogic|Cjdzz6                                                                               ; 5.692             ;
; cortexm3ds_logic:ulogic|S11g07         ; cortexm3ds_logic:ulogic|Evgoz6                                                                               ; 5.655             ;
; cortexm3ds_logic:ulogic|J1ozz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 5.637             ;
; cortexm3ds_logic:ulogic|Cjlzz6         ; cortexm3ds_logic:ulogic|Pmlzz6                                                                               ; 5.637             ;
; cortexm3ds_logic:ulogic|Vkuzz6         ; cortexm3ds_logic:ulogic|Iouzz6                                                                               ; 5.637             ;
; cortexm3ds_logic:ulogic|Hs0107         ; cortexm3ds_logic:ulogic|C5toz6                                                                               ; 5.585             ;
; cortexm3ds_logic:ulogic|Abhoz6         ; cortexm3ds_logic:ulogic|Uchoz6                                                                               ; 5.566             ;
; cortexm3ds_logic:ulogic|Ukqzz6         ; cortexm3ds_logic:ulogic|Omqzz6                                                                               ; 5.564             ;
; cortexm3ds_logic:ulogic|Twooz6         ; cortexm3ds_logic:ulogic|E0poz6                                                                               ; 5.545             ;
; cortexm3ds_logic:ulogic|Djeoz6         ; cortexm3ds_logic:ulogic|Wwgoz6                                                                               ; 5.539             ;
; cortexm3ds_logic:ulogic|Ljazz6         ; cortexm3ds_logic:ulogic|Jhazz6                                                                               ; 5.440             ;
; cortexm3ds_logic:ulogic|L2bzz6         ; cortexm3ds_logic:ulogic|F4bzz6                                                                               ; 5.440             ;
; cortexm3ds_logic:ulogic|Dcqzz6         ; cortexm3ds_logic:ulogic|Xdqzz6                                                                               ; 5.283             ;
; cortexm3ds_logic:ulogic|N6izz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 4.313             ;
; cortexm3ds_logic:ulogic|Bzsoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 4.313             ;
; cortexm3ds_logic:ulogic|Jdgoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|Ybizz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|Bfroz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|Aucoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|K2roz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|Y3roz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|M5roz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|A7roz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|O3poz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 3.540             ;
; cortexm3ds_logic:ulogic|P5doz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|L7doz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|T3doz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Vj3nz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Dqooz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|O8roz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Earoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|C5poz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Ivsoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Yrooz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Pvcoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Pdroz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Vycoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|H9doz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|X1doz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|Dbdoz6         ; cortexm3ds_logic:ulogic|Nbeoz6                                                                               ; 2.768             ;
; cortexm3ds_logic:ulogic|X9eoz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Uchoz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Xmooz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|W4ozz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Zdozz6         ; cortexm3ds_logic:ulogic|Pmlzz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Pmlzz6         ; cortexm3ds_logic:ulogic|Pmlzz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Iouzz6         ; cortexm3ds_logic:ulogic|Iouzz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Y6noz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Nbeoz6         ; cortexm3ds_logic:ulogic|W4ozz6                                                                               ; 2.632             ;
; cortexm3ds_logic:ulogic|Bwrzz6         ; cortexm3ds_logic:ulogic|N8noz6                                                                               ; 2.554             ;
; cortexm3ds_logic:ulogic|Jehoz6         ; cortexm3ds_logic:ulogic|N8noz6                                                                               ; 2.554             ;
; cortexm3ds_logic:ulogic|U0roz6         ; cortexm3ds_logic:ulogic|Dzqoz6                                                                               ; 2.490             ;
; cortexm3ds_logic:ulogic|Omqzz6         ; cortexm3ds_logic:ulogic|Foqzz6                                                                               ; 2.478             ;
; cortexm3ds_logic:ulogic|J8uf07         ; cortexm3ds_logic:ulogic|H0vf07                                                                               ; 0.077             ;
; cortexm3ds_logic:ulogic|G5uf07         ; cortexm3ds_logic:ulogic|Xjuf07                                                                               ; 0.077             ;
; cortexm3ds_logic:ulogic|Jf5nz6         ; cortexm3ds_logic:ulogic|Csuf07                                                                               ; 0.077             ;
; cortexm3ds_logic:ulogic|Mbuf07         ; cortexm3ds_logic:ulogic|J61t07                                                                               ; 0.077             ;
; cortexm3ds_logic:ulogic|W0ph07         ; cortexm3ds_logic:ulogic|Bzga17                                                                               ; 0.076             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[14] ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][15]__3|altsyncram_m6h1:auto_generated|ram_block1a1~porta_datain_reg0 ; 0.076             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[1]  ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.076             ;
; cortexm3ds_logic:ulogic|Wu0oz6         ; cortexm3ds_logic:ulogic|Xw0oz6                                                                               ; 0.076             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[31] ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.075             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[0]  ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][7]__4|altsyncram_m6h1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.075             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[29] ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.075             ;
; cmsdk_ahb_to_sram:AhbItcm|buf_data[27] ; cmsdk_fpga_sram:ITCM|altsyncram:BRAM[0][31]__1|altsyncram_m6h1:auto_generated|ram_block1a4~porta_datain_reg0 ; 0.075             ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE55F23I7 for design "CortexM3"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Desktop/CortexM3/Quartus/db/pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Desktop/CortexM3/Quartus/db/pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE30F23I7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23A7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CortexM3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL:SynClockQuartus.PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/Desktop/CortexM3/Quartus/db/pll_altpll.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176352): Promoted node SWCLK~input  File: D:/Desktop/CortexM3/RTL/CortexM3.v Line: 10
    Info (176355): Automatically promoted BUFG:SynClockQuartus.sw_clk|BUFG_altclkctrl_0:altclkctrl_0|BUFG_altclkctrl_0_sub:BUFG_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: D:/Desktop/CortexM3/Quartus/BUFG/BUFG/synthesis/submodules/BUFG_altclkctrl_0.v Line: 61
Info (176342): Pin SWCLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position File: D:/Desktop/CortexM3/RTL/CortexM3.v Line: 10
Info (176353): Automatically promoted node cortexm3ds_logic:ulogic|H8bdt6~0  File: D:/Desktop/CortexM3/RTL/core/cortexm3ds_logic.v Line: 174
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cortexm3ds_logic:ulogic|Ik2nz6  File: D:/Desktop/CortexM3/RTL/core/cortexm3ds_logic.v Line: 6524
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cortexm3ds_logic:ulogic|H8bdt6~0 File: D:/Desktop/CortexM3/RTL/core/cortexm3ds_logic.v Line: 174
Info (176353): Automatically promoted node cpuresetn  File: D:/Desktop/CortexM3/RTL/CortexM3.v Line: 105
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cortexm3ds_logic:ulogic|Ym2nz6  File: D:/Desktop/CortexM3/RTL/core/cortexm3ds_logic.v Line: 6524
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:40
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 23% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 63% of the available device resources in the region that extends from location X44_Y10 to location X54_Y20
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:43
Info (11888): Total time spent on timing analysis during the Fitter is 44.04 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Info (144001): Generated suppressed messages file D:/Desktop/CortexM3/Quartus/output_files/CortexM3.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5908 megabytes
    Info: Processing ended: Sat Jul 22 21:19:23 2023
    Info: Elapsed time: 00:04:11
    Info: Total CPU time (on all processors): 00:08:47


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Desktop/CortexM3/Quartus/output_files/CortexM3.fit.smsg.


