1 bit full adder truth table
|---|---|-----|------|---|
| A | B | Cin | Cout | S |
|---|---|-----|------|---|
| 0 | 0 |  0  |  0   | 0 |
| 1 | 0 |  0  |  0   | 1 |
| 0 | 1 |  0  |  0   | 1 |
| 1 | 1 |  0  |  1   | 0 |
| 0 | 0 |  1  |  0   | 1 |
| 1 | 0 |  1  |  1   | 0 |
| 0 | 1 |  1  |  1   | 0 |
| 1 | 1 |  1  |  1   | 1 |
|---|---|-----|------|---|

VHDL модел на BCD суматор. По подразбиране входните числа са трицифрени(0-999), изходното - четирицифрено(0 - 1998). Поради начина на изграждане на модела се наложи въвеждането на CLOCK сигнал, като за правилна работа на брояча е препоръчително, след подаване на входните числа, да се изчака 4-5 такта на сигнала CLOCK, преди да се прочете изходната стойност.
