标题title
一种基于4H-SiC衬底的高性能CMOS器件
摘要abst
本发明涉及半导体器件技术领域，具体公开了一种基于4H‑SiC衬底的高性能CMOS器件，包括4H‑SiC衬底、NMOS沟道、PMOS外延层、PMOS沟道、NMOS欧姆电极和PMOS欧姆电极，本发明的基于4H‑SiC衬底的高性能CMOS器件，以具有较高热导率的4H‑SiC作为衬底，同时采用具有圆角状鳍片的FinFET结构，一方面可以缓解器件的散热压力，使其可以在高温下稳定工作，另一方面抑制短沟道效应，提升载流子迁移率，栅控能力更强，具有更广阔的应用领域。
权利要求书clms
1.一种基于4H-SiC衬底的高性能CMOS器件，其特征在于，包括4H-SiC衬底、NMOS沟道、PMOS外延层、PMOS沟道、NMOS欧姆电极和PMOS欧姆电极，4H-SiC衬底与NMOS沟道和PMOS外延层相连接，PMOS外延层上方设有PMOS沟道，NMOS沟道上方设有NMOS肖特基栅电极，PMOS沟道上方设有PMOS肖特基栅电极，NMOS沟道的顶部两侧设有NMOS欧姆电极，PMOS沟道的顶部两侧设有PMOS欧姆电极；所述NMOS沟道包括NMOS鳍片和NMOS隔离层，NMOS隔离层设置在NMOS鳍片顶部；所述PMOS沟道包括PMOS鳍片和PMOS隔离层，PMOS隔离层设置在PMOS鳍片顶部；所述PMOS外延层包括外延层一和外延层二，外延层二设置在外延层一顶面。2.根据权利要求1所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述NMOS鳍片包括2个鳍片，所述PMOS鳍片包括2个鳍片，所述NMOS肖特基栅电极和所述PMOS肖特基栅电极为鳍状结构。3.根据权利要求2所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述NMOS鳍片的鳍片和所述PMOS鳍片的鳍片顶部为圆角状，所述NMOS鳍片的鳍片和所述PMOS鳍片的鳍片厚度为10-50nm，所述NMOS鳍片的鳍片和所述PMOS鳍片的鳍片高度为100-200nm。4.根据权利要求3所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述NMOS鳍片和所述PMOS鳍片的鳍片厚度为30nm，所述NMOS鳍片的鳍片和所述PMOS鳍片的鳍片高度为150nm。5.根据权利要求1～4任意一项所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述外延层一和所述外延层二为非掺杂半导体，所述外延层一的厚度为100-300nm，所述外延层二的厚度为200-500nm。6.根据权利要求5所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述外延层一的厚度为200nm，所述外延层二的厚度为300nm。7.根据权利要求5所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述外延层一的材料为GaN，所述外延层二的材料为GaN或AlGaN中的任意一种。8.根据权利要求5所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述NMOS隔离层和所述PMOS隔离层的厚度为10-50nm。9.根据权利要求1所述的基于4H-SiC衬底的高性能CMOS器件，其特征在于，所述NMOS鳍片的材料为4H-SiC或SiC中的任意一种，所述PMOS鳍片的材料为GaN，所述NMOS隔离层和所述PMOS隔离层的材料为SiO2、Si3N4中的任意一种或SiO2、Si3N4的组合，所述NMOS肖特基栅电极的材料为Ni金属或Ni-Ti-Au金属叠层中的任意一种，所述PMOS肖特基栅电极的材料为Ni-Au金属叠层、Pt-Au金属叠层中的任意一种，所述NMOS欧姆电极的材料为Ti-Al-Ni-Au金属叠层，所述PMOS欧姆电极的材料为Ni金属。10.一种根据权利要求1～9任意一项所述的基于4H-SiC衬底的高性能CMOS器件的制备方法，其特征在于，包括以下步骤：采用热氧化法沉积在4H-SiC衬底上生长NMOS鳍片层和外延层一、外延层二、PMOS鳍片层；采用光刻显影法和干法刻蚀法，实现NMOS鳍片层与外延层一、外延层二、PMOS鳍片层的电隔离；对NMOS鳍片层采用干法刻蚀得到NMOS鳍片，在高温氢气氛围中退火；对PMOS鳍片层采用干法刻蚀得到PMOS鳍片,在高温氢气氛围中退火；在NMOS鳍片上方氧化沉积NMOS隔离层，退火，得到NMOS沟道；在PMOS鳍片上方氧化沉积PMOS隔离层，退火，得到PMOS沟道；采用氧化沉积法或电子束蒸发法，在NMOS沟道上方形成NMOS肖特基栅电极，在PMOS沟道上方形成PMOS肖特基栅电极；采用电子束蒸发法或磁控溅射法在NMOS沟道上方的两侧形成NMOS欧姆电极，PMOS沟道上方的两侧形成PMOS欧姆电极，得到一种基于4H-SiC衬底的高性能CMOS器件。
说明书desc
技术领域本发明涉及半导体器件技术领域，特别涉及一种基于4H-SiC衬底的高性能CMOS器件。背景技术CMOS是现阶段大规模集成电路的主流工艺技术，具有功耗低、电源电压低、速度快、抗干扰能力强、集成度高等众多优点，因此CMOS器件被广泛应用于温度传感器、图像传感器和射频功率放大器等诸多领域。现阶段，随着高精尖技术产业飞速发展，一些基础性行业如冶金化工、石油勘探需要在高温环境中进行，对电子设备性能提出了更高的要求，所以能在高温下保持稳定的电子器件尤为重要。除此以外，硅芯片工艺自问世以来，晶体管沟道随着器件尺寸的不断缩小也在不断缩短。然而，当沟道缩短到一定程度之后，量子隧穿极易发生，因此需要合适的结构提供更小泄露电流。发明内容本发明要解决的技术问题是提供一种基于4H-SiC衬底的高性能CMOS器件，通过在同一4H-SiC衬底上制备出耐高温高性能CMOS器件，且该器件是通过利用FinFET结构提供更小的泄露电流和更小的栅极延迟以及更大的电流驱动能力。为了解决上述技术问题，本发明的技术方案为：第一方面，本发明提供一种基于4H-SiC衬底的高性能CMOS器件，包括4H-SiC衬底1、NMOS沟道、PMOS外延层、PMOS沟道、NMOS欧姆电极10和PMOS欧姆电极11，4H-SiC衬底1与NMOS沟道和PMOS外延层相连接，PMOS外延层上方设有PMOS沟道，NMOS沟道上方设有NMOS肖特基栅电极8，PMOS沟道上方设有PMOS肖特基栅电极9，NMOS沟道的顶部两侧设有NMOS欧姆电极10，PMOS沟道的顶部两侧设有PMOS欧姆电极11；所述NMOS沟道包括NMOS鳍片2和NMOS隔离层6，NMOS隔离层6设置在NMOS鳍片2顶部；所述PMOS沟道包括PMOS鳍片5和PMOS隔离层7，PMOS隔离层7设置在PMOS鳍片5顶部；所述PMOS外延层包括外延层一3和外延层二4，外延层二4设置在外延层一3顶面。优选的，所述NMOS鳍片2包括2个鳍片，所述PMOS鳍片5包括2个鳍片，所述NMOS肖特基栅电极8和PMOS肖特基栅电极9为鳍状结构。优选的，所述NMOS鳍片2的鳍片和所述PMOS鳍片5的鳍片顶部为圆角状，所述NMOS鳍片2的鳍片和所述PMOS鳍片5的鳍片厚度为10-50nm，所述NMOS鳍片2的鳍片和所述PMOS鳍片5的鳍片高度为100-200nm。优选的，所述NMOS鳍片2和PMOS鳍片5的鳍片厚度为30nm，所述NMOS鳍片2的鳍片和所述PMOS鳍片5的鳍片高度为150nm。优选的，所述外延层一3和所述外延层二4为非掺杂半导体，外延层一3的厚度为100-300nm，外延层二4的厚度为200-500nm。优选的，所述外延层一3的厚度为200nm，所述外延层二4的厚度为300nm。优选的，所述外延层一3的材料为GaN，所述外延层二4的材料为GaN或AlGaN中的任意一种。优选的，所述外延层一3的离子掺杂浓度为1×1018-1×1020cm-3。优选的，所述NMOS隔离层6和所述PMOS隔离层7的厚度为10-50nm。优选的，所述NMOS隔离层6和所述PMOS隔离层7的厚度为20nm。优选的，所述NMOS隔离层6和所述PMOS隔离层7的材料为SiO2、Si3N4中的任意一种或SiO2、Si3N4的组合。优选的，所述NMOS鳍片2的材料为4H-SiC或SiC中的任意一种，所述PMOS鳍片5的材料为AlGaN，所述NMOS肖特基栅电极8的材料为Ni金属或Ni-Ti-Au金属叠层中的任意一种，所述PMOS肖特基栅电极9的材料为Ni-Au金属叠层、Pt-Au金属叠层中的任意一种，所述NMOS欧姆电极10的材料为Ti-Al-Ni-Au金属叠层，所述PMOS欧姆电极11的材料为Ni金属。更优选的，所述PMOS鳍片5的离子掺杂浓度为1×1016-1×1017cm-3。更优选的，所述Ni-Ti-Au金属叠层为自底端面至顶端面依次为Ni、Ti、Au的金属叠层，所述Ni-Au金属叠层为自底端面至顶端面依次为Ni、Au的金属叠层。第二方面，本发明提供一种基于4H-SiC衬底的高性能CMOS器件的制备方法，包括以下步骤：1、采用热氧化法沉积在4H-SiC衬底上生长NMOS鳍片层和外延层一、外延层二和PMOS鳍片层；2、采用光刻显影法和干法刻蚀法，实现NMOS鳍片层与外延层一、外延层二、PMOS鳍片层的电隔离；3、对NMOS鳍片层采用干法刻蚀得到NMOS鳍片，在高温氢气氛围中退火；4、对PMOS鳍片层采用干法刻蚀得到PMOS鳍片,在高温氢气氛围中退火；5、在NMOS鳍片上方氧化沉积NMOS隔离层，退火，得到NMOS沟道；6、在PMOS鳍片上方氧化沉积PMOS隔离层，退火，得到PMOS沟道；7、采用氧化沉积法或电子束蒸发法，在NMOS沟道上方形成NMOS肖特基栅电极，在PMOS沟道上方形成PMOS肖特基栅电极；8、采用电子束蒸发法或磁控溅射法在NMOS沟道上方的两侧形成NMOS欧姆电极，PMOS沟道上方的两侧形成PMOS欧姆电极，得到一种基于4H-SiC衬底的高性能CMOS器件。优选的，步骤4中，高温的温度为1100℃-1200℃。优选的，步骤5中，高温的温度为1100℃-1200℃。采用上述技术方案，具有以下的有益效果：本发明提供一种基于4H-SiC衬底的高性能CMOS器件，采用了FinFET结构，不仅抑制短沟道效应，提升载流子迁移率，栅控能力更强，具有更广阔的应用领域；本发明提供一种基于4H-SiC衬底的高性能CMOS器件，采用具有较大禁带宽度的4H-SiC材料作为衬底，并且由于4H-SiC具有较高的热导率可以散热，因此可以缓解CMOS器件的散热压力，使得4H-SiC衬底的CMOS器件具有了在高温下稳定工作的能力；本发明提供一种基于4H-SiC衬底的高性能CMOS器件，NMOS鳍片和PMOS鳍片的鳍片顶部为圆角状，有利于器件提升器件的亚阈值性能。附图说明图1为实施例1基于4H-SiC衬底的高性能CMOS器件的正视图；图2为实施例1基于4H-SiC衬底的高性能CMOS器件的A-A剖视图；图3为实施例1基于4H-SiC衬底的高性能CMOS器件的B-B剖视图。图中：1-4H-SiC衬底，2-NMOS鳍片，3-外延层一，4-外延层二，5-PMOS鳍片，6-NMOS隔离层，7-PMOS隔离层，8-NMOS肖特基栅电极，9-PMOS肖特基栅电极，10-NMOS欧姆电极，11-PMOS欧姆电极。具体实施方式下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。实施例1本实施例提供一种基于4H-SiC衬底的高性能CMOS器件，包括4H-SiC衬底1、NMOS沟道、PMOS外延层、PMOS沟道、NMOS欧姆电极10和PMOS欧姆电极11，4H-SiC衬底1与NMOS沟道和PMOS外延层相连接，PMOS外延层上方设有PMOS沟道，NMOS沟道上方设有NMOS肖特基栅电极8，PMOS沟道上方设有PMOS肖特基栅电极9，NMOS沟道的顶部两侧设有NMOS欧姆电极10，PMOS沟道的顶部两侧设有PMOS欧姆电极11；所述NMOS沟道包括NMOS鳍片2和NMOS隔离层6，NMOS隔离层6设置在NMOS鳍片2顶部；所述PMOS沟道包括PMOS鳍片5和PMOS隔离层7，PMOS隔离层7设置在PMOS鳍片5顶部；所述PMOS外延层包括外延层一3和外延层二4，外延层二4设置在外延层一3顶面，外延层二4在外延层一3上方，其结构正视图如图1所示。其中，NMOS鳍片2包括2个鳍片，PMOS鳍片5包括2个鳍片，NMOS鳍片2的鳍片和PMOS鳍片5的鳍片顶部为圆角状，NMOS鳍片2的鳍片和PMOS鳍片5的鳍片厚度为30nm，NMOS鳍片2的鳍片和所述PMOS鳍片5的鳍片高度为150nm。其中，外延层一3为离子掺杂浓度为1×1018cm-3的GaN，厚度为200nm；外延层二4的材料为AlGaN，厚度为300nm。其中，NMOS隔离层6和PMOS隔离层7的厚度为20nm，NMOS隔离层6和PMOS隔离层7的材料为SiO2、Si3N4的组合。其中，NMOS鳍片2的材料为4H-SiC，PMOS鳍片5的材料为离子掺杂浓度为1×1016cm-3的GaN，NMOS肖特基栅电极8的材料为Ni-Ti-Au金属叠层，PMOS肖特基栅电极9的材料为Ni-Au金属叠层，NMOS欧姆电极10的材料为Ti-Al-Ni-Au金属叠层，PMOS欧姆电极11的材料为Ni金属。实施例1中基于4H-SiC衬底的高性能CMOS器件的A-A剖视图如图2所示，由图2可知基于4H-SiC衬底的高性能CMOS器件从A-A剖切后，自下而上为4H-SiC衬底1、NMOS鳍片2、NMOS隔离层6和NMOS肖特基栅电极8。实施例1中基于4H-SiC衬底的高性能CMOS器件的B-B剖视图如图3所示，由图2可知基于4H-SiC衬底的高性能CMOS器件从B-B剖切后，自下而上为4H-SiC衬底1、外延层一3、外延层二4、PMOS鳍片5、PMOS隔离层7和PMOS肖特基栅电极9。实施例2本实施例提供一种基于4H-SiC衬底的高性能CMOS器件，与实施例1的不同之处在于，NMOS鳍片2的鳍片和PMOS鳍片5的鳍片厚度为10nm，NMOS鳍片2的鳍片和PMOS鳍片5的鳍片高度为100nm，PMOS鳍片5的材料为离子掺杂浓度为1×1017cm-3的GaN；外延层一3为离子掺杂浓度为1×1020cm-3的GaN，厚度为100nm；外延层二4的材料为AlGaN，厚度为200nm；NMOS隔离层6和PMOS隔离层7的厚度为10nm。实施例3本实施例提供一种基于4H-SiC衬底的高性能CMOS器件，与实施例1的不同之处在于，NMOS鳍片2和PMOS鳍片5的鳍片的厚度为50nm，鳍片的高度为200nm；PMOS鳍片5的材料为离子掺杂浓度为1×1017cm-3的GaN；外延层一3为离子掺杂浓度为1×1020cm-3的GaN，厚度为300nm；外延层二4的材料为AlGaN，厚度为500nm；NMOS隔离层6和PMOS隔离层7的厚度为50nm。实施例4本实施例提供一种基于4H-SiC衬底的高性能CMOS器件的制备方法，包括以下步骤：1、采用热氧化法沉积在4H-SiC衬底上生长NMOS鳍片层和外延层一、外延层二和PMOS鳍片层；2、采用光刻显影法和干法刻蚀法，实现NMOS鳍片层与外延层一、外延层二、PMOS鳍片层的电隔离；3、对NMOS鳍片层采用干法刻蚀得到NMOS鳍片，在1100℃-1200℃氢气氛围中退火；4、对PMOS鳍片层采用干法刻蚀得到PMOS鳍片，在1100℃-1200℃氢气氛围中退火；5、在NMOS鳍片上方氧化沉积NMOS隔离层，退火，得到NMOS沟道；6在PMOS鳍片上方氧化沉积PMOS隔离层，退火，得到PMOS沟道；7、采用氧化沉积法或电子束蒸发法，在NMOS沟道上方形成NMOS肖特基栅电极，在PMOS沟道上方形成PMOS肖特基栅电极；8、采用电子束蒸发法或磁控溅射法在NMOS沟道上方的两侧形成NMOS欧姆电极，PMOS沟道上方的两侧形成PMOS欧姆电极，得到一种基于4H-SiC衬底的高性能CMOS器件。以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
