TimeQuest Timing Analyzer report for one_counter_op
Tue Dec 10 08:15:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; one_counter_op                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C50F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 280.27 MHz ; 280.27 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.568 ; -77.410       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -53.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                         ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.568 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.604      ;
; -2.543 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.580      ;
; -2.539 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.575      ;
; -2.426 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.462      ;
; -2.405 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.441      ;
; -2.395 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.432      ;
; -2.380 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.417      ;
; -2.376 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.412      ;
; -2.286 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.322      ;
; -2.280 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.315      ;
; -2.263 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.299      ;
; -2.255 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.292      ;
; -2.251 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.286      ;
; -2.232 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.269      ;
; -2.167 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.202      ;
; -2.157 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.192      ;
; -2.156 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.191      ;
; -2.142 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.178      ;
; -2.138 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.173      ;
; -2.138 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.173      ;
; -2.132 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.168      ;
; -2.131 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.167      ;
; -2.128 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.163      ;
; -2.127 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.162      ;
; -2.123 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.159      ;
; -2.092 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.129      ;
; -2.086 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.122      ;
; -2.057 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.093      ;
; -2.043 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.078      ;
; -2.038 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.071      ;
; -2.035 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.068      ;
; -2.025 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.060      ;
; -2.016 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.052      ;
; -2.016 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.052      ;
; -2.015 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.050      ;
; -2.014 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.049      ;
; -2.013 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.047      ;
; -2.009 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.042      ;
; -2.006 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.039      ;
; -2.003 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.040      ;
; -1.998 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.033      ;
; -1.997 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.036      ;
; -1.994 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.030      ;
; -1.992 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.027      ;
; -1.991 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.026      ;
; -1.991 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.028      ;
; -1.991 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.028      ;
; -1.987 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.023      ;
; -1.987 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.023      ;
; -1.984 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.020      ;
; -1.983 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.019      ;
; -1.972 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.011      ;
; -1.967 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.003      ;
; -1.966 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.002      ;
; -1.963 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.998      ;
; -1.962 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.997      ;
; -1.959 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.999      ;
; -1.944 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.980      ;
; -1.943 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.982      ;
; -1.939 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.974      ;
; -1.936 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.975      ;
; -1.934 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.974      ;
; -1.918 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.957      ;
; -1.913 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.952      ;
; -1.912 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.951      ;
; -1.911 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.950      ;
; -1.910 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.945      ;
; -1.901 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.936      ;
; -1.896 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.929      ;
; -1.893 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.926      ;
; -1.888 ; controler:control|c_state.state2                       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.927      ;
; -1.887 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.926      ;
; -1.885 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.920      ;
; -1.875 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.910      ;
; -1.874 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.909      ;
; -1.874 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.910      ;
; -1.874 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.910      ;
; -1.865 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.899      ;
; -1.854 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.890      ;
; -1.853 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.893      ;
; -1.850 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.885      ;
; -1.849 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.884      ;
; -1.844 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.880      ;
; -1.843 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.843 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.880      ;
; -1.843 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.880      ;
; -1.842 ; controler:control|c_state.state0                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.881      ;
; -1.840 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.877      ;
; -1.828 ; controler:control|c_state.state2                       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.868      ;
; -1.827 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4] ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.865      ;
; -1.819 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.855      ;
; -1.818 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.854      ;
; -1.811 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.847      ;
; -1.810 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.849      ;
; -1.809 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.846      ;
; -1.809 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.848      ;
; -1.808 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.847      ;
; -1.807 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.844      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; controler:control|c_state.state0                        ; controler:control|c_state.state0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controler:control|c_state.state3                        ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.541 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.545 ; controler:control|c_state.state3                        ; controler:control|c_state.state0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; controler:control|c_state.state3                        ; controler:control|c_state.state2                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.566 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.671 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.712 ; controler:control|c_state.state0                        ; controler:control|c_state.state1                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.780 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.046      ;
; 0.803 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.806 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.086      ;
; 0.839 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.103      ;
; 0.841 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.112      ;
; 0.864 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.130      ;
; 0.874 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.140      ;
; 0.876 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.142      ;
; 0.877 ; controler:control|c_state.state0                        ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.143      ;
; 0.887 ; controler:control|c_state.state0                        ; controler:control|c_state.state2                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.153      ;
; 0.933 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.197      ;
; 0.943 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.209      ;
; 0.970 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.236      ;
; 0.970 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.236      ;
; 0.972 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.236      ;
; 0.981 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.247      ;
; 0.983 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.247      ;
; 0.987 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.253      ;
; 1.000 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.264      ;
; 1.017 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.283      ;
; 1.020 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.286      ;
; 1.022 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.290      ;
; 1.031 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.297      ;
; 1.084 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.350      ;
; 1.112 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.378      ;
; 1.130 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.396      ;
; 1.133 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.399      ;
; 1.134 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.401      ;
; 1.134 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.401      ;
; 1.134 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.401      ;
; 1.134 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.400      ;
; 1.148 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.412      ;
; 1.150 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.414      ;
; 1.152 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.416      ;
; 1.154 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.418      ;
; 1.156 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.420      ;
; 1.159 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.423      ;
; 1.160 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.424      ;
; 1.160 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.424      ;
; 1.161 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.425      ;
; 1.163 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.427      ;
; 1.164 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.428      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.188 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.452      ;
; 1.190 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.456      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state0                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state0                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 4.877  ; 4.877  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.871  ; 0.871  ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.772  ; 0.772  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 0.836  ; 0.836  ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -0.568 ; -0.568 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -0.555 ; -0.555 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -0.574 ; -0.574 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -0.574 ; -0.574 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 1.035  ; 1.035  ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 0.841  ; 0.841  ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 0.854  ; 0.854  ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 0.901  ; 0.901  ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 0.851  ; 0.851  ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 1.209  ; 1.209  ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 4.517  ; 4.517  ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 4.877  ; 4.877  ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 4.757  ; 4.757  ; Rise       ; CLK             ;
; Start       ; CLK        ; 4.681  ; 4.681  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.641 ; -0.641 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; -0.542 ; -0.542 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -0.606 ; -0.606 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 0.798  ; 0.798  ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 0.785  ; 0.785  ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -0.805 ; -0.805 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -0.611 ; -0.611 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -0.624 ; -0.624 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -0.671 ; -0.671 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -0.621 ; -0.621 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -0.979 ; -0.979 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -4.287 ; -4.287 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -4.647 ; -4.647 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -4.527 ; -4.527 ; Rise       ; CLK             ;
; Start       ; CLK        ; -4.447 ; -4.447 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 8.520 ; 8.520 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.510 ; 8.510 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.031 ; 8.031 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.520 ; 8.520 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.501 ; 8.501 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 7.414 ; 7.414 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 7.637 ; 7.637 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 7.409 ; 7.409 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.328 ; 8.328 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 6.681 ; 6.681 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 6.427 ; 6.427 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 6.450 ; 6.450 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 6.467 ; 6.467 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 6.953 ; 6.953 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 6.941 ; 6.941 ; Rise       ; CLK             ;
; Done           ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 6.441 ; 6.441 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 6.913 ; 6.913 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 7.130 ; 7.130 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 6.901 ; 6.901 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 6.654 ; 6.654 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 6.888 ; 6.888 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 6.456 ; 6.456 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 6.657 ; 6.657 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 6.960 ; 6.960 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 6.427 ; 6.427 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.510 ; 8.510 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.031 ; 8.031 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.520 ; 8.520 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.501 ; 8.501 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 7.414 ; 7.414 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 7.637 ; 7.637 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 7.409 ; 7.409 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.328 ; 8.328 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 6.681 ; 6.681 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 6.427 ; 6.427 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 6.450 ; 6.450 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 6.467 ; 6.467 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 6.953 ; 6.953 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 6.941 ; 6.941 ; Rise       ; CLK             ;
; Done           ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 6.441 ; 6.441 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 6.913 ; 6.913 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 7.130 ; 7.130 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 6.901 ; 6.901 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 6.654 ; 6.654 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 6.888 ; 6.888 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 6.456 ; 6.456 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 6.657 ; 6.657 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 6.960 ; 6.960 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 7.002 ;      ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.203 ;      ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.203 ;      ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.192 ;      ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.182 ;      ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 8.202 ;      ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 8.202 ;      ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 8.182 ;      ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.182 ;      ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 7.249 ;      ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 7.229 ;      ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 7.002 ;      ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 7.002 ;      ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 7.022 ;      ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 7.265 ;      ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 7.517 ;      ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 7.517 ;      ; Rise       ; CLK             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 6.864 ;      ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.065 ;      ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.065 ;      ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.054 ;      ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.044 ;      ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 8.064 ;      ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 8.064 ;      ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 8.044 ;      ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.044 ;      ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 7.111 ;      ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 7.091 ;      ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 6.864 ;      ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 6.864 ;      ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 6.884 ;      ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 7.127 ;      ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 7.379 ;      ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 7.379 ;      ; Rise       ; CLK             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 7.002     ;           ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.203     ;           ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.203     ;           ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.192     ;           ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.182     ;           ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 8.202     ;           ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 8.202     ;           ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 8.182     ;           ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.182     ;           ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 7.249     ;           ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 7.229     ;           ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 7.002     ;           ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 7.002     ;           ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 7.022     ;           ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 7.265     ;           ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 7.517     ;           ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 7.517     ;           ; Rise       ; CLK             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 6.864     ;           ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.065     ;           ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.065     ;           ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.054     ;           ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.044     ;           ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 8.064     ;           ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 8.064     ;           ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 8.044     ;           ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.044     ;           ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 7.111     ;           ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 7.091     ;           ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 6.864     ;           ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 6.864     ;           ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 6.884     ;           ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 7.127     ;           ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 7.379     ;           ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 7.379     ;           ; Rise       ; CLK             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.612 ; -10.041       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -53.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                         ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.612 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.644      ;
; -0.609 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.642      ;
; -0.598 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.630      ;
; -0.553 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.585      ;
; -0.549 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.582      ;
; -0.511 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.543      ;
; -0.508 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.541      ;
; -0.497 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.529      ;
; -0.494 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.525      ;
; -0.480 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.511      ;
; -0.472 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.504      ;
; -0.469 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.502      ;
; -0.452 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.484      ;
; -0.448 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.481      ;
; -0.444 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.475      ;
; -0.441 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.472      ;
; -0.441 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.473      ;
; -0.440 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.471      ;
; -0.438 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.470      ;
; -0.437 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.469      ;
; -0.435 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.466      ;
; -0.430 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.461      ;
; -0.427 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.458      ;
; -0.426 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.457      ;
; -0.389 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.420      ;
; -0.385 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.416      ;
; -0.384 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.416      ;
; -0.382 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.413      ;
; -0.381 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.412      ;
; -0.378 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.410      ;
; -0.377 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.409      ;
; -0.375 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.406      ;
; -0.371 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.403      ;
; -0.370 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.399      ;
; -0.370 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.402      ;
; -0.369 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.400      ;
; -0.368 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.401      ;
; -0.367 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.398      ;
; -0.366 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.398      ;
; -0.365 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.394      ;
; -0.364 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.396      ;
; -0.362 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.392      ;
; -0.360 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.393      ;
; -0.356 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.385      ;
; -0.355 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.386      ;
; -0.354 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.385      ;
; -0.353 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.384      ;
; -0.352 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.387      ;
; -0.351 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.380      ;
; -0.350 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.382      ;
; -0.350 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.382      ;
; -0.348 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.383      ;
; -0.347 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.378      ;
; -0.347 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.380      ;
; -0.347 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.380      ;
; -0.344 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.377      ;
; -0.342 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.378      ;
; -0.338 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.374      ;
; -0.336 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.368      ;
; -0.335 ; controler:control|c_state.state1                       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.370      ;
; -0.334 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.369      ;
; -0.333 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.364      ;
; -0.332 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.367      ;
; -0.331 ; controler:control|c_state.state1                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.366      ;
; -0.331 ; controler:control|c_state.state2                       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.366      ;
; -0.330 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.361      ;
; -0.330 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.365      ;
; -0.328 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.363      ;
; -0.327 ; controler:control|c_state.state2                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.362      ;
; -0.325 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.357      ;
; -0.311 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.340      ;
; -0.310 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.341      ;
; -0.308 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.339      ;
; -0.306 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.338      ;
; -0.306 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.335      ;
; -0.304 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.335      ;
; -0.304 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.336      ;
; -0.302 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.332      ;
; -0.301 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.332      ;
; -0.301 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.333      ;
; -0.300 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.331      ;
; -0.298 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.330      ;
; -0.297 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.329      ;
; -0.294 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.326      ;
; -0.291 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.323      ;
; -0.291 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.323      ;
; -0.289 ; controler:control|c_state.state0                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.324      ;
; -0.288 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.319      ;
; -0.287 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.320      ;
; -0.287 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.320      ;
; -0.285 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4] ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.319      ;
; -0.279 ; controler:control|c_state.state0                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 1.315      ;
; -0.273 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.304      ;
; -0.272 ; controler:control|c_state.state0                       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.307      ;
; -0.271 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.304      ;
; -0.271 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.302      ;
; -0.271 ; controler:control|c_state.state0                       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.306      ;
; -0.271 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3] ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.305      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                          ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; controler:control|c_state.state0                        ; controler:control|c_state.state0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controler:control|c_state.state3                        ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; controler:control|c_state.state3                        ; controler:control|c_state.state0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.404      ;
; 0.254 ; controler:control|c_state.state3                        ; controler:control|c_state.state2                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.406      ;
; 0.266 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.418      ;
; 0.301 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.453      ;
; 0.327 ; controler:control|c_state.state0                        ; controler:control|c_state.state1                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.363 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.394 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.544      ;
; 0.396 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.549      ;
; 0.408 ; controler:control|c_state.state0                        ; controler:control|c_state.state3                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.560      ;
; 0.414 ; controler:control|c_state.state0                        ; controler:control|c_state.state2                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.566      ;
; 0.442 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.594      ;
; 0.451 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.601      ;
; 0.452 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.603      ;
; 0.453 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.608      ;
; 0.458 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.610      ;
; 0.462 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.612      ;
; 0.467 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.619      ;
; 0.470 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.620      ;
; 0.470 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.623      ;
; 0.477 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.629      ;
; 0.506 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.658      ;
; 0.523 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.673      ;
; 0.528 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.678      ;
; 0.530 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.680      ;
; 0.530 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.680      ;
; 0.530 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.680      ;
; 0.533 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.683      ;
; 0.534 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.684      ;
; 0.535 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.685      ;
; 0.536 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.686      ;
; 0.536 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.686      ;
; 0.536 ; controler:control|c_state.state2                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.686      ;
; 0.541 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.546 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; controler:control|c_state.state0                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.709      ;
; 0.575 ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.599 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.752      ;
; 0.599 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.752      ;
; 0.599 ; controler:control|c_state.state3                        ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.752      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][9]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][8]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
; 0.601 ; controler:control|c_state.state1                        ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.751      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state0                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state0                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; controler:control|c_state.state3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; controler:control|c_state.state3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|Register4Bit:REG|data_out[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[1][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; one_counter_op:datapath|RegisterFile:RF1|regfile[2][7]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 2.645  ; 2.645  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.175  ; 0.175  ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.112  ; 0.112  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 0.155  ; 0.155  ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -0.604 ; -0.604 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -0.592 ; -0.592 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -0.613 ; -0.613 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -0.612 ; -0.612 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 0.305  ; 0.305  ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 0.198  ; 0.198  ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 0.202  ; 0.202  ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 0.206  ; 0.206  ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 0.175  ; 0.175  ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 0.346  ; 0.346  ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 2.458  ; 2.458  ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 2.645  ; 2.645  ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 2.595  ; 2.595  ; Rise       ; CLK             ;
; Start       ; CLK        ; 2.528  ; 2.528  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.733  ; 0.733  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.055 ; -0.055 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.008  ; 0.008  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -0.035 ; -0.035 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 0.724  ; 0.724  ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 0.712  ; 0.712  ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 0.733  ; 0.733  ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 0.732  ; 0.732  ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -0.185 ; -0.185 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -0.078 ; -0.078 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -0.082 ; -0.082 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -0.086 ; -0.086 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -0.055 ; -0.055 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -0.226 ; -0.226 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.338 ; -2.338 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -2.525 ; -2.525 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.475 ; -2.475 ; Rise       ; CLK             ;
; Start       ; CLK        ; -2.404 ; -2.404 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 4.634 ; 4.634 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.634 ; 4.634 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.447 ; 4.447 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.632 ; 4.632 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.616 ; 4.616 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.289 ; 4.289 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.181 ; 4.181 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.555 ; 4.555 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 3.933 ; 3.933 ; Rise       ; CLK             ;
; Done           ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 3.794 ; 3.794 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 3.791 ; 3.791 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 3.715 ; 3.715 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 3.948 ; 3.948 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 3.904 ; 3.904 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.634 ; 4.634 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.447 ; 4.447 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.632 ; 4.632 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.616 ; 4.616 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.289 ; 4.289 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.181 ; 4.181 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.555 ; 4.555 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 3.933 ; 3.933 ; Rise       ; CLK             ;
; Done           ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 3.794 ; 3.794 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 3.791 ; 3.791 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 3.715 ; 3.715 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 3.948 ; 3.948 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 3.904 ; 3.904 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.939 ;      ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.544 ;      ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.544 ;      ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.530 ;      ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.520 ;      ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.540 ;      ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.540 ;      ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.525 ;      ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.525 ;      ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 4.064 ;      ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 4.044 ;      ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.939 ;      ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.939 ;      ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.959 ;      ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 4.070 ;      ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 4.191 ;      ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 4.191 ;      ; Rise       ; CLK             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.857 ;      ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.462 ;      ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.462 ;      ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.448 ;      ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.438 ;      ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.458 ;      ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.458 ;      ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.443 ;      ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.443 ;      ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 3.982 ;      ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 3.962 ;      ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.857 ;      ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.857 ;      ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.877 ;      ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 3.988 ;      ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 4.109 ;      ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 4.109 ;      ; Rise       ; CLK             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.939     ;           ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.544     ;           ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.544     ;           ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.530     ;           ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.520     ;           ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.540     ;           ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.540     ;           ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.525     ;           ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.525     ;           ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 4.064     ;           ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 4.044     ;           ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.939     ;           ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.939     ;           ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.959     ;           ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 4.070     ;           ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 4.191     ;           ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 4.191     ;           ; Rise       ; CLK             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.857     ;           ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.462     ;           ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.462     ;           ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.448     ;           ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.438     ;           ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.458     ;           ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.458     ;           ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.443     ;           ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.443     ;           ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 3.982     ;           ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 3.962     ;           ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.857     ;           ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.857     ;           ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.877     ;           ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 3.988     ;           ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 4.109     ;           ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 4.109     ;           ; Rise       ; CLK             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.568  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -2.568  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -77.41  ; 0.0   ; 0.0      ; 0.0     ; -53.38              ;
;  CLK             ; -77.410 ; 0.000 ; N/A      ; N/A     ; -53.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 4.877  ; 4.877  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.871  ; 0.871  ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.772  ; 0.772  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 0.836  ; 0.836  ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -0.568 ; -0.568 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -0.555 ; -0.555 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -0.574 ; -0.574 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -0.574 ; -0.574 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 1.035  ; 1.035  ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 0.841  ; 0.841  ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 0.854  ; 0.854  ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 0.901  ; 0.901  ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 0.851  ; 0.851  ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 1.209  ; 1.209  ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 4.517  ; 4.517  ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 4.877  ; 4.877  ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 4.757  ; 4.757  ; Rise       ; CLK             ;
; Start       ; CLK        ; 4.681  ; 4.681  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.055 ; -0.055 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.008  ; 0.008  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -0.035 ; -0.035 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 0.798  ; 0.798  ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 0.785  ; 0.785  ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 0.804  ; 0.804  ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -0.185 ; -0.185 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -0.078 ; -0.078 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -0.082 ; -0.082 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -0.086 ; -0.086 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -0.055 ; -0.055 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -0.226 ; -0.226 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.338 ; -2.338 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -2.525 ; -2.525 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.475 ; -2.475 ; Rise       ; CLK             ;
; Start       ; CLK        ; -2.404 ; -2.404 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 8.520 ; 8.520 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 8.510 ; 8.510 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 8.031 ; 8.031 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 8.520 ; 8.520 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 8.501 ; 8.501 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 7.414 ; 7.414 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 7.637 ; 7.637 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 7.409 ; 7.409 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 8.328 ; 8.328 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 6.681 ; 6.681 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 6.427 ; 6.427 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 6.450 ; 6.450 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 6.467 ; 6.467 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 6.953 ; 6.953 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 6.941 ; 6.941 ; Rise       ; CLK             ;
; Done           ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 6.441 ; 6.441 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 6.913 ; 6.913 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 6.891 ; 6.891 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 7.130 ; 7.130 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 6.901 ; 6.901 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 6.933 ; 6.933 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 6.654 ; 6.654 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 6.888 ; 6.888 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 6.456 ; 6.456 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 6.657 ; 6.657 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 6.960 ; 6.960 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 6.656 ; 6.656 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; Datapath1[*]   ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  Datapath1[0]  ; CLK        ; 4.634 ; 4.634 ; Rise       ; CLK             ;
;  Datapath1[1]  ; CLK        ; 4.447 ; 4.447 ; Rise       ; CLK             ;
;  Datapath1[2]  ; CLK        ; 4.632 ; 4.632 ; Rise       ; CLK             ;
;  Datapath1[3]  ; CLK        ; 4.616 ; 4.616 ; Rise       ; CLK             ;
;  Datapath1[4]  ; CLK        ; 4.189 ; 4.189 ; Rise       ; CLK             ;
;  Datapath1[5]  ; CLK        ; 4.289 ; 4.289 ; Rise       ; CLK             ;
;  Datapath1[6]  ; CLK        ; 4.181 ; 4.181 ; Rise       ; CLK             ;
;  Datapath1[7]  ; CLK        ; 4.555 ; 4.555 ; Rise       ; CLK             ;
;  Datapath1[8]  ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  Datapath1[9]  ; CLK        ; 3.788 ; 3.788 ; Rise       ; CLK             ;
;  Datapath1[10] ; CLK        ; 3.682 ; 3.682 ; Rise       ; CLK             ;
;  Datapath1[11] ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  Datapath1[12] ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  Datapath1[13] ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  Datapath1[14] ; CLK        ; 3.941 ; 3.941 ; Rise       ; CLK             ;
;  Datapath1[15] ; CLK        ; 3.933 ; 3.933 ; Rise       ; CLK             ;
; Done           ; CLK        ; 4.066 ; 4.066 ; Rise       ; CLK             ;
; Out[*]         ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  Out[0]        ; CLK        ; 3.698 ; 3.698 ; Rise       ; CLK             ;
;  Out[1]        ; CLK        ; 3.794 ; 3.794 ; Rise       ; CLK             ;
;  Out[2]        ; CLK        ; 3.921 ; 3.921 ; Rise       ; CLK             ;
;  Out[3]        ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[4]        ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  Out[5]        ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  Out[6]        ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  Out[7]        ; CLK        ; 3.931 ; 3.931 ; Rise       ; CLK             ;
;  Out[8]        ; CLK        ; 3.791 ; 3.791 ; Rise       ; CLK             ;
;  Out[9]        ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  Out[10]       ; CLK        ; 3.901 ; 3.901 ; Rise       ; CLK             ;
;  Out[11]       ; CLK        ; 3.715 ; 3.715 ; Rise       ; CLK             ;
;  Out[12]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[13]       ; CLK        ; 3.948 ; 3.948 ; Rise       ; CLK             ;
;  Out[14]       ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
;  Out[15]       ; CLK        ; 3.904 ; 3.904 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 606      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 606      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 10 08:15:53 2024
Info: Command: quartus_sta one_counter_op -c one_counter_op
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'one_counter_op.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.568       -77.410 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -53.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.612       -10.041 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -53.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Tue Dec 10 08:15:54 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


