;redcode
;assert 1
	SPL 7163, -5785
	ADD <1993, <-4010
	MOV <984, -4614
	MOV <-7984, -4414
	MOV <-7984, -4414
	SPL 7993, 6884
	MOV <984, -4614
	SPL 7993, 6884
	SPL 7163, -5785
	MOV <-7984, -4414
	SPL 7163, -5785
	MOV <984, -4614
	MOV <-7984, -4414
	MOV <-7984, -4414
	SPL 7993, 6884
	MOV <984, -4614
	MOV <984, -4614
	MOV <984, -4614
	SPL 7993, 6884
	MOV <-7984, -4414
	MOV <-7984, -4414
	SPL 7993, 6884
	ADD <1993, <-4010
	MOV <984, -4614
	SPL 7993, 6884
	SPL 7163, -5785
	MOV <-7984, -4414
	SPL 7163, -5785
	MOV <984, -4614
	MOV <-7984, -4414
	MOV <-7984, -4414
	SPL 7993, 6884
	MOV <984, -4614
	MOV <984, -4614
	MOV <984, -4614
	SPL 7993, 6884
	MOV <-7984, -4414
	MOV <984, -4614
	MOV <-7984, -4414
	SPL 7993, 6884
	ADD <1993, <-4010
	MOV <984, -4614
	SPL 7993, 6884
	SPL 7163, -5785
	MOV <-7984, -4414
	ADD <1993, <-4010
	SPL 7993, 6884
	MOV <984, -4614
	MOV <-7984, -4414
	SUB #4974, -4940
	SPL 7993, 6884
	MOV <984, -4614
	MOV <-7984, -4414
	ADD <1993, <-4010
	SPL 7993, 6884
	MOV <984, -4614
	MOV <-7984, -4414
	MOV <984, -4614
