# Λογική Σχεδίαση Ι — Ασκήσεις Verilog και Εξομοιώσεις

Το αποθετήριο αυτό περιλαμβάνει υλοποιήσεις σε Verilog που αναπτύχθηκαν στο πλαίσιο του μαθήματος **Λογική Σχεδίαση Ι**.  
Οι ασκήσεις καλύπτουν βασικές έννοιες σχεδίασης ψηφιακών κυκλωμάτων, ιεραρχικής μοντελοποίησης και ανάλυσης καθυστερήσεων.

---

## 📚 Περιεχόμενα

Περιλαμβάνονται λύσεις σε επτά εργαστηριακές ασκήσεις με θέματα όπως:

- Βασικά συνδυαστικά κυκλώματα
- Λογικές πύλες και testbenches
- Πολυεπίπεδη σχεδίαση κυκλωμάτων
- Structural, dataflow και behavioral περιγραφή
- Ιεραρχικός σχεδιασμός με επαναχρησιμοποίηση modules
- Πολυπλέκτες και αποκωδικοποιητές
- Συγκριτές δυαδικών αριθμών με ανάλυση καθυστέρησης
- Κυκλώματα BCD αριθμητικής
- Ripple-carry και BCD αθροιστές
- Εκτίμηση χειρότερης χρονικής καθυστέρησης
- Εξομοιώσεις σε ModelSim

---

## 🧠 Στόχοι Μάθησης

Οι υλοποιήσεις αυτές παρουσιάζουν:

- Σύνταξη συνθέσιμου κώδικα Verilog
- Δημιουργία testbenches
- Σύγκριση διαφορετικών αρχιτεκτονικών
- Κατανόηση propagation delay
- Χρήση ιεραρχικού σχεδιασμού
- Επαλήθευση μέσω εξομοίωσης

---

## 🛠 Εργαλεία

- Verilog HDL
- ModelSim
- XeLaTeX (τεχνική αναφορά)
- Git

---

## 📂 Δομή Αποθετηρίου

```text
.
├── ex 1/
├── ex 2/
├── ex 3/
├── ex 4/
├── ex 5/
├── ex 6/
├── ex 7/
├── report/
└── README.md
```

---

## ▶️ Εκτέλεση Εξομοιώσεων

1. Άνοιγμα ModelSim
2. Μεταγλώττιση των αρχείων Verilog
3. Εκτέλεση του αντίστοιχου testbench
4. Προβολή των κυματομορφών

---

## 🎓 Εκπαιδευτικός Σκοπός

Το αποθετήριο δημιουργήθηκε για εκπαιδευτικούς σκοπούς στο πλαίσιο προπτυχιακού μαθήματος ψηφιακής σχεδίασης.

---

## 📜 Άδεια Χρήσης
Το υλικό προορίζεται αποκλειστικά για **εκπαιδευτική χρήση**.
