---
title: "[컴퓨터 구조] 5. CPU 성능 향상 기법"
date: 2024-11-05 17:02:00 +09:00
categories: [CS, 컴퓨터구조]
tags: [CS, 컴퓨터구조, 컴퓨터공학, 스터디]
image:
  path: /assets/img/thumbnail/computerstructure.jpg
  alt: solidLogo
---

## Chapter5 CPU 성능 향상 기법
---
### 5-1 빠른 CPU를 위한 설계 기법
#### 클럭

- 컴퓨터 부품들은 ‘**클럭 신호**’**에 맞추어** 동작
- 클럭 속도가 높은 CPU는 일반적으로 성능이 좋음
- 클럭 속도 : 헤르츠(Hz) 단위로 측정
    - 클럭이 1초에 한번 반복되면 CPU 클럭 속도는 1Hz
    - 1 Ghz = 10^9 Hz
- 클럭 속도가 매번 일정한 것은 아님
    - 고성능을 요할 때는 높이고, 그렇지 않을 때는 낮추기도 함

#### 코어와 멀티코어
- **코어** : CPU 내에서 명령어를 실행하는 부품 

![image](https://github.com/user-attachments/assets/7126abc9-f553-4a48-ab3e-f54bd6f37815)

![image](https://github.com/user-attachments/assets/5a19bd7e-e1e6-4733-a651-4d113735d3ac)

- 코어마다 처리할 명령어들을 얼마나 적절하게 분배하느냐가 중요

#### 스레드와 멀티스레드

- **스레드** : 실행 흐름의 단위
    - **하드웨어적 스레드** : 하나의 코어가 동시에 처리하는 명령어 단위

        ![image](https://github.com/user-attachments/assets/26a44572-2ec4-425f-8dfa-0b854a5ffb04)

        - 위와 같이 하나의 코어로 여러 명령어를 동시에 처리
        - **멀티스레드 프로세서** : 여러개의 하드웨어적 스레드를 지원하는 CPU
        - **하이퍼스레딩** : 인텔의 멀티스레드 기술
    - **소프트웨어적 스레드** : 하나의 프로그램에서 독립적으로 실행되는 단위

        ![image](https://github.com/user-attachments/assets/25f8611d-a016-4210-98e4-fd39e1ec02a5)

- **멀티스레드 프로세서**
    - 멀티스레드 프로세서를 설계하는 데 핵심은 레지스터
    - 프로그램 카운터, 스택 포인터, 데이터 버퍼 레지스터, 데이터 주소 레지스터와 같이 하나의 명령어를 처리하기 위해 꼭 필요한 레지스터를 여러 개 가지고 있으면 됨

    ![image](https://github.com/user-attachments/assets/11ad47bd-f584-4c93-847d-da25b865e6a9)

    - 2코어 4스레드 CPU는 한번에 네 개의 명령어를 처리할 수 있는데 프로그램의 입장에선 하나의 명령을 처리하는 CPU가 네 개 있는 것처럼 보임 → 하드웨어 스레드를 논리 프로세서라고 하기도 함

    ![image](https://github.com/user-attachments/assets/e37fbcce-dc33-4f7f-8f07-d938a5196945)

---
### 5-2 명령어 병렬 처리 기법
#### 명령어 파이프라인

- **명령어 파이프라이닝** : 동시에 여러 개의 명령어를 실행하는 기법
    1. **명령어 인출** (Instruction Fetch)
    2. **명령어 해석** (Instruction Decode)
    3. **명령어 실행** (Execute Instruction)
    4. **결과 저장** (Write Back)
- 위와 같이 4단계가 있는데 단계가 겹치지만 않는다면 CPU는 각 단계를 동시에 실행할 수 있다는 것이 핵심 → 효율적으로 처리 가능

    ![image](https://github.com/user-attachments/assets/824e2009-b3e7-4faf-9e2c-ed4927f23f83)

    - 파이프라인을 통해 병력적으로 명령어를 처리하는 경우

    ![image](https://github.com/user-attachments/assets/80e3b58a-ae85-4616-a725-86ad605eb1ee)

    - 위는 파이프라인없이 모든 명령어를 순차적으로 처리하는 경우
- **파이프라인 위험** : 파이프라인이 높은 성능을 가져오기는 하지만 특정 상황에는 성능 향상에 실패할 수도
    - **데이터 위험** : 명령어간 데이터 의존성에 의해 발생

        ![image](https://github.com/user-attachments/assets/355882f4-ff80-4f70-93c5-666e5dc57a03)

        - 위와 같은 경우 명령어 1을 수행해야만 명령어 2를 수행할 수 있음
        - 명령어 2는 명령어 1에 의존적
    - **제어 위험** : 분기 등으로 인한 프로그램 카운터의 갑작스러운 변화에 의해 발생

        ![image](https://github.com/user-attachments/assets/dd0a18cb-29d7-4e60-8a3d-3aefe60b893f)

        - **분기 예측** : 프로그램이 어디로 분기할지 미리 예측한 후 그 주소를 인출하는 기술
    - **구조적 위험** : 서로 다른 명령어가 동시에 ALU, 레지스터와 같은 CPU 부품을 사용하려고 할 때 발생
        - 자원 위험이라고도 함

#### 슈퍼스칼라
- **슈퍼스칼라** : 여러 개의 명령어 파이프라인을 두는 기법

![image](https://github.com/user-attachments/assets/bc106b15-6abd-4f81-8241-ea65086ab1e7)

- **슈퍼스칼라 프로세서** : 슈퍼스칼라 구조로 명령어 처리가 가능한 CPU
- 슈퍼스칼라 프로세서는 이론적으로는 파이프라인 개수에 비례하여 프로그램 처리 속도가 빨라짐
    - 하지만 파이프라인 위험 등의 문제로 실제로는 파이프라인 개수에 비례하여 빨라지는 것은 아님 → 여러 개의 파이프라인을 사용하면 더욱 많은 위험 존재

#### 비순차적 명령어 처리
- **비순차적 명령어 처리 기법** : 파이프라인의 중단을 방지하기 위해 명령어를 순차적으로 처리하지 않는 기법 → OoOE로 줄여서 부름

![image](https://github.com/user-attachments/assets/35d17341-a1c1-4b11-b618-aa1769afe70c)

- 3번 명령어를 실행하기 위해서는 1번, 2번 명령어가 실행이 끝날 때까지 기다려야 함

![image](https://github.com/user-attachments/assets/0a48c679-d04a-4de4-b1c5-5776327046af)

- 위와 같이 4번, 5번, 6번 명령어도 다같이 밀리게 됨
- 여기서 3번 명령어는 뒤의 명령어와 순서를 바꾸어 실행하여도 문제될 것이 없음

![image](https://github.com/user-attachments/assets/48d7b964-550f-4c41-93e7-2f6c36b1bf09)

- 여기서 위와 같이 3번 명령어를 마지막에 수행한다면?

![image](https://github.com/user-attachments/assets/8893f12a-1ba0-413f-a41f-e49804852cb6)

- 위와 같이 효율적인 파이프라인 수행가능
- 그렇지만 아무 명령어나 순서를 바꿔서 수행가능한 것은 아님 → 의존성을 고려해야!!

![image](https://github.com/user-attachments/assets/c9c43846-d3c1-447b-8b64-87636535b4a1)

- 4번과 5번 명령어는 의존성이 없기 때문에 순서를 바꿀 수 있음

![image](https://github.com/user-attachments/assets/d67bdc03-be4f-4032-a9f6-e39d17b7d69c)

---
### 5-3 CISC와 RISC
#### 명령어 집합
- **명령어 집합**(ISA) : CPU가 이해할 수 있는 명령어의 모음
- CPU마다 ISA가 다름
- ISA는 CPU의 언어임과 동시에 CPU를 비롯한 하드웨어가 소프트웨어를 어떻게 이해할지에 대한 약속

#### CISC
- 복잡하고 다양한 종류의 가변 길이 명령어 집합 활용

![image](https://github.com/user-attachments/assets/8a0cae10-7936-4837-b7a4-d3e4910aacc6)

#### RISC
- 단순하고 적은 종류의 고정 길이 명령어 집합 활용

![image](https://github.com/user-attachments/assets/e00e5256-3c61-45a4-b383-c06ec9dddef4)

![image](https://github.com/user-attachments/assets/042764bd-0fcb-48e9-84d1-79c52bfb8a13)

> `혼자 공부하는 컴퓨터구조 + 운영체제`를 통해 진행한 스터디를 정리한 내용입니다.   
문제가 될시에는 수정 혹은 삭제하겠습니다.