Fitter report for LinkFPGA
Fri Aug 23 11:27:41 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 23 11:27:41 2024          ;
; Quartus Prime Version              ; 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Revision Name                      ; LinkFPGA                                       ;
; Top-level Entity Name              ; LinkFPGA                                       ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 3,436 / 114,480 ( 3 % )                        ;
;     Total combinational functions  ; 2,425 / 114,480 ( 2 % )                        ;
;     Dedicated logic registers      ; 2,280 / 114,480 ( 2 % )                        ;
; Total registers                    ; 2280                                           ;
; Total pins                         ; 105 / 529 ( 20 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processor 3            ;   0.5%      ;
;     Processor 4            ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4928 ) ; 0.00 % ( 0 / 4928 )        ; 0.00 % ( 0 / 4928 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4928 ) ; 0.00 % ( 0 / 4928 )        ; 0.00 % ( 0 / 4928 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4918 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,436 / 114,480 ( 3 % ) ;
;     -- Combinational with no register       ; 1156                    ;
;     -- Register only                        ; 1011                    ;
;     -- Combinational with a register        ; 1269                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1863                    ;
;     -- 3 input functions                    ; 516                     ;
;     -- <=2 input functions                  ; 46                      ;
;     -- Register only                        ; 1011                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2351                    ;
;     -- arithmetic mode                      ; 74                      ;
;                                             ;                         ;
; Total registers*                            ; 2,280 / 117,053 ( 2 % ) ;
;     -- Dedicated logic registers            ; 2,280 / 114,480 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 257 / 7,155 ( 4 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 105 / 529 ( 20 % )      ;
;     -- Clock pins                           ; 0 / 7 ( 0 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2.7% / 2.4% / 3.0%      ;
; Peak interconnect usage (total/H/V)         ; 51.3% / 46.8% / 60.1%   ;
; Maximum fan-out                             ; 2280                    ;
; Highest non-global fan-out                  ; 2280                    ;
; Total fan-out                               ; 17318                   ;
; Average fan-out                             ; 2.92                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3436 / 114480 ( 3 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1156                  ; 0                              ;
;     -- Register only                        ; 1011                  ; 0                              ;
;     -- Combinational with a register        ; 1269                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1863                  ; 0                              ;
;     -- 3 input functions                    ; 516                   ; 0                              ;
;     -- <=2 input functions                  ; 46                    ; 0                              ;
;     -- Register only                        ; 1011                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2351                  ; 0                              ;
;     -- arithmetic mode                      ; 74                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2280                  ; 0                              ;
;     -- Dedicated logic registers            ; 2280 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 257 / 7155 ( 4 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 105                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17313                 ; 5                              ;
;     -- Registered Connections               ; 2569                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 22                    ; 0                              ;
;     -- Output Ports                         ; 83                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY[0] ; M23   ; 6        ; 115          ; 40           ; 7            ; 2280                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[1] ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[2] ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; KEY[3] ; R24   ; 5        ; 115          ; 35           ; 21           ; 233                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[0]  ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[10] ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[11] ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[12] ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[13] ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[14] ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[15] ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[16] ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[17] ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[1]  ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[2]  ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[3]  ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[4]  ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[5]  ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[6]  ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[7]  ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[8]  ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; SW[9]  ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]  ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]  ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]  ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]  ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]  ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]  ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]  ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]  ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]  ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]  ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]  ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]  ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]  ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]  ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]  ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]  ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]  ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]  ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]  ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]  ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]  ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]  ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]  ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]  ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]  ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]  ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]  ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]  ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]  ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]  ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]  ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]  ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]  ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]  ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]  ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]  ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]  ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]  ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]  ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]  ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]  ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]  ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]  ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]  ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]  ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]  ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]  ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]  ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]  ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]  ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]  ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]  ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]  ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]  ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]  ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]  ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]  ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]  ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]  ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]  ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]  ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]  ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]  ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]  ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]  ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10] ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11] ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12] ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14] ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15] ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16] ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17] ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]  ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]  ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]  ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]  ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]  ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]  ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]  ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]  ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]  ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 63 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 32 / 71 ( 45 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDG[0]  ; Missing drive strength and slew rate ;
; LEDG[1]  ; Missing drive strength and slew rate ;
; LEDG[2]  ; Missing drive strength and slew rate ;
; LEDG[3]  ; Missing drive strength and slew rate ;
; LEDG[4]  ; Missing drive strength and slew rate ;
; LEDG[5]  ; Missing drive strength and slew rate ;
; LEDG[6]  ; Missing drive strength and slew rate ;
; LEDG[7]  ; Missing drive strength and slew rate ;
; LEDG[8]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; LEDR[10] ; Missing drive strength and slew rate ;
; LEDR[11] ; Missing drive strength and slew rate ;
; LEDR[12] ; Missing drive strength and slew rate ;
; LEDR[13] ; Missing drive strength and slew rate ;
; LEDR[14] ; Missing drive strength and slew rate ;
; LEDR[15] ; Missing drive strength and slew rate ;
; LEDR[16] ; Missing drive strength and slew rate ;
; LEDR[17] ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength               ;
; HEX0[4]  ; Missing drive strength               ;
; HEX0[5]  ; Missing drive strength               ;
; HEX0[6]  ; Missing drive strength               ;
; HEX1[0]  ; Missing drive strength               ;
; HEX1[1]  ; Missing drive strength               ;
; HEX1[2]  ; Missing drive strength               ;
; HEX1[3]  ; Missing drive strength               ;
; HEX1[4]  ; Missing drive strength               ;
; HEX1[5]  ; Missing drive strength               ;
; HEX1[6]  ; Missing drive strength               ;
; HEX2[0]  ; Missing drive strength               ;
; HEX2[1]  ; Missing drive strength               ;
; HEX2[2]  ; Missing drive strength               ;
; HEX2[3]  ; Missing drive strength               ;
; HEX2[4]  ; Missing drive strength               ;
; HEX2[5]  ; Missing drive strength               ;
; HEX2[6]  ; Missing drive strength               ;
; HEX3[0]  ; Missing drive strength               ;
; HEX3[1]  ; Missing drive strength               ;
; HEX3[2]  ; Missing drive strength               ;
; HEX3[3]  ; Missing drive strength               ;
; HEX3[4]  ; Missing drive strength               ;
; HEX3[5]  ; Missing drive strength               ;
; HEX3[6]  ; Missing drive strength               ;
; HEX4[0]  ; Missing drive strength               ;
; HEX4[1]  ; Missing drive strength               ;
; HEX4[2]  ; Missing drive strength               ;
; HEX4[3]  ; Missing drive strength               ;
; HEX4[4]  ; Missing drive strength               ;
; HEX4[5]  ; Missing drive strength               ;
; HEX4[6]  ; Missing drive strength               ;
; HEX5[0]  ; Missing drive strength               ;
; HEX5[1]  ; Missing drive strength               ;
; HEX5[2]  ; Missing drive strength               ;
; HEX5[3]  ; Missing drive strength               ;
; HEX5[4]  ; Missing drive strength               ;
; HEX5[5]  ; Missing drive strength               ;
; HEX5[6]  ; Missing drive strength               ;
; HEX6[0]  ; Missing drive strength               ;
; HEX6[1]  ; Missing drive strength               ;
; HEX6[2]  ; Missing drive strength               ;
; HEX6[3]  ; Missing drive strength               ;
; HEX6[4]  ; Missing drive strength               ;
; HEX6[5]  ; Missing drive strength               ;
; HEX6[6]  ; Missing drive strength               ;
; HEX7[0]  ; Missing drive strength               ;
; HEX7[1]  ; Missing drive strength               ;
; HEX7[2]  ; Missing drive strength               ;
; HEX7[3]  ; Missing drive strength               ;
; HEX7[4]  ; Missing drive strength               ;
; HEX7[5]  ; Missing drive strength               ;
; HEX7[6]  ; Missing drive strength               ;
+----------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                     ; Entity Name     ; Library Name ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------+-----------------+--------------+
; |LinkFPGA                               ; 3436 (0)    ; 2280 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 105  ; 0            ; 1156 (0)     ; 1011 (0)          ; 1269 (0)         ; |LinkFPGA                                               ; LinkFPGA        ; work         ;
;    |RISC_V:RISC_V|                      ; 3400 (15)   ; 2280 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1120 (12)    ; 1011 (0)          ; 1269 (9)         ; |LinkFPGA|RISC_V:RISC_V                                 ; RISC_V          ; work         ;
;       |PC:PC|                           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |LinkFPGA|RISC_V:RISC_V|PC:PC                           ; PC              ; work         ;
;       |alu:_alu|                        ; 352 (352)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (341)    ; 0 (0)             ; 11 (11)          ; |LinkFPGA|RISC_V:RISC_V|alu:_alu                        ; alu             ; work         ;
;       |alu_control:_alu_control|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |LinkFPGA|RISC_V:RISC_V|alu_control:_alu_control        ; alu_control     ; work         ;
;       |control:_control|                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |LinkFPGA|RISC_V:RISC_V|control:_control                ; control         ; work         ;
;       |data_mem:_data_mem|              ; 2646 (2646) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 594 (594)    ; 968 (968)         ; 1084 (1084)      ; |LinkFPGA|RISC_V:RISC_V|data_mem:_data_mem              ; data_mem        ; work         ;
;       |immgen:_immgen|                  ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |LinkFPGA|RISC_V:RISC_V|immgen:_immgen                  ; immgen          ; work         ;
;       |instruction_mem:instruction_mem| ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |LinkFPGA|RISC_V:RISC_V|instruction_mem:instruction_mem ; instruction_mem ; work         ;
;       |mux:_MuxALUSrc|                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; |LinkFPGA|RISC_V:RISC_V|mux:_MuxALUSrc                  ; mux             ; work         ;
;       |mux:_MuxMemToReg|                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |LinkFPGA|RISC_V:RISC_V|mux:_MuxMemToReg                ; mux             ; work         ;
;       |register_bank:register_bank|     ; 311 (311)   ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 43 (43)           ; 193 (193)        ; |LinkFPGA|RISC_V:RISC_V|register_bank:register_bank     ; register_bank   ; work         ;
;    |display:display1_pc|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LinkFPGA|display:display1_pc                           ; display         ; work         ;
;    |display:display1_rs1|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LinkFPGA|display:display1_rs1                          ; display         ; work         ;
;    |display:display1_rs2|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |LinkFPGA|display:display1_rs2                          ; display         ; work         ;
;    |display:display2_pc|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LinkFPGA|display:display2_pc                           ; display         ; work         ;
;    |display:display2_rs1|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |LinkFPGA|display:display2_rs1                          ; display         ; work         ;
;    |display:display2_rs2|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |LinkFPGA|display:display2_rs2                          ; display         ; work         ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; KEY[3]   ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                           ;                   ;         ;
; KEY[2]                                                           ;                   ;         ;
; SW[0]                                                            ;                   ;         ;
; SW[1]                                                            ;                   ;         ;
; SW[2]                                                            ;                   ;         ;
; SW[3]                                                            ;                   ;         ;
; SW[4]                                                            ;                   ;         ;
; SW[5]                                                            ;                   ;         ;
; SW[6]                                                            ;                   ;         ;
; SW[7]                                                            ;                   ;         ;
; SW[8]                                                            ;                   ;         ;
; SW[9]                                                            ;                   ;         ;
; SW[10]                                                           ;                   ;         ;
; SW[11]                                                           ;                   ;         ;
; SW[12]                                                           ;                   ;         ;
; SW[13]                                                           ;                   ;         ;
; SW[14]                                                           ;                   ;         ;
; SW[15]                                                           ;                   ;         ;
; SW[16]                                                           ;                   ;         ;
; SW[17]                                                           ;                   ;         ;
; KEY[0]                                                           ;                   ;         ;
;      - RISC_V:RISC_V|PC:PC|PC_out[0]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[1]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][0]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][1]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][2]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][3]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][4]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][5]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][6]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][0]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][2]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][3]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][4]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][5]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][6]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][0]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][2]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][3]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][4]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][5]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][6]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][0]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][2]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][3]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][4]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][5]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][6]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][0]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][3]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][5]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][0]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][2]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][3]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][4]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][5]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][6]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][0]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][1]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][2]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][3]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][4]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][5]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][6]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][7]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[7]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[6]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[5]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[4]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[3]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[2]                             ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][8]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][8]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][8]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][8]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][8]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][8]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][8]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][9]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][9]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][9]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][9]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][9]  ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][9]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][9]  ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][10] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][10] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][10] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][10] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][10] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][10] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][10] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][11] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][11] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][12] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][12] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][12] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][12] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][12] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][12] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][12] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][13] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][13] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][13] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][13] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][13] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][13] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][13] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][14] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][14] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][14] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][14] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][14] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][14] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][14] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][28] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][28] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][28] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][28] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][28] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][28] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][28] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][27] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][27] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][27] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][27] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][27] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][27] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][27] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][26] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][26] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][26] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][26] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][26] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][26] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][26] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][25] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][25] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][24] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][24] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][24] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][24] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][24] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][24] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][24] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][23] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][23] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][23] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][23] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][23] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][23] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][23] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][22] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][22] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][22] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][22] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][22] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][22] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][22] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][21] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][21] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][21] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][21] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][21] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][21] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][20] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][20] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][20] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][20] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][20] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][20] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][20] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][19] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][19] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][19] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][19] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][19] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][19] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][19] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][18] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][18] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][18] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][18] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][18] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][18] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][18] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][17] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][17] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][17] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][17] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][17] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][17] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][17] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][16] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][16] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][16] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][16] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][16] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][16] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][16] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][15] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][15] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][15] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][15] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][15] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][15] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][15] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][29] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][29] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][29] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][29] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][29] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][29] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][29] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][30] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][30] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][30] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][30] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][30] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][30] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][30] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][31] ; 0                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][31] ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][8]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][8]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][16]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][16]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][24]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][8]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][8]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][0]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][16]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][16]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][8]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][8]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][16]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][16]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][16]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][24]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][16]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][0]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][8]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][8]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][0]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][16]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][24]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][24]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][16]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][0]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][8]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][8]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][0]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][16]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][24]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][24]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][16]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][0]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][8]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][8]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][0]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][17]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][17]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][9]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][1]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][17]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][17]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][17]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][17]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][9]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][1]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][17]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][1]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][17]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][1]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][25]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][9]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][25]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][9]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][25]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][9]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][17]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][17]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][1]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][17]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][25]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][25]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][17]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][9]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][1]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][9]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][1]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][10]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][10]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][10]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][26]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][10]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][2]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][18]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][26]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][10]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][2]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][10]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][2]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][2]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][18]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][18]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][10]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][10]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][10]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][26]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][26]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][10]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][18]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][18]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][2]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][10]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][26]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][26]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][10]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][18]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][2]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][18]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][2]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][19]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][19]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][11]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][11]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][3]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][11]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][11]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][11]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][11]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][3]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][11]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][11]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][3]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][3]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][11]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][11]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][3]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][19]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][27]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][19]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][19]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][19]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][19]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][19]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][19]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][27]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][27]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][19]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][27]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][27]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][11]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][11]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][19]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][19]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][3]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][3]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][12]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][12]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][4]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][12]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][12]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][4]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][12]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][12]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][20]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][20]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][20]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][20]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][20]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][20]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][20]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][28]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][28]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][20]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][28]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][20]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][20]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][28]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][4]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][12]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][12]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][12]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][12]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][4]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][4]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][4]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][28]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][12]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][28]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][12]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][20]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][20]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][4]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][21]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][29]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][21]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][21]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][21]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][5]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][21]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][21]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][5]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][5]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][13]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][29]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][13]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][13]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][29]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][29]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][13]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][13]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][21]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][21]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][21]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][21]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][5]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][5]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][13]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][13]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][21]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][21]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][29]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][29]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][5]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][5]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][14]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][30]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][22]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][14]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][22]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][14]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][30]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][14]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][6]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][14]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][30]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][14]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][30]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][6]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][14]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][14]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][6]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][22]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][14]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][6]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][22]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][14]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][30]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][6]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][22]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][14]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][30]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][22]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][30]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][22]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][6]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][14]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][6]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[20][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[28][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[21][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[29][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[18][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[26][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[19][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[27][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[16][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[24][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[17][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[25][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[22][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[30][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[23][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[31][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[40][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[34][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[32][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[42][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[44][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[38][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[36][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[46][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[41][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[37][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[33][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[45][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[43][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[39][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[35][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[47][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][15]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][15]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][15]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][15]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][15]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][23]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][23]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][23]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][23]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][31]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][31]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][31]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[12][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[6][7]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[4][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[14][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[9][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[3][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[1][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[11][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[8][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[2][7]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[0][7]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[10][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[13][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[7][7]            ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[5][7]            ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[15][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[49][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[57][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[50][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[58][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[48][31]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[56][23]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[51][31]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[59][23]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[60][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[53][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[52][15]          ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[61][15]          ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[62][7]           ; 0                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[55][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[54][7]           ; 1                 ; 0       ;
;      - RISC_V:RISC_V|data_mem:_data_mem|memoria[63][7]           ; 1                 ; 0       ;
; KEY[3]                                                           ;                   ;         ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[7][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][3]  ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][5]  ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][6]  ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][8]  ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][18] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][22] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][24] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][26] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][27] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][28] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][30] ; 1                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[6][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[5][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[4][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[3][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[2][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][2]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][3]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][4]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][5]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][6]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][7]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][8]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][9]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][10] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][11] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][12] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][13] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][14] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][15] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][16] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][17] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][18] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][19] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][20] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][21] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][22] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][23] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][24] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][25] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][26] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][27] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][28] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][29] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][30] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][31] ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[7]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[6]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[5]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[4]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[3]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[2]                             ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][0]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|register_bank:register_bank|register[1][1]  ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out~0                              ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out[1]~1                           ; 0                 ; 6       ;
;      - RISC_V:RISC_V|PC:PC|PC_out~2                              ; 0                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                               ; PIN_M23             ; 2280    ; Clock                     ; no     ; --                   ; --               ; --                        ;
; KEY[3]                                               ; PIN_R24             ; 233     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|PC:PC|PC_out[1]~1                      ; LCCOMB_X110_Y42_N22 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|control:_control|MemToReg              ; LCCOMB_X113_Y43_N8  ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RISC_V:RISC_V|control:_control|WideOr0~12            ; LCCOMB_X109_Y41_N8  ; 6       ; Latch enable              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[0][0]~152   ; LCCOMB_X95_Y44_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[0][16]~154  ; LCCOMB_X96_Y41_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[0][24]~158  ; LCCOMB_X96_Y38_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[0][8]~157   ; LCCOMB_X96_Y40_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[10][0]~144  ; LCCOMB_X92_Y41_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[10][16]~136 ; LCCOMB_X96_Y41_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[10][24]~140 ; LCCOMB_X92_Y41_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[10][8]~132  ; LCCOMB_X92_Y40_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[11][0]~147  ; LCCOMB_X95_Y43_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[11][16]~139 ; LCCOMB_X94_Y39_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[11][24]~143 ; LCCOMB_X91_Y40_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[11][8]~135  ; LCCOMB_X94_Y40_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[12][0]~121  ; LCCOMB_X97_Y43_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[12][16]~122 ; LCCOMB_X96_Y39_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[12][24]~126 ; LCCOMB_X94_Y43_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[12][8]~125  ; LCCOMB_X99_Y42_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[13][0]~129  ; LCCOMB_X94_Y44_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[13][16]~130 ; LCCOMB_X91_Y39_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[13][24]~118 ; LCCOMB_X95_Y37_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[13][8]~117  ; LCCOMB_X94_Y44_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[14][0]~123  ; LCCOMB_X95_Y42_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[14][16]~120 ; LCCOMB_X92_Y39_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[14][24]~124 ; LCCOMB_X97_Y44_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[14][8]~127  ; LCCOMB_X94_Y43_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[15][0]~131  ; LCCOMB_X95_Y43_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[15][16]~128 ; LCCOMB_X91_Y39_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[15][24]~116 ; LCCOMB_X94_Y41_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[15][8]~119  ; LCCOMB_X94_Y41_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[16][0]~37   ; LCCOMB_X105_Y46_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[16][16]~38  ; LCCOMB_X103_Y46_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[16][24]~46  ; LCCOMB_X105_Y39_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[16][8]~45   ; LCCOMB_X106_Y39_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[17][0]~21   ; LCCOMB_X107_Y47_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[17][16]~29  ; LCCOMB_X107_Y45_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[17][24]~30  ; LCCOMB_X108_Y42_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[17][8]~22   ; LCCOMB_X108_Y43_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[18][0]~49   ; LCCOMB_X109_Y46_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[18][16]~50  ; LCCOMB_X108_Y46_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[18][24]~42  ; LCCOMB_X106_Y40_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[18][8]~41   ; LCCOMB_X106_Y39_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[19][0]~32   ; LCCOMB_X108_Y46_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[19][16]~25  ; LCCOMB_X107_Y46_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[19][24]~26  ; LCCOMB_X102_Y42_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[19][8]~34   ; LCCOMB_X105_Y44_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[1][0]~160   ; LCCOMB_X96_Y40_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[1][16]~162  ; LCCOMB_X95_Y34_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[1][24]~150  ; LCCOMB_X94_Y37_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[1][8]~149   ; LCCOMB_X91_Y37_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[20][0]~39   ; LCCOMB_X103_Y46_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[20][16]~36  ; LCCOMB_X103_Y45_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[20][24]~44  ; LCCOMB_X103_Y38_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[20][8]~47   ; LCCOMB_X103_Y43_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[21][0]~23   ; LCCOMB_X107_Y42_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[21][16]~31  ; LCCOMB_X98_Y42_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[21][24]~28  ; LCCOMB_X102_Y38_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[21][8]~20   ; LCCOMB_X99_Y42_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[22][0]~51   ; LCCOMB_X106_Y42_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[22][16]~48  ; LCCOMB_X100_Y45_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[22][24]~40  ; LCCOMB_X101_Y38_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[22][8]~43   ; LCCOMB_X105_Y42_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[23][0]~35   ; LCCOMB_X97_Y40_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[23][16]~27  ; LCCOMB_X102_Y38_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[23][24]~24  ; LCCOMB_X103_Y40_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[23][8]~33   ; LCCOMB_X103_Y40_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[24][0]~242  ; LCCOMB_X106_Y46_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[24][16]~234 ; LCCOMB_X102_Y43_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[24][24]~238 ; LCCOMB_X101_Y43_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[24][8]~230  ; LCCOMB_X106_Y43_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[25][0]~240  ; LCCOMB_X107_Y47_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[25][16]~232 ; LCCOMB_X101_Y45_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[25][24]~236 ; LCCOMB_X108_Y45_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[25][8]~228  ; LCCOMB_X107_Y43_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[26][0]~213  ; LCCOMB_X106_Y46_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[26][16]~214 ; LCCOMB_X102_Y43_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[26][24]~222 ; LCCOMB_X108_Y44_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[26][8]~221  ; LCCOMB_X106_Y44_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[27][0]~215  ; LCCOMB_X107_Y46_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[27][16]~212 ; LCCOMB_X107_Y44_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[27][24]~220 ; LCCOMB_X108_Y45_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[27][8]~223  ; LCCOMB_X107_Y44_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[28][0]~241  ; LCCOMB_X105_Y46_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[28][16]~233 ; LCCOMB_X105_Y45_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[28][24]~237 ; LCCOMB_X106_Y45_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[28][8]~229  ; LCCOMB_X106_Y43_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[29][0]~243  ; LCCOMB_X97_Y43_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[29][16]~235 ; LCCOMB_X102_Y45_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[29][24]~239 ; LCCOMB_X101_Y43_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[29][8]~231  ; LCCOMB_X108_Y43_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[2][0]~184   ; LCCOMB_X92_Y37_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[2][16]~188  ; LCCOMB_X100_Y45_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[2][24]~190  ; LCCOMB_X91_Y40_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[2][8]~186   ; LCCOMB_X92_Y37_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[30][0]~225  ; LCCOMB_X109_Y45_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[30][16]~226 ; LCCOMB_X100_Y44_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[30][24]~218 ; LCCOMB_X101_Y41_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[30][8]~217  ; LCCOMB_X98_Y45_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[31][0]~227  ; LCCOMB_X96_Y44_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[31][16]~224 ; LCCOMB_X101_Y44_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[31][24]~216 ; LCCOMB_X97_Y44_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[31][8]~219  ; LCCOMB_X98_Y45_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[32][0]~165  ; LCCOMB_X99_Y33_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[32][16]~166 ; LCCOMB_X107_Y34_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[32][24]~174 ; LCCOMB_X97_Y36_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[32][8]~173  ; LCCOMB_X98_Y36_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[33][0]~167  ; LCCOMB_X95_Y34_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[33][16]~164 ; LCCOMB_X100_Y35_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[33][24]~172 ; LCCOMB_X100_Y38_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[33][8]~175  ; LCCOMB_X97_Y34_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[34][0]~85   ; LCCOMB_X103_Y35_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[34][16]~93  ; LCCOMB_X105_Y34_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[34][24]~94  ; LCCOMB_X105_Y35_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[34][8]~86   ; LCCOMB_X97_Y35_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[35][0]~96   ; LCCOMB_X95_Y35_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[35][16]~88  ; LCCOMB_X108_Y34_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[35][24]~90  ; LCCOMB_X108_Y34_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[35][8]~98   ; LCCOMB_X94_Y35_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[36][0]~177  ; LCCOMB_X96_Y36_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[36][16]~178 ; LCCOMB_X103_Y33_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[36][24]~170 ; LCCOMB_X98_Y35_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[36][8]~169  ; LCCOMB_X107_Y36_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[37][0]~179  ; LCCOMB_X98_Y34_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[37][16]~176 ; LCCOMB_X107_Y34_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[37][24]~168 ; LCCOMB_X98_Y35_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[37][8]~171  ; LCCOMB_X98_Y35_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[38][0]~87   ; LCCOMB_X96_Y35_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[38][16]~95  ; LCCOMB_X100_Y33_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[38][24]~92  ; LCCOMB_X98_Y33_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[38][8]~84   ; LCCOMB_X99_Y34_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[39][0]~99   ; LCCOMB_X96_Y35_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[39][16]~91  ; LCCOMB_X105_Y34_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[39][24]~89  ; LCCOMB_X108_Y33_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[39][8]~97   ; LCCOMB_X98_Y33_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[3][0]~192   ; LCCOMB_X97_Y40_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[3][16]~180  ; LCCOMB_X102_Y38_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[3][24]~182  ; LCCOMB_X94_Y35_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[3][8]~194   ; LCCOMB_X91_Y37_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[40][0]~105  ; LCCOMB_X103_Y36_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[40][16]~109 ; LCCOMB_X99_Y39_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[40][24]~110 ; LCCOMB_X94_Y36_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[40][8]~106  ; LCCOMB_X95_Y38_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[41][0]~112  ; LCCOMB_X100_Y34_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[41][16]~101 ; LCCOMB_X98_Y44_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[41][24]~102 ; LCCOMB_X92_Y36_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[41][8]~114  ; LCCOMB_X95_Y36_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[42][0]~107  ; LCCOMB_X95_Y38_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[42][16]~111 ; LCCOMB_X94_Y36_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[42][24]~108 ; LCCOMB_X97_Y36_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[42][8]~104  ; LCCOMB_X98_Y36_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[43][0]~115  ; LCCOMB_X95_Y36_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[43][16]~103 ; LCCOMB_X92_Y36_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[43][24]~100 ; LCCOMB_X100_Y38_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[43][8]~113  ; LCCOMB_X96_Y37_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[44][0]~82   ; LCCOMB_X99_Y33_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[44][16]~74  ; LCCOMB_X100_Y33_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[44][24]~78  ; LCCOMB_X101_Y34_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[44][8]~70   ; LCCOMB_X102_Y44_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[45][0]~81   ; LCCOMB_X100_Y40_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[45][16]~72  ; LCCOMB_X100_Y35_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[45][24]~76  ; LCCOMB_X99_Y35_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[45][8]~68   ; LCCOMB_X97_Y39_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[46][0]~80   ; LCCOMB_X96_Y36_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[46][16]~73  ; LCCOMB_X99_Y36_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[46][24]~77  ; LCCOMB_X100_Y37_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[46][8]~69   ; LCCOMB_X102_Y44_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[47][0]~83   ; LCCOMB_X96_Y34_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[47][16]~75  ; LCCOMB_X107_Y35_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[47][24]~79  ; LCCOMB_X99_Y35_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[47][8]~71   ; LCCOMB_X99_Y43_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[48][0]~18   ; LCCOMB_X109_Y35_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[48][16]~8   ; LCCOMB_X106_Y37_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[48][24]~13  ; LCCOMB_X105_Y36_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[48][8]~3    ; LCCOMB_X105_Y37_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[49][0]~63   ; LCCOMB_X102_Y37_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[49][16]~61  ; LCCOMB_X108_Y42_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[49][24]~62  ; LCCOMB_X103_Y39_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[49][8]~60   ; LCCOMB_X108_Y39_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[4][0]~155   ; LCCOMB_X95_Y42_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[4][16]~153  ; LCCOMB_X92_Y39_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[4][24]~156  ; LCCOMB_X95_Y37_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[4][8]~159   ; LCCOMB_X107_Y39_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[50][0]~16   ; LCCOMB_X107_Y33_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[50][16]~6   ; LCCOMB_X106_Y34_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[50][24]~11  ; LCCOMB_X106_Y34_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[50][8]~2    ; LCCOMB_X106_Y33_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[51][0]~59   ; LCCOMB_X105_Y44_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[51][16]~57  ; LCCOMB_X106_Y38_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[51][24]~58  ; LCCOMB_X106_Y41_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[51][8]~56   ; LCCOMB_X96_Y42_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[52][0]~17   ; LCCOMB_X101_Y37_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[52][16]~7   ; LCCOMB_X106_Y35_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[52][24]~12  ; LCCOMB_X106_Y36_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[52][8]~1    ; LCCOMB_X101_Y36_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[53][0]~55   ; LCCOMB_X101_Y36_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[53][16]~53  ; LCCOMB_X102_Y35_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[53][24]~54  ; LCCOMB_X103_Y38_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[53][8]~52   ; LCCOMB_X103_Y36_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[54][0]~19   ; LCCOMB_X101_Y35_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[54][16]~9   ; LCCOMB_X106_Y35_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[54][24]~14  ; LCCOMB_X106_Y37_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[54][8]~4    ; LCCOMB_X101_Y40_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[55][0]~67   ; LCCOMB_X101_Y35_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[55][16]~64  ; LCCOMB_X108_Y33_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[55][24]~66  ; LCCOMB_X101_Y38_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[55][8]~65   ; LCCOMB_X105_Y42_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[56][0]~210  ; LCCOMB_X103_Y37_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[56][16]~198 ; LCCOMB_X100_Y41_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[56][24]~206 ; LCCOMB_X100_Y41_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[56][8]~202  ; LCCOMB_X105_Y38_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[57][0]~208  ; LCCOMB_X105_Y43_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[57][16]~196 ; LCCOMB_X105_Y43_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[57][24]~205 ; LCCOMB_X98_Y40_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[57][8]~201  ; LCCOMB_X102_Y39_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[58][0]~244  ; LCCOMB_X106_Y33_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[58][16]~252 ; LCCOMB_X99_Y39_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[58][24]~254 ; LCCOMB_X108_Y35_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[58][8]~246  ; LCCOMB_X105_Y38_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[59][0]~247  ; LCCOMB_X103_Y41_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[59][16]~255 ; LCCOMB_X98_Y44_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[59][24]~253 ; LCCOMB_X98_Y37_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[59][8]~245  ; LCCOMB_X99_Y44_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[5][0]~163   ; LCCOMB_X95_Y42_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[5][16]~161  ; LCCOMB_X94_Y37_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[5][24]~148  ; LCCOMB_X92_Y35_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[5][8]~151   ; LCCOMB_X95_Y40_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[60][0]~209  ; LCCOMB_X101_Y37_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[60][16]~197 ; LCCOMB_X97_Y42_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[60][24]~204 ; LCCOMB_X97_Y41_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[60][8]~200  ; LCCOMB_X105_Y41_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[61][0]~211  ; LCCOMB_X98_Y43_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[61][16]~199 ; LCCOMB_X100_Y39_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[61][24]~207 ; LCCOMB_X100_Y42_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[61][8]~203  ; LCCOMB_X99_Y43_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[62][0]~256  ; LCCOMB_X105_Y40_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[62][16]~248 ; LCCOMB_X100_Y37_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[62][24]~250 ; LCCOMB_X98_Y38_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[62][8]~258  ; LCCOMB_X109_Y41_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[63][0]~259  ; LCCOMB_X105_Y40_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[63][16]~251 ; LCCOMB_X100_Y39_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[63][24]~249 ; LCCOMB_X98_Y38_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[63][8]~257  ; LCCOMB_X102_Y40_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[6][0]~187   ; LCCOMB_X92_Y42_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[6][16]~191  ; LCCOMB_X94_Y38_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[6][24]~189  ; LCCOMB_X92_Y38_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[6][8]~185   ; LCCOMB_X90_Y39_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[7][0]~195   ; LCCOMB_X91_Y38_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[7][16]~183  ; LCCOMB_X95_Y39_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[7][24]~181  ; LCCOMB_X92_Y38_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[7][8]~193   ; LCCOMB_X91_Y38_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[8][0]~146   ; LCCOMB_X96_Y43_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[8][16]~138  ; LCCOMB_X94_Y39_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[8][24]~142  ; LCCOMB_X92_Y40_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[8][8]~134   ; LCCOMB_X94_Y42_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[9][0]~145   ; LCCOMB_X92_Y43_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[9][16]~137  ; LCCOMB_X98_Y39_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[9][24]~141  ; LCCOMB_X100_Y40_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|data_mem:_data_mem|memoria[9][8]~133   ; LCCOMB_X95_Y41_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~1 ; LCCOMB_X109_Y43_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~2 ; LCCOMB_X113_Y43_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~4 ; LCCOMB_X110_Y43_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~5 ; LCCOMB_X109_Y43_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~6 ; LCCOMB_X109_Y43_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~7 ; LCCOMB_X109_Y43_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RISC_V:RISC_V|register_bank:register_bank|Decoder0~8 ; LCCOMB_X113_Y43_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                           ;
+-------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RISC_V:RISC_V|control:_control|MemToReg   ; LCCOMB_X113_Y43_N8 ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; RISC_V:RISC_V|control:_control|WideOr0~12 ; LCCOMB_X109_Y41_N8 ; 6       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; KEY[0]~input ; 2280             ;
+--------------+------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 7,650 / 342,891 ( 2 % )   ;
; C16 interconnects     ; 303 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 5,887 / 209,544 ( 3 % )   ;
; Direct links          ; 289 / 342,891 ( < 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 1,113 / 119,088 ( < 1 % ) ;
; R24 interconnects     ; 249 / 9,963 ( 2 % )       ;
; R4 interconnects      ; 6,669 / 289,782 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.37) ; Number of LABs  (Total = 257) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 4                             ;
; 3                                           ; 5                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 12                            ;
; 11                                          ; 15                            ;
; 12                                          ; 12                            ;
; 13                                          ; 10                            ;
; 14                                          ; 15                            ;
; 15                                          ; 20                            ;
; 16                                          ; 140                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 257) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 39                            ;
; 1 Clock                            ; 245                           ;
; 1 Clock enable                     ; 133                           ;
; 1 Sync. clear                      ; 2                             ;
; 2 Clock enables                    ; 24                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.22) ; Number of LABs  (Total = 257) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 9                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 13                            ;
; 17                                           ; 16                            ;
; 18                                           ; 12                            ;
; 19                                           ; 16                            ;
; 20                                           ; 9                             ;
; 21                                           ; 18                            ;
; 22                                           ; 13                            ;
; 23                                           ; 11                            ;
; 24                                           ; 11                            ;
; 25                                           ; 11                            ;
; 26                                           ; 8                             ;
; 27                                           ; 2                             ;
; 28                                           ; 7                             ;
; 29                                           ; 9                             ;
; 30                                           ; 18                            ;
; 31                                           ; 30                            ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.75) ; Number of LABs  (Total = 257) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 16                            ;
; 2                                                ; 9                             ;
; 3                                                ; 5                             ;
; 4                                                ; 4                             ;
; 5                                                ; 5                             ;
; 6                                                ; 7                             ;
; 7                                                ; 8                             ;
; 8                                                ; 19                            ;
; 9                                                ; 26                            ;
; 10                                               ; 29                            ;
; 11                                               ; 11                            ;
; 12                                               ; 9                             ;
; 13                                               ; 17                            ;
; 14                                               ; 26                            ;
; 15                                               ; 31                            ;
; 16                                               ; 19                            ;
; 17                                               ; 6                             ;
; 18                                               ; 2                             ;
; 19                                               ; 1                             ;
; 20                                               ; 1                             ;
; 21                                               ; 3                             ;
; 22                                               ; 0                             ;
; 23                                               ; 1                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 27.81) ; Number of LABs  (Total = 257) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 4                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 0                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 4                             ;
; 25                                           ; 8                             ;
; 26                                           ; 7                             ;
; 27                                           ; 10                            ;
; 28                                           ; 12                            ;
; 29                                           ; 14                            ;
; 30                                           ; 13                            ;
; 31                                           ; 14                            ;
; 32                                           ; 16                            ;
; 33                                           ; 13                            ;
; 34                                           ; 18                            ;
; 35                                           ; 22                            ;
; 36                                           ; 42                            ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 105       ; 0            ; 105       ; 0            ; 0            ; 105       ; 105       ; 0            ; 105       ; 105       ; 0            ; 30           ; 0            ; 0            ; 22           ; 0            ; 30           ; 22           ; 0            ; 0            ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 105       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 105          ; 0         ; 105          ; 105          ; 0         ; 0         ; 105          ; 0         ; 0         ; 105          ; 75           ; 105          ; 105          ; 83           ; 105          ; 75           ; 83           ; 105          ; 105          ; 105          ; 75           ; 105          ; 105          ; 105          ; 105          ; 105          ; 0         ; 105          ; 105          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                         ;
+------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                                              ; Destination Clock(s)                               ; Delay Added in ns ;
+------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
; KEY[0],RISC_V:RISC_V|control:_control|MemToReg,RISC_V:RISC_V|PC:PC|PC_out[2] ; KEY[0]                                             ; 127.5             ;
; KEY[0]                                                                       ; KEY[0]                                             ; 107.1             ;
; RISC_V:RISC_V|PC:PC|PC_out[2]                                                ; KEY[0]                                             ; 62.2              ;
; I/O                                                                          ; KEY[0]                                             ; 34.6              ;
; KEY[0]                                                                       ; RISC_V:RISC_V|PC:PC|PC_out[2]                      ; 31.6              ;
; KEY[0],RISC_V:RISC_V|PC:PC|PC_out[2]                                         ; KEY[0]                                             ; 23.3              ;
; KEY[0]                                                                       ; KEY[0],RISC_V:RISC_V|control:_control|MemToReg,I/O ; 15.4              ;
; KEY[0],RISC_V:RISC_V|PC:PC|PC_out[2]                                         ; RISC_V:RISC_V|control:_control|MemToReg            ; 10.4              ;
; KEY[0]                                                                       ; KEY[0],RISC_V:RISC_V|control:_control|MemToReg     ; 9.8               ;
+------------------------------------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                             ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                      ; Delay Added in ns ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
; RISC_V:RISC_V|PC:PC|PC_out[2]                             ; RISC_V:RISC_V|control:_control|ALUSrc                     ; 5.544             ;
; RISC_V:RISC_V|control:_control|MemToReg                   ; RISC_V:RISC_V|register_bank:register_bank|register[1][10] ; 4.122             ;
; RISC_V:RISC_V|PC:PC|PC_out[4]                             ; RISC_V:RISC_V|control:_control|RegWrite                   ; 3.104             ;
; RISC_V:RISC_V|PC:PC|PC_out[3]                             ; RISC_V:RISC_V|control:_control|RegWrite                   ; 3.104             ;
; RISC_V:RISC_V|PC:PC|PC_out[5]                             ; RISC_V:RISC_V|control:_control|RegWrite                   ; 3.104             ;
; RISC_V:RISC_V|PC:PC|PC_out[6]                             ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 3.032             ;
; RISC_V:RISC_V|PC:PC|PC_out[7]                             ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 3.032             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 2.508             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 2.508             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][0]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.419             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][0]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.419             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.370             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.370             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 2.215             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.195             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][0]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.129             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.114             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.114             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.114             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.114             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.071             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.071             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.071             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.071             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.047             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.047             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 2.047             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.019             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.019             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 2.019             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.007             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.007             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.007             ;
; RISC_V:RISC_V|control:_control|ALUSrc                     ; RISC_V:RISC_V|register_bank:register_bank|register[3][6]  ; 2.007             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 2.004             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.975             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.975             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.975             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][3]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.975             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][4]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][4]  ; 1.968             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.883             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.883             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.883             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.883             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][29] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.865             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][29] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.865             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][29] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.865             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][29] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.865             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 1.862             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 1.862             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 1.862             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][1]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][1]  ; 1.862             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.858             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.858             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.858             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][2]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.858             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][22] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][22] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][22] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][22] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][14] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][14] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][14] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][14] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.847             ;
; RISC_V:RISC_V|control:_control|AluOp[1]                   ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 1.829             ;
; RISC_V:RISC_V|control:_control|branch                     ; RISC_V:RISC_V|register_bank:register_bank|register[3][7]  ; 1.829             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[3][10] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][21] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][21] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][21] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.822             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][5]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.806             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][5]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.806             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][5]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.806             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][5]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.806             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][14] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.799             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][20] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.787             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][20] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.787             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][20] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.787             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][20] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.787             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][30] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][30] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][30] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][30] ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][12] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][12] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][12] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.781             ;
; RISC_V:RISC_V|register_bank:register_bank|register[7][16] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.773             ;
; RISC_V:RISC_V|register_bank:register_bank|register[1][16] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.773             ;
; RISC_V:RISC_V|register_bank:register_bank|register[6][16] ; RISC_V:RISC_V|register_bank:register_bank|register[4][21] ; 1.773             ;
; RISC_V:RISC_V|register_bank:register_bank|register[5][0]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.747             ;
; RISC_V:RISC_V|register_bank:register_bank|register[4][0]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.747             ;
; RISC_V:RISC_V|register_bank:register_bank|register[2][5]  ; RISC_V:RISC_V|register_bank:register_bank|register[3][2]  ; 1.747             ;
+-----------------------------------------------------------+-----------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "LinkFPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 14 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'LinkFPGA.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node RISC_V:RISC_V|control:_control|MemToReg  File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/control.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[0]~0 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[1]~1 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[2]~2 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[3]~3 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[4]~4 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[5]~5 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[6]~6 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[7]~7 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[8]~8 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176357): Destination node RISC_V:RISC_V|mux:_MuxMemToReg|saida[9]~9 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/mux.v Line: 7
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node RISC_V:RISC_V|control:_control|WideOr0~12  File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/control.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:27
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X104_Y37 to location X115_Y48
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:07:14
Info (11888): Total time spent on timing analysis during the Fitter is 15.54 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169177): 22 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 13
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 13
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 16
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 13
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24 File: C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.v Line: 13
Info (144001): Generated suppressed messages file C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5745 megabytes
    Info: Processing ended: Fri Aug 23 11:27:42 2024
    Info: Elapsed time: 00:08:17
    Info: Total CPU time (on all processors): 00:07:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Dalmo Rainer/Documents/UFV/Terceiro_Periodo/OC/TP_OC_2_Final/TP_OC_2_Final/LinkFPGA.fit.smsg.


