<?xml version="1.0" encoding="utf-8"?>
<search> 
  
  
    
    <entry>
      <title>数字系统I实验生存指南</title>
      <link href="/dse1/"/>
      <url>/dse1/</url>
      
        <content type="html"><![CDATA[<h2 id="前言"><a href="#前言" class="headerlink" title="前言"></a>前言</h2><blockquote><p>这门课就是通俗意义上的数电实验，是EE专业基础实验课之一，应该是绝大多数电子信息类专业的必修课。为什么是绝大多数呢，因为呢喃的通信工程专业居然是选修数电及数电实验。一开始我还没有意识到这样的培养方案能带来多抽象的结果，直到在电子学基础II实验课上通信专业的组员问我与运算是什么意思，我愕然。由此可见这个培养方案……</p></blockquote><p>我前段时间想要写这个帖子的时候碰巧知乎刷到了对这门课的评价：“除了zj老师班其他班的要求普遍低于同等院校”。本来还想喷这门实验课的，后来想来也是这样。这门课自从改革成虚拟实验之后已经不需要使用面包板搭建实际电路了，完全基于FPGA进行，在电路排错上节约了大量的时间，事实上这门课的大纲要求和传统实验没有任何区别。</p><p>计算机学院也在这个学期开设了数电实验，相比之下，计算机学院的数电实验主要任务是写verilog代码，更注重算法实现。而电子学院的这门课更注重对模块器件的理解和使用，VHDL代码仅仅是作为连接硬件与设计的一环。</p><p>那话说回来，其实我最想说的一点其实是这门课程的资料设置不合理。所有的资料都放在一张table里面，大概是五十多个链接，包含安装文件，安装教程，课程PPT，课程视频讲解（基本就是念PPT），课程文档等等。这些资料之间逻辑关系极差，对于实验的要求甚至可以分开出现在PPT和文档中，对于一些细节或者是注意事项的说明也分散在各个链接当中，甚至非常关键的信息隐藏在文档的注释部分。另外文档是基本不提供实验思路和芯片手册的，只会做最基本的说明，还需要额外花大精力去查找资料。课上的时间基本完全交给你，老师只做验收工作，答疑在课程群进行，并且zj会出现经常不在的情况。尤其是今年我们换了安路的国产开发板，出现了各种zj自己都不知道的问题需要我们来排查，整体而言花费了很多不必要的精力。</p><p>另外这门课在最后一节课会进行随堂考试，形式类似于前三节课的黑盒实验，内容也比较接近，评分完全在table中提交进行。注意这次考试在最终成绩当中的占比比较大，平时实验内容做不出来反倒没那么大关系。</p><h2 id="实验逻辑"><a href="#实验逻辑" class="headerlink" title="实验逻辑"></a>实验逻辑</h2><p>在Multisim中创建PLD子电路，在子电路中绘制原理图，可以导出为VHDL代码，交由通用编程器编译下载到FPGA板子上，运行测试。仿真测试在Multisim的PLD子电路外部或者内部进行。</p><h2 id="硬件外设说明"><a href="#硬件外设说明" class="headerlink" title="硬件外设说明"></a>硬件外设说明</h2><blockquote><p>说明基于新换的一批安路EG4S20BG256定制开发板。</p></blockquote><p>由于课程资料不提供开发板原理图，这里附上相近型号开发板的<a href="http://kb.koudaishiyan.com/7001.html">原理图和说明</a>。</p><h3 id="1-拨码开关"><a href="#1-拨码开关" class="headerlink" title="1.拨码开关"></a>1.拨码开关</h3><p>向上输入高电平，向下输入低电平。从左向右依次是SW7-SW0。</p><h3 id="2-LED"><a href="#2-LED" class="headerlink" title="2.LED"></a>2.LED</h3><p>高电平有效。如果不做配置引脚处于悬空状态会发出微亮的光。拨码开关上方的LED序号与拨码开关一一对应，从左到右依次是LED7-LED0，键盘矩阵上方从左向右依次是LED11-LED14。</p><h3 id="3-数码管"><a href="#3-数码管" class="headerlink" title="3.数码管"></a>3.数码管</h3><p>数码管是共阴数码管，高电平有效，从左到右依次编号3-0。注意，为了节约硬件资源，四个数码管共用一套（七个）灯管控制信号，也就是说，这七个灯管控制信号同时连接了四个数码管的同一个位置。因此，如果需要分开控制这四个数码管，需要配合选通信号进行动态刷新。四个数码管各有一个选通信号，低电平有效。在每一个时刻可以选择只让一个选通信号有效，在同一时刻输入这一位的灯管控制信号，随后在下一个时刻让下一个数码管的选通信号有效，输入这一位的灯管控制信号，循环往复。</p><p>在用户数据库中提供了MD3048系列模块实现这一功能，但是后续实验中会要求设计这一模块。注意低电平有效和数码管译码模块要使用74MP79共阴模块即可。</p><p><img src="/dse1/dse1_2.png"></p><h3 id="4-键盘矩阵"><a href="#4-键盘矩阵" class="headerlink" title="4.键盘矩阵"></a>4.键盘矩阵</h3><p>键盘为行和列扫描，必须使用列作为输入，同时也必须行作为输出，原因是我们需要将行信号接入低电平，这样在这一行中间的一个按键被按下后，相应的电平才会被拉低。因此按键的有效信号是低电平。根据原理图，由于对于需要使用的行我们都需要将行信号接低电平，因此在同一列上的任何按键被按下时，列信号都会得到低电平。也就是说，我们没有办法分辨一列上的哪个按键被按下。因此如果需要让十六个按键都有效，我们需要使用和动态刷新类似的动态扫描方案。这里不多赘述了。行号和列号分别从上到下从左到右为3-0。</p><p>附上原理图一张，便于理解。</p><p><img src="/dse1/dse1_3.png"></p><h2 id="软件配置说明"><a href="#软件配置说明" class="headerlink" title="软件配置说明"></a>软件配置说明</h2><blockquote><p>由于课程资源已经给出了详细的安装教程，这里只对部分内容进行说明。</p></blockquote><h3 id="Multisim软件版本"><a href="#Multisim软件版本" class="headerlink" title="Multisim软件版本"></a>Multisim软件版本</h3><p>请务必安装Multisim14.2或者更新版本。电子学基础I实验安装的14.0版本不能正常使用PLD功能。直接使用安装包升级即可，无需卸载重装。</p><p>特别特别注意，安装时如有要求填写用户名，务必填写英文，否则将导致生成的VHDL代码中author项为中文，后续不能编译。<br>如果你不幸使用了中文用户名（简单判别方法就是在软件的启动界面右下角会显示注册的用户名），那么请使用注册表编辑器修改“计算机\HKEY_LOCAL_MACHINE\SOFTWARE\WOW6432Node\National Instruments\Circuit Design Suite\14.3\Common”路径（将其中的14.3替换为你使用的Multisim版本）下的RegisteredOwner注册表项为英文。</p><h3 id="打开软件提示找不到主数据库（以及其他两个数据库）"><a href="#打开软件提示找不到主数据库（以及其他两个数据库）" class="headerlink" title="打开软件提示找不到主数据库（以及其他两个数据库）"></a>打开软件提示找不到主数据库（以及其他两个数据库）</h3><p>Windows背锅。一开始在2025年8月win11 24H2某个累积更新之后出现，卸载能解决。后发现未安装该更新的电脑也出现了相关问题，安装后卸载该更新的电脑也不能解决。因此具体原因不得而知。根本原因应该还是windows加强了对于三方软件访问权限的管理，但是没有明确的解决方案我们也无从求证。最简单粗暴的办法：关掉之后重开若干次Multisim。能彻底解决的办法：使用Windows10系统（或者虚拟机）。<a href="https://www.bilibili.com/video/BV1ZQp9zdEy3/?vd_source=c14b20d00832d1ad0bb89b62335219ab">这个视频</a>评论区中给出了各种解决方案，有兴趣的可以试试。</p><h3 id="用户数据库中没有器件"><a href="#用户数据库中没有器件" class="headerlink" title="用户数据库中没有器件"></a>用户数据库中没有器件</h3><p>两种情况，第一种是上述找不到数据库的情况，参照上面的方法解决。第二种情况是没有创建PLD子电路，由于用户数据库中全部都是PLD器件，因此只有在PLD子电路中才能正常显示。</p><h3 id="初次使用通用编程器报错"><a href="#初次使用通用编程器报错" class="headerlink" title="初次使用通用编程器报错"></a>初次使用通用编程器报错</h3><p>检查安装路径中是否包含中文和特殊字符，尽量控制路径下各个文件夹名称不超过八个字符。</p><h2 id="模块说明"><a href="#模块说明" class="headerlink" title="模块说明"></a>模块说明</h2><blockquote><p>由于用户模块为zj亲自编写，没有全部经过验证，因此存在不少未被发现的bug。对于用户模块的使用，不管出现什么问题，都记得先查数据手册。推荐半导小芯软件。对于用户模块的芯片，将其中的MP替换为LS即为常用型号，可以直接在半导小芯搜索数据手册。数据手册主要关注模块时序图，真值表，输入输出端的高低电平有效，同步还是异步触发。</p></blockquote><p>针对没有记载、不可理喻的bug，可以采用以下方法交给ai判断模块是否有问题：右击该模块，properties，view model，将其中的代码复制交给ai解读。</p><h3 id="4to1多路选择器"><a href="#4to1多路选择器" class="headerlink" title="4to1多路选择器"></a>4to1多路选择器</h3><p>主数据库中的这个模块代码就是有问题的，由于VHDL写成了真值表的形式，因此在编译之后出现了对时钟边沿信号不敏感的情况。表现为可以编译但是没有输出。另外由于用户数据库中的74MP153照抄了这段代码，因此也不能正常使用。</p><p><img src="/dse1/dse1_1.png" alt="出现问题的代码片段"></p><p>解决方式：使用8to1mux替代，或者自行手搓。</p><h3 id="74MP160"><a href="#74MP160" class="headerlink" title="74MP160"></a>74MP160</h3><p>用户数据库中该模块的RCO进位信号是同步输出，也就是在计数达到9之后会等待下一个时钟信号上升沿之后才会产生进位信号，与正常的74LS160不同。因此使用该模块时判断进位请使用QA&amp;QD。</p><h3 id="74MP164和74MP165"><a href="#74MP164和74MP165" class="headerlink" title="74MP164和74MP165"></a>74MP164和74MP165</h3><p>用户数据库中这两个模块均不能正常使用。请分别使用主数据库中的SR_8S_P和SR_8P_S替代。</p><h3 id="74MP73"><a href="#74MP73" class="headerlink" title="74MP73"></a>74MP73</h3><p>这个下降沿触发的JK触发器不可用，编译失败。请使用上升沿触发的JK触发器，将时钟信号取反替代。</p><h2 id="综合实验思路梳理"><a href="#综合实验思路梳理" class="headerlink" title="综合实验思路梳理"></a>综合实验思路梳理</h2><h3 id="秒表电路设计"><a href="#秒表电路设计" class="headerlink" title="秒表电路设计"></a>秒表电路设计</h3><p>整体框架部分不做赘述，跟着文档连线就完了。</p><h4 id="时钟分频器"><a href="#时钟分频器" class="headerlink" title="时钟分频器"></a>时钟分频器</h4><p>十分频部分使用五进制计数器结合T触发器翻转电平即可得到。</p><p>五分频部分由于不强调占空比（因为所有器件都是基于上升沿触发），因此仍可以使用五进制计数器，使用逻辑门对2和4分别进行检测，通过或门后接入T触发器翻转电平得到，如果需要得到占空比50%的五分频，可以参考<a href="https://zhuanlan.zhihu.com/p/23660012763">这个帖子</a>的思路。大致就是基于上升沿和下降沿分别产生40%占空比的五分频数字信号，让后做或运算即可。这里帖主使用了下降沿触发的D触发器，但是数据库中没有提供，因此我本来想用下降沿触发的JK触发器改，奈何出现了编译失败。经舍友提醒直接将输入时钟信号取反使用原电路就行。</p><h4 id="计数电路"><a href="#计数电路" class="headerlink" title="计数电路"></a>计数电路</h4><p>思路可以照抄文档给的10000计数电路，将第三位的进位改成5判断就行。另外注意74MP160模块的异步进位信号问题，请手动使用9判断作为进位信号。</p><h4 id="按键状态机"><a href="#按键状态机" class="headerlink" title="按键状态机"></a>按键状态机</h4><p>按照理论课上讲的，其实就是一个Mealy型的时序逻辑电路。但是由于有四个输入，我觉得工作量有一点点大，因此采用计数器实现状态机。将按键的输入作为时钟信号（不用担心抖动，因为逻辑门的时延已经帮我们做过去抖了），将非顺序转换的状态使用置数和清零功能进行跳转，顺序转换的状态使用正向计数功能。由于置数和清零都需要异步，我只找到了一个符合条件的计数器74MP193。注意该模块反向计数功能不使用时反向计数时钟信号需要输入高电平。</p><h4 id="动态刷新数码管"><a href="#动态刷新数码管" class="headerlink" title="动态刷新数码管"></a>动态刷新数码管</h4><p>思路是产生四位计数序列，四个状态分别控制一个数码管的选通，同时控制四个多路选择器输出对应数码管需要显示的数字的四位BCD码，然后交给74MP49进行译码输出到数码管。</p><p>两个注意点。其一是使用计数器进行计数时会产生奇妙的时延bug，参考学长的方案使用CNTR_4BIN_AS产生计数序列可以解决。其二是74MP49的BI输入高电平才能正常工作，原因是BI是低电平有效的禁止位，相当于高电平有效的使能位。</p><h3 id="锁相环测试"><a href="#锁相环测试" class="headerlink" title="锁相环测试"></a>锁相环测试</h3><p>验证性实验，如果原理看不懂请参见<a href="https://loveapple.icu/PLL-intro/">另一位学长的博客</a>，其他就提两点。</p><p>1、基本锁相测试的时候记得把3,4,脚之间连起来形成反馈回路。</p><p>2、倍频电路中同步的范围需要包含倍频后的信号频率而不是倍频之前的。</p><h3 id="占空比测量仪"><a href="#占空比测量仪" class="headerlink" title="占空比测量仪"></a>占空比测量仪</h3><h4 id="计数器"><a href="#计数器" class="headerlink" title="计数器"></a>计数器</h4><p>使用74MP160级联即可。注意不要复用分频用的计数器，会有莫名其妙的错误。计数结束不用清零，否则异步的清零会导致在脉冲信号下先被清零后被送数，让其循环计数即可，或者使用同步置数置零也可。</p><h4 id="寄存器"><a href="#寄存器" class="headerlink" title="寄存器"></a>寄存器</h4><p>建议使用两个D触发器级联。第一路使用待测量信号下降沿产生一个脉冲来触发，第二路采用1Hz时钟触发，减少数码管抖动。</p><h4 id="脉冲产生"><a href="#脉冲产生" class="headerlink" title="脉冲产生"></a>脉冲产生</h4><p>D触发器输入与反相输出做与运算即可。</p><h4 id="100分频"><a href="#100分频" class="headerlink" title="100分频"></a>100分频</h4><p>随你怎么做，老师也给了参考电路，注意进位信号问题。</p><h3 id="串行数据传输电路"><a href="#串行数据传输电路" class="headerlink" title="串行数据传输电路"></a>串行数据传输电路</h3><p>不是很想多说。因为如果八周结课的话来不及做这个，做了的话测试也不好测试，能做出来的也不多。文档叽里咕噜，该给的其实都给了。</p><p>控制生成模块不要听他的，实现功能很简单，判断报头来了之后产生一个送数脉冲，送数脉冲之后延迟一个时钟周期产生清零脉冲即可。传入的时钟信号加一个反相器做半个周期的延迟，防止出现时钟信号超前于数据信号导致的传输错位。</p><p>将代码烧录到两块板子的方法：期中一块板子同时插上USART和JTAG，然后拔下JTAG，这时USART为其供电，此时再将线插上另一块板子即可。</p>]]></content>
      
      
      <categories>
          
          <category> NJUEE-Lessons </category>
          
      </categories>
      
      
        <tags>
            
            <tag> NJUEE </tag>
            
        </tags>
      
    </entry>
    
    
    
    <entry>
      <title>CPU内存数据传输协议</title>
      <link href="/acc1/"/>
      <url>/acc1/</url>
      
        <content type="html"><![CDATA[<h1 id="前言"><a href="#前言" class="headerlink" title="前言"></a>前言</h1><p>在物理层面我们看到的数据传输只是高低电平的交替，并不知道每一部分对应什么内容。因此在SerDes层面加入的抗串扰编码是直接作用于物理层的。然而大模型的压缩编码仅仅针对于被传输的实际数据本身，并不会作用于其他一些控制位地址位。要研究两者的平衡我们必须知道这些数据是如何被封装传输的。</p><h1 id="研究的物理背景"><a href="#研究的物理背景" class="headerlink" title="研究的物理背景"></a>研究的物理背景</h1><p>CPU直接读取DRAM当中的数据，假设这一部分数据全部没有被读取过，因此在三级缓存查询中均miss，直接从内存读取。</p><h1 id="Cache-Line"><a href="#Cache-Line" class="headerlink" title="Cache Line"></a>Cache Line</h1><figure class="highlight plaintext"><table><tbody><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><span class="line">+--------------------------------------------------+</span><br><span class="line">| Tag | State | Dirty | Valid | (其它控制位) | Data |</span><br><span class="line">+--------------------------------------------------+</span><br><span class="line">                                               ↑</span><br><span class="line">                                            64 Bytes</span><br></pre></td></tr></tbody></table></figure><p>数据都是被封装在cache line中被传输的，一个cache line的数据部分典型大小（英特尔x86）是64字节，前部还附加了控制位。控制位包含标记位，有效位，一致性状态位，脏位，以及一些其他自定义的位。</p><h2 id="Data-Block（数据块）"><a href="#Data-Block（数据块）" class="headerlink" title="Data Block（数据块）"></a>Data Block（数据块）</h2><p>这是cache line的主体：</p><p>大小：通常64字节</p><p>内容：普通数据（load/store）或指令（I-cache）</p><p>这是唯一会从内存读入，被写回内存，且经由DDR burst传输的部分。</p><h2 id="Tag（标记）"><a href="#Tag（标记）" class="headerlink" title="Tag（标记）"></a>Tag（标记）</h2><p>Tag记录这64B数据对应内存中的哪一段地址。</p><p>地址拆分（以64B line为例）：</p><figure class="highlight plaintext"><table><tbody><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">| Tag | Index | Offset |</span><br></pre></td></tr></tbody></table></figure><p>Offset：6 bit（2⁶ = 64B）</p><p>Index：决定落在哪一组（set）</p><p>Tag：剩余高位地址</p><h2 id="Valid-bit（有效位）"><a href="#Valid-bit（有效位）" class="headerlink" title="Valid bit（有效位）"></a>Valid bit（有效位）</h2><p>表示这一条 cache line 是否包含有效数据</p><p>cache 冷启动时全部为 0</p><h2 id="Dirty-bit（脏位，D-cache）"><a href="#Dirty-bit（脏位，D-cache）" class="headerlink" title="Dirty bit（脏位，D-cache）"></a>Dirty bit（脏位，D-cache）</h2><p>只存在于写回型 cache</p><p>表示数据是否被 CPU 修改过</p><p>dirty line 被替换时才需要写回内存</p><p>一点附加解释：</p><p>因为 cache 是由多级组成，所以写策略一般而言有两种：写直达（write-through）和写回（write-back）。通过这两种策略使在 cache 中写入的数据和主存中的数据保持一致。</p><p>写直达就是在将数据写入 cache 之后同时将这个数据立马写入到主存中，但是由于主存和 cache 本身性能差异，那么每次在写入主存的时候都将花费大量的时间。解决办法就是加一层写缓冲（write buffer），这样 CPU 在将数据写入 cache 和缓冲之后可以继续执行，等到缓冲写入到主存中再释放。</p><p>但是如果写入速度大于缓冲释放速度，那么还是会阻塞 CPU 执行。那么可以考虑一下写回策略，这种机制会在每次写入的时候仅将新值写入 cache 中，只有当修改过的块被替换时才需要写到较低层存储结构中。脏位就是用以标注这种情况。</p><h2 id="Cache-Coherence-State（一致性状态位）"><a href="#Cache-Coherence-State（一致性状态位）" class="headerlink" title="Cache Coherence State（一致性状态位）"></a>Cache Coherence State（一致性状态位）</h2><p>由于现在都是多核 CPU，并且 cache 分了多级，并且数据存在共享的情况，所以需要一种机制保证在不同的核中看到的 cache 数据必须时一致的。最常用来处理多核 CPU 之间的缓存一致性协议就是 MESI 协议。</p><p>MESI 协议，是一种叫作写失效（Write Invalidate）的协议。在写失效协议里，只有一个 CPU 核心负责写入数据，其他的核心，只是同步读取到这个写入。在这个 CPU 核心写入 cache 之后，它会去广播一个“失效”请求告诉所有其他的 CPU 核心。</p><p>MESI 协议对应的四个不同的标记，分别是：</p><p>M：代表已修改（Modified）</p><p>E：代表独占（Exclusive）</p><p>S：代表共享（Shared）</p><p>I：代表已失效（Invalidated）</p><p>“已修改”和“已失效”比较容易理解，我们来看看 独占”和“共享” 两个状态。</p><p>在独占状态下，对应的 cache Line 只加载到了当前 CPU 核所拥有的 cache 里。其他的 CPU 核，并没有加载对应的数据到自己的 cache 里。这个时候，如果要向独占的 cache Block 写入数据，我们可以自由地写入数据，而不需要告知其他 CPU 核。</p><p>那么对应的，共享状态就是在多核中同时加载了同一份数据。所以在共享状态下想要修改数据要先向所有的其他 CPU 核心广播一个请求，要求先把其他 CPU 核心里面的 cache ，都变成无效的状态，然后再更新当前 cache 里面的数据。</p>]]></content>
      
      
      <categories>
          
          <category> ee-research </category>
          
      </categories>
      
      
        <tags>
            
            <tag> ACC </tag>
            
            <tag> 大创 </tag>
            
            <tag> 抗串扰编码与压缩编码冗余平衡 </tag>
            
            <tag> 计算机架构 </tag>
            
        </tags>
      
    </entry>
    
    
    
    <entry>
      <title>装机，装机</title>
      <link href="/fixing-computer-1/"/>
      <url>/fixing-computer-1/</url>
      
        <content type="html"><![CDATA[<h2 id="神秘8pin线"><a href="#神秘8pin线" class="headerlink" title="神秘8pin线"></a>神秘8pin线</h2><p>好久没接装机单了，就接了一单。上次接单还是在上次，印象里是装完点不亮，拆出来就好了，装回去解决。</p><p>装完了，总之就是点不亮。两个人捣鼓半天，该拆的都拆了，上电就是电源啪一声像短路，怀疑是拼好机拼到了坏主板/CPU。拿去工作室代换了电源，点亮了，怀疑电源问题。但是还是不敢把矛头指向电源厂商，就说看看先吧。只插20pin，您猜怎么着，亮了。再 插上CPU线就不行。拔下来一看，我草怎么会两根线共用一个端子，这不短路12V和GND吗。<br>正当我们大喷特喷电源厂商的时候，陈机长让我们查查这个是不是PCIE线。我草怎么是6+2，还真是。</p><p>为什么能插进去？省流：神人金河田把电源端的接口用在cpu/pcie端了，通通兼容，并且线上面没有标注。</p><p>总之my bad没有看是6+2还是4+4，幸好电源有短路保护没烧。</p><p>烂烂烂烂烂</p><p>啊啊啊啊啊</p><h2 id="有蠕虫的工具盘"><a href="#有蠕虫的工具盘" class="headerlink" title="有蠕虫的工具盘"></a>有蠕虫的工具盘</h2><p>被朱只因翻新过的工具盘，打开exe就被defender干，我们怀疑是不是没搞好。<br>今天得知盘中蠕虫了。<br>得得得，客户全recall。</p><p>烂烂烂</p><h2 id="碎碎念环节"><a href="#碎碎念环节" class="headerlink" title="碎碎念环节"></a>碎碎念环节</h2><p>唉唉我真的失去对硬件的兴趣了吗？<br>反正我对软件是没兴趣的。</p><p>曾经对着积满灰的破烂服务器能捣鼓半天，现在抱着新显卡闻到电路板的气味，掂量着新CPU的分量，居然毫无感觉。</p><p>“当你把兴趣当作了职业，那么兴趣也就不是兴趣了。”</p><p>不知道，我可能还是会喜欢电子吧，但是或许再不是想当曾经想象的那个野生钢铁侠。</p><p>下辈子我要学地理。</p>]]></content>
      
      
      <categories>
          
          <category> 修电脑日记 </category>
          
      </categories>
      
      
        <tags>
            
            <tag> 烂 </tag>
            
            <tag> IT侠 </tag>
            
            <tag> 碎碎念 </tag>
            
            <tag> 别跟我学 </tag>
            
        </tags>
      
    </entry>
    
    
    
    <entry>
      <title>Hello World!</title>
      <link href="/my-hello-world/"/>
      <url>/my-hello-world/</url>
      
        <content type="html"><![CDATA[<h1 id="关于我的博客"><a href="#关于我的博客" class="headerlink" title="关于我的博客"></a>关于我的博客</h1><p>想瞎写点东西，但是又不想是空间或者朋友圈能立刻被人刷到的，也不想是公众号那种被推送的。<br>那就在这里不定期更新一些胡言乱语吧。</p>]]></content>
      
      
      
    </entry>
    
    
  
  
</search>
