# JavaTutor IA ü§ñüìö



[![Estado](https://img.shields.io/badge/Estado-Desarrollo-yellow)]()
[![Release](https://img.shields.io/badge/Release-v0.0.1-blue)]()
[![License](https://img.shields.io/badge/License-Apache--2.0-green)]()
[![Arquitectura](https://img.shields.io/badge/Arquitectura-Blackwell-black?logo=nvidia)]()

**JavaTutor IA** es un asistente pedag√≥gico inteligente dise√±ado espec√≠ficamente para los ciclos de Desarrollo de Aplicaciones (DAM/DAW) del **IES Dr. Llu√≠s Simarro**. A diferencia de otros asistentes gen√©ricos, JavaTutor est√° entrenado con el "pedagog√≠a alineada", enfoc√°ndose en guiar al alumno mediante el razonamiento socr√°tico en lugar de simplemente entregar la soluci√≥n final.

![Preview](web/edificio-simarro.webp)

---

## üåü Pilares Estrat√©gicos

### 1. Soberan√≠a del Dato (On-Premise)
A diferencia de alternativas comerciales, **JavaTutor IA** se ejecuta 100% en infraestructura local. Ning√∫n c√≥digo de alumno ni material docente sale del centro, garantizando el cumplimiento estricto del **RGPD**.

### 2. Metodolog√≠a Socr√°tica Digital
El modelo no ha sido entrenado para resolver problemas, sino para **explicarlos**. Implementa un sistema de *Chain-of-Thought* (CoT) que eval√∫a si el error es sint√°ctico o l√≥gico y ofrece pistas progresivas para fomentar el aprendizaje aut√≥nomo.

### 3. Integraci√≥n Nativa en el IDE
El asistente vive donde vive el estudiante: en **Visual Studio Code**. Una experiencia fluida sin cambios de contexto ni fricci√≥n cognitiva.

---

## üèóÔ∏è Arquitectura de Hardware H√≠brida

El proyecto se sustenta sobre un ecosistema de hardware bifurcado de √∫ltima generaci√≥n:

### ü™ê Nodo TIT√ÅN (Entrenamiento)
*   **CPU:** AMD Threadripper PRO 9995WX (96 Cores / 192 Threads).
*   **GPU:** 4x NVIDIA RTX PRO 6000 Arquitectura Blackwell (384GB VRAM total).
*   **RAM:** 1024 GB DDR5 ECC (Octa-channel).
*   **Almacenamiento:** 32 TB Gen5 NVMe en configuraci√≥n RAID.

### ‚ö° Nodo SPARK (Inferencia)
*   **Plataforma:** NVIDIA DGX SPARK.
*   **Capacidad:** Inferencia de baja latencia con throughput estimado de ~140 tok/s.
*   **Interconexi√≥n:** NVLink Bridge (200GB/s) para un pool de VRAM unificado de 256GB.

---

## üìä Ingenier√≠a del Corpus Multimodal

Transformamos el legado docente del IES Simarro en un dataset de alta fidelidad:

| Fuente | Procesamiento | Tecnolog√≠a |
| :--- | :--- | :--- |
| **Video Clases** | Transcripci√≥n + Extracci√≥n de C√≥digo | Whisper V3 + OCR Visual |
| **Documentaci√≥n** | Ingesta Sem√°ntica de PDF/PPTX | IBM Docling |
| **Ex√°menes** | S√≠ntesis de pares Q&A | Generaci√≥n Progresiva CoT |
| **Proyectos** | Miner√≠a de errores comunes | An√°lisis Est√°tico (Linter) |

---

## üß† Fine-Tuning y Optimizaci√≥n

Implementamos t√©cnicas de vanguardia para garantizar un modelo eficiente y preciso:

- **Arquitectura:** Basada en la familia **Qwen3-Coder** (escalas de 1B, 7B y 30B).
- **Entrenamiento:** **QLoRA** (PEFT) con rango (r=64) y alpha (32).
- **Cuantizaci√≥n:** Pesos optimizados a **4-bit NF4** para inferencia instant√°nea.
- **Validaci√≥n:** Benchmarking continuo con **HumanEval** y ex√°menes hist√≥ricos del centro.

---

## üöÄ Hoja de Ruta 2026

1.  **Q1 2026 - Fase de Ingesta:** Curaci√≥n masiva del dataset, anonimizaci√≥n PII y generaci√≥n sint√©tica.
2.  **Q2-Q3 2026 - Fase de Tuning:** Ciclos de entrenamiento intensivo en Nodo Tit√°n y validaci√≥n pedag√≥gica.
3.  **Q4 2026 - Fase Piloto:** Despliegue en aula, integraci√≥n VS Code y monitorizaci√≥n de KPIs de rendimiento.


---
*Desarrollado con ‚ù§Ô∏è para la comunidad docente del IES Simarro.*
