Pr谩ctica de Decodificador Binario-Decimal con display de 7 segmentos

 Descripci贸n

Este proyecto implementa y prueba un decodificador de binario a decimal de 10 bits haciendo uso de displays de 7 segmentos . El m贸dulo principal (decodificador_bcd.v) implementa la logica para la decodificacion, y a traves de una instanciacion de dec_disp, mostramos las unidades, decenas, centenas y miles.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (DE10-LITE)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/decodificador_bcd

 decodificador_bcd.v             # M贸dulo principal con el decodificador

 decodificador_bcd_tb.sv         # Testbench para simulaci贸n

 decodificador_bcd.qpf           # Archivo del proyecto en Quartus

 decodificador_bcd.qsf           # Archivo de configuraci贸n del FPGA

 README.md                       # Este archivo