# Atividade A-004 / SD-112

> Conteúdo descritivo e analítico

> Half Adder

:white_check_mark: Escrever um código Verilog que implemente um half adder utilizando portas lógicas.


:white_check_mark: Definir um testbench simples para validar o funcionamento do half adder.


:white_check_mark: Gere combinações possíveis para **a** e **b** que cubram todos os valores binários possíveis, de acordo com a Tabela da Verdade.


## Executar

> Comandos para analisar / testar comportamento dos módulos: 

### GTKwave

```
$ vvp CIDI-SD112-A004

$ gtkwave CIDI-SD112-A004.vcd
```

### ModelSim

> 

```
$ do execute-task.do
```


## Fluxograma

![Esquemático](CID-SD112-A004-schematic.png)

## Results

![Half](CID-SD112-A004-wave.png)

[> Google Drive - General Report](https://docs.google.com/document/d/1XcMPJY77fL6TMtBvcFznFPcfbmsb3IuBN67DL6YdwVo)

