TimeQuest Timing Analyzer report for pratica2
Sat Jul 20 14:17:31 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'controle:ctrl|g_out'
 13. Slow Model Hold: 'controle:ctrl|g_out'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'controle:ctrl|g_out'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'controle:ctrl|g_out'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clock               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }               ;
; controle:ctrl|g_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|g_out } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 13.75 MHz ; 13.75 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+---------------------+---------+---------------+
; Clock               ; Slack   ; End Point TNS ;
+---------------------+---------+---------------+
; clock               ; -71.718 ; -5068.315     ;
; controle:ctrl|g_out ; -4.762  ; -72.532       ;
+---------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; controle:ctrl|g_out ; 0.262 ; 0.000         ;
; clock               ; 0.391 ; 0.000         ;
+---------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -152.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                           ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -71.718 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 72.754     ;
; -71.679 ; registrador:regA|data_out[0] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 72.715     ;
; -71.461 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 72.498     ;
; -71.409 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.007      ; 72.452     ;
; -71.394 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 72.436     ;
; -71.393 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 72.435     ;
; -70.808 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 71.850     ;
; -70.411 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 71.453     ;
; -70.348 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.146     ; 69.738     ;
; -70.309 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.146     ; 69.699     ;
; -70.091 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.145     ; 69.482     ;
; -70.039 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.139     ; 69.436     ;
; -70.024 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 69.420     ;
; -70.023 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 69.419     ;
; -70.012 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 71.043     ;
; -69.973 ; controle:ctrl|add_sub        ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 71.004     ;
; -69.904 ; clock_counter[1]             ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 70.935     ;
; -69.865 ; clock_counter[1]             ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 70.896     ;
; -69.755 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 70.787     ;
; -69.703 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.002      ; 70.741     ;
; -69.688 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.725     ;
; -69.687 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.724     ;
; -69.647 ; clock_counter[1]             ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 70.679     ;
; -69.595 ; clock_counter[1]             ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.002      ; 70.633     ;
; -69.580 ; clock_counter[1]             ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.617     ;
; -69.579 ; clock_counter[1]             ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.616     ;
; -69.438 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 68.834     ;
; -69.102 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.139     ;
; -69.041 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 68.437     ;
; -68.994 ; clock_counter[1]             ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 70.031     ;
; -68.705 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 69.742     ;
; -68.597 ; clock_counter[1]             ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 69.634     ;
; -67.498 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 68.535     ;
; -67.485 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 68.521     ;
; -67.446 ; registrador:regA|data_out[1] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 68.482     ;
; -67.319 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 68.355     ;
; -67.318 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 68.354     ;
; -67.228 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 68.265     ;
; -67.176 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.007      ; 68.219     ;
; -67.161 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 68.203     ;
; -67.160 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 68.202     ;
; -66.983 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 68.025     ;
; -66.981 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 68.023     ;
; -66.822 ; registrador:regA|data_out[0] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 67.864     ;
; -66.791 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 67.832     ;
; -66.790 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 67.831     ;
; -66.575 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 67.617     ;
; -66.178 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 67.220     ;
; -66.128 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.145     ; 65.519     ;
; -65.949 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.146     ; 65.339     ;
; -65.948 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.146     ; 65.338     ;
; -65.792 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 66.824     ;
; -65.684 ; clock_counter[1]             ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 66.716     ;
; -65.613 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.005     ; 66.644     ;
; -65.613 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 65.009     ;
; -65.612 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.005     ; 66.643     ;
; -65.611 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 65.007     ;
; -65.526 ; mux:mux_inst|buswires[1]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.299     ; 64.763     ;
; -65.505 ; clock_counter[1]             ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.005     ; 66.536     ;
; -65.504 ; clock_counter[1]             ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.005     ; 66.535     ;
; -65.487 ; mux:mux_inst|buswires[1]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.299     ; 64.724     ;
; -65.452 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.140     ; 64.848     ;
; -65.421 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.141     ; 64.816     ;
; -65.420 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.141     ; 64.815     ;
; -65.277 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.314     ;
; -65.275 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.312     ;
; -65.269 ; mux:mux_inst|buswires[1]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.298     ; 64.507     ;
; -65.217 ; mux:mux_inst|buswires[1]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.292     ; 64.461     ;
; -65.202 ; mux:mux_inst|buswires[1]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.293     ; 64.445     ;
; -65.201 ; mux:mux_inst|buswires[1]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.293     ; 64.444     ;
; -65.169 ; clock_counter[1]             ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.206     ;
; -65.167 ; clock_counter[1]             ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.204     ;
; -65.116 ; controle:ctrl|add_sub        ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.153     ;
; -65.085 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 66.121     ;
; -65.084 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 66.120     ;
; -65.008 ; clock_counter[1]             ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 66.045     ;
; -64.977 ; clock_counter[1]             ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 66.013     ;
; -64.976 ; clock_counter[1]             ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 66.012     ;
; -64.616 ; mux:mux_inst|buswires[1]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.293     ; 63.859     ;
; -64.219 ; mux:mux_inst|buswires[1]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.293     ; 63.462     ;
; -63.712 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[13] ; clock               ; clock       ; 1.000        ; 0.007      ; 64.755     ;
; -63.712 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[13] ; clock               ; clock       ; 1.000        ; 0.007      ; 64.755     ;
; -63.413 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[13] ; clock               ; clock       ; 1.000        ; 0.001      ; 64.450     ;
; -63.412 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 64.450     ;
; -63.411 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 64.449     ;
; -63.411 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[13] ; clock               ; clock       ; 1.000        ; 0.001      ; 64.448     ;
; -63.265 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 64.302     ;
; -63.086 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 64.122     ;
; -63.085 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 64.121     ;
; -62.891 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 63.929     ;
; -62.750 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 63.792     ;
; -62.748 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 63.790     ;
; -62.589 ; registrador:regA|data_out[1] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 63.631     ;
; -62.558 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 63.599     ;
; -62.557 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 63.598     ;
; -62.354 ; registrador:regA|data_out[0] ; registrador:regA|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 63.392     ;
; -62.342 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.139     ; 61.739     ;
; -62.342 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.139     ; 61.739     ;
; -62.043 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.145     ; 61.434     ;
; -62.042 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.144     ; 61.434     ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -4.762 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 4.317      ;
; -4.733 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 4.256      ;
; -4.715 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 4.319      ;
; -4.665 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 4.208      ;
; -4.644 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 4.263      ;
; -4.642 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 4.266      ;
; -4.578 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 4.142      ;
; -4.561 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 4.116      ;
; -4.532 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 4.055      ;
; -4.514 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 4.118      ;
; -4.487 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 4.018      ;
; -4.478 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.010      ; 4.042      ;
; -4.464 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 4.019      ;
; -4.464 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 4.007      ;
; -4.451 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.007     ; 3.994      ;
; -4.448 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 4.033      ;
; -4.443 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 4.062      ;
; -4.441 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 4.065      ;
; -4.435 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 3.958      ;
; -4.424 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.158      ; 3.995      ;
; -4.418 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.101     ; 3.993      ;
; -4.417 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 4.021      ;
; -4.413 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.113     ; 3.938      ;
; -4.403 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 4.025      ;
; -4.388 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.102     ; 3.962      ;
; -4.377 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 3.941      ;
; -4.367 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.910      ;
; -4.365 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.950      ;
; -4.354 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.112     ; 3.885      ;
; -4.346 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.965      ;
; -4.344 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.968      ;
; -4.334 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.876      ;
; -4.333 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.056      ; 3.940      ;
; -4.286 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 3.817      ;
; -4.280 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 3.844      ;
; -4.277 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.010      ; 3.841      ;
; -4.223 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.158      ; 3.794      ;
; -4.217 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.101     ; 3.792      ;
; -4.212 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.113     ; 3.737      ;
; -4.202 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.824      ;
; -4.189 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 3.720      ;
; -4.187 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.102     ; 3.761      ;
; -4.183 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.107      ; 3.694      ;
; -4.180 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.010      ; 3.744      ;
; -4.176 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.001     ; 3.695      ;
; -4.162 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.002     ; 3.714      ;
; -4.154 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 3.709      ;
; -4.150 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.735      ;
; -4.137 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.055      ; 3.710      ;
; -4.133 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.675      ;
; -4.131 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.673      ;
; -4.126 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.158      ; 3.697      ;
; -4.125 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 3.648      ;
; -4.120 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.101     ; 3.695      ;
; -4.115 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.113     ; 3.640      ;
; -4.110 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.056      ; 3.722      ;
; -4.107 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 3.711      ;
; -4.105 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.727      ;
; -4.092 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.055      ; 3.702      ;
; -4.090 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.102     ; 3.664      ;
; -4.082 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.146      ; 3.641      ;
; -4.069 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.125     ; 3.582      ;
; -4.057 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.600      ;
; -4.038 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.171      ; 3.630      ;
; -4.036 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.655      ;
; -4.034 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.658      ;
; -4.025 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.114     ; 3.587      ;
; -4.023 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.112     ; 3.553      ;
; -3.996 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.113     ; 3.559      ;
; -3.970 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 3.534      ;
; -3.949 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 3.504      ;
; -3.938 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 3.461      ;
; -3.936 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.119     ; 3.488      ;
; -3.907 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.005      ; 3.462      ;
; -3.899 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.521      ;
; -3.896 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.119      ; 3.419      ;
; -3.879 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 3.410      ;
; -3.870 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.010      ; 3.434      ;
; -3.864 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.488      ;
; -3.852 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.395      ;
; -3.847 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 3.451      ;
; -3.840 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.425      ;
; -3.831 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.450      ;
; -3.831 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.455      ;
; -3.819 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.362      ;
; -3.816 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.158      ; 3.387      ;
; -3.810 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.101     ; 3.385      ;
; -3.806 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.183      ; 3.410      ;
; -3.805 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.113     ; 3.330      ;
; -3.801 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.068      ; 3.420      ;
; -3.795 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.417      ;
; -3.788 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.158      ; 3.359      ;
; -3.780 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.102     ; 3.354      ;
; -3.743 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 3.307      ;
; -3.737 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.107     ; 3.301      ;
; -3.726 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.100     ; 3.268      ;
; -3.697 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 3.228      ;
; -3.682 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.010      ; 3.246      ;
; -3.674 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 3.205      ;
; -3.661 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.067      ; 3.283      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|g_out'                                                                                                          ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; 0.262 ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.201      ; 0.963      ;
; 0.265 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.201      ; 0.966      ;
; 0.267 ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 0.969      ;
; 0.268 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 0.970      ;
; 0.317 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.147      ; 0.964      ;
; 0.326 ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.142      ; 0.968      ;
; 0.328 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.146      ; 0.974      ;
; 0.562 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 1.101      ;
; 0.563 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.038      ; 1.101      ;
; 0.565 ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.295      ; 1.360      ;
; 0.573 ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.027      ; 1.100      ;
; 0.707 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.254      ; 1.461      ;
; 0.744 ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.295      ; 1.539      ;
; 0.776 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.317      ; 1.593      ;
; 0.820 ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.317      ; 1.637      ;
; 0.839 ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 1.541      ;
; 0.842 ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 1.544      ;
; 0.854 ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 1.557      ;
; 0.954 ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.024      ; 1.478      ;
; 0.956 ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.037      ; 1.493      ;
; 0.958 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 1.497      ;
; 0.964 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.038      ; 1.502      ;
; 0.971 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.201      ; 1.672      ;
; 0.974 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.037      ; 1.511      ;
; 0.975 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 1.677      ;
; 0.991 ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.142      ; 1.633      ;
; 1.022 ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.322      ; 1.844      ;
; 1.054 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.034      ; 1.588      ;
; 1.071 ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 1.774      ;
; 1.077 ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.260      ; 1.837      ;
; 1.105 ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.028      ; 1.633      ;
; 1.152 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.024      ; 1.676      ;
; 1.191 ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.152      ; 1.843      ;
; 1.192 ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.140      ; 1.832      ;
; 1.208 ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.151      ; 1.859      ;
; 1.216 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.145      ; 1.861      ;
; 1.232 ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 1.934      ;
; 1.236 ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 1.938      ;
; 1.253 ; registrador:reg4|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 1.956      ;
; 1.273 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.255      ; 2.028      ;
; 1.281 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.295      ; 2.076      ;
; 1.289 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.201      ; 1.990      ;
; 1.300 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.254      ; 2.054      ;
; 1.409 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.034      ; 1.943      ;
; 1.448 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.146      ; 2.094      ;
; 1.448 ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.295      ; 2.243      ;
; 1.462 ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 2.165      ;
; 1.496 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.034      ; 2.030      ;
; 1.511 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.202      ; 2.213      ;
; 1.519 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 2.222      ;
; 1.544 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.035      ; 2.079      ;
; 1.551 ; registrador:reg5|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 2.090      ;
; 1.553 ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.037      ; 2.090      ;
; 1.572 ; registrador:reg5|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.038      ; 2.110      ;
; 1.584 ; registrador:reg4|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.140      ; 2.224      ;
; 1.588 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.024      ; 2.112      ;
; 1.593 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.201      ; 2.294      ;
; 1.602 ; registrador:reg4|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.298      ; 2.400      ;
; 1.621 ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.145      ; 2.266      ;
; 1.623 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.317      ; 2.440      ;
; 1.700 ; registrador:reg5|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.204      ; 2.404      ;
; 1.713 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.296      ; 2.509      ;
; 1.741 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.033      ; 2.274      ;
; 1.747 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.034      ; 2.281      ;
; 1.773 ; registrador:reg4|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.028      ; 2.301      ;
; 1.788 ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.143      ; 2.431      ;
; 1.813 ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.040      ; 2.353      ;
; 1.822 ; registrador:reg4|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.027      ; 2.349      ;
; 1.828 ; registrador:reg4|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.038      ; 2.366      ;
; 1.841 ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.040      ; 2.381      ;
; 1.855 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.146      ; 2.501      ;
; 1.859 ; registrador:reg4|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 2.398      ;
; 1.859 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.260      ; 2.619      ;
; 1.862 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.025      ; 2.387      ;
; 1.908 ; registrador:reg4|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.323      ; 2.731      ;
; 1.997 ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.298      ; 2.795      ;
; 2.014 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.203      ; 2.717      ;
; 2.024 ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 2.563      ;
; 2.077 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.152      ; 2.729      ;
; 2.094 ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.151      ; 2.745      ;
; 2.100 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.151      ; 2.751      ;
; 2.104 ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.323      ; 2.927      ;
; 2.110 ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.150      ; 2.760      ;
; 2.118 ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.207      ; 2.825      ;
; 2.135 ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.027      ; 2.662      ;
; 2.212 ; registrador:reg2|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.027      ; 2.739      ;
; 2.217 ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.259      ; 2.976      ;
; 2.226 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.038      ; 2.764      ;
; 2.228 ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.208      ; 2.936      ;
; 2.234 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.028      ; 2.762      ;
; 2.250 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.039      ; 2.789      ;
; 2.289 ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.033      ; 2.822      ;
; 2.299 ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.208      ; 3.007      ;
; 2.300 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.323      ; 3.123      ;
; 2.334 ; registrador:reg5|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.145      ; 2.979      ;
; 2.336 ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.040      ; 2.876      ;
; 2.338 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.208      ; 3.046      ;
; 2.346 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.209      ; 3.055      ;
; 2.360 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.034      ; 2.894      ;
; 2.384 ; registrador:reg5|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.204      ; 3.088      ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                               ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_counter[0]         ; clock_counter[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clock_counter[1]         ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.788 ; clock_counter[0]         ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.868 ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.134      ;
; 0.978 ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.244      ;
; 0.981 ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 1.017 ; clock_counter[1]         ; registrador:reg1|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.284      ;
; 1.043 ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 1.145      ; 2.454      ;
; 1.046 ; clock_counter[1]         ; registrador:reg0|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.311      ;
; 1.066 ; controle:ctrl|done       ; clock_counter[0]              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.329      ;
; 1.067 ; controle:ctrl|done       ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.330      ;
; 1.102 ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.368      ;
; 1.124 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.389      ;
; 1.128 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.393      ;
; 1.128 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.393      ;
; 1.128 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.393      ;
; 1.188 ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.204 ; controle:ctrl|done       ; controle:ctrl|a_in            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.470      ;
; 1.207 ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 1.145      ; 2.618      ;
; 1.233 ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.263 ; clock_counter[1]         ; registrador:reg0|data_out[12] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.530      ;
; 1.328 ; controle:ctrl|Tstate.000 ; controle:ctrl|a_in            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.594      ;
; 1.360 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.625      ;
; 1.360 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[10] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.625      ;
; 1.360 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.625      ;
; 1.360 ; controle:ctrl|add_sub    ; registrador:reg1|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.627      ;
; 1.362 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.626      ;
; 1.362 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.626      ;
; 1.362 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.626      ;
; 1.367 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[5]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.628      ;
; 1.367 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[6]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.628      ;
; 1.369 ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.634      ;
; 1.369 ; controle:ctrl|r6_in      ; registrador:reg6|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.634      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[2]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[4]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.386 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[13] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.648      ;
; 1.390 ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 1.145      ; 2.801      ;
; 1.400 ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[2]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[4]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[10] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.401 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[13] ; clock        ; clock       ; 0.000        ; -0.004     ; 1.663      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[12] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[15] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.682      ;
; 1.414 ; clock_counter[1]         ; registrador:reg0|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.681      ;
; 1.443 ; clock_counter[1]         ; registrador:reg3|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.708      ;
; 1.448 ; controle:ctrl|Tstate.T2  ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.714      ;
; 1.454 ; clock_counter[1]         ; registrador:reg0|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.719      ;
; 1.455 ; clock_counter[1]         ; registrador:reg3|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.720      ;
; 1.482 ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.748      ;
; 1.495 ; controle:ctrl|done       ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.761      ;
; 1.508 ; controle:ctrl|Tstate.000 ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.774      ;
; 1.562 ; clock_counter[1]         ; registrador:regA|data_out[10] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.825      ;
; 1.562 ; clock_counter[1]         ; registrador:regA|data_out[13] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.825      ;
; 1.574 ; clock_counter[1]         ; registrador:reg0|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.842      ;
; 1.575 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.839      ;
; 1.578 ; clock_counter[1]         ; registrador:reg1|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.846      ;
; 1.584 ; controle:ctrl|done       ; controle:ctrl|add_sub         ; clock        ; clock       ; 0.000        ; -0.003     ; 1.847      ;
; 1.612 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.880      ;
; 1.612 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.880      ;
; 1.612 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.880      ;
; 1.612 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.880      ;
; 1.612 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[13] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.880      ;
; 1.620 ; clock_counter[1]         ; registrador:reg5|data_out[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.885      ;
; 1.626 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.894      ;
; 1.626 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.894      ;
; 1.626 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.894      ;
; 1.626 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.626 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.626 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.894      ;
; 1.626 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[12] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.626 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[13] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.894      ;
; 1.626 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[14] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.626 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.893      ;
; 1.627 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[8]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.895      ;
; 1.627 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[11] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.895      ;
; 1.629 ; clock_counter[1]         ; registrador:reg3|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.897      ;
; 1.639 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.639 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.639 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.905      ;
; 1.640 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.907      ;
; 1.640 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.907      ;
; 1.640 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[8]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.907      ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 5.662 ; 5.662 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.538 ; 5.538 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.149 ; 6.149 ; Rise       ; clock           ;
; resetn    ; clock      ; 1.865 ; 1.865 ; Rise       ; clock           ;
; run       ; clock      ; 5.447 ; 5.447 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -3.257 ; -3.257 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -2.973 ; -2.973 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -2.121 ; -2.121 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -3.043 ; -3.043 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -2.869 ; -2.869 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -3.523 ; -3.523 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -3.133 ; -3.133 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -3.763 ; -3.763 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -3.127 ; -3.127 ; Rise       ; clock           ;
; resetn    ; clock      ; 0.044  ; 0.044  ; Rise       ; clock           ;
; run       ; clock      ; -2.105 ; -2.105 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 77.703 ; 77.703 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 9.770  ; 9.770  ; Rise       ; clock               ;
;  q[1]     ; clock               ; 14.983 ; 14.983 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 19.595 ; 19.595 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 26.074 ; 26.074 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 30.673 ; 30.673 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 34.056 ; 34.056 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 39.037 ; 39.037 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 44.534 ; 44.534 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 49.443 ; 49.443 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 54.105 ; 54.105 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 58.493 ; 58.493 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 61.949 ; 61.949 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 66.553 ; 66.553 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 69.541 ; 69.541 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 73.261 ; 73.261 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 77.703 ; 77.703 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 75.833 ; 75.833 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.900  ; 7.900  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 13.113 ; 13.113 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 17.725 ; 17.725 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 24.204 ; 24.204 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 28.803 ; 28.803 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 32.186 ; 32.186 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 37.167 ; 37.167 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 42.664 ; 42.664 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 47.573 ; 47.573 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 52.235 ; 52.235 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 56.623 ; 56.623 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 60.079 ; 60.079 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 64.683 ; 64.683 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 67.671 ; 67.671 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 71.391 ; 71.391 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 75.833 ; 75.833 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; clock               ; 7.309 ; 7.309 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 7.438 ; 7.438 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 7.677 ; 7.677 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 7.309 ; 7.309 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 7.937 ; 7.937 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 8.058 ; 8.058 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 7.963 ; 7.963 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 8.014 ; 8.014 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 7.712 ; 7.712 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 8.146 ; 8.146 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 7.806 ; 7.806 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 8.439 ; 8.439 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 7.382 ; 7.382 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 8.401 ; 8.401 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 7.979 ; 7.979 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 7.405 ; 7.405 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 7.539 ; 7.539 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 7.535 ; 7.535 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.900 ; 7.900 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 8.291 ; 8.291 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 7.535 ; 7.535 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 8.437 ; 8.437 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 8.115 ; 8.115 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 8.156 ; 8.156 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 7.962 ; 7.962 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 7.594 ; 7.594 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 8.703 ; 8.703 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 8.191 ; 8.191 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 9.138 ; 9.138 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 8.708 ; 8.708 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 9.120 ; 9.120 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 7.987 ; 7.987 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 7.902 ; 7.902 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 9.337 ; 9.337 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+---------------------+---------+---------------+
; Clock               ; Slack   ; End Point TNS ;
+---------------------+---------+---------------+
; clock               ; -30.614 ; -2129.210     ;
; controle:ctrl|g_out ; -1.869  ; -27.914       ;
+---------------------+---------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; clock               ; 0.215 ; 0.000         ;
; controle:ctrl|g_out ; 0.553 ; 0.000         ;
+---------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -152.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                           ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -30.614 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 31.647     ;
; -30.594 ; registrador:regA|data_out[0] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 31.626     ;
; -30.499 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 31.532     ;
; -30.471 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 31.509     ;
; -30.460 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 31.498     ;
; -30.459 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 31.497     ;
; -30.173 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 31.211     ;
; -30.154 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 30.289     ;
; -30.134 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.398     ; 30.268     ;
; -30.039 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 30.174     ;
; -30.011 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 30.151     ;
; -30.008 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 31.046     ;
; -30.000 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 30.140     ;
; -29.999 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 30.139     ;
; -29.865 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 30.893     ;
; -29.845 ; controle:ctrl|add_sub        ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.872     ;
; -29.830 ; clock_counter[1]             ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 30.858     ;
; -29.810 ; clock_counter[1]             ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; -0.005     ; 30.837     ;
; -29.750 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 30.778     ;
; -29.722 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.755     ;
; -29.715 ; clock_counter[1]             ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; -0.004     ; 30.743     ;
; -29.713 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 29.853     ;
; -29.711 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.744     ;
; -29.710 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.743     ;
; -29.687 ; clock_counter[1]             ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.720     ;
; -29.676 ; clock_counter[1]             ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.709     ;
; -29.675 ; clock_counter[1]             ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.708     ;
; -29.548 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 29.688     ;
; -29.424 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.457     ;
; -29.389 ; clock_counter[1]             ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.422     ;
; -29.259 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.292     ;
; -29.224 ; clock_counter[1]             ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 30.257     ;
; -28.798 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 29.831     ;
; -28.788 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 29.821     ;
; -28.778 ; registrador:regA|data_out[1] ; registrador:regA|data_out[15] ; clock               ; clock       ; 1.000        ; 0.000      ; 29.810     ;
; -28.716 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 29.749     ;
; -28.713 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 29.746     ;
; -28.683 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[15] ; clock               ; clock       ; 1.000        ; 0.001      ; 29.716     ;
; -28.655 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.693     ;
; -28.644 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.682     ;
; -28.643 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.681     ;
; -28.551 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.589     ;
; -28.550 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.588     ;
; -28.467 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 29.504     ;
; -28.466 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 29.503     ;
; -28.454 ; registrador:regA|data_out[0] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.004      ; 29.490     ;
; -28.357 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.395     ;
; -28.328 ; mux:mux_inst|buswires[0]     ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 28.463     ;
; -28.256 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 28.391     ;
; -28.253 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 28.388     ;
; -28.192 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[15] ; clock               ; clock       ; 1.000        ; 0.006      ; 29.230     ;
; -28.091 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 28.231     ;
; -28.090 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.392     ; 28.230     ;
; -28.061 ; mux:mux_inst|buswires[1]     ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.474     ; 28.119     ;
; -28.041 ; mux:mux_inst|buswires[1]     ; registrador:regA|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.475     ; 28.098     ;
; -28.039 ; controle:ctrl|add_sub        ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 29.067     ;
; -28.007 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.393     ; 28.146     ;
; -28.006 ; mux:mux_inst|buswires[0]     ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.393     ; 28.145     ;
; -28.004 ; clock_counter[1]             ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 29.032     ;
; -27.994 ; mux:mux_inst|buswires[0]     ; registrador:regA|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.394     ; 28.132     ;
; -27.967 ; controle:ctrl|add_sub        ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 28.995     ;
; -27.964 ; controle:ctrl|add_sub        ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 28.992     ;
; -27.946 ; mux:mux_inst|buswires[1]     ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.474     ; 28.004     ;
; -27.932 ; clock_counter[1]             ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 28.960     ;
; -27.929 ; clock_counter[1]             ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; -0.004     ; 28.957     ;
; -27.918 ; mux:mux_inst|buswires[1]     ; registrador:reg3|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.469     ; 27.981     ;
; -27.907 ; mux:mux_inst|buswires[1]     ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.469     ; 27.970     ;
; -27.906 ; mux:mux_inst|buswires[1]     ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.469     ; 27.969     ;
; -27.802 ; controle:ctrl|add_sub        ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.835     ;
; -27.801 ; controle:ctrl|add_sub        ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.834     ;
; -27.767 ; clock_counter[1]             ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.800     ;
; -27.766 ; clock_counter[1]             ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.799     ;
; -27.718 ; controle:ctrl|add_sub        ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 28.750     ;
; -27.717 ; controle:ctrl|add_sub        ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 28.749     ;
; -27.705 ; controle:ctrl|add_sub        ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.001     ; 28.736     ;
; -27.683 ; clock_counter[1]             ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 28.715     ;
; -27.682 ; clock_counter[1]             ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.000      ; 28.714     ;
; -27.670 ; clock_counter[1]             ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; -0.001     ; 28.701     ;
; -27.620 ; mux:mux_inst|buswires[1]     ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.469     ; 27.683     ;
; -27.455 ; mux:mux_inst|buswires[1]     ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.469     ; 27.518     ;
; -27.138 ; registrador:regA|data_out[0] ; registrador:reg1|data_out[13] ; clock               ; clock       ; 1.000        ; 0.007      ; 28.177     ;
; -27.138 ; registrador:regA|data_out[0] ; registrador:reg0|data_out[13] ; clock               ; clock       ; 1.000        ; 0.007      ; 28.177     ;
; -27.014 ; registrador:regA|data_out[0] ; registrador:reg2|data_out[13] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.047     ;
; -27.012 ; registrador:regA|data_out[0] ; registrador:reg6|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 28.046     ;
; -27.012 ; registrador:regA|data_out[0] ; registrador:reg3|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 28.046     ;
; -27.011 ; registrador:regA|data_out[0] ; registrador:reg4|data_out[13] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.044     ;
; -26.972 ; registrador:regA|data_out[1] ; registrador:reg5|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 28.005     ;
; -26.900 ; registrador:regA|data_out[1] ; registrador:reg2|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 27.933     ;
; -26.897 ; registrador:regA|data_out[1] ; registrador:reg6|data_out[14] ; clock               ; clock       ; 1.000        ; 0.001      ; 27.930     ;
; -26.749 ; registrador:regA|data_out[0] ; registrador:reg5|data_out[13] ; clock               ; clock       ; 1.000        ; 0.002      ; 27.783     ;
; -26.735 ; registrador:regA|data_out[1] ; registrador:reg0|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 27.773     ;
; -26.734 ; registrador:regA|data_out[1] ; registrador:reg1|data_out[14] ; clock               ; clock       ; 1.000        ; 0.006      ; 27.772     ;
; -26.678 ; mux:mux_inst|buswires[0]     ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.391     ; 26.819     ;
; -26.678 ; mux:mux_inst|buswires[0]     ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.391     ; 26.819     ;
; -26.651 ; registrador:regA|data_out[1] ; registrador:reg3|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 27.688     ;
; -26.650 ; registrador:regA|data_out[1] ; registrador:reg4|data_out[14] ; clock               ; clock       ; 1.000        ; 0.005      ; 27.687     ;
; -26.638 ; registrador:regA|data_out[1] ; registrador:regA|data_out[14] ; clock               ; clock       ; 1.000        ; 0.004      ; 27.674     ;
; -26.554 ; mux:mux_inst|buswires[0]     ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.397     ; 26.689     ;
; -26.552 ; mux:mux_inst|buswires[0]     ; registrador:reg6|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.396     ; 26.688     ;
; -26.552 ; mux:mux_inst|buswires[0]     ; registrador:reg3|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.396     ; 26.688     ;
+---------+------------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -1.869 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.956      ;
; -1.836 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.914      ;
; -1.822 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.932      ;
; -1.798 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.890      ;
; -1.798 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.930      ;
; -1.791 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.926      ;
; -1.785 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.872      ;
; -1.754 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.852      ;
; -1.752 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.830      ;
; -1.747 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.030     ; 1.823      ;
; -1.738 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.848      ;
; -1.733 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.826      ;
; -1.729 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.812      ;
; -1.726 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.813      ;
; -1.714 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.806      ;
; -1.714 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.846      ;
; -1.708 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.828      ;
; -1.707 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.842      ;
; -1.701 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.058      ; 1.789      ;
; -1.693 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.771      ;
; -1.692 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.825      ;
; -1.683 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.784      ;
; -1.679 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.789      ;
; -1.676 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.063     ; 1.758      ;
; -1.676 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.065     ; 1.757      ;
; -1.676 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.012      ; 1.797      ;
; -1.673 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.057     ; 1.772      ;
; -1.670 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.768      ;
; -1.666 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.798      ;
; -1.655 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.747      ;
; -1.651 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.743      ;
; -1.650 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.770      ;
; -1.649 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.742      ;
; -1.648 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.783      ;
; -1.645 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.728      ;
; -1.617 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.058      ; 1.705      ;
; -1.616 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.714      ;
; -1.613 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.038      ; 1.680      ;
; -1.611 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.698      ;
; -1.611 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.026     ; 1.693      ;
; -1.608 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.741      ;
; -1.607 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.025     ; 1.679      ;
; -1.599 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.700      ;
; -1.593 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.686      ;
; -1.592 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.063     ; 1.674      ;
; -1.589 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.057     ; 1.688      ;
; -1.586 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.669      ;
; -1.586 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 1.695      ;
; -1.578 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.656      ;
; -1.578 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.012      ; 1.702      ;
; -1.570 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.011      ; 1.692      ;
; -1.570 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.047      ; 1.647      ;
; -1.567 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.659      ;
; -1.565 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.685      ;
; -1.564 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.674      ;
; -1.558 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.058      ; 1.646      ;
; -1.556 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.064      ; 1.655      ;
; -1.550 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.642      ;
; -1.549 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.682      ;
; -1.547 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.074     ; 1.618      ;
; -1.540 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.632      ;
; -1.540 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.672      ;
; -1.540 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.641      ;
; -1.533 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.668      ;
; -1.533 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.063     ; 1.615      ;
; -1.532 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.068     ; 1.620      ;
; -1.530 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.057     ; 1.629      ;
; -1.529 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.067     ; 1.610      ;
; -1.522 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.067     ; 1.612      ;
; -1.520 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.069     ; 1.607      ;
; -1.517 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.604      ;
; -1.496 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.594      ;
; -1.477 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.555      ;
; -1.475 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.568      ;
; -1.471 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.019     ; 1.558      ;
; -1.471 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.554      ;
; -1.467 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.049      ; 1.545      ;
; -1.452 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.585      ;
; -1.450 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.570      ;
; -1.446 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.538      ;
; -1.446 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.578      ;
; -1.443 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.578      ;
; -1.443 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.058      ; 1.531      ;
; -1.441 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.576      ;
; -1.435 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.545      ;
; -1.434 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.567      ;
; -1.426 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.075      ; 1.536      ;
; -1.425 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.526      ;
; -1.420 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.058      ; 1.508      ;
; -1.418 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.063     ; 1.500      ;
; -1.416 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.054     ; 1.508      ;
; -1.415 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.057     ; 1.514      ;
; -1.407 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.023      ; 1.539      ;
; -1.393 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.056     ; 1.485      ;
; -1.392 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.490      ;
; -1.383 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.058     ; 1.481      ;
; -1.381 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.474      ;
; -1.377 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.460      ;
; -1.370 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.015     ; 1.463      ;
; -1.368 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; -0.014     ; 1.451      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                               ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clock_counter[0]         ; clock_counter[0]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clock_counter[1]         ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; clock_counter[0]         ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.387 ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.435 ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.587      ;
; 0.453 ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.605      ;
; 0.466 ; clock_counter[1]         ; registrador:reg1|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.619      ;
; 0.478 ; clock_counter[1]         ; registrador:reg0|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.629      ;
; 0.496 ; controle:ctrl|done       ; clock_counter[0]              ; clock        ; clock       ; 0.000        ; -0.003     ; 0.645      ;
; 0.496 ; controle:ctrl|done       ; clock_counter[1]              ; clock        ; clock       ; 0.000        ; -0.003     ; 0.645      ;
; 0.515 ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.523 ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.675      ;
; 0.527 ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 0.420      ; 1.099      ;
; 0.546 ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.556 ; controle:ctrl|done       ; controle:ctrl|a_in            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.583 ; clock_counter[1]         ; registrador:reg0|data_out[12] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.736      ;
; 0.594 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.745      ;
; 0.598 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.749      ;
; 0.607 ; controle:ctrl|add_sub    ; registrador:reg1|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.760      ;
; 0.612 ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 0.420      ; 1.184      ;
; 0.615 ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.767      ;
; 0.631 ; clock_counter[1]         ; registrador:reg0|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.784      ;
; 0.636 ; controle:ctrl|Tstate.000 ; controle:ctrl|a_in            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.642 ; clock_counter[1]         ; registrador:reg3|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.793      ;
; 0.658 ; controle:ctrl|Tstate.T2  ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.668 ; clock_counter[1]         ; registrador:reg0|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.819      ;
; 0.670 ; clock_counter[1]         ; registrador:reg3|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.821      ;
; 0.678 ; controle:ctrl|done       ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; controle:ctrl|Tstate.000 ; controle:ctrl|done            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.833      ;
; 0.703 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.854      ;
; 0.703 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[10] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.854      ;
; 0.703 ; controle:ctrl|r5_in      ; registrador:reg5|data_out[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.854      ;
; 0.707 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.858      ;
; 0.707 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.858      ;
; 0.707 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.858      ;
; 0.708 ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.708 ; controle:ctrl|r6_in      ; registrador:reg6|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.859      ;
; 0.709 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[5]  ; clock        ; clock       ; 0.000        ; -0.005     ; 0.856      ;
; 0.709 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[6]  ; clock        ; clock       ; 0.000        ; -0.005     ; 0.856      ;
; 0.711 ; clock_counter[1]         ; registrador:regA|data_out[10] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.860      ;
; 0.711 ; clock_counter[1]         ; registrador:regA|data_out[13] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.860      ;
; 0.712 ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock        ; clock       ; 0.000        ; 0.420      ; 1.284      ;
; 0.716 ; clock_counter[1]         ; registrador:reg0|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.870      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[2]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[4]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.718 ; controle:ctrl|r4_in      ; registrador:reg4|data_out[13] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.866      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[2]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[4]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[7]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[9]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[10] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.719 ; controle:ctrl|r2_in      ; registrador:reg2|data_out[13] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.867      ;
; 0.721 ; clock_counter[1]         ; registrador:reg1|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.875      ;
; 0.722 ; clock_counter[1]         ; registrador:reg3|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.875      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[8]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[10] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[11] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[12] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.726 ; controle:ctrl|r3_in      ; registrador:reg3|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.879      ;
; 0.732 ; controle:ctrl|done       ; controle:ctrl|add_sub         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.881      ;
; 0.733 ; clock_counter[1]         ; registrador:reg5|data_out[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.884      ;
; 0.754 ; clock_counter[1]         ; registrador:reg3|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.905      ;
; 0.754 ; clock_counter[1]         ; registrador:reg0|data_out[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.905      ;
; 0.769 ; clock_counter[1]         ; registrador:regA|data_out[14] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.920      ;
; 0.772 ; controle:ctrl|add_sub    ; registrador:reg0|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.925      ;
; 0.773 ; clock_counter[1]         ; registrador:reg1|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.923      ;
; 0.781 ; clock_counter[1]         ; registrador:reg4|data_out[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; clock_counter[1]         ; registrador:reg3|data_out[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.799 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[1]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.949      ;
; 0.807 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.961      ;
; 0.807 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.961      ;
; 0.807 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[4]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.961      ;
; 0.807 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.961      ;
; 0.807 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[13] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.961      ;
; 0.817 ; clock_counter[1]         ; registrador:reg1|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.971      ;
; 0.817 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[5]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[12] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[14] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.970      ;
; 0.817 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[15] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.970      ;
; 0.818 ; clock_counter[1]         ; registrador:reg0|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.972      ;
; 0.818 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[8]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.971      ;
; 0.818 ; controle:ctrl|r0_in      ; registrador:reg0|data_out[11] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.971      ;
; 0.819 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[2]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.973      ;
; 0.819 ; controle:ctrl|r1_in      ; registrador:reg1|data_out[3]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.973      ;
+-------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|g_out'                                                                                                          ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; 0.553 ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.486      ;
; 0.555 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.488      ;
; 0.555 ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.489      ;
; 0.556 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.490      ;
; 0.589 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.398      ; 0.487      ;
; 0.596 ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.394      ; 0.490      ;
; 0.597 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.397      ; 0.494      ;
; 0.654 ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.471      ; 0.625      ;
; 0.686 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.545      ;
; 0.687 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.546      ;
; 0.691 ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 0.544      ;
; 0.743 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.486      ; 0.729      ;
; 0.743 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.460      ; 0.703      ;
; 0.759 ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.471      ; 0.730      ;
; 0.787 ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.485      ; 0.772      ;
; 0.798 ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.731      ;
; 0.799 ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.732      ;
; 0.805 ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.739      ;
; 0.833 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.358      ; 0.691      ;
; 0.849 ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.350      ; 0.699      ;
; 0.850 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.783      ;
; 0.850 ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.358      ; 0.708      ;
; 0.852 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.786      ;
; 0.852 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.711      ;
; 0.855 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.714      ;
; 0.875 ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.394      ; 0.769      ;
; 0.883 ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.490      ; 0.873      ;
; 0.898 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.356      ; 0.754      ;
; 0.899 ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.833      ;
; 0.903 ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.465      ; 0.868      ;
; 0.912 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.350      ; 0.762      ;
; 0.923 ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 0.776      ;
; 0.954 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.461      ; 0.915      ;
; 0.960 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.432      ; 0.892      ;
; 0.963 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.471      ; 0.934      ;
; 0.963 ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.896      ;
; 0.964 ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.897      ;
; 0.969 ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.402      ; 0.871      ;
; 0.970 ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.392      ; 0.862      ;
; 0.972 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.396      ; 0.868      ;
; 0.972 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.460      ; 0.932      ;
; 0.974 ; registrador:reg4|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.908      ;
; 0.980 ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.401      ; 0.881      ;
; 1.020 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.357      ; 0.877      ;
; 1.053 ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.471      ; 1.024      ;
; 1.055 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.356      ; 0.911      ;
; 1.059 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.992      ;
; 1.062 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.996      ;
; 1.062 ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 0.996      ;
; 1.072 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.397      ; 0.969      ;
; 1.087 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.432      ; 1.019      ;
; 1.092 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.350      ; 0.942      ;
; 1.107 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.485      ; 1.092      ;
; 1.107 ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.358      ; 0.965      ;
; 1.107 ; registrador:reg5|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.966      ;
; 1.118 ; registrador:reg5|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 0.977      ;
; 1.120 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.356      ; 0.976      ;
; 1.120 ; registrador:reg0|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.396      ; 1.016      ;
; 1.125 ; registrador:reg4|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.474      ; 1.099      ;
; 1.133 ; registrador:reg4|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.392      ; 1.025      ;
; 1.143 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.472      ; 1.115      ;
; 1.165 ; registrador:reg5|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.435      ; 1.100      ;
; 1.195 ; registrador:reg1|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.394      ; 1.089      ;
; 1.201 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.354      ; 1.055      ;
; 1.204 ; registrador:reg4|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 1.057      ;
; 1.207 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.354      ; 1.061      ;
; 1.209 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.350      ; 1.059      ;
; 1.216 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.397      ; 1.113      ;
; 1.220 ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.360      ; 1.080      ;
; 1.222 ; registrador:reg4|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 1.075      ;
; 1.223 ; registrador:reg4|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 1.082      ;
; 1.228 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.465      ; 1.193      ;
; 1.235 ; registrador:reg4|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.360      ; 1.095      ;
; 1.235 ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.362      ; 1.097      ;
; 1.256 ; registrador:reg4|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.491      ; 1.247      ;
; 1.280 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.434      ; 1.214      ;
; 1.289 ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.361      ; 1.150      ;
; 1.292 ; registrador:reg2|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.474      ; 1.266      ;
; 1.344 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.402      ; 1.246      ;
; 1.347 ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.491      ; 1.338      ;
; 1.350 ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.438      ; 1.288      ;
; 1.352 ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.402      ; 1.254      ;
; 1.354 ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 1.207      ;
; 1.360 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.401      ; 1.261      ;
; 1.362 ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.401      ; 1.263      ;
; 1.378 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 1.231      ;
; 1.385 ; registrador:reg2|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.353      ; 1.238      ;
; 1.391 ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.465      ; 1.356      ;
; 1.391 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.359      ; 1.250      ;
; 1.398 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.360      ; 1.258      ;
; 1.402 ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.341      ;
; 1.419 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.491      ; 1.410      ;
; 1.433 ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.358      ; 1.291      ;
; 1.438 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.354      ; 1.292      ;
; 1.443 ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.382      ;
; 1.445 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.438      ; 1.383      ;
; 1.446 ; registrador:reg5|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.435      ; 1.381      ;
; 1.446 ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.362      ; 1.308      ;
; 1.451 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.390      ;
; 1.454 ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.356      ; 1.310      ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; clock_counter[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|a_in            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|add_sub         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|dataa         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 3.216 ; 3.216 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 2.904 ; 2.904 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 2.294 ; 2.294 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 2.354 ; 2.354 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 2.449 ; 2.449 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 2.365 ; 2.365 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 2.691 ; 2.691 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 2.843 ; 2.843 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 3.216 ; 3.216 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 3.115 ; 3.115 ; Rise       ; clock           ;
; resetn    ; clock      ; 0.721 ; 0.721 ; Rise       ; clock           ;
; run       ; clock      ; 2.760 ; 2.760 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.348 ; -1.348 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.700 ; -1.700 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.348 ; -1.348 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.754 ; -1.754 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.676 ; -1.676 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -2.004 ; -2.004 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -1.753 ; -1.753 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.992 ; -1.992 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
; resetn    ; clock      ; 0.061  ; 0.061  ; Rise       ; clock           ;
; run       ; clock      ; -1.325 ; -1.325 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 34.594 ; 34.594 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 5.119  ; 5.119  ; Rise       ; clock               ;
;  q[1]     ; clock               ; 7.401  ; 7.401  ; Rise       ; clock               ;
;  q[2]     ; clock               ; 9.393  ; 9.393  ; Rise       ; clock               ;
;  q[3]     ; clock               ; 12.246 ; 12.246 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 14.265 ; 14.265 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 15.693 ; 15.693 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 17.861 ; 17.861 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 20.269 ; 20.269 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 22.402 ; 22.402 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 24.416 ; 24.416 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 26.297 ; 26.297 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 27.766 ; 27.766 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 29.795 ; 29.795 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 31.037 ; 31.037 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 32.653 ; 32.653 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 34.594 ; 34.594 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 33.634 ; 33.634 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.159  ; 4.159  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 6.441  ; 6.441  ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 8.433  ; 8.433  ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 11.286 ; 11.286 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 13.305 ; 13.305 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 14.733 ; 14.733 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 16.901 ; 16.901 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 19.309 ; 19.309 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 21.442 ; 21.442 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 23.456 ; 23.456 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 25.337 ; 25.337 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 26.806 ; 26.806 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 28.835 ; 28.835 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 30.077 ; 30.077 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 31.693 ; 31.693 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 33.634 ; 33.634 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; clock               ; 4.044 ; 4.044 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 4.113 ; 4.113 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 4.226 ; 4.226 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 4.044 ; 4.044 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 4.348 ; 4.348 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 4.412 ; 4.412 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 4.355 ; 4.355 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 4.371 ; 4.371 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 4.240 ; 4.240 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 4.445 ; 4.445 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 4.292 ; 4.292 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 4.592 ; 4.592 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 4.068 ; 4.068 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 4.581 ; 4.581 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 4.369 ; 4.369 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 4.088 ; 4.088 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 4.172 ; 4.172 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 3.998 ; 3.998 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.159 ; 4.159 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.348 ; 4.348 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 3.998 ; 3.998 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.423 ; 4.423 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.286 ; 4.286 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.264 ; 4.264 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.200 ; 4.200 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.034 ; 4.034 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 4.539 ; 4.539 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.303 ; 4.303 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.745 ; 4.745 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 4.511 ; 4.511 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.726 ; 4.726 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 4.204 ; 4.204 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.143 ; 4.143 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 4.795 ; 4.795 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Clock                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -71.718   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock               ; -71.718   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  controle:ctrl|g_out ; -4.762    ; 0.262 ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS      ; -5140.847 ; 0.0   ; 0.0      ; 0.0     ; -152.38             ;
;  clock               ; -5068.315 ; 0.000 ; N/A      ; N/A     ; -152.380            ;
;  controle:ctrl|g_out ; -72.532   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 5.662 ; 5.662 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 4.316 ; 4.316 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 4.971 ; 4.971 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.538 ; 5.538 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.149 ; 6.149 ; Rise       ; clock           ;
; resetn    ; clock      ; 1.865 ; 1.865 ; Rise       ; clock           ;
; run       ; clock      ; 5.447 ; 5.447 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.348 ; -1.348 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.814 ; -1.814 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.700 ; -1.700 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.348 ; -1.348 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.754 ; -1.754 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.676 ; -1.676 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -2.004 ; -2.004 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -1.753 ; -1.753 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.992 ; -1.992 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
; resetn    ; clock      ; 0.061  ; 0.061  ; Rise       ; clock           ;
; run       ; clock      ; -1.325 ; -1.325 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; q[*]      ; clock               ; 77.703 ; 77.703 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 9.770  ; 9.770  ; Rise       ; clock               ;
;  q[1]     ; clock               ; 14.983 ; 14.983 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 19.595 ; 19.595 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 26.074 ; 26.074 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 30.673 ; 30.673 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 34.056 ; 34.056 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 39.037 ; 39.037 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 44.534 ; 44.534 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 49.443 ; 49.443 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 54.105 ; 54.105 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 58.493 ; 58.493 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 61.949 ; 61.949 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 66.553 ; 66.553 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 69.541 ; 69.541 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 73.261 ; 73.261 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 77.703 ; 77.703 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 75.833 ; 75.833 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.900  ; 7.900  ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 13.113 ; 13.113 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 17.725 ; 17.725 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 24.204 ; 24.204 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 28.803 ; 28.803 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 32.186 ; 32.186 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 37.167 ; 37.167 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 42.664 ; 42.664 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 47.573 ; 47.573 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 52.235 ; 52.235 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 56.623 ; 56.623 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 60.079 ; 60.079 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 64.683 ; 64.683 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 67.671 ; 67.671 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 71.391 ; 71.391 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 75.833 ; 75.833 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; clock               ; 4.044 ; 4.044 ; Rise       ; clock               ;
;  q[0]     ; clock               ; 4.113 ; 4.113 ; Rise       ; clock               ;
;  q[1]     ; clock               ; 4.226 ; 4.226 ; Rise       ; clock               ;
;  q[2]     ; clock               ; 4.044 ; 4.044 ; Rise       ; clock               ;
;  q[3]     ; clock               ; 4.348 ; 4.348 ; Rise       ; clock               ;
;  q[4]     ; clock               ; 4.412 ; 4.412 ; Rise       ; clock               ;
;  q[5]     ; clock               ; 4.355 ; 4.355 ; Rise       ; clock               ;
;  q[6]     ; clock               ; 4.371 ; 4.371 ; Rise       ; clock               ;
;  q[7]     ; clock               ; 4.240 ; 4.240 ; Rise       ; clock               ;
;  q[8]     ; clock               ; 4.445 ; 4.445 ; Rise       ; clock               ;
;  q[9]     ; clock               ; 4.292 ; 4.292 ; Rise       ; clock               ;
;  q[10]    ; clock               ; 4.592 ; 4.592 ; Rise       ; clock               ;
;  q[11]    ; clock               ; 4.068 ; 4.068 ; Rise       ; clock               ;
;  q[12]    ; clock               ; 4.581 ; 4.581 ; Rise       ; clock               ;
;  q[13]    ; clock               ; 4.369 ; 4.369 ; Rise       ; clock               ;
;  q[14]    ; clock               ; 4.088 ; 4.088 ; Rise       ; clock               ;
;  q[15]    ; clock               ; 4.172 ; 4.172 ; Rise       ; clock               ;
; q[*]      ; controle:ctrl|g_out ; 3.998 ; 3.998 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 4.159 ; 4.159 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.348 ; 4.348 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 3.998 ; 3.998 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.423 ; 4.423 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.286 ; 4.286 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.264 ; 4.264 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.200 ; 4.200 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.034 ; 4.034 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 4.539 ; 4.539 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.303 ; 4.303 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.745 ; 4.745 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 4.511 ; 4.511 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.726 ; 4.726 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 4.204 ; 4.204 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.143 ; 4.143 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 4.795 ; 4.795 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Transfers                                                                          ;
+---------------------+---------------------+------------+-----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths  ; RF Paths ; FF Paths ;
+---------------------+---------------------+------------+-----------+----------+----------+
; clock               ; clock               ; 1033121383 ; 0         ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 0          ; 172186880 ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0          ; 0         ; 544      ; 0        ;
+---------------------+---------------------+------------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Hold Transfers                                                                           ;
+---------------------+---------------------+------------+-----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths  ; RF Paths ; FF Paths ;
+---------------------+---------------------+------------+-----------+----------+----------+
; clock               ; clock               ; 1033121383 ; 0         ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 0          ; 172186880 ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0          ; 0         ; 544      ; 0        ;
+---------------------+---------------------+------------+-----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 151   ; 151  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 304   ; 304  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 20 14:17:28 2024
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name controle:ctrl|g_out controle:ctrl|g_out
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add1~30|datab"
    Warning (332126): Node "add_sub_inst|Add1~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~32|dataa"
    Warning (332126): Node "buswire_mux_inst|out[15]~32|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|dataa"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|combout"
    Warning (332126): Node "add_sub_inst|Add0~30|datab"
    Warning (332126): Node "add_sub_inst|Add0~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[15]~33|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~28|dataa"
    Warning (332126): Node "add_sub_inst|Add0~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|datad"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~29|datad"
    Warning (332126): Node "buswire_mux_inst|out[14]~29|combout"
    Warning (332126): Node "add_sub_inst|Add1~28|datab"
    Warning (332126): Node "add_sub_inst|Add1~28|combout"
    Warning (332126): Node "buswire_mux_inst|out[14]~28|datac"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~26|datab"
    Warning (332126): Node "add_sub_inst|Add0~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|datad"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~27|datad"
    Warning (332126): Node "buswire_mux_inst|out[13]~27|combout"
    Warning (332126): Node "add_sub_inst|Add1~26|dataa"
    Warning (332126): Node "add_sub_inst|Add1~26|combout"
    Warning (332126): Node "buswire_mux_inst|out[13]~26|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~24|dataa"
    Warning (332126): Node "add_sub_inst|Add0~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|dataa"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~25|datad"
    Warning (332126): Node "buswire_mux_inst|out[12]~25|combout"
    Warning (332126): Node "add_sub_inst|Add1~24|dataa"
    Warning (332126): Node "add_sub_inst|Add1~24|combout"
    Warning (332126): Node "buswire_mux_inst|out[12]~24|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~22|datab"
    Warning (332126): Node "add_sub_inst|Add0~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|dataa"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~23|datad"
    Warning (332126): Node "buswire_mux_inst|out[11]~23|combout"
    Warning (332126): Node "add_sub_inst|Add1~22|dataa"
    Warning (332126): Node "add_sub_inst|Add1~22|combout"
    Warning (332126): Node "buswire_mux_inst|out[11]~22|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~20|dataa"
    Warning (332126): Node "add_sub_inst|Add0~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|datab"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~21|datad"
    Warning (332126): Node "buswire_mux_inst|out[10]~21|combout"
    Warning (332126): Node "add_sub_inst|Add1~20|dataa"
    Warning (332126): Node "add_sub_inst|Add1~20|combout"
    Warning (332126): Node "buswire_mux_inst|out[10]~20|datac"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~18|datab"
    Warning (332126): Node "add_sub_inst|Add0~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|datab"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~19|datac"
    Warning (332126): Node "buswire_mux_inst|out[9]~19|combout"
    Warning (332126): Node "add_sub_inst|Add1~18|dataa"
    Warning (332126): Node "add_sub_inst|Add1~18|combout"
    Warning (332126): Node "buswire_mux_inst|out[9]~18|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~16|dataa"
    Warning (332126): Node "add_sub_inst|Add0~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|datab"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~17|dataa"
    Warning (332126): Node "buswire_mux_inst|out[8]~17|combout"
    Warning (332126): Node "add_sub_inst|Add1~16|dataa"
    Warning (332126): Node "add_sub_inst|Add1~16|combout"
    Warning (332126): Node "buswire_mux_inst|out[8]~16|datad"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~14|dataa"
    Warning (332126): Node "add_sub_inst|Add0~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|datab"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~15|datab"
    Warning (332126): Node "buswire_mux_inst|out[7]~15|combout"
    Warning (332126): Node "add_sub_inst|Add1~14|dataa"
    Warning (332126): Node "add_sub_inst|Add1~14|combout"
    Warning (332126): Node "buswire_mux_inst|out[7]~14|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~12|datab"
    Warning (332126): Node "add_sub_inst|Add0~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|datad"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~13|datab"
    Warning (332126): Node "buswire_mux_inst|out[6]~13|combout"
    Warning (332126): Node "add_sub_inst|Add1~12|datab"
    Warning (332126): Node "add_sub_inst|Add1~12|combout"
    Warning (332126): Node "buswire_mux_inst|out[6]~12|datac"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~10|datab"
    Warning (332126): Node "add_sub_inst|Add0~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|datab"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~11|datad"
    Warning (332126): Node "buswire_mux_inst|out[5]~11|combout"
    Warning (332126): Node "add_sub_inst|Add1~10|datab"
    Warning (332126): Node "add_sub_inst|Add1~10|combout"
    Warning (332126): Node "buswire_mux_inst|out[5]~10|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~8|datab"
    Warning (332126): Node "add_sub_inst|Add0~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|datab"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~9|datab"
    Warning (332126): Node "buswire_mux_inst|out[4]~9|combout"
    Warning (332126): Node "add_sub_inst|Add1~8|datab"
    Warning (332126): Node "add_sub_inst|Add1~8|combout"
    Warning (332126): Node "buswire_mux_inst|out[4]~8|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~6|datab"
    Warning (332126): Node "add_sub_inst|Add0~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|dataa"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~7|dataa"
    Warning (332126): Node "buswire_mux_inst|out[3]~7|combout"
    Warning (332126): Node "add_sub_inst|Add1~6|dataa"
    Warning (332126): Node "add_sub_inst|Add1~6|combout"
    Warning (332126): Node "buswire_mux_inst|out[3]~6|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~4|dataa"
    Warning (332126): Node "add_sub_inst|Add0~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|datac"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~5|datac"
    Warning (332126): Node "buswire_mux_inst|out[2]~5|combout"
    Warning (332126): Node "add_sub_inst|Add1~4|dataa"
    Warning (332126): Node "add_sub_inst|Add1~4|combout"
    Warning (332126): Node "buswire_mux_inst|out[2]~4|dataa"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~2|dataa"
    Warning (332126): Node "add_sub_inst|Add0~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|dataa"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~3|datab"
    Warning (332126): Node "buswire_mux_inst|out[1]~3|combout"
    Warning (332126): Node "add_sub_inst|Add1~2|datab"
    Warning (332126): Node "add_sub_inst|Add1~2|combout"
    Warning (332126): Node "buswire_mux_inst|out[1]~2|datab"
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "add_sub_inst|Add0~0|dataa"
    Warning (332126): Node "add_sub_inst|Add0~0|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|dataa"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~31|datab"
    Warning (332126): Node "buswire_mux_inst|out[0]~31|combout"
    Warning (332126): Node "add_sub_inst|Add1~0|datab"
    Warning (332126): Node "add_sub_inst|Add1~0|combout"
    Warning (332126): Node "buswire_mux_inst|out[0]~30|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -71.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -71.718     -5068.315 clock 
    Info (332119):    -4.762       -72.532 controle:ctrl|g_out 
Info (332146): Worst-case hold slack is 0.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.262         0.000 controle:ctrl|g_out 
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -152.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -30.614
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -30.614     -2129.210 clock 
    Info (332119):    -1.869       -27.914 controle:ctrl|g_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
    Info (332119):     0.553         0.000 controle:ctrl|g_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -152.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 165 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Sat Jul 20 14:17:31 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


