# 논리회로 이론 및 설계 Verilog HDL
## 실습 1 : modelsim 으로 and 게이트 만들고 검증해보기

프로젝트 이름과 폴더이름은 일치시키는 것을 권장!!
and2 만들기

과제 or2 등등 다른 게이트 만들어보기!



### ModelSim

1. 소스코드 (RTL)
2. 기능적 검증 (test bench)

### Quartus II

3. 논리 합성 ( <= 사용할 반도체 )
4. H/W 검증 <= Entry II