
Dio_Layered_Architecture.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000002a8  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000040  00800060  000002a8  0000031c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  0000035c  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  0000038c  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000068  00000000  00000000  000003c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000bc1  00000000  00000000  00000430  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000721  00000000  00000000  00000ff1  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000458  00000000  00000000  00001712  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  0000007c  00000000  00000000  00001b6c  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000634  00000000  00000000  00001be8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000003be  00000000  00000000  0000221c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000038  00000000  00000000  000025da  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
   8:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
   c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  10:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  14:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  18:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  1c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  20:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  24:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  28:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  2c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  30:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  34:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  38:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  3c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  40:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  44:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  48:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  4c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  50:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	e8 ea       	ldi	r30, 0xA8	; 168
  68:	f2 e0       	ldi	r31, 0x02	; 2
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a0 3a       	cpi	r26, 0xA0	; 160
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>
  76:	0e 94 42 01 	call	0x284	; 0x284 <main>
  7a:	0c 94 52 01 	jmp	0x2a4	; 0x2a4 <_exit>

0000007e <__bad_interrupt>:
  7e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000082 <Dio_WriteChannel>:

void Dio_WriteChannel(Dio_channelType channelId,STD_LevelType level){
//which port
Dio_PortType portx=channelId/8;
//which pin inside the port
Dio_channelType channelPos=channelId%8;
  82:	98 2f       	mov	r25, r24
  84:	97 70       	andi	r25, 0x07	; 7
switch (portx)
  86:	86 95       	lsr	r24
  88:	86 95       	lsr	r24
  8a:	86 95       	lsr	r24
  8c:	81 30       	cpi	r24, 0x01	; 1
  8e:	21 f1       	breq	.+72     	; 0xd8 <Dio_WriteChannel+0x56>
  90:	30 f0       	brcs	.+12     	; 0x9e <Dio_WriteChannel+0x1c>
  92:	82 30       	cpi	r24, 0x02	; 2
  94:	f1 f1       	breq	.+124    	; 0x112 <Dio_WriteChannel+0x90>
  96:	83 30       	cpi	r24, 0x03	; 3
  98:	09 f4       	brne	.+2      	; 0x9c <Dio_WriteChannel+0x1a>
  9a:	58 c0       	rjmp	.+176    	; 0x14c <Dio_WriteChannel+0xca>
  9c:	08 95       	ret
{
	case Dio_PortA:
	        if(level==STD_High){
  9e:	61 30       	cpi	r22, 0x01	; 1
  a0:	69 f4       	brne	.+26     	; 0xbc <Dio_WriteChannel+0x3a>
				SET_BIT(PORTA_REG,channelPos);
  a2:	4b b3       	in	r20, 0x1b	; 27
  a4:	21 e0       	ldi	r18, 0x01	; 1
  a6:	30 e0       	ldi	r19, 0x00	; 0
  a8:	b9 01       	movw	r22, r18
  aa:	02 c0       	rjmp	.+4      	; 0xb0 <Dio_WriteChannel+0x2e>
  ac:	66 0f       	add	r22, r22
  ae:	77 1f       	adc	r23, r23
  b0:	9a 95       	dec	r25
  b2:	e2 f7       	brpl	.-8      	; 0xac <Dio_WriteChannel+0x2a>
  b4:	cb 01       	movw	r24, r22
  b6:	84 2b       	or	r24, r20
  b8:	8b bb       	out	0x1b, r24	; 27
  ba:	08 95       	ret
				
			}
			else {
				CLEAR_BIT(PORTA_REG,channelPos);
  bc:	4b b3       	in	r20, 0x1b	; 27
  be:	21 e0       	ldi	r18, 0x01	; 1
  c0:	30 e0       	ldi	r19, 0x00	; 0
  c2:	b9 01       	movw	r22, r18
  c4:	02 c0       	rjmp	.+4      	; 0xca <Dio_WriteChannel+0x48>
  c6:	66 0f       	add	r22, r22
  c8:	77 1f       	adc	r23, r23
  ca:	9a 95       	dec	r25
  cc:	e2 f7       	brpl	.-8      	; 0xc6 <Dio_WriteChannel+0x44>
  ce:	cb 01       	movw	r24, r22
  d0:	80 95       	com	r24
  d2:	84 23       	and	r24, r20
  d4:	8b bb       	out	0x1b, r24	; 27
  d6:	08 95       	ret
			}
			break;
			case Dio_PortB:
			if(level==STD_High){
  d8:	61 30       	cpi	r22, 0x01	; 1
  da:	69 f4       	brne	.+26     	; 0xf6 <Dio_WriteChannel+0x74>
				SET_BIT(PORTB_REG,channelPos);
  dc:	48 b3       	in	r20, 0x18	; 24
  de:	21 e0       	ldi	r18, 0x01	; 1
  e0:	30 e0       	ldi	r19, 0x00	; 0
  e2:	b9 01       	movw	r22, r18
  e4:	02 c0       	rjmp	.+4      	; 0xea <Dio_WriteChannel+0x68>
  e6:	66 0f       	add	r22, r22
  e8:	77 1f       	adc	r23, r23
  ea:	9a 95       	dec	r25
  ec:	e2 f7       	brpl	.-8      	; 0xe6 <Dio_WriteChannel+0x64>
  ee:	cb 01       	movw	r24, r22
  f0:	84 2b       	or	r24, r20
  f2:	88 bb       	out	0x18, r24	; 24
  f4:	08 95       	ret
				
			}
			else {
				CLEAR_BIT(PORTB_REG,channelPos);
  f6:	48 b3       	in	r20, 0x18	; 24
  f8:	21 e0       	ldi	r18, 0x01	; 1
  fa:	30 e0       	ldi	r19, 0x00	; 0
  fc:	b9 01       	movw	r22, r18
  fe:	02 c0       	rjmp	.+4      	; 0x104 <Dio_WriteChannel+0x82>
 100:	66 0f       	add	r22, r22
 102:	77 1f       	adc	r23, r23
 104:	9a 95       	dec	r25
 106:	e2 f7       	brpl	.-8      	; 0x100 <Dio_WriteChannel+0x7e>
 108:	cb 01       	movw	r24, r22
 10a:	80 95       	com	r24
 10c:	84 23       	and	r24, r20
 10e:	88 bb       	out	0x18, r24	; 24
 110:	08 95       	ret
			}
			break;
			case Dio_PortC:
			if(level==STD_High){
 112:	61 30       	cpi	r22, 0x01	; 1
 114:	69 f4       	brne	.+26     	; 0x130 <Dio_WriteChannel+0xae>
				SET_BIT(PORTC_REG,channelPos);
 116:	45 b3       	in	r20, 0x15	; 21
 118:	21 e0       	ldi	r18, 0x01	; 1
 11a:	30 e0       	ldi	r19, 0x00	; 0
 11c:	b9 01       	movw	r22, r18
 11e:	02 c0       	rjmp	.+4      	; 0x124 <Dio_WriteChannel+0xa2>
 120:	66 0f       	add	r22, r22
 122:	77 1f       	adc	r23, r23
 124:	9a 95       	dec	r25
 126:	e2 f7       	brpl	.-8      	; 0x120 <Dio_WriteChannel+0x9e>
 128:	cb 01       	movw	r24, r22
 12a:	84 2b       	or	r24, r20
 12c:	85 bb       	out	0x15, r24	; 21
 12e:	08 95       	ret
				
			}
			else {
				CLEAR_BIT(PORTC_REG,channelPos);
 130:	45 b3       	in	r20, 0x15	; 21
 132:	21 e0       	ldi	r18, 0x01	; 1
 134:	30 e0       	ldi	r19, 0x00	; 0
 136:	b9 01       	movw	r22, r18
 138:	02 c0       	rjmp	.+4      	; 0x13e <Dio_WriteChannel+0xbc>
 13a:	66 0f       	add	r22, r22
 13c:	77 1f       	adc	r23, r23
 13e:	9a 95       	dec	r25
 140:	e2 f7       	brpl	.-8      	; 0x13a <Dio_WriteChannel+0xb8>
 142:	cb 01       	movw	r24, r22
 144:	80 95       	com	r24
 146:	84 23       	and	r24, r20
 148:	85 bb       	out	0x15, r24	; 21
 14a:	08 95       	ret
			}
			break;
			case Dio_PortD:
			if(level==STD_High){
 14c:	61 30       	cpi	r22, 0x01	; 1
 14e:	69 f4       	brne	.+26     	; 0x16a <Dio_WriteChannel+0xe8>
				SET_BIT(PORTD_REG,channelPos);
 150:	42 b3       	in	r20, 0x12	; 18
 152:	21 e0       	ldi	r18, 0x01	; 1
 154:	30 e0       	ldi	r19, 0x00	; 0
 156:	b9 01       	movw	r22, r18
 158:	02 c0       	rjmp	.+4      	; 0x15e <Dio_WriteChannel+0xdc>
 15a:	66 0f       	add	r22, r22
 15c:	77 1f       	adc	r23, r23
 15e:	9a 95       	dec	r25
 160:	e2 f7       	brpl	.-8      	; 0x15a <Dio_WriteChannel+0xd8>
 162:	cb 01       	movw	r24, r22
 164:	84 2b       	or	r24, r20
 166:	82 bb       	out	0x12, r24	; 18
 168:	08 95       	ret
				
			}
			else {
				CLEAR_BIT(PORTD_REG,channelPos);
 16a:	42 b3       	in	r20, 0x12	; 18
 16c:	21 e0       	ldi	r18, 0x01	; 1
 16e:	30 e0       	ldi	r19, 0x00	; 0
 170:	b9 01       	movw	r22, r18
 172:	02 c0       	rjmp	.+4      	; 0x178 <Dio_WriteChannel+0xf6>
 174:	66 0f       	add	r22, r22
 176:	77 1f       	adc	r23, r23
 178:	9a 95       	dec	r25
 17a:	e2 f7       	brpl	.-8      	; 0x174 <Dio_WriteChannel+0xf2>
 17c:	cb 01       	movw	r24, r22
 17e:	80 95       	com	r24
 180:	84 23       	and	r24, r20
 182:	82 bb       	out	0x12, r24	; 18
 184:	08 95       	ret

00000186 <Dio_init>:
	       {output,STD_Low},
	       {output,STD_Low},
	       {output,STD_Low},
	       {output,STD_Low}
	};
	void Dio_init(){
 186:	e0 e6       	ldi	r30, 0x60	; 96
 188:	f0 e0       	ldi	r31, 0x00	; 0
		uint8 counter;
		Dio_PortType portx;
		Dio_channelType channelPos;
		for(counter=Dio_channelA0;counter<PINCOUNT;counter++){
 18a:	80 e0       	ldi	r24, 0x00	; 0

				break;

				case Dio_PortB:

				CLEAR_BIT(DDRB_REG,channelPos);
 18c:	41 e0       	ldi	r20, 0x01	; 1
 18e:	50 e0       	ldi	r21, 0x00	; 0
	void Dio_init(){
		uint8 counter;
		Dio_PortType portx;
		Dio_channelType channelPos;
		for(counter=Dio_channelA0;counter<PINCOUNT;counter++){
			portx=counter/8;
 190:	98 2f       	mov	r25, r24
 192:	96 95       	lsr	r25
 194:	96 95       	lsr	r25
 196:	96 95       	lsr	r25
			channelPos=counter%8;
 198:	38 2f       	mov	r19, r24
 19a:	37 70       	andi	r19, 0x07	; 7
			if(pin_config[counter].pinDirection==output){
 19c:	20 81       	ld	r18, Z
 19e:	21 30       	cpi	r18, 0x01	; 1
 1a0:	a1 f5       	brne	.+104    	; 0x20a <Dio_init+0x84>
				switch(portx){
 1a2:	91 30       	cpi	r25, 0x01	; 1
 1a4:	89 f0       	breq	.+34     	; 0x1c8 <Dio_init+0x42>
 1a6:	28 f0       	brcs	.+10     	; 0x1b2 <Dio_init+0x2c>
 1a8:	92 30       	cpi	r25, 0x02	; 2
 1aa:	c9 f0       	breq	.+50     	; 0x1de <Dio_init+0x58>
 1ac:	93 30       	cpi	r25, 0x03	; 3
 1ae:	11 f1       	breq	.+68     	; 0x1f4 <Dio_init+0x6e>
 1b0:	63 c0       	rjmp	.+198    	; 0x278 <Dio_init+0xf2>
					case Dio_PortA:
					SET_BIT(DDRA_REG,channelPos);
 1b2:	9a b3       	in	r25, 0x1a	; 26
 1b4:	ba 01       	movw	r22, r20
 1b6:	02 c0       	rjmp	.+4      	; 0x1bc <Dio_init+0x36>
 1b8:	66 0f       	add	r22, r22
 1ba:	77 1f       	adc	r23, r23
 1bc:	3a 95       	dec	r19
 1be:	e2 f7       	brpl	.-8      	; 0x1b8 <Dio_init+0x32>
 1c0:	9b 01       	movw	r18, r22
 1c2:	29 2b       	or	r18, r25
 1c4:	2a bb       	out	0x1a, r18	; 26
					break;
 1c6:	58 c0       	rjmp	.+176    	; 0x278 <Dio_init+0xf2>
					case Dio_PortB:
					SET_BIT(DDRB_REG,channelPos);
 1c8:	97 b3       	in	r25, 0x17	; 23
 1ca:	ba 01       	movw	r22, r20
 1cc:	02 c0       	rjmp	.+4      	; 0x1d2 <Dio_init+0x4c>
 1ce:	66 0f       	add	r22, r22
 1d0:	77 1f       	adc	r23, r23
 1d2:	3a 95       	dec	r19
 1d4:	e2 f7       	brpl	.-8      	; 0x1ce <Dio_init+0x48>
 1d6:	9b 01       	movw	r18, r22
 1d8:	29 2b       	or	r18, r25
 1da:	27 bb       	out	0x17, r18	; 23
					break;
 1dc:	4d c0       	rjmp	.+154    	; 0x278 <Dio_init+0xf2>
					case Dio_PortC:
					SET_BIT(DDRC_REG,channelPos);
 1de:	94 b3       	in	r25, 0x14	; 20
 1e0:	ba 01       	movw	r22, r20
 1e2:	02 c0       	rjmp	.+4      	; 0x1e8 <Dio_init+0x62>
 1e4:	66 0f       	add	r22, r22
 1e6:	77 1f       	adc	r23, r23
 1e8:	3a 95       	dec	r19
 1ea:	e2 f7       	brpl	.-8      	; 0x1e4 <Dio_init+0x5e>
 1ec:	9b 01       	movw	r18, r22
 1ee:	29 2b       	or	r18, r25
 1f0:	24 bb       	out	0x14, r18	; 20
					break;
 1f2:	42 c0       	rjmp	.+132    	; 0x278 <Dio_init+0xf2>
					case Dio_PortD:
					SET_BIT(DDRD_REG,channelPos);
 1f4:	91 b3       	in	r25, 0x11	; 17
 1f6:	ba 01       	movw	r22, r20
 1f8:	02 c0       	rjmp	.+4      	; 0x1fe <Dio_init+0x78>
 1fa:	66 0f       	add	r22, r22
 1fc:	77 1f       	adc	r23, r23
 1fe:	3a 95       	dec	r19
 200:	e2 f7       	brpl	.-8      	; 0x1fa <Dio_init+0x74>
 202:	9b 01       	movw	r18, r22
 204:	29 2b       	or	r18, r25
 206:	21 bb       	out	0x11, r18	; 17
					break;
 208:	37 c0       	rjmp	.+110    	; 0x278 <Dio_init+0xf2>
				}
		}else

		{

			switch (portx)
 20a:	91 30       	cpi	r25, 0x01	; 1
 20c:	91 f0       	breq	.+36     	; 0x232 <Dio_init+0xac>
 20e:	28 f0       	brcs	.+10     	; 0x21a <Dio_init+0x94>
 210:	92 30       	cpi	r25, 0x02	; 2
 212:	d9 f0       	breq	.+54     	; 0x24a <Dio_init+0xc4>
 214:	93 30       	cpi	r25, 0x03	; 3
 216:	29 f1       	breq	.+74     	; 0x262 <Dio_init+0xdc>
 218:	2f c0       	rjmp	.+94     	; 0x278 <Dio_init+0xf2>

			{

				case Dio_PortA:

				CLEAR_BIT(DDRA_REG,channelPos);
 21a:	2a b3       	in	r18, 0x1a	; 26
 21c:	ba 01       	movw	r22, r20
 21e:	02 c0       	rjmp	.+4      	; 0x224 <Dio_init+0x9e>
 220:	66 0f       	add	r22, r22
 222:	77 1f       	adc	r23, r23
 224:	3a 95       	dec	r19
 226:	e2 f7       	brpl	.-8      	; 0x220 <Dio_init+0x9a>
 228:	96 2f       	mov	r25, r22
 22a:	90 95       	com	r25
 22c:	92 23       	and	r25, r18
 22e:	9a bb       	out	0x1a, r25	; 26

				break;
 230:	23 c0       	rjmp	.+70     	; 0x278 <Dio_init+0xf2>

				case Dio_PortB:

				CLEAR_BIT(DDRB_REG,channelPos);
 232:	27 b3       	in	r18, 0x17	; 23
 234:	ba 01       	movw	r22, r20
 236:	02 c0       	rjmp	.+4      	; 0x23c <Dio_init+0xb6>
 238:	66 0f       	add	r22, r22
 23a:	77 1f       	adc	r23, r23
 23c:	3a 95       	dec	r19
 23e:	e2 f7       	brpl	.-8      	; 0x238 <Dio_init+0xb2>
 240:	96 2f       	mov	r25, r22
 242:	90 95       	com	r25
 244:	92 23       	and	r25, r18
 246:	97 bb       	out	0x17, r25	; 23

				break;
 248:	17 c0       	rjmp	.+46     	; 0x278 <Dio_init+0xf2>

				case Dio_PortC:

				CLEAR_BIT(DDRC_REG,channelPos);
 24a:	24 b3       	in	r18, 0x14	; 20
 24c:	ba 01       	movw	r22, r20
 24e:	02 c0       	rjmp	.+4      	; 0x254 <Dio_init+0xce>
 250:	66 0f       	add	r22, r22
 252:	77 1f       	adc	r23, r23
 254:	3a 95       	dec	r19
 256:	e2 f7       	brpl	.-8      	; 0x250 <Dio_init+0xca>
 258:	96 2f       	mov	r25, r22
 25a:	90 95       	com	r25
 25c:	92 23       	and	r25, r18
 25e:	94 bb       	out	0x14, r25	; 20

				break;
 260:	0b c0       	rjmp	.+22     	; 0x278 <Dio_init+0xf2>

				case Dio_PortD:

				CLEAR_BIT(DDRD_REG,channelPos);
 262:	21 b3       	in	r18, 0x11	; 17
 264:	ba 01       	movw	r22, r20
 266:	02 c0       	rjmp	.+4      	; 0x26c <Dio_init+0xe6>
 268:	66 0f       	add	r22, r22
 26a:	77 1f       	adc	r23, r23
 26c:	3a 95       	dec	r19
 26e:	e2 f7       	brpl	.-8      	; 0x268 <Dio_init+0xe2>
 270:	96 2f       	mov	r25, r22
 272:	90 95       	com	r25
 274:	92 23       	and	r25, r18
 276:	91 bb       	out	0x11, r25	; 17
	};
	void Dio_init(){
		uint8 counter;
		Dio_PortType portx;
		Dio_channelType channelPos;
		for(counter=Dio_channelA0;counter<PINCOUNT;counter++){
 278:	8f 5f       	subi	r24, 0xFF	; 255
 27a:	32 96       	adiw	r30, 0x02	; 2
 27c:	80 32       	cpi	r24, 0x20	; 32
 27e:	09 f0       	breq	.+2      	; 0x282 <Dio_init+0xfc>
 280:	87 cf       	rjmp	.-242    	; 0x190 <Dio_init+0xa>

			

		}
		}
 282:	08 95       	ret

00000284 <main>:
#include "dio_cfg.h"
#include "Dio.h"

int main(void)
{
   Dio_init();
 284:	0e 94 c3 00 	call	0x186	; 0x186 <Dio_init>
    while (1) 
    {
		Dio_WriteChannel(Dio_channelA3,STD_High); //buzzer
 288:	61 e0       	ldi	r22, 0x01	; 1
 28a:	83 e0       	ldi	r24, 0x03	; 3
 28c:	0e 94 41 00 	call	0x82	; 0x82 <Dio_WriteChannel>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 290:	2f ef       	ldi	r18, 0xFF	; 255
 292:	81 ee       	ldi	r24, 0xE1	; 225
 294:	94 e0       	ldi	r25, 0x04	; 4
 296:	21 50       	subi	r18, 0x01	; 1
 298:	80 40       	sbci	r24, 0x00	; 0
 29a:	90 40       	sbci	r25, 0x00	; 0
 29c:	e1 f7       	brne	.-8      	; 0x296 <main+0x12>
 29e:	00 c0       	rjmp	.+0      	; 0x2a0 <main+0x1c>
 2a0:	00 00       	nop
 2a2:	f2 cf       	rjmp	.-28     	; 0x288 <main+0x4>

000002a4 <_exit>:
 2a4:	f8 94       	cli

000002a6 <__stop_program>:
 2a6:	ff cf       	rjmp	.-2      	; 0x2a6 <__stop_program>
