2 
行政院國家科學委員會專題研究計畫成果報告 
於矽基板製作鍺與 III-V 化合物異質通道之超高速場效電晶體(I) 
Ultra-high speed MISFET with Ge and III-V compound 
hetero-channels on Si substrate(I)  
計畫編號：NSC 96-2221-E-009-215 
執行期限：96 年 8 月 1 日至 97 年 10 月 31 日 
主持人：簡昭欣   交通大學電子研究所副教授 
 
一、中文摘要 
現今電子產品不僅要追求高速、高效
能、高裝構密度之外，還要具備低耗電與
低成本。為了符合市場需求，元件尺寸縮
小在過去二十年一直是努力的方向；到目
前為止，傳統矽金氧半場效電晶體已逼近
到物理極限的尺寸，單純地縮減通道長度
或將介電層厚度持續降低已無法得到良好
的電流開關比、高電流驅動力、低漏電和
極佳的可靠度;為了繼續改善元件特性，我
們必需尋求新穎的元件結構或材料。 
本研究計畫整合了兩項先進元件技
術：高介電薄膜及高載子遷移率磊晶材料
(IV 族的鍺及 III-V 族化合物)於低成本矽
基板上。使用這些磊晶材料當做載子通道
將可同時提供較低的等效電子及電洞質
量，相較以傳統矽為通道的元件，大大提
升驅動電流。搭配高介電薄膜當閘極介電
層的優點是，不僅能微縮到超薄等效的氧
化層厚度及符合製程要求的閘極穿隧電
流，同時可以維持良好的可靠度及高水準
的電晶體特性。因此整合高載子遷移率通
道及高介電閘極絕緣層於傳統矽基板，將
可實現高性能低成本之互補式金氧半導體
前瞻性技術，我們將有系統地建立元件製
程技術並深入探討元件的電特性及可靠度
的分析。 
在第一年預設目標裡，我們不僅成功
地在鍺基板上撘配三氧化二鋁高介電材料
製作其 P 型及 N 型電晶體特性，也達成在
矽基板上堆疊高品質的鍺磊晶層，其量測
出的載子遷移率約 1325 cm2/V-s。 
 
關鍵詞: 高載子遷移率材料磊晶;高介電薄
膜;高效能低成本之矽基板場效電晶體。 
 
二、英文摘要 
    Today the electronic products pursue 
not only the higher speed, better performance, 
and huger packing density, but also less 
power consumption and lower cost. For 
satisfying these market requirements, the 
continued scaling of Si device’s dimension 
has been the major issue in the past two 
decades. Up to now, the feature sizes of Si 
MOSFET have approximated to its physical 
limits. Simply shrinking the channel length 
and/or the dielectric thickness already cannot 
realize the excellent switching ratio, high 
driving capability, low leakage current and 
acceptable reliability. Novel device 
structures and materials are being 
investigated in order to further improve the 
device performances. 
    In this project, we integrate two 
advanced device technologies, high-k gate 
dielectrics and high carrier-mobility 
materials (Ge and III-V compounds), on 
low-cost traditional Si substrates. These 
epitaxial materials being as a transport 
channel, where possess a lower hole and 
electron effective mass, are expected to 
provide a higher driving current as compared 
to traditionally Si-based channel transistors. 
4 
材料具有更高載子遷移率，但是想要把它
磊晶在矽基材上更是難上加難，通常是透
過(1)改變沉積尺寸大小或(2)晶格匹配之
緩衝層的堆疊，來成功達成高品質三五族
材料的沉積。故在我們提出的整合型計畫
中，亦將投入大量心力於準備各種三五族
材料沉積於矽基板的研究，進而實現更高
速低成本的場效電晶體。 
 
四、結果與討論 
  我們已成功達成國科會計畫所規劃的
第一年的兩個目標: (i)製作高速金氧半場
效電晶體於鍺塊材(bulk Ge)基板;(ii)沉
積高品質鍺薄膜於傳統矽基板上。 
-2 -1 0 1 2
10-3
10-2
10-1
100
101
102
 
Ju
nc
tio
n 
cu
rr
en
t  
J d
en
. (A
/c
m
2 )
Voltage (V)
 w/o FGA
 300oC FGA
 350oC FGA
 400oC FGA
Imp. cond.: B, 1E15 cm-2, 60 KeV
Act. cond.: 500oC, 30 s
(a)
圖一：P型鍺電晶體之源/汲極的 P+-N 接面
電特性。 
 
主題一<<塊材鍺電晶體製作及電特性
>>首先，我們在 n型鍺基板(1014cm-3)上找
尋適當的離子佈值條件(B, 1E15 cm-2, 60 
keV)及退火條件(500°C, 30s)，再進一步透
過後續氫氣退火(FGA)來提昇 p+-n 接面特
性，結果如圖一所示。在未經過 FGA 處理
前，順偏壓-逆偏壓的電流比可以到達
103 。所對應逆偏壓電流密度為 ~10-2 
A/cm2，如果根據理想二極體公式計算，我
們發現在我們所製作的鍺 p+-n 接面二極體
裡，逆偏壓電流大小是由產生-結合電流
(generation-recombination current, Jgr)所主
宰，這是由於在低濃度鍺基板的表面空乏
層(surface depletion layer)較大，因而 Jgr貢
獻電流就提升的緣故。而我們所觀察到的
逆偏電流大小與其他國外研究群所得數值
也相當吻合[10]。 
後續氫氣退火對於 p+-n 接面的逆偏特
性有相當大的影響，由上圖一我們明顯發
現，只有低溫 300°C-FGA 能進一步稍微改
善逆偏電流，一旦溫度提升超過 350°C，
逆偏電流特性將會開始上升，而ㄧ般在矽
元件製程常用到的 400°C-FGA 更是嚴重造
成鍺元件電特性的損害。我們認為這是由
於在 FGA 過程中，金屬鋁與鍺材料在表面
開 始 會 形 成 金 屬 鍺 化 合 物
(metal-germanide)，雖然可以降低接觸電阻
(contact resistance)，但伴隨的較大表面粗
糙度(surface roughness)，或鋁快速擴散到
p+-n 接面空乏層，皆可能造成嚴重的逆偏
電流上升[11]，[12]。    
-5 -4 -3 -2 -1 0 1
10-2
10-1
100
101
102
(a)
 
D
ra
in
 c
ur
re
nt
  I
d 
 (μ
A
/μm
)
Gate voltage Vg (V)
 w/o FGA
 300oC FGA
 400oC FGA
Vd = -0.6, -2.1 V
500oC act., Leff = 4 μm
Al2O3/Ge pMOSFETs
-5 -4 -3 -2 -1 0
0
20
40
60
80 (b)
 w/o FGA
 300oC FGA
 400oC FGA
Drain voltage Vd (V)
 
D
ra
in
 c
ur
re
nt
  I
d 
 (μ
A
/μm
)
Vg- Vth = -1, -2, -3, -4 V
圖二：P型鍺電晶體的(a)Id-Vg及(b)Id-Vd
電特性。 
    另一方面，我們已利用原子層沉積系
統(ALD)堆疊三氧化二鋁(Al2O3)高介電
6 
面對到眾多的困難點，包括有(1)N 型摻雜
物的表面損失(surface dopant loss);(2)快
速 N 型 摻 雜 物 擴 散 ;(3) 高 溫 活 化
(>500°C);(4)有限的載子活化濃度(~5 x 
1019 cm-3)。圖五是我們經過最佳製程條件
所得到的 N+-P 接面二極體特性，最佳離子
佈值條件為(P, 1E15 cm-2, 60 keV)及退火
條件(700°C, 30s)。從圖中我們可以發現，
隨著溫度從 600°C 提升到 700°C，不僅逆
偏壓電流大大下降，順偏壓特性也獲得改
善。如果以最佳條件來看的話，順偏壓-逆
偏壓的電流比可以超過 104。逆偏壓電流密
度為~10-4 A/cm2，同樣根據理想二極體公
式計算，得知鍺 N+-P 接面二極體的逆偏壓
電流大小是改由擴散電流(diffusion current, 
Jdiff)所主宰的，如果與圖一鍺 P+-N 接面二
極體的逆偏壓電流相比，是低了許多。除
了跟基板濃度提升到 1015 cm-3 外，這與基
板內的缺陷密度(bulk-trap density)也有一
定相關性。 
-1.0 -0.5 0.0 0.5 1.0
10-5
10-4
10-3
10-2
10-1
100
101
102
Ju
nc
tio
n 
cu
rr
en
t d
en
si
ty
 J
de
n.
 (A
/c
m
2 )
Voltage (V)
 700oC act., 30s
 650oC act., 30s
 600oC act., 30s
 
(a)
Imp. cond.: P, 1E15 cm-2, 60 KeV
with SiO2(50 nm) capping layer 
圖五：N型鍺電晶體之的 N+-P 接面二極體
電特性。 
另外值得一提的是在 N 型摻雜物活化
時，一定需要覆蓋 SiO2 層來避免摻雜物的
向外擴散，否則順偏壓電流特性將會隨著
活化溫度的提升而衰敗，從二次離子質譜
儀 (SIMS)分析中，我們觀察到 SiO2 層能
有效阻擋磷摻雜物向外擴散的行為，這可
以有效提升磷摻雜在表面接觸區域的活化
濃度，因為這將有關於表面電阻值的大
小，為了印證此一論點，我們因此做了圖
六的分析。如圖六(a)之示意圖結構的分
析，可看出量測兩個金屬鋁所經過的電阻
值，約可簡單表示為兩個接觸電阻(contact 
resistance，Rc)加上一個穿隧電阻(transport 
resistance ， Rtran.) 。亦即總電阻 (total 
resistance，Rtotal)~2×Rc＋Rtran.。萃取結
果如圖六(b)所示，如果沒有 SiO2 披覆層，
如圖左半邊所示，不僅 Rtotal 隨著活化溫
度持續攀高(300Ω→650Ω)，且由 Rc 主宰
整個電阻的大小(灰色地區為 2Rc 的大小
值)。一旦加入 SiO2 層，如圖右半邊所示，
Rtotal 降至 300Ω 以下，雖然還是由 Rc 主
宰電阻大小，但已有一定程度上特性改善。 
 
0
200
400
600
800
(b)
700oC
  90s
700oC
  30s
650oC
  30s
600oC
  30s
700oC
  30s
600oC
  30s
# P, 1E15 cm-2, 60 KeV
     with SiO2 capping
# P, 2E14 cm-2, 30 KeV
    w/o SiO2 capping
R
es
is
ta
nc
e 
(Ω
)
Annealing conditions
 Rtotal  
 Rtran. 
 Rcont.
500oC
  30s
圖六：(a)兩個金屬鋁之間的所經過電阻的
示意圖;(b)電阻值分析結果:包括 Rtotal，Rc
及 Rtrans. 三種電阻(灰色區域表示為 2 倍
大小的 Rc 值)。 
 
其N型鍺電晶體的電特性如圖七(a)及
(b)所示，在未做 FGA 前，N型鍺元件開關
比 約 逼 近 103 ， 次 臨 界 擺 幅 約 490 
mV/decade，所量測到的 Dit 值也比較高，
約為 5 x 1012 cm-2eV-1。由於我們已知
400°C-FGA 會導致電晶體特性的衰敗，故
8 
 
      
圖九：TEM—超高真空化學氣相沉積堆疊
鍺(一次直接沉積)於矽基板上。 
 
     
 
圖十：TEM—超高真空化學氣相沉積堆疊
鍺(三次分段沉積)於矽基板上。 
從圖十一及圖十二的 x-ray 繞射(XRD)
分析結果，也可看出當使用三階段性成長
方式，所得到鍺訊號的半高寬(FWHM)可以
從 0.097 度下降至 0.057 度。再次證實階段
性成長方是能大大改善鍺磊晶層的品質，
未來將會在磊晶方面作更深入的研究，相
信在經過磊晶最佳化，鍺磊晶層也能製作
出高效能的場效電晶體。 
  
圖十一：XRD—超高真空化學氣相沉積堆
疊鍺(一次直接沉積)於矽基板上。 
 
  
圖十二：XRD—超高真空化學氣相沉積堆
疊鍺(三次分段沉積)於矽基板上。 
 
五、成果自評 
  本次計畫之執行，皆達預期成果，且
已開始進行到第二年階段性目標—三五族
之金氧半場效電晶體的製作，且也有不錯
的電特性，我們將會把第一年的成果陸續
發表於相關學術期刊上，目前僅列出送審
中的論文： 
1. Chao-Ching Cheng, Chao-Hsin Chien, Guang-Li 
Luo, Ching-Lun Lin, Hung-Sen Chen, Jun-Cheng Liu, 
Zong-You Han, Cheng-Ting Chung, Chi-Chung Kei, 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 96-2221-E-009-215 
計畫名稱 於矽基板製作鍺與 III-V 化合物異質通道之超高速場效電晶體(I) 
出國人員姓名 
服務機關及職稱 
江欣哲;交通大學電子所;碩士生 
會議時間地點 9/24/2008~9/26/2008;日本-茨城縣 
會議名稱 2008 年國際固態元件與材料研討會 
發表論文題目 
Improved electrical characteristics of atomic-layer-deposited Al2O3/GaAs
MOS capacitors with (NH4)2S-C4H9OH sulfide treatment 
 
(一)大會簡介及參加會議經過 
這是第一次學生到日本參與 International Conference on Solid State Devices and 
Materials (SSDM2008)，此會議在固態元件與材料研究上屬於每年一次極為重要的電子
領域相關會議，由國際電機電子工程師協會電子元件分會(IEEE Electron Devices Society)
及日本應用物理協會(The Japan Society of Applied Physics)輪流於日本各大城市共同舉
辦，對於 CMOS 元件物理、閘極氧化層、先進記憶體技術、化合物元件與電路、先進
材料、有機材料與元件及微奈米機電與生化系統應用層面均有顯著而不可或缺的貢獻。 
本次會議於 2008 年 9 月 24 至 26 日於日本東京近郊的科技園區重鎮—茨城縣的國
際會議中心舉行。這是我第一次來到日本參加國際會議，報到當天即至大會安排的會場
報到及辦理註冊，並領取大會的資料，各項建築及設備都屬國際化的現代設施。委辦的
人員感覺準備都很充份，所以報到的手續也很快的就完成了。這次很剛好是會議舉辦第
四十屆，所以多領到了一份介紹 SSDM 發展的歷史精裝手冊及會議論文 DVD 版(~原本只
有 CD 版喔~)，因為會議是在亞洲，參加大會的人數估計約三千餘人，有多位來自台灣
的學者及學生參與會議，來自日本的教授及研究學者當然相當多。大會的主要學術會程
有特別演講及口頭報告和壁報式論文呈現三種，分別在會議中心內的一樓到四樓進行，
每天有十項主題。 
共有七百四十九篇論文發表，分別來自十七個不同的國家，研議題涵蓋相當廣泛，
包含十三種研究領域，議題包含有(1) Si processing science; (2) material 
(三)研討會相關資料收穫 
1.研討會之議程書與摘要論文集(Extended Abstracts of the 2008 SSDM)一本，內容
為本次大會所有發表論文，共有 62 篇 invited papers，339 篇 oral papers，161 篇 poster 
papers 與 27 late news papers。 
2.CD 及 DVD 兩片光碟論文資料。 
3.攜回 JJAP 及 APEX 兩種最新期刊。 
4.與研究學者及博士生交換心得與名片。 
--------------------------------------------------------------------------- 
發表論文列於下頁 
 
 
