# Te贸rico
##  Forwarding
nicas formas de hacer *forwarding*:
- Desde la salida de la *ALU* hacia OPERANDOS.
- Desde la salida de *MEMORY* hacia OPERANDOS.
- *CASO PARTICULAR*: Buscamos un dato de la memoria y lo necesito usar en la siguiente instrucci贸n. *Necesariamente* tengo que esperar 1 ciclo de clock para reci茅n *forwardear*.

##  Hazzard vs Dependencias
- *Dependencias de datos*: Por c贸mo escribo el c贸digo tengo una dependencia entre distintos operandos que voy utilizando. *Pej: Este X2 usado en l铆nea 2 depende de X2 almacenado en l铆nea 1*.

- *Hazzard*: Causado por una dependencia en alg煤n tipo de Hardware. Se resuelven mediante forwarding. 
# Ejercicio 1
En un microprocesador con tres etapas de pipeline: *S1 -> S2 -> S3* , con tiempos de ejecuci贸n *T1 = T3 = T y T2 = 3T.*

![[Pasted image 20250910172324.png]]

*a) 驴Cu谩l de los tres segmentos o etapas causa la congesti贸n? (el cuello de botella)*

- De los tres segmentos o etapas la que causa congesti贸n (cuello de botella) es la *etapa 2*

*b) Asumiendo que el segmento problem谩tico se puede dividir en dos etapas consecutivas, ninguna de ellas con duraci贸n menor que T, 驴cu谩l ser铆a la mejor partici贸n posible? 驴Cu谩l ser铆a el per铆odo de clock resultante para este nuevo pipeline de 4 etapas? *

- La mejor partici贸n posible ser铆a *1.5T* cada una de esas etapas por lo tanto el per铆odo de clock resultante para este nuevo pipeline de 4 etapas ser铆a de *1.5T*

*c) Asumiendo que el segmento problem谩tico se puede dividir en varias etapas consecutivas de duraci贸n T, 驴cu谩l es el per铆odo de clock del microprocesador? 驴Cu谩l es el tiempo de ejecuci贸n entre instrucciones?*

- El periodo de clock del microprocesador ser铆a de *T*
- El tiempo de ejecuci贸n entre instrucciones ser铆a de *T*

# Ejercicio 2
Asumiendo que las etapas de un procesador ARM tienen las siguientes latencias:

|  IF  |  ID  | EX  | MEM  |  WB  |
|:----:|:----:|:---:|:----:|:----:|
| 30ns | 10ns | 9ns | 40ns | 20ns |
*a) 驴Cu谩nto tiempo se requiere en un microprocesador sin pipeline para completar la ejecuci贸n de la instrucci贸n de mayor latencia, es decir, la latencia del procesador completo?*

$\text{Latencia del procesador completo} = 30ns+10ns+9ns+40ns+20ns = 109ns$

Particularmente la suma de todas las etapas.

*b) Si se requiere ejecutar esa instrucci贸n en un microprocesador con pipeline, 驴a qu茅 velocidad deber铆a trabajar el clock?*

Para este caso sumo la etapa mas lenta en la cantidad de etapas:

Periodo de cada clock : $T = 40ns$

$Vel_{clock} = \frac{1}{T} = \frac{1}{200ns} = 25MHz$

*c) 驴Cu谩l es el tiempo de ejecuci贸n de una instrucci贸n en un microprocesador con pipeline? 驴Cada cuanto se ejecuta una nueva instrucci贸n en este procesador? *

- Tiempo de ejecuci贸n de una instrucci贸n en un micro con pipeline: $40ns*5 = 200ns$
- Una nueva instrucci贸n se ejecuta en el procesador cada: $40ns$

*d) Si un microprocesador con pipeline ejecuta 3 instrucciones consecutivas 驴cu谩l es la ganancia de velocidad de un procesad\text{Ganancia de velocidad} = \frac{109ns * 3}{(40ns * 5)+ 2*40} = 1.168 or con pipeline respecto de uno sin pipeline? 驴Y si se ejecutan 1000 instrucciones consecutivas?*

$$
\text{Ganancia de velocidad} = \frac{\text{Tiempo de ejecuci贸n sin pipeline}}{\text{Tiempo de ejecuci贸n con pipeline}}
$$

Como se ejecutan 3 instrucciones consecutivas tenemos: 
- Con pipeline: $(40ns*5)*3 = 600ns$
- Sin pipeline: $109ns * 3 = 327ns$

Luego tenemos:
$$
\text{Ganancia de velocidad} = \frac{109ns * 3}{(40ns * 5)+ 2*40} = 1.168 
$$
Ahora si se ejecutan 1000 instrucciones consecutivas:

$$
\text{Ganancia de velocidad} = \frac{109ns * 1000}{(40ns * 5)+ 999*40} = 2.714
$$

# Ejercicio 4
Dados los siguientes fragmentos de c贸digo de instrucciones LEGv8:
![[Pasted image 20250910222823.png]]
*a) Analizar en el c贸digo las dependencias de datos. En cada caso indicar: los n煤meros de las instrucciones involucradas y el operando en conflicto.*

## C贸digo A
| Dependencia de tipo | N煤meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,2                                   | X6                    |

## C贸digo B

| Dependencia de tipo | N煤meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,2                                   | X10                   |
| Dato                | 1,3                                   | X10                   |

## C贸digo C

| Dependencia de tipo | N煤meros de instrucciones involucradas | Operando en conflicto |
| ------------------- | ------------------------------------- | --------------------- |
| Dato                | 1,3                                   | X1                    |
| Dato                | 2,3                                   | X2                    |
| Dato                | 3,4                                   | X3                    |
| Dato                | 5,6                                   | X4                    |
| Dato                | 1,6                                   | X1                    |
| Dato                | 6,7                                   | X5                    |


*b) Mostrar el orden de ejecuci贸n de las instrucciones y determinar cuales generan data hazards. En cada caso indicar en qu茅 etapa se genera el hazard.*

**C贸digo A**

![[Pasted image 20250910230759.png]]

**C贸digo B**

**C贸digo C**

![[Pasted image 20250911115245.png]]

*b') Mostrar el orden de ejecuci贸n de las instrucciones utilizando un procesador con forwarding stall.* 

**C贸digo A**

![[Pasted image 20250910232248.png]]

**C贸digo B **

**C贸digo C**

![[Pasted image 20250911115301.png]]

*c) Reescribir la secci贸n de c贸digo alterando el orden de las instrucciones para evitar stalls innecesarios. Mostrar el nuevo orden de ejecuci贸n.* 

- *C贸digo A*: Como tiene dos instrucciones y la *l铆nea 2* s铆 o si depende de la otra no se puede reescribir la secci贸n de c贸digo SLO alterando el 贸rden.
- C贸digo B:
- *C贸digo C:*

![[Pasted image 20250911120526.png]]

*d) 驴Cu谩ntos ciclos toma la ejecuci贸n del c贸digo en cada caso?*
- *C贸digo A:* 
	- En el caso de utilizar *stall* toma 8 ciclos de clock.
	- En el caso de utilizar *forwarding-stall* toma 6 ciclos de clock.
- C贸digo B:
- *C贸digo C:*
	- En el caso de utilizar *stall* toma 19 ciclos de clock.
	- En el caso de utilizar *forwarding-stall* toma  13 ciclos de clock
	- *Alterando el 贸rden* de las instrucciones para evitar stalls innecesarios toma 11 ciclos de clock