# ENGG56 ‚Äì Projeto de Circuitos Integrados Digitais (2025.2)

Este reposit√≥rio cont√©m a implementa√ß√£o em Verilog, simula√ß√µes funcionais e an√°lises temporais referentes ao **Trabalho em Grupo** da disciplina **ENGG56 ‚Äì Projeto de Circuitos Integrados Digitais**, ministrada pelo Prof. Wagner L. A. de Oliveira, na **UFBA**.

O projeto foi desenvolvido visando s√≠ntese no **Quartus** para a placa **DE2-115**, com simula√ß√µes no **ModelSim** e an√°lise temporal via **TimeQuest Timing Analyzer**, conforme solicitado no enunciado.

---

Cada quest√£o foi organizada em diret√≥rios independentes, permitindo compila√ß√£o, simula√ß√£o e an√°lise temporal separadas.

---

## ‚öôÔ∏è Ferramentas Utilizadas

- Quartus Prime ‚Äì S√≠ntese e place&route (DE2-115)
- ModelSim ‚Äì Simula√ß√£o funcional (testbench)
- TimeQuest Timing Analyzer ‚Äì An√°lise temporal
- Verilog HDL ‚Äì Descri√ß√£o dos circuitos
- LaTeX ‚Äì Elabora√ß√£o do relat√≥rio

---

## üß† Destaques de Implementa√ß√£o

### Quest√£o 2 ‚Äì FSM + Acumulador + SRAM
- Arquitetura s√≠ncrona baseada em FSM e acumulador de 16 bits
- Interface com mem√≥ria externa modelada em testbench
- Respeito √† lat√™ncia de 1 ciclo da SRAM
- Sinais de controle (`Load`, `Transfer`, `Clear`) implementados como **pulsos de habilita√ß√£o s√≠ncronos**, avaliados na borda do clock do sistema
- An√°lise temporal realizada com clock real da placa (50 MHz) e restri√ß√µes completas de entrada e sa√≠da

### Quest√£o 4 ‚Äì Controlador de Tr√°fego
- Circuito puramente combinacional
- Implementa√ß√£o otimizada via mapas de Karnaugh
- Testbench percorre todas as 16 combina√ß√µes poss√≠veis dos sensores
- An√°lise temporal feita por meio de `set_max_delay`, sem uso de clock
- Caminhos de *hold* declarados como *false path*, por n√£o se aplicarem a circuitos combinacionais

---

## ‚è±Ô∏è An√°lise Temporal (TimeQuest)

- **Circuitos s√≠ncronos (Q2/Q3):**
  - `create_clock` compat√≠vel com a DE2-115
  - `set_input_delay` e `set_output_delay` para evitar caminhos n√£o restritos
  - `set_false_path` para o reset ass√≠ncrono

- **Circuito combinacional (Q4):**
  - Uso de `set_max_delay` entre entradas e sa√≠das
  - Exclus√£o expl√≠cita da an√°lise de *hold*

Todos os projetos apresentam relat√≥rios de timing consistentes, sem *unconstrained paths* relevantes.

---

## üë• Autores

Trabalho desenvolvido em grupo (m√°x. 3 integrantes), conforme especifica√ß√£o do enunciado.

---

## üìå Observa√ß√µes Finais

Este reposit√≥rio foi estruturado com foco em:
- Clareza de organiza√ß√£o
- Ader√™ncia ao enunciado
- Boas pr√°ticas de projeto em FPGA
- Coer√™ncia entre implementa√ß√£o, simula√ß√£o e an√°lise temporal

Cada quest√£o pode ser analisada de forma independente, facilitando a verifica√ß√£o e reprodu√ß√£o dos resultados.


