<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>
        Document
    </title>
    <link rel='stylesheet' href=../../../css/index.css />
    
    <link rel="icon" href="https://raw.githubusercontent.com/learner-lu/picbed/master/logo.png">
</head>

<body class="light">
    <a href="https://github.com/IcarusSong/cxl-introduction.git" target="_blank" class="github-corner" aria-label="View source on GitHub"><svg width="80" height="80" viewBox="0 0 250 250" style="fill:#151513; color:#fff; position: absolute; top: 0; border: 0; right: 0;" aria-hidden="true"><path d="M0,0 L115,115 L130,115 L142,142 L250,250 L250,0 Z"></path><path d="M128.3,109.0 C113.8,99.7 119.0,89.6 119.0,89.6 C122.0,82.7 120.5,78.6 120.5,78.6 C119.2,72.0 123.4,76.3 123.4,76.3 C127.3,80.9 125.5,87.3 125.5,87.3 C122.9,97.6 130.6,101.9 134.4,103.2" fill="currentColor" style="transform-origin: 130px 106px;" class="octo-arm"></path><path d="M115.0,115.0 C114.9,115.1 118.7,116.5 119.8,115.4 L133.7,101.6 C136.9,99.2 139.9,98.4 142.2,98.6 C133.8,88.0 127.5,74.4 143.8,58.0 C148.5,53.4 154.0,51.2 159.7,51.0 C160.3,49.4 163.2,43.6 171.4,40.1 C171.4,40.1 176.1,42.5 178.8,56.2 C183.1,58.6 187.2,61.8 190.9,65.4 C194.5,69.0 197.7,73.2 200.1,77.6 C213.8,80.2 216.3,84.9 216.3,84.9 C212.7,93.1 206.9,96.0 205.4,96.6 C205.1,102.4 203.0,107.8 198.3,112.5 C181.9,128.9 168.3,122.5 157.7,114.1 C157.9,116.9 156.7,120.9 152.7,124.9 L141.0,136.5 C139.8,137.7 141.6,141.9 141.8,141.8 Z" fill="currentColor" class="octo-body"></path></svg></a><style>.github-corner:hover .octo-arm{animation:octocat-wave 560ms ease-in-out}@keyframes octocat-wave{0%,100%{transform:rotate(0)}20%,60%{transform:rotate(-25deg)}40%,80%{transform:rotate(10deg)}}@media (max-width:500px){.github-corner:hover .octo-arm{animation:none}.github-corner .octo-arm{animation:octocat-wave 560ms ease-in-out}}</style>
    <div class="header-navigator"><ul><li><a href="#h1-0">CXL3.0介绍</a><ul><li><a href="#h2-1">双倍带宽</a></li></ul><ul><li><a href="#h2-2">多级交换互连</a></li></ul><ul><li><a href="#h2-3">内存池化与内存共享</a><ul><li><a href="#h3-4">Global Fabric Attached Memory (GFAM)</a></li></ul></li></ul><ul><li><a href="#h2-5">Multi-Headed Device</a></li></ul><ul><li><a href="#h2-6">Fabrics</a></li></ul><ul><li><a href="#h2-7">Device peer-to-peer communication (P2P)</a><ul><li><a href="#h3-8">入虚拟通道（VC）与“无序”事务</a></li></ul><ul><li><a href="#h3-9">Back-Invalidate（BI）机制及其作用</a></li></ul><ul><li><a href="#h3-10">点对点通信实现的关键总结</a></li></ul></li></ul></li></ul></div><div class='markdown-body'><h1 id="h1-0">CXL3.0介绍</h1><p>CXL3.0引入/拓展了以下功能：</p><ol start="1"><li>Fabric capabilities and fabric attached memory</li></ol><ol start="2"><li>Enhance fabric management framework</li></ol><ol start="3"><li>Memory pooling and sharing</li></ol><ol start="4"><li>Peer-to-peer memory access</li></ol><ol start="5"><li>Multi-level switching</li></ol><ol start="6"><li>Near memory processing</li></ol><ol start="7"><li>Multi-headed devices</li></ol><ol start="8"><li>Multiple Type 1/Type 2 devices per root port</li></ol><ol start="9"><li>Supports PCIe® 6.0</li></ol><h2 id="h2-1">双倍带宽</h2><p>每引脚带宽翻倍，同时保持延迟不变 CXL3.0采用PCIe 6.0® PHY @ 64 GT/s，采用256B Flit <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_256_flit.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_256_flit.png" alt=""></a></p><ul><li><b>Flit 模式</b>：<ul><li><b>256 字节</b>：高速模式下整合数据 + <b>Reed-Solomon FEC</b> 纠错，带宽优先。</li></ul><ul><li><b>LO 模式</b>：分拆为两半（128 字节），前半含头部 + <b>精简 CRC</b>，支持提前处理，<b>降低延迟 2ns</b>。</li></ul><ul><li><b>68 字节</b>：兼容旧设备，低速率强制支持。</li></ul></li></ul><h2 id="h2-2">多级交换互连</h2><p>在CXL2.0中，Host到Device之间只能由一个CXL Switch（单层交换），而在CXL3.0中可以支持多级交换。 <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_3.0_multi_switch.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_3.0_multi_switch.png" alt=""></a> 在CXL2.0中，Host想要连接多种设备，只能通过root port连接CXL Switch进行连接多种设备；而在CXL3.0中，使得单个主机端口可以同时挂载多种设备，并且设备数目也可以更多（最多16个CXL.cache设备）。</p><h2 id="h2-3">内存池化与内存共享</h2><p><a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_3.0_memory_share.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_3.0_memory_share.png" alt=""></a> CXL3.0支持池化内存共享，device的一块内存区域可以被多个host共享，由于在CXL2.0定义中只有CXL.cache协议可以被用来交换cache一致性信息，但是他的优先级没有M2S的内存读的操作优先级高，因此会被block， 由此在memory sharing的场景中可能会导致读写的数据是失效的。</p><p>为了解决共享内存在多host中的一致性（Type2、Type3），CXL3.0在CXL.mem中增加了Back-Invalidation机制，当由一个host对共享内存进行修改时，可以通过Back-Invalidation通知其它host使得对该共享内存对应的cache line进行无效化。 <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_bi.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_bi.png" alt=""></a></p><h3 id="h3-4">Global Fabric Attached Memory (GFAM)</h3><p>CXL3.0 还引入了全局网络结构的附加内存（Global Fabric Attached Memory，GFAM）的概念，它通过将内存从处理单元中解聚出来，实现了共享大内存池。这种架构允许内存与多个处理器直接连接，或者通过 CXL 交换机进行连接，从而提高了内存的灵活性和利用率。GFAM 架构的一个关键特点是，它允许内存池中的内存可以是相同类型或不同类型。GFAM最多可以支持4095个host使用。</p><h2 id="h2-5">Multi-Headed Device</h2><p>​在 CXL 3.0 规范中，多头设备（Multi-Head Device，MH-Device） 是指具有多个 CXL 端口的 Type 3 设备。​每个端口被称为一个“头（Head）”，这些端口允许设备与多个主机或交换机进行连接，以实现更高的带宽、冗余性和灵活的拓扑结构。</p><p>在 CXL 3.0 规范中，<b>多头设备（Multi-Head Device，MH-Device）</b> 是指具有多个 CXL 端口的 Type 3 设备。每个端口被称为一个“头（Head）”，这些端口允许设备与多个主机或交换机进行连接，以实现更高的带宽、冗余性和灵活的拓扑结构。</p><p><b>多头设备的类型</b>：</p><ol start="1"><li><b>MH-SLD（Multi-Head Single Logical Device）</b>：那么每个CXL端口(头)上呈现的都是SLD（虽然也是在内部进行了MLD的逻辑设备划分）</li></ol><ol start="2"><li><b>MH-MLD（Multi-Head Multiple Logical Device）</b>：：在任意CXL端口上都可能呈现的是MLD。</li></ol><p>需要经过两层解码，首先是CXL端口到逻辑设备的映射。每个逻辑设备的资源管理按照MLD来。</p><p>逻辑设备在内存资源，状态，上下文，管理上都是隔离的； 每个逻辑设备一次只能映射给一个头，但是一个头可以被多个虚拟层次连接，实现内存共享。 <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_multi_headed_device.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_multi_headed_device.png" alt=""></a></p><h2 id="h2-6">Fabrics</h2><p><a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_fabrics.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_fabrics.png" alt=""></a> <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_fabrics2.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_fabrics2.png" alt=""></a> CXL3.0中引入了多级交换，并且突破了树状结构，成为一个网状的Fabrics，并且不再严格区分host和device，每个Node都可以是host或者device。</p><h2 id="h2-7">Device peer-to-peer communication (P2P)</h2><p><a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_device_p2p.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_device_p2p.png" alt=""></a> CXL 3.0通过back-invalidate来支持内存共享，同时结合UIO实现不经过Host的点到点的通信</p><p>无序IO（Unordered I/O ）提出的背景：是PCIe上运行的软件依赖于消费者-生产者排序模型（producer-consumer ordering model），这个排序模型针对是整个系统，不管事务访问的设备是否相同，不管访问的地址位置是否相同，不管访问的属性是否相同（比如可缓存和不可缓存）。消费者和生产者排序模型如下图(a)所示，编程模型保证生产者将数据写到一个内存位置后，后续再写入一个flag，那么系统中所有可能的消费者只要读到了这个flag就一定可以看到生产者写入的数据。在原始的PCIe系统中遵循者树状拓扑结构（层次化路由，Hierarchy Based Routing，HBR，如图42左边），设备跟设备之间只存在唯一的路径，进行保序比较容易实现。但是CXL3.0为了扩展到更多的设备高带宽低延迟互联，提出多层交换机架构和基于端口的路由（Port-Based Routing，PBR，如图42右边），打破了原有树状结构，使得节点到节点的路径不止一条。这时为了避免在路由中引入过多的保序复杂度，同时维护消费者和生产者排序模型，就引入了UIO。UIO的写操作不管是posted还是non-posted的属性，一律当作non-posted来对待，non-posted写规定必须接收到完成事务（Completion）后才能继续后面的写入，因此排序的强制要求放在了发起事务的源头来做。 <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_pbr.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_pbr.png" alt=""></a> <a data-lightbox="example-1" href="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_p_c.png"><img loading="lazy" src="https://raw.githubusercontent.com/IcarusSong/cxl-introduction/refs/heads/main/md-docs/images/cxl_p_c.png" alt=""></a></p><h3 id="h3-8">入虚拟通道（VC）与“无序”事务</h3><ul><li><b>虚拟通道（VC）机制</b><p>CXL 3.0（继承自 PCIe）通过引入多个独立的虚拟通道（VCs）来实现“无序”读/写及完成事务。每个 VC 内部通过三种流控（FC）类别管理：</p><ul><li><b>Posted (P)</b>：处理如 Memory Write 的事务。</li></ul><ul><li><b>Non-Posted (NP)</b>：处理如 Memory Read 的事务。</li></ul><ul><li><b>Completion (C)</b>：为 NP 事务提供完成响应。</li></ul></li></ul><ul><li><b>无序事务的实现</b><p>在这种机制下，虽然每个 VC 内部不保证事务的全局顺序，但生产者端（例如某设备）通过对同一 VC 内的事务顺序进行控制，实现了 producer-consumer 模型的顺序语义。</p><ul><li>例如，每个 UIO Write（用户 I/O 写）必须等待其完成响应（UIO Write Completion），才能向下发出后续的“标志”信号，表明数据已就绪。</li></ul></li></ul><ul><li><b>UIO（Unordered I/O）机制</b><p>UIO Write 和 UIO Read 分别对应于 P 类和 NP 类的事务，UIO Completion 则在 C 类中处理。这样设计的目的是：</p><ul><li>在不依赖主机 CPU 中转的前提下，实现设备间直接通信，同时保持生产者与消费者之间的必要顺序。</li></ul></li></ul><h3 id="h3-9">Back-Invalidate（BI）机制及其作用</h3><ol start="1"><li><b>直接设备间通信</b>：<ul><li>借助 UIO 和 BI 流，设备可以直接访问 HDM-DB（Host-managed Device Memory Device-coherent with Back-invalidate support）内存，而无需经过主机 CPU 的处理，从而降低延迟和减少主机负担。</li></ul><ul><li>当设备对内存发起读写时，若缓存行状态不符合直接访问要求，则内存控制器通过 BI 流通知主机进行必要的缓存失效处理。</li></ul></li></ol><h3 id="h3-10">点对点通信实现的关键总结</h3><ul><li><b>多路径传输</b><p>通过虚拟通道的无序事务机制，使得 CXL.io（以及继承的 PCIe 事务）能够在非树形、具有多条路径的拓扑中传输，而不会破坏生产者与消费者之间的顺序要求。</p></li></ul><ul><li><b>独立控制与局部顺序</b><p>每个 VC 内部的事务顺序由发送端（生产者）自己控制，确保了数据传输的正确顺序，而不同 VC 之间则相互独立，可以在多个路径上并行传输。</p></li></ul><ul><li><b>直接设备间数据交换</b><p>结合 BI 流，CXL 3.0 实现了设备可以直接访问和管理 HDM-DB 内存，既支持设备直接点对点通信，也能支持大规模、共享一致性内存的应用场景。</p></li></ul></div>
    <div class="dir-tree"><ul><li><a href="../../md-docs/README" >README</a></li></ul><ul><li><a href="../../CXL简介/CXL初认识" >CXL简介</a><ul><li><a href="../../CXL简介/CXL初认识" >CXL初认识</a></li></ul><ul><li><a href="../../CXL简介/CXL子协议" >CXL子协议</a></li></ul><ul><li><a href="../../CXL简介/CXL2.0介绍" >CXL2.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.0介绍" >CXL3.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.1和CXL3.2" >CXL3.1和CXL3.2</a></li></ul></li></ul></div>
    <div class="zood"><a class="" href="https://github.com/luzhixing12345/zood" target="_blank">zood</a></div>
    <script type="text/javascript" src="../../../js/next_front.js"></script><script>addLink("../../CXL简介/CXL2.0介绍","../../CXL简介/CXL3.1和CXL3.2","ab");</script><script type="text/javascript" src="../../../js/change_mode.js"></script><script>addChangeModeButton("../../../img/sun.png","../../../img/moon.png");</script><script type="text/javascript" src="../../../js/copy_code.js"></script><script>addCodeCopy("../../../img/clipboard.svg","../../../img/clipboard-check.svg");</script><script type="text/javascript" src="../../../js/navigator.js"></script><script type="text/javascript" src="../../../js/picture_preview.js"></script><script type="text/javascript" src="../../../js/global_js_configuration.js"></script>
</body>

</html>