mvn r0, r2, lsl 31
add r0, r0, r2, ror 1
