TimeQuest Timing Analyzer report for control_unit
Mon May 27 16:36:20 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'IR[0]'
 14. Slow 1200mV 85C Model Hold: 'IR[0]'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'IR[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clock'
 32. Slow 1200mV 0C Model Setup: 'IR[0]'
 33. Slow 1200mV 0C Model Hold: 'IR[0]'
 34. Slow 1200mV 0C Model Hold: 'clock'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'IR[0]'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clock'
 50. Fast 1200mV 0C Model Setup: 'IR[0]'
 51. Fast 1200mV 0C Model Hold: 'IR[0]'
 52. Fast 1200mV 0C Model Hold: 'clock'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'IR[0]'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; control_unit                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; IR[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                  ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; 673.85 MHz ; 190.48 MHz      ; IR[0]      ; limit due to hold check ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.784 ; -29.811            ;
; IR[0] ; -0.622 ; -1.997             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; IR[0] ; -2.463 ; -19.948           ;
; clock ; 0.951  ; 0.000             ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; IR[0] ; -3.000 ; -42.511                          ;
; clock ; -3.000 ; -15.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.784 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.500        ; -2.843     ; 0.416      ;
; -2.626 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.500        ; -3.010     ; 0.091      ;
; -2.543 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.500        ; -2.927     ; 0.091      ;
; -2.492 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.500        ; -2.876     ; 0.091      ;
; -2.491 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.500        ; -2.875     ; 0.091      ;
; -2.491 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.500        ; -2.875     ; 0.091      ;
; -2.490 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.500        ; -2.874     ; 0.091      ;
; -2.490 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.500        ; -2.874     ; 0.091      ;
; -2.460 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.500        ; -2.844     ; 0.091      ;
; -2.459 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.500        ; -2.843     ; 0.091      ;
; -2.253 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.500        ; -2.637     ; 0.091      ;
; -2.232 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.500        ; -2.616     ; 0.091      ;
; -2.142 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 1.000        ; -2.701     ; 0.416      ;
; -1.984 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 1.000        ; -2.868     ; 0.091      ;
; -1.901 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 1.000        ; -2.785     ; 0.091      ;
; -1.850 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 1.000        ; -2.734     ; 0.091      ;
; -1.849 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 1.000        ; -2.733     ; 0.091      ;
; -1.849 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 1.000        ; -2.733     ; 0.091      ;
; -1.848 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 1.000        ; -2.732     ; 0.091      ;
; -1.848 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 1.000        ; -2.732     ; 0.091      ;
; -1.818 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 1.000        ; -2.702     ; 0.091      ;
; -1.817 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 1.000        ; -2.701     ; 0.091      ;
; -1.611 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 1.000        ; -2.495     ; 0.091      ;
; -1.590 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 1.000        ; -2.474     ; 0.091      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IR[0]'                                                                                                                ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.622 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 1.000        ; 1.322      ; 1.491      ;
; -0.479 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.110      ; 1.793      ;
; -0.268 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.323      ; 1.795      ;
; -0.264 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 1.000        ; 1.238      ; 1.720      ;
; -0.242 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 3.758      ; 3.724      ;
; -0.198 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 1.000        ; 1.268      ; 1.689      ;
; -0.189 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.117      ; 1.510      ;
; -0.183 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.500        ; 2.261      ; 1.491      ;
; -0.180 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 1.000        ; 1.267      ; 1.667      ;
; -0.172 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 1.000        ; 1.082      ; 1.474      ;
; -0.122 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 3.788      ; 3.650      ;
; -0.113 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.323      ; 1.640      ;
; -0.112 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 3.730      ; 3.582      ;
; -0.073 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 1.000        ; 1.323      ; 1.621      ;
; -0.062 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 3.789      ; 3.594      ;
; -0.040 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.049      ; 1.793      ;
; -0.009 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 1.000        ; 1.353      ; 1.580      ;
; 0.017  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 1.000        ; 1.484      ; 1.575      ;
; 0.017  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 1.000        ; 1.354      ; 1.559      ;
; 0.031  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 1.000        ; 1.484      ; 1.566      ;
; 0.031  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 1.000        ; 1.355      ; 1.545      ;
; 0.092  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 3.759      ; 3.405      ;
; 0.171  ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.262      ; 1.795      ;
; 0.175  ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.500        ; 2.177      ; 1.720      ;
; 0.241  ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.500        ; 2.207      ; 1.689      ;
; 0.250  ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.056      ; 1.510      ;
; 0.259  ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.500        ; 2.206      ; 1.667      ;
; 0.267  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.500        ; 2.021      ; 1.474      ;
; 0.318  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 3.758      ; 3.664      ;
; 0.326  ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.262      ; 1.640      ;
; 0.366  ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.500        ; 2.262      ; 1.621      ;
; 0.430  ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.500        ; 2.292      ; 1.580      ;
; 0.456  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.500        ; 2.423      ; 1.575      ;
; 0.456  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.500        ; 2.293      ; 1.559      ;
; 0.470  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.500        ; 2.423      ; 1.566      ;
; 0.470  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.500        ; 2.294      ; 1.545      ;
; 0.570  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 3.789      ; 3.462      ;
; 0.583  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 3.730      ; 3.387      ;
; 0.602  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 3.788      ; 3.426      ;
; 0.724  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 3.759      ; 3.273      ;
; 0.757  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 4.697      ; 3.664      ;
; 1.009  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 4.728      ; 3.462      ;
; 1.022  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 4.669      ; 3.387      ;
; 1.041  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 4.727      ; 3.426      ;
; 1.163  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 4.698      ; 3.273      ;
; 1.197  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 4.697      ; 3.724      ;
; 1.317  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 4.727      ; 3.650      ;
; 1.327  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 4.669      ; 3.582      ;
; 1.377  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 4.728      ; 3.594      ;
; 1.531  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 4.698      ; 3.405      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IR[0]'                                                                                                                 ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.463 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 5.053      ; 2.590      ;
; -2.401 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 5.195      ; 2.794      ;
; -2.186 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 5.084      ; 2.898      ;
; -2.125 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 5.195      ; 2.590      ;
; -2.121 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 5.226      ; 3.105      ;
; -2.049 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 5.083      ; 3.034      ;
; -2.040 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 5.023      ; 2.983      ;
; -2.002 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 5.225      ; 3.223      ;
; -1.975 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 5.165      ; 3.190      ;
; -1.848 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 5.226      ; 2.898      ;
; -1.779 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 5.053      ; 2.794      ;
; -1.751 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 5.194      ; 3.443      ;
; -1.740 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 5.052      ; 3.312      ;
; -1.711 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 5.225      ; 3.034      ;
; -1.702 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 5.165      ; 2.983      ;
; -1.499 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 5.084      ; 3.105      ;
; -1.456 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.000        ; 2.868      ; 1.452      ;
; -1.434 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.000        ; 2.868      ; 1.474      ;
; -1.402 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 5.194      ; 3.312      ;
; -1.380 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 5.083      ; 3.223      ;
; -1.369 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.000        ; 2.700      ; 1.371      ;
; -1.353 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 5.023      ; 3.190      ;
; -1.351 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.000        ; 2.732      ; 1.421      ;
; -1.323 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.000        ; 2.734      ; 1.451      ;
; -1.315 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.000        ; 2.733      ; 1.458      ;
; -1.256 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.701      ; 1.485      ;
; -1.213 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.000        ; 2.650      ; 1.477      ;
; -1.211 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.000        ; 2.701      ; 1.530      ;
; -1.196 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.503      ; 1.347      ;
; -1.195 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.701      ; 1.546      ;
; -1.183 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.000        ; 2.649      ; 1.506      ;
; -1.152 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.000        ; 2.467      ; 1.355      ;
; -1.129 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 5.052      ; 3.443      ;
; -1.098 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; -0.500       ; 3.010      ; 1.452      ;
; -1.082 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.000        ; 2.619      ; 1.577      ;
; -1.076 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; -0.500       ; 3.010      ; 1.474      ;
; -1.013 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.496      ; 1.523      ;
; -1.011 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; -0.500       ; 2.842      ; 1.371      ;
; -0.993 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; -0.500       ; 2.874      ; 1.421      ;
; -0.965 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; -0.500       ; 2.876      ; 1.451      ;
; -0.957 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; -0.500       ; 2.875      ; 1.458      ;
; -0.898 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.843      ; 1.485      ;
; -0.855 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; -0.500       ; 2.792      ; 1.477      ;
; -0.853 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; -0.500       ; 2.843      ; 1.530      ;
; -0.838 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.645      ; 1.347      ;
; -0.837 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.843      ; 1.546      ;
; -0.825 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; -0.500       ; 2.791      ; 1.506      ;
; -0.794 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; -0.500       ; 2.609      ; 1.355      ;
; -0.724 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; -0.500       ; 2.761      ; 1.577      ;
; -0.655 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.638      ; 1.523      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.951 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.000        ; -1.089     ; 0.059      ;
; 0.971 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.000        ; -1.109     ; 0.059      ;
; 1.185 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.000        ; -1.323     ; 0.059      ;
; 1.186 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.000        ; -1.324     ; 0.059      ;
; 1.215 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.000        ; -1.353     ; 0.059      ;
; 1.215 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.000        ; -1.353     ; 0.059      ;
; 1.216 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.000        ; -1.354     ; 0.059      ;
; 1.216 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.000        ; -1.354     ; 0.059      ;
; 1.217 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.000        ; -1.355     ; 0.059      ;
; 1.260 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.000        ; -1.398     ; 0.059      ;
; 1.346 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.000        ; -1.484     ; 0.059      ;
; 1.481 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.000        ; -1.323     ; 0.355      ;
; 2.390 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; -0.500       ; -2.028     ; 0.059      ;
; 2.410 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; -0.500       ; -2.048     ; 0.059      ;
; 2.624 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; -0.500       ; -2.262     ; 0.059      ;
; 2.625 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; -0.500       ; -2.263     ; 0.059      ;
; 2.654 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; -0.500       ; -2.292     ; 0.059      ;
; 2.654 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; -0.500       ; -2.292     ; 0.059      ;
; 2.655 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; -0.500       ; -2.293     ; 0.059      ;
; 2.655 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; -0.500       ; -2.293     ; 0.059      ;
; 2.656 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; -0.500       ; -2.294     ; 0.059      ;
; 2.699 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; -0.500       ; -2.337     ; 0.059      ;
; 2.785 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; -0.500       ; -2.423     ; 0.059      ;
; 2.920 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; -0.500       ; -2.262     ; 0.355      ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IR[0]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                                   ;
; -0.853 ; -0.853       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; -0.847 ; -0.847       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.846 ; -0.846       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|inclk[0]            ;
; -0.846 ; -0.846       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|outclk              ;
; -0.846 ; -0.846       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; -0.846 ; -0.846       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; -0.846 ; -0.846       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; -0.846 ; -0.846       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.840 ; -0.840       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|combout                    ;
; -0.833 ; -0.833       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.828 ; -0.828       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; -0.827 ; -0.827       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.827 ; -0.827       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.826 ; -0.826       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; -0.826 ; -0.826       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.826 ; -0.826       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; -0.826 ; -0.826       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; -0.826 ; -0.826       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.542 ; -0.542       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.542 ; -0.542       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.542 ; -0.542       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.541 ; -0.541       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; -0.541 ; -0.541       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.536 ; -0.536       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.528 ; -0.528       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1|combout                    ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1clkctrl|inclk[0]            ;
; -0.522 ; -0.522       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1clkctrl|outclk              ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.522 ; -0.522       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.516 ; -0.516       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663|datad         ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636|datad         ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609|datad         ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825               ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906|datad          ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879|datad          ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852|datad          ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.102 ; -0.102       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825|datac         ;
; -0.102 ; -0.102       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.089 ; -0.089       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|combout                    ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|inclk[0]            ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|outclk              ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663               ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636               ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609               ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690             ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906                ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879                ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852                ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.083 ; -0.083       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.077 ; -0.077       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|datab                      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datac                      ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|combout                    ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|datad                      ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|combout                    ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~1|combout                 ;
; 0.028  ; 0.028        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datab                      ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datab                      ;
; 0.059  ; 0.059        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; LOAD_STORE_OP~0|combout                 ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|combout                    ;
; 0.081  ; 0.081        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|datac                      ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|dataa                      ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|combout                    ;
; 0.131  ; 0.131        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datac                      ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717       ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663               ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609               ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_0_906                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DECODE_3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                        ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.365  ; 0.581        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2              ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 4.664  ; 5.092  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.662  ; 0.722  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 4.402  ; 4.846  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 3.916  ; 4.300  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 3.518  ; 4.003  ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.226  ; 2.368  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 4.664  ; 5.092  ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 4.658  ; 5.063  ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 4.654  ; 5.082  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 3.725  ; 4.153  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; -0.277 ; -0.217 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.463  ; 3.907  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 2.977  ; 3.361  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 2.579  ; 3.064  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.287  ; 1.429  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 3.725  ; 4.153  ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 3.719  ; 4.124  ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 3.715  ; 4.143  ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 2.463  ; 2.308  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.463  ; 2.259  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.456  ; 0.019  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.103  ; -0.329 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.300  ; -0.112 ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.405  ; 2.308  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.646 ; -1.024 ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.557 ; -1.010 ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.491 ; -0.843 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 2.605  ; 2.450  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.605  ; 2.401  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.598  ; 0.161  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.245  ; -0.187 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.442  ; 0.030  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.547  ; 2.450  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.504 ; -0.882 ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.415 ; -0.868 ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.349 ; -0.701 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 4.931 ; 5.057 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.931 ; 5.057 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.674 ; 6.602 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.852 ; 6.904 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.160 ; 7.127 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.160 ; 7.127 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.820 ; 6.898 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.478 ; 6.459 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.139 ; 5.050 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.478 ; 6.459 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.910 ; 5.668 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.161 ; 4.916 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.841 ; 6.824 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 4.931 ; 5.057 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.931 ; 5.057 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.674 ; 6.602 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.852 ; 6.904 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.160 ; 7.127 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.160 ; 7.127 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.820 ; 6.898 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.478 ; 6.459 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.139 ; 5.050 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.478 ; 6.459 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.910 ; 5.668 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.161 ; 4.916 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.841 ; 6.824 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 6.320 ; 6.324 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 5.950 ; 6.001 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 6.320 ; 6.324 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 6.191 ; 6.187 ; Rise       ; clock           ;
; A_Load       ; clock      ; 8.013 ; 7.962 ; Rise       ; clock           ;
; B_Load       ; clock      ; 7.374 ; 7.348 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 7.418 ; 7.470 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 7.418 ; 7.470 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 7.198 ; 7.253 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 8.175 ; 8.218 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 6.837 ; 6.955 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 8.175 ; 8.218 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 5.553 ; 5.541 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 6.031 ; 6.056 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 7.608 ; 7.573 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 7.720 ; 7.779 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 6.269 ; 6.250 ; Rise       ; clock           ;
; write        ; clock      ; 6.442 ; 6.467 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 4.844 ; 4.968 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.844 ; 4.968 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 5.258 ; 5.246 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.986 ; 5.116 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.315 ; 4.419 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.933 ; 4.737 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.315 ; 4.419 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.050 ; 4.958 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.050 ; 4.958 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.259 ; 5.000 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.133 ; 5.249 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.073 ; 4.829 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.549 ; 6.491 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 4.844 ; 4.968 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.844 ; 4.968 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 5.258 ; 5.246 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.986 ; 5.116 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.315 ; 4.419 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.933 ; 4.737 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.315 ; 4.419 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.050 ; 4.958 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.050 ; 4.958 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.259 ; 5.000 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.133 ; 5.249 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.073 ; 4.829 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.549 ; 6.491 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 5.816 ; 5.862 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 5.816 ; 5.862 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 6.170 ; 6.173 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 6.046 ; 6.042 ; Rise       ; clock           ;
; A_Load       ; clock      ; 6.699 ; 6.689 ; Rise       ; clock           ;
; B_Load       ; clock      ; 6.722 ; 6.714 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 5.886 ; 5.886 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 6.207 ; 6.182 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 5.886 ; 5.886 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 6.443 ; 6.590 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 6.443 ; 6.590 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 6.767 ; 6.756 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 5.435 ; 5.421 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 5.894 ; 5.915 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 6.788 ; 6.763 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 6.061 ; 6.027 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 6.121 ; 6.102 ; Rise       ; clock           ;
; write        ; clock      ; 6.229 ; 6.231 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; CCR_Result[0] ; PC_Load     ; 7.622  ; 7.802  ; 8.225  ; 8.015  ;
; CCR_Result[1] ; PC_Load     ; 7.369  ; 7.321  ; 7.784  ; 7.722  ;
; CCR_Result[2] ; PC_Load     ; 7.844  ; 7.835  ; 8.264  ; 8.247  ;
; CCR_Result[3] ; PC_Load     ; 7.561  ; 8.136  ; 8.569  ; 7.938  ;
; IR[1]         ; ALU_Sel[0]  ; 7.071  ; 7.077  ; 7.532  ; 7.460  ;
; IR[1]         ; ALU_Sel[1]  ;        ; 6.821  ; 7.316  ;        ;
; IR[1]         ; ALU_Sel[2]  ; 7.407  ; 7.315  ; 7.850  ; 7.781  ;
; IR[1]         ; A_Load      ; 7.974  ; 7.709  ; 8.213  ; 8.354  ;
; IR[1]         ; B_Load      ; 8.658  ; 10.002 ; 10.528 ; 9.085  ;
; IR[1]         ; Bus1_Sel[0] ; 8.460  ; 8.234  ; 8.699  ; 8.879  ;
; IR[1]         ; Bus1_Sel[1] ; 7.878  ; 8.202  ; 8.611  ; 8.346  ;
; IR[1]         ; Bus2_Sel[0] ; 8.694  ; 8.386  ; 8.680  ; 9.274  ;
; IR[1]         ; Bus2_Sel[1] ; 10.101 ; 9.633  ; 10.019 ; 10.583 ;
; IR[1]         ; MAR_Load    ; 9.465  ; 9.004  ; 9.451  ; 9.896  ;
; IR[1]         ; PC_Inc      ; 9.373  ; 8.374  ; 8.826  ; 9.852  ;
; IR[1]         ; PC_Load     ; 7.569  ; 8.043  ; 8.494  ; 7.996  ;
; IR[1]         ; write       ; 8.029  ;        ;        ; 8.444  ;
; IR[2]         ; ALU_Sel[0]  ; 7.327  ; 7.329  ; 7.784  ; 7.722  ;
; IR[2]         ; ALU_Sel[1]  ; 7.286  ;        ;        ; 7.693  ;
; IR[2]         ; ALU_Sel[2]  ; 7.513  ; 7.426  ; 7.946  ; 7.891  ;
; IR[2]         ; A_Load      ; 8.183  ; 7.661  ; 8.122  ; 8.581  ;
; IR[2]         ; B_Load      ; 8.912  ; 9.516  ; 9.942  ; 9.347  ;
; IR[2]         ; Bus1_Sel[0] ; 8.669  ; 8.186  ; 8.608  ; 9.106  ;
; IR[2]         ; Bus1_Sel[1] ; 7.466  ; 8.339  ; 8.768  ; 7.877  ;
; IR[2]         ; Bus2_Sel[0] ; 7.932  ; 8.523  ; 8.837  ; 8.469  ;
; IR[2]         ; Bus2_Sel[1] ; 9.062  ; 9.770  ; 10.176 ; 9.452  ;
; IR[2]         ; MAR_Load    ; 8.703  ; 9.141  ; 9.608  ; 9.087  ;
; IR[2]         ; PC_Inc      ; 8.736  ; 8.628  ; 9.088  ; 9.137  ;
; IR[2]         ; PC_Load     ; 7.254  ; 7.786  ; 8.239  ; 7.650  ;
; IR[2]         ; write       ; 7.113  ;        ;        ; 7.459  ;
; IR[3]         ; ALU_Sel[0]  ; 7.103  ; 7.068  ; 7.536  ; 7.492  ;
; IR[3]         ; ALU_Sel[1]  ;        ; 6.985  ; 7.494  ;        ;
; IR[3]         ; ALU_Sel[2]  ; 7.407  ; 7.322  ; 7.842  ; 7.748  ;
; IR[3]         ; A_Load      ; 7.582  ; 8.030  ; 8.535  ; 7.987  ;
; IR[3]         ; B_Load      ; 9.200  ; 8.723  ; 9.157  ; 9.603  ;
; IR[3]         ; Bus1_Sel[0] ; 8.068  ; 8.555  ; 9.021  ; 8.512  ;
; IR[3]         ; Bus1_Sel[1] ; 7.819  ; 7.895  ; 8.325  ; 8.193  ;
; IR[3]         ; Bus2_Sel[0] ; 7.663  ; 7.773  ; 8.087  ; 8.206  ;
; IR[3]         ; Bus2_Sel[1] ; 8.822  ; 9.255  ; 9.702  ; 9.212  ;
; IR[3]         ; MAR_Load    ; 8.434  ; 8.568  ; 9.028  ; 8.824  ;
; IR[3]         ; PC_Inc      ; 8.467  ; 8.441  ; 8.891  ; 8.874  ;
; IR[3]         ; PC_Load     ;        ; 7.990  ; 8.441  ;        ;
; IR[3]         ; write       ;        ; 6.877  ; 7.397  ;        ;
; IR[4]         ; ALU_Sel[0]  ;        ; 4.078  ; 4.294  ;        ;
; IR[4]         ; ALU_Sel[1]  ;        ; 5.539  ; 5.696  ;        ;
; IR[4]         ; ALU_Sel[2]  ;        ; 4.590  ; 4.806  ;        ;
; IR[4]         ; A_Load      ;        ; 6.594  ; 6.770  ;        ;
; IR[4]         ; B_Load      ; 6.954  ; 7.084  ; 7.236  ; 7.086  ;
; IR[4]         ; Bus1_Sel[0] ; 4.729  ; 7.119  ; 7.256  ; 4.836  ;
; IR[4]         ; Bus1_Sel[1] ; 4.233  ; 6.451  ; 6.540  ; 4.325  ;
; IR[4]         ; Bus2_Sel[0] ; 5.322  ; 6.116  ; 6.146  ; 5.587  ;
; IR[4]         ; Bus2_Sel[1] ; 4.489  ; 7.363  ; 7.485  ; 4.577  ;
; IR[4]         ; MAR_Load    ; 6.093  ; 7.299  ; 7.465  ; 6.205  ;
; IR[4]         ; PC_Inc      ; 6.001  ; 6.818  ; 7.013  ; 6.165  ;
; IR[4]         ; PC_Load     ;        ; 4.781  ; 5.003  ;        ;
; IR[4]         ; write       ; 4.657  ;        ;        ; 4.757  ;
; IR[5]         ; ALU_Sel[0]  ;        ; 6.944  ; 7.421  ;        ;
; IR[5]         ; ALU_Sel[1]  ;        ; 8.017  ; 8.453  ;        ;
; IR[5]         ; ALU_Sel[2]  ;        ; 7.065  ; 7.583  ;        ;
; IR[5]         ; A_Load      ;        ; 9.072  ; 9.527  ;        ;
; IR[5]         ; B_Load      ; 10.019 ; 9.522  ; 9.960  ; 10.390 ;
; IR[5]         ; Bus1_Sel[0] ;        ; 9.597  ; 10.013 ;        ;
; IR[5]         ; Bus1_Sel[1] ;        ; 8.929  ; 9.297  ;        ;
; IR[5]         ; Bus2_Sel[0] ; 8.449  ; 8.765  ; 9.082  ; 9.005  ;
; IR[5]         ; Bus2_Sel[1] ; 9.788  ; 10.074 ; 10.489 ; 10.252 ;
; IR[5]         ; MAR_Load    ; 9.220  ; 9.737  ; 10.189 ; 9.623  ;
; IR[5]         ; PC_Inc      ; 8.471  ; 9.343  ; 9.761  ; 8.871  ;
; IR[5]         ; PC_Load     ; 7.306  ;        ;        ; 7.670  ;
; IR[5]         ; write       ;        ; 7.935  ; 8.417  ;        ;
; IR[6]         ; ALU_Sel[0]  ; 6.556  ;        ;        ; 6.931  ;
; IR[6]         ; ALU_Sel[1]  ; 7.974  ;        ;        ; 8.389  ;
; IR[6]         ; ALU_Sel[2]  ; 6.697  ;        ;        ; 7.044  ;
; IR[6]         ; A_Load      ; 9.048  ; 7.683  ; 8.107  ; 9.444  ;
; IR[6]         ; B_Load      ; 10.129 ; 9.516  ; 9.931  ; 10.487 ;
; IR[6]         ; Bus1_Sel[0] ; 9.534  ; 8.131  ; 8.536  ; 9.969  ;
; IR[6]         ; Bus1_Sel[1] ; 8.818  ; 7.614  ; 8.042  ; 9.301  ;
; IR[6]         ; Bus2_Sel[0] ;        ; 8.875  ; 9.179  ;        ;
; IR[6]         ; Bus2_Sel[1] ;        ; 10.184 ; 10.586 ;        ;
; IR[6]         ; MAR_Load    ;        ; 9.731  ; 10.160 ;        ;
; IR[6]         ; PC_Inc      ;        ; 9.453  ; 9.858  ;        ;
; IR[6]         ; PC_Load     ;        ; 7.238  ; 7.732  ;        ;
; IR[6]         ; write       ;        ; 8.045  ; 8.514  ;        ;
; IR[7]         ; ALU_Sel[0]  ;        ; 6.846  ; 7.278  ;        ;
; IR[7]         ; ALU_Sel[1]  ;        ; 7.856  ; 8.264  ;        ;
; IR[7]         ; ALU_Sel[2]  ;        ; 6.964  ; 7.440  ;        ;
; IR[7]         ; A_Load      ; 7.874  ; 8.911  ; 9.338  ; 8.318  ;
; IR[7]         ; B_Load      ; 9.416  ; 10.254 ; 10.764 ; 9.826  ;
; IR[7]         ; Bus1_Sel[0] ; 8.303  ; 9.436  ; 9.824  ; 8.766  ;
; IR[7]         ; Bus1_Sel[1] ; 7.809  ; 8.768  ; 9.108  ; 8.249  ;
; IR[7]         ; Bus2_Sel[0] ; 8.946  ; 8.433  ; 8.715  ; 9.510  ;
; IR[7]         ; Bus2_Sel[1] ; 10.353 ; 9.680  ; 10.054 ; 10.819 ;
; IR[7]         ; MAR_Load    ; 9.717  ; 9.051  ; 9.486  ; 10.132 ;
; IR[7]         ; PC_Inc      ; 9.625  ; 8.299  ; 8.737  ; 10.088 ;
; IR[7]         ; PC_Load     ;        ; 7.098  ; 7.572  ;        ;
; IR[7]         ; write       ; 8.281  ;        ;        ; 8.680  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 7.381 ; 7.523 ; 7.940 ; 7.767 ;
; CCR_Result[1] ; PC_Load     ; 7.172 ; 7.128 ; 7.578 ; 7.521 ;
; CCR_Result[2] ; PC_Load     ; 7.596 ; 7.566 ; 7.993 ; 7.988 ;
; CCR_Result[3] ; PC_Load     ; 7.359 ; 7.836 ; 8.256 ; 7.727 ;
; IR[1]         ; ALU_Sel[0]  ; 6.890 ; 6.830 ; 7.278 ; 7.267 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 6.646 ; 7.132 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 7.202 ; 7.106 ; 7.611 ; 7.552 ;
; IR[1]         ; A_Load      ; 7.420 ; 7.331 ; 7.779 ; 7.867 ;
; IR[1]         ; B_Load      ; 7.697 ; 7.978 ; 8.409 ; 8.125 ;
; IR[1]         ; Bus1_Sel[0] ; 7.829 ; 7.751 ; 8.180 ; 8.296 ;
; IR[1]         ; Bus1_Sel[1] ; 7.358 ; 7.893 ; 8.318 ; 7.800 ;
; IR[1]         ; Bus2_Sel[0] ; 7.465 ; 7.497 ; 7.804 ; 7.985 ;
; IR[1]         ; Bus2_Sel[1] ; 7.649 ; 8.386 ; 8.861 ; 8.043 ;
; IR[1]         ; MAR_Load    ; 8.140 ; 8.016 ; 8.479 ; 8.504 ;
; IR[1]         ; PC_Inc      ; 8.191 ; 8.023 ; 8.464 ; 8.543 ;
; IR[1]         ; PC_Load     ; 7.352 ; 7.302 ; 7.766 ; 7.746 ;
; IR[1]         ; write       ; 7.810 ;       ;       ; 8.213 ;
; IR[2]         ; ALU_Sel[0]  ; 7.135 ; 7.069 ; 7.529 ; 7.519 ;
; IR[2]         ; ALU_Sel[1]  ; 7.095 ;       ;       ; 7.492 ;
; IR[2]         ; ALU_Sel[2]  ; 7.313 ; 7.227 ; 7.736 ; 7.680 ;
; IR[2]         ; A_Load      ; 6.422 ; 7.324 ; 7.871 ; 6.780 ;
; IR[2]         ; B_Load      ; 7.299 ; 8.108 ; 8.560 ; 7.675 ;
; IR[2]         ; Bus1_Sel[0] ; 7.604 ; 7.744 ; 8.272 ; 7.990 ;
; IR[2]         ; Bus1_Sel[1] ; 7.135 ; 8.023 ; 8.469 ; 7.495 ;
; IR[2]         ; Bus2_Sel[0] ; 7.566 ; 7.743 ; 8.054 ; 8.066 ;
; IR[2]         ; Bus2_Sel[1] ; 6.769 ; 8.605 ; 9.054 ; 7.096 ;
; IR[2]         ; MAR_Load    ; 8.123 ; 8.262 ; 8.729 ; 8.479 ;
; IR[2]         ; PC_Inc      ; 8.170 ; 8.153 ; 8.615 ; 8.537 ;
; IR[2]         ; PC_Load     ; 7.062 ; 6.997 ; 7.481 ; 7.451 ;
; IR[2]         ; write       ; 6.930 ;       ;       ; 7.266 ;
; IR[3]         ; ALU_Sel[0]  ; 6.921 ; 6.884 ; 7.344 ; 7.298 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 6.805 ; 7.303 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 7.213 ; 7.128 ; 7.638 ; 7.544 ;
; IR[3]         ; A_Load      ; 7.383 ; 6.557 ; 7.024 ; 7.774 ;
; IR[3]         ; B_Load      ; 7.388 ; 7.685 ; 8.134 ; 7.774 ;
; IR[3]         ; Bus1_Sel[0] ; 7.784 ; 7.765 ; 8.207 ; 8.194 ;
; IR[3]         ; Bus1_Sel[1] ; 7.549 ; 7.270 ; 7.738 ; 7.892 ;
; IR[3]         ; Bus2_Sel[0] ; 7.456 ; 7.246 ; 7.573 ; 7.988 ;
; IR[3]         ; Bus2_Sel[1] ; 7.636 ; 6.530 ; 7.050 ; 8.027 ;
; IR[3]         ; MAR_Load    ; 7.743 ; 7.765 ; 8.248 ; 8.141 ;
; IR[3]         ; PC_Inc      ; 8.182 ; 7.117 ; 7.596 ; 8.546 ;
; IR[3]         ; PC_Load     ;       ; 6.897 ; 7.385 ;       ;
; IR[3]         ; write       ;       ; 6.700 ; 7.211 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 4.023 ; 4.240 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 5.425 ; 5.584 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 4.515 ; 4.731 ;       ;
; IR[4]         ; A_Load      ;       ; 4.099 ; 4.310 ;       ;
; IR[4]         ; B_Load      ; 5.895 ; 6.124 ; 6.300 ; 6.028 ;
; IR[4]         ; Bus1_Sel[0] ; 4.649 ; 5.592 ; 5.798 ; 4.756 ;
; IR[4]         ; Bus1_Sel[1] ; 4.176 ; 6.039 ; 6.209 ; 4.267 ;
; IR[4]         ; Bus2_Sel[0] ; 5.218 ; 5.414 ; 5.393 ; 5.480 ;
; IR[4]         ; Bus2_Sel[1] ; 4.421 ; 5.178 ; 5.457 ; 4.510 ;
; IR[4]         ; MAR_Load    ; 5.475 ; 5.933 ; 6.068 ; 5.579 ;
; IR[4]         ; PC_Inc      ; 5.822 ; 5.850 ; 6.038 ; 5.951 ;
; IR[4]         ; PC_Load     ;       ; 4.697 ; 4.920 ;       ;
; IR[4]         ; write       ; 4.582 ;       ;       ; 4.680 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 6.753 ; 7.211 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 7.797 ; 8.223 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 6.869 ; 7.367 ;       ;
; IR[5]         ; A_Load      ;       ; 7.370 ; 7.801 ;       ;
; IR[5]         ; B_Load      ; 9.102 ; 8.496 ; 8.939 ; 9.475 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 7.799 ; 8.210 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 7.303 ; 7.739 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 8.211 ; 7.745 ; 7.999 ; 8.752 ;
; IR[5]         ; Bus2_Sel[1] ; 9.369 ; 7.546 ; 8.030 ; 9.804 ;
; IR[5]         ; MAR_Load    ; 8.886 ; 8.264 ; 8.674 ; 9.271 ;
; IR[5]         ; PC_Inc      ; 8.234 ; 8.904 ; 9.408 ; 8.623 ;
; IR[5]         ; PC_Load     ; 7.116 ;       ;       ; 7.470 ;
; IR[5]         ; write       ;       ; 7.716 ; 8.191 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 6.396 ;       ;       ; 6.760 ;
; IR[6]         ; ALU_Sel[1]  ; 7.756 ;       ;       ; 8.161 ;
; IR[6]         ; ALU_Sel[2]  ; 6.530 ;       ;       ; 6.869 ;
; IR[6]         ; A_Load      ; 7.569 ; 7.476 ; 7.893 ; 7.908 ;
; IR[6]         ; B_Load      ; 8.472 ; 9.073 ; 9.507 ; 8.860 ;
; IR[6]         ; Bus1_Sel[0] ; 7.970 ; 7.905 ; 8.302 ; 8.328 ;
; IR[6]         ; Bus1_Sel[1] ; 8.381 ; 7.409 ; 7.831 ; 8.775 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 7.739 ; 7.971 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 7.652 ; 8.122 ;       ;
; IR[6]         ; MAR_Load    ;       ; 8.258 ; 8.646 ;       ;
; IR[6]         ; PC_Inc      ;       ; 8.201 ; 8.650 ;       ;
; IR[6]         ; PC_Load     ;       ; 7.048 ; 7.532 ;       ;
; IR[6]         ; write       ;       ; 7.822 ; 8.283 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 6.672 ; 7.097 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 7.642 ; 8.042 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 6.786 ; 7.252 ;       ;
; IR[7]         ; A_Load      ; 7.662 ; 7.389 ; 7.855 ; 8.093 ;
; IR[7]         ; B_Load      ; 9.006 ; 8.341 ; 8.758 ; 9.379 ;
; IR[7]         ; Bus1_Sel[0] ; 8.071 ; 7.809 ; 8.256 ; 8.522 ;
; IR[7]         ; Bus1_Sel[1] ; 7.600 ; 8.256 ; 8.667 ; 8.026 ;
; IR[7]         ; Bus2_Sel[0] ; 7.470 ; 8.196 ; 8.473 ; 8.045 ;
; IR[7]         ; Bus2_Sel[1] ; 7.891 ; 9.248 ; 9.631 ; 8.269 ;
; IR[7]         ; MAR_Load    ; 8.145 ; 8.715 ; 9.148 ; 8.564 ;
; IR[7]         ; PC_Inc      ; 8.879 ; 8.067 ; 8.496 ; 9.204 ;
; IR[7]         ; PC_Load     ;       ; 6.914 ; 7.378 ;       ;
; IR[7]         ; write       ; 8.052 ;       ;       ; 8.439 ;
+---------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                   ;
+------------+-----------------+------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                    ;
+------------+-----------------+------------+-------------------------+
; 661.38 MHz ; 213.95 MHz      ; IR[0]      ; limit due to hold check ;
+------------+-----------------+------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.465 ; -26.250           ;
; IR[0] ; -0.525 ; -1.363            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; IR[0] ; -2.148 ; -17.271          ;
; clock ; 0.807  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; IR[0] ; -3.000 ; -34.761                         ;
; clock ; -3.000 ; -15.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.465 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.500        ; -2.564     ; 0.376      ;
; -2.322 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.500        ; -2.719     ; 0.078      ;
; -2.234 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.500        ; -2.631     ; 0.078      ;
; -2.198 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.500        ; -2.595     ; 0.078      ;
; -2.197 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.500        ; -2.594     ; 0.078      ;
; -2.197 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.500        ; -2.594     ; 0.078      ;
; -2.196 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.500        ; -2.593     ; 0.078      ;
; -2.196 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.500        ; -2.593     ; 0.078      ;
; -2.168 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.500        ; -2.565     ; 0.078      ;
; -2.167 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.500        ; -2.564     ; 0.078      ;
; -1.963 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.500        ; -2.360     ; 0.078      ;
; -1.947 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.500        ; -2.344     ; 0.078      ;
; -1.796 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 1.000        ; -2.395     ; 0.376      ;
; -1.653 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 1.000        ; -2.550     ; 0.078      ;
; -1.565 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 1.000        ; -2.462     ; 0.078      ;
; -1.529 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 1.000        ; -2.426     ; 0.078      ;
; -1.528 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 1.000        ; -2.425     ; 0.078      ;
; -1.528 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 1.000        ; -2.425     ; 0.078      ;
; -1.527 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 1.000        ; -2.424     ; 0.078      ;
; -1.527 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 1.000        ; -2.424     ; 0.078      ;
; -1.499 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 1.000        ; -2.396     ; 0.078      ;
; -1.498 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 1.000        ; -2.395     ; 0.078      ;
; -1.294 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 1.000        ; -2.191     ; 0.078      ;
; -1.278 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 1.000        ; -2.175     ; 0.078      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IR[0]'                                                                                                                 ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.525 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 1.000        ; 1.163      ; 1.348      ;
; -0.367 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.954      ; 1.606      ;
; -0.256 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 3.408      ; 3.469      ;
; -0.164 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 1.000        ; 1.073      ; 1.534      ;
; -0.149 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.164      ; 1.598      ;
; -0.139 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.500        ; 2.049      ; 1.348      ;
; -0.100 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 3.384      ; 3.303      ;
; -0.100 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 3.437      ; 3.356      ;
; -0.099 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 1.000        ; 1.103      ; 1.504      ;
; -0.097 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.962      ; 1.344      ;
; -0.083 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 1.000        ; 1.102      ; 1.484      ;
; -0.081 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 1.000        ; 0.930      ; 1.310      ;
; -0.045 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 3.438      ; 3.305      ;
; -0.021 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 1.164      ; 1.470      ;
; -0.008 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 1.000        ; 1.164      ; 1.476      ;
; 0.019  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.840      ; 1.606      ;
; 0.034  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 3.408      ; 3.191      ;
; 0.073  ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 1.000        ; 1.193      ; 1.417      ;
; 0.100  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 1.000        ; 1.312      ; 1.412      ;
; 0.106  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 1.000        ; 1.194      ; 1.389      ;
; 0.107  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 1.000        ; 1.195      ; 1.388      ;
; 0.128  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 1.000        ; 1.312      ; 1.389      ;
; 0.222  ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.500        ; 1.959      ; 1.534      ;
; 0.237  ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.050      ; 1.598      ;
; 0.287  ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.500        ; 1.989      ; 1.504      ;
; 0.289  ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.848      ; 1.344      ;
; 0.303  ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.500        ; 1.988      ; 1.484      ;
; 0.305  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.500        ; 1.816      ; 1.310      ;
; 0.357  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 3.408      ; 3.356      ;
; 0.365  ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 2.050      ; 1.470      ;
; 0.378  ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.500        ; 2.050      ; 1.476      ;
; 0.459  ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.500        ; 2.079      ; 1.417      ;
; 0.486  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.500        ; 2.198      ; 1.412      ;
; 0.492  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.500        ; 2.080      ; 1.389      ;
; 0.493  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.500        ; 2.081      ; 1.388      ;
; 0.514  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.500        ; 2.198      ; 1.389      ;
; 0.561  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 3.384      ; 3.142      ;
; 0.574  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 3.438      ; 3.186      ;
; 0.598  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 3.437      ; 3.158      ;
; 0.736  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 3.408      ; 2.989      ;
; 0.743  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 4.294      ; 3.356      ;
; 0.947  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 4.270      ; 3.142      ;
; 0.960  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 4.324      ; 3.186      ;
; 0.984  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 4.323      ; 3.158      ;
; 1.122  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 4.294      ; 2.989      ;
; 1.130  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 4.294      ; 3.469      ;
; 1.286  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 4.270      ; 3.303      ;
; 1.286  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 4.323      ; 3.356      ;
; 1.341  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 4.324      ; 3.305      ;
; 1.420  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 4.294      ; 3.191      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IR[0]'                                                                                                                  ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.148 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 4.565      ; 2.417      ;
; -2.135 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 4.734      ; 2.599      ;
; -1.923 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 4.595      ; 2.672      ;
; -1.837 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 4.734      ; 2.417      ;
; -1.832 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 4.764      ; 2.932      ;
; -1.785 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 4.594      ; 2.809      ;
; -1.759 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 4.539      ; 2.780      ;
; -1.753 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 4.708      ; 2.955      ;
; -1.737 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 4.763      ; 3.026      ;
; -1.612 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 4.764      ; 2.672      ;
; -1.529 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 4.564      ; 3.035      ;
; -1.516 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 4.733      ; 3.217      ;
; -1.486 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 4.565      ; 2.599      ;
; -1.474 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 4.763      ; 2.809      ;
; -1.448 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 4.708      ; 2.780      ;
; -1.256 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.000        ; 2.549      ; 1.333      ;
; -1.229 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.000        ; 2.550      ; 1.361      ;
; -1.218 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 4.733      ; 3.035      ;
; -1.183 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 4.595      ; 2.932      ;
; -1.178 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.000        ; 2.393      ; 1.255      ;
; -1.165 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.000        ; 2.424      ; 1.299      ;
; -1.136 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.000        ; 2.427      ; 1.331      ;
; -1.129 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.000        ; 2.426      ; 1.337      ;
; -1.104 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 4.539      ; 2.955      ;
; -1.088 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 4.594      ; 3.026      ;
; -1.076 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.394      ; 1.358      ;
; -1.034 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.000        ; 2.394      ; 1.400      ;
; -1.032 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.395      ; 1.403      ;
; -1.024 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.000        ; 2.338      ; 1.354      ;
; -1.010 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.200      ; 1.230      ;
; -0.999 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.000        ; 2.337      ; 1.378      ;
; -0.973 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.000        ; 2.167      ; 1.234      ;
; -0.925 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; -0.500       ; 2.718      ; 1.333      ;
; -0.901 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.000        ; 2.308      ; 1.447      ;
; -0.898 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; -0.500       ; 2.719      ; 1.361      ;
; -0.867 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 4.564      ; 3.217      ;
; -0.848 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 2.192      ; 1.384      ;
; -0.847 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; -0.500       ; 2.562      ; 1.255      ;
; -0.834 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; -0.500       ; 2.593      ; 1.299      ;
; -0.805 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; -0.500       ; 2.596      ; 1.331      ;
; -0.798 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; -0.500       ; 2.595      ; 1.337      ;
; -0.745 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.563      ; 1.358      ;
; -0.703 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; -0.500       ; 2.563      ; 1.400      ;
; -0.701 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.564      ; 1.403      ;
; -0.693 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; -0.500       ; 2.507      ; 1.354      ;
; -0.679 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.369      ; 1.230      ;
; -0.668 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; -0.500       ; 2.506      ; 1.378      ;
; -0.642 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; -0.500       ; 2.336      ; 1.234      ;
; -0.570 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; -0.500       ; 2.477      ; 1.447      ;
; -0.517 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 2.361      ; 1.384      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                 ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.807 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.000        ; -0.938     ; 0.053      ;
; 0.822 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.000        ; -0.953     ; 0.053      ;
; 1.033 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.000        ; -1.164     ; 0.053      ;
; 1.033 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.000        ; -1.164     ; 0.053      ;
; 1.062 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.000        ; -1.193     ; 0.053      ;
; 1.062 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.000        ; -1.193     ; 0.053      ;
; 1.063 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.000        ; -1.194     ; 0.053      ;
; 1.063 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.000        ; -1.194     ; 0.053      ;
; 1.064 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.000        ; -1.195     ; 0.053      ;
; 1.090 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.000        ; -1.221     ; 0.053      ;
; 1.181 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.000        ; -1.312     ; 0.053      ;
; 1.298 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.000        ; -1.164     ; 0.318      ;
; 2.193 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; -0.500       ; -1.824     ; 0.053      ;
; 2.208 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; -0.500       ; -1.839     ; 0.053      ;
; 2.419 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; -0.500       ; -2.050     ; 0.053      ;
; 2.419 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; -0.500       ; -2.050     ; 0.053      ;
; 2.448 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; -0.500       ; -2.079     ; 0.053      ;
; 2.448 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; -0.500       ; -2.079     ; 0.053      ;
; 2.449 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; -0.500       ; -2.080     ; 0.053      ;
; 2.449 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; -0.500       ; -2.080     ; 0.053      ;
; 2.450 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; -0.500       ; -2.081     ; 0.053      ;
; 2.476 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; -0.500       ; -2.107     ; 0.053      ;
; 2.567 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; -0.500       ; -2.198     ; 0.053      ;
; 2.684 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; -0.500       ; -2.050     ; 0.318      ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IR[0]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                                   ;
; -0.778 ; -0.778       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.774 ; -0.774       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; -0.774 ; -0.774       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.773 ; -0.773       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; -0.773 ; -0.773       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; -0.773 ; -0.773       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; -0.772 ; -0.772       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; -0.772 ; -0.772       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; -0.772 ; -0.772       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; -0.772 ; -0.772       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.759 ; -0.759       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|inclk[0]            ;
; -0.759 ; -0.759       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|outclk              ;
; -0.754 ; -0.754       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.750 ; -0.750       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; -0.750 ; -0.750       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; -0.750 ; -0.750       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.750 ; -0.750       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.749 ; -0.749       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; -0.749 ; -0.749       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; -0.749 ; -0.749       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.748 ; -0.748       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.741 ; -0.741       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|combout                    ;
; -0.384 ; -0.384       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1|combout                    ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; -0.379 ; -0.379       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.378 ; -0.378       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; -0.378 ; -0.378       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; -0.377 ; -0.377       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; -0.377 ; -0.377       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.376 ; -0.376       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.373 ; -0.373       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.368 ; -0.368       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1clkctrl|inclk[0]            ;
; -0.368 ; -0.368       ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector26~1clkctrl|outclk              ;
; -0.357 ; -0.357       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; -0.357 ; -0.357       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; -0.357 ; -0.357       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; -0.357 ; -0.357       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.356 ; -0.356       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; -0.355 ; -0.355       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; -0.355 ; -0.355       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; -0.355 ; -0.355       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; -0.355 ; -0.355       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.351 ; -0.351       ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|combout                    ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636|datad         ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825|datac         ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852|datad          ;
; -0.059 ; -0.059       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879|datad          ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663|datad         ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609|datad         ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825               ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906|datad          ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.056 ; -0.056       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|inclk[0]            ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|outclk              ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636               ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690             ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852                ;
; -0.037 ; -0.037       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.036 ; -0.036       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879                ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663               ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609               ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906                ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717       ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|datab                      ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datac                      ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|combout                    ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|datad                      ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|combout                    ;
; 0.040  ; 0.040        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datab                      ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~1|combout                 ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datab                      ;
; 0.065  ; 0.065        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; LOAD_STORE_OP~0|combout                 ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|combout                    ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|dataa                      ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|datac                      ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|combout                    ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datac                      ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; BRANCH_OP~0|combout                     ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Equal4~1|datad                          ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Equal5~1|combout                        ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~0|datad                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DECODE_3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                        ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2              ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                        ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                        ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 4.175  ; 4.509  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.623  ; 0.736  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.903  ; 4.266  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 3.421  ; 3.765  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 3.091  ; 3.507  ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.087  ; 2.225  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 4.175  ; 4.509  ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 4.157  ; 4.480  ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 4.129  ; 4.476  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 3.289  ; 3.623  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; -0.263 ; -0.150 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.017  ; 3.380  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 2.535  ; 2.879  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 2.205  ; 2.621  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.201  ; 1.339  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 3.289  ; 3.623  ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 3.271  ; 3.594  ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 3.243  ; 3.590  ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 2.148  ; 1.997  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.148  ; 1.966  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.475  ; 0.097  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.146  ; -0.205 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.328  ; -0.004 ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.129  ; 1.997  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.528 ; -0.842 ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.441 ; -0.823 ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.380 ; -0.680 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 2.317  ; 2.166  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.317  ; 2.135  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.644  ; 0.266  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.315  ; -0.036 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.497  ; 0.165  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.298  ; 2.166  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.359 ; -0.673 ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.272 ; -0.654 ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.211 ; -0.511 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 4.725 ; 4.843 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.725 ; 4.843 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.367 ; 6.207 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.485 ; 6.515 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 6.807 ; 6.682 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 6.807 ; 6.682 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.452 ; 6.513 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.192 ; 6.119 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 4.932 ; 4.830 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.192 ; 6.119 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.635 ; 5.374 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 4.982 ; 4.672 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.505 ; 6.433 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 4.725 ; 4.843 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.725 ; 4.843 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.367 ; 6.207 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.485 ; 6.515 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 6.807 ; 6.682 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 6.807 ; 6.682 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.452 ; 6.513 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.192 ; 6.119 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 4.932 ; 4.830 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.192 ; 6.119 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.635 ; 5.374 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 4.982 ; 4.672 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.505 ; 6.433 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 5.993 ; 5.931 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 5.634 ; 5.635 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 5.993 ; 5.931 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 5.868 ; 5.807 ; Rise       ; clock           ;
; A_Load       ; clock      ; 7.565 ; 7.398 ; Rise       ; clock           ;
; B_Load       ; clock      ; 6.973 ; 6.851 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 7.000 ; 6.970 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 7.000 ; 6.970 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 6.795 ; 6.768 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 7.690 ; 7.606 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 6.428 ; 6.528 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 7.690 ; 7.606 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 5.281 ; 5.235 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 5.721 ; 5.687 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 7.131 ; 7.069 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 7.273 ; 7.227 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 5.946 ; 5.864 ; Rise       ; clock           ;
; write        ; clock      ; 6.106 ; 6.061 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 4.646 ; 4.766 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.646 ; 4.766 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 5.041 ; 4.961 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.797 ; 4.871 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.171 ; 4.264 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.777 ; 4.522 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.171 ; 4.264 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 4.850 ; 4.748 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 4.850 ; 4.748 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.040 ; 4.797 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 4.902 ; 5.066 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 4.901 ; 4.595 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.191 ; 6.086 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 4.646 ; 4.766 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.646 ; 4.766 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 5.041 ; 4.961 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.797 ; 4.871 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.171 ; 4.264 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.777 ; 4.522 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.171 ; 4.264 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 4.850 ; 4.748 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 4.850 ; 4.748 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.040 ; 4.797 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 4.902 ; 5.066 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 4.901 ; 4.595 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.191 ; 6.086 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 5.514 ; 5.513 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 5.514 ; 5.513 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 5.858 ; 5.797 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 5.739 ; 5.678 ; Rise       ; clock           ;
; A_Load       ; clock      ; 6.347 ; 6.269 ; Rise       ; clock           ;
; B_Load       ; clock      ; 6.364 ; 6.292 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 5.597 ; 5.556 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 5.894 ; 5.826 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 5.597 ; 5.556 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 6.076 ; 6.252 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 6.076 ; 6.252 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 6.429 ; 6.334 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 5.175 ; 5.129 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 5.598 ; 5.563 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 6.434 ; 6.351 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 5.760 ; 5.662 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 5.812 ; 5.731 ; Rise       ; clock           ;
; write        ; clock      ; 5.912 ; 5.852 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 7.050 ; 7.156 ; 7.574 ; 7.322 ;
; CCR_Result[1] ; PC_Load     ; 6.817 ; 6.719 ; 7.172 ; 7.065 ;
; CCR_Result[2] ; PC_Load     ; 7.249 ; 7.191 ; 7.606 ; 7.536 ;
; CCR_Result[3] ; PC_Load     ; 6.999 ; 7.453 ; 7.878 ; 7.257 ;
; IR[1]         ; ALU_Sel[0]  ; 6.538 ; 6.508 ; 6.932 ; 6.834 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 6.271 ; 6.768 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 6.872 ; 6.721 ; 7.237 ; 7.114 ;
; IR[1]         ; A_Load      ; 7.381 ; 7.087 ; 7.591 ; 7.647 ;
; IR[1]         ; B_Load      ; 8.008 ; 9.157 ; 9.637 ; 8.284 ;
; IR[1]         ; Bus1_Sel[0] ; 7.821 ; 7.562 ; 8.031 ; 8.122 ;
; IR[1]         ; Bus1_Sel[1] ; 7.285 ; 7.514 ; 7.945 ; 7.624 ;
; IR[1]         ; Bus2_Sel[0] ; 7.990 ; 7.713 ; 7.973 ; 8.530 ;
; IR[1]         ; Bus2_Sel[1] ; 9.305 ; 8.782 ; 9.233 ; 9.643 ;
; IR[1]         ; MAR_Load    ; 8.693 ; 8.254 ; 8.676 ; 9.071 ;
; IR[1]         ; PC_Inc      ; 8.633 ; 7.663 ; 8.109 ; 8.978 ;
; IR[1]         ; PC_Load     ; 7.000 ; 7.363 ; 7.803 ; 7.305 ;
; IR[1]         ; write       ; 7.416 ;       ;       ; 7.709 ;
; IR[2]         ; ALU_Sel[0]  ; 6.769 ; 6.735 ; 7.157 ; 7.065 ;
; IR[2]         ; ALU_Sel[1]  ; 6.748 ;       ;       ; 7.033 ;
; IR[2]         ; ALU_Sel[2]  ; 6.971 ; 6.828 ; 7.338 ; 7.225 ;
; IR[2]         ; A_Load      ; 7.571 ; 7.049 ; 7.491 ; 7.849 ;
; IR[2]         ; B_Load      ; 8.238 ; 8.675 ; 9.142 ; 8.511 ;
; IR[2]         ; Bus1_Sel[0] ; 8.011 ; 7.524 ; 7.931 ; 8.324 ;
; IR[2]         ; Bus1_Sel[1] ; 6.920 ; 7.632 ; 8.074 ; 7.220 ;
; IR[2]         ; Bus2_Sel[0] ; 7.293 ; 7.831 ; 8.102 ; 7.790 ;
; IR[2]         ; Bus2_Sel[1] ; 8.357 ; 8.900 ; 9.362 ; 8.626 ;
; IR[2]         ; MAR_Load    ; 7.996 ; 8.372 ; 8.805 ; 8.331 ;
; IR[2]         ; PC_Inc      ; 8.046 ; 7.893 ; 8.342 ; 8.327 ;
; IR[2]         ; PC_Load     ; 6.714 ; 7.140 ; 7.581 ; 7.005 ;
; IR[2]         ; write       ; 6.583 ;       ;       ; 6.828 ;
; IR[3]         ; ALU_Sel[0]  ; 6.581 ; 6.514 ; 6.925 ; 6.850 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 6.431 ; 6.910 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 6.885 ; 6.744 ; 7.246 ; 7.097 ;
; IR[3]         ; A_Load      ; 7.036 ; 7.385 ; 7.864 ; 7.322 ;
; IR[3]         ; B_Load      ; 8.462 ; 7.990 ; 8.425 ; 8.761 ;
; IR[3]         ; Bus1_Sel[0] ; 7.476 ; 7.860 ; 8.304 ; 7.797 ;
; IR[3]         ; Bus1_Sel[1] ; 7.255 ; 7.260 ; 7.672 ; 7.479 ;
; IR[3]         ; Bus2_Sel[0] ; 7.068 ; 7.203 ; 7.404 ; 7.547 ;
; IR[3]         ; Bus2_Sel[1] ; 8.138 ; 8.468 ; 8.909 ; 8.431 ;
; IR[3]         ; MAR_Load    ; 7.771 ; 7.885 ; 8.287 ; 8.088 ;
; IR[3]         ; PC_Inc      ; 7.821 ; 7.740 ; 8.157 ; 8.084 ;
; IR[3]         ; PC_Load     ;       ; 7.324 ; 7.768 ;       ;
; IR[3]         ; write       ;       ; 6.335 ; 6.827 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 3.937 ; 4.182 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 5.230 ; 5.473 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 4.400 ; 4.657 ;       ;
; IR[4]         ; A_Load      ;       ; 6.194 ; 6.456 ;       ;
; IR[4]         ; B_Load      ; 6.599 ; 6.600 ; 6.889 ; 6.656 ;
; IR[4]         ; Bus1_Sel[0] ; 4.562 ; 6.669 ; 6.896 ; 4.650 ;
; IR[4]         ; Bus1_Sel[1] ; 4.101 ; 6.056 ; 6.240 ; 4.178 ;
; IR[4]         ; Bus2_Sel[0] ; 5.060 ; 5.784 ; 5.860 ; 5.384 ;
; IR[4]         ; Bus2_Sel[1] ; 4.321 ; 6.853 ; 7.120 ; 4.418 ;
; IR[4]         ; MAR_Load    ; 5.763 ; 6.881 ; 7.071 ; 5.925 ;
; IR[4]         ; PC_Inc      ; 5.703 ; 6.378 ; 6.684 ; 5.832 ;
; IR[4]         ; PC_Load     ;       ; 4.559 ; 4.846 ;       ;
; IR[4]         ; write       ; 4.486 ;       ;       ; 4.563 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 6.403 ; 6.830 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 7.347 ; 7.787 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 6.513 ; 6.995 ;       ;
; IR[5]         ; A_Load      ;       ; 8.311 ; 8.770 ;       ;
; IR[5]         ; B_Load      ; 9.214 ; 8.688 ; 9.173 ; 9.496 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 8.786 ; 9.210 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 8.173 ; 8.554 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 7.796 ; 8.107 ; 8.329 ; 8.243 ;
; IR[5]         ; Bus2_Sel[1] ; 9.056 ; 9.220 ; 9.644 ; 9.312 ;
; IR[5]         ; MAR_Load    ; 8.499 ; 8.969 ; 9.355 ; 8.784 ;
; IR[5]         ; PC_Inc      ; 7.846 ; 8.555 ; 8.972 ; 8.085 ;
; IR[5]         ; PC_Load     ; 6.782 ;       ;       ; 7.018 ;
; IR[5]         ; write       ;       ; 7.286 ; 7.755 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 6.068 ;       ;       ; 6.359 ;
; IR[6]         ; ALU_Sel[1]  ; 7.376 ;       ;       ; 7.649 ;
; IR[6]         ; ALU_Sel[2]  ; 6.212 ;       ;       ; 6.474 ;
; IR[6]         ; A_Load      ; 8.359 ; 7.077 ; 7.479 ; 8.613 ;
; IR[6]         ; B_Load      ; 9.306 ; 8.670 ; 9.144 ; 9.585 ;
; IR[6]         ; Bus1_Sel[0] ; 8.799 ; 7.472 ; 7.880 ; 9.088 ;
; IR[6]         ; Bus1_Sel[1] ; 8.143 ; 6.997 ; 7.416 ; 8.475 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 8.199 ; 8.418 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 9.312 ; 9.733 ;       ;
; IR[6]         ; MAR_Load    ;       ; 8.951 ; 9.326 ;       ;
; IR[6]         ; PC_Inc      ;       ; 8.647 ; 9.061 ;       ;
; IR[6]         ; PC_Load     ;       ; 6.648 ; 7.128 ;       ;
; IR[6]         ; write       ;       ; 7.378 ; 7.844 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 6.306 ; 6.703 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 7.194 ; 7.618 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 6.416 ; 6.866 ;       ;
; IR[7]         ; A_Load      ; 7.277 ; 8.158 ; 8.601 ; 7.618 ;
; IR[7]         ; B_Load      ; 8.704 ; 9.383 ; 9.847 ; 8.927 ;
; IR[7]         ; Bus1_Sel[0] ; 7.678 ; 8.633 ; 9.041 ; 8.013 ;
; IR[7]         ; Bus1_Sel[1] ; 7.214 ; 8.020 ; 8.385 ; 7.538 ;
; IR[7]         ; Bus2_Sel[0] ; 8.216 ; 7.748 ; 8.005 ; 8.740 ;
; IR[7]         ; Bus2_Sel[1] ; 9.531 ; 8.817 ; 9.265 ; 9.853 ;
; IR[7]         ; MAR_Load    ; 8.919 ; 8.289 ; 8.708 ; 9.281 ;
; IR[7]         ; PC_Inc      ; 8.859 ; 7.590 ; 8.055 ; 9.188 ;
; IR[7]         ; PC_Load     ;       ; 6.523 ; 6.991 ;       ;
; IR[7]         ; write       ; 7.642 ;       ;       ; 7.919 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 6.841 ; 6.913 ; 7.323 ; 7.107 ;
; CCR_Result[1] ; PC_Load     ; 6.647 ; 6.552 ; 6.993 ; 6.891 ;
; CCR_Result[2] ; PC_Load     ; 7.032 ; 6.955 ; 7.370 ; 7.312 ;
; CCR_Result[3] ; PC_Load     ; 6.822 ; 7.193 ; 7.602 ; 7.075 ;
; IR[1]         ; ALU_Sel[0]  ; 6.381 ; 6.299 ; 6.709 ; 6.673 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 6.123 ; 6.609 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 6.690 ; 6.547 ; 7.030 ; 6.922 ;
; IR[1]         ; A_Load      ; 6.873 ; 6.759 ; 7.177 ; 7.221 ;
; IR[1]         ; B_Load      ; 7.133 ; 7.320 ; 7.770 ; 7.434 ;
; IR[1]         ; Bus1_Sel[0] ; 7.257 ; 7.138 ; 7.540 ; 7.598 ;
; IR[1]         ; Bus1_Sel[1] ; 6.814 ; 7.247 ; 7.683 ; 7.146 ;
; IR[1]         ; Bus2_Sel[0] ; 6.883 ; 6.945 ; 7.168 ; 7.363 ;
; IR[1]         ; Bus2_Sel[1] ; 7.067 ; 7.727 ; 8.147 ; 7.371 ;
; IR[1]         ; MAR_Load    ; 7.501 ; 7.400 ; 7.786 ; 7.818 ;
; IR[1]         ; PC_Inc      ; 7.565 ; 7.357 ; 7.815 ; 7.808 ;
; IR[1]         ; PC_Load     ; 6.813 ; 6.713 ; 7.162 ; 7.090 ;
; IR[1]         ; write       ; 7.224 ;       ;       ; 7.508 ;
; IR[2]         ; ALU_Sel[0]  ; 6.602 ; 6.515 ; 6.931 ; 6.894 ;
; IR[2]         ; ALU_Sel[1]  ; 6.584 ;       ;       ; 6.861 ;
; IR[2]         ; ALU_Sel[2]  ; 6.796 ; 6.658 ; 7.155 ; 7.045 ;
; IR[2]         ; A_Load      ; 5.964 ; 6.763 ; 7.271 ; 6.245 ;
; IR[2]         ; B_Load      ; 6.780 ; 7.433 ; 7.893 ; 7.044 ;
; IR[2]         ; Bus1_Sel[0] ; 7.060 ; 7.142 ; 7.634 ; 7.320 ;
; IR[2]         ; Bus1_Sel[1] ; 6.621 ; 7.360 ; 7.806 ; 6.869 ;
; IR[2]         ; Bus2_Sel[0] ; 6.973 ; 7.166 ; 7.389 ; 7.456 ;
; IR[2]         ; Bus2_Sel[1] ; 6.268 ; 7.920 ; 8.302 ; 6.526 ;
; IR[2]         ; MAR_Load    ; 7.508 ; 7.621 ; 8.007 ; 7.797 ;
; IR[2]         ; PC_Inc      ; 7.549 ; 7.470 ; 7.938 ; 7.811 ;
; IR[2]         ; PC_Load     ; 6.550 ; 6.443 ; 6.904 ; 6.832 ;
; IR[2]         ; write       ; 6.425 ;       ;       ; 6.663 ;
; IR[3]         ; ALU_Sel[0]  ; 6.423 ; 6.359 ; 6.759 ; 6.689 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 6.277 ; 6.745 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 6.714 ; 6.578 ; 7.067 ; 6.925 ;
; IR[3]         ; A_Load      ; 6.860 ; 6.068 ; 6.482 ; 7.140 ;
; IR[3]         ; B_Load      ; 6.871 ; 7.077 ; 7.510 ; 7.100 ;
; IR[3]         ; Bus1_Sel[0] ; 7.223 ; 7.141 ; 7.578 ; 7.519 ;
; IR[3]         ; Bus1_Sel[1] ; 7.015 ; 6.690 ; 7.139 ; 7.222 ;
; IR[3]         ; Bus2_Sel[0] ; 6.888 ; 6.714 ; 6.965 ; 7.356 ;
; IR[3]         ; Bus2_Sel[1] ; 7.052 ; 6.046 ; 6.508 ; 7.390 ;
; IR[3]         ; MAR_Load    ; 7.166 ; 7.169 ; 7.583 ; 7.503 ;
; IR[3]         ; PC_Inc      ; 7.570 ; 6.561 ; 7.016 ; 7.801 ;
; IR[3]         ; PC_Load     ;       ; 6.362 ; 6.817 ;       ;
; IR[3]         ; write       ;       ; 6.183 ; 6.665 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 3.888 ; 4.131 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 5.127 ; 5.370 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 4.333 ; 4.589 ;       ;
; IR[4]         ; A_Load      ;       ; 3.949 ; 4.192 ;       ;
; IR[4]         ; B_Load      ; 5.628 ; 5.763 ; 6.030 ; 5.710 ;
; IR[4]         ; Bus1_Sel[0] ; 4.488 ; 5.304 ; 5.571 ; 4.578 ;
; IR[4]         ; Bus1_Sel[1] ; 4.049 ; 5.690 ; 5.943 ; 4.129 ;
; IR[4]         ; Bus2_Sel[0] ; 4.964 ; 5.171 ; 5.162 ; 5.285 ;
; IR[4]         ; Bus2_Sel[1] ; 4.259 ; 4.950 ; 5.209 ; 4.355 ;
; IR[4]         ; MAR_Load    ; 5.211 ; 5.626 ; 5.780 ; 5.356 ;
; IR[4]         ; PC_Inc      ; 5.540 ; 5.509 ; 5.789 ; 5.640 ;
; IR[4]         ; PC_Load     ;       ; 4.484 ; 4.768 ;       ;
; IR[4]         ; write       ; 4.416 ;       ;       ; 4.492 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 6.245 ; 6.649 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 7.157 ; 7.587 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 6.350 ; 6.806 ;       ;
; IR[5]         ; A_Load      ;       ; 6.809 ; 7.206 ;       ;
; IR[5]         ; B_Load      ; 8.432 ; 7.793 ; 8.247 ; 8.653 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 7.186 ; 7.590 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 6.734 ; 7.147 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 7.586 ; 7.171 ; 7.351 ; 8.025 ;
; IR[5]         ; Bus2_Sel[1] ; 8.680 ; 6.959 ; 7.400 ; 8.917 ;
; IR[5]         ; MAR_Load    ; 8.204 ; 7.626 ; 7.969 ; 8.480 ;
; IR[5]         ; PC_Inc      ; 7.637 ; 8.162 ; 8.679 ; 7.872 ;
; IR[5]         ; PC_Load     ; 6.616 ;       ;       ; 6.847 ;
; IR[5]         ; write       ;       ; 7.096 ; 7.557 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 5.932 ;       ;       ; 6.216 ;
; IR[6]         ; ALU_Sel[1]  ; 7.186 ;       ;       ; 7.452 ;
; IR[6]         ; ALU_Sel[2]  ; 6.069 ;       ;       ; 6.324 ;
; IR[6]         ; A_Load      ; 7.024 ; 6.897 ; 7.291 ; 7.250 ;
; IR[6]         ; B_Load      ; 7.846 ; 8.293 ; 8.772 ; 8.088 ;
; IR[6]         ; Bus1_Sel[0] ; 7.387 ; 7.274 ; 7.675 ; 7.629 ;
; IR[6]         ; Bus1_Sel[1] ; 7.759 ; 6.822 ; 7.232 ; 8.015 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 7.153 ; 7.323 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 7.047 ; 7.485 ;       ;
; IR[6]         ; MAR_Load    ;       ; 7.608 ; 7.941 ;       ;
; IR[6]         ; PC_Inc      ;       ; 7.510 ; 7.975 ;       ;
; IR[6]         ; PC_Load     ;       ; 6.485 ; 6.954 ;       ;
; IR[6]         ; write       ;       ; 7.184 ; 7.642 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 6.158 ; 6.548 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 7.009 ; 7.425 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 6.263 ; 6.704 ;       ;
; IR[7]         ; A_Load      ; 7.093 ; 6.807 ; 7.263 ; 7.423 ;
; IR[7]         ; B_Load      ; 8.343 ; 7.645 ; 8.085 ; 8.546 ;
; IR[7]         ; Bus1_Sel[0] ; 7.477 ; 7.186 ; 7.626 ; 7.800 ;
; IR[7]         ; Bus1_Sel[1] ; 7.034 ; 7.572 ; 7.998 ; 7.348 ;
; IR[7]         ; Bus2_Sel[0] ; 6.894 ; 7.544 ; 7.793 ; 7.406 ;
; IR[7]         ; Bus2_Sel[1] ; 7.287 ; 8.436 ; 8.887 ; 7.573 ;
; IR[7]         ; MAR_Load    ; 7.512 ; 7.999 ; 8.411 ; 7.861 ;
; IR[7]         ; PC_Inc      ; 8.222 ; 7.391 ; 7.844 ; 8.397 ;
; IR[7]         ; PC_Load     ;       ; 6.366 ; 6.823 ;       ;
; IR[7]         ; write       ; 7.444 ;       ;       ; 7.710 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.603 ; -17.279           ;
; IR[0] ; -0.081 ; -0.187            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; IR[0] ; -1.484 ; -12.010          ;
; clock ; 0.515  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; IR[0] ; -3.000 ; -18.499                         ;
; clock ; -3.000 ; -15.504                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.603 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.500        ; -1.847     ; 0.223      ;
; -1.525 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.500        ; -1.942     ; 0.050      ;
; -1.458 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.500        ; -1.875     ; 0.050      ;
; -1.452 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.500        ; -1.869     ; 0.050      ;
; -1.451 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.500        ; -1.868     ; 0.050      ;
; -1.451 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.500        ; -1.868     ; 0.050      ;
; -1.450 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.500        ; -1.867     ; 0.050      ;
; -1.450 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.500        ; -1.867     ; 0.050      ;
; -1.431 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.500        ; -1.848     ; 0.050      ;
; -1.430 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.500        ; -1.847     ; 0.050      ;
; -1.295 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.500        ; -1.712     ; 0.050      ;
; -1.283 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.500        ; -1.700     ; 0.050      ;
; -0.777 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 1.000        ; -1.521     ; 0.223      ;
; -0.699 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 1.000        ; -1.616     ; 0.050      ;
; -0.632 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 1.000        ; -1.549     ; 0.050      ;
; -0.626 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 1.000        ; -1.543     ; 0.050      ;
; -0.625 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 1.000        ; -1.542     ; 0.050      ;
; -0.625 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 1.000        ; -1.542     ; 0.050      ;
; -0.624 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 1.000        ; -1.541     ; 0.050      ;
; -0.624 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 1.000        ; -1.541     ; 0.050      ;
; -0.605 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 1.000        ; -1.522     ; 0.050      ;
; -0.604 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 1.000        ; -1.521     ; 0.050      ;
; -0.469 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 1.000        ; -1.386     ; 0.050      ;
; -0.457 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 1.000        ; -1.374     ; 0.050      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IR[0]'                                                                                                                 ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.081 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 2.181      ; 2.324      ;
; -0.069 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 2.165      ; 2.305      ;
; -0.035 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 2.200      ; 2.306      ;
; -0.002 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 2.201      ; 2.273      ;
; 0.013  ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 1.000        ; 0.758      ; 0.886      ;
; 0.132  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 2.182      ; 2.120      ;
; 0.179  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.619      ; 0.982      ;
; 0.266  ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.500        ; 1.511      ; 0.886      ;
; 0.285  ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 1.000        ; 0.691      ; 0.956      ;
; 0.309  ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.759      ; 0.992      ;
; 0.324  ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 1.000        ; 0.710      ; 0.936      ;
; 0.331  ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.624      ; 0.835      ;
; 0.332  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 1.000        ; 0.603      ; 0.822      ;
; 0.333  ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 1.000        ; 0.709      ; 0.927      ;
; 0.351  ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 1.000        ; 0.759      ; 0.959      ;
; 0.398  ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 1.000        ; 0.778      ; 0.930      ;
; 0.402  ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 1.000        ; 0.759      ; 0.899      ;
; 0.414  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 1.000        ; 0.850      ; 0.926      ;
; 0.423  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 1.000        ; 0.849      ; 0.916      ;
; 0.428  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 1.000        ; 0.780      ; 0.903      ;
; 0.428  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 1.000        ; 0.779      ; 0.901      ;
; 0.432  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.372      ; 0.982      ;
; 0.538  ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.500        ; 1.444      ; 0.956      ;
; 0.562  ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.512      ; 0.992      ;
; 0.577  ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.500        ; 1.463      ; 0.936      ;
; 0.584  ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.377      ; 0.835      ;
; 0.585  ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.500        ; 1.356      ; 0.822      ;
; 0.586  ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.500        ; 1.462      ; 0.927      ;
; 0.604  ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.500        ; 1.512      ; 0.959      ;
; 0.644  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 2.181      ; 2.099      ;
; 0.651  ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.500        ; 1.531      ; 0.930      ;
; 0.655  ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.500        ; 1.512      ; 0.899      ;
; 0.667  ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.500        ; 1.603      ; 0.926      ;
; 0.676  ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.500        ; 1.602      ; 0.916      ;
; 0.681  ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.500        ; 1.533      ; 0.903      ;
; 0.681  ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.500        ; 1.532      ; 0.901      ;
; 0.817  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 2.200      ; 1.954      ;
; 0.874  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 2.165      ; 1.862      ;
; 0.879  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 2.201      ; 1.892      ;
; 0.897  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.500        ; 2.934      ; 2.099      ;
; 0.910  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 2.182      ; 1.842      ;
; 1.070  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.500        ; 2.953      ; 1.954      ;
; 1.127  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.500        ; 2.918      ; 1.862      ;
; 1.132  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.500        ; 2.954      ; 1.892      ;
; 1.163  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.500        ; 2.935      ; 1.842      ;
; 1.172  ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 1.000        ; 2.934      ; 2.324      ;
; 1.184  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 1.000        ; 2.918      ; 2.305      ;
; 1.218  ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 1.000        ; 2.953      ; 2.306      ;
; 1.251  ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 1.000        ; 2.954      ; 2.273      ;
; 1.385  ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 1.000        ; 2.935      ; 2.120      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IR[0]'                                                                                                                  ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 2.894      ; 1.410      ;
; -1.386 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; 0.000        ; 3.220      ; 1.834      ;
; -1.330 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 3.220      ; 1.410      ;
; -1.265 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 2.913      ; 1.648      ;
; -1.264 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 3.240      ; 1.976      ;
; -1.248 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; 0.000        ; 2.914      ; 1.666      ;
; -1.242 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 2.876      ; 1.634      ;
; -1.209 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; 0.000        ; 3.239      ; 2.030      ;
; -1.111 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 3.239      ; 1.648      ;
; -1.107 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; 0.000        ; 3.202      ; 2.095      ;
; -1.094 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 3.240      ; 1.666      ;
; -1.088 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 3.202      ; 1.634      ;
; -1.083 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 3.219      ; 2.136      ;
; -1.018 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; 0.000        ; 2.893      ; 1.875      ;
; -0.864 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; 0.000        ; 1.615      ; 0.791      ;
; -0.864 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 3.219      ; 1.875      ;
; -0.855 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; 0.000        ; 1.616      ; 0.801      ;
; -0.814 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; 0.000        ; 1.520      ; 0.746      ;
; -0.803 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; 0.000        ; 1.542      ; 0.779      ;
; -0.800 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; 0.000        ; 1.541      ; 0.781      ;
; -0.800 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; 0.000        ; 1.543      ; 0.783      ;
; -0.775 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 1.521      ; 0.786      ;
; -0.741 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 1.521      ; 0.820      ;
; -0.736 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; 0.000        ; 1.521      ; 0.825      ;
; -0.734 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; 0.000        ; 1.476      ; 0.782      ;
; -0.714 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; 0.000        ; 1.475      ; 0.801      ;
; -0.708 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 1.391      ; 0.723      ;
; -0.696 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; 0.000        ; 1.370      ; 0.714      ;
; -0.690 ; current_state.S_FETCH_2          ; next_state.S_DECODE_3_825         ; clock        ; IR[0]       ; -0.500       ; 1.941      ; 0.791      ;
; -0.681 ; current_state.S_LOAD_AND_STORE_4 ; next_state.S_LOAD_AND_STORE_5_771 ; clock        ; IR[0]       ; -0.500       ; 1.942      ; 0.801      ;
; -0.666 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; 0.000        ; 1.456      ; 0.830      ;
; -0.640 ; current_state.S_LOAD_AND_STORE_5 ; next_state.S_LOAD_AND_STORE_6_744 ; clock        ; IR[0]       ; -0.500       ; 1.846      ; 0.746      ;
; -0.629 ; current_state.S_BRANCH_4         ; next_state.S_BRANCH_5_636         ; clock        ; IR[0]       ; -0.500       ; 1.868      ; 0.779      ;
; -0.626 ; current_state.S_FETCH_1          ; next_state.S_FETCH_2_852          ; clock        ; IR[0]       ; -0.500       ; 1.867      ; 0.781      ;
; -0.626 ; current_state.S_FETCH_0          ; next_state.S_FETCH_1_879          ; clock        ; IR[0]       ; -0.500       ; 1.869      ; 0.783      ;
; -0.619 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; 0.000        ; 1.387      ; 0.808      ;
; -0.601 ; current_state.S_DATA_MAN_4       ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 1.847      ; 0.786      ;
; -0.580 ; IR[0]                            ; next_state.S_BRANCH_4_663         ; IR[0]        ; IR[0]       ; -0.500       ; 2.894      ; 1.834      ;
; -0.567 ; current_state.S_BRANCH_6         ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 1.847      ; 0.820      ;
; -0.562 ; current_state.S_BRANCH_5         ; next_state.S_BRANCH_6_609         ; clock        ; IR[0]       ; -0.500       ; 1.847      ; 0.825      ;
; -0.560 ; current_state.S_DECODE_3         ; next_state.S_LOAD_AND_STORE_4_798 ; clock        ; IR[0]       ; -0.500       ; 1.802      ; 0.782      ;
; -0.540 ; current_state.S_DECODE_3         ; next_state.S_DATA_MAN_4_690       ; clock        ; IR[0]       ; -0.500       ; 1.801      ; 0.801      ;
; -0.534 ; current_state.S_LOAD_AND_STORE_7 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 1.717      ; 0.723      ;
; -0.522 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_LOAD_AND_STORE_7_717 ; clock        ; IR[0]       ; -0.500       ; 1.696      ; 0.714      ;
; -0.492 ; current_state.S_DECODE_3         ; next_state.S_BRANCH_4_663         ; clock        ; IR[0]       ; -0.500       ; 1.782      ; 0.830      ;
; -0.458 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_4_798 ; IR[0]        ; IR[0]       ; -0.500       ; 2.914      ; 1.976      ;
; -0.445 ; current_state.S_LOAD_AND_STORE_6 ; next_state.S_FETCH_0_906          ; clock        ; IR[0]       ; -0.500       ; 1.713      ; 0.808      ;
; -0.403 ; IR[0]                            ; next_state.S_DATA_MAN_4_690       ; IR[0]        ; IR[0]       ; -0.500       ; 2.913      ; 2.030      ;
; -0.301 ; IR[0]                            ; next_state.S_LOAD_AND_STORE_7_717 ; IR[0]        ; IR[0]       ; -0.500       ; 2.876      ; 2.095      ;
; -0.277 ; IR[0]                            ; next_state.S_FETCH_0_906          ; IR[0]        ; IR[0]       ; -0.500       ; 2.893      ; 2.136      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                 ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.515 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; 0.000        ; -0.608     ; 0.031      ;
; 0.525 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; 0.000        ; -0.618     ; 0.031      ;
; 0.666 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; 0.000        ; -0.759     ; 0.031      ;
; 0.667 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; 0.000        ; -0.760     ; 0.031      ;
; 0.685 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; 0.000        ; -0.778     ; 0.031      ;
; 0.685 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; 0.000        ; -0.778     ; 0.031      ;
; 0.686 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; 0.000        ; -0.779     ; 0.031      ;
; 0.686 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; 0.000        ; -0.779     ; 0.031      ;
; 0.687 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; 0.000        ; -0.780     ; 0.031      ;
; 0.687 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; 0.000        ; -0.780     ; 0.031      ;
; 0.757 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; 0.000        ; -0.850     ; 0.031      ;
; 0.826 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; 0.000        ; -0.759     ; 0.191      ;
; 1.768 ; next_state.S_LOAD_AND_STORE_7_717 ; current_state.S_LOAD_AND_STORE_7 ; IR[0]        ; clock       ; -0.500       ; -1.361     ; 0.031      ;
; 1.778 ; next_state.S_LOAD_AND_STORE_6_744 ; current_state.S_LOAD_AND_STORE_6 ; IR[0]        ; clock       ; -0.500       ; -1.371     ; 0.031      ;
; 1.919 ; next_state.S_BRANCH_6_609         ; current_state.S_BRANCH_6         ; IR[0]        ; clock       ; -0.500       ; -1.512     ; 0.031      ;
; 1.920 ; next_state.S_BRANCH_4_663         ; current_state.S_BRANCH_4         ; IR[0]        ; clock       ; -0.500       ; -1.513     ; 0.031      ;
; 1.938 ; next_state.S_DATA_MAN_4_690       ; current_state.S_DATA_MAN_4       ; IR[0]        ; clock       ; -0.500       ; -1.531     ; 0.031      ;
; 1.938 ; next_state.S_FETCH_2_852          ; current_state.S_FETCH_2          ; IR[0]        ; clock       ; -0.500       ; -1.531     ; 0.031      ;
; 1.939 ; next_state.S_BRANCH_5_636         ; current_state.S_BRANCH_5         ; IR[0]        ; clock       ; -0.500       ; -1.532     ; 0.031      ;
; 1.939 ; next_state.S_LOAD_AND_STORE_4_798 ; current_state.S_LOAD_AND_STORE_4 ; IR[0]        ; clock       ; -0.500       ; -1.532     ; 0.031      ;
; 1.940 ; next_state.S_FETCH_1_879          ; current_state.S_FETCH_1          ; IR[0]        ; clock       ; -0.500       ; -1.533     ; 0.031      ;
; 1.940 ; next_state.S_DECODE_3_825         ; current_state.S_DECODE_3         ; IR[0]        ; clock       ; -0.500       ; -1.533     ; 0.031      ;
; 2.010 ; next_state.S_LOAD_AND_STORE_5_771 ; current_state.S_LOAD_AND_STORE_5 ; IR[0]        ; clock       ; -0.500       ; -1.603     ; 0.031      ;
; 2.079 ; next_state.S_FETCH_0_906          ; current_state.S_FETCH_0          ; IR[0]        ; clock       ; -0.500       ; -1.512     ; 0.191      ;
+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IR[0]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                                   ;
; -0.486 ; -0.486       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|combout                    ;
; -0.468 ; -0.468       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|inclk[0]            ;
; -0.468 ; -0.468       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1clkctrl|outclk              ;
; -0.445 ; -0.445       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.442 ; -0.442       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.441 ; -0.441       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; -0.441 ; -0.441       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; -0.441 ; -0.441       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; -0.441 ; -0.441       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.439 ; -0.439       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; -0.439 ; -0.439       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; -0.439 ; -0.439       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; -0.439 ; -0.439       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; -0.439 ; -0.439       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.438 ; -0.438       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; -0.437 ; -0.437       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; -0.435 ; -0.435       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.432 ; -0.432       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; -0.431 ; -0.431       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.429 ; -0.429       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; -0.428 ; -0.428       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.136 ; -0.136       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DECODE_3_825               ;
; -0.136 ; -0.136       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771       ;
; -0.133 ; -0.133       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DECODE_3_825|datac         ;
; -0.133 ; -0.133       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636|datad         ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690|datad       ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_1_879|datad          ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_2_852|datad          ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663|datad         ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609|datad         ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_FETCH_0_906|datad          ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636               ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690             ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_1_879                ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_2_852                ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798       ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663               ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609               ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_FETCH_0_906                ;
; -0.122 ; -0.122       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744       ;
; -0.118 ; -0.118       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717       ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|inclk[0]            ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1clkctrl|outclk              ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|combout                    ;
; -0.054 ; -0.054       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datac                      ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|combout                    ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|datab                      ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|datad                      ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector13~0|combout                    ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datab                      ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~1|combout                 ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; LOAD_STORE_OP~0|combout                 ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~1|datab                      ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector26~0|combout                    ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~0|datac                      ;
; 0.029  ; 0.029        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|dataa                      ;
; 0.042  ; 0.042        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector13~0|combout                    ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector26~1|datac                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|o                           ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DECODE_3_825               ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_5_771       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DECODE_3_825|datac         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_5_771|datac ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_5_636|datad         ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_DATA_MAN_4_690|datad       ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_1_879|datad          ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_2_852|datad          ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_4_798|datad ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~0|datad                   ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_4_663|datad         ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_BRANCH_6_609|datad         ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_FETCH_0_906|datad          ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_6_744|datad ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_5_636               ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_DATA_MAN_4_690             ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_1_879                ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_2_852                ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_4_798       ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; next_state.S_LOAD_AND_STORE_7_717|datad ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~1|datac                   ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_4_663               ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_BRANCH_6_609               ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_FETCH_0_906                ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_6_744       ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state.S_LOAD_AND_STORE_7_717       ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; BRANCH_OP~0|combout                     ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Equal4~1|datad                          ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Equal5~1|combout                        ;
; 0.145  ; 0.145        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; LOAD_STORE_OP~0|datac                   ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_DECODE_3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_FETCH_2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.021  ; 0.205        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.041  ; 0.225        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.048  ; 0.232        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.199  ; 0.199        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                        ;
; 0.549  ; 0.765        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6     ;
; 0.557  ; 0.773        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7     ;
; 0.577  ; 0.793        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4           ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2              ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4     ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5     ;
; 0.769  ; 0.769        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_6|clk ;
; 0.777  ; 0.777        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_7|clk ;
; 0.797  ; 0.797        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DECODE_3|clk         ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]          ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_4|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_5|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_BRANCH_6|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_DATA_MAN_4|clk       ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_0|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_1|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_FETCH_2|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_4|clk ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clock ; Rise       ; current_state.S_LOAD_AND_STORE_5|clk ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 2.578  ; 3.164  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.336  ; 0.561  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 2.390  ; 3.011  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 2.181  ; 2.725  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 1.913  ; 2.519  ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.212  ; 1.517  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 2.578  ; 3.164  ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 2.564  ; 3.146  ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 2.521  ; 3.161  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.825  ; 2.411  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; -0.417 ; -0.192 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 1.637  ; 2.258  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 1.428  ; 1.972  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 1.160  ; 1.766  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 0.459  ; 0.764  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 1.825  ; 2.411  ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 1.811  ; 2.393  ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 1.768  ; 2.408  ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 1.484  ; 1.110  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.484  ; 1.060  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.287  ; -0.266 ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.124  ; -0.516 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.204  ; -0.379 ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.409  ; 1.110  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.318 ; -0.890 ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.263 ; -0.863 ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.226 ; -0.777 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.810  ; 1.436  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.810  ; 1.386  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.613  ; 0.060  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.450  ; -0.190 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.530  ; -0.053 ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.735  ; 1.436  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 0.008  ; -0.564 ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 0.063  ; -0.537 ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 0.100  ; -0.451 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 2.897 ; 3.275 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.897 ; 3.275 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 4.132 ; 4.024 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.057 ; 4.369 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.402 ; 4.356 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.402 ; 4.326 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.041 ; 4.356 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.941 ; 4.058 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.315 ; 2.972 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.941 ; 4.058 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.696 ; 3.547 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.256 ; 2.959 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 4.220 ; 4.290 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 2.897 ; 3.275 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.897 ; 3.275 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 4.132 ; 4.024 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.057 ; 4.369 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.402 ; 4.356 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.402 ; 4.326 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 4.041 ; 4.356 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.941 ; 4.058 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.315 ; 2.972 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.941 ; 4.058 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.696 ; 3.547 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.256 ; 2.959 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 4.220 ; 4.290 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 3.688 ; 3.807 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 3.497 ; 3.593 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 3.688 ; 3.807 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 3.622 ; 3.711 ; Rise       ; clock           ;
; A_Load       ; clock      ; 4.603 ; 4.775 ; Rise       ; clock           ;
; B_Load       ; clock      ; 4.292 ; 4.432 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 4.298 ; 4.480 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 4.298 ; 4.480 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 4.175 ; 4.353 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 4.688 ; 4.889 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 4.063 ; 4.116 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 4.688 ; 4.889 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 3.287 ; 3.355 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 3.587 ; 3.667 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 4.444 ; 4.485 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 4.473 ; 4.681 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 3.660 ; 3.757 ; Rise       ; clock           ;
; write        ; clock      ; 3.796 ; 3.891 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 2.848 ; 3.227 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.848 ; 3.227 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 3.042 ; 3.140 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 2.911 ; 3.347 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 2.544 ; 2.845 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 3.134 ; 2.845 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 2.544 ; 2.917 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.263 ; 2.922 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.263 ; 2.922 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.385 ; 2.968 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.062 ; 3.235 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.208 ; 2.909 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 3.886 ; 3.934 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 2.848 ; 3.227 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.848 ; 3.227 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 3.042 ; 3.140 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 2.911 ; 3.347 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 2.544 ; 2.845 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 3.134 ; 2.845 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 2.544 ; 2.917 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.263 ; 2.922 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.263 ; 2.922 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.385 ; 2.968 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.062 ; 3.235 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.208 ; 2.909 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 3.886 ; 3.934 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 3.421 ; 3.513 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 3.421 ; 3.513 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 3.604 ; 3.718 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 3.541 ; 3.625 ; Rise       ; clock           ;
; A_Load       ; clock      ; 3.896 ; 4.028 ; Rise       ; clock           ;
; B_Load       ; clock      ; 3.927 ; 4.021 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 3.478 ; 3.540 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 3.652 ; 3.717 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 3.478 ; 3.540 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 3.827 ; 3.839 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 3.827 ; 3.839 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 3.962 ; 4.078 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 3.219 ; 3.284 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 3.507 ; 3.583 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 3.986 ; 4.109 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 3.546 ; 3.627 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 3.577 ; 3.670 ; Rise       ; clock           ;
; write        ; clock      ; 3.674 ; 3.753 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 4.399 ; 4.587 ; 5.060 ; 5.051 ;
; CCR_Result[1] ; PC_Load     ; 4.250 ; 4.316 ; 4.814 ; 4.874 ;
; CCR_Result[2] ; PC_Load     ; 4.522 ; 4.602 ; 5.113 ; 5.194 ;
; CCR_Result[3] ; PC_Load     ; 4.364 ; 4.771 ; 5.267 ; 5.007 ;
; IR[1]         ; ALU_Sel[0]  ; 4.103 ; 4.169 ; 4.703 ; 4.718 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 4.053 ; 4.561 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 4.278 ; 4.325 ; 4.868 ; 4.927 ;
; IR[1]         ; A_Load      ; 4.600 ; 4.560 ; 5.057 ; 5.263 ;
; IR[1]         ; B_Load      ; 4.971 ; 5.811 ; 6.407 ; 5.692 ;
; IR[1]         ; Bus1_Sel[0] ; 4.870 ; 4.862 ; 5.327 ; 5.565 ;
; IR[1]         ; Bus1_Sel[1] ; 4.558 ; 4.851 ; 5.278 ; 5.269 ;
; IR[1]         ; Bus2_Sel[0] ; 5.108 ; 4.902 ; 5.389 ; 5.720 ;
; IR[1]         ; Bus2_Sel[1] ; 5.785 ; 5.657 ; 6.015 ; 6.508 ;
; IR[1]         ; MAR_Load    ; 5.489 ; 5.271 ; 5.770 ; 6.113 ;
; IR[1]         ; PC_Inc      ; 5.400 ; 4.931 ; 5.446 ; 6.122 ;
; IR[1]         ; PC_Load     ; 4.373 ; 4.728 ; 5.230 ; 5.039 ;
; IR[1]         ; write       ; 4.653 ;       ;       ; 5.327 ;
; IR[2]         ; ALU_Sel[0]  ; 4.231 ; 4.295 ; 4.861 ; 4.884 ;
; IR[2]         ; ALU_Sel[1]  ; 4.202 ;       ;       ; 4.889 ;
; IR[2]         ; ALU_Sel[2]  ; 4.327 ; 4.380 ; 4.929 ; 5.001 ;
; IR[2]         ; A_Load      ; 4.698 ; 4.532 ; 5.039 ; 5.396 ;
; IR[2]         ; B_Load      ; 5.098 ; 5.604 ; 6.008 ; 5.853 ;
; IR[2]         ; Bus1_Sel[0] ; 4.968 ; 4.834 ; 5.309 ; 5.698 ;
; IR[2]         ; Bus1_Sel[1] ; 4.331 ; 4.914 ; 5.381 ; 5.021 ;
; IR[2]         ; Bus2_Sel[0] ; 4.655 ; 4.965 ; 5.492 ; 5.255 ;
; IR[2]         ; Bus2_Sel[1] ; 5.200 ; 5.720 ; 6.118 ; 5.843 ;
; IR[2]         ; MAR_Load    ; 5.036 ; 5.334 ; 5.873 ; 5.624 ;
; IR[2]         ; PC_Inc      ; 5.047 ; 5.058 ; 5.612 ; 5.718 ;
; IR[2]         ; PC_Load     ; 4.206 ; 4.580 ; 5.102 ; 4.870 ;
; IR[2]         ; write       ; 4.137 ;       ;       ; 4.741 ;
; IR[3]         ; ALU_Sel[0]  ; 4.124 ; 4.171 ; 4.716 ; 4.756 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 4.148 ; 4.684 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 4.273 ; 4.329 ; 4.878 ; 4.927 ;
; IR[3]         ; A_Load      ; 4.392 ; 4.741 ; 5.273 ; 5.086 ;
; IR[3]         ; B_Load      ; 5.309 ; 5.156 ; 5.598 ; 5.940 ;
; IR[3]         ; Bus1_Sel[0] ; 4.662 ; 5.043 ; 5.543 ; 5.388 ;
; IR[3]         ; Bus1_Sel[1] ; 4.512 ; 4.674 ; 5.167 ; 5.194 ;
; IR[3]         ; Bus2_Sel[0] ; 4.526 ; 4.509 ; 5.111 ; 5.101 ;
; IR[3]         ; Bus2_Sel[1] ; 5.130 ; 5.410 ; 5.914 ; 5.699 ;
; IR[3]         ; MAR_Load    ; 4.907 ; 5.015 ; 5.590 ; 5.470 ;
; IR[3]         ; PC_Inc      ; 4.918 ; 4.972 ; 5.503 ; 5.564 ;
; IR[3]         ; PC_Load     ;       ; 4.697 ; 5.211 ;       ;
; IR[3]         ; write       ;       ; 4.087 ; 4.646 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 2.500 ; 2.808 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 3.339 ; 3.542 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 2.801 ; 3.090 ;       ;
; IR[4]         ; A_Load      ;       ; 3.943 ; 4.137 ;       ;
; IR[4]         ; B_Load      ; 4.010 ; 4.244 ; 4.388 ; 4.462 ;
; IR[4]         ; Bus1_Sel[0] ; 2.757 ; 4.245 ; 4.407 ; 3.162 ;
; IR[4]         ; Bus1_Sel[1] ; 2.496 ; 3.869 ; 4.017 ; 2.869 ;
; IR[4]         ; Bus2_Sel[0] ; 3.198 ; 3.617 ; 3.872 ; 3.508 ;
; IR[4]         ; Bus2_Sel[1] ; 2.655 ; 4.372 ; 4.498 ; 2.999 ;
; IR[4]         ; MAR_Load    ; 3.579 ; 4.328 ; 4.588 ; 3.877 ;
; IR[4]         ; PC_Inc      ; 3.490 ; 4.124 ; 4.271 ; 3.910 ;
; IR[4]         ; PC_Load     ;       ; 2.914 ; 3.178 ;       ;
; IR[4]         ; write       ; 2.743 ;       ;       ; 3.115 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 4.101 ; 4.668 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 4.729 ; 5.211 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 4.189 ; 4.755 ;       ;
; IR[5]         ; A_Load      ;       ; 5.333 ; 5.806 ;       ;
; IR[5]         ; B_Load      ; 5.789 ; 5.610 ; 6.035 ; 6.375 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 5.635 ; 6.076 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 5.259 ; 5.686 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 4.930 ; 5.102 ; 5.672 ; 5.586 ;
; IR[5]         ; Bus2_Sel[1] ; 5.556 ; 5.890 ; 6.349 ; 6.341 ;
; IR[5]         ; MAR_Load    ; 5.311 ; 5.694 ; 6.235 ; 5.955 ;
; IR[5]         ; PC_Inc      ; 4.871 ; 5.504 ; 5.964 ; 5.573 ;
; IR[5]         ; PC_Load     ; 4.236 ;       ;       ; 4.883 ;
; IR[5]         ; write       ;       ; 4.709 ; 5.217 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 3.833 ;       ;       ; 4.452 ;
; IR[6]         ; ALU_Sel[1]  ; 4.573 ;       ;       ; 5.280 ;
; IR[6]         ; ALU_Sel[2]  ; 3.902 ;       ;       ; 4.520 ;
; IR[6]         ; A_Load      ; 5.168 ; 4.537 ; 5.030 ; 5.884 ;
; IR[6]         ; B_Load      ; 5.843 ; 5.596 ; 6.017 ; 6.426 ;
; IR[6]         ; Bus1_Sel[0] ; 5.438 ; 4.808 ; 5.263 ; 6.186 ;
; IR[6]         ; Bus1_Sel[1] ; 5.048 ; 4.509 ; 4.997 ; 5.810 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 5.156 ; 5.723 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 5.944 ; 6.400 ;       ;
; IR[6]         ; MAR_Load    ;       ; 5.680 ; 6.217 ;       ;
; IR[6]         ; PC_Inc      ;       ; 5.558 ; 6.015 ;       ;
; IR[6]         ; PC_Load     ;       ; 4.278 ; 4.826 ;       ;
; IR[6]         ; write       ;       ; 4.763 ; 5.268 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 4.036 ; 4.578 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 4.632 ; 5.094 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 4.120 ; 4.664 ;       ;
; IR[7]         ; A_Load      ; 4.546 ; 5.236 ; 5.689 ; 5.251 ;
; IR[7]         ; B_Load      ; 5.365 ; 5.942 ; 6.557 ; 6.130 ;
; IR[7]         ; Bus1_Sel[0] ; 4.779 ; 5.538 ; 5.959 ; 5.522 ;
; IR[7]         ; Bus1_Sel[1] ; 4.513 ; 5.162 ; 5.569 ; 5.223 ;
; IR[7]         ; Bus2_Sel[0] ; 5.239 ; 4.910 ; 5.424 ; 5.870 ;
; IR[7]         ; Bus2_Sel[1] ; 5.916 ; 5.665 ; 6.050 ; 6.658 ;
; IR[7]         ; MAR_Load    ; 5.620 ; 5.279 ; 5.805 ; 6.263 ;
; IR[7]         ; PC_Inc      ; 5.531 ; 4.897 ; 5.365 ; 6.272 ;
; IR[7]         ; PC_Load     ;       ; 4.207 ; 4.730 ;       ;
; IR[7]         ; write       ; 4.784 ;       ;       ; 5.477 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 4.267 ; 4.434 ; 4.901 ; 4.909 ;
; CCR_Result[1] ; PC_Load     ; 4.143 ; 4.208 ; 4.700 ; 4.757 ;
; CCR_Result[2] ; PC_Load     ; 4.387 ; 4.455 ; 4.961 ; 5.048 ;
; CCR_Result[3] ; PC_Load     ; 4.254 ; 4.605 ; 5.091 ; 4.886 ;
; IR[1]         ; ALU_Sel[0]  ; 4.003 ; 4.031 ; 4.551 ; 4.608 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 3.954 ; 4.457 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 4.164 ; 4.206 ; 4.728 ; 4.793 ;
; IR[1]         ; A_Load      ; 4.302 ; 4.353 ; 4.837 ; 4.976 ;
; IR[1]         ; B_Load      ; 4.456 ; 4.735 ; 5.161 ; 5.152 ;
; IR[1]         ; Bus1_Sel[0] ; 4.526 ; 4.598 ; 5.060 ; 5.237 ;
; IR[1]         ; Bus1_Sel[1] ; 4.271 ; 4.676 ; 5.112 ; 4.949 ;
; IR[1]         ; Bus2_Sel[0] ; 4.407 ; 4.352 ; 4.930 ; 4.963 ;
; IR[1]         ; Bus2_Sel[1] ; 4.445 ; 4.891 ; 5.483 ; 5.082 ;
; IR[1]         ; MAR_Load    ; 4.734 ; 4.665 ; 5.257 ; 5.276 ;
; IR[1]         ; PC_Inc      ; 4.756 ; 4.750 ; 5.196 ; 5.361 ;
; IR[1]         ; PC_Load     ; 4.256 ; 4.315 ; 4.822 ; 4.899 ;
; IR[1]         ; write       ; 4.531 ;       ;       ; 5.192 ;
; IR[2]         ; ALU_Sel[0]  ; 4.125 ; 4.149 ; 4.711 ; 4.768 ;
; IR[2]         ; ALU_Sel[1]  ; 4.097 ;       ;       ; 4.771 ;
; IR[2]         ; ALU_Sel[2]  ; 4.217 ; 4.268 ; 4.810 ; 4.880 ;
; IR[2]         ; A_Load      ; 3.740 ; 4.336 ; 4.909 ; 4.337 ;
; IR[2]         ; B_Load      ; 4.236 ; 4.795 ; 5.260 ; 4.912 ;
; IR[2]         ; Bus1_Sel[0] ; 4.368 ; 4.581 ; 5.132 ; 5.037 ;
; IR[2]         ; Bus1_Sel[1] ; 4.118 ; 4.736 ; 5.211 ; 4.752 ;
; IR[2]         ; Bus2_Sel[0] ; 4.473 ; 4.474 ; 5.088 ; 5.008 ;
; IR[2]         ; Bus2_Sel[1] ; 3.949 ; 5.012 ; 5.601 ; 4.520 ;
; IR[2]         ; MAR_Load    ; 4.725 ; 4.787 ; 5.415 ; 5.283 ;
; IR[2]         ; PC_Inc      ; 4.723 ; 4.819 ; 5.295 ; 5.345 ;
; IR[2]         ; PC_Load     ; 4.102 ; 4.139 ; 4.688 ; 4.755 ;
; IR[2]         ; write       ; 4.035 ;       ;       ; 4.630 ;
; IR[3]         ; ALU_Sel[0]  ; 4.022 ; 4.069 ; 4.606 ; 4.646 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 4.047 ; 4.575 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 4.166 ; 4.221 ; 4.761 ; 4.809 ;
; IR[3]         ; A_Load      ; 4.280 ; 3.891 ; 4.428 ; 4.963 ;
; IR[3]         ; B_Load      ; 4.290 ; 4.567 ; 5.055 ; 4.948 ;
; IR[3]         ; Bus1_Sel[0] ; 4.503 ; 4.590 ; 5.053 ; 5.208 ;
; IR[3]         ; Bus1_Sel[1] ; 4.361 ; 4.305 ; 4.803 ; 5.022 ;
; IR[3]         ; Bus2_Sel[0] ; 4.410 ; 4.241 ; 4.797 ; 4.976 ;
; IR[3]         ; Bus2_Sel[1] ; 4.489 ; 3.877 ; 4.454 ; 5.042 ;
; IR[3]         ; MAR_Load    ; 4.551 ; 4.554 ; 5.124 ; 5.089 ;
; IR[3]         ; PC_Inc      ; 4.759 ; 4.228 ; 4.742 ; 5.374 ;
; IR[3]         ; PC_Load     ;       ; 4.092 ; 4.642 ;       ;
; IR[3]         ; write       ;       ; 3.987 ; 4.540 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 2.467 ; 2.778 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 3.272 ; 3.482 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 2.755 ; 3.049 ;       ;
; IR[4]         ; A_Load      ;       ; 2.477 ; 2.810 ;       ;
; IR[4]         ; B_Load      ; 3.432 ; 3.702 ; 3.877 ; 3.871 ;
; IR[4]         ; Bus1_Sel[0] ; 2.713 ; 3.395 ; 3.610 ; 3.120 ;
; IR[4]         ; Bus1_Sel[1] ; 2.463 ; 3.643 ; 3.828 ; 2.837 ;
; IR[4]         ; Bus2_Sel[0] ; 3.140 ; 3.206 ; 3.475 ; 3.450 ;
; IR[4]         ; Bus2_Sel[1] ; 2.616 ; 3.077 ; 3.487 ; 2.962 ;
; IR[4]         ; MAR_Load    ; 3.287 ; 3.519 ; 3.802 ; 3.564 ;
; IR[4]         ; PC_Inc      ; 3.390 ; 3.528 ; 3.744 ; 3.787 ;
; IR[4]         ; PC_Load     ;       ; 2.865 ; 3.133 ;       ;
; IR[4]         ; write       ; 2.702 ;       ;       ; 3.072 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 3.991 ; 4.545 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 4.602 ; 5.081 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 4.076 ; 4.628 ;       ;
; IR[5]         ; A_Load      ;       ; 4.369 ; 4.858 ;       ;
; IR[5]         ; B_Load      ; 5.218 ; 5.032 ; 5.476 ; 5.916 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 4.630 ; 5.082 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 4.342 ; 4.827 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 4.797 ; 4.515 ; 5.053 ; 5.444 ;
; IR[5]         ; Bus2_Sel[1] ; 5.327 ; 4.475 ; 5.001 ; 6.091 ;
; IR[5]         ; MAR_Load    ; 5.124 ; 4.828 ; 5.380 ; 5.757 ;
; IR[5]         ; PC_Inc      ; 4.742 ; 5.289 ; 5.733 ; 5.431 ;
; IR[5]         ; PC_Load     ; 4.131 ;       ;       ; 4.768 ;
; IR[5]         ; write       ;       ; 4.585 ; 5.087 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 3.744 ;       ;       ; 4.353 ;
; IR[6]         ; ALU_Sel[1]  ; 4.454 ;       ;       ; 5.147 ;
; IR[6]         ; ALU_Sel[2]  ; 3.810 ;       ;       ; 4.417 ;
; IR[6]         ; A_Load      ; 4.359 ; 4.420 ; 4.907 ; 5.025 ;
; IR[6]         ; B_Load      ; 4.849 ; 5.377 ; 5.788 ; 5.577 ;
; IR[6]         ; Bus1_Sel[0] ; 4.582 ; 4.681 ; 5.131 ; 5.270 ;
; IR[6]         ; Bus1_Sel[1] ; 4.800 ; 4.393 ; 4.876 ; 5.518 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 4.501 ; 5.036 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 4.526 ; 5.050 ;       ;
; IR[6]         ; MAR_Load    ;       ; 4.814 ; 5.363 ;       ;
; IR[6]         ; PC_Inc      ;       ; 4.834 ; 5.323 ;       ;
; IR[6]         ; PC_Load     ;       ; 4.171 ; 4.712 ;       ;
; IR[6]         ; write       ;       ; 4.636 ; 5.136 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 3.938 ; 4.474 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 4.510 ; 4.968 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 4.018 ; 4.556 ;       ;
; IR[7]         ; A_Load      ; 4.428 ; 4.388 ; 4.873 ; 5.119 ;
; IR[7]         ; B_Load      ; 5.147 ; 4.940 ; 5.363 ; 5.905 ;
; IR[7]         ; Bus1_Sel[0] ; 4.652 ; 4.633 ; 5.096 ; 5.380 ;
; IR[7]         ; Bus1_Sel[1] ; 4.397 ; 4.881 ; 5.314 ; 5.092 ;
; IR[7]         ; Bus2_Sel[0] ; 4.395 ; 4.779 ; 5.285 ; 5.029 ;
; IR[7]         ; Bus2_Sel[1] ; 4.571 ; 5.426 ; 5.815 ; 5.225 ;
; IR[7]         ; MAR_Load    ; 4.722 ; 5.092 ; 5.612 ; 5.342 ;
; IR[7]         ; PC_Inc      ; 5.075 ; 4.766 ; 5.230 ; 5.803 ;
; IR[7]         ; PC_Load     ;       ; 4.103 ; 4.619 ;       ;
; IR[7]         ; write       ; 4.657 ;       ;       ; 5.335 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -2.784  ; -2.463  ; N/A      ; N/A     ; -3.000              ;
;  IR[0]           ; -0.622  ; -2.463  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.784  ; 0.515   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -31.808 ; -19.948 ; 0.0      ; 0.0     ; -57.511             ;
;  IR[0]           ; -1.997  ; -19.948 ; N/A      ; N/A     ; -42.511             ;
;  clock           ; -29.811 ; 0.000   ; N/A      ; N/A     ; -15.504             ;
+------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 4.664  ; 5.092  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.662  ; 0.736  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 4.402  ; 4.846  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 3.916  ; 4.300  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 3.518  ; 4.003  ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.226  ; 2.368  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 4.664  ; 5.092  ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 4.658  ; 5.063  ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 4.654  ; 5.082  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 3.725  ; 4.153  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; -0.263 ; -0.150 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.463  ; 3.907  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 2.977  ; 3.361  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 2.579  ; 3.064  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 1.287  ; 1.429  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 3.725  ; 4.153  ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 3.719  ; 4.124  ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 3.715  ; 4.143  ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IR[*]     ; IR[0]      ; 2.463  ; 2.308  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.463  ; 2.259  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.475  ; 0.097  ; Rise       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.146  ; -0.205 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.328  ; -0.004 ; Rise       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.405  ; 2.308  ; Rise       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; -0.318 ; -0.842 ; Rise       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; -0.263 ; -0.823 ; Rise       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; -0.226 ; -0.680 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 2.605  ; 2.450  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 2.605  ; 2.401  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.644  ; 0.266  ; Fall       ; IR[0]           ;
;  IR[2]    ; IR[0]      ; 0.450  ; -0.036 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 0.530  ; 0.165  ; Fall       ; IR[0]           ;
;  IR[4]    ; IR[0]      ; 2.547  ; 2.450  ; Fall       ; IR[0]           ;
;  IR[5]    ; IR[0]      ; 0.008  ; -0.564 ; Fall       ; IR[0]           ;
;  IR[6]    ; IR[0]      ; 0.063  ; -0.537 ; Fall       ; IR[0]           ;
;  IR[7]    ; IR[0]      ; 0.100  ; -0.451 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 4.931 ; 5.057 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.931 ; 5.057 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.674 ; 6.602 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.852 ; 6.904 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.160 ; 7.127 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.160 ; 7.127 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.820 ; 6.898 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.478 ; 6.459 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.139 ; 5.050 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.478 ; 6.459 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.910 ; 5.668 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.161 ; 4.916 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.841 ; 6.824 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 4.931 ; 5.057 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 4.931 ; 5.057 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.674 ; 6.602 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 6.852 ; 6.904 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.160 ; 7.127 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.160 ; 7.127 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 6.820 ; 6.898 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.478 ; 6.459 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.139 ; 5.050 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.478 ; 6.459 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.910 ; 5.668 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.161 ; 4.916 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 6.841 ; 6.824 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 6.320 ; 6.324 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 5.950 ; 6.001 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 6.320 ; 6.324 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 6.191 ; 6.187 ; Rise       ; clock           ;
; A_Load       ; clock      ; 8.013 ; 7.962 ; Rise       ; clock           ;
; B_Load       ; clock      ; 7.374 ; 7.348 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 7.418 ; 7.470 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 7.418 ; 7.470 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 7.198 ; 7.253 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 8.175 ; 8.218 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 6.837 ; 6.955 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 8.175 ; 8.218 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 5.553 ; 5.541 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 6.031 ; 6.056 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 7.608 ; 7.573 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 7.720 ; 7.779 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 6.269 ; 6.250 ; Rise       ; clock           ;
; write        ; clock      ; 6.442 ; 6.467 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]   ; IR[0]      ; 2.848 ; 3.227 ; Rise       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.848 ; 3.227 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 3.042 ; 3.140 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 2.911 ; 3.347 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 2.544 ; 2.845 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 3.134 ; 2.845 ; Rise       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 2.544 ; 2.917 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.263 ; 2.922 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.263 ; 2.922 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.385 ; 2.968 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.062 ; 3.235 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.208 ; 2.909 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 3.886 ; 3.934 ; Rise       ; IR[0]           ;
; ALU_Sel[*]   ; IR[0]      ; 2.848 ; 3.227 ; Fall       ; IR[0]           ;
;  ALU_Sel[0]  ; IR[0]      ; 2.848 ; 3.227 ; Fall       ; IR[0]           ;
; A_Load       ; IR[0]      ; 3.042 ; 3.140 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 2.911 ; 3.347 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 2.544 ; 2.845 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 3.134 ; 2.845 ; Fall       ; IR[0]           ;
;  Bus1_Sel[1] ; IR[0]      ; 2.544 ; 2.917 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 3.263 ; 2.922 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 3.263 ; 2.922 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 3.385 ; 2.968 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 3.062 ; 3.235 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 3.208 ; 2.909 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 3.886 ; 3.934 ; Fall       ; IR[0]           ;
; ALU_Sel[*]   ; clock      ; 3.421 ; 3.513 ; Rise       ; clock           ;
;  ALU_Sel[0]  ; clock      ; 3.421 ; 3.513 ; Rise       ; clock           ;
;  ALU_Sel[1]  ; clock      ; 3.604 ; 3.718 ; Rise       ; clock           ;
;  ALU_Sel[2]  ; clock      ; 3.541 ; 3.625 ; Rise       ; clock           ;
; A_Load       ; clock      ; 3.896 ; 4.028 ; Rise       ; clock           ;
; B_Load       ; clock      ; 3.927 ; 4.021 ; Rise       ; clock           ;
; Bus1_Sel[*]  ; clock      ; 3.478 ; 3.540 ; Rise       ; clock           ;
;  Bus1_Sel[0] ; clock      ; 3.652 ; 3.717 ; Rise       ; clock           ;
;  Bus1_Sel[1] ; clock      ; 3.478 ; 3.540 ; Rise       ; clock           ;
; Bus2_Sel[*]  ; clock      ; 3.827 ; 3.839 ; Rise       ; clock           ;
;  Bus2_Sel[0] ; clock      ; 3.827 ; 3.839 ; Rise       ; clock           ;
;  Bus2_Sel[1] ; clock      ; 3.962 ; 4.078 ; Rise       ; clock           ;
; CCR_Load     ; clock      ; 3.219 ; 3.284 ; Rise       ; clock           ;
; IR_Load      ; clock      ; 3.507 ; 3.583 ; Rise       ; clock           ;
; MAR_Load     ; clock      ; 3.986 ; 4.109 ; Rise       ; clock           ;
; PC_Inc       ; clock      ; 3.546 ; 3.627 ; Rise       ; clock           ;
; PC_Load      ; clock      ; 3.577 ; 3.670 ; Rise       ; clock           ;
; write        ; clock      ; 3.674 ; 3.753 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; CCR_Result[0] ; PC_Load     ; 7.622  ; 7.802  ; 8.225  ; 8.015  ;
; CCR_Result[1] ; PC_Load     ; 7.369  ; 7.321  ; 7.784  ; 7.722  ;
; CCR_Result[2] ; PC_Load     ; 7.844  ; 7.835  ; 8.264  ; 8.247  ;
; CCR_Result[3] ; PC_Load     ; 7.561  ; 8.136  ; 8.569  ; 7.938  ;
; IR[1]         ; ALU_Sel[0]  ; 7.071  ; 7.077  ; 7.532  ; 7.460  ;
; IR[1]         ; ALU_Sel[1]  ;        ; 6.821  ; 7.316  ;        ;
; IR[1]         ; ALU_Sel[2]  ; 7.407  ; 7.315  ; 7.850  ; 7.781  ;
; IR[1]         ; A_Load      ; 7.974  ; 7.709  ; 8.213  ; 8.354  ;
; IR[1]         ; B_Load      ; 8.658  ; 10.002 ; 10.528 ; 9.085  ;
; IR[1]         ; Bus1_Sel[0] ; 8.460  ; 8.234  ; 8.699  ; 8.879  ;
; IR[1]         ; Bus1_Sel[1] ; 7.878  ; 8.202  ; 8.611  ; 8.346  ;
; IR[1]         ; Bus2_Sel[0] ; 8.694  ; 8.386  ; 8.680  ; 9.274  ;
; IR[1]         ; Bus2_Sel[1] ; 10.101 ; 9.633  ; 10.019 ; 10.583 ;
; IR[1]         ; MAR_Load    ; 9.465  ; 9.004  ; 9.451  ; 9.896  ;
; IR[1]         ; PC_Inc      ; 9.373  ; 8.374  ; 8.826  ; 9.852  ;
; IR[1]         ; PC_Load     ; 7.569  ; 8.043  ; 8.494  ; 7.996  ;
; IR[1]         ; write       ; 8.029  ;        ;        ; 8.444  ;
; IR[2]         ; ALU_Sel[0]  ; 7.327  ; 7.329  ; 7.784  ; 7.722  ;
; IR[2]         ; ALU_Sel[1]  ; 7.286  ;        ;        ; 7.693  ;
; IR[2]         ; ALU_Sel[2]  ; 7.513  ; 7.426  ; 7.946  ; 7.891  ;
; IR[2]         ; A_Load      ; 8.183  ; 7.661  ; 8.122  ; 8.581  ;
; IR[2]         ; B_Load      ; 8.912  ; 9.516  ; 9.942  ; 9.347  ;
; IR[2]         ; Bus1_Sel[0] ; 8.669  ; 8.186  ; 8.608  ; 9.106  ;
; IR[2]         ; Bus1_Sel[1] ; 7.466  ; 8.339  ; 8.768  ; 7.877  ;
; IR[2]         ; Bus2_Sel[0] ; 7.932  ; 8.523  ; 8.837  ; 8.469  ;
; IR[2]         ; Bus2_Sel[1] ; 9.062  ; 9.770  ; 10.176 ; 9.452  ;
; IR[2]         ; MAR_Load    ; 8.703  ; 9.141  ; 9.608  ; 9.087  ;
; IR[2]         ; PC_Inc      ; 8.736  ; 8.628  ; 9.088  ; 9.137  ;
; IR[2]         ; PC_Load     ; 7.254  ; 7.786  ; 8.239  ; 7.650  ;
; IR[2]         ; write       ; 7.113  ;        ;        ; 7.459  ;
; IR[3]         ; ALU_Sel[0]  ; 7.103  ; 7.068  ; 7.536  ; 7.492  ;
; IR[3]         ; ALU_Sel[1]  ;        ; 6.985  ; 7.494  ;        ;
; IR[3]         ; ALU_Sel[2]  ; 7.407  ; 7.322  ; 7.842  ; 7.748  ;
; IR[3]         ; A_Load      ; 7.582  ; 8.030  ; 8.535  ; 7.987  ;
; IR[3]         ; B_Load      ; 9.200  ; 8.723  ; 9.157  ; 9.603  ;
; IR[3]         ; Bus1_Sel[0] ; 8.068  ; 8.555  ; 9.021  ; 8.512  ;
; IR[3]         ; Bus1_Sel[1] ; 7.819  ; 7.895  ; 8.325  ; 8.193  ;
; IR[3]         ; Bus2_Sel[0] ; 7.663  ; 7.773  ; 8.087  ; 8.206  ;
; IR[3]         ; Bus2_Sel[1] ; 8.822  ; 9.255  ; 9.702  ; 9.212  ;
; IR[3]         ; MAR_Load    ; 8.434  ; 8.568  ; 9.028  ; 8.824  ;
; IR[3]         ; PC_Inc      ; 8.467  ; 8.441  ; 8.891  ; 8.874  ;
; IR[3]         ; PC_Load     ;        ; 7.990  ; 8.441  ;        ;
; IR[3]         ; write       ;        ; 6.877  ; 7.397  ;        ;
; IR[4]         ; ALU_Sel[0]  ;        ; 4.078  ; 4.294  ;        ;
; IR[4]         ; ALU_Sel[1]  ;        ; 5.539  ; 5.696  ;        ;
; IR[4]         ; ALU_Sel[2]  ;        ; 4.590  ; 4.806  ;        ;
; IR[4]         ; A_Load      ;        ; 6.594  ; 6.770  ;        ;
; IR[4]         ; B_Load      ; 6.954  ; 7.084  ; 7.236  ; 7.086  ;
; IR[4]         ; Bus1_Sel[0] ; 4.729  ; 7.119  ; 7.256  ; 4.836  ;
; IR[4]         ; Bus1_Sel[1] ; 4.233  ; 6.451  ; 6.540  ; 4.325  ;
; IR[4]         ; Bus2_Sel[0] ; 5.322  ; 6.116  ; 6.146  ; 5.587  ;
; IR[4]         ; Bus2_Sel[1] ; 4.489  ; 7.363  ; 7.485  ; 4.577  ;
; IR[4]         ; MAR_Load    ; 6.093  ; 7.299  ; 7.465  ; 6.205  ;
; IR[4]         ; PC_Inc      ; 6.001  ; 6.818  ; 7.013  ; 6.165  ;
; IR[4]         ; PC_Load     ;        ; 4.781  ; 5.003  ;        ;
; IR[4]         ; write       ; 4.657  ;        ;        ; 4.757  ;
; IR[5]         ; ALU_Sel[0]  ;        ; 6.944  ; 7.421  ;        ;
; IR[5]         ; ALU_Sel[1]  ;        ; 8.017  ; 8.453  ;        ;
; IR[5]         ; ALU_Sel[2]  ;        ; 7.065  ; 7.583  ;        ;
; IR[5]         ; A_Load      ;        ; 9.072  ; 9.527  ;        ;
; IR[5]         ; B_Load      ; 10.019 ; 9.522  ; 9.960  ; 10.390 ;
; IR[5]         ; Bus1_Sel[0] ;        ; 9.597  ; 10.013 ;        ;
; IR[5]         ; Bus1_Sel[1] ;        ; 8.929  ; 9.297  ;        ;
; IR[5]         ; Bus2_Sel[0] ; 8.449  ; 8.765  ; 9.082  ; 9.005  ;
; IR[5]         ; Bus2_Sel[1] ; 9.788  ; 10.074 ; 10.489 ; 10.252 ;
; IR[5]         ; MAR_Load    ; 9.220  ; 9.737  ; 10.189 ; 9.623  ;
; IR[5]         ; PC_Inc      ; 8.471  ; 9.343  ; 9.761  ; 8.871  ;
; IR[5]         ; PC_Load     ; 7.306  ;        ;        ; 7.670  ;
; IR[5]         ; write       ;        ; 7.935  ; 8.417  ;        ;
; IR[6]         ; ALU_Sel[0]  ; 6.556  ;        ;        ; 6.931  ;
; IR[6]         ; ALU_Sel[1]  ; 7.974  ;        ;        ; 8.389  ;
; IR[6]         ; ALU_Sel[2]  ; 6.697  ;        ;        ; 7.044  ;
; IR[6]         ; A_Load      ; 9.048  ; 7.683  ; 8.107  ; 9.444  ;
; IR[6]         ; B_Load      ; 10.129 ; 9.516  ; 9.931  ; 10.487 ;
; IR[6]         ; Bus1_Sel[0] ; 9.534  ; 8.131  ; 8.536  ; 9.969  ;
; IR[6]         ; Bus1_Sel[1] ; 8.818  ; 7.614  ; 8.042  ; 9.301  ;
; IR[6]         ; Bus2_Sel[0] ;        ; 8.875  ; 9.179  ;        ;
; IR[6]         ; Bus2_Sel[1] ;        ; 10.184 ; 10.586 ;        ;
; IR[6]         ; MAR_Load    ;        ; 9.731  ; 10.160 ;        ;
; IR[6]         ; PC_Inc      ;        ; 9.453  ; 9.858  ;        ;
; IR[6]         ; PC_Load     ;        ; 7.238  ; 7.732  ;        ;
; IR[6]         ; write       ;        ; 8.045  ; 8.514  ;        ;
; IR[7]         ; ALU_Sel[0]  ;        ; 6.846  ; 7.278  ;        ;
; IR[7]         ; ALU_Sel[1]  ;        ; 7.856  ; 8.264  ;        ;
; IR[7]         ; ALU_Sel[2]  ;        ; 6.964  ; 7.440  ;        ;
; IR[7]         ; A_Load      ; 7.874  ; 8.911  ; 9.338  ; 8.318  ;
; IR[7]         ; B_Load      ; 9.416  ; 10.254 ; 10.764 ; 9.826  ;
; IR[7]         ; Bus1_Sel[0] ; 8.303  ; 9.436  ; 9.824  ; 8.766  ;
; IR[7]         ; Bus1_Sel[1] ; 7.809  ; 8.768  ; 9.108  ; 8.249  ;
; IR[7]         ; Bus2_Sel[0] ; 8.946  ; 8.433  ; 8.715  ; 9.510  ;
; IR[7]         ; Bus2_Sel[1] ; 10.353 ; 9.680  ; 10.054 ; 10.819 ;
; IR[7]         ; MAR_Load    ; 9.717  ; 9.051  ; 9.486  ; 10.132 ;
; IR[7]         ; PC_Inc      ; 9.625  ; 8.299  ; 8.737  ; 10.088 ;
; IR[7]         ; PC_Load     ;        ; 7.098  ; 7.572  ;        ;
; IR[7]         ; write       ; 8.281  ;        ;        ; 8.680  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; CCR_Result[0] ; PC_Load     ; 4.267 ; 4.434 ; 4.901 ; 4.909 ;
; CCR_Result[1] ; PC_Load     ; 4.143 ; 4.208 ; 4.700 ; 4.757 ;
; CCR_Result[2] ; PC_Load     ; 4.387 ; 4.455 ; 4.961 ; 5.048 ;
; CCR_Result[3] ; PC_Load     ; 4.254 ; 4.605 ; 5.091 ; 4.886 ;
; IR[1]         ; ALU_Sel[0]  ; 4.003 ; 4.031 ; 4.551 ; 4.608 ;
; IR[1]         ; ALU_Sel[1]  ;       ; 3.954 ; 4.457 ;       ;
; IR[1]         ; ALU_Sel[2]  ; 4.164 ; 4.206 ; 4.728 ; 4.793 ;
; IR[1]         ; A_Load      ; 4.302 ; 4.353 ; 4.837 ; 4.976 ;
; IR[1]         ; B_Load      ; 4.456 ; 4.735 ; 5.161 ; 5.152 ;
; IR[1]         ; Bus1_Sel[0] ; 4.526 ; 4.598 ; 5.060 ; 5.237 ;
; IR[1]         ; Bus1_Sel[1] ; 4.271 ; 4.676 ; 5.112 ; 4.949 ;
; IR[1]         ; Bus2_Sel[0] ; 4.407 ; 4.352 ; 4.930 ; 4.963 ;
; IR[1]         ; Bus2_Sel[1] ; 4.445 ; 4.891 ; 5.483 ; 5.082 ;
; IR[1]         ; MAR_Load    ; 4.734 ; 4.665 ; 5.257 ; 5.276 ;
; IR[1]         ; PC_Inc      ; 4.756 ; 4.750 ; 5.196 ; 5.361 ;
; IR[1]         ; PC_Load     ; 4.256 ; 4.315 ; 4.822 ; 4.899 ;
; IR[1]         ; write       ; 4.531 ;       ;       ; 5.192 ;
; IR[2]         ; ALU_Sel[0]  ; 4.125 ; 4.149 ; 4.711 ; 4.768 ;
; IR[2]         ; ALU_Sel[1]  ; 4.097 ;       ;       ; 4.771 ;
; IR[2]         ; ALU_Sel[2]  ; 4.217 ; 4.268 ; 4.810 ; 4.880 ;
; IR[2]         ; A_Load      ; 3.740 ; 4.336 ; 4.909 ; 4.337 ;
; IR[2]         ; B_Load      ; 4.236 ; 4.795 ; 5.260 ; 4.912 ;
; IR[2]         ; Bus1_Sel[0] ; 4.368 ; 4.581 ; 5.132 ; 5.037 ;
; IR[2]         ; Bus1_Sel[1] ; 4.118 ; 4.736 ; 5.211 ; 4.752 ;
; IR[2]         ; Bus2_Sel[0] ; 4.473 ; 4.474 ; 5.088 ; 5.008 ;
; IR[2]         ; Bus2_Sel[1] ; 3.949 ; 5.012 ; 5.601 ; 4.520 ;
; IR[2]         ; MAR_Load    ; 4.725 ; 4.787 ; 5.415 ; 5.283 ;
; IR[2]         ; PC_Inc      ; 4.723 ; 4.819 ; 5.295 ; 5.345 ;
; IR[2]         ; PC_Load     ; 4.102 ; 4.139 ; 4.688 ; 4.755 ;
; IR[2]         ; write       ; 4.035 ;       ;       ; 4.630 ;
; IR[3]         ; ALU_Sel[0]  ; 4.022 ; 4.069 ; 4.606 ; 4.646 ;
; IR[3]         ; ALU_Sel[1]  ;       ; 4.047 ; 4.575 ;       ;
; IR[3]         ; ALU_Sel[2]  ; 4.166 ; 4.221 ; 4.761 ; 4.809 ;
; IR[3]         ; A_Load      ; 4.280 ; 3.891 ; 4.428 ; 4.963 ;
; IR[3]         ; B_Load      ; 4.290 ; 4.567 ; 5.055 ; 4.948 ;
; IR[3]         ; Bus1_Sel[0] ; 4.503 ; 4.590 ; 5.053 ; 5.208 ;
; IR[3]         ; Bus1_Sel[1] ; 4.361 ; 4.305 ; 4.803 ; 5.022 ;
; IR[3]         ; Bus2_Sel[0] ; 4.410 ; 4.241 ; 4.797 ; 4.976 ;
; IR[3]         ; Bus2_Sel[1] ; 4.489 ; 3.877 ; 4.454 ; 5.042 ;
; IR[3]         ; MAR_Load    ; 4.551 ; 4.554 ; 5.124 ; 5.089 ;
; IR[3]         ; PC_Inc      ; 4.759 ; 4.228 ; 4.742 ; 5.374 ;
; IR[3]         ; PC_Load     ;       ; 4.092 ; 4.642 ;       ;
; IR[3]         ; write       ;       ; 3.987 ; 4.540 ;       ;
; IR[4]         ; ALU_Sel[0]  ;       ; 2.467 ; 2.778 ;       ;
; IR[4]         ; ALU_Sel[1]  ;       ; 3.272 ; 3.482 ;       ;
; IR[4]         ; ALU_Sel[2]  ;       ; 2.755 ; 3.049 ;       ;
; IR[4]         ; A_Load      ;       ; 2.477 ; 2.810 ;       ;
; IR[4]         ; B_Load      ; 3.432 ; 3.702 ; 3.877 ; 3.871 ;
; IR[4]         ; Bus1_Sel[0] ; 2.713 ; 3.395 ; 3.610 ; 3.120 ;
; IR[4]         ; Bus1_Sel[1] ; 2.463 ; 3.643 ; 3.828 ; 2.837 ;
; IR[4]         ; Bus2_Sel[0] ; 3.140 ; 3.206 ; 3.475 ; 3.450 ;
; IR[4]         ; Bus2_Sel[1] ; 2.616 ; 3.077 ; 3.487 ; 2.962 ;
; IR[4]         ; MAR_Load    ; 3.287 ; 3.519 ; 3.802 ; 3.564 ;
; IR[4]         ; PC_Inc      ; 3.390 ; 3.528 ; 3.744 ; 3.787 ;
; IR[4]         ; PC_Load     ;       ; 2.865 ; 3.133 ;       ;
; IR[4]         ; write       ; 2.702 ;       ;       ; 3.072 ;
; IR[5]         ; ALU_Sel[0]  ;       ; 3.991 ; 4.545 ;       ;
; IR[5]         ; ALU_Sel[1]  ;       ; 4.602 ; 5.081 ;       ;
; IR[5]         ; ALU_Sel[2]  ;       ; 4.076 ; 4.628 ;       ;
; IR[5]         ; A_Load      ;       ; 4.369 ; 4.858 ;       ;
; IR[5]         ; B_Load      ; 5.218 ; 5.032 ; 5.476 ; 5.916 ;
; IR[5]         ; Bus1_Sel[0] ;       ; 4.630 ; 5.082 ;       ;
; IR[5]         ; Bus1_Sel[1] ;       ; 4.342 ; 4.827 ;       ;
; IR[5]         ; Bus2_Sel[0] ; 4.797 ; 4.515 ; 5.053 ; 5.444 ;
; IR[5]         ; Bus2_Sel[1] ; 5.327 ; 4.475 ; 5.001 ; 6.091 ;
; IR[5]         ; MAR_Load    ; 5.124 ; 4.828 ; 5.380 ; 5.757 ;
; IR[5]         ; PC_Inc      ; 4.742 ; 5.289 ; 5.733 ; 5.431 ;
; IR[5]         ; PC_Load     ; 4.131 ;       ;       ; 4.768 ;
; IR[5]         ; write       ;       ; 4.585 ; 5.087 ;       ;
; IR[6]         ; ALU_Sel[0]  ; 3.744 ;       ;       ; 4.353 ;
; IR[6]         ; ALU_Sel[1]  ; 4.454 ;       ;       ; 5.147 ;
; IR[6]         ; ALU_Sel[2]  ; 3.810 ;       ;       ; 4.417 ;
; IR[6]         ; A_Load      ; 4.359 ; 4.420 ; 4.907 ; 5.025 ;
; IR[6]         ; B_Load      ; 4.849 ; 5.377 ; 5.788 ; 5.577 ;
; IR[6]         ; Bus1_Sel[0] ; 4.582 ; 4.681 ; 5.131 ; 5.270 ;
; IR[6]         ; Bus1_Sel[1] ; 4.800 ; 4.393 ; 4.876 ; 5.518 ;
; IR[6]         ; Bus2_Sel[0] ;       ; 4.501 ; 5.036 ;       ;
; IR[6]         ; Bus2_Sel[1] ;       ; 4.526 ; 5.050 ;       ;
; IR[6]         ; MAR_Load    ;       ; 4.814 ; 5.363 ;       ;
; IR[6]         ; PC_Inc      ;       ; 4.834 ; 5.323 ;       ;
; IR[6]         ; PC_Load     ;       ; 4.171 ; 4.712 ;       ;
; IR[6]         ; write       ;       ; 4.636 ; 5.136 ;       ;
; IR[7]         ; ALU_Sel[0]  ;       ; 3.938 ; 4.474 ;       ;
; IR[7]         ; ALU_Sel[1]  ;       ; 4.510 ; 4.968 ;       ;
; IR[7]         ; ALU_Sel[2]  ;       ; 4.018 ; 4.556 ;       ;
; IR[7]         ; A_Load      ; 4.428 ; 4.388 ; 4.873 ; 5.119 ;
; IR[7]         ; B_Load      ; 5.147 ; 4.940 ; 5.363 ; 5.905 ;
; IR[7]         ; Bus1_Sel[0] ; 4.652 ; 4.633 ; 5.096 ; 5.380 ;
; IR[7]         ; Bus1_Sel[1] ; 4.397 ; 4.881 ; 5.314 ; 5.092 ;
; IR[7]         ; Bus2_Sel[0] ; 4.395 ; 4.779 ; 5.285 ; 5.029 ;
; IR[7]         ; Bus2_Sel[1] ; 4.571 ; 5.426 ; 5.815 ; 5.225 ;
; IR[7]         ; MAR_Load    ; 4.722 ; 5.092 ; 5.612 ; 5.342 ;
; IR[7]         ; PC_Inc      ; 5.075 ; 4.766 ; 5.230 ; 5.803 ;
; IR[7]         ; PC_Load     ;       ; 4.103 ; 4.619 ;       ;
; IR[7]         ; write       ; 4.657 ;       ;       ; 5.335 ;
+---------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MAR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Inc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IR[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; write         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; write         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; clock    ; 12       ; 12       ; 0        ; 0        ;
; clock      ; IR[0]    ; 32       ; 0        ; 32       ; 0        ;
; IR[0]      ; IR[0]    ; 34       ; 34       ; 34       ; 34       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; clock    ; 12       ; 12       ; 0        ; 0        ;
; clock      ; IR[0]    ; 32       ; 0        ; 32       ; 0        ;
; IR[0]      ; IR[0]    ; 34       ; 34       ; 34       ; 34       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 152   ; 152  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 136   ; 136  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 27 16:36:19 2024
Info: Command: quartus_sta control_unit -c control_unit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name IR[0] IR[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.784             -29.811 clock 
    Info (332119):    -0.622              -1.997 IR[0] 
Info (332146): Worst-case hold slack is -2.463
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.463             -19.948 IR[0] 
    Info (332119):     0.951               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.511 IR[0] 
    Info (332119):    -3.000             -15.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.465             -26.250 clock 
    Info (332119):    -0.525              -1.363 IR[0] 
Info (332146): Worst-case hold slack is -2.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.148             -17.271 IR[0] 
    Info (332119):     0.807               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.761 IR[0] 
    Info (332119):    -3.000             -15.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.603             -17.279 clock 
    Info (332119):    -0.081              -0.187 IR[0] 
Info (332146): Worst-case hold slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -12.010 IR[0] 
    Info (332119):     0.515               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.499 IR[0] 
    Info (332119):    -3.000             -15.504 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Mon May 27 16:36:20 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


