# Appunti Reti Logiche
Uso questa repository per caricare i miei appunti di reti logiche.
Durante il corso ho scritto (o adattato) descrizioni in Verilog dei diversi moduli studiati.
Questi si possono trovare nella cartella `/verilog`, con annessi testbench e file `.vcd` per la visualizzazione col pacchetto *GTKWave*.
