<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(420,190)" to="(450,190)"/>
    <wire from="(210,210)" to="(220,210)"/>
    <wire from="(200,110)" to="(200,130)"/>
    <wire from="(290,190)" to="(290,200)"/>
    <wire from="(140,130)" to="(140,200)"/>
    <wire from="(340,70)" to="(370,70)"/>
    <wire from="(450,160)" to="(510,160)"/>
    <wire from="(450,160)" to="(450,190)"/>
    <wire from="(110,100)" to="(150,100)"/>
    <wire from="(270,190)" to="(290,190)"/>
    <wire from="(340,110)" to="(340,120)"/>
    <wire from="(360,200)" to="(360,210)"/>
    <wire from="(360,210)" to="(370,210)"/>
    <wire from="(340,140)" to="(350,140)"/>
    <wire from="(100,200)" to="(140,200)"/>
    <wire from="(340,140)" to="(340,170)"/>
    <wire from="(140,200)" to="(210,200)"/>
    <wire from="(210,200)" to="(210,210)"/>
    <wire from="(470,120)" to="(510,120)"/>
    <wire from="(280,90)" to="(340,90)"/>
    <wire from="(150,100)" to="(150,170)"/>
    <wire from="(200,110)" to="(230,110)"/>
    <wire from="(340,120)" to="(380,120)"/>
    <wire from="(140,130)" to="(200,130)"/>
    <wire from="(380,120)" to="(380,140)"/>
    <wire from="(340,170)" to="(370,170)"/>
    <wire from="(290,200)" to="(360,200)"/>
    <wire from="(190,70)" to="(190,100)"/>
    <wire from="(190,70)" to="(230,70)"/>
    <wire from="(470,90)" to="(470,120)"/>
    <wire from="(150,170)" to="(220,170)"/>
    <wire from="(340,170)" to="(340,270)"/>
    <wire from="(340,110)" to="(370,110)"/>
    <wire from="(330,270)" to="(340,270)"/>
    <wire from="(340,70)" to="(340,90)"/>
    <wire from="(420,90)" to="(470,90)"/>
    <wire from="(150,100)" to="(190,100)"/>
    <wire from="(560,140)" to="(600,140)"/>
    <comp lib="1" loc="(420,190)" name="AND Gate"/>
    <comp lib="1" loc="(560,140)" name="OR Gate"/>
    <comp lib="1" loc="(270,190)" name="OR Gate"/>
    <comp lib="0" loc="(330,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(600,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(280,90)" name="AND Gate"/>
    <comp lib="1" loc="(420,90)" name="AND Gate"/>
    <comp lib="1" loc="(380,140)" name="NOT Gate"/>
  </circuit>
</project>
