---
tags:
  - category/lecture
  - status/finished
  - topic/architettura-degli-elaboratori
date: 16-10-2023 12:58:05
teacher: ivan.lanese@unibo.it
mod: 1
---
# Lezione
---
## Concetti
- circuiti sequenziali
	- circuiti che hanno memoria
	- ![[1-bit-register.png]]
		- il triangolino indica che è connesso al clock
	- SR Latch
	- SR Latch temporizzato, D Latch --> circuito a _commutazione a livello_ (latch), per cui il momento in cui il clock è a 1
	- DFF Latch --> circuito a _commutazione al fronte_ (flip-flop), per cui vale il cambio del clock da 0 a 1
		- ha dei vantaggi rispetto alla commutazione a livello
			- ![[flip-flop.png]]
			- avendo una frazione di tempo di clock attivo (fronte di salita) per memorizzare il risultato, ha tutto il resto del tempo di clock per calcolarlo per bene
	- **1-bit register**
		- ![[1-bit-register-inside.png]]
			- se load è a 0 il DFF si ricorda quel che già ha
			- se load è a 1 il DFF prende il nuovo valore da in
	- schema per la realizzazione di circuiti sequenziali
	- **w-bit register**
		- sequenza di _1-bit register_
		- tutti i registri sono fatti così (sia generali che speciali)
		- tranne [[Program Counter]] --> si deve incrementare
			- o l'incremento lo si fa fare alla ALU
			- oppure lo fa direttamente il PC stesso, di fatto infatti PC è un registro che contiene anche un sommatore
			- ![[program-counter.png]]
			- per garantire che il program counter all'accensione del computer parta a 0 (e non ad un valore a caso) si deve mettere l'ingresso `reset` a 1 (`reset` può essere visto come il tasto d'accensione del computer)
			- quindi 4 casi
				- reset a 1 --> metto a 0 il PC, `out(t)=0`
				- load a 1 --> quando devo fare un _salto_, `out(t)=in(t-1`
				- inc a 1 --> incremento di 1 il valore precedente, `out(t)=out(t-1)+1`
				- tutto a 0 --> rimango fermo, `out(t)=out(t-1)`
	- **RAM**
		- memoria con `n` locazioni
		- ha `in`, `out`, `load` e anche `address`
		- implementata da sequenza di _w-bit register_ e **Direct Access Logic**
		- Direct Access Logic
			- dice che se il load è a 1 allora il segnale deve andare solo a quello su cui punta il valore di `address` --> [[Demultiplexer]]
			- prende il valore di tutti i registri e manda in output il valore di quello a cui punta `address` --> [[Multiplexer]]
		- ![[ram-logica.png]]
	- in HardwareSimulator il DFF è _builtin_
		- posso implementare circuiti sequenziali solo con DFF (altri cicli non sono ammessi)
	- abbiamo quindi esaurito il **[[Macchina multilivello#Elaboratore a 6 livelli|livello logico digitale]]**, ora possiamo passare alla [[Microarchitettura|microarchitettura]] ([[CU]] HACK non è [[Microprogrammazione|microprogrammata]], ma è a circuito)[^1]
- microarchitettura
	- microarchitettura HACK
		- molto simile a microarchitettura dei nostri computer, con la differenza che a parità di cicli di clock è estremamente lenta
		- dipende da linguaggio assembly ([[ISA|ISA]]), ricordiamo che è il livello che interfaccia il software con l'hardware
		- ![[microarchitettura-hack.png]]
		- cache
		- pre-fetch istruzioni
		- pipeline

## Domande

## Referenze
[^1]: sul libro di testo c'è un approfondimento sulle CPU microprogrammate