TimeQuest Timing Analyzer report for top
Thu Mar 26 20:46:06 2020
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; top                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  25.0%      ;
;     Processors 3-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.29 MHz ; 48.29 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clock ; -19.707 ; -23423.149        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.430 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.201 ; -2098.637                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                 ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -19.707 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.103     ; 20.605     ;
; -19.633 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.101     ; 20.533     ;
; -19.620 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.103     ; 20.518     ;
; -19.496 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.103     ; 20.394     ;
; -19.422 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.101     ; 20.322     ;
; -19.409 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.103     ; 20.307     ;
; -19.404 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.112     ; 20.293     ;
; -19.383 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.114     ; 20.270     ;
; -19.378 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.109     ; 20.270     ;
; -19.309 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.112     ; 20.198     ;
; -19.304 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.107     ; 20.198     ;
; -19.297 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.101     ; 20.197     ;
; -19.296 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.114     ; 20.183     ;
; -19.292 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.103     ; 20.190     ;
; -19.291 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.109     ; 20.183     ;
; -19.265 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.103     ; 20.163     ;
; -19.245 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.114     ; 20.132     ;
; -19.223 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.079     ; 20.145     ;
; -19.192 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.101     ; 20.092     ;
; -19.164 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.091     ; 20.074     ;
; -19.160 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.089     ; 20.072     ;
; -19.157 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.070     ; 20.088     ;
; -19.137 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.089     ; 20.049     ;
; -19.135 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.092     ; 20.044     ;
; -19.133 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.087     ; 20.047     ;
; -19.118 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.099     ; 20.020     ;
; -19.116 ; sfr:inst7|mem_0[11][5]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.079     ; 20.038     ;
; -19.108 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.090     ; 20.019     ;
; -19.105 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.101     ; 20.005     ;
; -19.101 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.103     ; 19.999     ;
; -19.098 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.112     ; 19.987     ;
; -19.095 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.101     ; 19.995     ;
; -19.079 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.101     ; 19.979     ;
; -19.050 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.099     ; 19.952     ;
; -19.046 ; sfr:inst7|mem_0[2][7]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.527     ; 19.520     ;
; -19.040 ; sfr:inst7|mem_0[4][1]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.108     ; 19.933     ;
; -19.027 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.101     ; 19.927     ;
; -19.023 ; sfr:inst7|mem_0[6][1]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.080     ; 19.944     ;
; -19.019 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.103     ; 19.917     ;
; -19.019 ; sfr:inst7|mem_0[2][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.083     ; 19.937     ;
; -19.017 ; sfr:inst7|mem_1[6][1]       ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.091     ; 19.927     ;
; -19.016 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.090     ; 19.927     ;
; -19.014 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.103     ; 19.912     ;
; -19.013 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[21][2] ; clock        ; clock       ; 1.000        ; -0.091     ; 19.923     ;
; -19.012 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.079     ; 19.934     ;
; -19.005 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.099     ; 19.907     ;
; -18.993 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.105     ; 19.889     ;
; -18.992 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.103     ; 19.890     ;
; -18.992 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.099     ; 19.894     ;
; -18.992 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.101     ; 19.892     ;
; -18.973 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.112     ; 19.862     ;
; -18.968 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.107     ; 19.862     ;
; -18.965 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.109     ; 19.857     ;
; -18.957 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[14][3] ; clock        ; clock       ; 1.000        ; -0.108     ; 19.850     ;
; -18.949 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.370      ; 20.320     ;
; -18.946 ; sfr:inst7|mem_1[50][7]      ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.592     ; 19.355     ;
; -18.946 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.070     ; 19.877     ;
; -18.938 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[58][7] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.305     ;
; -18.938 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.105     ; 19.834     ;
; -18.936 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[60][7] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.303     ;
; -18.935 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[56][7] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.302     ;
; -18.935 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[8][7]  ; clock        ; clock       ; 1.000        ; 0.366      ; 20.302     ;
; -18.935 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[0][7]  ; clock        ; clock       ; 1.000        ; 0.366      ; 20.302     ;
; -18.934 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[62][7] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.301     ;
; -18.930 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[14][3] ; clock        ; clock       ; 1.000        ; -0.106     ; 19.825     ;
; -18.925 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[1][1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 19.824     ;
; -18.919 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.103     ; 19.817     ;
; -18.916 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[35][5] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.283     ;
; -18.915 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[33][5] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.282     ;
; -18.913 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[43][5] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.280     ;
; -18.911 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.105     ; 19.807     ;
; -18.906 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.105     ; 19.802     ;
; -18.905 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[14][7] ; clock        ; clock       ; 1.000        ; 0.366      ; 20.272     ;
; -18.905 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][5]  ; clock        ; clock       ; 1.000        ; 0.363      ; 20.269     ;
; -18.905 ; sfr:inst7|mem_0[11][5]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.079     ; 19.827     ;
; -18.901 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[2][4]  ; clock        ; clock       ; 1.000        ; -0.116     ; 19.786     ;
; -18.901 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[0][5]  ; clock        ; clock       ; 1.000        ; 0.365      ; 20.267     ;
; -18.900 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[9][5]  ; clock        ; clock       ; 1.000        ; 0.365      ; 20.266     ;
; -18.900 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[46][7] ; clock        ; clock       ; 1.000        ; 0.368      ; 20.269     ;
; -18.900 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[33][7] ; clock        ; clock       ; 1.000        ; 0.368      ; 20.269     ;
; -18.900 ; sfr:inst7|mem_0[4][1]       ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.108     ; 19.793     ;
; -18.899 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[8][5]  ; clock        ; clock       ; 1.000        ; 0.365      ; 20.265     ;
; -18.899 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[50][7] ; clock        ; clock       ; 1.000        ; 0.368      ; 20.268     ;
; -18.899 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.090     ; 19.810     ;
; -18.894 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.085     ; 19.810     ;
; -18.892 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[6][1]  ; clock        ; clock       ; 1.000        ; -0.102     ; 19.791     ;
; -18.891 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.107     ; 19.785     ;
; -18.890 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTA[4]     ; clock        ; clock       ; 1.000        ; -0.103     ; 19.788     ;
; -18.889 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[37][5] ; clock        ; clock       ; 1.000        ; 0.363      ; 20.253     ;
; -18.887 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][5]  ; clock        ; clock       ; 1.000        ; 0.385      ; 20.273     ;
; -18.887 ; sfr:inst7|mem_0[11][7]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.079     ; 19.809     ;
; -18.883 ; sfr:inst7|mem_0[6][1]       ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.080     ; 19.804     ;
; -18.878 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.109     ; 19.770     ;
; -18.875 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.372      ; 20.248     ;
; -18.874 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[2][4]  ; clock        ; clock       ; 1.000        ; -0.114     ; 19.761     ;
; -18.872 ; sfr:inst7|mem_0[1][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.549     ; 19.324     ;
; -18.862 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.370      ; 20.233     ;
; -18.848 ; sfr:inst7|mem_0[4][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.083     ; 19.766     ;
; -18.846 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][3]  ; clock        ; clock       ; 1.000        ; -0.105     ; 19.742     ;
; -18.841 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][6] ; clock        ; clock       ; 1.000        ; -0.079     ; 19.763     ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; sfr:inst7|mem_0[66][1] ; sfr:inst7|mem_0[66][1] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[66][7] ; sfr:inst7|mem_0[66][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[67][7] ; sfr:inst7|mem_0[67][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[23][4] ; sfr:inst7|mem_0[23][4] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[68][7] ; sfr:inst7|mem_1[68][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[76][7] ; sfr:inst7|mem_1[76][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[75][7] ; sfr:inst7|mem_1[75][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[20][7] ; sfr:inst7|mem_1[20][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[76][3] ; sfr:inst7|mem_1[76][3] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_1[28][2] ; sfr:inst7|mem_1[28][2] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[28][7] ; sfr:inst7|mem_0[28][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[29][7] ; sfr:inst7|mem_0[29][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[68][7] ; sfr:inst7|mem_0[68][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[76][7] ; sfr:inst7|mem_0[76][7] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.430 ; sfr:inst7|mem_0[78][6] ; sfr:inst7|mem_0[78][6] ; clock        ; clock       ; 0.000        ; 0.104      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[61][1] ; sfr:inst7|mem_0[61][1] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[67][1] ; sfr:inst7|mem_0[67][1] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[70][1] ; sfr:inst7|mem_0[70][1] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[57][2] ; sfr:inst7|mem_0[57][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[59][2] ; sfr:inst7|mem_0[59][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[56][2] ; sfr:inst7|mem_0[56][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[61][2] ; sfr:inst7|mem_0[61][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[63][2] ; sfr:inst7|mem_0[63][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[60][2] ; sfr:inst7|mem_0[60][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[66][2] ; sfr:inst7|mem_0[66][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[54][7] ; sfr:inst7|mem_0[54][7] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[70][7] ; sfr:inst7|mem_0[70][7] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[47][6] ; sfr:inst7|mem_0[47][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[66][6] ; sfr:inst7|mem_0[66][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[34][4] ; sfr:inst7|mem_0[34][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[36][4] ; sfr:inst7|mem_0[36][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[38][4] ; sfr:inst7|mem_0[38][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[48][4] ; sfr:inst7|mem_0[48][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[52][4] ; sfr:inst7|mem_0[52][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[56][4] ; sfr:inst7|mem_0[56][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[60][4] ; sfr:inst7|mem_0[60][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[62][4] ; sfr:inst7|mem_0[62][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[50][4] ; sfr:inst7|mem_0[50][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[54][4] ; sfr:inst7|mem_0[54][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[58][4] ; sfr:inst7|mem_0[58][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[51][4] ; sfr:inst7|mem_0[51][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[55][4] ; sfr:inst7|mem_0[55][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[63][4] ; sfr:inst7|mem_0[63][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[36][6] ; sfr:inst7|mem_1[36][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[47][6] ; sfr:inst7|mem_1[47][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[40][6] ; sfr:inst7|mem_1[40][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[33][6] ; sfr:inst7|mem_1[33][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[42][6] ; sfr:inst7|mem_1[42][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[51][6] ; sfr:inst7|mem_1[51][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[73][6] ; sfr:inst7|mem_1[73][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[79][6] ; sfr:inst7|mem_1[79][6] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[41][4] ; sfr:inst7|mem_1[41][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[35][4] ; sfr:inst7|mem_1[35][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[34][4] ; sfr:inst7|mem_1[34][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[43][4] ; sfr:inst7|mem_1[43][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[42][4] ; sfr:inst7|mem_1[42][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[76][4] ; sfr:inst7|mem_1[76][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[77][4] ; sfr:inst7|mem_1[77][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[72][4] ; sfr:inst7|mem_1[72][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[73][4] ; sfr:inst7|mem_1[73][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[67][2] ; sfr:inst7|mem_1[67][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[66][2] ; sfr:inst7|mem_1[66][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[63][2] ; sfr:inst7|mem_1[63][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[37][2] ; sfr:inst7|mem_1[37][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[41][2] ; sfr:inst7|mem_1[41][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[47][2] ; sfr:inst7|mem_1[47][2] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[77][0] ; sfr:inst7|mem_1[77][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[76][0] ; sfr:inst7|mem_1[76][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[42][0] ; sfr:inst7|mem_1[42][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[43][0] ; sfr:inst7|mem_1[43][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[77][5] ; sfr:inst7|mem_0[77][5] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[76][5] ; sfr:inst7|mem_0[76][5] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[70][7] ; sfr:inst7|mem_1[70][7] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[67][7] ; sfr:inst7|mem_1[67][7] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[64][3] ; sfr:inst7|mem_0[64][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[65][3] ; sfr:inst7|mem_0[65][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[69][3] ; sfr:inst7|mem_0[69][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[66][3] ; sfr:inst7|mem_0[66][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[67][3] ; sfr:inst7|mem_0[67][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[70][3] ; sfr:inst7|mem_0[70][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[71][3] ; sfr:inst7|mem_0[71][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[61][3] ; sfr:inst7|mem_0[61][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[53][3] ; sfr:inst7|mem_0[53][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[63][3] ; sfr:inst7|mem_0[63][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[55][3] ; sfr:inst7|mem_0[55][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[52][3] ; sfr:inst7|mem_0[52][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[60][3] ; sfr:inst7|mem_0[60][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[54][3] ; sfr:inst7|mem_0[54][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[62][3] ; sfr:inst7|mem_0[62][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[38][3] ; sfr:inst7|mem_0[38][3] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[54][0] ; sfr:inst7|mem_0[54][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[62][0] ; sfr:inst7|mem_0[62][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[58][0] ; sfr:inst7|mem_0[58][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[51][0] ; sfr:inst7|mem_0[51][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[63][0] ; sfr:inst7|mem_0[63][0] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[13][4] ; sfr:inst7|mem_1[13][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[18][4] ; sfr:inst7|mem_1[18][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_1[5][4]  ; sfr:inst7|mem_1[5][4]  ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[28][4] ; sfr:inst7|mem_0[28][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; sfr:inst7|mem_0[24][4] ; sfr:inst7|mem_0[24][4] ; clock        ; clock       ; 0.000        ; 0.103      ; 0.746      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux6_rtl_0|altsyncram_vlv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|Z                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[0]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[1]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[2]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[3]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[4]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[5]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[6]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[7]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[8]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[9]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|sel[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|sel[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[9]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_call                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_goto                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_out                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_short_jump                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][0]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][1]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][2]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][3]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][4]                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 7.062 ; 7.050 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -3.935 ; -4.060 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 7.253 ; 7.016 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 7.253 ; 7.016 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 7.025 ; 6.855 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 7.004 ; 6.825 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 7.037 ; 6.867 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 6.280 ; 6.184 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 7.874 ; 7.656 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 6.992 ; 6.817 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 7.145 ; 6.964 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 7.041 ; 6.841 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 7.400 ; 7.166 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 7.443 ; 7.280 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 7.874 ; 7.656 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 6.870 ; 6.711 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 7.731 ; 7.437 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 6.058 ; 5.962 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 6.999 ; 6.766 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 6.780 ; 6.612 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 6.759 ; 6.582 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 6.791 ; 6.623 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 6.058 ; 5.962 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 6.632 ; 6.475 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 6.749 ; 6.576 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 6.896 ; 6.718 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 6.796 ; 6.599 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 7.141 ; 6.911 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 7.176 ; 7.015 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 7.594 ; 7.380 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 6.632 ; 6.475 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 7.459 ; 7.172 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 50.86 MHz ; 50.86 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clock ; -18.663 ; -22001.227       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.380 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.201 ; -2098.637                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -18.663 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.094     ; 19.571     ;
; -18.646 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.094     ; 19.554     ;
; -18.560 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.091     ; 19.471     ;
; -18.468 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.093     ; 19.377     ;
; -18.451 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.093     ; 19.360     ;
; -18.365 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.090     ; 19.277     ;
; -18.355 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.101     ; 19.256     ;
; -18.338 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.101     ; 19.239     ;
; -18.331 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.103     ; 19.230     ;
; -18.314 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.103     ; 19.213     ;
; -18.252 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.098     ; 19.156     ;
; -18.239 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.091     ; 19.150     ;
; -18.233 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 19.161     ;
; -18.228 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.100     ; 19.130     ;
; -18.221 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.090     ; 19.133     ;
; -18.209 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.063     ; 19.148     ;
; -18.196 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.090     ; 19.108     ;
; -18.169 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.100     ; 19.071     ;
; -18.152 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.091     ; 19.063     ;
; -18.140 ; sfr:inst7|mem_0[11][5]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.074     ; 19.068     ;
; -18.135 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.091     ; 19.046     ;
; -18.100 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.094     ; 19.008     ;
; -18.083 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.094     ; 18.991     ;
; -18.061 ; sfr:inst7|mem_0[2][7]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.486     ; 18.577     ;
; -18.053 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.091     ; 18.964     ;
; -18.049 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.088     ; 18.963     ;
; -18.044 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.090     ; 18.956     ;
; -18.038 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.073     ; 18.967     ;
; -18.036 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.091     ; 18.947     ;
; -18.018 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.103     ; 18.917     ;
; -18.015 ; sfr:inst7|mem_0[2][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.076     ; 18.941     ;
; -18.014 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.062     ; 18.954     ;
; -18.001 ; sfr:inst7|mem_0[4][1]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.098     ; 18.905     ;
; -17.997 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[6]     ; clock        ; clock       ; 1.000        ; -0.091     ; 18.908     ;
; -17.996 ; sfr:inst7|mem_0[6][1]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.072     ; 18.926     ;
; -17.983 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.088     ; 18.897     ;
; -17.962 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.101     ; 18.863     ;
; -17.958 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.082     ; 18.878     ;
; -17.955 ; sfr:inst7|mem_0[11][7]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.069     ; 18.888     ;
; -17.950 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.090     ; 18.862     ;
; -17.950 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.088     ; 18.864     ;
; -17.949 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.098     ; 18.853     ;
; -17.945 ; sfr:inst7|mem_0[11][5]      ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.073     ; 18.874     ;
; -17.945 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.101     ; 18.846     ;
; -17.938 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.352      ; 19.292     ;
; -17.932 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.098     ; 18.836     ;
; -17.931 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.098     ; 18.835     ;
; -17.925 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 18.846     ;
; -17.925 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.090     ; 18.837     ;
; -17.921 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.352      ; 19.275     ;
; -17.918 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][5]  ; clock        ; clock       ; 1.000        ; 0.343      ; 19.263     ;
; -17.917 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[8][7]  ; clock        ; clock       ; 1.000        ; 0.346      ; 19.265     ;
; -17.916 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[0][7]  ; clock        ; clock       ; 1.000        ; 0.346      ; 19.264     ;
; -17.914 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.088     ; 18.828     ;
; -17.908 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[58][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.258     ;
; -17.907 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[60][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.257     ;
; -17.907 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.100     ; 18.809     ;
; -17.905 ; decode:inst2|OUT_operand[2] ; sfr:inst7|PORTA[4]     ; clock        ; clock       ; 1.000        ; -0.093     ; 18.814     ;
; -17.905 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[56][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.255     ;
; -17.904 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[62][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.254     ;
; -17.901 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.070     ; 18.833     ;
; -17.901 ; sfr:inst7|mem_0[10][5]      ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.083     ; 18.820     ;
; -17.901 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[5][5]  ; clock        ; clock       ; 1.000        ; 0.343      ; 19.246     ;
; -17.898 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.100     ; 18.800     ;
; -17.890 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[14][7] ; clock        ; clock       ; 1.000        ; 0.346      ; 19.238     ;
; -17.888 ; decode:inst2|OUT_operand[0] ; sfr:inst7|PORTA[4]     ; clock        ; clock       ; 1.000        ; -0.093     ; 18.797     ;
; -17.887 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[33][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.237     ;
; -17.886 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[46][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.236     ;
; -17.885 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[50][7] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.235     ;
; -17.884 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[21][2] ; clock        ; clock       ; 1.000        ; -0.078     ; 18.808     ;
; -17.877 ; sfr:inst7|mem_0[10][7]      ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.072     ; 18.807     ;
; -17.875 ; sfr:inst7|mem_1[50][7]      ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.549     ; 18.328     ;
; -17.875 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.079     ; 18.798     ;
; -17.866 ; sfr:inst7|mem_0[2][7]       ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.485     ; 18.383     ;
; -17.860 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][5]  ; clock        ; clock       ; 1.000        ; 0.367      ; 19.229     ;
; -17.860 ; sfr:inst7|mem_0[4][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.076     ; 18.786     ;
; -17.859 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[7]     ; clock        ; clock       ; 1.000        ; -0.098     ; 18.763     ;
; -17.858 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[35][5] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.208     ;
; -17.857 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[33][5] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.207     ;
; -17.855 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[43][5] ; clock        ; clock       ; 1.000        ; 0.348      ; 19.205     ;
; -17.852 ; sfr:inst7|mem_0[1][5]       ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.509     ; 18.345     ;
; -17.846 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[11][7] ; clock        ; clock       ; 1.000        ; -0.095     ; 18.753     ;
; -17.845 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[0][5]  ; clock        ; clock       ; 1.000        ; 0.344      ; 19.191     ;
; -17.845 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.093     ; 18.754     ;
; -17.844 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][6] ; clock        ; clock       ; 1.000        ; -0.070     ; 18.776     ;
; -17.843 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[8][5]  ; clock        ; clock       ; 1.000        ; 0.344      ; 19.189     ;
; -17.843 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[9][5]  ; clock        ; clock       ; 1.000        ; 0.344      ; 19.189     ;
; -17.843 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.076     ; 18.769     ;
; -17.843 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][5]  ; clock        ; clock       ; 1.000        ; 0.367      ; 19.212     ;
; -17.835 ; decode:inst2|OUT_operand[1] ; sfr:inst7|PORTB[5]     ; clock        ; clock       ; 1.000        ; 0.355      ; 19.192     ;
; -17.833 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.081     ; 18.754     ;
; -17.832 ; sfr:inst7|mem_0[12][7]      ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.530     ; 18.304     ;
; -17.832 ; sfr:inst7|mem_0[11][5]      ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.081     ; 18.753     ;
; -17.821 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[37][5] ; clock        ; clock       ; 1.000        ; 0.351      ; 19.174     ;
; -17.820 ; sfr:inst7|mem_0[2][5]       ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.075     ; 18.747     ;
; -17.820 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.093     ; 18.729     ;
; -17.818 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][3]  ; clock        ; clock       ; 1.000        ; -0.095     ; 18.725     ;
; -17.817 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][2]  ; clock        ; clock       ; 1.000        ; -0.096     ; 18.723     ;
; -17.817 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[1][1]  ; clock        ; clock       ; 1.000        ; -0.093     ; 18.726     ;
; -17.817 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[1][7]  ; clock        ; clock       ; 1.000        ; 0.384      ; 19.203     ;
+---------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.380 ; sfr:inst7|mem_0[66][1] ; sfr:inst7|mem_0[66][1] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[67][1] ; sfr:inst7|mem_0[67][1] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[70][1] ; sfr:inst7|mem_0[70][1] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[57][2] ; sfr:inst7|mem_0[57][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[59][2] ; sfr:inst7|mem_0[59][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[56][2] ; sfr:inst7|mem_0[56][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[61][2] ; sfr:inst7|mem_0[61][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[63][2] ; sfr:inst7|mem_0[63][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[60][2] ; sfr:inst7|mem_0[60][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[66][7] ; sfr:inst7|mem_0[66][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[67][7] ; sfr:inst7|mem_0[67][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[70][7] ; sfr:inst7|mem_0[70][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[44][6] ; sfr:inst7|mem_0[44][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[66][6] ; sfr:inst7|mem_0[66][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[34][4] ; sfr:inst7|mem_0[34][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[36][4] ; sfr:inst7|mem_0[36][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[38][4] ; sfr:inst7|mem_0[38][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[62][4] ; sfr:inst7|mem_0[62][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[50][4] ; sfr:inst7|mem_0[50][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[54][4] ; sfr:inst7|mem_0[54][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[58][4] ; sfr:inst7|mem_0[58][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[51][4] ; sfr:inst7|mem_0[51][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[55][4] ; sfr:inst7|mem_0[55][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[63][4] ; sfr:inst7|mem_0[63][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[37][6] ; sfr:inst7|mem_1[37][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[44][6] ; sfr:inst7|mem_1[44][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[47][6] ; sfr:inst7|mem_1[47][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[41][6] ; sfr:inst7|mem_1[41][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[43][6] ; sfr:inst7|mem_1[43][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[51][6] ; sfr:inst7|mem_1[51][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[77][6] ; sfr:inst7|mem_1[77][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[74][6] ; sfr:inst7|mem_1[74][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[75][6] ; sfr:inst7|mem_1[75][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[78][6] ; sfr:inst7|mem_1[78][6] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[32][4] ; sfr:inst7|mem_1[32][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[33][4] ; sfr:inst7|mem_1[33][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[35][4] ; sfr:inst7|mem_1[35][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[34][4] ; sfr:inst7|mem_1[34][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[43][4] ; sfr:inst7|mem_1[43][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[42][4] ; sfr:inst7|mem_1[42][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[76][4] ; sfr:inst7|mem_1[76][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[77][4] ; sfr:inst7|mem_1[77][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[72][4] ; sfr:inst7|mem_1[72][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[73][4] ; sfr:inst7|mem_1[73][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[79][2] ; sfr:inst7|mem_1[79][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[63][2] ; sfr:inst7|mem_1[63][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[47][2] ; sfr:inst7|mem_1[47][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[77][0] ; sfr:inst7|mem_1[77][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[76][0] ; sfr:inst7|mem_1[76][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[70][7] ; sfr:inst7|mem_1[70][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[64][3] ; sfr:inst7|mem_0[64][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[65][3] ; sfr:inst7|mem_0[65][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[69][3] ; sfr:inst7|mem_0[69][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[66][3] ; sfr:inst7|mem_0[66][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[67][3] ; sfr:inst7|mem_0[67][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[70][3] ; sfr:inst7|mem_0[70][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[71][3] ; sfr:inst7|mem_0[71][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[54][0] ; sfr:inst7|mem_0[54][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[62][0] ; sfr:inst7|mem_0[62][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[58][0] ; sfr:inst7|mem_0[58][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[51][0] ; sfr:inst7|mem_0[51][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[63][0] ; sfr:inst7|mem_0[63][0] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[0][4]  ; sfr:inst7|mem_1[0][4]  ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[8][4]  ; sfr:inst7|mem_1[8][4]  ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[9][4]  ; sfr:inst7|mem_1[9][4]  ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[23][4] ; sfr:inst7|mem_0[23][4] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[64][5] ; sfr:inst7|mem_1[64][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[72][5] ; sfr:inst7|mem_1[72][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[66][5] ; sfr:inst7|mem_1[66][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[74][5] ; sfr:inst7|mem_1[74][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[12][5] ; sfr:inst7|mem_1[12][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[13][5] ; sfr:inst7|mem_1[13][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[18][5] ; sfr:inst7|mem_1[18][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[19][5] ; sfr:inst7|mem_1[19][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[23][5] ; sfr:inst7|mem_1[23][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[22][5] ; sfr:inst7|mem_1[22][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[47][7] ; sfr:inst7|mem_1[47][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[32][7] ; sfr:inst7|mem_1[32][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[68][7] ; sfr:inst7|mem_1[68][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[76][7] ; sfr:inst7|mem_1[76][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[78][7] ; sfr:inst7|mem_1[78][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[75][7] ; sfr:inst7|mem_1[75][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[28][7] ; sfr:inst7|mem_1[28][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[29][7] ; sfr:inst7|mem_1[29][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[20][7] ; sfr:inst7|mem_1[20][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[76][3] ; sfr:inst7|mem_1[76][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[28][2] ; sfr:inst7|mem_1[28][2] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_1[9][0]  ; sfr:inst7|mem_1[9][0]  ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[37][1] ; sfr:inst7|mem_0[37][1] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[13][1] ; sfr:inst7|mem_0[13][1] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[19][3] ; sfr:inst7|mem_0[19][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[12][3] ; sfr:inst7|mem_0[12][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[13][3] ; sfr:inst7|mem_0[13][3] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[28][7] ; sfr:inst7|mem_0[28][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[29][7] ; sfr:inst7|mem_0[29][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[32][7] ; sfr:inst7|mem_0[32][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[34][7] ; sfr:inst7|mem_0[34][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[68][7] ; sfr:inst7|mem_0[68][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[76][7] ; sfr:inst7|mem_0[76][7] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
; 0.380 ; sfr:inst7|mem_0[19][5] ; sfr:inst7|mem_0[19][5] ; clock        ; clock       ; 0.000        ; 0.094      ; 0.669      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux6_rtl_0|altsyncram_vlv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[0]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[1]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[2]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[3]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[4]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[5]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[6]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|W[7]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; alu:inst3|Z                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; control:inst4|cnt[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[0]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[1]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[2]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[3]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[4]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[0]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[1]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[2]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[3]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[4]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[5]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[6]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[7]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[8]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[9]                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|sel[0]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; decode:inst2|sel[1]                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[8]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[9]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[8]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[9]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[3]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[4]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[5]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[6]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[7]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[8]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[9]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[0]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[1]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[2]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[3]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[4]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[5]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[6]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[7]                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_call                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_goto                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_out                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|en_short_jump                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][0]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][2]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][3]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][4]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][5]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][6]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][7]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][0]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][1]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][2]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][3]                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][4]                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 6.575 ; 6.200 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -3.600 ; -3.524 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 6.685 ; 6.349 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 6.685 ; 6.349 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 6.445 ; 6.207 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 6.422 ; 6.180 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 6.452 ; 6.217 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 5.727 ; 5.607 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 7.251 ; 6.944 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 6.412 ; 6.175 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 6.517 ; 6.239 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 6.422 ; 6.131 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 6.806 ; 6.485 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 6.841 ; 6.613 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 7.251 ; 6.944 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 6.252 ; 6.017 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 7.077 ; 6.665 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 5.509 ; 5.390 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 6.431 ; 6.104 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 6.203 ; 5.969 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 6.179 ; 5.942 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 6.209 ; 5.978 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 5.509 ; 5.390 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 6.017 ; 5.786 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 6.171 ; 5.939 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 6.272 ; 6.000 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 6.180 ; 5.896 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 6.549 ; 6.237 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 6.579 ; 6.356 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 6.975 ; 6.676 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 6.017 ; 5.786 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 6.810 ; 6.409 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -8.101 ; -9604.658         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.159 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -1866.866                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                 ;
+--------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -8.101 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.041     ; 9.047      ;
; -8.077 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.042     ; 9.022      ;
; -8.059 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.046     ; 9.000      ;
; -8.046 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.994      ;
; -8.035 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.975      ;
; -8.026 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.966      ;
; -8.022 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.040     ; 8.969      ;
; -8.019 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.055     ; 8.951      ;
; -8.002 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.048     ; 8.941      ;
; -7.988 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.046     ; 8.929      ;
; -7.964 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.904      ;
; -7.957 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[58][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.094      ;
; -7.955 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[49][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.092      ;
; -7.955 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[59][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.092      ;
; -7.954 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[53][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.091      ;
; -7.954 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[63][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.091      ;
; -7.950 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[61][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.087      ;
; -7.948 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[56][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.085      ;
; -7.948 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.888      ;
; -7.941 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.042     ; 8.886      ;
; -7.937 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.044     ; 8.880      ;
; -7.933 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[58][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.069      ;
; -7.931 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[49][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.067      ;
; -7.931 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[59][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.067      ;
; -7.930 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[53][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.066      ;
; -7.930 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[63][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.066      ;
; -7.927 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.055     ; 8.859      ;
; -7.926 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[61][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.062      ;
; -7.924 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[56][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.060      ;
; -7.920 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.041     ; 8.866      ;
; -7.918 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.043     ; 8.862      ;
; -7.911 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[51][5] ; clock        ; clock       ; 1.000        ; -0.049     ; 8.849      ;
; -7.911 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[40][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.048      ;
; -7.909 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[21][2] ; clock        ; clock       ; 1.000        ; -0.041     ; 8.855      ;
; -7.906 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[50][6] ; clock        ; clock       ; 1.000        ; 0.150      ; 9.043      ;
; -7.905 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[48][5] ; clock        ; clock       ; 1.000        ; -0.055     ; 8.837      ;
; -7.903 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[10][7] ; clock        ; clock       ; 1.000        ; -0.056     ; 8.834      ;
; -7.901 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[50][5] ; clock        ; clock       ; 1.000        ; -0.055     ; 8.833      ;
; -7.901 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[62][6] ; clock        ; clock       ; 1.000        ; 0.152      ; 9.040      ;
; -7.897 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[2][4]  ; clock        ; clock       ; 1.000        ; -0.059     ; 8.825      ;
; -7.896 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.836      ;
; -7.893 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[5][4]  ; clock        ; clock       ; 1.000        ; -0.047     ; 8.833      ;
; -7.887 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[51][5] ; clock        ; clock       ; 1.000        ; -0.050     ; 8.824      ;
; -7.887 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[40][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.023      ;
; -7.886 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.040     ; 8.833      ;
; -7.884 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[11][5] ; clock        ; clock       ; 1.000        ; -0.045     ; 8.826      ;
; -7.882 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[50][6] ; clock        ; clock       ; 1.000        ; 0.149      ; 9.018      ;
; -7.881 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[48][5] ; clock        ; clock       ; 1.000        ; -0.056     ; 8.812      ;
; -7.877 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][5] ; clock        ; clock       ; 1.000        ; -0.046     ; 8.818      ;
; -7.877 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[50][5] ; clock        ; clock       ; 1.000        ; -0.056     ; 8.808      ;
; -7.877 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[62][6] ; clock        ; clock       ; 1.000        ; 0.151      ; 9.015      ;
; -7.874 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 8.807      ;
; -7.873 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[2][4]  ; clock        ; clock       ; 1.000        ; -0.060     ; 8.800      ;
; -7.871 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.056     ; 8.802      ;
; -7.866 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[4][6]  ; clock        ; clock       ; 1.000        ; -0.048     ; 8.805      ;
; -7.865 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[69][6] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.813      ;
; -7.864 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[38][6] ; clock        ; clock       ; 1.000        ; 0.146      ; 8.997      ;
; -7.863 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[54][6] ; clock        ; clock       ; 1.000        ; 0.146      ; 8.996      ;
; -7.859 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[4][5]  ; clock        ; clock       ; 1.000        ; -0.045     ; 8.801      ;
; -7.859 ; sfr:inst7|mem_0[4][1]       ; sfr:inst7|mem_0[76][6] ; clock        ; clock       ; 1.000        ; -0.046     ; 8.800      ;
; -7.858 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[6][6]  ; clock        ; clock       ; 1.000        ; -0.046     ; 8.799      ;
; -7.855 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[73][6] ; clock        ; clock       ; 1.000        ; 0.154      ; 8.996      ;
; -7.850 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[6][7]  ; clock        ; clock       ; 1.000        ; -0.055     ; 8.782      ;
; -7.848 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[11][6] ; clock        ; clock       ; 1.000        ; -0.044     ; 8.791      ;
; -7.848 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[14][3] ; clock        ; clock       ; 1.000        ; -0.051     ; 8.784      ;
; -7.848 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[61][5] ; clock        ; clock       ; 1.000        ; -0.056     ; 8.779      ;
; -7.848 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[57][5] ; clock        ; clock       ; 1.000        ; -0.056     ; 8.779      ;
; -7.847 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[10][6] ; clock        ; clock       ; 1.000        ; -0.035     ; 8.799      ;
; -7.847 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_1[5][7]  ; clock        ; clock       ; 1.000        ; -0.055     ; 8.779      ;
; -7.844 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[77][7] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.792      ;
; -7.843 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[74][7] ; clock        ; clock       ; 1.000        ; -0.039     ; 8.791      ;
; -7.843 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[44][6] ; clock        ; clock       ; 1.000        ; 0.157      ; 8.987      ;
; -7.842 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[55][6] ; clock        ; clock       ; 1.000        ; 0.152      ; 8.981      ;
; -7.841 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[39][6] ; clock        ; clock       ; 1.000        ; 0.152      ; 8.980      ;
; -7.840 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_0[2][5]  ; clock        ; clock       ; 1.000        ; -0.044     ; 8.783      ;
; -7.840 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[38][6] ; clock        ; clock       ; 1.000        ; 0.145      ; 8.972      ;
; -7.839 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[8][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 8.965      ;
; -7.839 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[0][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 8.965      ;
; -7.839 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[46][6] ; clock        ; clock       ; 1.000        ; 0.152      ; 8.978      ;
; -7.839 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[54][6] ; clock        ; clock       ; 1.000        ; 0.145      ; 8.971      ;
; -7.837 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[15][6] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.956      ;
; -7.836 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[58][7] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.955      ;
; -7.835 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[7][6]  ; clock        ; clock       ; 1.000        ; 0.132      ; 8.954      ;
; -7.834 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[60][7] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.953      ;
; -7.833 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[46][7] ; clock        ; clock       ; 1.000        ; 0.138      ; 8.958      ;
; -7.833 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[33][7] ; clock        ; clock       ; 1.000        ; 0.138      ; 8.958      ;
; -7.833 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[0][6]  ; clock        ; clock       ; 1.000        ; 0.132      ; 8.952      ;
; -7.832 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[56][7] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.951      ;
; -7.832 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[50][7] ; clock        ; clock       ; 1.000        ; 0.138      ; 8.957      ;
; -7.832 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[8][6]  ; clock        ; clock       ; 1.000        ; 0.132      ; 8.951      ;
; -7.831 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_1[62][7] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.950      ;
; -7.831 ; decode:inst2|OUT_operand[0] ; sfr:inst7|mem_1[21][2] ; clock        ; clock       ; 1.000        ; -0.042     ; 8.776      ;
; -7.831 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[73][6] ; clock        ; clock       ; 1.000        ; 0.153      ; 8.971      ;
; -7.830 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[12][6] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.949      ;
; -7.827 ; decode:inst2|OUT_operand[3] ; sfr:inst7|mem_0[11][6] ; clock        ; clock       ; 1.000        ; -0.044     ; 8.770      ;
; -7.827 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[13][6] ; clock        ; clock       ; 1.000        ; 0.132      ; 8.946      ;
; -7.826 ; decode:inst2|OUT_operand[1] ; sfr:inst7|mem_0[47][6] ; clock        ; clock       ; 1.000        ; 0.160      ; 8.973      ;
; -7.824 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[11][6] ; clock        ; clock       ; 1.000        ; -0.045     ; 8.766      ;
; -7.824 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[14][3] ; clock        ; clock       ; 1.000        ; -0.052     ; 8.759      ;
; -7.824 ; decode:inst2|OUT_operand[2] ; sfr:inst7|mem_0[61][5] ; clock        ; clock       ; 1.000        ; -0.057     ; 8.754      ;
+--------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                      ;
+-------+------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; pc:inst|OUT_MEMORY[7]  ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.482      ;
; 0.169 ; pc:inst|OUT_MEMORY[6]  ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.491      ;
; 0.175 ; pc:inst|OUT_MEMORY[9]  ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.218      ; 0.497      ;
; 0.177 ; sfr:inst7|mem_0[66][1] ; sfr:inst7|mem_0[66][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[66][2] ; sfr:inst7|mem_0[66][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[54][7] ; sfr:inst7|mem_0[54][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[66][7] ; sfr:inst7|mem_0[66][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[67][7] ; sfr:inst7|mem_0[67][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[34][4] ; sfr:inst7|mem_0[34][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[36][4] ; sfr:inst7|mem_0[36][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[38][4] ; sfr:inst7|mem_0[38][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[47][6] ; sfr:inst7|mem_1[47][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[51][6] ; sfr:inst7|mem_1[51][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[73][6] ; sfr:inst7|mem_1[73][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[35][4] ; sfr:inst7|mem_1[35][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[34][4] ; sfr:inst7|mem_1[34][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[43][4] ; sfr:inst7|mem_1[43][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[42][4] ; sfr:inst7|mem_1[42][4]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[66][2] ; sfr:inst7|mem_1[66][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[77][5] ; sfr:inst7|mem_0[77][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[76][5] ; sfr:inst7|mem_0[76][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[67][7] ; sfr:inst7|mem_1[67][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[52][3] ; sfr:inst7|mem_0[52][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[60][3] ; sfr:inst7|mem_0[60][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[54][3] ; sfr:inst7|mem_0[54][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[62][3] ; sfr:inst7|mem_0[62][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[38][3] ; sfr:inst7|mem_0[38][3]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[18][5] ; sfr:inst7|mem_1[18][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[19][5] ; sfr:inst7|mem_1[19][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[23][5] ; sfr:inst7|mem_1[23][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[22][5] ; sfr:inst7|mem_1[22][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[24][1] ; sfr:inst7|mem_1[24][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_1[28][1] ; sfr:inst7|mem_1[28][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[19][5] ; sfr:inst7|mem_0[19][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[31][5] ; sfr:inst7|mem_0[31][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[28][5] ; sfr:inst7|mem_0[28][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[29][5] ; sfr:inst7|mem_0[29][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[30][5] ; sfr:inst7|mem_0[30][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[21][5] ; sfr:inst7|mem_0[21][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[23][5] ; sfr:inst7|mem_0[23][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; sfr:inst7|mem_0[22][5] ; sfr:inst7|mem_0[22][5]                                                                           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[42][1] ; sfr:inst7|mem_0[42][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[47][1] ; sfr:inst7|mem_0[47][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[61][1] ; sfr:inst7|mem_0[61][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[67][1] ; sfr:inst7|mem_0[67][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[70][1] ; sfr:inst7|mem_0[70][1]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[57][2] ; sfr:inst7|mem_0[57][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[59][2] ; sfr:inst7|mem_0[59][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[56][2] ; sfr:inst7|mem_0[56][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[61][2] ; sfr:inst7|mem_0[61][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[63][2] ; sfr:inst7|mem_0[63][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[62][2] ; sfr:inst7|mem_0[62][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[60][2] ; sfr:inst7|mem_0[60][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[34][2] ; sfr:inst7|mem_0[34][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[38][2] ; sfr:inst7|mem_0[38][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[35][2] ; sfr:inst7|mem_0[35][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[45][2] ; sfr:inst7|mem_0[45][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[46][2] ; sfr:inst7|mem_0[46][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[76][2] ; sfr:inst7|mem_0[76][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[67][2] ; sfr:inst7|mem_0[67][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[79][2] ; sfr:inst7|mem_0[79][2]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[43][7] ; sfr:inst7|mem_0[43][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[41][7] ; sfr:inst7|mem_0[41][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[40][7] ; sfr:inst7|mem_0[40][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[42][7] ; sfr:inst7|mem_0[42][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[44][7] ; sfr:inst7|mem_0[44][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[36][7] ; sfr:inst7|mem_0[36][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[38][7] ; sfr:inst7|mem_0[38][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[46][7] ; sfr:inst7|mem_0[46][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[39][7] ; sfr:inst7|mem_0[39][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[37][7] ; sfr:inst7|mem_0[37][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[47][7] ; sfr:inst7|mem_0[47][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[45][7] ; sfr:inst7|mem_0[45][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[49][7] ; sfr:inst7|mem_0[49][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[53][7] ; sfr:inst7|mem_0[53][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[55][7] ; sfr:inst7|mem_0[55][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[51][7] ; sfr:inst7|mem_0[51][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[57][7] ; sfr:inst7|mem_0[57][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[61][7] ; sfr:inst7|mem_0[61][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[63][7] ; sfr:inst7|mem_0[63][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[59][7] ; sfr:inst7|mem_0[59][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[60][7] ; sfr:inst7|mem_0[60][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[56][7] ; sfr:inst7|mem_0[56][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[62][7] ; sfr:inst7|mem_0[62][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[58][7] ; sfr:inst7|mem_0[58][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[69][7] ; sfr:inst7|mem_0[69][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[64][7] ; sfr:inst7|mem_0[64][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[72][7] ; sfr:inst7|mem_0[72][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[65][7] ; sfr:inst7|mem_0[65][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[73][7] ; sfr:inst7|mem_0[73][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[70][7] ; sfr:inst7|mem_0[70][7]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[23][6] ; sfr:inst7|mem_0[23][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[49][6] ; sfr:inst7|mem_0[49][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[51][6] ; sfr:inst7|mem_0[51][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[53][6] ; sfr:inst7|mem_0[53][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[55][6] ; sfr:inst7|mem_0[55][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[52][6] ; sfr:inst7|mem_0[52][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[48][6] ; sfr:inst7|mem_0[48][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[54][6] ; sfr:inst7|mem_0[54][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sfr:inst7|mem_0[50][6] ; sfr:inst7|mem_0[50][6]                                                                           ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
+-------+------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|OUT_SFR[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|W[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; alu:inst3|Z                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; control:inst4|cnt[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; control:inst4|cnt[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; control:inst4|cnt[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_opcode[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[8]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|OUT_operand[9]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|sel[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decode:inst2|sel[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux0_rtl_0|altsyncram_plv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; memory:inst1|altsyncram:Mux6_rtl_0|altsyncram_vlv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[8]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_MEMORY[9]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[8]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:inst|OUT_STACK[9]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[3]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[4]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[5]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[6]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[7]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[8]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|OUT_ALU_PC[9]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTA[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[0]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[1]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[2]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[3]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[4]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[5]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[6]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|PORTB[7]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|en_call                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|en_goto                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|en_out                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|en_short_jump                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[0][7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; sfr:inst7|mem_0[10][4]                                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 3.020 ; 4.014 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.720 ; -2.538 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 3.372 ; 3.389 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 3.372 ; 3.389 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 3.303 ; 3.314 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 3.275 ; 3.287 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 3.299 ; 3.314 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 2.961 ; 2.954 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 3.636 ; 3.665 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 3.287 ; 3.294 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 3.343 ; 3.350 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 3.291 ; 3.279 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 3.452 ; 3.477 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 3.454 ; 3.478 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 3.636 ; 3.665 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 3.235 ; 3.223 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 3.570 ; 3.584 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 2.867 ; 2.858 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 3.262 ; 3.276 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 3.196 ; 3.204 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 3.167 ; 3.176 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 3.191 ; 3.204 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 2.867 ; 2.858 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 3.135 ; 3.121 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 3.180 ; 3.185 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 3.239 ; 3.243 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 3.187 ; 3.174 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 3.339 ; 3.361 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 3.342 ; 3.363 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 3.515 ; 3.540 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 3.135 ; 3.121 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 3.455 ; 3.466 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -19.707    ; 0.159 ; N/A      ; N/A     ; -3.201              ;
;  clock           ; -19.707    ; 0.159 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -23423.149 ; 0.0   ; 0.0      ; 0.0     ; -2098.637           ;
;  clock           ; -23423.149 ; 0.000 ; N/A      ; N/A     ; -2098.637           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 7.062 ; 7.050 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.720 ; -2.538 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 7.253 ; 7.016 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 7.253 ; 7.016 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 7.025 ; 6.855 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 7.004 ; 6.825 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 7.037 ; 6.867 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 6.280 ; 6.184 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 7.874 ; 7.656 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 6.992 ; 6.817 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 7.145 ; 6.964 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 7.041 ; 6.841 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 7.400 ; 7.166 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 7.443 ; 7.280 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 7.874 ; 7.656 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 6.870 ; 6.711 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 7.731 ; 7.437 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PORTA[*]  ; clock      ; 2.867 ; 2.858 ; Rise       ; clock           ;
;  PORTA[0] ; clock      ; 3.262 ; 3.276 ; Rise       ; clock           ;
;  PORTA[1] ; clock      ; 3.196 ; 3.204 ; Rise       ; clock           ;
;  PORTA[2] ; clock      ; 3.167 ; 3.176 ; Rise       ; clock           ;
;  PORTA[3] ; clock      ; 3.191 ; 3.204 ; Rise       ; clock           ;
;  PORTA[4] ; clock      ; 2.867 ; 2.858 ; Rise       ; clock           ;
; PORTB[*]  ; clock      ; 3.135 ; 3.121 ; Rise       ; clock           ;
;  PORTB[0] ; clock      ; 3.180 ; 3.185 ; Rise       ; clock           ;
;  PORTB[1] ; clock      ; 3.239 ; 3.243 ; Rise       ; clock           ;
;  PORTB[2] ; clock      ; 3.187 ; 3.174 ; Rise       ; clock           ;
;  PORTB[3] ; clock      ; 3.339 ; 3.361 ; Rise       ; clock           ;
;  PORTB[4] ; clock      ; 3.342 ; 3.363 ; Rise       ; clock           ;
;  PORTB[5] ; clock      ; 3.515 ; 3.540 ; Rise       ; clock           ;
;  PORTB[6] ; clock      ; 3.135 ; 3.121 ; Rise       ; clock           ;
;  PORTB[7] ; clock      ; 3.455 ; 3.466 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PORTA[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTA[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTA[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTA[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTA[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[7] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PORTB[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------+
; Input Transition Times                                   ;
+-------+--------------+-----------------+-----------------+
; Pin   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------+--------------+-----------------+-----------------+
; clock ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PORTA[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; PORTA[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTA[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTA[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTA[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTB[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; PORTB[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; PORTB[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTB[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; PORTB[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; PORTB[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; PORTB[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; PORTB[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PORTA[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; PORTA[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTA[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTA[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTA[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTB[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; PORTB[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; PORTB[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTB[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; PORTB[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; PORTB[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; PORTB[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; PORTB[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PORTA[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; PORTA[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTA[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTA[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTA[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTB[7] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; PORTB[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; PORTB[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTB[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; PORTB[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PORTB[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; PORTB[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; PORTB[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clock      ; clock    ; 138513970 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clock      ; clock    ; 138513970 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1407  ; 1407 ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Mar 26 20:46:01 2020
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -19.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.707          -23423.149 clock 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.430               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -2098.637 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.663          -22001.227 clock 
Info (332146): Worst-case hold slack is 0.380
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.380               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -2098.637 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.101           -9604.658 clock 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1866.866 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5001 megabytes
    Info: Processing ended: Thu Mar 26 20:46:06 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


