---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.02.02
【测试版本】V20.00
【修改日期】2016/9/21 17:48:40
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.02.02
2. 测试版本号为：V20.00
3. 	localparam		PIPE_DELAY_WIDTH	= log2(TIMESTAMP_DELAY+5);
改为
	localparam		PIPE_DELAY_WIDTH	= log2(TIMESTAMP_DELAY+5+1);

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.02.01
【测试版本】V20.00
【修改日期】2016/9/21 16:16:22
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.02.01
2. 测试版本号为：V20.00
3. 升级了u3v_format模块，解决了fval=1的时候，se=0 se=1 blockid不能清零的问题
4. 添加了 frame buffer的mig.prj文件

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.12
【测试版本】V20.00
【修改日期】2016/8/26 13:26:18
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.12
2. 测试版本号为：V20.00
3. sync buffer检测逻辑不引到控制通道
4. 帧存前端fifo加深为1k
5. 整体仿真文件添加进去

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.11
【测试版本】V20.00
【修改日期】2016/8/25 18:22:51
【修改人  】张少强
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.11
2. 测试版本号为：V20.00
3. 将坏点校正模块pulse_filter_1d.v加入工程中
---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.10
【测试版本】V20.00
【修改日期】2016/8/22 14:48:17
【修改人  】张少强
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.10
2. 测试版本号为：V20.00
3. 增加FPGA寄存器sync_buffer_error同步buffer出错标志
4. 增加FPGA寄存器frame_buffer_front_fifo_overflow帧存前端FIFO溢出标志
5. 将简化的sync_buffer移植到工程中
---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0f
【测试版本】V20.00
【修改日期】2016/8/11 10:51:27
【修改人  】张少强
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0f
2. 测试版本号为：V20.00
3. 将张少强fpga_module下的strobe_mask模块移植到工程中
4. 将张少强fpga_module下的sync_buffer模块移植到工程中
---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0e
【测试版本】V20.00
【修改日期】2016/8/10 9:51:27
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0e
2. 测试版本号为：V20.00
3. 白平衡模块之前引用错误，最新版现在sonyimx项目中

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0d
【测试版本】V20.00
【修改日期】2016/8/9 11:38:33
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0d
2. 测试版本号为：V20.00
3. i2c reg 在spi上可读

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0C
【测试版本】V20.00
【修改日期】2016/8/5 17:14:54
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0C
2. 测试版本号为：V20.00
3. FPGA型号改为lx16 添加灰度统计 白平衡 测试图的模块

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0b
【测试版本】V20.02
【修改日期】2016/8/4 17:12:46
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0b
2. 测试版本号为：V20.02
3. 更新 wb_statis 模块，sonyimx不是最新的，从 mer-132-43u3x 中得到最新版

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0b
【测试版本】V20.01
【修改日期】2016/8/4 16:47:51
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0b
2. 测试版本号为：V20.01
3. synplify编译 去掉报警信息

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0b
【测试版本】V20.00
【修改日期】2016/8/4 16:28:37
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0b
2. 测试版本号为：V20.00
3. 与sonyimx工程对比，更新模块。涉及到的模块有
--1. ctrl_channel: timestamp dna xxx_reg_list
--2. data_channel: deser wb_statis stream_ctrl
--3. io_channel: led_ctrl
--4. u3v_format
--5. 顶层模块

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.0a
【测试版本】V20.00
【修改日期】2016/8/4 11:24:37
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.0a
2. 测试版本号为：V20.00
3. 修改 pix_reglist.v ，0x190-0x19b的ram地址映射，要+2，而不是+1

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.09
【测试版本】V20.00
【修改日期】2016/8/2 11:44:49
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.09
2. 测试版本号为：V20.00
3. 修改了sync buffer phy 0 1 的对齐方法，消除了竖条纹现象

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.08
【测试版本】V20.00
【修改日期】2016/7/19 13:09:45
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.08
2. 测试版本号为：V20.00
3. 修改width_cut模块宽高的信号，之前引用的是白平衡的宽高，这次修改为roi的宽高。roitest有残帧的问题解决了。

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.07
【测试版本】V20.00
【修改日期】2016/7/15 11:26:21
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.07
2. 测试版本号为：V20.00
3. pll_reset 复位时间改为 500us，要不然在小曝光的时候，第一帧会被过滤掉
4. 修改i2c ram的初始值，改为 8004 8006 0004 要不然restart不能立即打断

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.06
【测试版本】V20.03
【修改日期】2016/7/14 17:03:16
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.06
2. 测试版本号为：V20.03
3. 添加 width cut 模块，由FPGA 裁剪宽度

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.06
【测试版本】V20.02
【修改日期】2016/7/14 16:22:10
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.06
2. 测试版本号为：V20.02
3. 修改trigger 初始化的数值

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.06
【测试版本】V20.01
【修改日期】2016/7/14 16:03:50
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.06
2. 测试版本号为：V20.01
3. trigger ram 改为32深度

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.06
【测试版本】V20.00
【修改日期】2016/7/14 12:59:01
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.06
2. 测试版本号为：V20.00
3. sync buffer FIFO 深度改为64

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.05
【测试版本】V20.05
【修改日期】2016/7/13 18:44:17
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.05
2. 测试版本号为：V20.05
3. 修改i2c ctrl模块的slave addr。修改了trig ram的初始化内容

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.05
【测试版本】V20.04
【修改日期】2016/7/13 16:45:59
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.05
2. 测试版本号为：V20.04
3. 修改 data mask 模块

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.05
【测试版本】V20.03
【修改日期】2016/7/13 16:27:27
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.05
2. 测试版本号为：V20.03
3. 时钟模块 更新

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.05
【测试版本】V20.02
【修改日期】2016/7/13 10:28:15
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.05
2. 测试版本号为：V20.02
3. 解决了12bit不能出图的问题。目前的最大窗口是4912x3684，在12bit下面图像大小是34Mbyte，超过了FPGA的32Mbyte的极限，所以需要修改FPGA程序
修改内容有
--1.	localparam		BUF_DEPTH_WD			= 3		;	从3改为2，帧存最多允许4帧
--2.	localparam		PACKET_SIZE_WD			= 23	;	从23改为24，u3传输接口，最大图像大小为64Mbyte
--3.	.iv_payload_size_frame_buf		(wv_payload_size_frame_buf[24:0]	),
		.iv_payload_size_pix			(wv_payload_size_pix[24:0]			),
		帧存端口映射，固定数改为可变数
		.iv_payload_size_frame_buf		(wv_payload_size_frame_buf[FSIZE_WD-1:0]	),
		.iv_payload_size_pix			(wv_payload_size_pix[FSIZE_WD-1:0]			),

4. clk_pix_2x的时钟是110Mhz，帧存时钟是100MHz，前端FIFO深度为256，会有FIFO满的情况发生。加深前端FIFO深度为512.


---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.04
【测试版本】V20.02
【修改日期】2016/7/12 16:34:46
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.04
2. 测试版本号为：V20.02
3. 中断模块恢复 白平衡模块恢复 资源占用率 72%

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.04
【测试版本】V20.01
【修改日期】2016/7/12 11:27:01
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.04
2. 测试版本号为：V20.01
3. 添加i2c的逻辑

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.03
【测试版本】V20.00
【修改日期】2016/7/8 18:10:45
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.03
2. 测试版本号为：V20.00
3. 修改chipscope的探测位置

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.02
【测试版本】V20.02
【修改日期】2016/6/23 16:57:59
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.02
2. 测试版本号为：V20.01
3. 添加了 测试图 模块

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.02
【测试版本】V20.01
【修改日期】2016/6/23 15:47:34
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.02
2. 测试版本号为：V20.01
3. 更改了 hispi 的输出接口。还原了所有的 hispi if模块的输出端口

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.02
【测试版本】V20.00
【修改日期】2016/6/23 13:13:12
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.02
2. 测试版本号为：V20.00
3. 数据通道 更新 data align 模块
4. 添加 data fix 模块

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.01
【测试版本】V20.00
【修改日期】2016/6/23 9:54:36
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.01
2. 测试版本号为：V20.00
3. 工程名字修改
4. 测试引脚删除

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.01
【测试版本】V40.00
【修改日期】2016/6/22 17:56:40
【修改人  】张少强
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.01
2. 测试版本号为：V40.00
3. data_channel.v
line328   	assign	o_deser_pll_lock	=	w_deser_pll_lock[0];
改为
			assign	o_deser_pll_lock	=	w_deser_pll_lock[1];

---------------------------------------------------------------------------------------------------------
【主版本  】V01.02.01.00
【测试版本】V40.00
【修改日期】2016/3/31 15:58:05
【修改人  】周金剑
【调试仿真环境】Xilinx ISE 14.7
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 主版本号为：V01.02.01.00
2. 测试版本号为：V40.00

---------------------------------------------------------------------------------------------------------
版本号说明
---------------------------------------------------------------------------------------------------------
FPGA 代码 版本号 共32位，共分为4个byte，从高到低分别为 1 2 3 4byte
byte 1 ：大恒公版为0x01，其他定制版依次递增
byte 2 ：PCB版本，初始为0x01，电路板发生变化，造成需要升级FPGA程序的时候，修改该版本
byte 3 ：发布版本，初始为0x01，每次对用户升级发布时，修改此位。对用户发布定义为只要用户拿到相机就算发布。入库前保证此版本升级
byte 4 ：研发版本，初始为0x00，用户可见。研发人员在开发过程中使用。联调、测试、提交项目组的需修改此位进行版本控制。

测试版本
用户不可见，设计人员自己调试使用。连调不允许使用此位进行版本控制――包括部门内和部门间
mer-500-14u3x 测试版本号规则如下：
0x1xxx 为张强调试版本号
0x2xxx 为邢海涛调试版本号
0x3xxx 为陕天龙调试版本号
0x4xxx 为周金剑调试版本号
0x5xxx 为张少强调试版本号
