Fitter report for fir
Wed Jun 14 04:40:55 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. I/O Bank Usage
 13. All Package Pins
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Global & Other Fast Signals
 17. Fitter DSP Block Usage Summary
 18. DSP Block Details
 19. Routing Usage Summary
 20. Fitter Device Options
 21. Operating Settings and Conditions
 22. Estimated Delay Added for Hold Timing Summary
 23. Estimated Delay Added for Hold Timing Details
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Jun 14 04:40:55 2023           ;
; Quartus Prime Version           ; 21.1.1 Build 850 06/23/2022 SJ Standard Edition ;
; Revision Name                   ; fir                                             ;
; Top-level Entity Name           ; fir                                             ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA4U23C7                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 465 / 15,880 ( 3 % )                            ;
; Total registers                 ; 452                                             ;
; Total pins                      ; 0 / 314 ( 0 % )                                 ;
; Total virtual pins              ; 431                                             ;
; Total block memory bits         ; 0 / 2,764,800 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 270 ( 0 % )                                 ;
; Total DSP Blocks                ; 2 / 84 ( 2 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 5 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA4U23C7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
;     Processor 3            ;   2.8%      ;
;     Processor 4            ;   2.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~CLKENA0                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; rst~CLKENA0                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~405                                                     ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][1]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][2]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][3]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][4]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][5]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][6]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][7]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][8]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][9]                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][10]                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][11]                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][12]                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][13]                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~add_lh_hlmac_pl[0][0]                                   ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~64                                                      ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][1]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][2]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][3]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][4]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][5]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][6]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][7]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][8]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][9]                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][10]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][11]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][12]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][13]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][14]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][15]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][16]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][17]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][18]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][19]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][20]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][21]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][22]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][23]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][24]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][25]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][26]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][27]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][28]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][29]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][30]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][31]                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[0][0]                                        ; RESULTA          ;                       ;
; cntrlMerge:phiC_1|TEHB:oehb1|full_reg                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cntrlMerge:phiC_1|TEHB:oehb1|full_reg~DUPLICATE                                                       ;                  ;                       ;
; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value~DUPLICATE ;                  ;                       ;
; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value~DUPLICATE ;                  ;                       ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value~DUPLICATE                   ;                  ;                       ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value~DUPLICATE                   ;                  ;                       ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value~DUPLICATE                   ;                  ;                       ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:3:regblock|reg_value                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:3:regblock|reg_value~DUPLICATE                   ;                  ;                       ;
; fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value~DUPLICATE                    ;                  ;                       ;
; mc_load_op:load_5|TEHB:Buffer_1|full_reg                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mc_load_op:load_5|TEHB:Buffer_1|full_reg~DUPLICATE                                                    ;                  ;                       ;
; merge:phi_n0|TEHB:tehb1|full_reg                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; merge:phi_n0|TEHB:tehb1|full_reg~DUPLICATE                                                            ;                  ;                       ;
; mux:phi_1|TEHB:tehb1|full_reg                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mux:phi_1|TEHB:tehb1|full_reg~DUPLICATE                                                               ;                  ;                       ;
; mux:phi_2|TEHB:tehb1|data_reg[2]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mux:phi_2|TEHB:tehb1|data_reg[2]~DUPLICATE                                                            ;                  ;                       ;
; mux:phi_2|TEHB:tehb1|data_reg[8]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mux:phi_2|TEHB:tehb1|data_reg[8]~DUPLICATE                                                            ;                  ;                       ;
; mux:phi_2|TEHB:tehb1|full_reg                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mux:phi_2|TEHB:tehb1|full_reg~DUPLICATE                                                               ;                  ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1300 ) ; 0.00 % ( 0 / 1300 )        ; 0.00 % ( 0 / 1300 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1300 ) ; 0.00 % ( 0 / 1300 )        ; 0.00 % ( 0 / 1300 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1300 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/quartus/output_files/fir.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 465 / 15,880       ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 465                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 319 / 15,880       ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 107                ;       ;
;         [b] ALMs used for LUT logic                         ; 106                ;       ;
;         [c] ALMs used for registers                         ; 106                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 70 / 15,880        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 216 / 15,880       ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 216                ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 36 / 1,588         ; 2 %   ;
;     -- Logic LABs                                           ; 36                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 386                ;       ;
;     -- 7 input functions                                    ; 7                  ;       ;
;     -- 6 input functions                                    ; 49                 ;       ;
;     -- 5 input functions                                    ; 72                 ;       ;
;     -- 4 input functions                                    ; 51                 ;       ;
;     -- <=3 input functions                                  ; 207                ;       ;
; Combinational ALUT usage for route-throughs                 ; 126                ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 452                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 426 / 31,760       ; 1 %   ;
;         -- Secondary logic registers                        ; 26 / 31,760        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 433                ;       ;
;         -- Routing optimization registers                   ; 19                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 431                ;       ;
; I/O pins                                                    ; 0 / 314            ; 0 %   ;
;     -- Clock pins                                           ; 0 / 6              ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 270            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 2,764,800      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 2,764,800      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 2 / 84             ; 2 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 5              ; 0 %   ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 72             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 76             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 76             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.4% / 0.5% / 0.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 6.3% / 6.6% / 5.1% ;       ;
; Maximum fan-out                                             ; 454                ;       ;
; Highest non-global fan-out                                  ; 145                ;       ;
; Total fan-out                                               ; 3428               ;       ;
; Average fan-out                                             ; 2.45               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 465 / 15880 ( 3 % )  ; 0 / 15880 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 465                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 319 / 15880 ( 2 % )  ; 0 / 15880 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 107                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 106                  ; 0                              ;
;         [c] ALMs used for registers                         ; 106                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 70 / 15880 ( < 1 % ) ; 0 / 15880 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 216 / 15880 ( 1 % )  ; 0 / 15880 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 216                  ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 36 / 1588 ( 2 % )    ; 0 / 1588 ( 0 % )               ;
;     -- Logic LABs                                           ; 36                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 386                  ; 0                              ;
;     -- 7 input functions                                    ; 7                    ; 0                              ;
;     -- 6 input functions                                    ; 49                   ; 0                              ;
;     -- 5 input functions                                    ; 72                   ; 0                              ;
;     -- 4 input functions                                    ; 51                   ; 0                              ;
;     -- <=3 input functions                                  ; 207                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 126                  ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 426 / 31760 ( 1 % )  ; 0 / 31760 ( 0 % )              ;
;         -- Secondary logic registers                        ; 26 / 31760 ( < 1 % ) ; 0 / 31760 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 433                  ; 0                              ;
;         -- Routing optimization registers                   ; 19                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 431                  ; 0                              ;
; I/O pins                                                    ; 0                    ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                              ;
; DSP block                                                   ; 2 / 84 ( 2 % )       ; 0 / 84 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 110 ( 1 % )      ; 0 / 110 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 3436                 ; 0                              ;
;     -- Registered Connections                               ; 976                  ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 133                  ; 0                              ;
;     -- Output Ports                                         ; 298                  ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 68 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 13 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 124        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 167        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 178        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 32         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 65         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 79         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 127        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 64         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 55         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 81         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 129        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 170        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 69         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 67         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 72         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 59         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 62         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 71         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 73         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 120        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 166        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 70         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 109        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 128        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 131        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 75         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 77         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 78         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 83         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 86         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 94         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 117        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 123        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 126        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H6       ; 421        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 420        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 74         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 76         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 68         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 106        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 179        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 66         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 41         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 38         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 28         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 175        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 171        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                    ; Entity Name             ; Library Name ;
+---------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-------------------------+--------------+
; |fir                                                          ; 464.5 (216.0)        ; 319.0 (0.5)                      ; 70.0 (0.0)                                        ; 215.5 (215.5)                    ; 0.0 (0.0)            ; 386 (1)             ; 452 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 431          ; |fir                                                                                   ; fir                     ; work         ;
;    |MemCont:MC_d_i|                                           ; 22.7 (0.0)           ; 22.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_d_i                                                                    ; MemCont                 ; work         ;
;       |read_memory_arbiter:read_arbiter|                      ; 22.7 (0.0)           ; 22.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_d_i|read_memory_arbiter:read_arbiter                                   ; read_memory_arbiter     ; work         ;
;          |read_address_mux:addressing|                        ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_d_i|read_memory_arbiter:read_arbiter|read_address_mux:addressing       ; read_address_mux        ; work         ;
;          |read_data_signals:data|                             ; 16.7 (16.7)          ; 16.8 (16.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_d_i|read_memory_arbiter:read_arbiter|read_data_signals:data            ; read_data_signals       ; work         ;
;    |MemCont:MC_idx|                                           ; 25.7 (0.0)           ; 25.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_idx                                                                    ; MemCont                 ; work         ;
;       |read_memory_arbiter:read_arbiter|                      ; 25.7 (0.0)           ; 25.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_idx|read_memory_arbiter:read_arbiter                                   ; read_memory_arbiter     ; work         ;
;          |read_address_mux:addressing|                        ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_idx|read_memory_arbiter:read_arbiter|read_address_mux:addressing       ; read_address_mux        ; work         ;
;          |read_data_signals:data|                             ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_idx|read_memory_arbiter:read_arbiter|read_data_signals:data            ; read_data_signals       ; work         ;
;          |read_priority:priority|                             ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|MemCont:MC_idx|read_memory_arbiter:read_arbiter|read_priority:priority            ; read_priority           ; work         ;
;    |add_op:add_11|                                            ; 13.5 (12.5)          ; 13.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|add_op:add_11                                                                     ; add_op                  ; work         ;
;       |join:join_write_temp|                                  ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|add_op:add_11|join:join_write_temp                                                ; join                    ; work         ;
;    |add_op:add_12|                                            ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|add_op:add_12                                                                     ; add_op                  ; work         ;
;    |branch:branchC_4|                                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branchC_4                                                                  ; branch                  ; work         ;
;       |join:j|                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branchC_4|join:j                                                           ; join                    ; work         ;
;          |andN:allPValidAndGate|                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branchC_4|join:j|andN:allPValidAndGate                                     ; andN                    ; work         ;
;    |branch:branchC_5|                                         ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branchC_5                                                                  ; branch                  ; work         ;
;       |branchSimple:br|                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branchC_5|branchSimple:br                                                  ; branchSimple            ; work         ;
;    |branch:branch_0|                                          ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_0                                                                   ; branch                  ; work         ;
;       |join:j|                                                ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_0|join:j                                                            ; join                    ; work         ;
;          |andN:allPValidAndGate|                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_0|join:j|andN:allPValidAndGate                                      ; andN                    ; work         ;
;    |branch:branch_1|                                          ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_1                                                                   ; branch                  ; work         ;
;       |join:j|                                                ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_1|join:j                                                            ; join                    ; work         ;
;          |andN:allPValidAndGate|                              ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_1|join:j|andN:allPValidAndGate                                      ; andN                    ; work         ;
;    |branch:branch_2|                                          ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_2                                                                   ; branch                  ; work         ;
;       |branchSimple:br|                                       ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_2|branchSimple:br                                                   ; branchSimple            ; work         ;
;    |branch:branch_3|                                          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_3                                                                   ; branch                  ; work         ;
;       |branchSimple:br|                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_3|branchSimple:br                                                   ; branchSimple            ; work         ;
;       |join:j|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|branch:branch_3|join:j                                                            ; join                    ; work         ;
;    |cntrlMerge:phiC_1|                                        ; 6.2 (0.0)            ; 6.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1                                                                 ; cntrlMerge              ; work         ;
;       |TEHB:oehb1|                                            ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1|TEHB:oehb1                                                      ; TEHB                    ; work         ;
;       |fork:fork_C1|                                          ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1|fork:fork_C1                                                    ; fork                    ; work         ;
;          |eagerFork_RegisterBLock:\generateBlocks:0:regblock| ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:0:regblock ; eagerFork_RegisterBLock ; work         ;
;          |eagerFork_RegisterBLock:\generateBlocks:1:regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:1:regblock ; eagerFork_RegisterBLock ; work         ;
;       |merge_notehb:phi_C1|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|cntrlMerge:phiC_1|merge_notehb:phi_C1                                             ; merge_notehb            ; work         ;
;    |fork:forkC_6|                                             ; 5.4 (0.0)            ; 5.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:forkC_6                                                                      ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:0:regblock                   ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 1.5 (1.5)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:1:regblock                   ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:2:regblock|    ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock                   ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:3:regblock|    ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:3:regblock                   ; eagerFork_RegisterBLock ; work         ;
;    |fork:fork_0|                                              ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_0                                                                       ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:0:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:1:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:2:regblock|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:2:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |orN:genericOr|                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_0|orN:genericOr                                                         ; orN                     ; work         ;
;    |fork:fork_2|                                              ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_2                                                                       ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:1:regblock                    ; eagerFork_RegisterBLock ; work         ;
;    |fork:fork_3|                                              ; 5.1 (0.0)            ; 5.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_3                                                                       ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:0:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:1:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:2:regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:2:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |orN:genericOr|                                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_3|orN:genericOr                                                         ; orN                     ; work         ;
;    |fork:fork_4|                                              ; 6.0 (0.0)            ; 6.4 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_4                                                                       ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:0:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:1:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:2:regblock|    ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:2:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |orN:genericOr|                                         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_4|orN:genericOr                                                         ; orN                     ; work         ;
;    |fork:fork_9|                                              ; 4.3 (2.0)            ; 4.7 (2.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_9                                                                       ; fork                    ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:0:regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:0:regblock                    ; eagerFork_RegisterBLock ; work         ;
;       |eagerFork_RegisterBLock:\generateBlocks:1:regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:1:regblock                    ; eagerFork_RegisterBLock ; work         ;
;    |icmp_ult_op:icmp_13|                                      ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|icmp_ult_op:icmp_13                                                               ; icmp_ult_op             ; work         ;
;    |mc_load_op:load_5|                                        ; 5.3 (0.0)            ; 19.3 (0.0)                       ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_5                                                                 ; mc_load_op              ; work         ;
;       |TEHB:Buffer_1|                                         ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_5|TEHB:Buffer_1                                                   ; TEHB                    ; work         ;
;       |TEHB:Buffer_2|                                         ; 1.0 (1.0)            ; 14.8 (14.8)                      ; 13.8 (13.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_5|TEHB:Buffer_2                                                   ; TEHB                    ; work         ;
;    |mc_load_op:load_9|                                        ; 3.5 (0.0)            ; 19.8 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_9                                                                 ; mc_load_op              ; work         ;
;       |TEHB:Buffer_1|                                         ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_9|TEHB:Buffer_1                                                   ; TEHB                    ; work         ;
;       |TEHB:Buffer_2|                                         ; 0.0 (0.0)            ; 16.0 (16.0)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mc_load_op:load_9|TEHB:Buffer_2                                                   ; TEHB                    ; work         ;
;    |merge:phi_n0|                                             ; 14.0 (0.0)           ; 21.9 (0.0)                       ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|merge:phi_n0                                                                      ; merge                   ; work         ;
;       |TEHB:tehb1|                                            ; 14.0 (14.0)          ; 21.9 (21.9)                      ; 7.9 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|merge:phi_n0|TEHB:tehb1                                                           ; TEHB                    ; work         ;
;    |mul_op:mul_10|                                            ; 43.2 (0.0)           ; 74.2 (0.0)                       ; 31.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 146 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |fir|mul_op:mul_10                                                                     ; mul_op                  ; work         ;
;       |OEHB:oehb|                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mul_op:mul_10|OEHB:oehb                                                           ; OEHB                    ; work         ;
;       |delay_buffer:buff|                                     ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mul_op:mul_10|delay_buffer:buff                                                   ; delay_buffer            ; work         ;
;       |join:join|                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mul_op:mul_10|join:join                                                           ; join                    ; work         ;
;       |mul_4_stage:multiply_unit|                             ; 39.8 (39.8)          ; 70.2 (70.2)                      ; 30.3 (30.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |fir|mul_op:mul_10|mul_4_stage:multiply_unit                                           ; mul_4_stage             ; work         ;
;    |mux:phi_1|                                                ; 23.1 (10.4)          ; 23.1 (10.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (36)             ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mux:phi_1                                                                         ; mux                     ; work         ;
;       |TEHB:tehb1|                                            ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mux:phi_1|TEHB:tehb1                                                              ; TEHB                    ; work         ;
;    |mux:phi_2|                                                ; 19.1 (6.7)           ; 21.8 (6.8)                       ; 2.7 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (14)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mux:phi_2                                                                         ; mux                     ; work         ;
;       |TEHB:tehb1|                                            ; 12.4 (12.4)          ; 15.1 (15.1)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|mux:phi_2|TEHB:tehb1                                                              ; TEHB                    ; work         ;
;    |ret_op:ret_0|                                             ; 22.6 (0.0)           ; 22.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|ret_op:ret_0                                                                      ; ret_op                  ; work         ;
;       |TEHB:tehb|                                             ; 22.6 (22.6)          ; 22.6 (22.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|ret_op:ret_0|TEHB:tehb                                                            ; TEHB                    ; work         ;
;    |start_node:start_0|                                       ; 4.2 (0.9)            ; 4.2 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (2)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|start_node:start_0                                                                ; start_node              ; work         ;
;       |elasticBuffer:startBuff|                               ; 3.3 (0.0)            ; 3.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|start_node:start_0|elasticBuffer:startBuff                                        ; elasticBuffer           ; work         ;
;          |OEHB:oehb1|                                         ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|start_node:start_0|elasticBuffer:startBuff|OEHB:oehb1                             ; OEHB                    ; work         ;
;          |TEHB:tehb1|                                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|start_node:start_0|elasticBuffer:startBuff|TEHB:tehb1                             ; TEHB                    ; work         ;
;    |sub_op:sub_6|                                             ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fir|sub_op:sub_6                                                                      ; sub_op                  ; work         ;
+---------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+-------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; LABCELL_X27_Y1_N45   ; 454     ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; mc_load_op:load_5|TEHB:Buffer_1|reg_en~1  ; LABCELL_X23_Y21_N57  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mc_load_op:load_5|TEHB:Buffer_2|full_reg  ; FF_X19_Y20_N26       ; 83      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; mc_load_op:load_5|TEHB:Buffer_2|reg_en    ; MLABCELL_X19_Y20_N57 ; 64      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; merge:phi_n0|TEHB:tehb1|reg_en            ; LABCELL_X18_Y20_N24  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mul_op:mul_10|OEHB:oehb|readyArray[0]~0   ; MLABCELL_X14_Y21_N21 ; 145     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mul_op:mul_10|delay_buffer:buff|regs[1]~1 ; MLABCELL_X14_Y21_N6  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mux:phi_1|TEHB:tehb1|reg_en~0             ; MLABCELL_X14_Y21_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; mux:phi_2|TEHB:tehb1|reg_en~0             ; LABCELL_X21_Y21_N18  ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ret_op:ret_0|TEHB:tehb|reg_en~0           ; MLABCELL_X14_Y21_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; rst                                       ; MLABCELL_X14_Y20_N48 ; 243     ; Async. clear             ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+------+----------------------+---------+----------------------+------------------+---------------------------+
; Name ; Location             ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------------------+---------+----------------------+------------------+---------------------------+
; clk  ; LABCELL_X27_Y1_N45   ; 454     ; Global Clock         ; GCLK7            ; --                        ;
; rst  ; MLABCELL_X14_Y20_N48 ; 243     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                              ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~64  ; Two Independent 18x18 ; DSP_X16_Y19_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~405 ; Sum of two 18x18      ; DSP_X16_Y17_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 934 / 130,276 ( < 1 % ) ;
; C12 interconnects                           ; 0 / 6,848 ( 0 % )       ;
; C2 interconnects                            ; 236 / 51,436 ( < 1 % )  ;
; C4 interconnects                            ; 101 / 25,120 ( < 1 % )  ;
; DQS bus muxes                               ; 0 / 19 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 19 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 19 ( 0 % )          ;
; Direct links                                ; 149 / 130,276 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 12 ( 0 % )          ;
; Local interconnects                         ; 272 / 31,760 ( < 1 % )  ;
; Quadrant clocks                             ; 0 / 72 ( 0 % )          ;
; R14 interconnects                           ; 4 / 6,046 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 4 / 8,584 ( < 1 % )     ;
; R3 interconnects                            ; 345 / 56,712 ( < 1 % )  ;
; R6 interconnects                            ; 431 / 131,000 ( < 1 % ) ;
; Spine clocks                                ; 2 / 150 ( 1 % )         ;
; Wire stub REs                               ; 0 / 6,650 ( 0 % )       ;
+---------------------------------------------+-------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 23.6              ;
; clk             ; clk,I/O              ; 9.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Register                                                                             ; Destination Register                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value       ; 1.109             ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                   ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value       ; 0.746             ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:3:regblock|reg_value                   ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value       ; 0.746             ;
; start_node:start_0|elasticBuffer:startBuff|OEHB:oehb1|validArray[0]                         ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value       ; 0.746             ;
; cntrlMerge:phiC_1|TEHB:oehb1|data_reg[0]                                                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.540             ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value                   ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.512             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][25]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.503             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][31]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.500             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][19]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.500             ;
; fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.489             ;
; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.478             ;
; cntrlMerge:phiC_1|TEHB:oehb1|full_reg                                                       ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.474             ;
; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                   ; fork:forkC_6|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value       ; 0.457             ;
; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.453             ;
; mux:phi_2|TEHB:tehb1|full_reg                                                               ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.448             ;
; mux:phi_2|TEHB:tehb1|data_reg[1]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.431             ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:2:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.428             ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.426             ;
; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.424             ;
; cntrlMerge:phiC_1|fork:fork_C1|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.413             ;
; fork:fork_4|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; mux:phi_1|TEHB:tehb1|full_reg                                                   ; 0.411             ;
; fork:fork_3|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.374             ;
; merge:phi_n0|TEHB:tehb1|full_reg                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[19]                                             ; 0.351             ;
; mux:phi_2|TEHB:tehb1|data_reg[7]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[6]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[5]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[4]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[3]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[2]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[9]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[8]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; mux:phi_2|TEHB:tehb1|data_reg[0]                                                            ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:1:regblock|reg_value                    ; fork:fork_2|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value        ; 0.347             ;
; ret_op:ret_0|TEHB:tehb|full_reg                                                             ; merge:phi_n0|TEHB:tehb1|full_reg                                                ; 0.342             ;
; mux:phi_1|TEHB:tehb1|full_reg                                                               ; mux:phi_1|TEHB:tehb1|full_reg                                                   ; 0.312             ;
; mul_op:mul_10|OEHB:oehb|validArray[0]                                                       ; mux:phi_1|TEHB:tehb1|full_reg                                                   ; 0.312             ;
; fork:fork_9|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; mux:phi_1|TEHB:tehb1|full_reg                                                   ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[13]                                                           ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[13]                                              ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[12]                                                           ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[12]                                              ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[11]                                                           ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[11]                                              ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[10]                                                           ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[10]                                              ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[9]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[9]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[8]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[8]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[7]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[7]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[6]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[6]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[5]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[5]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[4]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[4]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[3]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[3]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[2]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[2]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[1]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[1]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mux:phi_1|TEHB:tehb1|data_reg[0]                                                            ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|q2[0]                                               ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.312             ;
; merge:phi_n0|TEHB:tehb1|data_reg[9]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[9]                                              ; 0.309             ;
; merge:phi_n0|TEHB:tehb1|data_reg[6]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[6]                                              ; 0.309             ;
; merge:phi_n0|TEHB:tehb1|data_reg[4]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[4]                                              ; 0.309             ;
; merge:phi_n0|TEHB:tehb1|data_reg[2]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[2]                                              ; 0.309             ;
; merge:phi_n0|TEHB:tehb1|data_reg[13]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[13]                                             ; 0.308             ;
; merge:phi_n0|TEHB:tehb1|data_reg[11]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[11]                                             ; 0.308             ;
; merge:phi_n0|TEHB:tehb1|data_reg[8]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[8]                                              ; 0.308             ;
; merge:phi_n0|TEHB:tehb1|data_reg[1]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[1]                                              ; 0.308             ;
; merge:phi_n0|TEHB:tehb1|data_reg[21]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[21]                                             ; 0.308             ;
; merge:phi_n0|TEHB:tehb1|data_reg[20]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[20]                                             ; 0.306             ;
; merge:phi_n0|TEHB:tehb1|data_reg[26]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[26]                                             ; 0.305             ;
; mul_op:mul_10|delay_buffer:buff|regs[0]                                                     ; mul_op:mul_10|delay_buffer:buff|regs[1]                                         ; 0.305             ;
; fork:fork_0|eagerFork_RegisterBLock:\generateBlocks:0:regblock|reg_value                    ; MemCont:MC_d_i|read_memory_arbiter:read_arbiter|read_data_signals:data|valid[0] ; 0.301             ;
; merge:phi_n0|TEHB:tehb1|data_reg[25]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[25]                                             ; 0.299             ;
; merge:phi_n0|TEHB:tehb1|data_reg[30]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[30]                                             ; 0.296             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][27]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.295             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][23]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.295             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][21]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.295             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][30]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.292             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][26]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.291             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][20]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.290             ;
; mul_op:mul_10|delay_buffer:buff|regs[1]                                                     ; mul_op:mul_10|delay_buffer:buff|regs[2]                                         ; 0.289             ;
; merge:phi_n0|TEHB:tehb1|data_reg[7]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[7]                                              ; 0.288             ;
; merge:phi_n0|TEHB:tehb1|data_reg[5]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[5]                                              ; 0.288             ;
; merge:phi_n0|TEHB:tehb1|data_reg[3]                                                         ; ret_op:ret_0|TEHB:tehb|data_reg[3]                                              ; 0.287             ;
; start_node:start_0|start_internal                                                           ; start_node:start_0|elasticBuffer:startBuff|TEHB:tehb1|full_reg                  ; 0.279             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][18]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.254             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][28]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.252             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][24]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.252             ;
; mul_op:mul_10|mul_4_stage:multiply_unit|Mult0~mult_ll_pl[1][22]                             ; mul_op:mul_10|mul_4_stage:multiply_unit|q2[31]                                  ; 0.252             ;
; mc_load_op:load_5|TEHB:Buffer_2|full_reg                                                    ; mc_load_op:load_5|TEHB:Buffer_2|full_reg                                        ; 0.250             ;
; merge:phi_n0|TEHB:tehb1|data_reg[29]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[29]                                             ; 0.219             ;
; merge:phi_n0|TEHB:tehb1|data_reg[28]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[28]                                             ; 0.208             ;
; merge:phi_n0|TEHB:tehb1|data_reg[23]                                                        ; ret_op:ret_0|TEHB:tehb|data_reg[23]                                             ; 0.162             ;
+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA4U23C7 for design "fir"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~CLKENA0 with 479 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): rst~CLKENA0 with 224 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fir.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~125|datac"
    Warning (332126): Node "add_11|Add0~125|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~121|datac"
    Warning (332126): Node "add_11|Add0~121|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~117|datac"
    Warning (332126): Node "add_11|Add0~117|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~113|datac"
    Warning (332126): Node "add_11|Add0~113|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~109|datac"
    Warning (332126): Node "add_11|Add0~109|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~105|datac"
    Warning (332126): Node "add_11|Add0~105|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~101|datac"
    Warning (332126): Node "add_11|Add0~101|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~97|datac"
    Warning (332126): Node "add_11|Add0~97|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~93|datac"
    Warning (332126): Node "add_11|Add0~93|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~89|datac"
    Warning (332126): Node "add_11|Add0~89|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~85|datac"
    Warning (332126): Node "add_11|Add0~85|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~81|datac"
    Warning (332126): Node "add_11|Add0~81|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~77|datac"
    Warning (332126): Node "add_11|Add0~77|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~73|datac"
    Warning (332126): Node "add_11|Add0~73|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~69|datac"
    Warning (332126): Node "add_11|Add0~69|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~65|datac"
    Warning (332126): Node "add_11|Add0~65|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~61|datac"
    Warning (332126): Node "add_11|Add0~61|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~57|datac"
    Warning (332126): Node "add_11|Add0~57|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~53|datac"
    Warning (332126): Node "add_11|Add0~53|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~49|datac"
    Warning (332126): Node "add_11|Add0~49|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~45|datac"
    Warning (332126): Node "add_11|Add0~45|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~41|datac"
    Warning (332126): Node "add_11|Add0~41|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~37|datac"
    Warning (332126): Node "add_11|Add0~37|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~33|datac"
    Warning (332126): Node "add_11|Add0~33|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~29|datac"
    Warning (332126): Node "add_11|Add0~29|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~25|datac"
    Warning (332126): Node "add_11|Add0~25|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~21|datac"
    Warning (332126): Node "add_11|Add0~21|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~17|datac"
    Warning (332126): Node "add_11|Add0~17|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~13|datac"
    Warning (332126): Node "add_11|Add0~13|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~9|datac"
    Warning (332126): Node "add_11|Add0~9|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~5|datac"
    Warning (332126): Node "add_11|Add0~5|sumout"
Warning (332125): Found combinational loop of 2 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/arithmetic_units.vhd Line: 79
    Warning (332126): Node "add_11|Add0~1|datac"
    Warning (332126): Node "add_11|Add0~1|sumout"
Warning (332125): Found combinational loop of 6 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/elastic_components.vhd Line: 163
    Warning (332126): Node "phi_1|process_0~2|combout"
    Warning (332126): Node "phi_1|tehb1|validArray[0]|datab"
    Warning (332126): Node "phi_1|tehb1|validArray[0]|combout"
    Warning (332126): Node "branch_2|br|validArray[1]~0|datab"
    Warning (332126): Node "branch_2|br|validArray[1]~0|combout"
    Warning (332126): Node "phi_1|process_0~2|datac"
Warning (332125): Found combinational loop of 81 nodes File: C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/hdl/elastic_components.vhd Line: 163
    Warning (332126): Node "phiC_1|oehb1|validArray[0]|combout"
    Warning (332126): Node "branchC_5|br|validArray[0]~1|dataa"
    Warning (332126): Node "branchC_5|br|validArray[0]~1|combout"
    Warning (332126): Node "phiC_1|phi_C1|validArray[0]~0|datae"
    Warning (332126): Node "phiC_1|phi_C1|validArray[0]~0|combout"
    Warning (332126): Node "phiC_1|oehb1|validArray[0]|datab"
    Warning (332126): Node "phi_2|tehb_data_in[0]~0|datab"
    Warning (332126): Node "phi_2|tehb_data_in[0]~0|combout"
    Warning (332126): Node "add_12|Add0~21|datab"
    Warning (332126): Node "add_12|Add0~21|cout"
    Warning (332126): Node "add_12|Add0~25|cin"
    Warning (332126): Node "add_12|Add0~25|cout"
    Warning (332126): Node "add_12|Add0~1|cin"
    Warning (332126): Node "add_12|Add0~1|sumout"
    Warning (332126): Node "branchC_5|br|validArray[0]~1|datab"
    Warning (332126): Node "add_12|Add0~1|datab"
    Warning (332126): Node "branch_3|br|validArray[0]~0|dataa"
    Warning (332126): Node "branch_3|br|validArray[0]~0|combout"
    Warning (332126): Node "phi_2|process_0~3|datae"
    Warning (332126): Node "phi_2|process_0~3|combout"
    Warning (332126): Node "phi_2|tehb_data_in[0]~0|datad"
    Warning (332126): Node "fork_2|\generateBlocks:0:regblock|valid~0|datac"
    Warning (332126): Node "fork_2|\generateBlocks:0:regblock|valid~0|combout"
    Warning (332126): Node "phiC_1|phi_C1|validArray[0]~0|datac"
    Warning (332126): Node "phi_2|process_0~3|datac"
    Warning (332126): Node "add_12|Add0~25|sumout"
    Warning (332126): Node "add_12|Add0~25|datac"
    Warning (332126): Node "icmp_13|LessThan0~1|dataf"
    Warning (332126): Node "icmp_13|LessThan0~1|combout"
    Warning (332126): Node "branchC_5|br|validArray[0]~1|datac"
    Warning (332126): Node "branch_3|br|validArray[0]~0|datac"
    Warning (332126): Node "add_12|Add0~21|sumout"
    Warning (332126): Node "icmp_13|LessThan0~1|datae"
    Warning (332126): Node "add_12|Add0~21|datac"
    Warning (332126): Node "add_12|Add0~17|datab"
    Warning (332126): Node "add_12|Add0~17|cout"
    Warning (332126): Node "add_12|Add0~21|cin"
    Warning (332126): Node "add_12|Add0~17|sumout"
    Warning (332126): Node "icmp_13|LessThan0~1|datad"
    Warning (332126): Node "add_12|Add0~17|datac"
    Warning (332126): Node "add_12|Add0~5|datab"
    Warning (332126): Node "add_12|Add0~5|cout"
    Warning (332126): Node "add_12|Add0~17|cin"
    Warning (332126): Node "add_12|Add0~5|sumout"
    Warning (332126): Node "icmp_13|LessThan0~1|dataa"
    Warning (332126): Node "add_12|Add0~5|datac"
    Warning (332126): Node "add_12|Add0~9|datab"
    Warning (332126): Node "add_12|Add0~9|cout"
    Warning (332126): Node "add_12|Add0~5|cin"
    Warning (332126): Node "add_12|Add0~9|sumout"
    Warning (332126): Node "icmp_13|LessThan0~1|datab"
    Warning (332126): Node "add_12|Add0~9|datac"
    Warning (332126): Node "add_12|Add0~13|datab"
    Warning (332126): Node "add_12|Add0~13|cout"
    Warning (332126): Node "add_12|Add0~9|cin"
    Warning (332126): Node "add_12|Add0~13|sumout"
    Warning (332126): Node "icmp_13|LessThan0~1|datac"
    Warning (332126): Node "add_12|Add0~13|datac"
    Warning (332126): Node "add_12|Add0~33|datab"
    Warning (332126): Node "add_12|Add0~33|cout"
    Warning (332126): Node "add_12|Add0~13|cin"
    Warning (332126): Node "add_12|Add0~33|sumout"
    Warning (332126): Node "add_12|Add0~33|datad"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][1]~2|datab"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][1]~2|combout"
    Warning (332126): Node "add_12|Add0~29|datad"
    Warning (332126): Node "add_12|Add0~29|sumout"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][1]~2|datad"
    Warning (332126): Node "add_12|Add0~29|cout"
    Warning (332126): Node "add_12|Add0~33|cin"
    Warning (332126): Node "add_12|Add0~29|datab"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][0]~12|datab"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][0]~12|combout"
    Warning (332126): Node "phi_2|tehb1|dataOutArray[0][0]~12|datad"
    Warning (332126): Node "add_12|Add0~29|dataf"
    Warning (332126): Node "add_12|Add0~1|datac"
    Warning (332126): Node "add_12|Add0~25|datab"
    Warning (332126): Node "phi_2|process_0~1|datab"
    Warning (332126): Node "phi_2|process_0~1|combout"
    Warning (332126): Node "phi_2|process_0~3|datab"
    Warning (332126): Node "fork_2|\generateBlocks:0:regblock|valid~0|datad"
Critical Warning (332081): Design contains combinational loop of 81 nodes. Estimating the delays through the loop.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
Info (176235): Finished register packing
    Extra Info (176218): Packed 46 registers into blocks of type DSP block
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:09
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/quartus/output_files/fir.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 188 warnings
    Info: Peak virtual memory: 6419 megabytes
    Info: Processing ended: Wed Jun 14 04:40:56 2023
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:01:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Elija/Documents/LAP_hls_benchmarks/Dynamatic/Characterized/fir/quartus/output_files/fir.fit.smsg.


