m255
K4
z2
Z0 !s12c _opt
Z1 !s99 nomlopt
R0
R1
!s11f vlog 2024.2 2024.05, May 20 2024
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z2 dD:/RTL_FPGA/VERILOG/aula22_subtrator/sim_meio_subtrador
T_opt
!s110 1746664302
V=^M2=^RzzNk3WaXlXlB[_0
04 23 4 work meio_subtrador_behav_tf fast 0
=2-ac675dfda9e9-681bfb6e-157-ef8
R1
!s12f OEM25U4 
!s12b OEM100
!s124 OEM100
!s135 nogc
o-quiet -auto_acc_if_foreign -work work -L work -L pmi_work -L ovi_ecp5u +acc
Z3 tCvgOpt 0
n@_opt
OL;O;2024.2;79
vmeio_subtrador_behav
2D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav.v
Z4 !s110 1746664278
!i10b 1
!s100 9f`CaobiF8Ze^0@TBR[Cf0
Iofz<[dUY5>H>^?lN2PZ4c0
R2
w1746662878
8D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav.v
FD:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav.v
!i122 5
L0 1 14
Z5 VDg1SIo80bB@j0V0VzS_@n1
Z6 OL;L;2024.2;79
r1
!s85 0
31
Z7 !s108 1746664278.000000
!s107 D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav.v|
!s90 -reportprogress|300|-work|work|-vopt|-stats=none|D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav.v|
!i113 0
Z8 o-work work -L mtiAvm -L mtiRnm -L mtiOvm -L mtiUvm -L mtiUPF -L infact
R3
vmeio_subtrador_behav_tf
2D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav_tf.v
Z9 !s110 1746664279
!i10b 1
!s100 gQeiZI3<GN0^g<5VC0V7<3
IL1J5`jnBR>gL>28Jgh84[2
R2
w1746664272
8D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav_tf.v
FD:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav_tf.v
!i122 7
L0 18 58
R5
R6
r1
!s85 0
31
!s108 1746664279.000000
!s107 D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav_tf.v|
!s90 -reportprogress|300|-work|work|-vopt|-stats=none|D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_behav_tf.v|
!i113 0
R8
R3
vmeio_subtrador_behavalt
2D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_alt.v
R9
!i10b 1
!s100 ER43Q?jPCmfcfdf7@ZicG1
I3ZEeKfWF1f1:BPcNeYP^e1
R2
w1746663074
8D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_alt.v
FD:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_alt.v
!i122 6
L0 1 17
R5
R6
r1
!s85 0
31
R7
!s107 D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_alt.v|
!s90 -reportprogress|300|-work|work|-vopt|-stats=none|D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_alt.v|
!i113 0
R8
R3
vmeio_subtrador_flux
2D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_flux.v
R4
!i10b 1
!s100 i4a@m:609C3IR]5lFjF4S2
IcPod`hAb7K[z?VI7@liCV0
R2
w1746662765
8D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_flux.v
FD:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_flux.v
!i122 4
L0 1 11
R5
R6
r1
!s85 0
31
R7
!s107 D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_flux.v|
!s90 -reportprogress|300|-work|work|-vopt|-stats=none|D:/RTL_FPGA/VERILOG/aula22_subtrator/meio_subtrador_flux.v|
!i113 0
R8
R3
