Fitter report for sc_io_computer
Tue May 26 16:58:07 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue May 26 16:58:07 2020      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; sc_io_computer                             ;
; Top-level Entity Name              ; sc_io_computer                             ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C8T144C6                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 5,357 / 8,256 ( 65 % )                     ;
;     Total combinational functions  ; 4,694 / 8,256 ( 57 % )                     ;
;     Dedicated logic registers      ; 1,131 / 8,256 ( 14 % )                     ;
; Total registers                    ; 1131                                       ;
; Total pins                         ; 54 / 85 ( 64 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,072 / 165,888 ( 2 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5951 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5951 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5948    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Computer composition/experiment/Hamming/output_files/sc_io_computer.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,357 / 8,256 ( 65 % )  ;
;     -- Combinational with no register       ; 4226                    ;
;     -- Register only                        ; 663                     ;
;     -- Combinational with a register        ; 468                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2312                    ;
;     -- 3 input functions                    ; 1066                    ;
;     -- <=2 input functions                  ; 1316                    ;
;     -- Register only                        ; 663                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3884                    ;
;     -- arithmetic mode                      ; 810                     ;
;                                             ;                         ;
; Total registers*                            ; 1,131 / 8,487 ( 13 % )  ;
;     -- Dedicated logic registers            ; 1,131 / 8,256 ( 14 % )  ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 415 / 516 ( 80 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 54 / 85 ( 64 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M4Ks                                        ; 2 / 36 ( 6 % )          ;
; Total block memory bits                     ; 3,072 / 165,888 ( 2 % ) ;
; Total block memory implementation bits      ; 9,216 / 165,888 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 4 / 8 ( 50 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 32% / 32% / 31%         ;
; Peak interconnect usage (total/H/V)         ; 57% / 61% / 53%         ;
; Maximum fan-out                             ; 1795                    ;
; Highest non-global fan-out                  ; 198                     ;
; Total fan-out                               ; 19203                   ;
; Average fan-out                             ; 3.01                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 5357 / 8256 ( 65 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 4226                 ; 0                              ;
;     -- Register only                        ; 663                  ; 0                              ;
;     -- Combinational with a register        ; 468                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2312                 ; 0                              ;
;     -- 3 input functions                    ; 1066                 ; 0                              ;
;     -- <=2 input functions                  ; 1316                 ; 0                              ;
;     -- Register only                        ; 663                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3884                 ; 0                              ;
;     -- arithmetic mode                      ; 810                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1131                 ; 0                              ;
;     -- Dedicated logic registers            ; 1131 / 8256 ( 14 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 415 / 516 ( 80 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 54                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 3072                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M4K                                         ; 2 / 36 ( 5 % )       ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 19789                ; 0                              ;
;     -- Registered Connections               ; 2763                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 42                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; SW0   ; 57    ; 4        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW1   ; 125   ; 2        ; 18           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW2   ; 31    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW3   ; 28    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW4   ; 52    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW5   ; 55    ; 4        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW6   ; 53    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW7   ; 48    ; 4        ; 5            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW8   ; 30    ; 1        ; 0            ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW9   ; 58    ; 4        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk   ; 87    ; 3        ; 34           ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset ; 21    ; 1        ; 0            ; 9            ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0] ; 63    ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1] ; 75    ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2] ; 79    ; 3        ; 34           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3] ; 65    ; 4        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4] ; 64    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5] ; 74    ; 3        ; 34           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6] ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0] ; 99    ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1] ; 92    ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2] ; 100   ; 3        ; 34           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3] ; 94    ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4] ; 96    ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5] ; 97    ; 3        ; 34           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6] ; 122   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0] ; 143   ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1] ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2] ; 129   ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3] ; 133   ; 2        ; 9            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4] ; 136   ; 2        ; 3            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5] ; 139   ; 2        ; 3            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6] ; 4     ; 1        ; 0            ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[0] ; 101   ; 3        ; 34           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[1] ; 118   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[2] ; 119   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[3] ; 120   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[4] ; 115   ; 2        ; 30           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[5] ; 121   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[6] ; 113   ; 2        ; 32           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[0] ; 142   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[1] ; 144   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[2] ; 135   ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[3] ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[4] ; 3     ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[5] ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX4[6] ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[0] ; 24    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[1] ; 8     ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[2] ; 137   ; 2        ; 3            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[3] ; 7     ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[4] ; 9     ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[5] ; 141   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX5[6] ; 25    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 17 ( 76 % ) ; 3.3V          ; --           ;
; 2        ; 21 / 23 ( 91 % ) ; 3.3V          ; --           ;
; 3        ; 13 / 21 ( 62 % ) ; 3.3V          ; --           ;
; 4        ; 10 / 24 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 3          ; 1        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 18         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ; 19         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 33         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; SW3                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; SW8                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 52         ; 1        ; SW2                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 61         ; 4        ; SW7                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 70         ; 4        ; SW4                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 74         ; 4        ; SW6                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; SW5                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; SW0                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 77         ; 4        ; SW9                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ; 92         ; 4        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 65       ; 93         ; 4        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 102        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 105        ; 3        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 126        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 133        ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 135        ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 149        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ; 150        ; 3        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 162        ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 163        ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 164        ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 165        ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; SW1                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 174        ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 186        ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 187        ; 2        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 195        ; 2        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 196        ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 197        ; 2        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 200        ; 2        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 201        ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 202        ; 2        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                        ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sc_io_computer                                 ; 5357 (0)    ; 1131 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 54   ; 0            ; 4226 (0)     ; 663 (0)           ; 468 (0)          ; |sc_io_computer                                                                                                                            ;              ;
;    |clock_and_mem_clock:inst|                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sc_io_computer|clock_and_mem_clock:inst                                                                                                   ;              ;
;    |out_port_seg:inst5|                         ; 753 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 752 (0)      ; 0 (0)             ; 1 (0)            ; |sc_io_computer|out_port_seg:inst5                                                                                                         ;              ;
;       |lpm_divide:Div0|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (0)      ; 0 (0)             ; 1 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Div0                                                                                         ;              ;
;          |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (0)      ; 0 (0)             ; 1 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (0)      ; 0 (0)             ; 1 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 367 (367)    ; 0 (0)             ; 1 (1)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |lpm_divide:Mod0|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Mod0                                                                                         ;              ;
;          |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (0)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 371 (371)    ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |sevenseg:decode0|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|sevenseg:decode0                                                                                        ;              ;
;       |sevenseg:decode1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst5|sevenseg:decode1                                                                                        ;              ;
;    |out_port_seg:inst6|                         ; 753 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 732 (0)      ; 0 (0)             ; 21 (0)           ; |sc_io_computer|out_port_seg:inst6                                                                                                         ;              ;
;       |lpm_divide:Div0|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (0)      ; 0 (0)             ; 19 (0)           ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Div0                                                                                         ;              ;
;          |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (0)      ; 0 (0)             ; 19 (0)           ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (0)      ; 0 (0)             ; 19 (0)           ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (349)    ; 0 (0)             ; 19 (19)          ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |lpm_divide:Mod0|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (0)      ; 0 (0)             ; 2 (0)            ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Mod0                                                                                         ;              ;
;          |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (0)      ; 0 (0)             ; 2 (0)            ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (0)      ; 0 (0)             ; 2 (0)            ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (369)    ; 0 (0)             ; 2 (2)            ; |sc_io_computer|out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |sevenseg:decode0|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst6|sevenseg:decode0                                                                                        ;              ;
;       |sevenseg:decode1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst6|sevenseg:decode1                                                                                        ;              ;
;    |out_port_seg:inst7|                         ; 753 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 738 (0)      ; 0 (0)             ; 15 (0)           ; |sc_io_computer|out_port_seg:inst7                                                                                                         ;              ;
;       |lpm_divide:Div0|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 3 (0)            ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Div0                                                                                         ;              ;
;          |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 3 (0)            ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 3 (0)            ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (365)    ; 0 (0)             ; 3 (3)            ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |lpm_divide:Mod0|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Mod0                                                                                         ;              ;
;          |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated                                                           ;              ;
;             |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                               ;              ;
;                |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 12 (12)          ; |sc_io_computer|out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider         ;              ;
;       |sevenseg:decode0|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst7|sevenseg:decode0                                                                                        ;              ;
;       |sevenseg:decode1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|out_port_seg:inst7|sevenseg:decode1                                                                                        ;              ;
;    |sc_computer_main:inst4|                     ; 3134 (0)    ; 1130 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2004 (0)     ; 663 (0)           ; 467 (0)          ; |sc_io_computer|sc_computer_main:inst4                                                                                                     ;              ;
;       |sc_cpu:cpu|                              ; 3058 (8)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1995 (8)     ; 635 (0)           ; 428 (0)          ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu                                                                                          ;              ;
;          |alu:al_unit|                          ; 725 (725)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 705 (705)    ; 0 (0)             ; 20 (20)          ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit                                                                              ;              ;
;          |cla32:br_adr|                         ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|cla32:br_adr                                                                             ;              ;
;          |cla32:pcplus4|                        ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4                                                                            ;              ;
;          |dff32:ip|                             ; 38 (38)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 32 (32)          ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|dff32:ip                                                                                 ;              ;
;          |mux2x32:alu_a|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a                                                                            ;              ;
;          |mux2x32:alu_b|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b                                                                            ;              ;
;          |mux2x32:link|                         ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 9 (9)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link                                                                             ;              ;
;          |mux4x32:nextpc|                       ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 32 (32)          ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|mux4x32:nextpc                                                                           ;              ;
;          |regfile:rf|                           ; 2050 (2050) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (1029)  ; 635 (635)         ; 386 (386)        ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|regfile:rf                                                                               ;              ;
;          |sc_cu:cu|                             ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 5 (5)            ; |sc_io_computer|sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu                                                                                 ;              ;
;       |sc_datamem:dmem|                         ; 114 (3)     ; 106 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 28 (0)            ; 78 (0)           ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem                                                                                     ;              ;
;          |io_input:io_input_reg|                ; 13 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 11 (4)           ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg                                                               ;              ;
;             |io_input_mux:io_input_mux2x32|     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|io_input_mux:io_input_mux2x32                                 ;              ;
;          |io_output:io_output_reg|              ; 100 (100)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 27 (27)           ; 69 (69)          ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg                                                             ;              ;
;          |lpm_ram_dq_dram:dram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|lpm_ram_dq_dram:dram                                                                ;              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                ;              ;
;                |altsyncram_3uf1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated ;              ;
;       |sc_instmem:imem|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_instmem:imem                                                                                     ;              ;
;          |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom                                                                   ;              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component                                   ;              ;
;                |altsyncram_mfc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sc_io_computer|sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated    ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; HEX0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6] ; Output   ; --            ; --            ; --                    ; --  ;
; reset   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW0     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW5     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW1     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW6     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW2     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW7     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW3     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW8     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW4     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SW9     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                      ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                                 ;                   ;         ;
; clk                                                                                   ;                   ;         ;
;      - clock_and_mem_clock:inst|clock_out                                             ; 1                 ; 0       ;
;      - sc_computer_main:inst4|sc_datamem:dmem|dmem_clk                                ; 0                 ; 0       ;
;      - sc_computer_main:inst4|sc_instmem:imem|imem_clk                                ; 0                 ; 0       ;
; SW0                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg1[0]        ; 1                 ; 6       ;
; SW5                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg0[0]        ; 0                 ; 6       ;
; SW1                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg1[1]        ; 1                 ; 6       ;
; SW6                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg0[1]        ; 0                 ; 6       ;
; SW2                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg1[2]        ; 1                 ; 6       ;
; SW7                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg0[2]        ; 0                 ; 6       ;
; SW3                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg1[3]        ; 0                 ; 6       ;
; SW8                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg0[3]~feeder ; 0                 ; 6       ;
; SW4                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg1[4]        ; 1                 ; 6       ;
; SW9                                                                                   ;                   ;         ;
;      - sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|in_reg0[4]        ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                       ; PIN_87             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock_and_mem_clock:inst|clock_out                                        ; LCFF_X15_Y6_N19    ; 1024    ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; reset                                                                     ; PIN_21             ; 1120    ; Async. clear ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~1                   ; LCCOMB_X22_Y12_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~10                  ; LCCOMB_X23_Y8_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~12                  ; LCCOMB_X7_Y11_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~13                  ; LCCOMB_X7_Y11_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~14                  ; LCCOMB_X7_Y11_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~15                  ; LCCOMB_X7_Y11_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~16                  ; LCCOMB_X7_Y11_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~17                  ; LCCOMB_X7_Y11_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~18                  ; LCCOMB_X7_Y11_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~19                  ; LCCOMB_X7_Y11_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~20                  ; LCCOMB_X22_Y12_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~21                  ; LCCOMB_X23_Y8_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~22                  ; LCCOMB_X22_Y12_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~23                  ; LCCOMB_X22_Y12_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~24                  ; LCCOMB_X7_Y11_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~25                  ; LCCOMB_X23_Y8_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~26                  ; LCCOMB_X23_Y8_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~27                  ; LCCOMB_X7_Y11_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~28                  ; LCCOMB_X23_Y8_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~29                  ; LCCOMB_X23_Y8_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~3                   ; LCCOMB_X22_Y12_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~30                  ; LCCOMB_X23_Y8_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~31                  ; LCCOMB_X22_Y12_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~32                  ; LCCOMB_X7_Y11_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~33                  ; LCCOMB_X23_Y8_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~34                  ; LCCOMB_X22_Y12_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~4                   ; LCCOMB_X7_Y11_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~5                   ; LCCOMB_X22_Y12_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~7                   ; LCCOMB_X23_Y8_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~8                   ; LCCOMB_X22_Y12_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~9                   ; LCCOMB_X22_Y12_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|pcsource[1]~3                  ; LCCOMB_X19_Y6_N10  ; 49      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|dmem_clk                           ; LCCOMB_X33_Y10_N30 ; 108     ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~0 ; LCCOMB_X15_Y9_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~1 ; LCCOMB_X15_Y9_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~3 ; LCCOMB_X15_Y15_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|write_data_enable~1                ; LCCOMB_X14_Y7_N20  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; sc_computer_main:inst4|sc_instmem:imem|imem_clk                           ; LCCOMB_X33_Y9_N12  ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clock_and_mem_clock:inst|clock_out              ; LCFF_X15_Y6_N19    ; 1024    ; Global Clock         ; GCLK6            ; --                        ;
; reset                                           ; PIN_21             ; 1120    ; Global Clock         ; GCLK3            ; --                        ;
; sc_computer_main:inst4|sc_datamem:dmem|dmem_clk ; LCCOMB_X33_Y10_N30 ; 108     ; Global Clock         ; GCLK5            ; --                        ;
; sc_computer_main:inst4|sc_instmem:imem|imem_clk ; LCCOMB_X33_Y9_N12  ; 1       ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[19]               ; 198     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[17]               ; 197     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[18]               ; 197     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[24]               ; 197     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[16]               ; 196     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[22]               ; 196     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[23]               ; 196     ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[21]               ; 195     ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[1]~2                                                                                        ; 110     ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[2]~3                                                                                        ; 97      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[0]~0                                                                                        ; 95      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[0]~7                                                                                          ; 77      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[1]~1                                                                                        ; 76      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[31]~34                                                                                      ; 74      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[3]~4                                                                                        ; 73      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~138                                                                                  ; 54      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|pcsource[1]~3                                                                                      ; 49      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[1]~69                                                                                         ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[1]~68                                                                                         ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[1]~65                                                                                         ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[1]~62                                                                                         ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~81                                                                                        ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~78                                                                                        ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~77                                                                                        ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~66                                                                                        ; 48      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|pcsource[0]~2                                                                                      ; 45      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[1]~10                                                                                         ; 42      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[4]~5                                                                                        ; 40      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluimm~1                                                                                           ; 38      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[20]               ; 38      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluimm~2                                                                                           ; 37      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|jal~0                                                                                              ; 36      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[2]~3                                                                                          ; 36      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[31]~2                                                                                       ; 34      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Equal1~0                                                                                         ; 34      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~34                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~33                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~32                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~31                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~30                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~29                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~28                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~27                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~26                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~25                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~24                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~23                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~22                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~21                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~20                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~19                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~18                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~17                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~16                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~15                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~14                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~13                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~12                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~10                                                                                      ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~9                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~8                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~7                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~5                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~4                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~3                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~1                                                                                       ; 32      ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~3                                                                     ; 32      ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~1                                                                     ; 32      ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|Decoder0~0                                                                     ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Equal1~1                                                                                         ; 32      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[25]               ; 32      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[15]~66                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[14]~64                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[13]~62                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[12]~60                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[11]~58                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[9]~56                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[8]~54                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[7]~52                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[6]~50                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[5]~48                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[17]~46                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[18]~44                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[10]~42                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[16]~40                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[19]~38                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[20]~35                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[21]~33                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[22]~31                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[4]~29                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[3]~27                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[2]~25                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[23]~23                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[24]~21                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[25]~19                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[26]~17                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[1]~15                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[27]~13                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[28]~11                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[29]~9                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[30]~7                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[31]~5                                                                                        ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|wn[2]                                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|wn[1]                                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|wn[3]                                                                                                       ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[0]~2                                                                                         ; 31      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Equal0~0                                                                                         ; 29      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~26                                                                                   ; 27      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[7]~3                                                                                         ; 26      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[3]~4                                                                                          ; 25      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~17                                                                                         ; 20      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[31]~107                                                                                       ; 20      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~2                                                                                          ; 19      ;
; sc_computer_main:inst4|sc_cpu:cpu|immediate[16]~2                                                                                             ; 17      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[0]                ; 16      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~11                                                                                         ; 15      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[1]                ; 15      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~13                                                                                         ; 13      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~12                                                                                         ; 13      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[3]~16                                                                                       ; 13      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[2]~15                                                                                       ; 13      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[4]~17                                                                                       ; 12      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[1]~14                                                                                       ; 12      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~127                                                                                       ; 12      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[0]~13                                                                                       ; 11      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[15]~12                                                                                      ; 11      ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[2]~2                                                                                          ; 11      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[28]               ; 11      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux16~1                                                                                         ; 10      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[5]~19                                                                                       ; 10      ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[17]~507                                                                                       ; 10      ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[14]~7                                                                                       ; 10      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~2                                                                                         ; 10      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[26]               ; 10      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[31]               ; 10      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[2]                ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux29~10                                                                                        ; 9       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[6]~18                                                                                       ; 9       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[16]~11                                                                                      ; 9       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Equal0~1                                                                                         ; 9       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[29]               ; 9       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~5                                                                                         ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~11                                                                                      ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~6                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~2                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:link|y[0]~0                                                                                         ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~18                                                                                        ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[18]~487                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[11]~10                                                                                      ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[13]~9                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[12]~8                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[7]~6                                                                                        ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[9]~5                                                                                        ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[8]~4                                                                                        ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[10]~3                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[29]~147                                                                                       ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[3]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[4]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[5]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[6]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[7]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[8]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[9]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[10]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[11]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[12]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[13]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[14]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[15]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[16]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[17]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[18]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[19]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[20]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[21]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[22]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[23]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[24]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[25]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[26]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[27]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[28]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[3]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[4]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[5]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[6]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[7]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[8]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[9]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[10]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[11]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[12]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[13]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[14]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[15]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[16]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[17]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[18]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[19]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[20]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[21]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[22]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[23]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[24]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[25]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[26]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[27]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[28]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[3]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[4]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[5]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[6]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[7]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[8]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[9]                                                                   ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[10]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[11]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[12]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[13]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[14]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[15]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[16]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[17]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[18]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[19]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[20]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[21]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[22]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[23]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[24]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[25]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[26]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[27]                                                                  ; 8       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[28]                                                                  ; 8       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux14~13                                                                                        ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux21~4                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~6                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~4                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~3                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~23                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux14~4                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux4~1                                                                                          ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|Decoder0~0                                                                                       ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux16~0                                                                                         ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[0]~6                                                                                          ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[0]~5                                                                                          ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[28]~167                                                                                       ; 7       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[0]                                                                   ; 7       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[0]                                                                   ; 7       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[0]                                                                   ; 7       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[3]                ; 7       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[4]                ; 7       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~19                                                                                        ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux4~0                                                                                          ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[15]~25                                                                                      ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~61                                                                                  ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~34                                                                                   ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~27                                                                                   ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[19]~587                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[20]~567                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[21]~547                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[22]~527                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[16]~447                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[24]~295                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[23]~267                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[24]~247                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[25]~227                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[26]~207                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[27]~187                                                                                       ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|shift~0                                                                                            ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|wmem~0                                                                                             ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[2]                                                                   ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[29]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[30]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[2]                                                                   ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[29]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[30]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[2]                                                                   ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[29]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[30]                                                                  ; 6       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[27]               ; 6       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[5]                ; 6       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[16]~24                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[17]~33                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[18]~32                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[19]~31                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[20]~30                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[21]~29                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[22]~28                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[23]~27                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[24]~26                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[25]~25                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[26]~24                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[27]~23                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[28]~22                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[29]~21                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_b|y[30]~20                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[30]~16                                                                                      ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~39                                                                                  ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|io_input_mux:io_input_mux2x32|Equal1~0                                           ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|io_input_mux:io_input_mux2x32|Equal0~1                                           ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_input:io_input_reg|io_input_mux:io_input_mux2x32|Equal0~0                                           ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux27~7                                                                                         ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux26~7                                                                                         ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux25~7                                                                                         ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~31                                                                                  ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux28~10                                                                                        ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~28                                                                                   ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[17]~495                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[18]~475                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[22]~335                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[23]~315                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[25]~275                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[26]~255                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[27]~235                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[28]~215                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[29]~195                                                                                       ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|shift~1                                                                                            ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|comb~1                                                                                             ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[1]                                                                   ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[1]                                                                   ; 5       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[1]                                                                   ; 5       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[15]               ; 5       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[30]               ; 5       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[2]~739                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[3]~738                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[4]~737                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[5]~736                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[6]~735                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[7]~734                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[8]~733                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[9]~732                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[10]~731                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[11]~730                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[12]~729                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[13]~728                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[14]~727                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[15]~726                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[16]~725                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[17]~724                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[18]~723                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[19]~722                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[20]~721                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[21]~720                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[22]~719                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[23]~718                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[24]~717                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[25]~716                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[26]~715                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[27]~714                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[28]~713                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[29]~712                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[30]~711                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[31]~710                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[1]~709                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qb[0]~708                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux4~5                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~5                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~3                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[8]~32                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[9]~31                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[10]~30                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[11]~29                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[12]~28                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[13]~27                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[14]~26                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[31]~15                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|wn[0]                                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|wn[4]                                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|wreg~2                                                                                             ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~38                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~33                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~18                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~30                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~36                                                                                   ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux28~7                                                                                         ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[1]~9                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[1]~8                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[5]~14                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[6]~13                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~14                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~11                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~10                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[7]~12                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~7                                                                                         ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~6                                                                                         ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~16                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~15                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~13                                                                                  ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~5                                                                                         ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~4                                                                                         ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[14]~675                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[13]~655                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[12]~635                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[11]~615                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[9]~595                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[8]~575                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[7]~555                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[6]~535                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[5]~515                                                                                        ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[31]~455                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[10]~435                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[19]~11                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[19]~395                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[20]~10                                                                                      ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[20]~375                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[21]~9                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[21]~355                                                                                       ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[2]~1                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|aluc[2]~0                                                                                          ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~2                                                                                   ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~1                                                                                   ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~8                                                                                   ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~0                                                                                   ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|comb~2                                                                                             ; 4       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|i_ori~1                                                                                            ; 4       ;
; sc_computer_main:inst4|sc_datamem:dmem|write_data_enable~0                                                                                    ; 4       ;
; clock_and_mem_clock:inst|clock_out                                                                                                            ; 4       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port2[31]                                                                  ; 4       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port1[31]                                                                  ; 4       ;
; sc_computer_main:inst4|sc_datamem:dmem|io_output:io_output_reg|out_port0[31]                                                                  ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[9]                ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[10]               ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[11]               ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[12]               ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[13]               ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[14]               ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[6]                ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[7]                ; 4       ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|q_a[8]                ; 4       ;
; clk                                                                                                                                           ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~4                                                                                          ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~88                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~96                                                                                  ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~67                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[17]~23                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[18]~22                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[22]~21                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[23]~20                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[28]~18                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[29]~17                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~55                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~53                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~48                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~47                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux15~0                                                                                         ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Add1~1                                                                                          ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|axorb~1                                                                                         ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~46                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~50                                                                                  ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~39                                                                                  ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~24                                                                                  ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~38                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|axorb~0                                                                                         ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~17                                                                                        ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux24~15                                                                                        ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~33                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~31                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~30                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[15]~695                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[16]~415                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[25]~8                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[26]~7                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[27]~6                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|regfile:rf|qa[30]~175                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|comb~4                                                                                             ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~9                                                                                   ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|i_ori~0                                                                                            ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[31]~58                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[30]~56                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[29]~54                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[28]~52                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[27]~50                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[26]~48                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[25]~46                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[24]~44                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[23]~42                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[22]~40                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[21]~38                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[20]~36                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[19]~34                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[18]~32                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[17]~30                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[16]~28                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[15]~26                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[14]~24                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[13]~22                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[12]~20                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[11]~18                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[10]~16                                                                                     ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[9]~14                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[8]~12                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[7]~10                                                                                      ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[6]~8                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[5]~6                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[4]~4                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[3]~2                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|cla32:pcplus4|p4[2]~0                                                                                       ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Add4~0                                                                                          ; 3       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~118                                                                                 ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; out_port_seg:inst7|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; out_port_seg:inst7|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; out_port_seg:inst6|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; out_port_seg:inst6|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; out_port_seg:inst5|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; out_port_seg:inst5|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~142                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~141                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~116                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~115                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~140                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~114                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~139                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|sc_cu:cu|pcsource[0]~0                                                                                      ; 2       ;
; sc_computer_main:inst4|sc_datamem:dmem|write_data_enable~1                                                                                    ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux16~10                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux17~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux18~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux19~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux20~13                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux22~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux23~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux14~12                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux13~7                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux21~7                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux15~10                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux12~6                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux12~5                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux11~7                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux10~7                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux9~7                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux8~7                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux7~7                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~112                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~57                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~128                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~127                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~125                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux6~7                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~111                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~55                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~124                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~123                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~122                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~121                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux5~8                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~110                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~53                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~51                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~119                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~118                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux30~10                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~105                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~104                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~103                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~102                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~50                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~100                                                                                 ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~99                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~47                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~46                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux4~11                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~98                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~45                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~117                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~116                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~115                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~113                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux3~10                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~97                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~43                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~111                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~110                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~108                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~105                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~104                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~103                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~102                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~101                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~22                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~21                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux2~18                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~41                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~100                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~99                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~98                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~94                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~93                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~92                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~91                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~90                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux1~9                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~85                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~84                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~83                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~81                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~79                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~78                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~77                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~76                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~75                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~72                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~71                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~70                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~69                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~68                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux0~10                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|mux2x32:alu_a|y[24]~19                                                                                      ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~63                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~62                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~61                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~60                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~59                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~58                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~57                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~54                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~52                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~51                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~50                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[7]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[6]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[5]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[4]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[3]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|dff32:ip|q[2]                                                                                               ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Mux31~11                                                                                        ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~91                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~89                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~88                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~86                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~85                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~80                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~79                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~78                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~77                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~38                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~74                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~73                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~35                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~34                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|Add1~0                                                                                          ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|axorb~2                                                                                         ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~72                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~71                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~69                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~67                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~66                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~64                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~63                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight1~33                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~59                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~58                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~45                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftLeft0~44                                                                                   ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~57                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~55                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~54                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~53                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~51                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~48                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~47                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~46                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~45                                                                                  ; 2       ;
; sc_computer_main:inst4|sc_cpu:cpu|alu:al_unit|ShiftRight0~44                                                                                  ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                     ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+----------------------+-----------------+-----------------+
; sc_computer_main:inst4|sc_datamem:dmem|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_3uf1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; ./source/sc_datamem.mif ; M4K_X11_Y9 ; Don't care           ; Don't care      ; Don't care      ;
; sc_computer_main:inst4|sc_instmem:imem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_mfc1:auto_generated|ALTSYNCRAM    ; M4K  ; ROM         ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; ./source/sc_instmem.mif ; M4K_X11_Y6 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,727 / 26,052 ( 30 % ) ;
; C16 interconnects           ; 158 / 1,156 ( 14 % )    ;
; C4 interconnects            ; 5,355 / 17,952 ( 30 % ) ;
; Direct links                ; 1,039 / 26,052 ( 4 % )  ;
; Global clocks               ; 4 / 8 ( 50 % )          ;
; Local interconnects         ; 2,753 / 8,256 ( 33 % )  ;
; R24 interconnects           ; 205 / 1,020 ( 20 % )    ;
; R4 interconnects            ; 6,897 / 22,440 ( 31 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.91) ; Number of LABs  (Total = 415) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 9                             ;
; 3                                           ; 4                             ;
; 4                                           ; 17                            ;
; 5                                           ; 12                            ;
; 6                                           ; 9                             ;
; 7                                           ; 2                             ;
; 8                                           ; 7                             ;
; 9                                           ; 18                            ;
; 10                                          ; 11                            ;
; 11                                          ; 9                             ;
; 12                                          ; 15                            ;
; 13                                          ; 40                            ;
; 14                                          ; 53                            ;
; 15                                          ; 37                            ;
; 16                                          ; 169                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 415) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 237                           ;
; 1 Clock                            ; 230                           ;
; 1 Clock enable                     ; 47                            ;
; 2 Clock enables                    ; 184                           ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.80) ; Number of LABs  (Total = 415) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 1                             ;
; 6                                            ; 14                            ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 14                            ;
; 10                                           ; 9                             ;
; 11                                           ; 15                            ;
; 12                                           ; 38                            ;
; 13                                           ; 41                            ;
; 14                                           ; 40                            ;
; 15                                           ; 57                            ;
; 16                                           ; 21                            ;
; 17                                           ; 18                            ;
; 18                                           ; 25                            ;
; 19                                           ; 14                            ;
; 20                                           ; 12                            ;
; 21                                           ; 9                             ;
; 22                                           ; 8                             ;
; 23                                           ; 7                             ;
; 24                                           ; 10                            ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 8                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.55) ; Number of LABs  (Total = 415) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 4                             ;
; 2                                               ; 12                            ;
; 3                                               ; 20                            ;
; 4                                               ; 22                            ;
; 5                                               ; 19                            ;
; 6                                               ; 82                            ;
; 7                                               ; 38                            ;
; 8                                               ; 50                            ;
; 9                                               ; 38                            ;
; 10                                              ; 31                            ;
; 11                                              ; 19                            ;
; 12                                              ; 12                            ;
; 13                                              ; 9                             ;
; 14                                              ; 14                            ;
; 15                                              ; 11                            ;
; 16                                              ; 6                             ;
; 17                                              ; 7                             ;
; 18                                              ; 7                             ;
; 19                                              ; 5                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 4                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.03) ; Number of LABs  (Total = 415) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 71                            ;
; 9                                            ; 35                            ;
; 10                                           ; 26                            ;
; 11                                           ; 15                            ;
; 12                                           ; 14                            ;
; 13                                           ; 11                            ;
; 14                                           ; 10                            ;
; 15                                           ; 11                            ;
; 16                                           ; 8                             ;
; 17                                           ; 8                             ;
; 18                                           ; 14                            ;
; 19                                           ; 6                             ;
; 20                                           ; 7                             ;
; 21                                           ; 7                             ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 12                            ;
; 28                                           ; 7                             ;
; 29                                           ; 17                            ;
; 30                                           ; 20                            ;
; 31                                           ; 22                            ;
; 32                                           ; 48                            ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
; 38                                           ; 0                             ;
; 39                                           ; 0                             ;
; 40                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C8T144C6 for design sc_io_computer
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 54 pins of 54 total pins
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin HEX4[0] not assigned to an exact location on the device
    Info (169086): Pin HEX4[1] not assigned to an exact location on the device
    Info (169086): Pin HEX4[2] not assigned to an exact location on the device
    Info (169086): Pin HEX4[3] not assigned to an exact location on the device
    Info (169086): Pin HEX4[4] not assigned to an exact location on the device
    Info (169086): Pin HEX4[5] not assigned to an exact location on the device
    Info (169086): Pin HEX4[6] not assigned to an exact location on the device
    Info (169086): Pin HEX5[0] not assigned to an exact location on the device
    Info (169086): Pin HEX5[1] not assigned to an exact location on the device
    Info (169086): Pin HEX5[2] not assigned to an exact location on the device
    Info (169086): Pin HEX5[3] not assigned to an exact location on the device
    Info (169086): Pin HEX5[4] not assigned to an exact location on the device
    Info (169086): Pin HEX5[5] not assigned to an exact location on the device
    Info (169086): Pin HEX5[6] not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin SW0 not assigned to an exact location on the device
    Info (169086): Pin SW5 not assigned to an exact location on the device
    Info (169086): Pin SW1 not assigned to an exact location on the device
    Info (169086): Pin SW6 not assigned to an exact location on the device
    Info (169086): Pin SW2 not assigned to an exact location on the device
    Info (169086): Pin SW7 not assigned to an exact location on the device
    Info (169086): Pin SW3 not assigned to an exact location on the device
    Info (169086): Pin SW8 not assigned to an exact location on the device
    Info (169086): Pin SW4 not assigned to an exact location on the device
    Info (169086): Pin SW9 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sc_io_computer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_and_mem_clock:inst|clock_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sc_computer_main:inst4|sc_datamem:dmem|write_data_enable~0
        Info (176357): Destination node sc_computer_main:inst4|sc_datamem:dmem|dmem_clk
        Info (176357): Destination node sc_computer_main:inst4|sc_instmem:imem|imem_clk
        Info (176357): Destination node clock_and_mem_clock:inst|clock_out~0
Info (176353): Automatically promoted node sc_computer_main:inst4|sc_datamem:dmem|dmem_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sc_computer_main:inst4|sc_instmem:imem|imem_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset (placed in PIN 21 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 53 (unused VREF, 3.3V VCCIO, 11 input, 42 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 24% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.52 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 42 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file F:/Computer composition/experiment/Hamming/output_files/sc_io_computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4866 megabytes
    Info: Processing ended: Tue May 26 16:58:08 2020
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Computer composition/experiment/Hamming/output_files/sc_io_computer.fit.smsg.


