<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:10.3310</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.08.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7006105</applicationNumber><claimCount>40</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>서비스로서의 집적 회로</inventionTitle><inventionTitleEng>INTEGRATED CIRCUITS AS A SERVICE</inventionTitleEng><openDate>2021.03.17</openDate><openNumber>10-2021-0030475</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.07.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.02.26</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 111/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 115/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 115/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적 회로 설계 및 관련된 데이터의 자동화된 생성을 위한 시스템 및 방법이 개시된다. 이들은 하이 레벨의 요건을 이해하는 한 명의 비전문가에 의한 프로세서 및 SoC의 설계를 허용하고; 시뮬레이션 또는 에뮬레이션을 통한 설계 공간 전반에 걸친 생성 프로세서를 통한 설계 공간의 일괄적 탐색을 허용하고; SoC로의 다수의 써드파티로부터의 IP 코어의 용이한 통합을 허용하고; 개발자 도구, 기록 문서 및 관련된 출력의 완전한 세트와 함께 또한 사전 검증되고 전달되는 동시에 커스터마이징되는 프로세서 및 SoC를 생성하기 위한 멀티 테넌트 서비스의 전달을 허용한다. 몇몇 실시형태는, 프로세서 및 SoC를 구체화하는 완성된 집적 회로의 직접적인 전달, 또는 그 완성된 집적 회로의 클라우드 호스팅 환경으로의 전달을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.02.06</internationOpenDate><internationOpenNumber>WO2020028628</internationOpenNumber><internationalApplicationDate>2019.08.01</internationalApplicationDate><internationalApplicationNumber>PCT/US2019/044610</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서,설계 파라미터 데이터 구조 - 상기 설계 파라미터 데이터 구조는 집적 회로 설계의 설계 파라미터의 값을 포함함 - 에 액세스하는 단계;상기 설계 파라미터 데이터 구조를 식별하는 커맨드에 응답하여, 상기 설계 파라미터 데이터 구조에 기초하여 집적 회로에 대한 레지스터 전송 레벨 데이터 구조(register-transfer level data structure)를 생성하는 단계;상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 소프트웨어 개발 키트를 생성하는 단계;상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 물리적 설계 데이터 구조를 생성하는 단계;상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 설계 파라미터 데이터 구조 및 허용 기준에 기초하여 집적 회로에 대한 테스트 계획을 생성하는 단계;상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 테스트 결과의 세트를 획득하기 위해 상기 테스트 계획, 상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 및 상기 물리적 설계 데이터 구조에 기초하여 상기 집적 회로에 대한 테스트를 호출하는 단계; 및상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 상기 물리적 설계 데이터 구조, 및 상기 테스트 결과에 기초하여 설계 데이터 구조를 송신, 저장 또는 디스플레이하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 기록 문서(documentation)를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 집적 회로에 대한 기록 문서를 생성하는 단계는, 문서화 프레임워크(documentation framework)의 적용 가능한 부분을 식별하기 위해 상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 파싱하는 단계; 식별되는 상기 적용 가능한 부분에 기초하여 문서화의 스니펫(snippet)을 생성하는 단계; 상기 스니펫을 사전(dictionary)으로 집성하는(assembling) 단계; 템플릿으로부터 문서(document)를 인스턴스화하는 단계; 및 상기 사전에 대한 참조(reference)를 상기 문서와 병합하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조 및 상기 소프트웨어 개발 키트에 기초하여 상기 집적 회로에 대한 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조(field programmable gate array emulation data structure)를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,에뮬레이션 결과를 획득하기 위해, 상기 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조에 기초하여 프로그래밍되는 필드 프로그래머블 게이트 어레이를 사용하여 테스트를 호출하는 단계를 포함하되, 상기 필드 프로그래머블 게이트 어레이는 클라우드 서버 상에서 동작하고 있는 것인, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 집적 회로의 제조를 호출하기 위해 상기 물리적 설계 데이터 구조에 기초한 물리적 설계 명세를 서버로 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 물리적 설계 명세는, 상기 집적 회로를 비롯한, 다수의 독립적인 집적 회로에 대한 설계를 포함하고,생산 계획에 기초하여 상기 다수의 독립적인 집적 회로에 마스크 영역을 할당하는 단계; 및상기 물리적 설계 명세에 대해 설계 규칙 체크를 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제6항 또는 제7항에 있어서,상기 집적 회로를 제조하는 단계;클라우드 서버와의 통신을 통해 수신되는 커맨드에 응답하여 상기 집적 회로를 동작시키도록 구성되는 시스템에서 상기 집적 회로를 설치하는 단계; 및상기 집적 회로에 액세스하고 상기 집적 회로를 제어하기 위한 로그인을 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 JSON 파일을 포함하고, 상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 단계는, 상기 집적 회로 설계의 상기 설계 파라미터의 상기 값을 결정하기 위해 상기 JSON 파일을 파싱하는 단계; 상기 설계 파라미터 값을 레지스터 전송 레벨 생성기(register-transfer level generator)에 대한 입력 파라미터 값으로 변환하는 단계; 및 상기 레지스터 전송 레벨 데이터 구조에 포함되는 레지스터 전송 레벨 데이터를 획득하기 위해 상기 입력 파라미터를 사용하여 상기 레지스터 전송 레벨 생성기를 호출하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 데이터 구조는 메모리 맵, 하나 이상의 포트 할당, 및 플로어 플랜 정보(floorplan information)를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 단계는, 상기 설계 파라미터 데이터 구조를 판독하기 위해 그리고 회로 그래프를 동적으로 생성하기 위해 Scala(스칼라) 코드를 실행하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 단계는, 상기 집적 회로에 대한 버스 프로토콜을 결정하기 위해 Chisel(치즐)의 Diplomacy(디플로머시) 패키지를 호출하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 소프트웨어 개발 키트를 생성하는 단계는, 플래시될 물리적 필드 프로그래머블 게이트 어레이 및 Verilog(베릴로그) 시뮬레이터에 대한 로더를 생성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조와 함께 상기 허용 기준을 수신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제14항 중 어느 한 항에 있어서,상기 테스트 결과에 기초하여 상기 설계 파라미터 데이터 구조를 업데이트하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 템플릿 설계에 대한 참조를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제16항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 물리적 설계 데이터 구조를 생성하는 단계는, 소스 합성 및 배치 및 배선(place and route) 도구를 호출하는 단계; 논리적 등가 체킹(logical equivalent checking)을 호출하는 단계; 및 정적 타이밍 분석 도구를 호출하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>18. 제1항 내지 제17항 중 어느 한 항에 있어서,상기 집적 회로의 상기 설계 파라미터의 값에 대한 변경을 반영하는 템플릿 설계의 자동 업데이트 블록 다이어그램(auto-updating block diagram)을 디스플레이하는 웹 애플리케이션을 통해 수신되는 입력에 기초하여 상기 설계 파라미터 데이터 구조를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제17항 중 어느 한 항에 있어서,애플리케이션 프로그래밍 인터페이스를 통해 수신되는 입력에 기초하여 상기 설계 파라미터 데이터 구조를 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서,상기 집적 회로는 IP 코어인 것인, 방법.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제19항 중 어느 한 항에 있어서,상기 집적 회로는 시스템 온 칩(system on a chip)인 것인, 방법.</claim></claimInfo><claimInfo><claim>22. 시스템으로서,수신되는 입력에 기초하여 설계 파라미터 데이터 구조 - 상기 설계 파라미터 데이터 구조는 집적 회로 설계의 설계 파라미터의 값을 포함함 - 를 생성하도록 구성되는, 그리고 상기 집적 회로의 상기 설계 파라미터의 값에 대한 변경을 반영하는 템플릿 설계의 자동 업데이트 블록 다이어그램을 디스플레이하도록 구성되는 웹 애플리케이션 서버;상기 설계 파라미터 데이터 구조에 기초하여 상기 집적 회로에 대한 레지스터 전송 레벨 데이터 구조를 생성하도록 구성되는 레지스터 전송 레벨 서비스 모듈;상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 소프트웨어 개발 키트를 생성하도록 구성되는 소프트웨어 개발 키트 서비스 모듈;상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 물리적 설계 데이터 구조를 생성하도록 구성되는 물리적 설계 서비스 모듈;상기 설계 파라미터 데이터 구조 및 허용 기준에 기초하여 집적 회로에 대한 테스트 계획을 생성하도록 구성되는 검증 서비스 모듈; 및상기 설계 파라미터 데이터 구조에 액세스하도록, 상기 레지스터 전송 레벨 데이터 구조를 획득하기 위해 상기 설계 파라미터 데이터 구조를 사용하여 상기 레지스터 전송 레벨 서비스 모듈을 호출하도록, 상기 소프트웨어 개발 키트를 획득하기 위해 상기 레지스터 전송 레벨 데이터 구조를 사용하여 상기 소프트웨어 개발 키트 서비스 모듈을 호출하도록, 상기 물리적 설계 데이터 구조를 획득하기 위해 상기 레지스터 전송 레벨 데이터 구조를 사용하여 상기 물리적 설계 서비스 모듈을 호출하도록, 상기 테스트 계획을 획득하기 위해 상기 검증 서비스 모듈을 호출하도록, 그리고 테스트 결과의 세트를 획득하기 위해 상기 테스트 계획, 상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 및 상기 물리적 설계 데이터 구조에 기초하여 상기 집적 회로에 대한 테스트를 호출하도록 구성되는 컨트롤러를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 기록 문서를 생성하도록 구성되는 문서화 서비스 모듈을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>24. 제22항 또는 제23에 있어서,상기 레지스터 전송 레벨 데이터 구조 및 상기 소프트웨어 개발 키트에 기초하여 상기 집적 회로에 대한 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조를 생성하도록 구성되는 필드 프로그래머블 게이트 어레이 서비스 모듈을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 컨트롤러는, 에뮬레이션 결과를 획득하기 위해, 상기 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조에 기초하여 프로그래밍되는 필드 프로그래머블 게이트 어레이를 사용하여 테스트를 호출하도록 구성되되, 상기 필드 프로그래머블 게이트 어레이는 클라우드 서버 상에서 동작하고 있는 것인, 시스템.</claim></claimInfo><claimInfo><claim>26. 제22항 내지 제25항 중 어느 한 항에 있어서,상기 컨트롤러는 스크립팅이 다수의 설계 파라미터 데이터 구조를 프로세싱하는 것을 가능하게 하는 애플리케이션 프로그래밍 인터페이스를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>27. 제22항 내지 제26항 중 어느 한 항에 있어서,상기 컨트롤러는 상기 집적 회로의 제조를 호출하기 위해 상기 물리적 설계 데이터 구조에 기초한 물리적 설계 명세를 서버로 송신하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>28. 제22항 내지 제27항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 데이터 구조는 메모리 맵, 하나 이상의 포트 할당, 및 플로어 플랜 정보를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>29. 제22항 내지 제28항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 서비스 모듈은 상기 설계 파라미터 데이터 구조를 판독하기 위해 그리고 회로 그래프를 동적으로 생성하기 위해 스칼라 코드를 실행하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>30. 제22항 내지 제29항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 서비스 모듈은 상기 집적 회로에 대한 버스 프로토콜을 결정하기 위해 치즐의 디플로머시 패키지를 호출하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>31. 제22항 내지 제30항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 소프트웨어 개발 키트는, 플래시될 물리적 필드 프로그래머블 게이트 어레이 및 베릴로그 시뮬레이터에 대한 로더를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>32. 제22항 내지 제31항 중 어느 한 항에 있어서,상기 컨트롤러는 상기 테스트 결과에 기초하여 상기 설계 파라미터 데이터 구조를 업데이트하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>33. 제22항 내지 제32항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 템플릿 설계에 대한 참조를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>34. 제22항 내지 제33항 중 어느 한 항에 있어서,상기 집적 회로는 IP 코어인 것인, 시스템.</claim></claimInfo><claimInfo><claim>35. 제22항 내지 제33항 중 어느 한 항에 있어서,상기 집적 회로는 시스템 온 칩인 것인, 시스템.</claim></claimInfo><claimInfo><claim>36. 시스템으로서,네트워크 인터페이스;메모리; 및프로세서를 포함하되, 상기 메모리는 상기 시스템으로 하여금, 설계 파라미터 데이터 구조 - 상기 설계 파라미터 데이터 구조는 집적 회로 설계의 설계 파라미터의 값을 포함함 - 에 액세스하게 하는; 상기 설계 파라미터 데이터 구조를 식별하는 커맨드에 응답하여, 상기 설계 파라미터 데이터 구조에 기초하여 집적 회로에 대한 레지스터 전송 레벨 데이터 구조를 생성하게 하는; 상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 소프트웨어 개발 키트를 생성하게 하는; 상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 물리적 설계 데이터 구조를 생성하게 하는; 상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 설계 파라미터 데이터 구조 및 허용 기준에 기초하여 집적 회로에 대한 테스트 계획을 생성하게 하는; 상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 테스트 결과의 세트를 획득하기 위해 상기 테스트 계획, 상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 및 상기 물리적 설계 데이터 구조에 기초하여 상기 집적 회로에 대한 테스트를 호출하게 하는; 그리고 상기 네트워크 인터페이스를 사용하여, 상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 상기 물리적 설계 데이터 구조, 및 상기 테스트 결과에 기초하여 설계 데이터 구조를 송신하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서,상기 메모리는, 상기 시스템으로 하여금,상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 기록 문서를 생성하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서,상기 집적 회로에 대한 기록 문서를 생성하는 것은, 문서화 프레임워크의 적용 가능한 부분을 식별하기 위해 상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 파싱하는 것; 식별되는 상기 적용 가능한 부분에 기초하여 문서화의 스니펫을 생성하는 것; 상기 스니펫을 사전으로 집성하는 것; 템플릿으로부터 문서를 인스턴스화하는 것; 및 상기 사전에 대한 참조를 상기 문서와 병합하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>39. 제36항 내지 제38항 중 어느 한 항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 상기 설계 파라미터 데이터 구조를 식별하는 상기 커맨드에 응답하여, 상기 레지스터 전송 레벨 데이터 구조 및 상기 소프트웨어 개발 키트에 기초하여 상기 집적 회로에 대한 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조를 생성하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 에뮬레이션 결과를 획득하기 위해, 상기 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조에 기초하여 프로그래밍되는 필드 프로그래머블 게이트 어레이 - 상기 필드 프로그래머블 게이트 어레이는 클라우드 서버 상에서 동작하고 있음 - 를 사용하여 테스트를 호출하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>41. 제36항 내지 제40항 중 어느 한 항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 상기 집적 회로의 제조를 호출하기 위해 상기 물리적 설계 데이터 구조에 기초한 물리적 설계 명세를 서버로 송신하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>42. 제41항에 있어서,상기 물리적 설계 명세는, 상기 집적 회로를 비롯한, 다수의 독립적인 집적 회로에 대한 설계를 포함하고, 상기 메모리는, 상기 시스템으로 하여금, 생산 계획에 기초하여 상기 다수의 독립적인 집적 회로에 마스크 영역을 할당하게 하는; 그리고 상기 물리적 설계 명세에 대해 설계 규칙 체크를 수행하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>43. 제41항 또는 제42항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 집적 회로를 제조하게 하는; 클라우드 서버와의 통신을 통해 수신되는 커맨드에 응답하여 상기 집적 회로를 동작시키도록 구성되는 시스템에서 상기 집적 회로를 설치하게 하는; 그리고 상기 집적 회로에 액세스하고 상기 집적 회로를 제어하기 위한 로그인을 송신하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>44. 제36항 내지 제43항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 JSON 파일을 포함하고, 상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 것은, 상기 집적 회로 설계의 상기 설계 파라미터의 상기 값을 결정하기 위해 상기 JSON 파일을 파싱하는 것; 상기 설계 파라미터 값을 레지스터 전송 레벨 생성기에 대한 입력 파라미터 값으로 변환하는 것; 및 상기 레지스터 전송 레벨 데이터 구조에 포함되는 레지스터 전송 레벨 데이터를 획득하기 위해 상기 입력 파라미터를 사용하여 상기 레지스터 전송 레벨 생성기를 호출하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>45. 제36항 내지 제44항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 데이터 구조는 메모리 맵, 하나 이상의 포트 할당, 및 플로어 플랜 정보를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>46. 제36항 내지 제45항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 것은, 상기 설계 파라미터 데이터 구조를 판독하기 위해 그리고 회로 그래프를 동적으로 생성하기 위해 스칼라 코드를 실행하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>47. 제36항 내지 제46항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 데이터 구조를 생성하는 것은, 상기 집적 회로에 대한 버스 프로토콜을 결정하기 위해 치즐의 디플로머시 패키지를 호출하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>48. 제36항 내지 제47항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 소프트웨어 개발 키트를 생성하는 것은, 플래시될 물리적 필드 프로그래머블 게이트 어레이 및 베릴로그 시뮬레이터에 대한 로더를 생성하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>49. 제36항 내지 제48항 중 어느 한 항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 상기 설계 파라미터 데이터 구조와 함께 상기 허용 기준을 수신하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>50. 제36항 내지 제49항 중 어느 한 항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 상기 테스트 결과에 기초하여 상기 설계 파라미터 데이터 구조를 업데이트하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>51. 제36항 내지 제50항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 템플릿 설계에 대한 참조를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>52. 제36항 내지 제51항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 물리적 설계 데이터 구조를 생성하는 것은, 소스 합성 및 배치 및 배선 도구를 호출하는 것; 논리적 등가 체킹을 호출하는 것; 및 정적 타이밍 분석 도구를 호출하는 것을 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>53. 제36항 내지 제52항 중 어느 한 항에 있어서,상기 메모리는, 상기 시스템으로 하여금, 상기 집적 회로의 상기 설계 파라미터의 값에 대한 변경을 반영하는 템플릿 설계의 자동 업데이트 블록 다이어그램을 디스플레이하는 웹 애플리케이션을 통해 수신되는 입력에 기초하여 상기 설계 파라미터 데이터 구조를 생성하게 하는상기 프로세서에 의해 실행 가능한 명령어를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>54. 제36항 내지 제52항 중 어느 한 항에 있어서,애플리케이션 프로그래밍 인터페이스를 통해 수신되는 입력에 기초하여 상기 설계 파라미터 데이터 구조를 생성하는 것을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>55. 제36항 내지 제54항 중 어느 한 항에 있어서,상기 집적 회로는 IP 코어인 것인, 시스템.</claim></claimInfo><claimInfo><claim>56. 제36항 내지 제54항 중 어느 한 항에 있어서,상기 집적 회로는 시스템 온 칩인 것인, 시스템.</claim></claimInfo><claimInfo><claim>57. 방법으로서,설계 파라미터 파일 - 상기 설계 파라미터 파일은 집적 회로 설계의 설계 파라미터의 값을 포함함 - 을 수신하는 단계;상기 설계 파라미터 파일에 기초하여 집적 회로에 대한 레지스터 전송 레벨 파일, 소프트웨어 개발 키트, 및 물리적 설계 파일을 자동적으로 생성하는 단계; 및테스트 결과의 세트를 획득하기 위해 상기 레지스터 전송 레벨 파일, 상기 소프트웨어 개발 키트, 및 상기 물리적 설계 파일에 기초하여 상기 집적 회로에 대한 테스트를 자동적으로 호출하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>58. 제57항에 있어서,상기 레지스터 전송 레벨 파일에 기초하여 상기 집적 회로에 대한 기록 문서를 자동적으로 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>59. 제58항에 있어서,상기 집적 회로에 대한 기록 문서를 생성하는 단계는, 문서화 프레임워크의 적용 가능한 부분을 식별하기 위해 상기 집적 회로에 대한 상기 레지스터 전송 레벨 파일을 파싱하는 단계; 식별되는 상기 적용 가능한 부분에 기초하여 문서화의 스니펫을 생성하는 단계; 상기 스니펫을 사전으로 집성하는 단계; 템플릿으로부터 문서를 인스턴스화하는 단계; 및 상기 사전에 대한 참조를 상기 문서와 병합하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>60. 제57항 내지 제59항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 파일 및 상기 소프트웨어 개발 키트에 기초하여 상기 집적 회로에 대한 필드 프로그래머블 게이트 어레이 에뮬레이션 파일을 자동적으로 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>61. 제60항에 있어서,에뮬레이션 결과를 획득하기 위해, 상기 필드 프로그래머블 게이트 어레이 에뮬레이션 파일에 기초하여 프로그래밍되는 필드 프로그래머블 게이트 어레이를 사용하여 테스트를 호출하는 단계를 포함하되, 상기 필드 프로그래머블 게이트 어레이는 클라우드 서버 상에서 동작하고 있는 것인, 방법.</claim></claimInfo><claimInfo><claim>62. 제57항 내지 제61항 중 어느 한 항에 있어서,상기 집적 회로의 제조를 호출하기 위해 상기 물리적 설계 파일에 기초한 물리적 설계 명세를 서버로 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>63. 제62항에 있어서,상기 물리적 설계 명세는, 상기 집적 회로를 비롯한, 다수의 독립적인 집적 회로에 대한 설계를 포함하고,생산 계획에 기초하여 상기 다수의 독립적인 집적 회로에 마스크 영역을 할당하는 단계; 및상기 물리적 설계 명세에 대해 설계 규칙 체크를 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>64. 제62항 또는 제63항에 있어서,상기 집적 회로를 제조하는 단계;클라우드 서버와의 통신을 통해 수신되는 커맨드에 응답하여 상기 집적 회로를 동작시키도록 구성되는 시스템에서 상기 집적 회로를 설치하는 단계; 및상기 집적 회로에 액세스하고 상기 집적 회로를 제어하기 위한 로그인을 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>65. 제57항 내지 제64항 중 어느 한 항에 있어서,상기 설계 파라미터 파일은 JSON 파일을 포함하고, 상기 집적 회로에 대한 상기 레지스터 전송 레벨 파일을 생성하는 것은, 상기 집적 회로 설계의 상기 설계 파라미터의 상기 값을 결정하기 위해 상기 JSON 파일을 파싱하는 것; 상기 설계 파라미터 값을 레지스터 전송 레벨 생성기에 대한 입력 파라미터 값으로 변환하는 것; 및 상기 레지스터 전송 레벨 파일에 포함되는 레지스터 전송 레벨 데이터를 획득하기 위해 상기 입력 파라미터를 사용하여 상기 레지스터 전송 레벨 생성기를 호출하는 것을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>66. 제57항 내지 제65항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 파일은 메모리 맵, 하나 이상의 포트 할당, 및 플로어 플랜 정보를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>67. 제57항 내지 제66항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 파일을 생성하는 것은, 상기 설계 파라미터 파일을 판독하기 위해 그리고 회로 그래프를 동적으로 생성하기 위해 스칼라 코드를 실행하는 것을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>68. 제57항 내지 제67항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 레지스터 전송 레벨 파일을 생성하는 것은, 상기 집적 회로에 대한 버스 프로토콜을 결정하기 위해 치즐의 디플로머시 패키지를 호출하는 것을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>69. 제57항 내지 제68항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 소프트웨어 개발 키트를 생성하는 것은, 플래시될 물리적 필드 프로그래머블 게이트 어레이 및 베릴로그 시뮬레이터에 대한 로더를 생성하는 것을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>70. 제57항 내지 제69항 중 어느 한 항에 있어서,상기 설계 파라미터 파일과 함께 허용 기준을 수신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>71. 제57항 내지 제70항 중 어느 한 항에 있어서,상기 테스트 결과에 기초하여 상기 설계 파라미터 파일을 업데이트하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>72. 제57항 내지 제71항 중 어느 한 항에 있어서,상기 설계 파라미터 파일은 템플릿 설계에 대한 참조를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>73. 제57항 내지 제72항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 물리적 설계 파일을 생성하는 것은, 소스 합성 및 배치 및 배선 도구를 호출하는 것; 논리적 등가 체킹을 호출하는 것; 및 정적 타이밍 분석 도구를 호출하는 것을 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>74. 제57항 내지 제73항 중 어느 한 항에 있어서,상기 집적 회로의 상기 설계 파라미터의 값에 대한 변경을 반영하는 템플릿 설계의 자동 업데이트 블록 다이어그램을 디스플레이하는 웹 애플리케이션을 통해 수신되는 입력에 기초하여 상기 설계 파라미터 파일을 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>75. 제57항 내지 제73항 중 어느 한 항에 있어서,애플리케이션 프로그래밍 인터페이스를 통해 수신되는 입력에 기초하여 상기 설계 파라미터 파일을 생성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>76. 제57항 내지 제75항 중 어느 한 항에 있어서,상기 집적 회로는 IP 코어인 것인, 방법.</claim></claimInfo><claimInfo><claim>77. 제57항 내지 제75항 중 어느 한 항에 있어서,상기 집적 회로는 시스템 온 칩인 것인, 방법.</claim></claimInfo><claimInfo><claim>78. 시스템으로서,수신되는 입력에 기초하여 설계 파라미터 데이터 구조 - 상기 설계 파라미터 데이터 구조는 집적 회로 설계의 설계 파라미터의 값을 포함함 - 를 생성하도록 구성되는, 상기 집적 회로의 상기 설계 파라미터의 값에 대한 변경을 반영하는 템플릿 설계의 자동 업데이트 블록 다이어그램을 디스플레이하도록 구성되는, 그리고 상기 집적 회로 설계를 구축하기(build) 위한 커맨드를 발행하도록 구성되는 웹 애플리케이션 서버; 및상기 집적 회로 설계를 구축하기 위한 상기 커맨드에 응답하여, 상기 설계 파라미터 데이터 구조에 액세스하도록, 레지스터 전송 레벨 데이터 구조를 획득하기 위해 상기 설계 파라미터 데이터 구조를 사용하여 레지스터 전송 레벨 서비스 모듈을 호출하도록, 소프트웨어 개발 키트를 획득하기 위해 상기 레지스터 전송 레벨 데이터 구조를 사용하여 소프트웨어 개발 키트 서비스 모듈을 호출하도록, 물리적 설계 데이터 구조를 획득하기 위해 상기 레지스터 전송 레벨 데이터 구조를 사용하여 물리적 설계 서비스 모듈을 호출하도록, 테스트 계획을 획득하기 위해 검증 서비스 모듈을 호출하도록, 그리고 테스트 결과의 세트를 획득하기 위해 상기 테스트 계획, 상기 레지스터 전송 레벨 데이터 구조, 상기 소프트웨어 개발 키트, 및 상기 물리적 설계 데이터 구조에 기초하여 상기 집적 회로에 대한 테스트를 호출하도록 구성되는 컨트롤러를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>79. 제78항에 있어서,상기 컨트롤러는, 상기 레지스터 전송 레벨 데이터 구조에 기초하여 상기 집적 회로에 대한 기록 문서를 획득하기 위해 상기 레지스터 전송 레벨 데이터 구조를 사용하여 문서화 서비스 모듈을 호출하도록구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>80. 제78항 또는 제79항에 있어서,상기 컨트롤러는, 상기 레지스터 전송 레벨 데이터 구조 및 상기 소프트웨어 개발 키트에 기초하여 상기 집적 회로에 대한 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조를 생성하도록 구성되는 필드 프로그래머블 게이트 어레이 서비스 모듈을 호출하도록구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>81. 제80항에 있어서,상기 컨트롤러는, 에뮬레이션 결과를 획득하기 위해, 상기 필드 프로그래머블 게이트 어레이 에뮬레이션 데이터 구조에 기초하여 프로그래밍되는 필드 프로그래머블 게이트 어레이를 사용하여 테스트를 호출하도록 구성되되, 상기 필드 프로그래머블 게이트 어레이는 클라우드 서버 상에서 동작하고 있는 것인, 시스템.</claim></claimInfo><claimInfo><claim>82. 제78항 내지 제81항 중 어느 한 항에 있어서,상기 컨트롤러는 스크립팅이 다수의 설계 파라미터 데이터 구조를 프로세싱하는 것을 가능하게 하는 애플리케이션 프로그래밍 인터페이스를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>83. 제78항 내지 제82항 중 어느 한 항에 있어서,상기 컨트롤러는 상기 집적 회로의 제조를 호출하기 위해 상기 물리적 설계 데이터 구조에 기초한 물리적 설계 명세를 서버로 송신하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>84. 제78항 내지 제83항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 데이터 구조는 메모리 맵, 하나 이상의 포트 할당, 및 플로어 플랜 정보를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>85. 제78항 내지 제84항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 서비스 모듈은 상기 설계 파라미터 데이터 구조를 판독하기 위해 그리고 회로 그래프를 동적으로 생성하기 위해 스칼라 코드를 실행하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>86. 제78항 내지 제85항 중 어느 한 항에 있어서,상기 레지스터 전송 레벨 서비스 모듈은 상기 집적 회로에 대한 버스 프로토콜을 결정하기 위해 치즐의 디플로머시 패키지를 호출하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>87. 제78항 내지 제86항 중 어느 한 항에 있어서,상기 집적 회로에 대한 상기 소프트웨어 개발 키트는, 플래시될 물리적 필드 프로그래머블 게이트 어레이 및 베릴로그 시뮬레이터에 대한 로더를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>88. 제78항 내지 제87항 중 어느 한 항에 있어서,상기 컨트롤러는 상기 테스트 결과에 기초하여 상기 설계 파라미터 데이터 구조를 업데이트하도록 구성되는 것인, 시스템.</claim></claimInfo><claimInfo><claim>89. 제78항 내지 제88항 중 어느 한 항에 있어서,상기 설계 파라미터 데이터 구조는 템플릿 설계에 대한 참조를 포함하는 것인, 시스템.</claim></claimInfo><claimInfo><claim>90. 제78항 내지 제89항 중 어느 한 항에 있어서,상기 집적 회로는 IP 코어인 것인, 시스템.</claim></claimInfo><claimInfo><claim>91. 제78항 내지 제89항 중 어느 한 항에 있어서,상기 집적 회로는 시스템 온 칩인 것인, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 샌 머테이오 스위트 *** 사우스 그랜트 스트리트 ****</address><code>520210131806</code><country>미국</country><engName>SiFive, Inc.</engName><name>사이파이브, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>LEE, Yunsup</engName><name>이 윤섭</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** 샌 ...</address><code> </code><country> </country><engName>XIA, Richard</engName><name>시아 리차드</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>PAPPAS, Derek</engName><name>파파스 데렉</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** ...</address><code> </code><country> </country><engName>NUGENT, Mark</engName><name>누겐트 마크</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>COOK, Henry</engName><name>쿡 헨리</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** 샌 ...</address><code> </code><country> </country><engName>TERPSTRA, Wesley Waylon</engName><name>터프스트라 웨슬리 웨일론</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** 쿠퍼티노...</address><code> </code><country> </country><engName>CHEN, Pin Hung</engName><name>첸 핀 훙</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2018.08.02</priorityApplicationDate><priorityApplicationNumber>62/713,841</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.02.26</receiptDate><receiptNumber>1-1-2021-0236507-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2021.03.04</receiptDate><receiptNumber>1-1-2021-0255606-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2021.03.10</receiptDate><receiptNumber>1-5-2021-0040359-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.07.27</receiptDate><receiptNumber>1-1-2022-0787690-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.07.27</receiptDate><receiptNumber>1-1-2022-0787691-62</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.11.29</receiptDate><receiptNumber>9-5-2024-1028661-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0114744-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0114743-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>9-6-2025-0163689-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.28</receiptDate><receiptNumber>9-5-2025-1046356-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217006105.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a6a161d7de0b431ce7bf38ba7a76cb848d2634783eccaccbc0f45a04dac159660787aac6abb32e2fe24749c2c97a9d150b8309b4c7a6a00f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfee644dc3489a34a06bb3083e29c98824ad711889dfc9d1d1640e4055956e1dde389f41397a3c46c9998a602c6f7f05e8ca6279ee49b761cf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>