\chapter{时序优化}\label{chap:timing}
作为一项以流片为目标的微架构设计，频率指标是决定最终性能的关键一环，因此时序达标是一项硬性要求。这项设计最初通过仿真时，频率经评估只能达到800MHz。经过与后端团队配合为期数月的时序迭代优化后，最终的频率在TSMC~28nm下达到了1.5GHz。时序调优的过程充斥着大量的工程细节，本章首先总结时序调优的基本原则和方法，接着描述我们在调优过程中的一些典型例子。