### 1. 循环语句

verilog中循环语句有四种：

1. forever语句，常用于产生周期性的波形，用来作为仿真信号。它与always语句的不同之处在于**它不能独立卸写在程序中，必须写在initial块中**。

2. 在repeat语句中，其表达式通常是常量表达式。
3. while形式为：**while(表达式)语句；**或者用如下格式**while(表达式) begin 多条语句；end**。 
4. for语句块囊括多条语句时需要用begin_end括起来。在for语句中，循环变量增值表达式可以不必是一般的常规加法或减法表达式。

### 2. 命名块

1. 命名块中可以声明局部变量；
2. 命名块是设计层次的一部分，命名块中声明的变量可以通过层次名引用进行访问；
3. 命名块可以通过**disable**关键字进行终止。

### 3. 生成块

生成块这一声明语句方便了参数化模块的生成。可生成的实例包括：（1）**模块**，（2）用户定义原语，（3）门级原语，（4）**连续赋值语句**，（5）**initial块和always块**。关键字generate-endgenerate用来指定该范围。

任务和函数的声明也允许出现在生成范围之中，但是不饿能出现在循环生成当中。生成任务和函数同样具有唯一的标识符名称，可以被层次引用。

不允许出现在生成范围之中的模块项声明包括：（1）**参数、局部参数**，（2）输入输出和输入输出声明，（3）指定块。

verilog有三种创建生成语句的方法：（1）循环生成，（2）条件生成，（3）case生成。

- 循环生成语句，允许对变量声明（**genvar**）、模块、用户定义原语/门级原语、连续赋值语句、initial块和always块进行多次实例引用。

​	**关键字genvar用于声明生成变量**，生成变量只能用在生成块之中；在**确立（展平）**后的仿真代码中，生成变量是不存在的。一个生成变量的值只能由循环生成语句来改变。

```verilog
genvar j;

generate
    for(j = 0; j < N; j = j + 1)
        begin:xor_loop
            xor gl(out[j], i0[j], i1[j]);
        end
endgenerate
```

`xor_loop`是赋予循环生成语句的名字，目的在于通过它对循环生成语句之中的变量进行层次化引用。因此，循环生成语句中**各个异或门的相对层次命名为：**xor_loop[0].g1， xor_loop[1].g1，……，xor_loop[31].g1。

### 4.结构说明语句

1. Verilog任何**过程模块**都属于以下四种结构的说明语句：

- initial说明语句
- always说明语句
- task说明语句
- function说明语句

2. **每个initial和always说明语句在仿真的一开始就同时立即开始执行**。

- 如果always块是可综合的，则表示的是某种结构，如果是不可综合的，则表示的是电路结构的行为。因此，多个always块并没有前后之分。

- 在Verilog 1364-2001版本的语法中，补充了*关键词“or”可以使用“ , ”来替代*的语法。

3. Verilog语言用关键字`wait`来表示等待电平敏感的条件为真。

```verilog
always wait(count_enable) #20 count = count + 1;
```

此例中，仿真器**连续监视**count_enable的值，若其值为0，则不执行后面的语句，仿真会停下来；若其值为1，则在20个时间单位后会执行这条语句。若count_enable一直为1，则count每过20个时间单位加1。

### 5.数据类型及常量和变量

Verilog HDL语言也有常量和变量之分，他们分别属于以上这些类型（reg、wire、initial、parameter、large……）。

#### 常量

1. 数字的x和z值，在数字电路中x代表不确定值，z代表高阻值。一个x可以用来定义十六进制数的4位二进制数的状态，八进制数的3位，二进制数的1位。z的表示方式与x类似，z还可以写作“?”。

2. 负数，减号必须写在数字定义表达式的最前面，如`-8'd5`，这个表达式代表5的补数，用8位二进制数表示。
3. 常量不说明位数时，默认是32位的，每个字母用8位ASCII值表示。
4. parameter定义一个标识符代表一个常量，称为符号常量，即标识符形式的常量，parameter后面的每一个赋值语句表达式的右边只能包含数字或先前已经定义过的参数。在一个模块中改变另一个模块的参数时，需要使用`defparam`命令。
5. reg类型的数据的默认初始值位不确定值x。在always模块内被赋值的每一个信号都必须定义成reg型。reg型数据**可以赋正值也可以赋负值，但当一个reg型数据是一个表达式中的操作数时，它的值被当作是无符号值，即正值。**

memory型，Verilog通过对reg型变量建立数组来对存储器建模，可以描述RAM型存储器、ROM存储器和reg文件。形式为`reg [n-1] 存储器名[m-1:0]`或者`reg[n-1:0] 存储器名[m:1]`。进行寻址的地址索引可以是表达式，表达式的值可以取决于电路中其他寄存器的值。