
~
40%
pratica projeto 1 (10/04/2025)

40%

pratica projeto 2 (05/06/2025)

20%

avaliação na aula
~


uso placas fora das aulas 
Eng. Manuel Arez manuel.arez@ua.pt 
sala/gabinete: 04.01.23 



library IEEE;
use IEEE.std_logic_1164.all (não sei)


entity nome_da_entidade is
 port ( A: in std.logic;
	B: in std_logic_vector(1 downto 0);
	C: out std_logic_vector (2 downto 0));

architecture nome_arquitetura of
	nome_arcquitetura is
begin
	C <= A and B
end nome arquitetura




guiao 2 prtIII 
2 0100100
d 0100001

PARA PROJETO:

-SEM GPT SEM INTERNET
-SO MODULOS DAS AULAS
-ELEARNING 
-GUIAO
