`timescale 1ns/1ns
module tb_logic();
reg [7:0] po_a;
reg [7:0] po_b;

wire [7:0] po_c;
wire [7:0] po_d;
wire [7:0] po_e;
wire [7:0] po_f;
wire [7:0] po_g;
wire [7:0] po_h;
wire [7:0] po_i;

always #10 po_a = {$random};
always #10 po_b = {$random};

// 实例化模块
logic logic_inst(
.pi_a(po_a);
.pi_b(po_b);

.pi_c(po_c);
.pi_d(po_d);
.pi_e(po_e);
.pi_f(po_f);
.pi_g(po_g);
.pi_h(po_h);
.pi_i(po_i)
)

endmodule
