TimeQuest Timing Analyzer report for MIC1
Wed Dec 11 23:53:40 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MIC1                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F484I8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 14.1 MHz ; 14.1 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -34.956 ; -6076.259     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.585 ; -104.009      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.277 ; -624.441              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.956 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 35.379     ;
; -34.468 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 30.471     ;
; -34.410 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.020     ; 30.430     ;
; -34.388 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 30.391     ;
; -34.150 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.868     ; 31.322     ;
; -33.819 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 29.822     ;
; -33.729 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 30.103     ;
; -33.692 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.020     ; 29.712     ;
; -33.550 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 29.924     ;
; -33.501 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.044     ; 29.497     ;
; -33.499 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.861     ; 30.678     ;
; -33.305 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.870     ; 30.475     ;
; -33.268 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.224     ; 30.084     ;
; -33.221 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.073     ; 29.188     ;
; -33.143 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.896     ; 30.287     ;
; -33.093 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.073     ; 29.060     ;
; -33.083 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.224     ; 29.899     ;
; -32.822 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 29.314     ;
; -32.710 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.026     ; 28.724     ;
; -32.469 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.073     ; 28.436     ;
; -32.402 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.643     ; 28.799     ;
; -32.391 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 28.883     ;
; -32.388 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.073     ; 28.355     ;
; -32.383 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.042     ; 28.381     ;
; -32.331 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 28.705     ;
; -32.258 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 28.750     ;
; -32.232 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.042     ; 28.230     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.188 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.117     ; 32.611     ;
; -32.073 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.044     ; 28.069     ;
; -32.025 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.042     ; 28.023     ;
; -31.700 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 27.703     ;
; -31.696 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.223     ; 28.513     ;
; -31.642 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.020     ; 27.662     ;
; -31.635 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.667     ; 28.008     ;
; -31.620 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 27.623     ;
; -31.599 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.067     ; 27.572     ;
; -31.593 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.077     ; 27.556     ;
; -31.587 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 27.961     ;
; -31.382 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.868     ; 28.554     ;
; -31.319 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.015     ; 27.344     ;
; -31.302 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 27.676     ;
; -31.275 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 27.767     ;
; -31.214 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.223     ; 28.031     ;
; -31.214 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.026     ; 27.228     ;
; -31.143 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.896     ; 28.287     ;
; -31.110 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -2.903     ; 29.247     ;
; -31.051 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.037     ; 27.054     ;
; -30.961 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 27.335     ;
; -30.924 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.020     ; 26.944     ;
; -30.924 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.058     ; 26.906     ;
; -30.860 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.896     ; 28.004     ;
; -30.846 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.042     ; 26.844     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.783 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.761      ; 34.084     ;
; -30.782 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.666     ; 27.156     ;
; -30.758 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 27.250     ;
; -30.733 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.044     ; 26.729     ;
; -30.731 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.861     ; 27.910     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.691 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.120     ; 31.111     ;
; -30.560 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.223     ; 27.377     ;
; -30.537 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.870     ; 27.707     ;
; -30.500 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.224     ; 27.316     ;
; -30.455 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.867     ; 27.628     ;
; -30.453 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -5.073     ; 26.420     ;
; -30.416 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -4.548     ; 26.908     ;
; -30.375 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 1.000        ; -3.896     ; 27.519     ;
; -30.336 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 3.754      ; 34.630     ;
; -30.336 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 3.754      ; 34.630     ;
; -30.336 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 3.754      ; 34.630     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.585 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 9.357      ; 6.078      ;
; -3.444 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 9.376      ; 6.238      ;
; -3.254 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 7.951      ; 5.003      ;
; -3.075 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 7.953      ; 5.184      ;
; -3.031 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 7.953      ; 5.228      ;
; -2.918 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 9.377      ; 6.765      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.878 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 7.667      ;
; -2.828 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 7.927      ; 5.405      ;
; -2.727 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 4.295      ; 1.374      ;
; -2.574 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 4.295      ; 1.527      ;
; -2.539 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 4.295      ; 1.562      ;
; -2.538 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 4.295      ; 1.563      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.507 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.012      ;
; -2.419 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 7.927      ; 5.814      ;
; -2.413 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 7.951      ; 5.844      ;
; -2.381 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 9.357      ; 7.282      ;
; -2.349 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 9.360      ; 7.317      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.328 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.191      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.300 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.716     ; 8.222      ;
; -2.279 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 7.955      ; 5.982      ;
; -2.268 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 9.353      ; 7.391      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.264 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.255      ;
; -2.234 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 9.357      ; 7.429      ;
; -2.222 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst                                                  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 7.953      ; 6.037      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.210 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; -0.500       ; 10.739     ; 8.335      ;
; -2.096 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 9.383      ; 7.593      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -2.082 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.713     ; 8.437      ;
; -1.956 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 7.951      ; 6.301      ;
; -1.937 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 9.380      ; 7.749      ;
; -1.935 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 4.296      ; 2.167      ;
; -1.930 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 9.376      ; 7.752      ;
; -1.899 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 7.930      ; 6.337      ;
; -1.892 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 7.953      ; 6.367      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.861 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; -0.500       ; 10.734     ; 8.679      ;
; -1.859 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 4.296      ; 2.243      ;
; -1.859 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                                                                        ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 4.296      ; 2.243      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.061  ; 0.061  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.157 ; -0.157 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.714  ; 0.714  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.594 ; -0.594 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.407  ; 0.407  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.757  ; 0.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.981  ; 0.981  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.384  ; 0.384  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.486 ; -0.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.022  ; 0.022  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.617  ; 0.617  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.251  ; 0.251  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.047 ; -0.047 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.002 ; -0.002 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.933  ; 0.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.362  ; 1.362  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.468  ; 0.468  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.630  ; 0.630  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.902  ; 0.902  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.819  ; 0.819  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.044  ; 1.044  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.648  ; 0.648  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.879  ; 0.879  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.692  ; 0.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.168  ; 0.168  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.744  ; 0.744  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.501  ; 0.501  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.724  ; 0.724  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.665  ; 0.665  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.065  ; 0.065  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.709  ; 0.709  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 5.119  ; 5.119  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 4.156  ; 4.156  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 4.394  ; 4.394  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.326  ; 4.326  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.589  ; 3.589  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 4.481  ; 4.481  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.442  ; 4.442  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 5.119  ; 5.119  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.464 ; -0.464 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.205  ; 0.205  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.423  ; 0.423  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.448 ; -0.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.141 ; -0.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.491 ; -0.491 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.715 ; -0.715 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.118 ; -0.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.752  ; 0.752  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.244  ; 0.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.351 ; -0.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.313  ; 0.313  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.268  ; 0.268  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.667 ; -0.667 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -1.096 ; -1.096 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.202 ; -0.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.364 ; -0.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.636 ; -0.636 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.553 ; -0.553 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.778 ; -0.778 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.382 ; -0.382 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.613 ; -0.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.426 ; -0.426 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.098  ; 0.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.235 ; -0.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.458 ; -0.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -1.156 ; -1.156 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.399 ; -0.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.201  ; 0.201  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.443 ; -0.443 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.623  ; 1.623  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -3.755 ; -3.755 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -4.035 ; -4.035 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -3.783 ; -3.783 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -3.198 ; -3.198 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -3.482 ; -3.482 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -3.716 ; -3.716 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -4.545 ; -4.545 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.623  ; 1.623  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.683 ; 12.683 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.881 ; 14.881 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.888 ; 12.888 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.898 ; 13.898 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.297 ; 13.297 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.876 ; 12.876 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.076 ; 13.076 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 14.123 ; 14.123 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 14.694 ; 14.694 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.672 ; 14.672 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 13.811 ; 13.811 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.432 ; 14.432 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.739 ; 14.739 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 12.532 ; 12.532 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.345 ; 13.345 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.384 ; 14.384 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 12.384 ; 12.384 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.263 ; 13.263 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 12.539 ; 12.539 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.143 ; 13.143 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.331 ; 13.331 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 12.969 ; 12.969 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.961 ; 12.961 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.600 ; 13.600 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 12.956 ; 12.956 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.349 ; 22.349 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.392 ; 20.392 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.271 ; 22.271 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 22.349 ; 22.349 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 21.740 ; 21.740 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.172 ; 20.172 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.981 ; 19.981 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.639 ; 18.639 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.010 ; 18.010 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.478 ; 19.478 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 21.246 ; 21.246 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.494 ; 19.494 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 17.958 ; 17.958 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.530 ; 20.530 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.531 ; 19.531 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.376 ; 20.376 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 21.187 ; 21.187 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 18.139 ; 18.139 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 19.901 ; 19.901 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.381 ; 20.381 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.830 ; 19.830 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 21.084 ; 21.084 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 20.007 ; 20.007 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 19.990 ; 19.990 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.522 ; 17.522 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 20.250 ; 20.250 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 20.620 ; 20.620 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 22.315 ; 22.315 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.962 ; 19.962 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 19.235 ; 19.235 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 19.336 ; 19.336 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.741 ; 19.741 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 19.634 ; 19.634 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.171 ; 42.171 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.901 ; 24.901 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.692 ; 25.692 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 27.142 ; 27.142 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.211 ; 27.211 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.808 ; 26.808 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.475 ; 26.475 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 28.240 ; 28.240 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.921 ; 28.921 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.919 ; 31.919 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.456 ; 29.456 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.588 ; 30.588 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 31.042 ; 31.042 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.668 ; 30.668 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.194 ; 32.194 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.935 ; 32.935 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 31.924 ; 31.924 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.609 ; 33.609 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.637 ; 34.637 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 34.668 ; 34.668 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.926 ; 35.926 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.752 ; 35.752 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.898 ; 36.898 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 37.480 ; 37.480 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.697 ; 37.697 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.983 ; 37.983 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.368 ; 39.368 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.407 ; 39.407 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.032 ; 40.032 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.881 ; 39.881 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.971 ; 41.971 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.171 ; 42.171 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.285 ; 41.285 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.867 ; 22.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.596 ; 19.596 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.229 ; 19.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.264 ; 19.264 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.097 ; 18.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 20.408 ; 20.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 22.147 ; 22.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 20.812 ; 20.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.598 ; 19.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 21.460 ; 21.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.468 ; 18.468 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.165 ; 20.165 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 20.927 ; 20.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 20.160 ; 20.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.525 ; 20.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.593 ; 20.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 22.626 ; 22.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 22.041 ; 22.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 22.253 ; 22.253 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 19.149 ; 19.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 22.310 ; 22.310 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 21.627 ; 21.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.339 ; 21.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 22.867 ; 22.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.205 ; 20.205 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.342 ; 21.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 21.672 ; 21.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.968 ; 20.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 21.712 ; 21.712 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.568 ; 20.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.265 ; 21.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.814 ; 21.814 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.392 ; 17.392 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 17.053 ; 17.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 15.649 ; 15.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 14.990 ; 14.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.936 ; 15.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.593 ; 14.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.367 ; 15.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.765 ; 14.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.462 ; 15.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 15.414 ; 15.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 17.392 ; 17.392 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.613 ; 14.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.865 ; 16.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.547 ; 16.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 15.749 ; 15.749 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.482 ; 15.482 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.792 ; 15.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.411 ; 15.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.861 ; 16.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 14.875 ; 14.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.443 ; 15.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.430 ; 15.430 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.762 ; 12.762 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.725 ; 11.725 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.481 ; 12.481 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.762 ; 12.762 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.322 ; 12.322 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.468 ; 12.468 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 12.448 ; 12.448 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.700 ; 11.700 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.481 ; 13.481 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.675 ; 12.675 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.596 ; 12.596 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.481 ; 13.481 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.527 ; 11.527 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 15.810 ; 15.810 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.647 ; 12.647 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.931 ; 14.931 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.049 ; 15.049 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.112 ; 13.112 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.911 ; 13.911 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.063 ; 15.063 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.024 ; 14.024 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.641 ; 15.641 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 14.348 ; 14.348 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.824 ; 14.824 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 15.727 ; 15.727 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.667 ; 14.667 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 15.736 ; 15.736 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.533 ; 13.533 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.451 ; 14.451 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.804 ; 14.804 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.175 ; 15.175 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.085 ; 14.085 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 13.496 ; 13.496 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 15.810 ; 15.810 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 13.800 ; 13.800 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.763 ; 14.763 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 13.145 ; 13.145 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.753 ; 14.753 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 23.554 ; 23.554 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.896 ; 20.896 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 21.698 ; 21.698 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 22.054 ; 22.054 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 21.786 ; 21.786 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.481 ; 19.481 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.721 ; 19.721 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.384 ; 19.384 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.195 ; 19.195 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 21.275 ; 21.275 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 21.770 ; 21.770 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 20.408 ; 20.408 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.117 ; 20.117 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 21.463 ; 21.463 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 22.156 ; 22.156 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.981 ; 20.981 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 22.330 ; 22.330 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.917 ; 19.917 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 21.130 ; 21.130 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 21.672 ; 21.672 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.010 ; 22.010 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 21.591 ; 21.591 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.200 ; 21.200 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 21.275 ; 21.275 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.563 ; 20.563 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 21.203 ; 21.203 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.683 ; 21.683 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 23.554 ; 23.554 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 23.254 ; 23.254 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 21.152 ; 21.152 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.657 ; 21.657 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 21.309 ; 21.309 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 21.198 ; 21.198 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.159 ; 42.159 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.893 ; 24.893 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.645 ; 25.645 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 27.188 ; 27.188 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.257 ; 27.257 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.796 ; 26.796 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.463 ; 26.463 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 28.228 ; 28.228 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.909 ; 28.909 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.907 ; 31.907 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.444 ; 29.444 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.576 ; 30.576 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 31.030 ; 31.030 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.656 ; 30.656 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.182 ; 32.182 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.923 ; 32.923 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 31.912 ; 31.912 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.597 ; 33.597 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.625 ; 34.625 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 34.656 ; 34.656 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.914 ; 35.914 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.740 ; 35.740 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.886 ; 36.886 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 37.468 ; 37.468 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.685 ; 37.685 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.971 ; 37.971 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.356 ; 39.356 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.395 ; 39.395 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.020 ; 40.020 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.869 ; 39.869 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.959 ; 41.959 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.159 ; 42.159 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.273 ; 41.273 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.722 ; 15.722 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.427 ; 13.427 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.290 ; 12.290 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.773 ; 13.773 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 15.125 ; 15.125 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.722 ; 15.722 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 15.199 ; 15.199 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.513 ; 14.513 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.421 ; 13.421 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.168 ; 14.168 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 15.424 ; 15.424 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.203 ; 14.203 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.205 ; 14.205 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.236 ; 15.236 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.548 ; 13.548 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.560 ; 13.560 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.307 ; 13.307 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 14.303 ; 14.303 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.086 ; 13.086 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.555 ; 13.555 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.134 ; 13.134 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.247 ; 14.247 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 14.501 ; 14.501 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.867 ; 13.867 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 15.246 ; 15.246 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.887 ; 13.887 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.193 ; 14.193 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.186 ; 13.186 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.659 ; 14.659 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 14.127 ; 14.127 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.541 ; 13.541 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 12.729 ; 12.729 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 12.786 ; 12.786 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.294 ; 16.294 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.870 ; 13.870 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 14.678 ; 14.678 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.902 ; 14.902 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.681 ; 15.681 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.286 ; 15.286 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.604 ; 15.604 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.955 ; 14.955 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 14.695 ; 14.695 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.294 ; 16.294 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.683 ; 12.683 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.881 ; 14.881 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.888 ; 12.888 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.898 ; 13.898 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.297 ; 13.297 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.876 ; 12.876 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.076 ; 13.076 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 14.123 ; 14.123 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 14.694 ; 14.694 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.672 ; 14.672 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 13.811 ; 13.811 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.432 ; 14.432 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.739 ; 14.739 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 12.532 ; 12.532 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.345 ; 13.345 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.384 ; 14.384 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 12.384 ; 12.384 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.263 ; 13.263 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 12.539 ; 12.539 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.143 ; 13.143 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.331 ; 13.331 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 12.969 ; 12.969 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.961 ; 12.961 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.600 ; 13.600 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 12.956 ; 12.956 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 11.433 ; 11.433 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 14.068 ; 14.068 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 13.875 ; 13.875 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 14.246 ; 14.246 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 14.028 ; 14.028 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 12.544 ; 12.544 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 13.632 ; 13.632 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 12.209 ; 12.209 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 11.433 ; 11.433 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 16.663 ; 16.663 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 17.861 ; 17.861 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 16.663 ; 16.663 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 15.610 ; 15.610 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 17.118 ; 17.118 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 16.624 ; 16.624 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 17.236 ; 17.236 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 18.104 ; 18.104 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 15.602 ; 15.602 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 16.959 ; 16.959 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 16.927 ; 16.927 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 17.590 ; 17.590 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 17.812 ; 17.812 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 16.925 ; 16.925 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 16.195 ; 16.195 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 16.574 ; 16.574 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 16.837 ; 16.837 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 16.805 ; 16.805 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 18.500 ; 18.500 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 17.856 ; 17.856 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 15.744 ; 15.744 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 17.195 ; 17.195 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 17.043 ; 17.043 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 16.946 ; 16.946 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 15.777 ; 15.777 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 17.492 ; 17.492 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 17.160 ; 17.160 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.391 ; 16.391 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.351 ; 16.351 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.280 ; 17.280 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 16.143 ; 16.143 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 16.759 ; 16.759 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 16.839 ; 16.839 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 17.534 ; 17.534 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 16.827 ; 16.827 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.612 ; 17.612 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 17.117 ; 17.117 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 16.998 ; 16.998 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 16.786 ; 16.786 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 16.984 ; 16.984 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 15.777 ; 15.777 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 16.724 ; 16.724 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 16.903 ; 16.903 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.226 ; 16.226 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 18.206 ; 18.206 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.456 ; 17.456 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 18.079 ; 18.079 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 17.382 ; 17.382 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.176 ; 17.176 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 17.540 ; 17.540 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.769 ; 17.769 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 17.478 ; 17.478 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.994 ; 17.994 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 16.774 ; 16.774 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 17.769 ; 17.769 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 17.276 ; 17.276 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 16.497 ; 16.497 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 18.097 ; 18.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.596 ; 19.596 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.229 ; 19.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.264 ; 19.264 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.097 ; 18.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 20.408 ; 20.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 22.147 ; 22.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 20.812 ; 20.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.598 ; 19.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 21.460 ; 21.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.468 ; 18.468 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.165 ; 20.165 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 20.927 ; 20.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 20.160 ; 20.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.525 ; 20.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.593 ; 20.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 22.626 ; 22.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 22.041 ; 22.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 22.253 ; 22.253 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 19.149 ; 19.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 22.310 ; 22.310 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 21.627 ; 21.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.339 ; 21.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 22.867 ; 22.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.205 ; 20.205 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.342 ; 21.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 21.672 ; 21.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.968 ; 20.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 21.712 ; 21.712 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.568 ; 20.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.265 ; 21.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.814 ; 21.814 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 17.053 ; 17.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 15.649 ; 15.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 14.990 ; 14.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.936 ; 15.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.593 ; 14.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.367 ; 15.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.765 ; 14.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.462 ; 15.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 15.414 ; 15.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 17.392 ; 17.392 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.613 ; 14.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.865 ; 16.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.547 ; 16.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 15.749 ; 15.749 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.482 ; 15.482 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.792 ; 15.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.411 ; 15.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.861 ; 16.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 14.875 ; 14.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.443 ; 15.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.430 ; 15.430 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.725 ; 11.725 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.481 ; 12.481 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.762 ; 12.762 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.322 ; 12.322 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.468 ; 12.468 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 12.448 ; 12.448 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.700 ; 11.700 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 11.527 ; 11.527 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.675 ; 12.675 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.596 ; 12.596 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.481 ; 13.481 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.527 ; 11.527 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.197 ; 13.197 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 12.647 ; 12.647 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.647 ; 12.647 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.931 ; 14.931 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.049 ; 15.049 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.112 ; 13.112 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.911 ; 13.911 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.063 ; 15.063 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.024 ; 14.024 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.641 ; 15.641 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 14.348 ; 14.348 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.824 ; 14.824 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 15.727 ; 15.727 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.667 ; 14.667 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 15.736 ; 15.736 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.533 ; 13.533 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.451 ; 14.451 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.804 ; 14.804 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.175 ; 15.175 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.085 ; 14.085 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 13.496 ; 13.496 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 15.810 ; 15.810 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 13.800 ; 13.800 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.763 ; 14.763 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 13.145 ; 13.145 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.753 ; 14.753 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 16.303 ; 16.303 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 17.368 ; 17.368 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 18.151 ; 18.151 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 18.217 ; 18.217 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 18.832 ; 18.832 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 16.822 ; 16.822 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 17.733 ; 17.733 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 16.530 ; 16.530 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 16.774 ; 16.774 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 18.362 ; 18.362 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.346 ; 19.346 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 17.780 ; 17.780 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 16.725 ; 16.725 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 17.507 ; 17.507 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 18.453 ; 18.453 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 18.903 ; 18.903 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 18.251 ; 18.251 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 16.761 ; 16.761 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 18.035 ; 18.035 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 18.061 ; 18.061 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.042 ; 19.042 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 17.373 ; 17.373 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 17.888 ; 17.888 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 16.739 ; 16.739 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.548 ; 17.548 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 16.303 ; 16.303 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 18.294 ; 18.294 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 20.404 ; 20.404 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.083 ; 19.083 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 16.526 ; 16.526 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 18.357 ; 18.357 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 18.821 ; 18.821 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 18.716 ; 18.716 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 15.955 ; 15.955 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 15.955 ; 15.955 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.984 ; 16.984 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 17.101 ; 17.101 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 16.649 ; 16.649 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.428 ; 17.428 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 16.209 ; 16.209 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 16.308 ; 16.308 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 16.538 ; 16.538 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 19.089 ; 19.089 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 16.930 ; 16.930 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.285 ; 17.285 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 17.283 ; 17.283 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 16.532 ; 16.532 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 16.561 ; 16.561 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 17.824 ; 17.824 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 16.997 ; 16.997 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 16.970 ; 16.970 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 17.631 ; 17.631 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.960 ; 16.960 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 17.363 ; 17.363 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.013 ; 17.013 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 16.690 ; 16.690 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 18.232 ; 18.232 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.423 ; 17.423 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 17.213 ; 17.213 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.195 ; 17.195 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 16.526 ; 16.526 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.275 ; 17.275 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 16.151 ; 16.151 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 16.951 ; 16.951 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 16.383 ; 16.383 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 16.533 ; 16.533 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 12.290 ; 12.290 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.427 ; 13.427 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.290 ; 12.290 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.773 ; 13.773 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 15.125 ; 15.125 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.722 ; 15.722 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 15.199 ; 15.199 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.513 ; 14.513 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.421 ; 13.421 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.168 ; 14.168 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 15.424 ; 15.424 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.203 ; 14.203 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.205 ; 14.205 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.236 ; 15.236 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.548 ; 13.548 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.560 ; 13.560 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.307 ; 13.307 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 14.303 ; 14.303 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.086 ; 13.086 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.555 ; 13.555 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.134 ; 13.134 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.247 ; 14.247 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 14.501 ; 14.501 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.867 ; 13.867 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 15.246 ; 15.246 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.887 ; 13.887 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.193 ; 14.193 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.186 ; 13.186 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.659 ; 14.659 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 14.127 ; 14.127 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.541 ; 13.541 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 12.729 ; 12.729 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 12.786 ; 12.786 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.849 ; 13.849 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.849 ; 13.849 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 14.317 ; 14.317 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.847 ; 14.847 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.185 ; 15.185 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.195 ; 15.195 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.579 ; 15.579 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.511 ; 14.511 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 14.392 ; 14.392 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.102 ; 16.102 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.702 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.056 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 17.543 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 17.836 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 17.828 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 16.793 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.914 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 17.914 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 18.108 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.886 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.479 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 17.836 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 16.787 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 17.984 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.543 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.118 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.585 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.264 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.773 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 18.052 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 18.171 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 18.151 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.151 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.702 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.702 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 17.828 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 16.767 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 17.824 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.052 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 16.793 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 19.237 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 19.237 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.886 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.207 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.561 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 17.048 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 17.341 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 17.333 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 16.298 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.419 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 17.419 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.613 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.391 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 17.984 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 17.341 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 16.292 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 17.489 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.048 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 17.623 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.090 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 17.769 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.278 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 17.557 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 17.676 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 17.656 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.656 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.207 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.207 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 17.333 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 16.272 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 17.329 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 17.557 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 16.298 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.742 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 18.742 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.391 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.702    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.056    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 17.543    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 17.836    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 17.828    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 16.793    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.914    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 17.914    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 18.108    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.886    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.479    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 17.836    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 16.787    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 17.984    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.543    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.118    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.585    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 18.264    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.773    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 18.052    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 18.171    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 18.151    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.151    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.702    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.702    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 17.828    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 16.767    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 17.824    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 18.052    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 16.793    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 19.237    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 19.237    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.886    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 16.207    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 17.561    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 17.048    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 17.341    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 17.333    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 16.298    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.419    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 17.419    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 17.613    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.391    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 17.984    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 17.341    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 16.292    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 17.489    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.048    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 17.623    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 18.090    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 17.769    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.278    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 17.557    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 17.676    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 17.656    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 17.656    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.207    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.207    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 17.333    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 16.272    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 17.329    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 17.557    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 16.298    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.742    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 18.742    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.391    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -10.394 ; -1814.356     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.247 ; -37.288       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -412.836              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -10.394 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.844     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.635  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.080     ; 10.085     ;
; -9.474  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.768     ; 8.736      ;
; -9.421  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.752     ; 8.699      ;
; -9.365  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.768     ; 8.627      ;
; -9.348  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.752     ; 8.626      ;
; -9.248  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.768     ; 8.510      ;
; -9.244  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.351     ; 8.923      ;
; -9.186  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.828     ; 8.388      ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.184  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.828      ; 10.542     ;
; -9.145  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.610     ; 8.565      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.109  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 0.500        ; -0.081     ; 9.558      ;
; -9.100  ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.610     ; 8.520      ;
; -9.068  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.343     ; 8.755      ;
; -9.008  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.351     ; 8.687      ;
; -9.002  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.722     ; 8.310      ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.978  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.360     ;
; -8.971  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.372     ; 8.629      ;
; -8.942  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.452     ; 8.520      ;
; -8.939  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.722     ; 8.247      ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.923  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.852      ; 10.305     ;
; -8.917  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.452     ; 8.495      ;
; -8.906  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.826     ; 8.110      ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.890  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.690     ;
; -8.880  ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.759     ; 8.151      ;
; -8.864  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.826     ; 8.068      ;
; -8.818  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.722     ; 8.126      ;
; -8.814  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.828     ; 8.016      ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.813  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 1.270      ; 10.613     ;
; -8.807  ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.722     ; 8.115      ;
; -8.805  ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.826     ; 8.009      ;
; -8.803  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                         ; CLOCK        ; CLOCK       ; 1.000        ; -1.531     ; 8.302      ;
; -8.785  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst ; CLOCK        ; CLOCK       ; 0.500        ; 1.373      ; 10.688     ;
; -8.785  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst ; CLOCK        ; CLOCK       ; 0.500        ; 1.373      ; 10.688     ;
; -8.785  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst ; CLOCK        ; CLOCK       ; 0.500        ; 1.373      ; 10.688     ;
; -8.785  ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst ; CLOCK        ; CLOCK       ; 0.500        ; 1.373      ; 10.688     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.247 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.918      ; 1.819      ;
; -1.203 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.903      ; 1.848      ;
; -1.155 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 1.514      ;
; -1.090 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.581      ;
; -1.088 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.918      ; 1.978      ;
; -1.058 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.613      ;
; -0.969 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 1.680      ;
; -0.966 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 1.703      ;
; -0.952 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 1.763      ; 0.459      ;
; -0.898 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.763      ; 0.513      ;
; -0.897 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 1.763      ; 0.514      ;
; -0.896 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.763      ; 0.515      ;
; -0.886 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.525      ; 1.787      ;
; -0.885 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.899      ; 2.162      ;
; -0.858 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 1.791      ;
; -0.839 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.215      ;
; -0.835 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.903      ; 2.216      ;
; -0.811 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.860      ;
; -0.799 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.903      ; 2.252      ;
; -0.792 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.925      ; 2.281      ;
; -0.790 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.918      ; 2.276      ;
; -0.772 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 1.877      ;
; -0.767 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.904      ;
; -0.750 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.922      ; 2.320      ;
; -0.738 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 1.931      ;
; -0.720 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst1    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1   ; CLOCK        ; CLOCK       ; 0.000        ; 2.514      ; 1.942      ;
; -0.718 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.764      ; 0.694      ;
; -0.711 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 1.958      ;
; -0.706 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.965      ;
; -0.698 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 1.951      ;
; -0.698 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 1.951      ;
; -0.696 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.504      ; 1.956      ;
; -0.685 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst     ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.499      ; 1.962      ;
; -0.677 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst2    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 1.994      ;
; -0.670 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.543      ; 2.021      ;
; -0.652 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.918      ; 2.414      ;
; -0.649 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.000      ;
; -0.648 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.401      ;
; -0.648 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.021      ;
; -0.644 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst     ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.499      ; 2.003      ;
; -0.641 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.910      ; 2.417      ;
; -0.629 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.040      ;
; -0.627 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.042      ;
; -0.625 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.424      ;
; -0.619 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst3    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.052      ;
; -0.610 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.544      ; 2.082      ;
; -0.610 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst2    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1   ; CLOCK        ; CLOCK       ; 0.000        ; 2.516      ; 2.054      ;
; -0.603 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.764      ; 0.809      ;
; -0.603 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 1.764      ; 0.809      ;
; -0.590 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.506      ; 2.064      ;
; -0.588 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.461      ;
; -0.583 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.519      ; 2.084      ;
; -0.580 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 1.781      ; 0.849      ;
; -0.580 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.781      ; 0.849      ;
; -0.576 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.073      ;
; -0.572 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.099      ;
; -0.560 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst1    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.499      ; 2.087      ;
; -0.556 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.519      ; 2.111      ;
; -0.555 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.116      ;
; -0.553 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.520      ; 2.115      ;
; -0.547 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst     ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.499      ; 2.100      ;
; -0.543 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst3    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.515      ; 2.120      ;
; -0.535 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2   ; CLOCK        ; CLOCK       ; 0.000        ; 2.922      ; 2.535      ;
; -0.531 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.118      ;
; -0.530 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.883      ;
; -0.530 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.883      ;
; -0.530 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.883      ;
; -0.530 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.883      ;
; -0.528 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.500      ; 2.120      ;
; -0.519 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.896      ; 2.525      ;
; -0.519 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst1    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.499      ; 2.128      ;
; -0.516 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.897      ;
; -0.516 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.765      ; 0.897      ;
; -0.507 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.164      ;
; -0.505 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst2   ; CLOCK        ; CLOCK       ; 0.000        ; 2.918      ; 2.561      ;
; -0.498 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.151      ;
; -0.496 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.747      ; 0.899      ;
; -0.496 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 1.747      ; 0.899      ;
; -0.495 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.174      ;
; -0.495 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.525      ; 2.178      ;
; -0.493 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.178      ;
; -0.491 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.905      ; 2.562      ;
; -0.483 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.188      ;
; -0.482 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.519      ; 2.185      ;
; -0.473 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.503      ; 2.178      ;
; -0.472 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.177      ;
; -0.468 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.181      ;
; -0.467 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.202      ;
; -0.465 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.901      ; 2.584      ;
; -0.464 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.207      ;
; -0.463 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.501      ; 2.186      ;
; -0.458 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.910      ; 2.600      ;
; -0.455 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.535      ; 2.228      ;
; -0.452 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst3    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst1   ; CLOCK        ; CLOCK       ; 0.000        ; 2.516      ; 2.212      ;
; -0.448 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.223      ;
; -0.441 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.228      ;
; -0.437 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.523      ; 2.234      ;
; -0.433 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.521      ; 2.236      ;
; -0.431 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.504      ; 2.221      ;
; -0.430 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.906      ; 2.624      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.914  ; 0.914  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.395  ; 0.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.320  ; 0.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.603  ; 0.603  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.179  ; 0.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.518  ; 0.518  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.584  ; 0.584  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.703  ; 0.703  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.476  ; 0.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.238  ; 0.238  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.395  ; 0.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.631  ; 0.631  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.526  ; 0.526  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.383  ; 0.383  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.414  ; 0.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.678  ; 0.678  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.909  ; 0.909  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.564  ; 0.564  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.655  ; 0.655  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.678  ; 0.678  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.755  ; 0.755  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.859  ; 0.859  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.646  ; 0.646  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.702  ; 0.702  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.662  ; 0.662  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.458  ; 0.458  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.690  ; 0.690  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.574  ; 0.574  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.694  ; 0.694  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.914  ; 0.914  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.628  ; 0.628  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.414  ; 0.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.642  ; 0.642  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.181  ; 2.181  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.837  ; 1.837  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 1.948  ; 1.948  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.943  ; 1.943  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.652  ; 1.652  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.956  ; 1.956  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.891  ; 1.891  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 2.181  ; 2.181  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.480 ; -0.480 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.061 ; -0.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.277 ; -0.277 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.202 ; -0.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.485 ; -0.485 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.061 ; -0.061 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.400 ; -0.400 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.466 ; -0.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.585 ; -0.585 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.358 ; -0.358 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.120 ; -0.120 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.277 ; -0.277 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.513 ; -0.513 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.408 ; -0.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.265 ; -0.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.296 ; -0.296 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.560 ; -0.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.446 ; -0.446 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.537 ; -0.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.560 ; -0.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.637 ; -0.637 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.741 ; -0.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.528 ; -0.528 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.584 ; -0.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.544 ; -0.544 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.340 ; -0.340 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.572 ; -0.572 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.456 ; -0.456 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.576 ; -0.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.796 ; -0.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.510 ; -0.510 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.296 ; -0.296 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.524 ; -0.524 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.007  ; 1.007  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.680 ; -1.680 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.774 ; -1.774 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.689 ; -1.689 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.479 ; -1.479 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.589 ; -1.589 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.631 ; -1.631 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.988 ; -1.988 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.007  ; 1.007  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 5.874  ; 5.874  ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.193  ; 5.193  ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.147  ; 5.147  ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.018  ; 5.018  ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.874  ; 5.874  ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 4.946  ; 4.946  ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.320  ; 5.320  ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.223  ; 5.223  ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 4.933  ; 4.933  ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.053  ; 5.053  ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.498  ; 5.498  ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.613  ; 5.613  ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.569  ; 5.569  ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.268  ; 5.268  ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.711  ; 5.711  ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.491  ; 5.491  ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.733  ; 5.733  ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 4.986  ; 4.986  ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.310  ; 5.310  ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.546  ; 5.546  ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 4.955  ; 4.955  ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.257  ; 5.257  ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 4.923  ; 4.923  ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.576  ; 5.576  ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 4.846  ; 4.846  ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.153  ; 5.153  ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.194  ; 5.194  ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.680  ; 5.680  ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.246  ; 5.246  ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.066  ; 5.066  ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.214  ; 5.214  ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.379  ; 5.379  ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 4.982  ; 4.982  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.294  ; 8.294  ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.504  ; 7.504  ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.997  ; 7.997  ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 8.109  ; 8.109  ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 8.158  ; 8.158  ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.496  ; 7.496  ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.236  ; 7.236  ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 6.995  ; 6.995  ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.833  ; 6.833  ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.165  ; 7.165  ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.817  ; 7.817  ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.239  ; 7.239  ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.750  ; 6.750  ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.458  ; 7.458  ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.253  ; 7.253  ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.335  ; 7.335  ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.808  ; 7.808  ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.761  ; 6.761  ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.237  ; 7.237  ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.621  ; 7.621  ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.360  ; 7.360  ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.811  ; 7.811  ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.175  ; 7.175  ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 7.322  ; 7.322  ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.763  ; 6.763  ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.483  ; 7.483  ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.427  ; 7.427  ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.294  ; 8.294  ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.399  ; 7.399  ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.255  ; 7.255  ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.131  ; 7.131  ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.461  ; 7.461  ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.274  ; 7.274  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 13.692 ; 13.692 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.779  ; 8.779  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.067  ; 9.067  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.732  ; 9.732  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.601  ; 9.601  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.308  ; 9.308  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.311  ; 9.311  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.847  ; 9.847  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.058 ; 10.058 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 10.909 ; 10.909 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.087 ; 10.087 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.336 ; 10.336 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.495 ; 10.495 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.468 ; 10.468 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.867 ; 10.867 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.108 ; 11.108 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 10.798 ; 10.798 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.307 ; 11.307 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.560 ; 11.560 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.556 ; 11.556 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.942 ; 11.942 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.885 ; 11.885 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.169 ; 12.169 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.192 ; 12.192 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.461 ; 12.461 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.522 ; 12.522 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.061 ; 13.061 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.938 ; 12.938 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.283 ; 13.283 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.002 ; 13.002 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.664 ; 13.664 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.692 ; 13.692 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.452 ; 13.452 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.534  ; 8.534  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.221  ; 7.221  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.109  ; 7.109  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.124  ; 7.124  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.740  ; 6.740  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.509  ; 7.509  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 8.154  ; 8.154  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.682  ; 7.682  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.220  ; 7.220  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.744  ; 7.744  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.823  ; 6.823  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.431  ; 7.431  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364  ; 7.364  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.529  ; 7.529  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.551  ; 7.551  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.244  ; 8.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.990  ; 7.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.172  ; 8.172  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.054  ; 7.054  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 8.083  ; 8.083  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.524  ; 7.524  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.987  ; 7.987  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.725  ; 7.725  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.534  ; 8.534  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.383  ; 7.383  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.734  ; 7.734  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.804  ; 7.804  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.738  ; 7.738  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.912  ; 7.912  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.492  ; 7.492  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.622  ; 7.622  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.918  ; 7.918  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.777  ; 6.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.729  ; 6.729  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.125  ; 6.125  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.990  ; 5.990  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.172  ; 6.172  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.740  ; 5.740  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.786  ; 5.786  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.883  ; 5.883  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.910  ; 5.910  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.088  ; 6.088  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.050  ; 6.050  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.777  ; 6.777  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.838  ; 5.838  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.132  ; 6.132  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.546  ; 6.546  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.755  ; 5.755  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.361  ; 6.361  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.409  ; 5.409  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.048  ; 6.048  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 6.101  ; 6.101  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.092  ; 6.092  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269  ; 6.269  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.914  ; 5.914  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.085  ; 6.085  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.155  ; 6.155  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.918  ; 5.918  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.480  ; 6.480  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.931  ; 5.931  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.080  ; 6.080  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.148  ; 6.148  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.948  ; 5.948  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.069  ; 6.069  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.088  ; 6.088  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.391  ; 3.391  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.251  ; 5.251  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.570  ; 4.570  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.809  ; 4.809  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.930  ; 4.930  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.251  ; 5.251  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.980  ; 4.980  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.144  ; 5.144  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.119  ; 5.119  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.684  ; 4.684  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.307  ; 5.307  ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.803  ; 4.803  ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.100  ; 5.100  ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 5.062  ; 5.062  ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.307  ; 5.307  ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 5.133  ; 5.133  ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.208  ; 5.208  ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 5.033  ; 5.033  ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.717  ; 4.717  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.979  ; 4.979  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.206  ; 6.206  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.828  ; 5.828  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.128  ; 5.128  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.291  ; 5.291  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.788  ; 5.788  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.886  ; 5.886  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.312  ; 5.312  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.680  ; 5.680  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.486  ; 5.486  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.905  ; 5.905  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.659  ; 5.659  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 6.127  ; 6.127  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634  ; 5.634  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.348  ; 5.348  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.740  ; 5.740  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 6.073  ; 6.073  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.782  ; 5.782  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.723  ; 5.723  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.077  ; 6.077  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.681  ; 5.681  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.094  ; 6.094  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.435  ; 5.435  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.670  ; 5.670  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.722  ; 5.722  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.819  ; 5.819  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.468  ; 5.468  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.249  ; 5.249  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.347  ; 5.347  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.206  ; 6.206  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.488  ; 5.488  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.686  ; 5.686  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.248  ; 5.248  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.682  ; 5.682  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 9.127  ; 9.127  ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 8.090  ; 8.090  ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 8.298  ; 8.298  ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 8.456  ; 8.456  ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 8.631  ; 8.631  ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.651  ; 7.651  ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.662  ; 7.662  ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.594  ; 7.594  ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.602  ; 7.602  ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 8.240  ; 8.240  ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 8.549  ; 8.549  ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 8.104  ; 8.104  ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.892  ; 7.892  ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 8.266  ; 8.266  ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 8.415  ; 8.415  ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 8.101  ; 8.101  ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 8.640  ; 8.640  ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 7.728  ; 7.728  ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 8.024  ; 8.024  ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 8.553  ; 8.553  ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 8.537  ; 8.537  ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 8.389  ; 8.389  ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 8.114  ; 8.114  ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 8.221  ; 8.221  ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 8.070  ; 8.070  ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 8.287  ; 8.287  ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 8.220  ; 8.220  ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 9.127  ; 9.127  ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 8.819  ; 8.819  ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 8.304  ; 8.304  ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 8.334  ; 8.334  ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 8.445  ; 8.445  ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 8.178  ; 8.178  ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.112 ; 14.112 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.274  ; 9.274  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 9.492  ; 9.492  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 10.205 ; 10.205 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 10.074 ; 10.074 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.728  ; 9.728  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.731  ; 9.731  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 10.267 ; 10.267 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.478 ; 10.478 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 11.329 ; 11.329 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.507 ; 10.507 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.756 ; 10.756 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.915 ; 10.915 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.888 ; 10.888 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.287 ; 11.287 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.528 ; 11.528 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.218 ; 11.218 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.727 ; 11.727 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.980 ; 11.980 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.976 ; 11.976 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.362 ; 12.362 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.305 ; 12.305 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.589 ; 12.589 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.612 ; 12.612 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.881 ; 12.881 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.942 ; 12.942 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 13.481 ; 13.481 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 13.358 ; 13.358 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 13.703 ; 13.703 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.422 ; 13.422 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 14.084 ; 14.084 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 14.112 ; 14.112 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.872 ; 13.872 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.615  ; 6.615  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901  ; 5.901  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.809  ; 5.809  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.656  ; 5.656  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.540  ; 5.540  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.055  ; 6.055  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.358  ; 6.358  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.615  ; 6.615  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.097  ; 6.097  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.974  ; 5.974  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.697  ; 5.697  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.876  ; 5.876  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.785  ; 5.785  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.151  ; 6.151  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.899  ; 5.899  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.903  ; 5.903  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.249  ; 6.249  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.078  ; 6.078  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.018  ; 6.018  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.022  ; 6.022  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.981  ; 5.981  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.220  ; 6.220  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.847  ; 5.847  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.016  ; 6.016  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.876  ; 5.876  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.208  ; 6.208  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.345  ; 6.345  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.945  ; 5.945  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.434  ; 6.434  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.236  ; 6.236  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.175  ; 6.175  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.949  ; 5.949  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.193  ; 6.193  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.134  ; 6.134  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.010  ; 6.010  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.675  ; 5.675  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.721  ; 5.721  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.641  ; 6.641  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.118  ; 6.118  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.337  ; 6.337  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.360  ; 6.360  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.641  ; 6.641  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.501  ; 6.501  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.443  ; 6.443  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.398  ; 6.398  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.294  ; 6.294  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.634  ; 6.634  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 4.846 ; 4.846 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.147 ; 5.147 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.018 ; 5.018 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 4.946 ; 4.946 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.223 ; 5.223 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 4.933 ; 4.933 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.053 ; 5.053 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.498 ; 5.498 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.569 ; 5.569 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 4.955 ; 4.955 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 4.923 ; 4.923 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.576 ; 5.576 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 4.846 ; 4.846 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.194 ; 5.194 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.246 ; 5.246 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.214 ; 5.214 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 4.982 ; 4.982 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.372 ; 5.372 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 4.943 ; 4.943 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.209 ; 5.209 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 4.864 ; 4.864 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 6.765 ; 6.765 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.320 ; 6.320 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.884 ; 5.884 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.317 ; 6.317 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.794 ; 6.794 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.169 ; 6.169 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.547 ; 6.547 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.517 ; 6.517 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.605 ; 6.605 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 6.216 ; 6.216 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.205 ; 6.205 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.286 ; 6.286 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.153 ; 7.153 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.071 ; 6.071 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 6.366 ; 6.366 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.247 ; 6.247 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.466 ; 6.466 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.415 ; 6.415 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.406 ; 6.406 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.148 ; 6.148 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.271 ; 6.271 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.237 ; 6.237 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.322 ; 6.322 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.564 ; 6.564 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.264 ; 6.264 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.328 ; 6.328 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.273 ; 6.273 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.249 ; 6.249 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.281 ; 6.281 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.285 ; 6.285 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.141 ; 6.141 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.670 ; 6.670 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.437 ; 6.437 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.201 ; 6.201 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.416 ; 6.416 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.669 ; 6.669 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.557 ; 6.557 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.797 ; 6.797 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.200 ; 6.200 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.149 ; 6.149 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.221 ; 7.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.109 ; 7.109 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.124 ; 7.124 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.509 ; 7.509 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 8.154 ; 8.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.682 ; 7.682 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.220 ; 7.220 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.744 ; 7.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.823 ; 6.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.431 ; 7.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.663 ; 7.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364 ; 7.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.529 ; 7.529 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.551 ; 7.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.244 ; 8.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.990 ; 7.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.172 ; 8.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.054 ; 7.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 8.083 ; 8.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.987 ; 7.987 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.725 ; 7.725 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.534 ; 8.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.383 ; 7.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.734 ; 7.734 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.804 ; 7.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.738 ; 7.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.912 ; 7.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.492 ; 7.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.622 ; 7.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.918 ; 7.918 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.409 ; 5.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.125 ; 6.125 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.172 ; 6.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.740 ; 5.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.910 ; 5.910 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.838 ; 5.838 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.755 ; 5.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.361 ; 6.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.409 ; 5.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 6.101 ; 6.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.092 ; 6.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.914 ; 5.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.085 ; 6.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.155 ; 6.155 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.918 ; 5.918 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.480 ; 6.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.080 ; 6.080 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.148 ; 6.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.391 ; 3.391 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.570 ; 4.570 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.570 ; 4.570 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.809 ; 4.809 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.930 ; 4.930 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.980 ; 4.980 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.144 ; 5.144 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.119 ; 5.119 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.684 ; 4.684 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.307 ; 5.307 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 5.133 ; 5.133 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.208 ; 5.208 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 5.033 ; 5.033 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.973 ; 4.973 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.886 ; 5.886 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 6.127 ; 6.127 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.348 ; 5.348 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.740 ; 5.740 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.782 ; 5.782 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.077 ; 6.077 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.681 ; 5.681 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.094 ; 6.094 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.435 ; 5.435 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.722 ; 5.722 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.249 ; 5.249 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.206 ; 6.206 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.488 ; 5.488 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.789 ; 6.789 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.072 ; 7.072 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.296 ; 7.296 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.321 ; 7.321 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.738 ; 7.738 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 6.870 ; 6.870 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.076 ; 7.076 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 6.796 ; 6.796 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.885 ; 6.885 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.353 ; 7.353 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.868 ; 7.868 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.292 ; 7.292 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.851 ; 6.851 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.113 ; 7.113 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.348 ; 7.348 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.492 ; 7.492 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.427 ; 7.427 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.794 ; 6.794 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.365 ; 7.365 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.627 ; 7.627 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.132 ; 7.132 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.891 ; 6.891 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.122 ; 7.122 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.862 ; 6.862 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.206 ; 7.206 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.187 ; 8.187 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.572 ; 7.572 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.789 ; 6.789 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.384 ; 7.384 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.742 ; 7.742 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.492 ; 7.492 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.732 ; 6.732 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.741 ; 6.741 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 7.032 ; 7.032 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.224 ; 7.224 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.958 ; 6.958 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.038 ; 7.038 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.824 ; 6.824 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.809 ; 6.809 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.650 ; 7.650 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.956 ; 6.956 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.998 ; 6.998 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.011 ; 7.011 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.906 ; 6.906 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.242 ; 7.242 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.016 ; 7.016 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.032 ; 7.032 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.168 ; 7.168 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.977 ; 6.977 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.114 ; 7.114 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.013 ; 7.013 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.875 ; 6.875 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.202 ; 7.202 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.145 ; 7.145 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.063 ; 7.063 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.192 ; 7.192 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.900 ; 6.900 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.278 ; 7.278 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.732 ; 6.732 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.034 ; 7.034 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.811 ; 6.811 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.888 ; 6.888 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.540 ; 5.540 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.656 ; 5.656 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.540 ; 5.540 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.055 ; 6.055 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.358 ; 6.358 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.615 ; 6.615 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.097 ; 6.097 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.974 ; 5.974 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.876 ; 5.876 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.785 ; 5.785 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.899 ; 5.899 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.903 ; 5.903 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.249 ; 6.249 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.078 ; 6.078 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.018 ; 6.018 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.022 ; 6.022 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.220 ; 6.220 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.847 ; 5.847 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.876 ; 5.876 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.345 ; 6.345 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.945 ; 5.945 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.434 ; 6.434 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.236 ; 6.236 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.175 ; 6.175 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.193 ; 6.193 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.010 ; 6.010 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.675 ; 5.675 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.721 ; 5.721 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.245 ; 6.245 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.346 ; 6.346 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.448 ; 6.448 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.432 ; 6.432 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.267 ; 6.267 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.589 ; 6.589 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.766 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.197 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.225 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.219 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 6.791 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.208 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 7.208 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.232 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.502 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.372 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.225 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 6.786 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.148 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.242 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.286 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.394 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.771 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.197 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.157 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.137 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.137 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.885 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.885 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.219 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 6.766 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.211 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.197 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 6.791 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.603 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.603 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.502 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.652 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.083 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 6.983 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.111 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.105 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 6.677 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.094 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 7.094 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.118 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.388 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.258 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.111 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 6.672 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.034 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 6.983 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.128 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.172 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.280 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.657 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.083 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.043 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.023 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.023 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.771 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.771 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.105 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 6.652 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.083 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 6.677 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.489 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.489 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.388 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.766     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.197     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.097     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.225     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.219     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 6.791     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.208     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 7.208     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.232     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.502     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.372     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.225     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 6.786     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.148     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.097     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.242     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.286     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.394     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.771     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.197     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.157     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.137     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.137     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.885     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.885     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.219     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 6.766     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.211     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.197     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 6.791     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.603     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.603     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.502     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.652     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.083     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 6.983     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.111     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.105     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 6.677     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.094     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 7.094     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 7.118     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.388     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.258     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 7.111     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 6.672     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 7.034     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 6.983     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.128     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 7.172     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 7.280     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.657     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.083     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.043     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 7.023     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.023     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.771     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.771     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 7.105     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 6.652     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 7.097     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 7.083     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 6.677     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.489     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.489     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.388     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+-----------+----------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -34.956   ; -3.585   ; N/A      ; N/A     ; -2.277              ;
;  CLOCK           ; -34.956   ; -3.585   ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -6076.259 ; -104.009 ; 0.0      ; 0.0     ; -624.441            ;
;  CLOCK           ; -6076.259 ; -104.009 ; N/A      ; N/A     ; -624.441            ;
+------------------+-----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.395  ; 0.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.320  ; 0.320  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 0.714  ; 0.714  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.179  ; 0.179  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.518  ; 0.518  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.757  ; 0.757  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.981  ; 0.981  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.476  ; 0.476  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.238  ; 0.238  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.395  ; 0.395  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.631  ; 0.631  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.526  ; 0.526  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.383  ; 0.383  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.414  ; 0.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.933  ; 0.933  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 1.362  ; 1.362  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.564  ; 0.564  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.655  ; 0.655  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.902  ; 0.902  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.819  ; 0.819  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 1.044  ; 1.044  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.648  ; 0.648  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.879  ; 0.879  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.692  ; 0.692  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.458  ; 0.458  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.744  ; 0.744  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.574  ; 0.574  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.724  ; 0.724  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 1.422  ; 1.422  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.665  ; 0.665  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.414  ; 0.414  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.709  ; 0.709  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 5.119  ; 5.119  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 4.156  ; 4.156  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 4.394  ; 4.394  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.326  ; 4.326  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.589  ; 3.589  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 4.481  ; 4.481  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.442  ; 4.442  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 5.119  ; 5.119  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.464 ; -0.464 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.205  ; 0.205  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.423  ; 0.423  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.448 ; -0.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 0.860  ; 0.860  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.141 ; -0.141 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.466 ; -0.466 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.585 ; -0.585 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.118 ; -0.118 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.752  ; 0.752  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.244  ; 0.244  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.351 ; -0.351 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.313  ; 0.313  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.268  ; 0.268  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.560 ; -0.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.202 ; -0.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.364 ; -0.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.560 ; -0.560 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.553 ; -0.553 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.741 ; -0.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.382 ; -0.382 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.584 ; -0.584 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.426 ; -0.426 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.098  ; 0.098  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.478 ; -0.478 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.235 ; -0.235 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.458 ; -0.458 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.796 ; -0.796 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.399 ; -0.399 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.201  ; 0.201  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.443 ; -0.443 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 1.623  ; 1.623  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.680 ; -1.680 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -1.774 ; -1.774 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.689 ; -1.689 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.479 ; -1.479 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.589 ; -1.589 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.631 ; -1.631 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.988 ; -1.988 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 1.623  ; 1.623  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 13.354 ; 13.354 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 12.975 ; 12.975 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 12.683 ; 12.683 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 14.881 ; 14.881 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 12.888 ; 12.888 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 13.898 ; 13.898 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 13.297 ; 13.297 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 12.876 ; 12.876 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 13.076 ; 13.076 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 14.123 ; 14.123 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 14.694 ; 14.694 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.672 ; 14.672 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 13.811 ; 13.811 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 14.432 ; 14.432 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 14.365 ; 14.365 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.739 ; 14.739 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 12.532 ; 12.532 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 13.345 ; 13.345 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 14.384 ; 14.384 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 12.384 ; 12.384 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 13.263 ; 13.263 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 12.539 ; 12.539 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 12.221 ; 12.221 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 13.143 ; 13.143 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.384 ; 13.384 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 15.060 ; 15.060 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 13.331 ; 13.331 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 12.969 ; 12.969 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 12.961 ; 12.961 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 13.600 ; 13.600 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 12.956 ; 12.956 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.349 ; 22.349 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.392 ; 20.392 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.271 ; 22.271 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 22.349 ; 22.349 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 21.740 ; 21.740 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.172 ; 20.172 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.981 ; 19.981 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.639 ; 18.639 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.010 ; 18.010 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.478 ; 19.478 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 21.246 ; 21.246 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.494 ; 19.494 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 17.958 ; 17.958 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.530 ; 20.530 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.531 ; 19.531 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.376 ; 20.376 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 21.187 ; 21.187 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 18.139 ; 18.139 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 19.901 ; 19.901 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.381 ; 20.381 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.830 ; 19.830 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 21.084 ; 21.084 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 20.007 ; 20.007 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 19.990 ; 19.990 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.522 ; 17.522 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 20.250 ; 20.250 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 20.620 ; 20.620 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 22.315 ; 22.315 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.962 ; 19.962 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 19.235 ; 19.235 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 19.336 ; 19.336 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 19.741 ; 19.741 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 19.634 ; 19.634 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.171 ; 42.171 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.901 ; 24.901 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.692 ; 25.692 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 27.142 ; 27.142 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.211 ; 27.211 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.808 ; 26.808 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.475 ; 26.475 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 28.240 ; 28.240 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.921 ; 28.921 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.919 ; 31.919 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.456 ; 29.456 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.588 ; 30.588 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 31.042 ; 31.042 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.668 ; 30.668 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.194 ; 32.194 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.935 ; 32.935 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 31.924 ; 31.924 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.609 ; 33.609 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.637 ; 34.637 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 34.668 ; 34.668 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.926 ; 35.926 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.752 ; 35.752 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.898 ; 36.898 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 37.480 ; 37.480 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.697 ; 37.697 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.983 ; 37.983 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.368 ; 39.368 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.407 ; 39.407 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.032 ; 40.032 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.881 ; 39.881 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.971 ; 41.971 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.171 ; 42.171 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.285 ; 41.285 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.867 ; 22.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 19.596 ; 19.596 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.229 ; 19.229 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 19.264 ; 19.264 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 18.097 ; 18.097 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 20.408 ; 20.408 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 22.147 ; 22.147 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 20.812 ; 20.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 19.598 ; 19.598 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 21.460 ; 21.460 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 18.468 ; 18.468 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.165 ; 20.165 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 20.927 ; 20.927 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 20.160 ; 20.160 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 20.525 ; 20.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.593 ; 20.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 22.626 ; 22.626 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 22.041 ; 22.041 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 22.253 ; 22.253 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 19.149 ; 19.149 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 22.310 ; 22.310 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.505 ; 20.505 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 21.627 ; 21.627 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.339 ; 21.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 22.867 ; 22.867 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 20.205 ; 20.205 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 21.342 ; 21.342 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 21.672 ; 21.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.968 ; 20.968 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 21.712 ; 21.712 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 20.568 ; 20.568 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 21.265 ; 21.265 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 21.814 ; 21.814 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 17.392 ; 17.392 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 17.053 ; 17.053 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 15.649 ; 15.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 14.990 ; 14.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 15.936 ; 15.936 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.593 ; 14.593 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.367 ; 15.367 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.765 ; 14.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 15.462 ; 15.462 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 15.414 ; 15.414 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 17.392 ; 17.392 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.613 ; 14.613 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 16.865 ; 16.865 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 16.547 ; 16.547 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 15.148 ; 15.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 15.749 ; 15.749 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 15.101 ; 15.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 15.482 ; 15.482 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.792 ; 15.792 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.411 ; 15.411 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 16.861 ; 16.861 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 14.875 ; 14.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.443 ; 15.443 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.762 ; 15.762 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 15.430 ; 15.430 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 15.486 ; 15.486 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.408  ; 7.408  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.762 ; 12.762 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 11.204 ; 11.204 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.725 ; 11.725 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 12.481 ; 12.481 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.762 ; 12.762 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 12.322 ; 12.322 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.468 ; 12.468 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 12.448 ; 12.448 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 11.700 ; 11.700 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 13.481 ; 13.481 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 11.683 ; 11.683 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 12.675 ; 12.675 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 12.596 ; 12.596 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 13.313 ; 13.313 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 13.481 ; 13.481 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 12.518 ; 12.518 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 11.527 ; 11.527 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 15.810 ; 15.810 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 14.944 ; 14.944 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 12.647 ; 12.647 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.962 ; 12.962 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 14.931 ; 14.931 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 15.049 ; 15.049 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.112 ; 13.112 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 14.070 ; 14.070 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.911 ; 13.911 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.063 ; 15.063 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 14.024 ; 14.024 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 15.641 ; 15.641 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 14.348 ; 14.348 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.335 ; 13.335 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.824 ; 14.824 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 15.727 ; 15.727 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.667 ; 14.667 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 14.495 ; 14.495 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 15.736 ; 15.736 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 14.046 ; 14.046 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.631 ; 15.631 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 13.533 ; 13.533 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 14.451 ; 14.451 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.804 ; 14.804 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.175 ; 15.175 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 14.085 ; 14.085 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 13.150 ; 13.150 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 13.496 ; 13.496 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 15.810 ; 15.810 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 13.800 ; 13.800 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.763 ; 14.763 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 13.145 ; 13.145 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 14.753 ; 14.753 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 23.554 ; 23.554 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 20.896 ; 20.896 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 21.698 ; 21.698 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 22.054 ; 22.054 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 21.786 ; 21.786 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 19.481 ; 19.481 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 19.721 ; 19.721 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.384 ; 19.384 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.195 ; 19.195 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 21.275 ; 21.275 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 21.770 ; 21.770 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 20.408 ; 20.408 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.117 ; 20.117 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 21.463 ; 21.463 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 22.156 ; 22.156 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.981 ; 20.981 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 22.330 ; 22.330 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.917 ; 19.917 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 21.130 ; 21.130 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 21.672 ; 21.672 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.010 ; 22.010 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 21.591 ; 21.591 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.200 ; 21.200 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 21.275 ; 21.275 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.563 ; 20.563 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 21.203 ; 21.203 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.683 ; 21.683 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 23.554 ; 23.554 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 23.254 ; 23.254 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 21.152 ; 21.152 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 21.657 ; 21.657 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 21.309 ; 21.309 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 21.198 ; 21.198 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 42.159 ; 42.159 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.893 ; 24.893 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 25.645 ; 25.645 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 27.188 ; 27.188 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 27.257 ; 27.257 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.796 ; 26.796 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 26.463 ; 26.463 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 28.228 ; 28.228 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.909 ; 28.909 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 31.907 ; 31.907 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.444 ; 29.444 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.576 ; 30.576 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 31.030 ; 31.030 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.656 ; 30.656 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.182 ; 32.182 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.923 ; 32.923 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 31.912 ; 31.912 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 33.597 ; 33.597 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 34.625 ; 34.625 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 34.656 ; 34.656 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.914 ; 35.914 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.740 ; 35.740 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 36.886 ; 36.886 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 37.468 ; 37.468 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 37.685 ; 37.685 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.971 ; 37.971 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 39.356 ; 39.356 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 39.395 ; 39.395 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 40.020 ; 40.020 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 39.869 ; 39.869 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 41.959 ; 41.959 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 42.159 ; 42.159 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 41.273 ; 41.273 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 15.722 ; 15.722 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.795 ; 13.795 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.427 ; 13.427 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.290 ; 12.290 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 13.773 ; 13.773 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 15.125 ; 15.125 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 15.722 ; 15.722 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 15.199 ; 15.199 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 14.513 ; 14.513 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 13.421 ; 13.421 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 14.168 ; 14.168 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 15.424 ; 15.424 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 14.203 ; 14.203 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.205 ; 14.205 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 15.236 ; 15.236 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 14.133 ; 14.133 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 13.548 ; 13.548 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 13.560 ; 13.560 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 13.307 ; 13.307 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 14.303 ; 14.303 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.086 ; 13.086 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.555 ; 13.555 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 13.134 ; 13.134 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 14.247 ; 14.247 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 14.501 ; 14.501 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 13.867 ; 13.867 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 15.246 ; 15.246 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.887 ; 13.887 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.193 ; 14.193 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 13.186 ; 13.186 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.659 ; 14.659 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 14.127 ; 14.127 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.541 ; 13.541 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 12.729 ; 12.729 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 12.786 ; 12.786 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 16.294 ; 16.294 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 13.870 ; 13.870 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 14.678 ; 14.678 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.902 ; 14.902 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.681 ; 15.681 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 15.286 ; 15.286 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.604 ; 15.604 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.955 ; 14.955 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 14.695 ; 14.695 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 16.294 ; 16.294 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 4.846 ; 4.846 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.193 ; 5.193 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.147 ; 5.147 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.018 ; 5.018 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 5.874 ; 5.874 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 4.946 ; 4.946 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 5.320 ; 5.320 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 5.223 ; 5.223 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 4.933 ; 4.933 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 5.053 ; 5.053 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 5.498 ; 5.498 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.569 ; 5.569 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 5.711 ; 5.711 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.491 ; 5.491 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.733 ; 5.733 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 4.986 ; 4.986 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 5.546 ; 5.546 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 4.955 ; 4.955 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 4.923 ; 4.923 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 5.576 ; 5.576 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 4.846 ; 4.846 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 5.153 ; 5.153 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.194 ; 5.194 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 5.246 ; 5.246 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.214 ; 5.214 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.379 ; 5.379 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 4.982 ; 4.982 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.418 ; 5.418 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.372 ; 5.372 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.672 ; 5.672 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 4.943 ; 4.943 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.209 ; 5.209 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 4.864 ; 4.864 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.739 ; 4.739 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 6.177 ; 6.177 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 6.765 ; 6.765 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.320 ; 6.320 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.884 ; 5.884 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.379 ; 6.379 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.126 ; 6.126 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.317 ; 6.317 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.794 ; 6.794 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.169 ; 6.169 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.547 ; 6.547 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.517 ; 6.517 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.605 ; 6.605 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 6.216 ; 6.216 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.205 ; 6.205 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.286 ; 6.286 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.390 ; 6.390 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.153 ; 7.153 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.071 ; 6.071 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 6.366 ; 6.366 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.247 ; 6.247 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.466 ; 6.466 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.415 ; 6.415 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.406 ; 6.406 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.148 ; 6.148 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.271 ; 6.271 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.057 ; 6.057 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.237 ; 6.237 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.322 ; 6.322 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.564 ; 6.564 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.264 ; 6.264 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.328 ; 6.328 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.273 ; 6.273 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.249 ; 6.249 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.281 ; 6.281 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.285 ; 6.285 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.141 ; 6.141 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.670 ; 6.670 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 6.437 ; 6.437 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.201 ; 6.201 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.416 ; 6.416 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.669 ; 6.669 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.557 ; 6.557 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.797 ; 6.797 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.200 ; 6.200 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.350 ; 6.350 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.149 ; 6.149 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.221 ; 7.221 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.109 ; 7.109 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 7.124 ; 7.124 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 7.509 ; 7.509 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 8.154 ; 8.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 7.682 ; 7.682 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.220 ; 7.220 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.744 ; 7.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 6.823 ; 6.823 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.431 ; 7.431 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 7.663 ; 7.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364 ; 7.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 7.529 ; 7.529 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.551 ; 7.551 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 8.244 ; 8.244 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 7.990 ; 7.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 8.172 ; 8.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.054 ; 7.054 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 8.083 ; 8.083 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.524 ; 7.524 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.987 ; 7.987 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.725 ; 7.725 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 8.534 ; 8.534 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 7.383 ; 7.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.734 ; 7.734 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.804 ; 7.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.738 ; 7.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.912 ; 7.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 7.492 ; 7.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.622 ; 7.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.918 ; 7.918 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.409 ; 5.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 6.729 ; 6.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 6.125 ; 6.125 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 5.990 ; 5.990 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 6.172 ; 6.172 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.740 ; 5.740 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.883 ; 5.883 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.910 ; 5.910 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.838 ; 5.838 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 6.132 ; 6.132 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.546 ; 6.546 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 5.755 ; 5.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.361 ; 6.361 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.409 ; 5.409 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 6.048 ; 6.048 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 6.101 ; 6.101 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.092 ; 6.092 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 6.269 ; 6.269 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.914 ; 5.914 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 6.085 ; 6.085 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 6.155 ; 6.155 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 5.918 ; 5.918 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 6.480 ; 6.480 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 5.931 ; 5.931 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 6.080 ; 6.080 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 6.148 ; 6.148 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 6.088 ; 6.088 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.391 ; 3.391 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.570 ; 4.570 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.570 ; 4.570 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.809 ; 4.809 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.930 ; 4.930 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.980 ; 4.980 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.144 ; 5.144 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 5.119 ; 5.119 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 4.684 ; 4.684 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.803 ; 4.803 ; Rise       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 5.062 ; 5.062 ; Rise       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 5.307 ; 5.307 ; Rise       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 5.133 ; 5.133 ; Rise       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 5.208 ; 5.208 ; Rise       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 5.033 ; 5.033 ; Rise       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.973 ; 4.973 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 5.828 ; 5.828 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.291 ; 5.291 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.788 ; 5.788 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.886 ; 5.886 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.312 ; 5.312 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.680 ; 5.680 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.659 ; 5.659 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 6.127 ; 6.127 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 5.634 ; 5.634 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.348 ; 5.348 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.740 ; 5.740 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.782 ; 5.782 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 5.723 ; 5.723 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.077 ; 6.077 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.681 ; 5.681 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 6.094 ; 6.094 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 5.435 ; 5.435 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 5.670 ; 5.670 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.722 ; 5.722 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 5.819 ; 5.819 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 5.468 ; 5.468 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 5.249 ; 5.249 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.206 ; 6.206 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.488 ; 5.488 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 5.248 ; 5.248 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 5.682 ; 5.682 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.789 ; 6.789 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.072 ; 7.072 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.296 ; 7.296 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.321 ; 7.321 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.738 ; 7.738 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 6.870 ; 6.870 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.076 ; 7.076 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 6.796 ; 6.796 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.885 ; 6.885 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.353 ; 7.353 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.868 ; 7.868 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.292 ; 7.292 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.851 ; 6.851 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.113 ; 7.113 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.348 ; 7.348 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.492 ; 7.492 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.427 ; 7.427 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.794 ; 6.794 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.138 ; 7.138 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.365 ; 7.365 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.627 ; 7.627 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.132 ; 7.132 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.891 ; 6.891 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.122 ; 7.122 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.862 ; 6.862 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.206 ; 7.206 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.187 ; 8.187 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.572 ; 7.572 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.789 ; 6.789 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.384 ; 7.384 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.742 ; 7.742 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.492 ; 7.492 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.732 ; 6.732 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.741 ; 6.741 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 7.032 ; 7.032 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 7.224 ; 7.224 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.958 ; 6.958 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.038 ; 7.038 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.824 ; 6.824 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.809 ; 6.809 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.895 ; 6.895 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 7.650 ; 7.650 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.956 ; 6.956 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.998 ; 6.998 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 7.011 ; 7.011 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.906 ; 6.906 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.242 ; 7.242 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.016 ; 7.016 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.032 ; 7.032 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 7.168 ; 7.168 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.977 ; 6.977 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.114 ; 7.114 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.013 ; 7.013 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 6.875 ; 6.875 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 7.202 ; 7.202 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 7.145 ; 7.145 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.063 ; 7.063 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.192 ; 7.192 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.900 ; 6.900 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 7.278 ; 7.278 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.732 ; 6.732 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 7.034 ; 7.034 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.811 ; 6.811 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.888 ; 6.888 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.540 ; 5.540 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.901 ; 5.901 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.809 ; 5.809 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.656 ; 5.656 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.540 ; 5.540 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.055 ; 6.055 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.358 ; 6.358 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.615 ; 6.615 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 6.097 ; 6.097 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 5.974 ; 5.974 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 5.697 ; 5.697 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 5.876 ; 5.876 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 5.785 ; 5.785 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.151 ; 6.151 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 5.899 ; 5.899 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 5.903 ; 5.903 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 6.249 ; 6.249 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 6.078 ; 6.078 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 6.018 ; 6.018 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 6.022 ; 6.022 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.981 ; 5.981 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 6.220 ; 6.220 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.847 ; 5.847 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 6.016 ; 6.016 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 5.876 ; 5.876 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 6.208 ; 6.208 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 6.345 ; 6.345 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 5.945 ; 5.945 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.434 ; 6.434 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.236 ; 6.236 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.175 ; 6.175 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.193 ; 6.193 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.134 ; 6.134 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 6.010 ; 6.010 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.675 ; 5.675 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 5.721 ; 5.721 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.108 ; 6.108 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.245 ; 6.245 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.346 ; 6.346 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.481 ; 6.481 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.448 ; 6.448 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.432 ; 6.432 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.267 ; 6.267 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.198 ; 6.198 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.589 ; 6.589 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 40       ; 702      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 246   ; 246  ;
; Unconstrained Output Port Paths ; 6676  ; 6676 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Dec 11 23:53:39 2024
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -34.956
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -34.956     -6076.259 CLOCK 
Info (332146): Worst-case hold slack is -3.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.585      -104.009 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -624.441 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.394     -1814.356 CLOCK 
Info (332146): Worst-case hold slack is -1.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.247       -37.288 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -412.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4566 megabytes
    Info: Processing ended: Wed Dec 11 23:53:40 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


