Fitter report for GSensor
Thu Apr 16 18:03:26 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 16 18:03:26 2015      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; GSensor                                    ;
; Top-level Entity Name              ; gsensor                                    ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 906 / 22,320 ( 4 % )                       ;
;     Total combinational functions  ; 881 / 22,320 ( 4 % )                       ;
;     Dedicated logic registers      ; 363 / 22,320 ( 2 % )                       ;
; Total registers                    ; 368                                        ;
; Total pins                         ; 12 / 154 ( 8 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 768 / 608,256 ( < 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+---------------+-----------------------------+
; Pin Name      ; Reason                      ;
+---------------+-----------------------------+
; I2C_SCLK      ; Missing drive strength      ;
; G_SENSOR_CS_N ; Missing drive strength      ;
; out_red       ; Missing drive strength      ;
; out_green     ; Missing drive strength      ;
; out_blue      ; Missing drive strength      ;
; out_h_sync    ; Missing drive strength      ;
; out_v_sync    ; Missing drive strength      ;
; I2C_SDAT      ; Missing drive strength      ;
; G_SENSOR_INT  ; Missing location assignment ;
+---------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                ;
+----------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------+------------------+-----------------------+
; Node                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node  ; Destination Port ; Destination Port Name ;
+----------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------+------------------+-----------------------+
; vga:u_vga|out_blue   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; out_blue~output   ; I                ;                       ;
; vga:u_vga|out_green  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; out_green~output  ; I                ;                       ;
; vga:u_vga|out_h_sync ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; out_h_sync~output ; I                ;                       ;
; vga:u_vga|out_red    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; out_red~output    ; I                ;                       ;
; vga:u_vga|out_v_sync ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; out_v_sync~output ; I                ;                       ;
+----------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1312 ) ; 0.00 % ( 0 / 1312 )        ; 0.00 % ( 0 / 1312 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1312 ) ; 0.00 % ( 0 / 1312 )        ; 0.00 % ( 0 / 1312 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1299 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Greg/GitHub/FPGA/Codes/submarines/output_files/GSensor.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 906 / 22,320 ( 4 % )     ;
;     -- Combinational with no register       ; 543                      ;
;     -- Register only                        ; 25                       ;
;     -- Combinational with a register        ; 338                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 374                      ;
;     -- 3 input functions                    ; 237                      ;
;     -- <=2 input functions                  ; 270                      ;
;     -- Register only                        ; 25                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 596                      ;
;     -- arithmetic mode                      ; 285                      ;
;                                             ;                          ;
; Total registers*                            ; 368 / 23,018 ( 2 % )     ;
;     -- Dedicated logic registers            ; 363 / 22,320 ( 2 % )     ;
;     -- I/O registers                        ; 5 / 698 ( < 1 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 66 / 1,395 ( 5 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 12 / 154 ( 8 % )         ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 4                        ;
; M9Ks                                        ; 2 / 66 ( 3 % )           ;
; Total block memory bits                     ; 768 / 608,256 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 608,256 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.9% / 0.9%       ;
; Peak interconnect usage (total/H/V)         ; 5.9% / 5.3% / 7.1%       ;
; Maximum fan-out                             ; 264                      ;
; Highest non-global fan-out                  ; 50                       ;
; Total fan-out                               ; 3931                     ;
; Average fan-out                             ; 3.01                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 906 / 22320 ( 4 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 543                 ; 0                              ;
;     -- Register only                        ; 25                  ; 0                              ;
;     -- Combinational with a register        ; 338                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 374                 ; 0                              ;
;     -- 3 input functions                    ; 237                 ; 0                              ;
;     -- <=2 input functions                  ; 270                 ; 0                              ;
;     -- Register only                        ; 25                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 596                 ; 0                              ;
;     -- arithmetic mode                      ; 285                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 368                 ; 0                              ;
;     -- Dedicated logic registers            ; 363 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 10                  ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 66 / 1395 ( 5 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 12                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 768                 ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 66 ( 3 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry       ; 5 / 220 ( 2 % )     ; 0 / 220 ( 0 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 77                  ; 2                              ;
;     -- Registered Input Connections         ; 75                  ; 0                              ;
;     -- Output Connections                   ; 3                   ; 76                             ;
;     -- Registered Output Connections        ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3945                ; 86                             ;
;     -- Registered Connections               ; 1518                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 78                             ;
;     -- hard_block:auto_generated_inst       ; 78                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 4                   ; 2                              ;
;     -- Output Ports                         ; 7                   ; 2                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 266                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; G_SENSOR_INT ; F9    ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; KEY[0]       ; J15   ; 5        ; 53           ; 14           ; 0            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]       ; E1    ; 1        ; 0            ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; G_SENSOR_CS_N ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_SCLK      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_blue      ; T12   ; 4        ; 36           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_green     ; T13   ; 4        ; 40           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_h_sync    ; T11   ; 4        ; 36           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_red       ; T15   ; 4        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_v_sync    ; R11   ; 4        ; 34           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+
; I2C_SDAT ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0 (inverted) ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                  ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; G_SENSOR_INT            ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 3.3V          ; --           ;
; 4        ; 5 / 20 ( 25 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; I2C_SDAT                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; I2C_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; G_SENSOR_INT                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; G_SENSOR_CS_N                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; out_v_sync                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; out_h_sync                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; out_blue                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; out_green                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; out_red                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                               ;
+-------------------------------+---------------------------------------------------------------------------+
; Name                          ; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; u_spipll|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                                    ;
; Compensate clock              ; clock0                                                                    ;
; Compensated input/output pins ; --                                                                        ;
; Switchover type               ; --                                                                        ;
; Input frequency 0             ; 50.0 MHz                                                                  ;
; Input frequency 1             ; --                                                                        ;
; Nominal PFD frequency         ; 50.0 MHz                                                                  ;
; Nominal VCO frequency         ; 600.0 MHz                                                                 ;
; VCO post scale K counter      ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                      ;
; VCO phase shift step          ; 208 ps                                                                    ;
; VCO multiply                  ; --                                                                        ;
; VCO divide                    ; --                                                                        ;
; Freq min lock                 ; 25.0 MHz                                                                  ;
; Freq max lock                 ; 54.18 MHz                                                                 ;
; M VCO Tap                     ; 0                                                                         ;
; M Initial                     ; 1                                                                         ;
; M value                       ; 12                                                                        ;
; N value                       ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                ;
; Loop filter capacitance       ; setting 0                                                                 ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                        ;
; Bandwidth type                ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                       ;
; PLL location                  ; PLL_4                                                                     ;
; Inclk0 signal                 ; CLOCK_50                                                                  ;
; Inclk1 signal                 ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                        ;
+-------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 144 (200000 ps) ; 0.15 (208 ps)    ; 50/50      ; C0      ; 300           ; 150/150 Even ; --            ; 121     ; 0       ; u_spipll|altpll_component|auto_generated|pll1|clk[0] ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 120 (166667 ps) ; 0.15 (208 ps)    ; 50/50      ; C1      ; 300           ; 150/150 Even ; --            ; 101     ; 0       ; u_spipll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |gsensor                                          ; 906 (1)     ; 363 (0)                   ; 5 (5)         ; 768         ; 2    ; 0            ; 0       ; 0         ; 12   ; 0            ; 543 (1)      ; 25 (0)            ; 338 (0)          ; |gsensor                                                                                                                                  ; work         ;
;    |ram1_submarine:u_ram1_submarine|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|ram1_submarine:u_ram1_submarine                                                                                                  ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component                                                                  ; work         ;
;          |altsyncram_b3o3:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated                                   ; work         ;
;    |reset_delay:u_reset_delay|                    ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 22 (22)          ; |gsensor|reset_delay:u_reset_delay                                                                                                        ; work         ;
;    |spi_ee_config:u_spi_ee_config|                ; 102 (75)    ; 75 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (12)      ; 18 (11)           ; 58 (53)          ; |gsensor|spi_ee_config:u_spi_ee_config                                                                                                    ; work         ;
;       |spi_controller:u_spi_controller|           ; 27 (27)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 6 (6)            ; |gsensor|spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller                                                                    ; work         ;
;    |spipll:u_spipll|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll                                                                                                                  ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll|altpll:altpll_component                                                                                          ; work         ;
;          |spipll_altpll:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated                                                             ; work         ;
;    |vga:u_vga|                                    ; 791 (755)   ; 266 (266)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 515 (479)    ; 7 (7)             ; 269 (269)        ; |gsensor|vga:u_vga                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                            ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0                                                                                                         ; work         ;
;          |multcore:mult_core|                     ; 36 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (17)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                     ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |add_sub_mgh:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ; work         ;
;                |mpar_add:sub_par_add|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_qgh:auto_generated| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |gsensor|vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; G_SENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; out_red       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; out_green     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; out_blue      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; out_h_sync    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; out_v_sync    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; I2C_SDAT      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; G_SENSOR_INT  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
+---------------+----------+---------------+---------------+-----------------------+----------+------+


+-----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                        ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                                                  ;                   ;         ;
; I2C_SDAT                                                                                ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0] ; 0                 ; 6       ;
; CLOCK_50                                                                                ;                   ;         ;
; G_SENSOR_INT                                                                            ;                   ;         ;
;      - spi_ee_config:u_spi_ee_config|spi_go~0                                           ; 0                 ; 6       ;
; KEY[0]                                                                                  ;                   ;         ;
;      - reset_delay:u_reset_delay|cont[20]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|oRST_xhdl1                                             ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[19]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[18]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[17]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[16]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[15]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[14]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[13]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[12]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[11]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[10]                                               ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[9]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[8]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[7]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[6]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[5]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[4]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[3]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[2]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[0]                                                ; 0                 ; 6       ;
;      - reset_delay:u_reset_delay|cont[1]                                                ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                              ; PIN_R8             ; 264     ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_50                                                                              ; PIN_R8             ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                ; PIN_J15            ; 22      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|cont[20]                                                    ; FF_X34_Y21_N21     ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_delay:u_reset_delay|oRST_xhdl1                                                  ; FF_X34_Y22_N9      ; 40      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~1                                     ; LCCOMB_X32_Y22_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]~0                                     ; LCCOMB_X32_Y22_N2  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                       ; FF_X28_Y22_N11     ; 21      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]~8                                          ; LCCOMB_X34_Y22_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]~6                                           ; LCCOMB_X30_Y22_N6  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                  ; LCCOMB_X30_Y22_N26 ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0    ; LCCOMB_X29_Y22_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0            ; LCCOMB_X29_Y22_N24 ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; spi_ee_config:u_spi_ee_config|spi_go                                                  ; FF_X30_Y22_N9      ; 27      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 75      ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; vga:u_vga|Decoder0~2                                                                  ; LCCOMB_X29_Y23_N22 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|LessThan12~1                                                                ; LCCOMB_X26_Y15_N24 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|ask_read                                                                    ; FF_X29_Y23_N17     ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|current_rocket[0]~1                                                         ; LCCOMB_X25_Y23_N4  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|current_submarine[0]~18                                                     ; LCCOMB_X26_Y23_N4  ; 6       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|current_submarine[0]~21                                                     ; LCCOMB_X25_Y23_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|current_submarine_line[8]~15                                                ; LCCOMB_X26_Y17_N20 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|data_a[25]~22                                                               ; LCCOMB_X27_Y23_N14 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|data_a[25]~29                                                               ; LCCOMB_X27_Y23_N12 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|first_data[10]~45                                                           ; LCCOMB_X25_Y25_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|first_data[9]~18                                                            ; LCCOMB_X27_Y23_N0  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|green_signal~11                                                             ; LCCOMB_X25_Y17_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|old_random[7]~0                                                             ; LCCOMB_X29_Y23_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|rd_en_a                                                                     ; FF_X27_Y23_N3      ; 2       ; Read enable               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|rd_en_a~3                                                                   ; LCCOMB_X27_Y23_N28 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|rd_en_b                                                                     ; FF_X26_Y16_N31     ; 3       ; Read enable               ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|rd_en_b~1                                                                   ; LCCOMB_X26_Y17_N30 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|second_row[9]~11                                                            ; LCCOMB_X25_Y21_N20 ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|tmp_random[0]~0                                                             ; LCCOMB_X25_Y23_N24 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|tmp_read_data[0]~2                                                          ; LCCOMB_X25_Y23_N12 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|update_elements_position~5                                                  ; LCCOMB_X25_Y16_N16 ; 24      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|update_submarines                                                           ; FF_X25_Y23_N15     ; 48      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|v_cnt[3]~1                                                                  ; LCCOMB_X25_Y16_N18 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; vga:u_vga|v_sync                                                                      ; FF_X25_Y16_N21     ; 30      ; Clock                     ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; vga:u_vga|wr_en_a                                                                     ; FF_X27_Y23_N17     ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                              ; PIN_R8         ; 264     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4          ; 75      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4          ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; vga:u_vga|v_sync                                                                      ; FF_X25_Y16_N21 ; 30      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+---------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga:u_vga|magn_g_y[1]                                                                                                                    ; 50      ;
; vga:u_vga|update_submarines                                                                                                              ; 48      ;
; reset_delay:u_reset_delay|oRST_xhdl1                                                                                                     ; 40      ;
; vga:u_vga|tmp_random[0]                                                                                                                  ; 31      ;
; spi_ee_config:u_spi_ee_config|spi_go                                                                                                     ; 27      ;
; ~GND                                                                                                                                     ; 24      ;
; vga:u_vga|tmp_read_data[0]~2                                                                                                             ; 24      ;
; vga:u_vga|data_a[25]~29                                                                                                                  ; 24      ;
; vga:u_vga|update_elements_position~5                                                                                                     ; 24      ;
; vga:u_vga|h_cnt[2]                                                                                                                       ; 23      ;
; vga:u_vga|h_cnt[4]                                                                                                                       ; 23      ;
; reset_delay:u_reset_delay|cont[20]                                                                                                       ; 23      ;
; KEY[0]~input                                                                                                                             ; 22      ;
; vga:u_vga|second_row[9]~11                                                                                                               ; 22      ;
; vga:u_vga|magn_g_y[5]                                                                                                                    ; 22      ;
; vga:u_vga|vga_gen~24                                                                                                                     ; 22      ;
; vga:u_vga|vga_gen~21                                                                                                                     ; 22      ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                                          ; 21      ;
; vga:u_vga|magn_g_y[4]                                                                                                                    ; 21      ;
; vga:u_vga|h_cnt[3]                                                                                                                       ; 21      ;
; vga:u_vga|h_cnt[5]                                                                                                                       ; 21      ;
; vga:u_vga|Add9~5                                                                                                                         ; 20      ;
; vga:u_vga|Add9~2                                                                                                                         ; 20      ;
; vga:u_vga|first_data[10]~0                                                                                                               ; 19      ;
; vga:u_vga|second_data[9]~10                                                                                                              ; 18      ;
; vga:u_vga|first_data[5]~14                                                                                                               ; 16      ;
; vga:u_vga|Add9~11                                                                                                                        ; 16      ;
; vga:u_vga|Add9~8                                                                                                                         ; 16      ;
; vga:u_vga|ask_read                                                                                                                       ; 16      ;
; vga:u_vga|first_data[5]~15                                                                                                               ; 15      ;
; vga:u_vga|second_data[10]                                                                                                                ; 15      ;
; vga:u_vga|magn_g_y[0]                                                                                                                    ; 15      ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]~45                                                                                     ; 15      ;
; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                               ; 15      ;
; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                               ; 15      ;
; vga:u_vga|Equal2~1                                                                                                                       ; 14      ;
; vga:u_vga|data_a[25]~22                                                                                                                  ; 14      ;
; vga:u_vga|sign_g_y                                                                                                                       ; 14      ;
; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                               ; 14      ;
; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                               ; 14      ;
; vga:u_vga|Decoder0~2                                                                                                                     ; 13      ;
; vga:u_vga|LessThan12~1                                                                                                                   ; 13      ;
; vga:u_vga|Equal13~4                                                                                                                      ; 13      ;
; vga:u_vga|h_cnt[7]                                                                                                                       ; 13      ;
; spi_ee_config:u_spi_ee_config|LessThan0~0                                                                                                ; 13      ;
; vga:u_vga|Decoder0~8                                                                                                                     ; 12      ;
; vga:u_vga|Decoder0~7                                                                                                                     ; 12      ;
; vga:u_vga|Decoder0~5                                                                                                                     ; 12      ;
; vga:u_vga|Decoder0~4                                                                                                                     ; 12      ;
; vga:u_vga|v_cnt[7]                                                                                                                       ; 12      ;
; vga:u_vga|Add15~12                                                                                                                       ; 12      ;
; vga:u_vga|first_part                                                                                                                     ; 11      ;
; vga:u_vga|v_cnt[3]~1                                                                                                                     ; 11      ;
; vga:u_vga|vga_gen~33                                                                                                                     ; 11      ;
; vga:u_vga|v_cnt[9]                                                                                                                       ; 11      ;
; vga:u_vga|v_cnt[6]                                                                                                                       ; 11      ;
; vga:u_vga|h_cnt[6]                                                                                                                       ; 11      ;
; vga:u_vga|h_cnt[8]                                                                                                                       ; 11      ;
; vga:u_vga|h_cnt[9]                                                                                                                       ; 11      ;
; vga:u_vga|h_cnt[10]                                                                                                                      ; 11      ;
; vga:u_vga|v_sync                                                                                                                         ; 11      ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                               ; 11      ;
; vga:u_vga|Add15~14                                                                                                                       ; 11      ;
; vga:u_vga|first_data[9]~18                                                                                                               ; 10      ;
; vga:u_vga|second_data~5                                                                                                                  ; 10      ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]~0                                                                                        ; 10      ;
; vga:u_vga|magn_g_y[3]                                                                                                                    ; 10      ;
; vga:u_vga|Equal14~3                                                                                                                      ; 10      ;
; vga:u_vga|h_cnt[0]                                                                                                                       ; 10      ;
; vga:u_vga|h_cnt[1]                                                                                                                       ; 10      ;
; vga:u_vga|Add15~16                                                                                                                       ; 10      ;
; vga:u_vga|magn_g_y[2]                                                                                                                    ; 9       ;
; vga:u_vga|v_cnt[8]                                                                                                                       ; 9       ;
; vga:u_vga|v_cnt[3]                                                                                                                       ; 9       ;
; vga:u_vga|v_cnt[4]                                                                                                                       ; 9       ;
; vga:u_vga|v_cnt[5]                                                                                                                       ; 9       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                               ; 9       ;
; vga:u_vga|Add15~18                                                                                                                       ; 9       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~1                                                                                        ; 8       ;
; vga:u_vga|old_random[7]~0                                                                                                                ; 8       ;
; vga:u_vga|current_submarine_line[8]~15                                                                                                   ; 8       ;
; vga:u_vga|Decoder0~13                                                                                                                    ; 8       ;
; vga:u_vga|Decoder0~12                                                                                                                    ; 8       ;
; vga:u_vga|Decoder0~11                                                                                                                    ; 8       ;
; vga:u_vga|Decoder0~10                                                                                                                    ; 8       ;
; vga:u_vga|Decoder0~6                                                                                                                     ; 8       ;
; vga:u_vga|Add9~16                                                                                                                        ; 8       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]~0                                                       ; 8       ;
; vga:u_vga|vga_gen~18                                                                                                                     ; 8       ;
; vga:u_vga|v_cnt[10]                                                                                                                      ; 8       ;
; vga:u_vga|v_cnt[1]                                                                                                                       ; 8       ;
; vga:u_vga|v_cnt[2]                                                                                                                       ; 8       ;
; vga:u_vga|Add15~10                                                                                                                       ; 8       ;
; vga:u_vga|Add15~8                                                                                                                        ; 8       ;
; vga:u_vga|Add15~6                                                                                                                        ; 8       ;
; vga:u_vga|Add15~4                                                                                                                        ; 8       ;
; vga:u_vga|first_data~12                                                                                                                  ; 7       ;
; vga:u_vga|current_rocket[0]~1                                                                                                            ; 7       ;
; vga:u_vga|rd_en_a~3                                                                                                                      ; 7       ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]~6                                                                                              ; 7       ;
; vga:u_vga|Add9~17                                                                                                                        ; 7       ;
; vga:u_vga|Equal9~1                                                                                                                       ; 7       ;
; vga:u_vga|LessThan14~0                                                                                                                   ; 7       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                               ; 7       ;
; vga:u_vga|Add15~20                                                                                                                       ; 7       ;
; vga:u_vga|current_submarine[0]~21                                                                                                        ; 6       ;
; vga:u_vga|current_submarine[0]~18                                                                                                        ; 6       ;
; vga:u_vga|Equal8~1                                                                                                                       ; 6       ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]~8                                                                                             ; 6       ;
; vga:u_vga|vga_gen~34                                                                                                                     ; 6       ;
; vga:u_vga|vga_gen~22                                                                                                                     ; 6       ;
; vga:u_vga|Equal14~1                                                                                                                      ; 6       ;
; vga:u_vga|v_cnt[0]                                                                                                                       ; 6       ;
; spi_ee_config:u_spi_ee_config|read_back                                                                                                  ; 6       ;
; spi_ee_config:u_spi_ee_config|high_byte                                                                                                  ; 6       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|WideOr0~0                                                                  ; 6       ;
; vga:u_vga|first_data~41                                                                                                                  ; 5       ;
; vga:u_vga|first_data~8                                                                                                                   ; 5       ;
; vga:u_vga|first_data~7                                                                                                                   ; 5       ;
; vga:u_vga|first_data~6                                                                                                                   ; 5       ;
; vga:u_vga|first_data~5                                                                                                                   ; 5       ;
; vga:u_vga|first_data~4                                                                                                                   ; 5       ;
; vga:u_vga|first_data~2                                                                                                                   ; 5       ;
; vga:u_vga|second_data[3]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[4]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[5]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[6]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[7]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[9]                                                                                                                 ; 5       ;
; vga:u_vga|second_data[11]                                                                                                                ; 5       ;
; vga:u_vga|rd_en_b~1                                                                                                                      ; 5       ;
; spi_ee_config:u_spi_ee_config|direction                                                                                                  ; 5       ;
; vga:u_vga|old_random[7]                                                                                                                  ; 5       ;
; vga:u_vga|tmp_random[0]~0                                                                                                                ; 5       ;
; vga:u_vga|update_rockets                                                                                                                 ; 5       ;
; vga:u_vga|new_elements                                                                                                                   ; 5       ;
; vga:u_vga|LessThan15~0                                                                                                                   ; 5       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                               ; 5       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                               ; 5       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[27]                                   ; 5       ;
; vga:u_vga|Add21~8                                                                                                                        ; 5       ;
; vga:u_vga|Add21~6                                                                                                                        ; 5       ;
; vga:u_vga|first_data~11                                                                                                                  ; 4       ;
; vga:u_vga|first_data~10                                                                                                                  ; 4       ;
; vga:u_vga|first_data~9                                                                                                                   ; 4       ;
; vga:u_vga|first_data~3                                                                                                                   ; 4       ;
; vga:u_vga|second_data[0]                                                                                                                 ; 4       ;
; vga:u_vga|second_data[1]                                                                                                                 ; 4       ;
; vga:u_vga|second_data[2]                                                                                                                 ; 4       ;
; vga:u_vga|second_data[8]                                                                                                                 ; 4       ;
; vga:u_vga|Decoder0~3                                                                                                                     ; 4       ;
; vga:u_vga|update_elements_position~6                                                                                                     ; 4       ;
; vga:u_vga|Add9~20                                                                                                                        ; 4       ;
; vga:u_vga|old_random[0]                                                                                                                  ; 4       ;
; vga:u_vga|Mux0~33                                                                                                                        ; 4       ;
; vga:u_vga|tmp_random[0]~1                                                                                                                ; 4       ;
; vga:u_vga|nb_submarines[0]                                                                                                               ; 4       ;
; vga:u_vga|second_row~7                                                                                                                   ; 4       ;
; vga:u_vga|first_row~6                                                                                                                    ; 4       ;
; vga:u_vga|vga_gen~16                                                                                                                     ; 4       ;
; vga:u_vga|current_submarine_line[8]~8                                                                                                    ; 4       ;
; vga:u_vga|current_submarine_line~7                                                                                                       ; 4       ;
; vga:u_vga|vga_gen~14                                                                                                                     ; 4       ;
; spi_ee_config:u_spi_ee_config|high_byte~0                                                                                                ; 4       ;
; spi_ee_config:u_spi_ee_config|read_ready                                                                                                 ; 4       ;
; vga:u_vga|current_submarine[5]                                                                                                           ; 4       ;
; vga:u_vga|current_submarine[4]                                                                                                           ; 4       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[11]                                   ; 4       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[16]                                   ; 4       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[17]                                   ; 4       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[18]                                   ; 4       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[24]                                   ; 4       ;
; vga:u_vga|first_data[10]~43                                                                                                              ; 3       ;
; vga:u_vga|Equal4~1                                                                                                                       ; 3       ;
; vga:u_vga|Equal7~0                                                                                                                       ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                                         ; 3       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]~0                                                                                        ; 3       ;
; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                                ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                                         ; 3       ;
; vga:u_vga|rd_en_b                                                                                                                        ; 3       ;
; vga:u_vga|Decoder0~1                                                                                                                     ; 3       ;
; vga:u_vga|old_random[6]                                                                                                                  ; 3       ;
; vga:u_vga|old_random[4]                                                                                                                  ; 3       ;
; vga:u_vga|old_random[5]                                                                                                                  ; 3       ;
; vga:u_vga|old_random[3]                                                                                                                  ; 3       ;
; vga:u_vga|old_random[2]                                                                                                                  ; 3       ;
; vga:u_vga|old_random[1]                                                                                                                  ; 3       ;
; vga:u_vga|LessThan0~0                                                                                                                    ; 3       ;
; vga:u_vga|nb_submarines[2]                                                                                                               ; 3       ;
; vga:u_vga|nb_submarines[1]                                                                                                               ; 3       ;
; vga:u_vga|rd_en_a~0                                                                                                                      ; 3       ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                               ; 3       ;
; vga:u_vga|green_signal~5                                                                                                                 ; 3       ;
; vga:u_vga|green_signal~4                                                                                                                 ; 3       ;
; vga:u_vga|green_signal~3                                                                                                                 ; 3       ;
; vga:u_vga|second_row~10                                                                                                                  ; 3       ;
; vga:u_vga|second_row~9                                                                                                                   ; 3       ;
; vga:u_vga|second_row~8                                                                                                                   ; 3       ;
; vga:u_vga|second_row~6                                                                                                                   ; 3       ;
; vga:u_vga|second_row~5                                                                                                                   ; 3       ;
; vga:u_vga|second_row~4                                                                                                                   ; 3       ;
; vga:u_vga|second_row~3                                                                                                                   ; 3       ;
; vga:u_vga|second_row~2                                                                                                                   ; 3       ;
; vga:u_vga|second_row~1                                                                                                                   ; 3       ;
; vga:u_vga|second_row~0                                                                                                                   ; 3       ;
; vga:u_vga|red_signal~4                                                                                                                   ; 3       ;
; vga:u_vga|first_row~10                                                                                                                   ; 3       ;
; vga:u_vga|first_row~9                                                                                                                    ; 3       ;
; vga:u_vga|first_row~8                                                                                                                    ; 3       ;
; vga:u_vga|first_row~7                                                                                                                    ; 3       ;
; vga:u_vga|first_row~5                                                                                                                    ; 3       ;
; vga:u_vga|first_row~4                                                                                                                    ; 3       ;
; vga:u_vga|first_row~3                                                                                                                    ; 3       ;
; vga:u_vga|first_row~2                                                                                                                    ; 3       ;
; vga:u_vga|first_row~1                                                                                                                    ; 3       ;
; vga:u_vga|first_row~0                                                                                                                    ; 3       ;
; vga:u_vga|green_signal~2                                                                                                                 ; 3       ;
; vga:u_vga|Equal13~2                                                                                                                      ; 3       ;
; vga:u_vga|vga_gen~13                                                                                                                     ; 3       ;
; vga:u_vga|LessThan12~0                                                                                                                   ; 3       ;
; vga:u_vga|submarines[48]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[15]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[12]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[14]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[13]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[3]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[0]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[2]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[1]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[11]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[8]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[9]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[10]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[7]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[4]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[6]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[5]                                                                                                                  ; 3       ;
; vga:u_vga|submarines[31]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[26]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[27]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[30]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[21]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[16]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[17]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[20]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[23]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[18]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[19]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[22]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[29]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[24]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[25]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[28]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[47]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[37]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[39]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[45]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[42]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[32]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[34]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[40]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[43]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[33]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[35]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[41]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[46]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[36]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[38]                                                                                                                 ; 3       ;
; vga:u_vga|submarines[44]                                                                                                                 ; 3       ;
; vga:u_vga|vga_gen~11                                                                                                                     ; 3       ;
; vga:u_vga|LessThan3~1                                                                                                                    ; 3       ;
; vga:u_vga|Equal13~0                                                                                                                      ; 3       ;
; vga:u_vga|Equal14~0                                                                                                                      ; 3       ;
; spi_ee_config:u_spi_ee_config|ini_index[1]~0                                                                                             ; 3       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                                         ; 3       ;
; vga:u_vga|video_en                                                                                                                       ; 3       ;
; spi_ee_config:u_spi_ee_config|read_back~0                                                                                                ; 3       ;
; vga:u_vga|current_submarine[3]                                                                                                           ; 3       ;
; vga:u_vga|current_submarine[2]                                                                                                           ; 3       ;
; vga:u_vga|current_submarine[1]                                                                                                           ; 3       ;
; vga:u_vga|current_submarine[0]                                                                                                           ; 3       ;
; vga:u_vga|address_b[4]                                                                                                                   ; 3       ;
; vga:u_vga|address_b[3]                                                                                                                   ; 3       ;
; vga:u_vga|address_b[2]                                                                                                                   ; 3       ;
; vga:u_vga|address_b[1]                                                                                                                   ; 3       ;
; vga:u_vga|address_b[0]                                                                                                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[1]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[2]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[3]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[10]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[26]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[0]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[5]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[6]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[7]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[8]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[9]                                    ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[19]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[20]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[21]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[22]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[23]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[25]                                   ; 3       ;
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|q_a[4]                                    ; 3       ;
; vga:u_vga|left_bound[3]                                                                                                                  ; 3       ;
; CLOCK_50~input                                                                                                                           ; 2       ;
; vga:u_vga|green_signal~12                                                                                                                ; 2       ;
; spi_ee_config:u_spi_ee_config|p2s_data[15]~12                                                                                            ; 2       ;
; vga:u_vga|second_data~14                                                                                                                 ; 2       ;
; vga:u_vga|first_data[10]~45                                                                                                              ; 2       ;
; vga:u_vga|Equal3~2                                                                                                                       ; 2       ;
; vga:u_vga|Equal3~0                                                                                                                       ; 2       ;
; vga:u_vga|tmp_read_data[27]                                                                                                              ; 2       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                                         ; 2       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                                         ; 2       ;
; spi_ee_config:u_spi_ee_config|clear_status                                                                                               ; 2       ;
; vga:u_vga|second_data~9                                                                                                                  ; 2       ;
; vga:u_vga|second_data~8                                                                                                                  ; 2       ;
; vga:u_vga|second_data~7                                                                                                                  ; 2       ;
; vga:u_vga|Add5~32                                                                                                                        ; 2       ;
; vga:u_vga|Add5~30                                                                                                                        ; 2       ;
; vga:u_vga|Add5~28                                                                                                                        ; 2       ;
; vga:u_vga|Add5~26                                                                                                                        ; 2       ;
; vga:u_vga|Add5~24                                                                                                                        ; 2       ;
; vga:u_vga|second_data~6                                                                                                                  ; 2       ;
; vga:u_vga|Add5~21                                                                                                                        ; 2       ;
; vga:u_vga|Equal5~2                                                                                                                       ; 2       ;
; vga:u_vga|second_data~4                                                                                                                  ; 2       ;
; vga:u_vga|Equal5~0                                                                                                                       ; 2       ;
; vga:u_vga|second_data~0                                                                                                                  ; 2       ;
; vga:u_vga|first_data[10]~1                                                                                                               ; 2       ;
; vga:u_vga|wr_en_a~0                                                                                                                      ; 2       ;
; vga:u_vga|nb_submarines[2]~2                                                                                                             ; 2       ;
; vga:u_vga|Equal2~0                                                                                                                       ; 2       ;
; vga:u_vga|current_rocket[6]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[5]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[4]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[3]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[1]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[2]                                                                                                              ; 2       ;
; vga:u_vga|current_rocket[0]                                                                                                              ; 2       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                                         ; 2       ;
; vga:u_vga|rd_en_a                                                                                                                        ; 2       ;
; vga:u_vga|wr_en_a                                                                                                                        ; 2       ;
; vga:u_vga|Equal12~4                                                                                                                      ; 2       ;
; vga:u_vga|Equal11~4                                                                                                                      ; 2       ;
; vga:u_vga|Equal10~4                                                                                                                      ; 2       ;
; vga:u_vga|nb_submarines[3]                                                                                                               ; 2       ;
; vga:u_vga|cycle_cnt[4]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[6]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[5]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[3]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[1]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[0]                                                                                                                   ; 2       ;
; vga:u_vga|cycle_cnt[2]                                                                                                                   ; 2       ;
; vga:u_vga|Decoder0~0                                                                                                                     ; 2       ;
; vga:u_vga|old_magn_g_y[6]                                                                                                                ; 2       ;
; vga:u_vga|old_magn_g_y[7]                                                                                                                ; 2       ;
; vga:u_vga|old_magn_g_y[8]                                                                                                                ; 2       ;
; vga:u_vga|vga_gen~32                                                                                                                     ; 2       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                                         ; 2       ;
; reset_delay:u_reset_delay|cont[0]                                                                                                        ; 2       ;
; vga:u_vga|update_elements_position~2                                                                                                     ; 2       ;
; vga:u_vga|update_elements_position~1                                                                                                     ; 2       ;
; vga:u_vga|green_signal~11                                                                                                                ; 2       ;
; vga:u_vga|green_signal~9                                                                                                                 ; 2       ;
; vga:u_vga|LessThan18~0                                                                                                                   ; 2       ;
; vga:u_vga|red_signal~2                                                                                                                   ; 2       ;
; vga:u_vga|vga_gen~15                                                                                                                     ; 2       ;
; vga:u_vga|current_submarine_line~6                                                                                                       ; 2       ;
; vga:u_vga|Equal14~2                                                                                                                      ; 2       ;
; vga:u_vga|Equal13~3                                                                                                                      ; 2       ;
; vga:u_vga|update_elements_position~0                                                                                                     ; 2       ;
; vga:u_vga|red_signal~1                                                                                                                   ; 2       ;
; vga:u_vga|vga_gen~10                                                                                                                     ; 2       ;
; vga:u_vga|vga_gen~7                                                                                                                      ; 2       ;
; vga:u_vga|vga_gen~6                                                                                                                      ; 2       ;
; vga:u_vga|vga_gen~4                                                                                                                      ; 2       ;
; vga:u_vga|vga_gen~3                                                                                                                      ; 2       ;
; vga:u_vga|vga_gen~2                                                                                                                      ; 2       ;
; vga:u_vga|Equal13~1                                                                                                                      ; 2       ;
; vga:u_vga|vga_gen~0                                                                                                                      ; 2       ;
; vga:u_vga|red_signal                                                                                                                     ; 2       ;
; spi_ee_config:u_spi_ee_config|spi_go~0                                                                                                   ; 2       ;
; vga:u_vga|data_a[26]~8                                                                                                                   ; 2       ;
; vga:u_vga|data_a[10]~10                                                                                                                  ; 2       ;
; vga:u_vga|data_a[0]~11                                                                                                                   ; 2       ;
; vga:u_vga|data_a[1]~12                                                                                                                   ; 2       ;
; vga:u_vga|data_a[2]~13                                                                                                                   ; 2       ;
; vga:u_vga|data_a[3]~14                                                                                                                   ; 2       ;
; vga:u_vga|data_a[4]~15                                                                                                                   ; 2       ;
; vga:u_vga|data_a[5]~16                                                                                                                   ; 2       ;
; vga:u_vga|data_a[6]~17                                                                                                                   ; 2       ;
; vga:u_vga|data_a[7]~9                                                                                                                    ; 2       ;
; vga:u_vga|data_a[8]~2                                                                                                                    ; 2       ;
; vga:u_vga|data_a[9]~1                                                                                                                    ; 2       ;
; vga:u_vga|data_a[19]~7                                                                                                                   ; 2       ;
; vga:u_vga|data_a[20]~4                                                                                                                   ; 2       ;
; vga:u_vga|data_a[21]~5                                                                                                                   ; 2       ;
; vga:u_vga|data_a[22]~6                                                                                                                   ; 2       ;
; vga:u_vga|data_a[23]~3                                                                                                                   ; 2       ;
; vga:u_vga|data_a[25]~0                                                                                                                   ; 2       ;
; vga:u_vga|address_a[4]                                                                                                                   ; 2       ;
; vga:u_vga|address_a[3]                                                                                                                   ; 2       ;
; vga:u_vga|address_a[2]                                                                                                                   ; 2       ;
; vga:u_vga|address_a[1]                                                                                                                   ; 2       ;
; vga:u_vga|address_a[0]                                                                                                                   ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~14 ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~12 ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~10 ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~8  ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~6  ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~4  ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~2  ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~0  ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~6                       ; 2       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated|op_1~4                       ; 2       ;
; vga:u_vga|LessThan17~18                                                                                                                  ; 2       ;
; vga:u_vga|LessThan20~18                                                                                                                  ; 2       ;
; vga:u_vga|LessThan19~18                                                                                                                  ; 2       ;
; vga:u_vga|LessThan16~18                                                                                                                  ; 2       ;
; vga:u_vga|Add21~20                                                                                                                       ; 2       ;
; vga:u_vga|Add21~18                                                                                                                       ; 2       ;
; vga:u_vga|current_submarine_line[9]                                                                                                      ; 2       ;
; vga:u_vga|current_submarine_line[8]                                                                                                      ; 2       ;
; vga:u_vga|current_submarine_line[7]                                                                                                      ; 2       ;
; vga:u_vga|current_submarine_line[6]                                                                                                      ; 2       ;
; vga:u_vga|current_submarine_line[5]                                                                                                      ; 2       ;
; vga:u_vga|Add21~4                                                                                                                        ; 2       ;
; vga:u_vga|Add21~2                                                                                                                        ; 2       ;
; vga:u_vga|Add21~0                                                                                                                        ; 2       ;
; vga:u_vga|left_bound[0]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[1]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[2]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[4]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[5]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[6]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[7]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[8]                                                                                                                  ; 2       ;
; vga:u_vga|left_bound[9]                                                                                                                  ; 2       ;
; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                                        ; 2       ;
; vga:u_vga|old_random[7]~feeder                                                                                                           ; 1       ;
; G_SENSOR_INT~input                                                                                                                       ; 1       ;
; I2C_SDAT~input                                                                                                                           ; 1       ;
; vga:u_vga|rd_en_a~4                                                                                                                      ; 1       ;
; vga:u_vga|old_random[4]~6                                                                                                                ; 1       ;
; vga:u_vga|old_random[5]~5                                                                                                                ; 1       ;
; vga:u_vga|old_random[3]~4                                                                                                                ; 1       ;
; vga:u_vga|old_random[2]~3                                                                                                                ; 1       ;
; vga:u_vga|old_random[1]~2                                                                                                                ; 1       ;
; reset_delay:u_reset_delay|cont[0]~1                                                                                                      ; 1       ;
; vga:u_vga|right_bound[3]~18                                                                                                              ; 1       ;
; vga:u_vga|update_rockets~1                                                                                                               ; 1       ;
; vga:u_vga|update_rockets~0                                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~14                                                                                                ; 1       ;
; vga:u_vga|first_part~2                                                                                                                   ; 1       ;
; vga:u_vga|data_a~30                                                                                                                      ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~13                                                                                                ; 1       ;
; vga:u_vga|first_data[10]~48                                                                                                              ; 1       ;
; vga:u_vga|first_data[10]~47                                                                                                              ; 1       ;
; vga:u_vga|first_data[10]~46                                                                                                              ; 1       ;
; vga:u_vga|first_data[10]                                                                                                                 ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status~1                                                                                             ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status~0                                                                                             ; 1       ;
; vga:u_vga|second_data~36                                                                                                                 ; 1       ;
; vga:u_vga|second_data~35                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[0]                                                                                                               ; 1       ;
; vga:u_vga|second_data~34                                                                                                                 ; 1       ;
; vga:u_vga|second_data~33                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[1]                                                                                                               ; 1       ;
; vga:u_vga|second_data~32                                                                                                                 ; 1       ;
; vga:u_vga|second_data~31                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[2]                                                                                                               ; 1       ;
; vga:u_vga|second_data~30                                                                                                                 ; 1       ;
; vga:u_vga|second_data~29                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[3]                                                                                                               ; 1       ;
; vga:u_vga|second_data~28                                                                                                                 ; 1       ;
; vga:u_vga|second_data~27                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[4]                                                                                                               ; 1       ;
; vga:u_vga|second_data~26                                                                                                                 ; 1       ;
; vga:u_vga|second_data~25                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[5]                                                                                                               ; 1       ;
; vga:u_vga|second_data~24                                                                                                                 ; 1       ;
; vga:u_vga|second_data~23                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[6]                                                                                                               ; 1       ;
; vga:u_vga|second_data~22                                                                                                                 ; 1       ;
; vga:u_vga|second_data~21                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[7]                                                                                                               ; 1       ;
; vga:u_vga|second_data~20                                                                                                                 ; 1       ;
; vga:u_vga|second_data~19                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[8]                                                                                                               ; 1       ;
; vga:u_vga|second_data~18                                                                                                                 ; 1       ;
; vga:u_vga|second_data~17                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[9]                                                                                                               ; 1       ;
; vga:u_vga|second_data~16                                                                                                                 ; 1       ;
; vga:u_vga|second_data~15                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[10]                                                                                                              ; 1       ;
; vga:u_vga|second_data~13                                                                                                                 ; 1       ;
; vga:u_vga|second_data~12                                                                                                                 ; 1       ;
; vga:u_vga|second_data~11                                                                                                                 ; 1       ;
; vga:u_vga|tmp_read_data[11]                                                                                                              ; 1       ;
; vga:u_vga|first_data[11]~44                                                                                                              ; 1       ;
; vga:u_vga|first_data~42                                                                                                                  ; 1       ;
; vga:u_vga|data_a~28                                                                                                                      ; 1       ;
; vga:u_vga|first_data~40                                                                                                                  ; 1       ;
; vga:u_vga|first_data~39                                                                                                                  ; 1       ;
; vga:u_vga|first_data~38                                                                                                                  ; 1       ;
; vga:u_vga|first_data~37                                                                                                                  ; 1       ;
; vga:u_vga|first_data~36                                                                                                                  ; 1       ;
; vga:u_vga|first_data~35                                                                                                                  ; 1       ;
; vga:u_vga|first_data~34                                                                                                                  ; 1       ;
; vga:u_vga|first_data~33                                                                                                                  ; 1       ;
; vga:u_vga|first_data~32                                                                                                                  ; 1       ;
; vga:u_vga|first_data~31                                                                                                                  ; 1       ;
; vga:u_vga|first_data~30                                                                                                                  ; 1       ;
; vga:u_vga|first_data~29                                                                                                                  ; 1       ;
; vga:u_vga|first_data~28                                                                                                                  ; 1       ;
; vga:u_vga|first_data~27                                                                                                                  ; 1       ;
; vga:u_vga|first_data~26                                                                                                                  ; 1       ;
; vga:u_vga|first_data~25                                                                                                                  ; 1       ;
; vga:u_vga|first_data~24                                                                                                                  ; 1       ;
; vga:u_vga|first_data~23                                                                                                                  ; 1       ;
; vga:u_vga|first_data~22                                                                                                                  ; 1       ;
; vga:u_vga|first_data~21                                                                                                                  ; 1       ;
; vga:u_vga|first_data~20                                                                                                                  ; 1       ;
; vga:u_vga|first_data~19                                                                                                                  ; 1       ;
; vga:u_vga|first_data~17                                                                                                                  ; 1       ;
; vga:u_vga|first_data~16                                                                                                                  ; 1       ;
; vga:u_vga|Equal4~0                                                                                                                       ; 1       ;
; vga:u_vga|Equal3~1                                                                                                                       ; 1       ;
; vga:u_vga|first_data[5]~13                                                                                                               ; 1       ;
; vga:u_vga|tmp_read_data[26]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[16]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[17]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[18]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[19]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[20]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[21]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[22]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[23]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[24]                                                                                                              ; 1       ;
; vga:u_vga|tmp_read_data[25]                                                                                                              ; 1       ;
; vga:u_vga|tmp_random[0]~2                                                                                                                ; 1       ;
; vga:u_vga|current_rocket~4                                                                                                               ; 1       ;
; vga:u_vga|current_rocket~3                                                                                                               ; 1       ;
; vga:u_vga|current_rocket~2                                                                                                               ; 1       ;
; vga:u_vga|current_rocket~0                                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                                         ; 1       ;
; spi_ee_config:u_spi_ee_config|direction~0                                                                                                ; 1       ;
; vga:u_vga|Add5~35                                                                                                                        ; 1       ;
; vga:u_vga|Add5~34                                                                                                                        ; 1       ;
; vga:u_vga|Add5~33                                                                                                                        ; 1       ;
; vga:u_vga|Add5~31                                                                                                                        ; 1       ;
; vga:u_vga|Add5~29                                                                                                                        ; 1       ;
; vga:u_vga|Add5~27                                                                                                                        ; 1       ;
; vga:u_vga|Add5~25                                                                                                                        ; 1       ;
; vga:u_vga|Add5~23                                                                                                                        ; 1       ;
; vga:u_vga|Add5~22                                                                                                                        ; 1       ;
; vga:u_vga|Equal5~1                                                                                                                       ; 1       ;
; vga:u_vga|second_data~3                                                                                                                  ; 1       ;
; vga:u_vga|second_data~2                                                                                                                  ; 1       ;
; vga:u_vga|Add5~20                                                                                                                        ; 1       ;
; vga:u_vga|second_data~1                                                                                                                  ; 1       ;
; vga:u_vga|data_a~27                                                                                                                      ; 1       ;
; vga:u_vga|first_data[11]                                                                                                                 ; 1       ;
; vga:u_vga|data_a~26                                                                                                                      ; 1       ;
; vga:u_vga|first_data[0]                                                                                                                  ; 1       ;
; vga:u_vga|data_a~25                                                                                                                      ; 1       ;
; vga:u_vga|first_data[1]                                                                                                                  ; 1       ;
; vga:u_vga|data_a~24                                                                                                                      ; 1       ;
; vga:u_vga|first_data[2]                                                                                                                  ; 1       ;
; vga:u_vga|first_data[3]                                                                                                                  ; 1       ;
; vga:u_vga|first_data[4]                                                                                                                  ; 1       ;
; vga:u_vga|first_data[5]                                                                                                                  ; 1       ;
; vga:u_vga|first_data[6]                                                                                                                  ; 1       ;
; vga:u_vga|first_data[7]                                                                                                                  ; 1       ;
; vga:u_vga|data_a~23                                                                                                                      ; 1       ;
; vga:u_vga|first_data[8]                                                                                                                  ; 1       ;
; vga:u_vga|address_a~19                                                                                                                   ; 1       ;
; vga:u_vga|address_tmp[5]                                                                                                                 ; 1       ;
; vga:u_vga|address_a~16                                                                                                                   ; 1       ;
; vga:u_vga|address_tmp[4]                                                                                                                 ; 1       ;
; vga:u_vga|address_a~13                                                                                                                   ; 1       ;
; vga:u_vga|address_tmp[3]                                                                                                                 ; 1       ;
; vga:u_vga|address_a~10                                                                                                                   ; 1       ;
; vga:u_vga|address_tmp[2]                                                                                                                 ; 1       ;
; vga:u_vga|address_a~7                                                                                                                    ; 1       ;
; vga:u_vga|address_tmp[1]                                                                                                                 ; 1       ;
; vga:u_vga|first_data[9]                                                                                                                  ; 1       ;
; vga:u_vga|rd_en_b~0                                                                                                                      ; 1       ;
; vga:u_vga|rd_en_a~2                                                                                                                      ; 1       ;
; vga:u_vga|rd_en_a~1                                                                                                                      ; 1       ;
; vga:u_vga|ask_read~0                                                                                                                     ; 1       ;
; vga:u_vga|nb_submarines[3]~4                                                                                                             ; 1       ;
; vga:u_vga|nb_submarines[2]~3                                                                                                             ; 1       ;
; vga:u_vga|nb_submarines[1]~1                                                                                                             ; 1       ;
; vga:u_vga|nb_submarines[0]~0                                                                                                             ; 1       ;
; vga:u_vga|update_submarines~0                                                                                                            ; 1       ;
; vga:u_vga|new_elements~2                                                                                                                 ; 1       ;
; vga:u_vga|new_elements~1                                                                                                                 ; 1       ;
; vga:u_vga|new_elements~0                                                                                                                 ; 1       ;
; vga:u_vga|Equal8~0                                                                                                                       ; 1       ;
; vga:u_vga|cycle_cnt~3                                                                                                                    ; 1       ;
; vga:u_vga|cycle_cnt~2                                                                                                                    ; 1       ;
; vga:u_vga|cycle_cnt~1                                                                                                                    ; 1       ;
; vga:u_vga|cycle_cnt~0                                                                                                                    ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|read_back_d                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux5~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~11                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux3~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux11~0                                                                                                    ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux10~0                                                                                                    ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~10                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux4~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux9~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~9                                                                                                 ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux2~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux8~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux6~0                                                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data~7                                                                                                 ; 1       ;
; spi_ee_config:u_spi_ee_config|Mux7~0                                                                                                     ; 1       ;
; vga:u_vga|data_a[11]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[27]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[16]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[17]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[18]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[24]                                                                                                                     ; 1       ;
; vga:u_vga|current_submarine_line[8]~14                                                                                                   ; 1       ;
; vga:u_vga|submarines[48]~50                                                                                                              ; 1       ;
; vga:u_vga|Decoder0~14                                                                                                                    ; 1       ;
; vga:u_vga|submarines[15]~49                                                                                                              ; 1       ;
; vga:u_vga|submarines[12]~48                                                                                                              ; 1       ;
; vga:u_vga|submarines[14]~47                                                                                                              ; 1       ;
; vga:u_vga|submarines[13]~46                                                                                                              ; 1       ;
; vga:u_vga|submarines[3]~45                                                                                                               ; 1       ;
; vga:u_vga|submarines[0]~44                                                                                                               ; 1       ;
; vga:u_vga|submarines[2]~43                                                                                                               ; 1       ;
; vga:u_vga|submarines[1]~42                                                                                                               ; 1       ;
; vga:u_vga|submarines[11]~41                                                                                                              ; 1       ;
; vga:u_vga|submarines[8]~40                                                                                                               ; 1       ;
; vga:u_vga|submarines[9]~39                                                                                                               ; 1       ;
; vga:u_vga|submarines[10]~38                                                                                                              ; 1       ;
; vga:u_vga|submarines[7]~37                                                                                                               ; 1       ;
; vga:u_vga|submarines[4]~36                                                                                                               ; 1       ;
; vga:u_vga|submarines[6]~35                                                                                                               ; 1       ;
; vga:u_vga|submarines[5]~34                                                                                                               ; 1       ;
; vga:u_vga|submarines[31]~33                                                                                                              ; 1       ;
; vga:u_vga|submarines[26]~32                                                                                                              ; 1       ;
; vga:u_vga|submarines[27]~31                                                                                                              ; 1       ;
; vga:u_vga|submarines[30]~30                                                                                                              ; 1       ;
; vga:u_vga|submarines[21]~29                                                                                                              ; 1       ;
; vga:u_vga|submarines[16]~28                                                                                                              ; 1       ;
; vga:u_vga|submarines[17]~27                                                                                                              ; 1       ;
; vga:u_vga|submarines[20]~26                                                                                                              ; 1       ;
; vga:u_vga|submarines[23]~25                                                                                                              ; 1       ;
; vga:u_vga|submarines[18]~24                                                                                                              ; 1       ;
; vga:u_vga|submarines[19]~23                                                                                                              ; 1       ;
; vga:u_vga|submarines[22]~22                                                                                                              ; 1       ;
; vga:u_vga|submarines[29]~21                                                                                                              ; 1       ;
; vga:u_vga|submarines[24]~20                                                                                                              ; 1       ;
; vga:u_vga|submarines[25]~19                                                                                                              ; 1       ;
; vga:u_vga|submarines[28]~18                                                                                                              ; 1       ;
; vga:u_vga|submarines[47]~17                                                                                                              ; 1       ;
; vga:u_vga|submarines[37]~16                                                                                                              ; 1       ;
; vga:u_vga|submarines[39]~15                                                                                                              ; 1       ;
; vga:u_vga|submarines[45]~14                                                                                                              ; 1       ;
; vga:u_vga|submarines[42]~13                                                                                                              ; 1       ;
; vga:u_vga|submarines[32]~12                                                                                                              ; 1       ;
; vga:u_vga|Decoder0~9                                                                                                                     ; 1       ;
; vga:u_vga|submarines[34]~11                                                                                                              ; 1       ;
; vga:u_vga|submarines[40]~10                                                                                                              ; 1       ;
; vga:u_vga|submarines[40]~9                                                                                                               ; 1       ;
; vga:u_vga|submarines[40]~8                                                                                                               ; 1       ;
; vga:u_vga|submarines[43]~7                                                                                                               ; 1       ;
; vga:u_vga|submarines[33]~6                                                                                                               ; 1       ;
; vga:u_vga|submarines[35]~5                                                                                                               ; 1       ;
; vga:u_vga|submarines[41]~4                                                                                                               ; 1       ;
; vga:u_vga|submarines[46]~3                                                                                                               ; 1       ;
; vga:u_vga|submarines[36]~2                                                                                                               ; 1       ;
; vga:u_vga|submarines[38]~1                                                                                                               ; 1       ;
; vga:u_vga|submarines[44]~0                                                                                                               ; 1       ;
; vga:u_vga|Equal12~3                                                                                                                      ; 1       ;
; vga:u_vga|Equal12~2                                                                                                                      ; 1       ;
; vga:u_vga|Equal12~1                                                                                                                      ; 1       ;
; vga:u_vga|Equal12~0                                                                                                                      ; 1       ;
; vga:u_vga|Equal11~3                                                                                                                      ; 1       ;
; vga:u_vga|Equal11~2                                                                                                                      ; 1       ;
; vga:u_vga|Equal11~1                                                                                                                      ; 1       ;
; vga:u_vga|Equal11~0                                                                                                                      ; 1       ;
; vga:u_vga|Equal10~3                                                                                                                      ; 1       ;
; vga:u_vga|Equal10~2                                                                                                                      ; 1       ;
; vga:u_vga|Equal10~1                                                                                                                      ; 1       ;
; vga:u_vga|Equal10~0                                                                                                                      ; 1       ;
; vga:u_vga|Mux0~32                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~31                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~30                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~29                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~28                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~27                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~26                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~25                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~24                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~23                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~22                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~21                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~20                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~19                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~18                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~17                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~16                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~15                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~14                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~13                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~12                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~11                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~10                                                                                                                        ; 1       ;
; vga:u_vga|Mux0~9                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~8                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~7                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~6                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~5                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~4                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~3                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~2                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~1                                                                                                                         ; 1       ;
; vga:u_vga|Mux0~0                                                                                                                         ; 1       ;
; vga:u_vga|update_elements_position~4                                                                                                     ; 1       ;
; vga:u_vga|update_elements_position~3                                                                                                     ; 1       ;
; vga:u_vga|Equal9~0                                                                                                                       ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][6]~15                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~14                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][3]~13                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~12                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][4]~11                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~10                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][5]~9                                                                               ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~8                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][6]~7                                                                               ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~6                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][7]~5                                                                               ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~4                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][8]~3                                                                               ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][9]~2                                                                               ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][10]~1                                                                              ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][11]                                                                                ; 1       ;
; vga:u_vga|lpm_mult:Mult0|multcore:mult_core|romout[1][12]~0                                                                              ; 1       ;
; vga:u_vga|Add13~0                                                                                                                        ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                                          ; 1       ;
; vga:u_vga|h_cnt~1                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~11                                                                                                                       ; 1       ;
; vga:u_vga|v_cnt[10]~10                                                                                                                   ; 1       ;
; vga:u_vga|v_cnt[9]~9                                                                                                                     ; 1       ;
; vga:u_vga|v_cnt~8                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~7                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~6                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~5                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~4                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~3                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~2                                                                                                                        ; 1       ;
; vga:u_vga|v_cnt~0                                                                                                                        ; 1       ;
; vga:u_vga|vga_gen~31                                                                                                                     ; 1       ;
; vga:u_vga|h_cnt~0                                                                                                                        ; 1       ;
; spi_ee_config:u_spi_ee_config|read_back~1                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                                          ; 1       ;
; reset_delay:u_reset_delay|cont[20]~0                                                                                                     ; 1       ;
; reset_delay:u_reset_delay|cont[1]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[2]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[3]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[4]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[5]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[6]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[7]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[8]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[9]                                                                                                        ; 1       ;
; reset_delay:u_reset_delay|cont[10]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[11]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[12]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[13]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[14]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[15]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[16]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[17]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[18]                                                                                                       ; 1       ;
; reset_delay:u_reset_delay|cont[19]                                                                                                       ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|temp_xhdl7~0                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~8                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~7                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~6                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~5                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~4                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~3                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~2                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~1                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Mux0~0                                                                     ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                                ; 1       ;
; vga:u_vga|vga_gen~30                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~29                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~28                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~27                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~26                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~25                                                                                                                     ; 1       ;
; vga:u_vga|blue_signal~1                                                                                                                  ; 1       ;
; vga:u_vga|blue_signal~0                                                                                                                  ; 1       ;
; vga:u_vga|green_signal~10                                                                                                                ; 1       ;
; vga:u_vga|green_signal~8                                                                                                                 ; 1       ;
; vga:u_vga|green_signal~7                                                                                                                 ; 1       ;
; vga:u_vga|green_signal~6                                                                                                                 ; 1       ;
; vga:u_vga|red_signal~10                                                                                                                  ; 1       ;
; vga:u_vga|red_signal~9                                                                                                                   ; 1       ;
; vga:u_vga|red_signal~8                                                                                                                   ; 1       ;
; vga:u_vga|second_row[0]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[1]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[2]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[3]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[4]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[5]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[6]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[7]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[8]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[9]                                                                                                                  ; 1       ;
; vga:u_vga|second_row[11]                                                                                                                 ; 1       ;
; vga:u_vga|red_signal~7                                                                                                                   ; 1       ;
; vga:u_vga|red_signal~6                                                                                                                   ; 1       ;
; vga:u_vga|red_signal~5                                                                                                                   ; 1       ;
; vga:u_vga|red_signal~3                                                                                                                   ; 1       ;
; vga:u_vga|first_row[11]                                                                                                                  ; 1       ;
; vga:u_vga|first_row[0]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[1]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[2]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[3]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[4]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[5]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[6]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[7]                                                                                                                   ; 1       ;
; vga:u_vga|first_row[8]                                                                                                                   ; 1       ;
; vga:u_vga|vga_gen~23                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~20                                                                                                                     ; 1       ;
; vga:u_vga|vga_gen~19                                                                                                                     ; 1       ;
; vga:u_vga|first_row[9]                                                                                                                   ; 1       ;
; vga:u_vga|vga_gen~17                                                                                                                     ; 1       ;
; vga:u_vga|current_submarine_line~13                                                                                                      ; 1       ;
; vga:u_vga|current_submarine_line~12                                                                                                      ; 1       ;
; vga:u_vga|current_submarine_line~11                                                                                                      ; 1       ;
; vga:u_vga|current_submarine_line~10                                                                                                      ; 1       ;
; vga:u_vga|current_submarine_line~9                                                                                                       ; 1       ;
; vga:u_vga|current_submarine_line[2]                                                                                                      ; 1       ;
; vga:u_vga|vga_gen~12                                                                                                                     ; 1       ;
; vga:u_vga|Mux1~32                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~31                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~30                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~29                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~28                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~27                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~26                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~25                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~24                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~23                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~22                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~21                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~20                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~19                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~18                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~17                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~16                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~15                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~14                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~13                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~12                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~11                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~10                                                                                                                        ; 1       ;
; vga:u_vga|Mux1~9                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~8                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~7                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~6                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~5                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~4                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~3                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~2                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~1                                                                                                                         ; 1       ;
; vga:u_vga|Mux1~0                                                                                                                         ; 1       ;
; vga:u_vga|vga_gen~9                                                                                                                      ; 1       ;
; vga:u_vga|vga_gen~8                                                                                                                      ; 1       ;
; vga:u_vga|right_bound[0]                                                                                                                 ; 1       ;
; vga:u_vga|right_bound[1]                                                                                                                 ; 1       ;
; vga:u_vga|right_bound[2]                                                                                                                 ; 1       ;
; vga:u_vga|right_bound[3]                                                                                                                 ; 1       ;
; vga:u_vga|red_signal~0                                                                                                                   ; 1       ;
; vga:u_vga|vga_gen~5                                                                                                                      ; 1       ;
; vga:u_vga|vga_gen~1                                                                                                                      ; 1       ;
; vga:u_vga|LessThan3~0                                                                                                                    ; 1       ;
; vga:u_vga|video_en~0                                                                                                                     ; 1       ;
; vga:u_vga|vertical_en                                                                                                                    ; 1       ;
; vga:u_vga|horizontal_en                                                                                                                  ; 1       ;
; spi_ee_config:u_spi_ee_config|ini_index[3]~4                                                                                             ; 1       ;
; spi_ee_config:u_spi_ee_config|ini_index[2]~3                                                                                             ; 1       ;
; spi_ee_config:u_spi_ee_config|ini_index[0]~2                                                                                             ; 1       ;
; spi_ee_config:u_spi_ee_config|ini_index[1]~1                                                                                             ; 1       ;
; spi_ee_config:u_spi_ee_config|read_ready~1                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|read_ready~0                                                                                               ; 1       ;
; spi_ee_config:u_spi_ee_config|high_byte~1                                                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count~3                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count~2                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count~1                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count~0                                                                ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|Add0~0                                                                     ; 1       ;
; vga:u_vga|h_sync                                                                                                                         ; 1       ;
; vga:u_vga|out_blue~0                                                                                                                     ; 1       ;
; vga:u_vga|blue_signal                                                                                                                    ; 1       ;
; vga:u_vga|out_green~0                                                                                                                    ; 1       ;
; vga:u_vga|green_signal                                                                                                                   ; 1       ;
; vga:u_vga|out_red~0                                                                                                                      ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_go~1                                                                                                   ; 1       ;
; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                                          ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en~0                                                             ; 1       ;
; vga:u_vga|out_v_sync                                                                                                                     ; 1       ;
; vga:u_vga|out_h_sync                                                                                                                     ; 1       ;
; vga:u_vga|out_blue                                                                                                                       ; 1       ;
; vga:u_vga|out_green                                                                                                                      ; 1       ;
; vga:u_vga|out_red                                                                                                                        ; 1       ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oSPI_CLK~0                                                                 ; 1       ;
; vga:u_vga|data_a[10]                                                                                                                     ; 1       ;
; vga:u_vga|data_a[26]                                                                                                                     ; 1       ;
; vga:u_vga|Add2~22                                                                                                                        ; 1       ;
; vga:u_vga|Add2~21                                                                                                                        ; 1       ;
; vga:u_vga|Add2~20                                                                                                                        ; 1       ;
; vga:u_vga|Add1~22                                                                                                                        ; 1       ;
; vga:u_vga|Add1~21                                                                                                                        ; 1       ;
; vga:u_vga|Add1~20                                                                                                                        ; 1       ;
; vga:u_vga|Add2~19                                                                                                                        ; 1       ;
; vga:u_vga|Add2~18                                                                                                                        ; 1       ;
; vga:u_vga|Add2~17                                                                                                                        ; 1       ;
; vga:u_vga|Add2~16                                                                                                                        ; 1       ;
; vga:u_vga|Add2~15                                                                                                                        ; 1       ;
; vga:u_vga|Add2~14                                                                                                                        ; 1       ;
; vga:u_vga|Add2~13                                                                                                                        ; 1       ;
; vga:u_vga|Add2~12                                                                                                                        ; 1       ;
; vga:u_vga|Add2~11                                                                                                                        ; 1       ;
; vga:u_vga|Add2~10                                                                                                                        ; 1       ;
; vga:u_vga|Add2~9                                                                                                                         ; 1       ;
; vga:u_vga|Add2~8                                                                                                                         ; 1       ;
; vga:u_vga|Add2~7                                                                                                                         ; 1       ;
; vga:u_vga|Add2~6                                                                                                                         ; 1       ;
; vga:u_vga|Add2~5                                                                                                                         ; 1       ;
; vga:u_vga|Add2~4                                                                                                                         ; 1       ;
; vga:u_vga|Add2~3                                                                                                                         ; 1       ;
; vga:u_vga|Add2~2                                                                                                                         ; 1       ;
; vga:u_vga|Add2~1                                                                                                                         ; 1       ;
; vga:u_vga|Add2~0                                                                                                                         ; 1       ;
; vga:u_vga|Add1~19                                                                                                                        ; 1       ;
; vga:u_vga|Add1~18                                                                                                                        ; 1       ;
; vga:u_vga|Add1~17                                                                                                                        ; 1       ;
; vga:u_vga|Add1~16                                                                                                                        ; 1       ;
; vga:u_vga|Add1~15                                                                                                                        ; 1       ;
; vga:u_vga|Add1~14                                                                                                                        ; 1       ;
; vga:u_vga|Add1~13                                                                                                                        ; 1       ;
; vga:u_vga|Add1~12                                                                                                                        ; 1       ;
; vga:u_vga|Add1~11                                                                                                                        ; 1       ;
; vga:u_vga|Add1~10                                                                                                                        ; 1       ;
; vga:u_vga|Add1~9                                                                                                                         ; 1       ;
; vga:u_vga|Add1~8                                                                                                                         ; 1       ;
; vga:u_vga|Add1~7                                                                                                                         ; 1       ;
; vga:u_vga|Add1~6                                                                                                                         ; 1       ;
; vga:u_vga|Add1~5                                                                                                                         ; 1       ;
; vga:u_vga|Add1~4                                                                                                                         ; 1       ;
; vga:u_vga|Add1~3                                                                                                                         ; 1       ;
; vga:u_vga|Add1~2                                                                                                                         ; 1       ;
; vga:u_vga|Add1~1                                                                                                                         ; 1       ;
; vga:u_vga|Add1~0                                                                                                                         ; 1       ;
; vga:u_vga|current_submarine[5]~19                                                                                                        ; 1       ;
; vga:u_vga|current_submarine[4]~17                                                                                                        ; 1       ;
; vga:u_vga|current_submarine[4]~16                                                                                                        ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                      ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 1024 ; 32                          ; 24                          ; 32                          ; 24                          ; 768                 ; 2    ; None ; M9K_X22_Y24_N0, M9K_X22_Y25_N0 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,081 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 7 / 2,597 ( < 1 % )    ;
; C4 interconnects      ; 416 / 46,848 ( < 1 % ) ;
; Direct links          ; 234 / 71,559 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 457 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 9 / 2,496 ( < 1 % )    ;
; R4 interconnects      ; 577 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.73) ; Number of LABs  (Total = 66) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 4                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 18                           ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.27) ; Number of LABs  (Total = 66) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 47                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 10                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.17) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 9                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 5                            ;
; 21                                           ; 5                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 6                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 4                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.18) ; Number of LABs  (Total = 66) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 8                            ;
; 7                                               ; 4                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 9                            ;
; 15                                              ; 3                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.55) ; Number of LABs  (Total = 66) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 4                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 4                            ;
; 13                                           ; 3                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 6                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 11           ; 5            ; 11           ; 0            ; 0            ; 12        ; 11           ; 0            ; 12        ; 12        ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 12        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 7            ; 1            ; 12           ; 12           ; 0         ; 1            ; 12           ; 0         ; 0         ; 12           ; 12           ; 12           ; 12           ; 7            ; 12           ; 12           ; 7            ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 12           ; 0         ; 12           ; 12           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_CS_N      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_red            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_green          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_blue           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_h_sync         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_v_sync         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2C_SDAT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; G_SENSOR_INT       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK50         ; CLOCK50              ; 4.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                   ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                            ; Destination Register                                                                                                           ; Delay Added in ns ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; vga:u_vga|data_a[16]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a16~porta_datain_reg0 ; 0.146             ;
; vga:u_vga|data_a[4]                                                        ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.145             ;
; vga:u_vga|data_a[0]                                                        ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.143             ;
; vga:u_vga|data_a[18]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a18~porta_datain_reg0 ; 0.142             ;
; vga:u_vga|data_a[21]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a21~porta_datain_reg0 ; 0.135             ;
; vga:u_vga|data_a[3]                                                        ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.132             ;
; vga:u_vga|data_a[10]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.132             ;
; vga:u_vga|data_a[27]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.132             ;
; vga:u_vga|data_a[23]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.130             ;
; vga:u_vga|data_a[22]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.130             ;
; vga:u_vga|data_a[20]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a20~porta_datain_reg0 ; 0.130             ;
; vga:u_vga|data_a[19]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a19~porta_datain_reg0 ; 0.130             ;
; vga:u_vga|data_a[25]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.130             ;
; vga:u_vga|data_a[5]                                                        ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.127             ;
; vga:u_vga|data_a[26]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a26~porta_datain_reg0 ; 0.121             ;
; vga:u_vga|data_a[17]                                                       ; ram1_submarine:u_ram1_submarine|altsyncram:altsyncram_component|altsyncram_b3o3:auto_generated|ram_block1a17~porta_datain_reg0 ; 0.120             ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                     ; 0.119             ;
; vga:u_vga|tmp_read_data[7]                                                 ; vga:u_vga|second_data[7]                                                                                                       ; 0.118             ;
; vga:u_vga|tmp_read_data[9]                                                 ; vga:u_vga|second_data[9]                                                                                                       ; 0.118             ;
; vga:u_vga|first_data[2]                                                    ; vga:u_vga|data_a[18]                                                                                                           ; 0.118             ;
; vga:u_vga|first_data[0]                                                    ; vga:u_vga|data_a[16]                                                                                                           ; 0.118             ;
; vga:u_vga|current_submarine[5]                                             ; vga:u_vga|current_submarine[5]                                                                                                 ; 0.118             ;
; vga:u_vga|current_submarine_line[9]                                        ; vga:u_vga|current_submarine_line[9]                                                                                            ; 0.118             ;
; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                     ; 0.118             ;
; vga:u_vga|second_data[8]                                                   ; vga:u_vga|data_a[8]                                                                                                            ; 0.117             ;
; vga:u_vga|second_data[2]                                                   ; vga:u_vga|data_a[2]                                                                                                            ; 0.117             ;
; vga:u_vga|second_data[0]                                                   ; vga:u_vga|data_a[0]                                                                                                            ; 0.117             ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                     ; 0.117             ;
; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                     ; 0.105             ;
; vga:u_vga|h_cnt[10]                                                        ; vga:u_vga|blue_signal                                                                                                          ; 0.099             ;
; vga:u_vga|v_cnt[10]                                                        ; vga:u_vga|blue_signal                                                                                                          ; 0.098             ;
; vga:u_vga|v_cnt[9]                                                         ; vga:u_vga|blue_signal                                                                                                          ; 0.097             ;
; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                     ; 0.066             ;
; vga:u_vga|update_submarines                                                ; vga:u_vga|update_rockets                                                                                                       ; 0.061             ;
; CLOCK_50                                                                   ; vga:u_vga|v_sync                                                                                                               ; 0.043             ;
; vga:u_vga|nb_submarines[2]                                                 ; vga:u_vga|nb_submarines[3]                                                                                                     ; 0.023             ;
; vga:u_vga|ask_read                                                         ; vga:u_vga|nb_submarines[1]                                                                                                     ; 0.023             ;
; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; spi_ee_config:u_spi_ee_config|direction                                                                                        ; 0.023             ;
; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|high_byte                                                                                        ; 0.023             ;
; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                     ; 0.023             ;
; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                     ; 0.023             ;
; vga:u_vga|nb_submarines[0]                                                 ; vga:u_vga|nb_submarines[1]                                                                                                     ; 0.013             ;
+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 42 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "GSensor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 144 degrees (200000 ps) for spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 120 degrees (166667 ps) for spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 12 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|left_bound[9] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      CLOCK50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga:u_vga|v_sync
Info (176353): Automatically promoted node spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node spipll:u_spipll|altpll:altpll_component|spipll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node vga:u_vga|v_sync 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga:u_vga|out_v_sync
        Info (176357): Destination node vga:u_vga|tmp_random[0]~0
        Info (176357): Destination node vga:u_vga|new_elements~1
        Info (176357): Destination node vga:u_vga|update_submarines~0
        Info (176357): Destination node vga:u_vga|rd_en_a~3
        Info (176357): Destination node vga:u_vga|first_data[10]~1
        Info (176357): Destination node vga:u_vga|current_rocket[0]~1
        Info (176357): Destination node vga:u_vga|current_submarine[0]~21
        Info (176357): Destination node vga:u_vga|first_part~2
        Info (176357): Destination node vga:u_vga|tmp_read_data[0]~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 5 registers into blocks of type I/O Output Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 5 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin I2C_SDAT uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin G_SENSOR_INT uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
Info (144001): Generated suppressed messages file C:/Users/Greg/GitHub/FPGA/Codes/submarines/output_files/GSensor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 1369 megabytes
    Info: Processing ended: Thu Apr 16 18:03:27 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Greg/GitHub/FPGA/Codes/submarines/output_files/GSensor.fit.smsg.


