# Verilog-FC84to10-07.28.night

해결한 것

1. state 5개 추가해서 read 2클럭, multipiler 3클럭 총 5클럭 미룸.
2. 결과 정상적으로 나옴
3. bias만더하면된다. bias 16비트 밀어서 다시 가줘오자


![image](https://github.com/YunJoongChul/Verilog-FC84to10-07.28.night/assets/86291432/38096bf1-7e23-441f-8192-0111458efab9)
