module DataMemory (
    input wire clk,               // Sinal de clock
    input [31:0] address,         // Endere칞o para leitura/escrita
    input [31:0] write_data,      // Dado a ser escrito
    input MemRead,                // Controle de leitura
    input MemWrite,               // Controle de escrita
    output reg [31:0] read_data    // Dado lido da mem칩ria
);

    reg [31:0] memory [0:31];  // Mem칩ria de 32 palavras (cada uma de 32 bits)

    // 游댳 Inicializa a mem칩ria com alguns valores fixos
    initial begin
        memory[0]  = 32'h00000005;    
        memory[4]  = 32'h00000002;   
        memory[8]  = 32'h00000003;   
        memory[12] = 32'h00000007;  
        memory[16] = 32'h00000009;  
    end

    // 游댳 Leitura de dados da mem칩ria (combinacional)
    always @(*) begin
        if (MemRead) begin
            read_data = memory[address];  // Lendo a palavra no endere칞o correto
        end else begin
            read_data = 32'b0; // Valor padr칚o quando n칚o est치 lendo
        end
    end

    // 游댳 Escrita de dados na mem칩ria (sincronizada com o clock)
    always @(posedge clk) begin
        if (MemWrite) begin
            memory[address[31:2]] <= write_data; // Escreve na posi칞칚o correta
        end
    end

endmodule