# コンピュータ論理設計
ref -> http://www.arch.cs.titech.ac.jp/lecture/CLD/

## 設計最終発表に向けて

### 実装要求
- 次の命令を実行できるプロセッサを実装すること
    - add, addi, lw, sw, beq, bne, halt
- プロセッサは次の機能を満たすこと．
    - 命令が r30 の値を読み出した時に，この読み出した値をレジスタに保存してプロセッサの出力信号 w_rout とする．
    - halt命令実行時のw_routの値を計算結果とする．この値が正しい必要がある.

### ルール
- 与えられるプログラム（命令メモリの内容）を変更しないこと
- Vivadoにおける実装(implementation)でタイミング制約を満たすこと
    - Worst Negative Slack (WNS) が正の値になっていること．
- プロセッサが処理を開始してからhalt命令が実行されるまでのサイクル数を7-segment LED に表示すること．
    - これが「プログラムの実行サイクル数」となる

### 実装計画
以下の実装を試みそれぞれの実行時間を計測、これらを総合して実験的に扱い、最終発表としてレポート

- *シングルサイクルプロセッサ*
    - NOP命令の場合に *サイクルを浪費しない* 設計 <- *無理かも*
    - クリティカルパスをいじる
    -
- *マルチサイクルプロセッサ*
    - 必要なサイクルをoptimizeする
    - パイプライン処理設計
        - データハザードに対する設計
            - NOPを挟むのではなく、データフォワードを実現

### 最終発表
- 6/6 9:00~12:15
- 発表者：安納
- スライド（https://docs.google.com/presentation/d/1aL-gImo_xILqGGNG5TLhkbwjzOgBXY71Rf3NF1bb1Hk/edit#slide=id.p）
