<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë¶üèª üë©üèº‚Äçü§ù‚Äçüë®üèæ üõçÔ∏è Les technologies de la micro√©lectronique sur les doigts: la loi de Moore, les mouvements de marketing et pourquoi les nanom√®tres ne sont plus les m√™mes aujourd'hui. 2e partie ü§∂üèΩ üññüèº üàÅ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dans la premi√®re partie, nous avons bri√®vement examin√© la physique du silicium, la technologie micro√©lectronique et les limites technologiques. Parlon...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Les technologies de la micro√©lectronique sur les doigts: la loi de Moore, les mouvements de marketing et pourquoi les nanom√®tres ne sont plus les m√™mes aujourd'hui. 2e partie</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/456298/"><img src="https://aftershock.news/sites/default/files/styles/teaserlarge/public/u37570/teasers/wafer-big_2.jpg?itok=ysE4kn2b" alt="image"><br><br>  Dans la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">premi√®re partie,</a> nous avons bri√®vement examin√© la physique du silicium, la technologie micro√©lectronique et les limites technologiques.  Parlons maintenant des limitations physiques et des effets physiques qui affectent la taille des √©l√©ments d'un transistor.  Il y en a beaucoup, alors passons en revue les principaux.  Ici, vous devez entrer dans la physique, sinon rien. <br><br>  <b>Avertissement:</b> Il <b>√©tait</b> une fois j'ai essay√© d'√©crire des articles sur <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">la fabrication de puces</a> , et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">dans la s√©rie d'articles "Inside Look", j'ai</a> m√™me regard√© √† l'int√©rieur, c'est-√†-dire  Le sujet est extr√™mement int√©ressant pour moi.  Naturellement, j'aimerais que <b>l'</b> auteur de l'article original le publie sur Habr√©, mais en ce qui concerne l'emploi, il m'a permis de le transf√©rer ici.  Malheureusement, les r√®gles Habr ne permettent pas le copier-coller direct, j'ai donc ajout√© des liens vers des sources, des images et un petit gag et j'ai essay√© de redresser un peu le texte.  Oui, et je connais et respecte les articles ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">1</a> et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">2</a> ) sur ce sujet de l' <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">amartologie</a> . <br><a name="habracut"></a><br><h2>  Effets physiques en micro√©lectronique </h2><br><h3>  L'ordre des quantit√©s de base pour le silicium </h3><br>  La concentration des atomes de silicium dans le cristal est de 10 <sup>22</sup> cm <sup>-3</sup> <br>  Concentration d'√©lectrons intrins√®ques et de trous √† temp√©rature ambiante - 10 <sup>10</sup> cm <sup>-3</sup> <br>  Concentration d'atomes d'impuret√©s provenant de r√©gions l√©g√®rement dop√©es - 10 16-10 <sup>18</sup> cm <sup>-3</sup> <br>  Concentration d'atomes d'impuret√©s provenant de r√©gions fortement dop√©es - 10 19-10 <sup>20</sup> cm <sup>-3</sup> <br>  La concentration d'atomes d'impuret√©s dans les r√©gions tr√®s fortement dop√©es est de 10 <sup>21</sup> cm <sup>-3</sup> .  Dans ce cas, on parle d√©j√† d'un <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">semi</a> - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">conducteur d√©g√©n√©r√©</a> , car une telle concentration (un atome d'impuret√© pour 10 atomes de silicium ou moins) modifie la structure √©nerg√©tique du cristal. <br><br><h3>  D√©pendances en temp√©rature des caract√©ristiques du silicium </h3><br>  De la premi√®re partie, nous rappelons qu'√† temp√©rature ambiante, le silicium pur est un di√©lectrique.  Une paire √©lectron-trou appara√Æt dans un seul cas sur un billion, mais cette fraction augmente de fa√ßon exponentielle avec l'augmentation de la temp√©rature.  Il y a une telle chose - la temp√©rature de doubler la concentration de propres porteurs de charge.  Pour le silicium, c'est environ 9 degr√©s. <br><br>  C'est-√†-dire  augmenter la temp√©rature de 9 degr√©s, le pourcentage d'atomes de silicium en d√©composition augmente de 2 fois;  18 degr√©s - 4 fois;  27 degr√©s - 8 fois;  36 degr√©s - 16 fois;  45 - 32 fois;  90 - 1024 fois;  180 - 10 <sup>6</sup> fois;  270 - 10 <sup>9</sup> fois. <br><br><img src="https://www.pvsm.ru/images/2019/06/19/tehnologii-mikroelektroniki-na-palcah-zakona-mura-marketingovye-hody-i-pochemu-nanometry-nynche-ne-te-chast-2-2.png" alt="image"><br>  <i>Comparaison de la conductivit√© thermique du cuivre, du silicium et du germanium.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Source</a></i> <br><br>  Nous obtenons que lorsqu'elle est chauff√©e √† 200 degr√©s (~ 2,1 dans le graphique ci-dessus), la concentration intrins√®que des paires √©lectron-trou devient 10 <sup>16</sup> , ce qui est √©gal √† la concentration en impuret√©s des couches l√©g√®rement dop√©es.  √Ä 300 degr√©s (~ 1,75) d√©j√† 10 <sup>19</sup> , c'est la concentration de couches fortement dop√©es (n + et p +).  √Ä cette temp√©rature, le silicium se transforme en fait en conducteur et les transistors perdent leur contr√¥labilit√©. <br><br>  Les probl√®mes commenceront beaucoup plus t√¥t.  La temp√©rature dans la puce est in√©gale.  Il y a des zones de chauffage locales, g√©n√©ralement au milieu de la puce.  Si la temp√©rature dans une petite zone d√©passe 200 degr√©s, alors en raison d'une augmentation de la conductivit√© intrins√®que du silicium, le courant de fuite commence √† augmenter.  Cela conduit √† encore plus de chauffage, ce qui augmente encore le courant de fuite et √©largit la zone de surchauffe.  Le processus devient irr√©versible et ... boom.  Et irr√©vocablement.  Par cons√©quent, sur tous les grands microcircuits, une protection automatique contre la surchauffe est d√©finie. <br><br>  C'est pourquoi il est si important de ne pas permettre un fort r√©chauffement du cristal. <br><br>  A titre de comparaison, la concentration d'√©lectrons intrins√®ques et de trous dans le nitrure de gallium √† temp√©rature ambiante est inf√©rieure de plusieurs ordres de grandeur, et la temp√©rature de doublement du nombre de porteurs de charges intrins√®ques est d'environ 25 degr√©s.  Les probl√®mes d√©crits ci-dessus dans le nitrure de gallium commencent √† environ 600-700 degr√©s. <br><br><h3>  Courant du tunnel </h3><br>  Ce ph√©nom√®ne est √† la fois complexe et simple √† la fois.  Les racines se trouvent dans la nature quantique de l'√©lectron.  Un √©lectron vit selon les lois de la m√©canique quantique, qui ne sont pas toujours comprises du point de vue de la physique classique.  Selon ces lois, un √©lectron n'est pas seulement une particule, mais aussi une onde, et son comportement ne peut √™tre calcul√© qu'avec une certaine probabilit√©.  Il existe une telle formule Heisenberg: <br><img src="https://aftershock.news/sites/default/files/u37570/MUR/%D0%93%D0%B5%D0%BD%D0%B7%D0%B5%D0%BD%D0%B1%D0%B5%D1%80%D0%B3.png" alt="image" width="100"><br><br>  On l'appelle √©galement <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">la relation d'incertitude de Heisenberg</a> .  Il r√©sulte de la formule que les param√®tres spatiaux de l'√©lectron ne peuvent pas √™tre d√©termin√©s avec une pr√©cision sup√©rieure √† une certaine valeur (constante de Planck).  Dans les cas extr√™mes de l'√©quation, si nous connaissons l'emplacement exact de l'√©lectron, nous ne saurons rien de sa vitesse et de sa direction de mouvement.  Si vous connaissez exactement la vitesse et la direction, rien ne saura o√π il se trouve.  Il s'av√®re que l'√©lectron est une telle particule floue dans l'espace avec des pics de probabilit√© d'√™tre.  √Ä tout moment, un √©lectron peut √™tre n'importe o√π dans l'Univers sans aucune influence ext√©rieure.  Certes, la probabilit√© de son apparition est tr√®s loin de l'emplacement actuel est extr√™mement faible. <br><br>  Imaginez maintenant la structure du type m√©tal - di√©lectrique - semi-conducteur n (MIS).  Dans un m√©tal, la concentration d'√©lectrons libres est approximativement √©gale √† la concentration d'atomes (10 <sup>22</sup> / cm <sup>3</sup> ).  Ils ne peuvent pas p√©n√©trer dans un di√©lectrique, car pour les √©lectrons d'un m√©tal, c'est une r√©gion d'√©nergies interdites.  √Ä l'int√©rieur du di√©lectrique, une onde √©lectronique avec de l'√©nergie comme dans un m√©tal va commencer √† interf√©rer (s'autod√©truire).  Mais ils peuvent se mat√©rialiser dans un semi-conducteur de type n, o√π il y a pour eux une zone d'√©nergies autoris√©es.  Les √©lectrons passent d'un m√©tal √† un semi-conducteur √† travers une couche d'oxyde sans aucune influence ext√©rieure, simplement en raison de leur nature probabiliste.  Ceci est le <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">courant</a> du <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">tunnel</a> .  Le processus lui-m√™me est appel√© tunneling, ou tunnel quantique (√ßa sonne plus cool!). <br><br>  L'√©nergie suppl√©mentaire qui devrait √™tre ajout√©e √† l'√©lectron pour une p√©n√©tration ¬´classique¬ª dans l'oxyde s'appelle la barri√®re de potentiel.  Sch√©matiquement, un √©lectron ronge un tunnel √† travers une barri√®re de potentiel. <br><br><img src="https://fainaidea.com/wp-content/uploads/2017/11/ab0f542dbf60909f72ebc854556e23fa.jpg" alt="image"><br><br>  Il y a un flux dans la direction oppos√©e - d'un semi-conducteur √† un m√©tal.  Mais comme la concentration d'√©lectrons libres dans le semi-conducteur est inf√©rieure de plusieurs ordres de grandeur, le flux inverse est proportionnellement plus petit. <br><br>  Un semi-conducteur de type p pour les √©lectrons d'un m√©tal est √©galement une bande d'√©nergies interdites.  Cependant, le processus inverse est possible ici - la tunnellisation des √©lectrons de valence d'un semi-conducteur √† un m√©tal avec l'apparition de trous dans le silicium.  Il semble que les trous creusent un tunnel en m√©tal.  L'intensit√©, toutes choses √©tant √©gales par ailleurs, est environ 10 fois inf√©rieure √† la tunnelisation des √©lectrons libres. <br><br>  Le courant tunnel pour des distances sup√©rieures √† 1 Œºm peut √™tre n√©glig√©.  Probabilit√© trop faible et transitions trop rares.  √Ä mesure que la distance diminue, la probabilit√© de transitions spontan√©es augmente fortement.  √Ä des distances d'unit√©s de nm, le courant de tunnel augmente 10 fois √† l'approche de 0,2 nm. <br><br>  Un m√©canisme similaire fonctionne pour les couches de silicium npn.  Pour un √©lectron libre de la r√©gion n, la r√©gion p est une bande d'√©nergies interdites, aucune transition ne se produit.  Mais si la largeur de la base p est trop √©troite, les √©lectrons commencent √† se creuser un tunnel directement de la source au puits.  Cela limite la largeur de base maximale th√©orique √† 8 nm.  √Ä des tailles plus petites, en raison du courant tunnel, le transistor source-drain devient en principe incontr√¥lable. <br><br>  Pour les structures pnp, la situation est similaire, mais les trous (√©lectrons de valence) tunnelent. <br><br>  Dans les semi-conducteurs d√©g√©n√©r√©s (fortement dop√©s) dans la bande des √©nergies interdites, il existe des √Ælots d'√©nergies autoris√©es.  Pour eux, l'option de creuser des tunnels √† travers ces √Æles est possible.  Comment surmonter un ruisseau en sautant sur des rochers collants. <br><br><h3>  R√©gion de charge spatiale (SCR) </h3><br>  La r√©gion de charge d'espace (SCR), c'est aussi la r√©gion d'√©puisement, c'est aussi la r√©gion de charge d'espace - c'est une couche charg√©e √©lectriquement qui se forme √† la fronti√®re des r√©gions n et p. <br><br><img src="http://www.radio-samodel.ru/images/p-n1.png" alt="image"><br><br>  Connectez mentalement 2 morceaux de silicium, l'un de type n, l'autre de type p.  Dans la couche n il y a beaucoup d'√©lectrons libres, dans la couche p il y a beaucoup de trous, ils se d√©placent de mani√®re al√©atoire.  Une partie des √©lectrons libres va √† la couche p, une partie des trous √† la couche n.  En cons√©quence, les ions positifs non compens√©s restent dans la couche n et les ions n√©gatifs ne sont pas compens√©s dans la couche p.  Un champ √©lectrique local appara√Æt le long de la fronti√®re des r√©gions, ce qui commence √† entraver de nouvelles transitions.  L'intensit√© du champ est maximale √† la fronti√®re et diminue progressivement avec la distance.  En fin de compte, l'intensit√© du champ devient telle que le transfert des trous et des √©lectrons cesse et qu'un √©tat d'√©quilibre s'√©tablit.  Pour le silicium, la tension d'un tel champ interne est d'environ 0,5 volt.  D√©pend de la concentration d'impuret√©s des deux c√¥t√©s.  La d√©pendance est faible, environ 0,1 volt lorsque la concentration change de 10 fois. <br><br>  En plus de l'apparition d'un champ √©lectrique √† la fronti√®re, il y a une diminution de la concentration d'√©lectrons libres et de trous.  Directement √† la limite des couches √† z√©ro.  D'o√π le deuxi√®me nom - ¬´r√©gion appauvrie¬ª.  La largeur de cette r√©gion d√©pend de la tension √† la transition et de la concentration d'impuret√©s.  La d√©pendance √† la concentration d'impuret√©s est inversement quadratique, c'est-√†-dire  avec une augmentation de la concentration d'un facteur 100, la largeur du SCR diminue d'un facteur 10 (en fait, l√©g√®rement moins, car la tension √† la jonction augmente). <br><br>  Il s'agit d'un √©tat dans lequel aucune tension externe n'est appliqu√©e √† la structure. <br><br>  Si vous appliquez une tension externe, elle est vectoris√©e avec la tension interne. <br><br><img src="http://www.radio-samodel.ru/images/p-n5.png" alt="image"><br><br>  Nous appliquons une petite tension directe √† la jonction, c'est-√†-dire  plus (+) √† la couche p, moins (-) √† la couche n.  Les champs externes et internes sont dirig√©s dans des directions diff√©rentes et commencent √† se compenser.  La tension de transition et la largeur du SCR sont r√©duites.  Lorsque la tension du champ externe devient sup√©rieure √† celle interne, le SCR dispara√Æt, la jonction pn s'ouvre compl√®tement.  Pour les diodes semi-conductrices, il existe m√™me un tel param√®tre - tension de seuil.  Il s'agit de la tension directe √† laquelle la diode s'ouvre compl√®tement. <br><br><img src="http://www.radio-samodel.ru/images/p-n4.png" alt="image"><br><br>  Appliquez maintenant la tension inverse: moins (-) √† la couche p, plus (+) √† la couche n.  Les champs externes et internes s'additionnent, la tension √† la jonction et la largeur du SCR augmentent. <br><br>  Si nous transf√©rons ce mod√®le sur notre transistor √† effet de champ, nous obtenons l'image ci-dessous: <br><br><img src="http://sub.allaboutcircuits.com/images/03423.png" alt="image"><br><br>  Le rose clair indique les zones appauvries (SCR).  Nous obtenons que la largeur r√©elle de la <b>base active</b> , qui est contr√¥l√©e par la tension de grille, est inf√©rieure √† la distance source-drain.  Autrement dit, la taille de la base moins la largeur des transitions SCR.  En l'absence de tension d'alimentation, la largeur du SCR de la source et du drain est la m√™me.  Si vous appliquez la tension de fonctionnement, la largeur du SCR du drain augmente, car elle est sous polarisation inverse.  La base active se r√©tr√©cit encore plus: <br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/Prokol.jpg" alt="image"><br><br>  Si la base est trop courte, le SCR du drain et de la source sont connect√©s.  La largeur de la base active devient 0, un courant traversant s'√©coule du drain vers la source, le transistor s'ouvre.  Quelle que soit la tension sur l'obturateur.  Le transistor devient incontr√¥lable.  L'effet est appel√© ¬´piq√ªre de base¬ª ( <b>note:</b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">comme</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">F376 l'a</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">correctement not√©</a> , il s'agit tr√®s probablement de ¬´panne de base¬ª). <br><br>  Il existe toujours une option interm√©diaire lorsque le SCR ne se ferme pas, mais la distance de la source √† la limite du SCR du ruissellement est inf√©rieure √† 8 nm.  Ensuite, dans le SCR, les √©lectrons commencent √† tunneler depuis la source.  Une fois dans le SCR, ils sont jet√©s dans le drain par un champ √©lectrique.  Autrement dit, un courant tunnel d√©cent circulera de la source au drain. <br><br><h3>  Panne d'avalanche </h3><br>  Si le champ √©lectrique √† l'int√©rieur du SCR devient trop √©lev√©, alors un √©lectron qui y vole accidentellement acc√©l√®re tellement qu'il enl√®ve l'√©lectron d'un atome neutre.  2 √©lectrons apparaissent, ils acc√©l√®rent √† nouveau et retirent les √©lectrons des √©l√©ments suivants, etc.  Le processus ressemble √† une avalanche, d'o√π le nom.  Un canal conducteur appara√Æt dans le SCR √† travers lequel le courant passe.  Le transistor s'ouvre spontan√©ment. <br><br>  Une situation similaire peut se produire dans le di√©lectrique de grille.  Si l'intensit√© du champ est sup√©rieure au seuil, un √©lectron ¬´rapide¬ª sortant du m√©tal acc√©l√®re et provoque une avalanche. <br><br><img src="https://studfiles.net/html/2706/141/html_MaH9sDKxVO.p2kq/img-XUXL9u.png" alt="image"><br>  <i>Une comparaison claire des diff√©rents types de pannes.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Source</a></i> <br><br>  Pour √©viter une telle panne d'avalanche, il est n√©cessaire d'√©viter des intensit√©s de champ excessives sup√©rieures √† la valeur de panne.  Intensit√© du champ = Contraintes / Longueur.  C'est-√†-dire  il est n√©cessaire de r√©duire la tension et d'augmenter la largeur du SCR (ou l'√©paisseur du di√©lectrique). <br><br><h3>  Zones de r√©sistance √©lectrique </h3><br>  C'est d√©j√† un g√©nie √©lectrique classique.  Et le drain, et la source, et le canal, et m√™me les pistes m√©talliques conductrices ont leur propre r√©sistance √©lectrique.  La r√©sistance est plus √©lev√©e, plus la longueur de la parcelle est grande et plus la section transversale est petite. <br><br>  Supposons que tous les √©l√©ments du transistor soient r√©duits proportionnellement de 2 fois.  En r√©duisant la longueur, la r√©sistance de la section <b>est r√©duite de 2 fois</b> , et en r√©duisant la largeur et la hauteur <b>augmente de 4 fois</b> .  Au total, cela donne une <b>augmentation de la r√©sistance de l'√©l√©ment de 2 fois</b> .  Avec le passage du courant, la r√©sistance provoque une chute de tension.  Pour des tensions de transistor de l'ordre de 1 V et moins, m√™me une petite chute de tension sera critique. <br><br>  Pour la m√©tallisation, cette question a √©t√© r√©solue simplement - la premi√®re couche √©troite de m√©tal relie uniquement les √©l√©ments √† l'int√©rieur de la cellule.  Tout le reste est port√© aux niveaux sup√©rieurs de m√©tallisation: l√†, la couche d'oxyde est rendue plus √©paisse et les pistes plus larges.  N√©anmoins, la taille des fen√™tres de contact et des pistes de m√©tallisation ne peut pas √™tre infiniment r√©duite. <br><br>  Pour les zones de silicium, une augmentation de la r√©sistance a √©t√© compens√©e par une augmentation de la concentration d'impuret√©s.  Du moins jusqu'√† r√©cemment, jusqu'√† ce que les effets du tunneling et de la panne commencent √† affecter. <br><br>  Un autre moyen √©tait la technologie du ¬´silicium √©tir√©¬ª ou ¬´silicium contraint¬ª.  Son essence est qu'une couche de germanium est d√©pos√©e sur un substrat de silicium.  Le germanium est un √©l√©ment du m√™me groupe que le silicium, de structure cristalline similaire.  Cependant, les atomes de germanium sont plus grands, respectivement, la distance entre eux dans le r√©seau cristallin est plus grande.  Ensuite, un mince film de silicium √©pitaxial se forme sur le germanium.  Le silicium dans le film commence √† r√©p√©ter la structure cristalline du germanium, l'√©tape du r√©seau cristallin sera √† la fois dans le germanium et plus grande que dans le silicium ordinaire.  Il s'av√®re que le silicium est, pour ainsi dire, √©tir√© dans toutes les directions.  D'o√π le nom.  Cela donne une augmentation de la mobilit√© des √©lectrons et des trous. <br><br><h2>  L'effet combin√© des effets physiques </h2><br>  Examinons maintenant ensemble les effets de ces effets. <br><br>  La principale menace dans la miniaturisation des transistors est une base de perforation.  Pour le retirer, vous devez r√©duire la largeur du SCR.  Il peut √™tre r√©duit en r√©duisant les contraintes externes et en augmentant la concentration d'impuret√©s dans la base. <br><br>  La tension d'alimentation n'a nulle part √† r√©duire, elle est d√©j√† de l'ordre de 1V - environ deux seuils.  Si nous en faisons encore moins, nous risquons alors d'obtenir une ouverture ¬´brouill√©e¬ª des transistors en raison de la r√©sistance √©lectrique. <br><br>  Vous pouvez augmenter la concentration d'impuret√©s dans la base de donn√©es, mais nous obtenons alors: <br><br><ul><li>  une forte augmentation du courant de fuite tunnel du drain √† la base; </li><li>  risque accru de rupture d'avalanche de la transition; </li><li>  augmenter le seuil de tension pour induire le canal, avec le risque d'obtenir une panne du di√©lectrique de grille. </li></ul><br>  En raison de ces limitations, la <b>concentration d'impuret√©s dans la base est fix√©e √† 10 18-10 <sup>19</sup></b> . <br><br>  Tous ces facteurs et des facteurs non nomm√©s limitent la <b>largeur de base minimale des transistors MOS au silicium dans la r√©gion de 25 nm</b> .  C'est moins possible, mais le courant de fuite devient insuffisant et la probabilit√© de d√©faillance augmente de fa√ßon exponentielle. <br><br><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png" alt="image"><br>  <i>Micrographie de transistors r√©alis√©e sur une technologie de processus √† 90 nm et 32 ‚Äã‚Äãnm.</i>  <i>Le zoom et l'√©chelle sont identiques.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">Source</a></i> <br><br>  Comme nous pouvons le voir, la taille des contacts m√©talliques est devenue beaucoup plus petite, mais la largeur de la base n'a pas chang√©.  Tout de m√™me 25 nm.  De plus, pour les transistors utilisant la technologie du 14 nm, 10 nm et 7 nm, c'est la m√™me chose ( <b>ooops!</b> ). <br><br>  Cela a √©t√© rencontr√© pour la premi√®re fois lors du passage de 130 nm √† la premi√®re s√©rie de 90 nm.  Ensuite, pour la premi√®re fois, ils n'ont pas pu r√©duire la largeur de la base proportionnellement √† toutes les autres tailles, elle est rest√©e d'environ 35 nm.  Plus tard, il √©tait encore r√©duit √† 25 nm, mais depuis lors, la largeur de la base n'a plus √©t√© soumise aux proportions de la technologie.  Et plus les transistors devenaient petits, plus cela se manifestait. <br><br>  Il fallait changer les crit√®res des processus techniques.  Qu'avez-vous fait?  La plupart n'ont rien fait.  Ils ont continu√© √† d√©livrer l'autorisation de photolithographie comme la norme du processus technologique.  Ou la largeur minimale du chemin de m√©tallisation comme manifestation de l'op√©ration la plus simple et intuitive.  Et puis nous passons au marketing ... <br><br>  Les sp√©cialistes du marketing les plus cr√©atifs venaient d'Intel.  Ils ont commenc√© √† calculer le taux de processus technique √† partir de la taille des √©l√©ments, par exemple, sur la base de la zone de la cellule √† six transistors de la m√©moire statique.  Dans la technologie avec une r√©solution de lithographie de 65 nm, elle √©tait de 0,77 Œºm <sup>2</sup> , et √† une r√©solution de 40 nm, elle est devenue de 0,37 Œºm <sup>2</sup> .  Si la taille des transistors a √©t√© r√©duite proportionnellement comme auparavant, cela correspond √† la technologie de 45 nm.  Nous supposerons donc que nous avons la technologie 45 nm.  C'est de l√† que viennent les √©carts entre la technologie Intel et les autres - 28 nm pour tous, 32 nm pour Intel;  20 nm pour tous, 22 nm pour Intel;  10 nm pour tous, 14 nm pour Intel. <br><br>  Comme l'histoire ult√©rieure l'a montr√©, Intel a fini par √™tre plus honn√™te que ses concurrents. <br><br><h3>  Effet des courants de fuite </h3><br>  Il y a un merveilleux calendrier d'un article d√©j√† en 2010: <br><br><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg" alt="image"><br>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Source</a></i> <br><br>  Le graphique montre le pourcentage de consommation d'√©nergie de travail et parasite.  Bleu - d√©gagement d'√©nergie d√ª aux courants de recharge (courant de fonctionnement), violet - r√©sultat de courants de fuite (courant parasite).  Cela tient compte des mesures qui ont √©t√© prises pour r√©duire les courants vagabonds. <br><br>  La raison pour laquelle la croissance des vitesses d'horloge du processeur s'est arr√™t√©e est clairement visible.  Les premiers processeurs √† 3 GHz ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Pentium 4</a> par exemple) sont apparus au d√©but des ann√©es 2000.  Donc, √† ce niveau et est rest√©.  Habituellement, cela s'explique par le fait que le nombre de c≈ìurs a augment√©, la logique est devenue plus compliqu√©e, le pipelining s'est approfondi, de sorte que les exigences de stabilit√© et, en g√©n√©ral, de bonheur en gigahertz ont augment√©.  En partie vrai.  <b>Mais!</b>  -        . <br><br>   ,          . ,    2 ,     4 ,        6-7 .   ,       ,          -.     .   ,    . <br><br>            . <br><br>    180   130      .   ,    ,      .  <s>  </s>   . -    , ,      .     ,   45        . <br><br>  ,   2000-     . <b>     ,  ‚Äî  .</b> <br><br><h3>      </h3><br><h4>     </h4><br>    <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">High-k </a>     .      ,    NiSi.         -   . <br><br><div class="spoiler"> <b class="spoiler_title">  High-k </b> <div class="spoiler_text">           .  .     ,     .  ,    ,   .   ‚Äì  ‚Äì          . <br><br><img src="https://microtechnics.ru/wp-content/uploads/2016/02/Ploskiy-kondensator-4.jpg" alt="image"><br><br>    ‚Äî .             .     ,    .                 .        .   : <br><br><img src="http://sverh-zadacha.ucoz.ru/lessons/Contents/em/static/Cpk.png" alt="image"><br><br> S ‚Äì  , <br> d ‚Äì   , <br> ‘ë ‚Äì     ,   1,   1, <br> ‘ë <sub>0</sub> ‚Äì  . <br><br>    ,    .   ,    .       1,2  ( <b>sic!</b> ).  6 <b>(!!!)</b>  .           .       5  , ..  1 ,      10 ( <b>!!!</b> )  (       10     0,2 ).         . <br><br>      ‚Äì    .               ‚Äî High-k .     HfO <sub>2</sub>    Ta <sub>2</sub> O <sub>5</sub> .    3.9,  High-k  25-30.            ,      , -        . <br><br><img src="https://www.ixbt.com/short/2k3-11/high-k2.jpg" alt="image"><br><br></div></div><br><h4>    (SOI) </h4><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">  </a> ,   ,   SOI,      .     :      ,       ( <b>UPD:</b> ,   ,    <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">SIMOX</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">Smart Cut</a> ). <br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/Cross-sections-of-SOI-top-and-bulk-silicon-bottom-n-and-p-channel-transistors.png" alt="image"><br> <i>  SOI-    </i> <br><br>      . <br><br>    .       .  , -   ,            .    .     .     ,         . <br><br>         Al <sub>2</sub> O <sub>3</sub> ,    .           ,       .     High-k               15 .      . <br><br><h4> FinFET  </h4><br>    Fin ‚Äì , .      22           .   ,         ,        . <b>UPD:</b>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"></a>  FinFET  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">a5b</a> ,        ¬´¬ª. <br><br><img src="http://www.russianelectronics.ru/files/59738/b.JPG" alt="image"><br> <i>, .</i>  <i><a href="" rel="nofollow">Source</a></i> <br><br><img src="https://st.overclockers.ru/images/news/2018/06/20/finfet.jpg" alt="image"><br> <i>     ‚Äî   .</i>  <i><a href="" rel="nofollow">Source</a></i> <br><br>         .     ,    ()     ,     .  ,    ,      ,     .  ,           . <br><br>   -   () .          ,      . <br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png" alt="image"><br> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow"></a> <br><br><img src="http://www.russianelectronics.ru/files/59738/d.JPG" alt="image"><br> <i>  <s></s> ,  . ,     ‚Äî   .        .</i>  <i><a href="" rel="nofollow">Source</a></i> <br><br>     .  6 , 3  n-, 3  p- (  Fin  ),      (Gate),       .      ,  ,   (   25   ),     .             . ,  22      54 ,  14  ‚Äì 42 ,  10  ‚Äì 34 .        . <br><br>      3 ,    .   Intel,  Samsung   TSMC.    AMD ‚Äì GlobalFoundries ‚Äì   .  AMD    TSMC     Samsung. <br><br><h3>    </h3><br>    ,        .   ,            --.        .             ,     .        .             .     ,         ‚Äì    ,    .    ,        . <br><br>    ?!      ,        .   FinFET     .     High-k , ,   .         .           .  C'est-√†-dire        . <br><br><img src="https://aftershock.news/sites/default/files/u37570/MUR/%D0%9C%D0%B5%D1%82%D0%B0%D0%BB%D0%BB.jpg" alt="image"><br> <i>  </i> <br><br>  C'est-√†-dire       .       ,    7   22 . FinFET 22      ,  7   3 ,      .   ,     ,     10   7      1,8 .         ‚Ä¶ <br><br>   ?           . , Samsung   GAAFET    5 . <br><br><img src="https://techiedigest.files.wordpress.com/2017/08/tech-all-img.jpg" alt="image"><br> <i> CMOS, FinFET  GAAFET .</i>  <i><a href="" rel="nofollow">Source</a></i> <br><br>  C'est-√†-dire<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">le peigne ne doit pas √™tre continu, mais divis√© en fils s√©par√©s. </font><font style="vertical-align: inherit;">Question: Le jeu en vaut-il la chandelle? </font><font style="vertical-align: inherit;">- reste ouvert. </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UPD: </font></font></b> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">comme </font></font></a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">F376 l'a </font></font></a><font style="vertical-align: inherit;"><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u="><font style="vertical-align: inherit;">correctement not√©</font></a><font style="vertical-align: inherit;"> , FinFet fournit une entr√©e d'un champ √©lectrique de deux parties. </font><font style="vertical-align: inherit;">Le FET Gate-All-Around permet une entr√©e dans toutes les directions, ce qui est plus efficace. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Il existe √©galement des options pour volets roulants, verticaux, etc. Il existe des combinaisons de FinFET et SOI. </font><font style="vertical-align: inherit;">En g√©n√©ral, les processus chimiques de l'√©pitaxie sont plus complexes, mais plus lin√©aires et pr√©visibles que la lithographie. </font><font style="vertical-align: inherit;">Il fournit utilis√© </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">pour</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> une plus grande pr√©cision et la capacit√© de cr√©er plus subtile structure en </font><font style="vertical-align: inherit;">trois dimensions.</font></font><br><br><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> La situation sur le march√© moderne des fabricants de microprocesseurs et les perspectives </font></font></h2><br>  Ainsi, les trois leaders se sont d√©marqu√©s - Intel, Samsung et TSMC.  Intel produit sous ses propres marques, le reste est principalement sur commande.  Sous les marques AMD, NVIDIA, Qualcomm, Apple, IBM se cachent des puces fabriqu√©es dans les usines TSMC ou Samsung.  Certains anciens chefs sont tomb√©s ou se sont heurt√©s √† une barri√®re.  Les Chinois tentent de percer dans la ligue, mais jusqu'√† pr√©sent avec peu de succ√®s: ils manquent de leur propre base technologique, et les leaders mondiaux de la production d'√©quipements gardent les derni√®res lignes technologiques pour les Chinois. <br><br>  L'optimisme des experts est associ√© √† la transition vers des structures en vrac et au d√©but de l'utilisation de la lithographie EUV.  Samsung et TSMC ont commenc√© √† l'utiliser dans une mesure limit√©e, pour les structures les plus d√©licates.  Cela leur donne la possibilit√© de faire rapport sur la r√©alisation de normes de 7 nm et √† l'avenir jusqu'√† 5 nm.  Bien que, comme d√©j√† d√©crit, ces chiffres aient en fait peu d'effet.  Le m√™me Intel a g√©n√©ralement abandonn√© EUV.  Apparemment, ils ne croient pas que cela am√©liorera consid√©rablement les performances. <br><br>  D'un autre c√¥t√©, les personnes concern√©es comprennent que l'√®re Moore est r√©volue et chaque nouvelle √©tape de la croissance de la productivit√© n√©cessitera plus d'efforts et de temps.  La croissance rapide de la micro√©lectronique prend fin ( <b>sanglot!</b> ).  Comment cela s'est-il produit une fois dans l'industrie automobile et l'aviation?  Apr√®s une croissance explosive, un d√©veloppement lent s'ensuit. <br><br>  Parmi les perc√©es prometteuses, on peut distinguer la transition vers un autre mat√©riau (pas le silicium) et la cr√©ation de microcircuits multicouches (int√©gration 3D - salut aux id√©es d'AMD).  Pour l'int√©gration 3D, vous devrez r√©duire consid√©rablement la g√©n√©ration de chaleur ou am√©liorer la dissipation thermique. <br><br>  C'est tout pour les tailles de transistor.  Il existe d'autres r√©serves de croissance de la productivit√© dans un autre.  Dans l'optimisation de l'architecture, par exemple.  Vous pouvez m√™me faire un pas de marketing en disant qu'un nouveau processeur avec une architecture am√©lior√©e fonctionne comme s'il √©tait un ancien avec la technologie 0,5 nm.  Par cons√©quent, nous le marquons comme 0,5 nm.  Et je pense avec lui que les dimensions des transistors sont les m√™mes. <br><br>  Il est possible de cr√©er de nouveaux types de cellules √† partir de combinaisons de transistors.  Par exemple, au lieu de 6 cellules de m√©moire √† transistor, faites 2 structures de transistor avec une physique complexe d'influence mutuelle.  Les structures volum√©triques offrent ici de nombreuses opportunit√©s. <br><br><h2>  Limites physiques </h2><br>  Quelqu'un peut dire que le pessimisme de l‚Äôauteur n‚Äôest pas justifi√©.  Ils trouvent des moyens de contourner les restrictions.  Peut-√™tre pas aussi vite qu'avant, mais n√©anmoins. <br><br>  Le fait est qu'il existe encore des processus physiques qui ne peuvent pas √™tre contourn√©s.  Les principaux sont la mati√®re compos√©e d'atomes et les porteurs de charge sont les √©lectrons.  Cr√©er un transistor plus petit qu'un atome ne fonctionne pas.  Cela ne fonctionnera pas pour cr√©er encore moins de 1000 atomes.  Parce qu'il y a un √©lectron et la relation d'incertitude de Heisenberg.  Un √©lectron est une particule tr√®s instable, un comportement plus ou moins stable n'est possible que pour un r√©seau de milliers et de millions d'√©lectrons.  Sur un √©lectron, vous ne pouvez d√©truire que le chat Schr√∂dinger. <br><br>  <b>Remarque:</b> bien qu'il y ait des d√©veloppements sur les transistors √† √©lectron unique ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">1</a> , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">2</a> et <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">3</a> ) <br><br>  M√™me aux tailles actuelles, des collisions se produisent en raison du fonctionnement spontan√© des transistors.  Si la probabilit√© d'une collision est de 10 <sup>-9</sup> (une par milliard), alors avec le nombre d'√©l√©ments en milliards et les fr√©quences en GHz, cela donne en moyenne 1 collision par cycle, ou plusieurs milliards de collisions par seconde.  Pour les d√©tecter, il existe des syst√®mes de surveillance de l'int√©grit√© des op√©rations et une op√©ration suspecte est envoy√©e pour r√©ex√©cution. <br><br>  Avec la miniaturisation, le nombre de collisions commence √† augmenter tr√®s fortement.  En cons√©quence, nous arrivons √† une situation d'effet nul, voire n√©gatif, de la miniaturisation.  C'est-√†-dire  les transistors ont fait moins, ils s'ins√®rent davantage dans le cristal, mais en raison de la croissance des collisions et des cycles de retraitement, la productivit√© totale n'a pas augment√©.  Ou peut-√™tre m√™me tomb√©.  Et ce seuil est tout √† fait √† l'horizon. <br><br><h2>  Quelques mots sur la micro√©lectronique num√©rique domestique </h2><br>  Contrairement √† la croyance populaire, jusqu'en 1985, le retard de l'URSS par rapport aux dirigeants n'√©tait pas si important.  Environ 3-4 ans.  C'est le cas si nous prenons les <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">principales</a> entreprises de Zelenograd (note: <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" class="user_link">BarsMonster a</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√©crit</a> sur Micron <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">√† l'√©poque</a> ).  Selon la loi de Moore, m√™me un d√©calage de 3 √† 4 ans a consid√©rablement affect√© les performances.  Il y avait des probl√®mes pour obtenir de l'oxyde de haute qualit√©, avec la clart√© des jonctions pn.  Si nous ajoutons √† cela une politique conservatrice avec l'emballage des puces dans un bo√Ætier (les longues lignes de contact n'ont pas augment√© la productivit√© des appareils), ainsi que les normes sovi√©tiques pour la production de cartes et de bo√Ætiers avec un tas de fer (ceux qui ont d√©mont√© les magn√©tophones sovi√©tiques comprendront), nous obtenons une blague sur la puce sovi√©tique avec de la fonte poign√©es pour le transport. <br><br>  Il y a plusieurs raisons √† l'arri√©r√©.  Startanuli plus tard, ressources limit√©es, ressources de pulv√©risation.  Lorsque les Am√©ricains se sont concentr√©s sur le CMOS, le n√¥tre a continu√© d'exp√©rimenter diverses technologies.  Ils ont travaill√© assez activement avec des alternatives au silicium, principalement avec des mat√©riaux A <sub>3</sub> B <sub>5</sub> .  Eh bien, l'assouplissement g√©n√©ral des derniers instituts de recherche sovi√©tiques. <br><br>  Apr√®s 1985, les Am√©ricains ont commenc√© brusquement et nous avons commenc√© √† avoir des probl√®mes.  Puis les ann√©es 1990, lorsque la vie dans l'industrie √©tait chaude par inertie.  En cons√©quence, ils sont entr√©s dans le 21e si√®cle avec la technologie 800 nm, alors que les dirigeants avaient d√©j√† pris d'assaut 130 nm.  La seconde vie de l'industrie a √©t√© donn√©e par la chipisation de masse des cartes et des commandes gouvernementales.  La principale production d'acier: puces pour cartes SIM, cartes bancaires, cartes de paiement, cartes de transport et de r√©duction et autres biens de consommation.  De gros gigahertz et de petits nanom√®tres n'y sont pas n√©cessaires. <br><br>  <b>Remarque: √†</b> propos, alors qu'√† Moscou il y a des billets uniques (achet√©s-jet√©s, charg√©s dans une usine), dans la m√™me Chine, ils promeuvent activement les technologies √©conomes en ressources, en particulier, l'utilisation r√©utilisable du "jeton" dans le m√©tro (m√™me pour un court voyage) . <br><br><div class="spoiler">  <b class="spoiler_title">Vid√©o sur le m√©tro de Shenzhen</b> <div class="spoiler_text"><iframe width="560" height="315" src="https://www.youtube.com/embed/hb6BrMwEjSU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br></div></div><br>  N√©anmoins, il y a une tentative d'entrer dans la ¬´grande ligue¬ª de la micro√©lectronique.  Le d√©veloppement va dans quatre directions principales. <br><br><ol><li>  <b>Processus techniques "souverains".</b>  Une tentative de cr√©er un cycle de production complet sur les √©quipements domestiques et nos propres processus technologiques.  Nous suivons la m√™me voie que les dirigeants ont emprunt√©e il y a 20 ans, mais en tenant compte du rake trouv√© et des solutions.  Parmi ces derniers, ce qui √©tait dans les sources ouvertes est de 250 nm dans la s√©rie et 150 nm dans le processus de mise en ≈ìuvre.  Cela comprend √©galement une tentative de cr√©er nos propres installations de lithographie EUV √† 13,5 nm et ainsi de sortir imm√©diatement sinon dans les grandes ligues, puis √† proximit√© d'eux. </li><li>  <b>Achat de lignes technologiques aupr√®s de grands fabricants.</b>  Le probl√®me ici est que les installations les plus modernes ne nous ont pas √©t√© vendues m√™me dans les meilleures ann√©es.  Habituellement, ils vendent des lignes obsol√®tes qui ont √©t√© abandonn√©es.  Maintenant, √† propos des sanctions, encore plus.  Ici, nous pouvons rappeler l'√©pop√©e avec l'achat par Angstrom des √©quipements de l'usine AMD de Dresde en 2007, dans le cadre du processus de fabrication √† 180 nm.  Ou l'achat d'une ligne Micron 90 nm aupr√®s de STMicroelectronics fran√ßais suivi d'une mise √† niveau √† 65 nm.  Bien qu'il s'agisse du processus de fabrication le plus fin en Russie, ils ont r√©ussi √† arracher avant les sanctions.  Certes, il existe d√©sormais une solution de contournement: l'approvisionnement via la Chine. </li><li>  <b>Commandez la production dans des usines en Chine ou √† Taiwan.</b>  En m√™me temps, l'architecture et la topologie sont enti√®rement d√©velopp√©es avec nous, <s>maintenant nous fabriquons m√™me nos propres masques photo</s> .  Les Chinois ne peuvent reproduire les processus technologiques que dans leurs usines.  Nous obtenons des processeurs productifs plus avanc√©s et d√©veloppons des comp√©tences dans le d√©veloppement des syst√®mes de processeurs les plus modernes.  Ici, pas un groupe de scientifiques Kulibin n'est impliqu√©, mais de grandes √©quipes de conception.  Seule la derni√®re section, la production, est retir√©e du cycle complet. <br><br>  <b>Remarque: le</b> Ba√Økal est fabriqu√© uniquement selon les normes de 28 nm √† l'usine TSMC.  Un article sur la <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">sortie du Ba√Økal</a> et son <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">analyse.</a> <br></li><li>  <b>Le d√©veloppement de technologies alternatives.</b>  Il s'agit du d√©veloppement de technologies prometteuses qui pourraient se g√©n√©raliser √† l'avenir.  Cela comprend des travaux sur les compos√©s A <sub>3</sub> B <sub>5</sub> et les h√©t√©rostructures, principalement l'ars√©niure et le nitrure de gallium.  Ainsi que des tentatives d'optimiser la lithographie par faisceau d'√©lectrons et rayons X pour la production de masse, ce qui supprime g√©n√©ralement les limites de la lithographie. <br><br>  <b>Remarque:</b> nous avons h√©rit√© d'une solide √©cole sur les h√©t√©rostructures de feu Alferov, mais m√™me avec le soutien de l'√âtat, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=" rel="nofollow">OptoGaN ne l'a pas √©tir√©e</a> , le march√© et les conditions du march√© √©chouent. <br></li></ol><br>  En g√©n√©ral, la situation n'est pas brillante pour la micro√©lectronique russe.  Mais il y a de l'espoir que les dirigeants ralentiront in√©vitablement en raison de limitations physiques, et ici, nous nous d√©p√™chant lentement, nous nous glissons derri√®re. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">L'accord final</a> sur la m√©moire et les fen√™tres d'opportunit√© dans la troisi√®me partie dans quelques jours - restez √† l'√©coute! <br><br><hr><br>  N'oubliez pas de vous abonner au <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=fr&amp;u=">blog</a> : ce n'est pas difficile pour vous - je suis content! <br><br>  Et oui, veuillez √©crire sur les lacunes not√©es dans le texte du MP. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr456298/">https://habr.com/ru/post/fr456298/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr456280/index.html">D√©buter avec stm32 ou ne pas r√©p√©ter mes erreurs</a></li>
<li><a href="../fr456282/index.html">Graphiques multidimensionnels en Python - de trois dimensions √† six dimensions</a></li>
<li><a href="../fr456288/index.html">MAM: assemblage frontal sans douleur</a></li>
<li><a href="../fr456294/index.html">Diff√©rences entre LabelEncoder et OneHotEncoder dans SciKit Learn</a></li>
<li><a href="../fr456296/index.html">Le monde de l'hypersph√®re tridimensionnelle. Tra√ßage de rayons g√©od√©siques dans un univers ferm√© √† g√©om√©trie sph√©rique</a></li>
<li><a href="../fr456300/index.html">Trouver zina</a></li>
<li><a href="../fr456302/index.html">Pourquoi pr√©f√©rons-nous CSS (- variable) √† SASS ($ variable)?</a></li>
<li><a href="../fr456304/index.html">Comment publier l'utilitaire de console sur PyPI en 1 minute</a></li>
<li><a href="../fr456306/index.html">Les technologies de la micro√©lectronique sur les doigts: la loi de Moore, les mouvements de marketing et pourquoi les nanom√®tres ne sont plus les m√™mes aujourd'hui. 3e partie</a></li>
<li><a href="../fr456310/index.html">Logistique de l'action pour la collecte s√©lective des mati√®res recyclables</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>