# 2026/02/26 Thu

## Computer Science

- プログラマブルロジックデバイス
  - ロジック回路が固定ではなく、ユーザが自由に再構成できるようになっているもの
  - 規模の小さい順からSPLD、CPLD、FPGAがある
  - ユースケースはGlue Logic、ステートマシンなど
  - [CPLDとは？CPLD入門、メリット・デメリットについて解説！ | 組み込み機器・ハードウェア設計製作.com](https://k-idi.com/column/448/)
  - [FPGAとは| IBM](https://www.ibm.com/jp-ja/think/topics/field-programmable-gate-arrays)
- メモリヒエラルキー

  ```
  CPU ⇔ L1 Cache ⇔ L2 Cache ⇔ L3 Cache ⇔ RAM ⇔ Storage
          速 ←--------------------------------------→ 遅
  ```

- メモリ速度はプロセッサ速度に比べてあまり変わっていない
- マルチコアプロセッサの登場で帯域が増えているが、メモリの帯域は少ない
  - メモリヒエラルキーとは別で、パイプラインやマルチポートによる最適化も必要

- キャッシュのマッピング方式
  - Direct
    - RAMとCacheの間で、RAMのこの番地のデータはCacheのこの番地に格納するというのが決められている
    - RAMよりCacheの方が小さいので、異なるRAMデータが同じCacheの番地に割り当てられることがある⇒エイリアシング
    - 番地が決まっているので、特定のデータがキャッシュされているかどうかを検索するのは速い
  - Fully Associative
    - RAMのどの番地のデータもCacheのどの番地にも格納できる
    - キャッシュされているかどうか調べるにはCacheを全部検索しないといけないので、実装が高コスト
  - Set Associative
    - DirectとFullyのバランスを取ったもの
    - キャッシュをセットに分けて、対応するセットであればどこにでも格納できる
- キャッシュデータのメインメモリへの書き戻し
  - Write-through
    - キャッシュが更新されるたびに書き戻す
    - 常にメモリアクセスが発生するため遅い
  - Write-back
    - 必要になったら書き戻す
    - メモリアクセス数が減らせる
    - キャッシュが追い出されるとき、dirty（written-but-not-committed data）がある場合は書き戻してから新しいキャッシュがロードされる必要がある
