
# Проект FPGA - Генерация постоянной константы и вывод на индикаторы

## Описание проекта
Этот проект предназначен для использования на FPGA и включает в себя генерацию постоянной 32-битной константы и её вывод на 7-сегментные индикаторы. Проект использует компоненты Altera `lpm_constant` для создания фиксированного значения на выходе, которое затем отображается на индикаторе через модули управления.

Проект реализован в **Altera Quartus** и предназначен для тестирования, отладки или других приложений, где требуется фиксированное значение, которое выводится на дисплеи.

## Структура проекта

### 1. **constant.v**
Этот файл является основным Verilog модулем и генерирует постоянное 32-битное значение, используя мегамодуль `lpm_constant`.

- **Основная цель файла**: Генерация постоянной константы в 32 бита. Значение константы в 16-ричной системе равно `0x12345678`.
- **Описание**:
  - Файл содержит два основных модуля:
    - **constant_lpm_constant_3v8**: Этот компонент использует Altera MegaWizard для генерации постоянной константы. Он присваивает выходному сигналу 32-битное значение.
    - **constant**: Этот модуль инкапсулирует вызов компонента `constant_lpm_constant_3v8` и предоставляет его как выходной сигнал.

  В результате, модуль генерирует фиксированное значение, которое может быть использовано в других частях проекта, в частности, для вывода на дисплей.

### 2. **scan_led.v**
Этот файл описывает вывод 32-битной константы на 7-сегментный дисплей. Он использует модули для сканирования дисплея и отображения данных на индикаторе.

- **Основная цель файла**: Организация вывода данных на 7-сегментный индикатор, с использованием сканирования для отображения константы.
- **Описание**:
  - В файле используется регистровая схема, которая поочередно активирует разряды индикатора.
  - Данные из 32-битной константы (например, `0x12345678`) выводятся на индикатор по 4 бита за раз, с соответствующей активацией разряда для отображения.

  Этот модуль управляет выводом значения на 8 разрядных индикаторах с использованием сканирования. Например, на первом разряде может отображаться старший nibble из константы, а на следующем разряде - следующий.

### 3. **lpm_constant** (Мегамодуль)
Этот файл был сгенерирован с помощью инструмента Altera MegaWizard и представляет собой стандартный мегамодуль **lpm_constant**, который генерирует постоянные значения. Этот компонент используется для создания 32-битной константы.

- **Основная цель**: Генерация фиксированного значения (в данном случае `0x12345678`).
- **Описание**:
  - Мегамодуль `lpm_constant` используется для создания фиксированных значений в проекте, что полезно для различных тестов и приложений.
  - В проекте используется версия компонента, поддерживающая конфигурацию с фиксированным значением и шириной данных.

### 4. **Топ-модуль (BDF файл)**
Топ-модуль проекта был создан в формате **Block Diagram File (BDF)**. Этот файл представляет собой визуальную блок-схему, на которой могут быть размещены различные компоненты FPGA, включая те, которые генерируют постоянную константу и управляют индикатором.

- **Основная цель**: Визуализировать проект и соединить компоненты.
- **Описание**:
  - В BDF файле отображаются все компоненты, используемые в проекте, а также их соединения.
  - Через BDF можно легко подключать компоненты, такие как модули для генерации константы и модули для управления индикаторами.

### 5. **Синтез и вывод**
Файл содержит различные директивы и настройки для синтеза в Quartus, которые управляют тем, как проект будет компилироваться и развертываться на FPGA.

- **Основные параметры**:
  - **Размер константы**: 32 бита.
  - **Значение константы**: `0x12345678`.
  - **Тип модуля**: `lpm_constant`.
  - **Ширина данных**: 32 бита.

### 6. **Файлы и настройки для синтеза**
В проекте используются следующие файлы и настройки для синтеза:
- **constant.v**: Основной Verilog файл для генерации константы.
- **scan_led.v**: Модуль для управления индикатором и вывода данных.
- **constant.bdf**: Топ-модуль в формате BDF.
- **Ресурсы для синтеза**: Информация о том, как синтезировать проект и какие ресурсы используются в Altera Quartus.

## Как использовать

1. Откройте проект в **Altera Quartus**.
2. Скомпилируйте проект, используя стандартные инструменты для синтеза и анализа.
3. Для дальнейшего использования вы можете подключить модуль `constant` к другим частям вашего проекта или использовать его для тестирования.
4. Используйте топ-модуль в формате BDF для визуального подключения компонентов.

## Заключение

Этот проект представляет собой простое и эффективное решение для генерации постоянных значений в FPGA, с возможностью вывода этих значений на 7-сегментные индикаторы. Это может быть полезно для тестирования, создания базовых проектов или в других приложениях, где требуется фиксированное значение.

## Лицензия

Этот проект использует лицензии Altera и предназначен только для использования с продуктами Altera FPGA.
