------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  0(    Data) [0, 0] --[3 x 320 x  320] => [3 x 320 x  320] *** [3] ***[FRAME] ***[0, 0, 204800, 204800]**** [1], [1],[1] -[]---
  IN: DDR, DMA,  32000(204800),  32000(204800),   24(   36),  96400( 615424),   0,        0 ||||MSMC, DMA,  32000(204800),  32000(204800),    2(    2),  64000( 409600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,  32000(204800),  32000(204800),    3(    3),  96400( 615424),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),   24(   36),      0(      0),   0,    96480 ||||MSMC, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  1(    Conv) [1, 1] --[3 x 320 x  320] => [12 x 160 x  160] *** [3] ***[ROW_C] ***[640, 640, 32000, 204800]**** [7], [1],[7] -[0 ]---
  IN: DDR, DMA,  32000(204800),  32000(204800),    3(    3),  96400( 615424),   0,        0 ||||  L2, DMA,  10000( 65536),  10000( 65536),    3(    3),  30080( 196736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   c840( 51264),   c802( 51202),    c(   12),  96380( 615296),   0,        0 
  WT: DDR, DMA,     36(    54),     36(    54),    c(   12),    580(   1408),   0,    96480 ||||MSMC, DMA,     36(    54),     36(    54),    c(   12),    580(   1408),   0,    96380 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  2(    Conv) [2, 2] --[12 x 160 x  160] => [16 x 160 x  160] *** [12] ***[ROW_C] ***[644, 672, 7840, 51200]**** [7], [1],[7] -[1 ]---
  IN:MSMC, DMA,   c840( 51264),   c802( 51202),    c(   12),  96380( 615296),   0,        0 ||||  L2, DMA,   4000( 16384),   4000( 16384),    c(   12),  30080( 196736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   c840( 51264),   c800( 51200),   10(   16),  c8480( 820352),   0,        0 
  WT: DDR, DMA,     d8(   216),     d8(   216),   10(   16),   1000(   4096),   0,    96a00 ||||MSMC, DMA,    140(   320),     d8(   216),   10(   16),   1680(   5760),   0,    c8480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  3(    Conv) [3, 3] --[16 x 160 x  160] => [32 x 80 x  80] *** [16] ***[ROW_L] ***[320, 320, 5120, 51200]**** [10], [1],[10] -[2 ]---
  IN:MSMC, DMA,   c840( 51264),   c800( 51200),   10(   16),  c8480( 820352),   0,        0 ||||  L2, DMA,   2940( 10560),   2940( 10560),   10(   16),  33480( 210048),   0,        0 
 OUT:MSMC, CPU,    500(  1280),      0(     0),   20(   32),  14000(  81920),   0,    caf00 |||| DDR, DMA,   3c00( 15360),   3202( 12802),   20(   32),  78400( 492544),   0,        0 
  WT: DDR, DMA,    120(   288),    120(   288),   20(   32),   2680(   9856),   0,    97a00 ||||MSMC, DMA,    140(   320),    120(   288),   20(   32),   2a80(  10880),   0,    c8480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(    Conv) [4, 4] --[32 x 80 x  80] => [16 x 80 x  80] *** [32] ***[ROW_L] ***[0, 0, 3424, 12800]**** [4], [1],[4] -[3 ]---
  IN: DDR, DMA,   3c00( 15360),   3202( 12802),   20(   32),  78400( 492544),   0,        0 ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   20(   32),  37380( 226176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,        0 
  WT: DDR, DMA,     40(    64),     40(    64),   10(   16),    680(   1664),   0,    9a080 ||||MSMC, DMA,     40(    64),     40(    64),   10(   16),    680(   1664),   0,    c8480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[32 x 80 x  80] => [16 x 80 x  80] *** [32] ***[ROW_L] ***[0, 0, 3424, 12800]**** [4], [1],[4] -[3 ]---
  IN: DDR, DMA,   3c00( 15360),   3202( 12802),   20(   32),  78400( 492544),   0,        0 ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   20(   32),  37380( 226176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    32480 
  WT: DDR, DMA_ONCE,     40(    64),     40(    64),   10(   16),    680(   1664),   0,    9a700 ||||MSMC, DMA_ONCE,     40(    64),     40(    64),   10(   16),    680(   1664),   0,    f1700 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[16 x 80 x  80] => [16 x 80 x  80] *** [16] ***[ROW_L] ***[0, 0, 7072, 12800]**** [2], [1],[2] -[5 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    32480 ||||  L2, DMA,   3740( 14144),   3740( 14144),   10(   16),  37480( 226432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    65f80 
  WT: DDR, DMA,     20(    32),     20(    32),   10(   16),    480(   1152),   0,    9ad80 ||||MSMC, DMA,     20(    32),     20(    32),   10(   16),    480(   1152),   0,    64900 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  7(    Conv) [7, 7] --[16 x 80 x  80] => [16 x 80 x  80] *** [16] ***[ROW_L] ***[324, 352, 6880, 12800]**** [2], [1],[2] -[6 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    65f80 ||||  L2, DMA,   3740( 14144),   3740( 14144),   10(   16),  37480( 226432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    65f80 
  WT: DDR, DMA,    120(   288),    120(   288),   10(   16),   1480(   5248),   0,    9b200 ||||MSMC, DMA,    140(   320),    120(   288),   10(   16),   1680(   5760),   0,    64900 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  8( EltWise) [8, 8] --[32 x 80 x  80] => [16 x 80 x  80] *** [32] ***[ COL] ***[0, 0, 12800, 12800]**** [4], [1],[4] -[7 5 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    65f80 ||||  L2, DMA,   3240( 12864),   3240( 12864),    8(    8),  32400( 205824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    32480 
  WT: DDR, DMA,      0(     0),      0(     0),   c0(  192),      0(      0),   0,    9c680 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  9(  Concat) [9, 9] --[32 x 80 x  80] => [32 x 80 x  80] *** [32] ***[ COL] ***[0, 0, 12800, 12800]**** [4], [1],[4] -[8 4 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   10(   16),  32480( 205952),   0,    32480 ||||  L2, DMA,   3240( 12864),   3240( 12864),   10(   16),  32400( 205824),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   20(   32),  64880( 411776),   0,    64900 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    9c680 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(    Conv) [10, 10] --[32 x 80 x  80] => [32 x 80 x  80] *** [32] ***[ROW_L] ***[0, 0, 3424, 12800]**** [4], [1],[4] -[9 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   20(   32),  64880( 411776),   0,    64900 ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   20(   32),  37380( 226176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   20(   32),  64880( 411776),   0,        0 
  WT: DDR, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    9c680 ||||MSMC, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    c9180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [11, 11] --[32 x 80 x  80] => [64 x 40 x  40] *** [32] ***[ROW_L] ***[160, 160, 3200, 12800]**** [4], [1],[4] -[10 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   20(   32),  64880( 411776),   0,        0 ||||  L2, DMA,   19c0(  6592),   19c0(  6592),   20(   32),  35180( 217472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c82(  3202),   40(   64),  33080( 209024),   0,    6db00 
  WT: DDR, DMA,    240(   576),    240(   576),   40(   64),   9280(  37504),   0,    9d100 ||||MSMC, DMA,    240(   576),    240(   576),   40(   64),   9280(  37504),   0,    64880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(    Conv) [12, 12] --[64 x 40 x  40] => [32 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[11 ]---
  IN:MSMC, DMA,    cc0(  3264),    c82(  3202),   40(   64),  33080( 209024),   0,    6db00 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,        0 
  WT: DDR, DMA,     80(   128),     80(   128),   20(   32),   1280(   4736),   0,    a6380 ||||MSMC, DMA,     c0(   192),     80(   128),   20(   32),   1a80(   6784),   0,    64880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[64 x 40 x  40] => [32 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[11 ]---
  IN:MSMC, DMA,    cc0(  3264),    c82(  3202),   40(   64),  33080( 209024),   0,    6db00 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 
  WT: DDR, DMA,     80(   128),     80(   128),   20(   32),   1280(   4736),   0,    a7600 ||||MSMC, DMA,     c0(   192),     80(   128),   20(   32),   1a80(   6784),   0,    33100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [14, 14] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[13 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  19880( 104576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    37b80 
  WT: DDR, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    a8880 ||||MSMC, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    33100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  15(    Conv) [15, 15] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[164, 192, 3008, 3200]**** [1], [1],[1] -[14 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    37b80 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  1a400( 107520),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    37b80 
  WT: DDR, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    a9300 ||||MSMC, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    33100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  16( EltWise) [16, 16] --[64 x 40 x  40] => [32 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[15 13 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    37b80 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    add80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  17(    Conv) [17, 17] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[16 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  19880( 104576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 
  WT: DDR, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    add80 ||||MSMC, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    4c980 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  18(    Conv) [18, 18] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[164, 192, 3008, 3200]**** [1], [1],[1] -[17 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  1a400( 107520),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 
  WT: DDR, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    ae800 ||||MSMC, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    4c980 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  19( EltWise) [19, 19] --[64 x 40 x  40] => [32 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[18 16 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    b3280 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  20(    Conv) [20, 20] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[19 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  19880( 104576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 
  WT: DDR, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    b3280 ||||MSMC, DMA,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    4c980 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [21, 21] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[164, 192, 3008, 3200]**** [1], [1],[1] -[20 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  1a400( 107520),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 
  WT: DDR, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    b3d00 ||||MSMC, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    4c980 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  22( EltWise) [22, 22] --[64 x 40 x  40] => [32 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[21 19 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    33100 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    b8780 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  23(  Concat) [23, 23] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[22 12 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    19880 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    33100 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    b8780 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  24(    Conv) [24, 24] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[23 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    33100 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,        0 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,    b8780 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    66180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [25, 25] --[64 x 40 x  40] => [128 x 20 x  20] *** [64] ***[ROW_L] ***[80, 80, 1600, 3200]**** [2], [1],[2] -[24 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,        0 ||||  L2, DMA,    d40(  3392),    d40(  3392),   40(   64),  35080( 217216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    322(   802),   80(  128),  1a080( 106624),   0,    59500 
  WT: DDR, DMA,    480(  1152),    480(  1152),   80(  128),  24480( 148608),   0,    baa00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   80(  128),  26480( 156800),   0,    33080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  26(    Conv) [26, 26] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,    340(   832),    322(   802),   80(  128),  1a080( 106624),   0,    59500 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    33080 
  WT: DDR, DMA,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,    dee80 ||||MSMC, DMA,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    40100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,    340(   832),    322(   802),   80(  128),  1a080( 106624),   0,    59500 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 
  WT: DDR, DMA,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,    e3100 ||||MSMC, DMA,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    4d180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [28, 28] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[27 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,    e7380 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  29(    Conv) [29, 29] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,    e9600 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  30( EltWise) [30, 30] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[29 27 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    fb880 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  31(    Conv) [31, 31] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[30 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,    fb880 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [32, 32] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[31 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,    fdb00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  33( EltWise) [33, 33] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[32 30 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   10fd80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  34(    Conv) [34, 34] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[33 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,   10fd80 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [35, 35] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   112000 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    5a200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  36( EltWise) [36, 36] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[35 33 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4d180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   124280 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  37(  Concat) [37, 37] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[36 26 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    40100 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    4d1c0 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   124280 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  38(    Conv) [38, 38] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[37 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    4d1c0 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    3d100 
  WT: DDR, DMA,    100(   256),    100(   256),   80(  128),   8480(  33920),   0,   124280 ||||MSMC, DMA,    140(   320),    100(   256),   80(  128),   a480(  42112),   0,    67240 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(    Conv) [39, 39] --[128 x 20 x  20] => [256 x 10 x  10] *** [128] ***[ROW_L] ***[40, 40, 760, 800]**** [1], [1],[1] -[38 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    3d100 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a380( 107392),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,    240(   576),     ca(   202),  100(  256),  24400( 148480),   0,        0 
  WT: DDR, DMA,    900(  2304),    900(  2304),  100(  256),  90880( 592000),   0,   12c700 ||||MSMC, DMA,    940(  2368),    900(  2304),  100(  256),  94880( 608384),   0,    57180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  40(    Conv) [40, 40] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[39 ]---
  IN: DDR, DMA,    240(   576),     ca(   202),  100(  256),  24400( 148480),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    33080 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   1bcf80 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    57180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(    Pool) [41, 41] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    33080 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  42(    Pool) [42, 42] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  43(    Pool) [43, 43] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    61200 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  44(    Pool) [44, 44] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[43 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    61200 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    61200 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  45(    Pool) [45, 45] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[44 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    61200 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    6b280 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  46(    Pool) [46, 46] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[45 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    6b280 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a100(  41216),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    6b280 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  47(  Concat) [47, 47] --[512 x 10 x  10] => [512 x 10 x  10] *** [512] ***[ COL] ***[0, 0, 200, 200]**** [4], [1],[4] -[40 42 44 46 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    33080 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),  200(  512),  28080( 163968),   0,    75300 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   1cd400 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(    Conv) [48, 48] --[512 x 10 x  10] => [256 x 10 x  10] *** [512] ***[ROW_L] ***[0, 0, 160, 200]**** [2], [1],[2] -[47 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  200(  512),  28080( 163968),   0,    75300 ||||  L2, DMA,    140(   320),    140(   320),  200(  512),  28080( 163968),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    57180 
  WT: DDR, DMA,    400(  1024),    400(  1024),  100(  256),  40880( 264320),   0,   1cd400 ||||MSMC, DMA,    440(  1088),    400(  1024),  100(  256),  44880( 280704),   0,    9d380 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(    Conv) [49, 49] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    57180 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    33080 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   20dc80 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    6b200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  50(    Conv) [50, 50] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    57180 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   21e100 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    6b200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  51(    Conv) [51, 51] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    57180 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a080(  41088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    a1600 
  WT: DDR, DMA,    100(   256),    100(   256),   80(  128),   8480(  33920),   0,   22e580 ||||MSMC, DMA,    140(   320),    100(   256),   80(  128),   a480(  42112),   0,    61200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  52(    Conv) [52, 52] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    a1600 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a080(  41088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    a1600 
  WT: DDR, DMA,    900(  2304),    900(  2304),   80(  128),  48480( 296064),   0,   236a00 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a480( 304256),   0,    57180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(  Concat) [53, 53] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[52 49 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,    a1600 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f0(   240),  100(  256),  14080(  82048),  14,    57180 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   27ee80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  54(    Conv) [54, 54] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[53 ]---
  IN:MSMC, DMA,    140(   320),     f0(   240),  100(  256),  14080(  82048),  14,    57180 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f0(   240),  100(  256),  14080(  82048),  14,    57180 
  WT: DDR, DMA,    200(   512),    200(   512),  100(  256),  20880( 133248),   0,   27ee80 ||||MSMC, DMA,    240(   576),    200(   512),  100(  256),  24880( 149632),   0,    6b200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,    140(   320),     f0(   240),  100(  256),  14080(  82048),  14,    57180 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     f0(   240),   80(  128),   a080(  41088),  14,    33080 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   29f700 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    6b200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  56(  Resize) [56, 56] --[128 x 10 x  10] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 240, 240]**** [1], [1],[1] -[55 ]---
  IN:MSMC, DMA,    140(   320),     f0(   240),   80(  128),   a080(  41088),   0,    33080 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a000(  40960),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    370(   880),   80(  128),  1e080( 123008),  28,    57200 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   2afb80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  57(  Concat) [57, 57] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[56 38 ]---
  IN:MSMC, DMA,    3c0(   960),    370(   880),   80(  128),  1e100( 123136),   0,    57200 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34000( 212992),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),  100(  256),  34080( 213120),   0,    75280 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   2afb80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(    Conv) [58, 58] --[256 x 20 x  20] => [64 x 20 x  20] *** [256] ***[ROW_L] ***[0, 0, 416, 800]**** [2], [1],[2] -[57 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),  100(  256),  34080( 213120),   0,    75280 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34080( 213120),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    3d100 
  WT: DDR, DMA,    200(   512),    200(   512),   40(   64),   8280(  33408),   0,   2afb80 ||||MSMC, DMA,    240(   576),    200(   512),   40(   64),   9280(  37504),   0,    a9300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  59(    Conv) [59, 59] --[256 x 20 x  20] => [64 x 20 x  20] *** [256] ***[ROW_L] ***[0, 0, 416, 800]**** [2], [1],[2] -[57 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),  100(  256),  34080( 213120),   0,    75280 ||||  L2, DMA,    340(   832),    340(   832),  100(  256),  34080( 213120),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    53700 
  WT: DDR, DMA,    200(   512),    200(   512),   40(   64),   8280(  33408),   0,   2b7e00 ||||MSMC, DMA,    240(   576),    200(   512),   40(   64),   9280(  37504),   0,    4a180 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    53700 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4a180 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,   2c0080 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    60780 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  61(    Conv) [61, 61] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4a180 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4a180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   2c2300 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    57200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  62(  Concat) [62, 62] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[61 58 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    4a180 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    370(   880),   80(  128),  1e080( 123008),  28,    57200 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   2d4580 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(    Conv) [63, 63] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,    3c0(   960),    370(   880),   80(  128),  1e080( 123008),  28,    57200 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    370(   880),   80(  128),  1e080( 123008),  28,    4c1c0 
  WT: DDR, DMA,    100(   256),    100(   256),   80(  128),   8480(  33920),   0,   2d4580 ||||MSMC, DMA,    140(   320),    100(   256),   80(  128),   a480(  42112),   0,    75280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[63 ]---
  IN:MSMC, DMA,    3c0(   960),    370(   880),   80(  128),  1e080( 123008),  28,    4c1c0 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    370(   880),   40(   64),   f080(  61568),  28,    3d100 
  WT: DDR, DMA_ONCE,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,   2dca00 ||||MSMC, DMA_ONCE,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    eba00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 1,  0],  To fill zero OUT: [ 0,  0]
------  65(  Resize) [65, 65] --[64 x 20 x  20] => [64 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 880, 880]**** [1], [1],[1] -[64 ]---
  IN:MSMC, DMA,    3c0(   960),    370(   880),   40(   64),   f080(  61568),   0,    3d100 ||||  L2, DMA,    3c0(   960),    3c0(   960),   40(   64),   f000(  61440),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    d40(  3392),    d20(  3360),   40(   64),  35080( 217216),  50,    4c200 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   2e0c80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 1,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  66(  Concat) [66, 66] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ COL] ***[0, 0, 3200, 3200]**** [4], [1],[4] -[65 24 ]---
  IN:MSMC, DMA,    d40(  3392),    d20(  3360),   40(   64),  35100( 217344),   0,    4c200 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   80(  128),  66080( 417920),   0,    81280 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   2e0c80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  67(    Conv) [67, 67] --[128 x 40 x  40] => [32 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 864, 3200]**** [4], [1],[4] -[66 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   80(  128),  66080( 417920),   0,    81280 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,        0 
  WT: DDR, DMA,    100(   256),    100(   256),   20(   32),   2280(   8832),   0,   2e0c80 ||||MSMC, DMA,    140(   320),    100(   256),   20(   32),   2a80(  10880),   0,    e7300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [68, 68] --[128 x 40 x  40] => [32 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 864, 3200]**** [4], [1],[4] -[66 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   80(  128),  66080( 417920),   0,    81280 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36780( 223104),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 
  WT: DDR, DMA,    100(   256),    100(   256),   20(   32),   2280(   8832),   0,   2e2f00 ||||MSMC, DMA,    140(   320),    100(   256),   20(   32),   2a80(  10880),   0,    19880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[68 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  19880( 104576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 
  WT: DDR, DMA_ONCE,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,   2e5180 ||||MSMC, DMA_ONCE,     40(    64),     40(    64),   20(   32),    a80(   2688),   0,    f0c80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  70(    Conv) [70, 70] --[32 x 40 x  40] => [32 x 40 x  40] *** [32] ***[ROW_L] ***[164, 192, 3008, 3200]**** [1], [1],[1] -[69 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   20(   32),  1a400( 107520),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 
  WT: DDR, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,   2e5c00 ||||MSMC, DMA,    240(   576),    240(   576),   20(   32),   4a80(  19072),   0,    19880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  71(  Concat) [71, 71] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[70 67 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   20(   32),  19880( 104576),   0,    4c180 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   40(   64),  33000( 208896),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    65a00 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   2ea680 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(    Conv) [72, 72] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[71 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    65a00 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,        0 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,   2ea680 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    98a80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  73(    Conv) [73, 73] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[72 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,        0 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,   2ec900 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    7f200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  74(    Conv) [74, 74] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[164, 192, 1664, 3200]**** [2], [1],[2] -[73 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    92480 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   2eeb80 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    7f200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  75(    Conv) [75, 75] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[164, 192, 1664, 3200]**** [2], [1],[2] -[74 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    92480 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    92480 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   300e00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    7f200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  76(    Conv) [76, 76] --[64 x 40 x  40] => [1 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[75 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    92480 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),    1(    1),    d80(   3456),   0,    7f580 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   313080 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,    7f200 
 STG:  L2, DMA_ONCE,     c0(   192),     c0(   192),    1(    1),    380(    896),   0,    37480 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  77(    Conv) [77, 77] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[164, 192, 1664, 3200]**** [2], [1],[2] -[73 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   313380 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    80300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[64 x 40 x  40] => [64 x 40 x  40] *** [64] ***[ROW_L] ***[164, 192, 1664, 3200]**** [2], [1],[2] -[77 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   325600 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    80300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  80(    Conv) [79, 80] --[64 x 40 x  40] => [1 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[78 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),    1(    1),    d80(   3456),   0,    80300 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   337880 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,    7f200 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  79(    Conv) [80, 79] --[64 x 40 x  40] => [4 x 40 x  40] *** [64] ***[ROW_L] ***[0, 0, 1760, 3200]**** [2], [1],[2] -[78 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,    4c180 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   40(   64),  37080( 225408),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),    4(    4),   3380(  13184),   0,    64cc0 
  WT: DDR, DMA,     80(   128),     80(   128),    4(    4),    480(   1152),   0,   337b80 ||||MSMC, DMA,     c0(   192),     80(   128),    4(    4),    580(   1408),   0,    81080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  81(  Concat) [81, 81] --[6 x 40 x  40] => [6 x 40 x  40] *** [6] ***[ COL] ***[0, 0, 3200, 3200]**** [6], [1],[6] -[79 80 76 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),    4(    4),   3380(  13184),   0,    64cc0 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),    2(    2),   1980(   6528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),    6(    6),   4d00(  19712),   0,    4c180 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   338000 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  82(    Conv) [82, 82] --[64 x 40 x  40] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[80, 80, 1600, 3200]**** [2], [1],[2] -[72 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),   40(   64),  33080( 209024),   0,        0 ||||  L2, DMA,    d40(  3392),    d40(  3392),   40(   64),  35080( 217216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    322(   802),   40(   64),   d080(  53376),   0,    64100 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   338000 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  83(  Concat) [83, 83] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[82 64 ]---
  IN:MSMC, DMA,    340(   832),    322(   802),   40(   64),   d080(  53376),   0,    64100 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,     d080 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   34a280 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,     d080 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,        0 
  WT: DDR, DMA,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,   34a280 ||||MSMC, DMA,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    27100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  85(    Conv) [85, 85] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[83 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,     d080 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 
  WT: DDR, DMA,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,   34e500 ||||MSMC, DMA,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    27100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  86(    Conv) [86, 86] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[85 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 
  WT: DDR, DMA,     80(   128),     80(   128),   40(   64),   2280(   8832),   0,   352780 ||||MSMC, DMA,     c0(   192),     80(   128),   40(   64),   3280(  12928),   0,    1a100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  87(    Conv) [87, 87] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[86 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   354a00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    1a100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  88(  Concat) [88, 88] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ COL] ***[0, 0, 800, 800]**** [1], [1],[1] -[87 84 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,     d080 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a000( 106496),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    50e80 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   366c80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(    Conv) [89, 89] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[88 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,    50e80 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,        0 
  WT: DDR, DMA,    100(   256),    100(   256),   80(  128),   8480(  33920),   0,   366c80 ||||MSMC, DMA,    140(   320),    100(   256),   80(  128),   a480(  42112),   0,    1a100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[128 x 20 x  20] => [64 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,        0 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a080( 106624),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1b880 
  WT: DDR, DMA,    100(   256),    100(   256),   40(   64),   4280(  17024),   0,   36f100 ||||MSMC, DMA,    140(   320),    100(   256),   40(   64),   5280(  21120),   0,    28900 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  91(    Conv) [91, 91] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1b880 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    3d100 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   373380 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  92(    Conv) [92, 92] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[91 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    3d100 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    3d100 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   385600 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  93(    Conv) [93, 93] --[64 x 20 x  20] => [1 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[92 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    3d100 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),    1(    1),    400(   1024),   0,    1b480 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   397880 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,    1a080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  94(    Conv) [94, 94] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1b880 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1b880 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   397b80 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [95, 95] --[64 x 20 x  20] => [64 x 20 x  20] *** [64] ***[ROW_L] ***[84, 96, 704, 800]**** [1], [1],[1] -[94 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1b880 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d300(  54016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1cc00 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   3a9e00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  97(    Conv) [96, 97] --[64 x 20 x  20] => [1 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1cc00 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),    1(    1),    400(   1024),   0,    1b880 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   3bc080 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,    1a080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  96(    Conv) [97, 96] --[64 x 20 x  20] => [4 x 20 x  20] *** [64] ***[ROW_L] ***[0, 0, 800, 800]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   40(   64),   d080(  53376),   0,    1cc00 ||||  L2, DMA,    340(   832),    340(   832),   40(   64),   d080(  53376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),    4(    4),    d80(   3456),   0,    1bc80 
  WT: DDR, DMA,     80(   128),     80(   128),    4(    4),    480(   1152),   0,   3bc380 ||||MSMC, DMA,     c0(   192),     80(   128),    4(    4),    580(   1408),   0,    1a080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(  Concat) [98, 98] --[6 x 20 x  20] => [6 x 20 x  20] *** [6] ***[ COL] ***[0, 0, 800, 800]**** [6], [1],[6] -[96 97 93 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),    4(    4),    d80(   3456),   0,    1bc80 ||||  L2, DMA,    340(   832),    340(   832),    2(    2),    680(   1664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),    6(    6),   1400(   5120),   0,    1a080 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   3bc800 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [99, 99] --[128 x 20 x  20] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[40, 40, 760, 800]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    340(   832),    320(   800),   80(  128),  1a080( 106624),   0,        0 ||||  L2, DMA,    340(   832),    340(   832),   80(  128),  1a380( 107392),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     ca(   202),   80(  128),   a080(  41088),   0,    1b480 
  WT: DDR, DMA,    900(  2304),    900(  2304),   80(  128),  48480( 296064),   0,   3bc800 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a480( 304256),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  100(  Concat) [100, 100] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[99 55 ]---
  IN:MSMC, DMA,    140(   320),     ca(   202),   80(  128),   a080(  41088),   0,    1b480 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    50e80 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   404c80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  101(    Conv) [101, 101] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    50e80 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,        0 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   404c80 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    64f00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [102, 102] --[256 x 10 x  10] => [128 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    50e80 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 
  WT: DDR, DMA,    200(   512),    200(   512),   80(  128),  10480(  66688),   0,   415100 ||||MSMC, DMA,    240(   576),    200(   512),   80(  128),  12480(  74880),   0,    1b480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[102 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a080(  41088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 
  WT: DDR, DMA,    100(   256),    100(   256),   80(  128),   8480(  33920),   0,   425580 ||||MSMC, DMA,    140(   320),    100(   256),   80(  128),   a480(  42112),   0,    1b480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  104(    Conv) [104, 104] --[128 x 10 x  10] => [128 x 10 x  10] *** [128] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 ||||  L2, DMA,    140(   320),    140(   320),   80(  128),   a080(  41088),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 
  WT: DDR, DMA,    900(  2304),    900(  2304),   80(  128),  48480( 296064),   0,   42da00 ||||MSMC, DMA,    940(  2368),    900(  2304),   80(  128),  4a480( 304256),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  105(  Concat) [105, 105] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ COL] ***[0, 0, 200, 200]**** [1], [1],[1] -[104 101 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   80(  128),   a080(  41088),   0,     a080 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    1b480 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   475e80 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [106, 106] --[256 x 10 x  10] => [256 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[105 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,    1b480 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,        0 
  WT: DDR, DMA,    200(   512),    200(   512),  100(  256),  20880( 133248),   0,   475e80 ||||MSMC, DMA,    240(   576),    200(   512),  100(  256),  24880( 149632),   0,    50e80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [107, 107] --[256 x 10 x  10] => [64 x 10 x  10] *** [256] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[106 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),  100(  256),  14080(  82048),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),  100(  256),  14080(  82048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 
  WT: DDR, DMA,    200(   512),    200(   512),   40(   64),   8280(  33408),   0,   496700 ||||MSMC, DMA,    240(   576),    200(   512),   40(   64),   9280(  37504),   0,    1b480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [108, 108] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,    1b480 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   49e980 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,     5080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  109(    Conv) [109, 109] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[108 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,    1b480 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,    1b480 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   4b0c00 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,     5080 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  110(    Conv) [110, 110] --[64 x 10 x  10] => [1 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[109 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,    1b480 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),    1(    1),    200(    512),   0,     5080 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   4c2e80 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,     5280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   4c3180 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,     5280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [112, 112] --[64 x 10 x  10] => [64 x 10 x  10] *** [64] ***[ROW_L] ***[44, 64, 136, 200]**** [1], [1],[1] -[111 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 
  WT: DDR, DMA,    480(  1152),    480(  1152),   40(   64),  12280(  74368),   0,   4d5400 ||||MSMC, DMA,    4c0(  1216),    480(  1152),   40(   64),  13280(  78464),   0,     5280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [113, 114] --[64 x 10 x  10] => [1 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),    1(    1),    200(    512),   0,     5280 
  WT: DDR, DMA,     80(   128),     80(   128),    1(    1),    300(    768),   0,   4e7680 ||||MSMC, DMA,     c0(   192),     80(   128),    1(    1),    380(    896),   0,     5480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [114, 113] --[64 x 10 x  10] => [4 x 10 x  10] *** [64] ***[ROW_L] ***[0, 0, 200, 200]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),   40(   64),   5080(  20608),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),   40(   64),   5080(  20608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),    4(    4),    580(   1408),   0,        0 
  WT: DDR, DMA,     80(   128),     80(   128),    4(    4),    480(   1152),   0,   4e7980 ||||MSMC, DMA,     c0(   192),     80(   128),    4(    4),    580(   1408),   0,     5480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(  Concat) [115, 115] --[6 x 10 x  10] => [6 x 10 x  10] *** [6] ***[ COL] ***[0, 0, 200, 200]**** [6], [1],[6] -[113 114 110 ]---
  IN:MSMC, DMA,    140(   320),     c8(   200),    4(    4),    580(   1408),   0,        0 ||||  L2, DMA,    140(   320),    140(   320),    2(    2),    280(    640),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    140(   320),     c8(   200),    6(    6),    800(   2048),   0,      580 
  WT: DDR, DMA,      0(     0),      0(     0),   48(   72),      0(      0),   0,   4e7e00 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  116(DetectionOutput) [116, 116] --[6 x 40 x  40] => [1 x 1405 x  1] *** [6] ***[ COL] ***[0, 0, 3200, 3200]**** [1], [1],[1] -[81 98 115 ]---
  IN:MSMC, DMA,    cc0(  3264),    c80(  3200),    6(    6),   4d00(  19712),   0,    4c180 ||||  L2, DMA,    cc0(  3264),    cc0(  3264),    6(    6),   4c80(  19584),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1640(  5696),   15f4(  5620),    1(    1),   1700(   5888),   0,      d80 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   4e7e00 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(ODOutputReformat) [117, 117] --[1 x 1405 x  1] => [1 x 6 x  200] *** [1] ***[ COL] ***[0, 0, 2810, 2810]**** [1], [1],[1] -[116 ]---
  IN:MSMC, DMA,   1640(  5696),   15f4(  5620),    1(    1),   1700(   5888),   0,      d80 ||||  L2, DMA,    b40(  2880),    b40(  2880),    1(    1),    b80(   2944),   0,        0 
 OUT:MSMC, CPU,   2580(  9600),      0(     0),    1(    1),   2600(   9728),   0,     2480 |||| DDR, DMA,   12c0(  4800),   12c0(  4800),    1(    1),   1700(   5888),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   4e7e00 ||||MSMC, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  118(    Data) [118, 0] --[1 x 6 x  200] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 1200, 1200]**** [1], [1],[1] -[117 ]---
  IN: DDR, DMA,   12c0(  4800),   12c0(  4800),    1(    1),   1700(   5888),   0,        0 ||||  L2, DMA,   1640(  5696),    4b0(  1200),    1(    1),   1700(   5888),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,  32000(204800),      0(     0),    0(    0),  96400( 615424),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   4e7e00 ||||MSMC, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
