<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:43.2143</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.05.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-7038306</applicationNumber><claimCount>6</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.01.21</openDate><openNumber>10-2022-0008837</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.05.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2021.11.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/4094</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신규 반도체 장치의 제공. 반도체 장치는 실리콘 기판을 채널에 사용한 제 1 트랜지스터를 가지는 제 1 제어 회로와, 제 1 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 2 트랜지스터를 가지는 제 2 제어 회로와, 제 2 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 3 트랜지스터를 가지는 메모리 회로와, 제 1 제어 회로와 제 2 제어 회로 사이의 신호를 전달하는 기능을 가지는 글로벌 비트선 및 반전 글로벌 비트선을 가진다. 제 1 제어 회로는 입력 단자 및 반전 입력 단자를 가지는 센스 앰프 회로를 가진다. 메모리 회로로부터 제 1 제어 회로에 데이터를 판독하는 제 1 기간에서 제 2 제어 회로는 전하가 방전된 글로벌 비트선 및 반전 글로벌 비트선에 메모리 회로로부터 판독되는 데이터에 따라 충전할지 여부를 제어한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.11.26</internationOpenDate><internationOpenNumber>WO2020234689</internationOpenNumber><internationalApplicationDate>2020.05.12</internationalApplicationDate><internationalApplicationNumber>PCT/IB2020/054454</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,실리콘 기판을 채널에 사용한 제 1 트랜지스터를 가지는 제 1 제어 회로와,상기 제 1 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 2 트랜지스터를 가지는 제 2 제어 회로와,상기 제 2 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 3 트랜지스터를 가지는 메모리 회로와,상기 제 1 제어 회로와 상기 제 2 제어 회로 사이의 신호를 전달하는 기능을 가지는 글로벌 비트선 및 반전 글로벌 비트선을 가지고,상기 제 1 제어 회로는 입력 단자 및 반전 입력 단자를 가지는 센스 앰프 회로를 가지고,상기 메모리 회로로부터 상기 제 1 제어 회로에 데이터를 판독하는 제 1 기간에서 상기 제 2 제어 회로는 상기 메모리 회로로부터 판독되는 데이터에 따라, 전하가 방전된 상기 글로벌 비트선 및 상기 반전 글로벌 비트선을 충전할지 여부를 제어하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,실리콘 기판을 채널에 사용한 제 1 트랜지스터를 가지는 제 1 제어 회로와,상기 제 1 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 2 트랜지스터를 가지는 제 2 제어 회로와,상기 제 2 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 3 트랜지스터를 가지는 메모리 회로와,상기 제 1 제어 회로와 상기 제 2 제어 회로 사이의 신호를 전달하는 기능을 가지는 글로벌 비트선 및 반전 글로벌 비트선과,상기 글로벌 비트선과 상기 제 2 제어 회로 사이, 및 상기 반전 글로벌 비트선과 상기 제 2 제어 회로 사이에 제공된 복수의 전환 스위치를 가지고,상기 제 1 제어 회로는 입력 단자 및 반전 입력 단자를 가지는 센스 앰프를 가지고,상기 메모리 회로로부터 상기 제 1 제어 회로에 데이터를 판독하는 제 1 기간에서 상기 제 2 제어 회로는 상기 1 비트선 및 상기 반전 글로벌 비트선에 프리차지된 전하를 상기 메모리 회로로부터 판독되는 데이터에 따라 방전할지 여부를 제어하는 기능을 가지고,상기 제 1 기간에서 상기 글로벌 비트선과 상기 입력 단자, 및 상기 반전 글로벌 비트선과 상기 반전 입력 단자가 각각 도통 상태가 되도록 상기 전환 스위치를 전환하고,상기 메모리 회로로부터 판독된 상기 데이터를 리프레시하는 제 2 기간에서 상기 글로벌 비트선과 상기 반전 입력 단자, 및 상기 반전 글로벌 비트선과 상기 입력 단자가 각각 도통 상태가 되도록 상기 전환 스위치를 전환하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,실리콘 기판을 채널에 사용한 제 1 트랜지스터를 가지는 제 1 제어 회로와,상기 제 1 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 2 트랜지스터를 가지는 제 2 제어 회로와,상기 제 2 제어 회로 위에 제공된, 금속 산화물을 채널에 사용한 제 3 트랜지스터를 가지는 메모리 회로와,상기 제 1 제어 회로와 상기 제 2 제어 회로 사이의 신호를 전달하는 기능을 가지는 글로벌 비트선 및 반전 글로벌 비트선을 가지고,상기 제 1 제어 회로는 증폭 회로와, 출력 단자와, 반전 출력 단자와, 제 1 스위치와, 제 2 스위치와, 신호 반전 회로를 가지는 센스 앰프를 가지고,상기 제 1 스위치는 상기 글로벌 비트선과 상기 출력 단자 사이에 제공되고,상기 제 2 스위치는 상기 반전 글로벌 비트선과 상기 반전 출력 단자 사이에 제공되고,상기 신호 반전 회로는 상기 글로벌 비트선 및 상기 반전 글로벌 비트선의 전위에 따른 논리 데이터를 반전시킨 전위를 상기 증폭 회로에 전기적으로 접속된 상기 출력 단자 및 상기 반전 출력 단자에 인가하는 기능을 가지고,상기 메모리 회로로부터 상기 제 1 제어 회로에 데이터를 판독하는 제 1 기간에서 상기 제 2 제어 회로는 상기 글로벌 비트선 및 상기 반전 글로벌 비트선에 프리차지된 전하를 상기 메모리 회로로부터 판독되는 데이터에 따라 방전할지 여부를 제어하는 기능을 가지고,상기 제 1 기간에서 상기 제 1 스위치 및 상기 제 2 스위치를 오프로 하고, 상기 글로벌 비트선 및 상기 반전 글로벌 비트선의 전위에 따른 논리 데이터를 반전시킨 전위를 상기 증폭 회로에 전기적으로 접속된 상기 출력 단자 및 상기 반전 출력 단자에 인가하고,상기 메모리 회로로부터 판독된 상기 데이터를 리프레시하는 제 2 기간에서 상기 제 1 스위치 및 상기 제 2 스위치를 온으로 하고 상기 증폭 회로에서 증폭된 상기 출력 단자 및 상기 반전 출력 단자의 전위를 상기 글로벌 비트선 및 상기 반전 글로벌 비트선에 인가하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 글로벌 비트선 및 상기 반전 글로벌 비트선은 상기 실리콘 기판의 표면에 대하여 수직 방향 또는 실질적으로 수직 방향으로 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 금속 산화물은 In과, Ga과, Zn을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 2 제어 회로는 제 4 트랜지스터 내지 제 7 트랜지스터를 가지고,상기 제 4 트랜지스터의 게이트는 상기 제 2 제어 회로와 상기 메모리 회로 사이의 신호를 전달하는 기능을 가지는 로컬 비트선에 전기적으로 접속되고,상기 제 5 트랜지스터는 상기 제 4 트랜지스터의 게이트와 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽 사이의 도통 상태를 제어하는 기능을 가지고,상기 제 6 트랜지스터는 상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽과 상기 제 4 트랜지스터에 전류를 흘리기 위한 전위가 인가된 배선 사이의 도통 상태를 제어하는 기능을 가지고,상기 제 7 트랜지스터는 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 상기 글로벌 비트선 사이의 도통 상태를 제어하는 기능을 가지는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>YAKUBO, Yuto</engName><name>야쿠보 유토</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>SAITO, Seiya</engName><name>사이토 세이야</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.05.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-096937</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.05.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-096943</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.05.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-096945</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2021.11.24</receiptDate><receiptNumber>1-1-2021-1354523-66</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2021.12.27</receiptDate><receiptNumber>1-5-2021-0204525-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.05.03</receiptDate><receiptNumber>1-1-2023-0493903-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.05.03</receiptDate><receiptNumber>1-1-2023-0493904-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2023.05.03</receiptDate><receiptNumber>1-1-2023-0493905-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020217038306.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e862f508696bb89003ac96de3c36b6f8385891f07b6c68aafcc32fd8a9acac92eaa515334b9bd169f2692a434681d6b1dcf4f5ee6182ae4b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf92735da4e9e3260a3939c5b0f5940de26d417f6a88431b75c4928ab51c817666ef6185dc13066ba1f4b2132bfb0908a4dbcc8752e9319033</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>