TimeQuest Timing Analyzer report for FPGA_Urna
Wed Nov 28 10:15:28 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'SW[1]'
 14. Slow 1200mV 85C Model Setup: 'KEY[0]'
 15. Slow 1200mV 85C Model Hold: 'SW[1]'
 16. Slow 1200mV 85C Model Hold: 'KEY[0]'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'SW[1]'
 25. Slow 1200mV 0C Model Setup: 'KEY[0]'
 26. Slow 1200mV 0C Model Hold: 'SW[1]'
 27. Slow 1200mV 0C Model Hold: 'KEY[0]'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'SW[1]'
 35. Fast 1200mV 0C Model Setup: 'KEY[0]'
 36. Fast 1200mV 0C Model Hold: 'KEY[0]'
 37. Fast 1200mV 0C Model Hold: 'SW[1]'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths Summary
 50. Clock Status Summary
 51. Unconstrained Input Ports
 52. Unconstrained Output Ports
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; FPGA_Urna                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; FPGA_Urna.SDC ; OK     ; Wed Nov 28 10:15:26 2018 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
; SW[1]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[1] }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 145.18 MHz ; 145.18 MHz      ; SW[1]      ;                                                               ;
; 325.63 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; SW[1]  ; -2.944 ; -21.598           ;
; KEY[0] ; -2.071 ; -82.991           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; SW[1]  ; 0.258 ; 0.000             ;
; KEY[0] ; 0.440 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; KEY[0] ; -3.000 ; -69.820                         ;
; SW[1]  ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SW[1]'                                                                                     ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -2.944 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 5.519      ; 8.137      ;
; -2.769 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 5.522      ; 7.965      ;
; -2.691 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 5.519      ; 7.879      ;
; -2.683 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 5.537      ; 7.894      ;
; -2.646 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 5.664      ; 7.811      ;
; -2.644 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 5.519      ; 7.837      ;
; -2.639 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 5.522      ; 7.946      ;
; -2.582 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 5.517      ; 7.772      ;
; -2.434 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.606      ; 4.704      ;
; -2.344 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.606      ; 4.609      ;
; -2.327 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 5.519      ; 8.020      ;
; -2.309 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.609      ; 4.693      ;
; -2.215 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.609      ; 4.488      ;
; -2.194 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 5.522      ; 7.890      ;
; -2.193 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.606      ; 4.463      ;
; -2.188 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 5.519      ; 7.876      ;
; -2.182 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.849      ; 4.522      ;
; -2.159 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.751      ; 4.401      ;
; -2.145 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.624      ; 4.433      ;
; -2.118 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.702      ; 4.483      ;
; -2.111 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 5.537      ; 7.822      ;
; -2.098 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 5.519      ; 7.791      ;
; -2.086 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.604      ; 4.353      ;
; -2.077 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.704      ; 4.445      ;
; -2.065 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 5.522      ; 7.872      ;
; -2.058 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 5.664      ; 7.723      ;
; -2.032 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.704      ; 4.400      ;
; -2.018 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 5.517      ; 7.708      ;
; -2.011 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.707      ; 4.382      ;
; -1.995 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.722      ; 4.381      ;
; -1.967 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.704      ; 4.330      ;
; -1.901 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.707      ; 4.383      ;
; -1.578 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.411      ; 3.653      ;
; -1.533 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.411      ; 3.719      ;
; -1.517 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.426      ; 3.607      ;
; -1.492 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.553      ; 3.536      ;
; -1.457 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.562      ; 3.794      ;
; -1.443 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.408      ; 3.510      ;
; -1.315 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.557      ; 3.535      ;
; -1.169 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.559      ; 3.392      ;
; -1.079 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.408      ; 3.151      ;
; -1.068 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.562      ; 3.294      ;
; -1.042 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.559      ; 3.265      ;
; -1.006 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.408      ; 3.078      ;
; -0.935 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.704      ; 3.130      ;
; -0.872 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.406      ; 2.941      ;
; -0.853 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.388      ; 2.732      ;
; -0.843 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.559      ; 3.061      ;
; -0.814 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.243      ; 2.721      ;
; -0.793 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.243      ; 2.700      ;
; -0.785 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.241      ; 2.689      ;
; -0.764 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.243      ; 2.666      ;
; -0.761 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.261      ; 2.686      ;
; -0.695 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.577      ; 2.936      ;
; -0.599 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.246      ; 2.509      ;
; -0.517 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.246      ; 2.538      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEY[0]'                                                                                                               ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.071 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.975      ;
; -2.069 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.973      ;
; -2.062 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.966      ;
; -2.062 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.990      ;
; -2.058 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.962      ;
; -2.056 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.960      ;
; -2.055 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.025      ;
; -2.054 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.958      ;
; -2.053 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.023      ;
; -2.047 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.951      ;
; -2.046 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 3.016      ;
; -2.043 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.947      ;
; -2.037 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 3.012      ;
; -2.031 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.109     ; 2.940      ;
; -2.016 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.109     ; 2.925      ;
; -1.986 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.926      ;
; -1.984 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.912      ;
; -1.977 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.947      ;
; -1.975 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.945      ;
; -1.964 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.934      ;
; -1.963 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.938      ;
; -1.940 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.880      ;
; -1.925 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.865      ;
; -1.910 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.814      ;
; -1.908 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.876      ;
; -1.907 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.811      ;
; -1.900 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.868      ;
; -1.896 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.800      ;
; -1.891 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.114     ; 2.795      ;
; -1.880 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.808      ;
; -1.875 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.815      ;
; -1.871 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.841      ;
; -1.868 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.843      ;
; -1.867 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.795      ;
; -1.866 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.806      ;
; -1.865 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.109     ; 2.774      ;
; -1.864 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.834      ;
; -1.860 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.830      ;
; -1.860 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.830      ;
; -1.853 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.828      ;
; -1.851 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.821      ;
; -1.847 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.048     ; 2.817      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.825 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.498     ; 2.345      ;
; -1.823 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.763      ;
; -1.804 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.744      ;
; -1.801 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.769      ;
; -1.798 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.766      ;
; -1.797 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.737      ;
; -1.797 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.765      ;
; -1.795 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.101     ; 2.712      ;
; -1.793 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.101     ; 2.710      ;
; -1.791 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.731      ;
; -1.787 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.762      ;
; -1.786 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.101     ; 2.703      ;
; -1.782 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.750      ;
; -1.782 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.101     ; 2.699      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.730 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.231     ; 2.517      ;
; -1.702 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.677      ;
; -1.692 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.660      ;
; -1.684 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.624      ;
; -1.684 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.624      ;
; -1.680 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.620      ;
; -1.679 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 2.613      ;
; -1.661 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.629      ;
; -1.655 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.595      ;
; -1.653 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.581      ;
; -1.577 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.517      ;
; -1.570 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.545      ;
; -1.568 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 2.502      ;
; -1.562 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.050     ; 2.530      ;
; -1.559 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.084     ; 2.493      ;
; -1.546 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.043     ; 2.521      ;
; -1.537 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.090     ; 2.465      ;
; -1.524 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.464      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.511 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.404     ; 2.125      ;
; -1.481 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.078     ; 2.421      ;
; -1.477 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.359     ; 2.136      ;
; -1.477 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.359     ; 2.136      ;
; -1.477 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.359     ; 2.136      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SW[1]'                                                                                     ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.258 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.576      ; 2.364      ;
; 0.271 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.576      ; 2.377      ;
; 0.308 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.723      ; 2.561      ;
; 0.360 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.895      ; 2.785      ;
; 0.393 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.571      ; 2.494      ;
; 0.417 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.026      ; 2.973      ;
; 0.432 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.592      ; 2.554      ;
; 0.438 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.573      ; 2.541      ;
; 0.457 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.573      ; 2.560      ;
; 0.466 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.729      ; 2.725      ;
; 0.478 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.573      ; 2.581      ;
; 0.490 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.876      ; 2.896      ;
; 0.623 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.879      ; 3.032      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.876      ; 3.106      ;
; 0.702 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.731      ; 2.963      ;
; 0.703 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.731      ; 2.964      ;
; 0.779 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.876      ; 3.185      ;
; 0.879 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.874      ; 3.283      ;
; 0.882 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.881      ; 3.293      ;
; 1.065 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.731      ; 3.326      ;
; 1.070 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.879      ; 3.479      ;
; 1.095 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.734      ; 3.359      ;
; 1.107 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.750      ; 3.387      ;
; 1.121 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.734      ; 3.385      ;
; 1.266 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 5.876      ; 7.142      ;
; 1.287 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 5.729      ; 7.016      ;
; 1.335 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 5.726      ; 7.061      ;
; 1.338 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 5.724      ; 7.062      ;
; 1.354 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 5.726      ; 7.080      ;
; 1.372 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 5.729      ; 7.101      ;
; 1.385 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.018      ; 3.933      ;
; 1.395 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 5.726      ; 7.121      ;
; 1.425 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 5.745      ; 7.170      ;
; 1.427 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.018      ; 3.975      ;
; 1.439 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.015      ; 3.984      ;
; 1.472 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.034      ; 4.036      ;
; 1.486 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.165      ; 4.181      ;
; 1.493 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.071      ; 4.094      ;
; 1.496 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.015      ; 4.041      ;
; 1.547 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.013      ; 4.090      ;
; 1.556 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 3.015      ; 4.101      ;
; 1.566 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.919      ; 4.015      ;
; 1.612 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.940      ; 4.082      ;
; 1.644 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.924      ; 4.098      ;
; 1.709 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.921      ; 4.160      ;
; 1.776 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.924      ; 4.230      ;
; 1.801 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.921      ; 4.252      ;
; 1.852 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.921      ; 4.303      ;
; 1.892 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 5.876      ; 7.288      ;
; 1.963 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 5.724      ; 7.207      ;
; 1.988 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 5.729      ; 7.237      ;
; 1.999 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 5.726      ; 7.245      ;
; 2.058 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 5.726      ; 7.304      ;
; 2.068 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 5.726      ; 7.314      ;
; 2.073 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 5.729      ; 7.322      ;
; 2.088 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 5.745      ; 7.353      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEY[0]'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.1001  ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.669      ;
; 0.464 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.693      ;
; 0.640 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.869      ;
; 0.682 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.911      ;
; 0.682 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.911      ;
; 0.682 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.911      ;
; 0.684 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.913      ;
; 0.685 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.914      ;
; 0.685 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.914      ;
; 0.693 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.922      ;
; 0.694 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.923      ;
; 0.695 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.695 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.924      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.696 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.925      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.697 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.926      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.699 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.928      ;
; 0.700 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.700 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.929      ;
; 0.715 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.944      ;
; 0.722 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.722 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.043      ; 0.951      ;
; 0.950 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.084      ; 1.220      ;
; 0.990 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.228      ;
; 0.993 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.228      ;
; 1.000 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.238      ;
; 1.002 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.237      ;
; 1.003 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.241      ;
; 1.004 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.241      ;
; 1.004 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.241      ;
; 1.005 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.243      ;
; 1.005 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.240      ;
; 1.005 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.240      ;
; 1.005 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.243      ;
; 1.006 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.006 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.006 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.243      ;
; 1.006 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.006 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.243      ;
; 1.006 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.241      ;
; 1.007 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.007 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.242      ;
; 1.008 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.243      ;
; 1.009 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.246      ;
; 1.010 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.245      ;
; 1.011 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.246      ;
; 1.015 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.252      ;
; 1.017 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.255      ;
; 1.017 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.252      ;
; 1.017 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.252      ;
; 1.018 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.255      ;
; 1.018 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.256      ;
; 1.018 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.256      ;
; 1.019 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.256      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.257      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.020 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.255      ;
; 1.022 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.260      ;
; 1.022 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.257      ;
; 1.023 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.051      ; 1.260      ;
; 1.023 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.052      ; 1.261      ;
; 1.025 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
; 1.025 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 1.260      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 159.59 MHz ; 159.59 MHz      ; SW[1]      ;                                                               ;
; 355.62 MHz ; 250.0 MHz       ; KEY[0]     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -2.633 ; -19.650          ;
; KEY[0] ; -1.812 ; -71.892          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; SW[1]  ; 0.177 ; 0.000            ;
; KEY[0] ; 0.387 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -69.820                        ;
; SW[1]  ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -2.633 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 5.081      ; 7.455      ;
; -2.490 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 5.094      ; 7.325      ;
; -2.481 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 5.084      ; 7.306      ;
; -2.445 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 5.210      ; 7.238      ;
; -2.431 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 5.081      ; 7.251      ;
; -2.413 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 5.081      ; 7.236      ;
; -2.390 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 5.084      ; 7.314      ;
; -2.367 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 5.079      ; 7.186      ;
; -2.239 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.426      ; 4.396      ;
; -2.232 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 5.081      ; 7.554      ;
; -2.172 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.426      ; 4.327      ;
; -2.135 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.429      ; 4.394      ;
; -2.100 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 5.081      ; 7.420      ;
; -2.089 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 5.084      ; 7.414      ;
; -2.046 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.429      ; 4.206      ;
; -2.041 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.426      ; 4.199      ;
; -2.039 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 5.094      ; 7.374      ;
; -2.018 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 5.081      ; 7.341      ;
; -2.015 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.555      ; 4.143      ;
; -2.011 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.643      ; 4.227      ;
; -1.990 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.439      ; 4.160      ;
; -1.981 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 5.210      ; 7.274      ;
; -1.973 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 5.084      ; 7.397      ;
; -1.938 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.424      ; 4.092      ;
; -1.934 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 5.079      ; 7.253      ;
; -1.931 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.512      ; 4.173      ;
; -1.907 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.514      ; 4.152      ;
; -1.873 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.514      ; 4.119      ;
; -1.872 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.527      ; 4.130      ;
; -1.863 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.517      ; 4.111      ;
; -1.838 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.514      ; 4.081      ;
; -1.746 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.517      ; 4.093      ;
; -1.449 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.244      ; 3.424      ;
; -1.417 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.244      ; 3.491      ;
; -1.403 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.254      ; 3.388      ;
; -1.377 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.370      ; 3.320      ;
; -1.343 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.387      ; 3.560      ;
; -1.324 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.241      ; 3.294      ;
; -1.193 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.382      ; 3.305      ;
; -1.077 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.384      ; 3.193      ;
; -0.998 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.241      ; 2.970      ;
; -0.969 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.387      ; 3.087      ;
; -0.959 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.384      ; 3.074      ;
; -0.905 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.241      ; 2.878      ;
; -0.845 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.513      ; 2.931      ;
; -0.769 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.384      ; 2.882      ;
; -0.757 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.229      ; 2.559      ;
; -0.746 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.239      ; 2.715      ;
; -0.723 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.100      ; 2.555      ;
; -0.709 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.098      ; 2.537      ;
; -0.698 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.100      ; 2.529      ;
; -0.678 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.113      ; 2.522      ;
; -0.673 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.100      ; 2.502      ;
; -0.633 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.397      ; 2.761      ;
; -0.506 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.103      ; 2.340      ;
; -0.438 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 2.103      ; 2.371      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEY[0]'                                                                                                                ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.812 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.726      ;
; -1.810 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.724      ;
; -1.804 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.718      ;
; -1.802 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.716      ;
; -1.800 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.714      ;
; -1.800 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.714      ;
; -1.795 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.733      ;
; -1.794 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.708      ;
; -1.792 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.766      ;
; -1.790 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.704      ;
; -1.790 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.764      ;
; -1.784 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.758      ;
; -1.774 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.754      ;
; -1.773 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.099     ; 2.693      ;
; -1.763 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.099     ; 2.683      ;
; -1.737 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.675      ;
; -1.734 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.708      ;
; -1.732 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.706      ;
; -1.722 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.696      ;
; -1.720 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.700      ;
; -1.720 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.670      ;
; -1.685 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.635      ;
; -1.662 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.612      ;
; -1.656 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.630      ;
; -1.646 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.620      ;
; -1.639 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.577      ;
; -1.635 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.549      ;
; -1.634 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.608      ;
; -1.633 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.547      ;
; -1.630 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.610      ;
; -1.628 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.602      ;
; -1.627 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.541      ;
; -1.625 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.563      ;
; -1.624 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.598      ;
; -1.623 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.105     ; 2.537      ;
; -1.622 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.596      ;
; -1.614 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.594      ;
; -1.614 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.588      ;
; -1.612 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.562      ;
; -1.610 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.584      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.607 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.449     ; 2.177      ;
; -1.601 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.551      ;
; -1.596 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.099     ; 2.516      ;
; -1.566 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 2.492      ;
; -1.564 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 2.490      ;
; -1.564 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.514      ;
; -1.558 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 2.484      ;
; -1.554 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.504      ;
; -1.554 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.093     ; 2.480      ;
; -1.550 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.500      ;
; -1.548 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.522      ;
; -1.543 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.493      ;
; -1.538 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.512      ;
; -1.537 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.511      ;
; -1.527 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.501      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.510 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.202     ; 2.327      ;
; -1.494 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.474      ;
; -1.479 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.459      ;
; -1.456 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.406      ;
; -1.452 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.075     ; 2.396      ;
; -1.442 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.392      ;
; -1.431 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.381      ;
; -1.428 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.366      ;
; -1.423 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.373      ;
; -1.408 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.382      ;
; -1.396 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.370      ;
; -1.365 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 2.315      ;
; -1.353 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.333      ;
; -1.349 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.045     ; 2.323      ;
; -1.344 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.075     ; 2.288      ;
; -1.333 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.075     ; 2.277      ;
; -1.319 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.081     ; 2.257      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.309 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.364     ; 1.964      ;
; -1.284 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.039     ; 2.264      ;
; -1.271 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.324     ; 1.966      ;
; -1.271 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.324     ; 1.966      ;
; -1.271 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.324     ; 1.966      ;
; -1.271 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.324     ; 1.966      ;
; -1.271 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.324     ; 1.966      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.402      ; 2.109      ;
; 0.197 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.402      ; 2.129      ;
; 0.229 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.532      ; 2.291      ;
; 0.272 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.685      ; 2.487      ;
; 0.298 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.397      ; 2.225      ;
; 0.324 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.804      ; 2.658      ;
; 0.333 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.413      ; 2.276      ;
; 0.335 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.399      ; 2.264      ;
; 0.355 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.399      ; 2.284      ;
; 0.369 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.399      ; 2.298      ;
; 0.382 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.671      ; 2.583      ;
; 0.386 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.532      ; 2.448      ;
; 0.504 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.674      ; 2.708      ;
; 0.571 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.671      ; 2.772      ;
; 0.579 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.534      ; 2.643      ;
; 0.584 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.534      ; 2.648      ;
; 0.644 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.671      ; 2.845      ;
; 0.729 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.669      ; 2.928      ;
; 0.743 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.667      ; 2.940      ;
; 0.904 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.534      ; 2.968      ;
; 0.907 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.674      ; 3.111      ;
; 0.933 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.537      ; 3.000      ;
; 0.943 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.548      ; 3.021      ;
; 0.958 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.537      ; 3.025      ;
; 1.101 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 5.402      ; 6.503      ;
; 1.108 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 5.272      ; 6.380      ;
; 1.150 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 5.269      ; 6.419      ;
; 1.159 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 5.267      ; 6.426      ;
; 1.175 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 5.269      ; 6.444      ;
; 1.179 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 5.272      ; 6.451      ;
; 1.181 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.799      ; 3.510      ;
; 1.202 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 5.269      ; 6.471      ;
; 1.213 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.799      ; 3.542      ;
; 1.224 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.796      ; 3.550      ;
; 1.226 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 5.283      ; 6.509      ;
; 1.253 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.810      ; 3.593      ;
; 1.273 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.796      ; 3.599      ;
; 1.286 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.929      ; 3.745      ;
; 1.287 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.844      ; 3.661      ;
; 1.344 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.794      ; 3.668      ;
; 1.346 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.709      ; 3.585      ;
; 1.385 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.796      ; 3.711      ;
; 1.409 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.725      ; 3.664      ;
; 1.413 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.714      ; 3.657      ;
; 1.474 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.711      ; 3.715      ;
; 1.532 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.714      ; 3.776      ;
; 1.546 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.711      ; 3.787      ;
; 1.590 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 2.711      ; 3.831      ;
; 1.639 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 5.402      ; 6.561      ;
; 1.697 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 5.267      ; 6.484      ;
; 1.750 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 5.272      ; 6.542      ;
; 1.794 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 5.269      ; 6.583      ;
; 1.797 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 5.269      ; 6.586      ;
; 1.797 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 5.272      ; 6.589      ;
; 1.804 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 5.283      ; 6.607      ;
; 1.845 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 5.269      ; 6.634      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.1001  ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.597      ;
; 0.418 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.628      ;
; 0.589 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.799      ;
; 0.622 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.832      ;
; 0.623 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.833      ;
; 0.623 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.833      ;
; 0.623 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.833      ;
; 0.625 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.835      ;
; 0.625 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.835      ;
; 0.632 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.842      ;
; 0.633 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.843      ;
; 0.634 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.634 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.844      ;
; 0.635 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.845      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.636 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.846      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.637 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.847      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.638 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.848      ;
; 0.639 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.639 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.849      ;
; 0.653 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.863      ;
; 0.659 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.659 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.039      ; 0.869      ;
; 0.881 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.075      ; 1.127      ;
; 0.901 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.118      ;
; 0.903 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.120      ;
; 0.903 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.120      ;
; 0.903 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.120      ;
; 0.906 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.123      ;
; 0.906 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.121      ;
; 0.906 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.123      ;
; 0.910 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.129      ;
; 0.912 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.912 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.912 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.912 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.129      ;
; 0.913 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.132      ;
; 0.913 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.128      ;
; 0.914 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.133      ;
; 0.914 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.131      ;
; 0.914 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.129      ;
; 0.914 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.133      ;
; 0.915 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.132      ;
; 0.915 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.132      ;
; 0.917 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.917 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.917 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.136      ;
; 0.917 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.132      ;
; 0.917 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.917 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.917 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.136      ;
; 0.917 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.917 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.134      ;
; 0.918 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.133      ;
; 0.918 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.137      ;
; 0.919 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.919 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.136      ;
; 0.920 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.137      ;
; 0.920 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.137      ;
; 0.920 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.137      ;
; 0.920 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.137      ;
; 0.920 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.135      ;
; 0.921 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.136      ;
; 0.921 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.044      ; 1.136      ;
; 0.924 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.143      ;
; 0.926 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.143      ;
; 0.928 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.147      ;
; 0.929 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.048      ; 1.148      ;
; 0.930 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.930 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.147      ;
; 0.931 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.046      ; 1.148      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; SW[1]  ; -1.775 ; -13.313          ;
; KEY[0] ; -0.462 ; -15.361          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; KEY[0] ; 0.199 ; 0.000            ;
; SW[1]  ; 0.427 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; KEY[0] ; -3.000 ; -82.350                        ;
; SW[1]  ; -3.000 ; -7.287                         ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SW[1]'                                                                                      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; -1.775 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.500        ; 2.713      ; 4.578      ;
; -1.677 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.500        ; 2.722      ; 4.489      ;
; -1.662 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.500        ; 2.779      ; 4.453      ;
; -1.661 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.500        ; 2.713      ; 4.464      ;
; -1.652 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.500        ; 2.715      ; 4.457      ;
; -1.644 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.500        ; 2.713      ; 4.447      ;
; -1.635 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.500        ; 2.711      ; 4.436      ;
; -1.607 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.500        ; 2.715      ; 4.475      ;
; -1.394 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.838      ; 2.312      ;
; -1.379 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.838      ; 2.297      ;
; -1.333 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.840      ; 2.316      ;
; -1.314 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.838      ; 2.232      ;
; -1.310 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.957      ; 2.269      ;
; -1.303 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.904      ; 2.209      ;
; -1.296 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.840      ; 2.216      ;
; -1.283 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.889      ; 2.252      ;
; -1.282 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.847      ; 2.209      ;
; -1.277 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.836      ; 2.193      ;
; -1.243 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.891      ; 2.214      ;
; -1.187 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.893      ; 2.160      ;
; -1.182 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.891      ; 2.153      ;
; -1.172 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.900      ; 2.152      ;
; -1.163 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.891      ; 2.134      ;
; -1.127 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.893      ; 2.163      ;
; -1.015 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.720      ; 1.815      ;
; -0.981 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.720      ; 1.844      ;
; -0.976 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.727      ; 1.783      ;
; -0.967 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.784      ; 1.753      ;
; -0.959 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.718      ; 1.757      ;
; -0.939 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.814      ; 1.896      ;
; -0.880 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.810      ; 1.770      ;
; -0.777 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.812      ; 1.669      ;
; -0.749 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.718      ; 1.547      ;
; -0.745 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.718      ; 1.543      ;
; -0.735 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.814      ; 1.629      ;
; -0.717 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.812      ; 1.609      ;
; -0.690 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.878      ; 1.570      ;
; -0.689 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.694      ; 1.385      ;
; -0.660 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.716      ; 1.456      ;
; -0.647 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.628      ; 1.355      ;
; -0.639 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.628      ; 1.347      ;
; -0.619 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.637      ; 1.336      ;
; -0.616 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.628      ; 1.324      ;
; -0.614 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.812      ; 1.506      ;
; -0.604 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.626      ; 1.310      ;
; -0.549 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.630      ; 1.259      ;
; -0.538 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.821      ; 1.439      ;
; -0.495 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; 0.500        ; 0.630      ; 1.268      ;
; -0.482 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 1.000        ; 2.713      ; 3.785      ;
; -0.405 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 1.000        ; 2.715      ; 3.710      ;
; -0.375 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 1.000        ; 2.779      ; 3.666      ;
; -0.369 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 1.000        ; 2.713      ; 3.672      ;
; -0.363 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 1.000        ; 2.722      ; 3.675      ;
; -0.349 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 1.000        ; 2.711      ; 3.650      ;
; -0.348 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 1.000        ; 2.715      ; 3.716      ;
; -0.342 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 1.000        ; 2.713      ; 3.645      ;
+--------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEY[0]'                                                                                                                ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.462 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.400      ;
; -0.461 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.399      ;
; -0.460 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.398      ;
; -0.459 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.397      ;
; -0.456 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.394      ;
; -0.455 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.393      ;
; -0.449 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.387      ;
; -0.448 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.386      ;
; -0.445 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.042     ; 1.410      ;
; -0.445 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.423      ;
; -0.442 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.420      ;
; -0.440 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.418      ;
; -0.438 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.421      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.368      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.430 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.279     ; 1.158      ;
; -0.428 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.366      ;
; -0.427 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.058     ; 1.376      ;
; -0.426 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.058     ; 1.375      ;
; -0.424 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.362      ;
; -0.417 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.069     ; 1.355      ;
; -0.416 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.394      ;
; -0.414 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.392      ;
; -0.411 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.380      ;
; -0.405 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.042     ; 1.370      ;
; -0.405 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.388      ;
; -0.403 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.381      ;
; -0.395 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.058     ; 1.344      ;
; -0.393 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.362      ;
; -0.392 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.361      ;
; -0.390 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.368      ;
; -0.389 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.367      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.131     ; 1.244      ;
; -0.368 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.337      ;
; -0.366 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.335      ;
; -0.354 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.332      ;
; -0.353 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.336      ;
; -0.350 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.319      ;
; -0.349 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.327      ;
; -0.348 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.326      ;
; -0.347 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.330      ;
; -0.347 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.325      ;
; -0.346 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.324      ;
; -0.346 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.329      ;
; -0.345 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.323      ;
; -0.344 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.042     ; 1.309      ;
; -0.343 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.042     ; 1.308      ;
; -0.342 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.320      ;
; -0.341 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.319      ;
; -0.331 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.300      ;
; -0.328 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.297      ;
; -0.326 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.064     ; 1.269      ;
; -0.324 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.064     ; 1.267      ;
; -0.323 ; Urna_module:UrnaFPGA|Estado.0010 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.301      ;
; -0.320 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.064     ; 1.263      ;
; -0.317 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.064     ; 1.260      ;
; -0.315 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.293      ;
; -0.313 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.282      ;
; -0.311 ; Urna_module:UrnaFPGA|Estado.0011 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.289      ;
; -0.288 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.257      ;
; -0.285 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.254      ;
; -0.279 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 1.237      ;
; -0.276 ; Urna_module:UrnaFPGA|Estado.0000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.029     ; 1.254      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.272 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.229     ; 1.050      ;
; -0.266 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.249      ;
; -0.261 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.230      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.255 ; Urna_module:UrnaFPGA|Estado.0101 ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.204     ; 1.058      ;
; -0.247 ; Urna_module:UrnaFPGA|Estado.0111 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.216      ;
; -0.244 ; Urna_module:UrnaFPGA|Estado.1000 ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.024     ; 1.227      ;
; -0.239 ; Urna_module:UrnaFPGA|Estado.0100 ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.042     ; 1.204      ;
; -0.236 ; Urna_module:UrnaFPGA|Estado.0110 ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.049     ; 1.194      ;
; -0.224 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.193      ;
; -0.218 ; Urna_module:UrnaFPGA|Estado.0001 ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.038     ; 1.187      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; Urna_module:UrnaFPGA|Estado.0101  ; Urna_module:UrnaFPGA|Estado.0101  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0001  ; Urna_module:UrnaFPGA|Estado.0001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0000  ; Urna_module:UrnaFPGA|Estado.0000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0011  ; Urna_module:UrnaFPGA|Estado.0011  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|Estado.1000  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.1001  ; Urna_module:UrnaFPGA|Estado.1001  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0010  ; Urna_module:UrnaFPGA|Estado.0010  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|StatusValido ; Urna_module:UrnaFPGA|StatusValido ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0110  ; Urna_module:UrnaFPGA|Estado.0110  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0100  ; Urna_module:UrnaFPGA|Estado.0100  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|Estado.0111  ; Urna_module:UrnaFPGA|Estado.0111  ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; Urna_module:UrnaFPGA|StatusNulo   ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.307      ;
; 0.209 ; Urna_module:UrnaFPGA|C1[7]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.317      ;
; 0.284 ; Urna_module:UrnaFPGA|C2[7]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.392      ;
; 0.311 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.419      ;
; 0.311 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.419      ;
; 0.312 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.420      ;
; 0.312 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.420      ;
; 0.312 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.420      ;
; 0.312 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.420      ;
; 0.316 ; Urna_module:UrnaFPGA|C4[7]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.424      ;
; 0.317 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|Nulo[7]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.317 ; Urna_module:UrnaFPGA|C3[7]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.425      ;
; 0.318 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.426      ;
; 0.318 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.426      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.319 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.427      ;
; 0.320 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.320 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.428      ;
; 0.327 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[0]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.435      ;
; 0.330 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.438      ;
; 0.330 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.438      ;
; 0.330 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[0]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.024      ; 0.438      ;
; 0.422 ; Urna_module:UrnaFPGA|Estado.1000  ; Urna_module:UrnaFPGA|StatusNulo   ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.049      ; 0.555      ;
; 0.456 ; Urna_module:UrnaFPGA|C3[3]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.568      ;
; 0.458 ; Urna_module:UrnaFPGA|C1[3]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.568      ;
; 0.462 ; Urna_module:UrnaFPGA|C3[1]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.574      ;
; 0.462 ; Urna_module:UrnaFPGA|Nulo[5]      ; Urna_module:UrnaFPGA|Nulo[6]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.574      ;
; 0.463 ; Urna_module:UrnaFPGA|Nulo[1]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.575      ;
; 0.463 ; Urna_module:UrnaFPGA|C2[1]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; Urna_module:UrnaFPGA|C4[3]        ; Urna_module:UrnaFPGA|C4[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.574      ;
; 0.463 ; Urna_module:UrnaFPGA|C4[5]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|C1[1]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.574      ;
; 0.464 ; Urna_module:UrnaFPGA|C4[1]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; Urna_module:UrnaFPGA|Nulo[3]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.576      ;
; 0.464 ; Urna_module:UrnaFPGA|C2[3]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.575      ;
; 0.464 ; Urna_module:UrnaFPGA|C3[5]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.576      ;
; 0.465 ; Urna_module:UrnaFPGA|C2[5]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.576      ;
; 0.466 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.578      ;
; 0.466 ; Urna_module:UrnaFPGA|C1[5]        ; Urna_module:UrnaFPGA|C1[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.576      ;
; 0.467 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.577      ;
; 0.467 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.578      ;
; 0.467 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.578      ;
; 0.468 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.578      ;
; 0.469 ; Urna_module:UrnaFPGA|C3[2]        ; Urna_module:UrnaFPGA|C3[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.581      ;
; 0.470 ; Urna_module:UrnaFPGA|C1[0]        ; Urna_module:UrnaFPGA|C1[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.580      ;
; 0.470 ; Urna_module:UrnaFPGA|C2[4]        ; Urna_module:UrnaFPGA|C2[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.581      ;
; 0.470 ; Urna_module:UrnaFPGA|C4[4]        ; Urna_module:UrnaFPGA|C4[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.581      ;
; 0.471 ; Urna_module:UrnaFPGA|C1[2]        ; Urna_module:UrnaFPGA|C1[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.581      ;
; 0.472 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[1]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.584      ;
; 0.473 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.585      ;
; 0.473 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[3]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.585      ;
; 0.473 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.584      ;
; 0.473 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.585      ;
; 0.474 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[1]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.585      ;
; 0.474 ; Urna_module:UrnaFPGA|Nulo[4]      ; Urna_module:UrnaFPGA|Nulo[5]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; Urna_module:UrnaFPGA|Nulo[6]      ; Urna_module:UrnaFPGA|Nulo[7]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; Urna_module:UrnaFPGA|C3[6]        ; Urna_module:UrnaFPGA|C3[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.586      ;
; 0.474 ; Urna_module:UrnaFPGA|C1[6]        ; Urna_module:UrnaFPGA|C1[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.584      ;
; 0.474 ; Urna_module:UrnaFPGA|C4[6]        ; Urna_module:UrnaFPGA|C4[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.585      ;
; 0.475 ; Urna_module:UrnaFPGA|Nulo[0]      ; Urna_module:UrnaFPGA|Nulo[2]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.587      ;
; 0.475 ; Urna_module:UrnaFPGA|C4[2]        ; Urna_module:UrnaFPGA|C4[3]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.586      ;
; 0.475 ; Urna_module:UrnaFPGA|C2[6]        ; Urna_module:UrnaFPGA|C2[7]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.586      ;
; 0.476 ; Urna_module:UrnaFPGA|C3[0]        ; Urna_module:UrnaFPGA|C3[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.588      ;
; 0.476 ; Urna_module:UrnaFPGA|Nulo[2]      ; Urna_module:UrnaFPGA|Nulo[4]      ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.588      ;
; 0.476 ; Urna_module:UrnaFPGA|C2[2]        ; Urna_module:UrnaFPGA|C2[4]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.587      ;
; 0.476 ; Urna_module:UrnaFPGA|C3[4]        ; Urna_module:UrnaFPGA|C3[6]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.028      ; 0.588      ;
; 0.476 ; Urna_module:UrnaFPGA|C1[4]        ; Urna_module:UrnaFPGA|C1[5]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.026      ; 0.586      ;
; 0.477 ; Urna_module:UrnaFPGA|C2[0]        ; Urna_module:UrnaFPGA|C2[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.588      ;
; 0.477 ; Urna_module:UrnaFPGA|C4[0]        ; Urna_module:UrnaFPGA|C4[2]        ; KEY[0]       ; KEY[0]      ; 0.000        ; 0.027      ; 0.588      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SW[1]'                                                                                      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+
; 0.427 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; 0.000        ; 2.888      ; 3.315      ;
; 0.447 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; 0.000        ; 2.817      ; 3.264      ;
; 0.453 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; 0.000        ; 2.819      ; 3.272      ;
; 0.454 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; 0.000        ; 2.821      ; 3.275      ;
; 0.464 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; 0.000        ; 2.828      ; 3.292      ;
; 0.478 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; 0.000        ; 2.819      ; 3.297      ;
; 0.493 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; 0.000        ; 2.821      ; 3.314      ;
; 0.495 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; 0.000        ; 2.819      ; 3.314      ;
; 0.735 ; Urna_module:UrnaFPGA|C2[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.987      ; 1.252      ;
; 0.745 ; Urna_module:UrnaFPGA|Nulo[0] ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.803      ; 1.078      ;
; 0.753 ; Urna_module:UrnaFPGA|Nulo[6] ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.803      ; 1.086      ;
; 0.776 ; Urna_module:UrnaFPGA|C2[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.047      ; 1.353      ;
; 0.801 ; Urna_module:UrnaFPGA|Nulo[7] ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.870      ; 1.201      ;
; 0.804 ; Urna_module:UrnaFPGA|C2[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.978      ; 1.312      ;
; 0.812 ; Urna_module:UrnaFPGA|Nulo[4] ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.810      ; 1.152      ;
; 0.813 ; Urna_module:UrnaFPGA|C3[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.886      ; 1.229      ;
; 0.814 ; Urna_module:UrnaFPGA|Nulo[5] ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.801      ; 1.145      ;
; 0.819 ; Urna_module:UrnaFPGA|Nulo[2] ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.801      ; 1.150      ;
; 0.822 ; Urna_module:UrnaFPGA|Nulo[3] ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.799      ; 1.151      ;
; 0.823 ; Urna_module:UrnaFPGA|Nulo[1] ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.801      ; 1.154      ;
; 0.872 ; Urna_module:UrnaFPGA|C2[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.980      ; 1.382      ;
; 0.885 ; Urna_module:UrnaFPGA|C2[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.978      ; 1.393      ;
; 0.908 ; Urna_module:UrnaFPGA|C3[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.888      ; 1.326      ;
; 0.923 ; Urna_module:UrnaFPGA|C3[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.888      ; 1.341      ;
; 0.946 ; Urna_module:UrnaFPGA|C2[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.978      ; 1.454      ;
; 0.982 ; Urna_module:UrnaFPGA|C2[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.976      ; 1.488      ;
; 1.031 ; Urna_module:UrnaFPGA|C3[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.957      ; 1.518      ;
; 1.081 ; Urna_module:UrnaFPGA|C2[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.980      ; 1.591      ;
; 1.081 ; Urna_module:UrnaFPGA|C3[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.888      ; 1.499      ;
; 1.098 ; Urna_module:UrnaFPGA|C3[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.897      ; 1.525      ;
; 1.121 ; Urna_module:UrnaFPGA|C3[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.890      ; 1.541      ;
; 1.134 ; Urna_module:UrnaFPGA|C3[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 0.890      ; 1.554      ;
; 1.207 ; Urna_module:UrnaFPGA|C1[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.055      ; 1.792      ;
; 1.235 ; Urna_module:UrnaFPGA|C1[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.055      ; 1.820      ;
; 1.240 ; Urna_module:UrnaFPGA|C1[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.053      ; 1.823      ;
; 1.242 ; Urna_module:UrnaFPGA|C1[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.062      ; 1.834      ;
; 1.263 ; Urna_module:UrnaFPGA|C1[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.053      ; 1.846      ;
; 1.305 ; Urna_module:UrnaFPGA|C1[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.122      ; 1.957      ;
; 1.311 ; Urna_module:UrnaFPGA|C4[4]   ; REG_AUX[4] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.012      ; 1.853      ;
; 1.317 ; Urna_module:UrnaFPGA|C4[7]   ; REG_AUX[7] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.072      ; 1.919      ;
; 1.324 ; Urna_module:UrnaFPGA|C1[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.051      ; 1.905      ;
; 1.328 ; Urna_module:UrnaFPGA|C1[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.053      ; 1.911      ;
; 1.335 ; Urna_module:UrnaFPGA|C4[6]   ; REG_AUX[6] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.005      ; 1.870      ;
; 1.338 ; Urna_module:UrnaFPGA|C4[3]   ; REG_AUX[3] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.001      ; 1.869      ;
; 1.390 ; Urna_module:UrnaFPGA|C4[0]   ; REG_AUX[0] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.005      ; 1.925      ;
; 1.398 ; Urna_module:UrnaFPGA|C4[5]   ; REG_AUX[5] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.003      ; 1.931      ;
; 1.400 ; Urna_module:UrnaFPGA|C4[2]   ; REG_AUX[2] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.003      ; 1.933      ;
; 1.420 ; Urna_module:UrnaFPGA|C4[1]   ; REG_AUX[1] ; KEY[0]       ; SW[1]       ; -0.500       ; 1.003      ; 1.953      ;
; 1.539 ; SW[1]                        ; REG_AUX[0] ; SW[1]        ; SW[1]       ; -0.500       ; 2.821      ; 3.880      ;
; 1.554 ; SW[1]                        ; REG_AUX[5] ; SW[1]        ; SW[1]       ; -0.500       ; 2.819      ; 3.893      ;
; 1.568 ; SW[1]                        ; REG_AUX[7] ; SW[1]        ; SW[1]       ; -0.500       ; 2.888      ; 3.976      ;
; 1.579 ; SW[1]                        ; REG_AUX[1] ; SW[1]        ; SW[1]       ; -0.500       ; 2.819      ; 3.918      ;
; 1.588 ; SW[1]                        ; REG_AUX[6] ; SW[1]        ; SW[1]       ; -0.500       ; 2.821      ; 3.929      ;
; 1.589 ; SW[1]                        ; REG_AUX[3] ; SW[1]        ; SW[1]       ; -0.500       ; 2.817      ; 3.926      ;
; 1.589 ; SW[1]                        ; REG_AUX[4] ; SW[1]        ; SW[1]       ; -0.500       ; 2.828      ; 3.937      ;
; 1.606 ; SW[1]                        ; REG_AUX[2] ; SW[1]        ; SW[1]       ; -0.500       ; 2.819      ; 3.945      ;
+-------+------------------------------+------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.944   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  KEY[0]          ; -2.071   ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  SW[1]           ; -2.944   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -104.589 ; 0.0   ; 0.0      ; 0.0     ; -89.637             ;
;  KEY[0]          ; -82.991  ; 0.000 ; N/A      ; N/A     ; -82.350             ;
;  SW[1]           ; -21.598  ; 0.000 ; N/A      ; N/A     ; -7.287              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 0        ; 0        ; 0        ; 417      ;
; KEY[0]     ; SW[1]    ; 0        ; 40       ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 0        ; 0        ; 0        ; 417      ;
; KEY[0]     ; SW[1]    ; 0        ; 40       ; 0        ; 0        ;
; SW[1]      ; SW[1]    ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 332   ; 332  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; KEY[0] ; KEY[0] ; Base ; Constrained ;
; SW[1]  ; SW[1]  ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[16]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Wed Nov 28 10:15:25 2018
Info: Command: quartus_sta FPGA_Urna -c FPGA_Urna
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'FPGA_Urna.SDC'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name SW[1] SW[1]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.944             -21.598 SW[1] 
    Info (332119):    -2.071             -82.991 KEY[0] 
Info (332146): Worst-case hold slack is 0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.258               0.000 SW[1] 
    Info (332119):     0.440               0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.820 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.633
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.633             -19.650 SW[1] 
    Info (332119):    -1.812             -71.892 KEY[0] 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 SW[1] 
    Info (332119):     0.387               0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.820 KEY[0] 
    Info (332119):    -3.000              -3.000 SW[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.775             -13.313 SW[1] 
    Info (332119):    -0.462             -15.361 KEY[0] 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 KEY[0] 
    Info (332119):     0.427               0.000 SW[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.350 KEY[0] 
    Info (332119):    -3.000              -7.287 SW[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 697 megabytes
    Info: Processing ended: Wed Nov 28 10:15:28 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


