# Multiplexador-2x1
Multiplexador 2x1 - Verilog/SystemVerilog
O codigo escrito permite a personalização de entrada de bits e escalonamento de entradas, permitindo formar um MUX de 4x1, 8x1, com as devidas alterações. 
Segue também os arquivos de configuração do FPGA utilizado para simulação do codigo e Waveform para simulação no Quartus 2.
