DECL|ALWYS|member|uint32_t ALWYS:1; /**< bit: 9 Parallel Capture Mode Always Sampling */
DECL|COMPONENT_TYPEDEF_STYLE|macro|COMPONENT_TYPEDEF_STYLE
DECL|DIV|member|uint32_t DIV:14; /**< bit: 0..13 Slow Clock Divider Selection for Debouncing */
DECL|DRDY|member|uint32_t DRDY:1; /**< bit: 0 Parallel Capture Mode Data Ready */
DECL|DRDY|member|uint32_t DRDY:1; /**< bit: 0 Parallel Capture Mode Data Ready Interrupt Disable */
DECL|DRDY|member|uint32_t DRDY:1; /**< bit: 0 Parallel Capture Mode Data Ready Interrupt Enable */
DECL|DRDY|member|uint32_t DRDY:1; /**< bit: 0 Parallel Capture Mode Data Ready Interrupt Mask */
DECL|DSIZE|member|uint32_t DSIZE:2; /**< bit: 4..5 Parallel Capture Mode Data Size */
DECL|ENDRX|member|uint32_t ENDRX:1; /**< bit: 2 End of Reception Transfer Interrupt Disable */
DECL|ENDRX|member|uint32_t ENDRX:1; /**< bit: 2 End of Reception Transfer Interrupt Enable */
DECL|ENDRX|member|uint32_t ENDRX:1; /**< bit: 2 End of Reception Transfer Interrupt Mask */
DECL|FRSTS|member|uint32_t FRSTS:1; /**< bit: 11 Parallel Capture Mode First Sample */
DECL|HALFS|member|uint32_t HALFS:1; /**< bit: 10 Parallel Capture Mode Half Sampling */
DECL|LINE0|member|uint32_t LINE0:1; /**< bit: 0 Drive of PIO Line 0 */
DECL|LINE10|member|uint32_t LINE10:1; /**< bit: 10 Drive of PIO Line 10 */
DECL|LINE11|member|uint32_t LINE11:1; /**< bit: 11 Drive of PIO Line 11 */
DECL|LINE12|member|uint32_t LINE12:1; /**< bit: 12 Drive of PIO Line 12 */
DECL|LINE13|member|uint32_t LINE13:1; /**< bit: 13 Drive of PIO Line 13 */
DECL|LINE14|member|uint32_t LINE14:1; /**< bit: 14 Drive of PIO Line 14 */
DECL|LINE15|member|uint32_t LINE15:1; /**< bit: 15 Drive of PIO Line 15 */
DECL|LINE16|member|uint32_t LINE16:1; /**< bit: 16 Drive of PIO Line 16 */
DECL|LINE17|member|uint32_t LINE17:1; /**< bit: 17 Drive of PIO Line 17 */
DECL|LINE18|member|uint32_t LINE18:1; /**< bit: 18 Drive of PIO Line 18 */
DECL|LINE19|member|uint32_t LINE19:1; /**< bit: 19 Drive of PIO Line 19 */
DECL|LINE1|member|uint32_t LINE1:1; /**< bit: 1 Drive of PIO Line 1 */
DECL|LINE20|member|uint32_t LINE20:1; /**< bit: 20 Drive of PIO Line 20 */
DECL|LINE21|member|uint32_t LINE21:1; /**< bit: 21 Drive of PIO Line 21 */
DECL|LINE22|member|uint32_t LINE22:1; /**< bit: 22 Drive of PIO Line 22 */
DECL|LINE23|member|uint32_t LINE23:1; /**< bit: 23 Drive of PIO Line 23 */
DECL|LINE24|member|uint32_t LINE24:1; /**< bit: 24 Drive of PIO Line 24 */
DECL|LINE25|member|uint32_t LINE25:1; /**< bit: 25 Drive of PIO Line 25 */
DECL|LINE26|member|uint32_t LINE26:1; /**< bit: 26 Drive of PIO Line 26 */
DECL|LINE27|member|uint32_t LINE27:1; /**< bit: 27 Drive of PIO Line 27 */
DECL|LINE28|member|uint32_t LINE28:1; /**< bit: 28 Drive of PIO Line 28 */
DECL|LINE29|member|uint32_t LINE29:1; /**< bit: 29 Drive of PIO Line 29 */
DECL|LINE2|member|uint32_t LINE2:1; /**< bit: 2 Drive of PIO Line 2 */
DECL|LINE30|member|uint32_t LINE30:1; /**< bit: 30 Drive of PIO Line 30 */
DECL|LINE31|member|uint32_t LINE31:1; /**< bit: 31 Drive of PIO Line 31 */
DECL|LINE3|member|uint32_t LINE3:1; /**< bit: 3 Drive of PIO Line 3 */
DECL|LINE4|member|uint32_t LINE4:1; /**< bit: 4 Drive of PIO Line 4 */
DECL|LINE5|member|uint32_t LINE5:1; /**< bit: 5 Drive of PIO Line 5 */
DECL|LINE6|member|uint32_t LINE6:1; /**< bit: 6 Drive of PIO Line 6 */
DECL|LINE7|member|uint32_t LINE7:1; /**< bit: 7 Drive of PIO Line 7 */
DECL|LINE8|member|uint32_t LINE8:1; /**< bit: 8 Drive of PIO Line 8 */
DECL|LINE9|member|uint32_t LINE9:1; /**< bit: 9 Drive of PIO Line 9 */
DECL|LINE|member|uint32_t LINE:32; /**< bit: 0..31 Drive of PIO Line 3x */
DECL|OVRE|member|uint32_t OVRE:1; /**< bit: 1 Parallel Capture Mode Overrun Error */
DECL|OVRE|member|uint32_t OVRE:1; /**< bit: 1 Parallel Capture Mode Overrun Error Interrupt Disable */
DECL|OVRE|member|uint32_t OVRE:1; /**< bit: 1 Parallel Capture Mode Overrun Error Interrupt Enable */
DECL|OVRE|member|uint32_t OVRE:1; /**< bit: 1 Parallel Capture Mode Overrun Error Interrupt Mask */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Additional Interrupt Modes Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Additional Interrupt Modes Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Clear Output Data */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Edge Interrupt Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Edge/Level Interrupt Source Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Edge/Level Interrupt Source Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Falling Edge/Low-Level Interrupt Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Glitch or Debouncing Filter Selection Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 IO Line Index */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Change Interrupt Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Change Interrupt Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Change Interrupt Mask */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Change Interrupt Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Filter Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Filter Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Input Filter Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Level Interrupt Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Lock Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Multi-drive Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Multi-drive Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Multi-drive Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Data Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Data Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Write Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Write Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Output Write Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 PIO Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 PIO Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 PIO Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Peripheral Clock Glitch Filtering Select */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Peripheral Select */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Down Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Down Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Down Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Up Disable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Up Enable */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Pull-Up Status */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Rising Edge/High-Level Interrupt Selection */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Set Output Data */
DECL|P0|member|uint32_t P0:1; /**< bit: 0 Slow Clock Debouncing Filtering Select */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Additional Interrupt Modes Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Additional Interrupt Modes Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Clear Output Data */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Edge Interrupt Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Edge/Level Interrupt Source Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Edge/Level Interrupt Source Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Falling Edge/Low-Level Interrupt Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Glitch or Debouncing Filter Selection Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 IO Line Index */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Change Interrupt Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Change Interrupt Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Change Interrupt Mask */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Change Interrupt Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Filter Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Filter Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Input Filter Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Level Interrupt Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Lock Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Multi-drive Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Multi-drive Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Multi-drive Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Data Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Data Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Write Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Write Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Output Write Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 PIO Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 PIO Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 PIO Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Peripheral Clock Glitch Filtering Select */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Peripheral Select */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Down Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Down Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Down Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Up Disable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Up Enable */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Pull-Up Status */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Rising Edge/High-Level Interrupt Selection */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Set Output Data */
DECL|P10|member|uint32_t P10:1; /**< bit: 10 Slow Clock Debouncing Filtering Select */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Additional Interrupt Modes Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Additional Interrupt Modes Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Clear Output Data */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Edge Interrupt Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Edge/Level Interrupt Source Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Edge/Level Interrupt Source Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Falling Edge/Low-Level Interrupt Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Glitch or Debouncing Filter Selection Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 IO Line Index */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Change Interrupt Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Change Interrupt Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Change Interrupt Mask */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Change Interrupt Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Filter Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Filter Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Input Filter Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Level Interrupt Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Lock Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Multi-drive Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Multi-drive Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Multi-drive Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Data Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Data Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Write Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Write Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Output Write Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 PIO Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 PIO Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 PIO Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Peripheral Clock Glitch Filtering Select */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Peripheral Select */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Down Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Down Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Down Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Up Disable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Up Enable */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Pull-Up Status */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Rising Edge/High-Level Interrupt Selection */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Set Output Data */
DECL|P11|member|uint32_t P11:1; /**< bit: 11 Slow Clock Debouncing Filtering Select */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Additional Interrupt Modes Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Additional Interrupt Modes Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Clear Output Data */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Edge Interrupt Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Edge/Level Interrupt Source Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Edge/Level Interrupt Source Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Falling Edge/Low-Level Interrupt Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Glitch or Debouncing Filter Selection Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 IO Line Index */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Change Interrupt Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Change Interrupt Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Change Interrupt Mask */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Change Interrupt Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Filter Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Filter Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Input Filter Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Level Interrupt Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Lock Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Multi-drive Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Multi-drive Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Multi-drive Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Data Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Data Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Write Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Write Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Output Write Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 PIO Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 PIO Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 PIO Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Peripheral Clock Glitch Filtering Select */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Peripheral Select */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Down Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Down Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Down Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Up Disable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Up Enable */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Pull-Up Status */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Rising Edge/High-Level Interrupt Selection */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Set Output Data */
DECL|P12|member|uint32_t P12:1; /**< bit: 12 Slow Clock Debouncing Filtering Select */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Additional Interrupt Modes Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Additional Interrupt Modes Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Clear Output Data */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Edge Interrupt Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Edge/Level Interrupt Source Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Edge/Level Interrupt Source Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Falling Edge/Low-Level Interrupt Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Glitch or Debouncing Filter Selection Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 IO Line Index */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Change Interrupt Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Change Interrupt Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Change Interrupt Mask */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Change Interrupt Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Filter Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Filter Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Input Filter Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Level Interrupt Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Lock Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Multi-drive Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Multi-drive Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Multi-drive Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Data Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Data Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Write Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Write Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Output Write Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 PIO Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 PIO Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 PIO Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Peripheral Clock Glitch Filtering Select */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Peripheral Select */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Down Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Down Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Down Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Up Disable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Up Enable */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Pull-Up Status */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Rising Edge/High-Level Interrupt Selection */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Set Output Data */
DECL|P13|member|uint32_t P13:1; /**< bit: 13 Slow Clock Debouncing Filtering Select */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Additional Interrupt Modes Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Additional Interrupt Modes Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Clear Output Data */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Edge Interrupt Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Edge/Level Interrupt Source Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Edge/Level Interrupt Source Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Falling Edge/Low-Level Interrupt Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Glitch or Debouncing Filter Selection Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 IO Line Index */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Change Interrupt Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Change Interrupt Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Change Interrupt Mask */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Change Interrupt Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Filter Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Filter Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Input Filter Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Level Interrupt Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Lock Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Multi-drive Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Multi-drive Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Multi-drive Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Data Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Data Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Write Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Write Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Output Write Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 PIO Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 PIO Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 PIO Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Peripheral Clock Glitch Filtering Select */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Peripheral Select */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Down Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Down Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Down Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Up Disable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Up Enable */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Pull-Up Status */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Rising Edge/High-Level Interrupt Selection */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Set Output Data */
DECL|P14|member|uint32_t P14:1; /**< bit: 14 Slow Clock Debouncing Filtering Select */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Additional Interrupt Modes Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Additional Interrupt Modes Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Clear Output Data */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Edge Interrupt Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Edge/Level Interrupt Source Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Edge/Level Interrupt Source Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Falling Edge/Low-Level Interrupt Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Glitch or Debouncing Filter Selection Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 IO Line Index */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Change Interrupt Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Change Interrupt Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Change Interrupt Mask */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Change Interrupt Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Filter Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Filter Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Input Filter Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Level Interrupt Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Lock Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Multi-drive Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Multi-drive Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Multi-drive Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Data Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Data Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Write Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Write Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Output Write Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 PIO Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 PIO Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 PIO Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Peripheral Clock Glitch Filtering Select */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Peripheral Select */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Down Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Down Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Down Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Up Disable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Up Enable */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Pull-Up Status */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Rising Edge/High-Level Interrupt Selection */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Set Output Data */
DECL|P15|member|uint32_t P15:1; /**< bit: 15 Slow Clock Debouncing Filtering Select */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Additional Interrupt Modes Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Additional Interrupt Modes Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Clear Output Data */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Edge Interrupt Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Edge/Level Interrupt Source Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Edge/Level Interrupt Source Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Falling Edge/Low-Level Interrupt Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Glitch or Debouncing Filter Selection Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 IO Line Index */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Change Interrupt Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Change Interrupt Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Change Interrupt Mask */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Change Interrupt Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Filter Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Filter Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Input Filter Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Level Interrupt Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Lock Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Multi-drive Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Multi-drive Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Multi-drive Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Data Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Data Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Write Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Write Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Output Write Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 PIO Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 PIO Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 PIO Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Peripheral Clock Glitch Filtering Select */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Peripheral Select */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Down Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Down Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Down Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Up Disable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Up Enable */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Pull-Up Status */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Rising Edge/High-Level Interrupt Selection */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Set Output Data */
DECL|P16|member|uint32_t P16:1; /**< bit: 16 Slow Clock Debouncing Filtering Select */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Additional Interrupt Modes Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Additional Interrupt Modes Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Clear Output Data */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Edge Interrupt Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Edge/Level Interrupt Source Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Edge/Level Interrupt Source Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Falling Edge/Low-Level Interrupt Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Glitch or Debouncing Filter Selection Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 IO Line Index */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Change Interrupt Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Change Interrupt Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Change Interrupt Mask */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Change Interrupt Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Filter Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Filter Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Input Filter Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Level Interrupt Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Lock Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Multi-drive Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Multi-drive Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Multi-drive Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Data Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Data Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Write Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Write Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Output Write Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 PIO Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 PIO Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 PIO Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Peripheral Clock Glitch Filtering Select */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Peripheral Select */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Down Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Down Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Down Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Up Disable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Up Enable */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Pull-Up Status */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Rising Edge/High-Level Interrupt Selection */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Set Output Data */
DECL|P17|member|uint32_t P17:1; /**< bit: 17 Slow Clock Debouncing Filtering Select */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Additional Interrupt Modes Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Additional Interrupt Modes Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Clear Output Data */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Edge Interrupt Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Edge/Level Interrupt Source Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Edge/Level Interrupt Source Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Falling Edge/Low-Level Interrupt Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Glitch or Debouncing Filter Selection Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 IO Line Index */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Change Interrupt Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Change Interrupt Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Change Interrupt Mask */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Change Interrupt Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Filter Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Filter Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Input Filter Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Level Interrupt Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Lock Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Multi-drive Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Multi-drive Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Multi-drive Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Data Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Data Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Write Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Write Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Output Write Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 PIO Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 PIO Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 PIO Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Peripheral Clock Glitch Filtering Select */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Peripheral Select */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Down Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Down Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Down Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Up Disable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Up Enable */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Pull-Up Status */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Rising Edge/High-Level Interrupt Selection */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Set Output Data */
DECL|P18|member|uint32_t P18:1; /**< bit: 18 Slow Clock Debouncing Filtering Select */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Additional Interrupt Modes Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Additional Interrupt Modes Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Clear Output Data */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Edge Interrupt Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Edge/Level Interrupt Source Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Edge/Level Interrupt Source Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Falling Edge/Low-Level Interrupt Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Glitch or Debouncing Filter Selection Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 IO Line Index */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Change Interrupt Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Change Interrupt Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Change Interrupt Mask */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Change Interrupt Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Filter Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Filter Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Input Filter Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Level Interrupt Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Lock Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Multi-drive Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Multi-drive Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Multi-drive Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Data Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Data Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Write Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Write Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Output Write Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 PIO Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 PIO Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 PIO Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Peripheral Clock Glitch Filtering Select */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Peripheral Select */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Down Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Down Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Down Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Up Disable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Up Enable */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Pull-Up Status */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Rising Edge/High-Level Interrupt Selection */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Set Output Data */
DECL|P19|member|uint32_t P19:1; /**< bit: 19 Slow Clock Debouncing Filtering Select */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Additional Interrupt Modes Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Additional Interrupt Modes Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Clear Output Data */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Edge Interrupt Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Edge/Level Interrupt Source Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Edge/Level Interrupt Source Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Falling Edge/Low-Level Interrupt Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Glitch or Debouncing Filter Selection Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 IO Line Index */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Change Interrupt Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Change Interrupt Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Change Interrupt Mask */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Change Interrupt Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Filter Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Filter Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Input Filter Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Level Interrupt Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Lock Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Multi-drive Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Multi-drive Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Multi-drive Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Data Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Data Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Write Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Write Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Output Write Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 PIO Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 PIO Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 PIO Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Peripheral Clock Glitch Filtering Select */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Peripheral Select */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Down Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Down Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Down Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Up Disable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Up Enable */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Pull-Up Status */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Rising Edge/High-Level Interrupt Selection */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Set Output Data */
DECL|P1|member|uint32_t P1:1; /**< bit: 1 Slow Clock Debouncing Filtering Select */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Additional Interrupt Modes Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Additional Interrupt Modes Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Clear Output Data */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Edge Interrupt Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Edge/Level Interrupt Source Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Edge/Level Interrupt Source Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Falling Edge/Low-Level Interrupt Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Glitch or Debouncing Filter Selection Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 IO Line Index */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Change Interrupt Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Change Interrupt Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Change Interrupt Mask */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Change Interrupt Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Filter Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Filter Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Input Filter Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Level Interrupt Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Lock Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Multi-drive Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Multi-drive Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Multi-drive Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Data Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Data Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Write Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Write Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Output Write Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 PIO Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 PIO Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 PIO Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Peripheral Clock Glitch Filtering Select */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Peripheral Select */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Down Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Down Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Down Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Up Disable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Up Enable */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Pull-Up Status */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Rising Edge/High-Level Interrupt Selection */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Set Output Data */
DECL|P20|member|uint32_t P20:1; /**< bit: 20 Slow Clock Debouncing Filtering Select */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Additional Interrupt Modes Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Additional Interrupt Modes Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Clear Output Data */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Edge Interrupt Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Edge/Level Interrupt Source Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Edge/Level Interrupt Source Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Falling Edge/Low-Level Interrupt Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Glitch or Debouncing Filter Selection Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 IO Line Index */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Change Interrupt Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Change Interrupt Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Change Interrupt Mask */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Change Interrupt Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Filter Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Filter Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Input Filter Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Level Interrupt Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Lock Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Multi-drive Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Multi-drive Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Multi-drive Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Data Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Data Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Write Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Write Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Output Write Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 PIO Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 PIO Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 PIO Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Peripheral Clock Glitch Filtering Select */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Peripheral Select */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Down Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Down Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Down Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Up Disable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Up Enable */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Pull-Up Status */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Rising Edge/High-Level Interrupt Selection */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Set Output Data */
DECL|P21|member|uint32_t P21:1; /**< bit: 21 Slow Clock Debouncing Filtering Select */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Additional Interrupt Modes Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Additional Interrupt Modes Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Clear Output Data */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Edge Interrupt Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Edge/Level Interrupt Source Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Edge/Level Interrupt Source Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Falling Edge/Low-Level Interrupt Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Glitch or Debouncing Filter Selection Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 IO Line Index */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Change Interrupt Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Change Interrupt Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Change Interrupt Mask */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Change Interrupt Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Filter Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Filter Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Input Filter Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Level Interrupt Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Lock Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Multi-drive Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Multi-drive Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Multi-drive Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Data Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Data Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Write Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Write Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Output Write Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 PIO Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 PIO Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 PIO Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Peripheral Clock Glitch Filtering Select */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Peripheral Select */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Down Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Down Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Down Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Up Disable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Up Enable */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Pull-Up Status */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Rising Edge/High-Level Interrupt Selection */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Set Output Data */
DECL|P22|member|uint32_t P22:1; /**< bit: 22 Slow Clock Debouncing Filtering Select */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Additional Interrupt Modes Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Additional Interrupt Modes Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Clear Output Data */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Edge Interrupt Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Edge/Level Interrupt Source Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Edge/Level Interrupt Source Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Falling Edge/Low-Level Interrupt Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Glitch or Debouncing Filter Selection Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 IO Line Index */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Change Interrupt Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Change Interrupt Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Change Interrupt Mask */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Change Interrupt Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Filter Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Filter Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Input Filter Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Level Interrupt Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Lock Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Multi-drive Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Multi-drive Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Multi-drive Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Data Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Data Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Write Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Write Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Output Write Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 PIO Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 PIO Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 PIO Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Peripheral Clock Glitch Filtering Select */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Peripheral Select */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Down Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Down Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Down Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Up Disable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Up Enable */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Pull-Up Status */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Rising Edge/High-Level Interrupt Selection */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Set Output Data */
DECL|P23|member|uint32_t P23:1; /**< bit: 23 Slow Clock Debouncing Filtering Select */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Additional Interrupt Modes Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Additional Interrupt Modes Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Clear Output Data */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Edge Interrupt Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Edge/Level Interrupt Source Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Edge/Level Interrupt Source Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Falling Edge/Low-Level Interrupt Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Glitch or Debouncing Filter Selection Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 IO Line Index */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Change Interrupt Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Change Interrupt Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Change Interrupt Mask */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Change Interrupt Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Filter Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Filter Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Input Filter Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Level Interrupt Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Lock Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Multi-drive Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Multi-drive Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Multi-drive Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Data Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Data Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Write Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Write Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Output Write Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 PIO Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 PIO Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 PIO Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Peripheral Clock Glitch Filtering Select */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Peripheral Select */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Down Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Down Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Down Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Up Disable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Up Enable */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Pull-Up Status */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Rising Edge/High-Level Interrupt Selection */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Set Output Data */
DECL|P24|member|uint32_t P24:1; /**< bit: 24 Slow Clock Debouncing Filtering Select */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Additional Interrupt Modes Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Additional Interrupt Modes Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Clear Output Data */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Edge Interrupt Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Edge/Level Interrupt Source Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Edge/Level Interrupt Source Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Falling Edge/Low-Level Interrupt Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Glitch or Debouncing Filter Selection Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 IO Line Index */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Change Interrupt Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Change Interrupt Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Change Interrupt Mask */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Change Interrupt Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Filter Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Filter Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Input Filter Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Level Interrupt Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Lock Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Multi-drive Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Multi-drive Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Multi-drive Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Data Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Data Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Write Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Write Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Output Write Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 PIO Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 PIO Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 PIO Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Peripheral Clock Glitch Filtering Select */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Peripheral Select */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Down Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Down Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Down Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Up Disable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Up Enable */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Pull-Up Status */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Rising Edge/High-Level Interrupt Selection */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Set Output Data */
DECL|P25|member|uint32_t P25:1; /**< bit: 25 Slow Clock Debouncing Filtering Select */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Additional Interrupt Modes Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Additional Interrupt Modes Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Clear Output Data */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Edge Interrupt Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Edge/Level Interrupt Source Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Edge/Level Interrupt Source Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Falling Edge/Low-Level Interrupt Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Glitch or Debouncing Filter Selection Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 IO Line Index */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Change Interrupt Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Change Interrupt Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Change Interrupt Mask */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Change Interrupt Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Filter Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Filter Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Input Filter Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Level Interrupt Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Lock Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Multi-drive Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Multi-drive Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Multi-drive Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Data Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Data Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Write Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Write Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Output Write Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 PIO Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 PIO Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 PIO Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Peripheral Clock Glitch Filtering Select */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Peripheral Select */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Down Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Down Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Down Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Up Disable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Up Enable */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Pull-Up Status */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Rising Edge/High-Level Interrupt Selection */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Set Output Data */
DECL|P26|member|uint32_t P26:1; /**< bit: 26 Slow Clock Debouncing Filtering Select */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Additional Interrupt Modes Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Additional Interrupt Modes Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Clear Output Data */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Edge Interrupt Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Edge/Level Interrupt Source Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Edge/Level Interrupt Source Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Falling Edge/Low-Level Interrupt Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Glitch or Debouncing Filter Selection Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 IO Line Index */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Change Interrupt Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Change Interrupt Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Change Interrupt Mask */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Change Interrupt Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Filter Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Filter Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Input Filter Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Level Interrupt Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Lock Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Multi-drive Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Multi-drive Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Multi-drive Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Data Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Data Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Write Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Write Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Output Write Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 PIO Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 PIO Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 PIO Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Peripheral Clock Glitch Filtering Select */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Peripheral Select */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Down Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Down Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Down Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Up Disable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Up Enable */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Pull-Up Status */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Rising Edge/High-Level Interrupt Selection */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Set Output Data */
DECL|P27|member|uint32_t P27:1; /**< bit: 27 Slow Clock Debouncing Filtering Select */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Additional Interrupt Modes Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Additional Interrupt Modes Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Clear Output Data */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Edge Interrupt Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Edge/Level Interrupt Source Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Edge/Level Interrupt Source Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Falling Edge/Low-Level Interrupt Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Glitch or Debouncing Filter Selection Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 IO Line Index */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Change Interrupt Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Change Interrupt Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Change Interrupt Mask */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Change Interrupt Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Filter Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Filter Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Input Filter Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Level Interrupt Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Lock Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Multi-drive Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Multi-drive Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Multi-drive Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Data Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Data Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Write Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Write Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Output Write Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 PIO Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 PIO Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 PIO Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Peripheral Clock Glitch Filtering Select */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Peripheral Select */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Down Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Down Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Down Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Up Disable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Up Enable */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Pull-Up Status */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Rising Edge/High-Level Interrupt Selection */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Set Output Data */
DECL|P28|member|uint32_t P28:1; /**< bit: 28 Slow Clock Debouncing Filtering Select */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Additional Interrupt Modes Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Additional Interrupt Modes Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Clear Output Data */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Edge Interrupt Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Edge/Level Interrupt Source Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Edge/Level Interrupt Source Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Falling Edge/Low-Level Interrupt Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Glitch or Debouncing Filter Selection Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 IO Line Index */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Change Interrupt Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Change Interrupt Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Change Interrupt Mask */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Change Interrupt Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Filter Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Filter Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Input Filter Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Level Interrupt Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Lock Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Multi-drive Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Multi-drive Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Multi-drive Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Data Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Data Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Write Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Write Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Output Write Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 PIO Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 PIO Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 PIO Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Peripheral Clock Glitch Filtering Select */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Peripheral Select */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Down Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Down Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Down Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Up Disable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Up Enable */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Pull-Up Status */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Rising Edge/High-Level Interrupt Selection */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Set Output Data */
DECL|P29|member|uint32_t P29:1; /**< bit: 29 Slow Clock Debouncing Filtering Select */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Additional Interrupt Modes Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Additional Interrupt Modes Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Clear Output Data */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Edge Interrupt Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Edge/Level Interrupt Source Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Edge/Level Interrupt Source Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Falling Edge/Low-Level Interrupt Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Glitch or Debouncing Filter Selection Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 IO Line Index */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Change Interrupt Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Change Interrupt Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Change Interrupt Mask */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Change Interrupt Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Filter Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Filter Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Input Filter Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Level Interrupt Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Lock Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Multi-drive Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Multi-drive Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Multi-drive Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Data Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Data Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Write Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Write Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Output Write Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 PIO Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 PIO Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 PIO Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Peripheral Clock Glitch Filtering Select */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Peripheral Select */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Down Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Down Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Down Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Up Disable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Up Enable */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Pull-Up Status */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Rising Edge/High-Level Interrupt Selection */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Set Output Data */
DECL|P2|member|uint32_t P2:1; /**< bit: 2 Slow Clock Debouncing Filtering Select */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Additional Interrupt Modes Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Additional Interrupt Modes Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Clear Output Data */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Edge Interrupt Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Edge/Level Interrupt Source Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Edge/Level Interrupt Source Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Falling Edge/Low-Level Interrupt Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Glitch or Debouncing Filter Selection Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 IO Line Index */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Change Interrupt Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Change Interrupt Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Change Interrupt Mask */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Change Interrupt Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Filter Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Filter Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Input Filter Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Level Interrupt Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Lock Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Multi-drive Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Multi-drive Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Multi-drive Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Data Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Data Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Write Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Write Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Output Write Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 PIO Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 PIO Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 PIO Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Peripheral Clock Glitch Filtering Select */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Peripheral Select */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Down Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Down Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Down Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Up Disable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Up Enable */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Pull-Up Status */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Rising Edge/High-Level Interrupt Selection */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Set Output Data */
DECL|P30|member|uint32_t P30:1; /**< bit: 30 Slow Clock Debouncing Filtering Select */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Additional Interrupt Modes Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Additional Interrupt Modes Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Clear Output Data */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Edge Interrupt Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Edge/Level Interrupt Source Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Edge/Level Interrupt Source Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Falling Edge/Low-Level Interrupt Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Glitch or Debouncing Filter Selection Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 IO Line Index */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Change Interrupt Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Change Interrupt Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Change Interrupt Mask */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Change Interrupt Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Filter Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Filter Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Input Filter Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Level Interrupt Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Lock Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Multi-drive Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Multi-drive Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Multi-drive Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Data Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Data Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Write Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Write Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Output Write Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 PIO Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 PIO Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 PIO Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Peripheral Clock Glitch Filtering Select */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Peripheral Select */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Down Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Down Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Down Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Up Disable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Up Enable */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Pull-Up Status */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Rising Edge/High-Level Interrupt Selection */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Set Output Data */
DECL|P31|member|uint32_t P31:1; /**< bit: 31 Slow Clock Debouncing Filtering Select */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Additional Interrupt Modes Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Additional Interrupt Modes Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Clear Output Data */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Edge Interrupt Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Edge/Level Interrupt Source Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Edge/Level Interrupt Source Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Falling Edge/Low-Level Interrupt Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Glitch or Debouncing Filter Selection Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 IO Line Index */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Change Interrupt Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Change Interrupt Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Change Interrupt Mask */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Change Interrupt Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Filter Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Filter Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Input Filter Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Level Interrupt Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Lock Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Multi-drive Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Multi-drive Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Multi-drive Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Data Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Data Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Write Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Write Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Output Write Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 PIO Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 PIO Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 PIO Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Peripheral Clock Glitch Filtering Select */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Peripheral Select */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Down Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Down Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Down Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Up Disable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Up Enable */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Pull-Up Status */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Rising Edge/High-Level Interrupt Selection */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Set Output Data */
DECL|P3|member|uint32_t P3:1; /**< bit: 3 Slow Clock Debouncing Filtering Select */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Additional Interrupt Modes Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Additional Interrupt Modes Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Clear Output Data */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Edge Interrupt Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Edge/Level Interrupt Source Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Edge/Level Interrupt Source Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Falling Edge/Low-Level Interrupt Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Glitch or Debouncing Filter Selection Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 IO Line Index */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Change Interrupt Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Change Interrupt Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Change Interrupt Mask */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Change Interrupt Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Filter Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Filter Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Input Filter Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Level Interrupt Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Lock Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Multi-drive Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Multi-drive Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Multi-drive Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Data Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Data Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Write Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Write Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Output Write Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 PIO Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 PIO Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 PIO Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Peripheral Clock Glitch Filtering Select */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Peripheral Select */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Down Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Down Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Down Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Up Disable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Up Enable */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Pull-Up Status */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Rising Edge/High-Level Interrupt Selection */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Set Output Data */
DECL|P4|member|uint32_t P4:1; /**< bit: 4 Slow Clock Debouncing Filtering Select */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Additional Interrupt Modes Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Additional Interrupt Modes Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Clear Output Data */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Edge Interrupt Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Edge/Level Interrupt Source Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Edge/Level Interrupt Source Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Falling Edge/Low-Level Interrupt Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Glitch or Debouncing Filter Selection Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 IO Line Index */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Change Interrupt Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Change Interrupt Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Change Interrupt Mask */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Change Interrupt Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Filter Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Filter Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Input Filter Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Level Interrupt Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Lock Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Multi-drive Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Multi-drive Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Multi-drive Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Data Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Data Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Write Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Write Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Output Write Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 PIO Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 PIO Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 PIO Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Peripheral Clock Glitch Filtering Select */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Peripheral Select */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Down Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Down Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Down Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Up Disable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Up Enable */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Pull-Up Status */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Rising Edge/High-Level Interrupt Selection */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Set Output Data */
DECL|P5|member|uint32_t P5:1; /**< bit: 5 Slow Clock Debouncing Filtering Select */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Additional Interrupt Modes Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Additional Interrupt Modes Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Clear Output Data */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Edge Interrupt Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Edge/Level Interrupt Source Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Edge/Level Interrupt Source Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Falling Edge/Low-Level Interrupt Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Glitch or Debouncing Filter Selection Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 IO Line Index */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Change Interrupt Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Change Interrupt Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Change Interrupt Mask */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Change Interrupt Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Filter Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Filter Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Input Filter Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Level Interrupt Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Lock Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Multi-drive Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Multi-drive Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Multi-drive Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Data Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Data Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Write Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Write Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Output Write Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 PIO Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 PIO Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 PIO Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Peripheral Clock Glitch Filtering Select */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Peripheral Select */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Down Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Down Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Down Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Up Disable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Up Enable */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Pull-Up Status */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Rising Edge/High-Level Interrupt Selection */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Set Output Data */
DECL|P6|member|uint32_t P6:1; /**< bit: 6 Slow Clock Debouncing Filtering Select */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Additional Interrupt Modes Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Additional Interrupt Modes Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Clear Output Data */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Edge Interrupt Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Edge/Level Interrupt Source Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Edge/Level Interrupt Source Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Falling Edge/Low-Level Interrupt Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Glitch or Debouncing Filter Selection Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 IO Line Index */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Change Interrupt Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Change Interrupt Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Change Interrupt Mask */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Change Interrupt Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Filter Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Filter Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Input Filter Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Level Interrupt Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Lock Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Multi-drive Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Multi-drive Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Multi-drive Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Data Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Data Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Write Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Write Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Output Write Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 PIO Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 PIO Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 PIO Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Peripheral Clock Glitch Filtering Select */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Peripheral Select */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Down Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Down Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Down Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Up Disable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Up Enable */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Pull-Up Status */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Rising Edge/High-Level Interrupt Selection */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Set Output Data */
DECL|P7|member|uint32_t P7:1; /**< bit: 7 Slow Clock Debouncing Filtering Select */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Additional Interrupt Modes Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Additional Interrupt Modes Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Clear Output Data */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Edge Interrupt Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Edge/Level Interrupt Source Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Edge/Level Interrupt Source Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Falling Edge/Low-Level Interrupt Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Glitch or Debouncing Filter Selection Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 IO Line Index */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Change Interrupt Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Change Interrupt Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Change Interrupt Mask */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Change Interrupt Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Filter Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Filter Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Input Filter Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Level Interrupt Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Lock Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Multi-drive Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Multi-drive Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Multi-drive Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Data Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Data Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Write Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Write Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Output Write Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 PIO Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 PIO Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 PIO Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Peripheral Clock Glitch Filtering Select */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Peripheral Select */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Down Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Down Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Down Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Up Disable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Up Enable */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Pull-Up Status */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Rising Edge/High-Level Interrupt Selection */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Set Output Data */
DECL|P8|member|uint32_t P8:1; /**< bit: 8 Slow Clock Debouncing Filtering Select */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Additional Interrupt Modes Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Additional Interrupt Modes Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Clear Output Data */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Edge Interrupt Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Edge/Level Interrupt Source Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Edge/Level Interrupt Source Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Falling Edge/Low-Level Interrupt Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Glitch or Debouncing Filter Selection Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 IO Line Index */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Change Interrupt Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Change Interrupt Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Change Interrupt Mask */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Change Interrupt Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Filter Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Filter Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Input Filter Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Level Interrupt Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Lock Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Multi-drive Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Multi-drive Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Multi-drive Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Data Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Data Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Write Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Write Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Output Write Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 PIO Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 PIO Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 PIO Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Peripheral Clock Glitch Filtering Select */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Peripheral Select */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Down Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Down Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Down Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Up Disable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Up Enable */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Pull-Up Status */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Rising Edge/High-Level Interrupt Selection */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Set Output Data */
DECL|P9|member|uint32_t P9:1; /**< bit: 9 Slow Clock Debouncing Filtering Select */
DECL|PCEN|member|uint32_t PCEN:1; /**< bit: 0 Parallel Capture Mode Enable */
DECL|PIO_11004|macro|PIO_11004
DECL|PIO_ABCDSR_MASK|macro|PIO_ABCDSR_MASK
DECL|PIO_ABCDSR_Msk|macro|PIO_ABCDSR_Msk
DECL|PIO_ABCDSR_OFFSET|macro|PIO_ABCDSR_OFFSET
DECL|PIO_ABCDSR_P0_Msk|macro|PIO_ABCDSR_P0_Msk
DECL|PIO_ABCDSR_P0_Pos|macro|PIO_ABCDSR_P0_Pos
DECL|PIO_ABCDSR_P0|macro|PIO_ABCDSR_P0
DECL|PIO_ABCDSR_P10_Msk|macro|PIO_ABCDSR_P10_Msk
DECL|PIO_ABCDSR_P10_Pos|macro|PIO_ABCDSR_P10_Pos
DECL|PIO_ABCDSR_P10|macro|PIO_ABCDSR_P10
DECL|PIO_ABCDSR_P11_Msk|macro|PIO_ABCDSR_P11_Msk
DECL|PIO_ABCDSR_P11_Pos|macro|PIO_ABCDSR_P11_Pos
DECL|PIO_ABCDSR_P11|macro|PIO_ABCDSR_P11
DECL|PIO_ABCDSR_P12_Msk|macro|PIO_ABCDSR_P12_Msk
DECL|PIO_ABCDSR_P12_Pos|macro|PIO_ABCDSR_P12_Pos
DECL|PIO_ABCDSR_P12|macro|PIO_ABCDSR_P12
DECL|PIO_ABCDSR_P13_Msk|macro|PIO_ABCDSR_P13_Msk
DECL|PIO_ABCDSR_P13_Pos|macro|PIO_ABCDSR_P13_Pos
DECL|PIO_ABCDSR_P13|macro|PIO_ABCDSR_P13
DECL|PIO_ABCDSR_P14_Msk|macro|PIO_ABCDSR_P14_Msk
DECL|PIO_ABCDSR_P14_Pos|macro|PIO_ABCDSR_P14_Pos
DECL|PIO_ABCDSR_P14|macro|PIO_ABCDSR_P14
DECL|PIO_ABCDSR_P15_Msk|macro|PIO_ABCDSR_P15_Msk
DECL|PIO_ABCDSR_P15_Pos|macro|PIO_ABCDSR_P15_Pos
DECL|PIO_ABCDSR_P15|macro|PIO_ABCDSR_P15
DECL|PIO_ABCDSR_P16_Msk|macro|PIO_ABCDSR_P16_Msk
DECL|PIO_ABCDSR_P16_Pos|macro|PIO_ABCDSR_P16_Pos
DECL|PIO_ABCDSR_P16|macro|PIO_ABCDSR_P16
DECL|PIO_ABCDSR_P17_Msk|macro|PIO_ABCDSR_P17_Msk
DECL|PIO_ABCDSR_P17_Pos|macro|PIO_ABCDSR_P17_Pos
DECL|PIO_ABCDSR_P17|macro|PIO_ABCDSR_P17
DECL|PIO_ABCDSR_P18_Msk|macro|PIO_ABCDSR_P18_Msk
DECL|PIO_ABCDSR_P18_Pos|macro|PIO_ABCDSR_P18_Pos
DECL|PIO_ABCDSR_P18|macro|PIO_ABCDSR_P18
DECL|PIO_ABCDSR_P19_Msk|macro|PIO_ABCDSR_P19_Msk
DECL|PIO_ABCDSR_P19_Pos|macro|PIO_ABCDSR_P19_Pos
DECL|PIO_ABCDSR_P19|macro|PIO_ABCDSR_P19
DECL|PIO_ABCDSR_P1_Msk|macro|PIO_ABCDSR_P1_Msk
DECL|PIO_ABCDSR_P1_Pos|macro|PIO_ABCDSR_P1_Pos
DECL|PIO_ABCDSR_P1|macro|PIO_ABCDSR_P1
DECL|PIO_ABCDSR_P20_Msk|macro|PIO_ABCDSR_P20_Msk
DECL|PIO_ABCDSR_P20_Pos|macro|PIO_ABCDSR_P20_Pos
DECL|PIO_ABCDSR_P20|macro|PIO_ABCDSR_P20
DECL|PIO_ABCDSR_P21_Msk|macro|PIO_ABCDSR_P21_Msk
DECL|PIO_ABCDSR_P21_Pos|macro|PIO_ABCDSR_P21_Pos
DECL|PIO_ABCDSR_P21|macro|PIO_ABCDSR_P21
DECL|PIO_ABCDSR_P22_Msk|macro|PIO_ABCDSR_P22_Msk
DECL|PIO_ABCDSR_P22_Pos|macro|PIO_ABCDSR_P22_Pos
DECL|PIO_ABCDSR_P22|macro|PIO_ABCDSR_P22
DECL|PIO_ABCDSR_P23_Msk|macro|PIO_ABCDSR_P23_Msk
DECL|PIO_ABCDSR_P23_Pos|macro|PIO_ABCDSR_P23_Pos
DECL|PIO_ABCDSR_P23|macro|PIO_ABCDSR_P23
DECL|PIO_ABCDSR_P24_Msk|macro|PIO_ABCDSR_P24_Msk
DECL|PIO_ABCDSR_P24_Pos|macro|PIO_ABCDSR_P24_Pos
DECL|PIO_ABCDSR_P24|macro|PIO_ABCDSR_P24
DECL|PIO_ABCDSR_P25_Msk|macro|PIO_ABCDSR_P25_Msk
DECL|PIO_ABCDSR_P25_Pos|macro|PIO_ABCDSR_P25_Pos
DECL|PIO_ABCDSR_P25|macro|PIO_ABCDSR_P25
DECL|PIO_ABCDSR_P26_Msk|macro|PIO_ABCDSR_P26_Msk
DECL|PIO_ABCDSR_P26_Pos|macro|PIO_ABCDSR_P26_Pos
DECL|PIO_ABCDSR_P26|macro|PIO_ABCDSR_P26
DECL|PIO_ABCDSR_P27_Msk|macro|PIO_ABCDSR_P27_Msk
DECL|PIO_ABCDSR_P27_Pos|macro|PIO_ABCDSR_P27_Pos
DECL|PIO_ABCDSR_P27|macro|PIO_ABCDSR_P27
DECL|PIO_ABCDSR_P28_Msk|macro|PIO_ABCDSR_P28_Msk
DECL|PIO_ABCDSR_P28_Pos|macro|PIO_ABCDSR_P28_Pos
DECL|PIO_ABCDSR_P28|macro|PIO_ABCDSR_P28
DECL|PIO_ABCDSR_P29_Msk|macro|PIO_ABCDSR_P29_Msk
DECL|PIO_ABCDSR_P29_Pos|macro|PIO_ABCDSR_P29_Pos
DECL|PIO_ABCDSR_P29|macro|PIO_ABCDSR_P29
DECL|PIO_ABCDSR_P2_Msk|macro|PIO_ABCDSR_P2_Msk
DECL|PIO_ABCDSR_P2_Pos|macro|PIO_ABCDSR_P2_Pos
DECL|PIO_ABCDSR_P2|macro|PIO_ABCDSR_P2
DECL|PIO_ABCDSR_P30_Msk|macro|PIO_ABCDSR_P30_Msk
DECL|PIO_ABCDSR_P30_Pos|macro|PIO_ABCDSR_P30_Pos
DECL|PIO_ABCDSR_P30|macro|PIO_ABCDSR_P30
DECL|PIO_ABCDSR_P31_Msk|macro|PIO_ABCDSR_P31_Msk
DECL|PIO_ABCDSR_P31_Pos|macro|PIO_ABCDSR_P31_Pos
DECL|PIO_ABCDSR_P31|macro|PIO_ABCDSR_P31
DECL|PIO_ABCDSR_P3_Msk|macro|PIO_ABCDSR_P3_Msk
DECL|PIO_ABCDSR_P3_Pos|macro|PIO_ABCDSR_P3_Pos
DECL|PIO_ABCDSR_P3|macro|PIO_ABCDSR_P3
DECL|PIO_ABCDSR_P4_Msk|macro|PIO_ABCDSR_P4_Msk
DECL|PIO_ABCDSR_P4_Pos|macro|PIO_ABCDSR_P4_Pos
DECL|PIO_ABCDSR_P4|macro|PIO_ABCDSR_P4
DECL|PIO_ABCDSR_P5_Msk|macro|PIO_ABCDSR_P5_Msk
DECL|PIO_ABCDSR_P5_Pos|macro|PIO_ABCDSR_P5_Pos
DECL|PIO_ABCDSR_P5|macro|PIO_ABCDSR_P5
DECL|PIO_ABCDSR_P6_Msk|macro|PIO_ABCDSR_P6_Msk
DECL|PIO_ABCDSR_P6_Pos|macro|PIO_ABCDSR_P6_Pos
DECL|PIO_ABCDSR_P6|macro|PIO_ABCDSR_P6
DECL|PIO_ABCDSR_P7_Msk|macro|PIO_ABCDSR_P7_Msk
DECL|PIO_ABCDSR_P7_Pos|macro|PIO_ABCDSR_P7_Pos
DECL|PIO_ABCDSR_P7|macro|PIO_ABCDSR_P7
DECL|PIO_ABCDSR_P8_Msk|macro|PIO_ABCDSR_P8_Msk
DECL|PIO_ABCDSR_P8_Pos|macro|PIO_ABCDSR_P8_Pos
DECL|PIO_ABCDSR_P8|macro|PIO_ABCDSR_P8
DECL|PIO_ABCDSR_P9_Msk|macro|PIO_ABCDSR_P9_Msk
DECL|PIO_ABCDSR_P9_Pos|macro|PIO_ABCDSR_P9_Pos
DECL|PIO_ABCDSR_P9|macro|PIO_ABCDSR_P9
DECL|PIO_ABCDSR_P_Msk|macro|PIO_ABCDSR_P_Msk
DECL|PIO_ABCDSR_P_Pos|macro|PIO_ABCDSR_P_Pos
DECL|PIO_ABCDSR_P|macro|PIO_ABCDSR_P
DECL|PIO_ABCDSR_Type|typedef|} PIO_ABCDSR_Type;
DECL|PIO_ABCDSR|member|__IO PIO_ABCDSR_Type PIO_ABCDSR[2]; /**< Offset: 0x70 (R/W 32) Peripheral Select Register 0 */
DECL|PIO_ABCDSR|member|__IO uint32_t PIO_ABCDSR[2]; /**< (PIO Offset: 0x70) Peripheral Select Register 0 */
DECL|PIO_AIMDR_MASK|macro|PIO_AIMDR_MASK
DECL|PIO_AIMDR_Msk|macro|PIO_AIMDR_Msk
DECL|PIO_AIMDR_OFFSET|macro|PIO_AIMDR_OFFSET
DECL|PIO_AIMDR_P0_Msk|macro|PIO_AIMDR_P0_Msk
DECL|PIO_AIMDR_P0_Pos|macro|PIO_AIMDR_P0_Pos
DECL|PIO_AIMDR_P0|macro|PIO_AIMDR_P0
DECL|PIO_AIMDR_P10_Msk|macro|PIO_AIMDR_P10_Msk
DECL|PIO_AIMDR_P10_Pos|macro|PIO_AIMDR_P10_Pos
DECL|PIO_AIMDR_P10|macro|PIO_AIMDR_P10
DECL|PIO_AIMDR_P11_Msk|macro|PIO_AIMDR_P11_Msk
DECL|PIO_AIMDR_P11_Pos|macro|PIO_AIMDR_P11_Pos
DECL|PIO_AIMDR_P11|macro|PIO_AIMDR_P11
DECL|PIO_AIMDR_P12_Msk|macro|PIO_AIMDR_P12_Msk
DECL|PIO_AIMDR_P12_Pos|macro|PIO_AIMDR_P12_Pos
DECL|PIO_AIMDR_P12|macro|PIO_AIMDR_P12
DECL|PIO_AIMDR_P13_Msk|macro|PIO_AIMDR_P13_Msk
DECL|PIO_AIMDR_P13_Pos|macro|PIO_AIMDR_P13_Pos
DECL|PIO_AIMDR_P13|macro|PIO_AIMDR_P13
DECL|PIO_AIMDR_P14_Msk|macro|PIO_AIMDR_P14_Msk
DECL|PIO_AIMDR_P14_Pos|macro|PIO_AIMDR_P14_Pos
DECL|PIO_AIMDR_P14|macro|PIO_AIMDR_P14
DECL|PIO_AIMDR_P15_Msk|macro|PIO_AIMDR_P15_Msk
DECL|PIO_AIMDR_P15_Pos|macro|PIO_AIMDR_P15_Pos
DECL|PIO_AIMDR_P15|macro|PIO_AIMDR_P15
DECL|PIO_AIMDR_P16_Msk|macro|PIO_AIMDR_P16_Msk
DECL|PIO_AIMDR_P16_Pos|macro|PIO_AIMDR_P16_Pos
DECL|PIO_AIMDR_P16|macro|PIO_AIMDR_P16
DECL|PIO_AIMDR_P17_Msk|macro|PIO_AIMDR_P17_Msk
DECL|PIO_AIMDR_P17_Pos|macro|PIO_AIMDR_P17_Pos
DECL|PIO_AIMDR_P17|macro|PIO_AIMDR_P17
DECL|PIO_AIMDR_P18_Msk|macro|PIO_AIMDR_P18_Msk
DECL|PIO_AIMDR_P18_Pos|macro|PIO_AIMDR_P18_Pos
DECL|PIO_AIMDR_P18|macro|PIO_AIMDR_P18
DECL|PIO_AIMDR_P19_Msk|macro|PIO_AIMDR_P19_Msk
DECL|PIO_AIMDR_P19_Pos|macro|PIO_AIMDR_P19_Pos
DECL|PIO_AIMDR_P19|macro|PIO_AIMDR_P19
DECL|PIO_AIMDR_P1_Msk|macro|PIO_AIMDR_P1_Msk
DECL|PIO_AIMDR_P1_Pos|macro|PIO_AIMDR_P1_Pos
DECL|PIO_AIMDR_P1|macro|PIO_AIMDR_P1
DECL|PIO_AIMDR_P20_Msk|macro|PIO_AIMDR_P20_Msk
DECL|PIO_AIMDR_P20_Pos|macro|PIO_AIMDR_P20_Pos
DECL|PIO_AIMDR_P20|macro|PIO_AIMDR_P20
DECL|PIO_AIMDR_P21_Msk|macro|PIO_AIMDR_P21_Msk
DECL|PIO_AIMDR_P21_Pos|macro|PIO_AIMDR_P21_Pos
DECL|PIO_AIMDR_P21|macro|PIO_AIMDR_P21
DECL|PIO_AIMDR_P22_Msk|macro|PIO_AIMDR_P22_Msk
DECL|PIO_AIMDR_P22_Pos|macro|PIO_AIMDR_P22_Pos
DECL|PIO_AIMDR_P22|macro|PIO_AIMDR_P22
DECL|PIO_AIMDR_P23_Msk|macro|PIO_AIMDR_P23_Msk
DECL|PIO_AIMDR_P23_Pos|macro|PIO_AIMDR_P23_Pos
DECL|PIO_AIMDR_P23|macro|PIO_AIMDR_P23
DECL|PIO_AIMDR_P24_Msk|macro|PIO_AIMDR_P24_Msk
DECL|PIO_AIMDR_P24_Pos|macro|PIO_AIMDR_P24_Pos
DECL|PIO_AIMDR_P24|macro|PIO_AIMDR_P24
DECL|PIO_AIMDR_P25_Msk|macro|PIO_AIMDR_P25_Msk
DECL|PIO_AIMDR_P25_Pos|macro|PIO_AIMDR_P25_Pos
DECL|PIO_AIMDR_P25|macro|PIO_AIMDR_P25
DECL|PIO_AIMDR_P26_Msk|macro|PIO_AIMDR_P26_Msk
DECL|PIO_AIMDR_P26_Pos|macro|PIO_AIMDR_P26_Pos
DECL|PIO_AIMDR_P26|macro|PIO_AIMDR_P26
DECL|PIO_AIMDR_P27_Msk|macro|PIO_AIMDR_P27_Msk
DECL|PIO_AIMDR_P27_Pos|macro|PIO_AIMDR_P27_Pos
DECL|PIO_AIMDR_P27|macro|PIO_AIMDR_P27
DECL|PIO_AIMDR_P28_Msk|macro|PIO_AIMDR_P28_Msk
DECL|PIO_AIMDR_P28_Pos|macro|PIO_AIMDR_P28_Pos
DECL|PIO_AIMDR_P28|macro|PIO_AIMDR_P28
DECL|PIO_AIMDR_P29_Msk|macro|PIO_AIMDR_P29_Msk
DECL|PIO_AIMDR_P29_Pos|macro|PIO_AIMDR_P29_Pos
DECL|PIO_AIMDR_P29|macro|PIO_AIMDR_P29
DECL|PIO_AIMDR_P2_Msk|macro|PIO_AIMDR_P2_Msk
DECL|PIO_AIMDR_P2_Pos|macro|PIO_AIMDR_P2_Pos
DECL|PIO_AIMDR_P2|macro|PIO_AIMDR_P2
DECL|PIO_AIMDR_P30_Msk|macro|PIO_AIMDR_P30_Msk
DECL|PIO_AIMDR_P30_Pos|macro|PIO_AIMDR_P30_Pos
DECL|PIO_AIMDR_P30|macro|PIO_AIMDR_P30
DECL|PIO_AIMDR_P31_Msk|macro|PIO_AIMDR_P31_Msk
DECL|PIO_AIMDR_P31_Pos|macro|PIO_AIMDR_P31_Pos
DECL|PIO_AIMDR_P31|macro|PIO_AIMDR_P31
DECL|PIO_AIMDR_P3_Msk|macro|PIO_AIMDR_P3_Msk
DECL|PIO_AIMDR_P3_Pos|macro|PIO_AIMDR_P3_Pos
DECL|PIO_AIMDR_P3|macro|PIO_AIMDR_P3
DECL|PIO_AIMDR_P4_Msk|macro|PIO_AIMDR_P4_Msk
DECL|PIO_AIMDR_P4_Pos|macro|PIO_AIMDR_P4_Pos
DECL|PIO_AIMDR_P4|macro|PIO_AIMDR_P4
DECL|PIO_AIMDR_P5_Msk|macro|PIO_AIMDR_P5_Msk
DECL|PIO_AIMDR_P5_Pos|macro|PIO_AIMDR_P5_Pos
DECL|PIO_AIMDR_P5|macro|PIO_AIMDR_P5
DECL|PIO_AIMDR_P6_Msk|macro|PIO_AIMDR_P6_Msk
DECL|PIO_AIMDR_P6_Pos|macro|PIO_AIMDR_P6_Pos
DECL|PIO_AIMDR_P6|macro|PIO_AIMDR_P6
DECL|PIO_AIMDR_P7_Msk|macro|PIO_AIMDR_P7_Msk
DECL|PIO_AIMDR_P7_Pos|macro|PIO_AIMDR_P7_Pos
DECL|PIO_AIMDR_P7|macro|PIO_AIMDR_P7
DECL|PIO_AIMDR_P8_Msk|macro|PIO_AIMDR_P8_Msk
DECL|PIO_AIMDR_P8_Pos|macro|PIO_AIMDR_P8_Pos
DECL|PIO_AIMDR_P8|macro|PIO_AIMDR_P8
DECL|PIO_AIMDR_P9_Msk|macro|PIO_AIMDR_P9_Msk
DECL|PIO_AIMDR_P9_Pos|macro|PIO_AIMDR_P9_Pos
DECL|PIO_AIMDR_P9|macro|PIO_AIMDR_P9
DECL|PIO_AIMDR_P_Msk|macro|PIO_AIMDR_P_Msk
DECL|PIO_AIMDR_P_Pos|macro|PIO_AIMDR_P_Pos
DECL|PIO_AIMDR_P|macro|PIO_AIMDR_P
DECL|PIO_AIMDR_Type|typedef|} PIO_AIMDR_Type;
DECL|PIO_AIMDR|member|__O PIO_AIMDR_Type PIO_AIMDR; /**< Offset: 0xB4 ( /W 32) Additional Interrupt Modes Disable Register */
DECL|PIO_AIMDR|member|__O uint32_t PIO_AIMDR; /**< (PIO Offset: 0xB4) Additional Interrupt Modes Disable Register */
DECL|PIO_AIMER_MASK|macro|PIO_AIMER_MASK
DECL|PIO_AIMER_Msk|macro|PIO_AIMER_Msk
DECL|PIO_AIMER_OFFSET|macro|PIO_AIMER_OFFSET
DECL|PIO_AIMER_P0_Msk|macro|PIO_AIMER_P0_Msk
DECL|PIO_AIMER_P0_Pos|macro|PIO_AIMER_P0_Pos
DECL|PIO_AIMER_P0|macro|PIO_AIMER_P0
DECL|PIO_AIMER_P10_Msk|macro|PIO_AIMER_P10_Msk
DECL|PIO_AIMER_P10_Pos|macro|PIO_AIMER_P10_Pos
DECL|PIO_AIMER_P10|macro|PIO_AIMER_P10
DECL|PIO_AIMER_P11_Msk|macro|PIO_AIMER_P11_Msk
DECL|PIO_AIMER_P11_Pos|macro|PIO_AIMER_P11_Pos
DECL|PIO_AIMER_P11|macro|PIO_AIMER_P11
DECL|PIO_AIMER_P12_Msk|macro|PIO_AIMER_P12_Msk
DECL|PIO_AIMER_P12_Pos|macro|PIO_AIMER_P12_Pos
DECL|PIO_AIMER_P12|macro|PIO_AIMER_P12
DECL|PIO_AIMER_P13_Msk|macro|PIO_AIMER_P13_Msk
DECL|PIO_AIMER_P13_Pos|macro|PIO_AIMER_P13_Pos
DECL|PIO_AIMER_P13|macro|PIO_AIMER_P13
DECL|PIO_AIMER_P14_Msk|macro|PIO_AIMER_P14_Msk
DECL|PIO_AIMER_P14_Pos|macro|PIO_AIMER_P14_Pos
DECL|PIO_AIMER_P14|macro|PIO_AIMER_P14
DECL|PIO_AIMER_P15_Msk|macro|PIO_AIMER_P15_Msk
DECL|PIO_AIMER_P15_Pos|macro|PIO_AIMER_P15_Pos
DECL|PIO_AIMER_P15|macro|PIO_AIMER_P15
DECL|PIO_AIMER_P16_Msk|macro|PIO_AIMER_P16_Msk
DECL|PIO_AIMER_P16_Pos|macro|PIO_AIMER_P16_Pos
DECL|PIO_AIMER_P16|macro|PIO_AIMER_P16
DECL|PIO_AIMER_P17_Msk|macro|PIO_AIMER_P17_Msk
DECL|PIO_AIMER_P17_Pos|macro|PIO_AIMER_P17_Pos
DECL|PIO_AIMER_P17|macro|PIO_AIMER_P17
DECL|PIO_AIMER_P18_Msk|macro|PIO_AIMER_P18_Msk
DECL|PIO_AIMER_P18_Pos|macro|PIO_AIMER_P18_Pos
DECL|PIO_AIMER_P18|macro|PIO_AIMER_P18
DECL|PIO_AIMER_P19_Msk|macro|PIO_AIMER_P19_Msk
DECL|PIO_AIMER_P19_Pos|macro|PIO_AIMER_P19_Pos
DECL|PIO_AIMER_P19|macro|PIO_AIMER_P19
DECL|PIO_AIMER_P1_Msk|macro|PIO_AIMER_P1_Msk
DECL|PIO_AIMER_P1_Pos|macro|PIO_AIMER_P1_Pos
DECL|PIO_AIMER_P1|macro|PIO_AIMER_P1
DECL|PIO_AIMER_P20_Msk|macro|PIO_AIMER_P20_Msk
DECL|PIO_AIMER_P20_Pos|macro|PIO_AIMER_P20_Pos
DECL|PIO_AIMER_P20|macro|PIO_AIMER_P20
DECL|PIO_AIMER_P21_Msk|macro|PIO_AIMER_P21_Msk
DECL|PIO_AIMER_P21_Pos|macro|PIO_AIMER_P21_Pos
DECL|PIO_AIMER_P21|macro|PIO_AIMER_P21
DECL|PIO_AIMER_P22_Msk|macro|PIO_AIMER_P22_Msk
DECL|PIO_AIMER_P22_Pos|macro|PIO_AIMER_P22_Pos
DECL|PIO_AIMER_P22|macro|PIO_AIMER_P22
DECL|PIO_AIMER_P23_Msk|macro|PIO_AIMER_P23_Msk
DECL|PIO_AIMER_P23_Pos|macro|PIO_AIMER_P23_Pos
DECL|PIO_AIMER_P23|macro|PIO_AIMER_P23
DECL|PIO_AIMER_P24_Msk|macro|PIO_AIMER_P24_Msk
DECL|PIO_AIMER_P24_Pos|macro|PIO_AIMER_P24_Pos
DECL|PIO_AIMER_P24|macro|PIO_AIMER_P24
DECL|PIO_AIMER_P25_Msk|macro|PIO_AIMER_P25_Msk
DECL|PIO_AIMER_P25_Pos|macro|PIO_AIMER_P25_Pos
DECL|PIO_AIMER_P25|macro|PIO_AIMER_P25
DECL|PIO_AIMER_P26_Msk|macro|PIO_AIMER_P26_Msk
DECL|PIO_AIMER_P26_Pos|macro|PIO_AIMER_P26_Pos
DECL|PIO_AIMER_P26|macro|PIO_AIMER_P26
DECL|PIO_AIMER_P27_Msk|macro|PIO_AIMER_P27_Msk
DECL|PIO_AIMER_P27_Pos|macro|PIO_AIMER_P27_Pos
DECL|PIO_AIMER_P27|macro|PIO_AIMER_P27
DECL|PIO_AIMER_P28_Msk|macro|PIO_AIMER_P28_Msk
DECL|PIO_AIMER_P28_Pos|macro|PIO_AIMER_P28_Pos
DECL|PIO_AIMER_P28|macro|PIO_AIMER_P28
DECL|PIO_AIMER_P29_Msk|macro|PIO_AIMER_P29_Msk
DECL|PIO_AIMER_P29_Pos|macro|PIO_AIMER_P29_Pos
DECL|PIO_AIMER_P29|macro|PIO_AIMER_P29
DECL|PIO_AIMER_P2_Msk|macro|PIO_AIMER_P2_Msk
DECL|PIO_AIMER_P2_Pos|macro|PIO_AIMER_P2_Pos
DECL|PIO_AIMER_P2|macro|PIO_AIMER_P2
DECL|PIO_AIMER_P30_Msk|macro|PIO_AIMER_P30_Msk
DECL|PIO_AIMER_P30_Pos|macro|PIO_AIMER_P30_Pos
DECL|PIO_AIMER_P30|macro|PIO_AIMER_P30
DECL|PIO_AIMER_P31_Msk|macro|PIO_AIMER_P31_Msk
DECL|PIO_AIMER_P31_Pos|macro|PIO_AIMER_P31_Pos
DECL|PIO_AIMER_P31|macro|PIO_AIMER_P31
DECL|PIO_AIMER_P3_Msk|macro|PIO_AIMER_P3_Msk
DECL|PIO_AIMER_P3_Pos|macro|PIO_AIMER_P3_Pos
DECL|PIO_AIMER_P3|macro|PIO_AIMER_P3
DECL|PIO_AIMER_P4_Msk|macro|PIO_AIMER_P4_Msk
DECL|PIO_AIMER_P4_Pos|macro|PIO_AIMER_P4_Pos
DECL|PIO_AIMER_P4|macro|PIO_AIMER_P4
DECL|PIO_AIMER_P5_Msk|macro|PIO_AIMER_P5_Msk
DECL|PIO_AIMER_P5_Pos|macro|PIO_AIMER_P5_Pos
DECL|PIO_AIMER_P5|macro|PIO_AIMER_P5
DECL|PIO_AIMER_P6_Msk|macro|PIO_AIMER_P6_Msk
DECL|PIO_AIMER_P6_Pos|macro|PIO_AIMER_P6_Pos
DECL|PIO_AIMER_P6|macro|PIO_AIMER_P6
DECL|PIO_AIMER_P7_Msk|macro|PIO_AIMER_P7_Msk
DECL|PIO_AIMER_P7_Pos|macro|PIO_AIMER_P7_Pos
DECL|PIO_AIMER_P7|macro|PIO_AIMER_P7
DECL|PIO_AIMER_P8_Msk|macro|PIO_AIMER_P8_Msk
DECL|PIO_AIMER_P8_Pos|macro|PIO_AIMER_P8_Pos
DECL|PIO_AIMER_P8|macro|PIO_AIMER_P8
DECL|PIO_AIMER_P9_Msk|macro|PIO_AIMER_P9_Msk
DECL|PIO_AIMER_P9_Pos|macro|PIO_AIMER_P9_Pos
DECL|PIO_AIMER_P9|macro|PIO_AIMER_P9
DECL|PIO_AIMER_P_Msk|macro|PIO_AIMER_P_Msk
DECL|PIO_AIMER_P_Pos|macro|PIO_AIMER_P_Pos
DECL|PIO_AIMER_P|macro|PIO_AIMER_P
DECL|PIO_AIMER_Type|typedef|} PIO_AIMER_Type;
DECL|PIO_AIMER|member|__O PIO_AIMER_Type PIO_AIMER; /**< Offset: 0xB0 ( /W 32) Additional Interrupt Modes Enable Register */
DECL|PIO_AIMER|member|__O uint32_t PIO_AIMER; /**< (PIO Offset: 0xB0) Additional Interrupt Modes Enable Register */
DECL|PIO_AIMMR_MASK|macro|PIO_AIMMR_MASK
DECL|PIO_AIMMR_Msk|macro|PIO_AIMMR_Msk
DECL|PIO_AIMMR_OFFSET|macro|PIO_AIMMR_OFFSET
DECL|PIO_AIMMR_P0_Msk|macro|PIO_AIMMR_P0_Msk
DECL|PIO_AIMMR_P0_Pos|macro|PIO_AIMMR_P0_Pos
DECL|PIO_AIMMR_P0|macro|PIO_AIMMR_P0
DECL|PIO_AIMMR_P10_Msk|macro|PIO_AIMMR_P10_Msk
DECL|PIO_AIMMR_P10_Pos|macro|PIO_AIMMR_P10_Pos
DECL|PIO_AIMMR_P10|macro|PIO_AIMMR_P10
DECL|PIO_AIMMR_P11_Msk|macro|PIO_AIMMR_P11_Msk
DECL|PIO_AIMMR_P11_Pos|macro|PIO_AIMMR_P11_Pos
DECL|PIO_AIMMR_P11|macro|PIO_AIMMR_P11
DECL|PIO_AIMMR_P12_Msk|macro|PIO_AIMMR_P12_Msk
DECL|PIO_AIMMR_P12_Pos|macro|PIO_AIMMR_P12_Pos
DECL|PIO_AIMMR_P12|macro|PIO_AIMMR_P12
DECL|PIO_AIMMR_P13_Msk|macro|PIO_AIMMR_P13_Msk
DECL|PIO_AIMMR_P13_Pos|macro|PIO_AIMMR_P13_Pos
DECL|PIO_AIMMR_P13|macro|PIO_AIMMR_P13
DECL|PIO_AIMMR_P14_Msk|macro|PIO_AIMMR_P14_Msk
DECL|PIO_AIMMR_P14_Pos|macro|PIO_AIMMR_P14_Pos
DECL|PIO_AIMMR_P14|macro|PIO_AIMMR_P14
DECL|PIO_AIMMR_P15_Msk|macro|PIO_AIMMR_P15_Msk
DECL|PIO_AIMMR_P15_Pos|macro|PIO_AIMMR_P15_Pos
DECL|PIO_AIMMR_P15|macro|PIO_AIMMR_P15
DECL|PIO_AIMMR_P16_Msk|macro|PIO_AIMMR_P16_Msk
DECL|PIO_AIMMR_P16_Pos|macro|PIO_AIMMR_P16_Pos
DECL|PIO_AIMMR_P16|macro|PIO_AIMMR_P16
DECL|PIO_AIMMR_P17_Msk|macro|PIO_AIMMR_P17_Msk
DECL|PIO_AIMMR_P17_Pos|macro|PIO_AIMMR_P17_Pos
DECL|PIO_AIMMR_P17|macro|PIO_AIMMR_P17
DECL|PIO_AIMMR_P18_Msk|macro|PIO_AIMMR_P18_Msk
DECL|PIO_AIMMR_P18_Pos|macro|PIO_AIMMR_P18_Pos
DECL|PIO_AIMMR_P18|macro|PIO_AIMMR_P18
DECL|PIO_AIMMR_P19_Msk|macro|PIO_AIMMR_P19_Msk
DECL|PIO_AIMMR_P19_Pos|macro|PIO_AIMMR_P19_Pos
DECL|PIO_AIMMR_P19|macro|PIO_AIMMR_P19
DECL|PIO_AIMMR_P1_Msk|macro|PIO_AIMMR_P1_Msk
DECL|PIO_AIMMR_P1_Pos|macro|PIO_AIMMR_P1_Pos
DECL|PIO_AIMMR_P1|macro|PIO_AIMMR_P1
DECL|PIO_AIMMR_P20_Msk|macro|PIO_AIMMR_P20_Msk
DECL|PIO_AIMMR_P20_Pos|macro|PIO_AIMMR_P20_Pos
DECL|PIO_AIMMR_P20|macro|PIO_AIMMR_P20
DECL|PIO_AIMMR_P21_Msk|macro|PIO_AIMMR_P21_Msk
DECL|PIO_AIMMR_P21_Pos|macro|PIO_AIMMR_P21_Pos
DECL|PIO_AIMMR_P21|macro|PIO_AIMMR_P21
DECL|PIO_AIMMR_P22_Msk|macro|PIO_AIMMR_P22_Msk
DECL|PIO_AIMMR_P22_Pos|macro|PIO_AIMMR_P22_Pos
DECL|PIO_AIMMR_P22|macro|PIO_AIMMR_P22
DECL|PIO_AIMMR_P23_Msk|macro|PIO_AIMMR_P23_Msk
DECL|PIO_AIMMR_P23_Pos|macro|PIO_AIMMR_P23_Pos
DECL|PIO_AIMMR_P23|macro|PIO_AIMMR_P23
DECL|PIO_AIMMR_P24_Msk|macro|PIO_AIMMR_P24_Msk
DECL|PIO_AIMMR_P24_Pos|macro|PIO_AIMMR_P24_Pos
DECL|PIO_AIMMR_P24|macro|PIO_AIMMR_P24
DECL|PIO_AIMMR_P25_Msk|macro|PIO_AIMMR_P25_Msk
DECL|PIO_AIMMR_P25_Pos|macro|PIO_AIMMR_P25_Pos
DECL|PIO_AIMMR_P25|macro|PIO_AIMMR_P25
DECL|PIO_AIMMR_P26_Msk|macro|PIO_AIMMR_P26_Msk
DECL|PIO_AIMMR_P26_Pos|macro|PIO_AIMMR_P26_Pos
DECL|PIO_AIMMR_P26|macro|PIO_AIMMR_P26
DECL|PIO_AIMMR_P27_Msk|macro|PIO_AIMMR_P27_Msk
DECL|PIO_AIMMR_P27_Pos|macro|PIO_AIMMR_P27_Pos
DECL|PIO_AIMMR_P27|macro|PIO_AIMMR_P27
DECL|PIO_AIMMR_P28_Msk|macro|PIO_AIMMR_P28_Msk
DECL|PIO_AIMMR_P28_Pos|macro|PIO_AIMMR_P28_Pos
DECL|PIO_AIMMR_P28|macro|PIO_AIMMR_P28
DECL|PIO_AIMMR_P29_Msk|macro|PIO_AIMMR_P29_Msk
DECL|PIO_AIMMR_P29_Pos|macro|PIO_AIMMR_P29_Pos
DECL|PIO_AIMMR_P29|macro|PIO_AIMMR_P29
DECL|PIO_AIMMR_P2_Msk|macro|PIO_AIMMR_P2_Msk
DECL|PIO_AIMMR_P2_Pos|macro|PIO_AIMMR_P2_Pos
DECL|PIO_AIMMR_P2|macro|PIO_AIMMR_P2
DECL|PIO_AIMMR_P30_Msk|macro|PIO_AIMMR_P30_Msk
DECL|PIO_AIMMR_P30_Pos|macro|PIO_AIMMR_P30_Pos
DECL|PIO_AIMMR_P30|macro|PIO_AIMMR_P30
DECL|PIO_AIMMR_P31_Msk|macro|PIO_AIMMR_P31_Msk
DECL|PIO_AIMMR_P31_Pos|macro|PIO_AIMMR_P31_Pos
DECL|PIO_AIMMR_P31|macro|PIO_AIMMR_P31
DECL|PIO_AIMMR_P3_Msk|macro|PIO_AIMMR_P3_Msk
DECL|PIO_AIMMR_P3_Pos|macro|PIO_AIMMR_P3_Pos
DECL|PIO_AIMMR_P3|macro|PIO_AIMMR_P3
DECL|PIO_AIMMR_P4_Msk|macro|PIO_AIMMR_P4_Msk
DECL|PIO_AIMMR_P4_Pos|macro|PIO_AIMMR_P4_Pos
DECL|PIO_AIMMR_P4|macro|PIO_AIMMR_P4
DECL|PIO_AIMMR_P5_Msk|macro|PIO_AIMMR_P5_Msk
DECL|PIO_AIMMR_P5_Pos|macro|PIO_AIMMR_P5_Pos
DECL|PIO_AIMMR_P5|macro|PIO_AIMMR_P5
DECL|PIO_AIMMR_P6_Msk|macro|PIO_AIMMR_P6_Msk
DECL|PIO_AIMMR_P6_Pos|macro|PIO_AIMMR_P6_Pos
DECL|PIO_AIMMR_P6|macro|PIO_AIMMR_P6
DECL|PIO_AIMMR_P7_Msk|macro|PIO_AIMMR_P7_Msk
DECL|PIO_AIMMR_P7_Pos|macro|PIO_AIMMR_P7_Pos
DECL|PIO_AIMMR_P7|macro|PIO_AIMMR_P7
DECL|PIO_AIMMR_P8_Msk|macro|PIO_AIMMR_P8_Msk
DECL|PIO_AIMMR_P8_Pos|macro|PIO_AIMMR_P8_Pos
DECL|PIO_AIMMR_P8|macro|PIO_AIMMR_P8
DECL|PIO_AIMMR_P9_Msk|macro|PIO_AIMMR_P9_Msk
DECL|PIO_AIMMR_P9_Pos|macro|PIO_AIMMR_P9_Pos
DECL|PIO_AIMMR_P9|macro|PIO_AIMMR_P9
DECL|PIO_AIMMR_P_Msk|macro|PIO_AIMMR_P_Msk
DECL|PIO_AIMMR_P_Pos|macro|PIO_AIMMR_P_Pos
DECL|PIO_AIMMR_P|macro|PIO_AIMMR_P
DECL|PIO_AIMMR_Type|typedef|} PIO_AIMMR_Type;
DECL|PIO_AIMMR|member|__I PIO_AIMMR_Type PIO_AIMMR; /**< Offset: 0xB8 (R/ 32) Additional Interrupt Modes Mask Register */
DECL|PIO_AIMMR|member|__I uint32_t PIO_AIMMR; /**< (PIO Offset: 0xB8) Additional Interrupt Modes Mask Register */
DECL|PIO_CODR_MASK|macro|PIO_CODR_MASK
DECL|PIO_CODR_Msk|macro|PIO_CODR_Msk
DECL|PIO_CODR_OFFSET|macro|PIO_CODR_OFFSET
DECL|PIO_CODR_P0_Msk|macro|PIO_CODR_P0_Msk
DECL|PIO_CODR_P0_Pos|macro|PIO_CODR_P0_Pos
DECL|PIO_CODR_P0|macro|PIO_CODR_P0
DECL|PIO_CODR_P10_Msk|macro|PIO_CODR_P10_Msk
DECL|PIO_CODR_P10_Pos|macro|PIO_CODR_P10_Pos
DECL|PIO_CODR_P10|macro|PIO_CODR_P10
DECL|PIO_CODR_P11_Msk|macro|PIO_CODR_P11_Msk
DECL|PIO_CODR_P11_Pos|macro|PIO_CODR_P11_Pos
DECL|PIO_CODR_P11|macro|PIO_CODR_P11
DECL|PIO_CODR_P12_Msk|macro|PIO_CODR_P12_Msk
DECL|PIO_CODR_P12_Pos|macro|PIO_CODR_P12_Pos
DECL|PIO_CODR_P12|macro|PIO_CODR_P12
DECL|PIO_CODR_P13_Msk|macro|PIO_CODR_P13_Msk
DECL|PIO_CODR_P13_Pos|macro|PIO_CODR_P13_Pos
DECL|PIO_CODR_P13|macro|PIO_CODR_P13
DECL|PIO_CODR_P14_Msk|macro|PIO_CODR_P14_Msk
DECL|PIO_CODR_P14_Pos|macro|PIO_CODR_P14_Pos
DECL|PIO_CODR_P14|macro|PIO_CODR_P14
DECL|PIO_CODR_P15_Msk|macro|PIO_CODR_P15_Msk
DECL|PIO_CODR_P15_Pos|macro|PIO_CODR_P15_Pos
DECL|PIO_CODR_P15|macro|PIO_CODR_P15
DECL|PIO_CODR_P16_Msk|macro|PIO_CODR_P16_Msk
DECL|PIO_CODR_P16_Pos|macro|PIO_CODR_P16_Pos
DECL|PIO_CODR_P16|macro|PIO_CODR_P16
DECL|PIO_CODR_P17_Msk|macro|PIO_CODR_P17_Msk
DECL|PIO_CODR_P17_Pos|macro|PIO_CODR_P17_Pos
DECL|PIO_CODR_P17|macro|PIO_CODR_P17
DECL|PIO_CODR_P18_Msk|macro|PIO_CODR_P18_Msk
DECL|PIO_CODR_P18_Pos|macro|PIO_CODR_P18_Pos
DECL|PIO_CODR_P18|macro|PIO_CODR_P18
DECL|PIO_CODR_P19_Msk|macro|PIO_CODR_P19_Msk
DECL|PIO_CODR_P19_Pos|macro|PIO_CODR_P19_Pos
DECL|PIO_CODR_P19|macro|PIO_CODR_P19
DECL|PIO_CODR_P1_Msk|macro|PIO_CODR_P1_Msk
DECL|PIO_CODR_P1_Pos|macro|PIO_CODR_P1_Pos
DECL|PIO_CODR_P1|macro|PIO_CODR_P1
DECL|PIO_CODR_P20_Msk|macro|PIO_CODR_P20_Msk
DECL|PIO_CODR_P20_Pos|macro|PIO_CODR_P20_Pos
DECL|PIO_CODR_P20|macro|PIO_CODR_P20
DECL|PIO_CODR_P21_Msk|macro|PIO_CODR_P21_Msk
DECL|PIO_CODR_P21_Pos|macro|PIO_CODR_P21_Pos
DECL|PIO_CODR_P21|macro|PIO_CODR_P21
DECL|PIO_CODR_P22_Msk|macro|PIO_CODR_P22_Msk
DECL|PIO_CODR_P22_Pos|macro|PIO_CODR_P22_Pos
DECL|PIO_CODR_P22|macro|PIO_CODR_P22
DECL|PIO_CODR_P23_Msk|macro|PIO_CODR_P23_Msk
DECL|PIO_CODR_P23_Pos|macro|PIO_CODR_P23_Pos
DECL|PIO_CODR_P23|macro|PIO_CODR_P23
DECL|PIO_CODR_P24_Msk|macro|PIO_CODR_P24_Msk
DECL|PIO_CODR_P24_Pos|macro|PIO_CODR_P24_Pos
DECL|PIO_CODR_P24|macro|PIO_CODR_P24
DECL|PIO_CODR_P25_Msk|macro|PIO_CODR_P25_Msk
DECL|PIO_CODR_P25_Pos|macro|PIO_CODR_P25_Pos
DECL|PIO_CODR_P25|macro|PIO_CODR_P25
DECL|PIO_CODR_P26_Msk|macro|PIO_CODR_P26_Msk
DECL|PIO_CODR_P26_Pos|macro|PIO_CODR_P26_Pos
DECL|PIO_CODR_P26|macro|PIO_CODR_P26
DECL|PIO_CODR_P27_Msk|macro|PIO_CODR_P27_Msk
DECL|PIO_CODR_P27_Pos|macro|PIO_CODR_P27_Pos
DECL|PIO_CODR_P27|macro|PIO_CODR_P27
DECL|PIO_CODR_P28_Msk|macro|PIO_CODR_P28_Msk
DECL|PIO_CODR_P28_Pos|macro|PIO_CODR_P28_Pos
DECL|PIO_CODR_P28|macro|PIO_CODR_P28
DECL|PIO_CODR_P29_Msk|macro|PIO_CODR_P29_Msk
DECL|PIO_CODR_P29_Pos|macro|PIO_CODR_P29_Pos
DECL|PIO_CODR_P29|macro|PIO_CODR_P29
DECL|PIO_CODR_P2_Msk|macro|PIO_CODR_P2_Msk
DECL|PIO_CODR_P2_Pos|macro|PIO_CODR_P2_Pos
DECL|PIO_CODR_P2|macro|PIO_CODR_P2
DECL|PIO_CODR_P30_Msk|macro|PIO_CODR_P30_Msk
DECL|PIO_CODR_P30_Pos|macro|PIO_CODR_P30_Pos
DECL|PIO_CODR_P30|macro|PIO_CODR_P30
DECL|PIO_CODR_P31_Msk|macro|PIO_CODR_P31_Msk
DECL|PIO_CODR_P31_Pos|macro|PIO_CODR_P31_Pos
DECL|PIO_CODR_P31|macro|PIO_CODR_P31
DECL|PIO_CODR_P3_Msk|macro|PIO_CODR_P3_Msk
DECL|PIO_CODR_P3_Pos|macro|PIO_CODR_P3_Pos
DECL|PIO_CODR_P3|macro|PIO_CODR_P3
DECL|PIO_CODR_P4_Msk|macro|PIO_CODR_P4_Msk
DECL|PIO_CODR_P4_Pos|macro|PIO_CODR_P4_Pos
DECL|PIO_CODR_P4|macro|PIO_CODR_P4
DECL|PIO_CODR_P5_Msk|macro|PIO_CODR_P5_Msk
DECL|PIO_CODR_P5_Pos|macro|PIO_CODR_P5_Pos
DECL|PIO_CODR_P5|macro|PIO_CODR_P5
DECL|PIO_CODR_P6_Msk|macro|PIO_CODR_P6_Msk
DECL|PIO_CODR_P6_Pos|macro|PIO_CODR_P6_Pos
DECL|PIO_CODR_P6|macro|PIO_CODR_P6
DECL|PIO_CODR_P7_Msk|macro|PIO_CODR_P7_Msk
DECL|PIO_CODR_P7_Pos|macro|PIO_CODR_P7_Pos
DECL|PIO_CODR_P7|macro|PIO_CODR_P7
DECL|PIO_CODR_P8_Msk|macro|PIO_CODR_P8_Msk
DECL|PIO_CODR_P8_Pos|macro|PIO_CODR_P8_Pos
DECL|PIO_CODR_P8|macro|PIO_CODR_P8
DECL|PIO_CODR_P9_Msk|macro|PIO_CODR_P9_Msk
DECL|PIO_CODR_P9_Pos|macro|PIO_CODR_P9_Pos
DECL|PIO_CODR_P9|macro|PIO_CODR_P9
DECL|PIO_CODR_P_Msk|macro|PIO_CODR_P_Msk
DECL|PIO_CODR_P_Pos|macro|PIO_CODR_P_Pos
DECL|PIO_CODR_P|macro|PIO_CODR_P
DECL|PIO_CODR_Type|typedef|} PIO_CODR_Type;
DECL|PIO_CODR|member|__O PIO_CODR_Type PIO_CODR; /**< Offset: 0x34 ( /W 32) Clear Output Data Register */
DECL|PIO_CODR|member|__O uint32_t PIO_CODR; /**< (PIO Offset: 0x34) Clear Output Data Register */
DECL|PIO_DRIVER_LINE0_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE0_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE0_HIGH_DRIVE|macro|PIO_DRIVER_LINE0_HIGH_DRIVE
DECL|PIO_DRIVER_LINE0_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE0_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE0_LOW_DRIVE|macro|PIO_DRIVER_LINE0_LOW_DRIVE
DECL|PIO_DRIVER_LINE0_Msk|macro|PIO_DRIVER_LINE0_Msk
DECL|PIO_DRIVER_LINE0_Pos|macro|PIO_DRIVER_LINE0_Pos
DECL|PIO_DRIVER_LINE0|macro|PIO_DRIVER_LINE0
DECL|PIO_DRIVER_LINE10_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE10_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE10_HIGH_DRIVE|macro|PIO_DRIVER_LINE10_HIGH_DRIVE
DECL|PIO_DRIVER_LINE10_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE10_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE10_LOW_DRIVE|macro|PIO_DRIVER_LINE10_LOW_DRIVE
DECL|PIO_DRIVER_LINE10_Msk|macro|PIO_DRIVER_LINE10_Msk
DECL|PIO_DRIVER_LINE10_Pos|macro|PIO_DRIVER_LINE10_Pos
DECL|PIO_DRIVER_LINE10|macro|PIO_DRIVER_LINE10
DECL|PIO_DRIVER_LINE11_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE11_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE11_HIGH_DRIVE|macro|PIO_DRIVER_LINE11_HIGH_DRIVE
DECL|PIO_DRIVER_LINE11_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE11_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE11_LOW_DRIVE|macro|PIO_DRIVER_LINE11_LOW_DRIVE
DECL|PIO_DRIVER_LINE11_Msk|macro|PIO_DRIVER_LINE11_Msk
DECL|PIO_DRIVER_LINE11_Pos|macro|PIO_DRIVER_LINE11_Pos
DECL|PIO_DRIVER_LINE11|macro|PIO_DRIVER_LINE11
DECL|PIO_DRIVER_LINE12_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE12_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE12_HIGH_DRIVE|macro|PIO_DRIVER_LINE12_HIGH_DRIVE
DECL|PIO_DRIVER_LINE12_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE12_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE12_LOW_DRIVE|macro|PIO_DRIVER_LINE12_LOW_DRIVE
DECL|PIO_DRIVER_LINE12_Msk|macro|PIO_DRIVER_LINE12_Msk
DECL|PIO_DRIVER_LINE12_Pos|macro|PIO_DRIVER_LINE12_Pos
DECL|PIO_DRIVER_LINE12|macro|PIO_DRIVER_LINE12
DECL|PIO_DRIVER_LINE13_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE13_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE13_HIGH_DRIVE|macro|PIO_DRIVER_LINE13_HIGH_DRIVE
DECL|PIO_DRIVER_LINE13_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE13_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE13_LOW_DRIVE|macro|PIO_DRIVER_LINE13_LOW_DRIVE
DECL|PIO_DRIVER_LINE13_Msk|macro|PIO_DRIVER_LINE13_Msk
DECL|PIO_DRIVER_LINE13_Pos|macro|PIO_DRIVER_LINE13_Pos
DECL|PIO_DRIVER_LINE13|macro|PIO_DRIVER_LINE13
DECL|PIO_DRIVER_LINE14_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE14_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE14_HIGH_DRIVE|macro|PIO_DRIVER_LINE14_HIGH_DRIVE
DECL|PIO_DRIVER_LINE14_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE14_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE14_LOW_DRIVE|macro|PIO_DRIVER_LINE14_LOW_DRIVE
DECL|PIO_DRIVER_LINE14_Msk|macro|PIO_DRIVER_LINE14_Msk
DECL|PIO_DRIVER_LINE14_Pos|macro|PIO_DRIVER_LINE14_Pos
DECL|PIO_DRIVER_LINE14|macro|PIO_DRIVER_LINE14
DECL|PIO_DRIVER_LINE15_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE15_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE15_HIGH_DRIVE|macro|PIO_DRIVER_LINE15_HIGH_DRIVE
DECL|PIO_DRIVER_LINE15_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE15_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE15_LOW_DRIVE|macro|PIO_DRIVER_LINE15_LOW_DRIVE
DECL|PIO_DRIVER_LINE15_Msk|macro|PIO_DRIVER_LINE15_Msk
DECL|PIO_DRIVER_LINE15_Pos|macro|PIO_DRIVER_LINE15_Pos
DECL|PIO_DRIVER_LINE15|macro|PIO_DRIVER_LINE15
DECL|PIO_DRIVER_LINE16_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE16_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE16_HIGH_DRIVE|macro|PIO_DRIVER_LINE16_HIGH_DRIVE
DECL|PIO_DRIVER_LINE16_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE16_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE16_LOW_DRIVE|macro|PIO_DRIVER_LINE16_LOW_DRIVE
DECL|PIO_DRIVER_LINE16_Msk|macro|PIO_DRIVER_LINE16_Msk
DECL|PIO_DRIVER_LINE16_Pos|macro|PIO_DRIVER_LINE16_Pos
DECL|PIO_DRIVER_LINE16|macro|PIO_DRIVER_LINE16
DECL|PIO_DRIVER_LINE17_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE17_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE17_HIGH_DRIVE|macro|PIO_DRIVER_LINE17_HIGH_DRIVE
DECL|PIO_DRIVER_LINE17_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE17_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE17_LOW_DRIVE|macro|PIO_DRIVER_LINE17_LOW_DRIVE
DECL|PIO_DRIVER_LINE17_Msk|macro|PIO_DRIVER_LINE17_Msk
DECL|PIO_DRIVER_LINE17_Pos|macro|PIO_DRIVER_LINE17_Pos
DECL|PIO_DRIVER_LINE17|macro|PIO_DRIVER_LINE17
DECL|PIO_DRIVER_LINE18_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE18_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE18_HIGH_DRIVE|macro|PIO_DRIVER_LINE18_HIGH_DRIVE
DECL|PIO_DRIVER_LINE18_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE18_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE18_LOW_DRIVE|macro|PIO_DRIVER_LINE18_LOW_DRIVE
DECL|PIO_DRIVER_LINE18_Msk|macro|PIO_DRIVER_LINE18_Msk
DECL|PIO_DRIVER_LINE18_Pos|macro|PIO_DRIVER_LINE18_Pos
DECL|PIO_DRIVER_LINE18|macro|PIO_DRIVER_LINE18
DECL|PIO_DRIVER_LINE19_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE19_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE19_HIGH_DRIVE|macro|PIO_DRIVER_LINE19_HIGH_DRIVE
DECL|PIO_DRIVER_LINE19_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE19_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE19_LOW_DRIVE|macro|PIO_DRIVER_LINE19_LOW_DRIVE
DECL|PIO_DRIVER_LINE19_Msk|macro|PIO_DRIVER_LINE19_Msk
DECL|PIO_DRIVER_LINE19_Pos|macro|PIO_DRIVER_LINE19_Pos
DECL|PIO_DRIVER_LINE19|macro|PIO_DRIVER_LINE19
DECL|PIO_DRIVER_LINE1_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE1_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE1_HIGH_DRIVE|macro|PIO_DRIVER_LINE1_HIGH_DRIVE
DECL|PIO_DRIVER_LINE1_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE1_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE1_LOW_DRIVE|macro|PIO_DRIVER_LINE1_LOW_DRIVE
DECL|PIO_DRIVER_LINE1_Msk|macro|PIO_DRIVER_LINE1_Msk
DECL|PIO_DRIVER_LINE1_Pos|macro|PIO_DRIVER_LINE1_Pos
DECL|PIO_DRIVER_LINE1|macro|PIO_DRIVER_LINE1
DECL|PIO_DRIVER_LINE20_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE20_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE20_HIGH_DRIVE|macro|PIO_DRIVER_LINE20_HIGH_DRIVE
DECL|PIO_DRIVER_LINE20_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE20_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE20_LOW_DRIVE|macro|PIO_DRIVER_LINE20_LOW_DRIVE
DECL|PIO_DRIVER_LINE20_Msk|macro|PIO_DRIVER_LINE20_Msk
DECL|PIO_DRIVER_LINE20_Pos|macro|PIO_DRIVER_LINE20_Pos
DECL|PIO_DRIVER_LINE20|macro|PIO_DRIVER_LINE20
DECL|PIO_DRIVER_LINE21_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE21_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE21_HIGH_DRIVE|macro|PIO_DRIVER_LINE21_HIGH_DRIVE
DECL|PIO_DRIVER_LINE21_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE21_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE21_LOW_DRIVE|macro|PIO_DRIVER_LINE21_LOW_DRIVE
DECL|PIO_DRIVER_LINE21_Msk|macro|PIO_DRIVER_LINE21_Msk
DECL|PIO_DRIVER_LINE21_Pos|macro|PIO_DRIVER_LINE21_Pos
DECL|PIO_DRIVER_LINE21|macro|PIO_DRIVER_LINE21
DECL|PIO_DRIVER_LINE22_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE22_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE22_HIGH_DRIVE|macro|PIO_DRIVER_LINE22_HIGH_DRIVE
DECL|PIO_DRIVER_LINE22_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE22_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE22_LOW_DRIVE|macro|PIO_DRIVER_LINE22_LOW_DRIVE
DECL|PIO_DRIVER_LINE22_Msk|macro|PIO_DRIVER_LINE22_Msk
DECL|PIO_DRIVER_LINE22_Pos|macro|PIO_DRIVER_LINE22_Pos
DECL|PIO_DRIVER_LINE22|macro|PIO_DRIVER_LINE22
DECL|PIO_DRIVER_LINE23_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE23_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE23_HIGH_DRIVE|macro|PIO_DRIVER_LINE23_HIGH_DRIVE
DECL|PIO_DRIVER_LINE23_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE23_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE23_LOW_DRIVE|macro|PIO_DRIVER_LINE23_LOW_DRIVE
DECL|PIO_DRIVER_LINE23_Msk|macro|PIO_DRIVER_LINE23_Msk
DECL|PIO_DRIVER_LINE23_Pos|macro|PIO_DRIVER_LINE23_Pos
DECL|PIO_DRIVER_LINE23|macro|PIO_DRIVER_LINE23
DECL|PIO_DRIVER_LINE24_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE24_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE24_HIGH_DRIVE|macro|PIO_DRIVER_LINE24_HIGH_DRIVE
DECL|PIO_DRIVER_LINE24_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE24_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE24_LOW_DRIVE|macro|PIO_DRIVER_LINE24_LOW_DRIVE
DECL|PIO_DRIVER_LINE24_Msk|macro|PIO_DRIVER_LINE24_Msk
DECL|PIO_DRIVER_LINE24_Pos|macro|PIO_DRIVER_LINE24_Pos
DECL|PIO_DRIVER_LINE24|macro|PIO_DRIVER_LINE24
DECL|PIO_DRIVER_LINE25_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE25_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE25_HIGH_DRIVE|macro|PIO_DRIVER_LINE25_HIGH_DRIVE
DECL|PIO_DRIVER_LINE25_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE25_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE25_LOW_DRIVE|macro|PIO_DRIVER_LINE25_LOW_DRIVE
DECL|PIO_DRIVER_LINE25_Msk|macro|PIO_DRIVER_LINE25_Msk
DECL|PIO_DRIVER_LINE25_Pos|macro|PIO_DRIVER_LINE25_Pos
DECL|PIO_DRIVER_LINE25|macro|PIO_DRIVER_LINE25
DECL|PIO_DRIVER_LINE26_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE26_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE26_HIGH_DRIVE|macro|PIO_DRIVER_LINE26_HIGH_DRIVE
DECL|PIO_DRIVER_LINE26_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE26_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE26_LOW_DRIVE|macro|PIO_DRIVER_LINE26_LOW_DRIVE
DECL|PIO_DRIVER_LINE26_Msk|macro|PIO_DRIVER_LINE26_Msk
DECL|PIO_DRIVER_LINE26_Pos|macro|PIO_DRIVER_LINE26_Pos
DECL|PIO_DRIVER_LINE26|macro|PIO_DRIVER_LINE26
DECL|PIO_DRIVER_LINE27_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE27_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE27_HIGH_DRIVE|macro|PIO_DRIVER_LINE27_HIGH_DRIVE
DECL|PIO_DRIVER_LINE27_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE27_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE27_LOW_DRIVE|macro|PIO_DRIVER_LINE27_LOW_DRIVE
DECL|PIO_DRIVER_LINE27_Msk|macro|PIO_DRIVER_LINE27_Msk
DECL|PIO_DRIVER_LINE27_Pos|macro|PIO_DRIVER_LINE27_Pos
DECL|PIO_DRIVER_LINE27|macro|PIO_DRIVER_LINE27
DECL|PIO_DRIVER_LINE28_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE28_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE28_HIGH_DRIVE|macro|PIO_DRIVER_LINE28_HIGH_DRIVE
DECL|PIO_DRIVER_LINE28_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE28_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE28_LOW_DRIVE|macro|PIO_DRIVER_LINE28_LOW_DRIVE
DECL|PIO_DRIVER_LINE28_Msk|macro|PIO_DRIVER_LINE28_Msk
DECL|PIO_DRIVER_LINE28_Pos|macro|PIO_DRIVER_LINE28_Pos
DECL|PIO_DRIVER_LINE28|macro|PIO_DRIVER_LINE28
DECL|PIO_DRIVER_LINE29_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE29_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE29_HIGH_DRIVE|macro|PIO_DRIVER_LINE29_HIGH_DRIVE
DECL|PIO_DRIVER_LINE29_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE29_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE29_LOW_DRIVE|macro|PIO_DRIVER_LINE29_LOW_DRIVE
DECL|PIO_DRIVER_LINE29_Msk|macro|PIO_DRIVER_LINE29_Msk
DECL|PIO_DRIVER_LINE29_Pos|macro|PIO_DRIVER_LINE29_Pos
DECL|PIO_DRIVER_LINE29|macro|PIO_DRIVER_LINE29
DECL|PIO_DRIVER_LINE2_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE2_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE2_HIGH_DRIVE|macro|PIO_DRIVER_LINE2_HIGH_DRIVE
DECL|PIO_DRIVER_LINE2_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE2_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE2_LOW_DRIVE|macro|PIO_DRIVER_LINE2_LOW_DRIVE
DECL|PIO_DRIVER_LINE2_Msk|macro|PIO_DRIVER_LINE2_Msk
DECL|PIO_DRIVER_LINE2_Pos|macro|PIO_DRIVER_LINE2_Pos
DECL|PIO_DRIVER_LINE2|macro|PIO_DRIVER_LINE2
DECL|PIO_DRIVER_LINE30_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE30_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE30_HIGH_DRIVE|macro|PIO_DRIVER_LINE30_HIGH_DRIVE
DECL|PIO_DRIVER_LINE30_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE30_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE30_LOW_DRIVE|macro|PIO_DRIVER_LINE30_LOW_DRIVE
DECL|PIO_DRIVER_LINE30_Msk|macro|PIO_DRIVER_LINE30_Msk
DECL|PIO_DRIVER_LINE30_Pos|macro|PIO_DRIVER_LINE30_Pos
DECL|PIO_DRIVER_LINE30|macro|PIO_DRIVER_LINE30
DECL|PIO_DRIVER_LINE31_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE31_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE31_HIGH_DRIVE|macro|PIO_DRIVER_LINE31_HIGH_DRIVE
DECL|PIO_DRIVER_LINE31_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE31_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE31_LOW_DRIVE|macro|PIO_DRIVER_LINE31_LOW_DRIVE
DECL|PIO_DRIVER_LINE31_Msk|macro|PIO_DRIVER_LINE31_Msk
DECL|PIO_DRIVER_LINE31_Pos|macro|PIO_DRIVER_LINE31_Pos
DECL|PIO_DRIVER_LINE31|macro|PIO_DRIVER_LINE31
DECL|PIO_DRIVER_LINE3_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE3_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE3_HIGH_DRIVE|macro|PIO_DRIVER_LINE3_HIGH_DRIVE
DECL|PIO_DRIVER_LINE3_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE3_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE3_LOW_DRIVE|macro|PIO_DRIVER_LINE3_LOW_DRIVE
DECL|PIO_DRIVER_LINE3_Msk|macro|PIO_DRIVER_LINE3_Msk
DECL|PIO_DRIVER_LINE3_Pos|macro|PIO_DRIVER_LINE3_Pos
DECL|PIO_DRIVER_LINE3|macro|PIO_DRIVER_LINE3
DECL|PIO_DRIVER_LINE4_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE4_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE4_HIGH_DRIVE|macro|PIO_DRIVER_LINE4_HIGH_DRIVE
DECL|PIO_DRIVER_LINE4_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE4_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE4_LOW_DRIVE|macro|PIO_DRIVER_LINE4_LOW_DRIVE
DECL|PIO_DRIVER_LINE4_Msk|macro|PIO_DRIVER_LINE4_Msk
DECL|PIO_DRIVER_LINE4_Pos|macro|PIO_DRIVER_LINE4_Pos
DECL|PIO_DRIVER_LINE4|macro|PIO_DRIVER_LINE4
DECL|PIO_DRIVER_LINE5_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE5_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE5_HIGH_DRIVE|macro|PIO_DRIVER_LINE5_HIGH_DRIVE
DECL|PIO_DRIVER_LINE5_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE5_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE5_LOW_DRIVE|macro|PIO_DRIVER_LINE5_LOW_DRIVE
DECL|PIO_DRIVER_LINE5_Msk|macro|PIO_DRIVER_LINE5_Msk
DECL|PIO_DRIVER_LINE5_Pos|macro|PIO_DRIVER_LINE5_Pos
DECL|PIO_DRIVER_LINE5|macro|PIO_DRIVER_LINE5
DECL|PIO_DRIVER_LINE6_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE6_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE6_HIGH_DRIVE|macro|PIO_DRIVER_LINE6_HIGH_DRIVE
DECL|PIO_DRIVER_LINE6_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE6_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE6_LOW_DRIVE|macro|PIO_DRIVER_LINE6_LOW_DRIVE
DECL|PIO_DRIVER_LINE6_Msk|macro|PIO_DRIVER_LINE6_Msk
DECL|PIO_DRIVER_LINE6_Pos|macro|PIO_DRIVER_LINE6_Pos
DECL|PIO_DRIVER_LINE6|macro|PIO_DRIVER_LINE6
DECL|PIO_DRIVER_LINE7_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE7_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE7_HIGH_DRIVE|macro|PIO_DRIVER_LINE7_HIGH_DRIVE
DECL|PIO_DRIVER_LINE7_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE7_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE7_LOW_DRIVE|macro|PIO_DRIVER_LINE7_LOW_DRIVE
DECL|PIO_DRIVER_LINE7_Msk|macro|PIO_DRIVER_LINE7_Msk
DECL|PIO_DRIVER_LINE7_Pos|macro|PIO_DRIVER_LINE7_Pos
DECL|PIO_DRIVER_LINE7|macro|PIO_DRIVER_LINE7
DECL|PIO_DRIVER_LINE8_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE8_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE8_HIGH_DRIVE|macro|PIO_DRIVER_LINE8_HIGH_DRIVE
DECL|PIO_DRIVER_LINE8_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE8_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE8_LOW_DRIVE|macro|PIO_DRIVER_LINE8_LOW_DRIVE
DECL|PIO_DRIVER_LINE8_Msk|macro|PIO_DRIVER_LINE8_Msk
DECL|PIO_DRIVER_LINE8_Pos|macro|PIO_DRIVER_LINE8_Pos
DECL|PIO_DRIVER_LINE8|macro|PIO_DRIVER_LINE8
DECL|PIO_DRIVER_LINE9_HIGH_DRIVE_Val|macro|PIO_DRIVER_LINE9_HIGH_DRIVE_Val
DECL|PIO_DRIVER_LINE9_HIGH_DRIVE|macro|PIO_DRIVER_LINE9_HIGH_DRIVE
DECL|PIO_DRIVER_LINE9_LOW_DRIVE_Val|macro|PIO_DRIVER_LINE9_LOW_DRIVE_Val
DECL|PIO_DRIVER_LINE9_LOW_DRIVE|macro|PIO_DRIVER_LINE9_LOW_DRIVE
DECL|PIO_DRIVER_LINE9_Msk|macro|PIO_DRIVER_LINE9_Msk
DECL|PIO_DRIVER_LINE9_Pos|macro|PIO_DRIVER_LINE9_Pos
DECL|PIO_DRIVER_LINE9|macro|PIO_DRIVER_LINE9
DECL|PIO_DRIVER_LINE_Msk|macro|PIO_DRIVER_LINE_Msk
DECL|PIO_DRIVER_LINE_Pos|macro|PIO_DRIVER_LINE_Pos
DECL|PIO_DRIVER_LINE|macro|PIO_DRIVER_LINE
DECL|PIO_DRIVER_MASK|macro|PIO_DRIVER_MASK
DECL|PIO_DRIVER_Msk|macro|PIO_DRIVER_Msk
DECL|PIO_DRIVER_OFFSET|macro|PIO_DRIVER_OFFSET
DECL|PIO_DRIVER_Type|typedef|} PIO_DRIVER_Type;
DECL|PIO_DRIVER|member|__IO PIO_DRIVER_Type PIO_DRIVER; /**< Offset: 0x118 (R/W 32) I/O Drive Register */
DECL|PIO_DRIVER|member|__IO uint32_t PIO_DRIVER; /**< (PIO Offset: 0x118) I/O Drive Register */
DECL|PIO_ELSR_MASK|macro|PIO_ELSR_MASK
DECL|PIO_ELSR_Msk|macro|PIO_ELSR_Msk
DECL|PIO_ELSR_OFFSET|macro|PIO_ELSR_OFFSET
DECL|PIO_ELSR_P0_Msk|macro|PIO_ELSR_P0_Msk
DECL|PIO_ELSR_P0_Pos|macro|PIO_ELSR_P0_Pos
DECL|PIO_ELSR_P0|macro|PIO_ELSR_P0
DECL|PIO_ELSR_P10_Msk|macro|PIO_ELSR_P10_Msk
DECL|PIO_ELSR_P10_Pos|macro|PIO_ELSR_P10_Pos
DECL|PIO_ELSR_P10|macro|PIO_ELSR_P10
DECL|PIO_ELSR_P11_Msk|macro|PIO_ELSR_P11_Msk
DECL|PIO_ELSR_P11_Pos|macro|PIO_ELSR_P11_Pos
DECL|PIO_ELSR_P11|macro|PIO_ELSR_P11
DECL|PIO_ELSR_P12_Msk|macro|PIO_ELSR_P12_Msk
DECL|PIO_ELSR_P12_Pos|macro|PIO_ELSR_P12_Pos
DECL|PIO_ELSR_P12|macro|PIO_ELSR_P12
DECL|PIO_ELSR_P13_Msk|macro|PIO_ELSR_P13_Msk
DECL|PIO_ELSR_P13_Pos|macro|PIO_ELSR_P13_Pos
DECL|PIO_ELSR_P13|macro|PIO_ELSR_P13
DECL|PIO_ELSR_P14_Msk|macro|PIO_ELSR_P14_Msk
DECL|PIO_ELSR_P14_Pos|macro|PIO_ELSR_P14_Pos
DECL|PIO_ELSR_P14|macro|PIO_ELSR_P14
DECL|PIO_ELSR_P15_Msk|macro|PIO_ELSR_P15_Msk
DECL|PIO_ELSR_P15_Pos|macro|PIO_ELSR_P15_Pos
DECL|PIO_ELSR_P15|macro|PIO_ELSR_P15
DECL|PIO_ELSR_P16_Msk|macro|PIO_ELSR_P16_Msk
DECL|PIO_ELSR_P16_Pos|macro|PIO_ELSR_P16_Pos
DECL|PIO_ELSR_P16|macro|PIO_ELSR_P16
DECL|PIO_ELSR_P17_Msk|macro|PIO_ELSR_P17_Msk
DECL|PIO_ELSR_P17_Pos|macro|PIO_ELSR_P17_Pos
DECL|PIO_ELSR_P17|macro|PIO_ELSR_P17
DECL|PIO_ELSR_P18_Msk|macro|PIO_ELSR_P18_Msk
DECL|PIO_ELSR_P18_Pos|macro|PIO_ELSR_P18_Pos
DECL|PIO_ELSR_P18|macro|PIO_ELSR_P18
DECL|PIO_ELSR_P19_Msk|macro|PIO_ELSR_P19_Msk
DECL|PIO_ELSR_P19_Pos|macro|PIO_ELSR_P19_Pos
DECL|PIO_ELSR_P19|macro|PIO_ELSR_P19
DECL|PIO_ELSR_P1_Msk|macro|PIO_ELSR_P1_Msk
DECL|PIO_ELSR_P1_Pos|macro|PIO_ELSR_P1_Pos
DECL|PIO_ELSR_P1|macro|PIO_ELSR_P1
DECL|PIO_ELSR_P20_Msk|macro|PIO_ELSR_P20_Msk
DECL|PIO_ELSR_P20_Pos|macro|PIO_ELSR_P20_Pos
DECL|PIO_ELSR_P20|macro|PIO_ELSR_P20
DECL|PIO_ELSR_P21_Msk|macro|PIO_ELSR_P21_Msk
DECL|PIO_ELSR_P21_Pos|macro|PIO_ELSR_P21_Pos
DECL|PIO_ELSR_P21|macro|PIO_ELSR_P21
DECL|PIO_ELSR_P22_Msk|macro|PIO_ELSR_P22_Msk
DECL|PIO_ELSR_P22_Pos|macro|PIO_ELSR_P22_Pos
DECL|PIO_ELSR_P22|macro|PIO_ELSR_P22
DECL|PIO_ELSR_P23_Msk|macro|PIO_ELSR_P23_Msk
DECL|PIO_ELSR_P23_Pos|macro|PIO_ELSR_P23_Pos
DECL|PIO_ELSR_P23|macro|PIO_ELSR_P23
DECL|PIO_ELSR_P24_Msk|macro|PIO_ELSR_P24_Msk
DECL|PIO_ELSR_P24_Pos|macro|PIO_ELSR_P24_Pos
DECL|PIO_ELSR_P24|macro|PIO_ELSR_P24
DECL|PIO_ELSR_P25_Msk|macro|PIO_ELSR_P25_Msk
DECL|PIO_ELSR_P25_Pos|macro|PIO_ELSR_P25_Pos
DECL|PIO_ELSR_P25|macro|PIO_ELSR_P25
DECL|PIO_ELSR_P26_Msk|macro|PIO_ELSR_P26_Msk
DECL|PIO_ELSR_P26_Pos|macro|PIO_ELSR_P26_Pos
DECL|PIO_ELSR_P26|macro|PIO_ELSR_P26
DECL|PIO_ELSR_P27_Msk|macro|PIO_ELSR_P27_Msk
DECL|PIO_ELSR_P27_Pos|macro|PIO_ELSR_P27_Pos
DECL|PIO_ELSR_P27|macro|PIO_ELSR_P27
DECL|PIO_ELSR_P28_Msk|macro|PIO_ELSR_P28_Msk
DECL|PIO_ELSR_P28_Pos|macro|PIO_ELSR_P28_Pos
DECL|PIO_ELSR_P28|macro|PIO_ELSR_P28
DECL|PIO_ELSR_P29_Msk|macro|PIO_ELSR_P29_Msk
DECL|PIO_ELSR_P29_Pos|macro|PIO_ELSR_P29_Pos
DECL|PIO_ELSR_P29|macro|PIO_ELSR_P29
DECL|PIO_ELSR_P2_Msk|macro|PIO_ELSR_P2_Msk
DECL|PIO_ELSR_P2_Pos|macro|PIO_ELSR_P2_Pos
DECL|PIO_ELSR_P2|macro|PIO_ELSR_P2
DECL|PIO_ELSR_P30_Msk|macro|PIO_ELSR_P30_Msk
DECL|PIO_ELSR_P30_Pos|macro|PIO_ELSR_P30_Pos
DECL|PIO_ELSR_P30|macro|PIO_ELSR_P30
DECL|PIO_ELSR_P31_Msk|macro|PIO_ELSR_P31_Msk
DECL|PIO_ELSR_P31_Pos|macro|PIO_ELSR_P31_Pos
DECL|PIO_ELSR_P31|macro|PIO_ELSR_P31
DECL|PIO_ELSR_P3_Msk|macro|PIO_ELSR_P3_Msk
DECL|PIO_ELSR_P3_Pos|macro|PIO_ELSR_P3_Pos
DECL|PIO_ELSR_P3|macro|PIO_ELSR_P3
DECL|PIO_ELSR_P4_Msk|macro|PIO_ELSR_P4_Msk
DECL|PIO_ELSR_P4_Pos|macro|PIO_ELSR_P4_Pos
DECL|PIO_ELSR_P4|macro|PIO_ELSR_P4
DECL|PIO_ELSR_P5_Msk|macro|PIO_ELSR_P5_Msk
DECL|PIO_ELSR_P5_Pos|macro|PIO_ELSR_P5_Pos
DECL|PIO_ELSR_P5|macro|PIO_ELSR_P5
DECL|PIO_ELSR_P6_Msk|macro|PIO_ELSR_P6_Msk
DECL|PIO_ELSR_P6_Pos|macro|PIO_ELSR_P6_Pos
DECL|PIO_ELSR_P6|macro|PIO_ELSR_P6
DECL|PIO_ELSR_P7_Msk|macro|PIO_ELSR_P7_Msk
DECL|PIO_ELSR_P7_Pos|macro|PIO_ELSR_P7_Pos
DECL|PIO_ELSR_P7|macro|PIO_ELSR_P7
DECL|PIO_ELSR_P8_Msk|macro|PIO_ELSR_P8_Msk
DECL|PIO_ELSR_P8_Pos|macro|PIO_ELSR_P8_Pos
DECL|PIO_ELSR_P8|macro|PIO_ELSR_P8
DECL|PIO_ELSR_P9_Msk|macro|PIO_ELSR_P9_Msk
DECL|PIO_ELSR_P9_Pos|macro|PIO_ELSR_P9_Pos
DECL|PIO_ELSR_P9|macro|PIO_ELSR_P9
DECL|PIO_ELSR_P_Msk|macro|PIO_ELSR_P_Msk
DECL|PIO_ELSR_P_Pos|macro|PIO_ELSR_P_Pos
DECL|PIO_ELSR_P|macro|PIO_ELSR_P
DECL|PIO_ELSR_Type|typedef|} PIO_ELSR_Type;
DECL|PIO_ELSR|member|__I PIO_ELSR_Type PIO_ELSR; /**< Offset: 0xC8 (R/ 32) Edge/Level Status Register */
DECL|PIO_ELSR|member|__I uint32_t PIO_ELSR; /**< (PIO Offset: 0xC8) Edge/Level Status Register */
DECL|PIO_ESR_MASK|macro|PIO_ESR_MASK
DECL|PIO_ESR_Msk|macro|PIO_ESR_Msk
DECL|PIO_ESR_OFFSET|macro|PIO_ESR_OFFSET
DECL|PIO_ESR_P0_Msk|macro|PIO_ESR_P0_Msk
DECL|PIO_ESR_P0_Pos|macro|PIO_ESR_P0_Pos
DECL|PIO_ESR_P0|macro|PIO_ESR_P0
DECL|PIO_ESR_P10_Msk|macro|PIO_ESR_P10_Msk
DECL|PIO_ESR_P10_Pos|macro|PIO_ESR_P10_Pos
DECL|PIO_ESR_P10|macro|PIO_ESR_P10
DECL|PIO_ESR_P11_Msk|macro|PIO_ESR_P11_Msk
DECL|PIO_ESR_P11_Pos|macro|PIO_ESR_P11_Pos
DECL|PIO_ESR_P11|macro|PIO_ESR_P11
DECL|PIO_ESR_P12_Msk|macro|PIO_ESR_P12_Msk
DECL|PIO_ESR_P12_Pos|macro|PIO_ESR_P12_Pos
DECL|PIO_ESR_P12|macro|PIO_ESR_P12
DECL|PIO_ESR_P13_Msk|macro|PIO_ESR_P13_Msk
DECL|PIO_ESR_P13_Pos|macro|PIO_ESR_P13_Pos
DECL|PIO_ESR_P13|macro|PIO_ESR_P13
DECL|PIO_ESR_P14_Msk|macro|PIO_ESR_P14_Msk
DECL|PIO_ESR_P14_Pos|macro|PIO_ESR_P14_Pos
DECL|PIO_ESR_P14|macro|PIO_ESR_P14
DECL|PIO_ESR_P15_Msk|macro|PIO_ESR_P15_Msk
DECL|PIO_ESR_P15_Pos|macro|PIO_ESR_P15_Pos
DECL|PIO_ESR_P15|macro|PIO_ESR_P15
DECL|PIO_ESR_P16_Msk|macro|PIO_ESR_P16_Msk
DECL|PIO_ESR_P16_Pos|macro|PIO_ESR_P16_Pos
DECL|PIO_ESR_P16|macro|PIO_ESR_P16
DECL|PIO_ESR_P17_Msk|macro|PIO_ESR_P17_Msk
DECL|PIO_ESR_P17_Pos|macro|PIO_ESR_P17_Pos
DECL|PIO_ESR_P17|macro|PIO_ESR_P17
DECL|PIO_ESR_P18_Msk|macro|PIO_ESR_P18_Msk
DECL|PIO_ESR_P18_Pos|macro|PIO_ESR_P18_Pos
DECL|PIO_ESR_P18|macro|PIO_ESR_P18
DECL|PIO_ESR_P19_Msk|macro|PIO_ESR_P19_Msk
DECL|PIO_ESR_P19_Pos|macro|PIO_ESR_P19_Pos
DECL|PIO_ESR_P19|macro|PIO_ESR_P19
DECL|PIO_ESR_P1_Msk|macro|PIO_ESR_P1_Msk
DECL|PIO_ESR_P1_Pos|macro|PIO_ESR_P1_Pos
DECL|PIO_ESR_P1|macro|PIO_ESR_P1
DECL|PIO_ESR_P20_Msk|macro|PIO_ESR_P20_Msk
DECL|PIO_ESR_P20_Pos|macro|PIO_ESR_P20_Pos
DECL|PIO_ESR_P20|macro|PIO_ESR_P20
DECL|PIO_ESR_P21_Msk|macro|PIO_ESR_P21_Msk
DECL|PIO_ESR_P21_Pos|macro|PIO_ESR_P21_Pos
DECL|PIO_ESR_P21|macro|PIO_ESR_P21
DECL|PIO_ESR_P22_Msk|macro|PIO_ESR_P22_Msk
DECL|PIO_ESR_P22_Pos|macro|PIO_ESR_P22_Pos
DECL|PIO_ESR_P22|macro|PIO_ESR_P22
DECL|PIO_ESR_P23_Msk|macro|PIO_ESR_P23_Msk
DECL|PIO_ESR_P23_Pos|macro|PIO_ESR_P23_Pos
DECL|PIO_ESR_P23|macro|PIO_ESR_P23
DECL|PIO_ESR_P24_Msk|macro|PIO_ESR_P24_Msk
DECL|PIO_ESR_P24_Pos|macro|PIO_ESR_P24_Pos
DECL|PIO_ESR_P24|macro|PIO_ESR_P24
DECL|PIO_ESR_P25_Msk|macro|PIO_ESR_P25_Msk
DECL|PIO_ESR_P25_Pos|macro|PIO_ESR_P25_Pos
DECL|PIO_ESR_P25|macro|PIO_ESR_P25
DECL|PIO_ESR_P26_Msk|macro|PIO_ESR_P26_Msk
DECL|PIO_ESR_P26_Pos|macro|PIO_ESR_P26_Pos
DECL|PIO_ESR_P26|macro|PIO_ESR_P26
DECL|PIO_ESR_P27_Msk|macro|PIO_ESR_P27_Msk
DECL|PIO_ESR_P27_Pos|macro|PIO_ESR_P27_Pos
DECL|PIO_ESR_P27|macro|PIO_ESR_P27
DECL|PIO_ESR_P28_Msk|macro|PIO_ESR_P28_Msk
DECL|PIO_ESR_P28_Pos|macro|PIO_ESR_P28_Pos
DECL|PIO_ESR_P28|macro|PIO_ESR_P28
DECL|PIO_ESR_P29_Msk|macro|PIO_ESR_P29_Msk
DECL|PIO_ESR_P29_Pos|macro|PIO_ESR_P29_Pos
DECL|PIO_ESR_P29|macro|PIO_ESR_P29
DECL|PIO_ESR_P2_Msk|macro|PIO_ESR_P2_Msk
DECL|PIO_ESR_P2_Pos|macro|PIO_ESR_P2_Pos
DECL|PIO_ESR_P2|macro|PIO_ESR_P2
DECL|PIO_ESR_P30_Msk|macro|PIO_ESR_P30_Msk
DECL|PIO_ESR_P30_Pos|macro|PIO_ESR_P30_Pos
DECL|PIO_ESR_P30|macro|PIO_ESR_P30
DECL|PIO_ESR_P31_Msk|macro|PIO_ESR_P31_Msk
DECL|PIO_ESR_P31_Pos|macro|PIO_ESR_P31_Pos
DECL|PIO_ESR_P31|macro|PIO_ESR_P31
DECL|PIO_ESR_P3_Msk|macro|PIO_ESR_P3_Msk
DECL|PIO_ESR_P3_Pos|macro|PIO_ESR_P3_Pos
DECL|PIO_ESR_P3|macro|PIO_ESR_P3
DECL|PIO_ESR_P4_Msk|macro|PIO_ESR_P4_Msk
DECL|PIO_ESR_P4_Pos|macro|PIO_ESR_P4_Pos
DECL|PIO_ESR_P4|macro|PIO_ESR_P4
DECL|PIO_ESR_P5_Msk|macro|PIO_ESR_P5_Msk
DECL|PIO_ESR_P5_Pos|macro|PIO_ESR_P5_Pos
DECL|PIO_ESR_P5|macro|PIO_ESR_P5
DECL|PIO_ESR_P6_Msk|macro|PIO_ESR_P6_Msk
DECL|PIO_ESR_P6_Pos|macro|PIO_ESR_P6_Pos
DECL|PIO_ESR_P6|macro|PIO_ESR_P6
DECL|PIO_ESR_P7_Msk|macro|PIO_ESR_P7_Msk
DECL|PIO_ESR_P7_Pos|macro|PIO_ESR_P7_Pos
DECL|PIO_ESR_P7|macro|PIO_ESR_P7
DECL|PIO_ESR_P8_Msk|macro|PIO_ESR_P8_Msk
DECL|PIO_ESR_P8_Pos|macro|PIO_ESR_P8_Pos
DECL|PIO_ESR_P8|macro|PIO_ESR_P8
DECL|PIO_ESR_P9_Msk|macro|PIO_ESR_P9_Msk
DECL|PIO_ESR_P9_Pos|macro|PIO_ESR_P9_Pos
DECL|PIO_ESR_P9|macro|PIO_ESR_P9
DECL|PIO_ESR_P_Msk|macro|PIO_ESR_P_Msk
DECL|PIO_ESR_P_Pos|macro|PIO_ESR_P_Pos
DECL|PIO_ESR_P|macro|PIO_ESR_P
DECL|PIO_ESR_Type|typedef|} PIO_ESR_Type;
DECL|PIO_ESR|member|__O PIO_ESR_Type PIO_ESR; /**< Offset: 0xC0 ( /W 32) Edge Select Register */
DECL|PIO_ESR|member|__O uint32_t PIO_ESR; /**< (PIO Offset: 0xC0) Edge Select Register */
DECL|PIO_FELLSR_MASK|macro|PIO_FELLSR_MASK
DECL|PIO_FELLSR_Msk|macro|PIO_FELLSR_Msk
DECL|PIO_FELLSR_OFFSET|macro|PIO_FELLSR_OFFSET
DECL|PIO_FELLSR_P0_Msk|macro|PIO_FELLSR_P0_Msk
DECL|PIO_FELLSR_P0_Pos|macro|PIO_FELLSR_P0_Pos
DECL|PIO_FELLSR_P0|macro|PIO_FELLSR_P0
DECL|PIO_FELLSR_P10_Msk|macro|PIO_FELLSR_P10_Msk
DECL|PIO_FELLSR_P10_Pos|macro|PIO_FELLSR_P10_Pos
DECL|PIO_FELLSR_P10|macro|PIO_FELLSR_P10
DECL|PIO_FELLSR_P11_Msk|macro|PIO_FELLSR_P11_Msk
DECL|PIO_FELLSR_P11_Pos|macro|PIO_FELLSR_P11_Pos
DECL|PIO_FELLSR_P11|macro|PIO_FELLSR_P11
DECL|PIO_FELLSR_P12_Msk|macro|PIO_FELLSR_P12_Msk
DECL|PIO_FELLSR_P12_Pos|macro|PIO_FELLSR_P12_Pos
DECL|PIO_FELLSR_P12|macro|PIO_FELLSR_P12
DECL|PIO_FELLSR_P13_Msk|macro|PIO_FELLSR_P13_Msk
DECL|PIO_FELLSR_P13_Pos|macro|PIO_FELLSR_P13_Pos
DECL|PIO_FELLSR_P13|macro|PIO_FELLSR_P13
DECL|PIO_FELLSR_P14_Msk|macro|PIO_FELLSR_P14_Msk
DECL|PIO_FELLSR_P14_Pos|macro|PIO_FELLSR_P14_Pos
DECL|PIO_FELLSR_P14|macro|PIO_FELLSR_P14
DECL|PIO_FELLSR_P15_Msk|macro|PIO_FELLSR_P15_Msk
DECL|PIO_FELLSR_P15_Pos|macro|PIO_FELLSR_P15_Pos
DECL|PIO_FELLSR_P15|macro|PIO_FELLSR_P15
DECL|PIO_FELLSR_P16_Msk|macro|PIO_FELLSR_P16_Msk
DECL|PIO_FELLSR_P16_Pos|macro|PIO_FELLSR_P16_Pos
DECL|PIO_FELLSR_P16|macro|PIO_FELLSR_P16
DECL|PIO_FELLSR_P17_Msk|macro|PIO_FELLSR_P17_Msk
DECL|PIO_FELLSR_P17_Pos|macro|PIO_FELLSR_P17_Pos
DECL|PIO_FELLSR_P17|macro|PIO_FELLSR_P17
DECL|PIO_FELLSR_P18_Msk|macro|PIO_FELLSR_P18_Msk
DECL|PIO_FELLSR_P18_Pos|macro|PIO_FELLSR_P18_Pos
DECL|PIO_FELLSR_P18|macro|PIO_FELLSR_P18
DECL|PIO_FELLSR_P19_Msk|macro|PIO_FELLSR_P19_Msk
DECL|PIO_FELLSR_P19_Pos|macro|PIO_FELLSR_P19_Pos
DECL|PIO_FELLSR_P19|macro|PIO_FELLSR_P19
DECL|PIO_FELLSR_P1_Msk|macro|PIO_FELLSR_P1_Msk
DECL|PIO_FELLSR_P1_Pos|macro|PIO_FELLSR_P1_Pos
DECL|PIO_FELLSR_P1|macro|PIO_FELLSR_P1
DECL|PIO_FELLSR_P20_Msk|macro|PIO_FELLSR_P20_Msk
DECL|PIO_FELLSR_P20_Pos|macro|PIO_FELLSR_P20_Pos
DECL|PIO_FELLSR_P20|macro|PIO_FELLSR_P20
DECL|PIO_FELLSR_P21_Msk|macro|PIO_FELLSR_P21_Msk
DECL|PIO_FELLSR_P21_Pos|macro|PIO_FELLSR_P21_Pos
DECL|PIO_FELLSR_P21|macro|PIO_FELLSR_P21
DECL|PIO_FELLSR_P22_Msk|macro|PIO_FELLSR_P22_Msk
DECL|PIO_FELLSR_P22_Pos|macro|PIO_FELLSR_P22_Pos
DECL|PIO_FELLSR_P22|macro|PIO_FELLSR_P22
DECL|PIO_FELLSR_P23_Msk|macro|PIO_FELLSR_P23_Msk
DECL|PIO_FELLSR_P23_Pos|macro|PIO_FELLSR_P23_Pos
DECL|PIO_FELLSR_P23|macro|PIO_FELLSR_P23
DECL|PIO_FELLSR_P24_Msk|macro|PIO_FELLSR_P24_Msk
DECL|PIO_FELLSR_P24_Pos|macro|PIO_FELLSR_P24_Pos
DECL|PIO_FELLSR_P24|macro|PIO_FELLSR_P24
DECL|PIO_FELLSR_P25_Msk|macro|PIO_FELLSR_P25_Msk
DECL|PIO_FELLSR_P25_Pos|macro|PIO_FELLSR_P25_Pos
DECL|PIO_FELLSR_P25|macro|PIO_FELLSR_P25
DECL|PIO_FELLSR_P26_Msk|macro|PIO_FELLSR_P26_Msk
DECL|PIO_FELLSR_P26_Pos|macro|PIO_FELLSR_P26_Pos
DECL|PIO_FELLSR_P26|macro|PIO_FELLSR_P26
DECL|PIO_FELLSR_P27_Msk|macro|PIO_FELLSR_P27_Msk
DECL|PIO_FELLSR_P27_Pos|macro|PIO_FELLSR_P27_Pos
DECL|PIO_FELLSR_P27|macro|PIO_FELLSR_P27
DECL|PIO_FELLSR_P28_Msk|macro|PIO_FELLSR_P28_Msk
DECL|PIO_FELLSR_P28_Pos|macro|PIO_FELLSR_P28_Pos
DECL|PIO_FELLSR_P28|macro|PIO_FELLSR_P28
DECL|PIO_FELLSR_P29_Msk|macro|PIO_FELLSR_P29_Msk
DECL|PIO_FELLSR_P29_Pos|macro|PIO_FELLSR_P29_Pos
DECL|PIO_FELLSR_P29|macro|PIO_FELLSR_P29
DECL|PIO_FELLSR_P2_Msk|macro|PIO_FELLSR_P2_Msk
DECL|PIO_FELLSR_P2_Pos|macro|PIO_FELLSR_P2_Pos
DECL|PIO_FELLSR_P2|macro|PIO_FELLSR_P2
DECL|PIO_FELLSR_P30_Msk|macro|PIO_FELLSR_P30_Msk
DECL|PIO_FELLSR_P30_Pos|macro|PIO_FELLSR_P30_Pos
DECL|PIO_FELLSR_P30|macro|PIO_FELLSR_P30
DECL|PIO_FELLSR_P31_Msk|macro|PIO_FELLSR_P31_Msk
DECL|PIO_FELLSR_P31_Pos|macro|PIO_FELLSR_P31_Pos
DECL|PIO_FELLSR_P31|macro|PIO_FELLSR_P31
DECL|PIO_FELLSR_P3_Msk|macro|PIO_FELLSR_P3_Msk
DECL|PIO_FELLSR_P3_Pos|macro|PIO_FELLSR_P3_Pos
DECL|PIO_FELLSR_P3|macro|PIO_FELLSR_P3
DECL|PIO_FELLSR_P4_Msk|macro|PIO_FELLSR_P4_Msk
DECL|PIO_FELLSR_P4_Pos|macro|PIO_FELLSR_P4_Pos
DECL|PIO_FELLSR_P4|macro|PIO_FELLSR_P4
DECL|PIO_FELLSR_P5_Msk|macro|PIO_FELLSR_P5_Msk
DECL|PIO_FELLSR_P5_Pos|macro|PIO_FELLSR_P5_Pos
DECL|PIO_FELLSR_P5|macro|PIO_FELLSR_P5
DECL|PIO_FELLSR_P6_Msk|macro|PIO_FELLSR_P6_Msk
DECL|PIO_FELLSR_P6_Pos|macro|PIO_FELLSR_P6_Pos
DECL|PIO_FELLSR_P6|macro|PIO_FELLSR_P6
DECL|PIO_FELLSR_P7_Msk|macro|PIO_FELLSR_P7_Msk
DECL|PIO_FELLSR_P7_Pos|macro|PIO_FELLSR_P7_Pos
DECL|PIO_FELLSR_P7|macro|PIO_FELLSR_P7
DECL|PIO_FELLSR_P8_Msk|macro|PIO_FELLSR_P8_Msk
DECL|PIO_FELLSR_P8_Pos|macro|PIO_FELLSR_P8_Pos
DECL|PIO_FELLSR_P8|macro|PIO_FELLSR_P8
DECL|PIO_FELLSR_P9_Msk|macro|PIO_FELLSR_P9_Msk
DECL|PIO_FELLSR_P9_Pos|macro|PIO_FELLSR_P9_Pos
DECL|PIO_FELLSR_P9|macro|PIO_FELLSR_P9
DECL|PIO_FELLSR_P_Msk|macro|PIO_FELLSR_P_Msk
DECL|PIO_FELLSR_P_Pos|macro|PIO_FELLSR_P_Pos
DECL|PIO_FELLSR_P|macro|PIO_FELLSR_P
DECL|PIO_FELLSR_Type|typedef|} PIO_FELLSR_Type;
DECL|PIO_FELLSR|member|__O PIO_FELLSR_Type PIO_FELLSR; /**< Offset: 0xD0 ( /W 32) Falling Edge/Low-Level Select Register */
DECL|PIO_FELLSR|member|__O uint32_t PIO_FELLSR; /**< (PIO Offset: 0xD0) Falling Edge/Low-Level Select Register */
DECL|PIO_FRLHSR_MASK|macro|PIO_FRLHSR_MASK
DECL|PIO_FRLHSR_Msk|macro|PIO_FRLHSR_Msk
DECL|PIO_FRLHSR_OFFSET|macro|PIO_FRLHSR_OFFSET
DECL|PIO_FRLHSR_P0_Msk|macro|PIO_FRLHSR_P0_Msk
DECL|PIO_FRLHSR_P0_Pos|macro|PIO_FRLHSR_P0_Pos
DECL|PIO_FRLHSR_P0|macro|PIO_FRLHSR_P0
DECL|PIO_FRLHSR_P10_Msk|macro|PIO_FRLHSR_P10_Msk
DECL|PIO_FRLHSR_P10_Pos|macro|PIO_FRLHSR_P10_Pos
DECL|PIO_FRLHSR_P10|macro|PIO_FRLHSR_P10
DECL|PIO_FRLHSR_P11_Msk|macro|PIO_FRLHSR_P11_Msk
DECL|PIO_FRLHSR_P11_Pos|macro|PIO_FRLHSR_P11_Pos
DECL|PIO_FRLHSR_P11|macro|PIO_FRLHSR_P11
DECL|PIO_FRLHSR_P12_Msk|macro|PIO_FRLHSR_P12_Msk
DECL|PIO_FRLHSR_P12_Pos|macro|PIO_FRLHSR_P12_Pos
DECL|PIO_FRLHSR_P12|macro|PIO_FRLHSR_P12
DECL|PIO_FRLHSR_P13_Msk|macro|PIO_FRLHSR_P13_Msk
DECL|PIO_FRLHSR_P13_Pos|macro|PIO_FRLHSR_P13_Pos
DECL|PIO_FRLHSR_P13|macro|PIO_FRLHSR_P13
DECL|PIO_FRLHSR_P14_Msk|macro|PIO_FRLHSR_P14_Msk
DECL|PIO_FRLHSR_P14_Pos|macro|PIO_FRLHSR_P14_Pos
DECL|PIO_FRLHSR_P14|macro|PIO_FRLHSR_P14
DECL|PIO_FRLHSR_P15_Msk|macro|PIO_FRLHSR_P15_Msk
DECL|PIO_FRLHSR_P15_Pos|macro|PIO_FRLHSR_P15_Pos
DECL|PIO_FRLHSR_P15|macro|PIO_FRLHSR_P15
DECL|PIO_FRLHSR_P16_Msk|macro|PIO_FRLHSR_P16_Msk
DECL|PIO_FRLHSR_P16_Pos|macro|PIO_FRLHSR_P16_Pos
DECL|PIO_FRLHSR_P16|macro|PIO_FRLHSR_P16
DECL|PIO_FRLHSR_P17_Msk|macro|PIO_FRLHSR_P17_Msk
DECL|PIO_FRLHSR_P17_Pos|macro|PIO_FRLHSR_P17_Pos
DECL|PIO_FRLHSR_P17|macro|PIO_FRLHSR_P17
DECL|PIO_FRLHSR_P18_Msk|macro|PIO_FRLHSR_P18_Msk
DECL|PIO_FRLHSR_P18_Pos|macro|PIO_FRLHSR_P18_Pos
DECL|PIO_FRLHSR_P18|macro|PIO_FRLHSR_P18
DECL|PIO_FRLHSR_P19_Msk|macro|PIO_FRLHSR_P19_Msk
DECL|PIO_FRLHSR_P19_Pos|macro|PIO_FRLHSR_P19_Pos
DECL|PIO_FRLHSR_P19|macro|PIO_FRLHSR_P19
DECL|PIO_FRLHSR_P1_Msk|macro|PIO_FRLHSR_P1_Msk
DECL|PIO_FRLHSR_P1_Pos|macro|PIO_FRLHSR_P1_Pos
DECL|PIO_FRLHSR_P1|macro|PIO_FRLHSR_P1
DECL|PIO_FRLHSR_P20_Msk|macro|PIO_FRLHSR_P20_Msk
DECL|PIO_FRLHSR_P20_Pos|macro|PIO_FRLHSR_P20_Pos
DECL|PIO_FRLHSR_P20|macro|PIO_FRLHSR_P20
DECL|PIO_FRLHSR_P21_Msk|macro|PIO_FRLHSR_P21_Msk
DECL|PIO_FRLHSR_P21_Pos|macro|PIO_FRLHSR_P21_Pos
DECL|PIO_FRLHSR_P21|macro|PIO_FRLHSR_P21
DECL|PIO_FRLHSR_P22_Msk|macro|PIO_FRLHSR_P22_Msk
DECL|PIO_FRLHSR_P22_Pos|macro|PIO_FRLHSR_P22_Pos
DECL|PIO_FRLHSR_P22|macro|PIO_FRLHSR_P22
DECL|PIO_FRLHSR_P23_Msk|macro|PIO_FRLHSR_P23_Msk
DECL|PIO_FRLHSR_P23_Pos|macro|PIO_FRLHSR_P23_Pos
DECL|PIO_FRLHSR_P23|macro|PIO_FRLHSR_P23
DECL|PIO_FRLHSR_P24_Msk|macro|PIO_FRLHSR_P24_Msk
DECL|PIO_FRLHSR_P24_Pos|macro|PIO_FRLHSR_P24_Pos
DECL|PIO_FRLHSR_P24|macro|PIO_FRLHSR_P24
DECL|PIO_FRLHSR_P25_Msk|macro|PIO_FRLHSR_P25_Msk
DECL|PIO_FRLHSR_P25_Pos|macro|PIO_FRLHSR_P25_Pos
DECL|PIO_FRLHSR_P25|macro|PIO_FRLHSR_P25
DECL|PIO_FRLHSR_P26_Msk|macro|PIO_FRLHSR_P26_Msk
DECL|PIO_FRLHSR_P26_Pos|macro|PIO_FRLHSR_P26_Pos
DECL|PIO_FRLHSR_P26|macro|PIO_FRLHSR_P26
DECL|PIO_FRLHSR_P27_Msk|macro|PIO_FRLHSR_P27_Msk
DECL|PIO_FRLHSR_P27_Pos|macro|PIO_FRLHSR_P27_Pos
DECL|PIO_FRLHSR_P27|macro|PIO_FRLHSR_P27
DECL|PIO_FRLHSR_P28_Msk|macro|PIO_FRLHSR_P28_Msk
DECL|PIO_FRLHSR_P28_Pos|macro|PIO_FRLHSR_P28_Pos
DECL|PIO_FRLHSR_P28|macro|PIO_FRLHSR_P28
DECL|PIO_FRLHSR_P29_Msk|macro|PIO_FRLHSR_P29_Msk
DECL|PIO_FRLHSR_P29_Pos|macro|PIO_FRLHSR_P29_Pos
DECL|PIO_FRLHSR_P29|macro|PIO_FRLHSR_P29
DECL|PIO_FRLHSR_P2_Msk|macro|PIO_FRLHSR_P2_Msk
DECL|PIO_FRLHSR_P2_Pos|macro|PIO_FRLHSR_P2_Pos
DECL|PIO_FRLHSR_P2|macro|PIO_FRLHSR_P2
DECL|PIO_FRLHSR_P30_Msk|macro|PIO_FRLHSR_P30_Msk
DECL|PIO_FRLHSR_P30_Pos|macro|PIO_FRLHSR_P30_Pos
DECL|PIO_FRLHSR_P30|macro|PIO_FRLHSR_P30
DECL|PIO_FRLHSR_P31_Msk|macro|PIO_FRLHSR_P31_Msk
DECL|PIO_FRLHSR_P31_Pos|macro|PIO_FRLHSR_P31_Pos
DECL|PIO_FRLHSR_P31|macro|PIO_FRLHSR_P31
DECL|PIO_FRLHSR_P3_Msk|macro|PIO_FRLHSR_P3_Msk
DECL|PIO_FRLHSR_P3_Pos|macro|PIO_FRLHSR_P3_Pos
DECL|PIO_FRLHSR_P3|macro|PIO_FRLHSR_P3
DECL|PIO_FRLHSR_P4_Msk|macro|PIO_FRLHSR_P4_Msk
DECL|PIO_FRLHSR_P4_Pos|macro|PIO_FRLHSR_P4_Pos
DECL|PIO_FRLHSR_P4|macro|PIO_FRLHSR_P4
DECL|PIO_FRLHSR_P5_Msk|macro|PIO_FRLHSR_P5_Msk
DECL|PIO_FRLHSR_P5_Pos|macro|PIO_FRLHSR_P5_Pos
DECL|PIO_FRLHSR_P5|macro|PIO_FRLHSR_P5
DECL|PIO_FRLHSR_P6_Msk|macro|PIO_FRLHSR_P6_Msk
DECL|PIO_FRLHSR_P6_Pos|macro|PIO_FRLHSR_P6_Pos
DECL|PIO_FRLHSR_P6|macro|PIO_FRLHSR_P6
DECL|PIO_FRLHSR_P7_Msk|macro|PIO_FRLHSR_P7_Msk
DECL|PIO_FRLHSR_P7_Pos|macro|PIO_FRLHSR_P7_Pos
DECL|PIO_FRLHSR_P7|macro|PIO_FRLHSR_P7
DECL|PIO_FRLHSR_P8_Msk|macro|PIO_FRLHSR_P8_Msk
DECL|PIO_FRLHSR_P8_Pos|macro|PIO_FRLHSR_P8_Pos
DECL|PIO_FRLHSR_P8|macro|PIO_FRLHSR_P8
DECL|PIO_FRLHSR_P9_Msk|macro|PIO_FRLHSR_P9_Msk
DECL|PIO_FRLHSR_P9_Pos|macro|PIO_FRLHSR_P9_Pos
DECL|PIO_FRLHSR_P9|macro|PIO_FRLHSR_P9
DECL|PIO_FRLHSR_P_Msk|macro|PIO_FRLHSR_P_Msk
DECL|PIO_FRLHSR_P_Pos|macro|PIO_FRLHSR_P_Pos
DECL|PIO_FRLHSR_P|macro|PIO_FRLHSR_P
DECL|PIO_FRLHSR_Type|typedef|} PIO_FRLHSR_Type;
DECL|PIO_FRLHSR|member|__I PIO_FRLHSR_Type PIO_FRLHSR; /**< Offset: 0xD8 (R/ 32) Fall/Rise - Low/High Status Register */
DECL|PIO_FRLHSR|member|__I uint32_t PIO_FRLHSR; /**< (PIO Offset: 0xD8) Fall/Rise - Low/High Status Register */
DECL|PIO_IDR_MASK|macro|PIO_IDR_MASK
DECL|PIO_IDR_Msk|macro|PIO_IDR_Msk
DECL|PIO_IDR_OFFSET|macro|PIO_IDR_OFFSET
DECL|PIO_IDR_P0_Msk|macro|PIO_IDR_P0_Msk
DECL|PIO_IDR_P0_Pos|macro|PIO_IDR_P0_Pos
DECL|PIO_IDR_P0|macro|PIO_IDR_P0
DECL|PIO_IDR_P10_Msk|macro|PIO_IDR_P10_Msk
DECL|PIO_IDR_P10_Pos|macro|PIO_IDR_P10_Pos
DECL|PIO_IDR_P10|macro|PIO_IDR_P10
DECL|PIO_IDR_P11_Msk|macro|PIO_IDR_P11_Msk
DECL|PIO_IDR_P11_Pos|macro|PIO_IDR_P11_Pos
DECL|PIO_IDR_P11|macro|PIO_IDR_P11
DECL|PIO_IDR_P12_Msk|macro|PIO_IDR_P12_Msk
DECL|PIO_IDR_P12_Pos|macro|PIO_IDR_P12_Pos
DECL|PIO_IDR_P12|macro|PIO_IDR_P12
DECL|PIO_IDR_P13_Msk|macro|PIO_IDR_P13_Msk
DECL|PIO_IDR_P13_Pos|macro|PIO_IDR_P13_Pos
DECL|PIO_IDR_P13|macro|PIO_IDR_P13
DECL|PIO_IDR_P14_Msk|macro|PIO_IDR_P14_Msk
DECL|PIO_IDR_P14_Pos|macro|PIO_IDR_P14_Pos
DECL|PIO_IDR_P14|macro|PIO_IDR_P14
DECL|PIO_IDR_P15_Msk|macro|PIO_IDR_P15_Msk
DECL|PIO_IDR_P15_Pos|macro|PIO_IDR_P15_Pos
DECL|PIO_IDR_P15|macro|PIO_IDR_P15
DECL|PIO_IDR_P16_Msk|macro|PIO_IDR_P16_Msk
DECL|PIO_IDR_P16_Pos|macro|PIO_IDR_P16_Pos
DECL|PIO_IDR_P16|macro|PIO_IDR_P16
DECL|PIO_IDR_P17_Msk|macro|PIO_IDR_P17_Msk
DECL|PIO_IDR_P17_Pos|macro|PIO_IDR_P17_Pos
DECL|PIO_IDR_P17|macro|PIO_IDR_P17
DECL|PIO_IDR_P18_Msk|macro|PIO_IDR_P18_Msk
DECL|PIO_IDR_P18_Pos|macro|PIO_IDR_P18_Pos
DECL|PIO_IDR_P18|macro|PIO_IDR_P18
DECL|PIO_IDR_P19_Msk|macro|PIO_IDR_P19_Msk
DECL|PIO_IDR_P19_Pos|macro|PIO_IDR_P19_Pos
DECL|PIO_IDR_P19|macro|PIO_IDR_P19
DECL|PIO_IDR_P1_Msk|macro|PIO_IDR_P1_Msk
DECL|PIO_IDR_P1_Pos|macro|PIO_IDR_P1_Pos
DECL|PIO_IDR_P1|macro|PIO_IDR_P1
DECL|PIO_IDR_P20_Msk|macro|PIO_IDR_P20_Msk
DECL|PIO_IDR_P20_Pos|macro|PIO_IDR_P20_Pos
DECL|PIO_IDR_P20|macro|PIO_IDR_P20
DECL|PIO_IDR_P21_Msk|macro|PIO_IDR_P21_Msk
DECL|PIO_IDR_P21_Pos|macro|PIO_IDR_P21_Pos
DECL|PIO_IDR_P21|macro|PIO_IDR_P21
DECL|PIO_IDR_P22_Msk|macro|PIO_IDR_P22_Msk
DECL|PIO_IDR_P22_Pos|macro|PIO_IDR_P22_Pos
DECL|PIO_IDR_P22|macro|PIO_IDR_P22
DECL|PIO_IDR_P23_Msk|macro|PIO_IDR_P23_Msk
DECL|PIO_IDR_P23_Pos|macro|PIO_IDR_P23_Pos
DECL|PIO_IDR_P23|macro|PIO_IDR_P23
DECL|PIO_IDR_P24_Msk|macro|PIO_IDR_P24_Msk
DECL|PIO_IDR_P24_Pos|macro|PIO_IDR_P24_Pos
DECL|PIO_IDR_P24|macro|PIO_IDR_P24
DECL|PIO_IDR_P25_Msk|macro|PIO_IDR_P25_Msk
DECL|PIO_IDR_P25_Pos|macro|PIO_IDR_P25_Pos
DECL|PIO_IDR_P25|macro|PIO_IDR_P25
DECL|PIO_IDR_P26_Msk|macro|PIO_IDR_P26_Msk
DECL|PIO_IDR_P26_Pos|macro|PIO_IDR_P26_Pos
DECL|PIO_IDR_P26|macro|PIO_IDR_P26
DECL|PIO_IDR_P27_Msk|macro|PIO_IDR_P27_Msk
DECL|PIO_IDR_P27_Pos|macro|PIO_IDR_P27_Pos
DECL|PIO_IDR_P27|macro|PIO_IDR_P27
DECL|PIO_IDR_P28_Msk|macro|PIO_IDR_P28_Msk
DECL|PIO_IDR_P28_Pos|macro|PIO_IDR_P28_Pos
DECL|PIO_IDR_P28|macro|PIO_IDR_P28
DECL|PIO_IDR_P29_Msk|macro|PIO_IDR_P29_Msk
DECL|PIO_IDR_P29_Pos|macro|PIO_IDR_P29_Pos
DECL|PIO_IDR_P29|macro|PIO_IDR_P29
DECL|PIO_IDR_P2_Msk|macro|PIO_IDR_P2_Msk
DECL|PIO_IDR_P2_Pos|macro|PIO_IDR_P2_Pos
DECL|PIO_IDR_P2|macro|PIO_IDR_P2
DECL|PIO_IDR_P30_Msk|macro|PIO_IDR_P30_Msk
DECL|PIO_IDR_P30_Pos|macro|PIO_IDR_P30_Pos
DECL|PIO_IDR_P30|macro|PIO_IDR_P30
DECL|PIO_IDR_P31_Msk|macro|PIO_IDR_P31_Msk
DECL|PIO_IDR_P31_Pos|macro|PIO_IDR_P31_Pos
DECL|PIO_IDR_P31|macro|PIO_IDR_P31
DECL|PIO_IDR_P3_Msk|macro|PIO_IDR_P3_Msk
DECL|PIO_IDR_P3_Pos|macro|PIO_IDR_P3_Pos
DECL|PIO_IDR_P3|macro|PIO_IDR_P3
DECL|PIO_IDR_P4_Msk|macro|PIO_IDR_P4_Msk
DECL|PIO_IDR_P4_Pos|macro|PIO_IDR_P4_Pos
DECL|PIO_IDR_P4|macro|PIO_IDR_P4
DECL|PIO_IDR_P5_Msk|macro|PIO_IDR_P5_Msk
DECL|PIO_IDR_P5_Pos|macro|PIO_IDR_P5_Pos
DECL|PIO_IDR_P5|macro|PIO_IDR_P5
DECL|PIO_IDR_P6_Msk|macro|PIO_IDR_P6_Msk
DECL|PIO_IDR_P6_Pos|macro|PIO_IDR_P6_Pos
DECL|PIO_IDR_P6|macro|PIO_IDR_P6
DECL|PIO_IDR_P7_Msk|macro|PIO_IDR_P7_Msk
DECL|PIO_IDR_P7_Pos|macro|PIO_IDR_P7_Pos
DECL|PIO_IDR_P7|macro|PIO_IDR_P7
DECL|PIO_IDR_P8_Msk|macro|PIO_IDR_P8_Msk
DECL|PIO_IDR_P8_Pos|macro|PIO_IDR_P8_Pos
DECL|PIO_IDR_P8|macro|PIO_IDR_P8
DECL|PIO_IDR_P9_Msk|macro|PIO_IDR_P9_Msk
DECL|PIO_IDR_P9_Pos|macro|PIO_IDR_P9_Pos
DECL|PIO_IDR_P9|macro|PIO_IDR_P9
DECL|PIO_IDR_P_Msk|macro|PIO_IDR_P_Msk
DECL|PIO_IDR_P_Pos|macro|PIO_IDR_P_Pos
DECL|PIO_IDR_P|macro|PIO_IDR_P
DECL|PIO_IDR_Type|typedef|} PIO_IDR_Type;
DECL|PIO_IDR|member|__O PIO_IDR_Type PIO_IDR; /**< Offset: 0x44 ( /W 32) Interrupt Disable Register */
DECL|PIO_IDR|member|__O uint32_t PIO_IDR; /**< (PIO Offset: 0x44) Interrupt Disable Register */
DECL|PIO_IER_MASK|macro|PIO_IER_MASK
DECL|PIO_IER_Msk|macro|PIO_IER_Msk
DECL|PIO_IER_OFFSET|macro|PIO_IER_OFFSET
DECL|PIO_IER_P0_Msk|macro|PIO_IER_P0_Msk
DECL|PIO_IER_P0_Pos|macro|PIO_IER_P0_Pos
DECL|PIO_IER_P0|macro|PIO_IER_P0
DECL|PIO_IER_P10_Msk|macro|PIO_IER_P10_Msk
DECL|PIO_IER_P10_Pos|macro|PIO_IER_P10_Pos
DECL|PIO_IER_P10|macro|PIO_IER_P10
DECL|PIO_IER_P11_Msk|macro|PIO_IER_P11_Msk
DECL|PIO_IER_P11_Pos|macro|PIO_IER_P11_Pos
DECL|PIO_IER_P11|macro|PIO_IER_P11
DECL|PIO_IER_P12_Msk|macro|PIO_IER_P12_Msk
DECL|PIO_IER_P12_Pos|macro|PIO_IER_P12_Pos
DECL|PIO_IER_P12|macro|PIO_IER_P12
DECL|PIO_IER_P13_Msk|macro|PIO_IER_P13_Msk
DECL|PIO_IER_P13_Pos|macro|PIO_IER_P13_Pos
DECL|PIO_IER_P13|macro|PIO_IER_P13
DECL|PIO_IER_P14_Msk|macro|PIO_IER_P14_Msk
DECL|PIO_IER_P14_Pos|macro|PIO_IER_P14_Pos
DECL|PIO_IER_P14|macro|PIO_IER_P14
DECL|PIO_IER_P15_Msk|macro|PIO_IER_P15_Msk
DECL|PIO_IER_P15_Pos|macro|PIO_IER_P15_Pos
DECL|PIO_IER_P15|macro|PIO_IER_P15
DECL|PIO_IER_P16_Msk|macro|PIO_IER_P16_Msk
DECL|PIO_IER_P16_Pos|macro|PIO_IER_P16_Pos
DECL|PIO_IER_P16|macro|PIO_IER_P16
DECL|PIO_IER_P17_Msk|macro|PIO_IER_P17_Msk
DECL|PIO_IER_P17_Pos|macro|PIO_IER_P17_Pos
DECL|PIO_IER_P17|macro|PIO_IER_P17
DECL|PIO_IER_P18_Msk|macro|PIO_IER_P18_Msk
DECL|PIO_IER_P18_Pos|macro|PIO_IER_P18_Pos
DECL|PIO_IER_P18|macro|PIO_IER_P18
DECL|PIO_IER_P19_Msk|macro|PIO_IER_P19_Msk
DECL|PIO_IER_P19_Pos|macro|PIO_IER_P19_Pos
DECL|PIO_IER_P19|macro|PIO_IER_P19
DECL|PIO_IER_P1_Msk|macro|PIO_IER_P1_Msk
DECL|PIO_IER_P1_Pos|macro|PIO_IER_P1_Pos
DECL|PIO_IER_P1|macro|PIO_IER_P1
DECL|PIO_IER_P20_Msk|macro|PIO_IER_P20_Msk
DECL|PIO_IER_P20_Pos|macro|PIO_IER_P20_Pos
DECL|PIO_IER_P20|macro|PIO_IER_P20
DECL|PIO_IER_P21_Msk|macro|PIO_IER_P21_Msk
DECL|PIO_IER_P21_Pos|macro|PIO_IER_P21_Pos
DECL|PIO_IER_P21|macro|PIO_IER_P21
DECL|PIO_IER_P22_Msk|macro|PIO_IER_P22_Msk
DECL|PIO_IER_P22_Pos|macro|PIO_IER_P22_Pos
DECL|PIO_IER_P22|macro|PIO_IER_P22
DECL|PIO_IER_P23_Msk|macro|PIO_IER_P23_Msk
DECL|PIO_IER_P23_Pos|macro|PIO_IER_P23_Pos
DECL|PIO_IER_P23|macro|PIO_IER_P23
DECL|PIO_IER_P24_Msk|macro|PIO_IER_P24_Msk
DECL|PIO_IER_P24_Pos|macro|PIO_IER_P24_Pos
DECL|PIO_IER_P24|macro|PIO_IER_P24
DECL|PIO_IER_P25_Msk|macro|PIO_IER_P25_Msk
DECL|PIO_IER_P25_Pos|macro|PIO_IER_P25_Pos
DECL|PIO_IER_P25|macro|PIO_IER_P25
DECL|PIO_IER_P26_Msk|macro|PIO_IER_P26_Msk
DECL|PIO_IER_P26_Pos|macro|PIO_IER_P26_Pos
DECL|PIO_IER_P26|macro|PIO_IER_P26
DECL|PIO_IER_P27_Msk|macro|PIO_IER_P27_Msk
DECL|PIO_IER_P27_Pos|macro|PIO_IER_P27_Pos
DECL|PIO_IER_P27|macro|PIO_IER_P27
DECL|PIO_IER_P28_Msk|macro|PIO_IER_P28_Msk
DECL|PIO_IER_P28_Pos|macro|PIO_IER_P28_Pos
DECL|PIO_IER_P28|macro|PIO_IER_P28
DECL|PIO_IER_P29_Msk|macro|PIO_IER_P29_Msk
DECL|PIO_IER_P29_Pos|macro|PIO_IER_P29_Pos
DECL|PIO_IER_P29|macro|PIO_IER_P29
DECL|PIO_IER_P2_Msk|macro|PIO_IER_P2_Msk
DECL|PIO_IER_P2_Pos|macro|PIO_IER_P2_Pos
DECL|PIO_IER_P2|macro|PIO_IER_P2
DECL|PIO_IER_P30_Msk|macro|PIO_IER_P30_Msk
DECL|PIO_IER_P30_Pos|macro|PIO_IER_P30_Pos
DECL|PIO_IER_P30|macro|PIO_IER_P30
DECL|PIO_IER_P31_Msk|macro|PIO_IER_P31_Msk
DECL|PIO_IER_P31_Pos|macro|PIO_IER_P31_Pos
DECL|PIO_IER_P31|macro|PIO_IER_P31
DECL|PIO_IER_P3_Msk|macro|PIO_IER_P3_Msk
DECL|PIO_IER_P3_Pos|macro|PIO_IER_P3_Pos
DECL|PIO_IER_P3|macro|PIO_IER_P3
DECL|PIO_IER_P4_Msk|macro|PIO_IER_P4_Msk
DECL|PIO_IER_P4_Pos|macro|PIO_IER_P4_Pos
DECL|PIO_IER_P4|macro|PIO_IER_P4
DECL|PIO_IER_P5_Msk|macro|PIO_IER_P5_Msk
DECL|PIO_IER_P5_Pos|macro|PIO_IER_P5_Pos
DECL|PIO_IER_P5|macro|PIO_IER_P5
DECL|PIO_IER_P6_Msk|macro|PIO_IER_P6_Msk
DECL|PIO_IER_P6_Pos|macro|PIO_IER_P6_Pos
DECL|PIO_IER_P6|macro|PIO_IER_P6
DECL|PIO_IER_P7_Msk|macro|PIO_IER_P7_Msk
DECL|PIO_IER_P7_Pos|macro|PIO_IER_P7_Pos
DECL|PIO_IER_P7|macro|PIO_IER_P7
DECL|PIO_IER_P8_Msk|macro|PIO_IER_P8_Msk
DECL|PIO_IER_P8_Pos|macro|PIO_IER_P8_Pos
DECL|PIO_IER_P8|macro|PIO_IER_P8
DECL|PIO_IER_P9_Msk|macro|PIO_IER_P9_Msk
DECL|PIO_IER_P9_Pos|macro|PIO_IER_P9_Pos
DECL|PIO_IER_P9|macro|PIO_IER_P9
DECL|PIO_IER_P_Msk|macro|PIO_IER_P_Msk
DECL|PIO_IER_P_Pos|macro|PIO_IER_P_Pos
DECL|PIO_IER_P|macro|PIO_IER_P
DECL|PIO_IER_Type|typedef|} PIO_IER_Type;
DECL|PIO_IER|member|__O PIO_IER_Type PIO_IER; /**< Offset: 0x40 ( /W 32) Interrupt Enable Register */
DECL|PIO_IER|member|__O uint32_t PIO_IER; /**< (PIO Offset: 0x40) Interrupt Enable Register */
DECL|PIO_IFDR_MASK|macro|PIO_IFDR_MASK
DECL|PIO_IFDR_Msk|macro|PIO_IFDR_Msk
DECL|PIO_IFDR_OFFSET|macro|PIO_IFDR_OFFSET
DECL|PIO_IFDR_P0_Msk|macro|PIO_IFDR_P0_Msk
DECL|PIO_IFDR_P0_Pos|macro|PIO_IFDR_P0_Pos
DECL|PIO_IFDR_P0|macro|PIO_IFDR_P0
DECL|PIO_IFDR_P10_Msk|macro|PIO_IFDR_P10_Msk
DECL|PIO_IFDR_P10_Pos|macro|PIO_IFDR_P10_Pos
DECL|PIO_IFDR_P10|macro|PIO_IFDR_P10
DECL|PIO_IFDR_P11_Msk|macro|PIO_IFDR_P11_Msk
DECL|PIO_IFDR_P11_Pos|macro|PIO_IFDR_P11_Pos
DECL|PIO_IFDR_P11|macro|PIO_IFDR_P11
DECL|PIO_IFDR_P12_Msk|macro|PIO_IFDR_P12_Msk
DECL|PIO_IFDR_P12_Pos|macro|PIO_IFDR_P12_Pos
DECL|PIO_IFDR_P12|macro|PIO_IFDR_P12
DECL|PIO_IFDR_P13_Msk|macro|PIO_IFDR_P13_Msk
DECL|PIO_IFDR_P13_Pos|macro|PIO_IFDR_P13_Pos
DECL|PIO_IFDR_P13|macro|PIO_IFDR_P13
DECL|PIO_IFDR_P14_Msk|macro|PIO_IFDR_P14_Msk
DECL|PIO_IFDR_P14_Pos|macro|PIO_IFDR_P14_Pos
DECL|PIO_IFDR_P14|macro|PIO_IFDR_P14
DECL|PIO_IFDR_P15_Msk|macro|PIO_IFDR_P15_Msk
DECL|PIO_IFDR_P15_Pos|macro|PIO_IFDR_P15_Pos
DECL|PIO_IFDR_P15|macro|PIO_IFDR_P15
DECL|PIO_IFDR_P16_Msk|macro|PIO_IFDR_P16_Msk
DECL|PIO_IFDR_P16_Pos|macro|PIO_IFDR_P16_Pos
DECL|PIO_IFDR_P16|macro|PIO_IFDR_P16
DECL|PIO_IFDR_P17_Msk|macro|PIO_IFDR_P17_Msk
DECL|PIO_IFDR_P17_Pos|macro|PIO_IFDR_P17_Pos
DECL|PIO_IFDR_P17|macro|PIO_IFDR_P17
DECL|PIO_IFDR_P18_Msk|macro|PIO_IFDR_P18_Msk
DECL|PIO_IFDR_P18_Pos|macro|PIO_IFDR_P18_Pos
DECL|PIO_IFDR_P18|macro|PIO_IFDR_P18
DECL|PIO_IFDR_P19_Msk|macro|PIO_IFDR_P19_Msk
DECL|PIO_IFDR_P19_Pos|macro|PIO_IFDR_P19_Pos
DECL|PIO_IFDR_P19|macro|PIO_IFDR_P19
DECL|PIO_IFDR_P1_Msk|macro|PIO_IFDR_P1_Msk
DECL|PIO_IFDR_P1_Pos|macro|PIO_IFDR_P1_Pos
DECL|PIO_IFDR_P1|macro|PIO_IFDR_P1
DECL|PIO_IFDR_P20_Msk|macro|PIO_IFDR_P20_Msk
DECL|PIO_IFDR_P20_Pos|macro|PIO_IFDR_P20_Pos
DECL|PIO_IFDR_P20|macro|PIO_IFDR_P20
DECL|PIO_IFDR_P21_Msk|macro|PIO_IFDR_P21_Msk
DECL|PIO_IFDR_P21_Pos|macro|PIO_IFDR_P21_Pos
DECL|PIO_IFDR_P21|macro|PIO_IFDR_P21
DECL|PIO_IFDR_P22_Msk|macro|PIO_IFDR_P22_Msk
DECL|PIO_IFDR_P22_Pos|macro|PIO_IFDR_P22_Pos
DECL|PIO_IFDR_P22|macro|PIO_IFDR_P22
DECL|PIO_IFDR_P23_Msk|macro|PIO_IFDR_P23_Msk
DECL|PIO_IFDR_P23_Pos|macro|PIO_IFDR_P23_Pos
DECL|PIO_IFDR_P23|macro|PIO_IFDR_P23
DECL|PIO_IFDR_P24_Msk|macro|PIO_IFDR_P24_Msk
DECL|PIO_IFDR_P24_Pos|macro|PIO_IFDR_P24_Pos
DECL|PIO_IFDR_P24|macro|PIO_IFDR_P24
DECL|PIO_IFDR_P25_Msk|macro|PIO_IFDR_P25_Msk
DECL|PIO_IFDR_P25_Pos|macro|PIO_IFDR_P25_Pos
DECL|PIO_IFDR_P25|macro|PIO_IFDR_P25
DECL|PIO_IFDR_P26_Msk|macro|PIO_IFDR_P26_Msk
DECL|PIO_IFDR_P26_Pos|macro|PIO_IFDR_P26_Pos
DECL|PIO_IFDR_P26|macro|PIO_IFDR_P26
DECL|PIO_IFDR_P27_Msk|macro|PIO_IFDR_P27_Msk
DECL|PIO_IFDR_P27_Pos|macro|PIO_IFDR_P27_Pos
DECL|PIO_IFDR_P27|macro|PIO_IFDR_P27
DECL|PIO_IFDR_P28_Msk|macro|PIO_IFDR_P28_Msk
DECL|PIO_IFDR_P28_Pos|macro|PIO_IFDR_P28_Pos
DECL|PIO_IFDR_P28|macro|PIO_IFDR_P28
DECL|PIO_IFDR_P29_Msk|macro|PIO_IFDR_P29_Msk
DECL|PIO_IFDR_P29_Pos|macro|PIO_IFDR_P29_Pos
DECL|PIO_IFDR_P29|macro|PIO_IFDR_P29
DECL|PIO_IFDR_P2_Msk|macro|PIO_IFDR_P2_Msk
DECL|PIO_IFDR_P2_Pos|macro|PIO_IFDR_P2_Pos
DECL|PIO_IFDR_P2|macro|PIO_IFDR_P2
DECL|PIO_IFDR_P30_Msk|macro|PIO_IFDR_P30_Msk
DECL|PIO_IFDR_P30_Pos|macro|PIO_IFDR_P30_Pos
DECL|PIO_IFDR_P30|macro|PIO_IFDR_P30
DECL|PIO_IFDR_P31_Msk|macro|PIO_IFDR_P31_Msk
DECL|PIO_IFDR_P31_Pos|macro|PIO_IFDR_P31_Pos
DECL|PIO_IFDR_P31|macro|PIO_IFDR_P31
DECL|PIO_IFDR_P3_Msk|macro|PIO_IFDR_P3_Msk
DECL|PIO_IFDR_P3_Pos|macro|PIO_IFDR_P3_Pos
DECL|PIO_IFDR_P3|macro|PIO_IFDR_P3
DECL|PIO_IFDR_P4_Msk|macro|PIO_IFDR_P4_Msk
DECL|PIO_IFDR_P4_Pos|macro|PIO_IFDR_P4_Pos
DECL|PIO_IFDR_P4|macro|PIO_IFDR_P4
DECL|PIO_IFDR_P5_Msk|macro|PIO_IFDR_P5_Msk
DECL|PIO_IFDR_P5_Pos|macro|PIO_IFDR_P5_Pos
DECL|PIO_IFDR_P5|macro|PIO_IFDR_P5
DECL|PIO_IFDR_P6_Msk|macro|PIO_IFDR_P6_Msk
DECL|PIO_IFDR_P6_Pos|macro|PIO_IFDR_P6_Pos
DECL|PIO_IFDR_P6|macro|PIO_IFDR_P6
DECL|PIO_IFDR_P7_Msk|macro|PIO_IFDR_P7_Msk
DECL|PIO_IFDR_P7_Pos|macro|PIO_IFDR_P7_Pos
DECL|PIO_IFDR_P7|macro|PIO_IFDR_P7
DECL|PIO_IFDR_P8_Msk|macro|PIO_IFDR_P8_Msk
DECL|PIO_IFDR_P8_Pos|macro|PIO_IFDR_P8_Pos
DECL|PIO_IFDR_P8|macro|PIO_IFDR_P8
DECL|PIO_IFDR_P9_Msk|macro|PIO_IFDR_P9_Msk
DECL|PIO_IFDR_P9_Pos|macro|PIO_IFDR_P9_Pos
DECL|PIO_IFDR_P9|macro|PIO_IFDR_P9
DECL|PIO_IFDR_P_Msk|macro|PIO_IFDR_P_Msk
DECL|PIO_IFDR_P_Pos|macro|PIO_IFDR_P_Pos
DECL|PIO_IFDR_P|macro|PIO_IFDR_P
DECL|PIO_IFDR_Type|typedef|} PIO_IFDR_Type;
DECL|PIO_IFDR|member|__O PIO_IFDR_Type PIO_IFDR; /**< Offset: 0x24 ( /W 32) Glitch Input Filter Disable Register */
DECL|PIO_IFDR|member|__O uint32_t PIO_IFDR; /**< (PIO Offset: 0x24) Glitch Input Filter Disable Register */
DECL|PIO_IFER_MASK|macro|PIO_IFER_MASK
DECL|PIO_IFER_Msk|macro|PIO_IFER_Msk
DECL|PIO_IFER_OFFSET|macro|PIO_IFER_OFFSET
DECL|PIO_IFER_P0_Msk|macro|PIO_IFER_P0_Msk
DECL|PIO_IFER_P0_Pos|macro|PIO_IFER_P0_Pos
DECL|PIO_IFER_P0|macro|PIO_IFER_P0
DECL|PIO_IFER_P10_Msk|macro|PIO_IFER_P10_Msk
DECL|PIO_IFER_P10_Pos|macro|PIO_IFER_P10_Pos
DECL|PIO_IFER_P10|macro|PIO_IFER_P10
DECL|PIO_IFER_P11_Msk|macro|PIO_IFER_P11_Msk
DECL|PIO_IFER_P11_Pos|macro|PIO_IFER_P11_Pos
DECL|PIO_IFER_P11|macro|PIO_IFER_P11
DECL|PIO_IFER_P12_Msk|macro|PIO_IFER_P12_Msk
DECL|PIO_IFER_P12_Pos|macro|PIO_IFER_P12_Pos
DECL|PIO_IFER_P12|macro|PIO_IFER_P12
DECL|PIO_IFER_P13_Msk|macro|PIO_IFER_P13_Msk
DECL|PIO_IFER_P13_Pos|macro|PIO_IFER_P13_Pos
DECL|PIO_IFER_P13|macro|PIO_IFER_P13
DECL|PIO_IFER_P14_Msk|macro|PIO_IFER_P14_Msk
DECL|PIO_IFER_P14_Pos|macro|PIO_IFER_P14_Pos
DECL|PIO_IFER_P14|macro|PIO_IFER_P14
DECL|PIO_IFER_P15_Msk|macro|PIO_IFER_P15_Msk
DECL|PIO_IFER_P15_Pos|macro|PIO_IFER_P15_Pos
DECL|PIO_IFER_P15|macro|PIO_IFER_P15
DECL|PIO_IFER_P16_Msk|macro|PIO_IFER_P16_Msk
DECL|PIO_IFER_P16_Pos|macro|PIO_IFER_P16_Pos
DECL|PIO_IFER_P16|macro|PIO_IFER_P16
DECL|PIO_IFER_P17_Msk|macro|PIO_IFER_P17_Msk
DECL|PIO_IFER_P17_Pos|macro|PIO_IFER_P17_Pos
DECL|PIO_IFER_P17|macro|PIO_IFER_P17
DECL|PIO_IFER_P18_Msk|macro|PIO_IFER_P18_Msk
DECL|PIO_IFER_P18_Pos|macro|PIO_IFER_P18_Pos
DECL|PIO_IFER_P18|macro|PIO_IFER_P18
DECL|PIO_IFER_P19_Msk|macro|PIO_IFER_P19_Msk
DECL|PIO_IFER_P19_Pos|macro|PIO_IFER_P19_Pos
DECL|PIO_IFER_P19|macro|PIO_IFER_P19
DECL|PIO_IFER_P1_Msk|macro|PIO_IFER_P1_Msk
DECL|PIO_IFER_P1_Pos|macro|PIO_IFER_P1_Pos
DECL|PIO_IFER_P1|macro|PIO_IFER_P1
DECL|PIO_IFER_P20_Msk|macro|PIO_IFER_P20_Msk
DECL|PIO_IFER_P20_Pos|macro|PIO_IFER_P20_Pos
DECL|PIO_IFER_P20|macro|PIO_IFER_P20
DECL|PIO_IFER_P21_Msk|macro|PIO_IFER_P21_Msk
DECL|PIO_IFER_P21_Pos|macro|PIO_IFER_P21_Pos
DECL|PIO_IFER_P21|macro|PIO_IFER_P21
DECL|PIO_IFER_P22_Msk|macro|PIO_IFER_P22_Msk
DECL|PIO_IFER_P22_Pos|macro|PIO_IFER_P22_Pos
DECL|PIO_IFER_P22|macro|PIO_IFER_P22
DECL|PIO_IFER_P23_Msk|macro|PIO_IFER_P23_Msk
DECL|PIO_IFER_P23_Pos|macro|PIO_IFER_P23_Pos
DECL|PIO_IFER_P23|macro|PIO_IFER_P23
DECL|PIO_IFER_P24_Msk|macro|PIO_IFER_P24_Msk
DECL|PIO_IFER_P24_Pos|macro|PIO_IFER_P24_Pos
DECL|PIO_IFER_P24|macro|PIO_IFER_P24
DECL|PIO_IFER_P25_Msk|macro|PIO_IFER_P25_Msk
DECL|PIO_IFER_P25_Pos|macro|PIO_IFER_P25_Pos
DECL|PIO_IFER_P25|macro|PIO_IFER_P25
DECL|PIO_IFER_P26_Msk|macro|PIO_IFER_P26_Msk
DECL|PIO_IFER_P26_Pos|macro|PIO_IFER_P26_Pos
DECL|PIO_IFER_P26|macro|PIO_IFER_P26
DECL|PIO_IFER_P27_Msk|macro|PIO_IFER_P27_Msk
DECL|PIO_IFER_P27_Pos|macro|PIO_IFER_P27_Pos
DECL|PIO_IFER_P27|macro|PIO_IFER_P27
DECL|PIO_IFER_P28_Msk|macro|PIO_IFER_P28_Msk
DECL|PIO_IFER_P28_Pos|macro|PIO_IFER_P28_Pos
DECL|PIO_IFER_P28|macro|PIO_IFER_P28
DECL|PIO_IFER_P29_Msk|macro|PIO_IFER_P29_Msk
DECL|PIO_IFER_P29_Pos|macro|PIO_IFER_P29_Pos
DECL|PIO_IFER_P29|macro|PIO_IFER_P29
DECL|PIO_IFER_P2_Msk|macro|PIO_IFER_P2_Msk
DECL|PIO_IFER_P2_Pos|macro|PIO_IFER_P2_Pos
DECL|PIO_IFER_P2|macro|PIO_IFER_P2
DECL|PIO_IFER_P30_Msk|macro|PIO_IFER_P30_Msk
DECL|PIO_IFER_P30_Pos|macro|PIO_IFER_P30_Pos
DECL|PIO_IFER_P30|macro|PIO_IFER_P30
DECL|PIO_IFER_P31_Msk|macro|PIO_IFER_P31_Msk
DECL|PIO_IFER_P31_Pos|macro|PIO_IFER_P31_Pos
DECL|PIO_IFER_P31|macro|PIO_IFER_P31
DECL|PIO_IFER_P3_Msk|macro|PIO_IFER_P3_Msk
DECL|PIO_IFER_P3_Pos|macro|PIO_IFER_P3_Pos
DECL|PIO_IFER_P3|macro|PIO_IFER_P3
DECL|PIO_IFER_P4_Msk|macro|PIO_IFER_P4_Msk
DECL|PIO_IFER_P4_Pos|macro|PIO_IFER_P4_Pos
DECL|PIO_IFER_P4|macro|PIO_IFER_P4
DECL|PIO_IFER_P5_Msk|macro|PIO_IFER_P5_Msk
DECL|PIO_IFER_P5_Pos|macro|PIO_IFER_P5_Pos
DECL|PIO_IFER_P5|macro|PIO_IFER_P5
DECL|PIO_IFER_P6_Msk|macro|PIO_IFER_P6_Msk
DECL|PIO_IFER_P6_Pos|macro|PIO_IFER_P6_Pos
DECL|PIO_IFER_P6|macro|PIO_IFER_P6
DECL|PIO_IFER_P7_Msk|macro|PIO_IFER_P7_Msk
DECL|PIO_IFER_P7_Pos|macro|PIO_IFER_P7_Pos
DECL|PIO_IFER_P7|macro|PIO_IFER_P7
DECL|PIO_IFER_P8_Msk|macro|PIO_IFER_P8_Msk
DECL|PIO_IFER_P8_Pos|macro|PIO_IFER_P8_Pos
DECL|PIO_IFER_P8|macro|PIO_IFER_P8
DECL|PIO_IFER_P9_Msk|macro|PIO_IFER_P9_Msk
DECL|PIO_IFER_P9_Pos|macro|PIO_IFER_P9_Pos
DECL|PIO_IFER_P9|macro|PIO_IFER_P9
DECL|PIO_IFER_P_Msk|macro|PIO_IFER_P_Msk
DECL|PIO_IFER_P_Pos|macro|PIO_IFER_P_Pos
DECL|PIO_IFER_P|macro|PIO_IFER_P
DECL|PIO_IFER_Type|typedef|} PIO_IFER_Type;
DECL|PIO_IFER|member|__O PIO_IFER_Type PIO_IFER; /**< Offset: 0x20 ( /W 32) Glitch Input Filter Enable Register */
DECL|PIO_IFER|member|__O uint32_t PIO_IFER; /**< (PIO Offset: 0x20) Glitch Input Filter Enable Register */
DECL|PIO_IFSCDR_MASK|macro|PIO_IFSCDR_MASK
DECL|PIO_IFSCDR_Msk|macro|PIO_IFSCDR_Msk
DECL|PIO_IFSCDR_OFFSET|macro|PIO_IFSCDR_OFFSET
DECL|PIO_IFSCDR_P0_Msk|macro|PIO_IFSCDR_P0_Msk
DECL|PIO_IFSCDR_P0_Pos|macro|PIO_IFSCDR_P0_Pos
DECL|PIO_IFSCDR_P0|macro|PIO_IFSCDR_P0
DECL|PIO_IFSCDR_P10_Msk|macro|PIO_IFSCDR_P10_Msk
DECL|PIO_IFSCDR_P10_Pos|macro|PIO_IFSCDR_P10_Pos
DECL|PIO_IFSCDR_P10|macro|PIO_IFSCDR_P10
DECL|PIO_IFSCDR_P11_Msk|macro|PIO_IFSCDR_P11_Msk
DECL|PIO_IFSCDR_P11_Pos|macro|PIO_IFSCDR_P11_Pos
DECL|PIO_IFSCDR_P11|macro|PIO_IFSCDR_P11
DECL|PIO_IFSCDR_P12_Msk|macro|PIO_IFSCDR_P12_Msk
DECL|PIO_IFSCDR_P12_Pos|macro|PIO_IFSCDR_P12_Pos
DECL|PIO_IFSCDR_P12|macro|PIO_IFSCDR_P12
DECL|PIO_IFSCDR_P13_Msk|macro|PIO_IFSCDR_P13_Msk
DECL|PIO_IFSCDR_P13_Pos|macro|PIO_IFSCDR_P13_Pos
DECL|PIO_IFSCDR_P13|macro|PIO_IFSCDR_P13
DECL|PIO_IFSCDR_P14_Msk|macro|PIO_IFSCDR_P14_Msk
DECL|PIO_IFSCDR_P14_Pos|macro|PIO_IFSCDR_P14_Pos
DECL|PIO_IFSCDR_P14|macro|PIO_IFSCDR_P14
DECL|PIO_IFSCDR_P15_Msk|macro|PIO_IFSCDR_P15_Msk
DECL|PIO_IFSCDR_P15_Pos|macro|PIO_IFSCDR_P15_Pos
DECL|PIO_IFSCDR_P15|macro|PIO_IFSCDR_P15
DECL|PIO_IFSCDR_P16_Msk|macro|PIO_IFSCDR_P16_Msk
DECL|PIO_IFSCDR_P16_Pos|macro|PIO_IFSCDR_P16_Pos
DECL|PIO_IFSCDR_P16|macro|PIO_IFSCDR_P16
DECL|PIO_IFSCDR_P17_Msk|macro|PIO_IFSCDR_P17_Msk
DECL|PIO_IFSCDR_P17_Pos|macro|PIO_IFSCDR_P17_Pos
DECL|PIO_IFSCDR_P17|macro|PIO_IFSCDR_P17
DECL|PIO_IFSCDR_P18_Msk|macro|PIO_IFSCDR_P18_Msk
DECL|PIO_IFSCDR_P18_Pos|macro|PIO_IFSCDR_P18_Pos
DECL|PIO_IFSCDR_P18|macro|PIO_IFSCDR_P18
DECL|PIO_IFSCDR_P19_Msk|macro|PIO_IFSCDR_P19_Msk
DECL|PIO_IFSCDR_P19_Pos|macro|PIO_IFSCDR_P19_Pos
DECL|PIO_IFSCDR_P19|macro|PIO_IFSCDR_P19
DECL|PIO_IFSCDR_P1_Msk|macro|PIO_IFSCDR_P1_Msk
DECL|PIO_IFSCDR_P1_Pos|macro|PIO_IFSCDR_P1_Pos
DECL|PIO_IFSCDR_P1|macro|PIO_IFSCDR_P1
DECL|PIO_IFSCDR_P20_Msk|macro|PIO_IFSCDR_P20_Msk
DECL|PIO_IFSCDR_P20_Pos|macro|PIO_IFSCDR_P20_Pos
DECL|PIO_IFSCDR_P20|macro|PIO_IFSCDR_P20
DECL|PIO_IFSCDR_P21_Msk|macro|PIO_IFSCDR_P21_Msk
DECL|PIO_IFSCDR_P21_Pos|macro|PIO_IFSCDR_P21_Pos
DECL|PIO_IFSCDR_P21|macro|PIO_IFSCDR_P21
DECL|PIO_IFSCDR_P22_Msk|macro|PIO_IFSCDR_P22_Msk
DECL|PIO_IFSCDR_P22_Pos|macro|PIO_IFSCDR_P22_Pos
DECL|PIO_IFSCDR_P22|macro|PIO_IFSCDR_P22
DECL|PIO_IFSCDR_P23_Msk|macro|PIO_IFSCDR_P23_Msk
DECL|PIO_IFSCDR_P23_Pos|macro|PIO_IFSCDR_P23_Pos
DECL|PIO_IFSCDR_P23|macro|PIO_IFSCDR_P23
DECL|PIO_IFSCDR_P24_Msk|macro|PIO_IFSCDR_P24_Msk
DECL|PIO_IFSCDR_P24_Pos|macro|PIO_IFSCDR_P24_Pos
DECL|PIO_IFSCDR_P24|macro|PIO_IFSCDR_P24
DECL|PIO_IFSCDR_P25_Msk|macro|PIO_IFSCDR_P25_Msk
DECL|PIO_IFSCDR_P25_Pos|macro|PIO_IFSCDR_P25_Pos
DECL|PIO_IFSCDR_P25|macro|PIO_IFSCDR_P25
DECL|PIO_IFSCDR_P26_Msk|macro|PIO_IFSCDR_P26_Msk
DECL|PIO_IFSCDR_P26_Pos|macro|PIO_IFSCDR_P26_Pos
DECL|PIO_IFSCDR_P26|macro|PIO_IFSCDR_P26
DECL|PIO_IFSCDR_P27_Msk|macro|PIO_IFSCDR_P27_Msk
DECL|PIO_IFSCDR_P27_Pos|macro|PIO_IFSCDR_P27_Pos
DECL|PIO_IFSCDR_P27|macro|PIO_IFSCDR_P27
DECL|PIO_IFSCDR_P28_Msk|macro|PIO_IFSCDR_P28_Msk
DECL|PIO_IFSCDR_P28_Pos|macro|PIO_IFSCDR_P28_Pos
DECL|PIO_IFSCDR_P28|macro|PIO_IFSCDR_P28
DECL|PIO_IFSCDR_P29_Msk|macro|PIO_IFSCDR_P29_Msk
DECL|PIO_IFSCDR_P29_Pos|macro|PIO_IFSCDR_P29_Pos
DECL|PIO_IFSCDR_P29|macro|PIO_IFSCDR_P29
DECL|PIO_IFSCDR_P2_Msk|macro|PIO_IFSCDR_P2_Msk
DECL|PIO_IFSCDR_P2_Pos|macro|PIO_IFSCDR_P2_Pos
DECL|PIO_IFSCDR_P2|macro|PIO_IFSCDR_P2
DECL|PIO_IFSCDR_P30_Msk|macro|PIO_IFSCDR_P30_Msk
DECL|PIO_IFSCDR_P30_Pos|macro|PIO_IFSCDR_P30_Pos
DECL|PIO_IFSCDR_P30|macro|PIO_IFSCDR_P30
DECL|PIO_IFSCDR_P31_Msk|macro|PIO_IFSCDR_P31_Msk
DECL|PIO_IFSCDR_P31_Pos|macro|PIO_IFSCDR_P31_Pos
DECL|PIO_IFSCDR_P31|macro|PIO_IFSCDR_P31
DECL|PIO_IFSCDR_P3_Msk|macro|PIO_IFSCDR_P3_Msk
DECL|PIO_IFSCDR_P3_Pos|macro|PIO_IFSCDR_P3_Pos
DECL|PIO_IFSCDR_P3|macro|PIO_IFSCDR_P3
DECL|PIO_IFSCDR_P4_Msk|macro|PIO_IFSCDR_P4_Msk
DECL|PIO_IFSCDR_P4_Pos|macro|PIO_IFSCDR_P4_Pos
DECL|PIO_IFSCDR_P4|macro|PIO_IFSCDR_P4
DECL|PIO_IFSCDR_P5_Msk|macro|PIO_IFSCDR_P5_Msk
DECL|PIO_IFSCDR_P5_Pos|macro|PIO_IFSCDR_P5_Pos
DECL|PIO_IFSCDR_P5|macro|PIO_IFSCDR_P5
DECL|PIO_IFSCDR_P6_Msk|macro|PIO_IFSCDR_P6_Msk
DECL|PIO_IFSCDR_P6_Pos|macro|PIO_IFSCDR_P6_Pos
DECL|PIO_IFSCDR_P6|macro|PIO_IFSCDR_P6
DECL|PIO_IFSCDR_P7_Msk|macro|PIO_IFSCDR_P7_Msk
DECL|PIO_IFSCDR_P7_Pos|macro|PIO_IFSCDR_P7_Pos
DECL|PIO_IFSCDR_P7|macro|PIO_IFSCDR_P7
DECL|PIO_IFSCDR_P8_Msk|macro|PIO_IFSCDR_P8_Msk
DECL|PIO_IFSCDR_P8_Pos|macro|PIO_IFSCDR_P8_Pos
DECL|PIO_IFSCDR_P8|macro|PIO_IFSCDR_P8
DECL|PIO_IFSCDR_P9_Msk|macro|PIO_IFSCDR_P9_Msk
DECL|PIO_IFSCDR_P9_Pos|macro|PIO_IFSCDR_P9_Pos
DECL|PIO_IFSCDR_P9|macro|PIO_IFSCDR_P9
DECL|PIO_IFSCDR_P_Msk|macro|PIO_IFSCDR_P_Msk
DECL|PIO_IFSCDR_P_Pos|macro|PIO_IFSCDR_P_Pos
DECL|PIO_IFSCDR_P|macro|PIO_IFSCDR_P
DECL|PIO_IFSCDR_Type|typedef|} PIO_IFSCDR_Type;
DECL|PIO_IFSCDR|member|__O PIO_IFSCDR_Type PIO_IFSCDR; /**< Offset: 0x80 ( /W 32) Input Filter Slow Clock Disable Register */
DECL|PIO_IFSCDR|member|__O uint32_t PIO_IFSCDR; /**< (PIO Offset: 0x80) Input Filter Slow Clock Disable Register */
DECL|PIO_IFSCER_MASK|macro|PIO_IFSCER_MASK
DECL|PIO_IFSCER_Msk|macro|PIO_IFSCER_Msk
DECL|PIO_IFSCER_OFFSET|macro|PIO_IFSCER_OFFSET
DECL|PIO_IFSCER_P0_Msk|macro|PIO_IFSCER_P0_Msk
DECL|PIO_IFSCER_P0_Pos|macro|PIO_IFSCER_P0_Pos
DECL|PIO_IFSCER_P0|macro|PIO_IFSCER_P0
DECL|PIO_IFSCER_P10_Msk|macro|PIO_IFSCER_P10_Msk
DECL|PIO_IFSCER_P10_Pos|macro|PIO_IFSCER_P10_Pos
DECL|PIO_IFSCER_P10|macro|PIO_IFSCER_P10
DECL|PIO_IFSCER_P11_Msk|macro|PIO_IFSCER_P11_Msk
DECL|PIO_IFSCER_P11_Pos|macro|PIO_IFSCER_P11_Pos
DECL|PIO_IFSCER_P11|macro|PIO_IFSCER_P11
DECL|PIO_IFSCER_P12_Msk|macro|PIO_IFSCER_P12_Msk
DECL|PIO_IFSCER_P12_Pos|macro|PIO_IFSCER_P12_Pos
DECL|PIO_IFSCER_P12|macro|PIO_IFSCER_P12
DECL|PIO_IFSCER_P13_Msk|macro|PIO_IFSCER_P13_Msk
DECL|PIO_IFSCER_P13_Pos|macro|PIO_IFSCER_P13_Pos
DECL|PIO_IFSCER_P13|macro|PIO_IFSCER_P13
DECL|PIO_IFSCER_P14_Msk|macro|PIO_IFSCER_P14_Msk
DECL|PIO_IFSCER_P14_Pos|macro|PIO_IFSCER_P14_Pos
DECL|PIO_IFSCER_P14|macro|PIO_IFSCER_P14
DECL|PIO_IFSCER_P15_Msk|macro|PIO_IFSCER_P15_Msk
DECL|PIO_IFSCER_P15_Pos|macro|PIO_IFSCER_P15_Pos
DECL|PIO_IFSCER_P15|macro|PIO_IFSCER_P15
DECL|PIO_IFSCER_P16_Msk|macro|PIO_IFSCER_P16_Msk
DECL|PIO_IFSCER_P16_Pos|macro|PIO_IFSCER_P16_Pos
DECL|PIO_IFSCER_P16|macro|PIO_IFSCER_P16
DECL|PIO_IFSCER_P17_Msk|macro|PIO_IFSCER_P17_Msk
DECL|PIO_IFSCER_P17_Pos|macro|PIO_IFSCER_P17_Pos
DECL|PIO_IFSCER_P17|macro|PIO_IFSCER_P17
DECL|PIO_IFSCER_P18_Msk|macro|PIO_IFSCER_P18_Msk
DECL|PIO_IFSCER_P18_Pos|macro|PIO_IFSCER_P18_Pos
DECL|PIO_IFSCER_P18|macro|PIO_IFSCER_P18
DECL|PIO_IFSCER_P19_Msk|macro|PIO_IFSCER_P19_Msk
DECL|PIO_IFSCER_P19_Pos|macro|PIO_IFSCER_P19_Pos
DECL|PIO_IFSCER_P19|macro|PIO_IFSCER_P19
DECL|PIO_IFSCER_P1_Msk|macro|PIO_IFSCER_P1_Msk
DECL|PIO_IFSCER_P1_Pos|macro|PIO_IFSCER_P1_Pos
DECL|PIO_IFSCER_P1|macro|PIO_IFSCER_P1
DECL|PIO_IFSCER_P20_Msk|macro|PIO_IFSCER_P20_Msk
DECL|PIO_IFSCER_P20_Pos|macro|PIO_IFSCER_P20_Pos
DECL|PIO_IFSCER_P20|macro|PIO_IFSCER_P20
DECL|PIO_IFSCER_P21_Msk|macro|PIO_IFSCER_P21_Msk
DECL|PIO_IFSCER_P21_Pos|macro|PIO_IFSCER_P21_Pos
DECL|PIO_IFSCER_P21|macro|PIO_IFSCER_P21
DECL|PIO_IFSCER_P22_Msk|macro|PIO_IFSCER_P22_Msk
DECL|PIO_IFSCER_P22_Pos|macro|PIO_IFSCER_P22_Pos
DECL|PIO_IFSCER_P22|macro|PIO_IFSCER_P22
DECL|PIO_IFSCER_P23_Msk|macro|PIO_IFSCER_P23_Msk
DECL|PIO_IFSCER_P23_Pos|macro|PIO_IFSCER_P23_Pos
DECL|PIO_IFSCER_P23|macro|PIO_IFSCER_P23
DECL|PIO_IFSCER_P24_Msk|macro|PIO_IFSCER_P24_Msk
DECL|PIO_IFSCER_P24_Pos|macro|PIO_IFSCER_P24_Pos
DECL|PIO_IFSCER_P24|macro|PIO_IFSCER_P24
DECL|PIO_IFSCER_P25_Msk|macro|PIO_IFSCER_P25_Msk
DECL|PIO_IFSCER_P25_Pos|macro|PIO_IFSCER_P25_Pos
DECL|PIO_IFSCER_P25|macro|PIO_IFSCER_P25
DECL|PIO_IFSCER_P26_Msk|macro|PIO_IFSCER_P26_Msk
DECL|PIO_IFSCER_P26_Pos|macro|PIO_IFSCER_P26_Pos
DECL|PIO_IFSCER_P26|macro|PIO_IFSCER_P26
DECL|PIO_IFSCER_P27_Msk|macro|PIO_IFSCER_P27_Msk
DECL|PIO_IFSCER_P27_Pos|macro|PIO_IFSCER_P27_Pos
DECL|PIO_IFSCER_P27|macro|PIO_IFSCER_P27
DECL|PIO_IFSCER_P28_Msk|macro|PIO_IFSCER_P28_Msk
DECL|PIO_IFSCER_P28_Pos|macro|PIO_IFSCER_P28_Pos
DECL|PIO_IFSCER_P28|macro|PIO_IFSCER_P28
DECL|PIO_IFSCER_P29_Msk|macro|PIO_IFSCER_P29_Msk
DECL|PIO_IFSCER_P29_Pos|macro|PIO_IFSCER_P29_Pos
DECL|PIO_IFSCER_P29|macro|PIO_IFSCER_P29
DECL|PIO_IFSCER_P2_Msk|macro|PIO_IFSCER_P2_Msk
DECL|PIO_IFSCER_P2_Pos|macro|PIO_IFSCER_P2_Pos
DECL|PIO_IFSCER_P2|macro|PIO_IFSCER_P2
DECL|PIO_IFSCER_P30_Msk|macro|PIO_IFSCER_P30_Msk
DECL|PIO_IFSCER_P30_Pos|macro|PIO_IFSCER_P30_Pos
DECL|PIO_IFSCER_P30|macro|PIO_IFSCER_P30
DECL|PIO_IFSCER_P31_Msk|macro|PIO_IFSCER_P31_Msk
DECL|PIO_IFSCER_P31_Pos|macro|PIO_IFSCER_P31_Pos
DECL|PIO_IFSCER_P31|macro|PIO_IFSCER_P31
DECL|PIO_IFSCER_P3_Msk|macro|PIO_IFSCER_P3_Msk
DECL|PIO_IFSCER_P3_Pos|macro|PIO_IFSCER_P3_Pos
DECL|PIO_IFSCER_P3|macro|PIO_IFSCER_P3
DECL|PIO_IFSCER_P4_Msk|macro|PIO_IFSCER_P4_Msk
DECL|PIO_IFSCER_P4_Pos|macro|PIO_IFSCER_P4_Pos
DECL|PIO_IFSCER_P4|macro|PIO_IFSCER_P4
DECL|PIO_IFSCER_P5_Msk|macro|PIO_IFSCER_P5_Msk
DECL|PIO_IFSCER_P5_Pos|macro|PIO_IFSCER_P5_Pos
DECL|PIO_IFSCER_P5|macro|PIO_IFSCER_P5
DECL|PIO_IFSCER_P6_Msk|macro|PIO_IFSCER_P6_Msk
DECL|PIO_IFSCER_P6_Pos|macro|PIO_IFSCER_P6_Pos
DECL|PIO_IFSCER_P6|macro|PIO_IFSCER_P6
DECL|PIO_IFSCER_P7_Msk|macro|PIO_IFSCER_P7_Msk
DECL|PIO_IFSCER_P7_Pos|macro|PIO_IFSCER_P7_Pos
DECL|PIO_IFSCER_P7|macro|PIO_IFSCER_P7
DECL|PIO_IFSCER_P8_Msk|macro|PIO_IFSCER_P8_Msk
DECL|PIO_IFSCER_P8_Pos|macro|PIO_IFSCER_P8_Pos
DECL|PIO_IFSCER_P8|macro|PIO_IFSCER_P8
DECL|PIO_IFSCER_P9_Msk|macro|PIO_IFSCER_P9_Msk
DECL|PIO_IFSCER_P9_Pos|macro|PIO_IFSCER_P9_Pos
DECL|PIO_IFSCER_P9|macro|PIO_IFSCER_P9
DECL|PIO_IFSCER_P_Msk|macro|PIO_IFSCER_P_Msk
DECL|PIO_IFSCER_P_Pos|macro|PIO_IFSCER_P_Pos
DECL|PIO_IFSCER_P|macro|PIO_IFSCER_P
DECL|PIO_IFSCER_Type|typedef|} PIO_IFSCER_Type;
DECL|PIO_IFSCER|member|__O PIO_IFSCER_Type PIO_IFSCER; /**< Offset: 0x84 ( /W 32) Input Filter Slow Clock Enable Register */
DECL|PIO_IFSCER|member|__O uint32_t PIO_IFSCER; /**< (PIO Offset: 0x84) Input Filter Slow Clock Enable Register */
DECL|PIO_IFSCSR_MASK|macro|PIO_IFSCSR_MASK
DECL|PIO_IFSCSR_Msk|macro|PIO_IFSCSR_Msk
DECL|PIO_IFSCSR_OFFSET|macro|PIO_IFSCSR_OFFSET
DECL|PIO_IFSCSR_P0_Msk|macro|PIO_IFSCSR_P0_Msk
DECL|PIO_IFSCSR_P0_Pos|macro|PIO_IFSCSR_P0_Pos
DECL|PIO_IFSCSR_P0|macro|PIO_IFSCSR_P0
DECL|PIO_IFSCSR_P10_Msk|macro|PIO_IFSCSR_P10_Msk
DECL|PIO_IFSCSR_P10_Pos|macro|PIO_IFSCSR_P10_Pos
DECL|PIO_IFSCSR_P10|macro|PIO_IFSCSR_P10
DECL|PIO_IFSCSR_P11_Msk|macro|PIO_IFSCSR_P11_Msk
DECL|PIO_IFSCSR_P11_Pos|macro|PIO_IFSCSR_P11_Pos
DECL|PIO_IFSCSR_P11|macro|PIO_IFSCSR_P11
DECL|PIO_IFSCSR_P12_Msk|macro|PIO_IFSCSR_P12_Msk
DECL|PIO_IFSCSR_P12_Pos|macro|PIO_IFSCSR_P12_Pos
DECL|PIO_IFSCSR_P12|macro|PIO_IFSCSR_P12
DECL|PIO_IFSCSR_P13_Msk|macro|PIO_IFSCSR_P13_Msk
DECL|PIO_IFSCSR_P13_Pos|macro|PIO_IFSCSR_P13_Pos
DECL|PIO_IFSCSR_P13|macro|PIO_IFSCSR_P13
DECL|PIO_IFSCSR_P14_Msk|macro|PIO_IFSCSR_P14_Msk
DECL|PIO_IFSCSR_P14_Pos|macro|PIO_IFSCSR_P14_Pos
DECL|PIO_IFSCSR_P14|macro|PIO_IFSCSR_P14
DECL|PIO_IFSCSR_P15_Msk|macro|PIO_IFSCSR_P15_Msk
DECL|PIO_IFSCSR_P15_Pos|macro|PIO_IFSCSR_P15_Pos
DECL|PIO_IFSCSR_P15|macro|PIO_IFSCSR_P15
DECL|PIO_IFSCSR_P16_Msk|macro|PIO_IFSCSR_P16_Msk
DECL|PIO_IFSCSR_P16_Pos|macro|PIO_IFSCSR_P16_Pos
DECL|PIO_IFSCSR_P16|macro|PIO_IFSCSR_P16
DECL|PIO_IFSCSR_P17_Msk|macro|PIO_IFSCSR_P17_Msk
DECL|PIO_IFSCSR_P17_Pos|macro|PIO_IFSCSR_P17_Pos
DECL|PIO_IFSCSR_P17|macro|PIO_IFSCSR_P17
DECL|PIO_IFSCSR_P18_Msk|macro|PIO_IFSCSR_P18_Msk
DECL|PIO_IFSCSR_P18_Pos|macro|PIO_IFSCSR_P18_Pos
DECL|PIO_IFSCSR_P18|macro|PIO_IFSCSR_P18
DECL|PIO_IFSCSR_P19_Msk|macro|PIO_IFSCSR_P19_Msk
DECL|PIO_IFSCSR_P19_Pos|macro|PIO_IFSCSR_P19_Pos
DECL|PIO_IFSCSR_P19|macro|PIO_IFSCSR_P19
DECL|PIO_IFSCSR_P1_Msk|macro|PIO_IFSCSR_P1_Msk
DECL|PIO_IFSCSR_P1_Pos|macro|PIO_IFSCSR_P1_Pos
DECL|PIO_IFSCSR_P1|macro|PIO_IFSCSR_P1
DECL|PIO_IFSCSR_P20_Msk|macro|PIO_IFSCSR_P20_Msk
DECL|PIO_IFSCSR_P20_Pos|macro|PIO_IFSCSR_P20_Pos
DECL|PIO_IFSCSR_P20|macro|PIO_IFSCSR_P20
DECL|PIO_IFSCSR_P21_Msk|macro|PIO_IFSCSR_P21_Msk
DECL|PIO_IFSCSR_P21_Pos|macro|PIO_IFSCSR_P21_Pos
DECL|PIO_IFSCSR_P21|macro|PIO_IFSCSR_P21
DECL|PIO_IFSCSR_P22_Msk|macro|PIO_IFSCSR_P22_Msk
DECL|PIO_IFSCSR_P22_Pos|macro|PIO_IFSCSR_P22_Pos
DECL|PIO_IFSCSR_P22|macro|PIO_IFSCSR_P22
DECL|PIO_IFSCSR_P23_Msk|macro|PIO_IFSCSR_P23_Msk
DECL|PIO_IFSCSR_P23_Pos|macro|PIO_IFSCSR_P23_Pos
DECL|PIO_IFSCSR_P23|macro|PIO_IFSCSR_P23
DECL|PIO_IFSCSR_P24_Msk|macro|PIO_IFSCSR_P24_Msk
DECL|PIO_IFSCSR_P24_Pos|macro|PIO_IFSCSR_P24_Pos
DECL|PIO_IFSCSR_P24|macro|PIO_IFSCSR_P24
DECL|PIO_IFSCSR_P25_Msk|macro|PIO_IFSCSR_P25_Msk
DECL|PIO_IFSCSR_P25_Pos|macro|PIO_IFSCSR_P25_Pos
DECL|PIO_IFSCSR_P25|macro|PIO_IFSCSR_P25
DECL|PIO_IFSCSR_P26_Msk|macro|PIO_IFSCSR_P26_Msk
DECL|PIO_IFSCSR_P26_Pos|macro|PIO_IFSCSR_P26_Pos
DECL|PIO_IFSCSR_P26|macro|PIO_IFSCSR_P26
DECL|PIO_IFSCSR_P27_Msk|macro|PIO_IFSCSR_P27_Msk
DECL|PIO_IFSCSR_P27_Pos|macro|PIO_IFSCSR_P27_Pos
DECL|PIO_IFSCSR_P27|macro|PIO_IFSCSR_P27
DECL|PIO_IFSCSR_P28_Msk|macro|PIO_IFSCSR_P28_Msk
DECL|PIO_IFSCSR_P28_Pos|macro|PIO_IFSCSR_P28_Pos
DECL|PIO_IFSCSR_P28|macro|PIO_IFSCSR_P28
DECL|PIO_IFSCSR_P29_Msk|macro|PIO_IFSCSR_P29_Msk
DECL|PIO_IFSCSR_P29_Pos|macro|PIO_IFSCSR_P29_Pos
DECL|PIO_IFSCSR_P29|macro|PIO_IFSCSR_P29
DECL|PIO_IFSCSR_P2_Msk|macro|PIO_IFSCSR_P2_Msk
DECL|PIO_IFSCSR_P2_Pos|macro|PIO_IFSCSR_P2_Pos
DECL|PIO_IFSCSR_P2|macro|PIO_IFSCSR_P2
DECL|PIO_IFSCSR_P30_Msk|macro|PIO_IFSCSR_P30_Msk
DECL|PIO_IFSCSR_P30_Pos|macro|PIO_IFSCSR_P30_Pos
DECL|PIO_IFSCSR_P30|macro|PIO_IFSCSR_P30
DECL|PIO_IFSCSR_P31_Msk|macro|PIO_IFSCSR_P31_Msk
DECL|PIO_IFSCSR_P31_Pos|macro|PIO_IFSCSR_P31_Pos
DECL|PIO_IFSCSR_P31|macro|PIO_IFSCSR_P31
DECL|PIO_IFSCSR_P3_Msk|macro|PIO_IFSCSR_P3_Msk
DECL|PIO_IFSCSR_P3_Pos|macro|PIO_IFSCSR_P3_Pos
DECL|PIO_IFSCSR_P3|macro|PIO_IFSCSR_P3
DECL|PIO_IFSCSR_P4_Msk|macro|PIO_IFSCSR_P4_Msk
DECL|PIO_IFSCSR_P4_Pos|macro|PIO_IFSCSR_P4_Pos
DECL|PIO_IFSCSR_P4|macro|PIO_IFSCSR_P4
DECL|PIO_IFSCSR_P5_Msk|macro|PIO_IFSCSR_P5_Msk
DECL|PIO_IFSCSR_P5_Pos|macro|PIO_IFSCSR_P5_Pos
DECL|PIO_IFSCSR_P5|macro|PIO_IFSCSR_P5
DECL|PIO_IFSCSR_P6_Msk|macro|PIO_IFSCSR_P6_Msk
DECL|PIO_IFSCSR_P6_Pos|macro|PIO_IFSCSR_P6_Pos
DECL|PIO_IFSCSR_P6|macro|PIO_IFSCSR_P6
DECL|PIO_IFSCSR_P7_Msk|macro|PIO_IFSCSR_P7_Msk
DECL|PIO_IFSCSR_P7_Pos|macro|PIO_IFSCSR_P7_Pos
DECL|PIO_IFSCSR_P7|macro|PIO_IFSCSR_P7
DECL|PIO_IFSCSR_P8_Msk|macro|PIO_IFSCSR_P8_Msk
DECL|PIO_IFSCSR_P8_Pos|macro|PIO_IFSCSR_P8_Pos
DECL|PIO_IFSCSR_P8|macro|PIO_IFSCSR_P8
DECL|PIO_IFSCSR_P9_Msk|macro|PIO_IFSCSR_P9_Msk
DECL|PIO_IFSCSR_P9_Pos|macro|PIO_IFSCSR_P9_Pos
DECL|PIO_IFSCSR_P9|macro|PIO_IFSCSR_P9
DECL|PIO_IFSCSR_P_Msk|macro|PIO_IFSCSR_P_Msk
DECL|PIO_IFSCSR_P_Pos|macro|PIO_IFSCSR_P_Pos
DECL|PIO_IFSCSR_P|macro|PIO_IFSCSR_P
DECL|PIO_IFSCSR_Type|typedef|} PIO_IFSCSR_Type;
DECL|PIO_IFSCSR|member|__I PIO_IFSCSR_Type PIO_IFSCSR; /**< Offset: 0x88 (R/ 32) Input Filter Slow Clock Status Register */
DECL|PIO_IFSCSR|member|__I uint32_t PIO_IFSCSR; /**< (PIO Offset: 0x88) Input Filter Slow Clock Status Register */
DECL|PIO_IFSR_MASK|macro|PIO_IFSR_MASK
DECL|PIO_IFSR_Msk|macro|PIO_IFSR_Msk
DECL|PIO_IFSR_OFFSET|macro|PIO_IFSR_OFFSET
DECL|PIO_IFSR_P0_Msk|macro|PIO_IFSR_P0_Msk
DECL|PIO_IFSR_P0_Pos|macro|PIO_IFSR_P0_Pos
DECL|PIO_IFSR_P0|macro|PIO_IFSR_P0
DECL|PIO_IFSR_P10_Msk|macro|PIO_IFSR_P10_Msk
DECL|PIO_IFSR_P10_Pos|macro|PIO_IFSR_P10_Pos
DECL|PIO_IFSR_P10|macro|PIO_IFSR_P10
DECL|PIO_IFSR_P11_Msk|macro|PIO_IFSR_P11_Msk
DECL|PIO_IFSR_P11_Pos|macro|PIO_IFSR_P11_Pos
DECL|PIO_IFSR_P11|macro|PIO_IFSR_P11
DECL|PIO_IFSR_P12_Msk|macro|PIO_IFSR_P12_Msk
DECL|PIO_IFSR_P12_Pos|macro|PIO_IFSR_P12_Pos
DECL|PIO_IFSR_P12|macro|PIO_IFSR_P12
DECL|PIO_IFSR_P13_Msk|macro|PIO_IFSR_P13_Msk
DECL|PIO_IFSR_P13_Pos|macro|PIO_IFSR_P13_Pos
DECL|PIO_IFSR_P13|macro|PIO_IFSR_P13
DECL|PIO_IFSR_P14_Msk|macro|PIO_IFSR_P14_Msk
DECL|PIO_IFSR_P14_Pos|macro|PIO_IFSR_P14_Pos
DECL|PIO_IFSR_P14|macro|PIO_IFSR_P14
DECL|PIO_IFSR_P15_Msk|macro|PIO_IFSR_P15_Msk
DECL|PIO_IFSR_P15_Pos|macro|PIO_IFSR_P15_Pos
DECL|PIO_IFSR_P15|macro|PIO_IFSR_P15
DECL|PIO_IFSR_P16_Msk|macro|PIO_IFSR_P16_Msk
DECL|PIO_IFSR_P16_Pos|macro|PIO_IFSR_P16_Pos
DECL|PIO_IFSR_P16|macro|PIO_IFSR_P16
DECL|PIO_IFSR_P17_Msk|macro|PIO_IFSR_P17_Msk
DECL|PIO_IFSR_P17_Pos|macro|PIO_IFSR_P17_Pos
DECL|PIO_IFSR_P17|macro|PIO_IFSR_P17
DECL|PIO_IFSR_P18_Msk|macro|PIO_IFSR_P18_Msk
DECL|PIO_IFSR_P18_Pos|macro|PIO_IFSR_P18_Pos
DECL|PIO_IFSR_P18|macro|PIO_IFSR_P18
DECL|PIO_IFSR_P19_Msk|macro|PIO_IFSR_P19_Msk
DECL|PIO_IFSR_P19_Pos|macro|PIO_IFSR_P19_Pos
DECL|PIO_IFSR_P19|macro|PIO_IFSR_P19
DECL|PIO_IFSR_P1_Msk|macro|PIO_IFSR_P1_Msk
DECL|PIO_IFSR_P1_Pos|macro|PIO_IFSR_P1_Pos
DECL|PIO_IFSR_P1|macro|PIO_IFSR_P1
DECL|PIO_IFSR_P20_Msk|macro|PIO_IFSR_P20_Msk
DECL|PIO_IFSR_P20_Pos|macro|PIO_IFSR_P20_Pos
DECL|PIO_IFSR_P20|macro|PIO_IFSR_P20
DECL|PIO_IFSR_P21_Msk|macro|PIO_IFSR_P21_Msk
DECL|PIO_IFSR_P21_Pos|macro|PIO_IFSR_P21_Pos
DECL|PIO_IFSR_P21|macro|PIO_IFSR_P21
DECL|PIO_IFSR_P22_Msk|macro|PIO_IFSR_P22_Msk
DECL|PIO_IFSR_P22_Pos|macro|PIO_IFSR_P22_Pos
DECL|PIO_IFSR_P22|macro|PIO_IFSR_P22
DECL|PIO_IFSR_P23_Msk|macro|PIO_IFSR_P23_Msk
DECL|PIO_IFSR_P23_Pos|macro|PIO_IFSR_P23_Pos
DECL|PIO_IFSR_P23|macro|PIO_IFSR_P23
DECL|PIO_IFSR_P24_Msk|macro|PIO_IFSR_P24_Msk
DECL|PIO_IFSR_P24_Pos|macro|PIO_IFSR_P24_Pos
DECL|PIO_IFSR_P24|macro|PIO_IFSR_P24
DECL|PIO_IFSR_P25_Msk|macro|PIO_IFSR_P25_Msk
DECL|PIO_IFSR_P25_Pos|macro|PIO_IFSR_P25_Pos
DECL|PIO_IFSR_P25|macro|PIO_IFSR_P25
DECL|PIO_IFSR_P26_Msk|macro|PIO_IFSR_P26_Msk
DECL|PIO_IFSR_P26_Pos|macro|PIO_IFSR_P26_Pos
DECL|PIO_IFSR_P26|macro|PIO_IFSR_P26
DECL|PIO_IFSR_P27_Msk|macro|PIO_IFSR_P27_Msk
DECL|PIO_IFSR_P27_Pos|macro|PIO_IFSR_P27_Pos
DECL|PIO_IFSR_P27|macro|PIO_IFSR_P27
DECL|PIO_IFSR_P28_Msk|macro|PIO_IFSR_P28_Msk
DECL|PIO_IFSR_P28_Pos|macro|PIO_IFSR_P28_Pos
DECL|PIO_IFSR_P28|macro|PIO_IFSR_P28
DECL|PIO_IFSR_P29_Msk|macro|PIO_IFSR_P29_Msk
DECL|PIO_IFSR_P29_Pos|macro|PIO_IFSR_P29_Pos
DECL|PIO_IFSR_P29|macro|PIO_IFSR_P29
DECL|PIO_IFSR_P2_Msk|macro|PIO_IFSR_P2_Msk
DECL|PIO_IFSR_P2_Pos|macro|PIO_IFSR_P2_Pos
DECL|PIO_IFSR_P2|macro|PIO_IFSR_P2
DECL|PIO_IFSR_P30_Msk|macro|PIO_IFSR_P30_Msk
DECL|PIO_IFSR_P30_Pos|macro|PIO_IFSR_P30_Pos
DECL|PIO_IFSR_P30|macro|PIO_IFSR_P30
DECL|PIO_IFSR_P31_Msk|macro|PIO_IFSR_P31_Msk
DECL|PIO_IFSR_P31_Pos|macro|PIO_IFSR_P31_Pos
DECL|PIO_IFSR_P31|macro|PIO_IFSR_P31
DECL|PIO_IFSR_P3_Msk|macro|PIO_IFSR_P3_Msk
DECL|PIO_IFSR_P3_Pos|macro|PIO_IFSR_P3_Pos
DECL|PIO_IFSR_P3|macro|PIO_IFSR_P3
DECL|PIO_IFSR_P4_Msk|macro|PIO_IFSR_P4_Msk
DECL|PIO_IFSR_P4_Pos|macro|PIO_IFSR_P4_Pos
DECL|PIO_IFSR_P4|macro|PIO_IFSR_P4
DECL|PIO_IFSR_P5_Msk|macro|PIO_IFSR_P5_Msk
DECL|PIO_IFSR_P5_Pos|macro|PIO_IFSR_P5_Pos
DECL|PIO_IFSR_P5|macro|PIO_IFSR_P5
DECL|PIO_IFSR_P6_Msk|macro|PIO_IFSR_P6_Msk
DECL|PIO_IFSR_P6_Pos|macro|PIO_IFSR_P6_Pos
DECL|PIO_IFSR_P6|macro|PIO_IFSR_P6
DECL|PIO_IFSR_P7_Msk|macro|PIO_IFSR_P7_Msk
DECL|PIO_IFSR_P7_Pos|macro|PIO_IFSR_P7_Pos
DECL|PIO_IFSR_P7|macro|PIO_IFSR_P7
DECL|PIO_IFSR_P8_Msk|macro|PIO_IFSR_P8_Msk
DECL|PIO_IFSR_P8_Pos|macro|PIO_IFSR_P8_Pos
DECL|PIO_IFSR_P8|macro|PIO_IFSR_P8
DECL|PIO_IFSR_P9_Msk|macro|PIO_IFSR_P9_Msk
DECL|PIO_IFSR_P9_Pos|macro|PIO_IFSR_P9_Pos
DECL|PIO_IFSR_P9|macro|PIO_IFSR_P9
DECL|PIO_IFSR_P_Msk|macro|PIO_IFSR_P_Msk
DECL|PIO_IFSR_P_Pos|macro|PIO_IFSR_P_Pos
DECL|PIO_IFSR_P|macro|PIO_IFSR_P
DECL|PIO_IFSR_Type|typedef|} PIO_IFSR_Type;
DECL|PIO_IFSR|member|__I PIO_IFSR_Type PIO_IFSR; /**< Offset: 0x28 (R/ 32) Glitch Input Filter Status Register */
DECL|PIO_IFSR|member|__I uint32_t PIO_IFSR; /**< (PIO Offset: 0x28) Glitch Input Filter Status Register */
DECL|PIO_IMR_MASK|macro|PIO_IMR_MASK
DECL|PIO_IMR_Msk|macro|PIO_IMR_Msk
DECL|PIO_IMR_OFFSET|macro|PIO_IMR_OFFSET
DECL|PIO_IMR_P0_Msk|macro|PIO_IMR_P0_Msk
DECL|PIO_IMR_P0_Pos|macro|PIO_IMR_P0_Pos
DECL|PIO_IMR_P0|macro|PIO_IMR_P0
DECL|PIO_IMR_P10_Msk|macro|PIO_IMR_P10_Msk
DECL|PIO_IMR_P10_Pos|macro|PIO_IMR_P10_Pos
DECL|PIO_IMR_P10|macro|PIO_IMR_P10
DECL|PIO_IMR_P11_Msk|macro|PIO_IMR_P11_Msk
DECL|PIO_IMR_P11_Pos|macro|PIO_IMR_P11_Pos
DECL|PIO_IMR_P11|macro|PIO_IMR_P11
DECL|PIO_IMR_P12_Msk|macro|PIO_IMR_P12_Msk
DECL|PIO_IMR_P12_Pos|macro|PIO_IMR_P12_Pos
DECL|PIO_IMR_P12|macro|PIO_IMR_P12
DECL|PIO_IMR_P13_Msk|macro|PIO_IMR_P13_Msk
DECL|PIO_IMR_P13_Pos|macro|PIO_IMR_P13_Pos
DECL|PIO_IMR_P13|macro|PIO_IMR_P13
DECL|PIO_IMR_P14_Msk|macro|PIO_IMR_P14_Msk
DECL|PIO_IMR_P14_Pos|macro|PIO_IMR_P14_Pos
DECL|PIO_IMR_P14|macro|PIO_IMR_P14
DECL|PIO_IMR_P15_Msk|macro|PIO_IMR_P15_Msk
DECL|PIO_IMR_P15_Pos|macro|PIO_IMR_P15_Pos
DECL|PIO_IMR_P15|macro|PIO_IMR_P15
DECL|PIO_IMR_P16_Msk|macro|PIO_IMR_P16_Msk
DECL|PIO_IMR_P16_Pos|macro|PIO_IMR_P16_Pos
DECL|PIO_IMR_P16|macro|PIO_IMR_P16
DECL|PIO_IMR_P17_Msk|macro|PIO_IMR_P17_Msk
DECL|PIO_IMR_P17_Pos|macro|PIO_IMR_P17_Pos
DECL|PIO_IMR_P17|macro|PIO_IMR_P17
DECL|PIO_IMR_P18_Msk|macro|PIO_IMR_P18_Msk
DECL|PIO_IMR_P18_Pos|macro|PIO_IMR_P18_Pos
DECL|PIO_IMR_P18|macro|PIO_IMR_P18
DECL|PIO_IMR_P19_Msk|macro|PIO_IMR_P19_Msk
DECL|PIO_IMR_P19_Pos|macro|PIO_IMR_P19_Pos
DECL|PIO_IMR_P19|macro|PIO_IMR_P19
DECL|PIO_IMR_P1_Msk|macro|PIO_IMR_P1_Msk
DECL|PIO_IMR_P1_Pos|macro|PIO_IMR_P1_Pos
DECL|PIO_IMR_P1|macro|PIO_IMR_P1
DECL|PIO_IMR_P20_Msk|macro|PIO_IMR_P20_Msk
DECL|PIO_IMR_P20_Pos|macro|PIO_IMR_P20_Pos
DECL|PIO_IMR_P20|macro|PIO_IMR_P20
DECL|PIO_IMR_P21_Msk|macro|PIO_IMR_P21_Msk
DECL|PIO_IMR_P21_Pos|macro|PIO_IMR_P21_Pos
DECL|PIO_IMR_P21|macro|PIO_IMR_P21
DECL|PIO_IMR_P22_Msk|macro|PIO_IMR_P22_Msk
DECL|PIO_IMR_P22_Pos|macro|PIO_IMR_P22_Pos
DECL|PIO_IMR_P22|macro|PIO_IMR_P22
DECL|PIO_IMR_P23_Msk|macro|PIO_IMR_P23_Msk
DECL|PIO_IMR_P23_Pos|macro|PIO_IMR_P23_Pos
DECL|PIO_IMR_P23|macro|PIO_IMR_P23
DECL|PIO_IMR_P24_Msk|macro|PIO_IMR_P24_Msk
DECL|PIO_IMR_P24_Pos|macro|PIO_IMR_P24_Pos
DECL|PIO_IMR_P24|macro|PIO_IMR_P24
DECL|PIO_IMR_P25_Msk|macro|PIO_IMR_P25_Msk
DECL|PIO_IMR_P25_Pos|macro|PIO_IMR_P25_Pos
DECL|PIO_IMR_P25|macro|PIO_IMR_P25
DECL|PIO_IMR_P26_Msk|macro|PIO_IMR_P26_Msk
DECL|PIO_IMR_P26_Pos|macro|PIO_IMR_P26_Pos
DECL|PIO_IMR_P26|macro|PIO_IMR_P26
DECL|PIO_IMR_P27_Msk|macro|PIO_IMR_P27_Msk
DECL|PIO_IMR_P27_Pos|macro|PIO_IMR_P27_Pos
DECL|PIO_IMR_P27|macro|PIO_IMR_P27
DECL|PIO_IMR_P28_Msk|macro|PIO_IMR_P28_Msk
DECL|PIO_IMR_P28_Pos|macro|PIO_IMR_P28_Pos
DECL|PIO_IMR_P28|macro|PIO_IMR_P28
DECL|PIO_IMR_P29_Msk|macro|PIO_IMR_P29_Msk
DECL|PIO_IMR_P29_Pos|macro|PIO_IMR_P29_Pos
DECL|PIO_IMR_P29|macro|PIO_IMR_P29
DECL|PIO_IMR_P2_Msk|macro|PIO_IMR_P2_Msk
DECL|PIO_IMR_P2_Pos|macro|PIO_IMR_P2_Pos
DECL|PIO_IMR_P2|macro|PIO_IMR_P2
DECL|PIO_IMR_P30_Msk|macro|PIO_IMR_P30_Msk
DECL|PIO_IMR_P30_Pos|macro|PIO_IMR_P30_Pos
DECL|PIO_IMR_P30|macro|PIO_IMR_P30
DECL|PIO_IMR_P31_Msk|macro|PIO_IMR_P31_Msk
DECL|PIO_IMR_P31_Pos|macro|PIO_IMR_P31_Pos
DECL|PIO_IMR_P31|macro|PIO_IMR_P31
DECL|PIO_IMR_P3_Msk|macro|PIO_IMR_P3_Msk
DECL|PIO_IMR_P3_Pos|macro|PIO_IMR_P3_Pos
DECL|PIO_IMR_P3|macro|PIO_IMR_P3
DECL|PIO_IMR_P4_Msk|macro|PIO_IMR_P4_Msk
DECL|PIO_IMR_P4_Pos|macro|PIO_IMR_P4_Pos
DECL|PIO_IMR_P4|macro|PIO_IMR_P4
DECL|PIO_IMR_P5_Msk|macro|PIO_IMR_P5_Msk
DECL|PIO_IMR_P5_Pos|macro|PIO_IMR_P5_Pos
DECL|PIO_IMR_P5|macro|PIO_IMR_P5
DECL|PIO_IMR_P6_Msk|macro|PIO_IMR_P6_Msk
DECL|PIO_IMR_P6_Pos|macro|PIO_IMR_P6_Pos
DECL|PIO_IMR_P6|macro|PIO_IMR_P6
DECL|PIO_IMR_P7_Msk|macro|PIO_IMR_P7_Msk
DECL|PIO_IMR_P7_Pos|macro|PIO_IMR_P7_Pos
DECL|PIO_IMR_P7|macro|PIO_IMR_P7
DECL|PIO_IMR_P8_Msk|macro|PIO_IMR_P8_Msk
DECL|PIO_IMR_P8_Pos|macro|PIO_IMR_P8_Pos
DECL|PIO_IMR_P8|macro|PIO_IMR_P8
DECL|PIO_IMR_P9_Msk|macro|PIO_IMR_P9_Msk
DECL|PIO_IMR_P9_Pos|macro|PIO_IMR_P9_Pos
DECL|PIO_IMR_P9|macro|PIO_IMR_P9
DECL|PIO_IMR_P_Msk|macro|PIO_IMR_P_Msk
DECL|PIO_IMR_P_Pos|macro|PIO_IMR_P_Pos
DECL|PIO_IMR_P|macro|PIO_IMR_P
DECL|PIO_IMR_Type|typedef|} PIO_IMR_Type;
DECL|PIO_IMR|member|__I PIO_IMR_Type PIO_IMR; /**< Offset: 0x48 (R/ 32) Interrupt Mask Register */
DECL|PIO_IMR|member|__I uint32_t PIO_IMR; /**< (PIO Offset: 0x48) Interrupt Mask Register */
DECL|PIO_ISR_MASK|macro|PIO_ISR_MASK
DECL|PIO_ISR_Msk|macro|PIO_ISR_Msk
DECL|PIO_ISR_OFFSET|macro|PIO_ISR_OFFSET
DECL|PIO_ISR_P0_Msk|macro|PIO_ISR_P0_Msk
DECL|PIO_ISR_P0_Pos|macro|PIO_ISR_P0_Pos
DECL|PIO_ISR_P0|macro|PIO_ISR_P0
DECL|PIO_ISR_P10_Msk|macro|PIO_ISR_P10_Msk
DECL|PIO_ISR_P10_Pos|macro|PIO_ISR_P10_Pos
DECL|PIO_ISR_P10|macro|PIO_ISR_P10
DECL|PIO_ISR_P11_Msk|macro|PIO_ISR_P11_Msk
DECL|PIO_ISR_P11_Pos|macro|PIO_ISR_P11_Pos
DECL|PIO_ISR_P11|macro|PIO_ISR_P11
DECL|PIO_ISR_P12_Msk|macro|PIO_ISR_P12_Msk
DECL|PIO_ISR_P12_Pos|macro|PIO_ISR_P12_Pos
DECL|PIO_ISR_P12|macro|PIO_ISR_P12
DECL|PIO_ISR_P13_Msk|macro|PIO_ISR_P13_Msk
DECL|PIO_ISR_P13_Pos|macro|PIO_ISR_P13_Pos
DECL|PIO_ISR_P13|macro|PIO_ISR_P13
DECL|PIO_ISR_P14_Msk|macro|PIO_ISR_P14_Msk
DECL|PIO_ISR_P14_Pos|macro|PIO_ISR_P14_Pos
DECL|PIO_ISR_P14|macro|PIO_ISR_P14
DECL|PIO_ISR_P15_Msk|macro|PIO_ISR_P15_Msk
DECL|PIO_ISR_P15_Pos|macro|PIO_ISR_P15_Pos
DECL|PIO_ISR_P15|macro|PIO_ISR_P15
DECL|PIO_ISR_P16_Msk|macro|PIO_ISR_P16_Msk
DECL|PIO_ISR_P16_Pos|macro|PIO_ISR_P16_Pos
DECL|PIO_ISR_P16|macro|PIO_ISR_P16
DECL|PIO_ISR_P17_Msk|macro|PIO_ISR_P17_Msk
DECL|PIO_ISR_P17_Pos|macro|PIO_ISR_P17_Pos
DECL|PIO_ISR_P17|macro|PIO_ISR_P17
DECL|PIO_ISR_P18_Msk|macro|PIO_ISR_P18_Msk
DECL|PIO_ISR_P18_Pos|macro|PIO_ISR_P18_Pos
DECL|PIO_ISR_P18|macro|PIO_ISR_P18
DECL|PIO_ISR_P19_Msk|macro|PIO_ISR_P19_Msk
DECL|PIO_ISR_P19_Pos|macro|PIO_ISR_P19_Pos
DECL|PIO_ISR_P19|macro|PIO_ISR_P19
DECL|PIO_ISR_P1_Msk|macro|PIO_ISR_P1_Msk
DECL|PIO_ISR_P1_Pos|macro|PIO_ISR_P1_Pos
DECL|PIO_ISR_P1|macro|PIO_ISR_P1
DECL|PIO_ISR_P20_Msk|macro|PIO_ISR_P20_Msk
DECL|PIO_ISR_P20_Pos|macro|PIO_ISR_P20_Pos
DECL|PIO_ISR_P20|macro|PIO_ISR_P20
DECL|PIO_ISR_P21_Msk|macro|PIO_ISR_P21_Msk
DECL|PIO_ISR_P21_Pos|macro|PIO_ISR_P21_Pos
DECL|PIO_ISR_P21|macro|PIO_ISR_P21
DECL|PIO_ISR_P22_Msk|macro|PIO_ISR_P22_Msk
DECL|PIO_ISR_P22_Pos|macro|PIO_ISR_P22_Pos
DECL|PIO_ISR_P22|macro|PIO_ISR_P22
DECL|PIO_ISR_P23_Msk|macro|PIO_ISR_P23_Msk
DECL|PIO_ISR_P23_Pos|macro|PIO_ISR_P23_Pos
DECL|PIO_ISR_P23|macro|PIO_ISR_P23
DECL|PIO_ISR_P24_Msk|macro|PIO_ISR_P24_Msk
DECL|PIO_ISR_P24_Pos|macro|PIO_ISR_P24_Pos
DECL|PIO_ISR_P24|macro|PIO_ISR_P24
DECL|PIO_ISR_P25_Msk|macro|PIO_ISR_P25_Msk
DECL|PIO_ISR_P25_Pos|macro|PIO_ISR_P25_Pos
DECL|PIO_ISR_P25|macro|PIO_ISR_P25
DECL|PIO_ISR_P26_Msk|macro|PIO_ISR_P26_Msk
DECL|PIO_ISR_P26_Pos|macro|PIO_ISR_P26_Pos
DECL|PIO_ISR_P26|macro|PIO_ISR_P26
DECL|PIO_ISR_P27_Msk|macro|PIO_ISR_P27_Msk
DECL|PIO_ISR_P27_Pos|macro|PIO_ISR_P27_Pos
DECL|PIO_ISR_P27|macro|PIO_ISR_P27
DECL|PIO_ISR_P28_Msk|macro|PIO_ISR_P28_Msk
DECL|PIO_ISR_P28_Pos|macro|PIO_ISR_P28_Pos
DECL|PIO_ISR_P28|macro|PIO_ISR_P28
DECL|PIO_ISR_P29_Msk|macro|PIO_ISR_P29_Msk
DECL|PIO_ISR_P29_Pos|macro|PIO_ISR_P29_Pos
DECL|PIO_ISR_P29|macro|PIO_ISR_P29
DECL|PIO_ISR_P2_Msk|macro|PIO_ISR_P2_Msk
DECL|PIO_ISR_P2_Pos|macro|PIO_ISR_P2_Pos
DECL|PIO_ISR_P2|macro|PIO_ISR_P2
DECL|PIO_ISR_P30_Msk|macro|PIO_ISR_P30_Msk
DECL|PIO_ISR_P30_Pos|macro|PIO_ISR_P30_Pos
DECL|PIO_ISR_P30|macro|PIO_ISR_P30
DECL|PIO_ISR_P31_Msk|macro|PIO_ISR_P31_Msk
DECL|PIO_ISR_P31_Pos|macro|PIO_ISR_P31_Pos
DECL|PIO_ISR_P31|macro|PIO_ISR_P31
DECL|PIO_ISR_P3_Msk|macro|PIO_ISR_P3_Msk
DECL|PIO_ISR_P3_Pos|macro|PIO_ISR_P3_Pos
DECL|PIO_ISR_P3|macro|PIO_ISR_P3
DECL|PIO_ISR_P4_Msk|macro|PIO_ISR_P4_Msk
DECL|PIO_ISR_P4_Pos|macro|PIO_ISR_P4_Pos
DECL|PIO_ISR_P4|macro|PIO_ISR_P4
DECL|PIO_ISR_P5_Msk|macro|PIO_ISR_P5_Msk
DECL|PIO_ISR_P5_Pos|macro|PIO_ISR_P5_Pos
DECL|PIO_ISR_P5|macro|PIO_ISR_P5
DECL|PIO_ISR_P6_Msk|macro|PIO_ISR_P6_Msk
DECL|PIO_ISR_P6_Pos|macro|PIO_ISR_P6_Pos
DECL|PIO_ISR_P6|macro|PIO_ISR_P6
DECL|PIO_ISR_P7_Msk|macro|PIO_ISR_P7_Msk
DECL|PIO_ISR_P7_Pos|macro|PIO_ISR_P7_Pos
DECL|PIO_ISR_P7|macro|PIO_ISR_P7
DECL|PIO_ISR_P8_Msk|macro|PIO_ISR_P8_Msk
DECL|PIO_ISR_P8_Pos|macro|PIO_ISR_P8_Pos
DECL|PIO_ISR_P8|macro|PIO_ISR_P8
DECL|PIO_ISR_P9_Msk|macro|PIO_ISR_P9_Msk
DECL|PIO_ISR_P9_Pos|macro|PIO_ISR_P9_Pos
DECL|PIO_ISR_P9|macro|PIO_ISR_P9
DECL|PIO_ISR_P_Msk|macro|PIO_ISR_P_Msk
DECL|PIO_ISR_P_Pos|macro|PIO_ISR_P_Pos
DECL|PIO_ISR_P|macro|PIO_ISR_P
DECL|PIO_ISR_Type|typedef|} PIO_ISR_Type;
DECL|PIO_ISR|member|__I PIO_ISR_Type PIO_ISR; /**< Offset: 0x4C (R/ 32) Interrupt Status Register */
DECL|PIO_ISR|member|__I uint32_t PIO_ISR; /**< (PIO Offset: 0x4C) Interrupt Status Register */
DECL|PIO_LOCKSR_MASK|macro|PIO_LOCKSR_MASK
DECL|PIO_LOCKSR_Msk|macro|PIO_LOCKSR_Msk
DECL|PIO_LOCKSR_OFFSET|macro|PIO_LOCKSR_OFFSET
DECL|PIO_LOCKSR_P0_Msk|macro|PIO_LOCKSR_P0_Msk
DECL|PIO_LOCKSR_P0_Pos|macro|PIO_LOCKSR_P0_Pos
DECL|PIO_LOCKSR_P0|macro|PIO_LOCKSR_P0
DECL|PIO_LOCKSR_P10_Msk|macro|PIO_LOCKSR_P10_Msk
DECL|PIO_LOCKSR_P10_Pos|macro|PIO_LOCKSR_P10_Pos
DECL|PIO_LOCKSR_P10|macro|PIO_LOCKSR_P10
DECL|PIO_LOCKSR_P11_Msk|macro|PIO_LOCKSR_P11_Msk
DECL|PIO_LOCKSR_P11_Pos|macro|PIO_LOCKSR_P11_Pos
DECL|PIO_LOCKSR_P11|macro|PIO_LOCKSR_P11
DECL|PIO_LOCKSR_P12_Msk|macro|PIO_LOCKSR_P12_Msk
DECL|PIO_LOCKSR_P12_Pos|macro|PIO_LOCKSR_P12_Pos
DECL|PIO_LOCKSR_P12|macro|PIO_LOCKSR_P12
DECL|PIO_LOCKSR_P13_Msk|macro|PIO_LOCKSR_P13_Msk
DECL|PIO_LOCKSR_P13_Pos|macro|PIO_LOCKSR_P13_Pos
DECL|PIO_LOCKSR_P13|macro|PIO_LOCKSR_P13
DECL|PIO_LOCKSR_P14_Msk|macro|PIO_LOCKSR_P14_Msk
DECL|PIO_LOCKSR_P14_Pos|macro|PIO_LOCKSR_P14_Pos
DECL|PIO_LOCKSR_P14|macro|PIO_LOCKSR_P14
DECL|PIO_LOCKSR_P15_Msk|macro|PIO_LOCKSR_P15_Msk
DECL|PIO_LOCKSR_P15_Pos|macro|PIO_LOCKSR_P15_Pos
DECL|PIO_LOCKSR_P15|macro|PIO_LOCKSR_P15
DECL|PIO_LOCKSR_P16_Msk|macro|PIO_LOCKSR_P16_Msk
DECL|PIO_LOCKSR_P16_Pos|macro|PIO_LOCKSR_P16_Pos
DECL|PIO_LOCKSR_P16|macro|PIO_LOCKSR_P16
DECL|PIO_LOCKSR_P17_Msk|macro|PIO_LOCKSR_P17_Msk
DECL|PIO_LOCKSR_P17_Pos|macro|PIO_LOCKSR_P17_Pos
DECL|PIO_LOCKSR_P17|macro|PIO_LOCKSR_P17
DECL|PIO_LOCKSR_P18_Msk|macro|PIO_LOCKSR_P18_Msk
DECL|PIO_LOCKSR_P18_Pos|macro|PIO_LOCKSR_P18_Pos
DECL|PIO_LOCKSR_P18|macro|PIO_LOCKSR_P18
DECL|PIO_LOCKSR_P19_Msk|macro|PIO_LOCKSR_P19_Msk
DECL|PIO_LOCKSR_P19_Pos|macro|PIO_LOCKSR_P19_Pos
DECL|PIO_LOCKSR_P19|macro|PIO_LOCKSR_P19
DECL|PIO_LOCKSR_P1_Msk|macro|PIO_LOCKSR_P1_Msk
DECL|PIO_LOCKSR_P1_Pos|macro|PIO_LOCKSR_P1_Pos
DECL|PIO_LOCKSR_P1|macro|PIO_LOCKSR_P1
DECL|PIO_LOCKSR_P20_Msk|macro|PIO_LOCKSR_P20_Msk
DECL|PIO_LOCKSR_P20_Pos|macro|PIO_LOCKSR_P20_Pos
DECL|PIO_LOCKSR_P20|macro|PIO_LOCKSR_P20
DECL|PIO_LOCKSR_P21_Msk|macro|PIO_LOCKSR_P21_Msk
DECL|PIO_LOCKSR_P21_Pos|macro|PIO_LOCKSR_P21_Pos
DECL|PIO_LOCKSR_P21|macro|PIO_LOCKSR_P21
DECL|PIO_LOCKSR_P22_Msk|macro|PIO_LOCKSR_P22_Msk
DECL|PIO_LOCKSR_P22_Pos|macro|PIO_LOCKSR_P22_Pos
DECL|PIO_LOCKSR_P22|macro|PIO_LOCKSR_P22
DECL|PIO_LOCKSR_P23_Msk|macro|PIO_LOCKSR_P23_Msk
DECL|PIO_LOCKSR_P23_Pos|macro|PIO_LOCKSR_P23_Pos
DECL|PIO_LOCKSR_P23|macro|PIO_LOCKSR_P23
DECL|PIO_LOCKSR_P24_Msk|macro|PIO_LOCKSR_P24_Msk
DECL|PIO_LOCKSR_P24_Pos|macro|PIO_LOCKSR_P24_Pos
DECL|PIO_LOCKSR_P24|macro|PIO_LOCKSR_P24
DECL|PIO_LOCKSR_P25_Msk|macro|PIO_LOCKSR_P25_Msk
DECL|PIO_LOCKSR_P25_Pos|macro|PIO_LOCKSR_P25_Pos
DECL|PIO_LOCKSR_P25|macro|PIO_LOCKSR_P25
DECL|PIO_LOCKSR_P26_Msk|macro|PIO_LOCKSR_P26_Msk
DECL|PIO_LOCKSR_P26_Pos|macro|PIO_LOCKSR_P26_Pos
DECL|PIO_LOCKSR_P26|macro|PIO_LOCKSR_P26
DECL|PIO_LOCKSR_P27_Msk|macro|PIO_LOCKSR_P27_Msk
DECL|PIO_LOCKSR_P27_Pos|macro|PIO_LOCKSR_P27_Pos
DECL|PIO_LOCKSR_P27|macro|PIO_LOCKSR_P27
DECL|PIO_LOCKSR_P28_Msk|macro|PIO_LOCKSR_P28_Msk
DECL|PIO_LOCKSR_P28_Pos|macro|PIO_LOCKSR_P28_Pos
DECL|PIO_LOCKSR_P28|macro|PIO_LOCKSR_P28
DECL|PIO_LOCKSR_P29_Msk|macro|PIO_LOCKSR_P29_Msk
DECL|PIO_LOCKSR_P29_Pos|macro|PIO_LOCKSR_P29_Pos
DECL|PIO_LOCKSR_P29|macro|PIO_LOCKSR_P29
DECL|PIO_LOCKSR_P2_Msk|macro|PIO_LOCKSR_P2_Msk
DECL|PIO_LOCKSR_P2_Pos|macro|PIO_LOCKSR_P2_Pos
DECL|PIO_LOCKSR_P2|macro|PIO_LOCKSR_P2
DECL|PIO_LOCKSR_P30_Msk|macro|PIO_LOCKSR_P30_Msk
DECL|PIO_LOCKSR_P30_Pos|macro|PIO_LOCKSR_P30_Pos
DECL|PIO_LOCKSR_P30|macro|PIO_LOCKSR_P30
DECL|PIO_LOCKSR_P31_Msk|macro|PIO_LOCKSR_P31_Msk
DECL|PIO_LOCKSR_P31_Pos|macro|PIO_LOCKSR_P31_Pos
DECL|PIO_LOCKSR_P31|macro|PIO_LOCKSR_P31
DECL|PIO_LOCKSR_P3_Msk|macro|PIO_LOCKSR_P3_Msk
DECL|PIO_LOCKSR_P3_Pos|macro|PIO_LOCKSR_P3_Pos
DECL|PIO_LOCKSR_P3|macro|PIO_LOCKSR_P3
DECL|PIO_LOCKSR_P4_Msk|macro|PIO_LOCKSR_P4_Msk
DECL|PIO_LOCKSR_P4_Pos|macro|PIO_LOCKSR_P4_Pos
DECL|PIO_LOCKSR_P4|macro|PIO_LOCKSR_P4
DECL|PIO_LOCKSR_P5_Msk|macro|PIO_LOCKSR_P5_Msk
DECL|PIO_LOCKSR_P5_Pos|macro|PIO_LOCKSR_P5_Pos
DECL|PIO_LOCKSR_P5|macro|PIO_LOCKSR_P5
DECL|PIO_LOCKSR_P6_Msk|macro|PIO_LOCKSR_P6_Msk
DECL|PIO_LOCKSR_P6_Pos|macro|PIO_LOCKSR_P6_Pos
DECL|PIO_LOCKSR_P6|macro|PIO_LOCKSR_P6
DECL|PIO_LOCKSR_P7_Msk|macro|PIO_LOCKSR_P7_Msk
DECL|PIO_LOCKSR_P7_Pos|macro|PIO_LOCKSR_P7_Pos
DECL|PIO_LOCKSR_P7|macro|PIO_LOCKSR_P7
DECL|PIO_LOCKSR_P8_Msk|macro|PIO_LOCKSR_P8_Msk
DECL|PIO_LOCKSR_P8_Pos|macro|PIO_LOCKSR_P8_Pos
DECL|PIO_LOCKSR_P8|macro|PIO_LOCKSR_P8
DECL|PIO_LOCKSR_P9_Msk|macro|PIO_LOCKSR_P9_Msk
DECL|PIO_LOCKSR_P9_Pos|macro|PIO_LOCKSR_P9_Pos
DECL|PIO_LOCKSR_P9|macro|PIO_LOCKSR_P9
DECL|PIO_LOCKSR_P_Msk|macro|PIO_LOCKSR_P_Msk
DECL|PIO_LOCKSR_P_Pos|macro|PIO_LOCKSR_P_Pos
DECL|PIO_LOCKSR_P|macro|PIO_LOCKSR_P
DECL|PIO_LOCKSR_Type|typedef|} PIO_LOCKSR_Type;
DECL|PIO_LOCKSR|member|__I PIO_LOCKSR_Type PIO_LOCKSR; /**< Offset: 0xE0 (R/ 32) Lock Status */
DECL|PIO_LOCKSR|member|__I uint32_t PIO_LOCKSR; /**< (PIO Offset: 0xE0) Lock Status */
DECL|PIO_LSR_MASK|macro|PIO_LSR_MASK
DECL|PIO_LSR_Msk|macro|PIO_LSR_Msk
DECL|PIO_LSR_OFFSET|macro|PIO_LSR_OFFSET
DECL|PIO_LSR_P0_Msk|macro|PIO_LSR_P0_Msk
DECL|PIO_LSR_P0_Pos|macro|PIO_LSR_P0_Pos
DECL|PIO_LSR_P0|macro|PIO_LSR_P0
DECL|PIO_LSR_P10_Msk|macro|PIO_LSR_P10_Msk
DECL|PIO_LSR_P10_Pos|macro|PIO_LSR_P10_Pos
DECL|PIO_LSR_P10|macro|PIO_LSR_P10
DECL|PIO_LSR_P11_Msk|macro|PIO_LSR_P11_Msk
DECL|PIO_LSR_P11_Pos|macro|PIO_LSR_P11_Pos
DECL|PIO_LSR_P11|macro|PIO_LSR_P11
DECL|PIO_LSR_P12_Msk|macro|PIO_LSR_P12_Msk
DECL|PIO_LSR_P12_Pos|macro|PIO_LSR_P12_Pos
DECL|PIO_LSR_P12|macro|PIO_LSR_P12
DECL|PIO_LSR_P13_Msk|macro|PIO_LSR_P13_Msk
DECL|PIO_LSR_P13_Pos|macro|PIO_LSR_P13_Pos
DECL|PIO_LSR_P13|macro|PIO_LSR_P13
DECL|PIO_LSR_P14_Msk|macro|PIO_LSR_P14_Msk
DECL|PIO_LSR_P14_Pos|macro|PIO_LSR_P14_Pos
DECL|PIO_LSR_P14|macro|PIO_LSR_P14
DECL|PIO_LSR_P15_Msk|macro|PIO_LSR_P15_Msk
DECL|PIO_LSR_P15_Pos|macro|PIO_LSR_P15_Pos
DECL|PIO_LSR_P15|macro|PIO_LSR_P15
DECL|PIO_LSR_P16_Msk|macro|PIO_LSR_P16_Msk
DECL|PIO_LSR_P16_Pos|macro|PIO_LSR_P16_Pos
DECL|PIO_LSR_P16|macro|PIO_LSR_P16
DECL|PIO_LSR_P17_Msk|macro|PIO_LSR_P17_Msk
DECL|PIO_LSR_P17_Pos|macro|PIO_LSR_P17_Pos
DECL|PIO_LSR_P17|macro|PIO_LSR_P17
DECL|PIO_LSR_P18_Msk|macro|PIO_LSR_P18_Msk
DECL|PIO_LSR_P18_Pos|macro|PIO_LSR_P18_Pos
DECL|PIO_LSR_P18|macro|PIO_LSR_P18
DECL|PIO_LSR_P19_Msk|macro|PIO_LSR_P19_Msk
DECL|PIO_LSR_P19_Pos|macro|PIO_LSR_P19_Pos
DECL|PIO_LSR_P19|macro|PIO_LSR_P19
DECL|PIO_LSR_P1_Msk|macro|PIO_LSR_P1_Msk
DECL|PIO_LSR_P1_Pos|macro|PIO_LSR_P1_Pos
DECL|PIO_LSR_P1|macro|PIO_LSR_P1
DECL|PIO_LSR_P20_Msk|macro|PIO_LSR_P20_Msk
DECL|PIO_LSR_P20_Pos|macro|PIO_LSR_P20_Pos
DECL|PIO_LSR_P20|macro|PIO_LSR_P20
DECL|PIO_LSR_P21_Msk|macro|PIO_LSR_P21_Msk
DECL|PIO_LSR_P21_Pos|macro|PIO_LSR_P21_Pos
DECL|PIO_LSR_P21|macro|PIO_LSR_P21
DECL|PIO_LSR_P22_Msk|macro|PIO_LSR_P22_Msk
DECL|PIO_LSR_P22_Pos|macro|PIO_LSR_P22_Pos
DECL|PIO_LSR_P22|macro|PIO_LSR_P22
DECL|PIO_LSR_P23_Msk|macro|PIO_LSR_P23_Msk
DECL|PIO_LSR_P23_Pos|macro|PIO_LSR_P23_Pos
DECL|PIO_LSR_P23|macro|PIO_LSR_P23
DECL|PIO_LSR_P24_Msk|macro|PIO_LSR_P24_Msk
DECL|PIO_LSR_P24_Pos|macro|PIO_LSR_P24_Pos
DECL|PIO_LSR_P24|macro|PIO_LSR_P24
DECL|PIO_LSR_P25_Msk|macro|PIO_LSR_P25_Msk
DECL|PIO_LSR_P25_Pos|macro|PIO_LSR_P25_Pos
DECL|PIO_LSR_P25|macro|PIO_LSR_P25
DECL|PIO_LSR_P26_Msk|macro|PIO_LSR_P26_Msk
DECL|PIO_LSR_P26_Pos|macro|PIO_LSR_P26_Pos
DECL|PIO_LSR_P26|macro|PIO_LSR_P26
DECL|PIO_LSR_P27_Msk|macro|PIO_LSR_P27_Msk
DECL|PIO_LSR_P27_Pos|macro|PIO_LSR_P27_Pos
DECL|PIO_LSR_P27|macro|PIO_LSR_P27
DECL|PIO_LSR_P28_Msk|macro|PIO_LSR_P28_Msk
DECL|PIO_LSR_P28_Pos|macro|PIO_LSR_P28_Pos
DECL|PIO_LSR_P28|macro|PIO_LSR_P28
DECL|PIO_LSR_P29_Msk|macro|PIO_LSR_P29_Msk
DECL|PIO_LSR_P29_Pos|macro|PIO_LSR_P29_Pos
DECL|PIO_LSR_P29|macro|PIO_LSR_P29
DECL|PIO_LSR_P2_Msk|macro|PIO_LSR_P2_Msk
DECL|PIO_LSR_P2_Pos|macro|PIO_LSR_P2_Pos
DECL|PIO_LSR_P2|macro|PIO_LSR_P2
DECL|PIO_LSR_P30_Msk|macro|PIO_LSR_P30_Msk
DECL|PIO_LSR_P30_Pos|macro|PIO_LSR_P30_Pos
DECL|PIO_LSR_P30|macro|PIO_LSR_P30
DECL|PIO_LSR_P31_Msk|macro|PIO_LSR_P31_Msk
DECL|PIO_LSR_P31_Pos|macro|PIO_LSR_P31_Pos
DECL|PIO_LSR_P31|macro|PIO_LSR_P31
DECL|PIO_LSR_P3_Msk|macro|PIO_LSR_P3_Msk
DECL|PIO_LSR_P3_Pos|macro|PIO_LSR_P3_Pos
DECL|PIO_LSR_P3|macro|PIO_LSR_P3
DECL|PIO_LSR_P4_Msk|macro|PIO_LSR_P4_Msk
DECL|PIO_LSR_P4_Pos|macro|PIO_LSR_P4_Pos
DECL|PIO_LSR_P4|macro|PIO_LSR_P4
DECL|PIO_LSR_P5_Msk|macro|PIO_LSR_P5_Msk
DECL|PIO_LSR_P5_Pos|macro|PIO_LSR_P5_Pos
DECL|PIO_LSR_P5|macro|PIO_LSR_P5
DECL|PIO_LSR_P6_Msk|macro|PIO_LSR_P6_Msk
DECL|PIO_LSR_P6_Pos|macro|PIO_LSR_P6_Pos
DECL|PIO_LSR_P6|macro|PIO_LSR_P6
DECL|PIO_LSR_P7_Msk|macro|PIO_LSR_P7_Msk
DECL|PIO_LSR_P7_Pos|macro|PIO_LSR_P7_Pos
DECL|PIO_LSR_P7|macro|PIO_LSR_P7
DECL|PIO_LSR_P8_Msk|macro|PIO_LSR_P8_Msk
DECL|PIO_LSR_P8_Pos|macro|PIO_LSR_P8_Pos
DECL|PIO_LSR_P8|macro|PIO_LSR_P8
DECL|PIO_LSR_P9_Msk|macro|PIO_LSR_P9_Msk
DECL|PIO_LSR_P9_Pos|macro|PIO_LSR_P9_Pos
DECL|PIO_LSR_P9|macro|PIO_LSR_P9
DECL|PIO_LSR_P_Msk|macro|PIO_LSR_P_Msk
DECL|PIO_LSR_P_Pos|macro|PIO_LSR_P_Pos
DECL|PIO_LSR_P|macro|PIO_LSR_P
DECL|PIO_LSR_Type|typedef|} PIO_LSR_Type;
DECL|PIO_LSR|member|__O PIO_LSR_Type PIO_LSR; /**< Offset: 0xC4 ( /W 32) Level Select Register */
DECL|PIO_LSR|member|__O uint32_t PIO_LSR; /**< (PIO Offset: 0xC4) Level Select Register */
DECL|PIO_MDDR_MASK|macro|PIO_MDDR_MASK
DECL|PIO_MDDR_Msk|macro|PIO_MDDR_Msk
DECL|PIO_MDDR_OFFSET|macro|PIO_MDDR_OFFSET
DECL|PIO_MDDR_P0_Msk|macro|PIO_MDDR_P0_Msk
DECL|PIO_MDDR_P0_Pos|macro|PIO_MDDR_P0_Pos
DECL|PIO_MDDR_P0|macro|PIO_MDDR_P0
DECL|PIO_MDDR_P10_Msk|macro|PIO_MDDR_P10_Msk
DECL|PIO_MDDR_P10_Pos|macro|PIO_MDDR_P10_Pos
DECL|PIO_MDDR_P10|macro|PIO_MDDR_P10
DECL|PIO_MDDR_P11_Msk|macro|PIO_MDDR_P11_Msk
DECL|PIO_MDDR_P11_Pos|macro|PIO_MDDR_P11_Pos
DECL|PIO_MDDR_P11|macro|PIO_MDDR_P11
DECL|PIO_MDDR_P12_Msk|macro|PIO_MDDR_P12_Msk
DECL|PIO_MDDR_P12_Pos|macro|PIO_MDDR_P12_Pos
DECL|PIO_MDDR_P12|macro|PIO_MDDR_P12
DECL|PIO_MDDR_P13_Msk|macro|PIO_MDDR_P13_Msk
DECL|PIO_MDDR_P13_Pos|macro|PIO_MDDR_P13_Pos
DECL|PIO_MDDR_P13|macro|PIO_MDDR_P13
DECL|PIO_MDDR_P14_Msk|macro|PIO_MDDR_P14_Msk
DECL|PIO_MDDR_P14_Pos|macro|PIO_MDDR_P14_Pos
DECL|PIO_MDDR_P14|macro|PIO_MDDR_P14
DECL|PIO_MDDR_P15_Msk|macro|PIO_MDDR_P15_Msk
DECL|PIO_MDDR_P15_Pos|macro|PIO_MDDR_P15_Pos
DECL|PIO_MDDR_P15|macro|PIO_MDDR_P15
DECL|PIO_MDDR_P16_Msk|macro|PIO_MDDR_P16_Msk
DECL|PIO_MDDR_P16_Pos|macro|PIO_MDDR_P16_Pos
DECL|PIO_MDDR_P16|macro|PIO_MDDR_P16
DECL|PIO_MDDR_P17_Msk|macro|PIO_MDDR_P17_Msk
DECL|PIO_MDDR_P17_Pos|macro|PIO_MDDR_P17_Pos
DECL|PIO_MDDR_P17|macro|PIO_MDDR_P17
DECL|PIO_MDDR_P18_Msk|macro|PIO_MDDR_P18_Msk
DECL|PIO_MDDR_P18_Pos|macro|PIO_MDDR_P18_Pos
DECL|PIO_MDDR_P18|macro|PIO_MDDR_P18
DECL|PIO_MDDR_P19_Msk|macro|PIO_MDDR_P19_Msk
DECL|PIO_MDDR_P19_Pos|macro|PIO_MDDR_P19_Pos
DECL|PIO_MDDR_P19|macro|PIO_MDDR_P19
DECL|PIO_MDDR_P1_Msk|macro|PIO_MDDR_P1_Msk
DECL|PIO_MDDR_P1_Pos|macro|PIO_MDDR_P1_Pos
DECL|PIO_MDDR_P1|macro|PIO_MDDR_P1
DECL|PIO_MDDR_P20_Msk|macro|PIO_MDDR_P20_Msk
DECL|PIO_MDDR_P20_Pos|macro|PIO_MDDR_P20_Pos
DECL|PIO_MDDR_P20|macro|PIO_MDDR_P20
DECL|PIO_MDDR_P21_Msk|macro|PIO_MDDR_P21_Msk
DECL|PIO_MDDR_P21_Pos|macro|PIO_MDDR_P21_Pos
DECL|PIO_MDDR_P21|macro|PIO_MDDR_P21
DECL|PIO_MDDR_P22_Msk|macro|PIO_MDDR_P22_Msk
DECL|PIO_MDDR_P22_Pos|macro|PIO_MDDR_P22_Pos
DECL|PIO_MDDR_P22|macro|PIO_MDDR_P22
DECL|PIO_MDDR_P23_Msk|macro|PIO_MDDR_P23_Msk
DECL|PIO_MDDR_P23_Pos|macro|PIO_MDDR_P23_Pos
DECL|PIO_MDDR_P23|macro|PIO_MDDR_P23
DECL|PIO_MDDR_P24_Msk|macro|PIO_MDDR_P24_Msk
DECL|PIO_MDDR_P24_Pos|macro|PIO_MDDR_P24_Pos
DECL|PIO_MDDR_P24|macro|PIO_MDDR_P24
DECL|PIO_MDDR_P25_Msk|macro|PIO_MDDR_P25_Msk
DECL|PIO_MDDR_P25_Pos|macro|PIO_MDDR_P25_Pos
DECL|PIO_MDDR_P25|macro|PIO_MDDR_P25
DECL|PIO_MDDR_P26_Msk|macro|PIO_MDDR_P26_Msk
DECL|PIO_MDDR_P26_Pos|macro|PIO_MDDR_P26_Pos
DECL|PIO_MDDR_P26|macro|PIO_MDDR_P26
DECL|PIO_MDDR_P27_Msk|macro|PIO_MDDR_P27_Msk
DECL|PIO_MDDR_P27_Pos|macro|PIO_MDDR_P27_Pos
DECL|PIO_MDDR_P27|macro|PIO_MDDR_P27
DECL|PIO_MDDR_P28_Msk|macro|PIO_MDDR_P28_Msk
DECL|PIO_MDDR_P28_Pos|macro|PIO_MDDR_P28_Pos
DECL|PIO_MDDR_P28|macro|PIO_MDDR_P28
DECL|PIO_MDDR_P29_Msk|macro|PIO_MDDR_P29_Msk
DECL|PIO_MDDR_P29_Pos|macro|PIO_MDDR_P29_Pos
DECL|PIO_MDDR_P29|macro|PIO_MDDR_P29
DECL|PIO_MDDR_P2_Msk|macro|PIO_MDDR_P2_Msk
DECL|PIO_MDDR_P2_Pos|macro|PIO_MDDR_P2_Pos
DECL|PIO_MDDR_P2|macro|PIO_MDDR_P2
DECL|PIO_MDDR_P30_Msk|macro|PIO_MDDR_P30_Msk
DECL|PIO_MDDR_P30_Pos|macro|PIO_MDDR_P30_Pos
DECL|PIO_MDDR_P30|macro|PIO_MDDR_P30
DECL|PIO_MDDR_P31_Msk|macro|PIO_MDDR_P31_Msk
DECL|PIO_MDDR_P31_Pos|macro|PIO_MDDR_P31_Pos
DECL|PIO_MDDR_P31|macro|PIO_MDDR_P31
DECL|PIO_MDDR_P3_Msk|macro|PIO_MDDR_P3_Msk
DECL|PIO_MDDR_P3_Pos|macro|PIO_MDDR_P3_Pos
DECL|PIO_MDDR_P3|macro|PIO_MDDR_P3
DECL|PIO_MDDR_P4_Msk|macro|PIO_MDDR_P4_Msk
DECL|PIO_MDDR_P4_Pos|macro|PIO_MDDR_P4_Pos
DECL|PIO_MDDR_P4|macro|PIO_MDDR_P4
DECL|PIO_MDDR_P5_Msk|macro|PIO_MDDR_P5_Msk
DECL|PIO_MDDR_P5_Pos|macro|PIO_MDDR_P5_Pos
DECL|PIO_MDDR_P5|macro|PIO_MDDR_P5
DECL|PIO_MDDR_P6_Msk|macro|PIO_MDDR_P6_Msk
DECL|PIO_MDDR_P6_Pos|macro|PIO_MDDR_P6_Pos
DECL|PIO_MDDR_P6|macro|PIO_MDDR_P6
DECL|PIO_MDDR_P7_Msk|macro|PIO_MDDR_P7_Msk
DECL|PIO_MDDR_P7_Pos|macro|PIO_MDDR_P7_Pos
DECL|PIO_MDDR_P7|macro|PIO_MDDR_P7
DECL|PIO_MDDR_P8_Msk|macro|PIO_MDDR_P8_Msk
DECL|PIO_MDDR_P8_Pos|macro|PIO_MDDR_P8_Pos
DECL|PIO_MDDR_P8|macro|PIO_MDDR_P8
DECL|PIO_MDDR_P9_Msk|macro|PIO_MDDR_P9_Msk
DECL|PIO_MDDR_P9_Pos|macro|PIO_MDDR_P9_Pos
DECL|PIO_MDDR_P9|macro|PIO_MDDR_P9
DECL|PIO_MDDR_P_Msk|macro|PIO_MDDR_P_Msk
DECL|PIO_MDDR_P_Pos|macro|PIO_MDDR_P_Pos
DECL|PIO_MDDR_P|macro|PIO_MDDR_P
DECL|PIO_MDDR_Type|typedef|} PIO_MDDR_Type;
DECL|PIO_MDDR|member|__O PIO_MDDR_Type PIO_MDDR; /**< Offset: 0x54 ( /W 32) Multi-driver Disable Register */
DECL|PIO_MDDR|member|__O uint32_t PIO_MDDR; /**< (PIO Offset: 0x54) Multi-driver Disable Register */
DECL|PIO_MDER_MASK|macro|PIO_MDER_MASK
DECL|PIO_MDER_Msk|macro|PIO_MDER_Msk
DECL|PIO_MDER_OFFSET|macro|PIO_MDER_OFFSET
DECL|PIO_MDER_P0_Msk|macro|PIO_MDER_P0_Msk
DECL|PIO_MDER_P0_Pos|macro|PIO_MDER_P0_Pos
DECL|PIO_MDER_P0|macro|PIO_MDER_P0
DECL|PIO_MDER_P10_Msk|macro|PIO_MDER_P10_Msk
DECL|PIO_MDER_P10_Pos|macro|PIO_MDER_P10_Pos
DECL|PIO_MDER_P10|macro|PIO_MDER_P10
DECL|PIO_MDER_P11_Msk|macro|PIO_MDER_P11_Msk
DECL|PIO_MDER_P11_Pos|macro|PIO_MDER_P11_Pos
DECL|PIO_MDER_P11|macro|PIO_MDER_P11
DECL|PIO_MDER_P12_Msk|macro|PIO_MDER_P12_Msk
DECL|PIO_MDER_P12_Pos|macro|PIO_MDER_P12_Pos
DECL|PIO_MDER_P12|macro|PIO_MDER_P12
DECL|PIO_MDER_P13_Msk|macro|PIO_MDER_P13_Msk
DECL|PIO_MDER_P13_Pos|macro|PIO_MDER_P13_Pos
DECL|PIO_MDER_P13|macro|PIO_MDER_P13
DECL|PIO_MDER_P14_Msk|macro|PIO_MDER_P14_Msk
DECL|PIO_MDER_P14_Pos|macro|PIO_MDER_P14_Pos
DECL|PIO_MDER_P14|macro|PIO_MDER_P14
DECL|PIO_MDER_P15_Msk|macro|PIO_MDER_P15_Msk
DECL|PIO_MDER_P15_Pos|macro|PIO_MDER_P15_Pos
DECL|PIO_MDER_P15|macro|PIO_MDER_P15
DECL|PIO_MDER_P16_Msk|macro|PIO_MDER_P16_Msk
DECL|PIO_MDER_P16_Pos|macro|PIO_MDER_P16_Pos
DECL|PIO_MDER_P16|macro|PIO_MDER_P16
DECL|PIO_MDER_P17_Msk|macro|PIO_MDER_P17_Msk
DECL|PIO_MDER_P17_Pos|macro|PIO_MDER_P17_Pos
DECL|PIO_MDER_P17|macro|PIO_MDER_P17
DECL|PIO_MDER_P18_Msk|macro|PIO_MDER_P18_Msk
DECL|PIO_MDER_P18_Pos|macro|PIO_MDER_P18_Pos
DECL|PIO_MDER_P18|macro|PIO_MDER_P18
DECL|PIO_MDER_P19_Msk|macro|PIO_MDER_P19_Msk
DECL|PIO_MDER_P19_Pos|macro|PIO_MDER_P19_Pos
DECL|PIO_MDER_P19|macro|PIO_MDER_P19
DECL|PIO_MDER_P1_Msk|macro|PIO_MDER_P1_Msk
DECL|PIO_MDER_P1_Pos|macro|PIO_MDER_P1_Pos
DECL|PIO_MDER_P1|macro|PIO_MDER_P1
DECL|PIO_MDER_P20_Msk|macro|PIO_MDER_P20_Msk
DECL|PIO_MDER_P20_Pos|macro|PIO_MDER_P20_Pos
DECL|PIO_MDER_P20|macro|PIO_MDER_P20
DECL|PIO_MDER_P21_Msk|macro|PIO_MDER_P21_Msk
DECL|PIO_MDER_P21_Pos|macro|PIO_MDER_P21_Pos
DECL|PIO_MDER_P21|macro|PIO_MDER_P21
DECL|PIO_MDER_P22_Msk|macro|PIO_MDER_P22_Msk
DECL|PIO_MDER_P22_Pos|macro|PIO_MDER_P22_Pos
DECL|PIO_MDER_P22|macro|PIO_MDER_P22
DECL|PIO_MDER_P23_Msk|macro|PIO_MDER_P23_Msk
DECL|PIO_MDER_P23_Pos|macro|PIO_MDER_P23_Pos
DECL|PIO_MDER_P23|macro|PIO_MDER_P23
DECL|PIO_MDER_P24_Msk|macro|PIO_MDER_P24_Msk
DECL|PIO_MDER_P24_Pos|macro|PIO_MDER_P24_Pos
DECL|PIO_MDER_P24|macro|PIO_MDER_P24
DECL|PIO_MDER_P25_Msk|macro|PIO_MDER_P25_Msk
DECL|PIO_MDER_P25_Pos|macro|PIO_MDER_P25_Pos
DECL|PIO_MDER_P25|macro|PIO_MDER_P25
DECL|PIO_MDER_P26_Msk|macro|PIO_MDER_P26_Msk
DECL|PIO_MDER_P26_Pos|macro|PIO_MDER_P26_Pos
DECL|PIO_MDER_P26|macro|PIO_MDER_P26
DECL|PIO_MDER_P27_Msk|macro|PIO_MDER_P27_Msk
DECL|PIO_MDER_P27_Pos|macro|PIO_MDER_P27_Pos
DECL|PIO_MDER_P27|macro|PIO_MDER_P27
DECL|PIO_MDER_P28_Msk|macro|PIO_MDER_P28_Msk
DECL|PIO_MDER_P28_Pos|macro|PIO_MDER_P28_Pos
DECL|PIO_MDER_P28|macro|PIO_MDER_P28
DECL|PIO_MDER_P29_Msk|macro|PIO_MDER_P29_Msk
DECL|PIO_MDER_P29_Pos|macro|PIO_MDER_P29_Pos
DECL|PIO_MDER_P29|macro|PIO_MDER_P29
DECL|PIO_MDER_P2_Msk|macro|PIO_MDER_P2_Msk
DECL|PIO_MDER_P2_Pos|macro|PIO_MDER_P2_Pos
DECL|PIO_MDER_P2|macro|PIO_MDER_P2
DECL|PIO_MDER_P30_Msk|macro|PIO_MDER_P30_Msk
DECL|PIO_MDER_P30_Pos|macro|PIO_MDER_P30_Pos
DECL|PIO_MDER_P30|macro|PIO_MDER_P30
DECL|PIO_MDER_P31_Msk|macro|PIO_MDER_P31_Msk
DECL|PIO_MDER_P31_Pos|macro|PIO_MDER_P31_Pos
DECL|PIO_MDER_P31|macro|PIO_MDER_P31
DECL|PIO_MDER_P3_Msk|macro|PIO_MDER_P3_Msk
DECL|PIO_MDER_P3_Pos|macro|PIO_MDER_P3_Pos
DECL|PIO_MDER_P3|macro|PIO_MDER_P3
DECL|PIO_MDER_P4_Msk|macro|PIO_MDER_P4_Msk
DECL|PIO_MDER_P4_Pos|macro|PIO_MDER_P4_Pos
DECL|PIO_MDER_P4|macro|PIO_MDER_P4
DECL|PIO_MDER_P5_Msk|macro|PIO_MDER_P5_Msk
DECL|PIO_MDER_P5_Pos|macro|PIO_MDER_P5_Pos
DECL|PIO_MDER_P5|macro|PIO_MDER_P5
DECL|PIO_MDER_P6_Msk|macro|PIO_MDER_P6_Msk
DECL|PIO_MDER_P6_Pos|macro|PIO_MDER_P6_Pos
DECL|PIO_MDER_P6|macro|PIO_MDER_P6
DECL|PIO_MDER_P7_Msk|macro|PIO_MDER_P7_Msk
DECL|PIO_MDER_P7_Pos|macro|PIO_MDER_P7_Pos
DECL|PIO_MDER_P7|macro|PIO_MDER_P7
DECL|PIO_MDER_P8_Msk|macro|PIO_MDER_P8_Msk
DECL|PIO_MDER_P8_Pos|macro|PIO_MDER_P8_Pos
DECL|PIO_MDER_P8|macro|PIO_MDER_P8
DECL|PIO_MDER_P9_Msk|macro|PIO_MDER_P9_Msk
DECL|PIO_MDER_P9_Pos|macro|PIO_MDER_P9_Pos
DECL|PIO_MDER_P9|macro|PIO_MDER_P9
DECL|PIO_MDER_P_Msk|macro|PIO_MDER_P_Msk
DECL|PIO_MDER_P_Pos|macro|PIO_MDER_P_Pos
DECL|PIO_MDER_P|macro|PIO_MDER_P
DECL|PIO_MDER_Type|typedef|} PIO_MDER_Type;
DECL|PIO_MDER|member|__O PIO_MDER_Type PIO_MDER; /**< Offset: 0x50 ( /W 32) Multi-driver Enable Register */
DECL|PIO_MDER|member|__O uint32_t PIO_MDER; /**< (PIO Offset: 0x50) Multi-driver Enable Register */
DECL|PIO_MDSR_MASK|macro|PIO_MDSR_MASK
DECL|PIO_MDSR_Msk|macro|PIO_MDSR_Msk
DECL|PIO_MDSR_OFFSET|macro|PIO_MDSR_OFFSET
DECL|PIO_MDSR_P0_Msk|macro|PIO_MDSR_P0_Msk
DECL|PIO_MDSR_P0_Pos|macro|PIO_MDSR_P0_Pos
DECL|PIO_MDSR_P0|macro|PIO_MDSR_P0
DECL|PIO_MDSR_P10_Msk|macro|PIO_MDSR_P10_Msk
DECL|PIO_MDSR_P10_Pos|macro|PIO_MDSR_P10_Pos
DECL|PIO_MDSR_P10|macro|PIO_MDSR_P10
DECL|PIO_MDSR_P11_Msk|macro|PIO_MDSR_P11_Msk
DECL|PIO_MDSR_P11_Pos|macro|PIO_MDSR_P11_Pos
DECL|PIO_MDSR_P11|macro|PIO_MDSR_P11
DECL|PIO_MDSR_P12_Msk|macro|PIO_MDSR_P12_Msk
DECL|PIO_MDSR_P12_Pos|macro|PIO_MDSR_P12_Pos
DECL|PIO_MDSR_P12|macro|PIO_MDSR_P12
DECL|PIO_MDSR_P13_Msk|macro|PIO_MDSR_P13_Msk
DECL|PIO_MDSR_P13_Pos|macro|PIO_MDSR_P13_Pos
DECL|PIO_MDSR_P13|macro|PIO_MDSR_P13
DECL|PIO_MDSR_P14_Msk|macro|PIO_MDSR_P14_Msk
DECL|PIO_MDSR_P14_Pos|macro|PIO_MDSR_P14_Pos
DECL|PIO_MDSR_P14|macro|PIO_MDSR_P14
DECL|PIO_MDSR_P15_Msk|macro|PIO_MDSR_P15_Msk
DECL|PIO_MDSR_P15_Pos|macro|PIO_MDSR_P15_Pos
DECL|PIO_MDSR_P15|macro|PIO_MDSR_P15
DECL|PIO_MDSR_P16_Msk|macro|PIO_MDSR_P16_Msk
DECL|PIO_MDSR_P16_Pos|macro|PIO_MDSR_P16_Pos
DECL|PIO_MDSR_P16|macro|PIO_MDSR_P16
DECL|PIO_MDSR_P17_Msk|macro|PIO_MDSR_P17_Msk
DECL|PIO_MDSR_P17_Pos|macro|PIO_MDSR_P17_Pos
DECL|PIO_MDSR_P17|macro|PIO_MDSR_P17
DECL|PIO_MDSR_P18_Msk|macro|PIO_MDSR_P18_Msk
DECL|PIO_MDSR_P18_Pos|macro|PIO_MDSR_P18_Pos
DECL|PIO_MDSR_P18|macro|PIO_MDSR_P18
DECL|PIO_MDSR_P19_Msk|macro|PIO_MDSR_P19_Msk
DECL|PIO_MDSR_P19_Pos|macro|PIO_MDSR_P19_Pos
DECL|PIO_MDSR_P19|macro|PIO_MDSR_P19
DECL|PIO_MDSR_P1_Msk|macro|PIO_MDSR_P1_Msk
DECL|PIO_MDSR_P1_Pos|macro|PIO_MDSR_P1_Pos
DECL|PIO_MDSR_P1|macro|PIO_MDSR_P1
DECL|PIO_MDSR_P20_Msk|macro|PIO_MDSR_P20_Msk
DECL|PIO_MDSR_P20_Pos|macro|PIO_MDSR_P20_Pos
DECL|PIO_MDSR_P20|macro|PIO_MDSR_P20
DECL|PIO_MDSR_P21_Msk|macro|PIO_MDSR_P21_Msk
DECL|PIO_MDSR_P21_Pos|macro|PIO_MDSR_P21_Pos
DECL|PIO_MDSR_P21|macro|PIO_MDSR_P21
DECL|PIO_MDSR_P22_Msk|macro|PIO_MDSR_P22_Msk
DECL|PIO_MDSR_P22_Pos|macro|PIO_MDSR_P22_Pos
DECL|PIO_MDSR_P22|macro|PIO_MDSR_P22
DECL|PIO_MDSR_P23_Msk|macro|PIO_MDSR_P23_Msk
DECL|PIO_MDSR_P23_Pos|macro|PIO_MDSR_P23_Pos
DECL|PIO_MDSR_P23|macro|PIO_MDSR_P23
DECL|PIO_MDSR_P24_Msk|macro|PIO_MDSR_P24_Msk
DECL|PIO_MDSR_P24_Pos|macro|PIO_MDSR_P24_Pos
DECL|PIO_MDSR_P24|macro|PIO_MDSR_P24
DECL|PIO_MDSR_P25_Msk|macro|PIO_MDSR_P25_Msk
DECL|PIO_MDSR_P25_Pos|macro|PIO_MDSR_P25_Pos
DECL|PIO_MDSR_P25|macro|PIO_MDSR_P25
DECL|PIO_MDSR_P26_Msk|macro|PIO_MDSR_P26_Msk
DECL|PIO_MDSR_P26_Pos|macro|PIO_MDSR_P26_Pos
DECL|PIO_MDSR_P26|macro|PIO_MDSR_P26
DECL|PIO_MDSR_P27_Msk|macro|PIO_MDSR_P27_Msk
DECL|PIO_MDSR_P27_Pos|macro|PIO_MDSR_P27_Pos
DECL|PIO_MDSR_P27|macro|PIO_MDSR_P27
DECL|PIO_MDSR_P28_Msk|macro|PIO_MDSR_P28_Msk
DECL|PIO_MDSR_P28_Pos|macro|PIO_MDSR_P28_Pos
DECL|PIO_MDSR_P28|macro|PIO_MDSR_P28
DECL|PIO_MDSR_P29_Msk|macro|PIO_MDSR_P29_Msk
DECL|PIO_MDSR_P29_Pos|macro|PIO_MDSR_P29_Pos
DECL|PIO_MDSR_P29|macro|PIO_MDSR_P29
DECL|PIO_MDSR_P2_Msk|macro|PIO_MDSR_P2_Msk
DECL|PIO_MDSR_P2_Pos|macro|PIO_MDSR_P2_Pos
DECL|PIO_MDSR_P2|macro|PIO_MDSR_P2
DECL|PIO_MDSR_P30_Msk|macro|PIO_MDSR_P30_Msk
DECL|PIO_MDSR_P30_Pos|macro|PIO_MDSR_P30_Pos
DECL|PIO_MDSR_P30|macro|PIO_MDSR_P30
DECL|PIO_MDSR_P31_Msk|macro|PIO_MDSR_P31_Msk
DECL|PIO_MDSR_P31_Pos|macro|PIO_MDSR_P31_Pos
DECL|PIO_MDSR_P31|macro|PIO_MDSR_P31
DECL|PIO_MDSR_P3_Msk|macro|PIO_MDSR_P3_Msk
DECL|PIO_MDSR_P3_Pos|macro|PIO_MDSR_P3_Pos
DECL|PIO_MDSR_P3|macro|PIO_MDSR_P3
DECL|PIO_MDSR_P4_Msk|macro|PIO_MDSR_P4_Msk
DECL|PIO_MDSR_P4_Pos|macro|PIO_MDSR_P4_Pos
DECL|PIO_MDSR_P4|macro|PIO_MDSR_P4
DECL|PIO_MDSR_P5_Msk|macro|PIO_MDSR_P5_Msk
DECL|PIO_MDSR_P5_Pos|macro|PIO_MDSR_P5_Pos
DECL|PIO_MDSR_P5|macro|PIO_MDSR_P5
DECL|PIO_MDSR_P6_Msk|macro|PIO_MDSR_P6_Msk
DECL|PIO_MDSR_P6_Pos|macro|PIO_MDSR_P6_Pos
DECL|PIO_MDSR_P6|macro|PIO_MDSR_P6
DECL|PIO_MDSR_P7_Msk|macro|PIO_MDSR_P7_Msk
DECL|PIO_MDSR_P7_Pos|macro|PIO_MDSR_P7_Pos
DECL|PIO_MDSR_P7|macro|PIO_MDSR_P7
DECL|PIO_MDSR_P8_Msk|macro|PIO_MDSR_P8_Msk
DECL|PIO_MDSR_P8_Pos|macro|PIO_MDSR_P8_Pos
DECL|PIO_MDSR_P8|macro|PIO_MDSR_P8
DECL|PIO_MDSR_P9_Msk|macro|PIO_MDSR_P9_Msk
DECL|PIO_MDSR_P9_Pos|macro|PIO_MDSR_P9_Pos
DECL|PIO_MDSR_P9|macro|PIO_MDSR_P9
DECL|PIO_MDSR_P_Msk|macro|PIO_MDSR_P_Msk
DECL|PIO_MDSR_P_Pos|macro|PIO_MDSR_P_Pos
DECL|PIO_MDSR_P|macro|PIO_MDSR_P
DECL|PIO_MDSR_Type|typedef|} PIO_MDSR_Type;
DECL|PIO_MDSR|member|__I PIO_MDSR_Type PIO_MDSR; /**< Offset: 0x58 (R/ 32) Multi-driver Status Register */
DECL|PIO_MDSR|member|__I uint32_t PIO_MDSR; /**< (PIO Offset: 0x58) Multi-driver Status Register */
DECL|PIO_ODR_MASK|macro|PIO_ODR_MASK
DECL|PIO_ODR_Msk|macro|PIO_ODR_Msk
DECL|PIO_ODR_OFFSET|macro|PIO_ODR_OFFSET
DECL|PIO_ODR_P0_Msk|macro|PIO_ODR_P0_Msk
DECL|PIO_ODR_P0_Pos|macro|PIO_ODR_P0_Pos
DECL|PIO_ODR_P0|macro|PIO_ODR_P0
DECL|PIO_ODR_P10_Msk|macro|PIO_ODR_P10_Msk
DECL|PIO_ODR_P10_Pos|macro|PIO_ODR_P10_Pos
DECL|PIO_ODR_P10|macro|PIO_ODR_P10
DECL|PIO_ODR_P11_Msk|macro|PIO_ODR_P11_Msk
DECL|PIO_ODR_P11_Pos|macro|PIO_ODR_P11_Pos
DECL|PIO_ODR_P11|macro|PIO_ODR_P11
DECL|PIO_ODR_P12_Msk|macro|PIO_ODR_P12_Msk
DECL|PIO_ODR_P12_Pos|macro|PIO_ODR_P12_Pos
DECL|PIO_ODR_P12|macro|PIO_ODR_P12
DECL|PIO_ODR_P13_Msk|macro|PIO_ODR_P13_Msk
DECL|PIO_ODR_P13_Pos|macro|PIO_ODR_P13_Pos
DECL|PIO_ODR_P13|macro|PIO_ODR_P13
DECL|PIO_ODR_P14_Msk|macro|PIO_ODR_P14_Msk
DECL|PIO_ODR_P14_Pos|macro|PIO_ODR_P14_Pos
DECL|PIO_ODR_P14|macro|PIO_ODR_P14
DECL|PIO_ODR_P15_Msk|macro|PIO_ODR_P15_Msk
DECL|PIO_ODR_P15_Pos|macro|PIO_ODR_P15_Pos
DECL|PIO_ODR_P15|macro|PIO_ODR_P15
DECL|PIO_ODR_P16_Msk|macro|PIO_ODR_P16_Msk
DECL|PIO_ODR_P16_Pos|macro|PIO_ODR_P16_Pos
DECL|PIO_ODR_P16|macro|PIO_ODR_P16
DECL|PIO_ODR_P17_Msk|macro|PIO_ODR_P17_Msk
DECL|PIO_ODR_P17_Pos|macro|PIO_ODR_P17_Pos
DECL|PIO_ODR_P17|macro|PIO_ODR_P17
DECL|PIO_ODR_P18_Msk|macro|PIO_ODR_P18_Msk
DECL|PIO_ODR_P18_Pos|macro|PIO_ODR_P18_Pos
DECL|PIO_ODR_P18|macro|PIO_ODR_P18
DECL|PIO_ODR_P19_Msk|macro|PIO_ODR_P19_Msk
DECL|PIO_ODR_P19_Pos|macro|PIO_ODR_P19_Pos
DECL|PIO_ODR_P19|macro|PIO_ODR_P19
DECL|PIO_ODR_P1_Msk|macro|PIO_ODR_P1_Msk
DECL|PIO_ODR_P1_Pos|macro|PIO_ODR_P1_Pos
DECL|PIO_ODR_P1|macro|PIO_ODR_P1
DECL|PIO_ODR_P20_Msk|macro|PIO_ODR_P20_Msk
DECL|PIO_ODR_P20_Pos|macro|PIO_ODR_P20_Pos
DECL|PIO_ODR_P20|macro|PIO_ODR_P20
DECL|PIO_ODR_P21_Msk|macro|PIO_ODR_P21_Msk
DECL|PIO_ODR_P21_Pos|macro|PIO_ODR_P21_Pos
DECL|PIO_ODR_P21|macro|PIO_ODR_P21
DECL|PIO_ODR_P22_Msk|macro|PIO_ODR_P22_Msk
DECL|PIO_ODR_P22_Pos|macro|PIO_ODR_P22_Pos
DECL|PIO_ODR_P22|macro|PIO_ODR_P22
DECL|PIO_ODR_P23_Msk|macro|PIO_ODR_P23_Msk
DECL|PIO_ODR_P23_Pos|macro|PIO_ODR_P23_Pos
DECL|PIO_ODR_P23|macro|PIO_ODR_P23
DECL|PIO_ODR_P24_Msk|macro|PIO_ODR_P24_Msk
DECL|PIO_ODR_P24_Pos|macro|PIO_ODR_P24_Pos
DECL|PIO_ODR_P24|macro|PIO_ODR_P24
DECL|PIO_ODR_P25_Msk|macro|PIO_ODR_P25_Msk
DECL|PIO_ODR_P25_Pos|macro|PIO_ODR_P25_Pos
DECL|PIO_ODR_P25|macro|PIO_ODR_P25
DECL|PIO_ODR_P26_Msk|macro|PIO_ODR_P26_Msk
DECL|PIO_ODR_P26_Pos|macro|PIO_ODR_P26_Pos
DECL|PIO_ODR_P26|macro|PIO_ODR_P26
DECL|PIO_ODR_P27_Msk|macro|PIO_ODR_P27_Msk
DECL|PIO_ODR_P27_Pos|macro|PIO_ODR_P27_Pos
DECL|PIO_ODR_P27|macro|PIO_ODR_P27
DECL|PIO_ODR_P28_Msk|macro|PIO_ODR_P28_Msk
DECL|PIO_ODR_P28_Pos|macro|PIO_ODR_P28_Pos
DECL|PIO_ODR_P28|macro|PIO_ODR_P28
DECL|PIO_ODR_P29_Msk|macro|PIO_ODR_P29_Msk
DECL|PIO_ODR_P29_Pos|macro|PIO_ODR_P29_Pos
DECL|PIO_ODR_P29|macro|PIO_ODR_P29
DECL|PIO_ODR_P2_Msk|macro|PIO_ODR_P2_Msk
DECL|PIO_ODR_P2_Pos|macro|PIO_ODR_P2_Pos
DECL|PIO_ODR_P2|macro|PIO_ODR_P2
DECL|PIO_ODR_P30_Msk|macro|PIO_ODR_P30_Msk
DECL|PIO_ODR_P30_Pos|macro|PIO_ODR_P30_Pos
DECL|PIO_ODR_P30|macro|PIO_ODR_P30
DECL|PIO_ODR_P31_Msk|macro|PIO_ODR_P31_Msk
DECL|PIO_ODR_P31_Pos|macro|PIO_ODR_P31_Pos
DECL|PIO_ODR_P31|macro|PIO_ODR_P31
DECL|PIO_ODR_P3_Msk|macro|PIO_ODR_P3_Msk
DECL|PIO_ODR_P3_Pos|macro|PIO_ODR_P3_Pos
DECL|PIO_ODR_P3|macro|PIO_ODR_P3
DECL|PIO_ODR_P4_Msk|macro|PIO_ODR_P4_Msk
DECL|PIO_ODR_P4_Pos|macro|PIO_ODR_P4_Pos
DECL|PIO_ODR_P4|macro|PIO_ODR_P4
DECL|PIO_ODR_P5_Msk|macro|PIO_ODR_P5_Msk
DECL|PIO_ODR_P5_Pos|macro|PIO_ODR_P5_Pos
DECL|PIO_ODR_P5|macro|PIO_ODR_P5
DECL|PIO_ODR_P6_Msk|macro|PIO_ODR_P6_Msk
DECL|PIO_ODR_P6_Pos|macro|PIO_ODR_P6_Pos
DECL|PIO_ODR_P6|macro|PIO_ODR_P6
DECL|PIO_ODR_P7_Msk|macro|PIO_ODR_P7_Msk
DECL|PIO_ODR_P7_Pos|macro|PIO_ODR_P7_Pos
DECL|PIO_ODR_P7|macro|PIO_ODR_P7
DECL|PIO_ODR_P8_Msk|macro|PIO_ODR_P8_Msk
DECL|PIO_ODR_P8_Pos|macro|PIO_ODR_P8_Pos
DECL|PIO_ODR_P8|macro|PIO_ODR_P8
DECL|PIO_ODR_P9_Msk|macro|PIO_ODR_P9_Msk
DECL|PIO_ODR_P9_Pos|macro|PIO_ODR_P9_Pos
DECL|PIO_ODR_P9|macro|PIO_ODR_P9
DECL|PIO_ODR_P_Msk|macro|PIO_ODR_P_Msk
DECL|PIO_ODR_P_Pos|macro|PIO_ODR_P_Pos
DECL|PIO_ODR_P|macro|PIO_ODR_P
DECL|PIO_ODR_Type|typedef|} PIO_ODR_Type;
DECL|PIO_ODR|member|__O PIO_ODR_Type PIO_ODR; /**< Offset: 0x14 ( /W 32) Output Disable Register */
DECL|PIO_ODR|member|__O uint32_t PIO_ODR; /**< (PIO Offset: 0x14) Output Disable Register */
DECL|PIO_ODSR_MASK|macro|PIO_ODSR_MASK
DECL|PIO_ODSR_Msk|macro|PIO_ODSR_Msk
DECL|PIO_ODSR_OFFSET|macro|PIO_ODSR_OFFSET
DECL|PIO_ODSR_P0_Msk|macro|PIO_ODSR_P0_Msk
DECL|PIO_ODSR_P0_Pos|macro|PIO_ODSR_P0_Pos
DECL|PIO_ODSR_P0|macro|PIO_ODSR_P0
DECL|PIO_ODSR_P10_Msk|macro|PIO_ODSR_P10_Msk
DECL|PIO_ODSR_P10_Pos|macro|PIO_ODSR_P10_Pos
DECL|PIO_ODSR_P10|macro|PIO_ODSR_P10
DECL|PIO_ODSR_P11_Msk|macro|PIO_ODSR_P11_Msk
DECL|PIO_ODSR_P11_Pos|macro|PIO_ODSR_P11_Pos
DECL|PIO_ODSR_P11|macro|PIO_ODSR_P11
DECL|PIO_ODSR_P12_Msk|macro|PIO_ODSR_P12_Msk
DECL|PIO_ODSR_P12_Pos|macro|PIO_ODSR_P12_Pos
DECL|PIO_ODSR_P12|macro|PIO_ODSR_P12
DECL|PIO_ODSR_P13_Msk|macro|PIO_ODSR_P13_Msk
DECL|PIO_ODSR_P13_Pos|macro|PIO_ODSR_P13_Pos
DECL|PIO_ODSR_P13|macro|PIO_ODSR_P13
DECL|PIO_ODSR_P14_Msk|macro|PIO_ODSR_P14_Msk
DECL|PIO_ODSR_P14_Pos|macro|PIO_ODSR_P14_Pos
DECL|PIO_ODSR_P14|macro|PIO_ODSR_P14
DECL|PIO_ODSR_P15_Msk|macro|PIO_ODSR_P15_Msk
DECL|PIO_ODSR_P15_Pos|macro|PIO_ODSR_P15_Pos
DECL|PIO_ODSR_P15|macro|PIO_ODSR_P15
DECL|PIO_ODSR_P16_Msk|macro|PIO_ODSR_P16_Msk
DECL|PIO_ODSR_P16_Pos|macro|PIO_ODSR_P16_Pos
DECL|PIO_ODSR_P16|macro|PIO_ODSR_P16
DECL|PIO_ODSR_P17_Msk|macro|PIO_ODSR_P17_Msk
DECL|PIO_ODSR_P17_Pos|macro|PIO_ODSR_P17_Pos
DECL|PIO_ODSR_P17|macro|PIO_ODSR_P17
DECL|PIO_ODSR_P18_Msk|macro|PIO_ODSR_P18_Msk
DECL|PIO_ODSR_P18_Pos|macro|PIO_ODSR_P18_Pos
DECL|PIO_ODSR_P18|macro|PIO_ODSR_P18
DECL|PIO_ODSR_P19_Msk|macro|PIO_ODSR_P19_Msk
DECL|PIO_ODSR_P19_Pos|macro|PIO_ODSR_P19_Pos
DECL|PIO_ODSR_P19|macro|PIO_ODSR_P19
DECL|PIO_ODSR_P1_Msk|macro|PIO_ODSR_P1_Msk
DECL|PIO_ODSR_P1_Pos|macro|PIO_ODSR_P1_Pos
DECL|PIO_ODSR_P1|macro|PIO_ODSR_P1
DECL|PIO_ODSR_P20_Msk|macro|PIO_ODSR_P20_Msk
DECL|PIO_ODSR_P20_Pos|macro|PIO_ODSR_P20_Pos
DECL|PIO_ODSR_P20|macro|PIO_ODSR_P20
DECL|PIO_ODSR_P21_Msk|macro|PIO_ODSR_P21_Msk
DECL|PIO_ODSR_P21_Pos|macro|PIO_ODSR_P21_Pos
DECL|PIO_ODSR_P21|macro|PIO_ODSR_P21
DECL|PIO_ODSR_P22_Msk|macro|PIO_ODSR_P22_Msk
DECL|PIO_ODSR_P22_Pos|macro|PIO_ODSR_P22_Pos
DECL|PIO_ODSR_P22|macro|PIO_ODSR_P22
DECL|PIO_ODSR_P23_Msk|macro|PIO_ODSR_P23_Msk
DECL|PIO_ODSR_P23_Pos|macro|PIO_ODSR_P23_Pos
DECL|PIO_ODSR_P23|macro|PIO_ODSR_P23
DECL|PIO_ODSR_P24_Msk|macro|PIO_ODSR_P24_Msk
DECL|PIO_ODSR_P24_Pos|macro|PIO_ODSR_P24_Pos
DECL|PIO_ODSR_P24|macro|PIO_ODSR_P24
DECL|PIO_ODSR_P25_Msk|macro|PIO_ODSR_P25_Msk
DECL|PIO_ODSR_P25_Pos|macro|PIO_ODSR_P25_Pos
DECL|PIO_ODSR_P25|macro|PIO_ODSR_P25
DECL|PIO_ODSR_P26_Msk|macro|PIO_ODSR_P26_Msk
DECL|PIO_ODSR_P26_Pos|macro|PIO_ODSR_P26_Pos
DECL|PIO_ODSR_P26|macro|PIO_ODSR_P26
DECL|PIO_ODSR_P27_Msk|macro|PIO_ODSR_P27_Msk
DECL|PIO_ODSR_P27_Pos|macro|PIO_ODSR_P27_Pos
DECL|PIO_ODSR_P27|macro|PIO_ODSR_P27
DECL|PIO_ODSR_P28_Msk|macro|PIO_ODSR_P28_Msk
DECL|PIO_ODSR_P28_Pos|macro|PIO_ODSR_P28_Pos
DECL|PIO_ODSR_P28|macro|PIO_ODSR_P28
DECL|PIO_ODSR_P29_Msk|macro|PIO_ODSR_P29_Msk
DECL|PIO_ODSR_P29_Pos|macro|PIO_ODSR_P29_Pos
DECL|PIO_ODSR_P29|macro|PIO_ODSR_P29
DECL|PIO_ODSR_P2_Msk|macro|PIO_ODSR_P2_Msk
DECL|PIO_ODSR_P2_Pos|macro|PIO_ODSR_P2_Pos
DECL|PIO_ODSR_P2|macro|PIO_ODSR_P2
DECL|PIO_ODSR_P30_Msk|macro|PIO_ODSR_P30_Msk
DECL|PIO_ODSR_P30_Pos|macro|PIO_ODSR_P30_Pos
DECL|PIO_ODSR_P30|macro|PIO_ODSR_P30
DECL|PIO_ODSR_P31_Msk|macro|PIO_ODSR_P31_Msk
DECL|PIO_ODSR_P31_Pos|macro|PIO_ODSR_P31_Pos
DECL|PIO_ODSR_P31|macro|PIO_ODSR_P31
DECL|PIO_ODSR_P3_Msk|macro|PIO_ODSR_P3_Msk
DECL|PIO_ODSR_P3_Pos|macro|PIO_ODSR_P3_Pos
DECL|PIO_ODSR_P3|macro|PIO_ODSR_P3
DECL|PIO_ODSR_P4_Msk|macro|PIO_ODSR_P4_Msk
DECL|PIO_ODSR_P4_Pos|macro|PIO_ODSR_P4_Pos
DECL|PIO_ODSR_P4|macro|PIO_ODSR_P4
DECL|PIO_ODSR_P5_Msk|macro|PIO_ODSR_P5_Msk
DECL|PIO_ODSR_P5_Pos|macro|PIO_ODSR_P5_Pos
DECL|PIO_ODSR_P5|macro|PIO_ODSR_P5
DECL|PIO_ODSR_P6_Msk|macro|PIO_ODSR_P6_Msk
DECL|PIO_ODSR_P6_Pos|macro|PIO_ODSR_P6_Pos
DECL|PIO_ODSR_P6|macro|PIO_ODSR_P6
DECL|PIO_ODSR_P7_Msk|macro|PIO_ODSR_P7_Msk
DECL|PIO_ODSR_P7_Pos|macro|PIO_ODSR_P7_Pos
DECL|PIO_ODSR_P7|macro|PIO_ODSR_P7
DECL|PIO_ODSR_P8_Msk|macro|PIO_ODSR_P8_Msk
DECL|PIO_ODSR_P8_Pos|macro|PIO_ODSR_P8_Pos
DECL|PIO_ODSR_P8|macro|PIO_ODSR_P8
DECL|PIO_ODSR_P9_Msk|macro|PIO_ODSR_P9_Msk
DECL|PIO_ODSR_P9_Pos|macro|PIO_ODSR_P9_Pos
DECL|PIO_ODSR_P9|macro|PIO_ODSR_P9
DECL|PIO_ODSR_P_Msk|macro|PIO_ODSR_P_Msk
DECL|PIO_ODSR_P_Pos|macro|PIO_ODSR_P_Pos
DECL|PIO_ODSR_P|macro|PIO_ODSR_P
DECL|PIO_ODSR_Type|typedef|} PIO_ODSR_Type;
DECL|PIO_ODSR|member|__IO PIO_ODSR_Type PIO_ODSR; /**< Offset: 0x38 (R/W 32) Output Data Status Register */
DECL|PIO_ODSR|member|__IO uint32_t PIO_ODSR; /**< (PIO Offset: 0x38) Output Data Status Register */
DECL|PIO_OER_MASK|macro|PIO_OER_MASK
DECL|PIO_OER_Msk|macro|PIO_OER_Msk
DECL|PIO_OER_OFFSET|macro|PIO_OER_OFFSET
DECL|PIO_OER_P0_Msk|macro|PIO_OER_P0_Msk
DECL|PIO_OER_P0_Pos|macro|PIO_OER_P0_Pos
DECL|PIO_OER_P0|macro|PIO_OER_P0
DECL|PIO_OER_P10_Msk|macro|PIO_OER_P10_Msk
DECL|PIO_OER_P10_Pos|macro|PIO_OER_P10_Pos
DECL|PIO_OER_P10|macro|PIO_OER_P10
DECL|PIO_OER_P11_Msk|macro|PIO_OER_P11_Msk
DECL|PIO_OER_P11_Pos|macro|PIO_OER_P11_Pos
DECL|PIO_OER_P11|macro|PIO_OER_P11
DECL|PIO_OER_P12_Msk|macro|PIO_OER_P12_Msk
DECL|PIO_OER_P12_Pos|macro|PIO_OER_P12_Pos
DECL|PIO_OER_P12|macro|PIO_OER_P12
DECL|PIO_OER_P13_Msk|macro|PIO_OER_P13_Msk
DECL|PIO_OER_P13_Pos|macro|PIO_OER_P13_Pos
DECL|PIO_OER_P13|macro|PIO_OER_P13
DECL|PIO_OER_P14_Msk|macro|PIO_OER_P14_Msk
DECL|PIO_OER_P14_Pos|macro|PIO_OER_P14_Pos
DECL|PIO_OER_P14|macro|PIO_OER_P14
DECL|PIO_OER_P15_Msk|macro|PIO_OER_P15_Msk
DECL|PIO_OER_P15_Pos|macro|PIO_OER_P15_Pos
DECL|PIO_OER_P15|macro|PIO_OER_P15
DECL|PIO_OER_P16_Msk|macro|PIO_OER_P16_Msk
DECL|PIO_OER_P16_Pos|macro|PIO_OER_P16_Pos
DECL|PIO_OER_P16|macro|PIO_OER_P16
DECL|PIO_OER_P17_Msk|macro|PIO_OER_P17_Msk
DECL|PIO_OER_P17_Pos|macro|PIO_OER_P17_Pos
DECL|PIO_OER_P17|macro|PIO_OER_P17
DECL|PIO_OER_P18_Msk|macro|PIO_OER_P18_Msk
DECL|PIO_OER_P18_Pos|macro|PIO_OER_P18_Pos
DECL|PIO_OER_P18|macro|PIO_OER_P18
DECL|PIO_OER_P19_Msk|macro|PIO_OER_P19_Msk
DECL|PIO_OER_P19_Pos|macro|PIO_OER_P19_Pos
DECL|PIO_OER_P19|macro|PIO_OER_P19
DECL|PIO_OER_P1_Msk|macro|PIO_OER_P1_Msk
DECL|PIO_OER_P1_Pos|macro|PIO_OER_P1_Pos
DECL|PIO_OER_P1|macro|PIO_OER_P1
DECL|PIO_OER_P20_Msk|macro|PIO_OER_P20_Msk
DECL|PIO_OER_P20_Pos|macro|PIO_OER_P20_Pos
DECL|PIO_OER_P20|macro|PIO_OER_P20
DECL|PIO_OER_P21_Msk|macro|PIO_OER_P21_Msk
DECL|PIO_OER_P21_Pos|macro|PIO_OER_P21_Pos
DECL|PIO_OER_P21|macro|PIO_OER_P21
DECL|PIO_OER_P22_Msk|macro|PIO_OER_P22_Msk
DECL|PIO_OER_P22_Pos|macro|PIO_OER_P22_Pos
DECL|PIO_OER_P22|macro|PIO_OER_P22
DECL|PIO_OER_P23_Msk|macro|PIO_OER_P23_Msk
DECL|PIO_OER_P23_Pos|macro|PIO_OER_P23_Pos
DECL|PIO_OER_P23|macro|PIO_OER_P23
DECL|PIO_OER_P24_Msk|macro|PIO_OER_P24_Msk
DECL|PIO_OER_P24_Pos|macro|PIO_OER_P24_Pos
DECL|PIO_OER_P24|macro|PIO_OER_P24
DECL|PIO_OER_P25_Msk|macro|PIO_OER_P25_Msk
DECL|PIO_OER_P25_Pos|macro|PIO_OER_P25_Pos
DECL|PIO_OER_P25|macro|PIO_OER_P25
DECL|PIO_OER_P26_Msk|macro|PIO_OER_P26_Msk
DECL|PIO_OER_P26_Pos|macro|PIO_OER_P26_Pos
DECL|PIO_OER_P26|macro|PIO_OER_P26
DECL|PIO_OER_P27_Msk|macro|PIO_OER_P27_Msk
DECL|PIO_OER_P27_Pos|macro|PIO_OER_P27_Pos
DECL|PIO_OER_P27|macro|PIO_OER_P27
DECL|PIO_OER_P28_Msk|macro|PIO_OER_P28_Msk
DECL|PIO_OER_P28_Pos|macro|PIO_OER_P28_Pos
DECL|PIO_OER_P28|macro|PIO_OER_P28
DECL|PIO_OER_P29_Msk|macro|PIO_OER_P29_Msk
DECL|PIO_OER_P29_Pos|macro|PIO_OER_P29_Pos
DECL|PIO_OER_P29|macro|PIO_OER_P29
DECL|PIO_OER_P2_Msk|macro|PIO_OER_P2_Msk
DECL|PIO_OER_P2_Pos|macro|PIO_OER_P2_Pos
DECL|PIO_OER_P2|macro|PIO_OER_P2
DECL|PIO_OER_P30_Msk|macro|PIO_OER_P30_Msk
DECL|PIO_OER_P30_Pos|macro|PIO_OER_P30_Pos
DECL|PIO_OER_P30|macro|PIO_OER_P30
DECL|PIO_OER_P31_Msk|macro|PIO_OER_P31_Msk
DECL|PIO_OER_P31_Pos|macro|PIO_OER_P31_Pos
DECL|PIO_OER_P31|macro|PIO_OER_P31
DECL|PIO_OER_P3_Msk|macro|PIO_OER_P3_Msk
DECL|PIO_OER_P3_Pos|macro|PIO_OER_P3_Pos
DECL|PIO_OER_P3|macro|PIO_OER_P3
DECL|PIO_OER_P4_Msk|macro|PIO_OER_P4_Msk
DECL|PIO_OER_P4_Pos|macro|PIO_OER_P4_Pos
DECL|PIO_OER_P4|macro|PIO_OER_P4
DECL|PIO_OER_P5_Msk|macro|PIO_OER_P5_Msk
DECL|PIO_OER_P5_Pos|macro|PIO_OER_P5_Pos
DECL|PIO_OER_P5|macro|PIO_OER_P5
DECL|PIO_OER_P6_Msk|macro|PIO_OER_P6_Msk
DECL|PIO_OER_P6_Pos|macro|PIO_OER_P6_Pos
DECL|PIO_OER_P6|macro|PIO_OER_P6
DECL|PIO_OER_P7_Msk|macro|PIO_OER_P7_Msk
DECL|PIO_OER_P7_Pos|macro|PIO_OER_P7_Pos
DECL|PIO_OER_P7|macro|PIO_OER_P7
DECL|PIO_OER_P8_Msk|macro|PIO_OER_P8_Msk
DECL|PIO_OER_P8_Pos|macro|PIO_OER_P8_Pos
DECL|PIO_OER_P8|macro|PIO_OER_P8
DECL|PIO_OER_P9_Msk|macro|PIO_OER_P9_Msk
DECL|PIO_OER_P9_Pos|macro|PIO_OER_P9_Pos
DECL|PIO_OER_P9|macro|PIO_OER_P9
DECL|PIO_OER_P_Msk|macro|PIO_OER_P_Msk
DECL|PIO_OER_P_Pos|macro|PIO_OER_P_Pos
DECL|PIO_OER_P|macro|PIO_OER_P
DECL|PIO_OER_Type|typedef|} PIO_OER_Type;
DECL|PIO_OER|member|__O PIO_OER_Type PIO_OER; /**< Offset: 0x10 ( /W 32) Output Enable Register */
DECL|PIO_OER|member|__O uint32_t PIO_OER; /**< (PIO Offset: 0x10) Output Enable Register */
DECL|PIO_OSR_MASK|macro|PIO_OSR_MASK
DECL|PIO_OSR_Msk|macro|PIO_OSR_Msk
DECL|PIO_OSR_OFFSET|macro|PIO_OSR_OFFSET
DECL|PIO_OSR_P0_Msk|macro|PIO_OSR_P0_Msk
DECL|PIO_OSR_P0_Pos|macro|PIO_OSR_P0_Pos
DECL|PIO_OSR_P0|macro|PIO_OSR_P0
DECL|PIO_OSR_P10_Msk|macro|PIO_OSR_P10_Msk
DECL|PIO_OSR_P10_Pos|macro|PIO_OSR_P10_Pos
DECL|PIO_OSR_P10|macro|PIO_OSR_P10
DECL|PIO_OSR_P11_Msk|macro|PIO_OSR_P11_Msk
DECL|PIO_OSR_P11_Pos|macro|PIO_OSR_P11_Pos
DECL|PIO_OSR_P11|macro|PIO_OSR_P11
DECL|PIO_OSR_P12_Msk|macro|PIO_OSR_P12_Msk
DECL|PIO_OSR_P12_Pos|macro|PIO_OSR_P12_Pos
DECL|PIO_OSR_P12|macro|PIO_OSR_P12
DECL|PIO_OSR_P13_Msk|macro|PIO_OSR_P13_Msk
DECL|PIO_OSR_P13_Pos|macro|PIO_OSR_P13_Pos
DECL|PIO_OSR_P13|macro|PIO_OSR_P13
DECL|PIO_OSR_P14_Msk|macro|PIO_OSR_P14_Msk
DECL|PIO_OSR_P14_Pos|macro|PIO_OSR_P14_Pos
DECL|PIO_OSR_P14|macro|PIO_OSR_P14
DECL|PIO_OSR_P15_Msk|macro|PIO_OSR_P15_Msk
DECL|PIO_OSR_P15_Pos|macro|PIO_OSR_P15_Pos
DECL|PIO_OSR_P15|macro|PIO_OSR_P15
DECL|PIO_OSR_P16_Msk|macro|PIO_OSR_P16_Msk
DECL|PIO_OSR_P16_Pos|macro|PIO_OSR_P16_Pos
DECL|PIO_OSR_P16|macro|PIO_OSR_P16
DECL|PIO_OSR_P17_Msk|macro|PIO_OSR_P17_Msk
DECL|PIO_OSR_P17_Pos|macro|PIO_OSR_P17_Pos
DECL|PIO_OSR_P17|macro|PIO_OSR_P17
DECL|PIO_OSR_P18_Msk|macro|PIO_OSR_P18_Msk
DECL|PIO_OSR_P18_Pos|macro|PIO_OSR_P18_Pos
DECL|PIO_OSR_P18|macro|PIO_OSR_P18
DECL|PIO_OSR_P19_Msk|macro|PIO_OSR_P19_Msk
DECL|PIO_OSR_P19_Pos|macro|PIO_OSR_P19_Pos
DECL|PIO_OSR_P19|macro|PIO_OSR_P19
DECL|PIO_OSR_P1_Msk|macro|PIO_OSR_P1_Msk
DECL|PIO_OSR_P1_Pos|macro|PIO_OSR_P1_Pos
DECL|PIO_OSR_P1|macro|PIO_OSR_P1
DECL|PIO_OSR_P20_Msk|macro|PIO_OSR_P20_Msk
DECL|PIO_OSR_P20_Pos|macro|PIO_OSR_P20_Pos
DECL|PIO_OSR_P20|macro|PIO_OSR_P20
DECL|PIO_OSR_P21_Msk|macro|PIO_OSR_P21_Msk
DECL|PIO_OSR_P21_Pos|macro|PIO_OSR_P21_Pos
DECL|PIO_OSR_P21|macro|PIO_OSR_P21
DECL|PIO_OSR_P22_Msk|macro|PIO_OSR_P22_Msk
DECL|PIO_OSR_P22_Pos|macro|PIO_OSR_P22_Pos
DECL|PIO_OSR_P22|macro|PIO_OSR_P22
DECL|PIO_OSR_P23_Msk|macro|PIO_OSR_P23_Msk
DECL|PIO_OSR_P23_Pos|macro|PIO_OSR_P23_Pos
DECL|PIO_OSR_P23|macro|PIO_OSR_P23
DECL|PIO_OSR_P24_Msk|macro|PIO_OSR_P24_Msk
DECL|PIO_OSR_P24_Pos|macro|PIO_OSR_P24_Pos
DECL|PIO_OSR_P24|macro|PIO_OSR_P24
DECL|PIO_OSR_P25_Msk|macro|PIO_OSR_P25_Msk
DECL|PIO_OSR_P25_Pos|macro|PIO_OSR_P25_Pos
DECL|PIO_OSR_P25|macro|PIO_OSR_P25
DECL|PIO_OSR_P26_Msk|macro|PIO_OSR_P26_Msk
DECL|PIO_OSR_P26_Pos|macro|PIO_OSR_P26_Pos
DECL|PIO_OSR_P26|macro|PIO_OSR_P26
DECL|PIO_OSR_P27_Msk|macro|PIO_OSR_P27_Msk
DECL|PIO_OSR_P27_Pos|macro|PIO_OSR_P27_Pos
DECL|PIO_OSR_P27|macro|PIO_OSR_P27
DECL|PIO_OSR_P28_Msk|macro|PIO_OSR_P28_Msk
DECL|PIO_OSR_P28_Pos|macro|PIO_OSR_P28_Pos
DECL|PIO_OSR_P28|macro|PIO_OSR_P28
DECL|PIO_OSR_P29_Msk|macro|PIO_OSR_P29_Msk
DECL|PIO_OSR_P29_Pos|macro|PIO_OSR_P29_Pos
DECL|PIO_OSR_P29|macro|PIO_OSR_P29
DECL|PIO_OSR_P2_Msk|macro|PIO_OSR_P2_Msk
DECL|PIO_OSR_P2_Pos|macro|PIO_OSR_P2_Pos
DECL|PIO_OSR_P2|macro|PIO_OSR_P2
DECL|PIO_OSR_P30_Msk|macro|PIO_OSR_P30_Msk
DECL|PIO_OSR_P30_Pos|macro|PIO_OSR_P30_Pos
DECL|PIO_OSR_P30|macro|PIO_OSR_P30
DECL|PIO_OSR_P31_Msk|macro|PIO_OSR_P31_Msk
DECL|PIO_OSR_P31_Pos|macro|PIO_OSR_P31_Pos
DECL|PIO_OSR_P31|macro|PIO_OSR_P31
DECL|PIO_OSR_P3_Msk|macro|PIO_OSR_P3_Msk
DECL|PIO_OSR_P3_Pos|macro|PIO_OSR_P3_Pos
DECL|PIO_OSR_P3|macro|PIO_OSR_P3
DECL|PIO_OSR_P4_Msk|macro|PIO_OSR_P4_Msk
DECL|PIO_OSR_P4_Pos|macro|PIO_OSR_P4_Pos
DECL|PIO_OSR_P4|macro|PIO_OSR_P4
DECL|PIO_OSR_P5_Msk|macro|PIO_OSR_P5_Msk
DECL|PIO_OSR_P5_Pos|macro|PIO_OSR_P5_Pos
DECL|PIO_OSR_P5|macro|PIO_OSR_P5
DECL|PIO_OSR_P6_Msk|macro|PIO_OSR_P6_Msk
DECL|PIO_OSR_P6_Pos|macro|PIO_OSR_P6_Pos
DECL|PIO_OSR_P6|macro|PIO_OSR_P6
DECL|PIO_OSR_P7_Msk|macro|PIO_OSR_P7_Msk
DECL|PIO_OSR_P7_Pos|macro|PIO_OSR_P7_Pos
DECL|PIO_OSR_P7|macro|PIO_OSR_P7
DECL|PIO_OSR_P8_Msk|macro|PIO_OSR_P8_Msk
DECL|PIO_OSR_P8_Pos|macro|PIO_OSR_P8_Pos
DECL|PIO_OSR_P8|macro|PIO_OSR_P8
DECL|PIO_OSR_P9_Msk|macro|PIO_OSR_P9_Msk
DECL|PIO_OSR_P9_Pos|macro|PIO_OSR_P9_Pos
DECL|PIO_OSR_P9|macro|PIO_OSR_P9
DECL|PIO_OSR_P_Msk|macro|PIO_OSR_P_Msk
DECL|PIO_OSR_P_Pos|macro|PIO_OSR_P_Pos
DECL|PIO_OSR_P|macro|PIO_OSR_P
DECL|PIO_OSR_Type|typedef|} PIO_OSR_Type;
DECL|PIO_OSR|member|__I PIO_OSR_Type PIO_OSR; /**< Offset: 0x18 (R/ 32) Output Status Register */
DECL|PIO_OSR|member|__I uint32_t PIO_OSR; /**< (PIO Offset: 0x18) Output Status Register */
DECL|PIO_OWDR_MASK|macro|PIO_OWDR_MASK
DECL|PIO_OWDR_Msk|macro|PIO_OWDR_Msk
DECL|PIO_OWDR_OFFSET|macro|PIO_OWDR_OFFSET
DECL|PIO_OWDR_P0_Msk|macro|PIO_OWDR_P0_Msk
DECL|PIO_OWDR_P0_Pos|macro|PIO_OWDR_P0_Pos
DECL|PIO_OWDR_P0|macro|PIO_OWDR_P0
DECL|PIO_OWDR_P10_Msk|macro|PIO_OWDR_P10_Msk
DECL|PIO_OWDR_P10_Pos|macro|PIO_OWDR_P10_Pos
DECL|PIO_OWDR_P10|macro|PIO_OWDR_P10
DECL|PIO_OWDR_P11_Msk|macro|PIO_OWDR_P11_Msk
DECL|PIO_OWDR_P11_Pos|macro|PIO_OWDR_P11_Pos
DECL|PIO_OWDR_P11|macro|PIO_OWDR_P11
DECL|PIO_OWDR_P12_Msk|macro|PIO_OWDR_P12_Msk
DECL|PIO_OWDR_P12_Pos|macro|PIO_OWDR_P12_Pos
DECL|PIO_OWDR_P12|macro|PIO_OWDR_P12
DECL|PIO_OWDR_P13_Msk|macro|PIO_OWDR_P13_Msk
DECL|PIO_OWDR_P13_Pos|macro|PIO_OWDR_P13_Pos
DECL|PIO_OWDR_P13|macro|PIO_OWDR_P13
DECL|PIO_OWDR_P14_Msk|macro|PIO_OWDR_P14_Msk
DECL|PIO_OWDR_P14_Pos|macro|PIO_OWDR_P14_Pos
DECL|PIO_OWDR_P14|macro|PIO_OWDR_P14
DECL|PIO_OWDR_P15_Msk|macro|PIO_OWDR_P15_Msk
DECL|PIO_OWDR_P15_Pos|macro|PIO_OWDR_P15_Pos
DECL|PIO_OWDR_P15|macro|PIO_OWDR_P15
DECL|PIO_OWDR_P16_Msk|macro|PIO_OWDR_P16_Msk
DECL|PIO_OWDR_P16_Pos|macro|PIO_OWDR_P16_Pos
DECL|PIO_OWDR_P16|macro|PIO_OWDR_P16
DECL|PIO_OWDR_P17_Msk|macro|PIO_OWDR_P17_Msk
DECL|PIO_OWDR_P17_Pos|macro|PIO_OWDR_P17_Pos
DECL|PIO_OWDR_P17|macro|PIO_OWDR_P17
DECL|PIO_OWDR_P18_Msk|macro|PIO_OWDR_P18_Msk
DECL|PIO_OWDR_P18_Pos|macro|PIO_OWDR_P18_Pos
DECL|PIO_OWDR_P18|macro|PIO_OWDR_P18
DECL|PIO_OWDR_P19_Msk|macro|PIO_OWDR_P19_Msk
DECL|PIO_OWDR_P19_Pos|macro|PIO_OWDR_P19_Pos
DECL|PIO_OWDR_P19|macro|PIO_OWDR_P19
DECL|PIO_OWDR_P1_Msk|macro|PIO_OWDR_P1_Msk
DECL|PIO_OWDR_P1_Pos|macro|PIO_OWDR_P1_Pos
DECL|PIO_OWDR_P1|macro|PIO_OWDR_P1
DECL|PIO_OWDR_P20_Msk|macro|PIO_OWDR_P20_Msk
DECL|PIO_OWDR_P20_Pos|macro|PIO_OWDR_P20_Pos
DECL|PIO_OWDR_P20|macro|PIO_OWDR_P20
DECL|PIO_OWDR_P21_Msk|macro|PIO_OWDR_P21_Msk
DECL|PIO_OWDR_P21_Pos|macro|PIO_OWDR_P21_Pos
DECL|PIO_OWDR_P21|macro|PIO_OWDR_P21
DECL|PIO_OWDR_P22_Msk|macro|PIO_OWDR_P22_Msk
DECL|PIO_OWDR_P22_Pos|macro|PIO_OWDR_P22_Pos
DECL|PIO_OWDR_P22|macro|PIO_OWDR_P22
DECL|PIO_OWDR_P23_Msk|macro|PIO_OWDR_P23_Msk
DECL|PIO_OWDR_P23_Pos|macro|PIO_OWDR_P23_Pos
DECL|PIO_OWDR_P23|macro|PIO_OWDR_P23
DECL|PIO_OWDR_P24_Msk|macro|PIO_OWDR_P24_Msk
DECL|PIO_OWDR_P24_Pos|macro|PIO_OWDR_P24_Pos
DECL|PIO_OWDR_P24|macro|PIO_OWDR_P24
DECL|PIO_OWDR_P25_Msk|macro|PIO_OWDR_P25_Msk
DECL|PIO_OWDR_P25_Pos|macro|PIO_OWDR_P25_Pos
DECL|PIO_OWDR_P25|macro|PIO_OWDR_P25
DECL|PIO_OWDR_P26_Msk|macro|PIO_OWDR_P26_Msk
DECL|PIO_OWDR_P26_Pos|macro|PIO_OWDR_P26_Pos
DECL|PIO_OWDR_P26|macro|PIO_OWDR_P26
DECL|PIO_OWDR_P27_Msk|macro|PIO_OWDR_P27_Msk
DECL|PIO_OWDR_P27_Pos|macro|PIO_OWDR_P27_Pos
DECL|PIO_OWDR_P27|macro|PIO_OWDR_P27
DECL|PIO_OWDR_P28_Msk|macro|PIO_OWDR_P28_Msk
DECL|PIO_OWDR_P28_Pos|macro|PIO_OWDR_P28_Pos
DECL|PIO_OWDR_P28|macro|PIO_OWDR_P28
DECL|PIO_OWDR_P29_Msk|macro|PIO_OWDR_P29_Msk
DECL|PIO_OWDR_P29_Pos|macro|PIO_OWDR_P29_Pos
DECL|PIO_OWDR_P29|macro|PIO_OWDR_P29
DECL|PIO_OWDR_P2_Msk|macro|PIO_OWDR_P2_Msk
DECL|PIO_OWDR_P2_Pos|macro|PIO_OWDR_P2_Pos
DECL|PIO_OWDR_P2|macro|PIO_OWDR_P2
DECL|PIO_OWDR_P30_Msk|macro|PIO_OWDR_P30_Msk
DECL|PIO_OWDR_P30_Pos|macro|PIO_OWDR_P30_Pos
DECL|PIO_OWDR_P30|macro|PIO_OWDR_P30
DECL|PIO_OWDR_P31_Msk|macro|PIO_OWDR_P31_Msk
DECL|PIO_OWDR_P31_Pos|macro|PIO_OWDR_P31_Pos
DECL|PIO_OWDR_P31|macro|PIO_OWDR_P31
DECL|PIO_OWDR_P3_Msk|macro|PIO_OWDR_P3_Msk
DECL|PIO_OWDR_P3_Pos|macro|PIO_OWDR_P3_Pos
DECL|PIO_OWDR_P3|macro|PIO_OWDR_P3
DECL|PIO_OWDR_P4_Msk|macro|PIO_OWDR_P4_Msk
DECL|PIO_OWDR_P4_Pos|macro|PIO_OWDR_P4_Pos
DECL|PIO_OWDR_P4|macro|PIO_OWDR_P4
DECL|PIO_OWDR_P5_Msk|macro|PIO_OWDR_P5_Msk
DECL|PIO_OWDR_P5_Pos|macro|PIO_OWDR_P5_Pos
DECL|PIO_OWDR_P5|macro|PIO_OWDR_P5
DECL|PIO_OWDR_P6_Msk|macro|PIO_OWDR_P6_Msk
DECL|PIO_OWDR_P6_Pos|macro|PIO_OWDR_P6_Pos
DECL|PIO_OWDR_P6|macro|PIO_OWDR_P6
DECL|PIO_OWDR_P7_Msk|macro|PIO_OWDR_P7_Msk
DECL|PIO_OWDR_P7_Pos|macro|PIO_OWDR_P7_Pos
DECL|PIO_OWDR_P7|macro|PIO_OWDR_P7
DECL|PIO_OWDR_P8_Msk|macro|PIO_OWDR_P8_Msk
DECL|PIO_OWDR_P8_Pos|macro|PIO_OWDR_P8_Pos
DECL|PIO_OWDR_P8|macro|PIO_OWDR_P8
DECL|PIO_OWDR_P9_Msk|macro|PIO_OWDR_P9_Msk
DECL|PIO_OWDR_P9_Pos|macro|PIO_OWDR_P9_Pos
DECL|PIO_OWDR_P9|macro|PIO_OWDR_P9
DECL|PIO_OWDR_P_Msk|macro|PIO_OWDR_P_Msk
DECL|PIO_OWDR_P_Pos|macro|PIO_OWDR_P_Pos
DECL|PIO_OWDR_P|macro|PIO_OWDR_P
DECL|PIO_OWDR_Type|typedef|} PIO_OWDR_Type;
DECL|PIO_OWDR|member|__O PIO_OWDR_Type PIO_OWDR; /**< Offset: 0xA4 ( /W 32) Output Write Disable */
DECL|PIO_OWDR|member|__O uint32_t PIO_OWDR; /**< (PIO Offset: 0xA4) Output Write Disable */
DECL|PIO_OWER_MASK|macro|PIO_OWER_MASK
DECL|PIO_OWER_Msk|macro|PIO_OWER_Msk
DECL|PIO_OWER_OFFSET|macro|PIO_OWER_OFFSET
DECL|PIO_OWER_P0_Msk|macro|PIO_OWER_P0_Msk
DECL|PIO_OWER_P0_Pos|macro|PIO_OWER_P0_Pos
DECL|PIO_OWER_P0|macro|PIO_OWER_P0
DECL|PIO_OWER_P10_Msk|macro|PIO_OWER_P10_Msk
DECL|PIO_OWER_P10_Pos|macro|PIO_OWER_P10_Pos
DECL|PIO_OWER_P10|macro|PIO_OWER_P10
DECL|PIO_OWER_P11_Msk|macro|PIO_OWER_P11_Msk
DECL|PIO_OWER_P11_Pos|macro|PIO_OWER_P11_Pos
DECL|PIO_OWER_P11|macro|PIO_OWER_P11
DECL|PIO_OWER_P12_Msk|macro|PIO_OWER_P12_Msk
DECL|PIO_OWER_P12_Pos|macro|PIO_OWER_P12_Pos
DECL|PIO_OWER_P12|macro|PIO_OWER_P12
DECL|PIO_OWER_P13_Msk|macro|PIO_OWER_P13_Msk
DECL|PIO_OWER_P13_Pos|macro|PIO_OWER_P13_Pos
DECL|PIO_OWER_P13|macro|PIO_OWER_P13
DECL|PIO_OWER_P14_Msk|macro|PIO_OWER_P14_Msk
DECL|PIO_OWER_P14_Pos|macro|PIO_OWER_P14_Pos
DECL|PIO_OWER_P14|macro|PIO_OWER_P14
DECL|PIO_OWER_P15_Msk|macro|PIO_OWER_P15_Msk
DECL|PIO_OWER_P15_Pos|macro|PIO_OWER_P15_Pos
DECL|PIO_OWER_P15|macro|PIO_OWER_P15
DECL|PIO_OWER_P16_Msk|macro|PIO_OWER_P16_Msk
DECL|PIO_OWER_P16_Pos|macro|PIO_OWER_P16_Pos
DECL|PIO_OWER_P16|macro|PIO_OWER_P16
DECL|PIO_OWER_P17_Msk|macro|PIO_OWER_P17_Msk
DECL|PIO_OWER_P17_Pos|macro|PIO_OWER_P17_Pos
DECL|PIO_OWER_P17|macro|PIO_OWER_P17
DECL|PIO_OWER_P18_Msk|macro|PIO_OWER_P18_Msk
DECL|PIO_OWER_P18_Pos|macro|PIO_OWER_P18_Pos
DECL|PIO_OWER_P18|macro|PIO_OWER_P18
DECL|PIO_OWER_P19_Msk|macro|PIO_OWER_P19_Msk
DECL|PIO_OWER_P19_Pos|macro|PIO_OWER_P19_Pos
DECL|PIO_OWER_P19|macro|PIO_OWER_P19
DECL|PIO_OWER_P1_Msk|macro|PIO_OWER_P1_Msk
DECL|PIO_OWER_P1_Pos|macro|PIO_OWER_P1_Pos
DECL|PIO_OWER_P1|macro|PIO_OWER_P1
DECL|PIO_OWER_P20_Msk|macro|PIO_OWER_P20_Msk
DECL|PIO_OWER_P20_Pos|macro|PIO_OWER_P20_Pos
DECL|PIO_OWER_P20|macro|PIO_OWER_P20
DECL|PIO_OWER_P21_Msk|macro|PIO_OWER_P21_Msk
DECL|PIO_OWER_P21_Pos|macro|PIO_OWER_P21_Pos
DECL|PIO_OWER_P21|macro|PIO_OWER_P21
DECL|PIO_OWER_P22_Msk|macro|PIO_OWER_P22_Msk
DECL|PIO_OWER_P22_Pos|macro|PIO_OWER_P22_Pos
DECL|PIO_OWER_P22|macro|PIO_OWER_P22
DECL|PIO_OWER_P23_Msk|macro|PIO_OWER_P23_Msk
DECL|PIO_OWER_P23_Pos|macro|PIO_OWER_P23_Pos
DECL|PIO_OWER_P23|macro|PIO_OWER_P23
DECL|PIO_OWER_P24_Msk|macro|PIO_OWER_P24_Msk
DECL|PIO_OWER_P24_Pos|macro|PIO_OWER_P24_Pos
DECL|PIO_OWER_P24|macro|PIO_OWER_P24
DECL|PIO_OWER_P25_Msk|macro|PIO_OWER_P25_Msk
DECL|PIO_OWER_P25_Pos|macro|PIO_OWER_P25_Pos
DECL|PIO_OWER_P25|macro|PIO_OWER_P25
DECL|PIO_OWER_P26_Msk|macro|PIO_OWER_P26_Msk
DECL|PIO_OWER_P26_Pos|macro|PIO_OWER_P26_Pos
DECL|PIO_OWER_P26|macro|PIO_OWER_P26
DECL|PIO_OWER_P27_Msk|macro|PIO_OWER_P27_Msk
DECL|PIO_OWER_P27_Pos|macro|PIO_OWER_P27_Pos
DECL|PIO_OWER_P27|macro|PIO_OWER_P27
DECL|PIO_OWER_P28_Msk|macro|PIO_OWER_P28_Msk
DECL|PIO_OWER_P28_Pos|macro|PIO_OWER_P28_Pos
DECL|PIO_OWER_P28|macro|PIO_OWER_P28
DECL|PIO_OWER_P29_Msk|macro|PIO_OWER_P29_Msk
DECL|PIO_OWER_P29_Pos|macro|PIO_OWER_P29_Pos
DECL|PIO_OWER_P29|macro|PIO_OWER_P29
DECL|PIO_OWER_P2_Msk|macro|PIO_OWER_P2_Msk
DECL|PIO_OWER_P2_Pos|macro|PIO_OWER_P2_Pos
DECL|PIO_OWER_P2|macro|PIO_OWER_P2
DECL|PIO_OWER_P30_Msk|macro|PIO_OWER_P30_Msk
DECL|PIO_OWER_P30_Pos|macro|PIO_OWER_P30_Pos
DECL|PIO_OWER_P30|macro|PIO_OWER_P30
DECL|PIO_OWER_P31_Msk|macro|PIO_OWER_P31_Msk
DECL|PIO_OWER_P31_Pos|macro|PIO_OWER_P31_Pos
DECL|PIO_OWER_P31|macro|PIO_OWER_P31
DECL|PIO_OWER_P3_Msk|macro|PIO_OWER_P3_Msk
DECL|PIO_OWER_P3_Pos|macro|PIO_OWER_P3_Pos
DECL|PIO_OWER_P3|macro|PIO_OWER_P3
DECL|PIO_OWER_P4_Msk|macro|PIO_OWER_P4_Msk
DECL|PIO_OWER_P4_Pos|macro|PIO_OWER_P4_Pos
DECL|PIO_OWER_P4|macro|PIO_OWER_P4
DECL|PIO_OWER_P5_Msk|macro|PIO_OWER_P5_Msk
DECL|PIO_OWER_P5_Pos|macro|PIO_OWER_P5_Pos
DECL|PIO_OWER_P5|macro|PIO_OWER_P5
DECL|PIO_OWER_P6_Msk|macro|PIO_OWER_P6_Msk
DECL|PIO_OWER_P6_Pos|macro|PIO_OWER_P6_Pos
DECL|PIO_OWER_P6|macro|PIO_OWER_P6
DECL|PIO_OWER_P7_Msk|macro|PIO_OWER_P7_Msk
DECL|PIO_OWER_P7_Pos|macro|PIO_OWER_P7_Pos
DECL|PIO_OWER_P7|macro|PIO_OWER_P7
DECL|PIO_OWER_P8_Msk|macro|PIO_OWER_P8_Msk
DECL|PIO_OWER_P8_Pos|macro|PIO_OWER_P8_Pos
DECL|PIO_OWER_P8|macro|PIO_OWER_P8
DECL|PIO_OWER_P9_Msk|macro|PIO_OWER_P9_Msk
DECL|PIO_OWER_P9_Pos|macro|PIO_OWER_P9_Pos
DECL|PIO_OWER_P9|macro|PIO_OWER_P9
DECL|PIO_OWER_P_Msk|macro|PIO_OWER_P_Msk
DECL|PIO_OWER_P_Pos|macro|PIO_OWER_P_Pos
DECL|PIO_OWER_P|macro|PIO_OWER_P
DECL|PIO_OWER_Type|typedef|} PIO_OWER_Type;
DECL|PIO_OWER|member|__O PIO_OWER_Type PIO_OWER; /**< Offset: 0xA0 ( /W 32) Output Write Enable */
DECL|PIO_OWER|member|__O uint32_t PIO_OWER; /**< (PIO Offset: 0xA0) Output Write Enable */
DECL|PIO_OWSR_MASK|macro|PIO_OWSR_MASK
DECL|PIO_OWSR_Msk|macro|PIO_OWSR_Msk
DECL|PIO_OWSR_OFFSET|macro|PIO_OWSR_OFFSET
DECL|PIO_OWSR_P0_Msk|macro|PIO_OWSR_P0_Msk
DECL|PIO_OWSR_P0_Pos|macro|PIO_OWSR_P0_Pos
DECL|PIO_OWSR_P0|macro|PIO_OWSR_P0
DECL|PIO_OWSR_P10_Msk|macro|PIO_OWSR_P10_Msk
DECL|PIO_OWSR_P10_Pos|macro|PIO_OWSR_P10_Pos
DECL|PIO_OWSR_P10|macro|PIO_OWSR_P10
DECL|PIO_OWSR_P11_Msk|macro|PIO_OWSR_P11_Msk
DECL|PIO_OWSR_P11_Pos|macro|PIO_OWSR_P11_Pos
DECL|PIO_OWSR_P11|macro|PIO_OWSR_P11
DECL|PIO_OWSR_P12_Msk|macro|PIO_OWSR_P12_Msk
DECL|PIO_OWSR_P12_Pos|macro|PIO_OWSR_P12_Pos
DECL|PIO_OWSR_P12|macro|PIO_OWSR_P12
DECL|PIO_OWSR_P13_Msk|macro|PIO_OWSR_P13_Msk
DECL|PIO_OWSR_P13_Pos|macro|PIO_OWSR_P13_Pos
DECL|PIO_OWSR_P13|macro|PIO_OWSR_P13
DECL|PIO_OWSR_P14_Msk|macro|PIO_OWSR_P14_Msk
DECL|PIO_OWSR_P14_Pos|macro|PIO_OWSR_P14_Pos
DECL|PIO_OWSR_P14|macro|PIO_OWSR_P14
DECL|PIO_OWSR_P15_Msk|macro|PIO_OWSR_P15_Msk
DECL|PIO_OWSR_P15_Pos|macro|PIO_OWSR_P15_Pos
DECL|PIO_OWSR_P15|macro|PIO_OWSR_P15
DECL|PIO_OWSR_P16_Msk|macro|PIO_OWSR_P16_Msk
DECL|PIO_OWSR_P16_Pos|macro|PIO_OWSR_P16_Pos
DECL|PIO_OWSR_P16|macro|PIO_OWSR_P16
DECL|PIO_OWSR_P17_Msk|macro|PIO_OWSR_P17_Msk
DECL|PIO_OWSR_P17_Pos|macro|PIO_OWSR_P17_Pos
DECL|PIO_OWSR_P17|macro|PIO_OWSR_P17
DECL|PIO_OWSR_P18_Msk|macro|PIO_OWSR_P18_Msk
DECL|PIO_OWSR_P18_Pos|macro|PIO_OWSR_P18_Pos
DECL|PIO_OWSR_P18|macro|PIO_OWSR_P18
DECL|PIO_OWSR_P19_Msk|macro|PIO_OWSR_P19_Msk
DECL|PIO_OWSR_P19_Pos|macro|PIO_OWSR_P19_Pos
DECL|PIO_OWSR_P19|macro|PIO_OWSR_P19
DECL|PIO_OWSR_P1_Msk|macro|PIO_OWSR_P1_Msk
DECL|PIO_OWSR_P1_Pos|macro|PIO_OWSR_P1_Pos
DECL|PIO_OWSR_P1|macro|PIO_OWSR_P1
DECL|PIO_OWSR_P20_Msk|macro|PIO_OWSR_P20_Msk
DECL|PIO_OWSR_P20_Pos|macro|PIO_OWSR_P20_Pos
DECL|PIO_OWSR_P20|macro|PIO_OWSR_P20
DECL|PIO_OWSR_P21_Msk|macro|PIO_OWSR_P21_Msk
DECL|PIO_OWSR_P21_Pos|macro|PIO_OWSR_P21_Pos
DECL|PIO_OWSR_P21|macro|PIO_OWSR_P21
DECL|PIO_OWSR_P22_Msk|macro|PIO_OWSR_P22_Msk
DECL|PIO_OWSR_P22_Pos|macro|PIO_OWSR_P22_Pos
DECL|PIO_OWSR_P22|macro|PIO_OWSR_P22
DECL|PIO_OWSR_P23_Msk|macro|PIO_OWSR_P23_Msk
DECL|PIO_OWSR_P23_Pos|macro|PIO_OWSR_P23_Pos
DECL|PIO_OWSR_P23|macro|PIO_OWSR_P23
DECL|PIO_OWSR_P24_Msk|macro|PIO_OWSR_P24_Msk
DECL|PIO_OWSR_P24_Pos|macro|PIO_OWSR_P24_Pos
DECL|PIO_OWSR_P24|macro|PIO_OWSR_P24
DECL|PIO_OWSR_P25_Msk|macro|PIO_OWSR_P25_Msk
DECL|PIO_OWSR_P25_Pos|macro|PIO_OWSR_P25_Pos
DECL|PIO_OWSR_P25|macro|PIO_OWSR_P25
DECL|PIO_OWSR_P26_Msk|macro|PIO_OWSR_P26_Msk
DECL|PIO_OWSR_P26_Pos|macro|PIO_OWSR_P26_Pos
DECL|PIO_OWSR_P26|macro|PIO_OWSR_P26
DECL|PIO_OWSR_P27_Msk|macro|PIO_OWSR_P27_Msk
DECL|PIO_OWSR_P27_Pos|macro|PIO_OWSR_P27_Pos
DECL|PIO_OWSR_P27|macro|PIO_OWSR_P27
DECL|PIO_OWSR_P28_Msk|macro|PIO_OWSR_P28_Msk
DECL|PIO_OWSR_P28_Pos|macro|PIO_OWSR_P28_Pos
DECL|PIO_OWSR_P28|macro|PIO_OWSR_P28
DECL|PIO_OWSR_P29_Msk|macro|PIO_OWSR_P29_Msk
DECL|PIO_OWSR_P29_Pos|macro|PIO_OWSR_P29_Pos
DECL|PIO_OWSR_P29|macro|PIO_OWSR_P29
DECL|PIO_OWSR_P2_Msk|macro|PIO_OWSR_P2_Msk
DECL|PIO_OWSR_P2_Pos|macro|PIO_OWSR_P2_Pos
DECL|PIO_OWSR_P2|macro|PIO_OWSR_P2
DECL|PIO_OWSR_P30_Msk|macro|PIO_OWSR_P30_Msk
DECL|PIO_OWSR_P30_Pos|macro|PIO_OWSR_P30_Pos
DECL|PIO_OWSR_P30|macro|PIO_OWSR_P30
DECL|PIO_OWSR_P31_Msk|macro|PIO_OWSR_P31_Msk
DECL|PIO_OWSR_P31_Pos|macro|PIO_OWSR_P31_Pos
DECL|PIO_OWSR_P31|macro|PIO_OWSR_P31
DECL|PIO_OWSR_P3_Msk|macro|PIO_OWSR_P3_Msk
DECL|PIO_OWSR_P3_Pos|macro|PIO_OWSR_P3_Pos
DECL|PIO_OWSR_P3|macro|PIO_OWSR_P3
DECL|PIO_OWSR_P4_Msk|macro|PIO_OWSR_P4_Msk
DECL|PIO_OWSR_P4_Pos|macro|PIO_OWSR_P4_Pos
DECL|PIO_OWSR_P4|macro|PIO_OWSR_P4
DECL|PIO_OWSR_P5_Msk|macro|PIO_OWSR_P5_Msk
DECL|PIO_OWSR_P5_Pos|macro|PIO_OWSR_P5_Pos
DECL|PIO_OWSR_P5|macro|PIO_OWSR_P5
DECL|PIO_OWSR_P6_Msk|macro|PIO_OWSR_P6_Msk
DECL|PIO_OWSR_P6_Pos|macro|PIO_OWSR_P6_Pos
DECL|PIO_OWSR_P6|macro|PIO_OWSR_P6
DECL|PIO_OWSR_P7_Msk|macro|PIO_OWSR_P7_Msk
DECL|PIO_OWSR_P7_Pos|macro|PIO_OWSR_P7_Pos
DECL|PIO_OWSR_P7|macro|PIO_OWSR_P7
DECL|PIO_OWSR_P8_Msk|macro|PIO_OWSR_P8_Msk
DECL|PIO_OWSR_P8_Pos|macro|PIO_OWSR_P8_Pos
DECL|PIO_OWSR_P8|macro|PIO_OWSR_P8
DECL|PIO_OWSR_P9_Msk|macro|PIO_OWSR_P9_Msk
DECL|PIO_OWSR_P9_Pos|macro|PIO_OWSR_P9_Pos
DECL|PIO_OWSR_P9|macro|PIO_OWSR_P9
DECL|PIO_OWSR_P_Msk|macro|PIO_OWSR_P_Msk
DECL|PIO_OWSR_P_Pos|macro|PIO_OWSR_P_Pos
DECL|PIO_OWSR_P|macro|PIO_OWSR_P
DECL|PIO_OWSR_Type|typedef|} PIO_OWSR_Type;
DECL|PIO_OWSR|member|__I PIO_OWSR_Type PIO_OWSR; /**< Offset: 0xA8 (R/ 32) Output Write Status Register */
DECL|PIO_OWSR|member|__I uint32_t PIO_OWSR; /**< (PIO Offset: 0xA8) Output Write Status Register */
DECL|PIO_PCIDR_DRDY_Msk|macro|PIO_PCIDR_DRDY_Msk
DECL|PIO_PCIDR_DRDY_Pos|macro|PIO_PCIDR_DRDY_Pos
DECL|PIO_PCIDR_DRDY|macro|PIO_PCIDR_DRDY
DECL|PIO_PCIDR_ENDRX_Msk|macro|PIO_PCIDR_ENDRX_Msk
DECL|PIO_PCIDR_ENDRX_Pos|macro|PIO_PCIDR_ENDRX_Pos
DECL|PIO_PCIDR_ENDRX|macro|PIO_PCIDR_ENDRX
DECL|PIO_PCIDR_MASK|macro|PIO_PCIDR_MASK
DECL|PIO_PCIDR_Msk|macro|PIO_PCIDR_Msk
DECL|PIO_PCIDR_OFFSET|macro|PIO_PCIDR_OFFSET
DECL|PIO_PCIDR_OVRE_Msk|macro|PIO_PCIDR_OVRE_Msk
DECL|PIO_PCIDR_OVRE_Pos|macro|PIO_PCIDR_OVRE_Pos
DECL|PIO_PCIDR_OVRE|macro|PIO_PCIDR_OVRE
DECL|PIO_PCIDR_RXBUFF_Msk|macro|PIO_PCIDR_RXBUFF_Msk
DECL|PIO_PCIDR_RXBUFF_Pos|macro|PIO_PCIDR_RXBUFF_Pos
DECL|PIO_PCIDR_RXBUFF|macro|PIO_PCIDR_RXBUFF
DECL|PIO_PCIDR_Type|typedef|} PIO_PCIDR_Type;
DECL|PIO_PCIDR|member|__O PIO_PCIDR_Type PIO_PCIDR; /**< Offset: 0x158 ( /W 32) Parallel Capture Interrupt Disable Register */
DECL|PIO_PCIDR|member|__O uint32_t PIO_PCIDR; /**< (PIO Offset: 0x158) Parallel Capture Interrupt Disable Register */
DECL|PIO_PCIER_DRDY_Msk|macro|PIO_PCIER_DRDY_Msk
DECL|PIO_PCIER_DRDY_Pos|macro|PIO_PCIER_DRDY_Pos
DECL|PIO_PCIER_DRDY|macro|PIO_PCIER_DRDY
DECL|PIO_PCIER_ENDRX_Msk|macro|PIO_PCIER_ENDRX_Msk
DECL|PIO_PCIER_ENDRX_Pos|macro|PIO_PCIER_ENDRX_Pos
DECL|PIO_PCIER_ENDRX|macro|PIO_PCIER_ENDRX
DECL|PIO_PCIER_MASK|macro|PIO_PCIER_MASK
DECL|PIO_PCIER_Msk|macro|PIO_PCIER_Msk
DECL|PIO_PCIER_OFFSET|macro|PIO_PCIER_OFFSET
DECL|PIO_PCIER_OVRE_Msk|macro|PIO_PCIER_OVRE_Msk
DECL|PIO_PCIER_OVRE_Pos|macro|PIO_PCIER_OVRE_Pos
DECL|PIO_PCIER_OVRE|macro|PIO_PCIER_OVRE
DECL|PIO_PCIER_RXBUFF_Msk|macro|PIO_PCIER_RXBUFF_Msk
DECL|PIO_PCIER_RXBUFF_Pos|macro|PIO_PCIER_RXBUFF_Pos
DECL|PIO_PCIER_RXBUFF|macro|PIO_PCIER_RXBUFF
DECL|PIO_PCIER_Type|typedef|} PIO_PCIER_Type;
DECL|PIO_PCIER|member|__O PIO_PCIER_Type PIO_PCIER; /**< Offset: 0x154 ( /W 32) Parallel Capture Interrupt Enable Register */
DECL|PIO_PCIER|member|__O uint32_t PIO_PCIER; /**< (PIO Offset: 0x154) Parallel Capture Interrupt Enable Register */
DECL|PIO_PCIMR_DRDY_Msk|macro|PIO_PCIMR_DRDY_Msk
DECL|PIO_PCIMR_DRDY_Pos|macro|PIO_PCIMR_DRDY_Pos
DECL|PIO_PCIMR_DRDY|macro|PIO_PCIMR_DRDY
DECL|PIO_PCIMR_ENDRX_Msk|macro|PIO_PCIMR_ENDRX_Msk
DECL|PIO_PCIMR_ENDRX_Pos|macro|PIO_PCIMR_ENDRX_Pos
DECL|PIO_PCIMR_ENDRX|macro|PIO_PCIMR_ENDRX
DECL|PIO_PCIMR_MASK|macro|PIO_PCIMR_MASK
DECL|PIO_PCIMR_Msk|macro|PIO_PCIMR_Msk
DECL|PIO_PCIMR_OFFSET|macro|PIO_PCIMR_OFFSET
DECL|PIO_PCIMR_OVRE_Msk|macro|PIO_PCIMR_OVRE_Msk
DECL|PIO_PCIMR_OVRE_Pos|macro|PIO_PCIMR_OVRE_Pos
DECL|PIO_PCIMR_OVRE|macro|PIO_PCIMR_OVRE
DECL|PIO_PCIMR_RXBUFF_Msk|macro|PIO_PCIMR_RXBUFF_Msk
DECL|PIO_PCIMR_RXBUFF_Pos|macro|PIO_PCIMR_RXBUFF_Pos
DECL|PIO_PCIMR_RXBUFF|macro|PIO_PCIMR_RXBUFF
DECL|PIO_PCIMR_Type|typedef|} PIO_PCIMR_Type;
DECL|PIO_PCIMR|member|__I PIO_PCIMR_Type PIO_PCIMR; /**< Offset: 0x15C (R/ 32) Parallel Capture Interrupt Mask Register */
DECL|PIO_PCIMR|member|__I uint32_t PIO_PCIMR; /**< (PIO Offset: 0x15C) Parallel Capture Interrupt Mask Register */
DECL|PIO_PCISR_DRDY_Msk|macro|PIO_PCISR_DRDY_Msk
DECL|PIO_PCISR_DRDY_Pos|macro|PIO_PCISR_DRDY_Pos
DECL|PIO_PCISR_DRDY|macro|PIO_PCISR_DRDY
DECL|PIO_PCISR_MASK|macro|PIO_PCISR_MASK
DECL|PIO_PCISR_Msk|macro|PIO_PCISR_Msk
DECL|PIO_PCISR_OFFSET|macro|PIO_PCISR_OFFSET
DECL|PIO_PCISR_OVRE_Msk|macro|PIO_PCISR_OVRE_Msk
DECL|PIO_PCISR_OVRE_Pos|macro|PIO_PCISR_OVRE_Pos
DECL|PIO_PCISR_OVRE|macro|PIO_PCISR_OVRE
DECL|PIO_PCISR_Type|typedef|} PIO_PCISR_Type;
DECL|PIO_PCISR|member|__I PIO_PCISR_Type PIO_PCISR; /**< Offset: 0x160 (R/ 32) Parallel Capture Interrupt Status Register */
DECL|PIO_PCISR|member|__I uint32_t PIO_PCISR; /**< (PIO Offset: 0x160) Parallel Capture Interrupt Status Register */
DECL|PIO_PCMR_ALWYS_Msk|macro|PIO_PCMR_ALWYS_Msk
DECL|PIO_PCMR_ALWYS_Pos|macro|PIO_PCMR_ALWYS_Pos
DECL|PIO_PCMR_ALWYS|macro|PIO_PCMR_ALWYS
DECL|PIO_PCMR_DSIZE_BYTE_Val|macro|PIO_PCMR_DSIZE_BYTE_Val
DECL|PIO_PCMR_DSIZE_BYTE|macro|PIO_PCMR_DSIZE_BYTE
DECL|PIO_PCMR_DSIZE_HALFWORD_Val|macro|PIO_PCMR_DSIZE_HALFWORD_Val
DECL|PIO_PCMR_DSIZE_HALFWORD|macro|PIO_PCMR_DSIZE_HALFWORD
DECL|PIO_PCMR_DSIZE_Msk|macro|PIO_PCMR_DSIZE_Msk
DECL|PIO_PCMR_DSIZE_Pos|macro|PIO_PCMR_DSIZE_Pos
DECL|PIO_PCMR_DSIZE_WORD_Val|macro|PIO_PCMR_DSIZE_WORD_Val
DECL|PIO_PCMR_DSIZE_WORD|macro|PIO_PCMR_DSIZE_WORD
DECL|PIO_PCMR_DSIZE|macro|PIO_PCMR_DSIZE
DECL|PIO_PCMR_FRSTS_Msk|macro|PIO_PCMR_FRSTS_Msk
DECL|PIO_PCMR_FRSTS_Pos|macro|PIO_PCMR_FRSTS_Pos
DECL|PIO_PCMR_FRSTS|macro|PIO_PCMR_FRSTS
DECL|PIO_PCMR_HALFS_Msk|macro|PIO_PCMR_HALFS_Msk
DECL|PIO_PCMR_HALFS_Pos|macro|PIO_PCMR_HALFS_Pos
DECL|PIO_PCMR_HALFS|macro|PIO_PCMR_HALFS
DECL|PIO_PCMR_MASK|macro|PIO_PCMR_MASK
DECL|PIO_PCMR_Msk|macro|PIO_PCMR_Msk
DECL|PIO_PCMR_OFFSET|macro|PIO_PCMR_OFFSET
DECL|PIO_PCMR_PCEN_Msk|macro|PIO_PCMR_PCEN_Msk
DECL|PIO_PCMR_PCEN_Pos|macro|PIO_PCMR_PCEN_Pos
DECL|PIO_PCMR_PCEN|macro|PIO_PCMR_PCEN
DECL|PIO_PCMR_Type|typedef|} PIO_PCMR_Type;
DECL|PIO_PCMR|member|__IO PIO_PCMR_Type PIO_PCMR; /**< Offset: 0x150 (R/W 32) Parallel Capture Mode Register */
DECL|PIO_PCMR|member|__IO uint32_t PIO_PCMR; /**< (PIO Offset: 0x150) Parallel Capture Mode Register */
DECL|PIO_PCRHR_MASK|macro|PIO_PCRHR_MASK
DECL|PIO_PCRHR_Msk|macro|PIO_PCRHR_Msk
DECL|PIO_PCRHR_OFFSET|macro|PIO_PCRHR_OFFSET
DECL|PIO_PCRHR_RDATA_Msk|macro|PIO_PCRHR_RDATA_Msk
DECL|PIO_PCRHR_RDATA_Pos|macro|PIO_PCRHR_RDATA_Pos
DECL|PIO_PCRHR_RDATA|macro|PIO_PCRHR_RDATA
DECL|PIO_PCRHR_Type|typedef|} PIO_PCRHR_Type;
DECL|PIO_PCRHR|member|__I PIO_PCRHR_Type PIO_PCRHR; /**< Offset: 0x164 (R/ 32) Parallel Capture Reception Holding Register */
DECL|PIO_PCRHR|member|__I uint32_t PIO_PCRHR; /**< (PIO Offset: 0x164) Parallel Capture Reception Holding Register */
DECL|PIO_PDR_MASK|macro|PIO_PDR_MASK
DECL|PIO_PDR_Msk|macro|PIO_PDR_Msk
DECL|PIO_PDR_OFFSET|macro|PIO_PDR_OFFSET
DECL|PIO_PDR_P0_Msk|macro|PIO_PDR_P0_Msk
DECL|PIO_PDR_P0_Pos|macro|PIO_PDR_P0_Pos
DECL|PIO_PDR_P0|macro|PIO_PDR_P0
DECL|PIO_PDR_P10_Msk|macro|PIO_PDR_P10_Msk
DECL|PIO_PDR_P10_Pos|macro|PIO_PDR_P10_Pos
DECL|PIO_PDR_P10|macro|PIO_PDR_P10
DECL|PIO_PDR_P11_Msk|macro|PIO_PDR_P11_Msk
DECL|PIO_PDR_P11_Pos|macro|PIO_PDR_P11_Pos
DECL|PIO_PDR_P11|macro|PIO_PDR_P11
DECL|PIO_PDR_P12_Msk|macro|PIO_PDR_P12_Msk
DECL|PIO_PDR_P12_Pos|macro|PIO_PDR_P12_Pos
DECL|PIO_PDR_P12|macro|PIO_PDR_P12
DECL|PIO_PDR_P13_Msk|macro|PIO_PDR_P13_Msk
DECL|PIO_PDR_P13_Pos|macro|PIO_PDR_P13_Pos
DECL|PIO_PDR_P13|macro|PIO_PDR_P13
DECL|PIO_PDR_P14_Msk|macro|PIO_PDR_P14_Msk
DECL|PIO_PDR_P14_Pos|macro|PIO_PDR_P14_Pos
DECL|PIO_PDR_P14|macro|PIO_PDR_P14
DECL|PIO_PDR_P15_Msk|macro|PIO_PDR_P15_Msk
DECL|PIO_PDR_P15_Pos|macro|PIO_PDR_P15_Pos
DECL|PIO_PDR_P15|macro|PIO_PDR_P15
DECL|PIO_PDR_P16_Msk|macro|PIO_PDR_P16_Msk
DECL|PIO_PDR_P16_Pos|macro|PIO_PDR_P16_Pos
DECL|PIO_PDR_P16|macro|PIO_PDR_P16
DECL|PIO_PDR_P17_Msk|macro|PIO_PDR_P17_Msk
DECL|PIO_PDR_P17_Pos|macro|PIO_PDR_P17_Pos
DECL|PIO_PDR_P17|macro|PIO_PDR_P17
DECL|PIO_PDR_P18_Msk|macro|PIO_PDR_P18_Msk
DECL|PIO_PDR_P18_Pos|macro|PIO_PDR_P18_Pos
DECL|PIO_PDR_P18|macro|PIO_PDR_P18
DECL|PIO_PDR_P19_Msk|macro|PIO_PDR_P19_Msk
DECL|PIO_PDR_P19_Pos|macro|PIO_PDR_P19_Pos
DECL|PIO_PDR_P19|macro|PIO_PDR_P19
DECL|PIO_PDR_P1_Msk|macro|PIO_PDR_P1_Msk
DECL|PIO_PDR_P1_Pos|macro|PIO_PDR_P1_Pos
DECL|PIO_PDR_P1|macro|PIO_PDR_P1
DECL|PIO_PDR_P20_Msk|macro|PIO_PDR_P20_Msk
DECL|PIO_PDR_P20_Pos|macro|PIO_PDR_P20_Pos
DECL|PIO_PDR_P20|macro|PIO_PDR_P20
DECL|PIO_PDR_P21_Msk|macro|PIO_PDR_P21_Msk
DECL|PIO_PDR_P21_Pos|macro|PIO_PDR_P21_Pos
DECL|PIO_PDR_P21|macro|PIO_PDR_P21
DECL|PIO_PDR_P22_Msk|macro|PIO_PDR_P22_Msk
DECL|PIO_PDR_P22_Pos|macro|PIO_PDR_P22_Pos
DECL|PIO_PDR_P22|macro|PIO_PDR_P22
DECL|PIO_PDR_P23_Msk|macro|PIO_PDR_P23_Msk
DECL|PIO_PDR_P23_Pos|macro|PIO_PDR_P23_Pos
DECL|PIO_PDR_P23|macro|PIO_PDR_P23
DECL|PIO_PDR_P24_Msk|macro|PIO_PDR_P24_Msk
DECL|PIO_PDR_P24_Pos|macro|PIO_PDR_P24_Pos
DECL|PIO_PDR_P24|macro|PIO_PDR_P24
DECL|PIO_PDR_P25_Msk|macro|PIO_PDR_P25_Msk
DECL|PIO_PDR_P25_Pos|macro|PIO_PDR_P25_Pos
DECL|PIO_PDR_P25|macro|PIO_PDR_P25
DECL|PIO_PDR_P26_Msk|macro|PIO_PDR_P26_Msk
DECL|PIO_PDR_P26_Pos|macro|PIO_PDR_P26_Pos
DECL|PIO_PDR_P26|macro|PIO_PDR_P26
DECL|PIO_PDR_P27_Msk|macro|PIO_PDR_P27_Msk
DECL|PIO_PDR_P27_Pos|macro|PIO_PDR_P27_Pos
DECL|PIO_PDR_P27|macro|PIO_PDR_P27
DECL|PIO_PDR_P28_Msk|macro|PIO_PDR_P28_Msk
DECL|PIO_PDR_P28_Pos|macro|PIO_PDR_P28_Pos
DECL|PIO_PDR_P28|macro|PIO_PDR_P28
DECL|PIO_PDR_P29_Msk|macro|PIO_PDR_P29_Msk
DECL|PIO_PDR_P29_Pos|macro|PIO_PDR_P29_Pos
DECL|PIO_PDR_P29|macro|PIO_PDR_P29
DECL|PIO_PDR_P2_Msk|macro|PIO_PDR_P2_Msk
DECL|PIO_PDR_P2_Pos|macro|PIO_PDR_P2_Pos
DECL|PIO_PDR_P2|macro|PIO_PDR_P2
DECL|PIO_PDR_P30_Msk|macro|PIO_PDR_P30_Msk
DECL|PIO_PDR_P30_Pos|macro|PIO_PDR_P30_Pos
DECL|PIO_PDR_P30|macro|PIO_PDR_P30
DECL|PIO_PDR_P31_Msk|macro|PIO_PDR_P31_Msk
DECL|PIO_PDR_P31_Pos|macro|PIO_PDR_P31_Pos
DECL|PIO_PDR_P31|macro|PIO_PDR_P31
DECL|PIO_PDR_P3_Msk|macro|PIO_PDR_P3_Msk
DECL|PIO_PDR_P3_Pos|macro|PIO_PDR_P3_Pos
DECL|PIO_PDR_P3|macro|PIO_PDR_P3
DECL|PIO_PDR_P4_Msk|macro|PIO_PDR_P4_Msk
DECL|PIO_PDR_P4_Pos|macro|PIO_PDR_P4_Pos
DECL|PIO_PDR_P4|macro|PIO_PDR_P4
DECL|PIO_PDR_P5_Msk|macro|PIO_PDR_P5_Msk
DECL|PIO_PDR_P5_Pos|macro|PIO_PDR_P5_Pos
DECL|PIO_PDR_P5|macro|PIO_PDR_P5
DECL|PIO_PDR_P6_Msk|macro|PIO_PDR_P6_Msk
DECL|PIO_PDR_P6_Pos|macro|PIO_PDR_P6_Pos
DECL|PIO_PDR_P6|macro|PIO_PDR_P6
DECL|PIO_PDR_P7_Msk|macro|PIO_PDR_P7_Msk
DECL|PIO_PDR_P7_Pos|macro|PIO_PDR_P7_Pos
DECL|PIO_PDR_P7|macro|PIO_PDR_P7
DECL|PIO_PDR_P8_Msk|macro|PIO_PDR_P8_Msk
DECL|PIO_PDR_P8_Pos|macro|PIO_PDR_P8_Pos
DECL|PIO_PDR_P8|macro|PIO_PDR_P8
DECL|PIO_PDR_P9_Msk|macro|PIO_PDR_P9_Msk
DECL|PIO_PDR_P9_Pos|macro|PIO_PDR_P9_Pos
DECL|PIO_PDR_P9|macro|PIO_PDR_P9
DECL|PIO_PDR_P_Msk|macro|PIO_PDR_P_Msk
DECL|PIO_PDR_P_Pos|macro|PIO_PDR_P_Pos
DECL|PIO_PDR_P|macro|PIO_PDR_P
DECL|PIO_PDR_Type|typedef|} PIO_PDR_Type;
DECL|PIO_PDR|member|__O PIO_PDR_Type PIO_PDR; /**< Offset: 0x04 ( /W 32) PIO Disable Register */
DECL|PIO_PDR|member|__O uint32_t PIO_PDR; /**< (PIO Offset: 0x04) PIO Disable Register */
DECL|PIO_PDSR_MASK|macro|PIO_PDSR_MASK
DECL|PIO_PDSR_Msk|macro|PIO_PDSR_Msk
DECL|PIO_PDSR_OFFSET|macro|PIO_PDSR_OFFSET
DECL|PIO_PDSR_P0_Msk|macro|PIO_PDSR_P0_Msk
DECL|PIO_PDSR_P0_Pos|macro|PIO_PDSR_P0_Pos
DECL|PIO_PDSR_P0|macro|PIO_PDSR_P0
DECL|PIO_PDSR_P10_Msk|macro|PIO_PDSR_P10_Msk
DECL|PIO_PDSR_P10_Pos|macro|PIO_PDSR_P10_Pos
DECL|PIO_PDSR_P10|macro|PIO_PDSR_P10
DECL|PIO_PDSR_P11_Msk|macro|PIO_PDSR_P11_Msk
DECL|PIO_PDSR_P11_Pos|macro|PIO_PDSR_P11_Pos
DECL|PIO_PDSR_P11|macro|PIO_PDSR_P11
DECL|PIO_PDSR_P12_Msk|macro|PIO_PDSR_P12_Msk
DECL|PIO_PDSR_P12_Pos|macro|PIO_PDSR_P12_Pos
DECL|PIO_PDSR_P12|macro|PIO_PDSR_P12
DECL|PIO_PDSR_P13_Msk|macro|PIO_PDSR_P13_Msk
DECL|PIO_PDSR_P13_Pos|macro|PIO_PDSR_P13_Pos
DECL|PIO_PDSR_P13|macro|PIO_PDSR_P13
DECL|PIO_PDSR_P14_Msk|macro|PIO_PDSR_P14_Msk
DECL|PIO_PDSR_P14_Pos|macro|PIO_PDSR_P14_Pos
DECL|PIO_PDSR_P14|macro|PIO_PDSR_P14
DECL|PIO_PDSR_P15_Msk|macro|PIO_PDSR_P15_Msk
DECL|PIO_PDSR_P15_Pos|macro|PIO_PDSR_P15_Pos
DECL|PIO_PDSR_P15|macro|PIO_PDSR_P15
DECL|PIO_PDSR_P16_Msk|macro|PIO_PDSR_P16_Msk
DECL|PIO_PDSR_P16_Pos|macro|PIO_PDSR_P16_Pos
DECL|PIO_PDSR_P16|macro|PIO_PDSR_P16
DECL|PIO_PDSR_P17_Msk|macro|PIO_PDSR_P17_Msk
DECL|PIO_PDSR_P17_Pos|macro|PIO_PDSR_P17_Pos
DECL|PIO_PDSR_P17|macro|PIO_PDSR_P17
DECL|PIO_PDSR_P18_Msk|macro|PIO_PDSR_P18_Msk
DECL|PIO_PDSR_P18_Pos|macro|PIO_PDSR_P18_Pos
DECL|PIO_PDSR_P18|macro|PIO_PDSR_P18
DECL|PIO_PDSR_P19_Msk|macro|PIO_PDSR_P19_Msk
DECL|PIO_PDSR_P19_Pos|macro|PIO_PDSR_P19_Pos
DECL|PIO_PDSR_P19|macro|PIO_PDSR_P19
DECL|PIO_PDSR_P1_Msk|macro|PIO_PDSR_P1_Msk
DECL|PIO_PDSR_P1_Pos|macro|PIO_PDSR_P1_Pos
DECL|PIO_PDSR_P1|macro|PIO_PDSR_P1
DECL|PIO_PDSR_P20_Msk|macro|PIO_PDSR_P20_Msk
DECL|PIO_PDSR_P20_Pos|macro|PIO_PDSR_P20_Pos
DECL|PIO_PDSR_P20|macro|PIO_PDSR_P20
DECL|PIO_PDSR_P21_Msk|macro|PIO_PDSR_P21_Msk
DECL|PIO_PDSR_P21_Pos|macro|PIO_PDSR_P21_Pos
DECL|PIO_PDSR_P21|macro|PIO_PDSR_P21
DECL|PIO_PDSR_P22_Msk|macro|PIO_PDSR_P22_Msk
DECL|PIO_PDSR_P22_Pos|macro|PIO_PDSR_P22_Pos
DECL|PIO_PDSR_P22|macro|PIO_PDSR_P22
DECL|PIO_PDSR_P23_Msk|macro|PIO_PDSR_P23_Msk
DECL|PIO_PDSR_P23_Pos|macro|PIO_PDSR_P23_Pos
DECL|PIO_PDSR_P23|macro|PIO_PDSR_P23
DECL|PIO_PDSR_P24_Msk|macro|PIO_PDSR_P24_Msk
DECL|PIO_PDSR_P24_Pos|macro|PIO_PDSR_P24_Pos
DECL|PIO_PDSR_P24|macro|PIO_PDSR_P24
DECL|PIO_PDSR_P25_Msk|macro|PIO_PDSR_P25_Msk
DECL|PIO_PDSR_P25_Pos|macro|PIO_PDSR_P25_Pos
DECL|PIO_PDSR_P25|macro|PIO_PDSR_P25
DECL|PIO_PDSR_P26_Msk|macro|PIO_PDSR_P26_Msk
DECL|PIO_PDSR_P26_Pos|macro|PIO_PDSR_P26_Pos
DECL|PIO_PDSR_P26|macro|PIO_PDSR_P26
DECL|PIO_PDSR_P27_Msk|macro|PIO_PDSR_P27_Msk
DECL|PIO_PDSR_P27_Pos|macro|PIO_PDSR_P27_Pos
DECL|PIO_PDSR_P27|macro|PIO_PDSR_P27
DECL|PIO_PDSR_P28_Msk|macro|PIO_PDSR_P28_Msk
DECL|PIO_PDSR_P28_Pos|macro|PIO_PDSR_P28_Pos
DECL|PIO_PDSR_P28|macro|PIO_PDSR_P28
DECL|PIO_PDSR_P29_Msk|macro|PIO_PDSR_P29_Msk
DECL|PIO_PDSR_P29_Pos|macro|PIO_PDSR_P29_Pos
DECL|PIO_PDSR_P29|macro|PIO_PDSR_P29
DECL|PIO_PDSR_P2_Msk|macro|PIO_PDSR_P2_Msk
DECL|PIO_PDSR_P2_Pos|macro|PIO_PDSR_P2_Pos
DECL|PIO_PDSR_P2|macro|PIO_PDSR_P2
DECL|PIO_PDSR_P30_Msk|macro|PIO_PDSR_P30_Msk
DECL|PIO_PDSR_P30_Pos|macro|PIO_PDSR_P30_Pos
DECL|PIO_PDSR_P30|macro|PIO_PDSR_P30
DECL|PIO_PDSR_P31_Msk|macro|PIO_PDSR_P31_Msk
DECL|PIO_PDSR_P31_Pos|macro|PIO_PDSR_P31_Pos
DECL|PIO_PDSR_P31|macro|PIO_PDSR_P31
DECL|PIO_PDSR_P3_Msk|macro|PIO_PDSR_P3_Msk
DECL|PIO_PDSR_P3_Pos|macro|PIO_PDSR_P3_Pos
DECL|PIO_PDSR_P3|macro|PIO_PDSR_P3
DECL|PIO_PDSR_P4_Msk|macro|PIO_PDSR_P4_Msk
DECL|PIO_PDSR_P4_Pos|macro|PIO_PDSR_P4_Pos
DECL|PIO_PDSR_P4|macro|PIO_PDSR_P4
DECL|PIO_PDSR_P5_Msk|macro|PIO_PDSR_P5_Msk
DECL|PIO_PDSR_P5_Pos|macro|PIO_PDSR_P5_Pos
DECL|PIO_PDSR_P5|macro|PIO_PDSR_P5
DECL|PIO_PDSR_P6_Msk|macro|PIO_PDSR_P6_Msk
DECL|PIO_PDSR_P6_Pos|macro|PIO_PDSR_P6_Pos
DECL|PIO_PDSR_P6|macro|PIO_PDSR_P6
DECL|PIO_PDSR_P7_Msk|macro|PIO_PDSR_P7_Msk
DECL|PIO_PDSR_P7_Pos|macro|PIO_PDSR_P7_Pos
DECL|PIO_PDSR_P7|macro|PIO_PDSR_P7
DECL|PIO_PDSR_P8_Msk|macro|PIO_PDSR_P8_Msk
DECL|PIO_PDSR_P8_Pos|macro|PIO_PDSR_P8_Pos
DECL|PIO_PDSR_P8|macro|PIO_PDSR_P8
DECL|PIO_PDSR_P9_Msk|macro|PIO_PDSR_P9_Msk
DECL|PIO_PDSR_P9_Pos|macro|PIO_PDSR_P9_Pos
DECL|PIO_PDSR_P9|macro|PIO_PDSR_P9
DECL|PIO_PDSR_P_Msk|macro|PIO_PDSR_P_Msk
DECL|PIO_PDSR_P_Pos|macro|PIO_PDSR_P_Pos
DECL|PIO_PDSR_P|macro|PIO_PDSR_P
DECL|PIO_PDSR_Type|typedef|} PIO_PDSR_Type;
DECL|PIO_PDSR|member|__I PIO_PDSR_Type PIO_PDSR; /**< Offset: 0x3C (R/ 32) Pin Data Status Register */
DECL|PIO_PDSR|member|__I uint32_t PIO_PDSR; /**< (PIO Offset: 0x3C) Pin Data Status Register */
DECL|PIO_PER_MASK|macro|PIO_PER_MASK
DECL|PIO_PER_Msk|macro|PIO_PER_Msk
DECL|PIO_PER_OFFSET|macro|PIO_PER_OFFSET
DECL|PIO_PER_P0_Msk|macro|PIO_PER_P0_Msk
DECL|PIO_PER_P0_Pos|macro|PIO_PER_P0_Pos
DECL|PIO_PER_P0|macro|PIO_PER_P0
DECL|PIO_PER_P10_Msk|macro|PIO_PER_P10_Msk
DECL|PIO_PER_P10_Pos|macro|PIO_PER_P10_Pos
DECL|PIO_PER_P10|macro|PIO_PER_P10
DECL|PIO_PER_P11_Msk|macro|PIO_PER_P11_Msk
DECL|PIO_PER_P11_Pos|macro|PIO_PER_P11_Pos
DECL|PIO_PER_P11|macro|PIO_PER_P11
DECL|PIO_PER_P12_Msk|macro|PIO_PER_P12_Msk
DECL|PIO_PER_P12_Pos|macro|PIO_PER_P12_Pos
DECL|PIO_PER_P12|macro|PIO_PER_P12
DECL|PIO_PER_P13_Msk|macro|PIO_PER_P13_Msk
DECL|PIO_PER_P13_Pos|macro|PIO_PER_P13_Pos
DECL|PIO_PER_P13|macro|PIO_PER_P13
DECL|PIO_PER_P14_Msk|macro|PIO_PER_P14_Msk
DECL|PIO_PER_P14_Pos|macro|PIO_PER_P14_Pos
DECL|PIO_PER_P14|macro|PIO_PER_P14
DECL|PIO_PER_P15_Msk|macro|PIO_PER_P15_Msk
DECL|PIO_PER_P15_Pos|macro|PIO_PER_P15_Pos
DECL|PIO_PER_P15|macro|PIO_PER_P15
DECL|PIO_PER_P16_Msk|macro|PIO_PER_P16_Msk
DECL|PIO_PER_P16_Pos|macro|PIO_PER_P16_Pos
DECL|PIO_PER_P16|macro|PIO_PER_P16
DECL|PIO_PER_P17_Msk|macro|PIO_PER_P17_Msk
DECL|PIO_PER_P17_Pos|macro|PIO_PER_P17_Pos
DECL|PIO_PER_P17|macro|PIO_PER_P17
DECL|PIO_PER_P18_Msk|macro|PIO_PER_P18_Msk
DECL|PIO_PER_P18_Pos|macro|PIO_PER_P18_Pos
DECL|PIO_PER_P18|macro|PIO_PER_P18
DECL|PIO_PER_P19_Msk|macro|PIO_PER_P19_Msk
DECL|PIO_PER_P19_Pos|macro|PIO_PER_P19_Pos
DECL|PIO_PER_P19|macro|PIO_PER_P19
DECL|PIO_PER_P1_Msk|macro|PIO_PER_P1_Msk
DECL|PIO_PER_P1_Pos|macro|PIO_PER_P1_Pos
DECL|PIO_PER_P1|macro|PIO_PER_P1
DECL|PIO_PER_P20_Msk|macro|PIO_PER_P20_Msk
DECL|PIO_PER_P20_Pos|macro|PIO_PER_P20_Pos
DECL|PIO_PER_P20|macro|PIO_PER_P20
DECL|PIO_PER_P21_Msk|macro|PIO_PER_P21_Msk
DECL|PIO_PER_P21_Pos|macro|PIO_PER_P21_Pos
DECL|PIO_PER_P21|macro|PIO_PER_P21
DECL|PIO_PER_P22_Msk|macro|PIO_PER_P22_Msk
DECL|PIO_PER_P22_Pos|macro|PIO_PER_P22_Pos
DECL|PIO_PER_P22|macro|PIO_PER_P22
DECL|PIO_PER_P23_Msk|macro|PIO_PER_P23_Msk
DECL|PIO_PER_P23_Pos|macro|PIO_PER_P23_Pos
DECL|PIO_PER_P23|macro|PIO_PER_P23
DECL|PIO_PER_P24_Msk|macro|PIO_PER_P24_Msk
DECL|PIO_PER_P24_Pos|macro|PIO_PER_P24_Pos
DECL|PIO_PER_P24|macro|PIO_PER_P24
DECL|PIO_PER_P25_Msk|macro|PIO_PER_P25_Msk
DECL|PIO_PER_P25_Pos|macro|PIO_PER_P25_Pos
DECL|PIO_PER_P25|macro|PIO_PER_P25
DECL|PIO_PER_P26_Msk|macro|PIO_PER_P26_Msk
DECL|PIO_PER_P26_Pos|macro|PIO_PER_P26_Pos
DECL|PIO_PER_P26|macro|PIO_PER_P26
DECL|PIO_PER_P27_Msk|macro|PIO_PER_P27_Msk
DECL|PIO_PER_P27_Pos|macro|PIO_PER_P27_Pos
DECL|PIO_PER_P27|macro|PIO_PER_P27
DECL|PIO_PER_P28_Msk|macro|PIO_PER_P28_Msk
DECL|PIO_PER_P28_Pos|macro|PIO_PER_P28_Pos
DECL|PIO_PER_P28|macro|PIO_PER_P28
DECL|PIO_PER_P29_Msk|macro|PIO_PER_P29_Msk
DECL|PIO_PER_P29_Pos|macro|PIO_PER_P29_Pos
DECL|PIO_PER_P29|macro|PIO_PER_P29
DECL|PIO_PER_P2_Msk|macro|PIO_PER_P2_Msk
DECL|PIO_PER_P2_Pos|macro|PIO_PER_P2_Pos
DECL|PIO_PER_P2|macro|PIO_PER_P2
DECL|PIO_PER_P30_Msk|macro|PIO_PER_P30_Msk
DECL|PIO_PER_P30_Pos|macro|PIO_PER_P30_Pos
DECL|PIO_PER_P30|macro|PIO_PER_P30
DECL|PIO_PER_P31_Msk|macro|PIO_PER_P31_Msk
DECL|PIO_PER_P31_Pos|macro|PIO_PER_P31_Pos
DECL|PIO_PER_P31|macro|PIO_PER_P31
DECL|PIO_PER_P3_Msk|macro|PIO_PER_P3_Msk
DECL|PIO_PER_P3_Pos|macro|PIO_PER_P3_Pos
DECL|PIO_PER_P3|macro|PIO_PER_P3
DECL|PIO_PER_P4_Msk|macro|PIO_PER_P4_Msk
DECL|PIO_PER_P4_Pos|macro|PIO_PER_P4_Pos
DECL|PIO_PER_P4|macro|PIO_PER_P4
DECL|PIO_PER_P5_Msk|macro|PIO_PER_P5_Msk
DECL|PIO_PER_P5_Pos|macro|PIO_PER_P5_Pos
DECL|PIO_PER_P5|macro|PIO_PER_P5
DECL|PIO_PER_P6_Msk|macro|PIO_PER_P6_Msk
DECL|PIO_PER_P6_Pos|macro|PIO_PER_P6_Pos
DECL|PIO_PER_P6|macro|PIO_PER_P6
DECL|PIO_PER_P7_Msk|macro|PIO_PER_P7_Msk
DECL|PIO_PER_P7_Pos|macro|PIO_PER_P7_Pos
DECL|PIO_PER_P7|macro|PIO_PER_P7
DECL|PIO_PER_P8_Msk|macro|PIO_PER_P8_Msk
DECL|PIO_PER_P8_Pos|macro|PIO_PER_P8_Pos
DECL|PIO_PER_P8|macro|PIO_PER_P8
DECL|PIO_PER_P9_Msk|macro|PIO_PER_P9_Msk
DECL|PIO_PER_P9_Pos|macro|PIO_PER_P9_Pos
DECL|PIO_PER_P9|macro|PIO_PER_P9
DECL|PIO_PER_P_Msk|macro|PIO_PER_P_Msk
DECL|PIO_PER_P_Pos|macro|PIO_PER_P_Pos
DECL|PIO_PER_P|macro|PIO_PER_P
DECL|PIO_PER_Type|typedef|} PIO_PER_Type;
DECL|PIO_PER|member|__O PIO_PER_Type PIO_PER; /**< Offset: 0x00 ( /W 32) PIO Enable Register */
DECL|PIO_PER|member|__O uint32_t PIO_PER; /**< (PIO Offset: 0x00) PIO Enable Register */
DECL|PIO_PPDDR_MASK|macro|PIO_PPDDR_MASK
DECL|PIO_PPDDR_Msk|macro|PIO_PPDDR_Msk
DECL|PIO_PPDDR_OFFSET|macro|PIO_PPDDR_OFFSET
DECL|PIO_PPDDR_P0_Msk|macro|PIO_PPDDR_P0_Msk
DECL|PIO_PPDDR_P0_Pos|macro|PIO_PPDDR_P0_Pos
DECL|PIO_PPDDR_P0|macro|PIO_PPDDR_P0
DECL|PIO_PPDDR_P10_Msk|macro|PIO_PPDDR_P10_Msk
DECL|PIO_PPDDR_P10_Pos|macro|PIO_PPDDR_P10_Pos
DECL|PIO_PPDDR_P10|macro|PIO_PPDDR_P10
DECL|PIO_PPDDR_P11_Msk|macro|PIO_PPDDR_P11_Msk
DECL|PIO_PPDDR_P11_Pos|macro|PIO_PPDDR_P11_Pos
DECL|PIO_PPDDR_P11|macro|PIO_PPDDR_P11
DECL|PIO_PPDDR_P12_Msk|macro|PIO_PPDDR_P12_Msk
DECL|PIO_PPDDR_P12_Pos|macro|PIO_PPDDR_P12_Pos
DECL|PIO_PPDDR_P12|macro|PIO_PPDDR_P12
DECL|PIO_PPDDR_P13_Msk|macro|PIO_PPDDR_P13_Msk
DECL|PIO_PPDDR_P13_Pos|macro|PIO_PPDDR_P13_Pos
DECL|PIO_PPDDR_P13|macro|PIO_PPDDR_P13
DECL|PIO_PPDDR_P14_Msk|macro|PIO_PPDDR_P14_Msk
DECL|PIO_PPDDR_P14_Pos|macro|PIO_PPDDR_P14_Pos
DECL|PIO_PPDDR_P14|macro|PIO_PPDDR_P14
DECL|PIO_PPDDR_P15_Msk|macro|PIO_PPDDR_P15_Msk
DECL|PIO_PPDDR_P15_Pos|macro|PIO_PPDDR_P15_Pos
DECL|PIO_PPDDR_P15|macro|PIO_PPDDR_P15
DECL|PIO_PPDDR_P16_Msk|macro|PIO_PPDDR_P16_Msk
DECL|PIO_PPDDR_P16_Pos|macro|PIO_PPDDR_P16_Pos
DECL|PIO_PPDDR_P16|macro|PIO_PPDDR_P16
DECL|PIO_PPDDR_P17_Msk|macro|PIO_PPDDR_P17_Msk
DECL|PIO_PPDDR_P17_Pos|macro|PIO_PPDDR_P17_Pos
DECL|PIO_PPDDR_P17|macro|PIO_PPDDR_P17
DECL|PIO_PPDDR_P18_Msk|macro|PIO_PPDDR_P18_Msk
DECL|PIO_PPDDR_P18_Pos|macro|PIO_PPDDR_P18_Pos
DECL|PIO_PPDDR_P18|macro|PIO_PPDDR_P18
DECL|PIO_PPDDR_P19_Msk|macro|PIO_PPDDR_P19_Msk
DECL|PIO_PPDDR_P19_Pos|macro|PIO_PPDDR_P19_Pos
DECL|PIO_PPDDR_P19|macro|PIO_PPDDR_P19
DECL|PIO_PPDDR_P1_Msk|macro|PIO_PPDDR_P1_Msk
DECL|PIO_PPDDR_P1_Pos|macro|PIO_PPDDR_P1_Pos
DECL|PIO_PPDDR_P1|macro|PIO_PPDDR_P1
DECL|PIO_PPDDR_P20_Msk|macro|PIO_PPDDR_P20_Msk
DECL|PIO_PPDDR_P20_Pos|macro|PIO_PPDDR_P20_Pos
DECL|PIO_PPDDR_P20|macro|PIO_PPDDR_P20
DECL|PIO_PPDDR_P21_Msk|macro|PIO_PPDDR_P21_Msk
DECL|PIO_PPDDR_P21_Pos|macro|PIO_PPDDR_P21_Pos
DECL|PIO_PPDDR_P21|macro|PIO_PPDDR_P21
DECL|PIO_PPDDR_P22_Msk|macro|PIO_PPDDR_P22_Msk
DECL|PIO_PPDDR_P22_Pos|macro|PIO_PPDDR_P22_Pos
DECL|PIO_PPDDR_P22|macro|PIO_PPDDR_P22
DECL|PIO_PPDDR_P23_Msk|macro|PIO_PPDDR_P23_Msk
DECL|PIO_PPDDR_P23_Pos|macro|PIO_PPDDR_P23_Pos
DECL|PIO_PPDDR_P23|macro|PIO_PPDDR_P23
DECL|PIO_PPDDR_P24_Msk|macro|PIO_PPDDR_P24_Msk
DECL|PIO_PPDDR_P24_Pos|macro|PIO_PPDDR_P24_Pos
DECL|PIO_PPDDR_P24|macro|PIO_PPDDR_P24
DECL|PIO_PPDDR_P25_Msk|macro|PIO_PPDDR_P25_Msk
DECL|PIO_PPDDR_P25_Pos|macro|PIO_PPDDR_P25_Pos
DECL|PIO_PPDDR_P25|macro|PIO_PPDDR_P25
DECL|PIO_PPDDR_P26_Msk|macro|PIO_PPDDR_P26_Msk
DECL|PIO_PPDDR_P26_Pos|macro|PIO_PPDDR_P26_Pos
DECL|PIO_PPDDR_P26|macro|PIO_PPDDR_P26
DECL|PIO_PPDDR_P27_Msk|macro|PIO_PPDDR_P27_Msk
DECL|PIO_PPDDR_P27_Pos|macro|PIO_PPDDR_P27_Pos
DECL|PIO_PPDDR_P27|macro|PIO_PPDDR_P27
DECL|PIO_PPDDR_P28_Msk|macro|PIO_PPDDR_P28_Msk
DECL|PIO_PPDDR_P28_Pos|macro|PIO_PPDDR_P28_Pos
DECL|PIO_PPDDR_P28|macro|PIO_PPDDR_P28
DECL|PIO_PPDDR_P29_Msk|macro|PIO_PPDDR_P29_Msk
DECL|PIO_PPDDR_P29_Pos|macro|PIO_PPDDR_P29_Pos
DECL|PIO_PPDDR_P29|macro|PIO_PPDDR_P29
DECL|PIO_PPDDR_P2_Msk|macro|PIO_PPDDR_P2_Msk
DECL|PIO_PPDDR_P2_Pos|macro|PIO_PPDDR_P2_Pos
DECL|PIO_PPDDR_P2|macro|PIO_PPDDR_P2
DECL|PIO_PPDDR_P30_Msk|macro|PIO_PPDDR_P30_Msk
DECL|PIO_PPDDR_P30_Pos|macro|PIO_PPDDR_P30_Pos
DECL|PIO_PPDDR_P30|macro|PIO_PPDDR_P30
DECL|PIO_PPDDR_P31_Msk|macro|PIO_PPDDR_P31_Msk
DECL|PIO_PPDDR_P31_Pos|macro|PIO_PPDDR_P31_Pos
DECL|PIO_PPDDR_P31|macro|PIO_PPDDR_P31
DECL|PIO_PPDDR_P3_Msk|macro|PIO_PPDDR_P3_Msk
DECL|PIO_PPDDR_P3_Pos|macro|PIO_PPDDR_P3_Pos
DECL|PIO_PPDDR_P3|macro|PIO_PPDDR_P3
DECL|PIO_PPDDR_P4_Msk|macro|PIO_PPDDR_P4_Msk
DECL|PIO_PPDDR_P4_Pos|macro|PIO_PPDDR_P4_Pos
DECL|PIO_PPDDR_P4|macro|PIO_PPDDR_P4
DECL|PIO_PPDDR_P5_Msk|macro|PIO_PPDDR_P5_Msk
DECL|PIO_PPDDR_P5_Pos|macro|PIO_PPDDR_P5_Pos
DECL|PIO_PPDDR_P5|macro|PIO_PPDDR_P5
DECL|PIO_PPDDR_P6_Msk|macro|PIO_PPDDR_P6_Msk
DECL|PIO_PPDDR_P6_Pos|macro|PIO_PPDDR_P6_Pos
DECL|PIO_PPDDR_P6|macro|PIO_PPDDR_P6
DECL|PIO_PPDDR_P7_Msk|macro|PIO_PPDDR_P7_Msk
DECL|PIO_PPDDR_P7_Pos|macro|PIO_PPDDR_P7_Pos
DECL|PIO_PPDDR_P7|macro|PIO_PPDDR_P7
DECL|PIO_PPDDR_P8_Msk|macro|PIO_PPDDR_P8_Msk
DECL|PIO_PPDDR_P8_Pos|macro|PIO_PPDDR_P8_Pos
DECL|PIO_PPDDR_P8|macro|PIO_PPDDR_P8
DECL|PIO_PPDDR_P9_Msk|macro|PIO_PPDDR_P9_Msk
DECL|PIO_PPDDR_P9_Pos|macro|PIO_PPDDR_P9_Pos
DECL|PIO_PPDDR_P9|macro|PIO_PPDDR_P9
DECL|PIO_PPDDR_P_Msk|macro|PIO_PPDDR_P_Msk
DECL|PIO_PPDDR_P_Pos|macro|PIO_PPDDR_P_Pos
DECL|PIO_PPDDR_P|macro|PIO_PPDDR_P
DECL|PIO_PPDDR_Type|typedef|} PIO_PPDDR_Type;
DECL|PIO_PPDDR|member|__O PIO_PPDDR_Type PIO_PPDDR; /**< Offset: 0x90 ( /W 32) Pad Pull-down Disable Register */
DECL|PIO_PPDDR|member|__O uint32_t PIO_PPDDR; /**< (PIO Offset: 0x90) Pad Pull-down Disable Register */
DECL|PIO_PPDER_MASK|macro|PIO_PPDER_MASK
DECL|PIO_PPDER_Msk|macro|PIO_PPDER_Msk
DECL|PIO_PPDER_OFFSET|macro|PIO_PPDER_OFFSET
DECL|PIO_PPDER_P0_Msk|macro|PIO_PPDER_P0_Msk
DECL|PIO_PPDER_P0_Pos|macro|PIO_PPDER_P0_Pos
DECL|PIO_PPDER_P0|macro|PIO_PPDER_P0
DECL|PIO_PPDER_P10_Msk|macro|PIO_PPDER_P10_Msk
DECL|PIO_PPDER_P10_Pos|macro|PIO_PPDER_P10_Pos
DECL|PIO_PPDER_P10|macro|PIO_PPDER_P10
DECL|PIO_PPDER_P11_Msk|macro|PIO_PPDER_P11_Msk
DECL|PIO_PPDER_P11_Pos|macro|PIO_PPDER_P11_Pos
DECL|PIO_PPDER_P11|macro|PIO_PPDER_P11
DECL|PIO_PPDER_P12_Msk|macro|PIO_PPDER_P12_Msk
DECL|PIO_PPDER_P12_Pos|macro|PIO_PPDER_P12_Pos
DECL|PIO_PPDER_P12|macro|PIO_PPDER_P12
DECL|PIO_PPDER_P13_Msk|macro|PIO_PPDER_P13_Msk
DECL|PIO_PPDER_P13_Pos|macro|PIO_PPDER_P13_Pos
DECL|PIO_PPDER_P13|macro|PIO_PPDER_P13
DECL|PIO_PPDER_P14_Msk|macro|PIO_PPDER_P14_Msk
DECL|PIO_PPDER_P14_Pos|macro|PIO_PPDER_P14_Pos
DECL|PIO_PPDER_P14|macro|PIO_PPDER_P14
DECL|PIO_PPDER_P15_Msk|macro|PIO_PPDER_P15_Msk
DECL|PIO_PPDER_P15_Pos|macro|PIO_PPDER_P15_Pos
DECL|PIO_PPDER_P15|macro|PIO_PPDER_P15
DECL|PIO_PPDER_P16_Msk|macro|PIO_PPDER_P16_Msk
DECL|PIO_PPDER_P16_Pos|macro|PIO_PPDER_P16_Pos
DECL|PIO_PPDER_P16|macro|PIO_PPDER_P16
DECL|PIO_PPDER_P17_Msk|macro|PIO_PPDER_P17_Msk
DECL|PIO_PPDER_P17_Pos|macro|PIO_PPDER_P17_Pos
DECL|PIO_PPDER_P17|macro|PIO_PPDER_P17
DECL|PIO_PPDER_P18_Msk|macro|PIO_PPDER_P18_Msk
DECL|PIO_PPDER_P18_Pos|macro|PIO_PPDER_P18_Pos
DECL|PIO_PPDER_P18|macro|PIO_PPDER_P18
DECL|PIO_PPDER_P19_Msk|macro|PIO_PPDER_P19_Msk
DECL|PIO_PPDER_P19_Pos|macro|PIO_PPDER_P19_Pos
DECL|PIO_PPDER_P19|macro|PIO_PPDER_P19
DECL|PIO_PPDER_P1_Msk|macro|PIO_PPDER_P1_Msk
DECL|PIO_PPDER_P1_Pos|macro|PIO_PPDER_P1_Pos
DECL|PIO_PPDER_P1|macro|PIO_PPDER_P1
DECL|PIO_PPDER_P20_Msk|macro|PIO_PPDER_P20_Msk
DECL|PIO_PPDER_P20_Pos|macro|PIO_PPDER_P20_Pos
DECL|PIO_PPDER_P20|macro|PIO_PPDER_P20
DECL|PIO_PPDER_P21_Msk|macro|PIO_PPDER_P21_Msk
DECL|PIO_PPDER_P21_Pos|macro|PIO_PPDER_P21_Pos
DECL|PIO_PPDER_P21|macro|PIO_PPDER_P21
DECL|PIO_PPDER_P22_Msk|macro|PIO_PPDER_P22_Msk
DECL|PIO_PPDER_P22_Pos|macro|PIO_PPDER_P22_Pos
DECL|PIO_PPDER_P22|macro|PIO_PPDER_P22
DECL|PIO_PPDER_P23_Msk|macro|PIO_PPDER_P23_Msk
DECL|PIO_PPDER_P23_Pos|macro|PIO_PPDER_P23_Pos
DECL|PIO_PPDER_P23|macro|PIO_PPDER_P23
DECL|PIO_PPDER_P24_Msk|macro|PIO_PPDER_P24_Msk
DECL|PIO_PPDER_P24_Pos|macro|PIO_PPDER_P24_Pos
DECL|PIO_PPDER_P24|macro|PIO_PPDER_P24
DECL|PIO_PPDER_P25_Msk|macro|PIO_PPDER_P25_Msk
DECL|PIO_PPDER_P25_Pos|macro|PIO_PPDER_P25_Pos
DECL|PIO_PPDER_P25|macro|PIO_PPDER_P25
DECL|PIO_PPDER_P26_Msk|macro|PIO_PPDER_P26_Msk
DECL|PIO_PPDER_P26_Pos|macro|PIO_PPDER_P26_Pos
DECL|PIO_PPDER_P26|macro|PIO_PPDER_P26
DECL|PIO_PPDER_P27_Msk|macro|PIO_PPDER_P27_Msk
DECL|PIO_PPDER_P27_Pos|macro|PIO_PPDER_P27_Pos
DECL|PIO_PPDER_P27|macro|PIO_PPDER_P27
DECL|PIO_PPDER_P28_Msk|macro|PIO_PPDER_P28_Msk
DECL|PIO_PPDER_P28_Pos|macro|PIO_PPDER_P28_Pos
DECL|PIO_PPDER_P28|macro|PIO_PPDER_P28
DECL|PIO_PPDER_P29_Msk|macro|PIO_PPDER_P29_Msk
DECL|PIO_PPDER_P29_Pos|macro|PIO_PPDER_P29_Pos
DECL|PIO_PPDER_P29|macro|PIO_PPDER_P29
DECL|PIO_PPDER_P2_Msk|macro|PIO_PPDER_P2_Msk
DECL|PIO_PPDER_P2_Pos|macro|PIO_PPDER_P2_Pos
DECL|PIO_PPDER_P2|macro|PIO_PPDER_P2
DECL|PIO_PPDER_P30_Msk|macro|PIO_PPDER_P30_Msk
DECL|PIO_PPDER_P30_Pos|macro|PIO_PPDER_P30_Pos
DECL|PIO_PPDER_P30|macro|PIO_PPDER_P30
DECL|PIO_PPDER_P31_Msk|macro|PIO_PPDER_P31_Msk
DECL|PIO_PPDER_P31_Pos|macro|PIO_PPDER_P31_Pos
DECL|PIO_PPDER_P31|macro|PIO_PPDER_P31
DECL|PIO_PPDER_P3_Msk|macro|PIO_PPDER_P3_Msk
DECL|PIO_PPDER_P3_Pos|macro|PIO_PPDER_P3_Pos
DECL|PIO_PPDER_P3|macro|PIO_PPDER_P3
DECL|PIO_PPDER_P4_Msk|macro|PIO_PPDER_P4_Msk
DECL|PIO_PPDER_P4_Pos|macro|PIO_PPDER_P4_Pos
DECL|PIO_PPDER_P4|macro|PIO_PPDER_P4
DECL|PIO_PPDER_P5_Msk|macro|PIO_PPDER_P5_Msk
DECL|PIO_PPDER_P5_Pos|macro|PIO_PPDER_P5_Pos
DECL|PIO_PPDER_P5|macro|PIO_PPDER_P5
DECL|PIO_PPDER_P6_Msk|macro|PIO_PPDER_P6_Msk
DECL|PIO_PPDER_P6_Pos|macro|PIO_PPDER_P6_Pos
DECL|PIO_PPDER_P6|macro|PIO_PPDER_P6
DECL|PIO_PPDER_P7_Msk|macro|PIO_PPDER_P7_Msk
DECL|PIO_PPDER_P7_Pos|macro|PIO_PPDER_P7_Pos
DECL|PIO_PPDER_P7|macro|PIO_PPDER_P7
DECL|PIO_PPDER_P8_Msk|macro|PIO_PPDER_P8_Msk
DECL|PIO_PPDER_P8_Pos|macro|PIO_PPDER_P8_Pos
DECL|PIO_PPDER_P8|macro|PIO_PPDER_P8
DECL|PIO_PPDER_P9_Msk|macro|PIO_PPDER_P9_Msk
DECL|PIO_PPDER_P9_Pos|macro|PIO_PPDER_P9_Pos
DECL|PIO_PPDER_P9|macro|PIO_PPDER_P9
DECL|PIO_PPDER_P_Msk|macro|PIO_PPDER_P_Msk
DECL|PIO_PPDER_P_Pos|macro|PIO_PPDER_P_Pos
DECL|PIO_PPDER_P|macro|PIO_PPDER_P
DECL|PIO_PPDER_Type|typedef|} PIO_PPDER_Type;
DECL|PIO_PPDER|member|__O PIO_PPDER_Type PIO_PPDER; /**< Offset: 0x94 ( /W 32) Pad Pull-down Enable Register */
DECL|PIO_PPDER|member|__O uint32_t PIO_PPDER; /**< (PIO Offset: 0x94) Pad Pull-down Enable Register */
DECL|PIO_PPDSR_MASK|macro|PIO_PPDSR_MASK
DECL|PIO_PPDSR_Msk|macro|PIO_PPDSR_Msk
DECL|PIO_PPDSR_OFFSET|macro|PIO_PPDSR_OFFSET
DECL|PIO_PPDSR_P0_Msk|macro|PIO_PPDSR_P0_Msk
DECL|PIO_PPDSR_P0_Pos|macro|PIO_PPDSR_P0_Pos
DECL|PIO_PPDSR_P0|macro|PIO_PPDSR_P0
DECL|PIO_PPDSR_P10_Msk|macro|PIO_PPDSR_P10_Msk
DECL|PIO_PPDSR_P10_Pos|macro|PIO_PPDSR_P10_Pos
DECL|PIO_PPDSR_P10|macro|PIO_PPDSR_P10
DECL|PIO_PPDSR_P11_Msk|macro|PIO_PPDSR_P11_Msk
DECL|PIO_PPDSR_P11_Pos|macro|PIO_PPDSR_P11_Pos
DECL|PIO_PPDSR_P11|macro|PIO_PPDSR_P11
DECL|PIO_PPDSR_P12_Msk|macro|PIO_PPDSR_P12_Msk
DECL|PIO_PPDSR_P12_Pos|macro|PIO_PPDSR_P12_Pos
DECL|PIO_PPDSR_P12|macro|PIO_PPDSR_P12
DECL|PIO_PPDSR_P13_Msk|macro|PIO_PPDSR_P13_Msk
DECL|PIO_PPDSR_P13_Pos|macro|PIO_PPDSR_P13_Pos
DECL|PIO_PPDSR_P13|macro|PIO_PPDSR_P13
DECL|PIO_PPDSR_P14_Msk|macro|PIO_PPDSR_P14_Msk
DECL|PIO_PPDSR_P14_Pos|macro|PIO_PPDSR_P14_Pos
DECL|PIO_PPDSR_P14|macro|PIO_PPDSR_P14
DECL|PIO_PPDSR_P15_Msk|macro|PIO_PPDSR_P15_Msk
DECL|PIO_PPDSR_P15_Pos|macro|PIO_PPDSR_P15_Pos
DECL|PIO_PPDSR_P15|macro|PIO_PPDSR_P15
DECL|PIO_PPDSR_P16_Msk|macro|PIO_PPDSR_P16_Msk
DECL|PIO_PPDSR_P16_Pos|macro|PIO_PPDSR_P16_Pos
DECL|PIO_PPDSR_P16|macro|PIO_PPDSR_P16
DECL|PIO_PPDSR_P17_Msk|macro|PIO_PPDSR_P17_Msk
DECL|PIO_PPDSR_P17_Pos|macro|PIO_PPDSR_P17_Pos
DECL|PIO_PPDSR_P17|macro|PIO_PPDSR_P17
DECL|PIO_PPDSR_P18_Msk|macro|PIO_PPDSR_P18_Msk
DECL|PIO_PPDSR_P18_Pos|macro|PIO_PPDSR_P18_Pos
DECL|PIO_PPDSR_P18|macro|PIO_PPDSR_P18
DECL|PIO_PPDSR_P19_Msk|macro|PIO_PPDSR_P19_Msk
DECL|PIO_PPDSR_P19_Pos|macro|PIO_PPDSR_P19_Pos
DECL|PIO_PPDSR_P19|macro|PIO_PPDSR_P19
DECL|PIO_PPDSR_P1_Msk|macro|PIO_PPDSR_P1_Msk
DECL|PIO_PPDSR_P1_Pos|macro|PIO_PPDSR_P1_Pos
DECL|PIO_PPDSR_P1|macro|PIO_PPDSR_P1
DECL|PIO_PPDSR_P20_Msk|macro|PIO_PPDSR_P20_Msk
DECL|PIO_PPDSR_P20_Pos|macro|PIO_PPDSR_P20_Pos
DECL|PIO_PPDSR_P20|macro|PIO_PPDSR_P20
DECL|PIO_PPDSR_P21_Msk|macro|PIO_PPDSR_P21_Msk
DECL|PIO_PPDSR_P21_Pos|macro|PIO_PPDSR_P21_Pos
DECL|PIO_PPDSR_P21|macro|PIO_PPDSR_P21
DECL|PIO_PPDSR_P22_Msk|macro|PIO_PPDSR_P22_Msk
DECL|PIO_PPDSR_P22_Pos|macro|PIO_PPDSR_P22_Pos
DECL|PIO_PPDSR_P22|macro|PIO_PPDSR_P22
DECL|PIO_PPDSR_P23_Msk|macro|PIO_PPDSR_P23_Msk
DECL|PIO_PPDSR_P23_Pos|macro|PIO_PPDSR_P23_Pos
DECL|PIO_PPDSR_P23|macro|PIO_PPDSR_P23
DECL|PIO_PPDSR_P24_Msk|macro|PIO_PPDSR_P24_Msk
DECL|PIO_PPDSR_P24_Pos|macro|PIO_PPDSR_P24_Pos
DECL|PIO_PPDSR_P24|macro|PIO_PPDSR_P24
DECL|PIO_PPDSR_P25_Msk|macro|PIO_PPDSR_P25_Msk
DECL|PIO_PPDSR_P25_Pos|macro|PIO_PPDSR_P25_Pos
DECL|PIO_PPDSR_P25|macro|PIO_PPDSR_P25
DECL|PIO_PPDSR_P26_Msk|macro|PIO_PPDSR_P26_Msk
DECL|PIO_PPDSR_P26_Pos|macro|PIO_PPDSR_P26_Pos
DECL|PIO_PPDSR_P26|macro|PIO_PPDSR_P26
DECL|PIO_PPDSR_P27_Msk|macro|PIO_PPDSR_P27_Msk
DECL|PIO_PPDSR_P27_Pos|macro|PIO_PPDSR_P27_Pos
DECL|PIO_PPDSR_P27|macro|PIO_PPDSR_P27
DECL|PIO_PPDSR_P28_Msk|macro|PIO_PPDSR_P28_Msk
DECL|PIO_PPDSR_P28_Pos|macro|PIO_PPDSR_P28_Pos
DECL|PIO_PPDSR_P28|macro|PIO_PPDSR_P28
DECL|PIO_PPDSR_P29_Msk|macro|PIO_PPDSR_P29_Msk
DECL|PIO_PPDSR_P29_Pos|macro|PIO_PPDSR_P29_Pos
DECL|PIO_PPDSR_P29|macro|PIO_PPDSR_P29
DECL|PIO_PPDSR_P2_Msk|macro|PIO_PPDSR_P2_Msk
DECL|PIO_PPDSR_P2_Pos|macro|PIO_PPDSR_P2_Pos
DECL|PIO_PPDSR_P2|macro|PIO_PPDSR_P2
DECL|PIO_PPDSR_P30_Msk|macro|PIO_PPDSR_P30_Msk
DECL|PIO_PPDSR_P30_Pos|macro|PIO_PPDSR_P30_Pos
DECL|PIO_PPDSR_P30|macro|PIO_PPDSR_P30
DECL|PIO_PPDSR_P31_Msk|macro|PIO_PPDSR_P31_Msk
DECL|PIO_PPDSR_P31_Pos|macro|PIO_PPDSR_P31_Pos
DECL|PIO_PPDSR_P31|macro|PIO_PPDSR_P31
DECL|PIO_PPDSR_P3_Msk|macro|PIO_PPDSR_P3_Msk
DECL|PIO_PPDSR_P3_Pos|macro|PIO_PPDSR_P3_Pos
DECL|PIO_PPDSR_P3|macro|PIO_PPDSR_P3
DECL|PIO_PPDSR_P4_Msk|macro|PIO_PPDSR_P4_Msk
DECL|PIO_PPDSR_P4_Pos|macro|PIO_PPDSR_P4_Pos
DECL|PIO_PPDSR_P4|macro|PIO_PPDSR_P4
DECL|PIO_PPDSR_P5_Msk|macro|PIO_PPDSR_P5_Msk
DECL|PIO_PPDSR_P5_Pos|macro|PIO_PPDSR_P5_Pos
DECL|PIO_PPDSR_P5|macro|PIO_PPDSR_P5
DECL|PIO_PPDSR_P6_Msk|macro|PIO_PPDSR_P6_Msk
DECL|PIO_PPDSR_P6_Pos|macro|PIO_PPDSR_P6_Pos
DECL|PIO_PPDSR_P6|macro|PIO_PPDSR_P6
DECL|PIO_PPDSR_P7_Msk|macro|PIO_PPDSR_P7_Msk
DECL|PIO_PPDSR_P7_Pos|macro|PIO_PPDSR_P7_Pos
DECL|PIO_PPDSR_P7|macro|PIO_PPDSR_P7
DECL|PIO_PPDSR_P8_Msk|macro|PIO_PPDSR_P8_Msk
DECL|PIO_PPDSR_P8_Pos|macro|PIO_PPDSR_P8_Pos
DECL|PIO_PPDSR_P8|macro|PIO_PPDSR_P8
DECL|PIO_PPDSR_P9_Msk|macro|PIO_PPDSR_P9_Msk
DECL|PIO_PPDSR_P9_Pos|macro|PIO_PPDSR_P9_Pos
DECL|PIO_PPDSR_P9|macro|PIO_PPDSR_P9
DECL|PIO_PPDSR_P_Msk|macro|PIO_PPDSR_P_Msk
DECL|PIO_PPDSR_P_Pos|macro|PIO_PPDSR_P_Pos
DECL|PIO_PPDSR_P|macro|PIO_PPDSR_P
DECL|PIO_PPDSR_Type|typedef|} PIO_PPDSR_Type;
DECL|PIO_PPDSR|member|__I PIO_PPDSR_Type PIO_PPDSR; /**< Offset: 0x98 (R/ 32) Pad Pull-down Status Register */
DECL|PIO_PPDSR|member|__I uint32_t PIO_PPDSR; /**< (PIO Offset: 0x98) Pad Pull-down Status Register */
DECL|PIO_PSR_MASK|macro|PIO_PSR_MASK
DECL|PIO_PSR_Msk|macro|PIO_PSR_Msk
DECL|PIO_PSR_OFFSET|macro|PIO_PSR_OFFSET
DECL|PIO_PSR_P0_Msk|macro|PIO_PSR_P0_Msk
DECL|PIO_PSR_P0_Pos|macro|PIO_PSR_P0_Pos
DECL|PIO_PSR_P0|macro|PIO_PSR_P0
DECL|PIO_PSR_P10_Msk|macro|PIO_PSR_P10_Msk
DECL|PIO_PSR_P10_Pos|macro|PIO_PSR_P10_Pos
DECL|PIO_PSR_P10|macro|PIO_PSR_P10
DECL|PIO_PSR_P11_Msk|macro|PIO_PSR_P11_Msk
DECL|PIO_PSR_P11_Pos|macro|PIO_PSR_P11_Pos
DECL|PIO_PSR_P11|macro|PIO_PSR_P11
DECL|PIO_PSR_P12_Msk|macro|PIO_PSR_P12_Msk
DECL|PIO_PSR_P12_Pos|macro|PIO_PSR_P12_Pos
DECL|PIO_PSR_P12|macro|PIO_PSR_P12
DECL|PIO_PSR_P13_Msk|macro|PIO_PSR_P13_Msk
DECL|PIO_PSR_P13_Pos|macro|PIO_PSR_P13_Pos
DECL|PIO_PSR_P13|macro|PIO_PSR_P13
DECL|PIO_PSR_P14_Msk|macro|PIO_PSR_P14_Msk
DECL|PIO_PSR_P14_Pos|macro|PIO_PSR_P14_Pos
DECL|PIO_PSR_P14|macro|PIO_PSR_P14
DECL|PIO_PSR_P15_Msk|macro|PIO_PSR_P15_Msk
DECL|PIO_PSR_P15_Pos|macro|PIO_PSR_P15_Pos
DECL|PIO_PSR_P15|macro|PIO_PSR_P15
DECL|PIO_PSR_P16_Msk|macro|PIO_PSR_P16_Msk
DECL|PIO_PSR_P16_Pos|macro|PIO_PSR_P16_Pos
DECL|PIO_PSR_P16|macro|PIO_PSR_P16
DECL|PIO_PSR_P17_Msk|macro|PIO_PSR_P17_Msk
DECL|PIO_PSR_P17_Pos|macro|PIO_PSR_P17_Pos
DECL|PIO_PSR_P17|macro|PIO_PSR_P17
DECL|PIO_PSR_P18_Msk|macro|PIO_PSR_P18_Msk
DECL|PIO_PSR_P18_Pos|macro|PIO_PSR_P18_Pos
DECL|PIO_PSR_P18|macro|PIO_PSR_P18
DECL|PIO_PSR_P19_Msk|macro|PIO_PSR_P19_Msk
DECL|PIO_PSR_P19_Pos|macro|PIO_PSR_P19_Pos
DECL|PIO_PSR_P19|macro|PIO_PSR_P19
DECL|PIO_PSR_P1_Msk|macro|PIO_PSR_P1_Msk
DECL|PIO_PSR_P1_Pos|macro|PIO_PSR_P1_Pos
DECL|PIO_PSR_P1|macro|PIO_PSR_P1
DECL|PIO_PSR_P20_Msk|macro|PIO_PSR_P20_Msk
DECL|PIO_PSR_P20_Pos|macro|PIO_PSR_P20_Pos
DECL|PIO_PSR_P20|macro|PIO_PSR_P20
DECL|PIO_PSR_P21_Msk|macro|PIO_PSR_P21_Msk
DECL|PIO_PSR_P21_Pos|macro|PIO_PSR_P21_Pos
DECL|PIO_PSR_P21|macro|PIO_PSR_P21
DECL|PIO_PSR_P22_Msk|macro|PIO_PSR_P22_Msk
DECL|PIO_PSR_P22_Pos|macro|PIO_PSR_P22_Pos
DECL|PIO_PSR_P22|macro|PIO_PSR_P22
DECL|PIO_PSR_P23_Msk|macro|PIO_PSR_P23_Msk
DECL|PIO_PSR_P23_Pos|macro|PIO_PSR_P23_Pos
DECL|PIO_PSR_P23|macro|PIO_PSR_P23
DECL|PIO_PSR_P24_Msk|macro|PIO_PSR_P24_Msk
DECL|PIO_PSR_P24_Pos|macro|PIO_PSR_P24_Pos
DECL|PIO_PSR_P24|macro|PIO_PSR_P24
DECL|PIO_PSR_P25_Msk|macro|PIO_PSR_P25_Msk
DECL|PIO_PSR_P25_Pos|macro|PIO_PSR_P25_Pos
DECL|PIO_PSR_P25|macro|PIO_PSR_P25
DECL|PIO_PSR_P26_Msk|macro|PIO_PSR_P26_Msk
DECL|PIO_PSR_P26_Pos|macro|PIO_PSR_P26_Pos
DECL|PIO_PSR_P26|macro|PIO_PSR_P26
DECL|PIO_PSR_P27_Msk|macro|PIO_PSR_P27_Msk
DECL|PIO_PSR_P27_Pos|macro|PIO_PSR_P27_Pos
DECL|PIO_PSR_P27|macro|PIO_PSR_P27
DECL|PIO_PSR_P28_Msk|macro|PIO_PSR_P28_Msk
DECL|PIO_PSR_P28_Pos|macro|PIO_PSR_P28_Pos
DECL|PIO_PSR_P28|macro|PIO_PSR_P28
DECL|PIO_PSR_P29_Msk|macro|PIO_PSR_P29_Msk
DECL|PIO_PSR_P29_Pos|macro|PIO_PSR_P29_Pos
DECL|PIO_PSR_P29|macro|PIO_PSR_P29
DECL|PIO_PSR_P2_Msk|macro|PIO_PSR_P2_Msk
DECL|PIO_PSR_P2_Pos|macro|PIO_PSR_P2_Pos
DECL|PIO_PSR_P2|macro|PIO_PSR_P2
DECL|PIO_PSR_P30_Msk|macro|PIO_PSR_P30_Msk
DECL|PIO_PSR_P30_Pos|macro|PIO_PSR_P30_Pos
DECL|PIO_PSR_P30|macro|PIO_PSR_P30
DECL|PIO_PSR_P31_Msk|macro|PIO_PSR_P31_Msk
DECL|PIO_PSR_P31_Pos|macro|PIO_PSR_P31_Pos
DECL|PIO_PSR_P31|macro|PIO_PSR_P31
DECL|PIO_PSR_P3_Msk|macro|PIO_PSR_P3_Msk
DECL|PIO_PSR_P3_Pos|macro|PIO_PSR_P3_Pos
DECL|PIO_PSR_P3|macro|PIO_PSR_P3
DECL|PIO_PSR_P4_Msk|macro|PIO_PSR_P4_Msk
DECL|PIO_PSR_P4_Pos|macro|PIO_PSR_P4_Pos
DECL|PIO_PSR_P4|macro|PIO_PSR_P4
DECL|PIO_PSR_P5_Msk|macro|PIO_PSR_P5_Msk
DECL|PIO_PSR_P5_Pos|macro|PIO_PSR_P5_Pos
DECL|PIO_PSR_P5|macro|PIO_PSR_P5
DECL|PIO_PSR_P6_Msk|macro|PIO_PSR_P6_Msk
DECL|PIO_PSR_P6_Pos|macro|PIO_PSR_P6_Pos
DECL|PIO_PSR_P6|macro|PIO_PSR_P6
DECL|PIO_PSR_P7_Msk|macro|PIO_PSR_P7_Msk
DECL|PIO_PSR_P7_Pos|macro|PIO_PSR_P7_Pos
DECL|PIO_PSR_P7|macro|PIO_PSR_P7
DECL|PIO_PSR_P8_Msk|macro|PIO_PSR_P8_Msk
DECL|PIO_PSR_P8_Pos|macro|PIO_PSR_P8_Pos
DECL|PIO_PSR_P8|macro|PIO_PSR_P8
DECL|PIO_PSR_P9_Msk|macro|PIO_PSR_P9_Msk
DECL|PIO_PSR_P9_Pos|macro|PIO_PSR_P9_Pos
DECL|PIO_PSR_P9|macro|PIO_PSR_P9
DECL|PIO_PSR_P_Msk|macro|PIO_PSR_P_Msk
DECL|PIO_PSR_P_Pos|macro|PIO_PSR_P_Pos
DECL|PIO_PSR_P|macro|PIO_PSR_P
DECL|PIO_PSR_Type|typedef|} PIO_PSR_Type;
DECL|PIO_PSR|member|__I PIO_PSR_Type PIO_PSR; /**< Offset: 0x08 (R/ 32) PIO Status Register */
DECL|PIO_PSR|member|__I uint32_t PIO_PSR; /**< (PIO Offset: 0x08) PIO Status Register */
DECL|PIO_PUDR_MASK|macro|PIO_PUDR_MASK
DECL|PIO_PUDR_Msk|macro|PIO_PUDR_Msk
DECL|PIO_PUDR_OFFSET|macro|PIO_PUDR_OFFSET
DECL|PIO_PUDR_P0_Msk|macro|PIO_PUDR_P0_Msk
DECL|PIO_PUDR_P0_Pos|macro|PIO_PUDR_P0_Pos
DECL|PIO_PUDR_P0|macro|PIO_PUDR_P0
DECL|PIO_PUDR_P10_Msk|macro|PIO_PUDR_P10_Msk
DECL|PIO_PUDR_P10_Pos|macro|PIO_PUDR_P10_Pos
DECL|PIO_PUDR_P10|macro|PIO_PUDR_P10
DECL|PIO_PUDR_P11_Msk|macro|PIO_PUDR_P11_Msk
DECL|PIO_PUDR_P11_Pos|macro|PIO_PUDR_P11_Pos
DECL|PIO_PUDR_P11|macro|PIO_PUDR_P11
DECL|PIO_PUDR_P12_Msk|macro|PIO_PUDR_P12_Msk
DECL|PIO_PUDR_P12_Pos|macro|PIO_PUDR_P12_Pos
DECL|PIO_PUDR_P12|macro|PIO_PUDR_P12
DECL|PIO_PUDR_P13_Msk|macro|PIO_PUDR_P13_Msk
DECL|PIO_PUDR_P13_Pos|macro|PIO_PUDR_P13_Pos
DECL|PIO_PUDR_P13|macro|PIO_PUDR_P13
DECL|PIO_PUDR_P14_Msk|macro|PIO_PUDR_P14_Msk
DECL|PIO_PUDR_P14_Pos|macro|PIO_PUDR_P14_Pos
DECL|PIO_PUDR_P14|macro|PIO_PUDR_P14
DECL|PIO_PUDR_P15_Msk|macro|PIO_PUDR_P15_Msk
DECL|PIO_PUDR_P15_Pos|macro|PIO_PUDR_P15_Pos
DECL|PIO_PUDR_P15|macro|PIO_PUDR_P15
DECL|PIO_PUDR_P16_Msk|macro|PIO_PUDR_P16_Msk
DECL|PIO_PUDR_P16_Pos|macro|PIO_PUDR_P16_Pos
DECL|PIO_PUDR_P16|macro|PIO_PUDR_P16
DECL|PIO_PUDR_P17_Msk|macro|PIO_PUDR_P17_Msk
DECL|PIO_PUDR_P17_Pos|macro|PIO_PUDR_P17_Pos
DECL|PIO_PUDR_P17|macro|PIO_PUDR_P17
DECL|PIO_PUDR_P18_Msk|macro|PIO_PUDR_P18_Msk
DECL|PIO_PUDR_P18_Pos|macro|PIO_PUDR_P18_Pos
DECL|PIO_PUDR_P18|macro|PIO_PUDR_P18
DECL|PIO_PUDR_P19_Msk|macro|PIO_PUDR_P19_Msk
DECL|PIO_PUDR_P19_Pos|macro|PIO_PUDR_P19_Pos
DECL|PIO_PUDR_P19|macro|PIO_PUDR_P19
DECL|PIO_PUDR_P1_Msk|macro|PIO_PUDR_P1_Msk
DECL|PIO_PUDR_P1_Pos|macro|PIO_PUDR_P1_Pos
DECL|PIO_PUDR_P1|macro|PIO_PUDR_P1
DECL|PIO_PUDR_P20_Msk|macro|PIO_PUDR_P20_Msk
DECL|PIO_PUDR_P20_Pos|macro|PIO_PUDR_P20_Pos
DECL|PIO_PUDR_P20|macro|PIO_PUDR_P20
DECL|PIO_PUDR_P21_Msk|macro|PIO_PUDR_P21_Msk
DECL|PIO_PUDR_P21_Pos|macro|PIO_PUDR_P21_Pos
DECL|PIO_PUDR_P21|macro|PIO_PUDR_P21
DECL|PIO_PUDR_P22_Msk|macro|PIO_PUDR_P22_Msk
DECL|PIO_PUDR_P22_Pos|macro|PIO_PUDR_P22_Pos
DECL|PIO_PUDR_P22|macro|PIO_PUDR_P22
DECL|PIO_PUDR_P23_Msk|macro|PIO_PUDR_P23_Msk
DECL|PIO_PUDR_P23_Pos|macro|PIO_PUDR_P23_Pos
DECL|PIO_PUDR_P23|macro|PIO_PUDR_P23
DECL|PIO_PUDR_P24_Msk|macro|PIO_PUDR_P24_Msk
DECL|PIO_PUDR_P24_Pos|macro|PIO_PUDR_P24_Pos
DECL|PIO_PUDR_P24|macro|PIO_PUDR_P24
DECL|PIO_PUDR_P25_Msk|macro|PIO_PUDR_P25_Msk
DECL|PIO_PUDR_P25_Pos|macro|PIO_PUDR_P25_Pos
DECL|PIO_PUDR_P25|macro|PIO_PUDR_P25
DECL|PIO_PUDR_P26_Msk|macro|PIO_PUDR_P26_Msk
DECL|PIO_PUDR_P26_Pos|macro|PIO_PUDR_P26_Pos
DECL|PIO_PUDR_P26|macro|PIO_PUDR_P26
DECL|PIO_PUDR_P27_Msk|macro|PIO_PUDR_P27_Msk
DECL|PIO_PUDR_P27_Pos|macro|PIO_PUDR_P27_Pos
DECL|PIO_PUDR_P27|macro|PIO_PUDR_P27
DECL|PIO_PUDR_P28_Msk|macro|PIO_PUDR_P28_Msk
DECL|PIO_PUDR_P28_Pos|macro|PIO_PUDR_P28_Pos
DECL|PIO_PUDR_P28|macro|PIO_PUDR_P28
DECL|PIO_PUDR_P29_Msk|macro|PIO_PUDR_P29_Msk
DECL|PIO_PUDR_P29_Pos|macro|PIO_PUDR_P29_Pos
DECL|PIO_PUDR_P29|macro|PIO_PUDR_P29
DECL|PIO_PUDR_P2_Msk|macro|PIO_PUDR_P2_Msk
DECL|PIO_PUDR_P2_Pos|macro|PIO_PUDR_P2_Pos
DECL|PIO_PUDR_P2|macro|PIO_PUDR_P2
DECL|PIO_PUDR_P30_Msk|macro|PIO_PUDR_P30_Msk
DECL|PIO_PUDR_P30_Pos|macro|PIO_PUDR_P30_Pos
DECL|PIO_PUDR_P30|macro|PIO_PUDR_P30
DECL|PIO_PUDR_P31_Msk|macro|PIO_PUDR_P31_Msk
DECL|PIO_PUDR_P31_Pos|macro|PIO_PUDR_P31_Pos
DECL|PIO_PUDR_P31|macro|PIO_PUDR_P31
DECL|PIO_PUDR_P3_Msk|macro|PIO_PUDR_P3_Msk
DECL|PIO_PUDR_P3_Pos|macro|PIO_PUDR_P3_Pos
DECL|PIO_PUDR_P3|macro|PIO_PUDR_P3
DECL|PIO_PUDR_P4_Msk|macro|PIO_PUDR_P4_Msk
DECL|PIO_PUDR_P4_Pos|macro|PIO_PUDR_P4_Pos
DECL|PIO_PUDR_P4|macro|PIO_PUDR_P4
DECL|PIO_PUDR_P5_Msk|macro|PIO_PUDR_P5_Msk
DECL|PIO_PUDR_P5_Pos|macro|PIO_PUDR_P5_Pos
DECL|PIO_PUDR_P5|macro|PIO_PUDR_P5
DECL|PIO_PUDR_P6_Msk|macro|PIO_PUDR_P6_Msk
DECL|PIO_PUDR_P6_Pos|macro|PIO_PUDR_P6_Pos
DECL|PIO_PUDR_P6|macro|PIO_PUDR_P6
DECL|PIO_PUDR_P7_Msk|macro|PIO_PUDR_P7_Msk
DECL|PIO_PUDR_P7_Pos|macro|PIO_PUDR_P7_Pos
DECL|PIO_PUDR_P7|macro|PIO_PUDR_P7
DECL|PIO_PUDR_P8_Msk|macro|PIO_PUDR_P8_Msk
DECL|PIO_PUDR_P8_Pos|macro|PIO_PUDR_P8_Pos
DECL|PIO_PUDR_P8|macro|PIO_PUDR_P8
DECL|PIO_PUDR_P9_Msk|macro|PIO_PUDR_P9_Msk
DECL|PIO_PUDR_P9_Pos|macro|PIO_PUDR_P9_Pos
DECL|PIO_PUDR_P9|macro|PIO_PUDR_P9
DECL|PIO_PUDR_P_Msk|macro|PIO_PUDR_P_Msk
DECL|PIO_PUDR_P_Pos|macro|PIO_PUDR_P_Pos
DECL|PIO_PUDR_P|macro|PIO_PUDR_P
DECL|PIO_PUDR_Type|typedef|} PIO_PUDR_Type;
DECL|PIO_PUDR|member|__O PIO_PUDR_Type PIO_PUDR; /**< Offset: 0x60 ( /W 32) Pull-up Disable Register */
DECL|PIO_PUDR|member|__O uint32_t PIO_PUDR; /**< (PIO Offset: 0x60) Pull-up Disable Register */
DECL|PIO_PUER_MASK|macro|PIO_PUER_MASK
DECL|PIO_PUER_Msk|macro|PIO_PUER_Msk
DECL|PIO_PUER_OFFSET|macro|PIO_PUER_OFFSET
DECL|PIO_PUER_P0_Msk|macro|PIO_PUER_P0_Msk
DECL|PIO_PUER_P0_Pos|macro|PIO_PUER_P0_Pos
DECL|PIO_PUER_P0|macro|PIO_PUER_P0
DECL|PIO_PUER_P10_Msk|macro|PIO_PUER_P10_Msk
DECL|PIO_PUER_P10_Pos|macro|PIO_PUER_P10_Pos
DECL|PIO_PUER_P10|macro|PIO_PUER_P10
DECL|PIO_PUER_P11_Msk|macro|PIO_PUER_P11_Msk
DECL|PIO_PUER_P11_Pos|macro|PIO_PUER_P11_Pos
DECL|PIO_PUER_P11|macro|PIO_PUER_P11
DECL|PIO_PUER_P12_Msk|macro|PIO_PUER_P12_Msk
DECL|PIO_PUER_P12_Pos|macro|PIO_PUER_P12_Pos
DECL|PIO_PUER_P12|macro|PIO_PUER_P12
DECL|PIO_PUER_P13_Msk|macro|PIO_PUER_P13_Msk
DECL|PIO_PUER_P13_Pos|macro|PIO_PUER_P13_Pos
DECL|PIO_PUER_P13|macro|PIO_PUER_P13
DECL|PIO_PUER_P14_Msk|macro|PIO_PUER_P14_Msk
DECL|PIO_PUER_P14_Pos|macro|PIO_PUER_P14_Pos
DECL|PIO_PUER_P14|macro|PIO_PUER_P14
DECL|PIO_PUER_P15_Msk|macro|PIO_PUER_P15_Msk
DECL|PIO_PUER_P15_Pos|macro|PIO_PUER_P15_Pos
DECL|PIO_PUER_P15|macro|PIO_PUER_P15
DECL|PIO_PUER_P16_Msk|macro|PIO_PUER_P16_Msk
DECL|PIO_PUER_P16_Pos|macro|PIO_PUER_P16_Pos
DECL|PIO_PUER_P16|macro|PIO_PUER_P16
DECL|PIO_PUER_P17_Msk|macro|PIO_PUER_P17_Msk
DECL|PIO_PUER_P17_Pos|macro|PIO_PUER_P17_Pos
DECL|PIO_PUER_P17|macro|PIO_PUER_P17
DECL|PIO_PUER_P18_Msk|macro|PIO_PUER_P18_Msk
DECL|PIO_PUER_P18_Pos|macro|PIO_PUER_P18_Pos
DECL|PIO_PUER_P18|macro|PIO_PUER_P18
DECL|PIO_PUER_P19_Msk|macro|PIO_PUER_P19_Msk
DECL|PIO_PUER_P19_Pos|macro|PIO_PUER_P19_Pos
DECL|PIO_PUER_P19|macro|PIO_PUER_P19
DECL|PIO_PUER_P1_Msk|macro|PIO_PUER_P1_Msk
DECL|PIO_PUER_P1_Pos|macro|PIO_PUER_P1_Pos
DECL|PIO_PUER_P1|macro|PIO_PUER_P1
DECL|PIO_PUER_P20_Msk|macro|PIO_PUER_P20_Msk
DECL|PIO_PUER_P20_Pos|macro|PIO_PUER_P20_Pos
DECL|PIO_PUER_P20|macro|PIO_PUER_P20
DECL|PIO_PUER_P21_Msk|macro|PIO_PUER_P21_Msk
DECL|PIO_PUER_P21_Pos|macro|PIO_PUER_P21_Pos
DECL|PIO_PUER_P21|macro|PIO_PUER_P21
DECL|PIO_PUER_P22_Msk|macro|PIO_PUER_P22_Msk
DECL|PIO_PUER_P22_Pos|macro|PIO_PUER_P22_Pos
DECL|PIO_PUER_P22|macro|PIO_PUER_P22
DECL|PIO_PUER_P23_Msk|macro|PIO_PUER_P23_Msk
DECL|PIO_PUER_P23_Pos|macro|PIO_PUER_P23_Pos
DECL|PIO_PUER_P23|macro|PIO_PUER_P23
DECL|PIO_PUER_P24_Msk|macro|PIO_PUER_P24_Msk
DECL|PIO_PUER_P24_Pos|macro|PIO_PUER_P24_Pos
DECL|PIO_PUER_P24|macro|PIO_PUER_P24
DECL|PIO_PUER_P25_Msk|macro|PIO_PUER_P25_Msk
DECL|PIO_PUER_P25_Pos|macro|PIO_PUER_P25_Pos
DECL|PIO_PUER_P25|macro|PIO_PUER_P25
DECL|PIO_PUER_P26_Msk|macro|PIO_PUER_P26_Msk
DECL|PIO_PUER_P26_Pos|macro|PIO_PUER_P26_Pos
DECL|PIO_PUER_P26|macro|PIO_PUER_P26
DECL|PIO_PUER_P27_Msk|macro|PIO_PUER_P27_Msk
DECL|PIO_PUER_P27_Pos|macro|PIO_PUER_P27_Pos
DECL|PIO_PUER_P27|macro|PIO_PUER_P27
DECL|PIO_PUER_P28_Msk|macro|PIO_PUER_P28_Msk
DECL|PIO_PUER_P28_Pos|macro|PIO_PUER_P28_Pos
DECL|PIO_PUER_P28|macro|PIO_PUER_P28
DECL|PIO_PUER_P29_Msk|macro|PIO_PUER_P29_Msk
DECL|PIO_PUER_P29_Pos|macro|PIO_PUER_P29_Pos
DECL|PIO_PUER_P29|macro|PIO_PUER_P29
DECL|PIO_PUER_P2_Msk|macro|PIO_PUER_P2_Msk
DECL|PIO_PUER_P2_Pos|macro|PIO_PUER_P2_Pos
DECL|PIO_PUER_P2|macro|PIO_PUER_P2
DECL|PIO_PUER_P30_Msk|macro|PIO_PUER_P30_Msk
DECL|PIO_PUER_P30_Pos|macro|PIO_PUER_P30_Pos
DECL|PIO_PUER_P30|macro|PIO_PUER_P30
DECL|PIO_PUER_P31_Msk|macro|PIO_PUER_P31_Msk
DECL|PIO_PUER_P31_Pos|macro|PIO_PUER_P31_Pos
DECL|PIO_PUER_P31|macro|PIO_PUER_P31
DECL|PIO_PUER_P3_Msk|macro|PIO_PUER_P3_Msk
DECL|PIO_PUER_P3_Pos|macro|PIO_PUER_P3_Pos
DECL|PIO_PUER_P3|macro|PIO_PUER_P3
DECL|PIO_PUER_P4_Msk|macro|PIO_PUER_P4_Msk
DECL|PIO_PUER_P4_Pos|macro|PIO_PUER_P4_Pos
DECL|PIO_PUER_P4|macro|PIO_PUER_P4
DECL|PIO_PUER_P5_Msk|macro|PIO_PUER_P5_Msk
DECL|PIO_PUER_P5_Pos|macro|PIO_PUER_P5_Pos
DECL|PIO_PUER_P5|macro|PIO_PUER_P5
DECL|PIO_PUER_P6_Msk|macro|PIO_PUER_P6_Msk
DECL|PIO_PUER_P6_Pos|macro|PIO_PUER_P6_Pos
DECL|PIO_PUER_P6|macro|PIO_PUER_P6
DECL|PIO_PUER_P7_Msk|macro|PIO_PUER_P7_Msk
DECL|PIO_PUER_P7_Pos|macro|PIO_PUER_P7_Pos
DECL|PIO_PUER_P7|macro|PIO_PUER_P7
DECL|PIO_PUER_P8_Msk|macro|PIO_PUER_P8_Msk
DECL|PIO_PUER_P8_Pos|macro|PIO_PUER_P8_Pos
DECL|PIO_PUER_P8|macro|PIO_PUER_P8
DECL|PIO_PUER_P9_Msk|macro|PIO_PUER_P9_Msk
DECL|PIO_PUER_P9_Pos|macro|PIO_PUER_P9_Pos
DECL|PIO_PUER_P9|macro|PIO_PUER_P9
DECL|PIO_PUER_P_Msk|macro|PIO_PUER_P_Msk
DECL|PIO_PUER_P_Pos|macro|PIO_PUER_P_Pos
DECL|PIO_PUER_P|macro|PIO_PUER_P
DECL|PIO_PUER_Type|typedef|} PIO_PUER_Type;
DECL|PIO_PUER|member|__O PIO_PUER_Type PIO_PUER; /**< Offset: 0x64 ( /W 32) Pull-up Enable Register */
DECL|PIO_PUER|member|__O uint32_t PIO_PUER; /**< (PIO Offset: 0x64) Pull-up Enable Register */
DECL|PIO_PUSR_MASK|macro|PIO_PUSR_MASK
DECL|PIO_PUSR_Msk|macro|PIO_PUSR_Msk
DECL|PIO_PUSR_OFFSET|macro|PIO_PUSR_OFFSET
DECL|PIO_PUSR_P0_Msk|macro|PIO_PUSR_P0_Msk
DECL|PIO_PUSR_P0_Pos|macro|PIO_PUSR_P0_Pos
DECL|PIO_PUSR_P0|macro|PIO_PUSR_P0
DECL|PIO_PUSR_P10_Msk|macro|PIO_PUSR_P10_Msk
DECL|PIO_PUSR_P10_Pos|macro|PIO_PUSR_P10_Pos
DECL|PIO_PUSR_P10|macro|PIO_PUSR_P10
DECL|PIO_PUSR_P11_Msk|macro|PIO_PUSR_P11_Msk
DECL|PIO_PUSR_P11_Pos|macro|PIO_PUSR_P11_Pos
DECL|PIO_PUSR_P11|macro|PIO_PUSR_P11
DECL|PIO_PUSR_P12_Msk|macro|PIO_PUSR_P12_Msk
DECL|PIO_PUSR_P12_Pos|macro|PIO_PUSR_P12_Pos
DECL|PIO_PUSR_P12|macro|PIO_PUSR_P12
DECL|PIO_PUSR_P13_Msk|macro|PIO_PUSR_P13_Msk
DECL|PIO_PUSR_P13_Pos|macro|PIO_PUSR_P13_Pos
DECL|PIO_PUSR_P13|macro|PIO_PUSR_P13
DECL|PIO_PUSR_P14_Msk|macro|PIO_PUSR_P14_Msk
DECL|PIO_PUSR_P14_Pos|macro|PIO_PUSR_P14_Pos
DECL|PIO_PUSR_P14|macro|PIO_PUSR_P14
DECL|PIO_PUSR_P15_Msk|macro|PIO_PUSR_P15_Msk
DECL|PIO_PUSR_P15_Pos|macro|PIO_PUSR_P15_Pos
DECL|PIO_PUSR_P15|macro|PIO_PUSR_P15
DECL|PIO_PUSR_P16_Msk|macro|PIO_PUSR_P16_Msk
DECL|PIO_PUSR_P16_Pos|macro|PIO_PUSR_P16_Pos
DECL|PIO_PUSR_P16|macro|PIO_PUSR_P16
DECL|PIO_PUSR_P17_Msk|macro|PIO_PUSR_P17_Msk
DECL|PIO_PUSR_P17_Pos|macro|PIO_PUSR_P17_Pos
DECL|PIO_PUSR_P17|macro|PIO_PUSR_P17
DECL|PIO_PUSR_P18_Msk|macro|PIO_PUSR_P18_Msk
DECL|PIO_PUSR_P18_Pos|macro|PIO_PUSR_P18_Pos
DECL|PIO_PUSR_P18|macro|PIO_PUSR_P18
DECL|PIO_PUSR_P19_Msk|macro|PIO_PUSR_P19_Msk
DECL|PIO_PUSR_P19_Pos|macro|PIO_PUSR_P19_Pos
DECL|PIO_PUSR_P19|macro|PIO_PUSR_P19
DECL|PIO_PUSR_P1_Msk|macro|PIO_PUSR_P1_Msk
DECL|PIO_PUSR_P1_Pos|macro|PIO_PUSR_P1_Pos
DECL|PIO_PUSR_P1|macro|PIO_PUSR_P1
DECL|PIO_PUSR_P20_Msk|macro|PIO_PUSR_P20_Msk
DECL|PIO_PUSR_P20_Pos|macro|PIO_PUSR_P20_Pos
DECL|PIO_PUSR_P20|macro|PIO_PUSR_P20
DECL|PIO_PUSR_P21_Msk|macro|PIO_PUSR_P21_Msk
DECL|PIO_PUSR_P21_Pos|macro|PIO_PUSR_P21_Pos
DECL|PIO_PUSR_P21|macro|PIO_PUSR_P21
DECL|PIO_PUSR_P22_Msk|macro|PIO_PUSR_P22_Msk
DECL|PIO_PUSR_P22_Pos|macro|PIO_PUSR_P22_Pos
DECL|PIO_PUSR_P22|macro|PIO_PUSR_P22
DECL|PIO_PUSR_P23_Msk|macro|PIO_PUSR_P23_Msk
DECL|PIO_PUSR_P23_Pos|macro|PIO_PUSR_P23_Pos
DECL|PIO_PUSR_P23|macro|PIO_PUSR_P23
DECL|PIO_PUSR_P24_Msk|macro|PIO_PUSR_P24_Msk
DECL|PIO_PUSR_P24_Pos|macro|PIO_PUSR_P24_Pos
DECL|PIO_PUSR_P24|macro|PIO_PUSR_P24
DECL|PIO_PUSR_P25_Msk|macro|PIO_PUSR_P25_Msk
DECL|PIO_PUSR_P25_Pos|macro|PIO_PUSR_P25_Pos
DECL|PIO_PUSR_P25|macro|PIO_PUSR_P25
DECL|PIO_PUSR_P26_Msk|macro|PIO_PUSR_P26_Msk
DECL|PIO_PUSR_P26_Pos|macro|PIO_PUSR_P26_Pos
DECL|PIO_PUSR_P26|macro|PIO_PUSR_P26
DECL|PIO_PUSR_P27_Msk|macro|PIO_PUSR_P27_Msk
DECL|PIO_PUSR_P27_Pos|macro|PIO_PUSR_P27_Pos
DECL|PIO_PUSR_P27|macro|PIO_PUSR_P27
DECL|PIO_PUSR_P28_Msk|macro|PIO_PUSR_P28_Msk
DECL|PIO_PUSR_P28_Pos|macro|PIO_PUSR_P28_Pos
DECL|PIO_PUSR_P28|macro|PIO_PUSR_P28
DECL|PIO_PUSR_P29_Msk|macro|PIO_PUSR_P29_Msk
DECL|PIO_PUSR_P29_Pos|macro|PIO_PUSR_P29_Pos
DECL|PIO_PUSR_P29|macro|PIO_PUSR_P29
DECL|PIO_PUSR_P2_Msk|macro|PIO_PUSR_P2_Msk
DECL|PIO_PUSR_P2_Pos|macro|PIO_PUSR_P2_Pos
DECL|PIO_PUSR_P2|macro|PIO_PUSR_P2
DECL|PIO_PUSR_P30_Msk|macro|PIO_PUSR_P30_Msk
DECL|PIO_PUSR_P30_Pos|macro|PIO_PUSR_P30_Pos
DECL|PIO_PUSR_P30|macro|PIO_PUSR_P30
DECL|PIO_PUSR_P31_Msk|macro|PIO_PUSR_P31_Msk
DECL|PIO_PUSR_P31_Pos|macro|PIO_PUSR_P31_Pos
DECL|PIO_PUSR_P31|macro|PIO_PUSR_P31
DECL|PIO_PUSR_P3_Msk|macro|PIO_PUSR_P3_Msk
DECL|PIO_PUSR_P3_Pos|macro|PIO_PUSR_P3_Pos
DECL|PIO_PUSR_P3|macro|PIO_PUSR_P3
DECL|PIO_PUSR_P4_Msk|macro|PIO_PUSR_P4_Msk
DECL|PIO_PUSR_P4_Pos|macro|PIO_PUSR_P4_Pos
DECL|PIO_PUSR_P4|macro|PIO_PUSR_P4
DECL|PIO_PUSR_P5_Msk|macro|PIO_PUSR_P5_Msk
DECL|PIO_PUSR_P5_Pos|macro|PIO_PUSR_P5_Pos
DECL|PIO_PUSR_P5|macro|PIO_PUSR_P5
DECL|PIO_PUSR_P6_Msk|macro|PIO_PUSR_P6_Msk
DECL|PIO_PUSR_P6_Pos|macro|PIO_PUSR_P6_Pos
DECL|PIO_PUSR_P6|macro|PIO_PUSR_P6
DECL|PIO_PUSR_P7_Msk|macro|PIO_PUSR_P7_Msk
DECL|PIO_PUSR_P7_Pos|macro|PIO_PUSR_P7_Pos
DECL|PIO_PUSR_P7|macro|PIO_PUSR_P7
DECL|PIO_PUSR_P8_Msk|macro|PIO_PUSR_P8_Msk
DECL|PIO_PUSR_P8_Pos|macro|PIO_PUSR_P8_Pos
DECL|PIO_PUSR_P8|macro|PIO_PUSR_P8
DECL|PIO_PUSR_P9_Msk|macro|PIO_PUSR_P9_Msk
DECL|PIO_PUSR_P9_Pos|macro|PIO_PUSR_P9_Pos
DECL|PIO_PUSR_P9|macro|PIO_PUSR_P9
DECL|PIO_PUSR_P_Msk|macro|PIO_PUSR_P_Msk
DECL|PIO_PUSR_P_Pos|macro|PIO_PUSR_P_Pos
DECL|PIO_PUSR_P|macro|PIO_PUSR_P
DECL|PIO_PUSR_Type|typedef|} PIO_PUSR_Type;
DECL|PIO_PUSR|member|__I PIO_PUSR_Type PIO_PUSR; /**< Offset: 0x68 (R/ 32) Pad Pull-up Status Register */
DECL|PIO_PUSR|member|__I uint32_t PIO_PUSR; /**< (PIO Offset: 0x68) Pad Pull-up Status Register */
DECL|PIO_REHLSR_MASK|macro|PIO_REHLSR_MASK
DECL|PIO_REHLSR_Msk|macro|PIO_REHLSR_Msk
DECL|PIO_REHLSR_OFFSET|macro|PIO_REHLSR_OFFSET
DECL|PIO_REHLSR_P0_Msk|macro|PIO_REHLSR_P0_Msk
DECL|PIO_REHLSR_P0_Pos|macro|PIO_REHLSR_P0_Pos
DECL|PIO_REHLSR_P0|macro|PIO_REHLSR_P0
DECL|PIO_REHLSR_P10_Msk|macro|PIO_REHLSR_P10_Msk
DECL|PIO_REHLSR_P10_Pos|macro|PIO_REHLSR_P10_Pos
DECL|PIO_REHLSR_P10|macro|PIO_REHLSR_P10
DECL|PIO_REHLSR_P11_Msk|macro|PIO_REHLSR_P11_Msk
DECL|PIO_REHLSR_P11_Pos|macro|PIO_REHLSR_P11_Pos
DECL|PIO_REHLSR_P11|macro|PIO_REHLSR_P11
DECL|PIO_REHLSR_P12_Msk|macro|PIO_REHLSR_P12_Msk
DECL|PIO_REHLSR_P12_Pos|macro|PIO_REHLSR_P12_Pos
DECL|PIO_REHLSR_P12|macro|PIO_REHLSR_P12
DECL|PIO_REHLSR_P13_Msk|macro|PIO_REHLSR_P13_Msk
DECL|PIO_REHLSR_P13_Pos|macro|PIO_REHLSR_P13_Pos
DECL|PIO_REHLSR_P13|macro|PIO_REHLSR_P13
DECL|PIO_REHLSR_P14_Msk|macro|PIO_REHLSR_P14_Msk
DECL|PIO_REHLSR_P14_Pos|macro|PIO_REHLSR_P14_Pos
DECL|PIO_REHLSR_P14|macro|PIO_REHLSR_P14
DECL|PIO_REHLSR_P15_Msk|macro|PIO_REHLSR_P15_Msk
DECL|PIO_REHLSR_P15_Pos|macro|PIO_REHLSR_P15_Pos
DECL|PIO_REHLSR_P15|macro|PIO_REHLSR_P15
DECL|PIO_REHLSR_P16_Msk|macro|PIO_REHLSR_P16_Msk
DECL|PIO_REHLSR_P16_Pos|macro|PIO_REHLSR_P16_Pos
DECL|PIO_REHLSR_P16|macro|PIO_REHLSR_P16
DECL|PIO_REHLSR_P17_Msk|macro|PIO_REHLSR_P17_Msk
DECL|PIO_REHLSR_P17_Pos|macro|PIO_REHLSR_P17_Pos
DECL|PIO_REHLSR_P17|macro|PIO_REHLSR_P17
DECL|PIO_REHLSR_P18_Msk|macro|PIO_REHLSR_P18_Msk
DECL|PIO_REHLSR_P18_Pos|macro|PIO_REHLSR_P18_Pos
DECL|PIO_REHLSR_P18|macro|PIO_REHLSR_P18
DECL|PIO_REHLSR_P19_Msk|macro|PIO_REHLSR_P19_Msk
DECL|PIO_REHLSR_P19_Pos|macro|PIO_REHLSR_P19_Pos
DECL|PIO_REHLSR_P19|macro|PIO_REHLSR_P19
DECL|PIO_REHLSR_P1_Msk|macro|PIO_REHLSR_P1_Msk
DECL|PIO_REHLSR_P1_Pos|macro|PIO_REHLSR_P1_Pos
DECL|PIO_REHLSR_P1|macro|PIO_REHLSR_P1
DECL|PIO_REHLSR_P20_Msk|macro|PIO_REHLSR_P20_Msk
DECL|PIO_REHLSR_P20_Pos|macro|PIO_REHLSR_P20_Pos
DECL|PIO_REHLSR_P20|macro|PIO_REHLSR_P20
DECL|PIO_REHLSR_P21_Msk|macro|PIO_REHLSR_P21_Msk
DECL|PIO_REHLSR_P21_Pos|macro|PIO_REHLSR_P21_Pos
DECL|PIO_REHLSR_P21|macro|PIO_REHLSR_P21
DECL|PIO_REHLSR_P22_Msk|macro|PIO_REHLSR_P22_Msk
DECL|PIO_REHLSR_P22_Pos|macro|PIO_REHLSR_P22_Pos
DECL|PIO_REHLSR_P22|macro|PIO_REHLSR_P22
DECL|PIO_REHLSR_P23_Msk|macro|PIO_REHLSR_P23_Msk
DECL|PIO_REHLSR_P23_Pos|macro|PIO_REHLSR_P23_Pos
DECL|PIO_REHLSR_P23|macro|PIO_REHLSR_P23
DECL|PIO_REHLSR_P24_Msk|macro|PIO_REHLSR_P24_Msk
DECL|PIO_REHLSR_P24_Pos|macro|PIO_REHLSR_P24_Pos
DECL|PIO_REHLSR_P24|macro|PIO_REHLSR_P24
DECL|PIO_REHLSR_P25_Msk|macro|PIO_REHLSR_P25_Msk
DECL|PIO_REHLSR_P25_Pos|macro|PIO_REHLSR_P25_Pos
DECL|PIO_REHLSR_P25|macro|PIO_REHLSR_P25
DECL|PIO_REHLSR_P26_Msk|macro|PIO_REHLSR_P26_Msk
DECL|PIO_REHLSR_P26_Pos|macro|PIO_REHLSR_P26_Pos
DECL|PIO_REHLSR_P26|macro|PIO_REHLSR_P26
DECL|PIO_REHLSR_P27_Msk|macro|PIO_REHLSR_P27_Msk
DECL|PIO_REHLSR_P27_Pos|macro|PIO_REHLSR_P27_Pos
DECL|PIO_REHLSR_P27|macro|PIO_REHLSR_P27
DECL|PIO_REHLSR_P28_Msk|macro|PIO_REHLSR_P28_Msk
DECL|PIO_REHLSR_P28_Pos|macro|PIO_REHLSR_P28_Pos
DECL|PIO_REHLSR_P28|macro|PIO_REHLSR_P28
DECL|PIO_REHLSR_P29_Msk|macro|PIO_REHLSR_P29_Msk
DECL|PIO_REHLSR_P29_Pos|macro|PIO_REHLSR_P29_Pos
DECL|PIO_REHLSR_P29|macro|PIO_REHLSR_P29
DECL|PIO_REHLSR_P2_Msk|macro|PIO_REHLSR_P2_Msk
DECL|PIO_REHLSR_P2_Pos|macro|PIO_REHLSR_P2_Pos
DECL|PIO_REHLSR_P2|macro|PIO_REHLSR_P2
DECL|PIO_REHLSR_P30_Msk|macro|PIO_REHLSR_P30_Msk
DECL|PIO_REHLSR_P30_Pos|macro|PIO_REHLSR_P30_Pos
DECL|PIO_REHLSR_P30|macro|PIO_REHLSR_P30
DECL|PIO_REHLSR_P31_Msk|macro|PIO_REHLSR_P31_Msk
DECL|PIO_REHLSR_P31_Pos|macro|PIO_REHLSR_P31_Pos
DECL|PIO_REHLSR_P31|macro|PIO_REHLSR_P31
DECL|PIO_REHLSR_P3_Msk|macro|PIO_REHLSR_P3_Msk
DECL|PIO_REHLSR_P3_Pos|macro|PIO_REHLSR_P3_Pos
DECL|PIO_REHLSR_P3|macro|PIO_REHLSR_P3
DECL|PIO_REHLSR_P4_Msk|macro|PIO_REHLSR_P4_Msk
DECL|PIO_REHLSR_P4_Pos|macro|PIO_REHLSR_P4_Pos
DECL|PIO_REHLSR_P4|macro|PIO_REHLSR_P4
DECL|PIO_REHLSR_P5_Msk|macro|PIO_REHLSR_P5_Msk
DECL|PIO_REHLSR_P5_Pos|macro|PIO_REHLSR_P5_Pos
DECL|PIO_REHLSR_P5|macro|PIO_REHLSR_P5
DECL|PIO_REHLSR_P6_Msk|macro|PIO_REHLSR_P6_Msk
DECL|PIO_REHLSR_P6_Pos|macro|PIO_REHLSR_P6_Pos
DECL|PIO_REHLSR_P6|macro|PIO_REHLSR_P6
DECL|PIO_REHLSR_P7_Msk|macro|PIO_REHLSR_P7_Msk
DECL|PIO_REHLSR_P7_Pos|macro|PIO_REHLSR_P7_Pos
DECL|PIO_REHLSR_P7|macro|PIO_REHLSR_P7
DECL|PIO_REHLSR_P8_Msk|macro|PIO_REHLSR_P8_Msk
DECL|PIO_REHLSR_P8_Pos|macro|PIO_REHLSR_P8_Pos
DECL|PIO_REHLSR_P8|macro|PIO_REHLSR_P8
DECL|PIO_REHLSR_P9_Msk|macro|PIO_REHLSR_P9_Msk
DECL|PIO_REHLSR_P9_Pos|macro|PIO_REHLSR_P9_Pos
DECL|PIO_REHLSR_P9|macro|PIO_REHLSR_P9
DECL|PIO_REHLSR_P_Msk|macro|PIO_REHLSR_P_Msk
DECL|PIO_REHLSR_P_Pos|macro|PIO_REHLSR_P_Pos
DECL|PIO_REHLSR_P|macro|PIO_REHLSR_P
DECL|PIO_REHLSR_Type|typedef|} PIO_REHLSR_Type;
DECL|PIO_REHLSR|member|__O PIO_REHLSR_Type PIO_REHLSR; /**< Offset: 0xD4 ( /W 32) Rising Edge/High-Level Select Register */
DECL|PIO_REHLSR|member|__O uint32_t PIO_REHLSR; /**< (PIO Offset: 0xD4) Rising Edge/High-Level Select Register */
DECL|PIO_SCDR_DIV_Msk|macro|PIO_SCDR_DIV_Msk
DECL|PIO_SCDR_DIV_Pos|macro|PIO_SCDR_DIV_Pos
DECL|PIO_SCDR_DIV|macro|PIO_SCDR_DIV
DECL|PIO_SCDR_MASK|macro|PIO_SCDR_MASK
DECL|PIO_SCDR_Msk|macro|PIO_SCDR_Msk
DECL|PIO_SCDR_OFFSET|macro|PIO_SCDR_OFFSET
DECL|PIO_SCDR_Type|typedef|} PIO_SCDR_Type;
DECL|PIO_SCDR|member|__IO PIO_SCDR_Type PIO_SCDR; /**< Offset: 0x8C (R/W 32) Slow Clock Divider Debouncing Register */
DECL|PIO_SCDR|member|__IO uint32_t PIO_SCDR; /**< (PIO Offset: 0x8C) Slow Clock Divider Debouncing Register */
DECL|PIO_SCHMITT_MASK|macro|PIO_SCHMITT_MASK
DECL|PIO_SCHMITT_Msk|macro|PIO_SCHMITT_Msk
DECL|PIO_SCHMITT_OFFSET|macro|PIO_SCHMITT_OFFSET
DECL|PIO_SCHMITT_SCHMITT0_Msk|macro|PIO_SCHMITT_SCHMITT0_Msk
DECL|PIO_SCHMITT_SCHMITT0_Pos|macro|PIO_SCHMITT_SCHMITT0_Pos
DECL|PIO_SCHMITT_SCHMITT0|macro|PIO_SCHMITT_SCHMITT0
DECL|PIO_SCHMITT_SCHMITT10_Msk|macro|PIO_SCHMITT_SCHMITT10_Msk
DECL|PIO_SCHMITT_SCHMITT10_Pos|macro|PIO_SCHMITT_SCHMITT10_Pos
DECL|PIO_SCHMITT_SCHMITT10|macro|PIO_SCHMITT_SCHMITT10
DECL|PIO_SCHMITT_SCHMITT11_Msk|macro|PIO_SCHMITT_SCHMITT11_Msk
DECL|PIO_SCHMITT_SCHMITT11_Pos|macro|PIO_SCHMITT_SCHMITT11_Pos
DECL|PIO_SCHMITT_SCHMITT11|macro|PIO_SCHMITT_SCHMITT11
DECL|PIO_SCHMITT_SCHMITT12_Msk|macro|PIO_SCHMITT_SCHMITT12_Msk
DECL|PIO_SCHMITT_SCHMITT12_Pos|macro|PIO_SCHMITT_SCHMITT12_Pos
DECL|PIO_SCHMITT_SCHMITT12|macro|PIO_SCHMITT_SCHMITT12
DECL|PIO_SCHMITT_SCHMITT13_Msk|macro|PIO_SCHMITT_SCHMITT13_Msk
DECL|PIO_SCHMITT_SCHMITT13_Pos|macro|PIO_SCHMITT_SCHMITT13_Pos
DECL|PIO_SCHMITT_SCHMITT13|macro|PIO_SCHMITT_SCHMITT13
DECL|PIO_SCHMITT_SCHMITT14_Msk|macro|PIO_SCHMITT_SCHMITT14_Msk
DECL|PIO_SCHMITT_SCHMITT14_Pos|macro|PIO_SCHMITT_SCHMITT14_Pos
DECL|PIO_SCHMITT_SCHMITT14|macro|PIO_SCHMITT_SCHMITT14
DECL|PIO_SCHMITT_SCHMITT15_Msk|macro|PIO_SCHMITT_SCHMITT15_Msk
DECL|PIO_SCHMITT_SCHMITT15_Pos|macro|PIO_SCHMITT_SCHMITT15_Pos
DECL|PIO_SCHMITT_SCHMITT15|macro|PIO_SCHMITT_SCHMITT15
DECL|PIO_SCHMITT_SCHMITT16_Msk|macro|PIO_SCHMITT_SCHMITT16_Msk
DECL|PIO_SCHMITT_SCHMITT16_Pos|macro|PIO_SCHMITT_SCHMITT16_Pos
DECL|PIO_SCHMITT_SCHMITT16|macro|PIO_SCHMITT_SCHMITT16
DECL|PIO_SCHMITT_SCHMITT17_Msk|macro|PIO_SCHMITT_SCHMITT17_Msk
DECL|PIO_SCHMITT_SCHMITT17_Pos|macro|PIO_SCHMITT_SCHMITT17_Pos
DECL|PIO_SCHMITT_SCHMITT17|macro|PIO_SCHMITT_SCHMITT17
DECL|PIO_SCHMITT_SCHMITT18_Msk|macro|PIO_SCHMITT_SCHMITT18_Msk
DECL|PIO_SCHMITT_SCHMITT18_Pos|macro|PIO_SCHMITT_SCHMITT18_Pos
DECL|PIO_SCHMITT_SCHMITT18|macro|PIO_SCHMITT_SCHMITT18
DECL|PIO_SCHMITT_SCHMITT19_Msk|macro|PIO_SCHMITT_SCHMITT19_Msk
DECL|PIO_SCHMITT_SCHMITT19_Pos|macro|PIO_SCHMITT_SCHMITT19_Pos
DECL|PIO_SCHMITT_SCHMITT19|macro|PIO_SCHMITT_SCHMITT19
DECL|PIO_SCHMITT_SCHMITT1_Msk|macro|PIO_SCHMITT_SCHMITT1_Msk
DECL|PIO_SCHMITT_SCHMITT1_Pos|macro|PIO_SCHMITT_SCHMITT1_Pos
DECL|PIO_SCHMITT_SCHMITT1|macro|PIO_SCHMITT_SCHMITT1
DECL|PIO_SCHMITT_SCHMITT20_Msk|macro|PIO_SCHMITT_SCHMITT20_Msk
DECL|PIO_SCHMITT_SCHMITT20_Pos|macro|PIO_SCHMITT_SCHMITT20_Pos
DECL|PIO_SCHMITT_SCHMITT20|macro|PIO_SCHMITT_SCHMITT20
DECL|PIO_SCHMITT_SCHMITT21_Msk|macro|PIO_SCHMITT_SCHMITT21_Msk
DECL|PIO_SCHMITT_SCHMITT21_Pos|macro|PIO_SCHMITT_SCHMITT21_Pos
DECL|PIO_SCHMITT_SCHMITT21|macro|PIO_SCHMITT_SCHMITT21
DECL|PIO_SCHMITT_SCHMITT22_Msk|macro|PIO_SCHMITT_SCHMITT22_Msk
DECL|PIO_SCHMITT_SCHMITT22_Pos|macro|PIO_SCHMITT_SCHMITT22_Pos
DECL|PIO_SCHMITT_SCHMITT22|macro|PIO_SCHMITT_SCHMITT22
DECL|PIO_SCHMITT_SCHMITT23_Msk|macro|PIO_SCHMITT_SCHMITT23_Msk
DECL|PIO_SCHMITT_SCHMITT23_Pos|macro|PIO_SCHMITT_SCHMITT23_Pos
DECL|PIO_SCHMITT_SCHMITT23|macro|PIO_SCHMITT_SCHMITT23
DECL|PIO_SCHMITT_SCHMITT24_Msk|macro|PIO_SCHMITT_SCHMITT24_Msk
DECL|PIO_SCHMITT_SCHMITT24_Pos|macro|PIO_SCHMITT_SCHMITT24_Pos
DECL|PIO_SCHMITT_SCHMITT24|macro|PIO_SCHMITT_SCHMITT24
DECL|PIO_SCHMITT_SCHMITT25_Msk|macro|PIO_SCHMITT_SCHMITT25_Msk
DECL|PIO_SCHMITT_SCHMITT25_Pos|macro|PIO_SCHMITT_SCHMITT25_Pos
DECL|PIO_SCHMITT_SCHMITT25|macro|PIO_SCHMITT_SCHMITT25
DECL|PIO_SCHMITT_SCHMITT26_Msk|macro|PIO_SCHMITT_SCHMITT26_Msk
DECL|PIO_SCHMITT_SCHMITT26_Pos|macro|PIO_SCHMITT_SCHMITT26_Pos
DECL|PIO_SCHMITT_SCHMITT26|macro|PIO_SCHMITT_SCHMITT26
DECL|PIO_SCHMITT_SCHMITT27_Msk|macro|PIO_SCHMITT_SCHMITT27_Msk
DECL|PIO_SCHMITT_SCHMITT27_Pos|macro|PIO_SCHMITT_SCHMITT27_Pos
DECL|PIO_SCHMITT_SCHMITT27|macro|PIO_SCHMITT_SCHMITT27
DECL|PIO_SCHMITT_SCHMITT28_Msk|macro|PIO_SCHMITT_SCHMITT28_Msk
DECL|PIO_SCHMITT_SCHMITT28_Pos|macro|PIO_SCHMITT_SCHMITT28_Pos
DECL|PIO_SCHMITT_SCHMITT28|macro|PIO_SCHMITT_SCHMITT28
DECL|PIO_SCHMITT_SCHMITT29_Msk|macro|PIO_SCHMITT_SCHMITT29_Msk
DECL|PIO_SCHMITT_SCHMITT29_Pos|macro|PIO_SCHMITT_SCHMITT29_Pos
DECL|PIO_SCHMITT_SCHMITT29|macro|PIO_SCHMITT_SCHMITT29
DECL|PIO_SCHMITT_SCHMITT2_Msk|macro|PIO_SCHMITT_SCHMITT2_Msk
DECL|PIO_SCHMITT_SCHMITT2_Pos|macro|PIO_SCHMITT_SCHMITT2_Pos
DECL|PIO_SCHMITT_SCHMITT2|macro|PIO_SCHMITT_SCHMITT2
DECL|PIO_SCHMITT_SCHMITT30_Msk|macro|PIO_SCHMITT_SCHMITT30_Msk
DECL|PIO_SCHMITT_SCHMITT30_Pos|macro|PIO_SCHMITT_SCHMITT30_Pos
DECL|PIO_SCHMITT_SCHMITT30|macro|PIO_SCHMITT_SCHMITT30
DECL|PIO_SCHMITT_SCHMITT31_Msk|macro|PIO_SCHMITT_SCHMITT31_Msk
DECL|PIO_SCHMITT_SCHMITT31_Pos|macro|PIO_SCHMITT_SCHMITT31_Pos
DECL|PIO_SCHMITT_SCHMITT31|macro|PIO_SCHMITT_SCHMITT31
DECL|PIO_SCHMITT_SCHMITT3_Msk|macro|PIO_SCHMITT_SCHMITT3_Msk
DECL|PIO_SCHMITT_SCHMITT3_Pos|macro|PIO_SCHMITT_SCHMITT3_Pos
DECL|PIO_SCHMITT_SCHMITT3|macro|PIO_SCHMITT_SCHMITT3
DECL|PIO_SCHMITT_SCHMITT4_Msk|macro|PIO_SCHMITT_SCHMITT4_Msk
DECL|PIO_SCHMITT_SCHMITT4_Pos|macro|PIO_SCHMITT_SCHMITT4_Pos
DECL|PIO_SCHMITT_SCHMITT4|macro|PIO_SCHMITT_SCHMITT4
DECL|PIO_SCHMITT_SCHMITT5_Msk|macro|PIO_SCHMITT_SCHMITT5_Msk
DECL|PIO_SCHMITT_SCHMITT5_Pos|macro|PIO_SCHMITT_SCHMITT5_Pos
DECL|PIO_SCHMITT_SCHMITT5|macro|PIO_SCHMITT_SCHMITT5
DECL|PIO_SCHMITT_SCHMITT6_Msk|macro|PIO_SCHMITT_SCHMITT6_Msk
DECL|PIO_SCHMITT_SCHMITT6_Pos|macro|PIO_SCHMITT_SCHMITT6_Pos
DECL|PIO_SCHMITT_SCHMITT6|macro|PIO_SCHMITT_SCHMITT6
DECL|PIO_SCHMITT_SCHMITT7_Msk|macro|PIO_SCHMITT_SCHMITT7_Msk
DECL|PIO_SCHMITT_SCHMITT7_Pos|macro|PIO_SCHMITT_SCHMITT7_Pos
DECL|PIO_SCHMITT_SCHMITT7|macro|PIO_SCHMITT_SCHMITT7
DECL|PIO_SCHMITT_SCHMITT8_Msk|macro|PIO_SCHMITT_SCHMITT8_Msk
DECL|PIO_SCHMITT_SCHMITT8_Pos|macro|PIO_SCHMITT_SCHMITT8_Pos
DECL|PIO_SCHMITT_SCHMITT8|macro|PIO_SCHMITT_SCHMITT8
DECL|PIO_SCHMITT_SCHMITT9_Msk|macro|PIO_SCHMITT_SCHMITT9_Msk
DECL|PIO_SCHMITT_SCHMITT9_Pos|macro|PIO_SCHMITT_SCHMITT9_Pos
DECL|PIO_SCHMITT_SCHMITT9|macro|PIO_SCHMITT_SCHMITT9
DECL|PIO_SCHMITT_SCHMITT_Msk|macro|PIO_SCHMITT_SCHMITT_Msk
DECL|PIO_SCHMITT_SCHMITT_Pos|macro|PIO_SCHMITT_SCHMITT_Pos
DECL|PIO_SCHMITT_SCHMITT|macro|PIO_SCHMITT_SCHMITT
DECL|PIO_SCHMITT_Type|typedef|} PIO_SCHMITT_Type;
DECL|PIO_SCHMITT|member|__IO PIO_SCHMITT_Type PIO_SCHMITT; /**< Offset: 0x100 (R/W 32) Schmitt Trigger Register */
DECL|PIO_SCHMITT|member|__IO uint32_t PIO_SCHMITT; /**< (PIO Offset: 0x100) Schmitt Trigger Register */
DECL|PIO_SODR_MASK|macro|PIO_SODR_MASK
DECL|PIO_SODR_Msk|macro|PIO_SODR_Msk
DECL|PIO_SODR_OFFSET|macro|PIO_SODR_OFFSET
DECL|PIO_SODR_P0_Msk|macro|PIO_SODR_P0_Msk
DECL|PIO_SODR_P0_Pos|macro|PIO_SODR_P0_Pos
DECL|PIO_SODR_P0|macro|PIO_SODR_P0
DECL|PIO_SODR_P10_Msk|macro|PIO_SODR_P10_Msk
DECL|PIO_SODR_P10_Pos|macro|PIO_SODR_P10_Pos
DECL|PIO_SODR_P10|macro|PIO_SODR_P10
DECL|PIO_SODR_P11_Msk|macro|PIO_SODR_P11_Msk
DECL|PIO_SODR_P11_Pos|macro|PIO_SODR_P11_Pos
DECL|PIO_SODR_P11|macro|PIO_SODR_P11
DECL|PIO_SODR_P12_Msk|macro|PIO_SODR_P12_Msk
DECL|PIO_SODR_P12_Pos|macro|PIO_SODR_P12_Pos
DECL|PIO_SODR_P12|macro|PIO_SODR_P12
DECL|PIO_SODR_P13_Msk|macro|PIO_SODR_P13_Msk
DECL|PIO_SODR_P13_Pos|macro|PIO_SODR_P13_Pos
DECL|PIO_SODR_P13|macro|PIO_SODR_P13
DECL|PIO_SODR_P14_Msk|macro|PIO_SODR_P14_Msk
DECL|PIO_SODR_P14_Pos|macro|PIO_SODR_P14_Pos
DECL|PIO_SODR_P14|macro|PIO_SODR_P14
DECL|PIO_SODR_P15_Msk|macro|PIO_SODR_P15_Msk
DECL|PIO_SODR_P15_Pos|macro|PIO_SODR_P15_Pos
DECL|PIO_SODR_P15|macro|PIO_SODR_P15
DECL|PIO_SODR_P16_Msk|macro|PIO_SODR_P16_Msk
DECL|PIO_SODR_P16_Pos|macro|PIO_SODR_P16_Pos
DECL|PIO_SODR_P16|macro|PIO_SODR_P16
DECL|PIO_SODR_P17_Msk|macro|PIO_SODR_P17_Msk
DECL|PIO_SODR_P17_Pos|macro|PIO_SODR_P17_Pos
DECL|PIO_SODR_P17|macro|PIO_SODR_P17
DECL|PIO_SODR_P18_Msk|macro|PIO_SODR_P18_Msk
DECL|PIO_SODR_P18_Pos|macro|PIO_SODR_P18_Pos
DECL|PIO_SODR_P18|macro|PIO_SODR_P18
DECL|PIO_SODR_P19_Msk|macro|PIO_SODR_P19_Msk
DECL|PIO_SODR_P19_Pos|macro|PIO_SODR_P19_Pos
DECL|PIO_SODR_P19|macro|PIO_SODR_P19
DECL|PIO_SODR_P1_Msk|macro|PIO_SODR_P1_Msk
DECL|PIO_SODR_P1_Pos|macro|PIO_SODR_P1_Pos
DECL|PIO_SODR_P1|macro|PIO_SODR_P1
DECL|PIO_SODR_P20_Msk|macro|PIO_SODR_P20_Msk
DECL|PIO_SODR_P20_Pos|macro|PIO_SODR_P20_Pos
DECL|PIO_SODR_P20|macro|PIO_SODR_P20
DECL|PIO_SODR_P21_Msk|macro|PIO_SODR_P21_Msk
DECL|PIO_SODR_P21_Pos|macro|PIO_SODR_P21_Pos
DECL|PIO_SODR_P21|macro|PIO_SODR_P21
DECL|PIO_SODR_P22_Msk|macro|PIO_SODR_P22_Msk
DECL|PIO_SODR_P22_Pos|macro|PIO_SODR_P22_Pos
DECL|PIO_SODR_P22|macro|PIO_SODR_P22
DECL|PIO_SODR_P23_Msk|macro|PIO_SODR_P23_Msk
DECL|PIO_SODR_P23_Pos|macro|PIO_SODR_P23_Pos
DECL|PIO_SODR_P23|macro|PIO_SODR_P23
DECL|PIO_SODR_P24_Msk|macro|PIO_SODR_P24_Msk
DECL|PIO_SODR_P24_Pos|macro|PIO_SODR_P24_Pos
DECL|PIO_SODR_P24|macro|PIO_SODR_P24
DECL|PIO_SODR_P25_Msk|macro|PIO_SODR_P25_Msk
DECL|PIO_SODR_P25_Pos|macro|PIO_SODR_P25_Pos
DECL|PIO_SODR_P25|macro|PIO_SODR_P25
DECL|PIO_SODR_P26_Msk|macro|PIO_SODR_P26_Msk
DECL|PIO_SODR_P26_Pos|macro|PIO_SODR_P26_Pos
DECL|PIO_SODR_P26|macro|PIO_SODR_P26
DECL|PIO_SODR_P27_Msk|macro|PIO_SODR_P27_Msk
DECL|PIO_SODR_P27_Pos|macro|PIO_SODR_P27_Pos
DECL|PIO_SODR_P27|macro|PIO_SODR_P27
DECL|PIO_SODR_P28_Msk|macro|PIO_SODR_P28_Msk
DECL|PIO_SODR_P28_Pos|macro|PIO_SODR_P28_Pos
DECL|PIO_SODR_P28|macro|PIO_SODR_P28
DECL|PIO_SODR_P29_Msk|macro|PIO_SODR_P29_Msk
DECL|PIO_SODR_P29_Pos|macro|PIO_SODR_P29_Pos
DECL|PIO_SODR_P29|macro|PIO_SODR_P29
DECL|PIO_SODR_P2_Msk|macro|PIO_SODR_P2_Msk
DECL|PIO_SODR_P2_Pos|macro|PIO_SODR_P2_Pos
DECL|PIO_SODR_P2|macro|PIO_SODR_P2
DECL|PIO_SODR_P30_Msk|macro|PIO_SODR_P30_Msk
DECL|PIO_SODR_P30_Pos|macro|PIO_SODR_P30_Pos
DECL|PIO_SODR_P30|macro|PIO_SODR_P30
DECL|PIO_SODR_P31_Msk|macro|PIO_SODR_P31_Msk
DECL|PIO_SODR_P31_Pos|macro|PIO_SODR_P31_Pos
DECL|PIO_SODR_P31|macro|PIO_SODR_P31
DECL|PIO_SODR_P3_Msk|macro|PIO_SODR_P3_Msk
DECL|PIO_SODR_P3_Pos|macro|PIO_SODR_P3_Pos
DECL|PIO_SODR_P3|macro|PIO_SODR_P3
DECL|PIO_SODR_P4_Msk|macro|PIO_SODR_P4_Msk
DECL|PIO_SODR_P4_Pos|macro|PIO_SODR_P4_Pos
DECL|PIO_SODR_P4|macro|PIO_SODR_P4
DECL|PIO_SODR_P5_Msk|macro|PIO_SODR_P5_Msk
DECL|PIO_SODR_P5_Pos|macro|PIO_SODR_P5_Pos
DECL|PIO_SODR_P5|macro|PIO_SODR_P5
DECL|PIO_SODR_P6_Msk|macro|PIO_SODR_P6_Msk
DECL|PIO_SODR_P6_Pos|macro|PIO_SODR_P6_Pos
DECL|PIO_SODR_P6|macro|PIO_SODR_P6
DECL|PIO_SODR_P7_Msk|macro|PIO_SODR_P7_Msk
DECL|PIO_SODR_P7_Pos|macro|PIO_SODR_P7_Pos
DECL|PIO_SODR_P7|macro|PIO_SODR_P7
DECL|PIO_SODR_P8_Msk|macro|PIO_SODR_P8_Msk
DECL|PIO_SODR_P8_Pos|macro|PIO_SODR_P8_Pos
DECL|PIO_SODR_P8|macro|PIO_SODR_P8
DECL|PIO_SODR_P9_Msk|macro|PIO_SODR_P9_Msk
DECL|PIO_SODR_P9_Pos|macro|PIO_SODR_P9_Pos
DECL|PIO_SODR_P9|macro|PIO_SODR_P9
DECL|PIO_SODR_P_Msk|macro|PIO_SODR_P_Msk
DECL|PIO_SODR_P_Pos|macro|PIO_SODR_P_Pos
DECL|PIO_SODR_P|macro|PIO_SODR_P
DECL|PIO_SODR_Type|typedef|} PIO_SODR_Type;
DECL|PIO_SODR|member|__O PIO_SODR_Type PIO_SODR; /**< Offset: 0x30 ( /W 32) Set Output Data Register */
DECL|PIO_SODR|member|__O uint32_t PIO_SODR; /**< (PIO Offset: 0x30) Set Output Data Register */
DECL|PIO_WPMR_MASK|macro|PIO_WPMR_MASK
DECL|PIO_WPMR_Msk|macro|PIO_WPMR_Msk
DECL|PIO_WPMR_OFFSET|macro|PIO_WPMR_OFFSET
DECL|PIO_WPMR_Type|typedef|} PIO_WPMR_Type;
DECL|PIO_WPMR_WPEN_Msk|macro|PIO_WPMR_WPEN_Msk
DECL|PIO_WPMR_WPEN_Pos|macro|PIO_WPMR_WPEN_Pos
DECL|PIO_WPMR_WPEN|macro|PIO_WPMR_WPEN
DECL|PIO_WPMR_WPKEY_Msk|macro|PIO_WPMR_WPKEY_Msk
DECL|PIO_WPMR_WPKEY_PASSWD_Val|macro|PIO_WPMR_WPKEY_PASSWD_Val
DECL|PIO_WPMR_WPKEY_PASSWD|macro|PIO_WPMR_WPKEY_PASSWD
DECL|PIO_WPMR_WPKEY_Pos|macro|PIO_WPMR_WPKEY_Pos
DECL|PIO_WPMR_WPKEY|macro|PIO_WPMR_WPKEY
DECL|PIO_WPMR|member|__IO PIO_WPMR_Type PIO_WPMR; /**< Offset: 0xE4 (R/W 32) Write Protection Mode Register */
DECL|PIO_WPMR|member|__IO uint32_t PIO_WPMR; /**< (PIO Offset: 0xE4) Write Protection Mode Register */
DECL|PIO_WPSR_MASK|macro|PIO_WPSR_MASK
DECL|PIO_WPSR_Msk|macro|PIO_WPSR_Msk
DECL|PIO_WPSR_OFFSET|macro|PIO_WPSR_OFFSET
DECL|PIO_WPSR_Type|typedef|} PIO_WPSR_Type;
DECL|PIO_WPSR_WPVSRC_Msk|macro|PIO_WPSR_WPVSRC_Msk
DECL|PIO_WPSR_WPVSRC_Pos|macro|PIO_WPSR_WPVSRC_Pos
DECL|PIO_WPSR_WPVSRC|macro|PIO_WPSR_WPVSRC
DECL|PIO_WPSR_WPVS_Msk|macro|PIO_WPSR_WPVS_Msk
DECL|PIO_WPSR_WPVS_Pos|macro|PIO_WPSR_WPVS_Pos
DECL|PIO_WPSR_WPVS|macro|PIO_WPSR_WPVS
DECL|PIO_WPSR|member|__I PIO_WPSR_Type PIO_WPSR; /**< Offset: 0xE8 (R/ 32) Write Protection Status Register */
DECL|PIO_WPSR|member|__I uint32_t PIO_WPSR; /**< (PIO Offset: 0xE8) Write Protection Status Register */
DECL|Pio|typedef|} Pio;
DECL|Pio|typedef|} Pio;
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Additional Interrupt Modes Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Additional Interrupt Modes Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Clear Output Data */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Edge Interrupt Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Edge/Level Interrupt Source Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Edge/Level Interrupt Source Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Falling Edge/Low-Level Interrupt Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Glitch or Debouncing Filter Selection Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 IO Line Index */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Change Interrupt Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Change Interrupt Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Change Interrupt Mask */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Change Interrupt Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Filter Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Filter Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Input Filter Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Level Interrupt Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Lock Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Multi-drive Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Multi-drive Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Multi-drive Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Data Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Data Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Write Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Write Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Output Write Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 PIO Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 PIO Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 PIO Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Peripheral Clock Glitch Filtering Select */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Peripheral Select */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Down Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Down Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Down Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Up Disable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Up Enable */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Pull-Up Status */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Rising Edge/High-Level Interrupt Selection */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Set Output Data */
DECL|P|member|uint32_t P:32; /**< bit: 0..31 Slow Clock Debouncing Filtering Select */
DECL|RDATA|member|uint32_t RDATA:32; /**< bit: 0..31 Parallel Capture Mode Reception Data */
DECL|REV_PIO|macro|REV_PIO
DECL|RXBUFF|member|uint32_t RXBUFF:1; /**< bit: 3 Reception Buffer Full Interrupt Disable */
DECL|RXBUFF|member|uint32_t RXBUFF:1; /**< bit: 3 Reception Buffer Full Interrupt Enable */
DECL|RXBUFF|member|uint32_t RXBUFF:1; /**< bit: 3 Reception Buffer Full Interrupt Mask */
DECL|Reserved10|member|RoReg8 Reserved10[0x4];
DECL|Reserved10|member|__I uint32_t Reserved10[1];
DECL|Reserved11|member|RoReg8 Reserved11[0x4];
DECL|Reserved11|member|__I uint32_t Reserved11[1];
DECL|Reserved12|member|RoReg8 Reserved12[0x14];
DECL|Reserved12|member|__I uint32_t Reserved12[5];
DECL|Reserved13|member|RoReg8 Reserved13[0x14];
DECL|Reserved13|member|__I uint32_t Reserved13[5];
DECL|Reserved14|member|RoReg8 Reserved14[0x34];
DECL|Reserved14|member|__I uint32_t Reserved14[13];
DECL|Reserved1|member|RoReg8 Reserved1[0x4];
DECL|Reserved1|member|__I uint32_t Reserved1[1];
DECL|Reserved2|member|RoReg8 Reserved2[0x4];
DECL|Reserved2|member|__I uint32_t Reserved2[1];
DECL|Reserved3|member|RoReg8 Reserved3[0x4];
DECL|Reserved3|member|__I uint32_t Reserved3[1];
DECL|Reserved4|member|RoReg8 Reserved4[0x4];
DECL|Reserved4|member|__I uint32_t Reserved4[1];
DECL|Reserved5|member|RoReg8 Reserved5[0x4];
DECL|Reserved5|member|__I uint32_t Reserved5[1];
DECL|Reserved6|member|RoReg8 Reserved6[0x8];
DECL|Reserved6|member|__I uint32_t Reserved6[2];
DECL|Reserved7|member|RoReg8 Reserved7[0x4];
DECL|Reserved7|member|__I uint32_t Reserved7[1];
DECL|Reserved8|member|RoReg8 Reserved8[0x4];
DECL|Reserved8|member|__I uint32_t Reserved8[1];
DECL|Reserved9|member|RoReg8 Reserved9[0x4];
DECL|Reserved9|member|__I uint32_t Reserved9[1];
DECL|SCHMITT0|member|uint32_t SCHMITT0:1; /**< bit: 0 Schmitt Trigger Control */
DECL|SCHMITT10|member|uint32_t SCHMITT10:1; /**< bit: 10 Schmitt Trigger Control */
DECL|SCHMITT11|member|uint32_t SCHMITT11:1; /**< bit: 11 Schmitt Trigger Control */
DECL|SCHMITT12|member|uint32_t SCHMITT12:1; /**< bit: 12 Schmitt Trigger Control */
DECL|SCHMITT13|member|uint32_t SCHMITT13:1; /**< bit: 13 Schmitt Trigger Control */
DECL|SCHMITT14|member|uint32_t SCHMITT14:1; /**< bit: 14 Schmitt Trigger Control */
DECL|SCHMITT15|member|uint32_t SCHMITT15:1; /**< bit: 15 Schmitt Trigger Control */
DECL|SCHMITT16|member|uint32_t SCHMITT16:1; /**< bit: 16 Schmitt Trigger Control */
DECL|SCHMITT17|member|uint32_t SCHMITT17:1; /**< bit: 17 Schmitt Trigger Control */
DECL|SCHMITT18|member|uint32_t SCHMITT18:1; /**< bit: 18 Schmitt Trigger Control */
DECL|SCHMITT19|member|uint32_t SCHMITT19:1; /**< bit: 19 Schmitt Trigger Control */
DECL|SCHMITT1|member|uint32_t SCHMITT1:1; /**< bit: 1 Schmitt Trigger Control */
DECL|SCHMITT20|member|uint32_t SCHMITT20:1; /**< bit: 20 Schmitt Trigger Control */
DECL|SCHMITT21|member|uint32_t SCHMITT21:1; /**< bit: 21 Schmitt Trigger Control */
DECL|SCHMITT22|member|uint32_t SCHMITT22:1; /**< bit: 22 Schmitt Trigger Control */
DECL|SCHMITT23|member|uint32_t SCHMITT23:1; /**< bit: 23 Schmitt Trigger Control */
DECL|SCHMITT24|member|uint32_t SCHMITT24:1; /**< bit: 24 Schmitt Trigger Control */
DECL|SCHMITT25|member|uint32_t SCHMITT25:1; /**< bit: 25 Schmitt Trigger Control */
DECL|SCHMITT26|member|uint32_t SCHMITT26:1; /**< bit: 26 Schmitt Trigger Control */
DECL|SCHMITT27|member|uint32_t SCHMITT27:1; /**< bit: 27 Schmitt Trigger Control */
DECL|SCHMITT28|member|uint32_t SCHMITT28:1; /**< bit: 28 Schmitt Trigger Control */
DECL|SCHMITT29|member|uint32_t SCHMITT29:1; /**< bit: 29 Schmitt Trigger Control */
DECL|SCHMITT2|member|uint32_t SCHMITT2:1; /**< bit: 2 Schmitt Trigger Control */
DECL|SCHMITT30|member|uint32_t SCHMITT30:1; /**< bit: 30 Schmitt Trigger Control */
DECL|SCHMITT31|member|uint32_t SCHMITT31:1; /**< bit: 31 Schmitt Trigger Control */
DECL|SCHMITT3|member|uint32_t SCHMITT3:1; /**< bit: 3 Schmitt Trigger Control */
DECL|SCHMITT4|member|uint32_t SCHMITT4:1; /**< bit: 4 Schmitt Trigger Control */
DECL|SCHMITT5|member|uint32_t SCHMITT5:1; /**< bit: 5 Schmitt Trigger Control */
DECL|SCHMITT6|member|uint32_t SCHMITT6:1; /**< bit: 6 Schmitt Trigger Control */
DECL|SCHMITT7|member|uint32_t SCHMITT7:1; /**< bit: 7 Schmitt Trigger Control */
DECL|SCHMITT8|member|uint32_t SCHMITT8:1; /**< bit: 8 Schmitt Trigger Control */
DECL|SCHMITT9|member|uint32_t SCHMITT9:1; /**< bit: 9 Schmitt Trigger Control */
DECL|SCHMITT|member|uint32_t SCHMITT:32; /**< bit: 0..31 Schmitt Trigger Control */
DECL|WPEN|member|uint32_t WPEN:1; /**< bit: 0 Write Protection Enable */
DECL|WPKEY|member|uint32_t WPKEY:24; /**< bit: 8..31 Write Protection Key */
DECL|WPVSRC|member|uint32_t WPVSRC:16; /**< bit: 8..23 Write Protection Violation Source */
DECL|WPVS|member|uint32_t WPVS:1; /**< bit: 0 Write Protection Violation Status */
DECL|_SAME70_PIO_COMPONENT_H_|macro|_SAME70_PIO_COMPONENT_H_
DECL|_SAME70_PIO_COMPONENT_|macro|_SAME70_PIO_COMPONENT_
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|bit|member|} bit; /**< Structure used for bit access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|reg|member|uint32_t reg; /**< Type used for register access */
DECL|uint32_t|member|uint32_t :18; /**< bit: 14..31 Reserved */
DECL|uint32_t|member|uint32_t :20; /**< bit: 12..31 Reserved */
DECL|uint32_t|member|uint32_t :28; /**< bit: 4..31 Reserved */
DECL|uint32_t|member|uint32_t :28; /**< bit: 4..31 Reserved */
DECL|uint32_t|member|uint32_t :28; /**< bit: 4..31 Reserved */
DECL|uint32_t|member|uint32_t :30; /**< bit: 2..31 Reserved */
DECL|uint32_t|member|uint32_t :3; /**< bit: 1..3 Reserved */
DECL|uint32_t|member|uint32_t :3; /**< bit: 6..8 Reserved */
DECL|uint32_t|member|uint32_t :7; /**< bit: 1..7 Reserved */
DECL|uint32_t|member|uint32_t :7; /**< bit: 1..7 Reserved */
DECL|uint32_t|member|uint32_t :8; /**< bit: 24..31 Reserved */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
DECL|vec|member|} vec; /**< Structure used for vec access */
