Fitter report for RP2C02G
Tue Jan 07 18:30:24 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 07 18:30:24 2025           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RP2C02G                                         ;
; Top-level Entity Name              ; V3                                              ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,263 / 4,608 ( 27 % )                          ;
;     Total combinational functions  ; 921 / 4,608 ( 20 % )                            ;
;     Dedicated logic registers      ; 1,018 / 4,608 ( 22 % )                          ;
; Total registers                    ; 1018                                            ;
; Total pins                         ; 72 / 89 ( 81 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 20,416 / 119,808 ( 17 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2072 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2072 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2066    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/RP2C02-7--main/RP2C02-7--main/Quartus/output_files/RP2C02G.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,263 / 4,608 ( 27 % )    ;
;     -- Combinational with no register       ; 245                       ;
;     -- Register only                        ; 342                       ;
;     -- Combinational with a register        ; 676                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 462                       ;
;     -- 3 input functions                    ; 276                       ;
;     -- <=2 input functions                  ; 183                       ;
;     -- Register only                        ; 342                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 914                       ;
;     -- arithmetic mode                      ; 7                         ;
;                                             ;                           ;
; Total registers*                            ; 1,018 / 4,851 ( 21 % )    ;
;     -- Dedicated logic registers            ; 1,018 / 4,608 ( 22 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 100 / 288 ( 35 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 72 / 89 ( 81 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 8 / 26 ( 31 % )           ;
; Total block memory bits                     ; 20,416 / 119,808 ( 17 % ) ;
; Total block memory implementation bits      ; 36,864 / 119,808 ( 31 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 2 / 8 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 6%              ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 7%              ;
; Maximum fan-out                             ; 1020                      ;
; Highest non-global fan-out                  ; 576                       ;
; Total fan-out                               ; 6505                      ;
; Average fan-out                             ; 2.84                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1263 / 4608 ( 27 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 245                  ; 0                              ;
;     -- Register only                        ; 342                  ; 0                              ;
;     -- Combinational with a register        ; 676                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 462                  ; 0                              ;
;     -- 3 input functions                    ; 276                  ; 0                              ;
;     -- <=2 input functions                  ; 183                  ; 0                              ;
;     -- Register only                        ; 342                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 914                  ; 0                              ;
;     -- arithmetic mode                      ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1018                 ; 0                              ;
;     -- Dedicated logic registers            ; 1018 / 4608 ( 22 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 100 / 288 ( 35 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 72                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 20416                ; 0                              ;
; Total RAM block bits                        ; 36864                ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 8 / 26 ( 30 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 0 / 10 ( 0 % )       ; 2 / 10 ( 20 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1026                 ; 3                              ;
;     -- Registered Input Connections         ; 1020                 ; 0                              ;
;     -- Output Connections                   ; 3                    ; 1026                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6503                 ; 1031                           ;
;     -- Registered Connections               ; 3657                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 1029                           ;
;     -- hard_block:auto_generated_inst       ; 1029                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 3                              ;
;     -- Output Ports                         ; 45                   ; 2                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]    ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1]    ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2]    ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DENDY   ; 30    ; 1        ; 0            ; 2            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MCLK    ; 89    ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MCLKPAL ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MODE    ; 31    ; 1        ; 0            ; 2            ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; N_DBE   ; 113   ; 2        ; 26           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; R_W     ; 119   ; 2        ; 21           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VRAMA10 ; 92    ; 3        ; 28           ; 8            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; VRAMCS  ; 134   ; 2        ; 7            ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALE     ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; DACLK   ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; NMI     ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[0]   ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[10]  ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[11]  ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[12]  ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[13]  ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[1]   ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[2]   ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[3]   ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[4]   ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[5]   ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[6]   ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[7]   ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[8]   ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; PA[9]   ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[0]  ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[10] ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[11] ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[12] ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[13] ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[14] ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[15] ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[16] ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[17] ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[18] ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[19] ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[1]  ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[20] ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[21] ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[22] ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[23] ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[2]  ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[3]  ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[4]  ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[5]  ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[6]  ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[7]  ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[8]  ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; RGB[9]  ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; SYNC    ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; nOE     ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; nRD     ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
; nWR     ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                        ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------+---------------------+
; DB[0]     ; 26    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[1]     ; 25    ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[2]     ; 24    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[3]     ; 9     ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[4]     ; 8     ; 1        ; 0            ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[5]     ; 7     ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[6]     ; 4     ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; DB[7]     ; 3     ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0      ; -                   ;
; PD_BUS[0] ; 144   ; 2        ; 1            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[1] ; 143   ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[2] ; 142   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[3] ; 141   ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[4] ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[5] ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[6] ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
; PD_BUS[7] ; 135   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 6 pF ; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 19 ( 74 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 23 ( 61 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; DB[7]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DB[6]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; DB[5]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; DB[4]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; DB[3]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DB[2]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DB[1]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; DB[0]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; ALE                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; DENDY                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; MODE                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; DACLK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RGB[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; RGB[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; RGB[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; RGB[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; RGB[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; RGB[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RGB[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; RGB[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RGB[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; RGB[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; RGB[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RGB[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RGB[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; RGB[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; RGB[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; RGB[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RGB[23]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; RGB[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; RGB[21]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RGB[20]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RGB[19]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; RGB[18]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; RGB[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; RGB[16]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; SYNC                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; MCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; MCLKPAL                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; VRAMA10                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; NMI                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; PA[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; PA[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; PA[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; PA[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; PA[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; PA[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; PA[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; PA[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; nWR                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; N_DBE                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; A[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; A[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; A[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; R_W                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; nRD                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; PA[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; PA[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; PA[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; PA[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; PA[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; PA[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; nOE                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; VRAMCS                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; PD_BUS[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; PD_BUS[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; PD_BUS[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; PD_BUS[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; PD_BUS[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; PD_BUS[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; PD_BUS[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; PD_BUS[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; PLL:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 14.32 MHz                             ;
; Input frequency 1                ; 17.73 MHz                             ;
; Nominal PFD frequency            ; 14.3 MHz                              ;
; Nominal VCO frequency            ; 386.5 MHz                             ;
; VCO post scale K counter         ; 2                                     ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 11.11 MHz                             ;
; Freq max lock                    ; 18.52 MHz                             ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 1                                     ;
; M value                          ; 27                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_2                                 ;
; Inclk0 signal                    ; MCLK                                  ;
; Inclk1 signal                    ; MCLKPAL                               ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; Dedicated Pin                         ;
+----------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 1   ; 42.96 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
; PLL:inst2|altpll:altpll_component|_clk1 ; clock1       ; 3    ; 2   ; 21.48 MHz        ; 0 (0 ps)    ; 50/50      ; C1      ; 18            ; 9/9 Even   ; 1       ; 0       ; inst2|altpll_component|pll|clk[1] ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |V3                                                 ; 1263 (14)   ; 1018 (14)                 ; 0 (0)         ; 20416       ; 8    ; 0            ; 0       ; 0         ; 72   ; 0            ; 245 (1)      ; 342 (10)          ; 676 (0)          ; |V3                                                                                                                                ; work         ;
;    |PLL:inst2|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|PLL:inst2                                                                                                                      ; work         ;
;       |altpll:altpll_component|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|PLL:inst2|altpll:altpll_component                                                                                              ; work         ;
;    |RP2C02:inst|                                    ; 1252 (7)    ; 1004 (6)                  ; 0 (0)         ; 4032        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (1)      ; 332 (0)           ; 676 (2)          ; |V3|RP2C02:inst                                                                                                                    ; work         ;
;       |ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL| ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |V3|RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL                                                                        ; work         ;
;       |BG_COLOR:MOD_BG_COLOR|                       ; 140 (108)   ; 129 (97)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 94 (78)           ; 36 (20)          ; |V3|RP2C02:inst|BG_COLOR:MOD_BG_COLOR                                                                                              ; work         ;
;          |SHIFTREG:SREG_TA|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |V3|RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA                                                                             ; work         ;
;          |SHIFTREG:SREG_TB|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |V3|RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB                                                                             ; work         ;
;       |OAM:MOD_OAM|                                 ; 82 (82)     ; 60 (60)                   ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 4 (4)             ; 60 (60)          ; |V3|RP2C02:inst|OAM:MOD_OAM                                                                                                        ; work         ;
;          |OAM2_RAM:MOD_OAM2_RAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM                                                                                  ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component                                                  ; work         ;
;                |altsyncram_lpa1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated                   ; work         ;
;          |OAM_RAM:MOD_OAM_RAM|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM                                                                                    ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component                                                    ; work         ;
;                |altsyncram_gra1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated                     ; work         ;
;       |OBJ_EVAL:MOD_OBJ_EVAL|                       ; 38 (38)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 13 (13)           ; 10 (10)          ; |V3|RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL                                                                                              ; work         ;
;       |OBJ_FIFO:MOD_OBJ_FIFO|                       ; 561 (127)   ; 473 (73)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (24)      ; 145 (43)          ; 337 (71)         ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO                                                                                              ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT0|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT1|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT2|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT3|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT4|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT5|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT6|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6                                                                        ; work         ;
;          |FIFO_HPOSCNT:HPOSCNT7|                    ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 18 (18)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7                                                                        ; work         ;
;          |SHIFTREG:SREG_0A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 11 (11)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A                                                                             ; work         ;
;          |SHIFTREG:SREG_0B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B                                                                             ; work         ;
;          |SHIFTREG:SREG_1A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A                                                                             ; work         ;
;          |SHIFTREG:SREG_1B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B                                                                             ; work         ;
;          |SHIFTREG:SREG_2A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A                                                                             ; work         ;
;          |SHIFTREG:SREG_2B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B                                                                             ; work         ;
;          |SHIFTREG:SREG_3A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A                                                                             ; work         ;
;          |SHIFTREG:SREG_3B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B                                                                             ; work         ;
;          |SHIFTREG:SREG_4A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A                                                                             ; work         ;
;          |SHIFTREG:SREG_4B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 10 (10)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B                                                                             ; work         ;
;          |SHIFTREG:SREG_5A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A                                                                             ; work         ;
;          |SHIFTREG:SREG_5B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 12 (12)          ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B                                                                             ; work         ;
;          |SHIFTREG:SREG_6A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A                                                                             ; work         ;
;          |SHIFTREG:SREG_6B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B                                                                             ; work         ;
;          |SHIFTREG:SREG_7A|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A                                                                             ; work         ;
;          |SHIFTREG:SREG_7B|                         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; |V3|RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B                                                                             ; work         ;
;       |PALETTE:MOD_PALETTE|                         ; 36 (36)     ; 8 (8)                     ; 0 (0)         ; 1728        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 8 (8)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE                                                                                                ; work         ;
;          |PALETTE_RAM:MOD_PALETTE_RAM|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM                                                                    ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component                                    ; work         ;
;                |altsyncram_u2a1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated     ; work         ;
;          |PALETTE_RGB_TABLE:MOD_RGB_TABLE|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE                                                                ; work         ;
;             |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_mn81:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mn81:auto_generated ; work         ;
;       |PAR_GEN:MOD_PAR_GEN|                         ; 151 (151)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 33 (33)           ; 83 (83)          ; |V3|RP2C02:inst|PAR_GEN:MOD_PAR_GEN                                                                                                ; work         ;
;       |READBUSMUX:MOD_READBUSMUX|                   ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 20 (20)          ; |V3|RP2C02:inst|READBUSMUX:MOD_READBUSMUX                                                                                          ; work         ;
;       |REG2000_2001:MOD_REG2000_2001|               ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 5 (5)            ; |V3|RP2C02:inst|REG2000_2001:MOD_REG2000_2001                                                                                      ; work         ;
;       |REGISTER_SELECT:MOD_REGISTER_SELECT|         ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 24 (24)          ; |V3|RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT                                                                                ; work         ;
;       |TIMING_COUNTER:MOD_TIMING_COUNTER|           ; 145 (145)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 16 (16)           ; 84 (84)          ; |V3|RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER                                                                                  ; work         ;
;       |VID_MUX:MOD_VID_MUX|                         ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 21 (21)          ; |V3|RP2C02:inst|VID_MUX:MOD_VID_MUX                                                                                                ; work         ;
;    |VRAM:inst17|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|VRAM:inst17                                                                                                                    ; work         ;
;       |altsyncram:altsyncram_component|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|VRAM:inst17|altsyncram:altsyncram_component                                                                                    ; work         ;
;          |altsyncram_3qc1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |V3|VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated                                                     ; work         ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; DB[7]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[6]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[5]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[4]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[3]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[2]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[1]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DB[0]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PD_BUS[7] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[6] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[5] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[4] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[3] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[2] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[1] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_BUS[0] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DACLK     ; Output   ; --            ; --            ; --                    ; --  ;
; nWR       ; Output   ; --            ; --            ; --                    ; --  ;
; PA[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; PA[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; PA[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; PA[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; PA[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; PA[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ALE       ; Output   ; --            ; --            ; --                    ; --  ;
; NMI       ; Output   ; --            ; --            ; --                    ; --  ;
; SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; nRD       ; Output   ; --            ; --            ; --                    ; --  ;
; nOE       ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; RGB[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; MODE      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MCLK      ; Input    ; --            ; --            ; --                    ; --  ;
; MCLKPAL   ; Input    ; --            ; --            ; --                    ; --  ;
; R_W       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; N_DBE     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DENDY     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[0]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[2]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; A[1]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; VRAMCS    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; VRAMA10   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------+-------------------+---------+
; DB[7]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[7]                                 ; 1                 ; 6       ;
; DB[6]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[6]                                 ; 1                 ; 6       ;
; DB[5]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[5]                                 ; 0                 ; 6       ;
; DB[4]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[4]                                 ; 0                 ; 6       ;
; DB[3]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[3]                                 ; 1                 ; 6       ;
; DB[2]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[2]~feeder                          ; 0                 ; 6       ;
; DB[1]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[1]                                 ; 0                 ; 6       ;
; DB[0]                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[0]                                 ; 1                 ; 6       ;
; PD_BUS[7]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7]~0                                         ; 0                 ; 6       ;
; PD_BUS[6]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[6]~1                                         ; 0                 ; 6       ;
; PD_BUS[5]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5]~2                                         ; 0                 ; 6       ;
; PD_BUS[4]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[4]~3                                         ; 0                 ; 6       ;
; PD_BUS[3]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[3]~4                                         ; 1                 ; 6       ;
; PD_BUS[2]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[2]~5                                         ; 0                 ; 6       ;
; PD_BUS[1]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[1]~6                                         ; 0                 ; 6       ;
; PD_BUS[0]                                                                                      ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0]~7                                         ; 1                 ; 6       ;
; MODE                                                                                           ;                   ;         ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN~0                                ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN~2                                ; 1                 ; 6       ;
;      - RP2C02:inst|PCLK_N1~0                                                                   ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1~2                                   ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF~3                                ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF~5                                ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF~9                                ; 1                 ; 6       ;
;      - RP2C02:inst|PCLK_P1~0                                                                   ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|HC~0                                      ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|always0~0                                 ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF~1                                  ; 1                 ; 6       ;
;      - PLL:inst2|altpll:altpll_component|pll                                                   ; 1                 ; 6       ;
; MCLK                                                                                           ;                   ;         ;
; MCLKPAL                                                                                        ;                   ;         ;
; R_W                                                                                            ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|RnWR                                    ; 0                 ; 6       ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0                               ; 0                 ; 6       ;
; N_DBE                                                                                          ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|nDBER                                   ; 0                 ; 6       ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0                               ; 0                 ; 6       ;
; DENDY                                                                                          ;                   ;         ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1~1                                   ; 1                 ; 6       ;
;      - RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1~2                                   ; 1                 ; 6       ;
; A[0]                                                                                           ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[0]                                  ; 1                 ; 6       ;
; A[2]                                                                                           ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[2]~feeder                           ; 0                 ; 6       ;
; A[1]                                                                                           ;                   ;         ;
;      - RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[1]~feeder                           ; 0                 ; 6       ;
; VRAMCS                                                                                         ;                   ;         ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7]~0                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[6]~1                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5]~2                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[4]~3                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[3]~4                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[2]~5                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[1]~6                                         ; 1                 ; 6       ;
;      - RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0]~7                                         ; 1                 ; 6       ;
;      - inst21                                                                                  ; 1                 ; 6       ;
; VRAMA10                                                                                        ;                   ;         ;
;      - VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a2 ; 0                 ; 6       ;
;      - VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a4 ; 0                 ; 6       ;
;      - VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ram_block1a6 ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                           ;
+-------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; MCLK                                                              ; PIN_89             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; MCLKPAL                                                           ; PIN_91             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk0                           ; PLL_2              ; 1020    ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk1                           ; PLL_2              ; 6       ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|ALE       ; LCCOMB_X13_Y11_N16 ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|PD_RB~0   ; LCCOMB_X14_Y11_N10 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR       ; LCCOMB_X14_Y11_N12 ; 9       ; Output enable           ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PD_SEL                          ; LCCOMB_X15_Y7_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PD_SR                           ; LCCOMB_X15_Y6_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SRLOAD~0                        ; LCCOMB_X14_Y7_N24  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|STEP2~0                         ; LCCOMB_X12_Y7_N6   ; 48      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|WE                                        ; LCCOMB_X12_Y7_N10  ; 1       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|always0~4                                 ; LCCOMB_X10_Y7_N14  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|always0~5                                 ; LCCOMB_X12_Y7_N28  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|always0~6                                 ; LCCOMB_X12_Y7_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|always0~7                                 ; LCCOMB_X9_Y11_N4   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OAM:MOD_OAM|comb~12                                   ; LCCOMB_X18_Y9_N6   ; 1       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|always0~0                       ; LCCOMB_X12_Y7_N12  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|always0~0 ; LCCOMB_X9_Y5_N14   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|always0~0 ; LCCOMB_X17_Y7_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|always0~0 ; LCCOMB_X13_Y10_N30 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|always0~0 ; LCCOMB_X12_Y11_N30 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|always0~0 ; LCCOMB_X8_Y7_N16   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|always0~0 ; LCCOMB_X12_Y10_N22 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|always0~0 ; LCCOMB_X8_Y8_N8    ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|always0~0 ; LCCOMB_X9_Y10_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|MIRR_LATCH                      ; LCFF_X17_Y3_N27    ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|always0~0      ; LCCOMB_X12_Y6_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|always0~0      ; LCCOMB_X12_Y6_N14  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|always0~0      ; LCCOMB_X14_Y3_N20  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|always0~0      ; LCCOMB_X13_Y3_N28  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|always0~0      ; LCCOMB_X9_Y3_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|always0~0      ; LCCOMB_X13_Y4_N4   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|always0~0      ; LCCOMB_X8_Y6_N14   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|always0~0      ; LCCOMB_X12_Y8_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|always0~0      ; LCCOMB_X10_Y3_N14  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|always0~0      ; LCCOMB_X10_Y5_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|always0~0      ; LCCOMB_X12_Y9_N20  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|always0~0      ; LCCOMB_X10_Y9_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|always0~0      ; LCCOMB_X13_Y8_N4   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|always0~0      ; LCCOMB_X13_Y5_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|always0~0      ; LCCOMB_X7_Y7_N20   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|always0~0      ; LCCOMB_X12_Y3_N20  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~0                       ; LCCOMB_X9_Y7_N28   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~1                       ; LCCOMB_X8_Y3_N28   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~2                       ; LCCOMB_X12_Y5_N16  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~3                       ; LCCOMB_X12_Y5_N22  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~4                       ; LCCOMB_X10_Y4_N28  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~5                       ; LCCOMB_X12_Y4_N20  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~6                       ; LCCOMB_X12_Y4_N14  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~7                       ; LCCOMB_X9_Y7_N18   ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PALETTE:MOD_PALETTE|comb~0                            ; LCCOMB_X14_Y8_N2   ; 1       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TAL~0                             ; LCCOMB_X12_Y7_N2   ; 21      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~0                         ; LCCOMB_X13_Y9_N8   ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~2                         ; LCCOMB_X15_Y11_N16 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~3                         ; LCCOMB_X15_Y10_N22 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~4                         ; LCCOMB_X17_Y10_N12 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~5                         ; LCCOMB_X18_Y10_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~6                         ; LCCOMB_X17_Y10_N20 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~7                         ; LCCOMB_X18_Y10_N20 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~8                         ; LCCOMB_X12_Y7_N8   ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|PCLK~0                                                ; LCCOMB_X12_Y7_N0   ; 576     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0            ; LCCOMB_X19_Y10_N12 ; 11      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W0                ; LCFF_X19_Y10_N27   ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W1                ; LCFF_X19_Y10_N29   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W5_1              ; LCFF_X19_Y10_N23   ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0         ; LCCOMB_X18_Y11_N28 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PAR_O               ; LCFF_X19_Y7_N23    ; 27      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; inst21                                                            ; LCCOMB_X10_Y11_N30 ; 4       ; Write enable            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                        ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; PLL_2    ; 1020    ; Global Clock         ; GCLK7            ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk1 ; PLL_2    ; 6       ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; RP2C02:inst|PCLK~0                                                 ; 576     ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO                          ; 113     ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|STEP2~0                          ; 48      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK                 ; 33      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PAR_O                ; 27      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SH7                              ; 24      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SH5                              ; 24      ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PICTURER                           ; 24      ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TAL~0                              ; 21      ;
; RP2C02:inst|OAM:MOD_OAM|OB[1]                                      ; 19      ;
; RP2C02:inst|OAM:MOD_OAM|OB[0]                                      ; 19      ;
; RP2C02:inst|OAM:MOD_OAM|OB[5]                                      ; 19      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|HC                   ; 18      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SDATA[0]                         ; 16      ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SRLOAD~0                         ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|always0~0  ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SH3                              ; 16      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[6]                 ; 16      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[2]                 ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[1]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[2]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[3]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[4]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[6]                      ; 16      ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7]                      ; 16      ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|ALE        ; 15      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS                 ; 14      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[1]                 ; 14      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W6_2               ; 13      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[1]                 ; 13      ;
; MODE                                                               ; 12      ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FH[0]                            ; 12      ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FH[2]                            ; 12      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|I_OAM2               ; 12      ;
; RP2C02:inst|OAM:MOD_OAM|OB[7]                                      ; 12      ;
; RP2C02:inst|OAM:MOD_OAM|OB[6]                                      ; 12      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[1]             ; 12      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W0                 ; 12      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[2]                 ; 12      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[0]                 ; 12      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[0]               ; 12      ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|TH_MUX~0   ; 12      ;
; RP2C02:inst|OAM:MOD_OAM|OB[2]                                      ; 11      ;
; RP2C02:inst|OAM:MOD_OAM|OB[3]                                      ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W5_2               ; 11      ;
; RP2C02:inst|OAM:MOD_OAM|OB[4]                                      ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R_EN~0             ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[0]             ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[0]            ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[1]            ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[2]            ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[3]            ; 11      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[4]            ; 11      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[4]                 ; 11      ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|TH_MUX~1   ; 11      ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~8                          ; 10      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W5_1               ; 10      ;
; RP2C02:inst|PALETTE:MOD_PALETTE|RPIX                               ; 10      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN             ; 10      ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[5]            ; 10      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[3]                 ; 10      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[7]                 ; 10      ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[6]                 ; 10      ;
; RP2C02:inst|PCLK_N2                                                ; 10      ;
; RP2C02:inst|PCLK_P3                                                ; 10      ;
; VRAMCS                                                             ; 9       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nWR        ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[6]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[5]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[4]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[7]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[3]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[1]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[2]                     ; 9       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SEL_LATCH[0]                     ; 9       ;
; RP2C02:inst|OAM:MOD_OAM|always0~5                                  ; 9       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W3                 ; 9       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W6_1               ; 9       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R4                 ; 9       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[7]                 ; 9       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[3]~1                           ; 9       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[3]~0                           ; 9       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[8]                 ; 9       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[0]                 ; 9       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W1                 ; 9       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[5]                 ; 9       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|PD_RB~0    ; 9       ;
; RP2C02:inst|PCLK_P4                                                ; 9       ;
; RP2C02:inst|OAM:MOD_OAM|always0~7                                  ; 8       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PD_SEL                           ; 8       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PD_SR                            ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~23                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~22                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~21                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~20                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~19                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~18                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~17                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~16                          ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[4]               ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[3]               ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[5]               ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|MIRR_LATCH                       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|ZPOS[2]                          ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|always0~0       ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|always0~0       ; 8       ;
; RP2C02:inst|OAM:MOD_OAM|always0~6                                  ; 8       ;
; RP2C02:inst|OAM:MOD_OAM|OAP~0                                      ; 8       ;
; RP2C02:inst|READBUSMUX:MOD_READBUSMUX|D~0                          ; 8       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R7                 ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[3]                 ; 8       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~0          ; 8       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[1]                             ; 8       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R2                 ; 8       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[7]            ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V[8]                 ; 8       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[2]                ; 8       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4      ; 8       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~15                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~14                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~13                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~12                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~11                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~10                          ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~9                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~8                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~7                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~6                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~5                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~4                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~3                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~2                           ; 7       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|always0~0                        ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~1                           ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|comb~0                           ; 7       ;
; RP2C02:inst|OAM:MOD_OAM|ORES~0                                     ; 7       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[2]                             ; 7       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DBIN[6]            ; 7       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THLOAD~0                           ; 7       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[5]                 ; 7       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H[4]                 ; 7       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|BGE                      ; 7       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|OBE                      ; 7       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q2      ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[0]~7                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[1]~6                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[2]~5                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[3]~4                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[7]~0                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[6]~1                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[5]~2                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|PD_LATCH[4]~3                    ; 7       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~2                            ; 6       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[0]                                 ; 6       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR2               ; 6       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W7~0               ; 6       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|ADR[2]             ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[0]                             ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[3]                             ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[4]                             ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[0]                             ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~2                          ; 6       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO_OUT              ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVLOAD~1                           ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|Z_TV~0                             ; 6       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL                ; 6       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[0]                             ; 6       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|F_AT~0               ; 6       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BLNK_FF              ; 6       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[3]                                 ; 6       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~18                           ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[0]     ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[0]     ; 5       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1~4                                 ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~17                           ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~16                           ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~15                           ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~14                           ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~8                            ; 5       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~6                            ; 5       ;
; RP2C02:inst|OAM:MOD_OAM|always0~4                                  ; 5       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OMFG~1                           ; 5       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVZ~0                            ; 5       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|OCOL~0                             ; 5       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[1]                                 ; 5       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|CLPB_LATCH                       ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~7                          ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE6~0            ; 5       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|XRB~0      ; 5       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|THO_LATCH[1]                       ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~4                          ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TV_IN                              ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF~0          ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THO[1]                             ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[2]                             ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~0                          ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVLOAD~0                           ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO2~0               ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nPICTURE             ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|N_HB                 ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[1]                             ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTVD0                              ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[4]                             ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVO[3]                             ; 5       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PARR~0                             ; 5       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[0]                ; 5       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q3      ; 5       ;
; inst23[0]                                                          ; 5       ;
; inst23[1]                                                          ; 5       ;
; inst23[2]                                                          ; 5       ;
; inst23[3]                                                          ; 5       ;
; inst23[4]                                                          ; 5       ;
; inst23[5]                                                          ; 5       ;
; inst23[6]                                                          ; 5       ;
; inst23[7]                                                          ; 5       ;
; inst23[8]                                                          ; 5       ;
; inst23[9]                                                          ; 5       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[4]                                 ; 5       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[0]                                 ; 5       ;
; VRAMA10                                                            ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[1]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[4]     ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|WideNor0~0 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[1]     ; 4       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|FH[1]                            ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|EN         ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~9                            ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|EN         ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~4                            ; 4       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OMFG~0                           ; 4       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|DO_COPY~0                        ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|EN         ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[2]               ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hnn[1]               ; 4       ;
; inst21                                                             ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[2]                                 ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAMCTR2                                    ; 4       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|BGC_LATCH                          ; 4       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|ZCOL_LATCH                         ; 4       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|I1_32                    ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VCarry[2]            ; 4       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|VINV_LATCH                         ; 4       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTV_IN                             ; 4       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|W1R[0]                   ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE0~0            ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE20~1           ; 4       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|RnWR               ; 4       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|nDBER              ; 4       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~3                          ; 4       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT              ; 4       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_2                              ; 4       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5      ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[6]                                 ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[5]                                 ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[2]                                 ; 4       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[1]                                 ; 4       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~7                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~6                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~5                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~4                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~3                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~2                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~1                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|always0~0                        ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[5]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[2]     ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|ZH_FF      ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1Cout[1]~0                              ; 3       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVZ~3                            ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|ZH_FF      ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|EN         ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|EN         ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~11                           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|EN         ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~10                           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[7]           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[7]           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|EN         ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~5                            ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[7]           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[7]           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~3                            ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|EN         ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VB_FF                ; 3       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH2                           ; 3       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH4                           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[7]           ; 3       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[7]           ; 3       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|ZCOLN[1]                           ; 3       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|ZCOLN[0]                           ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[4]                                 ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR[3]                                 ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|OFETCH~0                                   ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|SPR_OV                                     ; 3       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|always0~0                          ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THOCout[1]                         ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~6                          ; 3       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[7]                       ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE23~1           ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN1             ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VCarry[5]            ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|FVO[2]                             ; 3       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|O8_16                    ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVSTEP~0                           ; 3       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|DB_PARR                            ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN~0           ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_LINE4~1            ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF~1           ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[0]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[1]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[2]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[3]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[4]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[5]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[6]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[7]                             ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|NTHD0                              ; 3       ;
; RP2C02:inst|PCLK_P2                                                ; 3       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|INT_FF               ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[13]                            ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[12]                            ; 3       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[11]                            ; 3       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVS[4]~0                         ; 3       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR[7]                                 ; 3       ;
; DENDY                                                              ; 2       ;
; N_DBE                                                              ; 2       ;
; R_W                                                                ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT[7]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT[7]     ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|W4FF                                       ; 2       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W4                 ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|HPOS_IN              ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|WideNor0~1 ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[6]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[3]     ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT[7]     ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[2]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[3]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[6]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[0]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[5]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[4]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR3[1]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[2]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[3]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[6]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[0]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[5]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[4]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR2[1]                           ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|OAM1ADR1~8                                 ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|TMV_LATCH~0                                ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nEVAL                ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1~0                       ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[2]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[3]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[6]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[0]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[5]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[4]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR1[1]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[2]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[3]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[6]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[0]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[5]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[4]                           ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SR0[1]                           ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CLIP_OUT             ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~12                           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SPR~7                            ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[7]           ; 2       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[7]           ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|W4Q4                                       ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|OMSTEP2                                    ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|OMSTEP1                                    ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|OSTEP~2                                    ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVZ~2                            ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVZ~1                            ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|LATCH6                           ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV1                         ; 2       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|nVISR                    ; 2       ;
; RP2C02:inst|REG2000_2001:MOD_REG2000_2001|CLIPOR                   ; 2       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|always0~1          ; 2       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|DWR1               ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|W4Q3                                       ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|R2DB5~0                                    ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|OMFG_LATCH                                 ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|SPR0_EV                          ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[1]                          ; 2       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|BGC2[0]                          ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|ODDEVEN2             ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|W62_FF                             ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[0]                       ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[1]                       ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[2]                       ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[3]                       ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[4]                       ; 2       ;
; RP2C02:inst|OAM:MOD_OAM|R2DB5                                      ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[5]                       ; 2       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|R2DB6                              ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OBLATCH[6]                       ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|TH_MUX     ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|R2DB7                ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_LINE4~2            ; 2       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|CGA[1]~1                           ; 2       ;
; RP2C02:inst|VID_MUX:MOD_VID_MUX|CGA[0]~0                           ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE5~0            ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_FF      ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZ~0                              ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|always0~5                          ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZB~1                             ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVZB~0                             ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THZ~1                              ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|THZ~0                              ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|EEV_IN               ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|TVOCout[2]                         ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF            ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|PEN_FF               ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|BPORCH_FF~1          ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE2~0            ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE0~1            ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|H_LINE23~0           ; 2       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W1~0               ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|Hn[1]                ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|OBOUT[0]                           ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|E_EV                 ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|SCCNTR                             ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1~0               ; 2       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W7                 ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_FF      ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[5]                             ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[4]                             ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[3]                             ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[2]                             ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[1]                             ; 2       ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PIX[0]                             ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FPORCH_FF            ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSYNC_FF             ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1                ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN~3           ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|RESCL_IN~2           ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET1~0              ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|V_LINE5~0            ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4      ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO1                 ; 2       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|NFO2                 ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q3      ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[10]                            ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[9]                             ; 2       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAD[8]                             ; 2       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|DB_PAR~0   ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVS[7]~6                         ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVS[6]~4                         ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OVS[5]~2                         ; 2       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|OV[3]~6                          ; 2       ;
; A[1]                                                               ; 1       ;
; A[2]                                                               ; 1       ;
; A[0]                                                               ; 1       ;
; MCLKPAL                                                            ; 1       ;
; MCLK                                                               ; 1       ;
; PD_BUS~7                                                           ; 1       ;
; PD_BUS~6                                                           ; 1       ;
; PD_BUS~5                                                           ; 1       ;
; PD_BUS~4                                                           ; 1       ;
; PD_BUS~3                                                           ; 1       ;
; PD_BUS~2                                                           ; 1       ;
; PD_BUS~1                                                           ; 1       ;
; PD_BUS~0                                                           ; 1       ;
; DB~7                                                               ; 1       ;
; DB~6                                                               ; 1       ;
; DB~5                                                               ; 1       ;
; DB~4                                                               ; 1       ;
; DB~3                                                               ; 1       ;
; DB~2                                                               ; 1       ;
; DB~1                                                               ; 1       ;
; DB~0                                                               ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT~0            ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT1|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT2|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT0|CNT1[0]~10 ; 1       ;
; RP2C02:inst|OBJ_EVAL:MOD_OBJ_EVAL|PD_FIFO~0                        ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|OAM2ADR1[0]~4                              ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|W4Q4~0                                     ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|W4Q5~0                                     ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|OVF_LATCH~0                                ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nF_NT~0              ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|nVIS~0               ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET2~0              ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_OUT~0            ; 1       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|Z_TV2~0                            ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|VSET3~0              ; 1       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q4~0    ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|CSYNC~0              ; 1       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q5~0    ; 1       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|R7_Q5~0    ; 1       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|W7_Q4~0    ; 1       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|W4~5               ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|OMV~5                                      ; 1       ;
; RP2C02:inst|OAM:MOD_OAM|comb~12                                    ; 1       ;
; RP2C02:inst|REGISTER_SELECT:MOD_REGISTER_SELECT|R4~4               ; 1       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAQ[6]~25                          ; 1       ;
; RP2C02:inst|PAR_GEN:MOD_PAR_GEN|PAQ[7]~24                          ; 1       ;
; RP2C02:inst|ADDRESS_BUS_CONTROL:MOD_ADDRESS_BUS_CONTROL|nRD~2      ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~7         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~7         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[0]                           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[0]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[0]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~6         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[0]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~6         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[0]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[1]                           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~7         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[1]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~7         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[0]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~5         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[1]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~5         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[1]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[2]                           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[0]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[0]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[2]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~6         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[0]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[1]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~4         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[2]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~4         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[2]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[3]                           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[1]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[1]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[3]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~5         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[1]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[2]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~3         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[3]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~3         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[3]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[4]                           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[2]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[2]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[4]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~4         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[2]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[3]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~2         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[4]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~2         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[4]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[5]                           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[3]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[3]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[5]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[5]        ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTB_IN~2             ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~3         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[3]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[4]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~1         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[5]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~1         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[5]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[6]                           ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_IN               ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[4]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[4]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|F_AT_LATCH                       ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS[4]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN[6]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN[6]        ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|FTA_OUT              ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS[4]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN~2         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS[4]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATSEL1~1                         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[7]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATSEL1~0                         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[1]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[5]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[3]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATSEL0~1                         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[6]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATSEL0~0                         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[0]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[4]                          ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDNN[2]                          ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_3A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_1A|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_2A|QS_IN[5]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS_IN~0         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TB|QS[6]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS_IN~0         ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|SHIFTREG:SREG_TA|QS[6]           ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|PDN[7]                           ; 1       ;
; RP2C02:inst|TIMING_COUNTER:MOD_TIMING_COUNTER|O_HPOS               ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0B|QS_IN[5]        ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_0A|QS_IN[5]        ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR01                            ; 1       ;
; RP2C02:inst|BG_COLOR:MOD_BG_COLOR|ATR00                            ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~6     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~5     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~4     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~3     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~2     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~1     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT7|CNT1~0     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7B|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~6     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~5     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~4     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~3     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~2     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~1     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT6|CNT1~0     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6B|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_6A|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~6     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~5     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~4     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~3     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~2     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~1     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT5|CNT1~0     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5B|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_5A|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~6     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~5     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~4     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~3     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~2     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~1     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT4|CNT1~0     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4B|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_4A|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS_IN~1         ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|SHIFTREG:SREG_7A|QS[5]           ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1~6     ; 1       ;
; RP2C02:inst|OBJ_FIFO:MOD_OBJ_FIFO|FIFO_HPOSCNT:HPOSCNT3|CNT1~5     ; 1       ;
+--------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                      ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                        ; Location                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------+----------------------+-----------------+-----------------+
; RP2C02:inst|OAM:MOD_OAM|OAM2_RAM:MOD_OAM2_RAM|altsyncram:altsyncram_component|altsyncram_lpa1:auto_generated|ALTSYNCRAM                   ; AUTO ; Single Port ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; None                       ; M4K_X11_Y7                                       ; Don't care           ; Don't care      ; Don't care      ;
; RP2C02:inst|OAM:MOD_OAM|OAM_RAM:MOD_OAM_RAM|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ALTSYNCRAM                     ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                       ; M4K_X11_Y5                                       ; Don't care           ; Don't care      ; Don't care      ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RAM:MOD_PALETTE_RAM|altsyncram:altsyncram_component|altsyncram_u2a1:auto_generated|ALTSYNCRAM     ; AUTO ; Single Port ; Single Clock ; 32           ; 6            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 192   ; 32                          ; 6                           ; --                          ; --                          ; 192                 ; 1    ; None                       ; M4K_X11_Y4                                       ; Don't care           ; Don't care      ; Don't care      ;
; RP2C02:inst|PALETTE:MOD_PALETTE|PALETTE_RGB_TABLE:MOD_RGB_TABLE|altsyncram:altsyncram_component|altsyncram_mn81:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 64           ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1536  ; 64                          ; 24                          ; --                          ; --                          ; 1536                ; 1    ; PALETTE_RGB_TABLE_NTSC.mif ; M4K_X11_Y1                                       ; Don't care           ; Don't care      ; Don't care      ;
; VRAM:inst17|altsyncram:altsyncram_component|altsyncram_3qc1:auto_generated|ALTSYNCRAM                                                     ; M4K  ; Single Port ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; None                       ; M4K_X11_Y9, M4K_X11_Y11, M4K_X11_Y10, M4K_X11_Y8 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,661 / 15,666 ( 11 % ) ;
; C16 interconnects           ; 6 / 812 ( < 1 % )       ;
; C4 interconnects            ; 760 / 11,424 ( 7 % )    ;
; Direct links                ; 264 / 15,666 ( 2 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 739 / 4,608 ( 16 % )    ;
; R24 interconnects           ; 23 / 652 ( 4 % )        ;
; R4 interconnects            ; 992 / 13,328 ( 7 % )    ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.63) ; Number of LABs  (Total = 100) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 3                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 5                             ;
; 11                                          ; 1                             ;
; 12                                          ; 6                             ;
; 13                                          ; 2                             ;
; 14                                          ; 5                             ;
; 15                                          ; 2                             ;
; 16                                          ; 54                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.78) ; Number of LABs  (Total = 100) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 97                            ;
; 1 Clock enable                     ; 57                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 19                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.02) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 1                             ;
; 16                                           ; 1                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 1                             ;
; 21                                           ; 3                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 6                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 8                             ;
; 31                                           ; 19                            ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.31) ; Number of LABs  (Total = 100) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 11                            ;
; 2                                               ; 6                             ;
; 3                                               ; 8                             ;
; 4                                               ; 7                             ;
; 5                                               ; 6                             ;
; 6                                               ; 6                             ;
; 7                                               ; 8                             ;
; 8                                               ; 8                             ;
; 9                                               ; 13                            ;
; 10                                              ; 4                             ;
; 11                                              ; 2                             ;
; 12                                              ; 6                             ;
; 13                                              ; 5                             ;
; 14                                              ; 5                             ;
; 15                                              ; 2                             ;
; 16                                              ; 1                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.48) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 0                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 18                            ;
; 15                                           ; 6                             ;
; 16                                           ; 5                             ;
; 17                                           ; 10                            ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 0                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device EP2C5T144C8 for design "RP2C02G"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (332104): Reading SDC File: 'RP2C02G.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]~1} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[1]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]~1} {inst2|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[1]} {inst2|altpll_component|pll|clk[1]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   23.280 inst2|altpll_component|pll|clk[0]
    Info (332111):   18.796 inst2|altpll_component|pll|clk[0]~1
    Info (332111):   46.561 inst2|altpll_component|pll|clk[1]
    Info (332111):   37.592 inst2|altpll_component|pll|clk[1]~1
    Info (332111):   69.842         MCLK
    Info (332111):   56.388      MCLKPAL
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.50 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file E:/RP2C02-7--main/RP2C02-7--main/Quartus/output_files/RP2C02G.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 598 megabytes
    Info: Processing ended: Tue Jan 07 18:30:24 2025
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/RP2C02-7--main/RP2C02-7--main/Quartus/output_files/RP2C02G.fit.smsg.


