* VALIDAÇÃO SRAM 6T
.include 32nm_HP.pm

* DECLARAÇÃO DAS FONTES DE TENSÃO
Vvdd vdd gnd 1

* DECLARAÇÃO DAS ENTRADAS
* WRITE 1: 0ns - 1ns
* HOLD: 1.5ns - 2ns
* READ: 2.5ns - 3ns
* WRITE 0: 3.5ns - 4ns
* WRITE 1: 4.5ns - 5ns

Vwl WL gnd PWL (0ns 1 1ns 1 1.5ns 0 2ns 0 2.5ns 1 3ns 1)
Vbl BL gnd PWL (0ns 
Vblb Blb gnd PWL (0ns 0 2ns 1 4ns 0)
*Vq Q
*Vqb Qb

* DECLARAÇÃO DO CIRCUITO
* NOMENCLATURA: nome source gate dreno bulk TIPO_PMOS_OU_NMOS w=  l=

* INVERSOR 1
M3 vdd Qb Q vdd PMOS w = 64nm l = 32nm
M1 Q Qb gnd gnd NMOS w = 64nm l = 32nm

* TRANSISTORES DE PASSAGEM
M5 Q WL BL gnd NMOS w = 64nm l = 32nm
M6 Blb WL Qb gnd NMOS w = 64nm l = 32nm

* INVERSOR 2
M4 vdd Q Qb vdd PMOS w = 64nm l = 32nm
M2 Qb Q gnd gnd NMOS w = 64nm l = 32nm

.tran 0.01ns 5ns

.end
