{
  "module_name": "mt8186-reg.h",
  "hash_id": "77b0c21bcdb155ac8dbe2a06398359f76e0fa554c36a2dbac440546d4d7cf162",
  "original_prompt": "Ingested from linux-6.6.14/sound/soc/mediatek/mt8186/mt8186-reg.h",
  "human_readable_source": " \n\n#ifndef _MT8186_REG_H_\n#define _MT8186_REG_H_\n\n \nenum {\n\tMT8186_MEMIF_PBUF_SIZE_32_BYTES,\n\tMT8186_MEMIF_PBUF_SIZE_64_BYTES,\n\tMT8186_MEMIF_PBUF_SIZE_128_BYTES,\n\tMT8186_MEMIF_PBUF_SIZE_256_BYTES,\n\tMT8186_MEMIF_PBUF_SIZE_NUM,\n};\n\n \n \n#define RESERVED_SFT\t\t\t\t\t31\n#define RESERVED_MASK_SFT\t\t\t\tBIT(31)\n#define AHB_IDLE_EN_INT_SFT\t\t\t\t30\n#define AHB_IDLE_EN_INT_MASK_SFT\t\t\tBIT(30)\n#define AHB_IDLE_EN_EXT_SFT\t\t\t\t29\n#define AHB_IDLE_EN_EXT_MASK_SFT\t\t\tBIT(29)\n#define PDN_NLE_SFT\t\t\t\t\t28\n#define PDN_NLE_MASK_SFT\t\t\t\tBIT(28)\n#define PDN_TML_SFT\t\t\t\t\t27\n#define PDN_TML_MASK_SFT\t\t\t\tBIT(27)\n#define PDN_DAC_PREDIS_SFT\t\t\t\t26\n#define PDN_DAC_PREDIS_MASK_SFT\t\t\t\tBIT(26)\n#define PDN_DAC_SFT\t\t\t\t\t25\n#define PDN_DAC_MASK_SFT\t\t\t\tBIT(25)\n#define PDN_ADC_SFT\t\t\t\t\t24\n#define PDN_ADC_MASK_SFT\t\t\t\tBIT(24)\n#define PDN_TDM_CK_SFT\t\t\t\t\t20\n#define PDN_TDM_CK_MASK_SFT\t\t\t\tBIT(20)\n#define PDN_APLL_TUNER_SFT\t\t\t\t19\n#define PDN_APLL_TUNER_MASK_SFT\t\t\t\tBIT(19)\n#define PDN_APLL2_TUNER_SFT\t\t\t\t18\n#define PDN_APLL2_TUNER_MASK_SFT\t\t\tBIT(18)\n#define APB3_SEL_SFT\t\t\t\t\t14\n#define APB3_SEL_MASK_SFT\t\t\t\tBIT(14)\n#define APB_R2T_SFT\t\t\t\t\t13\n#define APB_R2T_MASK_SFT\t\t\t\tBIT(13)\n#define APB_W2T_SFT\t\t\t\t\t12\n#define APB_W2T_MASK_SFT\t\t\t\tBIT(12)\n#define PDN_24M_SFT\t\t\t\t\t9\n#define PDN_24M_MASK_SFT\t\t\t\tBIT(9)\n#define PDN_22M_SFT\t\t\t\t\t8\n#define PDN_22M_MASK_SFT\t\t\t\tBIT(8)\n#define PDN_AFE_SFT\t\t\t\t\t2\n#define PDN_AFE_MASK_SFT\t\t\t\tBIT(2)\n\n \n#define PDN_3RD_DAC_HIRES_SFT\t\t\t\t31\n#define PDN_3RD_DAC_HIRES_MASK_SFT\t\t\tBIT(31)\n#define PDN_3RD_DAC_TML_SFT\t\t\t\t30\n#define PDN_3RD_DAC_TML_MASK_SFT\t\t\tBIT(30)\n#define PDN_3RD_DAC_PREDIS_SFT\t\t\t\t29\n#define PDN_3RD_DAC_PREDIS_MASK_SFT\t\t\tBIT(29)\n#define PDN_3RD_DAC_SFT\t\t\t\t\t28\n#define PDN_3RD_DAC_MASK_SFT\t\t\t\tBIT(28)\n#define I2S_SOFT_RST5_SFT\t\t\t\t22\n#define I2S_SOFT_RST5_MASK_SFT\t\t\t\tBIT(22)\n#define PDN_ADDA6_ADC_HIRES_SFT\t\t\t\t21\n#define PDN_ADDA6_ADC_HIRES_MASK_SFT\t\t\tBIT(21)\n#define PDN_ADDA6_ADC_SFT\t\t\t\t20\n#define PDN_ADDA6_ADC_MASK_SFT\t\t\t\tBIT(20)\n#define PDN_ADC_HIRES_TML_SFT\t\t\t\t17\n#define PDN_ADC_HIRES_TML_MASK_SFT\t\t\tBIT(17)\n#define PDN_ADC_HIRES_SFT\t\t\t\t16\n#define PDN_ADC_HIRES_MASK_SFT\t\t\t\tBIT(16)\n#define PDN_DAC_HIRES_SFT\t\t\t\t15\n#define PDN_DAC_HIRES_MASK_SFT\t\t\t\tBIT(15)\n#define PDN_GENERAL2_ASRC_SFT\t\t\t\t14\n#define PDN_GENERAL2_ASRC_MASK_SFT\t\t\tBIT(14)\n#define PDN_GENERAL1_ASRC_SFT\t\t\t\t13\n#define PDN_GENERAL1_ASRC_MASK_SFT\t\t\tBIT(13)\n#define PDN_CONNSYS_I2S_ASRC_SFT\t\t\t12\n#define PDN_CONNSYS_I2S_ASRC_MASK_SFT\t\t\tBIT(12)\n#define I2S4_BCLK_SW_CG_SFT\t\t\t\t7\n#define I2S4_BCLK_SW_CG_MASK_SFT\t\t\tBIT(7)\n#define I2S3_BCLK_SW_CG_SFT\t\t\t\t6\n#define I2S3_BCLK_SW_CG_MASK_SFT\t\t\tBIT(6)\n#define I2S2_BCLK_SW_CG_SFT\t\t\t\t5\n#define I2S2_BCLK_SW_CG_MASK_SFT\t\t\tBIT(5)\n#define I2S1_BCLK_SW_CG_SFT\t\t\t\t4\n#define I2S1_BCLK_SW_CG_MASK_SFT\t\t\tBIT(4)\n#define I2S_SOFT_RST2_SFT\t\t\t\t2\n#define I2S_SOFT_RST2_MASK_SFT\t\t\t\tBIT(2)\n#define I2S_SOFT_RST_SFT\t\t\t\t1\n#define I2S_SOFT_RST_MASK_SFT\t\t\t\tBIT(1)\n\n \n#define BUSY_SFT\t\t\t\t\t31\n#define BUSY_MASK_SFT\t\t\t\t\tBIT(31)\n#define OS_DISABLE_SFT\t\t\t\t\t30\n#define OS_DISABLE_MASK_SFT\t\t\t\tBIT(30)\n#define CG_DISABLE_SFT\t\t\t\t\t29\n#define CG_DISABLE_MASK_SFT\t\t\t\tBIT(29)\n#define CLEAR_FLAG_SFT\t\t\t\t\t0\n#define CLEAR_FLAG_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define VUL12_ON_SFT\t\t\t\t\t31\n#define VUL12_ON_MASK_SFT\t\t\t\tBIT(31)\n#define MOD_DAI_ON_SFT\t\t\t\t\t30\n#define MOD_DAI_ON_MASK_SFT\t\t\t\tBIT(30)\n#define DAI_ON_SFT\t\t\t\t\t29\n#define DAI_ON_MASK_SFT\t\t\t\t\tBIT(29)\n#define DAI2_ON_SFT\t\t\t\t\t28\n#define DAI2_ON_MASK_SFT\t\t\t\tBIT(28)\n#define VUL6_ON_SFT\t\t\t\t\t23\n#define VUL6_ON_MASK_SFT\t\t\t\tBIT(23)\n#define VUL5_ON_SFT\t\t\t\t\t22\n#define VUL5_ON_MASK_SFT\t\t\t\tBIT(22)\n#define VUL4_ON_SFT\t\t\t\t\t21\n#define VUL4_ON_MASK_SFT\t\t\t\tBIT(21)\n#define VUL3_ON_SFT\t\t\t\t\t20\n#define VUL3_ON_MASK_SFT\t\t\t\tBIT(20)\n#define VUL2_ON_SFT\t\t\t\t\t19\n#define VUL2_ON_MASK_SFT\t\t\t\tBIT(19)\n#define VUL_ON_SFT\t\t\t\t\t18\n#define VUL_ON_MASK_SFT\t\t\t\t\tBIT(18)\n#define AWB2_ON_SFT\t\t\t\t\t17\n#define AWB2_ON_MASK_SFT\t\t\t\tBIT(17)\n#define AWB_ON_SFT\t\t\t\t\t16\n#define AWB_ON_MASK_SFT\t\t\t\t\tBIT(16)\n#define DL12_ON_SFT\t\t\t\t\t15\n#define DL12_ON_MASK_SFT\t\t\t\tBIT(15)\n#define DL8_ON_SFT\t\t\t\t\t11\n#define DL8_ON_MASK_SFT\t\t\t\t\tBIT(11)\n#define DL7_ON_SFT\t\t\t\t\t10\n#define DL7_ON_MASK_SFT\t\t\t\t\tBIT(10)\n#define DL6_ON_SFT\t\t\t\t\t9\n#define DL6_ON_MASK_SFT\t\t\t\t\tBIT(9)\n#define DL5_ON_SFT\t\t\t\t\t8\n#define DL5_ON_MASK_SFT\t\t\t\t\tBIT(8)\n#define DL4_ON_SFT\t\t\t\t\t7\n#define DL4_ON_MASK_SFT\t\t\t\t\tBIT(7)\n#define DL3_ON_SFT\t\t\t\t\t6\n#define DL3_ON_MASK_SFT\t\t\t\t\tBIT(6)\n#define DL2_ON_SFT\t\t\t\t\t5\n#define DL2_ON_MASK_SFT\t\t\t\t\tBIT(5)\n#define DL1_ON_SFT\t\t\t\t\t4\n#define DL1_ON_MASK_SFT\t\t\t\t\tBIT(4)\n#define AUDIO_AFE_ON_SFT\t\t\t\t0\n#define AUDIO_AFE_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define AFE_ON_RETM_SFT\t\t\t\t\t0\n#define AFE_ON_RETM_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define BCK_NEG_EG_LATCH_SFT\t\t\t\t30\n#define BCK_NEG_EG_LATCH_MASK_SFT\t\t\tBIT(30)\n#define BCK_INV_SFT\t\t\t\t\t29\n#define BCK_INV_MASK_SFT\t\t\t\tBIT(29)\n#define I2SIN_PAD_SEL_SFT\t\t\t\t28\n#define I2SIN_PAD_SEL_MASK_SFT\t\t\t\tBIT(28)\n#define I2S_LOOPBACK_SFT\t\t\t\t20\n#define I2S_LOOPBACK_MASK_SFT\t\t\t\tBIT(20)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define I2S1_HD_EN_SFT\t\t\t\t\t12\n#define I2S1_HD_EN_MASK_SFT\t\t\t\tBIT(12)\n#define I2S_OUT_MODE_SFT\t\t\t\t8\n#define I2S_OUT_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define INV_PAD_CTRL_SFT\t\t\t\t7\n#define INV_PAD_CTRL_MASK_SFT\t\t\t\tBIT(7)\n#define I2S_BYPSRC_SFT\t\t\t\t\t6\n#define I2S_BYPSRC_MASK_SFT\t\t\t\tBIT(6)\n#define INV_LRCK_SFT\t\t\t\t\t5\n#define INV_LRCK_MASK_SFT\t\t\t\tBIT(5)\n#define I2S_FMT_SFT\t\t\t\t\t3\n#define I2S_FMT_MASK_SFT\t\t\t\tBIT(3)\n#define I2S_SRC_SFT\t\t\t\t\t2\n#define I2S_SRC_MASK_SFT\t\t\t\tBIT(2)\n#define I2S_WLEN_SFT\t\t\t\t\t1\n#define I2S_WLEN_MASK_SFT\t\t\t\tBIT(1)\n#define I2S_EN_SFT\t\t\t\t\t0\n#define I2S_EN_MASK_SFT\t\t\t\t\tBIT(0)\n\n \n#define I2S2_LR_SWAP_SFT\t\t\t\t31\n#define I2S2_LR_SWAP_MASK_SFT\t\t\t\tBIT(31)\n#define I2S2_SEL_O19_O20_SFT\t\t\t\t18\n#define I2S2_SEL_O19_O20_MASK_SFT\t\t\tBIT(18)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define I2S2_SEL_O03_O04_SFT\t\t\t\t16\n#define I2S2_SEL_O03_O04_MASK_SFT\t\t\tBIT(16)\n#define I2S2_HD_EN_SFT\t\t\t\t\t12\n#define I2S2_HD_EN_MASK_SFT\t\t\t\tBIT(12)\n#define I2S2_OUT_MODE_SFT\t\t\t\t8\n#define I2S2_OUT_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define INV_LRCK_SFT\t\t\t\t\t5\n#define INV_LRCK_MASK_SFT\t\t\t\tBIT(5)\n#define I2S2_FMT_SFT\t\t\t\t\t3\n#define I2S2_FMT_MASK_SFT\t\t\t\tBIT(3)\n#define I2S2_WLEN_SFT\t\t\t\t\t1\n#define I2S2_WLEN_MASK_SFT\t\t\t\tBIT(1)\n#define I2S2_EN_SFT\t\t\t\t\t0\n#define I2S2_EN_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define I2S3_LR_SWAP_SFT\t\t\t\t31\n#define I2S3_LR_SWAP_MASK_SFT\t\t\t\tBIT(31)\n#define I2S3_UPDATE_WORD_SFT\t\t\t\t24\n#define I2S3_UPDATE_WORD_MASK_SFT\t\t\tGENMASK(28, 24)\n#define I2S3_BCK_INV_SFT\t\t\t\t23\n#define I2S3_BCK_INV_MASK_SFT\t\t\t\tBIT(23)\n#define I2S3_FPGA_BIT_TEST_SFT\t\t\t\t22\n#define I2S3_FPGA_BIT_TEST_MASK_SFT\t\t\tBIT(22)\n#define I2S3_FPGA_BIT_SFT\t\t\t\t21\n#define I2S3_FPGA_BIT_MASK_SFT\t\t\t\tBIT(21)\n#define I2S3_LOOPBACK_SFT\t\t\t\t20\n#define I2S3_LOOPBACK_MASK_SFT\t\t\t\tBIT(20)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define I2S3_HD_EN_SFT\t\t\t\t\t12\n#define I2S3_HD_EN_MASK_SFT\t\t\t\tBIT(12)\n#define I2S3_OUT_MODE_SFT\t\t\t\t8\n#define I2S3_OUT_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define I2S3_FMT_SFT\t\t\t\t\t3\n#define I2S3_FMT_MASK_SFT\t\t\t\tBIT(3)\n#define I2S3_WLEN_SFT\t\t\t\t\t1\n#define I2S3_WLEN_MASK_SFT\t\t\t\tBIT(1)\n#define I2S3_EN_SFT\t\t\t\t\t0\n#define I2S3_EN_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define I2S4_LR_SWAP_SFT\t\t\t\t31\n#define I2S4_LR_SWAP_MASK_SFT\t\t\t\tBIT(31)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define I2S4_HD_EN_SFT\t\t\t\t\t12\n#define I2S4_HD_EN_MASK_SFT\t\t\t\tBIT(12)\n#define I2S4_OUT_MODE_SFT\t\t\t\t8\n#define I2S4_OUT_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define INV_LRCK_SFT\t\t\t\t\t5\n#define INV_LRCK_MASK_SFT\t\t\t\tBIT(5)\n#define I2S4_FMT_SFT\t\t\t\t\t3\n#define I2S4_FMT_MASK_SFT\t\t\t\tBIT(3)\n#define I2S4_WLEN_SFT\t\t\t\t\t1\n#define I2S4_WLEN_MASK_SFT\t\t\t\tBIT(1)\n#define I2S4_EN_SFT\t\t\t\t\t0\n#define I2S4_EN_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define I2S_LOOPBACK_SFT\t\t\t\t20\n#define I2S_LOOPBACK_MASK\t\t\t\t0x1\n#define I2S_LOOPBACK_MASK_SFT\t\t\t\tBIT(20)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK\t\t0x1\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define INV_LRCK_SFT\t\t\t\t\t5\n#define INV_LRCK_MASK\t\t\t\t\t0x1\n#define INV_LRCK_MASK_SFT\t\t\t\tBIT(5)\n\n \n#define BCK_NEG_EG_LATCH_SFT\t\t\t\t30\n#define BCK_NEG_EG_LATCH_MASK_SFT\t\t\tBIT(30)\n#define BCK_INV_SFT\t\t\t\t\t29\n#define BCK_INV_MASK_SFT\t\t\t\tBIT(29)\n#define I2SIN_PAD_SEL_SFT\t\t\t\t28\n#define I2SIN_PAD_SEL_MASK_SFT\t\t\t\tBIT(28)\n#define I2S_LOOPBACK_SFT\t\t\t\t20\n#define I2S_LOOPBACK_MASK_SFT\t\t\t\tBIT(20)\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_SFT\t\t17\n#define I2S_ONOFF_NOT_RESET_CK_ENABLE_MASK_SFT\t\tBIT(17)\n#define I2S_MODE_SFT\t\t\t\t\t8\n#define I2S_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define INV_PAD_CTRL_SFT\t\t\t\t7\n#define INV_PAD_CTRL_MASK_SFT\t\t\t\tBIT(7)\n#define I2S_BYPSRC_SFT\t\t\t\t\t6\n#define I2S_BYPSRC_MASK_SFT\t\t\t\tBIT(6)\n#define INV_LRCK_SFT\t\t\t\t\t5\n#define INV_LRCK_MASK_SFT\t\t\t\tBIT(5)\n#define I2S_FMT_SFT\t\t\t\t\t3\n#define I2S_FMT_MASK_SFT\t\t\t\tBIT(3)\n#define I2S_SRC_SFT\t\t\t\t\t2\n#define I2S_SRC_MASK_SFT\t\t\t\tBIT(2)\n#define I2S_WLEN_SFT\t\t\t\t\t1\n#define I2S_WLEN_MASK_SFT\t\t\t\tBIT(1)\n#define I2S_EN_SFT\t\t\t\t\t0\n#define I2S_EN_MASK_SFT\t\t\t\t\tBIT(0)\n\n \n#define CHSET_O16BIT_SFT\t\t\t\t19\n#define CHSET_O16BIT_MASK_SFT\t\t\t\tBIT(19)\n#define CHSET_CLR_IIR_HISTORY_SFT\t\t\t17\n#define CHSET_CLR_IIR_HISTORY_MASK_SFT\t\t\tBIT(17)\n#define CHSET_IS_MONO_SFT\t\t\t\t16\n#define CHSET_IS_MONO_MASK_SFT\t\t\t\tBIT(16)\n#define CHSET_IIR_EN_SFT\t\t\t\t11\n#define CHSET_IIR_EN_MASK_SFT\t\t\t\tBIT(11)\n#define CHSET_IIR_STAGE_SFT\t\t\t\t8\n#define CHSET_IIR_STAGE_MASK_SFT\t\t\tGENMASK(10, 8)\n#define CHSET_STR_CLR_SFT\t\t\t\t5\n#define CHSET_STR_CLR_MASK_SFT\t\t\t\tBIT(5)\n#define CHSET_ON_SFT\t\t\t\t\t2\n#define CHSET_ON_MASK_SFT\t\t\t\tBIT(2)\n#define COEFF_SRAM_CTRL_SFT\t\t\t\t1\n#define COEFF_SRAM_CTRL_MASK_SFT\t\t\tBIT(1)\n#define ASM_ON_SFT\t\t\t\t\t0\n#define ASM_ON_MASK_SFT\t\t\t\t\tBIT(0)\n\n \n#define GAIN1_SAMPLE_PER_STEP_SFT\t\t\t8\n#define GAIN1_SAMPLE_PER_STEP_MASK_SFT\t\t\tGENMASK(15, 8)\n#define GAIN1_MODE_SFT\t\t\t\t\t4\n#define GAIN1_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define GAIN1_ON_SFT\t\t\t\t\t0\n#define GAIN1_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define GAIN1_TARGET_SFT\t\t\t\t0\n#define GAIN1_TARGET_MASK\t\t\t\t0xfffffff\n#define GAIN1_TARGET_MASK_SFT\t\t\t\tGENMASK(27, 0)\n\n \n#define GAIN2_SAMPLE_PER_STEP_SFT\t\t\t8\n#define GAIN2_SAMPLE_PER_STEP_MASK_SFT\t\t\tGENMASK(15, 8)\n#define GAIN2_MODE_SFT\t\t\t\t\t4\n#define GAIN2_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define GAIN2_ON_SFT\t\t\t\t\t0\n#define GAIN2_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define GAIN2_TARGET_SFT\t\t\t\t0\n#define GAIN2_TARGET_MASK\t\t\t\t0xfffffff\n#define GAIN2_TARGET_MASK_SFT\t\t\t\tGENMASK(27, 0)\n\n \n#define AFE_GAIN1_CUR_SFT\t\t\t\t0\n#define AFE_GAIN1_CUR_MASK_SFT\t\t\t\tGENMASK(27, 0)\n\n \n#define AFE_GAIN2_CUR_SFT\t\t\t\t0\n#define AFE_GAIN2_CUR_MASK_SFT\t\t\t\tGENMASK(27, 0)\n\n \n#define PCM_FIX_VALUE_SEL_SFT\t\t\t\t31\n#define PCM_FIX_VALUE_SEL_MASK_SFT\t\t\tBIT(31)\n#define PCM_BUFFER_LOOPBACK_SFT\t\t\t\t30\n#define PCM_BUFFER_LOOPBACK_MASK_SFT\t\t\tBIT(30)\n#define PCM_PARALLEL_LOOPBACK_SFT\t\t\t29\n#define PCM_PARALLEL_LOOPBACK_MASK_SFT\t\t\tBIT(29)\n#define PCM_SERIAL_LOOPBACK_SFT\t\t\t\t28\n#define PCM_SERIAL_LOOPBACK_MASK_SFT\t\t\tBIT(28)\n#define PCM_DAI_PCM_LOOPBACK_SFT\t\t\t27\n#define PCM_DAI_PCM_LOOPBACK_MASK_SFT\t\t\tBIT(27)\n#define PCM_I2S_PCM_LOOPBACK_SFT\t\t\t26\n#define PCM_I2S_PCM_LOOPBACK_MASK_SFT\t\t\tBIT(26)\n#define PCM_SYNC_DELSEL_SFT\t\t\t\t25\n#define PCM_SYNC_DELSEL_MASK_SFT\t\t\tBIT(25)\n#define PCM_TX_LR_SWAP_SFT\t\t\t\t24\n#define PCM_TX_LR_SWAP_MASK_SFT\t\t\t\tBIT(24)\n#define PCM_SYNC_OUT_INV_SFT\t\t\t\t23\n#define PCM_SYNC_OUT_INV_MASK_SFT\t\t\tBIT(23)\n#define PCM_BCLK_OUT_INV_SFT\t\t\t\t22\n#define PCM_BCLK_OUT_INV_MASK_SFT\t\t\tBIT(22)\n#define PCM_SYNC_IN_INV_SFT\t\t\t\t21\n#define PCM_SYNC_IN_INV_MASK_SFT\t\t\tBIT(21)\n#define PCM_BCLK_IN_INV_SFT\t\t\t\t20\n#define PCM_BCLK_IN_INV_MASK_SFT\t\t\tBIT(20)\n#define PCM_TX_LCH_RPT_SFT\t\t\t\t19\n#define PCM_TX_LCH_RPT_MASK_SFT\t\t\t\tBIT(19)\n#define PCM_VBT_16K_MODE_SFT\t\t\t\t18\n#define PCM_VBT_16K_MODE_MASK_SFT\t\t\tBIT(18)\n#define PCM_EXT_MODEM_SFT\t\t\t\t17\n#define PCM_EXT_MODEM_MASK_SFT\t\t\t\tBIT(17)\n#define PCM_24BIT_SFT\t\t\t\t\t16\n#define PCM_24BIT_MASK_SFT\t\t\t\tBIT(16)\n#define PCM_WLEN_SFT\t\t\t\t\t14\n#define PCM_WLEN_MASK_SFT\t\t\t\tGENMASK(15, 14)\n#define PCM_SYNC_LENGTH_SFT\t\t\t\t9\n#define PCM_SYNC_LENGTH_MASK_SFT\t\t\tGENMASK(13, 9)\n#define PCM_SYNC_TYPE_SFT\t\t\t\t8\n#define PCM_SYNC_TYPE_MASK_SFT\t\t\t\tBIT(8)\n#define PCM_BT_MODE_SFT\t\t\t\t\t7\n#define PCM_BT_MODE_MASK_SFT\t\t\t\tBIT(7)\n#define PCM_BYP_ASRC_SFT\t\t\t\t6\n#define PCM_BYP_ASRC_MASK_SFT\t\t\t\tBIT(6)\n#define PCM_SLAVE_SFT\t\t\t\t\t5\n#define PCM_SLAVE_MASK_SFT\t\t\t\tBIT(5)\n#define PCM_MODE_SFT\t\t\t\t\t3\n#define PCM_MODE_MASK_SFT\t\t\t\tGENMASK(4, 3)\n#define PCM_FMT_SFT\t\t\t\t\t1\n#define PCM_FMT_MASK_SFT\t\t\t\tGENMASK(2, 1)\n#define PCM_EN_SFT\t\t\t\t\t0\n#define PCM_EN_MASK_SFT\t\t\t\t\tBIT(0)\n\n \n#define PCM1_TX_FIFO_OV_SFT\t\t\t\t31\n#define PCM1_TX_FIFO_OV_MASK_SFT\t\t\tBIT(31)\n#define PCM1_RX_FIFO_OV_SFT\t\t\t\t30\n#define PCM1_RX_FIFO_OV_MASK_SFT\t\t\tBIT(30)\n#define PCM2_TX_FIFO_OV_SFT\t\t\t\t29\n#define PCM2_TX_FIFO_OV_MASK_SFT\t\t\tBIT(29)\n#define PCM2_RX_FIFO_OV_SFT\t\t\t\t28\n#define PCM2_RX_FIFO_OV_MASK_SFT\t\t\tBIT(28)\n#define PCM1_SYNC_GLITCH_SFT\t\t\t\t27\n#define PCM1_SYNC_GLITCH_MASK_SFT\t\t\tBIT(27)\n#define PCM2_SYNC_GLITCH_SFT\t\t\t\t26\n#define PCM2_SYNC_GLITCH_MASK_SFT\t\t\tBIT(26)\n#define TX3_RCH_DBG_MODE_SFT\t\t\t\t17\n#define TX3_RCH_DBG_MODE_MASK_SFT\t\t\tBIT(17)\n#define PCM1_PCM2_LOOPBACK_SFT\t\t\t\t16\n#define PCM1_PCM2_LOOPBACK_MASK_SFT\t\t\tBIT(16)\n#define DAI_PCM_LOOPBACK_CH_SFT\t\t\t\t14\n#define DAI_PCM_LOOPBACK_CH_MASK_SFT\t\t\tGENMASK(15, 14)\n#define I2S_PCM_LOOPBACK_CH_SFT\t\t\t\t12\n#define I2S_PCM_LOOPBACK_CH_MASK_SFT\t\t\tGENMASK(13, 12)\n#define TX_FIX_VALUE_SFT\t\t\t\t0\n#define TX_FIX_VALUE_MASK_SFT\t\t\t\tGENMASK(7, 0)\n\n \n#define PCM2_TX_FIX_VALUE_SFT\t\t\t\t24\n#define PCM2_TX_FIX_VALUE_MASK_SFT\t\t\tGENMASK(31, 24)\n#define PCM2_FIX_VALUE_SEL_SFT\t\t\t\t23\n#define PCM2_FIX_VALUE_SEL_MASK_SFT\t\t\tBIT(23)\n#define PCM2_BUFFER_LOOPBACK_SFT\t\t\t22\n#define PCM2_BUFFER_LOOPBACK_MASK_SFT\t\t\tBIT(22)\n#define PCM2_PARALLEL_LOOPBACK_SFT\t\t\t21\n#define PCM2_PARALLEL_LOOPBACK_MASK_SFT\t\t\tBIT(21)\n#define PCM2_SERIAL_LOOPBACK_SFT\t\t\t20\n#define PCM2_SERIAL_LOOPBACK_MASK_SFT\t\t\tBIT(20)\n#define PCM2_DAI_PCM_LOOPBACK_SFT\t\t\t19\n#define PCM2_DAI_PCM_LOOPBACK_MASK_SFT\t\t\tBIT(19)\n#define PCM2_I2S_PCM_LOOPBACK_SFT\t\t\t18\n#define PCM2_I2S_PCM_LOOPBACK_MASK_SFT\t\t\tBIT(18)\n#define PCM2_SYNC_DELSEL_SFT\t\t\t\t17\n#define PCM2_SYNC_DELSEL_MASK_SFT\t\t\tBIT(17)\n#define PCM2_TX_LR_SWAP_SFT\t\t\t\t16\n#define PCM2_TX_LR_SWAP_MASK_SFT\t\t\tBIT(16)\n#define PCM2_SYNC_IN_INV_SFT\t\t\t\t15\n#define PCM2_SYNC_IN_INV_MASK_SFT\t\t\tBIT(15)\n#define PCM2_BCLK_IN_INV_SFT\t\t\t\t14\n#define PCM2_BCLK_IN_INV_MASK_SFT\t\t\tBIT(14)\n#define PCM2_TX_LCH_RPT_SFT\t\t\t\t13\n#define PCM2_TX_LCH_RPT_MASK_SFT\t\t\tBIT(13)\n#define PCM2_VBT_16K_MODE_SFT\t\t\t\t12\n#define PCM2_VBT_16K_MODE_MASK_SFT\t\t\tBIT(12)\n#define PCM2_LOOPBACK_CH_SEL_SFT\t\t\t10\n#define PCM2_LOOPBACK_CH_SEL_MASK_SFT\t\t\tGENMASK(11, 10)\n#define PCM2_TX2_BT_MODE_SFT\t\t\t\t8\n#define PCM2_TX2_BT_MODE_MASK_SFT\t\t\tBIT(8)\n#define PCM2_BT_MODE_SFT\t\t\t\t7\n#define PCM2_BT_MODE_MASK_SFT\t\t\t\tBIT(7)\n#define PCM2_AFIFO_SFT\t\t\t\t\t6\n#define PCM2_AFIFO_MASK_SFT\t\t\t\tBIT(6)\n#define PCM2_WLEN_SFT\t\t\t\t\t5\n#define PCM2_WLEN_MASK_SFT\t\t\t\tBIT(5)\n#define PCM2_MODE_SFT\t\t\t\t\t3\n#define PCM2_MODE_MASK_SFT\t\t\t\tGENMASK(4, 3)\n#define PCM2_FMT_SFT\t\t\t\t\t1\n#define PCM2_FMT_MASK_SFT\t\t\t\tGENMASK(2, 1)\n#define PCM2_EN_SFT\t\t\t\t\t0\n#define PCM2_EN_MASK_SFT\t\t\t\tBIT(0)\n\n\n#define CHANNEL_MERGE0_DEBUG_MODE_SFT\t\t\t(31)\n#define CHANNEL_MERGE0_DEBUG_MODE_MASK_SFT\t\tBIT(31)\n#define VUL3_BYPASS_CM_SFT\t\t\t\t(30)\n#define VUL3_BYPASS_CM_MASK\t\t\t\t(0x1)\n#define VUL3_BYPASS_CM_MASK_SFT\t\t\t\tBIT(30)\n#define CM1_DEBUG_MODE_SEL_SFT\t\t\t\t(29)\n#define CM1_DEBUG_MODE_SEL_MASK_SFT\t\t\tBIT(29)\n#define CHANNEL_MERGE0_UPDATE_CNT_SFT\t\t\t(16)\n#define CHANNEL_MERGE0_UPDATE_CNT_MASK_SFT\t\tGENMASK(28, 16)\n#define CM1_FS_SELECT_SFT\t\t\t\t(8)\n#define CM1_FS_SELECT_MASK_SFT\t\t\t\tGENMASK(12, 8)\n#define CHANNEL_MERGE0_CHNUM_SFT\t\t\t(3)\n#define CHANNEL_MERGE0_CHNUM_MASK_SFT\t\t\tGENMASK(7, 3)\n#define CHANNEL_MERGE0_BYTE_SWAP_SFT\t\t\t(1)\n#define CHANNEL_MERGE0_BYTE_SWAP_MASK_SFT\t\tBIT(1)\n#define CHANNEL_MERGE0_EN_SFT\t\t\t\t(0)\n#define CHANNEL_MERGE0_EN_MASK_SFT\t\t\tBIT(0)\n\n \n#define MTKAIF_RXIF_CLKINV_ADC_SFT\t\t\t31\n#define MTKAIF_RXIF_CLKINV_ADC_MASK_SFT\t\t\tBIT(31)\n#define MTKAIF_RXIF_BYPASS_SRC_SFT\t\t\t17\n#define MTKAIF_RXIF_BYPASS_SRC_MASK_SFT\t\t\tBIT(17)\n#define MTKAIF_RXIF_PROTOCOL2_SFT\t\t\t16\n#define MTKAIF_RXIF_PROTOCOL2_MASK_SFT\t\t\tBIT(16)\n#define MTKAIF_TXIF_BYPASS_SRC_SFT\t\t\t5\n#define MTKAIF_TXIF_BYPASS_SRC_MASK_SFT\t\t\tBIT(5)\n#define MTKAIF_TXIF_PROTOCOL2_SFT\t\t\t4\n#define MTKAIF_TXIF_PROTOCOL2_MASK_SFT\t\t\tBIT(4)\n#define MTKAIF_TXIF_8TO5_SFT\t\t\t\t2\n#define MTKAIF_TXIF_8TO5_MASK_SFT\t\t\tBIT(2)\n#define MTKAIF_RXIF_8TO5_SFT\t\t\t\t1\n#define MTKAIF_RXIF_8TO5_MASK_SFT\t\t\tBIT(1)\n#define MTKAIF_IF_LOOPBACK1_SFT\t\t\t\t0\n#define MTKAIF_IF_LOOPBACK1_MASK_SFT\t\t\tBIT(0)\n\n \n#define MTKAIF_RXIF_DETECT_ON_PROTOCOL2_SFT\t\t16\n#define MTKAIF_RXIF_DETECT_ON_PROTOCOL2_MASK_SFT\tBIT(16)\n#define MTKAIF_RXIF_DELAY_CYCLE_SFT\t\t\t12\n#define MTKAIF_RXIF_DELAY_CYCLE_MASK_SFT\t\tGENMASK(15, 12)\n#define MTKAIF_RXIF_DELAY_DATA_SFT\t\t\t8\n#define MTKAIF_RXIF_DELAY_DATA_MASK\t\t\t0x1\n#define MTKAIF_RXIF_DELAY_DATA_MASK_SFT\t\t\tBIT(8)\n#define MTKAIF_RXIF_FIFO_RSP_PROTOCOL2_SFT\t\t4\n#define MTKAIF_RXIF_FIFO_RSP_PROTOCOL2_MASK_SFT\t\tGENMASK(6, 4)\n\n \n#define DL_2_INPUT_MODE_CTL_SFT\t\t\t\t28\n#define DL_2_INPUT_MODE_CTL_MASK_SFT\t\t\tGENMASK(31, 28)\n#define DL_2_CH1_SATURATION_EN_CTL_SFT\t\t\t27\n#define DL_2_CH1_SATURATION_EN_CTL_MASK_SFT\t\tBIT(27)\n#define DL_2_CH2_SATURATION_EN_CTL_SFT\t\t\t26\n#define DL_2_CH2_SATURATION_EN_CTL_MASK_SFT\t\tBIT(26)\n#define DL_2_OUTPUT_SEL_CTL_SFT\t\t\t\t24\n#define DL_2_OUTPUT_SEL_CTL_MASK_SFT\t\t\tGENMASK(25, 24)\n#define DL_2_FADEIN_0START_EN_SFT\t\t\t16\n#define DL_2_FADEIN_0START_EN_MASK_SFT\t\t\tGENMASK(17, 16)\n#define DL_DISABLE_HW_CG_CTL_SFT\t\t\t15\n#define DL_DISABLE_HW_CG_CTL_MASK_SFT\t\t\tBIT(15)\n#define C_DATA_EN_SEL_CTL_PRE_SFT\t\t\t14\n#define C_DATA_EN_SEL_CTL_PRE_MASK_SFT\t\t\tBIT(14)\n#define DL_2_SIDE_TONE_ON_CTL_PRE_SFT\t\t\t13\n#define DL_2_SIDE_TONE_ON_CTL_PRE_MASK_SFT\t\tBIT(13)\n#define DL_2_MUTE_CH1_OFF_CTL_PRE_SFT\t\t\t12\n#define DL_2_MUTE_CH1_OFF_CTL_PRE_MASK_SFT\t\tBIT(12)\n#define DL_2_MUTE_CH2_OFF_CTL_PRE_SFT\t\t\t11\n#define DL_2_MUTE_CH2_OFF_CTL_PRE_MASK_SFT\t\tBIT(11)\n#define DL2_ARAMPSP_CTL_PRE_SFT\t\t\t\t9\n#define DL2_ARAMPSP_CTL_PRE_MASK_SFT\t\t\tGENMASK(10, 9)\n#define DL_2_IIRMODE_CTL_PRE_SFT\t\t\t6\n#define DL_2_IIRMODE_CTL_PRE_MASK_SFT\t\t\tGENMASK(8, 6)\n#define DL_2_VOICE_MODE_CTL_PRE_SFT\t\t\t5\n#define DL_2_VOICE_MODE_CTL_PRE_MASK_SFT\t\tBIT(5)\n#define D2_2_MUTE_CH1_ON_CTL_PRE_SFT\t\t\t4\n#define D2_2_MUTE_CH1_ON_CTL_PRE_MASK_SFT\t\tBIT(4)\n#define D2_2_MUTE_CH2_ON_CTL_PRE_SFT\t\t\t3\n#define D2_2_MUTE_CH2_ON_CTL_PRE_MASK_SFT\t\tBIT(3)\n#define DL_2_IIR_ON_CTL_PRE_SFT\t\t\t\t2\n#define DL_2_IIR_ON_CTL_PRE_MASK_SFT\t\t\tBIT(2)\n#define DL_2_GAIN_ON_CTL_PRE_SFT\t\t\t1\n#define DL_2_GAIN_ON_CTL_PRE_MASK_SFT\t\t\tBIT(1)\n#define DL_2_SRC_ON_CTL_PRE_SFT\t\t\t\t0\n#define DL_2_SRC_ON_CTL_PRE_MASK_SFT\t\t\tBIT(0)\n\n \n#define DL_2_GAIN_CTL_PRE_SFT\t\t\t\t16\n#define DL_2_GAIN_CTL_PRE_MASK\t\t\t\t0xffff\n#define DL_2_GAIN_CTL_PRE_MASK_SFT\t\t\tGENMASK(31, 16)\n#define DL_2_GAIN_MODE_CTL_SFT\t\t\t\t0\n#define DL_2_GAIN_MODE_CTL_MASK_SFT\t\t\tBIT(0)\n\n \n#define ULCF_CFG_EN_CTL_SFT\t\t\t\t31\n#define ULCF_CFG_EN_CTL_MASK_SFT\t\t\tBIT(31)\n#define UL_DMIC_PHASE_SEL_CH1_SFT\t\t\t27\n#define UL_DMIC_PHASE_SEL_CH1_MASK_SFT\t\t\tGENMASK(29, 27)\n#define UL_DMIC_PHASE_SEL_CH2_SFT\t\t\t24\n#define UL_DMIC_PHASE_SEL_CH2_MASK_SFT\t\t\tGENMASK(26, 24)\n#define UL_MODE_3P25M_CH2_CTL_SFT\t\t\t22\n#define UL_MODE_3P25M_CH2_CTL_MASK_SFT\t\t\tBIT(22)\n#define UL_MODE_3P25M_CH1_CTL_SFT\t\t\t21\n#define UL_MODE_3P25M_CH1_CTL_MASK_SFT\t\t\tBIT(21)\n#define UL_VOICE_MODE_CH1_CH2_CTL_SFT\t\t\t17\n#define UL_VOICE_MODE_CH1_CH2_CTL_MASK_SFT\t\tGENMASK(19, 17)\n#define UL_AP_DMIC_ON_SFT\t\t\t\t16\n#define UL_AP_DMIC_ON_MASK_SFT\t\t\t\tBIT(16)\n#define DMIC_LOW_POWER_CTL_SFT\t\t\t\t14\n#define DMIC_LOW_POWER_CTL_MASK_SFT\t\t\tGENMASK(15, 14)\n#define UL_DISABLE_HW_CG_CTL_SFT\t\t\t12\n#define UL_DISABLE_HW_CG_CTL_MASK_SFT\t\t\tBIT(12)\n#define UL_IIR_ON_TMP_CTL_SFT\t\t\t\t10\n#define UL_IIR_ON_TMP_CTL_MASK_SFT\t\t\tBIT(10)\n#define UL_IIRMODE_CTL_SFT\t\t\t\t7\n#define UL_IIRMODE_CTL_MASK_SFT\t\t\t\tGENMASK(9, 7)\n#define DIGMIC_4P33M_SEL_SFT\t\t\t\t6\n#define DIGMIC_4P33M_SEL_MASK_SFT\t\t\tBIT(6)\n#define DIGMIC_3P25M_1P625M_SEL_SFT\t\t\t5\n#define DIGMIC_3P25M_1P625M_SEL_MASK_SFT\t\tBIT(5)\n#define UL_LOOP_BACK_MODE_SFT\t\t\t\t2\n#define UL_LOOP_BACK_MODE_MASK_SFT\t\t\tBIT(2)\n#define UL_SDM_3_LEVEL_SFT\t\t\t\t1\n#define UL_SDM_3_LEVEL_MASK_SFT\t\t\t\tBIT(1)\n#define UL_SRC_ON_CTL_SFT\t\t\t\t0\n#define UL_SRC_ON_CTL_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define C_DAC_EN_CTL_SFT\t\t\t\t27\n#define C_DAC_EN_CTL_MASK_SFT\t\t\t\tBIT(27)\n#define C_MUTE_SW_CTL_SFT\t\t\t\t26\n#define C_MUTE_SW_CTL_MASK_SFT\t\t\t\tBIT(26)\n#define ASDM_SRC_SEL_CTL_SFT\t\t\t\t25\n#define ASDM_SRC_SEL_CTL_MASK_SFT\t\t\tBIT(25)\n#define C_AMP_DIV_CH2_CTL_SFT\t\t\t\t21\n#define C_AMP_DIV_CH2_CTL_MASK_SFT\t\t\tGENMASK(23, 21)\n#define C_FREQ_DIV_CH2_CTL_SFT\t\t\t\t16\n#define C_FREQ_DIV_CH2_CTL_MASK_SFT\t\t\tGENMASK(20, 16)\n#define C_SINE_MODE_CH2_CTL_SFT\t\t\t\t12\n#define C_SINE_MODE_CH2_CTL_MASK_SFT\t\t\tGENMASK(15, 12)\n#define C_AMP_DIV_CH1_CTL_SFT\t\t\t\t9\n#define C_AMP_DIV_CH1_CTL_MASK_SFT\t\t\tGENMASK(11, 9)\n#define C_FREQ_DIV_CH1_CTL_SFT\t\t\t\t4\n#define C_FREQ_DIV_CH1_CTL_MASK_SFT\t\t\tGENMASK(8, 4)\n#define C_SINE_MODE_CH1_CTL_SFT\t\t\t\t0\n#define C_SINE_MODE_CH1_CTL_MASK_SFT\t\t\tGENMASK(3, 0)\n\n \n#define C_LOOP_BACK_MODE_CTL_SFT\t\t\t12\n#define C_LOOP_BACK_MODE_CTL_MASK_SFT\t\t\tGENMASK(15, 12)\n#define ADDA_UL_GAIN_MODE_SFT\t\t\t\t8\n#define ADDA_UL_GAIN_MODE_MASK_SFT\t\t\tGENMASK(9, 8)\n#define C_EXT_ADC_CTL_SFT\t\t\t\t0\n#define C_EXT_ADC_CTL_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define AFE_ADDA_UL_LR_SWAP_SFT\t\t\t\t31\n#define AFE_ADDA_UL_LR_SWAP_MASK_SFT\t\t\tBIT(31)\n#define AFE_ADDA_CKDIV_RST_SFT\t\t\t\t30\n#define AFE_ADDA_CKDIV_RST_MASK_SFT\t\t\tBIT(30)\n#define AFE_ADDA_FIFO_AUTO_RST_SFT\t\t\t29\n#define AFE_ADDA_FIFO_AUTO_RST_MASK_SFT\t\t\tBIT(29)\n#define AFE_ADDA_UL_FIFO_DIGMIC_TESTIN_SFT\t\t21\n#define AFE_ADDA_UL_FIFO_DIGMIC_TESTIN_MASK_SFT\t\tGENMASK(22, 21)\n#define AFE_ADDA_UL_FIFO_DIGMIC_WDATA_TESTEN_SFT\t20\n#define AFE_ADDA_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT\tBIT(20)\n#define AFE_ADDA6_UL_LR_SWAP_SFT\t\t\t15\n#define AFE_ADDA6_UL_LR_SWAP_MASK_SFT\t\t\tBIT(15)\n#define AFE_ADDA6_CKDIV_RST_SFT\t\t\t\t14\n#define AFE_ADDA6_CKDIV_RST_MASK_SFT\t\t\tBIT(14)\n#define AFE_ADDA6_FIFO_AUTO_RST_SFT\t\t\t13\n#define AFE_ADDA6_FIFO_AUTO_RST_MASK_SFT\t\tBIT(13)\n#define AFE_ADDA6_UL_FIFO_DIGMIC_TESTIN_SFT\t\t5\n#define AFE_ADDA6_UL_FIFO_DIGMIC_TESTIN_MASK_SFT\tGENMASK(6, 5)\n#define AFE_ADDA6_UL_FIFO_DIGMIC_WDATA_TESTEN_SFT\t4\n#define AFE_ADDA6_UL_FIFO_DIGMIC_WDATA_TESTEN_MASK_SFT\tBIT(4)\n#define ADDA_AFE_ON_SFT\t\t\t\t\t0\n#define ADDA_AFE_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define R_RDY_SFT\t\t\t\t\t30\n#define R_RDY_MASK_SFT\t\t\t\t\tBIT(30)\n#define W_RDY_SFT\t\t\t\t\t29\n#define W_RDY_MASK_SFT\t\t\t\t\tBIT(29)\n#define R_W_EN_SFT\t\t\t\t\t25\n#define R_W_EN_MASK_SFT\t\t\t\t\tBIT(25)\n#define R_W_SEL_SFT\t\t\t\t\t24\n#define R_W_SEL_MASK_SFT\t\t\t\tBIT(24)\n#define SEL_CH2_SFT\t\t\t\t\t23\n#define SEL_CH2_MASK_SFT\t\t\t\tBIT(23)\n#define SIDE_TONE_COEFFICIENT_ADDR_SFT\t\t\t16\n#define SIDE_TONE_COEFFICIENT_ADDR_MASK_SFT\t\tGENMASK(20, 16)\n#define SIDE_TONE_COEFFICIENT_SFT\t\t\t0\n#define SIDE_TONE_COEFFICIENT_MASK_SFT\t\t\tGENMASK(15, 0)\n\n \n#define SIDE_TONE_COEFF_SFT\t\t\t\t0\n#define SIDE_TONE_COEFF_MASK_SFT\t\t\tGENMASK(15, 0)\n\n \n#define STF_BYPASS_MODE_SFT\t\t\t\t31\n#define STF_BYPASS_MODE_MASK_SFT\t\t\tBIT(31)\n#define STF_BYPASS_MODE_O28_O29_SFT\t\t\t30\n#define STF_BYPASS_MODE_O28_O29_MASK_SFT\t\tBIT(30)\n#define STF_BYPASS_MODE_I2S4_SFT\t\t\t29\n#define STF_BYPASS_MODE_I2S4_MASK_SFT\t\t\tBIT(29)\n#define STF_BYPASS_MODE_DL3_SFT\t\t\t\t27\n#define STF_BYPASS_MODE_DL3_MASK_SFT\t\t\tBIT(27)\n#define STF_BYPASS_MODE_I2S7_SFT\t\t\t26\n#define STF_BYPASS_MODE_I2S7_MASK_SFT\t\t\tBIT(26)\n#define STF_BYPASS_MODE_I2S9_SFT\t\t\t25\n#define STF_BYPASS_MODE_I2S9_MASK_SFT\t\t\tBIT(25)\n#define STF_O19O20_OUT_EN_SEL_SFT\t\t\t13\n#define STF_O19O20_OUT_EN_SEL_MASK_SFT\t\t\tBIT(13)\n#define STF_SOURCE_FROM_O19O20_SFT\t\t\t12\n#define STF_SOURCE_FROM_O19O20_MASK_SFT\t\t\tBIT(12)\n#define SIDE_TONE_ON_SFT\t\t\t\t8\n#define SIDE_TONE_ON_MASK_SFT\t\t\t\tBIT(8)\n#define SIDE_TONE_HALF_TAP_NUM_SFT\t\t\t0\n#define SIDE_TONE_HALF_TAP_NUM_MASK_SFT\t\t\tGENMASK(5, 0)\n\n \n#define POSITIVE_GAIN_SFT\t\t\t\t16\n#define POSITIVE_GAIN_MASK_SFT\t\t\t\tGENMASK(18, 16)\n#define SIDE_TONE_GAIN_SFT\t\t\t\t0\n#define SIDE_TONE_GAIN_MASK_SFT\t\t\t\tGENMASK(15, 0)\n\n \n#define USE_3RD_SDM_SFT\t\t\t\t\t28\n#define USE_3RD_SDM_MASK_SFT\t\t\t\tBIT(28)\n#define DL_FIFO_START_POINT_SFT\t\t\t\t24\n#define DL_FIFO_START_POINT_MASK_SFT\t\t\tGENMASK(26, 24)\n#define DL_FIFO_SWAP_SFT\t\t\t\t20\n#define DL_FIFO_SWAP_MASK_SFT\t\t\t\tBIT(20)\n#define C_AUDSDM1ORDSELECT_CTL_SFT\t\t\t19\n#define C_AUDSDM1ORDSELECT_CTL_MASK_SFT\t\t\tBIT(19)\n#define C_SDM7BITSEL_CTL_SFT\t\t\t\t18\n#define C_SDM7BITSEL_CTL_MASK_SFT\t\t\tBIT(18)\n#define GAIN_AT_SDM_RST_PRE_CTL_SFT\t\t\t15\n#define GAIN_AT_SDM_RST_PRE_CTL_MASK_SFT\t\tBIT(15)\n#define DL_DCM_AUTO_IDLE_EN_SFT\t\t\t\t14\n#define DL_DCM_AUTO_IDLE_EN_MASK_SFT\t\t\tBIT(14)\n#define AFE_DL_SRC_DCM_EN_SFT\t\t\t\t13\n#define AFE_DL_SRC_DCM_EN_MASK_SFT\t\t\tBIT(13)\n#define AFE_DL_POST_SRC_DCM_EN_SFT\t\t\t12\n#define AFE_DL_POST_SRC_DCM_EN_MASK_SFT\t\t\tBIT(12)\n#define AUD_SDM_MONO_SFT\t\t\t\t9\n#define AUD_SDM_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define AUD_DC_COMP_EN_SFT\t\t\t\t8\n#define AUD_DC_COMP_EN_MASK_SFT\t\t\t\tBIT(8)\n#define ATTGAIN_CTL_SFT\t\t\t\t\t0\n#define ATTGAIN_CTL_MASK_SFT\t\t\t\tGENMASK(5, 0)\n\n \n#define DAC_EN_SFT\t\t\t\t\t26\n#define DAC_EN_MASK\t\t\t\t\t0x1\n#define DAC_EN_MASK_SFT\t\t\t\t\tBIT(26)\n#define MUTE_SW_CH2_SFT\t\t\t\t\t25\n#define MUTE_SW_CH2_MASK\t\t\t\t0x1\n#define MUTE_SW_CH2_MASK_SFT\t\t\t\tBIT(25)\n#define MUTE_SW_CH1_SFT\t\t\t\t\t24\n#define MUTE_SW_CH1_MASK\t\t\t\t0x1\n#define MUTE_SW_CH1_MASK_SFT\t\t\t\tBIT(24)\n#define SINE_MODE_CH2_SFT\t\t\t\t20\n#define SINE_MODE_CH2_MASK\t\t\t\t0xf\n#define SINE_MODE_CH2_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define AMP_DIV_CH2_SFT\t\t\t\t\t17\n#define AMP_DIV_CH2_MASK\t\t\t\t0x7\n#define AMP_DIV_CH2_MASK_SFT\t\t\t\tGENMASK(19, 17)\n#define FREQ_DIV_CH2_SFT\t\t\t\t12\n#define FREQ_DIV_CH2_MASK\t\t\t\t0x1f\n#define FREQ_DIV_CH2_MASK_SFT\t\t\t\tGENMASK(16, 12)\n#define SINE_MODE_CH1_SFT\t\t\t\t8\n#define SINE_MODE_CH1_MASK\t\t\t\t0xf\n#define SINE_MODE_CH1_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define AMP_DIV_CH1_SFT\t\t\t\t\t5\n#define AMP_DIV_CH1_MASK\t\t\t\t0x7\n#define AMP_DIV_CH1_MASK_SFT\t\t\t\tGENMASK(7, 5)\n#define FREQ_DIV_CH1_SFT\t\t\t\t0\n#define FREQ_DIV_CH1_MASK\t\t\t\t0x1f\n#define FREQ_DIV_CH1_MASK_SFT\t\t\t\tGENMASK(4, 0)\n\n \n#define INNER_LOOP_BACK_MODE_SFT\t\t\t0\n#define INNER_LOOP_BACK_MODE_MASK_SFT\t\t\tGENMASK(7, 0)\n\n \n#define AFE_24M_ON_SFT\t\t\t\t\t1\n#define AFE_24M_ON_MASK_SFT\t\t\t\tBIT(1)\n#define AFE_22M_ON_SFT\t\t\t\t\t0\n#define AFE_22M_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define DL_NLE_FIFO_WBIN_SFT\t\t\t\t8\n#define DL_NLE_FIFO_WBIN_MASK_SFT\t\t\tGENMASK(11, 8)\n#define DL_NLE_FIFO_RBIN_SFT\t\t\t\t4\n#define DL_NLE_FIFO_RBIN_MASK_SFT\t\t\tGENMASK(7, 4)\n#define DL_NLE_FIFO_RDACTIVE_SFT\t\t\t3\n#define DL_NLE_FIFO_RDACTIVE_MASK_SFT\t\t\tBIT(3)\n#define DL_NLE_FIFO_STARTRD_SFT\t\t\t\t2\n#define DL_NLE_FIFO_STARTRD_MASK_SFT\t\t\tBIT(2)\n#define DL_NLE_FIFO_RD_EMPTY_SFT\t\t\t1\n#define DL_NLE_FIFO_RD_EMPTY_MASK_SFT\t\t\tBIT(1)\n#define DL_NLE_FIFO_WR_FULL_SFT\t\t\t\t0\n#define DL_NLE_FIFO_WR_FULL_MASK_SFT\t\t\tBIT(0)\n\n \n#define DL1_MODE_SFT\t\t\t\t\t24\n#define DL1_MODE_MASK\t\t\t\t\t0xf\n#define DL1_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL1_MINLEN_SFT\t\t\t\t\t20\n#define DL1_MINLEN_MASK\t\t\t\t\t0xf\n#define DL1_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL1_MAXLEN_SFT\t\t\t\t\t16\n#define DL1_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL1_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL1_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL1_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL1_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL1_PBUF_SIZE_SFT\t\t\t\t12\n#define DL1_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL1_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL1_MONO_SFT\t\t\t\t\t8\n#define DL1_MONO_MASK\t\t\t\t\t0x1\n#define DL1_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL1_NORMAL_MODE_SFT\t\t\t\t5\n#define DL1_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL1_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL1_HALIGN_SFT\t\t\t\t\t4\n#define DL1_HALIGN_MASK\t\t\t\t\t0x1\n#define DL1_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL1_HD_MODE_SFT\t\t\t\t\t0\n#define DL1_HD_MODE_MASK\t\t\t\t0x3\n#define DL1_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL2_MODE_SFT\t\t\t\t\t24\n#define DL2_MODE_MASK\t\t\t\t\t0xf\n#define DL2_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL2_MINLEN_SFT\t\t\t\t\t20\n#define DL2_MINLEN_MASK\t\t\t\t\t0xf\n#define DL2_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL2_MAXLEN_SFT\t\t\t\t\t16\n#define DL2_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL2_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL2_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL2_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL2_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL2_PBUF_SIZE_SFT\t\t\t\t12\n#define DL2_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL2_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL2_MONO_SFT\t\t\t\t\t8\n#define DL2_MONO_MASK\t\t\t\t\t0x1\n#define DL2_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL2_NORMAL_MODE_SFT\t\t\t\t5\n#define DL2_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL2_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL2_HALIGN_SFT\t\t\t\t\t4\n#define DL2_HALIGN_MASK\t\t\t\t\t0x1\n#define DL2_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL2_HD_MODE_SFT\t\t\t\t\t0\n#define DL2_HD_MODE_MASK\t\t\t\t0x3\n#define DL2_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL3_MODE_SFT\t\t\t\t\t24\n#define DL3_MODE_MASK\t\t\t\t\t0xf\n#define DL3_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL3_MINLEN_SFT\t\t\t\t\t20\n#define DL3_MINLEN_MASK\t\t\t\t\t0xf\n#define DL3_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL3_MAXLEN_SFT\t\t\t\t\t16\n#define DL3_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL3_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL3_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL3_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL3_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL3_PBUF_SIZE_SFT\t\t\t\t12\n#define DL3_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL3_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL3_MONO_SFT\t\t\t\t\t8\n#define DL3_MONO_MASK\t\t\t\t\t0x1\n#define DL3_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL3_NORMAL_MODE_SFT\t\t\t\t5\n#define DL3_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL3_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL3_HALIGN_SFT\t\t\t\t\t4\n#define DL3_HALIGN_MASK\t\t\t\t\t0x1\n#define DL3_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL3_HD_MODE_SFT\t\t\t\t\t0\n#define DL3_HD_MODE_MASK\t\t\t\t0x3\n#define DL3_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL4_MODE_SFT\t\t\t\t\t24\n#define DL4_MODE_MASK\t\t\t\t\t0xf\n#define DL4_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL4_MINLEN_SFT\t\t\t\t\t20\n#define DL4_MINLEN_MASK\t\t\t\t\t0xf\n#define DL4_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL4_MAXLEN_SFT\t\t\t\t\t16\n#define DL4_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL4_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL4_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL4_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL4_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL4_PBUF_SIZE_SFT\t\t\t\t12\n#define DL4_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL4_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL4_MONO_SFT\t\t\t\t\t8\n#define DL4_MONO_MASK\t\t\t\t\t0x1\n#define DL4_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL4_NORMAL_MODE_SFT\t\t\t\t5\n#define DL4_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL4_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL4_HALIGN_SFT\t\t\t\t\t4\n#define DL4_HALIGN_MASK\t\t\t\t\t0x1\n#define DL4_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL4_HD_MODE_SFT\t\t\t\t\t0\n#define DL4_HD_MODE_MASK\t\t\t\t0x3\n#define DL4_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL5_MODE_SFT\t\t\t\t\t24\n#define DL5_MODE_MASK\t\t\t\t\t0xf\n#define DL5_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL5_MINLEN_SFT\t\t\t\t\t20\n#define DL5_MINLEN_MASK\t\t\t\t\t0xf\n#define DL5_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL5_MAXLEN_SFT\t\t\t\t\t16\n#define DL5_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL5_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL5_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL5_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL5_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL5_PBUF_SIZE_SFT\t\t\t\t12\n#define DL5_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL5_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL5_MONO_SFT\t\t\t\t\t8\n#define DL5_MONO_MASK\t\t\t\t\t0x1\n#define DL5_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL5_NORMAL_MODE_SFT\t\t\t\t5\n#define DL5_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL5_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL5_HALIGN_SFT\t\t\t\t\t4\n#define DL5_HALIGN_MASK\t\t\t\t\t0x1\n#define DL5_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL5_HD_MODE_SFT\t\t\t\t\t0\n#define DL5_HD_MODE_MASK\t\t\t\t0x3\n#define DL5_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL6_MODE_SFT\t\t\t\t\t24\n#define DL6_MODE_MASK\t\t\t\t\t0xf\n#define DL6_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL6_MINLEN_SFT\t\t\t\t\t20\n#define DL6_MINLEN_MASK\t\t\t\t\t0xf\n#define DL6_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL6_MAXLEN_SFT\t\t\t\t\t16\n#define DL6_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL6_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL6_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL6_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL6_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL6_PBUF_SIZE_SFT\t\t\t\t12\n#define DL6_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL6_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL6_MONO_SFT\t\t\t\t\t8\n#define DL6_MONO_MASK\t\t\t\t\t0x1\n#define DL6_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL6_NORMAL_MODE_SFT\t\t\t\t5\n#define DL6_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL6_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL6_HALIGN_SFT\t\t\t\t\t4\n#define DL6_HALIGN_MASK\t\t\t\t\t0x1\n#define DL6_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL6_HD_MODE_SFT\t\t\t\t\t0\n#define DL6_HD_MODE_MASK\t\t\t\t0x3\n#define DL6_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL7_MODE_SFT\t\t\t\t\t24\n#define DL7_MODE_MASK\t\t\t\t\t0xf\n#define DL7_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL7_MINLEN_SFT\t\t\t\t\t20\n#define DL7_MINLEN_MASK\t\t\t\t\t0xf\n#define DL7_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL7_MAXLEN_SFT\t\t\t\t\t16\n#define DL7_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL7_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL7_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL7_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL7_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL7_PBUF_SIZE_SFT\t\t\t\t12\n#define DL7_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL7_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL7_MONO_SFT\t\t\t\t\t8\n#define DL7_MONO_MASK\t\t\t\t\t0x1\n#define DL7_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL7_NORMAL_MODE_SFT\t\t\t\t5\n#define DL7_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL7_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL7_HALIGN_SFT\t\t\t\t\t4\n#define DL7_HALIGN_MASK\t\t\t\t\t0x1\n#define DL7_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL7_HD_MODE_SFT\t\t\t\t\t0\n#define DL7_HD_MODE_MASK\t\t\t\t0x3\n#define DL7_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL8_MODE_SFT\t\t\t\t\t24\n#define DL8_MODE_MASK\t\t\t\t\t0xf\n#define DL8_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL8_MINLEN_SFT\t\t\t\t\t20\n#define DL8_MINLEN_MASK\t\t\t\t\t0xf\n#define DL8_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL8_MAXLEN_SFT\t\t\t\t\t16\n#define DL8_MAXLEN_MASK\t\t\t\t\t0xf\n#define DL8_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL8_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL8_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL8_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\t\tBIT(15)\n#define DL8_PBUF_SIZE_SFT\t\t\t\t12\n#define DL8_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL8_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL8_MONO_SFT\t\t\t\t\t8\n#define DL8_MONO_MASK\t\t\t\t\t0x1\n#define DL8_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL8_NORMAL_MODE_SFT\t\t\t\t5\n#define DL8_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL8_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL8_HALIGN_SFT\t\t\t\t\t4\n#define DL8_HALIGN_MASK\t\t\t\t\t0x1\n#define DL8_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL8_HD_MODE_SFT\t\t\t\t\t0\n#define DL8_HD_MODE_MASK\t\t\t\t0x3\n#define DL8_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DL12_MODE_SFT\t\t\t\t\t24\n#define DL12_MODE_MASK\t\t\t\t\t0xf\n#define DL12_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DL12_MINLEN_SFT\t\t\t\t\t20\n#define DL12_MINLEN_MASK\t\t\t\t0xf\n#define DL12_MINLEN_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define DL12_MAXLEN_SFT\t\t\t\t\t16\n#define DL12_MAXLEN_MASK\t\t\t\t0xf\n#define DL12_MAXLEN_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define DL12_SW_CLEAR_BUF_EMPTY_SFT\t\t\t15\n#define DL12_SW_CLEAR_BUF_EMPTY_MASK\t\t\t0x1\n#define DL12_SW_CLEAR_BUF_EMPTY_MASK_SFT\t\tBIT(15)\n#define DL12_PBUF_SIZE_SFT\t\t\t\t12\n#define DL12_PBUF_SIZE_MASK\t\t\t\t0x3\n#define DL12_PBUF_SIZE_MASK_SFT\t\t\t\tGENMASK(13, 12)\n#define DL12_4CH_EN_SFT\t\t\t\t\t11\n#define DL12_4CH_EN_MASK\t\t\t\t0x1\n#define DL12_4CH_EN_MASK_SFT\t\t\t\tBIT(11)\n#define DL12_MONO_SFT\t\t\t\t\t8\n#define DL12_MONO_MASK\t\t\t\t\t0x1\n#define DL12_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DL12_NORMAL_MODE_SFT\t\t\t\t5\n#define DL12_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DL12_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DL12_HALIGN_SFT\t\t\t\t\t4\n#define DL12_HALIGN_MASK\t\t\t\t0x1\n#define DL12_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DL12_HD_MODE_SFT\t\t\t\t0\n#define DL12_HD_MODE_MASK\t\t\t\t0x3\n#define DL12_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define AWB_MODE_SFT\t\t\t\t\t24\n#define AWB_MODE_MASK\t\t\t\t\t0xf\n#define AWB_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define AWB_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define AWB_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define AWB_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define AWB_R_MONO_SFT\t\t\t\t\t9\n#define AWB_R_MONO_MASK\t\t\t\t\t0x1\n#define AWB_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define AWB_MONO_SFT\t\t\t\t\t8\n#define AWB_MONO_MASK\t\t\t\t\t0x1\n#define AWB_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define AWB_WR_SIGN_SFT\t\t\t\t\t6\n#define AWB_WR_SIGN_MASK\t\t\t\t0x1\n#define AWB_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define AWB_NORMAL_MODE_SFT\t\t\t\t5\n#define AWB_NORMAL_MODE_MASK\t\t\t\t0x1\n#define AWB_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define AWB_HALIGN_SFT\t\t\t\t\t4\n#define AWB_HALIGN_MASK\t\t\t\t\t0x1\n#define AWB_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define AWB_HD_MODE_SFT\t\t\t\t\t0\n#define AWB_HD_MODE_MASK\t\t\t\t0x3\n#define AWB_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define AWB2_MODE_SFT\t\t\t\t\t24\n#define AWB2_MODE_MASK\t\t\t\t\t0xf\n#define AWB2_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define AWB2_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define AWB2_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define AWB2_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define AWB2_R_MONO_SFT\t\t\t\t\t9\n#define AWB2_R_MONO_MASK\t\t\t\t0x1\n#define AWB2_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define AWB2_MONO_SFT\t\t\t\t\t8\n#define AWB2_MONO_MASK\t\t\t\t\t0x1\n#define AWB2_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define AWB2_WR_SIGN_SFT\t\t\t\t6\n#define AWB2_WR_SIGN_MASK\t\t\t\t0x1\n#define AWB2_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define AWB2_NORMAL_MODE_SFT\t\t\t\t5\n#define AWB2_NORMAL_MODE_MASK\t\t\t\t0x1\n#define AWB2_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define AWB2_HALIGN_SFT\t\t\t\t\t4\n#define AWB2_HALIGN_MASK\t\t\t\t0x1\n#define AWB2_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define AWB2_HD_MODE_SFT\t\t\t\t0\n#define AWB2_HD_MODE_MASK\t\t\t\t0x3\n#define AWB2_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL_MODE_SFT\t\t\t\t\t24\n#define VUL_MODE_MASK\t\t\t\t\t0xf\n#define VUL_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL_R_MONO_SFT\t\t\t\t\t9\n#define VUL_R_MONO_MASK\t\t\t\t\t0x1\n#define VUL_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL_MONO_SFT\t\t\t\t\t8\n#define VUL_MONO_MASK\t\t\t\t\t0x1\n#define VUL_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL_WR_SIGN_SFT\t\t\t\t\t6\n#define VUL_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL_HALIGN_SFT\t\t\t\t\t4\n#define VUL_HALIGN_MASK\t\t\t\t\t0x1\n#define VUL_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL_HD_MODE_SFT\t\t\t\t\t0\n#define VUL_HD_MODE_MASK\t\t\t\t0x3\n#define VUL_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL12_MODE_SFT\t\t\t\t\t24\n#define VUL12_MODE_MASK\t\t\t\t\t0xf\n#define VUL12_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL12_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL12_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL12_SW_CLEAR_BUF_FULL_MASK_SFT\t\tBIT(15)\n#define VUL12_4CH_EN_SFT\t\t\t\t11\n#define VUL12_4CH_EN_MASK\t\t\t\t0x1\n#define VUL12_4CH_EN_MASK_SFT\t\t\t\tBIT(11)\n#define VUL12_R_MONO_SFT\t\t\t\t9\n#define VUL12_R_MONO_MASK\t\t\t\t0x1\n#define VUL12_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL12_MONO_SFT\t\t\t\t\t8\n#define VUL12_MONO_MASK\t\t\t\t\t0x1\n#define VUL12_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL12_WR_SIGN_SFT\t\t\t\t6\n#define VUL12_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL12_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL12_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL12_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL12_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL12_HALIGN_SFT\t\t\t\t4\n#define VUL12_HALIGN_MASK\t\t\t\t0x1\n#define VUL12_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL12_HD_MODE_SFT\t\t\t\t0\n#define VUL12_HD_MODE_MASK\t\t\t\t0x3\n#define VUL12_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL2_MODE_SFT\t\t\t\t\t24\n#define VUL2_MODE_MASK\t\t\t\t\t0xf\n#define VUL2_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL2_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL2_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL2_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL2_R_MONO_SFT\t\t\t\t\t9\n#define VUL2_R_MONO_MASK\t\t\t\t0x1\n#define VUL2_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL2_MONO_SFT\t\t\t\t\t8\n#define VUL2_MONO_MASK\t\t\t\t\t0x1\n#define VUL2_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL2_WR_SIGN_SFT\t\t\t\t6\n#define VUL2_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL2_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL2_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL2_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL2_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL2_HALIGN_SFT\t\t\t\t\t4\n#define VUL2_HALIGN_MASK\t\t\t\t0x1\n#define VUL2_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL2_HD_MODE_SFT\t\t\t\t0\n#define VUL2_HD_MODE_MASK\t\t\t\t0x3\n#define VUL2_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL3_MODE_SFT\t\t\t\t\t24\n#define VUL3_MODE_MASK\t\t\t\t\t0xf\n#define VUL3_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL3_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL3_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL3_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL3_R_MONO_SFT\t\t\t\t\t9\n#define VUL3_R_MONO_MASK\t\t\t\t0x1\n#define VUL3_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL3_MONO_SFT\t\t\t\t\t8\n#define VUL3_MONO_MASK\t\t\t\t\t0x1\n#define VUL3_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL3_WR_SIGN_SFT\t\t\t\t6\n#define VUL3_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL3_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL3_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL3_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL3_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL3_HALIGN_SFT\t\t\t\t\t4\n#define VUL3_HALIGN_MASK\t\t\t\t0x1\n#define VUL3_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL3_HD_MODE_SFT\t\t\t\t0\n#define VUL3_HD_MODE_MASK\t\t\t\t0x3\n#define VUL3_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL4_MODE_SFT\t\t\t\t\t24\n#define VUL4_MODE_MASK\t\t\t\t\t0xf\n#define VUL4_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL4_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL4_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL4_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL4_R_MONO_SFT\t\t\t\t\t9\n#define VUL4_R_MONO_MASK\t\t\t\t0x1\n#define VUL4_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL4_MONO_SFT\t\t\t\t\t8\n#define VUL4_MONO_MASK\t\t\t\t\t0x1\n#define VUL4_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL4_WR_SIGN_SFT\t\t\t\t6\n#define VUL4_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL4_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL4_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL4_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL4_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL4_HALIGN_SFT\t\t\t\t\t4\n#define VUL4_HALIGN_MASK\t\t\t\t0x1\n#define VUL4_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL4_HD_MODE_SFT\t\t\t\t0\n#define VUL4_HD_MODE_MASK\t\t\t\t0x3\n#define VUL4_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL5_MODE_SFT\t\t\t\t\t24\n#define VUL5_MODE_MASK\t\t\t\t\t0xf\n#define VUL5_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL5_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL5_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL5_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL5_R_MONO_SFT\t\t\t\t\t9\n#define VUL5_R_MONO_MASK\t\t\t\t0x1\n#define VUL5_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL5_MONO_SFT\t\t\t\t\t8\n#define VUL5_MONO_MASK\t\t\t\t\t0x1\n#define VUL5_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL5_WR_SIGN_SFT\t\t\t\t6\n#define VUL5_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL5_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL5_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL5_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL5_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL5_HALIGN_SFT\t\t\t\t\t4\n#define VUL5_HALIGN_MASK\t\t\t\t0x1\n#define VUL5_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL5_HD_MODE_SFT\t\t\t\t0\n#define VUL5_HD_MODE_MASK\t\t\t\t0x3\n#define VUL5_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define VUL6_MODE_SFT\t\t\t\t\t24\n#define VUL6_MODE_MASK\t\t\t\t\t0xf\n#define VUL6_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define VUL6_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define VUL6_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define VUL6_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define VUL6_R_MONO_SFT\t\t\t\t\t9\n#define VUL6_R_MONO_MASK\t\t\t\t0x1\n#define VUL6_R_MONO_MASK_SFT\t\t\t\tBIT(9)\n#define VUL6_MONO_SFT\t\t\t\t\t8\n#define VUL6_MONO_MASK\t\t\t\t\t0x1\n#define VUL6_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define VUL6_WR_SIGN_SFT\t\t\t\t6\n#define VUL6_WR_SIGN_MASK\t\t\t\t0x1\n#define VUL6_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define VUL6_NORMAL_MODE_SFT\t\t\t\t5\n#define VUL6_NORMAL_MODE_MASK\t\t\t\t0x1\n#define VUL6_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define VUL6_HALIGN_SFT\t\t\t\t\t4\n#define VUL6_HALIGN_MASK\t\t\t\t0x1\n#define VUL6_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define VUL6_HD_MODE_SFT\t\t\t\t0\n#define VUL6_HD_MODE_MASK\t\t\t\t0x3\n#define VUL6_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define DAI_MODE_SFT\t\t\t\t\t24\n#define DAI_MODE_MASK\t\t\t\t\t0x3\n#define DAI_MODE_MASK_SFT\t\t\t\tGENMASK(25, 24)\n#define DAI_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define DAI_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define DAI_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define DAI_DUPLICATE_WR_SFT\t\t\t\t10\n#define DAI_DUPLICATE_WR_MASK\t\t\t\t0x1\n#define DAI_DUPLICATE_WR_MASK_SFT\t\t\tBIT(10)\n#define DAI_MONO_SFT\t\t\t\t\t8\n#define DAI_MONO_MASK\t\t\t\t\t0x1\n#define DAI_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DAI_WR_SIGN_SFT\t\t\t\t\t6\n#define DAI_WR_SIGN_MASK\t\t\t\t0x1\n#define DAI_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define DAI_NORMAL_MODE_SFT\t\t\t\t5\n#define DAI_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DAI_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DAI_HALIGN_SFT\t\t\t\t\t4\n#define DAI_HALIGN_MASK\t\t\t\t\t0x1\n#define DAI_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DAI_HD_MODE_SFT\t\t\t\t\t0\n#define DAI_HD_MODE_MASK\t\t\t\t0x3\n#define DAI_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define MOD_DAI_MODE_SFT\t\t\t\t24\n#define MOD_DAI_MODE_MASK\t\t\t\t0x3\n#define MOD_DAI_MODE_MASK_SFT\t\t\t\tGENMASK(25, 24)\n#define MOD_DAI_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define MOD_DAI_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define MOD_DAI_SW_CLEAR_BUF_FULL_MASK_SFT\t\tBIT(15)\n#define MOD_DAI_DUPLICATE_WR_SFT\t\t\t10\n#define MOD_DAI_DUPLICATE_WR_MASK\t\t\t0x1\n#define MOD_DAI_DUPLICATE_WR_MASK_SFT\t\t\tBIT(10)\n#define MOD_DAI_MONO_SFT\t\t\t\t8\n#define MOD_DAI_MONO_MASK\t\t\t\t0x1\n#define MOD_DAI_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define MOD_DAI_WR_SIGN_SFT\t\t\t\t6\n#define MOD_DAI_WR_SIGN_MASK\t\t\t\t0x1\n#define MOD_DAI_WR_SIGN_MASK_SFT\t\t\tBIT(6)\n#define MOD_DAI_NORMAL_MODE_SFT\t\t\t\t5\n#define MOD_DAI_NORMAL_MODE_MASK\t\t\t0x1\n#define MOD_DAI_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define MOD_DAI_HALIGN_SFT\t\t\t\t4\n#define MOD_DAI_HALIGN_MASK\t\t\t\t0x1\n#define MOD_DAI_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define MOD_DAI_HD_MODE_SFT\t\t\t\t0\n#define MOD_DAI_HD_MODE_MASK\t\t\t\t0x3\n#define MOD_DAI_HD_MODE_MASK_SFT\t\t\tGENMASK(1, 0)\n\n \n#define DAI2_MODE_SFT\t\t\t\t\t24\n#define DAI2_MODE_MASK\t\t\t\t\t0xf\n#define DAI2_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define DAI2_SW_CLEAR_BUF_FULL_SFT\t\t\t15\n#define DAI2_SW_CLEAR_BUF_FULL_MASK\t\t\t0x1\n#define DAI2_SW_CLEAR_BUF_FULL_MASK_SFT\t\t\tBIT(15)\n#define DAI2_DUPLICATE_WR_SFT\t\t\t\t10\n#define DAI2_DUPLICATE_WR_MASK\t\t\t\t0x1\n#define DAI2_DUPLICATE_WR_MASK_SFT\t\t\tBIT(10)\n#define DAI2_MONO_SFT\t\t\t\t\t8\n#define DAI2_MONO_MASK\t\t\t\t\t0x1\n#define DAI2_MONO_MASK_SFT\t\t\t\tBIT(8)\n#define DAI2_WR_SIGN_SFT\t\t\t\t6\n#define DAI2_WR_SIGN_MASK\t\t\t\t0x1\n#define DAI2_WR_SIGN_MASK_SFT\t\t\t\tBIT(6)\n#define DAI2_NORMAL_MODE_SFT\t\t\t\t5\n#define DAI2_NORMAL_MODE_MASK\t\t\t\t0x1\n#define DAI2_NORMAL_MODE_MASK_SFT\t\t\tBIT(5)\n#define DAI2_HALIGN_SFT\t\t\t\t\t4\n#define DAI2_HALIGN_MASK\t\t\t\t0x1\n#define DAI2_HALIGN_MASK_SFT\t\t\t\tBIT(4)\n#define DAI2_HD_MODE_SFT\t\t\t\t0\n#define DAI2_HD_MODE_MASK\t\t\t\t0x3\n#define DAI2_HD_MODE_MASK_SFT\t\t\t\tGENMASK(1, 0)\n\n \n#define CPU_COMPACT_MODE_SFT\t\t\t\t2\n#define CPU_COMPACT_MODE_MASK_SFT\t\t\tBIT(2)\n#define CPU_HD_ALIGN_SFT\t\t\t\t1\n#define CPU_HD_ALIGN_MASK_SFT\t\t\t\tBIT(1)\n#define SYSRAM_SIGN_SFT\t\t\t\t\t0\n#define SYSRAM_SIGN_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define IRQ31_MCU_ON_SFT\t\t\t\t31\n#define IRQ31_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ31_MCU_ON_MASK_SFT\t\t\t\tBIT(31)\n#define IRQ26_MCU_ON_SFT\t\t\t\t26\n#define IRQ26_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ26_MCU_ON_MASK_SFT\t\t\t\tBIT(26)\n#define IRQ25_MCU_ON_SFT\t\t\t\t25\n#define IRQ25_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ25_MCU_ON_MASK_SFT\t\t\t\tBIT(25)\n#define IRQ24_MCU_ON_SFT\t\t\t\t24\n#define IRQ24_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ24_MCU_ON_MASK_SFT\t\t\t\tBIT(24)\n#define IRQ23_MCU_ON_SFT\t\t\t\t23\n#define IRQ23_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ23_MCU_ON_MASK_SFT\t\t\t\tBIT(23)\n#define IRQ22_MCU_ON_SFT\t\t\t\t22\n#define IRQ22_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ22_MCU_ON_MASK_SFT\t\t\t\tBIT(22)\n#define IRQ21_MCU_ON_SFT\t\t\t\t21\n#define IRQ21_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ21_MCU_ON_MASK_SFT\t\t\t\tBIT(21)\n#define IRQ20_MCU_ON_SFT\t\t\t\t20\n#define IRQ20_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ20_MCU_ON_MASK_SFT\t\t\t\tBIT(20)\n#define IRQ19_MCU_ON_SFT\t\t\t\t19\n#define IRQ19_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ19_MCU_ON_MASK_SFT\t\t\t\tBIT(19)\n#define IRQ18_MCU_ON_SFT\t\t\t\t18\n#define IRQ18_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ18_MCU_ON_MASK_SFT\t\t\t\tBIT(18)\n#define IRQ17_MCU_ON_SFT\t\t\t\t17\n#define IRQ17_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ17_MCU_ON_MASK_SFT\t\t\t\tBIT(17)\n#define IRQ16_MCU_ON_SFT\t\t\t\t16\n#define IRQ16_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ16_MCU_ON_MASK_SFT\t\t\t\tBIT(16)\n#define IRQ15_MCU_ON_SFT\t\t\t\t15\n#define IRQ15_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ15_MCU_ON_MASK_SFT\t\t\t\tBIT(15)\n#define IRQ14_MCU_ON_SFT\t\t\t\t14\n#define IRQ14_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ14_MCU_ON_MASK_SFT\t\t\t\tBIT(14)\n#define IRQ13_MCU_ON_SFT\t\t\t\t13\n#define IRQ13_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ13_MCU_ON_MASK_SFT\t\t\t\tBIT(13)\n#define IRQ12_MCU_ON_SFT\t\t\t\t12\n#define IRQ12_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ12_MCU_ON_MASK_SFT\t\t\t\tBIT(12)\n#define IRQ11_MCU_ON_SFT\t\t\t\t11\n#define IRQ11_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ11_MCU_ON_MASK_SFT\t\t\t\tBIT(11)\n#define IRQ10_MCU_ON_SFT\t\t\t\t10\n#define IRQ10_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ10_MCU_ON_MASK_SFT\t\t\t\tBIT(10)\n#define IRQ9_MCU_ON_SFT\t\t\t\t\t9\n#define IRQ9_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ9_MCU_ON_MASK_SFT\t\t\t\tBIT(9)\n#define IRQ8_MCU_ON_SFT\t\t\t\t\t8\n#define IRQ8_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ8_MCU_ON_MASK_SFT\t\t\t\tBIT(8)\n#define IRQ7_MCU_ON_SFT\t\t\t\t\t7\n#define IRQ7_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ7_MCU_ON_MASK_SFT\t\t\t\tBIT(7)\n#define IRQ6_MCU_ON_SFT\t\t\t\t\t6\n#define IRQ6_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ6_MCU_ON_MASK_SFT\t\t\t\tBIT(6)\n#define IRQ5_MCU_ON_SFT\t\t\t\t\t5\n#define IRQ5_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ5_MCU_ON_MASK_SFT\t\t\t\tBIT(5)\n#define IRQ4_MCU_ON_SFT\t\t\t\t\t4\n#define IRQ4_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ4_MCU_ON_MASK_SFT\t\t\t\tBIT(4)\n#define IRQ3_MCU_ON_SFT\t\t\t\t\t3\n#define IRQ3_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ3_MCU_ON_MASK_SFT\t\t\t\tBIT(3)\n#define IRQ2_MCU_ON_SFT\t\t\t\t\t2\n#define IRQ2_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ2_MCU_ON_MASK_SFT\t\t\t\tBIT(2)\n#define IRQ1_MCU_ON_SFT\t\t\t\t\t1\n#define IRQ1_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ1_MCU_ON_MASK_SFT\t\t\t\tBIT(1)\n#define IRQ0_MCU_ON_SFT\t\t\t\t\t0\n#define IRQ0_MCU_ON_MASK\t\t\t\t0x1\n#define IRQ0_MCU_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define IRQ7_MCU_MODE_SFT\t\t\t\t28\n#define IRQ7_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ7_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(31, 28)\n#define IRQ6_MCU_MODE_SFT\t\t\t\t24\n#define IRQ6_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ6_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define IRQ5_MCU_MODE_SFT\t\t\t\t20\n#define IRQ5_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ5_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define IRQ4_MCU_MODE_SFT\t\t\t\t16\n#define IRQ4_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ4_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define IRQ3_MCU_MODE_SFT\t\t\t\t12\n#define IRQ3_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ3_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(15, 12)\n#define IRQ2_MCU_MODE_SFT\t\t\t\t8\n#define IRQ2_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ2_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define IRQ1_MCU_MODE_SFT\t\t\t\t4\n#define IRQ1_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ1_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define IRQ0_MCU_MODE_SFT\t\t\t\t0\n#define IRQ0_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ0_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(3, 0)\n\n \n#define IRQ15_MCU_MODE_SFT\t\t\t\t28\n#define IRQ15_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ15_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(31, 28)\n#define IRQ14_MCU_MODE_SFT\t\t\t\t24\n#define IRQ14_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ14_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define IRQ13_MCU_MODE_SFT\t\t\t\t20\n#define IRQ13_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ13_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define IRQ12_MCU_MODE_SFT\t\t\t\t16\n#define IRQ12_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ12_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define IRQ11_MCU_MODE_SFT\t\t\t\t12\n#define IRQ11_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ11_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(15, 12)\n#define IRQ10_MCU_MODE_SFT\t\t\t\t8\n#define IRQ10_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ10_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define IRQ9_MCU_MODE_SFT\t\t\t\t4\n#define IRQ9_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ9_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define IRQ8_MCU_MODE_SFT\t\t\t\t0\n#define IRQ8_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ8_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(3, 0)\n\n \n#define IRQ23_MCU_MODE_SFT\t\t\t\t28\n#define IRQ23_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ23_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(31, 28)\n#define IRQ22_MCU_MODE_SFT\t\t\t\t24\n#define IRQ22_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ22_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(27, 24)\n#define IRQ21_MCU_MODE_SFT\t\t\t\t20\n#define IRQ21_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ21_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(23, 20)\n#define IRQ20_MCU_MODE_SFT\t\t\t\t16\n#define IRQ20_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ20_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(19, 16)\n#define IRQ19_MCU_MODE_SFT\t\t\t\t12\n#define IRQ19_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ19_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(15, 12)\n#define IRQ18_MCU_MODE_SFT\t\t\t\t8\n#define IRQ18_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ18_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define IRQ17_MCU_MODE_SFT\t\t\t\t4\n#define IRQ17_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ17_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define IRQ16_MCU_MODE_SFT\t\t\t\t0\n#define IRQ16_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ16_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(3, 0)\n\n \n#define IRQ26_MCU_MODE_SFT\t\t\t\t8\n#define IRQ26_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ26_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(11, 8)\n#define IRQ25_MCU_MODE_SFT\t\t\t\t4\n#define IRQ25_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ25_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(7, 4)\n#define IRQ24_MCU_MODE_SFT\t\t\t\t0\n#define IRQ24_MCU_MODE_MASK\t\t\t\t0xf\n#define IRQ24_MCU_MODE_MASK_SFT\t\t\t\tGENMASK(3, 0)\n\n \n#define IRQ31_MCU_CLR_SFT\t\t\t\t31\n#define IRQ31_MCU_CLR_MASK_SFT\t\t\t\tBIT(31)\n#define IRQ26_MCU_CLR_SFT\t\t\t\t26\n#define IRQ26_MCU_CLR_MASK_SFT\t\t\t\tBIT(26)\n#define IRQ25_MCU_CLR_SFT\t\t\t\t25\n#define IRQ25_MCU_CLR_MASK_SFT\t\t\t\tBIT(25)\n#define IRQ24_MCU_CLR_SFT\t\t\t\t24\n#define IRQ24_MCU_CLR_MASK_SFT\t\t\t\tBIT(24)\n#define IRQ23_MCU_CLR_SFT\t\t\t\t23\n#define IRQ23_MCU_CLR_MASK_SFT\t\t\t\tBIT(23)\n#define IRQ22_MCU_CLR_SFT\t\t\t\t22\n#define IRQ22_MCU_CLR_MASK_SFT\t\t\t\tBIT(22)\n#define IRQ21_MCU_CLR_SFT\t\t\t\t21\n#define IRQ21_MCU_CLR_MASK_SFT\t\t\t\tBIT(21)\n#define IRQ20_MCU_CLR_SFT\t\t\t\t20\n#define IRQ20_MCU_CLR_MASK_SFT\t\t\t\tBIT(20)\n#define IRQ19_MCU_CLR_SFT\t\t\t\t19\n#define IRQ19_MCU_CLR_MASK_SFT\t\t\t\tBIT(19)\n#define IRQ18_MCU_CLR_SFT\t\t\t\t18\n#define IRQ18_MCU_CLR_MASK_SFT\t\t\t\tBIT(18)\n#define IRQ17_MCU_CLR_SFT\t\t\t\t17\n#define IRQ17_MCU_CLR_MASK_SFT\t\t\t\tBIT(17)\n#define IRQ16_MCU_CLR_SFT\t\t\t\t16\n#define IRQ16_MCU_CLR_MASK_SFT\t\t\t\tBIT(16)\n#define IRQ15_MCU_CLR_SFT\t\t\t\t15\n#define IRQ15_MCU_CLR_MASK_SFT\t\t\t\tBIT(15)\n#define IRQ14_MCU_CLR_SFT\t\t\t\t14\n#define IRQ14_MCU_CLR_MASK_SFT\t\t\t\tBIT(14)\n#define IRQ13_MCU_CLR_SFT\t\t\t\t13\n#define IRQ13_MCU_CLR_MASK_SFT\t\t\t\tBIT(13)\n#define IRQ12_MCU_CLR_SFT\t\t\t\t12\n#define IRQ12_MCU_CLR_MASK_SFT\t\t\t\tBIT(12)\n#define IRQ11_MCU_CLR_SFT\t\t\t\t11\n#define IRQ11_MCU_CLR_MASK_SFT\t\t\t\tBIT(11)\n#define IRQ10_MCU_CLR_SFT\t\t\t\t10\n#define IRQ10_MCU_CLR_MASK_SFT\t\t\t\tBIT(10)\n#define IRQ9_MCU_CLR_SFT\t\t\t\t9\n#define IRQ9_MCU_CLR_MASK_SFT\t\t\t\tBIT(9)\n#define IRQ8_MCU_CLR_SFT\t\t\t\t8\n#define IRQ8_MCU_CLR_MASK_SFT\t\t\t\tBIT(8)\n#define IRQ7_MCU_CLR_SFT\t\t\t\t7\n#define IRQ7_MCU_CLR_MASK_SFT\t\t\t\tBIT(7)\n#define IRQ6_MCU_CLR_SFT\t\t\t\t6\n#define IRQ6_MCU_CLR_MASK_SFT\t\t\t\tBIT(6)\n#define IRQ5_MCU_CLR_SFT\t\t\t\t5\n#define IRQ5_MCU_CLR_MASK_SFT\t\t\t\tBIT(5)\n#define IRQ4_MCU_CLR_SFT\t\t\t\t4\n#define IRQ4_MCU_CLR_MASK_SFT\t\t\t\tBIT(4)\n#define IRQ3_MCU_CLR_SFT\t\t\t\t3\n#define IRQ3_MCU_CLR_MASK_SFT\t\t\t\tBIT(3)\n#define IRQ2_MCU_CLR_SFT\t\t\t\t2\n#define IRQ2_MCU_CLR_MASK_SFT\t\t\t\tBIT(2)\n#define IRQ1_MCU_CLR_SFT\t\t\t\t1\n#define IRQ1_MCU_CLR_MASK_SFT\t\t\t\tBIT(1)\n#define IRQ0_MCU_CLR_SFT\t\t\t\t0\n#define IRQ0_MCU_CLR_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define IRQ31_MCU_EN_SFT\t\t\t\t31\n#define IRQ30_MCU_EN_SFT\t\t\t\t30\n#define IRQ29_MCU_EN_SFT\t\t\t\t29\n#define IRQ28_MCU_EN_SFT\t\t\t\t28\n#define IRQ27_MCU_EN_SFT\t\t\t\t27\n#define IRQ26_MCU_EN_SFT\t\t\t\t26\n#define IRQ25_MCU_EN_SFT\t\t\t\t25\n#define IRQ24_MCU_EN_SFT\t\t\t\t24\n#define IRQ23_MCU_EN_SFT\t\t\t\t23\n#define IRQ22_MCU_EN_SFT\t\t\t\t22\n#define IRQ21_MCU_EN_SFT\t\t\t\t21\n#define IRQ20_MCU_EN_SFT\t\t\t\t20\n#define IRQ19_MCU_EN_SFT\t\t\t\t19\n#define IRQ18_MCU_EN_SFT\t\t\t\t18\n#define IRQ17_MCU_EN_SFT\t\t\t\t17\n#define IRQ16_MCU_EN_SFT\t\t\t\t16\n#define IRQ15_MCU_EN_SFT\t\t\t\t15\n#define IRQ14_MCU_EN_SFT\t\t\t\t14\n#define IRQ13_MCU_EN_SFT\t\t\t\t13\n#define IRQ12_MCU_EN_SFT\t\t\t\t12\n#define IRQ11_MCU_EN_SFT\t\t\t\t11\n#define IRQ10_MCU_EN_SFT\t\t\t\t10\n#define IRQ9_MCU_EN_SFT\t\t\t\t\t9\n#define IRQ8_MCU_EN_SFT\t\t\t\t\t8\n#define IRQ7_MCU_EN_SFT\t\t\t\t\t7\n#define IRQ6_MCU_EN_SFT\t\t\t\t\t6\n#define IRQ5_MCU_EN_SFT\t\t\t\t\t5\n#define IRQ4_MCU_EN_SFT\t\t\t\t\t4\n#define IRQ3_MCU_EN_SFT\t\t\t\t\t3\n#define IRQ2_MCU_EN_SFT\t\t\t\t\t2\n#define IRQ1_MCU_EN_SFT\t\t\t\t\t1\n#define IRQ0_MCU_EN_SFT\t\t\t\t\t0\n\n \n#define IRQ31_MCU_SCP_EN_SFT\t\t\t\t31\n#define IRQ30_MCU_SCP_EN_SFT\t\t\t\t30\n#define IRQ29_MCU_SCP_EN_SFT\t\t\t\t29\n#define IRQ28_MCU_SCP_EN_SFT\t\t\t\t28\n#define IRQ27_MCU_SCP_EN_SFT\t\t\t\t27\n#define IRQ26_MCU_SCP_EN_SFT\t\t\t\t26\n#define IRQ25_MCU_SCP_EN_SFT\t\t\t\t25\n#define IRQ24_MCU_SCP_EN_SFT\t\t\t\t24\n#define IRQ23_MCU_SCP_EN_SFT\t\t\t\t23\n#define IRQ22_MCU_SCP_EN_SFT\t\t\t\t22\n#define IRQ21_MCU_SCP_EN_SFT\t\t\t\t21\n#define IRQ20_MCU_SCP_EN_SFT\t\t\t\t20\n#define IRQ19_MCU_SCP_EN_SFT\t\t\t\t19\n#define IRQ18_MCU_SCP_EN_SFT\t\t\t\t18\n#define IRQ17_MCU_SCP_EN_SFT\t\t\t\t17\n#define IRQ16_MCU_SCP_EN_SFT\t\t\t\t16\n#define IRQ15_MCU_SCP_EN_SFT\t\t\t\t15\n#define IRQ14_MCU_SCP_EN_SFT\t\t\t\t14\n#define IRQ13_MCU_SCP_EN_SFT\t\t\t\t13\n#define IRQ12_MCU_SCP_EN_SFT\t\t\t\t12\n#define IRQ11_MCU_SCP_EN_SFT\t\t\t\t11\n#define IRQ10_MCU_SCP_EN_SFT\t\t\t\t10\n#define IRQ9_MCU_SCP_EN_SFT\t\t\t\t9\n#define IRQ8_MCU_SCP_EN_SFT\t\t\t\t8\n#define IRQ7_MCU_SCP_EN_SFT\t\t\t\t7\n#define IRQ6_MCU_SCP_EN_SFT\t\t\t\t6\n#define IRQ5_MCU_SCP_EN_SFT\t\t\t\t5\n#define IRQ4_MCU_SCP_EN_SFT\t\t\t\t4\n#define IRQ3_MCU_SCP_EN_SFT\t\t\t\t3\n#define IRQ2_MCU_SCP_EN_SFT\t\t\t\t2\n#define IRQ1_MCU_SCP_EN_SFT\t\t\t\t1\n#define IRQ0_MCU_SCP_EN_SFT\t\t\t\t0\n\n \n#define IRQ31_MCU_DSP_EN_SFT\t\t\t\t31\n#define IRQ30_MCU_DSP_EN_SFT\t\t\t\t30\n#define IRQ29_MCU_DSP_EN_SFT\t\t\t\t29\n#define IRQ28_MCU_DSP_EN_SFT\t\t\t\t28\n#define IRQ27_MCU_DSP_EN_SFT\t\t\t\t27\n#define IRQ26_MCU_DSP_EN_SFT\t\t\t\t26\n#define IRQ25_MCU_DSP_EN_SFT\t\t\t\t25\n#define IRQ24_MCU_DSP_EN_SFT\t\t\t\t24\n#define IRQ23_MCU_DSP_EN_SFT\t\t\t\t23\n#define IRQ22_MCU_DSP_EN_SFT\t\t\t\t22\n#define IRQ21_MCU_DSP_EN_SFT\t\t\t\t21\n#define IRQ20_MCU_DSP_EN_SFT\t\t\t\t20\n#define IRQ19_MCU_DSP_EN_SFT\t\t\t\t19\n#define IRQ18_MCU_DSP_EN_SFT\t\t\t\t18\n#define IRQ17_MCU_DSP_EN_SFT\t\t\t\t17\n#define IRQ16_MCU_DSP_EN_SFT\t\t\t\t16\n#define IRQ15_MCU_DSP_EN_SFT\t\t\t\t15\n#define IRQ14_MCU_DSP_EN_SFT\t\t\t\t14\n#define IRQ13_MCU_DSP_EN_SFT\t\t\t\t13\n#define IRQ12_MCU_DSP_EN_SFT\t\t\t\t12\n#define IRQ11_MCU_DSP_EN_SFT\t\t\t\t11\n#define IRQ10_MCU_DSP_EN_SFT\t\t\t\t10\n#define IRQ9_MCU_DSP_EN_SFT\t\t\t\t9\n#define IRQ8_MCU_DSP_EN_SFT\t\t\t\t8\n#define IRQ7_MCU_DSP_EN_SFT\t\t\t\t7\n#define IRQ6_MCU_DSP_EN_SFT\t\t\t\t6\n#define IRQ5_MCU_DSP_EN_SFT\t\t\t\t5\n#define IRQ4_MCU_DSP_EN_SFT\t\t\t\t4\n#define IRQ3_MCU_DSP_EN_SFT\t\t\t\t3\n#define IRQ2_MCU_DSP_EN_SFT\t\t\t\t2\n#define IRQ1_MCU_DSP_EN_SFT\t\t\t\t1\n#define IRQ0_MCU_DSP_EN_SFT\t\t\t\t0\n\n \n#define AUD_PAD_TOP_MON_SFT\t\t\t\t15\n#define AUD_PAD_TOP_MON_MASK_SFT\t\t\tGENMASK(31, 15)\n#define AUD_PAD_TOP_FIFO_RSP_SFT\t\t\t4\n#define AUD_PAD_TOP_FIFO_RSP_MASK_SFT\t\t\tGENMASK(7, 4)\n#define RG_RX_PROTOCOL2_SFT\t\t\t\t3\n#define RG_RX_PROTOCOL2_MASK_SFT\t\t\tBIT(3)\n#define RESERVDED_01_SFT\t\t\t\t1\n#define RESERVDED_01_MASK_SFT\t\t\t\tGENMASK(2, 1)\n#define RG_RX_FIFO_ON_SFT\t\t\t\t0\n#define RG_RX_FIFO_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define RG_ADDA6_MTKAIF_RX_SYNC_WORD2_DISABLE_SFT\t23\n#define RG_ADDA6_MTKAIF_RX_SYNC_WORD2_DISABLE_MASK_SFT\tBIT(23)\n\n \n#define MTKAIF_RXIF_VOICE_MODE_SFT\t\t\t20\n#define MTKAIF_RXIF_VOICE_MODE_MASK_SFT\t\t\tGENMASK(23, 20)\n#define MTKAIF_RXIF_DETECT_ON_SFT\t\t\t16\n#define MTKAIF_RXIF_DETECT_ON_MASK_SFT\t\t\tBIT(16)\n#define MTKAIF_RXIF_DATA_BIT_SFT\t\t\t8\n#define MTKAIF_RXIF_DATA_BIT_MASK_SFT\t\t\tGENMASK(10, 8)\n#define MTKAIF_RXIF_FIFO_RSP_SFT\t\t\t4\n#define MTKAIF_RXIF_FIFO_RSP_MASK_SFT\t\t\tGENMASK(6, 4)\n#define MTKAIF_RXIF_DATA_MODE_SFT\t\t\t0\n#define MTKAIF_RXIF_DATA_MODE_MASK_SFT\t\t\tBIT(0)\n\n \n#define GENERAL2_ASRCOUT_MODE_SFT\t\t\t12\n#define GENERAL2_ASRCOUT_MODE_MASK\t\t\t0xf\n#define GENERAL2_ASRCOUT_MODE_MASK_SFT\t\t\tGENMASK(15, 12)\n#define GENERAL2_ASRCIN_MODE_SFT\t\t\t8\n#define GENERAL2_ASRCIN_MODE_MASK\t\t\t0xf\n#define GENERAL2_ASRCIN_MODE_MASK_SFT\t\t\tGENMASK(11, 8)\n#define GENERAL1_ASRCOUT_MODE_SFT\t\t\t4\n#define GENERAL1_ASRCOUT_MODE_MASK\t\t\t0xf\n#define GENERAL1_ASRCOUT_MODE_MASK_SFT\t\t\tGENMASK(7, 4)\n#define GENERAL1_ASRCIN_MODE_SFT\t\t\t0\n#define GENERAL1_ASRCIN_MODE_MASK\t\t\t0xf\n#define GENERAL1_ASRCIN_MODE_MASK_SFT\t\t\tGENMASK(3, 0)\n\n \n#define GENERAL2_ASRC_EN_ON_SFT\t\t\t\t1\n#define GENERAL2_ASRC_EN_ON_MASK_SFT\t\t\tBIT(1)\n#define GENERAL1_ASRC_EN_ON_SFT\t\t\t\t0\n#define GENERAL1_ASRC_EN_ON_MASK_SFT\t\t\tBIT(0)\n\n \n#define G_SRC_CHSET_STR_CLR_SFT\t\t\t\t4\n#define G_SRC_CHSET_STR_CLR_MASK_SFT\t\t\tBIT(4)\n#define G_SRC_CHSET_ON_SFT\t\t\t\t2\n#define G_SRC_CHSET_ON_MASK_SFT\t\t\t\tBIT(2)\n#define G_SRC_COEFF_SRAM_CTRL_SFT\t\t\t1\n#define G_SRC_COEFF_SRAM_CTRL_MASK_SFT\t\t\tBIT(1)\n#define G_SRC_ASM_ON_SFT\t\t\t\t0\n#define G_SRC_ASM_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define G_SRC_ASM_FREQ_4_SFT\t\t\t\t0\n#define G_SRC_ASM_FREQ_4_MASK_SFT\t\t\tGENMASK(23, 0)\n\n \n#define G_SRC_ASM_FREQ_5_SFT\t\t\t\t0\n#define G_SRC_ASM_FREQ_5_MASK_SFT\t\t\tGENMASK(23, 0)\n\n \n#define G_SRC_COEFF_SRAM_ADR_SFT\t\t\t0\n#define G_SRC_COEFF_SRAM_ADR_MASK_SFT\t\t\tGENMASK(5, 0)\n\n \n#define G_SRC_CHSET_O16BIT_SFT\t\t\t\t19\n#define G_SRC_CHSET_O16BIT_MASK_SFT\t\t\tBIT(19)\n#define G_SRC_CHSET_CLR_IIR_HISTORY_SFT\t\t\t17\n#define G_SRC_CHSET_CLR_IIR_HISTORY_MASK_SFT\t\tBIT(17)\n#define G_SRC_CHSET_IS_MONO_SFT\t\t\t\t16\n#define G_SRC_CHSET_IS_MONO_MASK_SFT\t\t\tBIT(16)\n#define G_SRC_CHSET_IIR_EN_SFT\t\t\t\t11\n#define G_SRC_CHSET_IIR_EN_MASK_SFT\t\t\tBIT(11)\n#define G_SRC_CHSET_IIR_STAGE_SFT\t\t\t8\n#define G_SRC_CHSET_IIR_STAGE_MASK_SFT\t\t\tGENMASK(10, 8)\n#define G_SRC_CHSET_STR_CLR_RU_SFT\t\t\t5\n#define G_SRC_CHSET_STR_CLR_RU_MASK_SFT\t\t\tBIT(5)\n#define G_SRC_CHSET_ON_SFT\t\t\t\t2\n#define G_SRC_CHSET_ON_MASK_SFT\t\t\t\tBIT(2)\n#define G_SRC_COEFF_SRAM_CTRL_SFT\t\t\t1\n#define G_SRC_COEFF_SRAM_CTRL_MASK_SFT\t\t\tBIT(1)\n#define G_SRC_ASM_ON_SFT\t\t\t\t0\n#define G_SRC_ASM_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define AFE_DL_SDM_DITHER_64TAP_EN_SFT\t\t\t20\n#define AFE_DL_SDM_DITHER_64TAP_EN_MASK_SFT\t\tBIT(20)\n#define AFE_DL_SDM_DITHER_EN_SFT\t\t\t16\n#define AFE_DL_SDM_DITHER_EN_MASK_SFT\t\t\tBIT(16)\n#define AFE_DL_SDM_DITHER_GAIN_SFT\t\t\t0\n#define AFE_DL_SDM_DITHER_GAIN_MASK_SFT\t\t\tGENMASK(7, 0)\n\n \n#define SDM_AUTO_RESET_TEST_ON_SFT\t\t\t31\n#define SDM_AUTO_RESET_TEST_ON_MASK_SFT\t\t\tBIT(31)\n#define AFE_DL_USE_NEW_2ND_SDM_SFT\t\t\t28\n#define AFE_DL_USE_NEW_2ND_SDM_MASK_SFT\t\t\tBIT(28)\n#define SDM_AUTO_RESET_COUNT_TH_SFT\t\t\t0\n#define SDM_AUTO_RESET_COUNT_TH_MASK_SFT\t\tGENMASK(23, 0)\n\n \n#define CON0_CHSET_STR_CLR_SFT\t\t\t\t4\n#define CON0_CHSET_STR_CLR_MASK_SFT\t\t\tBIT(4)\n#define CON0_ASM_ON_SFT\t\t\t\t\t0\n#define CON0_ASM_ON_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define CALI_EN_SFT\t\t\t\t\t0\n#define CALI_EN_MASK_SFT\t\t\t\tBIT(0)\n\n \n#define IRQ_COUNTER_SFT\t\t\t\t\t3\n#define IRQ_COUNTER_MASK_SFT\t\t\t\tGENMASK(31, 3)\n#define IRQ_CLK_COUNTER_CLEAN_SFT\t\t\t2\n#define IRQ_CLK_COUNTER_CLEAN_MASK_SFT\t\t\tBIT(2)\n#define IRQ_CLK_COUNTER_PAUSE_SFT\t\t\t1\n#define IRQ_CLK_COUNTER_PAUSE_MASK_SFT\t\t\tBIT(1)\n#define IRQ_CLK_COUNTER_ON_SFT\t\t\t\t0\n#define IRQ_CLK_COUNTER_ON_MASK_SFT\t\t\tBIT(0)\n\n \n#define WR_MSTR_ON_SFT\t\t\t\t\t16\n#define WR_MSTR_ON_MASK_SFT\t\t\t\tGENMASK(28, 16)\n#define WR_AG_SEL_SFT\t\t\t\t\t0\n#define WR_AG_SEL_MASK_SFT\t\t\t\tGENMASK(12, 0)\n\n \n#define WR_MSTR_REQ_REAL_SFT\t\t\t\t16\n#define WR_MSTR_REQ_REAL_MASK_SFT\t\t\tGENMASK(28, 16)\n#define WR_MSTR_REQ_IN_SFT\t\t\t\t0\n#define WR_MSTR_REQ_IN_MASK_SFT\t\t\t\tGENMASK(12, 0)\n\n \n#define MEM1_WDATA_MON0_SFT\t\t\t\t0\n#define MEM1_WDATA_MON0_MASK_SFT\t\t\tGENMASK(31, 0)\n\n \n#define MEM1_WDATA_MON1_SFT\t\t\t\t0\n#define MEM1_WDATA_MON1_MASK_SFT\t\t\tGENMASK(31, 0)\n\n \n#define MEM_WE_SFT\t\t\t\t\t31\n#define MEM_WE_MASK_SFT\t\t\t\t\tBIT(31)\n#define AFE_HREADY_SFT\t\t\t\t\t30\n#define AFE_HREADY_MASK_SFT\t\t\t\tBIT(30)\n#define MEM_WR_REQ_SFT\t\t\t\t\t29\n#define MEM_WR_REQ_MASK_SFT\t\t\t\tBIT(29)\n#define WR_AG_REG_MON_SFT\t\t\t\t16\n#define WR_AG_REG_MON_MASK_SFT\t\t\t\tGENMASK(28, 16)\n#define HCLK_CK_SFT\t\t\t\t\t15\n#define HCLK_CK_MASK_SFT\t\t\t\tBIT(15)\n#define MEM_RD_REQ_SFT\t\t\t\t\t14\n#define MEM_RD_REQ_MASK_SFT\t\t\t\tBIT(14)\n#define RD_AG_REQ_MON_SFT\t\t\t\t0\n#define RD_AG_REQ_MON_MASK_SFT\t\t\t\tGENMASK(13, 0)\n\n \n#define MEM_BYTE_0_SFT\t\t\t\t\t0\n#define MEM_BYTE_0_MASK_SFT\t\t\t\tGENMASK(31, 0)\n\n \n#define MEM_BYTE_1_SFT\t\t\t\t\t0\n#define MEM_BYTE_1_MASK_SFT\t\t\t\tGENMASK(31, 0)\n\n \n#define RDATA_CNT_SFT\t\t\t\t\t30\n#define RDATA_CNT_MASK_SFT\t\t\t\tGENMASK(31, 30)\n#define MS2_HREADY_SFT\t\t\t\t\t29\n#define MS2_HREADY_MASK_SFT\t\t\t\tBIT(29)\n#define MS1_HREADY_SFT\t\t\t\t\t28\n#define MS1_HREADY_MASK_SFT\t\t\t\tBIT(28)\n#define AG_SEL_SFT\t\t\t\t\t0\n#define AG_SEL_MASK_SFT\t\t\t\t\tGENMASK(25, 0)\n\n \n#define AFE_ST_SFT\t\t\t\t\t27\n#define AFE_ST_MASK_SFT\t\t\t\t\tGENMASK(31, 27)\n#define AG_IN_SERVICE_SFT\t\t\t\t0\n#define AG_IN_SERVICE_MASK_SFT\t\t\t\tGENMASK(25, 0)\n\n \n#define ETDM_IN1_CON0_REG_ETDM_IN_EN_SFT\t\t\t0\n#define ETDM_IN1_CON0_REG_ETDM_IN_EN_MASK_SFT\t\t\tBIT(0)\n#define ETDM_IN1_CON0_REG_SYNC_MODE_SFT\t\t\t\t1\n#define ETDM_IN1_CON0_REG_SYNC_MODE_MASK_SFT\t\t\tBIT(1)\n#define ETDM_IN1_CON0_REG_LSB_FIRST_SFT\t\t\t\t3\n#define ETDM_IN1_CON0_REG_LSB_FIRST_MASK_SFT\t\t\tBIT(3)\n#define ETDM_IN1_CON0_REG_SOFT_RST_SFT\t\t\t\t4\n#define ETDM_IN1_CON0_REG_SOFT_RST_MASK_SFT\t\t\tBIT(4)\n#define ETDM_IN1_CON0_REG_SLAVE_MODE_SFT\t\t\t5\n#define ETDM_IN1_CON0_REG_SLAVE_MODE_MASK_SFT\t\t\tBIT(5)\n#define ETDM_IN1_CON0_REG_FMT_SFT\t\t\t\t6\n#define ETDM_IN1_CON0_REG_FMT_MASK_SFT\t\t\t\tGENMASK(8, 6)\n#define ETDM_IN1_CON0_REG_LRCK_EDGE_SEL_SFT\t\t\t10\n#define ETDM_IN1_CON0_REG_LRCK_EDGE_SEL_MASK_SFT\t\tBIT(10)\n#define ETDM_IN1_CON0_REG_BIT_LENGTH_SFT\t\t\t11\n#define ETDM_IN1_CON0_REG_BIT_LENGTH_MASK_SFT\t\t\tGENMASK(15, 11)\n#define ETDM_IN1_CON0_REG_WORD_LENGTH_SFT\t\t\t16\n#define ETDM_IN1_CON0_REG_WORD_LENGTH_MASK_SFT\t\t\tGENMASK(20, 16)\n#define ETDM_IN1_CON0_REG_CH_NUM_SFT\t\t\t\t23\n#define ETDM_IN1_CON0_REG_CH_NUM_MASK_SFT\t\t\tGENMASK(27, 23)\n#define ETDM_IN1_CON0_REG_RELATCH_1X_EN_SEL_DOMAIN_SFT\t\t28\n#define ETDM_IN1_CON0_REG_RELATCH_1X_EN_SEL_DOMAIN_MASK_SFT\tGENMASK(31, 28)\n#define ETDM_IN1_CON0_REG_VALID_TOGETHER_SFT\t\t\t31\n#define ETDM_IN1_CON0_REG_VALID_TOGETHER_MASK_SFT\t\tBIT(31)\n#define ETDM_IN_CON0_CTRL_MASK\t\t\t\t\t0x1f9ff9e2\n\n \n#define ETDM_IN1_CON1_REG_INITIAL_COUNT_SFT\t\t\t0\n#define ETDM_IN1_CON1_REG_INITIAL_COUNT_MASK_SFT\t\tGENMASK(4, 0)\n#define ETDM_IN1_CON1_REG_INITIAL_POINT_SFT\t\t\t5\n#define ETDM_IN1_CON1_REG_INITIAL_POINT_MASK_SFT\t\tGENMASK(9, 5)\n#define ETDM_IN1_CON1_REG_LRCK_AUTO_OFF_SFT\t\t\t10\n#define ETDM_IN1_CON1_REG_LRCK_AUTO_OFF_MASK_SFT\t\tBIT(10)\n#define ETDM_IN1_CON1_REG_BCK_AUTO_OFF_SFT\t\t\t11\n#define ETDM_IN1_CON1_REG_BCK_AUTO_OFF_MASK_SFT\t\t\tBIT(11)\n#define ETDM_IN1_CON1_REG_INITIAL_LRCK_SFT\t\t\t13\n#define ETDM_IN1_CON1_REG_INITIAL_LRCK_MASK_SFT\t\t\tBIT(13)\n#define ETDM_IN1_CON1_REG_LRCK_RESET_SFT\t\t\t15\n#define ETDM_IN1_CON1_REG_LRCK_RESET_MASK_SFT\t\t\tBIT(15)\n#define ETDM_IN1_CON1_PINMUX_MCLK_CTRL_OE_SFT\t\t\t16\n#define ETDM_IN1_CON1_PINMUX_MCLK_CTRL_OE_MASK_SFT\t\tBIT(16)\n#define ETDM_IN1_CON1_REG_OUTPUT_CR_EN_SFT\t\t\t18\n#define ETDM_IN1_CON1_REG_OUTPUT_CR_EN_MASK_SFT\t\t\tBIT(18)\n#define ETDM_IN1_CON1_REG_LR_ALIGN_SFT\t\t\t\t19\n#define ETDM_IN1_CON1_REG_LR_ALIGN_MASK_SFT\t\t\tBIT(19)\n#define ETDM_IN1_CON1_REG_LRCK_WIDTH_SFT\t\t\t20\n#define ETDM_IN1_CON1_REG_LRCK_WIDTH_MASK_SFT\t\t\tGENMASK(29, 20)\n#define ETDM_IN1_CON1_REG_DIRECT_INPUT_MASTER_BCK_SFT\t\t30\n#define ETDM_IN1_CON1_REG_DIRECT_INPUT_MASTER_BCK_MASK_SFT\tBIT(30)\n#define ETDM_IN1_CON1_REG_LRCK_AUTO_MODE_SFT\t\t\t31\n#define ETDM_IN1_CON1_REG_LRCK_AUTO_MODE_MASK_SFT\t\tBIT(31)\n#define ETDM_IN_CON1_CTRL_MASK\t\t\t\t\t0xbff10000\n\n \n#define ETDM_IN1_CON2_REG_UPDATE_POINT_SFT\t\t\t0\n#define ETDM_IN1_CON2_REG_UPDATE_POINT_MASK_SFT\t\t\tGENMASK(4, 0)\n#define ETDM_IN1_CON2_REG_UPDATE_GAP_SFT\t\t\t5\n#define ETDM_IN1_CON2_REG_UPDATE_GAP_MASK_SFT\t\t\tGENMASK(9, 5)\n#define ETDM_IN1_CON2_REG_CLOCK_SOURCE_SEL_SFT\t\t\t10\n#define ETDM_IN1_CON2_REG_CLOCK_SOURCE_SEL_MASK_SFT\t\tGENMASK(12, 10)\n#define ETDM_IN1_CON2_REG_AGENT_USE_ETDM_BCK_SFT\t\t13\n#define ETDM_IN1_CON2_REG_AGENT_USE_ETDM_BCK_MASK_SFT\t\tBIT(13)\n#define ETDM_IN1_CON2_REG_CK_EN_SEL_AUTO_SFT\t\t\t14\n#define ETDM_IN1_CON2_REG_CK_EN_SEL_AUTO_MASK_SFT\t\tBIT(14)\n#define ETDM_IN1_CON2_REG_MULTI_IP_ONE_DATA_CH_NUM_SFT\t\t15\n#define ETDM_IN1_CON2_REG_MULTI_IP_ONE_DATA_CH_NUM_MASK_SFT\tGENMASK(19, 15)\n#define ETDM_IN1_CON2_REG_MASK_AUTO_SFT\t\t\t\t20\n#define ETDM_IN1_CON2_REG_MASK_AUTO_MASK_SFT\t\t\tBIT(20)\n#define ETDM_IN1_CON2_REG_MASK_NUM_SFT\t\t\t\t21\n#define ETDM_IN1_CON2_REG_MASK_NUM_MASK_SFT\t\t\tGENMASK(25, 21)\n#define ETDM_IN1_CON2_REG_UPDATE_POINT_AUTO_SFT\t\t\t26\n#define ETDM_IN1_CON2_REG_UPDATE_POINT_AUTO_MASK_SFT\t\tBIT(26)\n#define ETDM_IN1_CON2_REG_SDATA_DELAY_0P5T_EN_SFT\t\t27\n#define ETDM_IN1_CON2_REG_SDATA_DELAY_0P5T_EN_MASK_SFT\t\tBIT(27)\n#define ETDM_IN1_CON2_REG_SDATA_DELAY_BCK_INV_SFT\t\t28\n#define ETDM_IN1_CON2_REG_SDATA_DELAY_BCK_INV_MASK_SFT\t\tBIT(28)\n#define ETDM_IN1_CON2_REG_LRCK_DELAY_0P5T_EN_SFT\t\t29\n#define ETDM_IN1_CON2_REG_LRCK_DELAY_0P5T_EN_MASK_SFT\t\tBIT(29)\n#define ETDM_IN1_CON2_REG_LRCK_DELAY_BCK_INV_SFT\t\t30\n#define ETDM_IN1_CON2_REG_LRCK_DELAY_BCK_INV_MASK_SFT\t\tBIT(30)\n#define ETDM_IN1_CON2_REG_MULTI_IP_MODE_SFT\t\t\t31\n#define ETDM_IN1_CON2_REG_MULTI_IP_MODE_MASK_SFT\t\tBIT(31)\n#define ETDM_IN_CON2_CTRL_MASK\t\t\t\t\t0x800f8000\n#define ETDM_IN_CON2_MULTI_IP_CH(x)\t\t\t\t(((x) - 1) << 15)\n#define ETDM_IN_CON2_MULTI_IP_2CH_MODE\t\t\t\tBIT(31)\n\n \n#define ETDM_IN1_CON3_REG_DISABLE_OUT_0_SFT\t\t\t0\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_0_MASK_SFT\t\tBIT(0)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_1_SFT\t\t\t1\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_1_MASK_SFT\t\tBIT(1)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_2_SFT\t\t\t2\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_2_MASK_SFT\t\tBIT(2)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_3_SFT\t\t\t3\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_3_MASK_SFT\t\tBIT(3)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_4_SFT\t\t\t4\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_4_MASK_SFT\t\tBIT(4)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_5_SFT\t\t\t5\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_5_MASK_SFT\t\tBIT(5)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_6_SFT\t\t\t6\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_6_MASK_SFT\t\tBIT(6)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_7_SFT\t\t\t7\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_7_MASK_SFT\t\tBIT(7)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_8_SFT\t\t\t8\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_8_MASK_SFT\t\tBIT(8)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_9_SFT\t\t\t9\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_9_MASK_SFT\t\tBIT(9)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_10_SFT\t\t\t10\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_10_MASK_SFT\t\tBIT(10)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_11_SFT\t\t\t11\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_11_MASK_SFT\t\tBIT(11)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_12_SFT\t\t\t12\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_12_MASK_SFT\t\tBIT(12)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_13_SFT\t\t\t13\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_13_MASK_SFT\t\tBIT(13)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_14_SFT\t\t\t14\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_14_MASK_SFT\t\tBIT(14)\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_15_SFT\t\t\t15\n#define ETDM_IN1_CON3_REG_DISABLE_OUT_15_MASK_SFT\t\tBIT(15)\n#define ETDM_IN1_CON3_REG_RJ_DATA_RIGHT_ALIGN_SFT\t\t16\n#define ETDM_IN1_CON3_REG_RJ_DATA_RIGHT_ALIGN_MASK_SFT\t\tBIT(16)\n#define ETDM_IN1_CON3_REG_MONITOR_SEL_SFT\t\t\t17\n#define ETDM_IN1_CON3_REG_MONITOR_SEL_MASK_SFT\t\t\tGENMASK(18, 17)\n#define ETDM_IN1_CON3_REG_CNT_UPPER_LIMIT_SFT\t\t\t19\n#define ETDM_IN1_CON3_REG_CNT_UPPER_LIMIT_MASK_SFT\t\tGENMASK(24, 19)\n#define ETDM_IN1_CON3_REG_COMPACT_SAMPLE_END_DIS_SFT\t\t25\n#define ETDM_IN1_CON3_REG_COMPACT_SAMPLE_END_DIS_MASK_SFT\tBIT(25)\n#define ETDM_IN1_CON3_REG_FS_TIMING_SEL_SFT\t\t\t26\n#define ETDM_IN1_CON3_REG_FS_TIMING_SEL_MASK_SFT\t\tGENMASK(30, 26)\n#define ETDM_IN1_CON3_REG_SAMPLE_END_MODE_SFT\t\t\t31\n#define ETDM_IN1_CON3_REG_SAMPLE_END_MODE_MASK_SFT\t\tBIT(31)\n#define ETDM_IN_CON3_CTRL_MASK\t\t\t\t\t(0x7c000000)\n#define ETDM_IN_CON3_FS(x)\t\t\t\t\t(((x) & 0x1f) << 26)\n\n \n#define ETDM_IN1_CON4_REG_DSD_MODE_SFT\t\t\t\t0\n#define ETDM_IN1_CON4_REG_DSD_MODE_MASK_SFT\t\t\tGENMASK(5, 0)\n#define ETDM_IN1_CON4_REG_DSD_REPACK_AUTO_MODE_SFT\t\t8\n#define ETDM_IN1_CON4_REG_DSD_REPACK_AUTO_MODE_MASK_SFT\t\tBIT(8)\n#define ETDM_IN1_CON4_REG_REPACK_WORD_LENGTH_SFT\t\t9\n#define ETDM_IN1_CON4_REG_REPACK_WORD_LENGTH_MASK_SFT\t\tGENMASK(10, 9)\n#define ETDM_IN1_CON4_REG_ASYNC_RESET_SFT\t\t\t11\n#define ETDM_IN1_CON4_REG_ASYNC_RESET_MASK_SFT\t\t\tBIT(11)\n#define ETDM_IN1_CON4_REG_DSD_CHNUM_SFT\t\t\t\t12\n#define ETDM_IN1_CON4_REG_DSD_CHNUM_MASK_SFT\t\t\tGENMASK(15, 12)\n#define ETDM_IN1_CON4_REG_SLAVE_BCK_INV_SFT\t\t\t16\n#define ETDM_IN1_CON4_REG_SLAVE_BCK_INV_MASK_SFT\t\tBIT(16)\n#define ETDM_IN1_CON4_REG_SLAVE_LRCK_INV_SFT\t\t\t17\n#define ETDM_IN1_CON4_REG_SLAVE_LRCK_INV_MASK_SFT\t\tBIT(17)\n#define ETDM_IN1_CON4_REG_MASTER_BCK_INV_SFT\t\t\t18\n#define ETDM_IN1_CON4_REG_MASTER_BCK_INV_MASK_SFT\t\tBIT(18)\n#define ETDM_IN1_CON4_REG_MASTER_LRCK_INV_SFT\t\t\t19\n#define ETDM_IN1_CON4_REG_MASTER_LRCK_INV_MASK_SFT\t\tBIT(19)\n#define ETDM_IN1_CON4_REG_RELATCH_1X_EN_SEL_SFT\t\t\t20\n#define ETDM_IN1_CON4_REG_RELATCH_1X_EN_SEL_MASK_SFT\t\tGENMASK(24, 20)\n#define ETDM_IN1_CON4_REG_SAMPLE_END_POINT_SFT\t\t\t25\n#define ETDM_IN1_CON4_REG_SAMPLE_END_POINT_MASK_SFT\t\tGENMASK(29, 25)\n#define ETDM_IN1_CON4_REG_WAIT_LAST_SAMPLE_SFT\t\t\t30\n#define ETDM_IN1_CON4_REG_WAIT_LAST_SAMPLE_MASK_SFT\t\tBIT(30)\n#define ETDM_IN1_CON4_REG_MASTER_BCK_FORCE_ON_SFT\t\t31\n#define ETDM_IN1_CON4_REG_MASTER_BCK_FORCE_ON_MASK_SFT\t\tBIT(31)\n#define ETDM_IN_CON4_CTRL_MASK\t\t\t\t\t0x1ff0000\n#define ETDM_IN_CON4_FS(x)\t\t\t\t\t(((x) & 0x1f) << 20)\n#define ETDM_IN_CON4_CON0_MASTER_LRCK_INV\t\t\tBIT(19)\n#define ETDM_IN_CON4_CON0_MASTER_BCK_INV\t\t\tBIT(18)\n#define ETDM_IN_CON4_CON0_SLAVE_LRCK_INV\t\t\tBIT(17)\n#define ETDM_IN_CON4_CON0_SLAVE_BCK_INV\t\t\t\tBIT(16)\n\n \n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_0_SFT\t\t\t0\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_0_MASK_SFT\t\tBIT(0)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_1_SFT\t\t\t1\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_1_MASK_SFT\t\tBIT(1)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_2_SFT\t\t\t2\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_2_MASK_SFT\t\tBIT(2)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_3_SFT\t\t\t3\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_3_MASK_SFT\t\tBIT(3)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_4_SFT\t\t\t4\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_4_MASK_SFT\t\tBIT(4)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_5_SFT\t\t\t5\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_5_MASK_SFT\t\tBIT(5)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_6_SFT\t\t\t6\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_6_MASK_SFT\t\tBIT(6)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_7_SFT\t\t\t7\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_7_MASK_SFT\t\tBIT(7)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_8_SFT\t\t\t8\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_8_MASK_SFT\t\tBIT(8)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_9_SFT\t\t\t9\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_9_MASK_SFT\t\tBIT(9)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_10_SFT\t\t\t10\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_10_MASK_SFT\t\tBIT(10)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_11_SFT\t\t\t11\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_11_MASK_SFT\t\tBIT(11)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_SFT\t\t\t12\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_12_MASK_SFT\t\tBIT(12)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_13_SFT\t\t\t13\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_13_MASK_SFT\t\tBIT(13)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_14_SFT\t\t\t14\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_14_MASK_SFT\t\tBIT(14)\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_15_SFT\t\t\t15\n#define ETDM_IN1_CON5_REG_ODD_FLAG_EN_15_MASK_SFT\t\tBIT(15)\n#define ETDM_IN1_CON5_REG_LR_SWAP_0_SFT\t\t\t\t16\n#define ETDM_IN1_CON5_REG_LR_SWAP_0_MASK_SFT\t\t\tBIT(16)\n#define ETDM_IN1_CON5_REG_LR_SWAP_1_SFT\t\t\t\t17\n#define ETDM_IN1_CON5_REG_LR_SWAP_1_MASK_SFT\t\t\tBIT(17)\n#define ETDM_IN1_CON5_REG_LR_SWAP_2_SFT\t\t\t\t18\n#define ETDM_IN1_CON5_REG_LR_SWAP_2_MASK_SFT\t\t\tBIT(18)\n#define ETDM_IN1_CON5_REG_LR_SWAP_3_SFT\t\t\t\t19\n#define ETDM_IN1_CON5_REG_LR_SWAP_3_MASK_SFT\t\t\tBIT(19)\n#define ETDM_IN1_CON5_REG_LR_SWAP_4_SFT\t\t\t\t20\n#define ETDM_IN1_CON5_REG_LR_SWAP_4_MASK_SFT\t\t\tBIT(20)\n#define ETDM_IN1_CON5_REG_LR_SWAP_5_SFT\t\t\t\t21\n#define ETDM_IN1_CON5_REG_LR_SWAP_5_MASK_SFT\t\t\tBIT(21)\n#define ETDM_IN1_CON5_REG_LR_SWAP_6_SFT\t\t\t\t22\n#define ETDM_IN1_CON5_REG_LR_SWAP_6_MASK_SFT\t\t\tBIT(22)\n#define ETDM_IN1_CON5_REG_LR_SWAP_7_SFT\t\t\t\t23\n#define ETDM_IN1_CON5_REG_LR_SWAP_7_MASK_SFT\t\t\tBIT(23)\n#define ETDM_IN1_CON5_REG_LR_SWAP_8_SFT\t\t\t\t24\n#define ETDM_IN1_CON5_REG_LR_SWAP_8_MASK_SFT\t\t\tBIT(24)\n#define ETDM_IN1_CON5_REG_LR_SWAP_9_SFT\t\t\t\t25\n#define ETDM_IN1_CON5_REG_LR_SWAP_9_MASK_SFT\t\t\tBIT(25)\n#define ETDM_IN1_CON5_REG_LR_SWAP_10_SFT\t\t\t26\n#define ETDM_IN1_CON5_REG_LR_SWAP_10_MASK_SFT\t\t\tBIT(26)\n#define ETDM_IN1_CON5_REG_LR_SWAP_11_SFT\t\t\t27\n#define ETDM_IN1_CON5_REG_LR_SWAP_11_MASK_SFT\t\t\tBIT(27)\n#define ETDM_IN1_CON5_REG_LR_SWAP_12_SFT\t\t\t28\n#define ETDM_IN1_CON5_REG_LR_SWAP_12_MASK_SFT\t\t\tBIT(28)\n#define ETDM_IN1_CON5_REG_LR_SWAP_13_SFT\t\t\t29\n#define ETDM_IN1_CON5_REG_LR_SWAP_13_MASK_SFT\t\t\tBIT(29)\n#define ETDM_IN1_CON5_REG_LR_SWAP_14_SFT\t\t\t30\n#define ETDM_IN1_CON5_REG_LR_SWAP_14_MASK_SFT\t\t\tBIT(30)\n#define ETDM_IN1_CON5_REG_LR_SWAP_15_SFT\t\t\t31\n#define ETDM_IN1_CON5_REG_LR_SWAP_15_MASK_SFT\t\t\tBIT(31)\n\n \n#define ETDM_IN1_CON6_LCH_DATA_REG_SFT\t\t\t\t0\n#define ETDM_IN1_CON6_LCH_DATA_REG_MASK_SFT\t\t\tGENMASK(31, 0)\n\n \n#define ETDM_IN1_CON7_RCH_DATA_REG_SFT\t\t\t\t0\n#define ETDM_IN1_CON7_RCH_DATA_REG_MASK_SFT\t\t\tGENMASK(31, 0)\n\n \n#define ETDM_IN1_CON8_REG_AFIFO_THRESHOLD_SFT\t\t\t29\n#define ETDM_IN1_CON8_REG_AFIFO_THRESHOLD_MASK_SFT\t\tGENMASK(30, 29)\n#define ETDM_IN1_CON8_REG_CK_EN_SEL_MANUAL_SFT\t\t\t16\n#define ETDM_IN1_CON8_REG_CK_EN_SEL_MANUAL_MASK_SFT\t\tGENMASK(25, 16)\n#define ETDM_IN1_CON8_REG_AFIFO_SW_RESET_SFT\t\t\t15\n#define ETDM_IN1_CON8_REG_AFIFO_SW_RESET_MASK_SFT\t\tBIT(15)\n#define ETDM_IN1_CON8_REG_AFIFO_RESET_SEL_SFT\t\t\t14\n#define ETDM_IN1_CON8_REG_AFIFO_RESET_SEL_MASK_SFT\t\tBIT(14)\n#define ETDM_IN1_CON8_REG_AFIFO_AUTO_RESET_DIS_SFT\t\t9\n#define ETDM_IN1_CON8_REG_AFIFO_AUTO_RESET_DIS_MASK_SFT\t\tBIT(9)\n#define ETDM_IN1_CON8_REG_ETDM_USE_AFIFO_SFT\t\t\t8\n#define ETDM_IN1_CON8_REG_ETDM_USE_AFIFO_MASK_SFT\t\tBIT(8)\n#define ETDM_IN1_CON8_REG_AFIFO_CLOCK_DOMAIN_SEL_SFT\t\t5\n#define ETDM_IN1_CON8_REG_AFIFO_CLOCK_DOMAIN_SEL_MASK_SFT\tGENMASK(7, 5)\n#define ETDM_IN1_CON8_REG_AFIFO_MODE_SFT\t\t\t0\n#define ETDM_IN1_CON8_REG_AFIFO_MODE_MASK_SFT\t\t\tGENMASK(4, 0)\n#define ETDM_IN_CON8_FS(x)\t\t\t\t\t(((x) & 0x1f) << 0)\n#define ETDM_IN_CON8_CTRL_MASK\t\t\t\t\t0x13f\n\n#define AUDIO_TOP_CON0\t\t\t\t\t0x0000\n#define AUDIO_TOP_CON1\t\t\t\t\t0x0004\n#define AUDIO_TOP_CON2\t\t\t\t\t0x0008\n#define AUDIO_TOP_CON3\t\t\t\t\t0x000c\n#define AFE_DAC_CON0\t\t\t\t\t0x0010\n#define AFE_I2S_CON\t\t\t\t\t0x0018\n#define AFE_CONN0\t\t\t\t\t0x0020\n#define AFE_CONN1\t\t\t\t\t0x0024\n#define AFE_CONN2\t\t\t\t\t0x0028\n#define AFE_CONN3\t\t\t\t\t0x002c\n#define AFE_CONN4\t\t\t\t\t0x0030\n#define AFE_I2S_CON1\t\t\t\t\t0x0034\n#define AFE_I2S_CON2\t\t\t\t\t0x0038\n#define AFE_I2S_CON3\t\t\t\t\t0x0040\n#define AFE_CONN5\t\t\t\t\t0x0044\n#define AFE_CONN_24BIT\t\t\t\t\t0x0048\n#define AFE_DL1_CON0\t\t\t\t\t0x004c\n#define AFE_DL1_BASE_MSB\t\t\t\t0x0050\n#define AFE_DL1_BASE\t\t\t\t\t0x0054\n#define AFE_DL1_CUR_MSB\t\t\t\t\t0x0058\n#define AFE_DL1_CUR\t\t\t\t\t0x005c\n#define AFE_DL1_END_MSB\t\t\t\t\t0x0060\n#define AFE_DL1_END\t\t\t\t\t0x0064\n#define AFE_DL2_CON0\t\t\t\t\t0x0068\n#define AFE_DL2_BASE_MSB\t\t\t\t0x006c\n#define AFE_DL2_BASE\t\t\t\t\t0x0070\n#define AFE_DL2_CUR_MSB\t\t\t\t\t0x0074\n#define AFE_DL2_CUR\t\t\t\t\t0x0078\n#define AFE_DL2_END_MSB\t\t\t\t\t0x007c\n#define AFE_DL2_END\t\t\t\t\t0x0080\n#define AFE_DL3_CON0\t\t\t\t\t0x0084\n#define AFE_DL3_BASE_MSB\t\t\t\t0x0088\n#define AFE_DL3_BASE\t\t\t\t\t0x008c\n#define AFE_DL3_CUR_MSB\t\t\t\t\t0x0090\n#define AFE_DL3_CUR\t\t\t\t\t0x0094\n#define AFE_DL3_END_MSB\t\t\t\t\t0x0098\n#define AFE_DL3_END\t\t\t\t\t0x009c\n#define AFE_CONN6\t\t\t\t\t0x00bc\n#define AFE_DL4_CON0\t\t\t\t\t0x00cc\n#define AFE_DL4_BASE_MSB\t\t\t\t0x00d0\n#define AFE_DL4_BASE\t\t\t\t\t0x00d4\n#define AFE_DL4_CUR_MSB\t\t\t\t\t0x00d8\n#define AFE_DL4_CUR\t\t\t\t\t0x00dc\n#define AFE_DL4_END_MSB\t\t\t\t\t0x00e0\n#define AFE_DL4_END\t\t\t\t\t0x00e4\n#define AFE_DL12_CON0\t\t\t\t\t0x00e8\n#define AFE_DL12_BASE_MSB\t\t\t\t0x00ec\n#define AFE_DL12_BASE\t\t\t\t\t0x00f0\n#define AFE_DL12_CUR_MSB\t\t\t\t0x00f4\n#define AFE_DL12_CUR\t\t\t\t\t0x00f8\n#define AFE_DL12_END_MSB\t\t\t\t0x00fc\n#define AFE_DL12_END\t\t\t\t\t0x0100\n#define AFE_ADDA_DL_SRC2_CON0\t\t\t\t0x0108\n#define AFE_ADDA_DL_SRC2_CON1\t\t\t\t0x010c\n#define AFE_ADDA_UL_SRC_CON0\t\t\t\t0x0114\n#define AFE_ADDA_UL_SRC_CON1\t\t\t\t0x0118\n#define AFE_ADDA_TOP_CON0\t\t\t\t0x0120\n#define AFE_ADDA_UL_DL_CON0\t\t\t\t0x0124\n#define AFE_ADDA_SRC_DEBUG\t\t\t\t0x012c\n#define AFE_ADDA_SRC_DEBUG_MON0\t\t\t\t0x0130\n#define AFE_ADDA_SRC_DEBUG_MON1\t\t\t\t0x0134\n#define AFE_ADDA_UL_SRC_MON0\t\t\t\t0x0148\n#define AFE_ADDA_UL_SRC_MON1\t\t\t\t0x014c\n#define AFE_SECURE_CON0\t\t\t\t\t0x0150\n#define AFE_SRAM_BOUND\t\t\t\t\t0x0154\n#define AFE_SECURE_CON1\t\t\t\t\t0x0158\n#define AFE_SECURE_CONN0\t\t\t\t0x015c\n#define AFE_VUL_CON0\t\t\t\t\t0x0170\n#define AFE_VUL_BASE_MSB\t\t\t\t0x0174\n#define AFE_VUL_BASE\t\t\t\t\t0x0178\n#define AFE_VUL_CUR_MSB\t\t\t\t\t0x017c\n#define AFE_VUL_CUR\t\t\t\t\t0x0180\n#define AFE_VUL_END_MSB\t\t\t\t\t0x0184\n#define AFE_VUL_END\t\t\t\t\t0x0188\n#define AFE_SIDETONE_DEBUG\t\t\t\t0x01d0\n#define AFE_SIDETONE_MON\t\t\t\t0x01d4\n#define AFE_SINEGEN_CON2\t\t\t\t0x01dc\n#define AFE_SIDETONE_CON0\t\t\t\t0x01e0\n#define AFE_SIDETONE_COEFF\t\t\t\t0x01e4\n#define AFE_SIDETONE_CON1\t\t\t\t0x01e8\n#define AFE_SIDETONE_GAIN\t\t\t\t0x01ec\n#define AFE_SINEGEN_CON0\t\t\t\t0x01f0\n#define AFE_TOP_CON0\t\t\t\t\t0x0200\n#define AFE_VUL2_CON0\t\t\t\t\t0x020c\n#define AFE_VUL2_BASE_MSB\t\t\t\t0x0210\n#define AFE_VUL2_BASE\t\t\t\t\t0x0214\n#define AFE_VUL2_CUR_MSB\t\t\t\t0x0218\n#define AFE_VUL2_CUR\t\t\t\t\t0x021c\n#define AFE_VUL2_END_MSB\t\t\t\t0x0220\n#define AFE_VUL2_END\t\t\t\t\t0x0224\n#define AFE_VUL3_CON0\t\t\t\t\t0x0228\n#define AFE_VUL3_BASE_MSB\t\t\t\t0x022c\n#define AFE_VUL3_BASE\t\t\t\t\t0x0230\n#define AFE_VUL3_CUR_MSB\t\t\t\t0x0234\n#define AFE_VUL3_CUR\t\t\t\t\t0x0238\n#define AFE_VUL3_END_MSB\t\t\t\t0x023c\n#define AFE_VUL3_END\t\t\t\t\t0x0240\n#define AFE_BUSY\t\t\t\t\t0x0244\n#define AFE_BUS_CFG\t\t\t\t\t0x0250\n#define AFE_ADDA_PREDIS_CON0\t\t\t\t0x0260\n#define AFE_ADDA_PREDIS_CON1\t\t\t\t0x0264\n#define AFE_I2S_MON\t\t\t\t\t0x027c\n#define AFE_ADDA_IIR_COEF_02_01\t\t\t\t0x0290\n#define AFE_ADDA_IIR_COEF_04_03\t\t\t\t0x0294\n#define AFE_ADDA_IIR_COEF_06_05\t\t\t\t0x0298\n#define AFE_ADDA_IIR_COEF_08_07\t\t\t\t0x029c\n#define AFE_ADDA_IIR_COEF_10_09\t\t\t\t0x02a0\n#define AFE_IRQ_MCU_CON1\t\t\t\t0x02e4\n#define AFE_IRQ_MCU_CON2\t\t\t\t0x02e8\n#define AFE_DAC_MON\t\t\t\t\t0x02ec\n#define AFE_IRQ_MCU_CON3\t\t\t\t0x02f0\n#define AFE_IRQ_MCU_CON4\t\t\t\t0x02f4\n#define AFE_IRQ_MCU_CNT0\t\t\t\t0x0300\n#define AFE_IRQ_MCU_CNT6\t\t\t\t0x0304\n#define AFE_IRQ_MCU_CNT8\t\t\t\t0x0308\n#define AFE_IRQ_MCU_DSP2_EN\t\t\t\t0x030c\n#define AFE_IRQ0_MCU_CNT_MON\t\t\t\t0x0310\n#define AFE_IRQ6_MCU_CNT_MON\t\t\t\t0x0314\n#define AFE_VUL4_CON0\t\t\t\t\t0x0358\n#define AFE_VUL4_BASE_MSB\t\t\t\t0x035c\n#define AFE_VUL4_BASE\t\t\t\t\t0x0360\n#define AFE_VUL4_CUR_MSB\t\t\t\t0x0364\n#define AFE_VUL4_CUR\t\t\t\t\t0x0368\n#define AFE_VUL4_END_MSB\t\t\t\t0x036c\n#define AFE_VUL4_END\t\t\t\t\t0x0370\n#define AFE_VUL12_CON0\t\t\t\t\t0x0374\n#define AFE_VUL12_BASE_MSB\t\t\t\t0x0378\n#define AFE_VUL12_BASE\t\t\t\t\t0x037c\n#define AFE_VUL12_CUR_MSB\t\t\t\t0x0380\n#define AFE_VUL12_CUR\t\t\t\t\t0x0384\n#define AFE_VUL12_END_MSB\t\t\t\t0x0388\n#define AFE_VUL12_END\t\t\t\t\t0x038c\n#define AFE_IRQ3_MCU_CNT_MON\t\t\t\t0x0398\n#define AFE_IRQ4_MCU_CNT_MON\t\t\t\t0x039c\n#define AFE_IRQ_MCU_CON0\t\t\t\t0x03a0\n#define AFE_IRQ_MCU_STATUS\t\t\t\t0x03a4\n#define AFE_IRQ_MCU_CLR\t\t\t\t\t0x03a8\n#define AFE_IRQ_MCU_CNT1\t\t\t\t0x03ac\n#define AFE_IRQ_MCU_CNT2\t\t\t\t0x03b0\n#define AFE_IRQ_MCU_EN\t\t\t\t\t0x03b4\n#define AFE_IRQ_MCU_MON2\t\t\t\t0x03b8\n#define AFE_IRQ_MCU_CNT5\t\t\t\t0x03bc\n#define AFE_IRQ1_MCU_CNT_MON\t\t\t\t0x03c0\n#define AFE_IRQ2_MCU_CNT_MON\t\t\t\t0x03c4\n#define AFE_IRQ5_MCU_CNT_MON\t\t\t\t0x03cc\n#define AFE_IRQ_MCU_DSP_EN\t\t\t\t0x03d0\n#define AFE_IRQ_MCU_SCP_EN\t\t\t\t0x03d4\n#define AFE_IRQ_MCU_CNT7\t\t\t\t0x03dc\n#define AFE_IRQ7_MCU_CNT_MON\t\t\t\t0x03e0\n#define AFE_IRQ_MCU_CNT3\t\t\t\t0x03e4\n#define AFE_IRQ_MCU_CNT4\t\t\t\t0x03e8\n#define AFE_IRQ_MCU_CNT11\t\t\t\t0x03ec\n#define AFE_APLL1_TUNER_CFG\t\t\t\t0x03f0\n#define AFE_APLL2_TUNER_CFG\t\t\t\t0x03f4\n#define AFE_IRQ_MCU_MISS_CLR\t\t\t\t0x03f8\n#define AFE_CONN33\t\t\t\t\t0x0408\n#define AFE_IRQ_MCU_CNT12\t\t\t\t0x040c\n#define AFE_GAIN1_CON0\t\t\t\t\t0x0410\n#define AFE_GAIN1_CON1\t\t\t\t\t0x0414\n#define AFE_GAIN1_CON2\t\t\t\t\t0x0418\n#define AFE_GAIN1_CON3\t\t\t\t\t0x041c\n#define AFE_CONN7\t\t\t\t\t0x0420\n#define AFE_GAIN1_CUR\t\t\t\t\t0x0424\n#define AFE_GAIN2_CON0\t\t\t\t\t0x0428\n#define AFE_GAIN2_CON1\t\t\t\t\t0x042c\n#define AFE_GAIN2_CON2\t\t\t\t\t0x0430\n#define AFE_GAIN2_CON3\t\t\t\t\t0x0434\n#define AFE_CONN8\t\t\t\t\t0x0438\n#define AFE_GAIN2_CUR\t\t\t\t\t0x043c\n#define AFE_CONN9\t\t\t\t\t0x0440\n#define AFE_CONN10\t\t\t\t\t0x0444\n#define AFE_CONN11\t\t\t\t\t0x0448\n#define AFE_CONN12\t\t\t\t\t0x044c\n#define AFE_CONN13\t\t\t\t\t0x0450\n#define AFE_CONN14\t\t\t\t\t0x0454\n#define AFE_CONN15\t\t\t\t\t0x0458\n#define AFE_CONN16\t\t\t\t\t0x045c\n#define AFE_CONN17\t\t\t\t\t0x0460\n#define AFE_CONN18\t\t\t\t\t0x0464\n#define AFE_CONN19\t\t\t\t\t0x0468\n#define AFE_CONN20\t\t\t\t\t0x046c\n#define AFE_CONN21\t\t\t\t\t0x0470\n#define AFE_CONN22\t\t\t\t\t0x0474\n#define AFE_CONN23\t\t\t\t\t0x0478\n#define AFE_CONN24\t\t\t\t\t0x047c\n#define AFE_CONN_RS\t\t\t\t\t0x0494\n#define AFE_CONN_DI\t\t\t\t\t0x0498\n#define AFE_CONN25\t\t\t\t\t0x04b0\n#define AFE_CONN26\t\t\t\t\t0x04b4\n#define AFE_CONN27\t\t\t\t\t0x04b8\n#define AFE_CONN28\t\t\t\t\t0x04bc\n#define AFE_CONN29\t\t\t\t\t0x04c0\n#define AFE_CONN30\t\t\t\t\t0x04c4\n#define AFE_CONN31\t\t\t\t\t0x04c8\n#define AFE_CONN32\t\t\t\t\t0x04cc\n#define AFE_SRAM_DELSEL_CON1\t\t\t\t0x04f4\n#define AFE_CONN56\t\t\t\t\t0x0500\n#define AFE_CONN57\t\t\t\t\t0x0504\n#define AFE_CONN58\t\t\t\t\t0x0508\n#define AFE_CONN59\t\t\t\t\t0x050c\n#define AFE_CONN56_1\t\t\t\t\t0x0510\n#define AFE_CONN57_1\t\t\t\t\t0x0514\n#define AFE_CONN58_1\t\t\t\t\t0x0518\n#define AFE_CONN59_1\t\t\t\t\t0x051c\n#define PCM_INTF_CON1\t\t\t\t\t0x0530\n#define PCM_INTF_CON2\t\t\t\t\t0x0538\n#define PCM2_INTF_CON\t\t\t\t\t0x053c\n#define AFE_CM1_CON\t\t\t\t\t0x0550\n#define AFE_CONN34\t\t\t\t\t0x0580\n#define FPGA_CFG0\t\t\t\t\t0x05b0\n#define FPGA_CFG1\t\t\t\t\t0x05b4\n#define FPGA_CFG2\t\t\t\t\t0x05c0\n#define FPGA_CFG3\t\t\t\t\t0x05c4\n#define AUDIO_TOP_DBG_CON\t\t\t\t0x05c8\n#define AUDIO_TOP_DBG_MON0\t\t\t\t0x05cc\n#define AUDIO_TOP_DBG_MON1\t\t\t\t0x05d0\n#define AFE_IRQ8_MCU_CNT_MON\t\t\t\t0x05e4\n#define AFE_IRQ11_MCU_CNT_MON\t\t\t\t0x05e8\n#define AFE_IRQ12_MCU_CNT_MON\t\t\t\t0x05ec\n#define AFE_IRQ_MCU_CNT9\t\t\t\t0x0600\n#define AFE_IRQ_MCU_CNT10\t\t\t\t0x0604\n#define AFE_IRQ_MCU_CNT13\t\t\t\t0x0608\n#define AFE_IRQ_MCU_CNT14\t\t\t\t0x060c\n#define AFE_IRQ_MCU_CNT15\t\t\t\t0x0610\n#define AFE_IRQ_MCU_CNT16\t\t\t\t0x0614\n#define AFE_IRQ_MCU_CNT17\t\t\t\t0x0618\n#define AFE_IRQ_MCU_CNT18\t\t\t\t0x061c\n#define AFE_IRQ_MCU_CNT19\t\t\t\t0x0620\n#define AFE_IRQ_MCU_CNT20\t\t\t\t0x0624\n#define AFE_IRQ_MCU_CNT21\t\t\t\t0x0628\n#define AFE_IRQ_MCU_CNT22\t\t\t\t0x062c\n#define AFE_IRQ_MCU_CNT23\t\t\t\t0x0630\n#define AFE_IRQ_MCU_CNT24\t\t\t\t0x0634\n#define AFE_IRQ_MCU_CNT25\t\t\t\t0x0638\n#define AFE_IRQ_MCU_CNT26\t\t\t\t0x063c\n#define AFE_IRQ9_MCU_CNT_MON\t\t\t\t0x0660\n#define AFE_IRQ10_MCU_CNT_MON\t\t\t\t0x0664\n#define AFE_IRQ13_MCU_CNT_MON\t\t\t\t0x0668\n#define AFE_IRQ14_MCU_CNT_MON\t\t\t\t0x066c\n#define AFE_IRQ15_MCU_CNT_MON\t\t\t\t0x0670\n#define AFE_IRQ16_MCU_CNT_MON\t\t\t\t0x0674\n#define AFE_IRQ17_MCU_CNT_MON\t\t\t\t0x0678\n#define AFE_IRQ18_MCU_CNT_MON\t\t\t\t0x067c\n#define AFE_IRQ19_MCU_CNT_MON\t\t\t\t0x0680\n#define AFE_IRQ20_MCU_CNT_MON\t\t\t\t0x0684\n#define AFE_IRQ21_MCU_CNT_MON\t\t\t\t0x0688\n#define AFE_IRQ22_MCU_CNT_MON\t\t\t\t0x068c\n#define AFE_IRQ23_MCU_CNT_MON\t\t\t\t0x0690\n#define AFE_IRQ24_MCU_CNT_MON\t\t\t\t0x0694\n#define AFE_IRQ25_MCU_CNT_MON\t\t\t\t0x0698\n#define AFE_IRQ26_MCU_CNT_MON\t\t\t\t0x069c\n#define AFE_IRQ31_MCU_CNT_MON\t\t\t\t0x06a0\n#define AFE_GENERAL_REG0\t\t\t\t0x0800\n#define AFE_GENERAL_REG1\t\t\t\t0x0804\n#define AFE_GENERAL_REG2\t\t\t\t0x0808\n#define AFE_GENERAL_REG3\t\t\t\t0x080c\n#define AFE_GENERAL_REG4\t\t\t\t0x0810\n#define AFE_GENERAL_REG5\t\t\t\t0x0814\n#define AFE_GENERAL_REG6\t\t\t\t0x0818\n#define AFE_GENERAL_REG7\t\t\t\t0x081c\n#define AFE_GENERAL_REG8\t\t\t\t0x0820\n#define AFE_GENERAL_REG9\t\t\t\t0x0824\n#define AFE_GENERAL_REG10\t\t\t\t0x0828\n#define AFE_GENERAL_REG11\t\t\t\t0x082c\n#define AFE_GENERAL_REG12\t\t\t\t0x0830\n#define AFE_GENERAL_REG13\t\t\t\t0x0834\n#define AFE_GENERAL_REG14\t\t\t\t0x0838\n#define AFE_GENERAL_REG15\t\t\t\t0x083c\n#define AFE_CBIP_CFG0\t\t\t\t\t0x0840\n#define AFE_CBIP_MON0\t\t\t\t\t0x0844\n#define AFE_CBIP_SLV_MUX_MON0\t\t\t\t0x0848\n#define AFE_CBIP_SLV_DECODER_MON0\t\t\t0x084c\n#define AFE_ADDA6_MTKAIF_MON0\t\t\t\t0x0854\n#define AFE_ADDA6_MTKAIF_MON1\t\t\t\t0x0858\n#define AFE_AWB_CON0\t\t\t\t\t0x085c\n#define AFE_AWB_BASE_MSB\t\t\t\t0x0860\n#define AFE_AWB_BASE\t\t\t\t\t0x0864\n#define AFE_AWB_CUR_MSB\t\t\t\t\t0x0868\n#define AFE_AWB_CUR\t\t\t\t\t0x086c\n#define AFE_AWB_END_MSB\t\t\t\t\t0x0870\n#define AFE_AWB_END\t\t\t\t\t0x0874\n#define AFE_AWB2_CON0\t\t\t\t\t0x0878\n#define AFE_AWB2_BASE_MSB\t\t\t\t0x087c\n#define AFE_AWB2_BASE\t\t\t\t\t0x0880\n#define AFE_AWB2_CUR_MSB\t\t\t\t0x0884\n#define AFE_AWB2_CUR\t\t\t\t\t0x0888\n#define AFE_AWB2_END_MSB\t\t\t\t0x088c\n#define AFE_AWB2_END\t\t\t\t\t0x0890\n#define AFE_DAI_CON0\t\t\t\t\t0x0894\n#define AFE_DAI_BASE_MSB\t\t\t\t0x0898\n#define AFE_DAI_BASE\t\t\t\t\t0x089c\n#define AFE_DAI_CUR_MSB\t\t\t\t\t0x08a0\n#define AFE_DAI_CUR\t\t\t\t\t0x08a4\n#define AFE_DAI_END_MSB\t\t\t\t\t0x08a8\n#define AFE_DAI_END\t\t\t\t\t0x08ac\n#define AFE_DAI2_CON0\t\t\t\t\t0x08b0\n#define AFE_DAI2_BASE_MSB\t\t\t\t0x08b4\n#define AFE_DAI2_BASE\t\t\t\t\t0x08b8\n#define AFE_DAI2_CUR_MSB\t\t\t\t0x08bc\n#define AFE_DAI2_CUR\t\t\t\t\t0x08c0\n#define AFE_DAI2_END_MSB\t\t\t\t0x08c4\n#define AFE_DAI2_END\t\t\t\t\t0x08c8\n#define AFE_MEMIF_CON0\t\t\t\t\t0x08cc\n#define AFE_CONN0_1\t\t\t\t\t0x0900\n#define AFE_CONN1_1\t\t\t\t\t0x0904\n#define AFE_CONN2_1\t\t\t\t\t0x0908\n#define AFE_CONN3_1\t\t\t\t\t0x090c\n#define AFE_CONN4_1\t\t\t\t\t0x0910\n#define AFE_CONN5_1\t\t\t\t\t0x0914\n#define AFE_CONN6_1\t\t\t\t\t0x0918\n#define AFE_CONN7_1\t\t\t\t\t0x091c\n#define AFE_CONN8_1\t\t\t\t\t0x0920\n#define AFE_CONN9_1\t\t\t\t\t0x0924\n#define AFE_CONN10_1\t\t\t\t\t0x0928\n#define AFE_CONN11_1\t\t\t\t\t0x092c\n#define AFE_CONN12_1\t\t\t\t\t0x0930\n#define AFE_CONN13_1\t\t\t\t\t0x0934\n#define AFE_CONN14_1\t\t\t\t\t0x0938\n#define AFE_CONN15_1\t\t\t\t\t0x093c\n#define AFE_CONN16_1\t\t\t\t\t0x0940\n#define AFE_CONN17_1\t\t\t\t\t0x0944\n#define AFE_CONN18_1\t\t\t\t\t0x0948\n#define AFE_CONN19_1\t\t\t\t\t0x094c\n#define AFE_CONN20_1\t\t\t\t\t0x0950\n#define AFE_CONN21_1\t\t\t\t\t0x0954\n#define AFE_CONN22_1\t\t\t\t\t0x0958\n#define AFE_CONN23_1\t\t\t\t\t0x095c\n#define AFE_CONN24_1\t\t\t\t\t0x0960\n#define AFE_CONN25_1\t\t\t\t\t0x0964\n#define AFE_CONN26_1\t\t\t\t\t0x0968\n#define AFE_CONN27_1\t\t\t\t\t0x096c\n#define AFE_CONN28_1\t\t\t\t\t0x0970\n#define AFE_CONN29_1\t\t\t\t\t0x0974\n#define AFE_CONN30_1\t\t\t\t\t0x0978\n#define AFE_CONN31_1\t\t\t\t\t0x097c\n#define AFE_CONN32_1\t\t\t\t\t0x0980\n#define AFE_CONN33_1\t\t\t\t\t0x0984\n#define AFE_CONN34_1\t\t\t\t\t0x0988\n#define AFE_CONN_RS_1\t\t\t\t\t0x098c\n#define AFE_CONN_DI_1\t\t\t\t\t0x0990\n#define AFE_CONN_24BIT_1\t\t\t\t0x0994\n#define AFE_CONN_REG\t\t\t\t\t0x0998\n#define AFE_CONN35\t\t\t\t\t0x09a0\n#define AFE_CONN36\t\t\t\t\t0x09a4\n#define AFE_CONN37\t\t\t\t\t0x09a8\n#define AFE_CONN38\t\t\t\t\t0x09ac\n#define AFE_CONN35_1\t\t\t\t\t0x09b0\n#define AFE_CONN36_1\t\t\t\t\t0x09b4\n#define AFE_CONN37_1\t\t\t\t\t0x09b8\n#define AFE_CONN38_1\t\t\t\t\t0x09bc\n#define AFE_CONN39\t\t\t\t\t0x09c0\n#define AFE_CONN40\t\t\t\t\t0x09c4\n#define AFE_CONN41\t\t\t\t\t0x09c8\n#define AFE_CONN42\t\t\t\t\t0x09cc\n#define AFE_CONN39_1\t\t\t\t\t0x09e0\n#define AFE_CONN40_1\t\t\t\t\t0x09e4\n#define AFE_CONN41_1\t\t\t\t\t0x09e8\n#define AFE_CONN42_1\t\t\t\t\t0x09ec\n#define AFE_I2S_CON4\t\t\t\t\t0x09f8\n#define AFE_CONN60\t\t\t\t\t0x0a64\n#define AFE_CONN61\t\t\t\t\t0x0a68\n#define AFE_CONN62\t\t\t\t\t0x0a6c\n#define AFE_CONN63\t\t\t\t\t0x0a70\n#define AFE_CONN64\t\t\t\t\t0x0a74\n#define AFE_CONN65\t\t\t\t\t0x0a78\n#define AFE_CONN66\t\t\t\t\t0x0a7c\n#define AFE_ADDA6_TOP_CON0\t\t\t\t0x0a80\n#define AFE_ADDA6_UL_SRC_CON0\t\t\t\t0x0a84\n#define AFE_ADDA6_UL_SRC_CON1\t\t\t\t0x0a88\n#define AFE_ADDA6_SRC_DEBUG\t\t\t\t0x0a8c\n#define AFE_ADDA6_SRC_DEBUG_MON0\t\t\t0x0a90\n#define AFE_ADDA6_ULCF_CFG_02_01\t\t\t0x0aa0\n#define AFE_ADDA6_ULCF_CFG_04_03\t\t\t0x0aa4\n#define AFE_ADDA6_ULCF_CFG_06_05\t\t\t0x0aa8\n#define AFE_ADDA6_ULCF_CFG_08_07\t\t\t0x0aac\n#define AFE_ADDA6_ULCF_CFG_10_09\t\t\t0x0ab0\n#define AFE_ADDA6_ULCF_CFG_12_11\t\t\t0x0ab4\n#define AFE_ADDA6_ULCF_CFG_14_13\t\t\t0x0ab8\n#define AFE_ADDA6_ULCF_CFG_16_15\t\t\t0x0abc\n#define AFE_ADDA6_ULCF_CFG_18_17\t\t\t0x0ac0\n#define AFE_ADDA6_ULCF_CFG_20_19\t\t\t0x0ac4\n#define AFE_ADDA6_ULCF_CFG_22_21\t\t\t0x0ac8\n#define AFE_ADDA6_ULCF_CFG_24_23\t\t\t0x0acc\n#define AFE_ADDA6_ULCF_CFG_26_25\t\t\t0x0ad0\n#define AFE_ADDA6_ULCF_CFG_28_27\t\t\t0x0ad4\n#define AFE_ADDA6_ULCF_CFG_30_29\t\t\t0x0ad8\n#define AFE_ADD6A_UL_SRC_MON0\t\t\t\t0x0ae4\n#define AFE_ADDA6_UL_SRC_MON1\t\t\t\t0x0ae8\n#define AFE_CONN43\t\t\t\t\t0x0af8\n#define AFE_CONN43_1\t\t\t\t\t0x0afc\n#define AFE_MOD_DAI_CON0\t\t\t\t0x0b00\n#define AFE_MOD_DAI_BASE_MSB\t\t\t\t0x0b04\n#define AFE_MOD_DAI_BASE\t\t\t\t0x0b08\n#define AFE_MOD_DAI_CUR_MSB\t\t\t\t0x0b0c\n#define AFE_MOD_DAI_CUR\t\t\t\t\t0x0b10\n#define AFE_MOD_DAI_END_MSB\t\t\t\t0x0b14\n#define AFE_MOD_DAI_END\t\t\t\t\t0x0b18\n#define AFE_AWB_RCH_MON\t\t\t\t\t0x0b70\n#define AFE_AWB_LCH_MON\t\t\t\t\t0x0b74\n#define AFE_VUL_RCH_MON\t\t\t\t\t0x0b78\n#define AFE_VUL_LCH_MON\t\t\t\t\t0x0b7c\n#define AFE_VUL12_RCH_MON\t\t\t\t0x0b80\n#define AFE_VUL12_LCH_MON\t\t\t\t0x0b84\n#define AFE_VUL2_RCH_MON\t\t\t\t0x0b88\n#define AFE_VUL2_LCH_MON\t\t\t\t0x0b8c\n#define AFE_DAI_DATA_MON\t\t\t\t0x0b90\n#define AFE_MOD_DAI_DATA_MON\t\t\t\t0x0b94\n#define AFE_DAI2_DATA_MON\t\t\t\t0x0b98\n#define AFE_AWB2_RCH_MON\t\t\t\t0x0b9c\n#define AFE_AWB2_LCH_MON\t\t\t\t0x0ba0\n#define AFE_VUL3_RCH_MON\t\t\t\t0x0ba4\n#define AFE_VUL3_LCH_MON\t\t\t\t0x0ba8\n#define AFE_VUL4_RCH_MON\t\t\t\t0x0bac\n#define AFE_VUL4_LCH_MON\t\t\t\t0x0bb0\n#define AFE_VUL5_RCH_MON\t\t\t\t0x0bb4\n#define AFE_VUL5_LCH_MON\t\t\t\t0x0bb8\n#define AFE_VUL6_RCH_MON\t\t\t\t0x0bbc\n#define AFE_VUL6_LCH_MON\t\t\t\t0x0bc0\n#define AFE_DL1_RCH_MON\t\t\t\t\t0x0bc4\n#define AFE_DL1_LCH_MON\t\t\t\t\t0x0bc8\n#define AFE_DL2_RCH_MON\t\t\t\t\t0x0bcc\n#define AFE_DL2_LCH_MON\t\t\t\t\t0x0bd0\n#define AFE_DL12_RCH1_MON\t\t\t\t0x0bd4\n#define AFE_DL12_LCH1_MON\t\t\t\t0x0bd8\n#define AFE_DL12_RCH2_MON\t\t\t\t0x0bdc\n#define AFE_DL12_LCH2_MON\t\t\t\t0x0be0\n#define AFE_DL3_RCH_MON\t\t\t\t\t0x0be4\n#define AFE_DL3_LCH_MON\t\t\t\t\t0x0be8\n#define AFE_DL4_RCH_MON\t\t\t\t\t0x0bec\n#define AFE_DL4_LCH_MON\t\t\t\t\t0x0bf0\n#define AFE_DL5_RCH_MON\t\t\t\t\t0x0bf4\n#define AFE_DL5_LCH_MON\t\t\t\t\t0x0bf8\n#define AFE_DL6_RCH_MON\t\t\t\t\t0x0bfc\n#define AFE_DL6_LCH_MON\t\t\t\t\t0x0c00\n#define AFE_DL7_RCH_MON\t\t\t\t\t0x0c04\n#define AFE_DL7_LCH_MON\t\t\t\t\t0x0c08\n#define AFE_DL8_RCH_MON\t\t\t\t\t0x0c0c\n#define AFE_DL8_LCH_MON\t\t\t\t\t0x0c10\n#define AFE_VUL5_CON0\t\t\t\t\t0x0c14\n#define AFE_VUL5_BASE_MSB\t\t\t\t0x0c18\n#define AFE_VUL5_BASE\t\t\t\t\t0x0c1c\n#define AFE_VUL5_CUR_MSB\t\t\t\t0x0c20\n#define AFE_VUL5_CUR\t\t\t\t\t0x0c24\n#define AFE_VUL5_END_MSB\t\t\t\t0x0c28\n#define AFE_VUL5_END\t\t\t\t\t0x0c2c\n#define AFE_VUL6_CON0\t\t\t\t\t0x0c30\n#define AFE_VUL6_BASE_MSB\t\t\t\t0x0c34\n#define AFE_VUL6_BASE\t\t\t\t\t0x0c38\n#define AFE_VUL6_CUR_MSB\t\t\t\t0x0c3c\n#define AFE_VUL6_CUR\t\t\t\t\t0x0c40\n#define AFE_VUL6_END_MSB\t\t\t\t0x0c44\n#define AFE_VUL6_END\t\t\t\t\t0x0c48\n#define AFE_ADDA_DL_SDM_DCCOMP_CON\t\t\t0x0c50\n#define AFE_ADDA_DL_SDM_TEST\t\t\t\t0x0c54\n#define AFE_ADDA_DL_DC_COMP_CFG0\t\t\t0x0c58\n#define AFE_ADDA_DL_DC_COMP_CFG1\t\t\t0x0c5c\n#define AFE_ADDA_DL_SDM_FIFO_MON\t\t\t0x0c60\n#define AFE_ADDA_DL_SRC_LCH_MON\t\t\t\t0x0c64\n#define AFE_ADDA_DL_SRC_RCH_MON\t\t\t\t0x0c68\n#define AFE_ADDA_DL_SDM_OUT_MON\t\t\t\t0x0c6c\n#define AFE_ADDA_DL_SDM_DITHER_CON\t\t\t0x0c70\n#define AFE_ADDA_DL_SDM_AUTO_RESET_CON\t\t\t0x0c74\n#define AFE_CONNSYS_I2S_CON\t\t\t\t0x0c78\n#define AFE_CONNSYS_I2S_MON\t\t\t\t0x0c7c\n#define AFE_ASRC_2CH_CON0\t\t\t\t0x0c80\n#define AFE_ASRC_2CH_CON1\t\t\t\t0x0c84\n#define AFE_ASRC_2CH_CON2\t\t\t\t0x0c88\n#define AFE_ASRC_2CH_CON3\t\t\t\t0x0c8c\n#define AFE_ASRC_2CH_CON4\t\t\t\t0x0c90\n#define AFE_ASRC_2CH_CON5\t\t\t\t0x0c94\n#define AFE_ASRC_2CH_CON6\t\t\t\t0x0c98\n#define AFE_ASRC_2CH_CON7\t\t\t\t0x0c9c\n#define AFE_ASRC_2CH_CON8\t\t\t\t0x0ca0\n#define AFE_ASRC_2CH_CON9\t\t\t\t0x0ca4\n#define AFE_ASRC_2CH_CON10\t\t\t\t0x0ca8\n#define AFE_ASRC_2CH_CON12\t\t\t\t0x0cb0\n#define AFE_ASRC_2CH_CON13\t\t\t\t0x0cb4\n#define AFE_ADDA6_IIR_COEF_02_01\t\t\t0x0ce0\n#define AFE_ADDA6_IIR_COEF_04_03\t\t\t0x0ce4\n#define AFE_ADDA6_IIR_COEF_06_05\t\t\t0x0ce8\n#define AFE_ADDA6_IIR_COEF_08_07\t\t\t0x0cec\n#define AFE_ADDA6_IIR_COEF_10_09\t\t\t0x0cf0\n#define AFE_CONN67\t\t\t\t\t0x0cf4\n#define AFE_CONN68\t\t\t\t\t0x0cf8\n#define AFE_CONN69\t\t\t\t\t0x0cfc\n#define AFE_SE_PROT_SIDEBAND\t\t\t\t0x0d38\n#define AFE_SE_DOMAIN_SIDEBAND0\t\t\t\t0x0d3c\n#define AFE_ADDA_PREDIS_CON2\t\t\t\t0x0d40\n#define AFE_ADDA_PREDIS_CON3\t\t\t\t0x0d44\n#define AFE_SE_DOMAIN_SIDEBAND1\t\t\t\t0x0d54\n#define AFE_SE_DOMAIN_SIDEBAND2\t\t\t\t0x0d58\n#define AFE_SE_DOMAIN_SIDEBAND3\t\t\t\t0x0d5c\n#define AFE_CONN44\t\t\t\t\t0x0d70\n#define AFE_CONN45\t\t\t\t\t0x0d74\n#define AFE_CONN46\t\t\t\t\t0x0d78\n#define AFE_CONN47\t\t\t\t\t0x0d7c\n#define AFE_CONN44_1\t\t\t\t\t0x0d80\n#define AFE_CONN45_1\t\t\t\t\t0x0d84\n#define AFE_CONN46_1\t\t\t\t\t0x0d88\n#define AFE_CONN47_1\t\t\t\t\t0x0d8c\n#define AFE_HD_ENGEN_ENABLE\t\t\t\t0x0dd0\n#define AFE_ADDA_DL_NLE_FIFO_MON\t\t\t0x0dfc\n#define AFE_ADDA_MTKAIF_CFG0\t\t\t\t0x0e00\n#define AFE_CONN67_1\t\t\t\t\t0x0e04\n#define AFE_CONN68_1\t\t\t\t\t0x0e08\n#define AFE_CONN69_1\t\t\t\t\t0x0e0c\n#define AFE_ADDA_MTKAIF_SYNCWORD_CFG\t\t\t0x0e14\n#define AFE_ADDA_MTKAIF_RX_CFG0\t\t\t\t0x0e20\n#define AFE_ADDA_MTKAIF_RX_CFG1\t\t\t\t0x0e24\n#define AFE_ADDA_MTKAIF_RX_CFG2\t\t\t\t0x0e28\n#define AFE_ADDA_MTKAIF_MON0\t\t\t\t0x0e34\n#define AFE_ADDA_MTKAIF_MON1\t\t\t\t0x0e38\n#define AFE_AUD_PAD_TOP\t\t\t\t\t0x0e40\n#define AFE_DL_NLE_R_CFG0\t\t\t\t0x0e44\n#define AFE_DL_NLE_R_CFG1\t\t\t\t0x0e48\n#define AFE_DL_NLE_L_CFG0\t\t\t\t0x0e4c\n#define AFE_DL_NLE_L_CFG1\t\t\t\t0x0e50\n#define AFE_DL_NLE_R_MON0\t\t\t\t0x0e54\n#define AFE_DL_NLE_R_MON1\t\t\t\t0x0e58\n#define AFE_DL_NLE_R_MON2\t\t\t\t0x0e5c\n#define AFE_DL_NLE_L_MON0\t\t\t\t0x0e60\n#define AFE_DL_NLE_L_MON1\t\t\t\t0x0e64\n#define AFE_DL_NLE_L_MON2\t\t\t\t0x0e68\n#define AFE_DL_NLE_GAIN_CFG0\t\t\t\t0x0e6c\n#define AFE_ADDA6_MTKAIF_CFG0\t\t\t\t0x0e70\n#define AFE_ADDA6_MTKAIF_RX_CFG0\t\t\t0x0e74\n#define AFE_ADDA6_MTKAIF_RX_CFG1\t\t\t0x0e78\n#define AFE_ADDA6_MTKAIF_RX_CFG2\t\t\t0x0e7c\n#define AFE_GENERAL1_ASRC_2CH_CON0\t\t\t0x0e80\n#define AFE_GENERAL1_ASRC_2CH_CON1\t\t\t0x0e84\n#define AFE_GENERAL1_ASRC_2CH_CON2\t\t\t0x0e88\n#define AFE_GENERAL1_ASRC_2CH_CON3\t\t\t0x0e8c\n#define AFE_GENERAL1_ASRC_2CH_CON4\t\t\t0x0e90\n#define AFE_GENERAL1_ASRC_2CH_CON5\t\t\t0x0e94\n#define AFE_GENERAL1_ASRC_2CH_CON6\t\t\t0x0e98\n#define AFE_GENERAL1_ASRC_2CH_CON7\t\t\t0x0e9c\n#define AFE_GENERAL1_ASRC_2CH_CON8\t\t\t0x0ea0\n#define AFE_GENERAL1_ASRC_2CH_CON9\t\t\t0x0ea4\n#define AFE_GENERAL1_ASRC_2CH_CON10\t\t\t0x0ea8\n#define AFE_GENERAL1_ASRC_2CH_CON12\t\t\t0x0eb0\n#define AFE_GENERAL1_ASRC_2CH_CON13\t\t\t0x0eb4\n#define GENERAL_ASRC_MODE\t\t\t\t0x0eb8\n#define GENERAL_ASRC_EN_ON\t\t\t\t0x0ebc\n#define AFE_CONN48\t\t\t\t\t0x0ec0\n#define AFE_CONN49\t\t\t\t\t0x0ec4\n#define AFE_CONN50\t\t\t\t\t0x0ec8\n#define AFE_CONN51\t\t\t\t\t0x0ecc\n#define AFE_CONN52\t\t\t\t\t0x0ed0\n#define AFE_CONN53\t\t\t\t\t0x0ed4\n#define AFE_CONN54\t\t\t\t\t0x0ed8\n#define AFE_CONN55\t\t\t\t\t0x0edc\n#define AFE_CONN48_1\t\t\t\t\t0x0ee0\n#define AFE_CONN49_1\t\t\t\t\t0x0ee4\n#define AFE_CONN50_1\t\t\t\t\t0x0ee8\n#define AFE_CONN51_1\t\t\t\t\t0x0eec\n#define AFE_CONN52_1\t\t\t\t\t0x0ef0\n#define AFE_CONN53_1\t\t\t\t\t0x0ef4\n#define AFE_CONN54_1\t\t\t\t\t0x0ef8\n#define AFE_CONN55_1\t\t\t\t\t0x0efc\n#define AFE_GENERAL2_ASRC_2CH_CON0\t\t\t0x0f00\n#define AFE_GENERAL2_ASRC_2CH_CON1\t\t\t0x0f04\n#define AFE_GENERAL2_ASRC_2CH_CON2\t\t\t0x0f08\n#define AFE_GENERAL2_ASRC_2CH_CON3\t\t\t0x0f0c\n#define AFE_GENERAL2_ASRC_2CH_CON4\t\t\t0x0f10\n#define AFE_GENERAL2_ASRC_2CH_CON5\t\t\t0x0f14\n#define AFE_GENERAL2_ASRC_2CH_CON6\t\t\t0x0f18\n#define AFE_GENERAL2_ASRC_2CH_CON7\t\t\t0x0f1c\n#define AFE_GENERAL2_ASRC_2CH_CON8\t\t\t0x0f20\n#define AFE_GENERAL2_ASRC_2CH_CON9\t\t\t0x0f24\n#define AFE_GENERAL2_ASRC_2CH_CON10\t\t\t0x0f28\n#define AFE_GENERAL2_ASRC_2CH_CON12\t\t\t0x0f30\n#define AFE_GENERAL2_ASRC_2CH_CON13\t\t\t0x0f34\n#define AFE_DL5_CON0\t\t\t\t\t0x0f4c\n#define AFE_DL5_BASE_MSB\t\t\t\t0x0f50\n#define AFE_DL5_BASE\t\t\t\t\t0x0f54\n#define AFE_DL5_CUR_MSB\t\t\t\t\t0x0f58\n#define AFE_DL5_CUR\t\t\t\t\t0x0f5c\n#define AFE_DL5_END_MSB\t\t\t\t\t0x0f60\n#define AFE_DL5_END\t\t\t\t\t0x0f64\n#define AFE_DL6_CON0\t\t\t\t\t0x0f68\n#define AFE_DL6_BASE_MSB\t\t\t\t0x0f6c\n#define AFE_DL6_BASE\t\t\t\t\t0x0f70\n#define AFE_DL6_CUR_MSB\t\t\t\t\t0x0f74\n#define AFE_DL6_CUR\t\t\t\t\t0x0f78\n#define AFE_DL6_END_MSB\t\t\t\t\t0x0f7c\n#define AFE_DL6_END\t\t\t\t\t0x0f80\n#define AFE_DL7_CON0\t\t\t\t\t0x0f84\n#define AFE_DL7_BASE_MSB\t\t\t\t0x0f88\n#define AFE_DL7_BASE\t\t\t\t\t0x0f8c\n#define AFE_DL7_CUR_MSB\t\t\t\t\t0x0f90\n#define AFE_DL7_CUR\t\t\t\t\t0x0f94\n#define AFE_DL7_END_MSB\t\t\t\t\t0x0f98\n#define AFE_DL7_END\t\t\t\t\t0x0f9c\n#define AFE_DL8_CON0\t\t\t\t\t0x0fa0\n#define AFE_DL8_BASE_MSB\t\t\t\t0x0fa4\n#define AFE_DL8_BASE\t\t\t\t\t0x0fa8\n#define AFE_DL8_CUR_MSB\t\t\t\t\t0x0fac\n#define AFE_DL8_CUR\t\t\t\t\t0x0fb0\n#define AFE_DL8_END_MSB\t\t\t\t\t0x0fb4\n#define AFE_DL8_END\t\t\t\t\t0x0fb8\n#define AFE_SE_SECURE_CON\t\t\t\t0x1004\n#define AFE_PROT_SIDEBAND_MON\t\t\t\t0x1008\n#define AFE_DOMAIN_SIDEBAND0_MON\t\t\t0x100c\n#define AFE_DOMAIN_SIDEBAND1_MON\t\t\t0x1010\n#define AFE_DOMAIN_SIDEBAND2_MON\t\t\t0x1014\n#define AFE_DOMAIN_SIDEBAND3_MON\t\t\t0x1018\n#define AFE_SECURE_MASK_CONN0\t\t\t\t0x1020\n#define AFE_SECURE_MASK_CONN1\t\t\t\t0x1024\n#define AFE_SECURE_MASK_CONN2\t\t\t\t0x1028\n#define AFE_SECURE_MASK_CONN3\t\t\t\t0x102c\n#define AFE_SECURE_MASK_CONN4\t\t\t\t0x1030\n#define AFE_SECURE_MASK_CONN5\t\t\t\t0x1034\n#define AFE_SECURE_MASK_CONN6\t\t\t\t0x1038\n#define AFE_SECURE_MASK_CONN7\t\t\t\t0x103c\n#define AFE_SECURE_MASK_CONN8\t\t\t\t0x1040\n#define AFE_SECURE_MASK_CONN9\t\t\t\t0x1044\n#define AFE_SECURE_MASK_CONN10\t\t\t\t0x1048\n#define AFE_SECURE_MASK_CONN11\t\t\t\t0x104c\n#define AFE_SECURE_MASK_CONN12\t\t\t\t0x1050\n#define AFE_SECURE_MASK_CONN13\t\t\t\t0x1054\n#define AFE_SECURE_MASK_CONN14\t\t\t\t0x1058\n#define AFE_SECURE_MASK_CONN15\t\t\t\t0x105c\n#define AFE_SECURE_MASK_CONN16\t\t\t\t0x1060\n#define AFE_SECURE_MASK_CONN17\t\t\t\t0x1064\n#define AFE_SECURE_MASK_CONN18\t\t\t\t0x1068\n#define AFE_SECURE_MASK_CONN19\t\t\t\t0x106c\n#define AFE_SECURE_MASK_CONN20\t\t\t\t0x1070\n#define AFE_SECURE_MASK_CONN21\t\t\t\t0x1074\n#define AFE_SECURE_MASK_CONN22\t\t\t\t0x1078\n#define AFE_SECURE_MASK_CONN23\t\t\t\t0x107c\n#define AFE_SECURE_MASK_CONN24\t\t\t\t0x1080\n#define AFE_SECURE_MASK_CONN25\t\t\t\t0x1084\n#define AFE_SECURE_MASK_CONN26\t\t\t\t0x1088\n#define AFE_SECURE_MASK_CONN27\t\t\t\t0x108c\n#define AFE_SECURE_MASK_CONN28\t\t\t\t0x1090\n#define AFE_SECURE_MASK_CONN29\t\t\t\t0x1094\n#define AFE_SECURE_MASK_CONN30\t\t\t\t0x1098\n#define AFE_SECURE_MASK_CONN31\t\t\t\t0x109c\n#define AFE_SECURE_MASK_CONN32\t\t\t\t0x10a0\n#define AFE_SECURE_MASK_CONN33\t\t\t\t0x10a4\n#define AFE_SECURE_MASK_CONN34\t\t\t\t0x10a8\n#define AFE_SECURE_MASK_CONN35\t\t\t\t0x10ac\n#define AFE_SECURE_MASK_CONN36\t\t\t\t0x10b0\n#define AFE_SECURE_MASK_CONN37\t\t\t\t0x10b4\n#define AFE_SECURE_MASK_CONN38\t\t\t\t0x10b8\n#define AFE_SECURE_MASK_CONN39\t\t\t\t0x10bc\n#define AFE_SECURE_MASK_CONN40\t\t\t\t0x10c0\n#define AFE_SECURE_MASK_CONN41\t\t\t\t0x10c4\n#define AFE_SECURE_MASK_CONN42\t\t\t\t0x10c8\n#define AFE_SECURE_MASK_CONN43\t\t\t\t0x10cc\n#define AFE_SECURE_MASK_CONN44\t\t\t\t0x10d0\n#define AFE_SECURE_MASK_CONN45\t\t\t\t0x10d4\n#define AFE_SECURE_MASK_CONN46\t\t\t\t0x10d8\n#define AFE_SECURE_MASK_CONN47\t\t\t\t0x10dc\n#define AFE_SECURE_MASK_CONN48\t\t\t\t0x10e0\n#define AFE_SECURE_MASK_CONN49\t\t\t\t0x10e4\n#define AFE_SECURE_MASK_CONN50\t\t\t\t0x10e8\n#define AFE_SECURE_MASK_CONN51\t\t\t\t0x10ec\n#define AFE_SECURE_MASK_CONN52\t\t\t\t0x10f0\n#define AFE_SECURE_MASK_CONN53\t\t\t\t0x10f4\n#define AFE_SECURE_MASK_CONN54\t\t\t\t0x10f8\n#define AFE_SECURE_MASK_CONN55\t\t\t\t0x10fc\n#define AFE_SECURE_MASK_CONN56\t\t\t\t0x1100\n#define AFE_SECURE_MASK_CONN57\t\t\t\t0x1104\n#define AFE_SECURE_MASK_CONN0_1\t\t\t\t0x1108\n#define AFE_SECURE_MASK_CONN1_1\t\t\t\t0x110c\n#define AFE_SECURE_MASK_CONN2_1\t\t\t\t0x1110\n#define AFE_SECURE_MASK_CONN3_1\t\t\t\t0x1114\n#define AFE_SECURE_MASK_CONN4_1\t\t\t\t0x1118\n#define AFE_SECURE_MASK_CONN5_1\t\t\t\t0x111c\n#define AFE_SECURE_MASK_CONN6_1\t\t\t\t0x1120\n#define AFE_SECURE_MASK_CONN7_1\t\t\t\t0x1124\n#define AFE_SECURE_MASK_CONN8_1\t\t\t\t0x1128\n#define AFE_SECURE_MASK_CONN9_1\t\t\t\t0x112c\n#define AFE_SECURE_MASK_CONN10_1\t\t\t0x1130\n#define AFE_SECURE_MASK_CONN11_1\t\t\t0x1134\n#define AFE_SECURE_MASK_CONN12_1\t\t\t0x1138\n#define AFE_SECURE_MASK_CONN13_1\t\t\t0x113c\n#define AFE_SECURE_MASK_CONN14_1\t\t\t0x1140\n#define AFE_SECURE_MASK_CONN15_1\t\t\t0x1144\n#define AFE_SECURE_MASK_CONN16_1\t\t\t0x1148\n#define AFE_SECURE_MASK_CONN17_1\t\t\t0x114c\n#define AFE_SECURE_MASK_CONN18_1\t\t\t0x1150\n#define AFE_SECURE_MASK_CONN19_1\t\t\t0x1154\n#define AFE_SECURE_MASK_CONN20_1\t\t\t0x1158\n#define AFE_SECURE_MASK_CONN21_1\t\t\t0x115c\n#define AFE_SECURE_MASK_CONN22_1\t\t\t0x1160\n#define AFE_SECURE_MASK_CONN23_1\t\t\t0x1164\n#define AFE_SECURE_MASK_CONN24_1\t\t\t0x1168\n#define AFE_SECURE_MASK_CONN25_1\t\t\t0x116c\n#define AFE_SECURE_MASK_CONN26_1\t\t\t0x1170\n#define AFE_SECURE_MASK_CONN27_1\t\t\t0x1174\n#define AFE_SECURE_MASK_CONN28_1\t\t\t0x1178\n#define AFE_SECURE_MASK_CONN29_1\t\t\t0x117c\n#define AFE_SECURE_MASK_CONN30_1\t\t\t0x1180\n#define AFE_SECURE_MASK_CONN31_1\t\t\t0x1184\n#define AFE_SECURE_MASK_CONN32_1\t\t\t0x1188\n#define AFE_SECURE_MASK_CONN33_1\t\t\t0x118c\n#define AFE_SECURE_MASK_CONN34_1\t\t\t0x1190\n#define AFE_SECURE_MASK_CONN35_1\t\t\t0x1194\n#define AFE_SECURE_MASK_CONN36_1\t\t\t0x1198\n#define AFE_SECURE_MASK_CONN37_1\t\t\t0x119c\n#define AFE_SECURE_MASK_CONN38_1\t\t\t0x11a0\n#define AFE_SECURE_MASK_CONN39_1\t\t\t0x11a4\n#define AFE_SECURE_MASK_CONN40_1\t\t\t0x11a8\n#define AFE_SECURE_MASK_CONN41_1\t\t\t0x11ac\n#define AFE_SECURE_MASK_CONN42_1\t\t\t0x11b0\n#define AFE_SECURE_MASK_CONN43_1\t\t\t0x11b4\n#define AFE_SECURE_MASK_CONN44_1\t\t\t0x11b8\n#define AFE_SECURE_MASK_CONN45_1\t\t\t0x11bc\n#define AFE_SECURE_MASK_CONN46_1\t\t\t0x11c0\n#define AFE_SECURE_MASK_CONN47_1\t\t\t0x11c4\n#define AFE_SECURE_MASK_CONN48_1\t\t\t0x11c8\n#define AFE_SECURE_MASK_CONN49_1\t\t\t0x11cc\n#define AFE_SECURE_MASK_CONN50_1\t\t\t0x11d0\n#define AFE_SECURE_MASK_CONN51_1\t\t\t0x11d4\n#define AFE_SECURE_MASK_CONN52_1\t\t\t0x11d8\n#define AFE_SECURE_MASK_CONN53_1\t\t\t0x11dc\n#define AFE_SECURE_MASK_CONN54_1\t\t\t0x11e0\n#define AFE_SECURE_MASK_CONN55_1\t\t\t0x11e4\n#define AFE_SECURE_MASK_CONN56_1\t\t\t0x11e8\n#define AFE_CONN60_1\t\t\t\t\t0x11f0\n#define AFE_CONN61_1\t\t\t\t\t0x11f4\n#define AFE_CONN62_1\t\t\t\t\t0x11f8\n#define AFE_CONN63_1\t\t\t\t\t0x11fc\n#define AFE_CONN64_1\t\t\t\t\t0x1220\n#define AFE_CONN65_1\t\t\t\t\t0x1224\n#define AFE_CONN66_1\t\t\t\t\t0x1228\n#define FPGA_CFG4\t\t\t\t\t0x1230\n#define FPGA_CFG5\t\t\t\t\t0x1234\n#define FPGA_CFG6\t\t\t\t\t0x1238\n#define FPGA_CFG7\t\t\t\t\t0x123c\n#define FPGA_CFG8\t\t\t\t\t0x1240\n#define FPGA_CFG9\t\t\t\t\t0x1244\n#define FPGA_CFG10\t\t\t\t\t0x1248\n#define FPGA_CFG11\t\t\t\t\t0x124c\n#define FPGA_CFG12\t\t\t\t\t0x1250\n#define FPGA_CFG13\t\t\t\t\t0x1254\n#define ETDM_IN1_CON0\t\t\t\t\t0x1430\n#define ETDM_IN1_CON1\t\t\t\t\t0x1434\n#define ETDM_IN1_CON2\t\t\t\t\t0x1438\n#define ETDM_IN1_CON3\t\t\t\t\t0x143c\n#define ETDM_IN1_CON4\t\t\t\t\t0x1440\n#define ETDM_IN1_CON5\t\t\t\t\t0x1444\n#define ETDM_IN1_CON6\t\t\t\t\t0x1448\n#define ETDM_IN1_CON7\t\t\t\t\t0x144c\n#define ETDM_IN1_CON8\t\t\t\t\t0x1450\n#define ETDM_OUT1_CON0\t\t\t\t\t0x1454\n#define ETDM_OUT1_CON1\t\t\t\t\t0x1458\n#define ETDM_OUT1_CON2\t\t\t\t\t0x145c\n#define ETDM_OUT1_CON3\t\t\t\t\t0x1460\n#define ETDM_OUT1_CON4\t\t\t\t\t0x1464\n#define ETDM_OUT1_CON5\t\t\t\t\t0x1468\n#define ETDM_OUT1_CON6\t\t\t\t\t0x146c\n#define ETDM_OUT1_CON7\t\t\t\t\t0x1470\n#define ETDM_OUT1_CON8\t\t\t\t\t0x1474\n#define ETDM_IN1_MON\t\t\t\t\t0x1478\n#define ETDM_OUT1_MON\t\t\t\t\t0x147c\n#define ETDM_0_3_COWORK_CON0\t\t\t\t0x18b0\n#define ETDM_0_3_COWORK_CON1\t\t\t\t0x18b4\n#define ETDM_0_3_COWORK_CON3\t\t\t\t0x18bc\n\n#define AFE_MAX_REGISTER\t\t\t\tETDM_0_3_COWORK_CON3\n\n#define AFE_IRQ_STATUS_BITS\t\t\t\t0x87FFFFFF\n#define AFE_IRQ_CNT_SHIFT\t\t\t\t0\n#define AFE_IRQ_CNT_MASK\t\t\t\t0x3ffff\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}