load lang_geda.so
options debug
options numdgt=3
spice
.param amplitude = 3
.param offset 0
.param trtol=1

.options language=verilog

spice

V1 nin 0 sin ( offset=0 phase=0 amplitude=amplitude frequency=1 delay=0)
.verilog
module RESISTOR(1 2);
	parameter value=1;
	resistor #(.r(value)) r(1,2);
endmodule
module VOLTAGE_SOURCE(1, 2);
	parameter value=1;
	vsource #(.dc(value)) v(1, 2);
endmodule
module CURRENT_SOURCE(1, 2);
	parameter value=1;
	isource #(.dc(value)) i(1, 2);
endmodule
module NMOS_TRANSISTOR(D G S B);
paramset cmosn_local nmos;
.level=1; .kp=41.5964u; .vto=0.8; .gamma=0.863074; .phi=0.6; .lambda=.01;
.tox=41.8n; .nsub=15.3142E+15; .nss=1.E+12; .xj=400.n; .uo=503.521; .tpg=1;
.fc=0.5; .pb=0.7; .cj=384.4u; .mj=0.4884; .cjsw=527.2p; .mjsw=0.3002; .js=0.;
.rsh=0.; .cbd=0.; .cbs=0.; .cgso=218.971p; .cgdo=218.971p; .cgbo=0.;
.ld=265.073n;
endparamset
parameter l
parameter w
cmosn_local #(.l(l), .w(w)) m(D,G,S,B);
endmodule
module PMOS_TRANSISTOR(D G S B);
paramset local_cmosp pmos;
.level=1; .vto=-0.8; .kp= 41.5964u; .gamma= 0.863074; .phi= 0.6; .rd= 0.;
.rs= 0.; .cbd= 0.; .cbs= 0.; .is= 0; .pb= 0.7; .cgso= 218.971p;
.cgdo=218.971p; .cgbo= 0.; .rsh= 0.; .cj= 384.4u; .mj= 0.4884; .cjsw= 527.2p;
.mjsw= 0.3002; .js= 0.; .tox= 41.8n; .nsub= 15.3142E+15; .nss= 1.E+12; .tpg=1;
.xj= 400.n; .ld= 265.073n; .uo= 503.521; .kf= 0.; .af= 1.; .fc= 0.5;
.lambda=.01;
endparamset
parameter l
parameter w
local_cmosp #(.l(l), .w(w)) m(D,G,S,B);
endmodule
geda "buf.2.sch" module device="buf"

buf #(.bias(.01m), .vdd(5)) mybuf(.nin(nin), .nout(nout), .gnd(0));

//nodelist
//list

spice
.print op v(nin) v(v1) v(mybuf.GROUND) v(nout)
+ v(mybuf.highrail)
+ v(mybuf.lowrail)
+ ev(mybuf.Vlow.v)
+ v(mybuf.Vlow.v)
+ i(mybuf.Vlow.v)

.op
.store tran
+ v(nin) v(nout)
+ gm(mybuf.P2.m)

options numdgt=3

.tran 0 1 > /dev/null

.measure m0 min(probe="v(nout)") > /dev/null
.measure m1 max(probe="v(nout)") > /dev/null
* cancel out noise
.eval int(m0)
.eval int(10*m1)
.end
