<!doctype html><html lang=tw><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>Xilinx 7系列FPGA收發器架構之發送器（TX）（八） | 极客快訊</title><meta property="og:title" content="Xilinx 7系列FPGA收發器架構之發送器（TX）（八） - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="tw"><meta property="og:image" content="https://p3.pstatp.com/large/pgc-image/301f78dd06ef49fdb0e3ba1a9a449a17"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/891e630.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/891e630.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/891e630.html><meta property="article:published_time" content="2020-10-29T21:00:54+08:00"><meta property="article:modified_time" content="2020-10-29T21:00:54+08:00"><meta name=Keywords content><meta name=description content="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）"><meta name=author content="极客快訊"><meta property="og:url" content="/tw/%E7%A7%91%E6%8A%80/891e630.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快訊 Geek Bank</a></h1><p class=description>為你帶來最全的科技知識 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>Xilinx 7系列FPGA收發器架構之發送器（TX）（八）</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=tw/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><p><strong>引言：</strong>前面幾篇文章，我們介紹了7系列FPGA收發器TX的FPGA接口、8B/10B 編碼器、變速模塊以及TX管腳極性控制。通過本文可以學習以下內容：</p><ul><li>TX Buffer（緩衝器）的結構及使用</li><li>TX PRBS（偽隨機序列）產生器的使用</li></ul><h1 class=pgc-h-arrow-right>1.TX Buffer</h1><h1 class=pgc-h-arrow-right>1.1 TX Buffer結構介紹</h1><p>圖1顯示了TX Buffer處於收發器TX結構的位置。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/301f78dd06ef49fdb0e3ba1a9a449a17><p class=pgc-img-caption>圖1、收發器TX時鐘域（點擊看大圖）</p></div><p>GTX/GTH收發器TX數據路徑內有兩個內部並行時鐘域用於PCS組件：PMA組件並行時鐘XCLK時鐘域和TXUSRCLK時鐘域，如圖1所示。為了正確發送數據，XCLK速率必須匹配TXUSRCLK速率，同時，這兩個時鐘域之間的相位誤差必須解決。</p><p>GTX/GTH收發器提供<strong>兩種方法解決XCLK和TXUSRCLK跨時鐘域問題</strong>：</p><ul><li><strong>TX Bufffer</strong></li><li><strong>TX相位對齊電路</strong></li></ul><p>當TX Buffer旁路時，TX相位對齊電路被使用解決跨時鐘域問題。也就是說，所有的<strong>TX數據路徑必須要麼使用TX Bufffer，要麼使用TX相位對齊電路</strong>。圖2給出了這兩種方法在選取時的權衡。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/bec95e5010ac40f490e86317980c223b><p class=pgc-img-caption>圖2、TX Buffer VS TX相位對齊</p></div><h1 class=pgc-h-arrow-right>1.2 TX Buffer使用方法</h1><p><strong>當TXBUFSTATUS指示溢出時應該復位TX Buffer。</strong>GTTXRESET、TXPCSRESET或者GTX/GTH收發器內部產生的TX Buffer復位都可以復位TX Buffer。為了使能TX Buffer，需要設置以下選項：</p><ul><li>TXBUF_EN = TRUE</li><li>TX_XCLK_SEL = TXOUT</li></ul><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/47840c426a7240ab941a1170e510e892><p class=pgc-img-caption>圖3、TX Buffer配置（點擊看大圖）</p></div><h1 class=pgc-h-arrow-right>1.3 TX Buffer Bypass使用方法</h1><p>旁路TX Buffer是7系列GTX/GTH收發器的<strong>高級特性</strong>，此時TX相位對齊電路用來實現XCLK和TXUSRCLK時鐘域之間的相位差異，也可以實現TX延遲對齊調整。對於GTX收發器，這種調整可以自動或者手動，而GTH收發器必須由用戶手動控制。圖4顯示了TX Buffer Bypass使用模式。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/ca8ded7c36e24647b7f50e8b62bd888f><p class=pgc-img-caption>圖4、TX Buffer Bypass使用模式</p></div><h1 class=pgc-h-arrow-right>2.TX PRBS（偽隨機序列）產生器</h1><h1 class=pgc-h-arrow-right>2.1 TX PRBS功能</h1><p>TX PRBS通常<strong>用來測試高速鏈路的信號完整性</strong>。GTX/GTH收發器可以產生幾種工業級PRBS，如圖5所示。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/55463dde8ec845279d7b9c2c94845947><p class=pgc-img-caption>圖5、GTX/GTH收發器TX支持的PRBS模式</p></div><p>圖6顯示了TX PRBS序列產生器模塊圖。圖中，錯誤插入模塊用於檢測鏈路連通性和抖動容限性測試，採用TXPOLARITY信號支持PRBS翻轉。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/6d1c4cc3ef01428c90747abb37cce8a1><p class=pgc-img-caption>圖6、TX PRBS序列產生器模塊圖</p></div><h1 class=pgc-h-arrow-right>2.2 TX PRBS使用模式</h1><p>圖7顯示了GTX/GTH IP核<strong>TX PRBS配置端口</strong>。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/aa93a72eac144cdfba81aa3162b6f8fd><p class=pgc-img-caption>圖7、GTX/GTH IP核TX PRBS配置端口</p></div><p><strong>1）鏈路測試模式</strong></p><p>圖7顯示了使用PRBS-7進行鏈路測試的示意圖。該模式下配置如圖中紅色虛線標記。輸入的數據流只有PRBS模式的數據流才能被RX接收端的PRBS檢測器接收。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/541094ccf794401994b73262fd860a50><p class=pgc-img-caption>圖7、使用PRBS-7進行鏈路測試的示意圖（點擊看大圖）</p></div><p><strong>2）抖動容忍測試</strong></p><p>圖8顯示了使用PRBS-7模式進行抖動容忍測試。為了精確的計算器接收器的BER（比特錯誤率），可以採用外部抖動容忍檢測器。該模式下配置如圖中紅色虛線標記。</p><div class=pgc-img><img alt="Xilinx 7系列FPGA收發器架構之發送器（TX）（八）" onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/ae1b62d0b021454c9df8276b7c4a0fbc><p class=pgc-img-caption>圖8、使用PRBS-7模式進行抖動容忍測試（點擊看大圖）</p></div><p><strong>7系列FPGA收發器架構詳解連載七：</strong><a class=pgc-link data-content=mp href="https://www.toutiao.com/i6797755498784375310/?group_id=6797755498784375310" rel="noopener noreferrer" target=_blank>Xilinx 7系列FPGA收發器架構之發送器（TX）（七）</a></p></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>Xilinx</a></li><li><a>FPGA</a></li><li><a>收發器</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list><li><a href=../../tw/%E7%A7%91%E6%8A%80/6c96d84.html alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/6504a4a2de5c4018ac95d8add86113df style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6c96d84.html title="Xiinx 7系列FPGA收發器架構之發送器（TX）（七）">Xiinx 7系列FPGA收發器架構之發送器（TX）（七）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/8df3549.html alt="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/3d03eccfb1e8496aaf330a6a0183991c style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/8df3549.html title="Xiinx 7系列FPGA收發器架構之發送器（TX）（六）">Xiinx 7系列FPGA收發器架構之發送器（TX）（六）</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html alt=FPGA無線通信課程連載——擾碼的原理及實現 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/RzH3OlM2Sr7uEv style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/ac5c47fd.html title=FPGA無線通信課程連載——擾碼的原理及實現>FPGA無線通信課程連載——擾碼的原理及實現</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html alt=FPGA管腳調整注意事項及技巧 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/Rt0Fp44Iqh26UT style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/bd4ab0f8.html title=FPGA管腳調整注意事項及技巧>FPGA管腳調整注意事項及技巧</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html alt=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/acdfbd47.html title=正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示>正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html alt="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/9d1edd66723f4966b44d3cab502c055f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/5da0d73c.html title="正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗">正點原子開拓者FPGA開發板資料連載第三十二章 音頻環回實驗</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html alt=基於FPGA的多通道同步實時高速數據採集系統設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/RT9ec7T8clHaQI style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/7e803abd.html title=基於FPGA的多通道同步實時高速數據採集系統設計>基於FPGA的多通道同步實時高速數據採集系統設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html alt=FPGA基礎之時序設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/b67909f181e2497f883a202aadca9129 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/51718fda.html title=FPGA基礎之時序設計>FPGA基礎之時序設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html alt=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/769d1d2c04b9410aa18cd0add525013f style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/436e2022.html title=「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了>「源碼」用ModelSim做FPGA的時序仿真，看這一篇就夠了</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html alt=基於FPGA的LVDS高可靠性傳輸優化設計 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/153533281868967dc1af365 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3006b33b.html title=基於FPGA的LVDS高可靠性傳輸優化設計>基於FPGA的LVDS高可靠性傳輸優化設計</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html alt=FPGA為什麼可編程，這篇文章來告訴你 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p1.pstatp.com/large/pgc-image/d7abe76ede514e308d57ca293420a430 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/f6aea576.html title=FPGA為什麼可編程，這篇文章來告訴你>FPGA為什麼可編程，這篇文章來告訴你</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html alt=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？ class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/pgc-image/ca8d58bfb9fd4b5cb2c14c1edbae1701 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/8ae61a10.html title=FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？>FPGA的建立時間、保持時間、傳播延時、組合邏輯延時都是什麼呢？</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html alt=FPGA乘法器的簡單用法 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/pgc-image/15321368486336e286b374a style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/3301fa18.html title=FPGA乘法器的簡單用法>FPGA乘法器的簡單用法</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html alt=基於4通道時間交織的FPGA高速採樣系統 class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p3.pstatp.com/large/5957000798649c5ce814 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/93d61948.html title=基於4通道時間交織的FPGA高速採樣系統>基於4通道時間交織的FPGA高速採樣系統</a></li><hr><li><a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html alt="淺談FPGA技術（二）-- 基本原理和開發流程" class="image featured" style=display:block;margin-left:auto;margin-right:auto;width:100%><img src=https://p9.pstatp.com/large/dfic-imagehandler/9643c798-22e5-448d-94a3-a4ac8d16bc84 style=border-radius:25px></a>
<a href=../../tw/%E7%A7%91%E6%8A%80/6bc40099.html title="淺談FPGA技術（二）-- 基本原理和開發流程">淺談FPGA技術（二）-- 基本原理和開發流程</a></li><hr></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>