{
  "categories": [
    "ASIC & FPGA"
  ],
  "tags": [
    "verilator",
    "systemverilog",
    "verilog",
    "design-verification",
    "ci"
  ]
}
