0.6
2017.4
Dec 15 2017
21:07:18
C:/Users/victorsanavia/Documents/RepositoriosGit/Modelado2024/PracticaLibre/Apartado1/display.vhd,1710766126,vhdl,C:/Users/victorsanavia/Documents/RepositoriosGit/Modelado2024/PracticaLibre/Apartado1/display_controller_tb.vhd,,,display,,,,,,,,
C:/Users/victorsanavia/Documents/RepositoriosGit/Modelado2024/PracticaLibre/Apartado1/display_controller_tb.vhd,1713950634,vhdl,,,,display_controller_tb,,,,,,,,
C:/Users/victorsanavia/Documents/RepositoriosGit/Modelado2024/ProyectosVivado/Apartado1/Apartado1.sim/sim_1/impl/timing/xsim/display_controller_tb_time_impl.v,1713951374,verilog,C:/Users/victorsanavia/Documents/RepositoriosGit/Modelado2024/PracticaLibre/Apartado1/display_controller_tb.vhd,,,display_controller;glbl,,,,,,,,
