41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 671 396 720 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 717 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 30 426 89 407 0
wadr_1
19 30 408 89 389 0
wadr_0
19 30 354 89 335 0
adr2_1
19 30 336 89 317 0
adr2_0
19 30 294 89 275 0
adr1_1
19 30 276 89 257 0
adr1_0
19 30 228 89 209 0
sel
19 30 210 89 191 0
update
19 30 192 89 173 0
clear
20 690 30 749 11 0
reg0_3
20 690 48 749 29 0
reg0_2
20 690 66 749 47 0
reg0_1
20 690 84 749 65 0
reg0_0
20 690 114 749 95 0
reg1_3
20 690 132 749 113 0
reg1_2
20 690 150 749 131 0
reg1_1
20 690 168 749 149 0
reg1_0
20 690 198 749 179 0
reg2_3
20 690 216 749 197 0
reg2_2
20 690 234 749 215 0
reg2_1
20 690 252 749 233 0
reg2_0
20 690 282 749 263 0
reg3_3
20 690 300 749 281 0
reg3_2
20 690 318 749 299 0
reg3_1
20 690 336 749 317 0
reg3_0
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
19 393 267 452 248 0
kpad_3
19 392 293 451 274 0
kpad_2
19 391 320 450 301 0
kpad_1
19 391 349 450 330 0
kpad_0
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
31 266 168 315 83 0 2
31 270 266 319 181 0 2
31 267 363 316 278 0 2
31 267 459 316 374 0 2
19 30 141 89 122 0
kpad_3
19 29 167 88 148 0
kpad_2
19 28 194 87 175 0
kpad_1
19 28 223 87 204 0
kpad_0
20 334 131 393 112 0
d3
20 338 228 397 209 0
d2
20 342 328 401 309 0
d1
20 375 418 434 399 0
d0
19 34 286 93 267 0
alu_2
19 22 262 81 243 0
alu_3
19 58 334 117 315 0
alu_0
19 46 310 105 291 0
alu_1
19 171 469 230 450 0
sel
19 441 94 500 75 0
wadr_1
19 440 118 499 99 0
wadr_0
31 506 118 555 33 0 4
19 456 328 515 309 0
adr2_1
19 456 349 515 330 0
adr2_0
19 450 225 509 206 0
adr1_1
19 450 243 509 224 0
adr1_0
31 522 247 571 162 0 4
31 539 347 588 262 0 4
20 616 35 675 16 0
wr_3
20 638 58 697 39 0
wr_2
20 639 89 698 70 0
wr_1
20 619 117 678 98 0
wr_0
20 617 165 676 146 0
rd1_3
20 619 275 678 256 0
rd2_3
20 616 185 675 166 0
rd1_2
20 617 205 676 186 0
rd1_1
20 619 228 678 209 0
rd1_0
20 622 299 681 280 0
rd2_2
20 622 324 681 305 0
rd2_1
20 616 347 675 328 0
rd2_0
14 78 406 127 357
14 470 148 519 99
1 84 213 268 419
1 84 184 268 323
1 85 157 271 226
1 86 131 267 128
1 312 122 335 121
1 316 220 339 218
1 313 317 343 318
1 313 413 376 408
1 78 252 267 122
1 90 276 271 220
1 102 300 268 317
1 114 324 268 413
1 227 459 268 443
1 227 459 268 347
1 227 459 271 250
1 227 459 267 152
1 497 84 507 96
1 496 108 507 102
1 523 225 506 215
1 506 233 523 231
1 540 331 512 339
1 512 318 540 325
1 552 60 617 25
1 552 66 639 48
1 552 72 640 79
1 552 78 620 107
1 568 189 618 155
1 617 175 568 195
1 568 201 618 195
1 620 218 568 207
1 585 289 620 265
1 585 295 623 289
1 585 301 623 314
1 585 307 617 337
1 268 455 124 381
1 268 359 124 381
1 271 262 124 381
1 267 164 124 381
1 507 114 516 123
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
19 60 172 119 153 0
update
19 10 204 69 185 0
clear
3 139 154 188 105 0 0
3 139 245 188 196 0 0
3 143 318 192 269 0 0
3 141 400 190 351 0 0
24 192 161 241 89 1 1 1
24 193 244 242 172 1 0 1
24 195 321 244 249 1 0 1
24 191 404 240 332 1 0 1
4 279 548 328 499 2 0
4 282 493 331 444 2 0
3 257 155 306 106 0 0
3 254 237 303 188 0 0
3 261 314 310 265 0 0
3 260 407 309 358 0 0
3 257 352 306 303 0 0
3 260 277 309 228 0 0
3 257 196 306 147 0 0
3 253 113 302 64 0 0
24 326 159 375 87 1 1 1
24 327 242 376 170 1 0 1
24 329 319 378 247 1 0 1
24 325 402 374 330 1 0 1
4 420 549 469 500 2 0
4 429 491 478 442 2 0
3 391 153 440 104 0 0
3 388 235 437 186 0 0
3 395 312 444 263 0 0
3 394 405 443 356 0 0
3 391 350 440 301 0 0
3 394 275 443 226 0 0
3 391 194 440 145 0 0
3 387 111 436 62 0 0
24 456 159 505 87 1 1 1
24 457 242 506 170 1 0 1
24 459 319 508 247 1 0 1
24 455 402 504 330 1 0 1
4 559 506 608 457 2 0
4 557 443 606 394 2 0
3 521 153 570 104 0 0
3 518 235 567 186 0 0
3 525 312 574 263 0 0
3 524 405 573 356 0 0
3 521 350 570 301 0 0
3 524 275 573 226 0 0
3 521 194 570 145 0 0
3 517 111 566 62 0 0
24 576 156 625 84 1 1 1
24 577 239 626 167 1 0 1
24 579 316 628 244 1 0 1
24 575 399 624 327 1 0 1
4 694 528 743 479 2 0
4 695 455 744 406 2 0
3 641 150 690 101 0 0
3 638 232 687 183 0 0
3 645 309 694 260 0 0
3 644 402 693 353 0 0
3 641 347 690 298 0 0
3 644 272 693 223 0 0
3 641 191 690 142 0 0
3 642 105 691 56 0 0
20 335 511 394 492 0
in2_3
20 489 505 548 486 0
in2_2
20 602 449 661 430 0
in2_1
20 741 497 800 478 0
in2_0
20 320 575 379 556 0
in1_3
20 481 569 540 550 0
in1_2
20 607 540 666 521 0
in1_1
20 732 568 791 549 0
in1_0
19 146 40 205 21 0
d3
19 265 35 324 16 0
d2
19 390 37 449 18 0
d1
19 491 25 550 6 0
d0
15 132 98 181 49
5 91 218 140 169 0
1 116 162 140 143
1 116 162 140 234
1 116 162 144 307
1 116 162 142 389
1 189 293 196 287
1 185 220 194 210
1 185 129 193 127
1 187 375 192 370
1 306 382 280 537
1 307 289 280 528
1 300 212 280 518
1 303 130 280 509
1 254 102 238 109
1 258 185 239 192
1 258 341 237 352
1 261 266 241 269
1 299 88 283 454
1 303 171 283 463
1 306 252 283 473
1 303 327 283 482
1 258 116 238 109
1 255 198 239 192
1 262 275 241 269
1 261 368 237 352
1 440 380 421 538
1 441 287 421 529
1 434 210 421 519
1 437 128 421 510
1 388 100 372 107
1 392 183 373 190
1 392 339 371 350
1 395 264 375 267
1 433 86 430 452
1 437 169 430 461
1 440 250 430 471
1 437 325 430 480
1 392 114 372 107
1 389 196 373 190
1 396 273 375 267
1 395 366 371 350
1 570 380 560 495
1 571 287 560 486
1 564 210 560 476
1 567 128 560 467
1 518 100 502 107
1 522 183 503 190
1 522 339 501 350
1 525 264 505 267
1 563 86 558 404
1 567 169 558 413
1 570 250 558 423
1 567 325 558 432
1 522 114 502 107
1 519 196 503 190
1 526 273 505 267
1 525 366 501 350
1 690 377 695 517
1 691 284 695 508
1 684 207 695 498
1 687 125 695 489
1 643 94 622 104
1 642 180 623 187
1 642 336 621 347
1 645 261 625 264
1 688 80 696 416
1 687 166 696 425
1 690 247 696 435
1 687 322 696 444
1 642 111 622 104
1 639 193 623 187
1 646 270 625 264
1 645 363 621 347
1 187 375 326 368
1 187 375 456 368
1 187 375 576 365
1 189 293 330 285
1 189 293 460 285
1 189 293 580 282
1 185 220 328 208
1 185 220 458 208
1 185 220 578 205
1 185 129 327 125
1 185 129 457 125
1 185 129 577 122
1 325 523 321 565
1 328 468 336 501
1 475 466 490 495
1 466 524 482 559
1 603 418 603 439
1 605 481 608 530
1 741 430 742 487
1 740 503 733 558
1 202 30 192 352
1 202 30 196 269
1 202 30 194 192
1 202 30 193 109
1 321 25 326 350
1 321 25 330 267
1 321 25 328 190
1 321 25 327 107
1 446 27 456 350
1 446 27 460 267
1 446 27 458 190
1 446 27 457 107
1 547 15 576 347
1 547 15 580 264
1 178 73 206 91
1 178 73 340 89
1 178 73 470 89
1 178 73 590 86
1 178 73 207 174
1 178 73 341 172
1 178 73 471 172
1 178 73 591 169
1 178 73 209 251
1 178 73 205 334
1 178 73 343 249
1 178 73 339 332
1 178 73 473 249
1 178 73 469 332
1 178 73 593 246
1 178 73 589 329
1 66 194 92 193
1 137 193 206 157
1 137 193 340 155
1 137 193 470 155
1 137 193 590 152
1 137 193 207 240
1 137 193 341 238
1 137 193 471 238
1 137 193 591 235
1 137 193 209 317
1 137 193 205 400
1 137 193 343 315
1 137 193 339 398
1 137 193 473 315
1 137 193 469 398
1 137 193 593 312
1 137 193 589 395
1 547 15 577 104
1 547 15 578 187
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Slug, Sammy
22 12 54 52 34 0 \NUL
sslug
22 12 102 150 82 0 \NUL
CSE 12, Winter 2020
31 168 279 217 194 0 2
31 167 372 216 287 0 2
31 164 464 213 379 0 2
31 170 186 219 101 0 2
31 307 353 356 268 0 2
31 304 263 353 178 0 2
31 303 176 352 91 0 2
31 306 438 355 353 0 2
19 32 154 91 135 0
in1_3
19 17 249 76 230 0
in1_2
19 26 335 85 316 0
in1_1
19 23 431 82 412 0
in1_0
19 32 498 91 479 0
in2_0
19 42 541 101 522 0
in2_1
20 461 209 520 190 0
alu_3
20 455 247 514 228 0
alu_2
20 450 311 509 292 0
alu_1
20 445 385 504 366 0
alu_0
1 79 421 165 424
1 79 421 168 326
1 82 325 168 332
1 82 325 169 233
1 73 239 169 239
1 73 239 171 140
1 88 144 171 146
1 88 144 165 418
1 210 418 307 398
1 210 418 305 217
1 213 326 308 313
1 213 326 304 130
1 214 233 305 223
1 214 233 307 392
1 216 140 304 136
1 216 140 308 307
1 88 488 165 448
1 88 488 168 356
1 88 488 169 263
1 88 488 171 170
1 98 531 307 422
1 98 531 308 337
1 98 531 305 247
1 98 531 304 160
1 349 130 462 199
1 350 217 456 237
1 353 307 451 301
1 352 392 446 375
38 6
19 293 449 352 430 0
wr_0
19 53 472 112 453 0
rd1_0
19 49 493 108 474 0
rd2_0
19 293 407 352 388 0
wr_1
19 292 366 351 347 0
wr_2
19 48 184 107 165 0
wr_3
19 108 473 167 454 0
rd1_1
19 158 476 217 457 0
rd1_2
19 211 477 270 458 0
rd1_3
19 106 493 165 474 0
rd2_1
19 160 496 219 477 0
rd2_2
19 207 504 266 485 0
rd2_3
19 48 141 107 122 0
update
3 171 173 220 124 0 0
24 256 185 305 113 1 1 1
7 368 151 417 102 0 1
15 272 49 321 0
19 165 228 224 209 0
clear
19 161 84 220 65 0
d0
19 343 254 402 235 0
d0
7 510 258 559 209 0 1
19 301 331 360 312 0
wr_3
7 471 320 520 271 0 1
19 343 233 402 214 0
d1
19 340 184 399 165 0
d3
19 343 211 402 192 0
d2
7 532 208 581 159 0 1
7 534 139 583 90 0 1
7 556 74 605 25 0 1
5 236 241 285 192 0
7 480 348 529 299 0 1
7 476 414 525 365 0 1
7 489 461 538 412 0 1
1 172 134 104 131
1 172 162 104 174
1 318 24 270 115
1 217 148 257 151
1 217 74 257 133
1 302 133 369 126
1 511 233 399 244
1 472 295 357 321
1 557 49 396 174
1 535 114 399 201
1 533 183 399 223
1 221 218 237 216
1 282 216 270 181
1 348 356 481 323
1 349 397 477 389
1 349 439 490 436
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
