[INF:CM0023] Creating log file "${SURELOG_DIR}/build/regression/SplitFile/slpp_unit/surelog.log".
[INF:CM0020] Separate compilation-unit mode is on.
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/SplitFile/top.v".
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/SplitFile/top1.v".
[INF:PP0122] Preprocessing source file "${SURELOG_DIR}/tests/SplitFile/top2.v".
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/SplitFile/top.v".
AST_DEBUG_BEGIN
Count: 187
LIB: work
FILE: ${SURELOG_DIR}/tests/SplitFile/top.v
n<> u<186> t<Top_level_rule> c<1> l<8:1> el<101:1>
  n<> u<1> t<Null_rule> p<186> s<185> l<8:1> el<8:1>
  n<> u<185> t<Source_text> p<186> c<81> l<8:1> el<99:10>
    n<> u<81> t<Description> p<185> c<80> s<114> l<8:1> el<16:10>
      n<> u<80> t<Module_declaration> p<81> c<17> l<8:1> el<16:10>
        n<> u<17> t<Module_ansi_header> p<80> c<2> s<22> l<8:1> el<8:36>
          n<module> u<2> t<Module_keyword> p<17> s<3> l<8:1> el<8:7>
          n<bottom1> u<3> t<STRING_CONST> p<17> s<16> l<8:8> el<8:15>
          n<> u<16> t<List_of_port_declarations> p<17> c<9> l<8:16> el<8:34>
            n<> u<9> t<Ansi_port_declaration> p<16> c<7> s<15> l<8:17> el<8:24>
              n<> u<7> t<Net_port_header> p<9> c<4> s<8> l<8:17> el<8:22>
                n<> u<4> t<PortDir_Inp> p<7> s<6> l<8:17> el<8:22>
                n<> u<6> t<Net_port_type> p<7> c<5> l<8:23> el<8:23>
                  n<> u<5> t<Data_type_or_implicit> p<6> l<8:23> el<8:23>
              n<a> u<8> t<STRING_CONST> p<9> l<8:23> el<8:24>
            n<> u<15> t<Ansi_port_declaration> p<16> c<13> l<8:26> el<8:33>
              n<> u<13> t<Net_port_header> p<15> c<10> s<14> l<8:26> el<8:31>
                n<> u<10> t<PortDir_Inp> p<13> s<12> l<8:26> el<8:31>
                n<> u<12> t<Net_port_type> p<13> c<11> l<8:32> el<8:32>
                  n<> u<11> t<Data_type_or_implicit> p<12> l<8:32> el<8:32>
              n<b> u<14> t<STRING_CONST> p<15> l<8:32> el<8:33>
        n<> u<22> t<TimeUnitsDecl_TimeUnit> p<80> c<21> s<28> l<9:2> el<9:16>
          n<> u<21> t<Time_literal> p<22> c<19> l<9:11> el<9:15>
            n<10> u<19> t<INT_CONST> p<21> s<18> l<9:11> el<9:13>
            n<ps> u<18> t<Time_unit> p<21> s<20> l<9:13> el<9:15>
            n<ps> u<20> t<Time_unit> p<21> l<9:13> el<9:15>
        n<> u<28> t<Non_port_module_item> p<80> c<27> s<48> l<10:2> el<10:20>
          n<> u<27> t<TimeUnitsDecl_TimePrecision> p<28> c<26> l<10:2> el<10:20>
            n<> u<26> t<Time_literal> p<27> c<24> l<10:16> el<10:19>
              n<1> u<24> t<INT_CONST> p<26> s<23> l<10:16> el<10:17>
              n<ps> u<23> t<Time_unit> p<26> s<25> l<10:17> el<10:19>
              n<ps> u<25> t<Time_unit> p<26> l<10:17> el<10:19>
        n<> u<48> t<Non_port_module_item> p<80> c<47> s<68> l<11:2> el<11:23>
          n<> u<47> t<Module_or_generate_item> p<48> c<46> l<11:2> el<11:23>
            n<> u<46> t<Udp_instantiation> p<47> c<29> l<11:2> el<11:23>
              n<bottom2> u<29> t<STRING_CONST> p<46> s<45> l<11:2> el<11:9>
              n<> u<45> t<Udp_instance> p<46> c<31> l<11:10> el<11:22>
                n<> u<31> t<Name_of_instance> p<45> c<30> s<40> l<11:10> el<11:12>
                  n<u1> u<30> t<STRING_CONST> p<31> l<11:10> el<11:12>
                n<> u<40> t<Net_lvalue> p<45> c<33> s<44> l<11:14> el<11:18>
                  n<> u<33> t<Ps_or_hierarchical_identifier> p<40> c<32> s<39> l<11:14> el<11:15>
                    n<a> u<32> t<STRING_CONST> p<33> l<11:14> el<11:15>
                  n<> u<39> t<Constant_select> p<40> c<38> l<11:15> el<11:18>
                    n<> u<38> t<Constant_bit_select> p<39> c<37> l<11:15> el<11:18>
                      n<> u<37> t<Constant_expression> p<38> c<36> l<11:16> el<11:17>
                        n<> u<36> t<Constant_primary> p<37> c<35> l<11:16> el<11:17>
                          n<> u<35> t<Primary_literal> p<36> c<34> l<11:16> el<11:17>
                            n<0> u<34> t<INT_CONST> p<35> l<11:16> el<11:17>
                n<> u<44> t<Expression> p<45> c<43> l<11:20> el<11:21>
                  n<> u<43> t<Primary> p<44> c<42> l<11:20> el<11:21>
                    n<> u<42> t<Primary_literal> p<43> c<41> l<11:20> el<11:21>
                      n<b> u<41> t<STRING_CONST> p<42> l<11:20> el<11:21>
        n<> u<68> t<Non_port_module_item> p<80> c<67> s<78> l<12:2> el<12:23>
          n<> u<67> t<Module_or_generate_item> p<68> c<66> l<12:2> el<12:23>
            n<> u<66> t<Udp_instantiation> p<67> c<49> l<12:2> el<12:23>
              n<bottom3> u<49> t<STRING_CONST> p<66> s<65> l<12:2> el<12:9>
              n<> u<65> t<Udp_instance> p<66> c<51> l<12:10> el<12:22>
                n<> u<51> t<Name_of_instance> p<65> c<50> s<60> l<12:10> el<12:12>
                  n<u2> u<50> t<STRING_CONST> p<51> l<12:10> el<12:12>
                n<> u<60> t<Net_lvalue> p<65> c<53> s<64> l<12:14> el<12:18>
                  n<> u<53> t<Ps_or_hierarchical_identifier> p<60> c<52> s<59> l<12:14> el<12:15>
                    n<a> u<52> t<STRING_CONST> p<53> l<12:14> el<12:15>
                  n<> u<59> t<Constant_select> p<60> c<58> l<12:15> el<12:18>
                    n<> u<58> t<Constant_bit_select> p<59> c<57> l<12:15> el<12:18>
                      n<> u<57> t<Constant_expression> p<58> c<56> l<12:16> el<12:17>
                        n<> u<56> t<Constant_primary> p<57> c<55> l<12:16> el<12:17>
                          n<> u<55> t<Primary_literal> p<56> c<54> l<12:16> el<12:17>
                            n<0> u<54> t<INT_CONST> p<55> l<12:16> el<12:17>
                n<> u<64> t<Expression> p<65> c<63> l<12:20> el<12:21>
                  n<> u<63> t<Primary> p<64> c<62> l<12:20> el<12:21>
                    n<> u<62> t<Primary_literal> p<63> c<61> l<12:20> el<12:21>
                      n<b> u<61> t<STRING_CONST> p<62> l<12:20> el<12:21>
        n<> u<78> t<Non_port_module_item> p<80> c<77> s<79> l<14:2> el<14:32>
          n<> u<77> t<Module_or_generate_item> p<78> c<76> l<14:2> el<14:32>
            n<> u<76> t<Module_instantiation> p<77> c<69> l<14:2> el<14:32>
              n<my_interface> u<69> t<STRING_CONST> p<76> s<75> l<14:2> el<14:14>
              n<> u<75> t<Hierarchical_instance> p<76> c<71> l<14:15> el<14:31>
                n<> u<71> t<Name_of_instance> p<75> c<70> s<74> l<14:15> el<14:27>
                  n<my_interface> u<70> t<STRING_CONST> p<71> l<14:15> el<14:27>
                n<> u<74> t<List_of_port_connections> p<75> c<73> l<14:28> el<14:30>
                  n<> u<73> t<Named_port_connection> p<74> c<72> l<14:28> el<14:30>
                    n<> u<72> t<DOTSTAR> p<73> l<14:28> el<14:30>
        n<> u<79> t<ENDMODULE> p<80> l<16:1> el<16:10>
    n<> u<114> t<Description> p<185> c<113> s<117> l<18:1> el<20:10>
      n<> u<113> t<Module_declaration> p<114> c<97> l<18:1> el<20:10>
        n<> u<97> t<Module_ansi_header> p<113> c<82> s<111> l<18:1> el<18:36>
          n<module> u<82> t<Module_keyword> p<97> s<83> l<18:1> el<18:7>
          n<bottom2> u<83> t<STRING_CONST> p<97> s<96> l<18:8> el<18:15>
          n<> u<96> t<List_of_port_declarations> p<97> c<89> l<18:16> el<18:34>
            n<> u<89> t<Ansi_port_declaration> p<96> c<87> s<95> l<18:17> el<18:24>
              n<> u<87> t<Net_port_header> p<89> c<84> s<88> l<18:17> el<18:22>
                n<> u<84> t<PortDir_Inp> p<87> s<86> l<18:17> el<18:22>
                n<> u<86> t<Net_port_type> p<87> c<85> l<18:23> el<18:23>
                  n<> u<85> t<Data_type_or_implicit> p<86> l<18:23> el<18:23>
              n<a> u<88> t<STRING_CONST> p<89> l<18:23> el<18:24>
            n<> u<95> t<Ansi_port_declaration> p<96> c<93> l<18:26> el<18:33>
              n<> u<93> t<Net_port_header> p<95> c<90> s<94> l<18:26> el<18:31>
                n<> u<90> t<PortDir_Inp> p<93> s<92> l<18:26> el<18:31>
                n<> u<92> t<Net_port_type> p<93> c<91> l<18:32> el<18:32>
                  n<> u<91> t<Data_type_or_implicit> p<92> l<18:32> el<18:32>
              n<b> u<94> t<STRING_CONST> p<95> l<18:32> el<18:33>
        n<> u<111> t<Non_port_module_item> p<113> c<110> s<112> l<19:1> el<19:12>
          n<> u<110> t<Module_or_generate_item> p<111> c<109> l<19:1> el<19:12>
            n<> u<109> t<Gate_instantiation> p<110> c<98> l<19:1> el<19:12>
              n<> u<98> t<NOutGate_Not> p<109> s<108> l<19:1> el<19:4>
              n<> u<108> t<N_output_gate_instance> p<109> c<103> l<19:5> el<19:11>
                n<> u<103> t<Net_lvalue> p<108> c<100> s<107> l<19:6> el<19:7>
                  n<> u<100> t<Ps_or_hierarchical_identifier> p<103> c<99> s<102> l<19:6> el<19:7>
                    n<b> u<99> t<STRING_CONST> p<100> l<19:6> el<19:7>
                  n<> u<102> t<Constant_select> p<103> c<101> l<19:7> el<19:7>
                    n<> u<101> t<Constant_bit_select> p<102> l<19:7> el<19:7>
                n<> u<107> t<Expression> p<108> c<106> l<19:9> el<19:10>
                  n<> u<106> t<Primary> p<107> c<105> l<19:9> el<19:10>
                    n<> u<105> t<Primary_literal> p<106> c<104> l<19:9> el<19:10>
                      n<a> u<104> t<STRING_CONST> p<105> l<19:9> el<19:10>
        n<> u<112> t<ENDMODULE> p<113> l<20:1> el<20:10>
    n<> u<117> t<Description> p<185> c<116> s<149> l<24:1> el<24:22>
      n<> u<116> t<Top_directives> p<117> c<115> l<24:1> el<24:22>
        n<> u<115> t<Timescale_directive> p<116> l<24:1> el<24:22>
    n<> u<149> t<Description> p<185> c<148> s<152> l<26:1> el<36:10>
      n<> u<148> t<Module_declaration> p<149> c<121> l<26:1> el<36:10>
        n<> u<121> t<Module_nonansi_header> p<148> c<118> s<146> l<26:1> el<26:20>
          n<module> u<118> t<Module_keyword> p<121> s<119> l<26:1> el<26:7>
          n<bottom3> u<119> t<STRING_CONST> p<121> s<120> l<26:8> el<26:15>
          n<> u<120> t<List_of_ports> p<121> l<26:16> el<26:18>
        n<> u<146> t<Module_item> p<148> c<145> s<147> l<28:2> el<32:7>
          n<> u<145> t<Non_port_module_item> p<146> c<144> l<28:2> el<32:7>
            n<> u<144> t<Module_or_generate_item> p<145> c<143> l<28:2> el<32:7>
              n<> u<143> t<Module_instantiation> p<144> c<122> l<28:2> el<32:7>
                n<ddr> u<122> t<STRING_CONST> p<143> s<142> l<28:2> el<28:5>
                n<> u<142> t<Hierarchical_instance> p<143> c<124> l<28:6> el<32:6>
                  n<> u<124> t<Name_of_instance> p<142> c<123> s<141> l<28:6> el<28:29>
                    n<g_datapath:0:g_io> u<123> t<STRING_CONST> p<124> l<28:6> el<28:29>
                  n<> u<141> t<List_of_port_connections> p<142> c<132> l<30:7> el<31:17>
                    n<> u<132> t<Named_port_connection> p<141> c<125> s<140> l<30:7> el<30:25>
                      n<capture> u<125> t<STRING_CONST> p<132> s<130> l<30:8> el<30:15>
                      n<> u<130> t<OPEN_PARENS> p<132> s<129> l<30:16> el<30:17>
                      n<> u<129> t<Expression> p<132> c<128> s<131> l<30:17> el<30:24>
                        n<> u<128> t<Primary> p<129> c<127> l<30:17> el<30:24>
                          n<> u<127> t<Primary_literal> p<128> c<126> l<30:17> el<30:24>
                            n<capture> u<126> t<STRING_CONST> p<127> l<30:17> el<30:24>
                      n<> u<131> t<CLOSE_PARENS> p<132> l<30:24> el<30:25>
                    n<> u<140> t<Named_port_connection> p<141> c<133> l<31:7> el<31:17>
                      n<clk> u<133> t<STRING_CONST> p<140> s<138> l<31:8> el<31:11>
                      n<> u<138> t<OPEN_PARENS> p<140> s<137> l<31:12> el<31:13>
                      n<> u<137> t<Expression> p<140> c<136> s<139> l<31:13> el<31:16>
                        n<> u<136> t<Primary> p<137> c<135> l<31:13> el<31:16>
                          n<> u<135> t<Primary_literal> p<136> c<134> l<31:13> el<31:16>
                            n<clk> u<134> t<STRING_CONST> p<135> l<31:13> el<31:16>
                      n<> u<139> t<CLOSE_PARENS> p<140> l<31:16> el<31:17>
        n<> u<147> t<ENDMODULE> p<148> l<36:1> el<36:10>
    n<> u<152> t<Description> p<185> c<151> s<184> l<88:1> el<88:22>
      n<> u<151> t<Top_directives> p<152> c<150> l<88:1> el<88:22>
        n<> u<150> t<Timescale_directive> p<151> l<88:1> el<88:22>
    n<> u<184> t<Description> p<185> c<183> l<90:1> el<99:10>
      n<> u<183> t<Module_declaration> p<184> c<156> l<90:1> el<99:10>
        n<> u<156> t<Module_nonansi_header> p<183> c<153> s<181> l<90:1> el<90:20>
          n<module> u<153> t<Module_keyword> p<156> s<154> l<90:1> el<90:7>
          n<bottom4> u<154> t<STRING_CONST> p<156> s<155> l<90:8> el<90:15>
          n<> u<155> t<List_of_ports> p<156> l<90:16> el<90:18>
        n<> u<181> t<Module_item> p<183> c<180> s<182> l<91:2> el<95:7>
          n<> u<180> t<Non_port_module_item> p<181> c<179> l<91:2> el<95:7>
            n<> u<179> t<Module_or_generate_item> p<180> c<178> l<91:2> el<95:7>
              n<> u<178> t<Module_instantiation> p<179> c<157> l<91:2> el<95:7>
                n<ddr> u<157> t<STRING_CONST> p<178> s<177> l<91:2> el<91:5>
                n<> u<177> t<Hierarchical_instance> p<178> c<159> l<91:6> el<95:6>
                  n<> u<159> t<Name_of_instance> p<177> c<158> s<176> l<91:6> el<91:29>
                    n<g_datapath:0:g_io> u<158> t<STRING_CONST> p<159> l<91:6> el<91:29>
                  n<> u<176> t<List_of_port_connections> p<177> c<167> l<93:7> el<94:17>
                    n<> u<167> t<Named_port_connection> p<176> c<160> s<175> l<93:7> el<93:25>
                      n<capture> u<160> t<STRING_CONST> p<167> s<165> l<93:8> el<93:15>
                      n<> u<165> t<OPEN_PARENS> p<167> s<164> l<93:16> el<93:17>
                      n<> u<164> t<Expression> p<167> c<163> s<166> l<93:17> el<93:24>
                        n<> u<163> t<Primary> p<164> c<162> l<93:17> el<93:24>
                          n<> u<162> t<Primary_literal> p<163> c<161> l<93:17> el<93:24>
                            n<capture> u<161> t<STRING_CONST> p<162> l<93:17> el<93:24>
                      n<> u<166> t<CLOSE_PARENS> p<167> l<93:24> el<93:25>
                    n<> u<175> t<Named_port_connection> p<176> c<168> l<94:7> el<94:17>
                      n<clk> u<168> t<STRING_CONST> p<175> s<173> l<94:8> el<94:11>
                      n<> u<173> t<OPEN_PARENS> p<175> s<172> l<94:12> el<94:13>
                      n<> u<172> t<Expression> p<175> c<171> s<174> l<94:13> el<94:16>
                        n<> u<171> t<Primary> p<172> c<170> l<94:13> el<94:16>
                          n<> u<170> t<Primary_literal> p<171> c<169> l<94:13> el<94:16>
                            n<clk> u<169> t<STRING_CONST> p<170> l<94:13> el<94:16>
                      n<> u<174> t<CLOSE_PARENS> p<175> l<94:16> el<94:17>
        n<> u<182> t<ENDMODULE> p<183> l<99:1> el<99:10>
AST_DEBUG_END
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/SplitFile/top1.v".
AST_DEBUG_BEGIN
Count: 179
LIB: work
FILE: ${SURELOG_DIR}/tests/SplitFile/top1.v
n<> u<178> t<Top_level_rule> c<1> l<2:1> el<51:1>
  n<> u<1> t<Null_rule> p<178> s<177> l<2:1> el<2:1>
  n<> u<177> t<Source_text> p<178> c<58> l<2:1> el<47:10>
    n<> u<58> t<Description> p<177> c<57> s<77> l<2:1> el<10:13>
      n<> u<57> t<Interface_declaration> p<58> c<34> l<2:1> el<10:13>
        n<> u<34> t<Interface_ansi_header> p<57> c<2> s<55> l<2:1> el<5:21>
          n<> u<2> t<INTERFACE> p<34> s<4> l<2:1> el<2:10>
          n<my_interface> u<4> t<Interface_identifier> p<34> c<3> s<33> l<2:11> el<2:23>
            n<my_interface> u<3> t<STRING_CONST> p<4> l<2:11> el<2:23>
          n<> u<33> t<List_of_port_declarations> p<34> c<10> l<2:23> el<5:20>
            n<> u<10> t<Ansi_port_declaration> p<33> c<8> s<16> l<3:3> el<3:14>
              n<> u<8> t<Net_port_header> p<10> c<5> s<9> l<3:3> el<3:8>
                n<> u<5> t<PortDir_Inp> p<8> s<7> l<3:3> el<3:8>
                n<> u<7> t<Net_port_type> p<8> c<6> l<3:9> el<3:9>
                  n<> u<6> t<Data_type_or_implicit> p<7> l<3:9> el<3:9>
              n<clock> u<9> t<STRING_CONST> p<10> l<3:9> el<3:14>
            n<> u<16> t<Ansi_port_declaration> p<33> c<14> s<32> l<4:3> el<4:15>
              n<> u<14> t<Net_port_header> p<16> c<11> s<15> l<4:3> el<4:8>
                n<> u<11> t<PortDir_Inp> p<14> s<13> l<4:3> el<4:8>
                n<> u<13> t<Net_port_type> p<14> c<12> l<4:9> el<4:9>
                  n<> u<12> t<Data_type_or_implicit> p<13> l<4:9> el<4:9>
              n<select> u<15> t<STRING_CONST> p<16> l<4:9> el<4:15>
            n<> u<32> t<Ansi_port_declaration> p<33> c<30> l<5:3> el<5:19>
              n<> u<30> t<Net_port_header> p<32> c<17> s<31> l<5:3> el<5:14>
                n<> u<17> t<PortDir_Inp> p<30> s<29> l<5:3> el<5:8>
                n<> u<29> t<Net_port_type> p<30> c<28> l<5:9> el<5:14>
                  n<> u<28> t<Data_type_or_implicit> p<29> c<27> l<5:9> el<5:14>
                    n<> u<27> t<Packed_dimension> p<28> c<26> l<5:9> el<5:14>
                      n<> u<26> t<Constant_range> p<27> c<21> l<5:10> el<5:13>
                        n<> u<21> t<Constant_expression> p<26> c<20> s<25> l<5:10> el<5:11>
                          n<> u<20> t<Constant_primary> p<21> c<19> l<5:10> el<5:11>
                            n<> u<19> t<Primary_literal> p<20> c<18> l<5:10> el<5:11>
                              n<3> u<18> t<INT_CONST> p<19> l<5:10> el<5:11>
                        n<> u<25> t<Constant_expression> p<26> c<24> l<5:12> el<5:13>
                          n<> u<24> t<Constant_primary> p<25> c<23> l<5:12> el<5:13>
                            n<> u<23> t<Primary_literal> p<24> c<22> l<5:12> el<5:13>
                              n<0> u<22> t<INT_CONST> p<23> l<5:12> el<5:13>
              n<data> u<31> t<STRING_CONST> p<32> l<5:15> el<5:19>
        n<> u<55> t<Non_port_interface_item> p<57> c<54> s<56> l<7:3> el<9:14>
          n<> u<54> t<Interface_or_generate_item> p<55> c<53> l<7:3> el<9:14>
            n<> u<53> t<Module_common_item> p<54> c<52> l<7:3> el<9:14>
              n<> u<52> t<Module_or_generate_item_declaration> p<53> c<51> l<7:3> el<9:14>
                n<> u<51> t<Clocking_declaration> p<52> c<35> l<7:3> el<9:14>
                  n<cb> u<35> t<STRING_CONST> p<51> s<42> l<7:12> el<7:14>
                  n<> u<42> t<Clocking_event> p<51> c<41> s<49> l<7:15> el<7:31>
                    n<> u<41> t<Event_expression> p<42> c<36> l<7:17> el<7:30>
                      n<> u<36> t<Edge_Posedge> p<41> s<40> l<7:17> el<7:24>
                      n<> u<40> t<Expression> p<41> c<39> l<7:25> el<7:30>
                        n<> u<39> t<Primary> p<40> c<38> l<7:25> el<7:30>
                          n<> u<38> t<Primary_literal> p<39> c<37> l<7:25> el<7:30>
                            n<clock> u<37> t<STRING_CONST> p<38> l<7:25> el<7:30>
                  n<> u<49> t<Clocking_item> p<51> c<43> s<50> l<8:5> el<8:24>
                    n<> u<43> t<ClockingDir_Input> p<49> s<48> l<8:5> el<8:10>
                    n<> u<48> t<List_of_clocking_decl_assign> p<49> c<45> l<8:11> el<8:23>
                      n<> u<45> t<Clocking_decl_assign> p<48> c<44> s<47> l<8:11> el<8:17>
                        n<select> u<44> t<STRING_CONST> p<45> l<8:11> el<8:17>
                      n<> u<47> t<Clocking_decl_assign> p<48> c<46> l<8:19> el<8:23>
                        n<data> u<46> t<STRING_CONST> p<47> l<8:19> el<8:23>
                  n<> u<50> t<ENDCLOCKING> p<51> l<9:3> el<9:14>
        n<> u<56> t<ENDINTERFACE> p<57> l<10:1> el<10:13>
    n<> u<77> t<Description> p<177> c<76> s<96> l<15:1> el<18:10>
      n<> u<76> t<Module_declaration> p<77> c<62> l<15:1> el<18:10>
        n<> u<62> t<Module_nonansi_header> p<76> c<59> s<67> l<15:1> el<15:16>
          n<module> u<59> t<Module_keyword> p<62> s<60> l<15:1> el<15:7>
          n<top> u<60> t<STRING_CONST> p<62> s<61> l<15:8> el<15:11>
          n<> u<61> t<List_of_ports> p<62> l<15:12> el<15:14>
        n<> u<67> t<TimeUnitsDecl_TimeUnit> p<76> c<66> s<74> l<16:1> el<16:16>
          n<> u<66> t<Time_literal> p<67> c<64> l<16:10> el<16:15>
            n<100> u<64> t<INT_CONST> p<66> s<63> l<16:10> el<16:13>
            n<ps> u<63> t<Time_unit> p<66> s<65> l<16:13> el<16:15>
            n<ps> u<65> t<Time_unit> p<66> l<16:13> el<16:15>
        n<> u<74> t<Module_item> p<76> c<73> s<75> l<17:1> el<17:19>
          n<> u<73> t<Non_port_module_item> p<74> c<72> l<17:1> el<17:19>
            n<> u<72> t<TimeUnitsDecl_TimePrecision> p<73> c<71> l<17:1> el<17:19>
              n<> u<71> t<Time_literal> p<72> c<69> l<17:15> el<17:18>
                n<1> u<69> t<INT_CONST> p<71> s<68> l<17:15> el<17:16>
                n<ps> u<68> t<Time_unit> p<71> s<70> l<17:16> el<17:18>
                n<ps> u<70> t<Time_unit> p<71> l<17:16> el<17:18>
        n<> u<75> t<ENDMODULE> p<76> l<18:1> el<18:10>
    n<> u<96> t<Description> p<177> c<95> s<103> l<21:1> el<24:10>
      n<> u<95> t<Module_declaration> p<96> c<81> l<21:1> el<24:10>
        n<> u<81> t<Module_nonansi_header> p<95> c<78> s<86> l<21:1> el<21:20>
          n<module> u<78> t<Module_keyword> p<81> s<79> l<21:1> el<21:7>
          n<bottom1> u<79> t<STRING_CONST> p<81> s<80> l<21:8> el<21:15>
          n<> u<80> t<List_of_ports> p<81> l<21:16> el<21:18>
        n<> u<86> t<TimeUnitsDecl_TimeUnit> p<95> c<85> s<93> l<22:1> el<22:15>
          n<> u<85> t<Time_literal> p<86> c<83> l<22:10> el<22:14>
            n<10> u<83> t<INT_CONST> p<85> s<82> l<22:10> el<22:12>
            n<ps> u<82> t<Time_unit> p<85> s<84> l<22:12> el<22:14>
            n<ps> u<84> t<Time_unit> p<85> l<22:12> el<22:14>
        n<> u<93> t<Module_item> p<95> c<92> s<94> l<23:1> el<23:19>
          n<> u<92> t<Non_port_module_item> p<93> c<91> l<23:1> el<23:19>
            n<> u<91> t<TimeUnitsDecl_TimePrecision> p<92> c<90> l<23:1> el<23:19>
              n<> u<90> t<Time_literal> p<91> c<88> l<23:15> el<23:18>
                n<1> u<88> t<INT_CONST> p<90> s<87> l<23:15> el<23:16>
                n<ps> u<87> t<Time_unit> p<90> s<89> l<23:16> el<23:18>
                n<ps> u<89> t<Time_unit> p<90> l<23:16> el<23:18>
        n<> u<94> t<ENDMODULE> p<95> l<24:1> el<24:10>
    n<> u<103> t<Description> p<177> c<102> s<166> l<26:1> el<29:10>
      n<> u<102> t<Module_declaration> p<103> c<100> l<26:1> el<29:10>
        n<> u<100> t<Module_nonansi_header> p<102> c<97> s<101> l<26:1> el<26:20>
          n<module> u<97> t<Module_keyword> p<100> s<98> l<26:1> el<26:7>
          n<bottom2> u<98> t<STRING_CONST> p<100> s<99> l<26:8> el<26:15>
          n<> u<99> t<List_of_ports> p<100> l<26:16> el<26:18>
        n<> u<101> t<ENDMODULE> p<102> l<29:1> el<29:10>
    n<> u<166> t<Description> p<177> c<165> s<169> l<32:1> el<39:10>
      n<> u<165> t<Module_declaration> p<166> c<107> l<32:1> el<39:10>
        n<> u<107> t<Module_nonansi_header> p<165> c<104> s<112> l<32:1> el<32:18>
          n<module> u<104> t<Module_keyword> p<107> s<105> l<32:1> el<32:7>
          n<middle> u<105> t<STRING_CONST> p<107> s<106> l<32:8> el<32:14>
          n<> u<106> t<List_of_ports> p<107> l<32:15> el<32:17>
        n<> u<112> t<TimeUnitsDecl_TimeUnit> p<165> c<111> s<119> l<33:3> el<33:17>
          n<> u<111> t<Time_literal> p<112> c<109> l<33:12> el<33:16>
            n<10> u<109> t<INT_CONST> p<111> s<108> l<33:12> el<33:14>
            n<ps> u<108> t<Time_unit> p<111> s<110> l<33:14> el<33:16>
            n<ps> u<110> t<Time_unit> p<111> l<33:14> el<33:16>
        n<> u<119> t<Module_item> p<165> c<118> s<135> l<34:3> el<34:21>
          n<> u<118> t<Non_port_module_item> p<119> c<117> l<34:3> el<34:21>
            n<> u<117> t<TimeUnitsDecl_TimePrecision> p<118> c<116> l<34:3> el<34:21>
              n<> u<116> t<Time_literal> p<117> c<114> l<34:17> el<34:20>
                n<1> u<114> t<INT_CONST> p<116> s<113> l<34:17> el<34:18>
                n<ps> u<113> t<Time_unit> p<116> s<115> l<34:18> el<34:20>
                n<ps> u<115> t<Time_unit> p<116> l<34:18> el<34:20>
        n<> u<135> t<Module_item> p<165> c<134> s<163> l<35:3> el<35:16>
          n<> u<134> t<Non_port_module_item> p<135> c<133> l<35:3> el<35:16>
            n<> u<133> t<Module_or_generate_item> p<134> c<132> l<35:3> el<35:16>
              n<> u<132> t<Module_common_item> p<133> c<131> l<35:3> el<35:16>
                n<> u<131> t<Module_or_generate_item_declaration> p<132> c<130> l<35:3> el<35:16>
                  n<> u<130> t<Package_or_generate_item_declaration> p<131> c<129> l<35:3> el<35:16>
                    n<> u<129> t<Net_declaration> p<130> c<120> l<35:3> el<35:16>
                      n<> u<120> t<NetType_Wire> p<129> s<121> l<35:3> el<35:7>
                      n<> u<121> t<Data_type_or_implicit> p<129> s<128> l<35:8> el<35:8>
                      n<> u<128> t<List_of_net_decl_assignments> p<129> c<123> l<35:8> el<35:15>
                        n<> u<123> t<Net_decl_assignment> p<128> c<122> s<125> l<35:8> el<35:9>
                          n<a> u<122> t<STRING_CONST> p<123> l<35:8> el<35:9>
                        n<> u<125> t<Net_decl_assignment> p<128> c<124> s<127> l<35:11> el<35:12>
                          n<b> u<124> t<STRING_CONST> p<125> l<35:11> el<35:12>
                        n<> u<127> t<Net_decl_assignment> p<128> c<126> l<35:14> el<35:15>
                          n<c> u<126> t<STRING_CONST> p<127> l<35:14> el<35:15>
        n<> u<163> t<Module_item> p<165> c<162> s<164> l<36:3> el<38:12>
          n<> u<162> t<Non_port_module_item> p<163> c<161> l<36:3> el<38:12>
            n<> u<161> t<Module_declaration> p<162> c<138> l<36:3> el<38:12>
              n<> u<138> t<Module_ansi_header> p<161> c<136> s<159> l<36:3> el<36:17>
                n<module> u<136> t<Module_keyword> p<138> s<137> l<36:3> el<36:9>
                n<nested> u<137> t<STRING_CONST> p<138> l<36:10> el<36:16>
              n<> u<159> t<Non_port_module_item> p<161> c<158> s<160> l<37:5> el<37:22>
                n<> u<158> t<Module_or_generate_item> p<159> c<157> l<37:5> el<37:22>
                  n<> u<157> t<Module_common_item> p<158> c<156> l<37:5> el<37:22>
                    n<> u<156> t<Continuous_assign> p<157> c<155> l<37:5> el<37:22>
                      n<> u<155> t<List_of_net_assignments> p<156> c<154> l<37:12> el<37:21>
                        n<> u<154> t<Net_assignment> p<155> c<143> l<37:12> el<37:21>
                          n<> u<143> t<Net_lvalue> p<154> c<140> s<153> l<37:12> el<37:13>
                            n<> u<140> t<Ps_or_hierarchical_identifier> p<143> c<139> s<142> l<37:12> el<37:13>
                              n<c> u<139> t<STRING_CONST> p<140> l<37:12> el<37:13>
                            n<> u<142> t<Constant_select> p<143> c<141> l<37:14> el<37:14>
                              n<> u<141> t<Constant_bit_select> p<142> l<37:14> el<37:14>
                          n<> u<153> t<Expression> p<154> c<147> l<37:16> el<37:21>
                            n<> u<147> t<Expression> p<153> c<146> s<152> l<37:16> el<37:17>
                              n<> u<146> t<Primary> p<147> c<145> l<37:16> el<37:17>
                                n<> u<145> t<Primary_literal> p<146> c<144> l<37:16> el<37:17>
                                  n<a> u<144> t<STRING_CONST> p<145> l<37:16> el<37:17>
                            n<> u<152> t<BinOp_BitwAnd> p<153> s<151> l<37:18> el<37:19>
                            n<> u<151> t<Expression> p<153> c<150> l<37:20> el<37:21>
                              n<> u<150> t<Primary> p<151> c<149> l<37:20> el<37:21>
                                n<> u<149> t<Primary_literal> p<150> c<148> l<37:20> el<37:21>
                                  n<b> u<148> t<STRING_CONST> p<149> l<37:20> el<37:21>
              n<> u<160> t<ENDMODULE> p<161> l<38:3> el<38:12>
        n<> u<164> t<ENDMODULE> p<165> l<39:1> el<39:10>
    n<> u<169> t<Description> p<177> c<168> s<176> l<43:1> el<43:22>
      n<> u<168> t<Top_directives> p<169> c<167> l<43:1> el<43:22>
        n<> u<167> t<Timescale_directive> p<168> l<43:1> el<43:22>
    n<> u<176> t<Description> p<177> c<175> l<46:1> el<47:10>
      n<> u<175> t<Module_declaration> p<176> c<173> l<46:1> el<47:10>
        n<> u<173> t<Module_nonansi_header> p<175> c<170> s<174> l<46:1> el<46:20>
          n<module> u<170> t<Module_keyword> p<173> s<171> l<46:1> el<46:7>
          n<bottom3> u<171> t<STRING_CONST> p<173> s<172> l<46:8> el<46:15>
          n<> u<172> t<List_of_ports> p<173> l<46:16> el<46:18>
        n<> u<174> t<ENDMODULE> p<175> l<47:1> el<47:10>
AST_DEBUG_END
[INF:PA0201] Parsing source file "${SURELOG_DIR}/tests/SplitFile/top2.v".
AST_DEBUG_BEGIN
Count: 106
LIB: work
FILE: ${SURELOG_DIR}/tests/SplitFile/top2.v
n<> u<105> t<Top_level_rule> c<1> l<1:1> el<195:1>
  n<> u<1> t<Null_rule> p<105> s<104> l<1:1>
  n<> u<104> t<Source_text> p<105> c<24> l<1:1> el<194:10>
    n<> u<24> t<Description> p<104> c<23> s<41> l<1:1> el<48:11>
      n<> u<23> t<Package_declaration> p<24> c<2> l<1:1> el<48:11>
        n<> u<2> t<PACKAGE> p<23> s<3> l<1:1> el<1:8>
        n<toto1> u<3> t<STRING_CONST> p<23> s<9> l<1:9> el<1:14>
        n<> u<9> t<Package_item> p<23> c<8> s<15> l<7:1> el<8:9>
          n<> u<8> t<Package_or_generate_item_declaration> p<9> c<7> l<7:1> el<8:9>
            n<> u<7> t<Class_declaration> p<8> c<5> l<7:1> el<8:9>
              n<> u<5> t<CLASS> p<7> s<4> l<7:1> el<7:6>
              n<blah1> u<4> t<STRING_CONST> p<7> s<6> l<7:7> el<7:12>
              n<> u<6> t<ENDCLASS> p<7> l<8:1> el<8:9>
        n<> u<15> t<Package_item> p<23> c<14> s<21> l<21:1> el<22:9>
          n<> u<14> t<Package_or_generate_item_declaration> p<15> c<13> l<21:1> el<22:9>
            n<> u<13> t<Class_declaration> p<14> c<11> l<21:1> el<22:9>
              n<> u<11> t<CLASS> p<13> s<10> l<21:1> el<21:6>
              n<blah2> u<10> t<STRING_CONST> p<13> s<12> l<21:7> el<21:12>
              n<> u<12> t<ENDCLASS> p<13> l<22:1> el<22:9>
        n<> u<21> t<Package_item> p<23> c<20> s<22> l<38:1> el<39:9>
          n<> u<20> t<Package_or_generate_item_declaration> p<21> c<19> l<38:1> el<39:9>
            n<> u<19> t<Class_declaration> p<20> c<17> l<38:1> el<39:9>
              n<> u<17> t<CLASS> p<19> s<16> l<38:1> el<38:6>
              n<blah3> u<16> t<STRING_CONST> p<19> s<18> l<38:7> el<38:12>
              n<> u<18> t<ENDCLASS> p<19> l<39:1> el<39:9>
        n<> u<22> t<ENDPACKAGE> p<23> l<48:1> el<48:11>
    n<> u<41> t<Description> p<104> c<40> s<48> l<53:1> el<71:11>
      n<> u<40> t<Package_declaration> p<41> c<25> l<53:1> el<71:11>
        n<> u<25> t<PACKAGE> p<40> s<26> l<53:1> el<53:8>
        n<toto2> u<26> t<STRING_CONST> p<40> s<32> l<53:9> el<53:14>
        n<> u<32> t<Package_item> p<40> c<31> s<38> l<59:1> el<60:9>
          n<> u<31> t<Package_or_generate_item_declaration> p<32> c<30> l<59:1> el<60:9>
            n<> u<30> t<Class_declaration> p<31> c<28> l<59:1> el<60:9>
              n<> u<28> t<CLASS> p<30> s<27> l<59:1> el<59:6>
              n<blah21> u<27> t<STRING_CONST> p<30> s<29> l<59:7> el<59:13>
              n<> u<29> t<ENDCLASS> p<30> l<60:1> el<60:9>
        n<> u<38> t<Package_item> p<40> c<37> s<39> l<65:1> el<66:9>
          n<> u<37> t<Package_or_generate_item_declaration> p<38> c<36> l<65:1> el<66:9>
            n<> u<36> t<Class_declaration> p<37> c<34> l<65:1> el<66:9>
              n<> u<34> t<CLASS> p<36> s<33> l<65:1> el<65:6>
              n<blah22> u<33> t<STRING_CONST> p<36> s<35> l<65:7> el<65:13>
              n<> u<35> t<ENDCLASS> p<36> l<66:1> el<66:9>
        n<> u<39> t<ENDPACKAGE> p<40> l<71:1> el<71:11>
    n<> u<48> t<Description> p<104> c<47> s<53> l<75:1> el<76:10>
      n<> u<47> t<Module_declaration> p<48> c<45> l<75:1> el<76:10>
        n<> u<45> t<Module_nonansi_header> p<47> c<42> s<46> l<75:1> el<75:15>
          n<module> u<42> t<Module_keyword> p<45> s<43> l<75:1> el<75:7>
          n<inb> u<43> t<STRING_CONST> p<45> s<44> l<75:8> el<75:11>
          n<> u<44> t<List_of_ports> p<45> l<75:12> el<75:14>
        n<> u<46> t<ENDMODULE> p<47> l<76:1> el<76:10>
    n<> u<53> t<Description> p<104> c<52> s<60> l<79:1> el<82:11>
      n<> u<52> t<Package_declaration> p<53> c<49> l<79:1> el<82:11>
        n<> u<49> t<PACKAGE> p<52> s<50> l<79:1> el<79:8>
        n<toto3> u<50> t<STRING_CONST> p<52> s<51> l<79:9> el<79:14>
        n<> u<51> t<ENDPACKAGE> p<52> l<82:1> el<82:11>
    n<> u<60> t<Description> p<104> c<59> s<67> l<84:1> el<85:10>
      n<> u<59> t<Module_declaration> p<60> c<57> l<84:1> el<85:10>
        n<> u<57> t<Module_nonansi_header> p<59> c<54> s<58> l<84:1> el<84:15>
          n<module> u<54> t<Module_keyword> p<57> s<55> l<84:1> el<84:7>
          n<gap2> u<55> t<STRING_CONST> p<57> s<56> l<84:8> el<84:12>
          n<> u<56> t<List_of_ports> p<57> l<84:12> el<84:14>
        n<> u<58> t<ENDMODULE> p<59> l<85:1> el<85:10>
    n<> u<67> t<Description> p<104> c<66> s<96> l<115:1> el<116:10>
      n<> u<66> t<Module_declaration> p<67> c<64> l<115:1> el<116:10>
        n<> u<64> t<Module_nonansi_header> p<66> c<61> s<65> l<115:1> el<115:15>
          n<module> u<61> t<Module_keyword> p<64> s<62> l<115:1> el<115:7>
          n<gap3> u<62> t<STRING_CONST> p<64> s<63> l<115:8> el<115:12>
          n<> u<63> t<List_of_ports> p<64> l<115:12> el<115:14>
        n<> u<65> t<ENDMODULE> p<66> l<116:1> el<116:10>
    n<> u<96> t<Description> p<104> c<95> s<103> l<119:1> el<174:11>
      n<> u<95> t<Package_declaration> p<96> c<68> l<119:1> el<174:11>
        n<> u<68> t<PACKAGE> p<95> s<69> l<119:1> el<119:8>
        n<toto4> u<69> t<STRING_CONST> p<95> s<75> l<119:9> el<119:14>
        n<> u<75> t<Package_item> p<95> c<74> s<81> l<121:1> el<122:9>
          n<> u<74> t<Package_or_generate_item_declaration> p<75> c<73> l<121:1> el<122:9>
            n<> u<73> t<Class_declaration> p<74> c<71> l<121:1> el<122:9>
              n<> u<71> t<CLASS> p<73> s<70> l<121:1> el<121:6>
              n<blah31> u<70> t<STRING_CONST> p<73> s<72> l<121:7> el<121:13>
              n<> u<72> t<ENDCLASS> p<73> l<122:1> el<122:9>
        n<> u<81> t<Package_item> p<95> c<80> s<87> l<135:1> el<136:9>
          n<> u<80> t<Package_or_generate_item_declaration> p<81> c<79> l<135:1> el<136:9>
            n<> u<79> t<Class_declaration> p<80> c<77> l<135:1> el<136:9>
              n<> u<77> t<CLASS> p<79> s<76> l<135:1> el<135:6>
              n<blah31> u<76> t<STRING_CONST> p<79> s<78> l<135:7> el<135:13>
              n<> u<78> t<ENDCLASS> p<79> l<136:1> el<136:9>
        n<> u<87> t<Package_item> p<95> c<86> s<93> l<152:1> el<153:9>
          n<> u<86> t<Package_or_generate_item_declaration> p<87> c<85> l<152:1> el<153:9>
            n<> u<85> t<Class_declaration> p<86> c<83> l<152:1> el<153:9>
              n<> u<83> t<CLASS> p<85> s<82> l<152:1> el<152:6>
              n<blah32> u<82> t<STRING_CONST> p<85> s<84> l<152:7> el<152:13>
              n<> u<84> t<ENDCLASS> p<85> l<153:1> el<153:9>
        n<> u<93> t<Package_item> p<95> c<92> s<94> l<167:1> el<168:9>
          n<> u<92> t<Package_or_generate_item_declaration> p<93> c<91> l<167:1> el<168:9>
            n<> u<91> t<Class_declaration> p<92> c<89> l<167:1> el<168:9>
              n<> u<89> t<CLASS> p<91> s<88> l<167:1> el<167:6>
              n<blah31_167> u<88> t<STRING_CONST> p<91> s<90> l<167:7> el<167:17>
              n<> u<90> t<ENDCLASS> p<91> l<168:1> el<168:9>
        n<> u<94> t<ENDPACKAGE> p<95> l<174:1> el<174:11>
    n<> u<103> t<Description> p<104> c<102> l<181:1> el<194:10>
      n<> u<102> t<Module_declaration> p<103> c<100> l<181:1> el<194:10>
        n<> u<100> t<Module_nonansi_header> p<102> c<97> s<101> l<181:1> el<181:19>
          n<module> u<97> t<Module_keyword> p<100> s<98> l<181:1> el<181:7>
          n<gap4_181> u<98> t<STRING_CONST> p<100> s<99> l<181:8> el<181:16>
          n<> u<99> t<List_of_ports> p<100> l<181:16> el<181:18>
        n<> u<101> t<ENDMODULE> p<102> l<194:1> el<194:10>
AST_DEBUG_END
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top.v:18:1: No timescale set for "bottom2".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top1.v:2:1: No timescale set for "my_interface".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:1:1: No timescale set for "toto1".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:53:1: No timescale set for "toto2".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:75:1: No timescale set for "inb".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:79:1: No timescale set for "toto3".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:84:1: No timescale set for "gap2".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:115:1: No timescale set for "gap3".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:119:1: No timescale set for "toto4".
[WRN:PA0205] ${SURELOG_DIR}/tests/SplitFile/top2.v:181:1: No timescale set for "gap4_181".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top.v:18:1: Missing timeunit/timeprecision for "bottom2".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top.v:26:1: Missing timeunit/timeprecision for "bottom3".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top.v:90:1: Missing timeunit/timeprecision for "bottom4".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top1.v:2:1: Missing timeunit/timeprecision for "my_interface".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:1:1: Missing timeunit/timeprecision for "toto1".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:53:1: Missing timeunit/timeprecision for "toto2".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:75:1: Missing timeunit/timeprecision for "inb".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:79:1: Missing timeunit/timeprecision for "toto3".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:84:1: Missing timeunit/timeprecision for "gap2".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:115:1: Missing timeunit/timeprecision for "gap3".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:119:1: Missing timeunit/timeprecision for "toto4".
[WRN:PA0206] ${SURELOG_DIR}/tests/SplitFile/top2.v:181:1: Missing timeunit/timeprecision for "gap4_181".
[INF:CP0300] Compilation...
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top.v:8:1: Compile module "work@bottom1".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top.v:18:1: Compile module "work@bottom2".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top.v:26:1: Compile module "work@bottom3".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top.v:90:1: Compile module "work@bottom4".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top2.v:84:1: Compile module "work@gap2".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top2.v:115:1: Compile module "work@gap3".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top2.v:181:1: Compile module "work@gap4_181".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top2.v:75:1: Compile module "work@inb".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top1.v:32:1: Compile module "work@middle".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top1.v:36:3: Compile module "work@middle::nested".
[INF:CP0304] ${SURELOG_DIR}/tests/SplitFile/top1.v:2:1: Compile interface "work@my_interface".
[INF:CP0303] ${SURELOG_DIR}/tests/SplitFile/top1.v:15:1: Compile module "work@top".
[INF:CP0302] Compile class "builtin::mailbox".
[INF:CP0302] Compile class "builtin::process".
[INF:CP0302] Compile class "builtin::semaphore".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:7:1: Compile class "toto1::blah1".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:21:1: Compile class "toto1::blah2".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:38:1: Compile class "toto1::blah3".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:59:1: Compile class "toto2::blah21".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:65:1: Compile class "toto2::blah22".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:121:1: Compile class "toto4::blah31".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:167:1: Compile class "toto4::blah31_167".
[INF:CP0302] ${SURELOG_DIR}/tests/SplitFile/top2.v:152:1: Compile class "toto4::blah32".
[WRN:CP0334] ${SURELOG_DIR}/tests/SplitFile/top2.v:135:1: Colliding compilation unit name: "toto4::blah31",
             ${SURELOG_DIR}/tests/SplitFile/top2.v:121:1: previous usage.
[INF:UH0706] Creating UHDM Model...
=== UHDM Object Stats Begin (Non-Elaborated Model) ===
BitSelect                                              2
ClassDefn                                             17
ClassTypespec                                          1
ClockingBlock                                          1
ClockingIODecl                                         2
Constant                                              13
ContAssign                                             1
Design                                                 1
EnumConst                                              5
EnumTypespec                                           1
EventControl                                           1
Function                                               9
Gate                                                   1
IODecl                                                11
IntTypespec                                            9
Interface                                              1
LogicNet                                              13
LogicTypespec                                          4
Module                                                14
ModuleTypespec                                         5
Operation                                              2
Package                                                5
Port                                                  15
PrimTerm                                               1
Range                                                  3
RefModule                                              5
RefObj                                                14
RefTypespec                                           15
Task                                                   9
=== UHDM Object Stats End ===
[INF:UH0708] Writing UHDM DB: ${SURELOG_DIR}/build/regression/SplitFile/slpp_unit/surelog.uhdm ...
[  FATAL] : 0
[ SYNTAX] : 0
[  ERROR] : 0
[WARNING] : 23
[   NOTE] : 0
