module mux4to1(w3,w2,w1,w0,s,O);
input w3,w2,w1,w0,s[1..0];
output reg O;
if (s[1] == 1)
{
	if (s[0] ==1)
		{o=w3};
	else
		{o=w2};
}
else
{
		if (s[0] ==1)
		{o=w1};
	else
		{o=w0};
}
endmodule
