<html>
<head>
<title>Физическая организация  память</titleи
>meta http-equiv="Content-Type" content="text/html; charset=windows-1251">
<link rel="stylesheet" href="../images/styles.css" type="text/css">
</title>
<link rel="stylesheet" href="../images/styles.css" type="text/css">
</head>

<body bgcolor="#FFFFFF" text="#000000">
<p></p>
<h1 align="center">Физическая организация оперативной памяти</h1>
<p>Во всех современных ЭВМ физической основой оперативной памяти являются БИС 
  полупроводниковых оперативных запоминающих устройств (ОЗУ) По английски ОЗУ 
  называется RAM (random access memory - память с произвольным доступом). которые 
  по виду хранения информации разделяются на статические (SRAM) и динамические 
  (DRAM). </p>
<p>Структура статического запоминающего устройства показана на рис. 1</p>
<table width="51%" align="center">
  <tr>
    <td><img src="images/sozu.gif" width="500" height="298" align="absmiddle"></td>
  </tr>
</table>
<p align="center">Рис. 1. Структура статического ОЗУ</p>
<p align="left">В статическом ОЗУ в качестве элемента памяти ЭП используется триггер. 
  Все эти элементы памяти заключены в матрице накопителя. Число элементов равно 
  2n, где n - целое число. Каждый конкретный ЭП хранит один бит информации и имеет 
  свой адрес, задаваемый n-разрядным двоичным кодом. Для удобства адрес разбивают 
  на две части (обычно одинаковые) - адрес строки и адрес столбца. В итоге получается 
  прямоугольная матрица, содержащая 2k строк и 2m столбцов. Всего элементов памяти 
  будет 2k+m. Поскольку число строк и число столбцов значительно больше, чем разрядность 
  двоичного числа, между адресными входами и матрицей элементов памяти ставят 
  дешифраторы, на рисунке обозначенные как дешифратор строк и дешифратор столбцов. 
  Иногда в структуре микросхем ОЗУ между дешифратором столбцов и матрицей накопителя 
  изображают ключи выбора столбцов.<br>
  Вариант исполнения элемента памяти статического ОЗУ приведен на рис 2.</p>
<table width="21%" align="center">
  <tr>
    <td><img src="images/eps.gif" width="200" height="289"></td>
  </tr>
</table>
<p align="center">Рис. 2. Элемент памяти статического ОЗУ</p>
<p>Собственно элементом памяти является D-триггер, находящийся на пересечении 
  i-й строки и j-го столбца. Для уменьшения количества выводов микросхем ОЗУ совмещают 
  входы и выходы в них. Поэтому на схеме введен еще и электронный ключ SW. При 
  уровнях лог. 1 на линиях i и j и при подаче сигнала разрешения записи WR=1 ( 
  write - записывать), в триггер записывается информация, которая поступает на 
  вход D. При этом шина Вх./Вых. оказазывается подключенной к D входу триггера 
  через электронный ключ SW и выполняет функции входа, при снятии сигнала WR ключ 
  подключает к шине Вх./Вых. выход триггера, и эта шина выполняет функции выхода.<br>
  Если оператива одноразрядная, то шина Вх./Вых. будет общей для всех элементов 
  памяти. Но чаще оперативы многоразрядные и в этом случае на каждой паре линий 
  строка-столбец располагается по n триггеров и n ключей, где n-число разрядов, 
  а элемент &quot;И&quot; при этом остается один. Естественно, что каждый из ключей 
  подключается к своей шине Вх./Вых.<br>
  Помимо режимов записи и считывания, которые определяются потенциалом на входе 
  WR, существует режим хранения данных, в котором запись и считывание запрещены. 
  Режим хранения имеет двоякий смысл. Во-первых, если в устройстве много миросхем 
  ОЗУ, что характерно, то запись или считывание ведется по одной микросхеме, остальные 
  в этом случае должны быть отключены. Во-вторых, в режиме хранения данных энергопотребление 
  намного меньше, чем в режиме записи и считывания (рабочий режим). Для перевода 
  оперативы в режим хранения используется сигнал CS, по буржуйски crystal selection 
  - выбор кристалла. Обычно для перевода в режим хранения на вход CS подается 
  уровень лог. 1, для перевода в рабочий режим - лог. 0.</p>
<p>Статическая память быстрая, но достаточно дорогая, поэтому она редко используется 
  в ПЭВМ. Однако если требуемый объем RAM не превышает нескольких десятков килобайт, 
  целесообразно использовать SRAM. Кроме того статические ши повышенного быстродействия 
  широко используются для построения сверхоперативной памяти типа <b>кэш.</b></p>
<p> В динамическом ОЗУ функции элемента памяти выполняет конденсатор. Информация 
  представляется электрическим зарядом, к примеру, если есть заряд на конденсаторе, 
  значит в элемент памяти записана лог. 1, нет заряда - лог. 0. Ну а поскольку 
  время сохранения на конденсаторе заряда ограничено (вследствие утечки), необходимо 
  периодически восстанавливать записанную информацию. Этот процесс красиво зовется 
  регенерацией. Помимо этого, для динамического ОЗУ требуется синхронизация, обеспечивающая 
  последовательность включений функциональных узлов.<br>
  Для реализации элемента памяти динамического ОЗУ широко применяется схема, показанная 
  на рис.3.</p>
<table width="36%" align="center">
  <tr>
    <td><img src="images/epd.gif" width="335" height="176"></td>
  </tr>
</table>
<p align="center">Рис. 3 - Элемент памяти динамического ОЗУ</p>
<p>Выбор элемента памяти производится сигналом лог. 1 на шине строки. Транзистор 
  VT2 открывается и соединяет конденсатор С1 с шиной столбца. РШ - разрядная шина. 
  Предварительно через транзистор VT1, который открывается сигналом &quot;Такт 
  (С)&quot;, заряжается емкость Сш до напряжения U0. Емкость Сш должна значительно 
  превышать емкость С1.<br>
  Элемент памяти динамического ОЗУ проще, чем статического, поэтому объем памяти 
  в динамических ОЗУ выше, чем в статических. </p>
<p>Со временем заряд на конденсаторах исчезает, так что через достаточно малые 
  промежутки времени необходимо подзаряжать конденсаторы. Данный процесс называется 
  регенерацией. Регенерация может производиться либо контроллером по командам 
  процессора, либо самим контроллером, если это достаточно &quot;интеллектуальное&quot; 
  устройство, либо встроенными в чип памяти внутренними схемами регенерации.</p>
<p align="left">Динамическая память по способу доступа к данным подразделяется 
  на много разновидностей. Наиболее известны такие как FPM, EDO, SDRAM, RAMBUS.<br>
  Доступ к памяти типа FPM (Fast Page Memory) производится по следующей схеме 
  :<br>
  Адрес требуемой ячейки памяти делится на 2 части (необязательно равные) - адрес 
  строки и адрес столбца. Вначале контроллер памяти выставляет на шине адреса 
  адрес столбца и по изменению сигнала RAS (row address select) записывает его 
  в чип памяти (м. рис.4). Затем на шине адреса выставляется адрес строки, который 
  записывается в чип памяти по изменению сигнала CAS (column address select). 
  Затем сигнал CAS снова изменяет свой уровень с низкого на высокий. После этого 
  изменения через строго определенное время на шине данных появляются данные, 
  хранящиеся в ячейке памяти, расположенной по заданному адресу. Они могут быть 
  считаны в тот промежуток времени, пока сигнал ОЕ имеет низкий уровень. Для считывания 
  следующей порции данных, расположенных в той же строке, не обязательно повторять 
  весь цикл, достаточно повторно задать лишь адрес строки в данном столбце при 
  помощи сигнала CAS. (именно поэтому она называется Fast Page)</p>
<p align="center"><img src="images/image006.png" width="520" height="216"> </p>
<p align="center">Рис. 4. Временная диаграмма работы памяти типа FPM</p>
<p >У описанных выше типов памяти есть большой недостаток - они не синхронизированы 
  с процессором, в результате процессор должен несколько тактов находиться в состояниии 
  ожидания появления данных от памяти, не выполняя в это время никаких вычислительных 
  операций.Синхронная память типа SDRAM (Synchronous Dynamic Random Access Memory) 
  лишена этого недостатка т.к..она работает синхронно с системной шиной процессора. 
  Различные виды доступа (чтение, последовательное чтение, запись) к памяти SDRAM 
  осуществляется с помощью команд, поступающих по отдельной шине управления. Все 
  сигналы синхронизированы при помощи специального тактового сигнала. <br>
</p>
<p align="center"><img src="images/image010.gif" width="566" height="257"></p>
<p align="center">Рис.5 Временная диаграмма работы памяти SDRAM </p>
<p align="left">Здесь CLK - тактовый сигнал системной шины на материнской плате, 
  COMMAND - данные на шине управления (комбинация уже рассмотренных ранее управляющих 
  сигналов RAS, CAS, WE, OE), ADDRESS - данные на шине адреса, DQ - данные на 
  шине данных. В момент времени Т0 на шине управления формируется команда ( в 
  данном примере команда последовательного чтения), на шине адреса - адрес n требуемой 
  ячейки. Через некоторое количество тактов ( в нашем примере - 3) данные пояляются 
  на шине данных, откуда могут быть считаны. Следует обратить внимание, что данные, 
  находящиеся по адресу n+1 могут быть считаны уже на следующем такте.</p>
<p align="left">Существует модификация SDRAM, известная как DDR SDRAM, (DDR - 
  Double Data Rate) в котором данные могут быть считаны либо записаны как по переднему, 
  так и по заднему фронту (вернее, есть 2 тактовых сигнала, инверсных относительно 
  друг друга и доступ к данным производится по переднему фронту каждого из них), 
  что и дает удвоенную скорость.</p>
<p align="left">Следующим шагом в развитии архитектуры памяти является Rambus, 
  названная по имени компании, которая разработала и выпускает этот тип памяти. 
  Ключевое отличие Rambus от SDRAM - высокая частота тактового сигнала, которая 
  может быть равной 400 МГц. Как и в DDR SDRAM, данные передаются по 2 порции 
  за такт, что позволяет получить результирующую частоту до 800 МГц.</p>
<p align="left">В настоящее время микросхемы памяти установлены на отдельной небольшой 
  печатной плате, называемой модулем памяти.<br>
  Одним из первых модулей памяти является SIMM (Single In-line Memory Module - 
  память с одним рядом контактов). Вначале выпускались 8-битные модули с 32 контактами. 
  Соответственно в системе с 386SX процессором эти модули устанавливались группами 
  по 2, 386DX - по 4. <br>
  Затем произошел переход на 32-битные модули с 72 контактами. В 486 машинах такие 
  модули могли устанавливаться поодиночке, в Pentium - группами по 2, поскольку 
  шина памяти у Pentium 64-разрядная.<br>
  Дальнейшим развитием явился 168-контактный 64-разрядный модуль DIMM (Dual In-line 
  Memory Module - память с двойным рядом контактов). Они могли устанавливаться 
  в систему поодиночке.<br>
  Для памяти DDR SDRAM был разработан 184-контактный модульDIMM DDR SDRAM.<br>
  Для памяти Rambus был разработан модуль RIMM.</p>
<p align="left">Подробно принципы построения и функционирования памяти различного 
  типа можно изучить <a href="../library/book_mem/title.html"target=_blank>здесь.</a></p>
<hr class=forhr align="center">
<div align="center">
  <table width="600">
    <tr> 
      <td> 
        <p align="center"><b><a href="memory.htm" target="mainFrame">назад</a></b></p>
      </td>
      <td> 
        <p align="center"><b> <a href="memory0.htm" target="mainFrame">в начало раздела</a></b></p>
      </td>
      <td> 
        <p align="center"><b><a href="memory2.htm">вперед</a></b></p>
      </td>
    </tr>
  </table>
</div>
<h1>&nbsp;</h1  >
<p align="left">&nbsp;</p>
<p align="left">&nbsp;</p>
<p align="left">&nbsp;</p>
</body>
</html>
