<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:20.2420</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0069359</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.12.09</openDate><openNumber>10-2024-0171442</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 제1 전극부를 구비한 회로 기판; 및 상기 회로 기판 내에 배치되고, 제2 전극부를 구비한 연결 부재를 포함하고, 상기 연결 부재는 상기 회로 기판을 구성하는 절연 물질과 상이한 절연 물질을 포함하고, 상기 연결 부재의 제2 전극부는 복수의 도전성 접착 부재를 통해 상기 회로 기판의 제1 전극부와 연결되고, 상기 회로 기판은 상기 복수의 도전성 접착 부재 사이에 구비된 공극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 전극부를 구비한 회로 기판; 및상기 회로 기판 내에 배치되고, 제2 전극부를 구비한 연결 부재를 포함하고,상기 연결 부재는 상기 회로 기판을 구성하는 절연 물질과 상이한 절연 물질을 포함하고,상기 연결 부재의 제2 전극부는 복수의 도전성 접착 부재를 통해 상기 회로 기판의 제1 전극부와 연결되고,상기 회로 기판은 상기 복수의 도전성 접착 부재 사이에 구비된 공극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 회로 기판 및 상기 연결 부재 각각은 복수의 층으로 구비된 절연층을 포함하고,상기 회로 기판의 절연층 및 상기 연결 부재의 절연층 각각은 유기 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 회로 기판은 캐비티를 구비하고,상기 연결 부재는 상기 회로 기판의 상기 캐비티 내에 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 회로 기판의 제1 전극부는 상기 캐비티 내에 배치된 복수의 패드 전극을 포함하고,상기 복수의 도전성 접착 부재는 상기 복수의 패드 전극 상에 각각 배치된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 연결 부재의 제2 전극부는 상기 연결 부재의 하면에 배치된 복수의 하부 패드를 포함하고,상기 복수의 하부 패드는 상기 복수의 도전성 접착 부재를 통해 상기 복수의 패드 전극과 전기적으로 연결된, 반도체 패키지. </claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 연결 부재의 제2 전극부는,상기 연결 부재의 상면에 배치된 복수의 상부 패드; 및상기 연결 부재를 관통하며, 상기 복수의 상부 패드 및 상기 복수의 하부 패드 사이를 연결하는 복수의 연결 전극을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 회로 기판의 제1 전극부는,상기 연결 부재 상에 배치되고 상기 복수의 상부 패드 각각과 수직 방향으로 중첩된 제1 비아 전극; 및상기 제1 비아 전극과 수평 방향으로 중첩되고, 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 비아 전극을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제2 비아 전극의 하면은 상기 상부 패드의 상면과 직접 접촉하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제2 비아 전극의 수평 방향의 폭은 상기 제1 비아 전극의 수평 방향의 폭의 100% 내지 160%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 회로 기판의 제1 전극부는 상기 제1 비아 전극 상에 배치되고 상기 연결 부재와 수직 방향으로 중첩된 제1 범프 전극; 및 상기 제2 비아 전극 상에 배치되고 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 범프 전극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 범프 전극의 수평 방향의 폭은 상기 제1 범프 전극의 수평 방향의 폭의 100% 내지 160%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 및 제2 범프 전극 상에 배치된 접속부; 및상기 접속부 상에 배치된 반도체 소자를 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제2항에 있어서,상기 회로 기판의 절연층의 물성은 상기 연결 부재의 절연층의 물성과 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 회로 기판;상기 회로 기판 내에 배치된 연결 부재; 및상기 회로 기판 상에 배치된 반도체 소자를 포함하고,상기 회로 기판은,상면에 리세스가 구비된 절연층; 및상기 연결 부재 상에 배치되고, 상기 절연층의 상기 리세스 내에 배치된 패드 전극부를 포함하고,상기 패드 전극부는 상기 연결 부재와 수직 방향으로 중첩된 복수의 제1 패드 전극을 포함하고,상기 연결 부재는 절연 부재, 및 상기 절연 부재의 상면에 배치되고 상기 복수의 제1 패드 전극과 수직 방향으로 중첩된 복수의 상부 패드를 포함하며,상기 복수의 상부 패드와 상기 복수의 제1 패드 전극 사이에는 복수의 도전성 접착 부재가 배치되고,상기 절연층은 상기 복수의 도전성 접착 부재 사이에 구비된 공극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 패드 전극부는 상기 제1 패드 전극과 수평 방향으로 중첩되고 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 패드 전극을 더 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 연결 부재는 상기 절연 부재의 하면에 배치된 하부 패드를 더 포함하고,상기 회로 기판은 상기 절연층의 적어도 일부 영역을 관통하는 비아 전극부를 더 포함하고,상기 비아 전극부는,상기 연결 부재 하에 배치되고, 상기 연결 부재와 수직 방향으로 중첩되며 상기 하부 패드와 직접 연결된 제1 비아 전극을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 비아 전극부는 상기 제1 비아 전극과 수평 방향으로 중첩되고, 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 비아 전극을 더 포함하고,상기 제2 비아 전극의 수평 방향의 폭은 상기 제1 비아 전극의 수평 방향의 폭의 100% 내지 160%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제14항에 있어서,상기 패드 전극부는 상기 제1 패드 전극과 수평 방향으로 중첩되고 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 패드 전극을 더 포함하고,상기 회로 기판은 상기 제1 패드 전극 상에 배치되고 상기 연결 부재와 수직 방향으로 중첩된 제1 범프 전극; 및 상기 제2 패드 전극 상에 배치되고 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 범프 전극을 포함하며,상기 제2 범프 전극의 수평 방향의 폭은 상기 제1 범프 전극의 수평 방향의 폭의 100% 내지 160%의 범위를 만족하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, WOO JIN</engName><name>김우진</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, DU HYUN</engName><name>김두현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JEONG, SOON OH</engName><name>정순오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.05.30</receiptDate><receiptNumber>1-1-2023-0595732-88</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230069359.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937b4f32412194f3d2902ad278acc989e78796eaf9487d226f3a5e2a5fed20f33ef989c6c292b45c69d4418eaa2e08c89ea4c8c8a1410347c3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4547f2ee98594573105baa0a07608891aece8a5cfeed91f1f2436a91ef7ee6c01ee54c5fa397a7bd88747368766e595c9c6c2c1a67653aef</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>