标题title
半导体结构及其制作方法
摘要abst
本公开涉及半导体技术领域，本公开提供一种半导体结构及其制作方法。该半导体结构的制作方法包括：提供基底结构，基底结构包括多个有源区；在基底结构上形成多个位线结构；在相邻的位线结构之间形成与有源区接触的第一接触插塞；在第一接触插塞上形成牺牲层；牺牲层的顶面不高于位线结构的顶面；在牺牲层上形成多个隔离结构，相邻的隔离结构之间的间隙暴露出牺牲层的部分顶面；去除牺牲层，并在去除牺牲层的位置处形成导电结构。本公开能够避免对导电材料的直接刻蚀带来的对邻近结构的损害、导电结构形貌变差、导电结构电阻增大以及漏电严重化等风险，可以有效改善导电结构的形貌，减小电阻并改善漏电。
权利要求书clms
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：提供基底结构，所述基底结构包括多个有源区；在所述基底结构上形成多个位线结构；在相邻的所述位线结构之间形成与所述有源区接触的第一接触插塞；在所述第一接触插塞上形成牺牲层；所述牺牲层的顶面不高于所述位线结构的顶面；在所述牺牲层上形成多个隔离结构，相邻的所述隔离结构之间的间隙暴露出所述牺牲层的部分顶面；去除所述牺牲层，并在去除所述牺牲层的位置处形成导电结构。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一接触插塞上形成牺牲层，包括：形成覆盖所述第一接触插塞的牺牲材料层；对所述牺牲材料层进行平坦化处理，形成所述牺牲层；所述牺牲层的顶面与所述位线结构的顶面平齐。3.根据权利要求1或2所述的半导体结构的制作方法，其特征在于，在所述牺牲层上形成多个隔离结构，包括：在所述牺牲层上形成隔离材料层；在所述隔离材料层上形成图案化的掩膜层；利用所述图案化的掩膜层去除部分所述隔离材料层，形成所述隔离结构。4.根据权利要求1所述的半导体结构的制作方法，其特征在于，去除所述牺牲层并在去除所述牺牲层的位置处形成导电结构，包括：通过相邻的所述隔离结构之间的间隙，利用湿法刻蚀工艺去除所述牺牲层，形成暴露所述第一接触插塞顶面的通孔；向所述通孔中填充导电材料并对所述导电材料执行平坦化处理，形成所述导电结构。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：在向所述通孔中填充导电材料之前，向所述通孔内沉积绝缘材料；去除所述通孔底部的所述绝缘材料，以形成位于所述通孔侧壁的绝缘层。6.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一接触插塞的材料包括半导体材料；所述半导体结构的制作方法还包括：在向所述通孔中填充导电材料之前，对所述第一接触插塞的顶面执行金属化处理。7.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述基底结构上形成多个位线结构，包括：在所述基底结构上，依次形成堆叠设置的第二接触插塞、位线、及盖层；依次形成覆盖所述第二接触插塞侧壁、位线侧壁及盖层侧壁的第一介质层、第二介质材料层及第三介质材料层；去除部分所述第二介质材料层和部分第三介质材料层，剩余的所述第二介质材料层和剩余的第三介质材料层形成第二介质层和第三介质层；所述第二介质层的顶面和第三介质层的顶面高于所述位线的顶面，且所述第二介质层的顶面和第三介质层的顶面为斜面。8.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述牺牲层的材料与所述隔离结构的材料的刻蚀选择比不同。9.一种半导体结构，其特征在于，包括：基底结构，包括多个有源区；多个位线结构，位于所述基底结构上；多个隔离结构，所述隔离结构的底面与所述位线结构的顶面位于同一高度且所述隔离结构至少覆盖所述位线结构的部分顶面；多个第一接触插塞，位于所述位线结构之间，且与所述有源区接触；多个导电结构，所述导电结构位于所述第一接触插塞上，且位于相邻的所述位线结构之间及相邻的隔离结构之间。10.根据权利要求9所述的半导体结构，其特征在于，所述导电结构包括位于相邻的所述位线结构之间的第一部分和位于相邻的所述隔离结构之间的第二部分，所述第一部分与所述第二部分在二者交界处的径宽不同。11.根据权利要求10所述的半导体结构，其特征在于，所述第一部分在二者交界处的径宽大于所述第二部分在二者交界处的径宽。12.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：绝缘层，所述绝缘层包括位于所述位线结构和所述第一部分之间的第一绝缘层和位于所述隔离结构和所述第二部分之间的第二绝缘层。13.根据权利要求9所述的半导体结构，其特征在于，所述位线结构包括：依次堆叠设置的第二接触插塞、位线、及盖层；覆盖所述第二接触插塞侧壁、位线侧壁及盖层侧壁的第一介质层、第二介质层及第三介质层；所述第二介质层的顶面和第三介质层的顶面高于所述位线的顶面，且所述第二介质层的顶面和第三介质层的顶面为斜面；其中，所述盖层的致密度大于所述隔离结构的致密度，所述第一介质层的致密度大于所述隔离结构的致密度。14.根据权利要求9所述的半导体结构，其特征在于，所述半导体结构还包括位于所述基底结构中的字线结构；所述字线结构穿过部分所述有源区；所述位线结构覆盖部分所述有源区；所述位线结构在所述基底结构表面的投影与所述字线结构在所述基底结构表面的投影相交且构成网格栅；所述第一接触插塞在所述基底结构表面的投影位于所述网格栅所围合成的网格孔中。15.根据权利要求14所述的半导体结构，其特征在于，所述有源区包括位于中部的第一源/漏区和位于两端的第二源/漏区；所述字线结构在所述基底结构表面的投影位于所述第一源/漏区和所述第二源/漏区之间；所述位线结构在所述基底结构表面的投影覆盖部分所述第一源/漏区且与所述第一源/漏区电连接；所述第一接触插塞与所述第二源/漏区电连接。
说明书desc
技术领域本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其制作方法。背景技术动态随机存取存储器是计算机中常用的半导体器件，由若干个存储单元所组成。随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。然而随着半导体器件的密度提高，尺寸缩小，使得半导体器件的制造工艺难度提高，进而导致所形成的半导体器件的性能大大降低。发明内容有鉴于此，本公开的主要目的在于提供一种半导体结构及其制作方法。本公开实施例提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：提供基底结构，所述基底结构包括多个有源区；在所述基底结构上形成多个位线结构；在相邻的所述位线结构之间形成与所述有源区接触的第一接触插塞；在所述第一接触插塞上形成牺牲层；所述牺牲层的顶面不高于所述位线结构的顶面；在所述牺牲层上形成多个隔离结构，相邻的所述隔离结构之间的间隙暴露出所述牺牲层的部分顶面；去除所述牺牲层，并在去除所述牺牲层的位置处形成导电结构。在一种可选的实施方式中，在所述第一接触插塞上形成牺牲层，包括：形成覆盖所述第一接触插塞的牺牲材料层；对所述牺牲材料层进行平坦化处理，形成所述牺牲层；所述牺牲层的顶面与所述位线结构的顶面平齐。在一种可选的实施方式中，在所述牺牲层上形成多个隔离结构，包括：在所述牺牲层上形成隔离材料层；在所述隔离材料层上形成图案化的掩膜层；利用所述图案化的掩膜层去除部分所述隔离材料层，形成所述隔离结构。在一种可选的实施方式中，去除所述牺牲层并在去除所述牺牲层的位置处形成导电结构，包括：通过相邻的所述隔离结构之间的间隙，利用湿法刻蚀工艺去除所述牺牲层，形成暴露所述第一接触插塞顶面的通孔；向所述通孔中填充导电材料并对所述导电材料执行平坦化处理，形成所述导电结构。在一种可选的实施方式中，所述半导体结构的制作方法还包括：在向所述通孔中填充导电材料之前，向所述通孔内沉积绝缘材料；去除所述通孔底部的所述绝缘材料，以形成位于所述通孔侧壁的绝缘层。在一种可选的实施方式中，所述第一接触插塞的材料包括半导体材料；所述半导体结构的制作方法还包括：在向所述通孔中填充导电材料之前，对所述第一接触插塞的顶面执行金属化处理。在一种可选的实施方式中，在所述基底结构上形成多个位线结构，包括：在所述基底结构上，依次形成堆叠设置的第二接触插塞、位线、及盖层；依次形成覆盖所述第二接触插塞侧壁、位线侧壁及盖层侧壁的第一介质层、第二介质材料层及第三介质材料层；去除部分所述第二介质材料层和部分第三介质材料层，剩余的所述第二介质材料层和剩余的第三介质材料层形成第二介质层和第三介质层；所述第二介质层的顶面和第三介质层的顶面高于所述位线的顶面，且所述第二介质层的顶面和第三介质层的顶面为斜面。在一种可选的实施方式中，所述牺牲层的材料与所述隔离结构的材料的刻蚀选择比不同。本公开实施例还提供了一种半导体结构，包括：基底结构，包括多个有源区；多个位线结构，位于所述基底结构上；多个隔离结构，所述隔离结构的底面与所述位线结构的顶面位于同一高度且所述隔离结构至少覆盖所述位线结构的部分顶面；多个第一接触插塞，位于所述位线结构之间，且与所述有源区接触；多个导电结构，所述导电结构位于所述第一接触插塞上，且位于相邻的所述位线结构之间及相邻的隔离结构之间。在一种可选的实施方式中，所述导电结构包括位于相邻的所述位线结构之间的第一部分和位于相邻的所述隔离结构之间的第二部分，所述第一部分与所述第二部分在二者交界处的径宽不同。在一种可选的实施方式中，所述第一部分在二者交界处的径宽大于所述第二部分在二者交界处的径宽。在一种可选的实施方式中，所述半导体结构还包括：绝缘层，所述绝缘层包括位于所述位线结构和所述第一部分之间的第一绝缘层和位于所述隔离结构和所述第二部分之间的第二绝缘层。在一种可选的实施方式中，所述位线结构包括：依次堆叠设置的第二接触插塞、位线、及盖层；覆盖所述第二接触插塞侧壁、位线侧壁及盖层侧壁的第一介质层、第二介质层及第三介质层；所述第二介质层的顶面和第三介质层的顶面高于所述位线的顶面，且所述第二介质层的顶面和第三介质层的顶面为斜面；其中，所述盖层的致密度大于所述隔离结构的致密度，所述第一介质层的致密度大于所述隔离结构的致密度。在一种可选的实施方式中，所述半导体结构还包括位于所述基底结构中的字线结构；所述字线结构穿过部分所述有源区；所述位线结构覆盖部分所述有源区；所述位线结构在所述基底结构表面的投影与所述字线结构在所述基底结构表面的投影相交且构成网格栅；所述第一接触插塞在所述基底结构表面的投影位于所述网格栅所围合成的网格孔中。在一种可选的实施方式中，所述有源区包括位于中部的第一源/漏区和位于两端的第二源/漏区；所述字线结构在所述基底结构表面的投影位于所述第一源/漏区和所述第二源/漏区之间；所述位线结构在所述基底结构表面的投影覆盖部分所述第一源/漏区且与所述第一源/漏区电连接；所述第一接触插塞与所述第二源/漏区电连接。本公开实施例提供了一种半导体结构的制作方法，该半导体结构的制作方法包括：提供基底结构，基底结构包括多个有源区；在基底结构上形成多个位线结构；在相邻的位线结构之间形成与有源区接触的第一接触插塞；在第一接触插塞上形成牺牲层；牺牲层的顶面不高于位线结构的顶面；在牺牲层上形成多个隔离结构，相邻的隔离结构之间的间隙暴露出牺牲层的部分顶面；去除牺牲层，并在去除牺牲层的位置处形成导电结构。本公开实施例中通过在牺牲层上形成隔离结构并通过相邻的隔离结构之间的间隙去除牺牲层，以预留出导电结构的形成位置，然后在预留位置处形成导电结构，相较于通过直接刻蚀导电材料形成导电结构方式，本公开实施例中牺牲层的顶面不高于位线结构的顶面，因此能够确保牺牲层之间不会发生相互连接，从而避免了采用刻蚀工艺将牺牲层隔断时对其他结构的破坏。进一步地，通过提前形成牺牲层和隔离结构，在去除牺牲层的位置形成导电结构，无需采用刻蚀工艺即可实现导电结构之间的隔离，能够避免对导电材料的直接刻蚀带来的对邻近结构的损害、导电结构形貌变差、导电结构电阻增大以及漏电严重化等风险，可以有效改善导电结构的形貌，减小电阻并改善漏电，从而提高半导体结构所在半导体器件的性能。附图说明图1为本公开一实施例中形成的半导体结构的部分结构的俯视结构示意图；图2为本公开一实施例中提供的半导体结构的制作方法中步骤S1所得结构在图1中bb’处的剖面示意图；图3为本公开一实施例中提供的半导体结构的制作方法中步骤S2所得结构在图1中bb’处的剖面示意图；图4为本公开一实施例中提供的半导体结构的制作方法中步骤S3所得结构在图1中bb’处的剖面示意图；图5为图4中A区域的放大示意图；图6为本公开一实施例提供的半导体结构的形成方法的实现流程示意图；图7为本公开另一实施例中形成的半导体结构的部分结构的俯视结构示意图；图8A为本公开另一实施例中提供的半导体结构的制作方法中步骤S10至步骤S30所得结构在图7中aa’处的剖面示意图；图8B为本公开另一实施例中提供的半导体结构的制作方法中步骤S10至步骤S30所得结构在图7中bb’处的剖面示意图；图8C为本公开另一实施例中提供的半导体结构的制作方法中步骤S10至步骤S30所得结构在图7中cc’处的剖面示意图；图8D为本公开另一实施例中提供的半导体结构的制作方法中步骤S10至步骤S30所得结构在图7中dd’处的剖面示意图；图8E为图8B中B区域的放大示意图；图9A为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲材料层所得结构在图7中aa’处的剖面示意图；图9B为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲材料层所得结构在图7中bb’处的剖面示意图；图9C为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲材料层所得结构在图7中cc’处的剖面示意图；图9D为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲材料层所得结构在图7中dd’处的剖面示意图；图10A为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲层所得结构在图7中aa’处的剖面示意图；图10B为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲层所得结构在图7中bb’处的剖面示意图；图10C为本公开一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲层所得结构在图7中cc’处的剖面示意图；图10D为本公开另一实施例中提供的半导体结构的制作方法中步骤S40中形成牺牲层所得结构在图7中dd’处的剖面示意图；图11A为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离材料层所得结构在图7中aa’处的剖面示意图；图11B为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离材料层所得结构在图7中bb’处的剖面示意图；图11C为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离材料层所得结构在图7中cc’处的剖面示意图；图11D为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离材料层所得结构在图7中dd’处的剖面示意图；图12A为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成图案化的掩膜层所得结构在图7中aa’处的剖面示意图；图12B为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成图案化的掩膜层所得结构在图7中bb’处的剖面示意图；图12C为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成图案化的掩膜层所得结构在图7中cc’处的剖面示意图；图12D为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成图案化的掩膜层所得结构在图7中dd’处的剖面示意图；图13A为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离结构所得结构在图7中aa’处的剖面示意图；图13B为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离结构所得结构在图7中bb’处的剖面示意图；图13C为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离结构所得结构在图7中cc’处的剖面示意图；图13D为本公开另一实施例中提供的半导体结构的制作方法中步骤S50中形成隔离结构所得结构在图7中dd’处的剖面示意图；图14A为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成通孔所得结构在图7中aa’处的剖面示意图；图14B为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成通孔所得结构在图7中bb’处的剖面示意图；图14C为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成通孔所得结构在图7中cc’处的剖面示意图；图14D为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成通孔所得结构在图7中dd’处的剖面示意图；图15A为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成导电结构所得结构在图7中aa’处的剖面示意图；图15B为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成导电结构所得结构在图7中bb’处的剖面示意图；图15C为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成导电结构所得结构在图7中cc’处的剖面示意图；图15D为本公开另一实施例中提供的半导体结构的制作方法中步骤S60中形成导电结构所得结构在图7中dd’处的剖面示意图；图16为本公开另一实施例提供的一种在通孔内形成导电结构的工艺步骤的剖面示意图一；图17为本公开另一实施例提供的一种在通孔内形成导电结构的工艺步骤的剖面示意图二；图18为本公开另一实施例提供的一种在通孔内形成导电结构的工艺步骤的剖面示意图三；图19为图15B中D区域的放大示意图。具体实施方式下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。在下列段落中参照附图以举例方式更具体的描述本公开。根据下文的描述，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。应当明白，空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。图1为本公开一实施例中形成的半导体结构的部分结构的俯视结构示意图，图2至图5为本公开一实施例在形成半导体结构的过程中主要工艺步骤的剖面示意图，其中，图5为图4中A区域的放大示意图。下面结合图1和图2至图5描述本实施例的半导体结构的制作方法。需要说明的是，这里及以下，第一方向可以是字线延伸的方向，第二方向可以是位线延伸的方向，第三方向可以是有源区延伸的方向。第一方向、第二方向和第三方向均与衬底的顶面平行。在一些具体实施例中，第一方向与第二方向垂直。示例性地，第一方向可以是附图中示出的D1轴的延伸方向，第二方向可以是附图中示出的D2轴的延伸方向。第三方向D3相对于第一方向D1倾斜预设角度，可以根据实际需要设置该预设角度的具体数值，例如预设角度可以大于或者等于20度且小于90度。第四方向与衬底的厚度方向平行。第一方向、第二方向和第三方向与第四方向均垂直。示例性地，第四方向可以是附图中示出的D4轴的延伸方向。如图1所示，半导体结构包括基底结构，其中，基底结构包括多个呈阵列排布的有源区111以及多个沿第一方向D1延伸且沿第二方向D2间隔排列的字线结构120。多个有源区111之间通过第一绝缘结构110进行隔离。示例性地，第一绝缘结构110的材料可为氧化硅、氮氧化硅或其他合适的绝缘材料，第一绝缘结构110可以为浅沟槽隔离结构。在一些实施方式中，每个有源区111沿第三方向D3延伸。其中，第三方向D3相对于第一方向D1倾斜的预设角度可以大于或者等于20度且小于90度。在一些实施方式中，半导体结构还包括多个位于基底结构上且沿第二方向D2延伸的位线结构130。其中，第二方向D2与第一方向D1相互垂直。在一些实施方式中，基底结构还包括衬底，多个有源区111位于衬底上。需要说明的是，为了更清楚的展示出字线结构、位线结构以及有源区之间的位置关系，图1中的字线结构和位线结构为透视后的效果。参考图1和图2至图5所示，该半导体结构的制作方法如下。如图2所示，执行步骤S1，提供基底结构并在基底结构上形成多个位线结构130；在相邻的位线结构130之间形成与有源区111接触的电容接触插塞150；在电容接触插塞150上形成导电层140。如图2所示，基底结构包括衬底101，多个有源区111位于衬底101上。导电层140包括金属氮化物材料层1401和金属材料层1402。示例性地，电容接触插塞150的材料为多晶硅，金属氮化物材料层1401的材料包括但不限于氮化钨，金属材料层1402的材料包括但不限于钨、钴、铜、铝、金、银、镍等。如图3所示，执行步骤S2，在导电层140上形成图案化的掩膜结构160。掩膜结构160的材料包括光刻胶、旋涂硬掩膜以及氮氧化硅中的至少一种。掩膜结构160可以为单层掩膜或者多层的复合掩膜，可选地，掩膜结构160为图3所示的多层的复合掩膜。结合图3至图4，执行步骤S3，利用图案化的掩膜结构160去除部分导电层140，形成导电插塞170，导电插塞170包括金属氮化物层1403和金属层1404。在一些实施方式中，可以采用等离子体刻蚀工艺去除部分导电层140。示例性地，采用含氯元素或者氟元素的气体作为刻蚀源去除部分导电层140。由于图2中的导电层140覆盖了位线结构130，因此在后续工艺中通常需要采用等离子体刻蚀工艺将图2中的部分导电层140去除以避免短路，最终形成的导电插塞170如图5所示，等离子体刻蚀工艺通常涉及高能离子轰击，这可能导致其他结构发生变化，损害其性能。进一步地，等离子体刻蚀工艺的刻蚀气体中通常包含氟化物或者氯化物等化学物质，这些物质在反应过程中与位线结构130中的隔离材料131发生不良反应，对位线结构130产生无法避免的损伤，从而导致漏电，严重影响后续形成的半导体器件的稳定性。此外，在采用等离子体刻蚀工艺去除部分导电层140时，容易形成刻蚀缺陷，使得形成的导电插塞170的侧壁表面可能存在有毛刺、凸起或者粗糙度较差，导电插塞170的侧壁表面形貌较差会使电阻增大并引发漏电，严重影响半导体器件性能。为此，本公开实施例提供了一种半导体结构及其制作方法。图6为本公开实施例提供的一种半导体结构的制作方法的具体实现流程示意图。如图6所示，该半导体结构的制作方法的具体步骤包括：步骤S10：提供基底结构，基底结构包括多个有源区。步骤S20：在基底结构上形成多个位线结构。步骤S30：在相邻的位线结构之间形成与有源区接触的第一接触插塞。步骤S40：在第一接触插塞上形成牺牲层；牺牲层的顶面不高于位线结构的顶面。步骤S50：在牺牲层上形成多个隔离结构，相邻的隔离结构之间的间隙暴露出牺牲层的部分顶面。步骤S60：去除牺牲层，并在去除牺牲层的位置处形成导电结构。图7为本公开另一实施例中形成的半导体结构的部分结构的俯视结构示意图，图8A至图15D为本公开另一实施例在形成半导体结构的过程中主要工艺步骤的剖面示意图，其中，图8E为图8B中B区域的放大示意图。下面结合图7和图8A至图15D描述本实施例的半导体结构的制作方法。结合图7和图8A、图8B、图8C以及图8D，执行步骤S10至步骤S30。执行步骤S10，提供基底结构，基底结构包括多个有源区。在一些实施例中，基底结构包括多个呈阵列排布的有源区211以及多个沿第一方向D1延伸且沿第二方向D2间隔排列的字线结构220。多个有源区211之间通过第二绝缘结构210进行隔离。如图8A所示，第二绝缘结构210包括第一子绝缘结构2101和第二子绝缘结构2102。示例性地，第二绝缘结构210的材料可为氧化硅、氮氧化硅或其他合适的绝缘材料，第二绝缘结构210可以为STI结构。可选地，第一子绝缘结构2101的材料为氮化硅，第二子绝缘结构2102的材料为氧化硅。示例性地，字线结构220包括字线以及字线上方的覆盖层2204，其中，字线包括栅介质层2201和栅极层2203。示例性地，覆盖层2204的材料包括但不限于氮化硅、氧化硅、氮氧化硅等。栅介质层2201的材料包括但不限于氧化硅。栅极层2203的材料包括但不限于钨、钴、铜、铝、金、银、镍等。在一些实施例中，字线还包括衬层2202。示例性地，在形成栅极层2203之前，可选择地先形成一衬层2202于栅介质层2201的表面。衬层2202的材料例如是氮化钛、氮化钨或者氮化钽。这里，所述字线可以为埋入式字线，可以增加半导体结构所在的半导体器件的集成度。在一些实施方式中，每个有源区211沿第三方向D3延伸。如图8A、图8B、图8C以及图8D所示，基底结构还包括衬底201，多个有源区211位于衬底201上。示例性地，衬底201可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如绝缘体上锗硅等。执行步骤S20，在基底结构上形成多个位线结构。参考图8A、图8B、图8C、图8D以及图8E，在一些实施例中，在基底结构上形成多个位线结构230包括：在基底结构上，依次形成堆叠设置的第二接触插塞231、位线235、及盖层236；依次形成覆盖第二接触插塞231侧壁、位线235侧壁及盖层236侧壁的第一介质层239、第二介质材料层及第三介质材料层；去除部分第二介质材料层和部分第三介质材料层，剩余的第二介质材料层和剩余的第三介质材料层形成第二介质层238和第三介质层237；第二介质层238的顶面和第三介质层237的顶面高于位线235的顶面，且第二介质层238的顶面和第三介质层237的顶面为斜面。第一介质层239、第二介质层238和第三介质层237构成隔离侧墙，盖层236和隔离侧墙构成位线隔离结构，用于隔离相邻位线。由于隔离侧墙中第二介质层238的顶面和第三介质层237的顶面为斜面，因此可以增加相邻盖层236之间的间隙，有利于后续工艺中向相邻盖层236之间的间隙沉积导电材料，能够防止在导电材料内形成空洞，避免导电性能的降低。在一些实施例中，位线235包括第一导电层232、连接层233以及第二导电层234。在一些实施例中，第一导电层232的材料包括但不限于多晶硅，连接层233的材料包括但不限于氮化钛，第二导电层234的材料包括但不限于钨、钽和钛。在一些实施例中，第二接触插塞231的材料包括但不限于多晶硅。在一些实施例中，盖层236的材料包括氮化硅、氮氧化硅、碳氮化硅或其他合适的材料。在一些实施例中，第一介质层239和第三介质层237的材料包括氧化硅、氮氧化硅、高介电常数电介质或其任意组合，第二介质层238包括氮化硅、氮氧化硅或其任意组合。第一介质层239和第三介质层237可以相同也可以不同。可选地，第一介质层239和第三介质层237的材料为氮化硅，第二介质层238的材料为氧化硅。在一些实施例中，位线结构230沿第二方向D2延伸且沿第一方向D1间隔排列。其中，第二方向D2与第一方向D1相互垂直。需要说明的是，第一介质层239的材料、第二介质层238的材料、第三介质层237的材料和盖层236的材料可以相同也可以不同，图8E中为了更清楚地说明位线结构中各个部分的位置关系，以第一介质层239的材料、第二介质层238的材料、第三介质层237的材和盖层236的材料不同为例进行图示。在图8B中是以第一介质层的材料和盖层的材料相同为例进行图示。在一些实施例中，第一介质层239的顶面和盖层236的顶面平齐，二者的材料相同。在形成第一介质层239和盖层236之后，均可以对二者进行离子掺杂，从而增加第一介质层239和盖层236的致密度，增加第一介质层239和盖层236的抗刻蚀能力。执行步骤S30，在相邻的位线结构之间形成与有源区接触的第一接触插塞。参考图8A、图8B、图8C以及图8D，在一些实施例中，在相邻的位线结构之间形成与有源区接触的第一接触插塞240，包括：在相邻的位线结构之间形成第一导电材料层，回刻第一导电材料层至预设高度，形成第一接触插塞240。示例性地，回刻第一导电材料层至与位线结构中的第二导电层234顶部齐平，形成第一接触插塞240。回刻第一导电材料层的工艺包括但不限于湿法刻蚀工艺。参考图9A至图10D，执行步骤S40，在第一接触插塞上形成牺牲层；牺牲层的顶面不高于位线结构的顶面。如图9A、图9B、图9C以及图9D所示，形成覆盖第一接触插塞240的牺牲材料层250。示例性地，牺牲材料层250的材料包括但不限于多晶硅。在一些实施例中，形成牺牲材料层250的工艺可以包括本技术领域所知的任何工艺，包括但不限于化学气相沉积、物理气相沉积、溅镀、原子层沉积。如图10A、图10B、图10C以及图10D所示，对牺牲材料层进行平坦化处理，形成牺牲层。由于牺牲层顶面不高于位线结构的顶面，因此能够确保牺牲层之间不会发生相互连接，从而避免了采用刻蚀工艺将牺牲层隔断时对其他结构的破坏。在一些实施方式中，如图10B和图10D所示，牺牲层260的顶面与位线结构230的顶面平齐。示例性地，通过化学机械研磨工艺对牺牲材料层进行平坦化处理，形成牺牲层260。需要说明的是，由于图10B和图10D中所示的牺牲层260的顶面与位线结构230的顶面齐平，所以在图10A和图10C的剖面示意图中无法观察到牺牲层。在其他实施方式中，在对牺牲材料层进行平坦化处理后，会进一步回刻牺牲材料层，使得形成的牺牲层的顶面低于位线结构的顶面，后续工艺中在牺牲层上沉积隔离材料层时，在相邻位线结构之间也会沉积隔离材料层，可以进一步提高对相邻位线的隔离效果。示例性地，在对牺牲材料层进行平坦化处理后，利用湿法刻蚀工艺进一步回刻牺牲材料层，使得形成的牺牲层的顶面低于位线结构的顶面。由于相较于氮化硅，刻蚀源对牺牲材料层的材料具有高度的选择性，因此不会对其他邻近材料造成损害。参考图11A至图11D，执行步骤S50，在牺牲层上形成多个隔离结构。参考图11A、图11B、图11C以及图11D，在牺牲层上形成隔离材料层270。可以通过沉积工艺形成隔离材料层270，例如CVD、PVD、ALD或其任何组合。隔离材料层270的材料包括但不限于氮化硅。参考图12A、图12B、图12C以及图12D，在隔离材料层270上形成图案化的掩膜层280。示例性地，图案化的掩膜层280为单层掩膜或者多层的复合掩膜，图案化的掩膜层280的材料包括但不限于光刻胶、旋涂硬掩模、氮氧化硅等。可以采用自对准双重图案化工艺、自对准反向图案化工艺或者自对准四重图案化工艺，形成图案化的掩膜层280。参考图13A、图13B、图13C以及图13D，利用图案化的掩膜层280去除部分隔离材料层，形成隔离结构300。相邻的隔离结构300之间的间隙301暴露出牺牲层260的部分顶面。如图8E和图13B所示，在一些实施例中，在形成隔离结构300时，也会暴露出部分盖层236和部分第一介质层239。由于盖层236和第一介质层239均进行了离子掺杂，因此盖层236和第一介质层239的离子掺杂浓度大于隔离结构300的离子掺杂浓度，这样盖层236的致密度、第一介质层239的致密度均大于隔离结构300的致密度，在去除部分隔离材料层形成隔离结构300时，盖层236和第一介质层239具有良好的抗刻蚀性，能够保证盖层236和第一介质层239具有完整的形状。盖层236和第一介质层239的掺杂元素例如为锗或氩元素。在一些实施例中，还可以对盖层236和第一介质层239进行退火，以提高二者的致密度。参考图14A至图15D，执行步骤S50，去除牺牲层，并在去除牺牲层的位置处形成导电结构。参考图14A、图14B、图14C以及图14D，通过相邻的隔离结构300之间的间隙，利用湿法刻蚀工艺去除牺牲层，形成暴露第一接触插塞顶面的通孔302。在一些实施例中，牺牲层的材料与隔离结构的材料的刻蚀选择比不同。示例性地，牺牲层的材料为多晶硅，隔离结构的材料为氮化硅。在利用湿法刻蚀工艺去除牺牲层形成通孔的过程中，相较于氮化硅，刻蚀源对牺牲层的材料具有高度的选择性，因此不会对其他邻近材料造成损害。参考图15A、图15B、图15C以及图15D，向通孔中填充导电材料并对导电材料执行平坦化处理，形成导电结构310。在通孔中填充导电材料并对其进行平坦化处理，成功实现了形成的导电结构之间的隔离，避免了直接刻蚀导电材料形成导电结构所带来的对邻近结构的损害、导电结构形貌变差、导电结构电阻增大以及漏电严重化等风险。在一些实施例中，形成导电材料可以的工艺包括但不限于脉冲成核层、CVD、PVD、ALD或其任何组合。导电材料包括但不限于氮化钛、氮化钽、氮化钨、钨、钴、铜、铝、金、银、镍中的至少一种。示例性地，采用ALD工艺向通孔中填充氮化钛层3102，氮化钛层3102覆盖通孔的内壁的内壁以及第一接触插塞240顶面，继续采用PNL工艺结合CVD工艺的方式向通孔中填充沉积钨层3101，钨层3101覆盖氮化钛层3102表面并填充满通孔。示例性地，通过CMP工艺对导电材料进行平坦化处理，形成导电结构310。图16至图18为本公开另一实施例提供的一种在通孔内形成导电结构的工艺步骤的剖面示意图。需要说明的是，图16至图18均为在通孔内形成导电结构的不同工艺步骤中与图14B中C区域对应位置处的放大示意图。下面将结合14B、图16至图18描述该工艺步骤。在一些实施例中，半导体结构的制作方法还包括：在向通孔中填充导电材料之前，向通孔内沉积绝缘材料；和去除通孔底部的绝缘材料，以形成位于通孔侧壁的绝缘层。示例性地，结合图14B和图16，向通孔302内沉积绝缘材料303。可以通过沉积工艺形成绝缘材料303，例如CVD、PVD、ALD或其任何组合。示例性地，绝缘材料303包括但不限于氧化硅。结合图14B、图16以及图17，去除通孔302底部的绝缘材料303，暴露出第一接触结构240的部分顶面，以形成位于通孔302侧壁的绝缘层304。如此，可以进一步降低由寄生电容造成的电阻电容延迟。参照图18，向形成有绝缘层的通孔中填充导电材料并对导电材料执行平坦化处理，形成导电结构310。导电材料包括氮化钛层3102以及钨层3101，其中氮化钛层3102覆盖绝缘层的内壁以及第一接触插塞240顶面，钨层3101覆盖氮化钛层3102并填满通孔。示例性地，导电结构310包括位于相邻的位线结构230之间的第一部分310-1和位于相邻的隔离结构300之间的第二部分310-2。绝缘层包括位于位线结构230和第一部分310-1之间的第一绝缘层304-1和位于隔离结构300和第二部分310-2之间的第二绝缘层304-2。在一些实施例中，第一接触插塞的材料包括半导体材料；半导体结构的制作方法还包括：在向通孔中填充导电材料之前，对第一接触插塞的顶面执行金属化处理。示例性地，第一接触插塞的材料为多晶硅，在通孔中沉积钴，并利用快速热处理对第一接触插塞的顶面执行金属化处理，以实现金半的欧姆接触，降低后续工艺中形成的其他结构与第一接触插塞接触的接触电阻。在对第一接触插塞的顶面执行金属化处理后，利用湿法刻蚀工艺去除剩余的钴然后再向通孔中填充导电材料。本公开实施例通过在牺牲层上形成隔离结构并通过隔离结构的间隙去除牺牲层，以预留出导电结构的形成位置，然后在预留位置处形成导电结构，相较于通过直接刻蚀导电材料形成导电结构方式，本公开实施例中牺牲层的顶面不高于位线结构的顶面，因此能够确保牺牲层之间不会发生相互连接，从而避免了采用刻蚀工艺将牺牲层隔断时对其他结构的破坏。进一步地，通过提前形成牺牲层和隔离结构，在去除牺牲层的位置形成导电结构，无需采用刻蚀工艺即可实现导电结构之间的隔离，能够避免对导电材料的直接刻蚀带来的对邻近结构的损害、导电结构形貌变差、导电结构电阻增大以及漏电严重化等风险，可以有效改善导电结构的形貌，减小电阻并改善漏电，从而提高半导体结构所在半导体器件的性能。进一步地，采用PNL工艺和CVD工艺结合的方式向通孔中填充导电材料，能够减少填充过程中的空隙等缺陷，有利于提高产品良率。此外，多个导电结构在基底结构上的正投影呈六方密堆积排布，有利于提高半导体结构所在半导体器件的集成度。本公开实施例还提供了一种半导体结构。图19为图15B中D区域的放大示意图。参考图7、图15A至图15D以及图19，半导体结构包括：基底结构，包括多个有源区211；多个位线结构230，位于基底结构上；多个隔离结构300，隔离结构300的底面与位线结构230的顶面位于同一高度且隔离结构300至少覆盖位线结构230的部分顶面；多个第一接触插塞240，位于位线结构230之间，且与有源区211接触；多个导电结构310，导电结构310位于第一接触插塞240上，且位于相邻的位线结构230之间及相邻的隔离结构300之间。由于隔离结构300的底面与位线结构230的顶面位于同一高度，因此导电结构310位于相邻的位线结构230之间的部分的顶面可以与位线结构230的顶面位于同一高度，因此导电结构310位于相邻的位线结构230之间的部分的顶面面积增大，有助于降低导电结构310的整体电阻。且进一步地，隔离结构300至少覆盖位线结构230的部分顶面，因此相邻的位线结构230和相邻的隔离结构300共同构成了导电结构310的隔离屏障，导电结构310之间彼此无连接，因此无需进行额外的刻蚀工艺即可实现对相邻导电结构310进行有效隔离，避免相邻导电结构310的短路问题，从而提高半导体结构所在半导体器件的稳定性。在一些实施例中，结合图15A至15D和图19，导电结构310包括位于相邻的位线结构230之间的第一部分310-1和位于相邻的隔离结构300之间的第二部分310-2，第一部分310-1与第二部分310-2在二者交界处的径宽不同。在一些实施例中，第一部分310-1在二者交界处的径宽大于第二部分310-2在二者交界处的径宽。如图19所示，W1是第一部分310-1在二者交界处的径宽，W2是第二部分310-2在二者交界处的径宽，W1大于W2。由于导电结构310在基底结构上的正投影呈六方密堆积排布，因此第二部分是偏移设置在第一部分上的，同时由于第一部分有较大的径宽，可以增加第一部分与第二部分的接触面积，降低接触电阻。在一些实施例中，第一部分310-1在二者交界处的径宽与第二部分310-2在二者交界处的径宽之间的比值范围为：1.5至3。更具体地，第一部分310-1在二者交界处的径宽与第二部分310-2在二者交界处的径宽之间的比值可以为1.5、2、2.5、3。在一些实施例中，第一部分的形状包括四方椎台，第二部分的形状包括方体。示例性地，如图15A至15D和图19所示，第一部分310-1的形状为方体及位于方体上方的四方锥台共同构成，第二部分310-2的形状为方体。在一些实施例中，如图18所示，半导体结构还包括：绝缘层，绝缘层包括位于位线结构230和第一部分310-1之间的第一绝缘层304-1和位于隔离结构300和第二部分310-2之间的第二绝缘层304-2。绝缘层可以进一步降低由寄生电容造成的电阻电容延迟。在本公开实施例中，图18以及图19示出的虚线仅用于区分导电结构310的第一部分310-1以及第二部分310-2，需要强调的是，在实际的半导体结构中，并不存在该虚线。在一些实施例中，参考图8E，位线结构230包括：依次堆叠设置的第二接触插塞231、位线235、及盖层236；覆盖第二接触插塞231侧壁、位线235侧壁及盖层236侧壁的第一介质层239、第二介质层238及第三介质层237；第二介质层238的顶面和第三介质层237的顶面高于位线235的顶面，且第二介质层238的顶面和第三介质层237的顶面为斜面。第一介质层239、第二介质层238和第三介质层237构成隔离侧墙，盖层236和隔离侧墙构成位线隔离结构，用于隔离相邻位线。在一些实施例中，位线235包括第一导电层232、连接层233以及第二导电层234。在一些实施例中，第一导电层232的材料包括但不限于多晶硅，连接层233的材料包括但不限于氮化钛，第二导电层234的材料包括但不限于钨、钽和钛。在一些实施例中，第二接触插塞231的材料包括但不限于多晶硅。盖层236的材料包括氮化硅、氮氧化硅、碳氮化硅或其他合适的材料。在一些实施例中，第一介质层239和第三介质层237的材料包括氧化硅、氮氧化硅、高介电常数电介质或其任意组合，第二介质层238包括氮化硅、氮氧化硅或其任意组合。第一介质层239和第三介质层237可以相同也可以不同。可选地，第一介质层239和第三介质层237的材料为氮化硅，第二介质层238的材料为氧化硅。在一些实施例中，半导体结构还包括位于基底结构中的字线结构220；字线结构220穿过部分有源区211；位线结构230覆盖部分有源区211；位线结构230在基底结构表面的投影与字线结构220在基底结构表面的投影相交且构成网格栅；第一接触插塞240在基底结构表面的投影位于网格栅所围合成的网格孔中。在一些实施例中，有源区211包括位于中部的第一源/漏区和位于两端的第二源/漏区；字线结构220在基底结构表面的投影位于第一源/漏区和第二源/漏区之间；位线结构230在基底结构表面的投影覆盖部分第一源/漏区且与第一源/漏区电连接；第一接触插塞与第二源/漏区电连接。进一步地，导电结构与存储存储结构连接，这里，所述存储结构可以包括电容。如此，可以形成存储器，例如可形成DRAM，当然，也可以形成其他类型的存储器。本公开实施例还提供了一种存储器，该存储器包括前述实施例中任一所述的半导体结构。示例性地，该存储器可以是DRAM、静态随机存取存储器等。应理解，说明书通篇中提到的“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。
