<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>CGRA on   李尚坤的个人网站</title>
    <link>https://shangkunli.github.io/tags/cgra/</link>
    <description>Recent content in CGRA on   李尚坤的个人网站</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh-cn</language>
    <lastBuildDate>Sat, 11 Feb 2023 00:00:00 +0000</lastBuildDate><atom:link href="https://shangkunli.github.io/tags/cgra/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>可重构计算-第5章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter5/</link>
      <pubDate>Sat, 11 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter5/</guid>
      <description>第5章 动态重构与部分重构 5.1 动态重构与部分重构的概念 5.1.1 静态重构 比如FPGA，由于采用细粒度的查找表单元，配置文件巨大，导致超长重构时间 5.1.2 动态重构 比如CGRA，CGRA粒度大配置信息量小，可以在短时间内完成功能重构 5.1.3 部分重构 数据通路在空间上被划分为多个区域， 每个区域被重构成特定的功能引擎来执行特定的计算任务 静态部分重构：重构时非配置区要停下来 动态部分重构：重构时非配置区可正常执行（CGRA） 5.2 配置信息的组织、管理与高速缓存 配置粒度
一次配置完成的可重构数据通路中被划分出的区域规模 细粒度配置：一次只完成一个运算单元的配置 中粒度配置：一次完成一块区域的配置（一行、一列，1/2阵列等） 粗粒度配置：一次完成整个阵列的配置 5.2.1 细粒度配置中配置信息的组织、管理与缓存 配置链结构：按固定的顺序，从配置接口开始链接各个运算单元内的配置寄存器，配置信息在配置链中逐级传递，直到匹配目标运算单元 配置链结构的重构时间取决于配置信息传到距离接口最远的配置单元的传输时间 垂直配置链+水平配置链：先匹配行，再匹配列 5.2.2 中粒度配置中配置信息的组织、管理与缓存 以运算阵列中的行为单位，依次配置 可以方便地实现DFG图到阵列的映射 配置流程： 读出步配置信息，缓存在步寄存器中 行配置信息对步配置信息到行配置信息的载入进行控制 5.2.3 粗粒度配置中配置信息的组织、管理与缓存 配置信息从配置存储器中读出后，直接被写入运算单元内的配置寄存器中 完全动态重构：运算单元阵列在运算的过程中每一时钟周期都对阵列功能进行重构 完全动态重构产生较高的配置功耗，占40%左右。可以通过压缩连续周期执行相同算子的配置，来减少配置功耗 5.3 计算数据的组织、管理与高速缓存 数据传输面临存储墙问题 现代通用处理器采用处理器与内存之间的多级cache结构 可重构系统面临的存储墙问题更加严峻，因为并行计算能力更强 5.3.1 细粒度可重构阵列的管理与缓存结构 以FPGA为例，FPGA的结构中可以采用少量多块的离散数据缓存结构，提高数据访问速度 5.3.2 粗粒度可重构阵列的管理与缓存结构 数据预取：可以将数据传输与阵列配置 or 计算过程并行执行 随着计算速度的提高，数据预取成为了流水线中的关键路径 有的采用与通用处理器类似的方法，增加多层数据缓存结构 5.3.3 层次化数据缓存结构 计算数据的有效组织与管理可以提高数据吞吐量，减小外村带宽对阵列计算效率的制约
可重构系统的存储结构：片外主存，阵列之间的全局存储，阵列独享的共享存储，阵列内的运算单元独享的局部存储
片外主存：存储输入数据，中间结果，最终结果 全局存储：存储阵列之间的交互数据，存储可重构阵列与系统访存控制器（DMAC）之间的交互数据 共享存储：存储阵列的可重构结果及少量中间结果 局部存储：避免访存冲突，保证确定的访存时延，保证阵列的计算流水线不会被不确定的访存时延打断 </description>
    </item>
    
    <item>
      <title>可重构计算-第4章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter4/</link>
      <pubDate>Sun, 05 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter4/</guid>
      <description>第4章 可重构计算处理器编译系统 输入应用程序，生成可重构计算处理器控制的控制码和数据通路的配置信息
4.1 可重构计算处理器编译框架与流程 编译器首先对代码进行变换和优化，生成中间表达式IR，然后将中间表达式映射到可重构计算阵列上。再对任务进行时域划分，最后生成控制码和配置信息 三项关键技术：代码变化及优化，任务时域划分，映射配置的生成 4.2 可重构计算处理器代码变化及优化 4.2.1 指令级变换 树高度缩减
对运算重新排序，减少运算树的高度
运算强度缩减
将一种运算转化为一系列成本更低的运算。比如乘法转换为移位或加减操作
代码转移：上移与下移
把同种表达式或者子表达式的重复运算放在常用路径上，缩减代码规模
4.2.2 循环级变换 减少循环开销的同时增加指令级并行的可能性 循环展开的两种策略： 循环完全展开，只适用小循环 最内层循环展开 4.3 可重构计算处理器任务划分 4.3.1 任务划分概述 当某个任务所需的计算资源超过目标硬件所能提供的计算资源时，需要对该任务进行划分 本书中指的主要是时域划分 划分的原则： 完整性：划分前后功能一致 独立性：划分不存在死锁，比如两个部分的数据存在相互依赖 有效性 4.3.2 时域划分算法的相关研究 需要一个控制器来实现对配置信息流的控制，并且需要一定的机制来使不同配置信息进行数据通信
4.4 可重构计算处理器任务调度 将运算操作在时间和硬件资源上进行安排 4.5 可重构计算处理器映射配置生成 4.5.1 寄存器分配 并非所有变量都要寄存器，部分可以通过连线来实现 4.5.2 运算到硬件资源的映射 4.5.3 内存映射优化 数组到内存资源的映射及划分
将不同的数据分布到不同的内存中，可以提升每个时钟内循环操作的数目
内存访问并行
内存控制器的定制
创建专门的硬件产生地址和对数据打包、拆包
数据项的打包和拆包
可以在非标准的数据类型格式下定义操作</description>
    </item>
    
    <item>
      <title>可重构计算-第3章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter3/</link>
      <pubDate>Sat, 04 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter3/</guid>
      <description>第3章 可重构计算处理器硬件架构 3.1 可重构数据通路设计 3.1.1 可重构计算单元设计 粒度选择
FPGA为单比特粒度，但配置的面积代价和时间代价很大，无法动态配置。粒度越小越灵活，但需要付出更大的面积和配置时间；粒度越小则配置速度越快，但影响算法映射
寄存选择
合理的寄存器位置有利于实现流水线等算法加速执行手段
计算功能选择
算术：加减乘除 比较：大于小于等于大于等于 逻辑：与或非异或同或 移位：逻辑左右移，算术左右移 异构：一个大而全的计算单元中，一些功能的使用率很低，这种情况下应该对单元进行适当裁剪以得到基本计算单元的异构形式 3.1.2 可重构路由单元设计 各种输入输出的选择单元，构成了可重构路由单元 3.1.3 阵列接口单元的设计 可重构阵列面临存储墙的问题：存储器的接口带宽有限 减少接口带宽的需求，在阵列内部设计缓存，数据不再频繁通过外部接口 提高接口带宽上限，可以压缩数据：比如输入数据位宽小于接口时，可以将多个数据拼接共用接口 合理的FIFO值 3.1.4 可重构阵列缓存设计 存储系统的好坏决定并行系统吞吐量计算的性能，分布式存储是提升可重构计算处理器吞吐效率的方法之一 在外部存储器和计算阵列FIFO之间，设计缓存结构 按照数据变化的频率分类 常数和立即数缓存结构
常数和立即数倍存到阵列专门设置的缓存结构中
变量的堆寄存器结构
短变量在每个周期变化时反复使用；长变量则相隔数个周期再用到 优点：
可以增加额外的数据通路，实现阵列扩展：可以通过堆寄存器将前一次结果存下来，后面一起输出，这样输出结果会大于阵列宽度，相当于扩大了阵列宽度 缓存中间数据，在两次配置之间传递数据 插入空拍，提高流水线效率 变量的边界存储结构
变量的阵列外部缓存结构
在外部寄存器和计算阵列接口之间放入的缓存单元 针对规则的数据变换使用存储器和控制逻辑可以提高性能 多种数据变换操作 3.2 可重构控制器设计 3.2.1 配置结构定义 配置系统的层次化设计
算子功能编码研究
固定码长，码长由操作的总数目决定 为了降低电路的功耗，对运算单元内部各主要模块做门控电源或时钟 为了降低配置端翻转次数，根据算子的转移概率进行huffman编码 阵列时序模型研究
阵列同步配置信息
阵列的两种同步方式 在每个子单元的子任务序列中最后一个任务结束后，需要对各个子单元进行同步，以便执行下一个综合任务 子任务之间存在数据时序依赖关系，需要对某几个任务进行同步 子单元的两种同步时机 后同步 前同步 同步控制涉及模块 子单元配置字缓存起 同步控制器 同步信息的描述方式和同步流程 3.2.2 配置执行方式 3.2.3 配置缓存设计 3.3 可重构数据通路与控制器的耦合关系 嵌入模式：数据通路在控制器内部实现</description>
    </item>
    
    <item>
      <title>可重构计算-第1章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter1/</link>
      <pubDate>Thu, 02 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter1/</guid>
      <description>第1章 计算技术发展史 1.1 计算技术引言 进位概念推动了计数法的发展
1.1.1 史前时代——电子计算机之前 1.1.2 第一代电子计算机——电子管计算机 1.1.3 第二代电子计算机——晶体管计算机 1.1.4 第三代电子计算机——集成电路计算机 1.1.5 第四代电子计算机——大规模集成电路计算机 1.2 经典计算体系结构 计算分为通用计算，如Intel i3/5/7，和专用计算，如显卡芯片，MP3解码芯片等
1.2.1 计算体系结构设计因素 体系结构的设计要考虑技术、性能、功耗和成本等因素
技术因素
硅工艺。芯片面积决定成本；特征尺寸决定及程度、延时和功耗
性能因素
功耗因素
翻转功耗，漏电功耗和短路功耗
面积因素
1.2.2 冯诺依曼体系和哈佛体系结构 冯诺依曼体系将运算器与存储器分开，导致运算器与存储器之间的流量与存储器相比非常小 在运算器和存储器间的快取内存缓解了冯诺依曼瓶颈的问题 分支预测算法的建立也帮助缓和了问题 哈佛体系将程序指令存储与数据存储分开 1.2.3 并行计算体系结构 指令并行，循环并行，线程并行，程序并行 SISD结构（单指令流单数据流） SIMD结构（单指令流多数据流） MISD结构（多指令流单数据流） MIMD结构（多指令流多数据流） 1.2.4 多核和阿姆达尔定律 多核绕开了单核频率墙的问题
1.3 半导体技术发展的挑战 1.3.1 芯片复用技术需求 芯片的工艺线成本和设计费用在不断增加
1.3.2 低功耗技术需求 当芯片特征尺寸缩小，漏电急剧增加，功耗密度上升，存在功耗墙的问题
1.3.3 存储技术瓶颈 DRAM的提高速度远小于处理器速度提升速度。出现存储墙问题
1.4 可重构计算技术的历史背景 强调资源的复用，在静态情况下，采用类似ASIC的设计追求高性能；在动态情况下，通过改变功能配置，适应不同应用的要求
在基于近平衡态物理的硅微电子技术发展速度明显放缓，摩尔定律失效，硅微电子的创新将主要依赖于芯片设计方法学的进步</description>
    </item>
    
    <item>
      <title>可重构计算-第2章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter2/</link>
      <pubDate>Thu, 02 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter2/</guid>
      <description>第2章 可重构计算 2.1 可重构计算基本概念和原理 概念：能够实现算法到计算引擎的空间映射，并在被制造成集成电路后还具备定制能力的计算组织形式被称为可重构计算
可重构计算的特点：
硅实现以后计算功能仍旧可以按需改变，区别于传统的专用集成电路 能实现很大程度的算法到计算引擎的空间映射 1986年xilnix开发出第一块FPGA芯片，但FPGA的资源浪费比较严重，所需的编程数据较多，用它实现的一些功能模块性能难以满足要求，逐渐出现了粗粒度的处理单元
2.2 可重构计算特征与分类 2.2.1 可重构计算特征与分类 传统处理器是时域计算，具有通用、固定的结构，听从指令的命令并执行相应的操作 可以改进为专用指令集处理器ASIP处理，加速处理过程 如图b所示，在硬件上执行该算法，可以大大加速该计算过程 如果要计算问题1和问题2，则需要改变硬件的接线结构。FPGA必是静态重构的，需要重新上电；动态可重构计算可以在运行时改变硬件功能 2.2.2 可重构计算的分类 多数可重构计算处理器具有以下特征 硬件结构上由可重构数据通路和可重构控制器组成。可重构数据通路多采用基本运算单元组成的阵列式结构 处理器的控制流与数据流分离 分类：
按应用范围划分 领域定制可重构计算处理器：针对特定应用范围定制的可重构计算处理器。目前的主要研究成果 通用可重构计算处理器：支持通用计算的可重构计算处理器 按粒度划分 粒度是指可重构计算处理器数据通路中运算单元的数据位宽度 粒度越大可重构计算处理器所需的配置信息就越少，处理器的重构速度就越快，但功能灵活性也相应越低 细粒度：不超过4比特 FPGA——1比特 粗粒度：大于等于4比特 CGRA——8～16比特 中粒度：这一说法不常见 按重构的时间特性划分 静态重构：只能在可重构计算处理器的数据通路进行计算之前对其进行功能重构。FPGA 动态重构：可重构计算处理器的数据通路在计算过程中也能进行功能重构。CGRA 按重构的空间特性划分 部分重构：数据通路可以在空间上划分为多个区域，每个区域可以重构成特定的功能引擎，而不会影响其他区域的当前状态 整体重构 2.3 可重构计算处理器模型 2.3.1 可重构计算处理器硬件架构组成 可重构数据通路 RCD
配置接口从RCC获取控制信号和配置信息：解析配置信息，配置运算单元阵列，调度任务 运算单元阵列：像ASIC一样由数据流驱动执行 数据接口：对外部数据的访问和写回 可重构控制器 RCC
配置接口：用于给可重构数据通路发送配置信息和控制信号 配置管理单元：接受来自外部的配置信息，解析得到控制信号和配置字 存储器：存储内部配置信息 2.3.2 可重构计算处理器编译器结构 编译器提供RCC中运行的控制码和RCD的配置信息
可重构计算处理器编译技术：将应用程序通过任务划分、代码变化、任务调度及映射过程，将应用程序生成可重构计算处理器中可重构控制器的控制码和可重构硬件的配置信息
对输入的应用程序进行代码分析，将代码划分为软件运行代码和硬件执行代码。针对各部分程序代码进行编译处理，生成RCC的控制码和RCD的配置信息
2.4 可重构计算处理器发展现状与趋势 2.4.1 可重构计算处理器硬件架构研究 目前在高能效计算：多媒体领域、软件无线电领域、密码学领域都有应用
2.4.2 可重构计算处理器编译器研究 LEAP编译工具：面向LEAP粗粒度可重构阵列处理器的编译工具。仅针对特定的循环进行编译 国内任务编译关键技术点研究：国内尚处于起步阶段 </description>
    </item>
    
    <item>
      <title>可重构计算-第0章</title>
      <link>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter0/</link>
      <pubDate>Wed, 01 Feb 2023 00:00:00 +0000</pubDate>
      
      <guid>https://shangkunli.github.io/post/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97/%E5%8F%AF%E9%87%8D%E6%9E%84%E8%AE%A1%E7%AE%97chapter0/</guid>
      <description>第0章 绪论 0.1 计算与集成电路 0.1.1 计算机与冯诺依曼体系 0.1.2 集成电路与摩尔定律 摩尔定律 迪纳德定律 目前影响集成电路集成度和性能进一步提升的主要因素：集成工艺，功耗和由此产生的热 0.2 计算架构 0.2.1 冯-诺伊曼体系架构的变形 ​	如果一个系统的运行受到程序的控制，就是广义的处理器；如果不受程序的控制，就是专用处理器
0.2.2 通用计算架构 ​	控制器在外部时钟的控制下，依据数据通路回送的状态和程序，决定向数据通路发送什么样的控制向量。数据通路根据控制器发来的控制向量决定要进行的运算，运算过程会使用输入的数据并将产生的结果送到系统外输出。 ​ 1. 专用集成电路架构：与上面相比，这一架构的最大差别是系统的行为都确定，控制向量确定 ​ 2. 通用处理器架构：控制向量根据状态和程序实时产生
0.3 数字系统的高层次综合技术 高层次综合的目标：将不同工程师写的HDL描述统一到某个优化架构上，从而保证设计的优化程度 高层次综合的核心理念：将硬件描述映射到一个优化的架构，从而获得更优的设计 0.3.1 基本概念 数据从寄存器出发，经过运算再回到寄存器的过程被称为寄存器传输。使用HDL进行的电路设计又称为寄存器传输级设计（Register transfer level），即RTL设计。
数据流图DFG与控制流图CFG
资源复用的概念
0.3.2 数据通路设计 算子调度：确定每个操作执行的时间位置，以及所需的运算资源的类型和数量。算子调度直接关系到设计电路系统的性能和代价，曾是高层次综合研究的重点。提出了多种算法，可划分为尝试型算法和穷举型算法。力量引导调度算法：算子调度的实质是将各个控制步中同一类运算的数量尽可能平均，以达到运算资源复用最大化，进而减少资源的使用量 资源分配：为每个操作指定一个具体的运算资源，为每个变量分配一个存储单元，并提供存储单元与资源之间的连接网络 寄存器优化：核心目标是减少寄存器的数量。如果一个寄存器的存活时间与其他一个或多个寄存器的死亡时间重叠，则该寄存器的功能可以被其他寄存器替代 运算资源分配：因为每个算子可能会涉及多个运算资源，因此我们需要对每个算子分配具体的运算资源，不同的分配方案对应的连线网络结构和代价不同。资源分配也产生过多种算法，包括贪婪算法，全通图算法，基于距离的资源分配算法。 连线网络生成：连线网络提供存储单元与运算资源之间的信号通路 总线架构：优点是灵活性与可扩展性，缺点是延迟时间对系统性能提升不明显 点对点架构：牺牲灵活性和可扩展性换来更低的整体延迟，在ASIC中被更多地采用 控制码生成与优化：控制码由控制器提供，数据通路按照控制器提供的控制码运行。微码压缩问题 1. 控制码生成：首先对多路选择开关控制端进行编码，然后按照控制步一步一步生成 2. 控制码优化：减少控制码的量，从而减少所需存储器的容量，降低控制器的复杂度。可以减少码字数量，或者缩短码长。减少码字数量：找出相同的码字；缩短码长：通过全过程中不同端口步之间的关系将端口连接起来 0.3.3 控制器设计 控制器是一个FSM
控制器的FSM：状态的定义不同，设计出的FSM不同 基于状态的控制码：将状态码与对应状态关联起来 0.3.4 小结 了解了高层次综合方法的脉络：
从硬件的行为设计描述出发 通过算子调度、资源分配、控制码生成等步骤 得到一个运算资源优化的数据通路 确定控制器的架构并完成设计 数据通路和控制器构成系统 0.4 可重构计算技术 如图所示，将数据通路和控制器设想为完全可编程的，也就是说，从任意一个存储器的输出端出发，经过输入端连接线网络可以到达任意一个ALU的输入端，ALU的结果可以经过输出端网络到达任意一个存储器。这样的ALU网络就是完全可重构的。控制器对应的FSM也是受外部程序控制的，可编程的
FPGA的特点：
它是静态重构，即FPGA的内部结构取决于上电时读取的配置信息，运行过程中不能改变 FPGA的LUT（look-up table）不可以被复用 FPGA能提供给用户使用的有效逻辑门数量不过50-100万个，而规模却有上千万个逻辑门 通过构建可重构数据通路和可编程控制器，可以有效克服FPGA的缺点，实现运行过程中的实时重构，允许资源复用</description>
    </item>
    
  </channel>
</rss>
