---
title: ModelSim 專案建立&模擬 步驟
date: 2017-09-27 17:48:04
tags:
- Verilog

---

## Step 1: 用文字編輯器撰寫程式碼

隨意路徑隨意(**不要有中文**)

![](https://i.imgur.com/0QXYbTk.png)
<!-- more -->
## Step 2: 開啟ModelSim，File>New>Project

建立Project

Project name、Library name隨意命名

![](https://i.imgur.com/HROB4C1.png)

按OK後，點選Add Existing File

![](https://i.imgur.com/HNtZ6gX.png/)

按Browse選擇剛剛編輯檔案的路徑，按OK完成專案建立

![](https://i.imgur.com/OSdihUf.png)

## Step 3: 編譯Verilog code

![](https://i.imgur.com/Ur5iJip.png)

編譯成功或失敗會在Transcript視窗顯示

![](https://i.imgur.com/BSduccD.png)


程式庫(Library)已有對應的檔案

![](https://i.imgur.com/kPGUYSW.png)


## Step 4: 模擬

對t(module)按右鍵>Simulate

![](https://i.imgur.com/UqrBmuk.png)
<br> <br>
![](https://i.imgur.com/9ZXWXDl.png)
<br> <br>
![](https://i.imgur.com/xl9VsDI.png)