## 回顾主题（Review Topics）

完成本章后，您应该能够：

1. 说出 CVD 反应器的部件。
2. 描述化学气相沉积的原理。
3. 列出 CVD 技术沉积的导体、半导体和绝缘体材料。
4. 了解常压 CVD、LPCVD、热壁和冷壁系统之间的区别。
5. 解释外延层和多晶硅层之间的区别。

## 12.1 引言

**掺杂区**和 **N-P 结**是半导体晶体管中有源元件的电子心脏。然而，还需要其他各种**半导体**、**电介质**和**导体**来完成元件，并促进元件集成到电路中。这些层通过多种技术添加到晶圆表面。主要有**化学气相沉积**（CVD）、**物理气相沉积**、**电镀**、**旋涂**和**蒸发**。本章介绍了最常用的 CVD 技术以及晶圆表面上沉积的电介质和半导体材料。第 13 章介绍了 PVD、电镀、旋涂和蒸发工艺。

光掩模技术的进步使得制造尺寸更小的超大规模集成电路成为可能。但随着电路的缩小，它们也通过增加附加层的数量在垂直方向上增长。在 20 世纪 60 年代，双极器件有两层 CVD 沉积，一层是**外延层**，另一层是**二氧化硅的顶部钝化层**（图 12.1），而早期的金属氧化物半导体（MOS）器件只有钝化层（图 12.2）。到 20 世纪 90 年代，先进的器件具有四级金属互连，需要大量的沉积层。随着更多的金属层、器件方案和绝缘层的出现，“堆叠”也在增长。第 13 章介绍了具体的金属化技术，第 17 章介绍了常见的器件结构。



<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.1_显示外延层和隔离双极电路的横截面.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.1 显示外延层和隔离双极电路的横截面。</div>
</div>

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.2_MOS层的演化.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.2 MOS 层的演化。</div>
</div>

增加的层在器件或电路结构中扮演各种角色。它们包括以下内容：

- 称为**外延层**的沉积掺杂硅层（见本章相关章节）
- 金属间电介质（intermetal dielectrics, IMD）
- 垂直（沟槽）电容器
- 金属间导电塞
- 金属导电层
- 最终钝化层

层沉积有两种主要技术：**化学气相沉积**和**物理气相沉积**。第 13 章解释了溅射和蒸发的金属化沉积技术以及双大马士革工艺。虽然在本章中有所说明，但具体薄膜的用途在第 16 和 17 章中有详细说明。化学气相沉积是本章的主题，在许多常压和低压技术中进行。

### 12.1.1 薄膜的参数

器件层必须满足一般和特定参数。具体参数见各层材料章节。半导体使用的所有薄膜必须满足的一般标准包括：

- 厚度或均匀性
- 表面平整度或粗糙度
- 成分或粒度
- 无应力
- 纯度
- 完整性

要求薄膜厚度均匀，以满足电气和机械规格。沉积的薄膜必须连续且无针孔，以防止污染物通过并防止夹层短路。这对于薄膜来说非常重要。回想一下，层的厚度是影响其电阻的因素之一。此外，较薄的层往往有更多的针孔和更少的机械强度。特别值得关注的是越过台阶的厚度的维护（图12.3）。台阶上过度减薄可能会导致短路和/或器件中不必要的感应电荷。在深而窄的孔和沟槽中，这个问题变得非常严重，称为高深宽比图形。通过深度除以宽度计算比率（图12.3）。一个问题是沟槽边缘的沉积膜变薄。另一个是沟底变薄。填充高角度沟槽是多金属结构加工中的一个主要问题。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.3_台阶处沉积层的减薄.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.3 台阶处沉积层的减薄。</div>
</div>

表面平整度与厚度同样重要。在第 10 章中，详细介绍了台阶和表面粗糙度对图形形成的影响。沉积的薄膜必须是平坦的，与材料一样光滑，以及沉积方法允许减少台阶、裂纹和表面下的反射。

沉积的薄膜必须具有所需的均匀成分。有些反应是复杂的，可能薄膜会沉积成与预期化学计量比不同的物质。化学计量是测定化学反应中反应物和产物数量的方法。除了化学成分外，粒度也很重要。**在沉积过程中，薄膜材料倾向于聚集或生长成颗粒**。相同成分和厚度的薄膜中不同的**晶粒尺寸**将产生不同的电气和机械性能。这是因为电流通过晶粒界面时会受到影响。机械性能也随着晶粒界面面积的大小而变化。

无应力薄膜是另一个要求。沉积有过大应力的薄膜将通过形成裂纹来释放自身应力。裂开的薄膜会导致表面粗糙，并允许污染物通过晶圆。在极端情况下，它们会导致电气短路。

薄膜执行其预期功能需要纯度（即薄膜中没有不需要的化学元素或分子）。例如，外延膜的氧污染会改变其电性能。纯度还包括排除移动离子污染物和微粒。

电容是沉积薄膜的重要电参数（见第 2 章）。半导体金属导电系统需要高导电性，因此需要低电阻和低电容材料。这些被称为低 $k$ 电介质。用作导电层之间绝缘体的电介质层需要高电容或高 $k$ 电介质。

## 12.2 化学气相沉积基础

毫不奇怪，沉积薄膜的数量和种类的增长导致了许多沉积技术。20 世纪 60 年代的工艺工程师只能选择常压 CVD，而今天的工程师有更多的选择（图 12.4). 以下各节将介绍这些技术。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.4_沉积系统概述.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.4 沉积系统概述。</div>
</div>

到目前为止，术语“沉积”和“化学气相沉积”一直没有得到解释。在半导体工艺中，沉积是指材料物理沉积在晶圆表面的任何过程。生长的薄膜是由晶圆表面的材料形成的，例如二氧化硅。大多数薄膜是通过 CVD 技术沉积的。从概念上讲，这个过程很简单（图 12.5）。**含有最终薄膜所需原子或分子的化学物质（C）在沉积室中混合并反应形成蒸气（V）。原子或分子沉积（D）在晶圆表面并形成薄膜**。图 12.6 说明了四氯化硅（SiCl<sub>4</sub>）与氢的反应，以在晶圆上形成硅沉积层。通常，CVD 反应需要能量才能发生。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.5_从四氯化硅中化学气相沉积硅.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.5 从四氯化硅中化学气相沉积硅。</div>
</div>

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.6_CVD反应的例子.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.6_CVD反应的例子。</div>
</div>

发生的化学反应分为四类：**热解**（pyrolysis）、**还原**（reduction）、**氧化**（oxidation）和**氮化**（nitridation）（图 12.6）。**热解是仅由热量驱动的化学反应过程**。**还原通过使分子与氢反应而引起化学反应**。**氧化是原子或分子与氧的化学反应**。**氮化是通过在高温下将硅片暴露于氮气而形成氮化硅的化学过程**。

沉积膜在几个不同的阶段生长（图 12.7）。第一阶段，**成核**（nucleation），非常重要，并且关键取决于衬底质量。**当最初的几个原子或分子沉积在表面时，就发生成核**。这些最初的原子或分子形成岛屿，然后生长成更大的岛屿。在第三阶段，岛屿扩展，最终合并成一个连续的薄膜。这是典型厚度为几百埃的薄膜生长的过渡阶段。过渡区薄膜的化学和物理性质与最终较厚的“块状”薄膜有很大不同。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.7_CVD薄膜生长步骤.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.7 CVD 薄膜生长步骤。</div>
</div>

过渡膜形成后，开始体生长。工艺设计用于生产三种不同的结构：**非晶**、**多晶**和**单晶**（图 12.8）。这些术语以前已经定义过了。设置或控制不当的工艺可能导致薄膜结构错误。例如，尝试在具有未移除氧化物岛的晶圆上生长单晶外延膜将导致体膜中的多晶硅区域。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.8_薄膜结构的类型.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.8 薄膜结构的类型。</div>
</div>

### 12.2.1 基本 CVD 系统构成

CVD 系统有多种设计和选项。通过对大多数 CVD 系统常见的基本子系统的检查，有助于理解许多变化（图 12.9）。在大多数方面，CVD 系统具有与管式炉相同的基本部件（如第 7 章所述）：**源柜**、**反应室**、**能量源**、**晶圆夹持器（舟）**以及**装载和卸载机构**。在某些情况下，CVD 系统是一个管式炉，与用于氧化和扩散的管式炉相同。源化学品位于源区。蒸气由加压气瓶或液体源起泡器产生。气体流量控制由压力调节器、质量流量计和计时器维持。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.9_基本CVD子系统.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.9 基本 CVD 子系统。</div>
</div>

实际沉积发生在反应室中的晶圆上。**能量源**可以是**热传导**（heat conduction）、**对流**（convection）、**感应射频**（induction RF）、**辐射**（radiant）、**等离子体**（plasma）或**紫外线**（ultraviolet）。能量源在特定系统的章节中进行了说明。温度范围从室温到 1250°C，具体取决于反应、所需膜厚和生长参数。

该系统的第四个基本部分是**晶圆夹持器**。不同的腔室配置和热量源决定了支架的类型和材料。ULSI 电路的大多数生产级系统都是从晶圆装载到卸载的自动化系统。一个完整的生产系统将有一个相关的清洗工段或工位和一个装载区。

## 12.3 CVD 工艺步骤

CVD 工艺遵循与氧化相同的步骤：**预清洗**（和蚀刻，如果需要）、**沉积**和**评估**。清洗过程是指已经描述过的去除微粒和移动离子污染物的过程。化学气相沉积，就像氧化一样，是循环发生的。首先，晶圆被装入腔室，通常带有惰性气体。接下来，将晶圆加热。只要需要沉积薄膜，就会引入化学蒸气。最后，冲洗出化学源蒸气，并移除晶圆。**对薄膜的厚度、台阶覆盖率、纯度、清洁度和成分进行评估**。第 14 章解释了评估技术。

## 12.4 CVD 系统类型

CVD 系统（图 12.10）分为两种主要类型：**常压**（atmospheric-pressure, AP）和**低压**（low-pressure, LP）。有许多常压 CVD 系统（APCVD）。然而，用于先进电路的大多数薄膜都沉积在低压系统中。这些被称为低压 CVD 或 LPCVD。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.10_CVD反应器设计.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.10 CVD 反应器设计。</div>
</div>

另一个区别是**冷壁**和**热壁**。**冷壁系统通过感应或辐射加热直接加热晶圆架或晶圆**。**室壁保持低温（或较冷）**。**热壁系统加热晶圆、晶圆夹持器和室壁**。**冷壁 CVD 的优点是反应只发生在加热的晶圆夹持器上**。**在热壁系统中，反应发生在整个腔室中，反应产物留在腔室内壁上。反应产物积累，需要进行严格和频繁的清洗，以避免污染晶圆**。

CVD 系统使用两种主要能量源：**热源**和**等离子体**。热源为**管式炉**、**热板**和**射频感应**。等离子体增强化学气相沉积（plasma-enhanced CVD, PECVD）与低压结合，**具有低温、良好的薄膜成分和覆盖率的独特优势**。

用于沉积化合物薄膜（如 GaAs）的一种特殊 CVD 是**气相外延**（vapor phase epitaxy, VPE）。一种用于沉积金属的新技术是 VPE 系统中的**金属有机 CVD**（metalorganic, MOCVD）源。最后描述的沉积方法是**非 CVD 分子束外延**（MBE），用于在非常可控的工艺中低温沉积薄膜。

## 12.5 常压 CVD 系统

顾名思义，常压 CVD 系统的反应和沉积发生在大气压力下。有许多系统设计属于这一类别（图 12.10）。

### 12.5.1 水平炉管感应加热 APCVD（Horizontal-Tube Induction-Heated APCVD）

CVD 的第一个广泛应用是用于沉积双极器件的**硅外延膜**。仍在使用基本系统设计（图12.11）。它本质上是一个水平管式炉，但有一些显著差异。首先，炉管的横截面是方形的。然而，主要区别在于加热方法和晶片夹持器。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.11_带水平受热器的冷壁感应APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.11 带水平受热器的冷壁感应APCVD。</div>
</div>

晶片排列在扁平石墨板上，并放置在炉管中。围绕炉管的是连接到射频发生器的铜线圈。在线圈中传播的射频波通过石英管和管中的流动气体，而不加热它们。这是系统的冷壁方面。当辐射波到达石墨晶片夹持器时，它们与夹持器的分子“耦合”，导致石墨升温。这种加热方法称为**感应加热**。

夹持器的热量通过传导传递给晶片。薄膜沉积发生在晶片表面（和夹持器表面）。这种系统的一个问题是层流气流中反应物的下游耗尽。需要层流以最小化湍流。但如果晶片平放在腔室中，离晶片最近的气体层就会耗尽。这导致沿晶片夹持器的薄膜不断变薄。晶片夹持器在炉管倾斜可以纠正问题（图12.12）。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.12_带有倾斜受主的冷壁感应APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.12 带有倾斜受主的冷壁感应APCVD。</div>
</div>

### 12.5.2 桶式辐射感应加热 APCVD（Barrel Radiant-Induction-Heated APCVD）

在水平系统中，较大直径的晶片水平放置在支架上，具有较低的装载密度。而较大的晶片夹持器会使系统的均匀性受到影响。桶式辐射加热系统的开发（图12.13）解决了这些问题。该系统的反应室是一个圆柱形不锈钢桶，内表面周围装有高强度石英加热器。晶片放在石墨支架上，石墨支架在圆筒中心旋转。与水平系统相比，晶片的旋转产生更均匀的薄膜厚度。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.13_圆柱式或桶式系统.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.13_圆柱式或桶式系统。</div>
</div>

来自灯的辐射热加热晶片表面，在那里发生沉积。虽然室壁会发生一些加热，但该系统接近于冷壁沉积。直接辐射加热可产生非常可控且均匀的薄膜生长。在感应加热系统中，晶片从底部加热，随着薄膜的生长，薄膜表面的温度会有一些微小但可测量的下降。在桶式系统中，晶圆表面始终面向灯，并接收更均匀的温度和薄膜生长速率。

1987 年，Applied Material 推出了一种大直径晶圆的巨桶系统，该系统具有感应加热系统。桶式反应器的一个主要优点是基于每周期晶片数量的增加而提高生产率。这种系统配置适用于 900 至 1250°C 范围内的外延硅沉积。

### 12.5.3 饼式感应加热 APCVD（Pancake Induction-Heated APCVD）

饼式或垂直流 APCVD 系统一直是小型制造线和研发实验室的首选（图12.14）。晶片固定在石墨旋转支架上，并通过支架下方射频线圈的感应传导进行加热。反应气体通过晶片上方的一根管子供给。垂直气流的优点是向晶片连续供应新鲜反应物，从而将下游损耗降至最低。旋转和气体的垂直流动相结合，可产生良好的薄膜均匀性。小型系统（如水平炉管系统）的生产率受到饼式所能容纳的硅片数量的限制。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.14_旋转饼式APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.14_旋转饼式APCVD。</div>
</div>

Gemini Research 制作了饼式设计的生产级变体。该反应器的特点是辐射电阻加热和一个具有机器人自动装载功能的大容量支架。

### 12.5.4 连续传导加热 APCVD（Continuous Conduction-Heated APCVD）

一个水平传导加热的 APCVD 系统的特点是在腔室外混合气体，然后将其喷洒到晶片上。在一种设计中，加热的热板晶片夹持器在一系列喷嘴下来回移动（图12.15），这些喷嘴分配所需材料的蒸汽。该系统的另一个版本（图12.16）让晶片在一个分配反应气体的羽化器（plenum）下的皮带上移动。
<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.15_移动热板APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.15 移动热板APCVD。</div>
</div>

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.16_连续热板APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.16 连续热板APCVD。</div>
</div>

### 12.5.5 水平传导加热 APCVD（Horizontal Conduction-Heated APCVD）

最初的 CVD 设计之一是用于沉积二氧化硅钝化层的水平传导加热 APCVD 系统（图12.17）。晶片安装在可拆卸的加热板上，并放置在不锈钢腔室中。热板加热晶片和室壁（热壁系统）。反应气体被送入腔室。
<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.17_热板APCVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.17_热板APCVD。</div>
</div>

## 12.6 低压化学气相沉积（LPCVD）

**常压 CVD 系统中的均匀性和工艺控制依赖于系统中的温度控制和流动动力学**。**影响薄膜均匀性和台阶覆盖率的一个因素是反应室中分子的平均自由程**。平均自由程是一个分子在与腔室中的另一个物体（无论是另一个分子、晶圆还是晶圆夹持器）碰撞之前所经过的平均距离。碰撞会更改粒子的方向。**平均自由程越长，薄膜沉积的均匀性越高**。**平均自由程长度的主要决定因素是系统中的压力**。**降低腔室中的压力可增加平均自由程和薄膜均匀性**。**降低压力也可以降低沉积温度**。

1974 年，在摩托罗拉公司的许可下，Unicorp 公司推出了一种工作在几百毫托压力下的 LPCVD 系统，该行业从此获得了这些好处。LPCVD 系统的优点包括：

- 更低的化学反应温度
- 良好的台阶覆盖率和均匀性
- 晶圆的垂直装载，提高生产率，减少颗粒暴露
- 对气体流动动力学更低的依赖
- 气相反应颗粒形成的时间更短
- 可在标准管式炉中进行

必须向系统中添加真空泵，以降低腔室中的压力。第 13 章讨论了 LPCVD 系统使用的泵的类型。

### 12.6.1 水平传导对流加热 LPCVD（Horizontal Conduction-Convection-Heated LPCVD）

一个生产级 LPCVD 系统使用水平管式炉（图 12.18），但有三个主要变化。该炉管连接到一个真空泵，该泵将系统压力降低至 0.25 至 2.0-torr。第二个变化是中心区温度的上升，以抵消炉管内的反应损耗。第三个变化可能是气体入口端的特殊喷射器，以改善气体混合和沉积均匀性。在某些系统中，注入器直接位于晶圆上方。<mark>该系统设计的缺点是在内壁表面形成颗粒（热壁反应），沿管轴的均匀性，在晶圆周围使用保持架以最小化颗粒污染，以及频繁清洗所需的较高停机时间</mark>。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.18_水平热壁LPCVD系统.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.18 水平热壁 LPCVD 系统。</div>
</div>

**这些系统最常用于典型厚度均匀度为 ±5% 的多晶硅、二氧化硅和氮化硅薄膜**。**主要的沉积变量是温度、压力、气体流量、气体分压和晶圆间距**。对于每个沉积工艺，这些变量都经过仔细平衡。沉积速率略低于 AP 系统（100 至 500-Å/min），但垂直晶圆装载密度可提高生产率，每次沉积可接近 200 片晶圆。

### 12.6.2 超高真空 CVD（Ultra-High Vacuum CVD）

低温沉积有助于减少晶体损伤，降低热预算，进而减少掺杂区域的横向扩散。一种方法是在超低真空条件下对硅和硅锗（SiGe）进行 CVD。降低压力可以保持低沉积温度。超高真空 CVD（UHV-CVD）在管式炉中进行，压力最初降低至 1 至 $5\times 10^{-9}$ 毫巴（mbar）。沉积压力为 $10^{-3}$-mbar 范围。

### 12.6.3 等离子体增强型 CVD（Plasma-Enhanced CVD, PECVD）

**用氮化硅代替二氧化硅钝化层导致了等离子体增强（PECV）技术的发展**。大约 660°C 的热二氧化硅沉积温度会导致铝互连层无法接受地合金化到硅表面（见第 13 章）。解决这个问题的方法是等离子体增强沉积能量。增加的能量使铝层上的沉积温度低于 450°C 的最高水平。**等离子体增强系统在物理上与等离子体蚀刻系统相似**。它们具有一个低压操作的平行板室。射频感应辉光放电或其他等离子体源（见第 9 章）用于在沉积气体中感应等离子体场。低压和低温的结合提供了良好的薄膜均匀性和吞吐量。

**PECVD 反应器还能够在沉积步骤之前使用等离子体蚀刻和清洗晶圆**。这一步骤与第 9 章中描述的干蚀刻工艺相同。这种原位清洗可准备沉积表面，消除装载步骤中产生的额外污染问题。

#### 水平垂直流动 PECVD（Horizontal Vertical-Flow PECVD）

该系统遵循底部加热饼式垂直流动 CVD 的设计（图 12.19). 等离子体区域由射频（RF）馈送至电极或其他等离子体源在腔室顶部创建。晶圆加热来自安装在晶圆架下方的辐射加热器，形成冷壁沉积系统。对于 PECVD 系统，除了标准 LPCVD 反应室中的关键参数外，还有其他几个关键参数需要控制。它们是**射频功率密度**、**射频频率**和**占空比**。通常会提高薄膜沉积速度，但必须对其进行控制，以防止薄膜应力和/或开裂。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.19_垂直流饼式PECVD.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.19 垂直流饼式 PECVD。</div>
</div>

另一种设计（由 Novellus 开发）是将晶圆放置在一系列电阻加热支架上。晶圆在腔室周围分度，薄膜以递增的方式被建立起来。

单晶圆室 PECVD 系统（图 12.20），其中室很小，每个连续晶圆都暴露在相同的条件下，可以满足大多数控制需求。单晶圆系统通常比批量处理慢。较大腔室批量处理机的生产率权衡在于快速将晶圆送入和取出腔室的机制，以及建立和释放真空的速度。取样室系统通过将晶圆移入前室，将其泵送至所需压力，并在晶圆可用时将其移入沉积室，从而提高生产率。系统设计包括固定和旋转晶圆架。单晶圆多腔系统提高了生产率。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.20_（a）单腔室平面PECVD（b）多腔室工艺工具.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.20 （a）单腔室平面PECVD，（b）多腔室工艺工具。</div>
</div>

#### 桶式辐射加热 PECVD（Barrel-Radiant-Heated PECVD）

该系统是具有低压和等离子功能的标准桶式辐射加热系统。它有利于沉积**硅化钨**。

### 12.6.4 高密度等离子体 CVD（High-Density Plasma CVD）

金属间介质（intermetal dielectric, IDL）层对于多金属层结构至关重要。**它们还存在填充高深宽比（大于 3:1）孔的挑战**。一种方法是沉积和原位蚀刻序列。第一次沉积显示底部通常变薄。蚀刻掉肩部并重新沉积，可形成均匀的层厚和更平坦的表面。

实现这一工艺的系统是**高密度等离子体 CVD**（high-density plasma CVD, HDPCVD）。在含有氧气和硅烷的 CVD 腔室中形成等离子体场，用于沉积二氧化硅。还包括被等离子体激发并被引导到晶圆表面的氩。这是一种溅射（见第 13 章“干蚀刻”）作用，将材料从表面和沟槽中去除。**HDPCVD 有潜力沉积多种材料，用作 IMD 层、蚀刻停止层和最终钝化层**。

## 12.7 原子层沉积（Atomic Layer Deposition）

和其他微芯片工艺一样，CVD 也随着尺寸的变化而变化。原子层沉积（ALD）作为下一代 CVD 系统。它基于一种基本的 CVD 工艺方法，但具有独特的技术，即**脉冲**。典型的 CVD 系统将前体化学品引入腔室，在腔室中，所需的层材料（Si、SiO<sub>2</sub>，Si<sub>3</sub>N<sub>4</sub>）沉积在晶圆表面。在 ALD 中，前驱体按顺序进入腔室，但由吹扫气体分离。表面效应如图 12.21 所示。此外，ALD 是一个自限工艺，因为反应发生在晶圆表面，而不是在腔室中。由于每个薄膜阶段都以单层速率生长，因此控制非常精确。此外，慢速率有助于提高晶圆表面和致密薄膜成分的一致性。ALD 已将层厚从通常的 CVD 水平 300-Å 降至 12-Å。该过程在真空中进行。图 12.22 显示了一个通用的图解系统。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.21_ALD沉积机制.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.21 ALD 沉积机制。</div>
</div>

工艺在真空中进行。一种常用示意系统如图 12.22 所示。

<div align=center>
<img width="80%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.22_ALD系统设计.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.22 ALD 系统设计。</div>
</div>

此外，ALD 薄膜具有很好的保形性，其用途包括**极薄的二氧化硅栅极**、**用氧化铝等材料填充深沟**，以及**为铜金属化工艺创建阻挡金属层**。每个系统根据材料和工艺步骤提供优缺点。概览如图 12.23 所示。

<div align=center>
<img width="80%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.23_CVD应用表.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.23 CVD 应用表。</div>
</div>

## 12.8 气相外延（Vapor-Phase Epitaxy）

**气相外延**（VPE）不同于所描述的 CVD 系统，它能够沉积**化合物材料**，例如**砷化镓**。VPE 系统是标准液源管式炉和双区扩散炉的组合。图 12.24 中用于沉积外延砷化镓的特殊布置就是一个例子。在主腔室中的晶圆上创建砷化镓层分两个阶段进行。AsCl<sub>3</sub> 以气泡形式进入炉管的第一部分，与舟上的固体镓源发生反应。三氯化砷在第一段与氢反应生成砷。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\GaAs反应式1.png"/><br>
</div>

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.24_砷化镓VPE沉积系统图.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.24 砷化镓 VPE 沉积系统图。</div>
</div>

砷沉积在镓上，形成外壳。经过外壳的氢在第一部分发生反应，形成三种气体，进入晶圆部分。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\GaAs反应式2.png"/>
</div>

此部分温度稍低，反应反向进行，在晶圆上沉积 GaAs。该技术具有清洁薄膜的优点，因为镓和三氯化砷以非常纯净的形式存在，并且比 MBE 技术具有更高的生产率。**不利的是，所生产的膜结构与 MBE 膜的质量不同**。

## 12.9 分子束外延（Molecular Beam Epitaxy, MBE）

**沉积速率控制、低沉积温度和受控的薄膜化学计量一直是薄膜沉积系统的目标**。随着这些问题变得越来越重要，分子束外延已经从实验室中浮现出来，并宣布其生产状态。**MBE 是一种蒸发工艺，而不是 CVD 工艺**。该系统由一个沉积室（图 12.25）组成，该沉积室保持在低压至 $10^{-10}$-torr。在腔室中，可以有一个或多个单元（称为**射流单元**，effusion cell），其中包含晶圆上所需目标材料的非常纯的样品。单元上的遮板（shutter）允许晶圆接触源材料。电子束被引导到目标材料的中心，并将其加热到液态。在这种状态下，原子从材料中蒸发出来，通过开口离开单元，并沉积在晶圆上。如果材料来源是气体，则该技术称为**气源 MBE**（gas source MBE） 或 GSMBE。在大多数应用中，腔室中的晶圆被加热，为到达的原子提供额外的能量。额外的能量有助于外延生长和良好的薄膜质量。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.25_MBE沉积系统图.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.25 MBE 沉积系统图。</div>
</div>

如果晶圆表面暴露，沉积原子将呈现晶圆的方向并生长外延层。MBE 通过在腔室中加入掺杂源，提供了原位掺杂的有趣选择。通常的硅掺杂源在 MBE 系统中不可用。**固体镓用于 P 型掺杂，锑用于 N 型掺杂**。<mark>MBE 几乎不可能进行磷沉积</mark>。

**MBE 用于硅技术的主要优点是低温（400 至 800 °C），可最大限度地减少自掺杂和外扩散**。**也许 MBE 最大的优点是能够在一个工艺步骤（一次泵送）中在晶圆表面形成多层**。此选项需要在腔室和遮板布置中安装几个射流单元，以将蒸发束流以正确的顺序和正确的时间指向晶圆。

MBE 的一个优点和缺点是薄膜生长率低，为 60-600-Å/min。从好的方面来说，所制作的薄膜是非常可控的。薄膜可以以单层增量生长（和混合）。然而，大多数半导体层不需要这种级别的控制和质量，这使得系统的低生产率和低成本成为一种昂贵的奢侈品。

**MBE 还有一个额外的可能性，那就是将薄膜生长和质量分析仪器整合到腔室内**。有了这些仪器，过程可以得到很好的控制，从晶圆到晶圆都可以生产出均匀的薄膜。**MBE 已被用于制造特殊微波器件和砷化镓等化合物半导体**。

## 12.10 金属有机物 CVD（Metalorganic CVD）

金属有机物 CVD（MOCVD）是一种新型的化合物材料 CVD 方法。**VPE 指化合物材料沉积系统，MOCVD 指 VPE 和其他系统中使用的源**（图 12.26）。在 MOCVD 工艺中，沉积所需的原子与复杂的有机气体分子结合，并通过加热的半导体晶圆。受热的分子破裂，一层一层地将想要的原子沉积在表面。它可以生长高质量的半导体层（薄至百万分之一毫米），并且这些层的晶体结构与衬底的晶体结构完美对齐。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.26_MOCVD系统.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.26 MOCVD 系统。</div>
</div>

**使用两种化学物质：卤化物和金属有机物**。上述用于砷化镓 VPE 沉积的反应构成卤化物工艺。**III 族卤化物（镓）在热区形成，III–IV 化合物沉积在冷区**。在砷化镓的金属有机工艺中，**三甲基镓**与**砷化氢**一起计量进入反应室，通过反应形成砷化镓：

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\GaAs反应式3.png"/>
</div>

当 MBE 工艺速度较慢时，MOCVD 工艺可以满足批量生产要求，并适应更大的衬底。**MOCVD 还具有生成成分变化非常突然的多层薄膜的能力**。这一特性对化合物半导体结构至关重要。此外，**与 MBE 不同，MOCVD 可以像 InGaAsP 器件一样沉积磷**。MOCVD 工艺制造的常见设备有**光电阴极**、**高功率 LED**、**长波激光器**、**可见激光**和**橙色 LED**（见第 16 章）。

**MOCVD 是一个广义术语，指半导体薄膜的金属有机化学气相沉积**。当在气相外延系统中使用金属有机源来生长外延层时，这种方法称为 MOVPE。应用包括用于基础研究和器件应用的**外延 III-V 半导体层的金属有机化学气相沉积，包括 GaAs、AlAs、AlGaAs，InGaAs 和 InP**。此外，III–V 半导体的 $\Delta$ **掺杂**、**量子点**、**量子线**、**量子阱**的生长、调制掺杂异质结构和选择性区域外延生长。

## 12.11 沉积薄膜

通过 CVD 技术沉积的薄膜类型分为**半导体**、**电介质**和**导体**的电性能分类。在下面的章节中，将研究各种薄膜的沉积。对于每种薄膜，介绍了半导体器件的主要用途以及所述用途的特定薄膜特性。这些用途是一般性的。有关薄膜在特定器件中作用的更详细解释，请参见第 16 章。第 13 章讨论了导电金属薄膜的沉积方法。

## 12.12 沉积的半导体

到目前为止，在本文中，我们已经讨论了作为半导体器件和电路基础的晶圆的形成。然而，使用大块晶圆制造高质量的器件和电路有几个缺点。**晶体质量、掺杂范围和掺杂控制都限制了大块晶圆的使用**。这些因素限制了高性能双极晶体管的制造。**通过沉积硅层（称为外延层）的发展，找到了一种解决方案**。这是该行业的主要进步之一。早在 1950 年，外延层就是该技术的一部分。自那时以来，**沉积硅层在先进的双极器件设计、CMOS 电路的高质量基础以及在蓝宝石和其他衬底上沉积的硅外延层中获得了额外的用途**（第 14 章）。砷化镓和其他 III–IV 和 II–VI 薄膜也沉积在外延膜中。与衬底（硅上硅）材料相同的外延膜是**同质外延**的。当沉积材料与衬底（硅上的 GaAs）不同时，该薄膜称为**异质外延**。

## 12.13 外延硅

**外延**（epitaxial）一词来源于希腊语，意为“排列”。**在半导体技术中，外延指的是薄膜的单晶结构**。当硅原子沉积在 CVD 反应室中的裸硅晶圆上时，就会产生这种结构（图 12.27）。当化学反应物得到控制且系统参数设置正确时，沉积原子以足够的能量到达晶圆表面，在表面上四处移动，并使其自身朝向晶圆原子的晶体排列。因此，沉积在<111>-取向晶圆上的外延膜将呈现<111>-取向。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.27_外延和多晶薄膜生长.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.27_外延和多晶薄膜生长。</div>
</div>

**另一方面，如果晶圆表面有一层薄薄的二氧化硅、非晶表面层或污染物，沉积原子没有可以对齐的结构。所得薄膜结构为多晶硅**。这种条件对于某些应用（如 MOS 门）很有用，如果目标是生长单晶薄膜结构，则不需要这种条件。

#### 四氯化硅化学源

外延硅的沉积使用了许多不同的源（图 12.28). 沉积温度、薄膜质量、生长速度以及与特定系统的兼容性是选择硅源的因素。一个重要的工艺参数是**沉积温度**。**温度越高，生长速度越快**。**更快的生长速度会产生更多的晶体缺陷、薄膜开裂和应力**。**更高的温度也会导致更高水平的自动掺杂和向外扩散**。（这些效应在下文中进行了描述。）

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.28_外延硅化学源.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.28_外延硅化学源。</div>
</div>

四氯化硅（SiCl<sub>4</sub>）是沉积硅的首选硅源。它允许较高的形成温度（生长速率），并具有可逆的化学反应。在图 12.28 中，有一个双头箭头，表示反应在一个方向上产生硅原子，在另一个方向去除（蚀刻）硅。在反应室内，这两个反应相互竞争。

最初，对硅表面进行蚀刻，为沉积反应做好准备。在第二阶段，硅的沉积速度比蚀刻快，这是沉积薄膜的最终结果。

图 12.29 中的图表显示了两个反应的效果。随着气流中 SiCl<sub>4</sub> 分子百分比的增加，沉积速率首先增加。当比率为 0.1 时，蚀刻反应开始占主导地位并减缓生长速度。后一个反应实际上是反应室中的第一个事件之一。氯化氢（HCl）气体通过计量进入腔体，在腔体中腐蚀出一层薄薄的硅表面，为硅沉积做准备。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.29_四氯化硅外延沉积的生长蚀刻特性.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.29 四氯化硅外延沉积的生长蚀刻特性。</div>
</div>

#### 硅化学源

第二种最常用的硅源化学是**硅烷**（SiH<sub>4</sub>）。**硅烷的优点是不需要第二种反应气体**。**它在加热时分解形成硅原子**。该反应发生在比四氯化硅沉积低几百度的地方，从自动掺杂和晶圆翘曲的角度来看，这是很有吸引力的。此外，硅烷不会产生图形偏移（参见下面的“外延膜质量”）。不幸的是，反应发生在系统的所有位置，在反应室内形成粉末状薄膜，进而污染晶圆。**硅烷被更多地用作多晶硅和二氧化硅沉积的来源**。

#### 二氯硅烷化学源（Dichlorosilane Source Chemistry）

**二氯硅烷**（SiH<sub>2</sub>Cl<sub>2</sub>）也是一种用于薄膜外延的低温硅源。较低的温度减少了先前扩散的埋层的自动掺杂和固态扩散，并提供了更均匀的晶体结构。

#### 外延薄膜掺杂

外延膜的优点之一是通过该工艺可以获得精确的掺杂和掺杂范围。硅片的制造浓度范围约为 $10^{13}$ 至 $10^{19}$ 个原子/cm<sup>3</sup> 外延膜可以从 $10^{12}$ 到 $10^{20}$ 原子/cm<sup>3</sup> 生长上限接近磷在硅中的固溶度。

**薄膜中的掺杂是通过向沉积反应物中添加掺杂剂气流来实现的**。掺杂气体的源与沉积掺杂炉的化学成分和输送系统完全相同。实际上，CVD 沉积室变成了掺杂系统。在室中，掺杂剂被并入生长的薄膜中，在那里它们建立了所需的电阻率。N 型和 P 型薄膜都可以在 N 型或 P 型晶圆上生长。双极技术中的典型外延膜是 P 型晶圆上的 N 型外延膜。

#### 外延膜的质量

外延膜质量是工艺的首要问题。除了通常对污染的考虑外，还有许多与外延生长特别相关的问题。受污染的系统可能会导致称为**雾霾**（haze）的问题。雾霾是一种表面问题，从微观破坏到严重情况，都可以观察到无光泽表面。雾霾来自反应气体中的残余氧气或系统中的泄漏。

沉积开始时，表面上的污染物会加速生长，称为**尖峰**（spike）（图 12.30）。尖峰可以与薄膜厚度一样高。它们会在光刻胶层和其他沉积薄膜中造成孔洞和破坏。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.30_外延生长尖峰.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.30 外延生长尖峰。</div>
</div>

在生长过程中，可能会出现一些晶体问题。一个是**堆叠层错**（stacking fault）。堆叠层错是由于一个额外的原子平面与该平面周围原子的相应“位错”所包含。堆叠断层从表面开始，“生长”到薄膜表面。层错的形状取决于薄膜和晶圆的方向。<111>-取向薄膜中的断层具有金字塔形状（图 12.31），而 <100>-取向晶圆形成矩形堆叠断层。**通过 X 射线或蚀刻技术检测失效**。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.31_111硅上的堆叠层错.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.31 111 硅上的堆叠层错。</div>
</div>

与 <111>-晶圆相关的一个生长问题是**图形偏移**（pattern shift）。当沉积速率过高且薄膜平面与表面成一定角度生长时，就会出现此问题。当与亚表面图形对齐依赖于从膜表面台阶定位时，图形偏移是一个问题（图 12.32）。另一个主要的生长问题是**滑移**（slip）。这种情况是由于沉积参数控制不当，导致晶体沿平面界面“滑移”（图 12.33）。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.32_外延图形偏移.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.32 外延图形偏移。</div>
</div>

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.33_晶体滑移.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.33 晶体滑移。</div>
</div>

沉积过程中可能会发生两种效应，都是温度驱动的：**自动掺杂**（autodoping）和**外向扩散**（out-diffusion）。当晶圆背面的掺杂原子从晶圆扩散出来（图 12.34），混合在气流中，并且并入生长膜时，生长膜发生自动掺杂。在薄膜中，它们改变了电阻率和电导率水平。在 N 型晶圆上生长的 P 型薄膜中的自动掺杂将比预期的 P 型更少，并且随着自动掺杂原子**中和**薄膜中的一些 P 型原子，P 型浓度更低。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.34_外延自动掺杂和外向扩散.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.34 外延自动掺杂和外向扩散。</div>
</div>

**外向扩散**导致相同的效果，但是在外延层-晶圆界面。外向扩散原子的来源是在外延沉积之前扩散到晶圆中的掺杂区域。在双极性器件中，这些区域称为**埋层**（buried layer）或**次集电极**（subcollector）。在通常的形式中，埋层是 P 型晶圆中的 N 型区域，在其上生长 N 型外延层。在沉积工艺中，N 型原子向外扩散并并入外延膜的底部，从而改变浓度。在极端情况下，埋层会向外扩散到双极器件结构中，导致电失效。

#### CMOS 外延

直到 20 世纪 70 年代末，外延膜的主要用途还是作为双极晶体管的集电极区域。该技术为器件操作提供了优质衬底，并为隔离相邻器件提供了一种巧妙的方法（见第 16 章）。硅外延膜的一种新的、或许更为主要的用途是用于 CMOS 电路晶圆。外延层的需求是由一个称为**闩锁**（latch-up）的 CMOS 电路问题驱动的（见第 16 章）。解决方案是 p<sup>+</sup> 衬底上的 p 型外延。

#### 外延工艺

典型的外延工艺始于在装载反应室之前对晶圆表面进行彻底和严格的清洗。在沉积室中，要正确沉积薄膜，需要执行若干步骤。典型的 SiCl<sub>4</sub> 外延工艺如图 12.35 所示。前几个步骤是对晶圆表面进行气相清洗。沉积在清洗之后，最后是一个冷却循环。在所有步骤中，控制温度和气流至关重要。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.35_典型的四氯化硅外延沉积工艺.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.35_典型的四氯化硅外延沉积工艺。</div>
</div>

#### 选择性外延硅

外延沉积系统的进步引入了外延薄膜的选择性生长。**双极和 CMOS 衬底的外延膜沉积在整个晶圆上，而在选择性生长中，它们是通过二氧化硅或氮化硅薄膜中的孔生长的**。晶圆位于反应室中，外延膜直接生长在孔底部暴露的硅上（图 12.36）。随着薄膜的生长，它呈现出底层晶圆的晶体取向。这种结构的优点是，在外延区域表面形成的器件通过氧化物或氮化物区域彼此隔离。

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.36_选择性外延生长步骤.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.36_选择性外延生长步骤。</div>
</div>

如果允许继续在隔离表面上沉积，则薄膜的结构转变为多晶硅结构。扩展沉积的另一个结果是，叠加沉积层在性质上完全是外延的。所有这些成果为先进的器件设计增加了具有吸引力的结构选项。

## 12.14 多晶硅和非晶硅沉积（Polysilicon and Amorphous Silicon Deposition）

直到 20 世纪 70 年代中期出现硅栅 MOS 器件（图 12.37），多晶硅层在器件结构中几乎没有或根本没有用途。**硅栅器件技术推动了可靠工艺沉积多晶硅薄层的需求**。到 20 世纪 80 年代中期，多晶硅已成为先进器件的主要材料。**除了 MOS 门，多晶硅还用作 SRAM 器件中的负载电阻、沟槽填充、EEPROM 中的多层多晶硅、接触阻挡层、双极器件中的发射极，以及硅化物金属化方案的一部分**（见第 13 章和第 16 章）。

<div align=center>
<img width="50%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.37_硅栅MOS晶体管的横截面.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.37_硅栅MOS晶体管的横截面。</div>
</div>

早期的工艺包括简单地将氧化物覆盖的晶圆放置在水平 APCVD 系统中，并让多晶硅沉积在氧化物上。早期多晶硅沉积与外延沉积的主要区别在于硅烷源的使用。**虽然硅烷不适合用于外延膜沉积，但它完全适合多晶硅沉积**。

**典型的多晶硅沉积工艺发生在 600 至 650 °C 范围内**。沉积可能来自 100% 硅烷或含有 N<sub>2</sub> 或 H<sub>2</sub> 的气流。多晶硅的结构以前被描述为硅原子的完全非排列。在沉积多晶硅的情况下，结构有些不同。在沉积的早期阶段，温度低于 575°C 时，结构为非晶态（无结构）。通过沉积技术形成的多晶硅结构由被晶界分隔的单晶硅的小块（微晶或晶粒）组成。这种结构称为**柱状多晶**（columnar poly）。

晶粒尺寸和晶界一致性的重要性体现在薄膜的电流流动特性中。**电流穿过晶界时产生电流电阻。晶界越大，电阻越高**。实现从一个器件到另一个器件以及器件内部的一致电流依赖于良好控制的多晶硅结构。声称在气流中使用 H<sub>2</sub> 的优点之一是**减少表面杂质和水分**，这反过来又导致了晶粒的减少。系统中的水分或氧杂质会导致结构内二氧化硅的生长。在随后的掩模步骤中，氧化物增加了薄膜的电阻及其可蚀刻性。

**系统的所有常规操作参数（温度、硅烷浓度、泵速、氮气流量）和其他气体流量会影响沉积速率和晶粒尺寸**。**通常，晶圆会在 600 °C 范围内进行沉积后退火，以进一步结晶薄膜**。每当晶圆经过高温工艺时，再结晶过程就会继续。成品器件或电路上多晶硅薄膜的晶粒尺寸和电参数决不会与沉积的薄膜相同。

影响晶粒尺寸的另一个因素是气流中存在掺杂剂。**在许多器件或电路中，多晶硅条的功能是作为导体，需要掺杂以降低其电阻率**。掺杂可以通过沉积前的扩散或沉积后的注入来完成。

原位掺杂是通过在源柜中添加气体掺杂源并将其计量到腔室中来进行的。当添加二硼烷（硼源）时，沉积速率会大幅增加。当磷化氢（磷源）或砷化氢（砷源）是掺杂气体时，会产生相反的效果。**原位掺杂的不良影响是会损失薄膜均匀性、掺杂均匀性和沉积速率的控制**。**掺杂多晶硅薄膜电阻率低于等掺杂外延硅或体硅**。**电阻率较低是由于掺杂剂陷在在晶界中**。

大多数多晶硅层是用 LPCVD 系统沉积的，该系统具有良好的生产率和较低的沉积温度。LPCVD 提供了良好的台阶覆盖（图 12.38），这是一个要求，因为多晶硅层通常在该工艺的后期沉积，并且表面的形貌已经发生变化。单室多晶硅 LPCVD 系统具有在不提高温度的情况下提高沉积速率的优点。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.38_台阶覆盖.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.38 台阶覆盖：（a）良好的台阶覆盖和（b）非共形覆盖。</div>
</div>

## 12.15 SOS 和 SOI

这两个缩写代表**蓝宝石上的硅**（silicon on sapphire）和**绝缘体上的硅**（silicon on insulator）。**两者都是指硅在非半导体表面上的沉积**。由于有源器件下方存在半导体衬底，一些 MOS 器件受到限制，因此需要这种结构。这些问题可以通过在绝缘衬底上形成硅层来解决。第一种用于此目的的组合是蓝宝石上的硅。由于研究了不同的衬底，该术语被扩展到更一般的绝缘体上的硅。

**一种技术是在衬底上直接沉积，然后进行再结晶过程**（激光加热、带状加热器、氧气注入），以生成可用的薄膜。**另一种方法是通过表面氧化物中的孔进行选择性沉积，以过度生长形成连续膜**。

另一种 SOI 方法是 SIMOX。在这种工艺中，晶圆的顶层通过重氧注入转化为氧化物。在氧化物顶部生长外延层。对黏合晶圆（bonding wafer）进行了一些探索。这种方法将两块晶圆黏合在一起，然后对其中一块进行减薄（研磨和抛光）以达到器件层厚度。

## 12.16 在硅上生长砷化镓

砷化镓是一种出色的 III–V 半导体材料。然而，它很脆弱，仅限于直径为 4 英寸（102 毫米）的晶圆尺寸。在硅片上生长砷化镓薄膜的尝试因每种晶圆的晶格尺寸失配而受挫。在生长工艺中，失配会导致位错，从而降低器件性能。一种新的方法是首先在硅片上生长一薄层钛酸锶。它与硅反应形成无定形二氧化硅层。沉积砷化镓薄膜时，二氧化硅层充当缓冲层，吸收失配，从而形成单晶层。

## 12.17 绝缘体和电介质（Insulators and Dielectrics）

化学气相沉积（CVD）是最受欢迎的沉积薄膜的方法，这种薄膜将在器件或电路中用作绝缘体或电介质。**广泛使用的两种薄膜是二氧化硅和氮化硅**。总的来说，这两种薄膜在器件和电路设计中有多种用途。虽然它们有工艺和质量差异，但必须满足与其他沉积膜相同的一般要求。

### 12.17.1 二氧化硅（Silicon Dioxide）

**沉积的二氧化硅薄膜最广为人知的是其作为覆盖整个晶圆的最终钝化层的长期使用**。在这个角色中，它们为底层电路器件和组件提供物理和化学保护。用作保护顶层的沉积二氧化硅薄膜的专有术语有 Vapox、Pyrox 和 Silox。Vapox（**蒸气沉积氧化物**, vapor-deposited oxide）是 Fairchild 工程师发明的一个术语。**Pyrox 代表热解氧化物**。Silox 是 Applied Materials 公司的注册商标。有时，该层简称为玻璃。**这种保护作用已经扩大，沉积的氧化硅层被用作多金属化方案中的介电层、多晶硅层和金属化层之间的绝缘层、掺杂阻挡层、扩散源和隔离区**。二氧化硅已成为硅栅结构的主要组成部分。

有由热氧化物或二氧化硅或氮氧化物/二氧化硅（TEOS 沉积）组成的栅叠层，以及多种用于多层金属设计的通孔塞的二氧化硅填充。

CVD 沉积的二氧化硅薄膜的结构和化学计量比与热生长的氧化物不同。**根据沉积温度，沉积的氧化物将具有较低的密度和不同的机械性能，例如折射率、抗裂性、介电强度和蚀刻速率**。这些因素受到薄膜中掺杂剂的高度影响。在许多工艺中，沉积的薄膜将接受高温退火，这一过程称为**致密化**。致密化后，沉积的二氧化硅薄膜接近热氧化物的结构和性能。

在 450°C 以上的温度下，铝和硅的合金化是不可接受的，决定了需要低温沉积 SiO<sub>2</sub>。早期的沉积工艺是在水平传导加热的 APCVD 系统从硅烷和氧气中通过以下反应生成：

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\二氧化硅生成反应式.png"/>
</div>

由于 450°C 沉积温度产生的薄膜质量较差，该工艺生产的薄膜质量不合格，无法用于先进器件设计和较大晶圆上。

LPCVD 系统的发展使获得更高质量的薄膜成为可能，特别是对于台阶覆盖和低应力的因素。**从质量和生产率两方面考虑，LPCVD 工艺是首选的沉积技术**。二氧化硅的高温（900 °C）LPCVD 是通过二氯硅烷与一氧化二氮反应进行的。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\二氧化硅生成反应式1.png"/>
</div>

#### 正硅酸乙酯（Tetraethyl Orthosilicate）

到目前为止，大多数二氧化硅是从 Si(OC<sub>2</sub>H<sub>5</sub>) 源沉积的。其源为正硅酸乙酯（tetraethyl orthosilicate, TEOS）。TEOS 的历史可以追溯到 20 世纪 60 年代。早期系统依赖于 750 °C 范围内 TEOS 的简单热解。目前的沉积基于 20 世纪 70 年代建立的热壁 LPCVD 系统，温度范围为 400°C+。与等离子体辅助（PECVD 或 PETEOS）一起使用的 TEOS 源允许沉积温度在低于 400°C 的范围内。该工艺面临着 0.5-μm 器件中高深宽比图形保角覆盖的限制。通过向气流中添加臭氧（O<sub>3</sub>），台阶覆盖范围得到改善。

另一种选择是在氩等离子体中硅烷与氧化亚氮的反应。

<div align=center>
<img width="30%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\二氧化硅生成反应式2.png"/>
</div>

### 12.17.2 掺杂的二氧化硅

二氧化硅层被掺杂以改善其保护特性和流动特性，或用作掺杂源。最早用于沉积氧化物的掺杂剂是磷。**磷源是添加到沉积气流中的磷化氢**（PH<sub>3</sub>）气体。合成的玻璃称为**磷硅酸盐玻璃**（phosphorus silicate
glass, PSG）。在玻璃中，磷以五氧化二磷（P<sub>2</sub>O<sub>5</sub>）的形式存在，使玻璃成为一种双重化合物，或者更准确地说，是一种**二元玻璃**。

磷的作用是三重的。**添加的掺杂剂增加了玻璃的防潮性能**。**可移动的离子污染物附着在磷上，并被阻止进入晶圆表面。这个动作叫做吸气**。**第三个结果是流动特性增加**（图 12.39），这有助于在 1000°C 范围内加热步骤后玻璃表面的**平坦化**。磷含量限制在 8% 左右。高于此水平时，玻璃会变得吸水和吸湿。<mark>水分会和磷发生反应，形成磷酸，并侵蚀底层金属线</mark>。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.39_流动玻璃表面的平坦化.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.39_流动玻璃表面的平坦化。</div>
</div>

硼通常从二硼烷（B<sub>2</sub>H<sub>6</sub>）源添加到玻璃中。**硼的目的也是为了帮助改善流动特性**（图 12.39）。合成的玻璃称为**硼硅酸盐玻璃**（borosilicate glass, BSG）。硼和磷经常在玻璃中一起使用。结果被称为**硼磷硅酸盐玻璃**（borosilicate glass, BPSG）。

### 12.17.3 氮化硅（Silicon Nitride, SiN）

氮化硅是二氧化硅的替代品，特别是用于**顶层保护**。氮化硅更硬，提供更好的划痕保护，是更好的防潮层和防钠层（无掺杂），具有更高的介电强度，并且抗氧化。后一种特性导致其用于硅的**局部氧化**（LOCOS），以达到隔离目的。图 12.40 说明了氮化硅图形岛屿防止岛屿下方氧化的过程。在热氧化和去除氮化物后，晶圆表面区域准备好形成器件，由氧化物隔离区隔开。<mark>氮化硅的一个缺点是它不像氧化硅那样容易流动，而且更难蚀刻</mark>。随着等离子体刻蚀工艺的发展，刻蚀限制已被克服。

<div align=center>
<img width="40%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.40_LOCOS工艺.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.40_LOCOS工艺。</div>
</div>

**氮化硅保护膜使用的早期限制是缺乏低温沉积工艺**。在 APCVD 系统中，从硅烷或二氯硅烷沉积氮化硅需要 700 至 900°C 的温度（图 12.41). 结果是一种成分为 Si<sub>3</sub>N<sub>4</sub> 的薄膜。反应也发生在 LPCVD 反应器中，但温度低到足以在铝金属化层上沉积。PECVD 的出现为不同源化学品的使用开辟了道路。一种用途是硅烷在氩等离子体存在下与氨（NH<sub>3</sub>

<div align=center>
<img width="60%" src="computer_science\IC_fabrication\芯片制造_半导体工艺制程\image\图12.41_氮化硅沉积反应.png"/><br>
<div style="text-align: justify; display: inline-block; color: #5b5b5b; padding: 2px;"> 图12.41_氮化硅沉积反应。</div>
</div>

### 12.17.4 高 k 和低 k 介质

除上述介电薄膜外，还有许多其他类型的薄膜，用于特殊用途。它们分为高 $k$ 和低 $k$ 两大类。第二章介绍了电容器的基本原理。回顾一下，材料的 $k$ 值称为其**介电常数**。它与电容器的电容水平有关。高 $k$ 材料生产的电容器具有高电容，适合用于电荷存储。它们还作为栅介质（栅叠层）被纳入 MOS 器件中。ALD 和 MOCVD 沉积系统因其高度的厚度控制而受到青睐。第 16 章讨论了高 $k$ 电介质的用途。

低 $k$ 材料在金属化系统中用作晶圆金属化系统的介质阻挡层。铜互连的引入尤其推动了低 $k$ 材料的使用。它们通过 PECVD 技术和自旋子应用得到应用。这些低 $k$ 材料在第 13 章中讨论。

## 12.18 导体

铝和铝合金的传统金属导体是通过**蒸发**或**溅射**技术沉积的。硅栅 MOS 晶体管的出现增加了**掺杂多晶硅**作为器件导体。此外，多金属结构和新型导电材料的出现将 CVD 和 PVD 技术推向了导电金属行业。下一章将解释这些沉积金属的技术和用途。
