Timing Analyzer report for ghrd_agfb014r24b2e2v
Mon Jan 22 13:01:22 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Metastability Summary Slow vid2 100C Model
 15. Metastability Summary Slow vid2b 100C Model
 16. Metastability Summary Fast vid2a 0C Model
 17. Metastability Summary Fast vid2a 100C Model
 18. Metastability Summary Fast vid2 100C Model
 19. soc_inst|emif_hps|altera_emif_fm_hps_inst
 20. soc_inst|emif_hps|altera_emif_fm_hps_inst
 21. soc_inst|emif_hps|altera_emif_fm_hps_inst
 22. soc_inst|emif_hps|altera_emif_fm_hps_inst
 23. soc_inst|emif_hps|altera_emif_fm_hps_inst
 24. Setup Transfers
 25. Hold Transfers
 26. Recovery Transfers
 27. Removal Transfers
---- Setup Reports ----
     ---- soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 Reports ----
           28. Command Info
           29. Summary of Paths
           30. Path #1: Setup slack is 2.069 
           31. Path #2: Setup slack is 2.080 
           32. Path #3: Setup slack is 2.087 
           33. Path #4: Setup slack is 2.088 
           34. Path #5: Setup slack is 2.098 
           35. Path #6: Setup slack is 2.103 
           36. Path #7: Setup slack is 2.104 
           37. Path #8: Setup slack is 2.105 
           38. Path #9: Setup slack is 2.110 
           39. Path #10: Setup slack is 2.110 
     ---- MAIN_CLOCK Reports ----
           40. Command Info
           41. Summary of Paths
           42. Path #1: Setup slack is 5.358 
           43. Path #2: Setup slack is 5.359 
           44. Path #3: Setup slack is 5.359 
           45. Path #4: Setup slack is 5.359 
           46. Path #5: Setup slack is 5.359 
           47. Path #6: Setup slack is 5.360 
           48. Path #7: Setup slack is 5.360 
           49. Path #8: Setup slack is 5.360 
           50. Path #9: Setup slack is 5.360 
           51. Path #10: Setup slack is 5.360 
     ---- altera_reserved_tck Reports ----
           52. Command Info
           53. Summary of Paths
           54. Path #1: Setup slack is 13.556 
           55. Path #2: Setup slack is 20.284 
           56. Path #3: Setup slack is 20.310 
           57. Path #4: Setup slack is 20.369 
           58. Path #5: Setup slack is 20.386 
           59. Path #6: Setup slack is 20.472 
           60. Path #7: Setup slack is 20.524 
           61. Path #8: Setup slack is 20.526 
           62. Path #9: Setup slack is 20.601 
           63. Path #10: Setup slack is 20.602 
---- Hold Reports ----
     ---- MAIN_CLOCK Reports ----
           64. Command Info
           65. Summary of Paths
           66. Path #1: Hold slack is 0.000 
           67. Path #2: Hold slack is 0.000 
           68. Path #3: Hold slack is 0.002 
           69. Path #4: Hold slack is 0.003 
           70. Path #5: Hold slack is 0.006 
           71. Path #6: Hold slack is 0.006 
           72. Path #7: Hold slack is 0.006 
           73. Path #8: Hold slack is 0.008 
           74. Path #9: Hold slack is 0.009 
           75. Path #10: Hold slack is 0.013 
     ---- altera_reserved_tck Reports ----
           76. Command Info
           77. Summary of Paths
           78. Path #1: Hold slack is 0.089 
           79. Path #2: Hold slack is 0.090 
           80. Path #3: Hold slack is 0.092 
           81. Path #4: Hold slack is 0.092 
           82. Path #5: Hold slack is 0.092 
           83. Path #6: Hold slack is 0.092 
           84. Path #7: Hold slack is 0.092 
           85. Path #8: Hold slack is 0.093 
           86. Path #9: Hold slack is 0.094 
           87. Path #10: Hold slack is 0.094 
     ---- soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 Reports ----
           88. Command Info
           89. Summary of Paths
           90. Path #1: Hold slack is 0.119 
           91. Path #2: Hold slack is 0.119 
           92. Path #3: Hold slack is 0.119 
           93. Path #4: Hold slack is 0.120 
           94. Path #5: Hold slack is 0.121 
           95. Path #6: Hold slack is 0.121 
           96. Path #7: Hold slack is 0.123 
           97. Path #8: Hold slack is 0.124 
           98. Path #9: Hold slack is 0.125 
           99. Path #10: Hold slack is 0.128 
---- Recovery Reports ----
     ---- MAIN_CLOCK Reports ----
          100. Command Info
          101. Summary of Paths
          102. Path #1: Recovery slack is 6.221 
          103. Path #2: Recovery slack is 6.221 
          104. Path #3: Recovery slack is 6.223 
          105. Path #4: Recovery slack is 6.226 
          106. Path #5: Recovery slack is 6.227 
          107. Path #6: Recovery slack is 6.845 
          108. Path #7: Recovery slack is 8.770 
          109. Path #8: Recovery slack is 9.132 
          110. Path #9: Recovery slack is 9.133 
          111. Path #10: Recovery slack is 9.133 
     ---- altera_reserved_tck Reports ----
          112. Command Info
          113. Summary of Paths
          114. Path #1: Recovery slack is 61.339 
          115. Path #2: Recovery slack is 61.346 
          116. Path #3: Recovery slack is 61.385 
          117. Path #4: Recovery slack is 61.391 
          118. Path #5: Recovery slack is 61.447 
          119. Path #6: Recovery slack is 61.450 
          120. Path #7: Recovery slack is 61.452 
          121. Path #8: Recovery slack is 61.452 
          122. Path #9: Recovery slack is 61.518 
          123. Path #10: Recovery slack is 61.519 
---- Removal Reports ----
     ---- MAIN_CLOCK Reports ----
          124. Command Info
          125. Summary of Paths
          126. Path #1: Removal slack is 0.162 
          127. Path #2: Removal slack is 0.162 
          128. Path #3: Removal slack is 0.169 
          129. Path #4: Removal slack is 0.170 
          130. Path #5: Removal slack is 0.170 
          131. Path #6: Removal slack is 0.171 
          132. Path #7: Removal slack is 0.171 
          133. Path #8: Removal slack is 0.184 
          134. Path #9: Removal slack is 0.185 
          135. Path #10: Removal slack is 0.186 
     ---- altera_reserved_tck Reports ----
          136. Command Info
          137. Summary of Paths
          138. Path #1: Removal slack is 0.208 
          139. Path #2: Removal slack is 0.209 
          140. Path #3: Removal slack is 0.209 
          141. Path #4: Removal slack is 0.210 
          142. Path #5: Removal slack is 0.210 
          143. Path #6: Removal slack is 0.211 
          144. Path #7: Removal slack is 0.211 
          145. Path #8: Removal slack is 0.211 
          146. Path #9: Removal slack is 0.214 
          147. Path #10: Removal slack is 0.214 
148. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
     149. Unconstrained Paths Summary
     150. Clock Status Summary
     ---- Setup Analysis Reports ----
          151. Unconstrained Input Ports
          152. Unconstrained Output Ports
     ---- Hold Analysis Reports ----
          153. Unconstrained Input Ports
          154. Unconstrained Output Ports
155. Multicorner Timing Analysis Summary
156. Design Assistant (Signoff) Results - 9 of 87 Rules Failed
157. CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized
158. CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain
159. TMC-20027 - Collection Filter Matching Multiple Types
160. RES-50001 - Asynchronous Reset Is Not Synchronized
161. RES-50002 - Asynchronous Reset is Insufficiently Synchronized
162. TMC-20025 - Ignored or Overridden Constraints
163. TMC-20021 - Partial Min-Max Delay Assignment
164. TMC-20026 - Empty Collection Due To Unmatched Filter
165. CLK-30032 - Improper Clock Targets
166. CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints
167. CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints
168. CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints
169. CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths
170. CDC-50006 - CDC Bus Constructed with Unsynchronized Registers
171. CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints
172. CDC-50011 - Combinational Logic Before Synchronizer Chain
173. CLK-30026 - Missing Clock Assignment
174. CLK-30027 - Multiple Clock Assignments Found
175. CLK-30028 - Invalid Generated Clock
176. CLK-30029 - Invalid Clock Assignments
177. CLK-30030 - PLL Setting Violation
178. CLK-30033 - Invalid Clock Group Assignment
179. CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment
180. CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment
181. CLK-30042 - Incorrect Clock Group Type
182. RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains
183. RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain
184. RES-50003 - Asynchronous Reset with Insufficient Constraints
185. RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain
186. TMC-20011 - Missing Input Delay Constraint
187. TMC-20012 - Missing Output Delay Constraint
188. TMC-20013 - Partial Input Delay
189. TMC-20014 - Partial Output Delay
190. TMC-20015 - Inconsistent Min-Max Delay
191. TMC-20016 - Invalid Reference Pin
192. TMC-20017 - Loops Detected
193. TMC-20019 - Partial Multicycle Assignment
194. TMC-20022 - I/O Delay Assignment Missing Parameters
195. TMC-20023 - Invalid Set Net Delay Assignment
196. TMC-30041 - Constraint with Invalid Clock Reference
197. CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer
198. CLK-30031 - Input Delay Assigned to Clock
199. FLP-10000 - Physical RAM with Utilization Below Threshold
200. LNT-30023 - Reset Nets with Polarity Conflict
201. TMC-20018 - Unsupported Latches Detected
202. TMC-20024 - Synchronous Data Delay Assignment
203. TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements
204. TMC-20201 - Paths Failing Setup Analysis with High Clock Skew
205. TMC-20202 - Paths Failing Setup Analysis with High Logic Delay
206. TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay
207. TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions
208. TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming
209. TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
210. TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis
211. TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis
212. TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion
213. TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold
214. TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path
215. TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock
216. TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains
217. TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic
218. TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints
219. TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data
220. TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax
221. TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax
222. TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse
223. TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path
224. TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock
225. TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path
226. TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock
227. TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path
228. TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock
229. CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains
230. CDC-50101 - Intra-Clock False Path Synchronizer
231. CDC-50102 - Synchronizer after CDC Topology with Control Signal
232. FLP-40006 - Pipelining Registers That Might Be Recoverable
233. LNT-30010 - Nets Driving both Reset and Clock Enable Signals
234. RES-50010 - Reset Synchronizer Chains with Constant Output
235. RES-50101 - Intra-Clock False Path Reset Synchronizer
236. TMC-20020 - Invalid Multicycle Assignment
237. TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint
238. TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication
239. TMC-20552 - User Selected Duplication Candidate was Rejected
240. TMC-20601 - Registers with High Immediate Fan-Out Tension
241. TMC-20602 - Registers with High Timing Path Endpoint Tension
242. TMC-20603 - Registers with High Immediate Fan-Out Span
243. TMC-20604 - Registers with High Timing Path Endpoint Span



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------+
; Timing Analyzer Summary                                                   ;
+-----------------------+---------------------------------------------------+
; Quartus Prime Version ; Version 22.4.0 Build 94 12/07/2022 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                   ;
; Revision Name         ; ghrd_agfb014r24b2e2v                              ;
; Device Family         ; Agilex                                            ;
; Device                ; AGFB014R24B2E2V                                   ;
; Snapshot              ; final                                             ;
; Timing Models         ; Final                                             ;
; Power Models          ; Final                                             ;
; Device Status         ; Final                                             ;
; Rise/Fall Delays      ; Enabled                                           ;
+-----------------------+---------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 6      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
; SDC File Path                                                                                                                                                                                       ; Instance                                                               ; Promoted ; Status ; Read at                  ; Processing Time ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
; ip/qsys_top/agilex_hps/intel_agilex_interface_generator_191/synth/agilex_hps_intel_agilex_interface_generator_191_jd3dopi.sdc                                                                       ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces              ; Yes      ; OK     ; Mon Jan 22 13:01:10 2024 ; 00:00:00        ;
; ip/qsys_top/user_rst_clkgate_0/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc                                                                                            ;                                                                        ; No       ; OK     ; Mon Jan 22 13:01:10 2024 ; 00:00:00        ;
; ghrd_timing.sdc                                                                                                                                                                                     ;                                                                        ; No       ; OK     ; Mon Jan 22 13:01:10 2024 ; 00:00:00        ;
; ip/qsys_top/emif_hps/altera_emif_arch_fm_191/synth/emif_hps_altera_emif_arch_fm_191_rbandoq.sdc                                                                                                     ;                                                                        ; No       ; OK     ; Mon Jan 22 13:01:10 2024 ; 00:00:00        ;
; /home/wisig/sam/dma_access/qdb/_compiler/ghrd_agfb014r24b2e2v/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_signaltap_agent_1920/synth/intel_signal_tap.sdc ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0 ; No       ; OK     ; Mon Jan 22 13:01:13 2024 ; 00:00:03        ;
; /home/wisig/intelFPGA_pro/22.4/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc                                                                                                             ;                                                                        ; No       ; OK     ; Mon Jan 22 13:01:13 2024 ; 00:00:00        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+----------+--------+--------------------------+-----------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (/home/wisig/sam/dma_access/).


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Name                                            ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                              ; Source                                                                                           ; Targets                                                                                                                                               ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; altera_reserved_tck                                   ; Base      ; 62.500 ; 16.0 MHz   ; 0.000 ; 31.250 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { altera_reserved_tck }                                                                                                                               ;
; emif_hps_mem_mem_dqs[0]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[0] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[1]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[1] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[2]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[2] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[3]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[3] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[4]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[4] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[5]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[5] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[6]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[6] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[7]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[7] }                                                                                                                           ;
; emif_hps_mem_mem_dqs[8]_IN                            ; Base      ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.417  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_mem_mem_dqs[8] }                                                                                                                           ;
; EMIF_REF_CLOCK                                        ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { emif_hps_pll_ref_clk }                                                                                                                              ;
; internal_clk                                          ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock }                             ;
; MAIN_CLOCK                                            ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                     ;                                                                                                  ; { fpga_clk_100[0] }                                                                                                                                   ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0   ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0] }                                                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1   ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0] }                                                 ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2   ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0] }                                                   ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_0 ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0] }                                                            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_1 ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0] }                                               ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_2 ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ;            ; 4         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0] }                                                 ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0   ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 12          ;       ;        ;           ;            ; false    ; EMIF_REF_CLOCK                                      ; emif_hps_pll_ref_clk                                                                             ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0] }                                                               ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1   ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 12          ;       ;        ;           ;            ; false    ; EMIF_REF_CLOCK                                      ; emif_hps_pll_ref_clk                                                                             ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] }                                                  ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2   ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 12          ;       ;        ;           ;            ; false    ; EMIF_REF_CLOCK                                      ; emif_hps_pll_ref_clk                                                                             ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0] }                                                    ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0] ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]   ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9    ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10   ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|lane_inst~out_phy_reg } ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11   ; Generated ; 0.833  ; 1200.0 MHz ; 0.000 ; 0.416  ;            ; 1         ; 1           ;       ;        ;           ;            ; false    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]              ; { soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|lane_inst~out_phy_reg } ;
+-------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------------------------------------------------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------+
; Timing Closure Summary                                             ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Fail        ;
;   Setup Summary                                      ; Pass        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Pass        ;
;   Removal Summary                                    ; Pass        ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Not Found   ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Not Found   ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Pass        ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; High        ;
+------------------------------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                ;
+------------+-----------------+-----------------------------------------------------+------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ; Worst-Case Operating Conditions ;
+------------+-----------------+-----------------------------------------------------+------+---------------------------------+
; 20.43 MHz  ; 20.43 MHz       ; altera_reserved_tck                                 ;      ; Slow vid2 100C Model            ;
; 215.42 MHz ; 215.42 MHz      ; MAIN_CLOCK                                          ;      ; Slow vid2b 100C Model           ;
; 791.14 MHz ; 791.14 MHz      ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ;      ; Slow vid2 100C Model            ;
+------------+-----------------+-----------------------------------------------------+------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                                                       ;
+-----------------------------------------------------+--------+---------------+--------------------+---------------------------------+
; Clock                                               ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-----------------------------------------------------+--------+---------------+--------------------+---------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 2.069  ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
; MAIN_CLOCK                                          ; 5.358  ; 0.000         ; 0                  ; Slow vid2b 100C Model           ;
; altera_reserved_tck                                 ; 13.556 ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
+-----------------------------------------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                                                       ;
+-----------------------------------------------------+-------+---------------+--------------------+---------------------------------+
; Clock                                               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-----------------------------------------------------+-------+---------------+--------------------+---------------------------------+
; MAIN_CLOCK                                          ; 0.000 ; 0.000         ; 0                  ; Fast vid2 100C Model            ;
; altera_reserved_tck                                 ; 0.089 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.119 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
+-----------------------------------------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+-----------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                    ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; Clock               ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; MAIN_CLOCK          ; 6.221  ; 0.000         ; 0                  ; Slow vid2b 100C Model           ;
; altera_reserved_tck ; 61.339 ; 0.000         ; 0                  ; Slow vid2 100C Model            ;
+---------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                    ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; MAIN_CLOCK          ; 0.162 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
; altera_reserved_tck ; 0.208 ; 0.000         ; 0                  ; Fast vid2a 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                                                      ;
+-----------------------------------------------------+--------+---------------+--------------------+------------+---------------------------------+
; Clock                                               ; Slack  ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+-----------------------------------------------------+--------+---------------+--------------------+------------+---------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; 0.132  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; 0.132  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; 0.132  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  ; 0.189  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  ; 0.189  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  ; 0.189  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10 ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11 ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  ; 0.190  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  ; 0.191  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  ; 0.191  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  ; 0.191  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[0]_IN                          ; 0.248  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[1]_IN                          ; 0.248  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[6]_IN                          ; 0.248  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[7]_IN                          ; 0.248  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[2]_IN                          ; 0.249  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[3]_IN                          ; 0.249  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[4]_IN                          ; 0.249  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[5]_IN                          ; 0.249  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; emif_hps_mem_mem_dqs[8]_IN                          ; 0.249  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 1.284  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1 ; 1.355  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2 ; 1.355  ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
; internal_clk                                        ; 2.346  ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
; EMIF_REF_CLOCK                                      ; 4.302  ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
; MAIN_CLOCK                                          ; 4.447  ; 0.000         ; 0                  ; Low Pulse  ; Slow vid2 100C Model            ;
; altera_reserved_tck                                 ; 28.401 ; 0.000         ; 0                  ; High Pulse ; Slow vid2 100C Model            ;
+-----------------------------------------------------+--------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow vid2 100C Model
Slow vid2b 100C Model
Fast vid2a 0C Model
Fast vid2a 100C Model
Fast vid2 100C Model


----------------------------------------------
; Metastability Summary Slow vid2 100C Model ;
----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 22
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 18, or 81.8%

Worst Case Available Settling Time: 16.703 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



-----------------------------------------------
; Metastability Summary Slow vid2b 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 22
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 18, or 81.8%

Worst Case Available Settling Time: 16.717 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



---------------------------------------------
; Metastability Summary Fast vid2a 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 22
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 18, or 81.8%

Worst Case Available Settling Time: 17.507 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 92.3
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



-----------------------------------------------
; Metastability Summary Fast vid2a 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 22
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 18, or 81.8%

Worst Case Available Settling Time: 17.297 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



----------------------------------------------
; Metastability Summary Fast vid2 100C Model ;
----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 22
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 18, or 81.8%

Worst Case Available Settling Time: 17.282 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3



+------------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                      ;
+----------------------------------------------+----------------------+-------------+------------+
; Path                                         ; Operating Condition  ; Setup Slack ; Hold Slack ;
+----------------------------------------------+----------------------+-------------+------------+
; Core (Slow vid2 100C Model)                  ; Slow vid2 100C Model ; --          ; --         ;
; Core Recovery/Removal (Slow vid2 100C Model) ; Slow vid2 100C Model ; --          ; --         ;
+----------------------------------------------+----------------------+-------------+------------+


+--------------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                        ;
+-----------------------------------------------+-----------------------+-------------+------------+
; Path                                          ; Operating Condition   ; Setup Slack ; Hold Slack ;
+-----------------------------------------------+-----------------------+-------------+------------+
; Core (Slow vid2b 100C Model)                  ; Slow vid2b 100C Model ; --          ; --         ;
; Core Recovery/Removal (Slow vid2b 100C Model) ; Slow vid2b 100C Model ; --          ; --         ;
+-----------------------------------------------+-----------------------+-------------+------------+


+----------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                    ;
+---------------------------------------------+---------------------+-------------+------------+
; Path                                        ; Operating Condition ; Setup Slack ; Hold Slack ;
+---------------------------------------------+---------------------+-------------+------------+
; Core (Fast vid2a 0C Model)                  ; Fast vid2a 0C Model ; --          ; --         ;
; Core Recovery/Removal (Fast vid2a 0C Model) ; Fast vid2a 0C Model ; --          ; --         ;
+---------------------------------------------+---------------------+-------------+------------+


+--------------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                        ;
+-----------------------------------------------+-----------------------+-------------+------------+
; Path                                          ; Operating Condition   ; Setup Slack ; Hold Slack ;
+-----------------------------------------------+-----------------------+-------------+------------+
; Core (Fast vid2a 100C Model)                  ; Fast vid2a 100C Model ; --          ; --         ;
; Core Recovery/Removal (Fast vid2a 100C Model) ; Fast vid2a 100C Model ; --          ; --         ;
+-----------------------------------------------+-----------------------+-------------+------------+


+------------------------------------------------------------------------------------------------+
; soc_inst|emif_hps|altera_emif_fm_hps_inst                                                      ;
+----------------------------------------------+----------------------+-------------+------------+
; Path                                         ; Operating Condition  ; Setup Slack ; Hold Slack ;
+----------------------------------------------+----------------------+-------------+------------+
; Core (Fast vid2 100C Model)                  ; Fast vid2 100C Model ; --          ; --         ;
; Core Recovery/Removal (Fast vid2 100C Model) ; Fast vid2 100C Model ; --          ; --         ;
+----------------------------------------------+----------------------+-------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                          ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock                                          ; To Clock                                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck                                 ; MAIN_CLOCK                                          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[0]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[1]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[2]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[3]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[4]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[5]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[6]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[7]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[8]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk                                        ; MAIN_CLOCK                                          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; MAIN_CLOCK                                          ; altera_reserved_tck                                 ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; EMIF_REF_CLOCK                                      ; 0          ; 13       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; EMIF_REF_CLOCK                                      ; 0          ; 44       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; EMIF_REF_CLOCK                                      ; 0          ; 44       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  ; EMIF_REF_CLOCK                                      ; 12         ; 12       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10 ; EMIF_REF_CLOCK                                      ; 8          ; 8        ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11 ; EMIF_REF_CLOCK                                      ; 8          ; 8        ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck                                 ; altera_reserved_tck                                 ; 2095       ; 52       ; 2        ; 2        ; Intra-Clock (Timed Safe)  ; 13.556           ; Slow vid2 100C Model            ;
; MAIN_CLOCK                                          ; MAIN_CLOCK                                          ; 5915       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 5.358            ; Slow vid2b 100C Model           ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 1642       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 2.069            ; Slow vid2 100C Model            ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                           ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock                                          ; To Clock                                            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck                                 ; MAIN_CLOCK                                          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[0]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[1]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[2]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[3]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[4]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[5]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[6]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[7]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; EMIF_REF_CLOCK                                      ; emif_hps_mem_mem_dqs[8]_IN                          ; 9          ; 0        ; 9        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk                                        ; MAIN_CLOCK                                          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; MAIN_CLOCK                                          ; altera_reserved_tck                                 ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; EMIF_REF_CLOCK                                      ; 0          ; 13       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; EMIF_REF_CLOCK                                      ; 0          ; 44       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; EMIF_REF_CLOCK                                      ; 0          ; 44       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  ; EMIF_REF_CLOCK                                      ; 12         ; 12       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  ; EMIF_REF_CLOCK                                      ; 11         ; 11       ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10 ; EMIF_REF_CLOCK                                      ; 8          ; 8        ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11 ; EMIF_REF_CLOCK                                      ; 8          ; 8        ; 0        ; 0        ; Inter-Clock (Timed Safe)  ; --               ; --                              ;
; altera_reserved_tck                                 ; altera_reserved_tck                                 ; 2241       ; 52       ; 4        ; 2        ; Intra-Clock (Timed Safe)  ; 0.089            ; Fast vid2a 0C Model             ;
; MAIN_CLOCK                                          ; MAIN_CLOCK                                          ; 6012       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.000            ; Fast vid2 100C Model            ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 1642       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.119            ; Fast vid2a 0C Model             ;
+-----------------------------------------------------+-----------------------------------------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                       ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; MAIN_CLOCK          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk        ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk        ; MAIN_CLOCK          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; MAIN_CLOCK          ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 115        ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 61.339           ; Slow vid2 100C Model            ;
; MAIN_CLOCK          ; MAIN_CLOCK          ; 63         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 6.221            ; Slow vid2b 100C Model           ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                        ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; MAIN_CLOCK          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk        ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; internal_clk        ; MAIN_CLOCK          ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; MAIN_CLOCK          ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 115        ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.208            ; Fast vid2a 0C Model             ;
; MAIN_CLOCK          ; MAIN_CLOCK          ; 63         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.162            ; Fast vid2a 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 2.069 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0} -to_clock [get_clocks {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                      ; To Node                                                                                                                                                                            ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+
; 2.069 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.443      ; Slow vid2 100C Model            ;
; 2.080 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.255      ; 1.423      ; Slow vid2 100C Model            ;
; 2.087 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.417      ; Slow vid2 100C Model            ;
; 2.088 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.423      ; Slow vid2 100C Model            ;
; 2.098 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.277      ; 1.417      ; Slow vid2 100C Model            ;
; 2.103 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.255      ; 1.400      ; Slow vid2 100C Model            ;
; 2.104 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.386      ; Slow vid2 100C Model            ;
; 2.105 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.399      ; Slow vid2 100C Model            ;
; 2.110 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.411      ; Slow vid2 100C Model            ;
; 2.110 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 3.333        ; 0.274      ; 1.386      ; Slow vid2 100C Model            ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 2.069 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                     ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                           ;
; Data Arrival Time               ; 5.230                                                                                                                                                                              ;
; Data Required Time              ; 7.299                                                                                                                                                                              ;
; Slack                           ; 2.069                                                                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.443 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.605       ; 42         ; 0.000  ; 0.605  ;
;    uTco                ;       ; 1     ; 0.838       ; 58         ; 0.838  ; 0.838  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.230   ; 1.443    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.625 ;   0.838  ; FF ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[88]                                                            ;
;   5.230 ;   0.605  ; FF ; CELL ; 1      ; UFI_X268_Y211_N36          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                            ;
;   5.230 ;   0.000  ; FF ; CELL ; 2      ; UFI_X268_Y211_N36          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                    ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                         ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                     ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                               ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                       ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                       ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                           ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                           ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                              ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                          ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]  ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk  ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                 ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                              ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                   ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]        ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                              ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                               ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                     ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                           ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                           ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                   ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N36          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N36          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                            ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                             ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                  ;
; 7.299   ; -0.065   ;    ; uTsu ; 2      ; UFI_X268_Y211_N36          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Setup slack is 2.080 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.210                                                                                                                                                                             ;
; Data Required Time              ; 7.290                                                                                                                                                                             ;
; Slack                           ; 2.080                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.255 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.423 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.570       ; 40         ; 0.000  ; 0.570  ;
;    uTco                ;       ; 1     ; 0.853       ; 60         ; 0.853  ; 0.853  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.741       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.210   ; 1.423    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.640 ;   0.853  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[66]                                                            ;
;   5.210 ;   0.570  ; RR ; CELL ; 1      ; UFI_X267_Y211_N264         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.210 ;   0.000  ; RR ; CELL ; 2      ; UFI_X267_Y211_N264         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.375   ; 4.042    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.754 ;   0.526  ; RR ; CELL ; 1      ; UFI_X267_Y211_N264         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.754 ;   0.000  ; RR ; CELL ; 2      ; UFI_X267_Y211_N264         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.348 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.375 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.345   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.290   ; -0.055   ;    ; uTsu ; 2      ; UFI_X267_Y211_N264         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Setup slack is 2.087 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.204                                                                                                                                                                             ;
; Data Required Time              ; 7.291                                                                                                                                                                             ;
; Slack                           ; 2.087                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.417 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.602       ; 42         ; 0.000  ; 0.602  ;
;    uTco                ;       ; 1     ; 0.815       ; 58         ; 0.815  ; 0.815  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.204   ; 1.417    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.602 ;   0.815  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[84]                                                            ;
;   5.204 ;   0.602  ; RR ; CELL ; 1      ; UFI_X268_Y211_N26          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.204 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N26          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N26          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N26          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.291   ; -0.073   ;    ; uTsu ; 2      ; UFI_X268_Y211_N26          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Setup slack is 2.088 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.210                                                                                                                                                                             ;
; Data Required Time              ; 7.298                                                                                                                                                                             ;
; Slack                           ; 2.088                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.423 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.597       ; 42         ; 0.000  ; 0.597  ;
;    uTco                ;       ; 1     ; 0.826       ; 58         ; 0.826  ; 0.826  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.210   ; 1.423    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.613 ;   0.826  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[75]                                                            ;
;   5.210 ;   0.597  ; RR ; CELL ; 1      ; UFI_X268_Y211_N108         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.210 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N108         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N108         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N108         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.298   ; -0.066   ;    ; uTsu ; 2      ; UFI_X268_Y211_N108         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Setup slack is 2.098 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.204                                                                                                                                                                             ;
; Data Required Time              ; 7.302                                                                                                                                                                             ;
; Slack                           ; 2.098                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.277 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.417 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.568       ; 40         ; 0.000  ; 0.568  ;
;    uTco                ;       ; 1     ; 0.849       ; 60         ; 0.849  ; 0.849  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.763       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.204   ; 1.417    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.636 ;   0.849  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[74]                                                            ;
;   5.204 ;   0.568  ; RR ; CELL ; 1      ; UFI_X268_Y211_N104         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.204 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N104         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.397   ; 4.064    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.776 ;   0.548  ; RR ; CELL ; 1      ; UFI_X268_Y211_N104         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.776 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N104         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.370 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.397 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.367   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.302   ; -0.065   ;    ; uTsu ; 2      ; UFI_X268_Y211_N104         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Setup slack is 2.103 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.187                                                                                                                                                                             ;
; Data Required Time              ; 7.290                                                                                                                                                                             ;
; Slack                           ; 2.103                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.255 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.400 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.618       ; 44         ; 0.000  ; 0.618  ;
;    uTco                ;       ; 1     ; 0.782       ; 56         ; 0.782  ; 0.782  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.741       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.187   ; 1.400    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.569 ;   0.782  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[28]                                                            ;
;   5.187 ;   0.618  ; RR ; CELL ; 1      ; UFI_X267_Y211_N252         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.187 ;   0.000  ; RR ; CELL ; 2      ; UFI_X267_Y211_N252         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.375   ; 4.042    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.754 ;   0.526  ; RR ; CELL ; 1      ; UFI_X267_Y211_N252         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.754 ;   0.000  ; RR ; CELL ; 2      ; UFI_X267_Y211_N252         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.348 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.375 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.345   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.290   ; -0.055   ;    ; uTsu ; 2      ; UFI_X267_Y211_N252         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Setup slack is 2.104 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.173                                                                                                                                                                             ;
; Data Required Time              ; 7.277                                                                                                                                                                             ;
; Slack                           ; 2.104                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.386 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.538       ; 39         ; 0.000  ; 0.538  ;
;    uTco                ;       ; 1     ; 0.848       ; 61         ; 0.848  ; 0.848  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.173   ; 1.386    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.635 ;   0.848  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[82]                                                            ;
;   5.173 ;   0.538  ; RR ; CELL ; 1      ; UFI_X268_Y211_N22          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.173 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N22          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N22          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N22          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.277   ; -0.087   ;    ; uTsu ; 2      ; UFI_X268_Y211_N22          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Setup slack is 2.105 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                     ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                           ;
; Data Arrival Time               ; 5.186                                                                                                                                                                              ;
; Data Required Time              ; 7.291                                                                                                                                                                              ;
; Slack                           ; 2.105                                                                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.399 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.562       ; 40         ; 0.000  ; 0.562  ;
;    uTco                ;       ; 1     ; 0.837       ; 60         ; 0.837  ; 0.837  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.186   ; 1.399    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.624 ;   0.837  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[95]                                                            ;
;   5.186 ;   0.562  ; RR ; CELL ; 1      ; UFI_X268_Y211_N50          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                            ;
;   5.186 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N50          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                    ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                         ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                     ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                               ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                       ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                       ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                           ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                           ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                              ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                          ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]  ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk  ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                 ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                              ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                   ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]        ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                              ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                               ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                     ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                           ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                           ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                   ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N50          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N50          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                            ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                             ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                  ;
; 7.291   ; -0.073   ;    ; uTsu ; 2      ; UFI_X268_Y211_N50          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Setup slack is 2.110 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                         ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                     ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                           ;
; Data Arrival Time               ; 5.198                                                                                                                                                                              ;
; Data Required Time              ; 7.308                                                                                                                                                                              ;
; Slack                           ; 2.110                                                                                                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.411 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.559       ; 40         ; 0.000  ; 0.559  ;
;    uTco                ;       ; 1     ; 0.852       ; 60         ; 0.852  ; 0.852  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.198   ; 1.411    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.639 ;   0.852  ; FF ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[90]                                                            ;
;   5.198 ;   0.559  ; FF ; CELL ; 1      ; UFI_X268_Y211_N40          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                            ;
;   5.198 ;   0.000  ; FF ; CELL ; 2      ; UFI_X268_Y211_N40          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                    ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                         ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                     ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                               ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                       ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                       ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                           ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                           ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                              ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                          ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]  ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk  ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                 ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                              ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                   ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]        ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                              ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                               ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                     ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                           ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                           ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                   ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N40          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N40          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                            ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                             ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                  ;
; 7.308   ; -0.056   ;    ; uTsu ; 2      ; UFI_X268_Y211_N40          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Setup slack is 2.110 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                        ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                             ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                    ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                          ;
; Data Arrival Time               ; 5.173                                                                                                                                                                             ;
; Data Required Time              ; 7.283                                                                                                                                                                             ;
; Slack                           ; 2.110                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                              ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------+
; Statistics                                                                          ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+-------+-------+-------------+------------+--------+--------+
; Setup Relationship     ; 3.333 ;       ;             ;            ;        ;        ;
; Clock Skew             ; 0.274 ;       ;             ;            ;        ;        ;
; Data Delay             ; 1.386 ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;       ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;       ;       ;             ;            ;        ;        ;
;  Arrival Path          ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.910       ; 85         ; 0.000  ; 1.131  ;
;    PLL Compensation    ;       ; 1     ; -0.803      ; 0          ; -0.803 ; -0.803 ;
;    uTco                ;       ; 1     ; 0.680       ; 15         ; 0.680  ; 0.680  ;
;   Data                 ;       ;       ;             ;            ;        ;        ;
;    Cell                ;       ; 2     ; 0.528       ; 38         ; 0.000  ; 0.528  ;
;    uTco                ;       ; 1     ; 0.858       ; 62         ; 0.858  ; 0.858  ;
;  Required Path         ;       ;       ;             ;            ;        ;        ;
;   Clock                ;       ;       ;             ;            ;        ;        ;
;    IC                  ;       ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;       ; 19    ; 3.760       ; 86         ; 0.000  ; 0.961  ;
;    PLL Compensation    ;       ; 1     ; -0.915      ; 0          ; -0.915 ; -0.915 ;
;    uTco                ;       ; 1     ; 0.595       ; 14         ; 0.595  ; 0.595  ;
+------------------------+-------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                                                  ;
; 3.787   ; 3.787    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                                                      ;
;   1.304 ;   1.131  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                                                          ;
;   1.495 ;   0.191  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                                                          ;
;   2.056 ;   0.561  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                                                             ;
;   2.056 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                                                         ;
;   2.277 ;   0.221  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0]                                 ;
;   2.473 ;   0.196  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk                                 ;
;   2.653 ;   0.180  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                                                ;
;   2.802 ;   0.149  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                                                             ;
;   2.814 ;   0.012  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                                                  ;
;   2.011 ;   -0.803 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                                                               ;
;   2.011 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                                                               ;
;   2.034 ;   0.023  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]                                       ;
;   2.034 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                                                             ;
;   2.714 ;   0.680  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                                                              ;
;   2.714 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                                                    ;
;   2.878 ;   0.164  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                                                          ;
;   2.934 ;   0.056  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                                                          ;
;   3.787 ;   0.853  ; RR ; CELL ; 4      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_out_0[0]                                                                               ;
;   3.787 ;   0.000  ; RR ; CELL ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_top/x2/u1_0/x0/phy_clk_dqs[0] ;
;   3.787 ;   0.000  ; RR ; CELL ; 64     ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~phy_reg0                                                                    ;
; 5.173   ; 1.386    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                                                         ;
;   4.645 ;   0.858  ; RR ; uTco ; 1      ; IO12LANE_X226_Y211_N187    ; I/O lane circuitry       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst|data_to_core[86]                                                            ;
;   5.173 ;   0.528  ; RR ; CELL ; 1      ; UFI_X268_Y211_N30          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|d                                             ;
;   5.173 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N30          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg                                 ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.333   ; 3.333    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 7.394   ; 4.061    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   3.333 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   3.333 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   3.333 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   3.506 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   4.467 ;   0.961  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   4.628 ;   0.161  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   5.124 ;   0.496  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   5.124 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   5.317 ;   0.193  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   5.489 ;   0.172  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   5.647 ;   0.158  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   5.777 ;   0.130  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   5.785 ;   0.008  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   4.870 ;   -0.915 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   4.870 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   4.888 ;   0.018  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   4.888 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   5.483 ;   0.595  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   5.483 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   5.623 ;   0.140  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   5.673 ;   0.050  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   6.228 ;   0.555  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   6.773 ;   0.545  ; RR ; CELL ; 1      ; UFI_X268_Y211_N30          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst|srcclk        ;
;   6.773 ;   0.000  ; RR ; CELL ; 2      ; UFI_X268_Y211_N30          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
;   7.367 ;   0.594  ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   7.394 ;   0.027  ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 7.364   ; -0.030   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 7.283   ; -0.081   ;    ; uTsu ; 2      ; UFI_X268_Y211_N30          ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|hps_p2c_ufi.preserved_ufi_inst~ufi_write_reg ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 5.358 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||MAIN_CLOCK} -to_clock [get_clocks {MAIN_CLOCK}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {MAIN_CLOCK}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {MAIN_CLOCK} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                           ;
+-------+------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node              ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 5.358 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]  ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.359 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.359 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.359 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.359 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.360 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.360 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.360 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.360 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
; 5.360 ; fpga_reset_n_debounced ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23] ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.101     ; 4.482      ; Slow vid2b 100C Model           ;
+-------+------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 5.358 
===============================================================================
+----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                       ;
+---------------------------------+------------------------------------------------------------------+
; Property                        ; Value                                                            ;
+---------------------------------+------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                           ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3] ;
; Launch Clock                    ; MAIN_CLOCK                                                       ;
; Latch Clock                     ; MAIN_CLOCK                                                       ;
; SDC Exception                   ; No SDC Exception on Path                                         ;
; Data Arrival Time               ; 7.628                                                            ;
; Data Required Time              ; 12.986                                                           ;
; Slack                           ; 5.358                                                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                            ;
+---------------------------------+------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N55      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]|ena                 ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N55      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]                     ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N55     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]|clk       ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N55     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]           ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.986   ; -0.029  ;    ; uTsu ; 1      ; FF_X250_Y205_N55     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[3]           ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #2: Setup slack is 5.359 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.987                                                            ;
; Slack                           ; 5.359                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N37      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N37      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N37     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N37     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.987   ; -0.028  ;    ; uTsu ; 1      ; FF_X250_Y205_N37     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[31]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #3: Setup slack is 5.359 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.987                                                            ;
; Slack                           ; 5.359                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N46      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N46      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N46     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N46     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.987   ; -0.028  ;    ; uTsu ; 1      ; FF_X250_Y205_N46     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[30]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #4: Setup slack is 5.359 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.987                                                            ;
; Slack                           ; 5.359                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N43      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N43      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N43     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N43     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.987   ; -0.028  ;    ; uTsu ; 1      ; FF_X250_Y205_N43     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[28]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #5: Setup slack is 5.359 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.987                                                            ;
; Slack                           ; 5.359                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N40      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N40      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N40     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N40     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.987   ; -0.028  ;    ; uTsu ; 1      ; FF_X250_Y205_N40     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[26]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #6: Setup slack is 5.360 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.988                                                            ;
; Slack                           ; 5.360                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N13      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N13      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N13     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N13     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.988   ; -0.027  ;    ; uTsu ; 1      ; FF_X250_Y205_N13     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[29]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #7: Setup slack is 5.360 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.988                                                            ;
; Slack                           ; 5.360                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N28      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N28      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N28     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N28     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.988   ; -0.027  ;    ; uTsu ; 1      ; FF_X250_Y205_N28     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[27]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #8: Setup slack is 5.360 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.988                                                            ;
; Slack                           ; 5.360                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N4       ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N4       ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N4      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N4      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.988   ; -0.027  ;    ; uTsu ; 1      ; FF_X250_Y205_N4      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[25]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #9: Setup slack is 5.360 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.988                                                            ;
; Slack                           ; 5.360                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N34      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N34      ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N34     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N34     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.988   ; -0.027  ;    ; uTsu ; 1      ; FF_X250_Y205_N34     ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[24]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #10: Setup slack is 5.360 
===============================================================================
+-----------------------------------------------------------------------------------------------------+
; Path Summary                                                                                        ;
+---------------------------------+-------------------------------------------------------------------+
; Property                        ; Value                                                             ;
+---------------------------------+-------------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                            ;
; To Node                         ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23] ;
; Launch Clock                    ; MAIN_CLOCK                                                        ;
; Latch Clock                     ; MAIN_CLOCK                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                          ;
; Data Arrival Time               ; 7.628                                                             ;
; Data Required Time              ; 12.988                                                            ;
; Slack                           ; 5.360                                                             ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                             ;
+---------------------------------+-------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.101 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.482  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.035       ; 90         ; 0.079 ; 2.293 ;
;    Cell                ;        ; 4     ; 0.228       ; 5          ; 0.000 ; 0.126 ;
;    uTco                ;        ; 1     ; 0.219       ; 5          ; 0.219 ; 0.219 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.062       ; 73         ; 0.000 ; 2.062 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                     ;
; 3.146   ; 3.146   ;    ;      ;        ;                       ;                    ; clock path                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52               ; I/O pad            ; fpga_clk_100[0]                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                              ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                              ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339  ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0           ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|clk                                                           ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced                                                               ;
; 7.628   ; 4.482   ;    ;      ;        ;                       ;                    ; data path                                                                            ;
;   3.365 ;   0.219 ; FF ; uTco ; 1      ; FF_X133_Y187_N49      ; ALM Register       ; fpga_reset_n_debounced|q                                                             ;
;   5.658 ;   2.293 ; FF ; IC   ; 1      ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|datae                                                               ;
;   5.710 ;   0.052 ; FF ; CELL ; 57     ; LABCELL_X261_Y199_N3  ; Combinational cell ; system_reset_n~1|combout                                                             ;
;   6.496 ;   0.786 ; FF ; IC   ; 1      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|datae   ;
;   6.546 ;   0.050 ; FR ; CELL ; 3      ; LABCELL_X292_Y204_N21 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|dispatcher_internal|the_descriptor_buffers|i117~0|combout ;
;   6.625 ;   0.079 ; RR ; IC   ; 1      ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|datac                           ;
;   6.751 ;   0.126 ; RR ; CELL ; 30     ; LABCELL_X292_Y204_N57 ; Combinational cell ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|i169~1|combout                         ;
;   7.628 ;   0.877 ; RR ; IC   ; 1      ; FF_X250_Y205_N7       ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23]|ena                ;
;   7.628 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N7       ; ALM Register       ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23]                    ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.045   ; 3.045   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.840 ;   2.062 ; RR ; IC   ; 1      ; FF_X250_Y205_N7      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23]|clk      ;
;   12.840 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y205_N7      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23]          ;
;   13.041 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.045 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.015   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 12.988   ; -0.027  ;    ; uTsu ; 1      ; FF_X250_Y205_N7      ; ALM Register     ; soc_inst|msgdma_0|msgdma_0|read_mstr_internal|address_counter[23]          ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 13.556 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; 13.556 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                        ; altera_reserved_tdo                                                                        ; altera_reserved_tck (INVERTED) ; altera_reserved_tck (INVERTED) ; 62.500       ; 0.000      ; 4.226      ; Slow vid2 100C Model            ;
; 20.284 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][6]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.313     ; 5.570      ; Slow vid2 100C Model            ;
; 20.310 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.313     ; 5.544      ; Slow vid2 100C Model            ;
; 20.369 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.313     ; 5.485      ; Slow vid2 100C Model            ;
; 20.386 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.310     ; 5.471      ; Slow vid2 100C Model            ;
; 20.472 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.324     ; 5.371      ; Slow vid2 100C Model            ;
; 20.524 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_shift_reg         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.310     ; 5.333      ; Slow vid2 100C Model            ;
; 20.526 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|bypass_reg_out          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.310     ; 5.331      ; Slow vid2 100C Model            ;
; 20.601 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[0]   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.320     ; 5.246      ; Slow vid2 100C Model            ;
; 20.602 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 31.250       ; -5.324     ; 5.241      ; Slow vid2 100C Model            ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 13.556 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                 ;
+---------------------------------+--------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                      ;
+---------------------------------+--------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; To Node                         ; altera_reserved_tdo                                                                        ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                             ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                   ;
; Data Arrival Time               ; 35.476                                                                                     ;
; Data Required Time              ; 49.032                                                                                     ;
; Slack                           ; 13.556                                                                                     ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                       ;
+---------------------------------+--------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000  ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.226  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                   ;        ; 1     ; 4.226       ; 100        ; 4.226 ; 4.226 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; launch edge time                                                                           ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 35.476   ; 4.226   ;    ;      ;        ;                      ;                    ; data path                                                                                  ;
;   35.476 ;   4.226 ; RR ; uTco ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo                         ;
;   35.476 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input                  ;
;   35.476 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo                        ;
;   35.476 ;   0.000 ; RR ; IC   ; 1      ; IOOBUF_X15_Y0_N71    ; I/O output buffer  ; altera_reserved_tdo~output|i                                                               ;
;   35.476 ;   0.000 ; RR ; CELL ; 1      ; IOOBUF_X15_Y0_N71    ; I/O output buffer  ; altera_reserved_tdo~output|o                                                               ;
;   35.476 ;   0.000 ; RR ; CELL ; 0      ; PIN_CR62             ; I/O pad            ; altera_reserved_tdo                                                                        ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Data Required Path                                                                      ;
+----------+---------+----+------+--------+----------+--------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element Type ; Element             ;
+----------+---------+----+------+--------+----------+--------------+---------------------+
; 93.750   ; 93.750  ;    ;      ;        ;          ;              ; latch edge time     ;
; 93.750   ; 0.000   ;    ;      ;        ;          ;              ; clock path          ;
;   93.750 ;   0.000 ; F  ;      ;        ;          ;              ; clock network delay ;
; 93.720   ; -0.030  ;    ;      ;        ;          ;              ; clock uncertainty   ;
; 49.032   ; -44.688 ; R  ; oExt ; 0      ; PIN_CR62 ; I/O pad      ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+--------------+---------------------+



Path #2: Setup slack is 20.284 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][6] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 10.883                                                                                        ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 20.284                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.313 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.570  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.150       ; 59         ; 0.000 ; 3.150 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.791       ; 86         ; 0.167 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.548       ; 10         ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.231       ; 4          ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                              ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                     ;
; 5.313    ; 5.313   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                           ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                       ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                            ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                   ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                               ;
;   5.313  ;   3.150 ; RR ; IC   ; 1      ; FF_X226_Y175_N31       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][6]|clk                                                                    ;
;   5.313  ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y175_N31       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][6]                                                                        ;
; 10.883   ; 5.570   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                            ;
;   5.544  ;   0.231 ; RR ; uTco ; 5      ; FF_X226_Y175_N31       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][6]|q                                                                      ;
;   5.770  ;   0.226 ; RR ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|datac   ;
;   5.888  ;   0.118 ; RR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout ;
;   6.084  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab       ;
;   6.243  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout     ;
;   6.410  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                  ;
;   6.530  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                ;
;   6.857  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                              ;
;   7.008  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                            ;
;   10.883 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                               ;
;   10.883 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #3: Setup slack is 20.310 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 10.857                                                                                        ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 20.310                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.313 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.544  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.150       ; 59         ; 0.000 ; 3.150 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.761       ; 86         ; 0.167 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.548       ; 10         ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.235       ; 4          ; 0.235 ; 0.235 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                              ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                     ;
; 5.313    ; 5.313   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                           ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                       ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                            ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                   ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                               ;
;   5.313  ;   3.150 ; RR ; IC   ; 1      ; FF_X226_Y175_N22       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk                                                                    ;
;   5.313  ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y175_N22       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                                                                        ;
; 10.857   ; 5.544   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                            ;
;   5.548  ;   0.235 ; RR ; uTco ; 9      ; FF_X226_Y175_N22       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|q                                                                      ;
;   5.744  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|datab   ;
;   5.862  ;   0.118 ; RR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout ;
;   6.058  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab       ;
;   6.217  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout     ;
;   6.384  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                  ;
;   6.504  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                ;
;   6.831  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                              ;
;   6.982  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                            ;
;   10.857 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                               ;
;   10.857 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #4: Setup slack is 20.369 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff    ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 10.798                                                                                        ;
; Data Required Time              ; 31.167                                                                                        ;
; Slack                           ; 20.369                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.313 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.485  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.150       ; 59         ; 0.000 ; 3.150 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.738       ; 86         ; 0.167 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.515       ; 9          ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.232       ; 4          ; 0.232 ; 0.232 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                              ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                     ;
; 5.313    ; 5.313   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                           ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                       ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                            ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                   ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                               ;
;   5.313  ;   3.150 ; RR ; IC   ; 1      ; FF_X226_Y175_N13       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clk                                                                    ;
;   5.313  ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y175_N13       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]                                                                        ;
; 10.798   ; 5.485   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                            ;
;   5.545  ;   0.232 ; RR ; uTco ; 5      ; FF_X226_Y175_N13       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|q                                                                      ;
;   5.718  ;   0.173 ; RR ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|datad   ;
;   5.803  ;   0.085 ; RR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout ;
;   5.999  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab       ;
;   6.158  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout     ;
;   6.325  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                  ;
;   6.445  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                ;
;   6.772  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                              ;
;   6.923  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                            ;
;   10.798 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                               ;
;   10.798 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #5: Setup slack is 20.386 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                        ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                               ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                          ;
; Data Arrival Time               ; 10.781                                                                                                                                                            ;
; Data Required Time              ; 31.167                                                                                                                                                            ;
; Slack                           ; 20.386                                                                                                                                                            ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.310 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.471  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.147       ; 59         ; 0.000 ; 3.147 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.680       ; 86         ; 0.115 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.571       ; 10         ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.220       ; 4          ; 0.220 ; 0.220 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                             ;
+----------+---------+----+------+--------+------------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                               ;
+----------+---------+----+------+--------+------------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                      ;
; 5.310    ; 5.310   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                            ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                        ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                   ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                           ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                           ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                             ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                   ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                    ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                ;
;   5.310  ;   3.147 ; RR ; IC   ; 1      ; FF_X227_Y176_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0]|clk ;
;   5.310  ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y176_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0]     ;
; 10.781   ; 5.471   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                             ;
;   5.530  ;   0.220 ; FF ; uTco ; 1      ; FF_X227_Y176_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0]|q   ;
;   5.645  ;   0.115 ; FF ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|dataa    ;
;   5.786  ;   0.141 ; FR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout  ;
;   5.982  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab        ;
;   6.141  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout      ;
;   6.308  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                   ;
;   6.428  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                 ;
;   6.755  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                               ;
;   6.906  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                             ;
;   10.781 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                                ;
;   10.781 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #6: Setup slack is 20.472 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff          ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 10.695                                                                                              ;
; Data Required Time              ; 31.167                                                                                              ;
; Slack                           ; 20.472                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.324 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.371  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.161       ; 59         ; 0.000 ; 3.161 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.838       ; 90         ; 0.070 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.306       ; 6          ; 0.000 ; 0.117 ;
;    uTco                ;        ; 1     ; 0.227       ; 4          ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                       ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                              ;
; 5.324    ; 5.324   ;    ;      ;        ;                        ;                    ; clock path                                                                                                    ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   5.324  ;   3.161 ; RR ; IC   ; 1      ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|clk       ;
;   5.324  ;   0.000 ; RR ; CELL ; 1      ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]           ;
; 10.695   ; 5.371   ;    ;      ;        ;                        ;                    ; data path                                                                                                     ;
;   5.551  ;   0.227 ; FF ; uTco ; 46     ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|q         ;
;   6.152  ;   0.601 ; FF ; IC   ; 1      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0|datae                  ;
;   6.182  ;   0.030 ; FR ; CELL ; 2      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0|combout                ;
;   6.251  ;   0.069 ; RF ; CELL ; 4      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0~cw_ml_mlab/laboutt[12] ;
;   6.543  ;   0.292 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~4xsyn|datae       ;
;   6.633  ;   0.090 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~4xsyn|combout     ;
;   6.703  ;   0.070 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datag       ;
;   6.820  ;   0.117 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout     ;
;   10.695 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                        ;
;   10.695 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                    ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #7: Setup slack is 20.524 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                     ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_shift_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                       ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                  ;
; Data Arrival Time               ; 10.643                                                                                                                                                    ;
; Data Required Time              ; 31.167                                                                                                                                                    ;
; Slack                           ; 20.524                                                                                                                                                    ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                      ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.310 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.333  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.147       ; 59         ; 0.000 ; 3.147 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.638       ; 87         ; 0.073 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.472       ; 9          ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.223       ; 4          ; 0.223 ; 0.223 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                              ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                     ;
; 5.310    ; 5.310   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                           ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                       ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                            ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                   ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                               ;
;   5.310  ;   3.147 ; RR ; IC   ; 1      ; FF_X226_Y176_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_shift_reg|clk        ;
;   5.310  ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y176_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_shift_reg            ;
; 10.643   ; 5.333   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                            ;
;   5.533  ;   0.223 ; FF ; uTco ; 1      ; FF_X226_Y176_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_shift_reg|q          ;
;   5.606  ;   0.073 ; FF ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|dataf   ;
;   5.648  ;   0.042 ; FR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout ;
;   5.844  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab       ;
;   6.003  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout     ;
;   6.170  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                  ;
;   6.290  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                ;
;   6.617  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                              ;
;   6.768  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                            ;
;   10.643 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                               ;
;   10.643 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #8: Setup slack is 20.526 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|bypass_reg_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                               ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                      ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                 ;
; Data Arrival Time               ; 10.641                                                                                                                                                   ;
; Data Required Time              ; 31.167                                                                                                                                                   ;
; Slack                           ; 20.526                                                                                                                                                   ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.310 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.331  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.147       ; 59         ; 0.000 ; 3.147 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 4.625       ; 87         ; 0.060 ; 3.875 ;
;    Cell                ;        ; 5     ; 0.484       ; 9          ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.222       ; 4          ; 0.222 ; 0.222 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                            ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                              ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                     ;
; 5.310    ; 5.310   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                           ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                       ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                            ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                  ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                   ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                               ;
;   5.310  ;   3.147 ; RR ; IC   ; 1      ; FF_X226_Y176_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|bypass_reg_out|clk         ;
;   5.310  ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y176_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|bypass_reg_out             ;
; 10.641   ; 5.331   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                            ;
;   5.532  ;   0.222 ; FF ; uTco ; 1      ; FF_X226_Y176_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|bypass_reg_out|q           ;
;   5.592  ;   0.060 ; FF ; IC   ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|datae   ;
;   5.646  ;   0.054 ; FR ; CELL ; 1      ; MLABCELL_X226_Y176_N39 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1xsyn|combout ;
;   5.842  ;   0.196 ; RR ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datab       ;
;   6.001  ;   0.159 ; RR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout     ;
;   6.168  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                  ;
;   6.288  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                                ;
;   6.615  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                              ;
;   6.766  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                            ;
;   10.641 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                               ;
;   10.641 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #9: Setup slack is 20.601 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                      ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                           ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                      ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                             ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                        ;
; Data Arrival Time               ; 10.566                                                                                                                                                          ;
; Data Required Time              ; 31.167                                                                                                                                                          ;
; Slack                           ; 20.601                                                                                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                            ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.320 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.246  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.157       ; 59         ; 0.000 ; 3.157 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 4.610       ; 88         ; 0.167 ; 3.875 ;
;    Cell                ;        ; 4     ; 0.398       ; 8          ; 0.000 ; 0.151 ;
;    uTco                ;        ; 1     ; 0.238       ; 5          ; 0.238 ; 0.238 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                           ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                             ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                    ;
; 5.320    ; 5.320   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                          ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                      ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                 ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                         ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                         ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                           ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                 ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                  ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                              ;
;   5.320  ;   3.157 ; RR ; IC   ; 1      ; FF_X222_Y175_N56       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[0]|clk ;
;   5.320  ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y175_N56       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[0]     ;
; 10.566   ; 5.246   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                           ;
;   5.558  ;   0.238 ; FF ; uTco ; 1      ; FF_X222_Y175_N56       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[0]|q   ;
;   5.799  ;   0.241 ; FF ; IC   ; 1      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|datad      ;
;   5.926  ;   0.127 ; FR ; CELL ; 2      ; MLABCELL_X226_Y174_N15 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_internal~1|combout    ;
;   6.093  ;   0.167 ; RR ; IC   ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|dataa                                                                 ;
;   6.213  ;   0.120 ; RF ; CELL ; 1      ; MLABCELL_X226_Y173_N27 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3|combout                                                               ;
;   6.540  ;   0.327 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datac                                                             ;
;   6.691  ;   0.151 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout                                                           ;
;   10.566 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                                              ;
;   10.566 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                                          ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



Path #10: Setup slack is 20.602 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff          ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 10.565                                                                                              ;
; Data Required Time              ; 31.167                                                                                              ;
; Slack                           ; 20.602                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 31.250 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -5.324 ;       ;             ;            ;       ;       ;
; Data Delay             ; 5.241  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.161       ; 59         ; 0.000 ; 3.161 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 4.775       ; 91         ; 0.299 ; 3.875 ;
;    Cell                ;        ; 4     ; 0.239       ; 5          ; 0.000 ; 0.139 ;
;    uTco                ;        ; 1     ; 0.227       ; 4          ; 0.227 ; 0.227 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
;    Cell                ;        ; 3     ; 0.000       ;            ; 0.000 ; 0.000 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                       ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                              ;
; 5.324    ; 5.324   ;    ;      ;        ;                        ;                    ; clock path                                                                                                    ;
;   0.000  ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000  ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000  ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   2.163  ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   5.324  ;   3.161 ; RR ; IC   ; 1      ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|clk       ;
;   5.324  ;   0.000 ; RR ; CELL ; 1      ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]           ;
; 10.565   ; 5.241   ;    ;      ;        ;                        ;                    ; data path                                                                                                     ;
;   5.551  ;   0.227 ; FF ; uTco ; 46     ; FF_X220_Y173_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]|q         ;
;   6.152  ;   0.601 ; FF ; IC   ; 1      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0|datae                  ;
;   6.182  ;   0.030 ; FR ; CELL ; 2      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0|combout                ;
;   6.252  ;   0.070 ; RF ; CELL ; 8      ; MLABCELL_X226_Y174_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0~cw_ml_mlab/laboutt[13] ;
;   6.551  ;   0.299 ; FF ; IC   ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|datad       ;
;   6.690  ;   0.139 ; FF ; CELL ; 1      ; MLABCELL_X220_Y173_N51 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3xsyn|combout     ;
;   10.565 ;   3.875 ; FF ; IC   ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                        ;
;   10.565 ;   0.000 ; FF ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                    ;
+----------+---------+----+------+--------+------------------------+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                    ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+
; 31.250   ; 31.250  ;    ;      ;        ;                      ;                    ; latch edge time                                                                            ;
; 31.250   ; 0.000   ;    ;      ;        ;                      ;                    ; clock path                                                                                 ;
;   31.250 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                             ;
;   31.250 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                ;
;   31.250 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                  ;
;   31.250 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                        ;
;   31.250 ;   0.000 ; FF ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                         ;
;   31.250 ;   0.000 ; FR ; CELL ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
; 31.220   ; -0.030  ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                          ;
; 31.167   ; -0.053  ;    ; uTsu ; 1      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ;
+----------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.000 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||MAIN_CLOCK} -to_clock [get_clocks {MAIN_CLOCK}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {MAIN_CLOCK}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {MAIN_CLOCK} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                               ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.000 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.114      ; 0.408      ; Fast vid2 100C Model            ;
; 0.000 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22] ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.113      ; 0.386      ; Fast vid2 100C Model            ;
; 0.002 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[3]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.133      ; 0.423      ; Fast vid2 100C Model            ;
; 0.003 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[22] ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.113      ; 0.404      ; Fast vid2 100C Model            ;
; 0.006 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[7]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.113      ; 0.407      ; Fast vid2 100C Model            ;
; 0.006 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[20] ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.114      ; 0.407      ; Fast vid2 100C Model            ;
; 0.006 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.133      ; 0.413      ; Fast vid2 100C Model            ;
; 0.008 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.133      ; 0.421      ; Fast vid2 100C Model            ;
; 0.009 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[8]  ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.114      ; 0.418      ; Fast vid2 100C Model            ;
; 0.013 ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[29] ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.113      ; 0.417      ; Fast vid2 100C Model            ;
+-------+-----------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.000 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.753                                                                                                                                          ;
; Data Required Time              ; 2.753                                                                                                                                          ;
; Slack                           ; 0.000                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.114 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.408 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.777       ; 76         ; 0.000 ; 1.777 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.263       ; 64         ; 0.263 ; 0.263 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.145       ; 36         ; 0.145 ; 0.145 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.345   ; 2.345   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.345 ;   1.777 ; RR ; IC   ; 1      ; FF_X242_Y206_N11     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]|clk                                                     ;
;   2.345 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y206_N11     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]                                                         ;
; 2.753   ; 0.408   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.490 ;   0.145 ; RR ; uTco ; 1      ; FF_X242_Y206_N11     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[9]|q                                                       ;
;   2.753 ;   0.263 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_araddr[9]                                                 ;
;   2.753 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.753   ; 0.294    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.000 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22]                                                        ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.732                                                                                                                                          ;
; Data Required Time              ; 2.732                                                                                                                                          ;
; Slack                           ; 0.000                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.113 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.386 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.778       ; 76         ; 0.000 ; 1.778 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.243       ; 63         ; 0.243 ; 0.243 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.143       ; 37         ; 0.143 ; 0.143 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.346   ; 2.346   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.346 ;   1.778 ; RR ; IC   ; 1      ; FF_X243_Y206_N17     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22]|clk                                                    ;
;   2.346 ;   0.000 ; RR ; CELL ; 1      ; FF_X243_Y206_N17     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22]                                                        ;
; 2.732   ; 0.386   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.489 ;   0.143 ; RR ; uTco ; 1      ; FF_X243_Y206_N17     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[22]|q                                                      ;
;   2.732 ;   0.243 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_araddr[22]                                                ;
;   2.732 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.732   ; 0.273    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.002 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[3]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.750                                                                                                                                          ;
; Data Required Time              ; 2.748                                                                                                                                          ;
; Slack                           ; 0.002                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.133 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.423 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.759       ; 76         ; 0.000 ; 1.759 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.275       ; 65         ; 0.275 ; 0.275 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.148       ; 35         ; 0.148 ; 0.148 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.327   ; 2.327   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.327 ;   1.759 ; RR ; IC   ; 1      ; FF_X248_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[3]|clk                                                     ;
;   2.327 ;   0.000 ; RR ; CELL ; 1      ; FF_X248_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[3]                                                         ;
; 2.750   ; 0.423   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.475 ;   0.148 ; RR ; uTco ; 5      ; FF_X248_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[3]|q                                                       ;
;   2.750 ;   0.275 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_awaddr[3]                                                 ;
;   2.750 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.460   ; 2.460    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.460 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.460   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.748   ; 0.288    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.003 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[22]                                                        ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.750                                                                                                                                          ;
; Data Required Time              ; 2.747                                                                                                                                          ;
; Slack                           ; 0.003                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.113 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.404 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.778       ; 76         ; 0.000 ; 1.778 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.266       ; 66         ; 0.266 ; 0.266 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.138       ; 34         ; 0.138 ; 0.138 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.346   ; 2.346   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.346 ;   1.778 ; RR ; IC   ; 1      ; FF_X243_Y206_N32     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[22]|clk                                                    ;
;   2.346 ;   0.000 ; RR ; CELL ; 1      ; FF_X243_Y206_N32     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[22]                                                        ;
; 2.750   ; 0.404   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.484 ;   0.138 ; FF ; uTco ; 1      ; FF_X243_Y206_N32     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[22]|q                                                      ;
;   2.750 ;   0.266 ; FF ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_awaddr[22]                                                ;
;   2.750 ;   0.000 ; FF ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.747   ; 0.288    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.006 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[7]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.753                                                                                                                                          ;
; Data Required Time              ; 2.747                                                                                                                                          ;
; Slack                           ; 0.006                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.113 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.407 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.778       ; 76         ; 0.000 ; 1.778 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.264       ; 65         ; 0.264 ; 0.264 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.143       ; 35         ; 0.143 ; 0.143 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.346   ; 2.346   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.346 ;   1.778 ; RR ; IC   ; 1      ; FF_X243_Y206_N26     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[7]|clk                                                     ;
;   2.346 ;   0.000 ; RR ; CELL ; 1      ; FF_X243_Y206_N26     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[7]                                                         ;
; 2.753   ; 0.407   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.489 ;   0.143 ; RR ; uTco ; 1      ; FF_X243_Y206_N26     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[7]|q                                                       ;
;   2.753 ;   0.264 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_awaddr[7]                                                 ;
;   2.753 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.747   ; 0.288    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.006 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[20]                                                        ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.752                                                                                                                                          ;
; Data Required Time              ; 2.746                                                                                                                                          ;
; Slack                           ; 0.006                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.114 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.407 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.777       ; 76         ; 0.000 ; 1.777 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.262       ; 64         ; 0.262 ; 0.262 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.145       ; 36         ; 0.145 ; 0.145 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.345   ; 2.345   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.345 ;   1.777 ; RR ; IC   ; 1      ; FF_X242_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[20]|clk                                                    ;
;   2.345 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[20]                                                        ;
; 2.752   ; 0.407   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.490 ;   0.145 ; RR ; uTco ; 1      ; FF_X242_Y206_N14     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[20]|q                                                      ;
;   2.752 ;   0.262 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_araddr[20]                                                ;
;   2.752 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.746   ; 0.287    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.006 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.740                                                                                                                                          ;
; Data Required Time              ; 2.734                                                                                                                                          ;
; Slack                           ; 0.006                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.133 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.413 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.759       ; 76         ; 0.000 ; 1.759 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 0.226       ; 55         ; 0.056 ; 0.170 ;
;    Cell                ;       ; 2     ; 0.051       ; 12         ; 0.000 ; 0.051 ;
;    uTco                ;       ; 1     ; 0.136       ; 33         ; 0.136 ; 0.136 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                               ;
; 2.327   ; 2.327   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52                ; I/O pad            ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.327 ;   1.759 ; RR ; IC   ; 1      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]|clk                                                     ;
;   2.327 ;   0.000 ; RR ; CELL ; 1      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]                                                         ;
; 2.740   ; 0.413   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                      ;
;   2.463 ;   0.136 ; FF ; uTco ; 5      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]|q                                                       ;
;   2.519 ;   0.056 ; FF ; IC   ; 1      ; MLABCELL_X248_Y206_N27 ; Combinational cell ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_0~3|datae                                                  ;
;   2.570 ;   0.051 ; FF ; CELL ; 4      ; MLABCELL_X248_Y206_N27 ; Combinational cell ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_0~3|combout                                                ;
;   2.740 ;   0.170 ; FF ; IC   ; 1      ; HPSMPFE_X172_Y209_N0   ; HPS MPFE           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_wstrb[13]                                                 ;
;   2.740 ;   0.000 ; FF ; CELL ; 130    ; HPSMPFE_X172_Y209_N0   ; HPS MPFE           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.460   ; 2.460    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.460 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.460   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.734   ; 0.274    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.008 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.748                                                                                                                                          ;
; Data Required Time              ; 2.740                                                                                                                                          ;
; Slack                           ; 0.008                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.133 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.421 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.759       ; 76         ; 0.000 ; 1.759 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 0.227       ; 54         ; 0.058 ; 0.169 ;
;    Cell                ;       ; 2     ; 0.054       ; 13         ; 0.000 ; 0.054 ;
;    uTco                ;       ; 1     ; 0.140       ; 33         ; 0.140 ; 0.140 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                     ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                               ;
; 2.327   ; 2.327   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52                ; I/O pad            ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339   ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.327 ;   1.759 ; RR ; IC   ; 1      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]|clk                                                     ;
;   2.327 ;   0.000 ; RR ; CELL ; 1      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]                                                         ;
; 2.748   ; 0.421   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                      ;
;   2.467 ;   0.140 ; RR ; uTco ; 5      ; FF_X248_Y206_N10       ; ALM Register       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[2]|q                                                       ;
;   2.525 ;   0.058 ; RR ; IC   ; 1      ; MLABCELL_X248_Y206_N27 ; Combinational cell ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_0~3|datae                                                  ;
;   2.579 ;   0.054 ; RR ; CELL ; 4      ; MLABCELL_X248_Y206_N27 ; Combinational cell ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_0~3|combout                                                ;
;   2.748 ;   0.169 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0   ; HPS MPFE           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_wstrb[14]                                                 ;
;   2.748 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0   ; HPS MPFE           ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.460   ; 2.460    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.460 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.460   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.740   ; 0.280    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.009 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[8]                                                         ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.763                                                                                                                                          ;
; Data Required Time              ; 2.754                                                                                                                                          ;
; Slack                           ; 0.009                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.114 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.418 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.777       ; 76         ; 0.000 ; 1.777 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.273       ; 65         ; 0.273 ; 0.273 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.145       ; 35         ; 0.145 ; 0.145 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.345   ; 2.345   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.345 ;   1.777 ; RR ; IC   ; 1      ; FF_X242_Y206_N5      ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[8]|clk                                                     ;
;   2.345 ;   0.000 ; RR ; CELL ; 1      ; FF_X242_Y206_N5      ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[8]                                                         ;
; 2.763   ; 0.418   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.490 ;   0.145 ; RR ; uTco ; 1      ; FF_X242_Y206_N5      ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|araddr_q0[8]|q                                                       ;
;   2.763 ;   0.273 ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_araddr[8]                                                 ;
;   2.763 ;   0.000 ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.754   ; 0.295    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.013 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                     ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                          ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[29]                                                        ;
; To Node                         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                       ;
; Data Arrival Time               ; 2.763                                                                                                                                          ;
; Data Required Time              ; 2.750                                                                                                                                          ;
; Slack                           ; 0.013                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2 100C Model                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.113 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.417 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 1.778       ; 76         ; 0.000 ; 1.778 ;
;    Cell                ;       ; 3     ; 0.568       ; 24         ; 0.000 ; 0.403 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.285       ; 68         ; 0.285 ; 0.285 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.132       ; 32         ; 0.132 ; 0.132 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 2.036       ; 77         ; 0.000 ; 2.036 ;
;    Cell                ;       ; 3     ; 0.622       ; 23         ; 0.000 ; 0.457 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                               ;
; 2.346   ; 2.346   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.568 ;   0.403 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.346 ;   1.778 ; RR ; IC   ; 1      ; FF_X243_Y206_N37     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[29]|clk                                                    ;
;   2.346 ;   0.000 ; RR ; CELL ; 1      ; FF_X243_Y206_N37     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[29]                                                        ;
; 2.763   ; 0.417   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                      ;
;   2.478 ;   0.132 ; FF ; uTco ; 1      ; FF_X243_Y206_N37     ; ALM Register     ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|awaddr_q0[29]|q                                                      ;
;   2.763 ;   0.285 ; FF ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_awaddr[29]                                                ;
;   2.763 ;   0.000 ; FF ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                ;
; 2.459   ; 2.459    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                        ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                        ;
;   0.622 ;   0.457  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                     ;
;   2.658 ;   2.036  ; RR ; IC   ; 1      ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module|f2s_0_clk                                                       ;
;   2.658 ;   0.000  ; RR ; CELL ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
;   2.467 ;   -0.191 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                        ;
;   2.459 ;   -0.008 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                         ;
; 2.459   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                              ;
; 2.750   ; 0.291    ;    ; uTh  ; 130    ; HPSMPFE_X172_Y209_N0 ; HPS MPFE         ; soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces|mpfe_inst|f2s_module~soc_mpfe_wrapper/s1235_0_24__vio_lab_core_periphery__clk[0].reg ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.089 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                                                                       ; To Node                                                                                                                                                                                                                                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.089 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[8]                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.001     ; 0.182      ; Fast vid2a 0C Model             ;
; 0.090 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[14]                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.001     ; 0.183      ; Fast vid2a 0C Model             ;
; 0.092 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.186      ; Fast vid2a 0C Model             ;
; 0.092 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[3]                                                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]                                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.001      ; 0.188      ; Fast vid2a 0C Model             ;
; 0.092 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11]                                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]                                                                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.186      ; Fast vid2a 0C Model             ;
; 0.092 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[4]                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.188      ; Fast vid2a 0C Model             ;
; 0.092 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16]                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.001     ; 0.185      ; Fast vid2a 0C Model             ;
; 0.093 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[32] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.001      ; 0.173      ; Fast vid2a 0C Model             ;
; 0.094 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28]                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.187      ; Fast vid2a 0C Model             ;
; 0.094 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[5]                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.000      ; 0.166      ; Fast vid2a 0C Model             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.089 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                       ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                            ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[8] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                              ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                         ;
; Data Arrival Time               ; 3.001                                                                                                                                                                                                                            ;
; Data Required Time              ; 2.912                                                                                                                                                                                                                            ;
; Slack                           ; 0.089                                                                                                                                                                                                                            ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                              ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.182  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.753       ; 62         ; 0.000 ; 1.753 ;
;    Cell                ;        ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.037       ; 20         ; 0.037 ; 0.037 ;
;    Cell                ;        ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;        ; 1     ; 0.128       ; 70         ; 0.128 ; 0.128 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.947       ; 61         ; 0.000 ; 1.947 ;
;    Cell                ;        ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                                                                                                                       ;
; 2.819   ; 2.819   ;    ;      ;        ;                       ;                    ; clock path                                                                                                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                     ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                                 ;
;   2.819 ;   1.753 ; RR ; IC   ; 1      ; FF_X227_Y178_N40      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[8]|clk   ;
;   2.819 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y178_N40      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[8]       ;
; 3.001   ; 0.182   ;    ;      ;        ;                       ;                    ; data path                                                                                                                                                                                                                              ;
;   2.947 ;   0.128 ; RR ; uTco ; 1      ; FF_X227_Y178_N40      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[8]|q     ;
;   2.984 ;   0.037 ; RR ; IC   ; 1      ; LABCELL_X227_Y178_N36 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|rtl~7|datae   ;
;   3.001 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X227_Y178_N36 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|rtl~7|combout ;
;   3.001 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y178_N38      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]|d     ;
;   3.001 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y178_N38      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]       ;
+---------+---------+----+------+--------+-----------------------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                              ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                      ;
; 2.818   ; 2.818    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                           ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                       ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                            ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                   ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                               ;
;   3.168 ;   1.947  ; RR ; IC   ; 1      ; FF_X227_Y178_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]|clk ;
;   3.168 ;   0.000  ; RR ; CELL ; 1      ; FF_X227_Y178_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]     ;
;   2.818 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                              ;
; 2.818   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                    ;
; 2.912   ; 0.094    ;    ; uTh  ; 1      ; FF_X227_Y178_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out|dffs[7]     ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.090 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[14] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                        ;
; Data Arrival Time               ; 2.998                                                                                                                                                                                                                           ;
; Data Required Time              ; 2.908                                                                                                                                                                                                                           ;
; Slack                           ; 0.090                                                                                                                                                                                                                           ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                             ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.183  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.749       ; 62         ; 0.000 ; 1.749 ;
;    Cell                ;        ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.038       ; 21         ; 0.038 ; 0.038 ;
;    Cell                ;        ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;        ; 1     ; 0.128       ; 70         ; 0.128 ; 0.128 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.943       ; 61         ; 0.000 ; 1.943 ;
;    Cell                ;        ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                           ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                                                                                                                      ;
; 2.815   ; 2.815   ;    ;      ;        ;                       ;                    ; clock path                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                    ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                                ;
;   2.815 ;   1.749 ; RR ; IC   ; 1      ; FF_X227_Y180_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[14]|clk   ;
;   2.815 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[14]       ;
; 2.998   ; 0.183   ;    ;      ;        ;                       ;                    ; data path                                                                                                                                                                                                                             ;
;   2.943 ;   0.128 ; RR ; uTco ; 1      ; FF_X227_Y180_N25      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[14]|q     ;
;   2.981 ;   0.038 ; RR ; IC   ; 1      ; LABCELL_X227_Y180_N18 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~13|datae   ;
;   2.998 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X227_Y180_N18 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~13|combout ;
;   2.998 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N19      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]|d     ;
;   2.998 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N19      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                     ;
; 2.814   ; 2.814    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                           ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                  ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                              ;
;   3.164 ;   1.943  ; RR ; IC   ; 1      ; FF_X227_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]|clk ;
;   3.164 ;   0.000  ; RR ; CELL ; 1      ; FF_X227_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]     ;
;   2.814 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                             ;
; 2.814   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                   ;
; 2.908   ; 0.094    ;    ; uTh  ; 1      ; FF_X227_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[13]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.092 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 3.017                                                                                           ;
; Data Required Time              ; 2.925                                                                                           ;
; Slack                           ; 0.092                                                                                           ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.186 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.765       ; 62         ; 0.000 ; 1.765 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.039       ; 21         ; 0.039 ; 0.039 ;
;    Cell                ;       ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;       ; 1     ; 0.130       ; 70         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.960       ; 62         ; 0.000 ; 1.960 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                    ;
; 2.831   ; 2.831   ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   2.831 ;   1.765 ; RR ; IC   ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clk ;
;   2.831 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
; 3.017   ; 0.186   ;    ;      ;        ;                      ;                    ; data path                                                                                           ;
;   2.961 ;   0.130 ; RR ; uTco ; 3      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|q   ;
;   3.000 ;   0.039 ; RR ; IC   ; 1      ; LABCELL_X223_Y173_N0 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i157~0|datae        ;
;   3.017 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X223_Y173_N0 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i157~0|combout      ;
;   3.017 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|d   ;
;   3.017 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                     ;
; 2.831   ; 2.831    ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   3.181 ;   1.960  ; RR ; IC   ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]|clk ;
;   3.181 ;   0.000  ; RR ; CELL ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
;   2.831 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                             ;
; 2.831   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                   ;
; 2.925   ; 0.094    ;    ; uTh  ; 1      ; FF_X223_Y173_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[1]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.092 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                              ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                           ;
; Data Arrival Time               ; 3.017                                                                                                                                                              ;
; Data Required Time              ; 2.925                                                                                                                                                              ;
; Slack                           ; 0.092                                                                                                                                                              ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.188 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.763       ; 62         ; 0.000 ; 1.763 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 21         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 3     ; 0.018       ; 10         ; 0.000 ; 0.018 ;
;    uTco                ;       ; 1     ; 0.130       ; 69         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.959       ; 62         ; 0.000 ; 1.959 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                                ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                       ;
; 2.829   ; 2.829   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                     ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                 ;
;   2.829 ;   1.763 ; RR ; IC   ; 1      ; FF_X222_Y174_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[3]|clk ;
;   2.829 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y174_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[3]     ;
; 3.017   ; 0.188   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                              ;
;   2.959 ;   0.130 ; RR ; uTco ; 1      ; FF_X222_Y174_N43       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[3]|q   ;
;   2.999 ;   0.040 ; RR ; IC   ; 1      ; MLABCELL_X222_Y174_N36 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i365~3|datae                 ;
;   3.017 ;   0.018 ; RR ; CELL ; 1      ; MLABCELL_X222_Y174_N36 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i365~3|combout               ;
;   3.017 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y174_N38       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]|d   ;
;   3.017 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y174_N38       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]     ;
+---------+---------+----+------+--------+------------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                        ;
; 2.830   ; 2.830    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                             ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                            ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                            ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                              ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                     ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                 ;
;   3.180 ;   1.959  ; RR ; IC   ; 1      ; FF_X222_Y174_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]|clk ;
;   3.180 ;   0.000  ; RR ; CELL ; 1      ; FF_X222_Y174_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]     ;
;   2.830 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                ;
; 2.830   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                      ;
; 2.925   ; 0.095    ;    ; uTh  ; 1      ; FF_X222_Y174_N38     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[2]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.092 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                          ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                            ;
; Data Arrival Time               ; 3.016                                                                                                                                                               ;
; Data Required Time              ; 2.924                                                                                                                                                               ;
; Slack                           ; 0.092                                                                                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                 ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.186 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.764       ; 62         ; 0.000 ; 1.764 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 22         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;       ; 1     ; 0.129       ; 69         ; 0.129 ; 0.129 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.959       ; 62         ; 0.000 ; 1.959 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+-----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                                                 ;
+---------+---------+----+------+--------+-----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                                                        ;
; 2.830   ; 2.830   ;    ;      ;        ;                       ;                    ; clock path                                                                                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                  ;
;   2.830 ;   1.764 ; RR ; IC   ; 1      ; FF_X223_Y174_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11]|clk ;
;   2.830 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y174_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11]     ;
; 3.016   ; 0.186   ;    ;      ;        ;                       ;                    ; data path                                                                                                                                                               ;
;   2.959 ;   0.129 ; RR ; uTco ; 1      ; FF_X223_Y174_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11]|q   ;
;   2.999 ;   0.040 ; RR ; IC   ; 1      ; LABCELL_X223_Y174_N30 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i365~11|datae                 ;
;   3.016 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X223_Y174_N30 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i365~11|combout               ;
;   3.016 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y174_N31      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]|d   ;
;   3.016 ;   0.000 ; RR ; CELL ; 1      ; FF_X223_Y174_N31      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]     ;
+---------+---------+----+------+--------+-----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                         ;
; 2.830   ; 2.830    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                               ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                      ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                  ;
;   3.180 ;   1.959  ; RR ; IC   ; 1      ; FF_X223_Y174_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]|clk ;
;   3.180 ;   0.000  ; RR ; CELL ; 1      ; FF_X223_Y174_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]     ;
;   2.830 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                 ;
; 2.830   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                       ;
; 2.924   ; 0.094    ;    ; uTh  ; 1      ; FF_X223_Y174_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.092 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                       ;
; Data Arrival Time               ; 3.003                                                                                                                                                                                                                          ;
; Data Required Time              ; 2.911                                                                                                                                                                                                                          ;
; Slack                           ; 0.092                                                                                                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                            ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.188 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.749       ; 62         ; 0.000 ; 1.749 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 21         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 3     ; 0.018       ; 10         ; 0.000 ; 0.018 ;
;    uTco                ;       ; 1     ; 0.130       ; 69         ; 0.130 ; 0.130 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.943       ; 61         ; 0.000 ; 1.943 ;
;    Cell                ;       ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                           ;
+---------+---------+----+------+--------+------------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                                                                                                                                              ;
+---------+---------+----+------+--------+------------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                                                                                                                                                     ;
; 2.815   ; 2.815   ;    ;      ;        ;                        ;                    ; clock path                                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                   ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                               ;
;   2.815 ;   1.749 ; RR ; IC   ; 1      ; FF_X226_Y180_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[4]|clk   ;
;   2.815 ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y180_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[4]       ;
; 3.003   ; 0.188   ;    ;      ;        ;                        ;                    ; data path                                                                                                                                                                                                                            ;
;   2.945 ;   0.130 ; RR ; uTco ; 1      ; FF_X226_Y180_N25       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[4]|q     ;
;   2.985 ;   0.040 ; RR ; IC   ; 1      ; MLABCELL_X226_Y180_N18 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~3|datae   ;
;   3.003 ;   0.018 ; RR ; CELL ; 1      ; MLABCELL_X226_Y180_N18 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~3|combout ;
;   3.003 ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y180_N19       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]|d     ;
;   3.003 ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y180_N19       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]       ;
+---------+---------+----+------+--------+------------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                    ;
; 2.815   ; 2.815    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                             ;
;   3.164 ;   1.943  ; RR ; IC   ; 1      ; FF_X226_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]|clk ;
;   3.164 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]     ;
;   2.815 ;   -0.349 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                            ;
; 2.815   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                  ;
; 2.911   ; 0.096    ;    ; uTh  ; 1      ; FF_X226_Y180_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[3]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.092 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                        ;
; Data Arrival Time               ; 3.000                                                                                                                                                                                                                           ;
; Data Required Time              ; 2.908                                                                                                                                                                                                                           ;
; Slack                           ; 0.092                                                                                                                                                                                                                           ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                             ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.185  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.749       ; 62         ; 0.000 ; 1.749 ;
;    Cell                ;        ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.039       ; 21         ; 0.039 ; 0.039 ;
;    Cell                ;        ; 3     ; 0.017       ; 9          ; 0.000 ; 0.017 ;
;    uTco                ;        ; 1     ; 0.129       ; 70         ; 0.129 ; 0.129 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.943       ; 61         ; 0.000 ; 1.943 ;
;    Cell                ;        ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                           ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                                                                                                                      ;
; 2.815   ; 2.815   ;    ;      ;        ;                       ;                    ; clock path                                                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                    ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                                ;
;   2.815 ;   1.749 ; RR ; IC   ; 1      ; FF_X227_Y180_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16]|clk   ;
;   2.815 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16]       ;
; 3.000   ; 0.185   ;    ;      ;        ;                       ;                    ; data path                                                                                                                                                                                                                             ;
;   2.944 ;   0.129 ; RR ; uTco ; 1      ; FF_X227_Y180_N37      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16]|q     ;
;   2.983 ;   0.039 ; RR ; IC   ; 1      ; LABCELL_X227_Y180_N30 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~15|datae   ;
;   3.000 ;   0.017 ; RR ; CELL ; 1      ; LABCELL_X227_Y180_N30 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|rtl~15|combout ;
;   3.000 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N31      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]|d     ;
;   3.000 ;   0.000 ; RR ; CELL ; 1      ; FF_X227_Y180_N31      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]       ;
+---------+---------+----+------+--------+-----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                     ;
; 2.814   ; 2.814    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                           ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                  ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                              ;
;   3.164 ;   1.943  ; RR ; IC   ; 1      ; FF_X227_Y180_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]|clk ;
;   3.164 ;   0.000  ; RR ; CELL ; 1      ; FF_X227_Y180_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]     ;
;   2.814 ;   -0.350 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                             ;
; 2.814   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                   ;
; 2.908   ; 0.094    ;    ; uTh  ; 1      ; FF_X227_Y180_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[15]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.093 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[32] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                                        ;
; Data Arrival Time               ; 2.967                                                                                                                                                                                                                                           ;
; Data Required Time              ; 2.874                                                                                                                                                                                                                                           ;
; Slack                           ; 0.093                                                                                                                                                                                                                                           ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.173 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.728       ; 62         ; 0.000 ; 1.728 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.040       ; 23         ; 0.040 ; 0.040 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 77         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.922       ; 61         ; 0.000 ; 1.922 ;
;    Cell                ;       ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                                                                                                    ;
; 2.794   ; 2.794   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                                      ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                                  ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                                              ;
;   2.794 ;   1.728 ; RR ; IC   ; 1      ; FF_X250_Y196_N10     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[32]|clk ;
;   2.794 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y196_N10     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[32]     ;
; 2.967   ; 0.173   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                                                                                                           ;
;   2.927 ;   0.133 ; RR ; uTco ; 2      ; FF_X250_Y196_N10     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[32]|q   ;
;   2.967 ;   0.040 ; RR ; IC   ; 1      ; FF_X250_Y196_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31]|d   ;
;   2.967 ;   0.000 ; RR ; CELL ; 1      ; FF_X250_Y196_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31]     ;
+---------+---------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                                             ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                                     ;
; 2.795   ; 2.795    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                                           ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                                  ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                                              ;
;   3.143 ;   1.922  ; RR ; IC   ; 1      ; FF_X250_Y196_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31]|clk ;
;   3.143 ;   0.000  ; RR ; CELL ; 1      ; FF_X250_Y196_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31]     ;
;   2.795 ;   -0.348 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                                             ;
; 2.795   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                                   ;
; 2.874   ; 0.079    ;    ; uTh  ; 1      ; FF_X250_Y196_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[31]     ;
+---------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.094 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                       ;
; Data Arrival Time               ; 2.995                                                                                                                                                                                                                          ;
; Data Required Time              ; 2.901                                                                                                                                                                                                                          ;
; Slack                           ; 0.094                                                                                                                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                            ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.187 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.742       ; 62         ; 0.000 ; 1.742 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.038       ; 20         ; 0.038 ; 0.038 ;
;    Cell                ;       ; 3     ; 0.021       ; 11         ; 0.000 ; 0.011 ;
;    uTco                ;       ; 1     ; 0.128       ; 68         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.936       ; 61         ; 0.000 ; 1.936 ;
;    Cell                ;       ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                          ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; Element Type       ; Element                                                                                                                                                                                                                              ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;                    ; launch edge time                                                                                                                                                                                                                     ;
; 2.808   ; 2.808   ;    ;      ;        ;                       ;                    ; clock path                                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;                    ; source latency                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62              ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61     ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port         ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                   ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4  ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                               ;
;   2.808 ;   1.742 ; RR ; IC   ; 1      ; FF_X229_Y183_N43      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28]|clk   ;
;   2.808 ;   0.000 ; RR ; CELL ; 1      ; FF_X229_Y183_N43      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28]       ;
; 2.995   ; 0.187   ;    ;      ;        ;                       ;                    ; data path                                                                                                                                                                                                                            ;
;   2.936 ;   0.128 ; RR ; uTco ; 1      ; FF_X229_Y183_N43      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28]|q     ;
;   2.974 ;   0.038 ; RR ; IC   ; 1      ; LABCELL_X229_Y183_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|rtl~27|datae   ;
;   2.985 ;   0.011 ; RF ; CELL ; 1      ; LABCELL_X229_Y183_N45 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|rtl~27|combout ;
;   2.995 ;   0.010 ; FR ; CELL ; 1      ; FF_X229_Y183_N47      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]|d     ;
;   2.995 ;   0.000 ; RR ; CELL ; 1      ; FF_X229_Y183_N47      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]       ;
+---------+---------+----+------+--------+-----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                    ;
; 2.808   ; 2.808    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                             ;
;   3.157 ;   1.936  ; RR ; IC   ; 1      ; FF_X229_Y183_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]|clk ;
;   3.157 ;   0.000  ; RR ; CELL ; 1      ; FF_X229_Y183_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]     ;
;   2.808 ;   -0.349 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                            ;
; 2.808   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                  ;
; 2.901   ; 0.093    ;    ; uTh  ; 1      ; FF_X229_Y183_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]     ;
+---------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.094 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                  ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                       ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[5] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                         ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                    ;
; Data Arrival Time               ; 2.961                                                                                                                                                                                                                       ;
; Data Required Time              ; 2.867                                                                                                                                                                                                                       ;
; Slack                           ; 0.094                                                                                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.166 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.729       ; 62         ; 0.000 ; 1.729 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.038       ; 23         ; 0.038 ; 0.038 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.128       ; 77         ; 0.128 ; 0.128 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.923       ; 61         ; 0.000 ; 1.923 ;
;    Cell                ;       ; 4     ; 1.221       ; 39         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                                                                                ;
; 2.795   ; 2.795   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                      ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                              ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                          ;
;   2.795 ;   1.729 ; RR ; IC   ; 1      ; FF_X249_Y195_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[5]|clk ;
;   2.795 ;   0.000 ; RR ; CELL ; 1      ; FF_X249_Y195_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[5]     ;
; 2.961   ; 0.166   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                                                                                       ;
;   2.923 ;   0.128 ; RR ; uTco ; 1      ; FF_X249_Y195_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[5]|q   ;
;   2.961 ;   0.038 ; RR ; IC   ; 1      ; FF_X249_Y195_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]|d   ;
;   2.961 ;   0.000 ; RR ; CELL ; 1      ; FF_X249_Y195_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]     ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                    ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                 ;
; 2.795   ; 2.795    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                              ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                          ;
;   3.144 ;   1.923  ; RR ; IC   ; 1      ; FF_X249_Y195_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]|clk ;
;   3.144 ;   0.000  ; RR ; CELL ; 1      ; FF_X249_Y195_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]     ;
;   2.795 ;   -0.349 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                         ;
; 2.795   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                               ;
; 2.867   ; 0.072    ;    ; uTh  ; 1      ; FF_X249_Y195_N47     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]     ;
+---------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.119 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0} -to_clock [get_clocks {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                             ; To Node                                                                                                                       ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+
; 0.119 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.181     ; 0.145      ; Fast vid2a 0C Model             ;
; 0.119 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.178     ; 0.117      ; Fast vid2a 0C Model             ;
; 0.119 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.178     ; 0.116      ; Fast vid2a 0C Model             ;
; 0.120 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.181     ; 0.132      ; Fast vid2a 0C Model             ;
; 0.121 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.178     ; 0.141      ; Fast vid2a 0C Model             ;
; 0.121 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.179     ; 0.119      ; Fast vid2a 0C Model             ;
; 0.123 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.179     ; 0.120      ; Fast vid2a 0C Model             ;
; 0.124 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg  ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.182     ; 0.143      ; Fast vid2a 0C Model             ;
; 0.125 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg           ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.181     ; 0.138      ; Fast vid2a 0C Model             ;
; 0.128 ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000        ; -0.177     ; 0.116      ; Fast vid2a 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.119 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.395                                                                                                                                                       ;
; Data Required Time              ; 2.276                                                                                                                                                       ;
; Slack                           ; 0.119                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.181 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.145  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.461       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.071       ; 49         ; 0.000  ; 0.071  ;
;    uTco                ;        ; 1     ; 0.074       ; 51         ; 0.074  ; 0.074  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.250   ; 2.250    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.250 ;   0.334  ; RR ; CELL ; 1      ; UFI_X265_Y211_N311         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.250 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N311         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.395   ; 0.145    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.324 ;   0.074  ; RR ; uTco ; 1      ; UFI_X265_Y211_N311         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.395 ;   0.071  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[49]                                                   ;
;   2.395 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.276   ; 0.217    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.119 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.364                                                                                                                                                       ;
; Data Required Time              ; 2.245                                                                                                                                                       ;
; Slack                           ; 0.119                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.178 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.117  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.458       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.043       ; 37         ; 0.000  ; 0.043  ;
;    uTco                ;        ; 1     ; 0.074       ; 63         ; 0.074  ; 0.074  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.247   ; 2.247    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.247 ;   0.331  ; RR ; CELL ; 1      ; UFI_X265_Y211_N329         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.247 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N329         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.364   ; 0.117    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.321 ;   0.074  ; RR ; uTco ; 1      ; UFI_X265_Y211_N329         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.364 ;   0.043  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[27]                                                   ;
;   2.364 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.245   ; 0.186    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.119 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.363                                                                                                                                                       ;
; Data Required Time              ; 2.244                                                                                                                                                       ;
; Slack                           ; 0.119                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.178 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.116  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.458       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.041       ; 35         ; 0.000  ; 0.041  ;
;    uTco                ;        ; 1     ; 0.075       ; 65         ; 0.075  ; 0.075  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.247   ; 2.247    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.247 ;   0.331  ; RR ; CELL ; 1      ; UFI_X265_Y211_N331         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.247 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N331         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.363   ; 0.116    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.322 ;   0.075  ; RR ; uTco ; 1      ; UFI_X265_Y211_N331         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.363 ;   0.041  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[26]                                                   ;
;   2.363 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.244   ; 0.185    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.120 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.382                                                                                                                                                       ;
; Data Required Time              ; 2.262                                                                                                                                                       ;
; Slack                           ; 0.120                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.181 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.132  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.461       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.057       ; 43         ; 0.000  ; 0.057  ;
;    uTco                ;        ; 1     ; 0.075       ; 57         ; 0.075  ; 0.075  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.250   ; 2.250    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.250 ;   0.334  ; RR ; CELL ; 1      ; UFI_X265_Y211_N313         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.250 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N313         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.382   ; 0.132    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.325 ;   0.075  ; RR ; uTco ; 1      ; UFI_X265_Y211_N313         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.382 ;   0.057  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[48]                                                   ;
;   2.382 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.262   ; 0.203    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.121 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.388                                                                                                                                                       ;
; Data Required Time              ; 2.267                                                                                                                                                       ;
; Slack                           ; 0.121                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.178 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.141  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.458       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.066       ; 47         ; 0.000  ; 0.066  ;
;    uTco                ;        ; 1     ; 0.075       ; 53         ; 0.075  ; 0.075  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.247   ; 2.247    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.247 ;   0.331  ; RR ; CELL ; 1      ; UFI_X265_Y211_N333         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.247 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N333         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.388   ; 0.141    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.322 ;   0.075  ; RR ; uTco ; 1      ; UFI_X265_Y211_N333         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.388 ;   0.066  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[25]                                                   ;
;   2.388 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.267   ; 0.208    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.121 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.367                                                                                                                                                       ;
; Data Required Time              ; 2.246                                                                                                                                                       ;
; Slack                           ; 0.121                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.179 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.119  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.459       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.046       ; 39         ; 0.000  ; 0.046  ;
;    uTco                ;        ; 1     ; 0.073       ; 61         ; 0.073  ; 0.073  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.248   ; 2.248    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.248 ;   0.332  ; RR ; CELL ; 1      ; UFI_X265_Y211_N345         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.248 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N345         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.367   ; 0.119    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.321 ;   0.073  ; RR ; uTco ; 1      ; UFI_X265_Y211_N345         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.367 ;   0.046  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[38]                                                   ;
;   2.367 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.246   ; 0.187    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.123 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.368                                                                                                                                                       ;
; Data Required Time              ; 2.245                                                                                                                                                       ;
; Slack                           ; 0.123                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.179 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.120  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.459       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.045       ; 38         ; 0.000  ; 0.045  ;
;    uTco                ;        ; 1     ; 0.075       ; 63         ; 0.075  ; 0.075  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.248   ; 2.248    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.248 ;   0.332  ; RR ; CELL ; 1      ; UFI_X265_Y211_N355         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.248 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N355         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.368   ; 0.120    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.323 ;   0.075  ; RR ; uTco ; 1      ; UFI_X265_Y211_N355         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.368 ;   0.045  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[33]                                                   ;
;   2.368 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.245   ; 0.186    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.124 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                           ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                        ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                  ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                             ;
; Data Arrival Time               ; 2.394                                                                                                                                                                ;
; Data Required Time              ; 2.270                                                                                                                                                                ;
; Slack                           ; 0.124                                                                                                                                                                ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.182 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.143  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.462       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.066       ; 46         ; 0.000  ; 0.066  ;
;    uTco                ;        ; 1     ; 0.077       ; 54         ; 0.077  ; 0.077  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.251   ; 2.251    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.251 ;   0.335  ; RR ; CELL ; 1      ; UFI_X265_Y211_N413         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                   ;
;   2.251 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N413         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg              ;
; 2.394   ; 0.143    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.328 ;   0.077  ; RR ; uTco ; 1      ; UFI_X265_Y211_N413         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                      ;
;   2.394 ;   0.066  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|core2ctl_sideband[1]                                         ;
;   2.394 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.270   ; 0.211    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.125 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                               ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 2.388                                                                                                                                                       ;
; Data Required Time              ; 2.263                                                                                                                                                       ;
; Slack                           ; 0.125                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.181 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.138  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.461       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.064       ; 46         ; 0.000  ; 0.064  ;
;    uTco                ;        ; 1     ; 0.074       ; 54         ; 0.074  ; 0.074  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.250   ; 2.250    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.250 ;   0.334  ; RR ; CELL ; 1      ; UFI_X265_Y211_N417         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                            ;
;   2.250 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N417         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg                       ;
; 2.388   ; 0.138    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.324 ;   0.074  ; RR ; uTco ; 1      ; UFI_X265_Y211_N417         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                               ;
;   2.388 ;   0.064  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|mmr_in[18]                                                   ;
;   2.388 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.263   ; 0.204    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.128 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                            ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg ;
; To Node                         ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                         ;
; Launch Clock                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                   ;
; Latch Clock                     ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                              ;
; Data Arrival Time               ; 2.362                                                                                                                                                                 ;
; Data Required Time              ; 2.234                                                                                                                                                                 ;
; Slack                           ; 0.128                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                   ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+------------------------+--------+-------+-------------+------------+--------+--------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;        ;        ;
; Clock Skew             ; -0.177 ;       ;             ;            ;        ;        ;
; Data Delay             ; 0.116  ;       ;             ;            ;        ;        ;
; Number of Logic Levels ;        ; 0     ;             ;            ;        ;        ;
; Physical Delays        ;        ;       ;             ;            ;        ;        ;
;  Arrival Path          ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.457       ; 87         ; 0.000  ; 0.664  ;
;    PLL Compensation    ;        ; 1     ; -0.592      ; 0          ; -0.592 ; -0.592 ;
;    uTco                ;        ; 1     ; 0.381       ; 13         ; 0.381  ; 0.381  ;
;   Data                 ;        ;       ;             ;            ;        ;        ;
;    Cell                ;        ; 2     ; 0.043       ; 37         ; 0.000  ; 0.043  ;
;    uTco                ;        ; 1     ; 0.073       ; 63         ; 0.073  ; 0.073  ;
;  Required Path         ;        ;       ;             ;            ;        ;        ;
;   Clock                ;        ;       ;             ;            ;        ;        ;
;    IC                  ;        ; 1     ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                ;        ; 19    ; 2.519       ; 85         ; 0.000  ; 0.749  ;
;    PLL Compensation    ;        ; 1     ; -0.518      ; 0          ; -0.518 ; -0.518 ;
;    uTco                ;        ; 1     ; 0.437       ; 15         ; 0.437  ; 0.437  ;
+------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; launch edge time                                                                                                                                                                  ;
; 2.246   ; 2.246    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.837 ;   0.664  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   0.940 ;   0.103  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.242 ;   0.302  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.242 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.362 ;   0.120  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.473 ;   0.111  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.576 ;   0.103  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.660 ;   0.084  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.664 ;   0.004  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.072 ;   -0.592 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.072 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.085 ;   0.013  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.085 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.466 ;   0.381  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.466 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.553 ;   0.087  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.581 ;   0.028  ; RR ; CELL ; 5      ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_rxloaden_from_btm                                          ;
;   1.916 ;   0.335  ; RR ; CELL ; 964    ; IO48PHYCLK_X227_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1|phy_clk_ufi_0                                                  ;
;   2.246 ;   0.330  ; RR ; CELL ; 1      ; UFI_X265_Y211_N291         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst|destclk                  ;
;   2.246 ;   0.000  ; RR ; CELL ; 1      ; UFI_X265_Y211_N291         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst~ufi_read_reg             ;
; 2.362   ; 0.116    ;    ;      ;        ;                            ;                          ; data path                                                                                                                                                                         ;
;   2.319 ;   0.073  ; RR ; uTco ; 1      ; UFI_X265_Y211_N291         ; UFI                      ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|c2p_225_ufi.ufi_inst|dout                     ;
;   2.362 ;   0.043  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|core2ctl_sideband[38]                                        ;
;   2.362 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                   ; Element Type             ; Element                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                            ;                          ; latch edge time                                                                                                                                                                   ;
; 2.069   ; 2.069    ;    ;      ;        ;                            ;                          ; clock path                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ;        ;                            ;                          ; source latency                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_L10                    ; I/O pad                  ; emif_hps_pll_ref_clk                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|i                                                                                                                                                      ;
;   0.173 ;   0.173  ; RR ; CELL ; 1      ; IOIBUF_X239_Y211_N376      ; I/O input buffer         ; emif_hps_pll_ref_clk~input|o                                                                                                                                                      ;
;   0.922 ;   0.749  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref_clk_in                                                                          ;
;   1.044 ;   0.122  ; RR ; CELL ; 3      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|ref0_to_tp                                                                          ;
;   1.387 ;   0.343  ; RR ; CELL ; 1      ; REFCLKINPUT_X240_Y211_N301 ; I/O reference clock tree ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_3|clk_out                                                                             ;
;   1.387 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|pll_cascade_in                                                                                         ;
;   1.524 ;   0.137  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xclkin_sw/xpm_pll_so/clk[0] ;
;   1.650 ;   0.126  ; RR ; CELL ; 2      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xiopll_core/xncnt_iopll/clk ;
;   1.768 ;   0.118  ; RR ; CELL ; 3      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~pllnout                                                                                                ;
;   1.865 ;   0.097  ; RF ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vco_refclk                                                                                             ;
;   1.872 ;   0.007  ; FR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vctrl                                                                                                  ;
;   1.354 ;   -0.518 ; RR ; COMP ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~vcoph[0]                                                                                               ;
;   1.354 ;   0.000  ; RR ; CELL ; 10     ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                                                               ;
;   1.370 ;   0.016  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~fmio96fs_lt_wr/x0/fmio96_core_inst/fmio48tile_bot/x5/u4_3/x0/xiopll_custom/xccnt_iopll1/vcoph[0]       ;
;   1.370 ;   0.000  ; RR ; CELL ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~c1cntr_reg                                                                                             ;
;   1.807 ;   0.437  ; RR ; uTco ; 1      ; IOPLL_X240_Y211_N303       ; IOPLL                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                                                              ;
;   1.807 ;   0.000  ; RR ; CELL ; 4      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|loaden_0                                                                    ;
;   1.908 ;   0.101  ; RR ; CELL ; 2      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_to_tp                                                          ;
;   1.940 ;   0.032  ; RR ; CELL ; 8      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_rxloaden_match_tp                                                       ;
;   2.438 ;   0.498  ; RR ; CELL ; 1      ; IO48PHYCLK_X240_Y211_N302  ; IO48_PHYCLK              ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst|phy_clk_hmc[0]                                                              ;
;   2.438 ;   0.000  ; RR ; CELL ; 1      ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst|phy_clk_in[0]                                                ;
;   2.438 ;   0.000  ; RR ; CELL ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
;   2.083 ;   -0.355 ;    ;      ;        ;                            ;                          ; clock pessimism removed                                                                                                                                                           ;
;   2.069 ;   -0.014 ;    ;      ;        ;                            ;                          ; advanced clock effects                                                                                                                                                            ;
; 2.059   ; -0.010   ;    ;      ;        ;                            ;                          ; clock uncertainty                                                                                                                                                                 ;
; 2.234   ; 0.175    ;    ; uTh  ; 89     ; TILECTRL_X240_Y211_N298    ; I/O tile control logic   ; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst~hmc_reg0                                                     ;
+---------+----------+----+------+--------+----------------------------+--------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 6.221 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||MAIN_CLOCK} -to_clock [get_clocks {MAIN_CLOCK}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {MAIN_CLOCK}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {MAIN_CLOCK} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                             ; To Node                                                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 6.221 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE                                                                                                                                                                  ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.105     ; 3.637      ; Slow vid2b 100C Model           ;
; 6.221 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|pio_1|pio_1|data_out[3]                                                                                                                                                                            ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.105     ; 3.637      ; Slow vid2b 100C Model           ;
; 6.223 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|pio_1|pio_1|data_out[0]                                                                                                                                                                            ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.105     ; 3.637      ; Slow vid2b 100C Model           ;
; 6.226 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|pio_1|pio_1|data_out[2]                                                                                                                                                                            ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.105     ; 3.637      ; Slow vid2b 100C Model           ;
; 6.227 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|pio_1|pio_1|data_out[1]                                                                                                                                                                            ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.105     ; 3.637      ; Slow vid2b 100C Model           ;
; 6.845 ; fpga_reset_n_debounced                                                                                                                                                                                ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]                                                                                                                                              ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.083     ; 3.047      ; Slow vid2b 100C Model           ;
; 8.770 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.121     ; 1.080      ; Slow vid2 100C Model            ;
; 9.132 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]             ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.081     ; 0.742      ; Slow vid2 100C Model            ;
; 9.133 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]             ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.081     ; 0.742      ; Slow vid2 100C Model            ;
; 9.133 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]             ; MAIN_CLOCK   ; MAIN_CLOCK  ; 10.000       ; -0.081     ; 0.742      ; Slow vid2 100C Model            ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 6.221 
===============================================================================
+------------------------------------------------------------------------------+
; Path Summary                                                                 ;
+---------------------------------+--------------------------------------------+
; Property                        ; Value                                      ;
+---------------------------------+--------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                     ;
; To Node                         ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE ;
; Launch Clock                    ; MAIN_CLOCK                                 ;
; Latch Clock                     ; MAIN_CLOCK                                 ;
; SDC Exception                   ; No SDC Exception on Path                   ;
; Data Arrival Time               ; 6.783                                      ;
; Data Required Time              ; 13.004                                     ;
; Slack                           ; 6.221                                      ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                      ;
+---------------------------------+--------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.105 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.637  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.353       ; 92         ; 1.144 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 6          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.059       ; 73         ; 0.000 ; 2.059 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.783   ; 3.637   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.783 ;   1.144 ; RF ; IC   ; 1      ; FF_X308_Y204_N43     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE|clrn                            ;
;   6.783 ;   0.000 ; FF ; CELL ; 1      ; FF_X308_Y204_N43     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.041   ; 3.041   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.837 ;   2.059 ; RR ; IC   ; 1      ; FF_X308_Y204_N43     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE|clk                             ;
;   12.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X308_Y204_N43     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE                                 ;
;   13.038 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.041 ;   0.003 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.011   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.004   ; -0.007  ;    ; uTsu ; 1      ; FF_X308_Y204_N43     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]~DUPLICATE                                 ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #2: Recovery slack is 6.221 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; fpga_reset_n_debounced           ;
; To Node                         ; soc_inst|pio_1|pio_1|data_out[3] ;
; Launch Clock                    ; MAIN_CLOCK                       ;
; Latch Clock                     ; MAIN_CLOCK                       ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 6.783                            ;
; Data Required Time              ; 13.004                           ;
; Slack                           ; 6.221                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model            ;
+---------------------------------+----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.105 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.637  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.353       ; 92         ; 1.144 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 6          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.059       ; 73         ; 0.000 ; 2.059 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.783   ; 3.637   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.783 ;   1.144 ; RF ; IC   ; 1      ; FF_X308_Y204_N44     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[3]|clrn                                      ;
;   6.783 ;   0.000 ; FF ; CELL ; 1      ; FF_X308_Y204_N44     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[3]                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.041   ; 3.041   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.837 ;   2.059 ; RR ; IC   ; 1      ; FF_X308_Y204_N44     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]|clk                                       ;
;   12.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X308_Y204_N44     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]                                           ;
;   13.038 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.041 ;   0.003 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.011   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.004   ; -0.007  ;    ; uTsu ; 1      ; FF_X308_Y204_N44     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[3]                                           ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #3: Recovery slack is 6.223 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; fpga_reset_n_debounced           ;
; To Node                         ; soc_inst|pio_1|pio_1|data_out[0] ;
; Launch Clock                    ; MAIN_CLOCK                       ;
; Latch Clock                     ; MAIN_CLOCK                       ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 6.783                            ;
; Data Required Time              ; 13.006                           ;
; Slack                           ; 6.223                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model            ;
+---------------------------------+----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.105 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.637  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.353       ; 92         ; 1.144 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 6          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.059       ; 73         ; 0.000 ; 2.059 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.783   ; 3.637   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.783 ;   1.144 ; RF ; IC   ; 1      ; FF_X308_Y204_N13     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[0]|clrn                                      ;
;   6.783 ;   0.000 ; FF ; CELL ; 1      ; FF_X308_Y204_N13     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[0]                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.041   ; 3.041   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.837 ;   2.059 ; RR ; IC   ; 1      ; FF_X308_Y204_N13     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[0]|clk                                       ;
;   12.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X308_Y204_N13     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[0]                                           ;
;   13.038 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.041 ;   0.003 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.011   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.006   ; -0.005  ;    ; uTsu ; 1      ; FF_X308_Y204_N13     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[0]                                           ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #4: Recovery slack is 6.226 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; fpga_reset_n_debounced           ;
; To Node                         ; soc_inst|pio_1|pio_1|data_out[2] ;
; Launch Clock                    ; MAIN_CLOCK                       ;
; Latch Clock                     ; MAIN_CLOCK                       ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 6.783                            ;
; Data Required Time              ; 13.009                           ;
; Slack                           ; 6.226                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model            ;
+---------------------------------+----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.105 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.637  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.353       ; 92         ; 1.144 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 6          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.059       ; 73         ; 0.000 ; 2.059 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.783   ; 3.637   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.783 ;   1.144 ; RF ; IC   ; 1      ; FF_X308_Y204_N31     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[2]|clrn                                      ;
;   6.783 ;   0.000 ; FF ; CELL ; 1      ; FF_X308_Y204_N31     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[2]                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.041   ; 3.041   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.837 ;   2.059 ; RR ; IC   ; 1      ; FF_X308_Y204_N31     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[2]|clk                                       ;
;   12.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X308_Y204_N31     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[2]                                           ;
;   13.038 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.041 ;   0.003 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.011   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.009   ; -0.002  ;    ; uTsu ; 1      ; FF_X308_Y204_N31     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[2]                                           ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #5: Recovery slack is 6.227 
===============================================================================
+--------------------------------------------------------------------+
; Path Summary                                                       ;
+---------------------------------+----------------------------------+
; Property                        ; Value                            ;
+---------------------------------+----------------------------------+
; From Node                       ; fpga_reset_n_debounced           ;
; To Node                         ; soc_inst|pio_1|pio_1|data_out[1] ;
; Launch Clock                    ; MAIN_CLOCK                       ;
; Latch Clock                     ; MAIN_CLOCK                       ;
; SDC Exception                   ; No SDC Exception on Path         ;
; Data Arrival Time               ; 6.783                            ;
; Data Required Time              ; 13.010                           ;
; Slack                           ; 6.227                            ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model            ;
+---------------------------------+----------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.105 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.637  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 3.353       ; 92         ; 1.144 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 6          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.059       ; 73         ; 0.000 ; 2.059 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.783   ; 3.637   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.783 ;   1.144 ; RF ; IC   ; 1      ; FF_X308_Y204_N37     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[1]|clrn                                      ;
;   6.783 ;   0.000 ; FF ; CELL ; 1      ; FF_X308_Y204_N37     ; ALM Register       ; soc_inst|pio_1|pio_1|data_out[1]                                           ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.041   ; 3.041   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.837 ;   2.059 ; RR ; IC   ; 1      ; FF_X308_Y204_N37     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[1]|clk                                       ;
;   12.837 ;   0.000 ; RR ; CELL ; 1      ; FF_X308_Y204_N37     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[1]                                           ;
;   13.038 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.041 ;   0.003 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.011   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.010   ; -0.001  ;    ; uTsu ; 1      ; FF_X308_Y204_N37     ; ALM Register     ; soc_inst|pio_1|pio_1|data_out[1]                                           ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #6: Recovery slack is 6.845 
===============================================================================
+--------------------------------------------------------------------------------------------------+
; Path Summary                                                                                     ;
+---------------------------------+----------------------------------------------------------------+
; Property                        ; Value                                                          ;
+---------------------------------+----------------------------------------------------------------+
; From Node                       ; fpga_reset_n_debounced                                         ;
; To Node                         ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0] ;
; Launch Clock                    ; MAIN_CLOCK                                                     ;
; Latch Clock                     ; MAIN_CLOCK                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                       ;
; Data Arrival Time               ; 6.193                                                          ;
; Data Required Time              ; 13.038                                                         ;
; Slack                           ; 6.845                                                          ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                          ;
+---------------------------------+----------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.083 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.047  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.273       ; 72         ; 0.000 ; 2.273 ;
;    Cell                ;        ; 3     ; 0.873       ; 28         ; 0.000 ; 0.708 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.763       ; 91         ; 0.554 ; 2.209 ;
;    Cell                ;        ; 2     ; 0.059       ; 2          ; 0.000 ; 0.059 ;
;    uTco                ;        ; 1     ; 0.225       ; 7          ; 0.225 ; 0.225 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.080       ; 73         ; 0.000 ; 2.080 ;
;    Cell                ;        ; 3     ; 0.778       ; 27         ; 0.000 ; 0.613 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                               ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                    ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                           ;
; 3.146   ; 3.146   ;    ;      ;        ;                      ;                    ; clock path                                                                 ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                             ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad            ; fpga_clk_100[0]                                                            ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|i                                                    ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input|o                                                    ;
;   0.873 ;   0.708 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer   ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   3.146 ;   2.273 ; RR ; IC   ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|clk                                                 ;
;   3.146 ;   0.000 ; RR ; CELL ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced                                                     ;
; 6.193   ; 3.047   ;    ;      ;        ;                      ;                    ; data path                                                                  ;
;   3.371 ;   0.225 ; RR ; uTco ; 1      ; FF_X133_Y187_N49     ; ALM Register       ; fpga_reset_n_debounced|q                                                   ;
;   5.580 ;   2.209 ; RR ; IC   ; 1      ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|datae                                                     ;
;   5.639 ;   0.059 ; RR ; CELL ; 57     ; LABCELL_X261_Y199_N3 ; Combinational cell ; system_reset_n~1|combout                                                   ;
;   6.193 ;   0.554 ; RF ; IC   ; 1      ; FF_X261_Y206_N43     ; ALM Register       ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]|clrn        ;
;   6.193 ;   0.000 ; FF ; CELL ; 1      ; FF_X261_Y206_N43     ; ALM Register       ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]             ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                    ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;      ;        ;                      ;                  ; latch edge time                                                            ;
; 13.063   ; 3.063   ;    ;      ;        ;                      ;                  ; clock path                                                                 ;
;   10.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                             ;
;   10.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                            ;
;   10.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                    ;
;   10.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                    ;
;   10.778 ;   0.613 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0 ;
;   12.858 ;   2.080 ; RR ; IC   ; 1      ; FF_X261_Y206_N43     ; ALM Register     ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]|clk         ;
;   12.858 ;   0.000 ; RR ; CELL ; 1      ; FF_X261_Y206_N43     ; ALM Register     ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]             ;
;   13.059 ;   0.201 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                    ;
;   13.063 ;   0.004 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                     ;
; 13.033   ; -0.030  ;    ;      ;        ;                      ;                  ; clock uncertainty                                                          ;
; 13.038   ; 0.005   ;    ; uTsu ; 1      ; FF_X261_Y206_N43     ; ALM Register     ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0]             ;
+----------+---------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------+



Path #7: Recovery slack is 8.770 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                                  ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                    ;
; Data Arrival Time               ; 4.402                                                                                                                                                                                                       ;
; Data Required Time              ; 13.172                                                                                                                                                                                                      ;
; Slack                           ; 8.770                                                                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.121 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.080  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.475       ; 75         ; 0.000 ; 2.475 ;
;    Cell                ;        ; 4     ; 0.847       ; 25         ; 0.000 ; 0.682 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.842       ; 78         ; 0.842 ; 0.842 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.238       ; 22         ; 0.238 ; 0.238 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.184       ; 74         ; 0.000 ; 2.184 ;
;    Cell                ;        ; 4     ; 0.755       ; 26         ; 0.000 ; 0.590 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                          ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                                 ;
; 3.322   ; 3.322   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                          ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                          ;
;   0.847 ;   0.682 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                       ;
;   0.847 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                              ;
;   0.847 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                                    ;
;   3.322 ;   2.475 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk        ;
;   3.322 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out            ;
; 4.402   ; 1.080   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                        ;
;   3.560 ;   0.238 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q          ;
;   4.402 ;   0.842 ; RF ; IC   ; 1      ; FF_X250_Y195_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed|clrn ;
;   4.402 ;   0.000 ; FF ; CELL ; 1      ; FF_X250_Y195_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed      ;
+---------+---------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                   ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                         ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                                 ;
; 13.201   ; 3.201    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                      ;
;   10.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                                  ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                                 ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                         ;
;   10.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                         ;
;   10.755 ;   0.590  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                      ;
;   10.755 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                             ;
;   10.755 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                                   ;
;   12.939 ;   2.184  ; RR ; IC   ; 1      ; FF_X250_Y195_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed|clk ;
;   12.939 ;   0.000  ; RR ; CELL ; 1      ; FF_X250_Y195_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed     ;
;   13.208 ;   0.269  ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                                         ;
;   13.201 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                                          ;
; 13.171   ; -0.030   ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                               ;
; 13.172   ; 0.001    ;    ; uTsu ; 1      ; FF_X250_Y195_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|last_level_delayed     ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 9.132 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]       ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 4.064                                                                                                                                                                                                 ;
; Data Required Time              ; 13.196                                                                                                                                                                                                ;
; Slack                           ; 9.132                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.742  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.475       ; 75         ; 0.000 ; 2.475 ;
;    Cell                ;        ; 4     ; 0.847       ; 25         ; 0.000 ; 0.682 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.504       ; 68         ; 0.504 ; 0.504 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.238       ; 32         ; 0.238 ; 0.238 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.224       ; 75         ; 0.000 ; 2.224 ;
;    Cell                ;        ; 4     ; 0.755       ; 25         ; 0.000 ; 0.590 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 3.322   ; 3.322   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.847 ;   0.682 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.847 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.847 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   3.322 ;   2.475 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   3.322 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 4.064   ; 0.742   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   3.560 ;   0.238 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   4.064 ;   0.504 ; RF ; IC   ; 1      ; FF_X229_Y181_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]|clrn      ;
;   4.064 ;   0.000 ; FF ; CELL ; 1      ; FF_X229_Y181_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]           ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                     ;
; 13.241   ; 3.241    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                          ;
;   10.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                      ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                     ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                             ;
;   10.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                             ;
;   10.755 ;   0.590  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                          ;
;   10.755 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                 ;
;   10.755 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                       ;
;   12.979 ;   2.224  ; RR ; IC   ; 1      ; FF_X229_Y181_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]|clk ;
;   12.979 ;   0.000  ; RR ; CELL ; 1      ; FF_X229_Y181_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]     ;
;   13.248 ;   0.269  ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                             ;
;   13.241 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                              ;
; 13.211   ; -0.030   ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                   ;
; 13.196   ; -0.015   ;    ; uTsu ; 1      ; FF_X229_Y181_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[8]     ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 9.133 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]       ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 4.064                                                                                                                                                                                                 ;
; Data Required Time              ; 13.197                                                                                                                                                                                                ;
; Slack                           ; 9.133                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.742  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.475       ; 75         ; 0.000 ; 2.475 ;
;    Cell                ;        ; 4     ; 0.847       ; 25         ; 0.000 ; 0.682 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.504       ; 68         ; 0.504 ; 0.504 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.238       ; 32         ; 0.238 ; 0.238 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.224       ; 75         ; 0.000 ; 2.224 ;
;    Cell                ;        ; 4     ; 0.755       ; 25         ; 0.000 ; 0.590 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 3.322   ; 3.322   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.847 ;   0.682 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.847 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.847 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   3.322 ;   2.475 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   3.322 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 4.064   ; 0.742   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   3.560 ;   0.238 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   4.064 ;   0.504 ; RF ; IC   ; 1      ; FF_X229_Y181_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]|clrn      ;
;   4.064 ;   0.000 ; FF ; CELL ; 1      ; FF_X229_Y181_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]           ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                     ;
; 13.241   ; 3.241    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                          ;
;   10.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                      ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                     ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                             ;
;   10.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                             ;
;   10.755 ;   0.590  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                          ;
;   10.755 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                 ;
;   10.755 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                       ;
;   12.979 ;   2.224  ; RR ; IC   ; 1      ; FF_X229_Y181_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]|clk ;
;   12.979 ;   0.000  ; RR ; CELL ; 1      ; FF_X229_Y181_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]     ;
;   13.248 ;   0.269  ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                             ;
;   13.241 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                              ;
; 13.211   ; -0.030   ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                   ;
; 13.197   ; -0.014   ;    ; uTsu ; 1      ; FF_X229_Y181_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[7]     ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 9.133 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]       ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 4.064                                                                                                                                                                                                 ;
; Data Required Time              ; 13.197                                                                                                                                                                                                ;
; Slack                           ; 9.133                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.081 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.742  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.475       ; 75         ; 0.000 ; 2.475 ;
;    Cell                ;        ; 4     ; 0.847       ; 25         ; 0.000 ; 0.682 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.504       ; 68         ; 0.504 ; 0.504 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.238       ; 32         ; 0.238 ; 0.238 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.224       ; 75         ; 0.000 ; 2.224 ;
;    Cell                ;        ; 4     ; 0.755       ; 25         ; 0.000 ; 0.590 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 3.322   ; 3.322   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.847 ;   0.682 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.847 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.847 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   3.322 ;   2.475 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   3.322 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 4.064   ; 0.742   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   3.560 ;   0.238 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   4.064 ;   0.504 ; RF ; IC   ; 1      ; FF_X229_Y181_N10     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]|clrn      ;
;   4.064 ;   0.000 ; FF ; CELL ; 1      ; FF_X229_Y181_N10     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]           ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                     ;
; 13.241   ; 3.241    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                          ;
;   10.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                      ;
;   10.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                     ;
;   10.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                             ;
;   10.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                             ;
;   10.755 ;   0.590  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                          ;
;   10.755 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                 ;
;   10.755 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                       ;
;   12.979 ;   2.224  ; RR ; IC   ; 1      ; FF_X229_Y181_N10     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]|clk ;
;   12.979 ;   0.000  ; RR ; CELL ; 1      ; FF_X229_Y181_N10     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]     ;
;   13.248 ;   0.269  ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                             ;
;   13.241 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                              ;
; 13.211   ; -0.030   ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                   ;
; 13.197   ; -0.014   ;    ; uTsu ; 1      ; FF_X229_Y181_N10     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.next_address[1]     ;
+----------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 61.339 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                                                                                                         ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 61.339 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                             ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.043     ; 1.078      ; Slow vid2 100C Model            ;
; 61.346 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                             ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.044     ; 1.076      ; Slow vid2b 100C Model           ;
; 61.385 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                 ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.114     ; 0.968      ; Slow vid2 100C Model            ;
; 61.391 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                                                                                                                                   ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.112     ; 0.968      ; Slow vid2b 100C Model           ;
; 61.447 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]                                                                                                                                   ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.112     ; 0.885      ; Slow vid2 100C Model            ;
; 61.450 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]                                                                                                                                   ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.112     ; 0.885      ; Slow vid2 100C Model            ;
; 61.452 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]                                                                                                                                     ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.112     ; 0.885      ; Slow vid2 100C Model            ;
; 61.452 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]                                                                                                                                     ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.112     ; 0.885      ; Slow vid2 100C Model            ;
; 61.518 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18] ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.093     ; 0.836      ; Slow vid2 100C Model            ;
; 61.519 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]  ; altera_reserved_tck ; altera_reserved_tck ; 62.500       ; -0.093     ; 0.836      ; Slow vid2 100C Model            ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 61.339 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 6.397                                                                                               ;
; Data Required Time              ; 67.736                                                                                              ;
; Slack                           ; 61.339                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.043 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.078  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.156       ; 59         ; 0.000 ; 3.156 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 0.768       ; 71         ; 0.334 ; 0.434 ;
;    Cell                ;        ; 2     ; 0.076       ; 7          ; 0.000 ; 0.076 ;
;    uTco                ;        ; 1     ; 0.234       ; 22         ; 0.234 ; 0.234 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.864       ; 63         ; 0.000 ; 2.864 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                               ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                  ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                         ;
; 5.319   ; 5.319   ;    ;      ;        ;                        ;                    ; clock path                                                                                               ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                           ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                       ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                   ;
;   5.319 ;   3.156 ; RR ; IC   ; 1      ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk  ;
;   5.319 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]      ;
; 6.397   ; 1.078   ;    ;      ;        ;                        ;                    ; data path                                                                                                ;
;   5.553 ;   0.234 ; RR ; uTco ; 15     ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q    ;
;   5.987 ;   0.434 ; RR ; IC   ; 1      ; MLABCELL_X222_Y173_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i103|dataf               ;
;   6.063 ;   0.076 ; RF ; CELL ; 2      ; MLABCELL_X222_Y173_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i103|combout             ;
;   6.397 ;   0.334 ; FF ; IC   ; 1      ; FF_X220_Y174_N1        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clrn ;
;   6.397 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N1        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg      ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                         ;
; 67.776   ; 5.276    ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   67.013 ;   2.864  ; RR ; IC   ; 1      ; FF_X220_Y174_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk ;
;   67.013 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
;   67.799 ;   0.786  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                 ;
;   67.776 ;   -0.023 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                  ;
; 67.746   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                       ;
; 67.736   ; -0.010   ;    ; uTsu ; 1      ; FF_X220_Y174_N1      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 61.346 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 5.921                                                                                               ;
; Data Required Time              ; 67.267                                                                                              ;
; Slack                           ; 61.346                                                                                              ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.044 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.076  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.934       ; 61         ; 0.000 ; 2.934 ;
;    Cell                ;        ; 4     ; 1.911       ; 39         ; 0.000 ; 1.911 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 0.768       ; 71         ; 0.334 ; 0.434 ;
;    Cell                ;        ; 2     ; 0.074       ; 7          ; 0.000 ; 0.074 ;
;    uTco                ;        ; 1     ; 0.234       ; 22         ; 0.234 ; 0.234 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.650       ; 65         ; 0.000 ; 2.650 ;
;    Cell                ;        ; 4     ; 1.451       ; 35         ; 0.000 ; 1.451 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                               ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location               ; Element Type       ; Element                                                                                                  ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                        ;                    ; launch edge time                                                                                         ;
; 4.845   ; 4.845   ;    ;      ;        ;                        ;                    ; clock path                                                                                               ;
;   0.000 ;   0.000 ;    ;      ;        ;                        ;                    ; source latency                                                                                           ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62               ; I/O pad            ; altera_reserved_tck                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|i                                                                              ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61      ; I/O input buffer   ; altera_reserved_tck~input|o                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port          ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                       ;
;   1.911 ;   1.911 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4   ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                   ;
;   4.845 ;   2.934 ; RR ; IC   ; 1      ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk  ;
;   4.845 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]      ;
; 5.921   ; 1.076   ;    ;      ;        ;                        ;                    ; data path                                                                                                ;
;   5.079 ;   0.234 ; RR ; uTco ; 15     ; FF_X218_Y174_N7        ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q    ;
;   5.513 ;   0.434 ; RR ; IC   ; 1      ; MLABCELL_X222_Y173_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i103|dataf               ;
;   5.587 ;   0.074 ; RF ; CELL ; 2      ; MLABCELL_X222_Y173_N21 ; Combinational cell ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i103|combout             ;
;   5.921 ;   0.334 ; FF ; IC   ; 1      ; FF_X220_Y174_N37       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clrn ;
;   5.921 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N37       ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg      ;
+---------+---------+----+------+--------+------------------------+--------------------+----------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                         ;
; 67.301   ; 4.801    ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   63.951 ;   1.451  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   66.601 ;   2.650  ; RR ; IC   ; 1      ; FF_X220_Y174_N37     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clk ;
;   66.601 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N37     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
;   67.324 ;   0.723  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                 ;
;   67.301 ;   -0.023 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                  ;
; 67.271   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                       ;
; 67.267   ; -0.004   ;    ; uTsu ; 1      ; FF_X220_Y174_N37     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 61.385 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 6.293                                                                                           ;
; Data Required Time              ; 67.678                                                                                          ;
; Slack                           ; 61.385                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.114 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.968  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.162       ; 59         ; 0.000 ; 3.162 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.722       ; 75         ; 0.722 ; 0.722 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 25         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.858       ; 63         ; 0.000 ; 2.858 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                     ;
; 5.325   ; 5.325   ;    ;      ;        ;                      ;                    ; clock path                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                   ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                               ;
;   5.325 ;   3.162 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk          ;
;   5.325 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg              ;
; 6.293   ; 0.968   ;    ;      ;        ;                      ;                    ; data path                                                                                            ;
;   5.571 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q            ;
;   6.293 ;   0.722 ; FF ; IC   ; 1      ; FF_X226_Y174_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]|clrn ;
;   6.293 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y174_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]      ;
+---------+---------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                     ;
; 67.711   ; 5.211    ;    ;      ;        ;                      ;                    ; clock path                                                                                          ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                      ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                         ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   67.007 ;   2.858  ; RR ; IC   ; 1      ; FF_X226_Y174_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]|clk ;
;   67.007 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y174_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]     ;
;   67.723 ;   0.716  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                             ;
;   67.711 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                              ;
; 67.681   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                   ;
; 67.678   ; -0.003   ;    ; uTsu ; 1      ; FF_X226_Y174_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[0]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-----------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 61.391 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 5.817                                                                                         ;
; Data Required Time              ; 67.208                                                                                        ;
; Slack                           ; 61.391                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2b 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.112 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.968  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.938       ; 61         ; 0.000 ; 2.938 ;
;    Cell                ;        ; 4     ; 1.911       ; 39         ; 0.000 ; 1.911 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.722       ; 75         ; 0.722 ; 0.722 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 25         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.644       ; 65         ; 0.000 ; 2.644 ;
;    Cell                ;        ; 4     ; 1.451       ; 35         ; 0.000 ; 1.451 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                   ;
; 4.849   ; 4.849   ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.911 ;   1.911 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   4.849 ;   2.938 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk        ;
;   4.849 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg            ;
; 5.817   ; 0.968   ;    ;      ;        ;                      ;                    ; data path                                                                                          ;
;   5.095 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q          ;
;   5.817 ;   0.722 ; FF ; IC   ; 1      ; FF_X226_Y174_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|clrn ;
;   5.817 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y174_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]      ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                           ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                   ;
; 67.237   ; 4.737    ;    ;      ;        ;                      ;                    ; clock path                                                                                        ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                    ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                       ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                       ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   63.951 ;   1.451  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   66.595 ;   2.644  ; RR ; IC   ; 1      ; FF_X226_Y174_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]|clk ;
;   66.595 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y174_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]     ;
;   67.250 ;   0.655  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                           ;
;   67.237 ;   -0.013 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                            ;
; 67.207   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                 ;
; 67.208   ; 0.001    ;    ; uTsu ; 1      ; FF_X226_Y174_N43     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]     ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 61.447 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 6.210                                                                                         ;
; Data Required Time              ; 67.657                                                                                        ;
; Slack                           ; 61.447                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.112 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.885  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.162       ; 59         ; 0.000 ; 3.162 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.639       ; 72         ; 0.639 ; 0.639 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 28         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.860       ; 63         ; 0.000 ; 2.860 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                   ;
; 5.325   ; 5.325   ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   5.325 ;   3.162 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk        ;
;   5.325 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg            ;
; 6.210   ; 0.885   ;    ;      ;        ;                      ;                    ; data path                                                                                          ;
;   5.571 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q          ;
;   6.210 ;   0.639 ; FF ; IC   ; 1      ; FF_X226_Y173_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]|clrn ;
;   6.210 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y173_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]      ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                           ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                   ;
; 67.713   ; 5.213    ;    ;      ;        ;                      ;                    ; clock path                                                                                        ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                    ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                       ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                       ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   67.009 ;   2.860  ; RR ; IC   ; 1      ; FF_X226_Y173_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]|clk ;
;   67.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y173_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]     ;
;   67.725 ;   0.716  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                           ;
;   67.713 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                            ;
; 67.683   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                 ;
; 67.657   ; -0.026   ;    ; uTsu ; 1      ; FF_X226_Y173_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]     ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 61.450 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 6.210                                                                                         ;
; Data Required Time              ; 67.660                                                                                        ;
; Slack                           ; 61.450                                                                                        ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.112 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.885  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.162       ; 59         ; 0.000 ; 3.162 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.639       ; 72         ; 0.639 ; 0.639 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 28         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.860       ; 63         ; 0.000 ; 2.860 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                   ;
; 5.325   ; 5.325   ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   5.325 ;   3.162 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk        ;
;   5.325 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg            ;
; 6.210   ; 0.885   ;    ;      ;        ;                      ;                    ; data path                                                                                          ;
;   5.571 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q          ;
;   6.210 ;   0.639 ; FF ; IC   ; 1      ; FF_X226_Y173_N28     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]|clrn ;
;   6.210 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y173_N28     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]      ;
+---------+---------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                           ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                   ;
; 67.713   ; 5.213    ;    ;      ;        ;                      ;                    ; clock path                                                                                        ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                    ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                       ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                       ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   67.009 ;   2.860  ; RR ; IC   ; 1      ; FF_X226_Y173_N28     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]|clk ;
;   67.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y173_N28     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]     ;
;   67.725 ;   0.716  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                           ;
;   67.713 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                            ;
; 67.683   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                 ;
; 67.660   ; -0.023   ;    ; uTsu ; 1      ; FF_X226_Y173_N28     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][9]     ;
+----------+----------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 61.452 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg     ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8] ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 6.210                                                                                       ;
; Data Required Time              ; 67.662                                                                                      ;
; Slack                           ; 61.452                                                                                      ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                        ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.112 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.885  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.162       ; 59         ; 0.000 ; 3.162 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.639       ; 72         ; 0.639 ; 0.639 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 28         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.860       ; 63         ; 0.000 ; 2.860 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                 ;
; 5.325   ; 5.325   ;    ;      ;        ;                      ;                    ; clock path                                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                               ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                           ;
;   5.325 ;   3.162 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk      ;
;   5.325 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg          ;
; 6.210   ; 0.885   ;    ;      ;        ;                      ;                    ; data path                                                                                        ;
;   5.571 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q        ;
;   6.210 ;   0.639 ; FF ; IC   ; 1      ; FF_X226_Y173_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]|clrn ;
;   6.210 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y173_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                     ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                 ;
; 67.713   ; 5.213    ;    ;      ;        ;                      ;                    ; clock path                                                                                      ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                  ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                       ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                              ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                          ;
;   67.009 ;   2.860  ; RR ; IC   ; 1      ; FF_X226_Y173_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]|clk ;
;   67.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y173_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]     ;
;   67.725 ;   0.716  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                         ;
;   67.713 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                          ;
; 67.683   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                               ;
; 67.662   ; -0.021   ;    ; uTsu ; 1      ; FF_X226_Y173_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 61.452 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg     ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9] ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 6.210                                                                                       ;
; Data Required Time              ; 67.662                                                                                      ;
; Slack                           ; 61.452                                                                                      ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                        ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.112 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.885  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.162       ; 59         ; 0.000 ; 3.162 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.639       ; 72         ; 0.639 ; 0.639 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.246       ; 28         ; 0.246 ; 0.246 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.860       ; 63         ; 0.000 ; 2.860 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                     ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                          ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                 ;
; 5.325   ; 5.325   ;    ;      ;        ;                      ;                    ; clock path                                                                                       ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                   ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                      ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                      ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                        ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                              ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                               ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                           ;
;   5.325 ;   3.162 ; RR ; IC   ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk      ;
;   5.325 ;   0.000 ; RR ; CELL ; 1      ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg          ;
; 6.210   ; 0.885   ;    ;      ;        ;                      ;                    ; data path                                                                                        ;
;   5.571 ;   0.246 ; FF ; uTco ; 28     ; FF_X222_Y173_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q        ;
;   6.210 ;   0.639 ; FF ; IC   ; 1      ; FF_X226_Y173_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]|clrn ;
;   6.210 ;   0.000 ; FF ; CELL ; 1      ; FF_X226_Y173_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                     ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                 ;
; 67.713   ; 5.213    ;    ;      ;        ;                      ;                    ; clock path                                                                                      ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                  ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                     ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                     ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                       ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                             ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                              ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                          ;
;   67.009 ;   2.860  ; RR ; IC   ; 1      ; FF_X226_Y173_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]|clk ;
;   67.009 ;   0.000  ; RR ; CELL ; 1      ; FF_X226_Y173_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]     ;
;   67.725 ;   0.716  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                         ;
;   67.713 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                          ;
; 67.683   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                               ;
; 67.662   ; -0.021   ;    ; uTsu ; 1      ; FF_X226_Y173_N31     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[9]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 61.518 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                             ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                        ;
; Data Arrival Time               ; 6.146                                                                                                                                                                                                                           ;
; Data Required Time              ; 67.664                                                                                                                                                                                                                          ;
; Slack                           ; 61.518                                                                                                                                                                                                                          ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                                            ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.093 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.836  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.147       ; 59         ; 0.000 ; 3.147 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.593       ; 71         ; 0.593 ; 0.593 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.243       ; 29         ; 0.243 ; 0.243 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.833       ; 63         ; 0.000 ; 2.833 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                         ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                              ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                                                                                     ;
; 5.310   ; 5.310   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                   ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                               ;
;   5.310 ;   3.147 ; RR ; IC   ; 1      ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all|clk                                                                              ;
;   5.310 ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                  ;
; 6.146   ; 0.836   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                                                                                            ;
;   5.553 ;   0.243 ; FF ; uTco ; 85     ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all|q                                                                                ;
;   6.146 ;   0.593 ; FF ; IC   ; 1      ; FF_X228_Y181_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18]|clrn ;
;   6.146 ;   0.000 ; FF ; CELL ; 1      ; FF_X228_Y181_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18]      ;
+---------+---------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                         ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                     ;
; 67.717   ; 5.217    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                          ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                      ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                         ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                         ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                           ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                 ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                  ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                              ;
;   66.982 ;   2.833  ; RR ; IC   ; 1      ; FF_X228_Y181_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18]|clk ;
;   66.982 ;   0.000  ; RR ; CELL ; 1      ; FF_X228_Y181_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18]     ;
;   67.729 ;   0.747  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                             ;
;   67.717 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                                                                                                                                              ;
; 67.687   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                   ;
; 67.664   ; -0.023   ;    ; uTsu ; 1      ; FF_X228_Y181_N4      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[18]     ;
+----------+----------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 61.519 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                            ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33] ;
; Launch Clock                    ; altera_reserved_tck                                                                                                                                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                       ;
; Data Arrival Time               ; 6.146                                                                                                                                                                                                                          ;
; Data Required Time              ; 67.665                                                                                                                                                                                                                         ;
; Slack                           ; 61.519                                                                                                                                                                                                                         ;
; Worst-Case Operating Conditions ; Slow vid2 100C Model                                                                                                                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 62.500 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.093 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.836  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 3.147       ; 59         ; 0.000 ; 3.147 ;
;    Cell                ;        ; 4     ; 2.163       ; 41         ; 0.000 ; 2.163 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.593       ; 71         ; 0.593 ; 0.593 ;
;    Cell                ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;        ; 1     ; 0.243       ; 29         ; 0.243 ; 0.243 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.833       ; 63         ; 0.000 ; 2.833 ;
;    Cell                ;        ; 4     ; 1.649       ; 37         ; 0.000 ; 1.649 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                        ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                             ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                                                                                                                                                    ;
; 5.310   ; 5.310   ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                      ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                  ;
;   2.163 ;   2.163 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                              ;
;   5.310 ;   3.147 ; RR ; IC   ; 1      ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all|clk                                                                             ;
;   5.310 ;   0.000 ; RR ; CELL ; 1      ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                 ;
; 6.146   ; 0.836   ;    ;      ;        ;                      ;                    ; data path                                                                                                                                                                                                                           ;
;   5.553 ;   0.243 ; FF ; uTco ; 85     ; FF_X226_Y176_N20     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all|q                                                                               ;
;   6.146 ;   0.593 ; FF ; IC   ; 1      ; FF_X228_Y181_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]|clrn ;
;   6.146 ;   0.000 ; FF ; CELL ; 1      ; FF_X228_Y181_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]      ;
+---------+---------+----+------+--------+----------------------+--------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                        ;
+----------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                                                                                                                                            ;
+----------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 62.500   ; 62.500   ;    ;      ;        ;                      ;                    ; latch edge time                                                                                                                                                                                                                    ;
; 67.717   ; 5.217    ;    ;      ;        ;                      ;                    ; clock path                                                                                                                                                                                                                         ;
;   62.500 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                                                                                                                                                     ;
;   62.500 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                                                                                                                                                ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                                                                                                                                        ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                                                                                                                                        ;
;   62.500 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                                                                                                          ;
;   62.500 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                                                                                                ;
;   62.500 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                                                                                                 ;
;   64.149 ;   1.649  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                                                                                             ;
;   66.982 ;   2.833  ; RR ; IC   ; 1      ; FF_X228_Y181_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]|clk ;
;   66.982 ;   0.000  ; RR ; CELL ; 1      ; FF_X228_Y181_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]     ;
;   67.729 ;   0.747  ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                                                                                                                                            ;
;   67.717 ;   -0.012 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                                                                                                                                             ;
; 67.687   ; -0.030   ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                                                                                                                                                  ;
; 67.665   ; -0.022   ;    ; uTsu ; 1      ; FF_X228_Y181_N13     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[33]     ;
+----------+----------+----+------+--------+----------------------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.162 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||MAIN_CLOCK} -to_clock [get_clocks {MAIN_CLOCK}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {MAIN_CLOCK}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {MAIN_CLOCK} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                             ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.162 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE           ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.162 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done                     ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.169 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]          ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.170 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig              ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.170 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run                                                 ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.171 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.171 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped        ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.032      ; 0.256      ; Fast vid2a 0C Model             ;
; 0.184 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]                              ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.033      ; 0.273      ; Fast vid2a 0C Model             ;
; 0.185 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]                              ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.033      ; 0.273      ; Fast vid2a 0C Model             ;
; 0.186 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]                              ; MAIN_CLOCK   ; MAIN_CLOCK  ; 0.000        ; 0.033      ; 0.273      ; Fast vid2a 0C Model             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.162 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE        ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.019                                                                                                                                                                                                 ;
; Slack                           ; 0.162                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE|clrn       ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                     ;
+---------+----------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                            ;
+---------+----------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                    ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                    ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                            ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                            ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                         ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                      ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                            ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                             ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                  ;
; 2.019   ; 0.062    ;    ; uTh  ; 1      ; FF_X231_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done~DUPLICATE     ;
+---------+----------+----+------+--------+----------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.162 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done                  ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.019                                                                                                                                                                                                 ;
; Slack                           ; 0.162                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N56     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done|clrn                 ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N56     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done                      ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                           ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                          ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                               ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                           ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                  ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                  ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                               ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                      ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                            ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N56     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N56     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                  ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                   ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                        ;
; 2.019   ; 0.062    ;    ; uTh  ; 1      ; FF_X231_Y179_N56     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.done     ;
+---------+----------+----+------+--------+----------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]       ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.012                                                                                                                                                                                                 ;
; Slack                           ; 0.169                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]|clrn      ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]           ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                      ;
+---------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                             ;
+---------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                     ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                             ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                             ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                          ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                 ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                       ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                             ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                              ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                   ;
; 2.012   ; 0.055    ;    ; uTh  ; 1      ; FF_X231_Y179_N37     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.base_address[0]     ;
+---------+----------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.170 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig           ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.011                                                                                                                                                                                                 ;
; Slack                           ; 0.170                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N25     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig|clrn          ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N25     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig               ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                 ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                         ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                         ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                      ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                             ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                   ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N25     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N25     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                         ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                          ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                               ;
; 2.011   ; 0.054    ;    ; uTh  ; 1      ; FF_X231_Y179_N25     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|is_buffer_wrapped_once_sig     ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.170 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run                                              ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.011                                                                                                                                                                                                 ;
; Slack                           ; 0.170                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N31     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run|clrn                                             ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N31     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run                                                  ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                               ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                      ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                              ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                   ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                               ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                      ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                      ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                   ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                          ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N31     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N31     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                      ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                       ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                            ;
; 2.011   ; 0.054    ;    ; uTh  ; 1      ; FF_X231_Y179_N31     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|run     ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.171 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out    ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                               ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                               ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                 ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                    ;
; Data Required Time              ; 2.010                                                                                                                                                                                                    ;
; Slack                           ; 0.171                                                                                                                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                       ;
+---------+---------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                              ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                               ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                       ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                       ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                    ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                           ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                                 ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk     ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out         ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                     ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q       ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var|clrn ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var      ;
+---------+---------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                               ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                      ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                              ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                   ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                               ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                      ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                      ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                   ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                          ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                                ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                                      ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                                       ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                            ;
; 2.010   ; 0.053    ;    ; uTh  ; 1      ; FF_X231_Y179_N7      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.collecting_post_data_var     ;
+---------+----------+----+------+--------+----------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.171 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped     ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.181                                                                                                                                                                                                 ;
; Data Required Time              ; 2.010                                                                                                                                                                                                 ;
; Slack                           ; 0.171                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.032 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.256 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.121       ; 47         ; 0.121 ; 0.121 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 53         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.545       ; 73         ; 0.000 ; 1.545 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.181   ; 0.256   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.181 ;   0.121 ; RF ; IC   ; 1      ; FF_X231_Y179_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped|clrn    ;
;   2.181 ;   0.000 ; FF ; CELL ; 1      ; FF_X231_Y179_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped         ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                        ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                               ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                                       ;
; 1.957   ; 1.957    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                            ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                               ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                               ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                            ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                   ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                         ;
;   2.131 ;   1.545  ; RR ; IC   ; 1      ; FF_X231_Y179_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped|clk ;
;   2.131 ;   0.000  ; RR ; CELL ; 1      ; FF_X231_Y179_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped     ;
;   1.964 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                                               ;
;   1.957 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                                                ;
; 1.957   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                                                     ;
; 2.010   ; 0.053    ;    ; uTh  ; 1      ; FF_X231_Y179_N1      ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|buffer_manager.is_buffer_wrapped     ;
+---------+----------+----+------+--------+----------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.184 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]                           ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.198                                                                                                                                                                                                 ;
; Data Required Time              ; 2.014                                                                                                                                                                                                 ;
; Slack                           ; 0.184                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.033 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.138       ; 51         ; 0.138 ; 0.138 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 49         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.546       ; 73         ; 0.000 ; 1.546 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.198   ; 0.273   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.198 ;   0.138 ; RF ; IC   ; 1      ; FF_X232_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]|clrn                          ;
;   2.198 ;   0.000 ; FF ; CELL ; 1      ; FF_X232_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]                               ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                 ;
; 1.958   ; 1.958    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                         ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                         ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                      ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                             ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                   ;
;   2.132 ;   1.546  ; RR ; IC   ; 1      ; FF_X232_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]|clk ;
;   2.132 ;   0.000  ; RR ; CELL ; 1      ; FF_X232_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]     ;
;   1.965 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                         ;
;   1.958 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                          ;
; 1.958   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                               ;
; 2.014   ; 0.056    ;    ; uTh  ; 1      ; FF_X232_Y179_N55     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[3]     ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.185 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]                           ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.198                                                                                                                                                                                                 ;
; Data Required Time              ; 2.013                                                                                                                                                                                                 ;
; Slack                           ; 0.185                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.033 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.138       ; 51         ; 0.138 ; 0.138 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 49         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.546       ; 73         ; 0.000 ; 1.546 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.198   ; 0.273   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.198 ;   0.138 ; RF ; IC   ; 1      ; FF_X232_Y179_N49     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]|clrn                          ;
;   2.198 ;   0.000 ; FF ; CELL ; 1      ; FF_X232_Y179_N49     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]                               ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                 ;
; 1.958   ; 1.958    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                         ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                         ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                      ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                             ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                   ;
;   2.132 ;   1.546  ; RR ; IC   ; 1      ; FF_X232_Y179_N49     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]|clk ;
;   2.132 ;   0.000  ; RR ; CELL ; 1      ; FF_X232_Y179_N49     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]     ;
;   1.965 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                         ;
;   1.958 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                          ;
; 1.958   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                               ;
; 2.013   ; 0.055    ;    ; uTh  ; 1      ; FF_X232_Y179_N49     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[5]     ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.186 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                            ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                 ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]                           ;
; Launch Clock                    ; MAIN_CLOCK                                                                                                                                                                                            ;
; Latch Clock                     ; MAIN_CLOCK                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                              ;
; Data Arrival Time               ; 2.198                                                                                                                                                                                                 ;
; Data Required Time              ; 2.012                                                                                                                                                                                                 ;
; Slack                           ; 0.186                                                                                                                                                                                                 ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.033 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.387       ; 72         ; 0.000 ; 1.387 ;
;    Cell                ;       ; 4     ; 0.538       ; 28         ; 0.000 ; 0.373 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.138       ; 51         ; 0.138 ; 0.138 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.135       ; 49         ; 0.135 ; 0.135 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.546       ; 73         ; 0.000 ; 1.546 ;
;    Cell                ;       ; 4     ; 0.586       ; 27         ; 0.000 ; 0.421 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                                                   ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                  ; launch edge time                                                                                                                                                                                          ;
; 1.925   ; 1.925   ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                                                   ;
;   0.165 ;   0.165 ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                                                   ;
;   0.538 ;   0.373 ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                                                ;
;   0.538 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                                                       ;
;   0.538 ;   0.000 ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                                             ;
;   1.925 ;   1.387 ; RR ; IC   ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|clk ;
;   1.925 ;   0.000 ; RR ; CELL ; 1      ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out     ;
; 2.198   ; 0.273   ;    ;      ;        ;                      ;                  ; data path                                                                                                                                                                                                 ;
;   2.060 ;   0.135 ; RR ; uTco ; 198    ; FF_X231_Y178_N19     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out|q   ;
;   2.198 ;   0.138 ; RF ; IC   ; 1      ; FF_X232_Y179_N43     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]|clrn                          ;
;   2.198 ;   0.000 ; FF ; CELL ; 1      ; FF_X232_Y179_N43     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]                               ;
+---------+---------+----+------+--------+----------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                  ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type     ; Element                                                                                                                                                                         ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                  ; latch edge time                                                                                                                                                                 ;
; 1.958   ; 1.958    ;    ;      ;        ;                      ;                  ; clock path                                                                                                                                                                      ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                  ; source latency                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_U52              ; I/O pad          ; fpga_clk_100[0]                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|i                                                                                                                                                         ;
;   0.165 ;   0.165  ; RR ; CELL ; 1      ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input|o                                                                                                                                                         ;
;   0.586 ;   0.421  ; RR ; CELL ; 1316   ; IOIBUF_X76_Y211_N339 ; I/O input buffer ; fpga_clk_100[0]~input~fmio96fs_lt_wr/m24_0_29__io12buf1_to_iopll__ioclkin0                                                                                                      ;
;   0.586 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk|input                                                             ;
;   0.586 ;   0.000  ; RR ; CELL ; 451    ; Boundary Port        ; N/A              ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_auto_signaltap_auto_signaltap_0_sld_signaltap_inst_acq_clk                                                                   ;
;   2.132 ;   1.546  ; RR ; IC   ; 1      ; FF_X232_Y179_N43     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]|clk ;
;   2.132 ;   0.000  ; RR ; CELL ; 1      ; FF_X232_Y179_N43     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]     ;
;   1.965 ;   -0.167 ;    ;      ;        ;                      ;                  ; clock pessimism removed                                                                                                                                                         ;
;   1.958 ;   -0.007 ;    ;      ;        ;                      ;                  ; advanced clock effects                                                                                                                                                          ;
; 1.958   ; 0.000    ;    ;      ;        ;                      ;                  ; clock uncertainty                                                                                                                                                               ;
; 2.012   ; 0.054    ;    ; uTh  ; 1      ; FF_X232_Y179_N43     ; ALM Register     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[2]     ;
+---------+----------+----+------+--------+----------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.208 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow vid2 100C Model
    Slow vid2b 100C Model
    Fast vid2a 0C Model
    Fast vid2a 100C Model
    Fast vid2 100C Model


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.208 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.209 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.209 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.210 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.210 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.211 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.211 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.211 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.214 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
; 0.214 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.015      ; 0.279      ; Fast vid2a 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.208 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.898                                                                                               ;
; Slack                           ; 0.208                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N44     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N44     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N44     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N44     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.898   ; 0.056    ;    ; uTh  ; 1      ; FF_X220_Y174_N44     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.209 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]      ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE ;
; Launch Clock                    ; altera_reserved_tck                                                                                      ;
; Latch Clock                     ; altera_reserved_tck                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                 ;
; Data Arrival Time               ; 3.106                                                                                                    ;
; Data Required Time              ; 2.897                                                                                                    ;
; Slack                           ; 0.209                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                              ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk       ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]           ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                                     ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q         ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N35     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE|clrn ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N35     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE      ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                      ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                              ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N35     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N35     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                      ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                       ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                            ;
; 2.897   ; 0.055    ;    ; uTh  ; 1      ; FF_X220_Y174_N35     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE     ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.209 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.897                                                                                               ;
; Slack                           ; 0.209                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.897   ; 0.055    ;    ; uTh  ; 1      ; FF_X220_Y174_N34     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.210 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.896                                                                                               ;
; Slack                           ; 0.210                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.896   ; 0.054    ;    ; uTh  ; 1      ; FF_X220_Y174_N26     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.210 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.896                                                                                               ;
; Slack                           ; 0.210                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N49     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N49     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N49     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N49     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.896   ; 0.054    ;    ; uTh  ; 1      ; FF_X220_Y174_N49     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.211 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                               ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]      ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE ;
; Launch Clock                    ; altera_reserved_tck                                                                                      ;
; Latch Clock                     ; altera_reserved_tck                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                 ;
; Data Arrival Time               ; 3.106                                                                                                    ;
; Data Required Time              ; 2.895                                                                                                    ;
; Slack                           ; 0.211                                                                                                    ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                       ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                              ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                                    ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                                ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                   ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                     ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                           ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                            ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                        ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk       ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]           ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                                     ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q         ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N8      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE|clrn ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N8      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE      ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                      ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                              ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                                   ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                               ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                                  ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                                  ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                    ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                           ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                       ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N8      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N8      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                                      ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                                       ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                            ;
; 2.895   ; 0.053    ;    ; uTh  ; 1      ; FF_X220_Y174_N8      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]~DUPLICATE     ;
+---------+----------+----+------+--------+----------------------+--------------------+--------------------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.211 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.895                                                                                               ;
; Slack                           ; 0.211                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N17     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N17     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N17     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N17     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.895   ; 0.053    ;    ; uTh  ; 1      ; FF_X220_Y174_N17     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.211 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.895                                                                                               ;
; Slack                           ; 0.211                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.895   ; 0.053    ;    ; uTh  ; 1      ; FF_X220_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.892                                                                                               ;
; Slack                           ; 0.214                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N22     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N22     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N22     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N22     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.892   ; 0.050    ;    ; uTh  ; 1      ; FF_X220_Y174_N22     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.214 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 3.106                                                                                               ;
; Data Required Time              ; 2.892                                                                                               ;
; Slack                           ; 0.214                                                                                               ;
; Worst-Case Operating Conditions ; Fast vid2a 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.015 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.279 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.761       ; 62         ; 0.000 ; 1.761 ;
;    Cell                ;       ; 4     ; 1.066       ; 38         ; 0.000 ; 1.066 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.146       ; 52         ; 0.146 ; 0.146 ;
;    Cell                ;       ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    uTco                ;       ; 1     ; 0.133       ; 48         ; 0.133 ; 0.133 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 1.958       ; 62         ; 0.000 ; 1.958 ;
;    Cell                ;       ; 4     ; 1.221       ; 38         ; 0.000 ; 1.221 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                                 ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                      ;                    ; launch edge time                                                                                        ;
; 2.827   ; 2.827   ;    ;      ;        ;                      ;                    ; clock path                                                                                              ;
;   0.000 ;   0.000 ;    ;      ;        ;                      ;                    ; source latency                                                                                          ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                             ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                             ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.000 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.000 ;   0.000 ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   1.066 ;   1.066 ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   2.827 ;   1.761 ; RR ; IC   ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk ;
;   2.827 ;   0.000 ; RR ; CELL ; 1      ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]     ;
; 3.106   ; 0.279   ;    ;      ;        ;                      ;                    ; data path                                                                                               ;
;   2.960 ;   0.133 ; RR ; uTco ; 15     ; FF_X218_Y174_N7      ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q   ;
;   3.106 ;   0.146 ; RF ; IC   ; 1      ; FF_X220_Y174_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|clrn     ;
;   3.106 ;   0.000 ; FF ; CELL ; 1      ; FF_X220_Y174_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]          ;
+---------+---------+----+------+--------+----------------------+--------------------+---------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                       ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location             ; Element Type       ; Element                                                                                            ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                      ;                    ; latch edge time                                                                                    ;
; 2.842   ; 2.842    ;    ;      ;        ;                      ;                    ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;      ;        ;                      ;                    ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_CU62             ; I/O pad            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|i                                                                        ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; IOIBUF_X15_Y0_N61    ; I/O input buffer   ; altera_reserved_tck~input|o                                                                        ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.000 ;   0.000  ; RR ; CELL ; 1      ; Boundary Port        ; N/A                ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.000 ;   0.000  ; RR ; IC   ; 3      ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   1.221 ;   1.221  ; RR ; CELL ; 498    ; SDMJTAGELA_X11_Y0_N4 ; SDM JTAG ELA block ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   3.179 ;   1.958  ; RR ; IC   ; 1      ; FF_X220_Y174_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|clk ;
;   3.179 ;   0.000  ; RR ; CELL ; 1      ; FF_X220_Y174_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
;   2.843 ;   -0.336 ;    ;      ;        ;                      ;                    ; clock pessimism removed                                                                            ;
;   2.842 ;   -0.001 ;    ;      ;        ;                      ;                    ; advanced clock effects                                                                             ;
; 2.842   ; 0.000    ;    ;      ;        ;                      ;                    ; clock uncertainty                                                                                  ;
; 2.892   ; 0.050    ;    ; uTh  ; 1      ; FF_X220_Y174_N19     ; ALM Register       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
+---------+----------+----+------+--------+----------------------+--------------------+----------------------------------------------------------------------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Mon Jan 22 13:00:57 2024
    Info: System process ID: 5579
Info: Command: quartus_sta ghrd_agfb014r24b2e2v -c ghrd_agfb014r24b2e2v --mode=finalize
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16734): Loading "final" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded final database: elapsed time is 00:00:11.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_synchronizer_no_reset
        Info (332166): set_false_path -to [get_keepers {*sld_synchronizer_no_reset:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (18794): Reading SDC File: 'ip/qsys_top/agilex_hps/intel_agilex_interface_generator_191/synth/agilex_hps_intel_agilex_interface_generator_191_jd3dopi.sdc' for instance: 'soc_inst|agilex_hps|intel_agilex_hps_inst|fpga_interfaces'
Info (332104): Reading SDC File: 'ip/qsys_top/user_rst_clkgate_0/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc'
Info (332104): Reading SDC File: 'ghrd_timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at ghrd_timing.sdc(31): soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1] could not be matched with a clock or keeper or register or port or pin or cell or partition File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
Warning (332049): Ignored set_false_path at ghrd_timing.sdc(31): Argument <to> is not an object ID File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
    Info (332050): set_false_path -from fpga_reset_n_debounced -to {soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1]} File: /home/wisig/sam/dma_access/ghrd_timing.sdc Line: 31
Info (332104): Reading SDC File: 'ip/qsys_top/emif_hps/altera_emif_arch_fm_191/synth/emif_hps_altera_emif_arch_fm_191_rbandoq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info (18794): Reading SDC File: '/home/wisig/sam/dma_access/qdb/_compiler/ghrd_agfb014r24b2e2v/_flat/22.4.0/partitioned/1/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_signaltap_agent_1920/synth/intel_signal_tap.sdc' for instance: 'auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0'
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (332104): Reading SDC File: '/home/wisig/intelFPGA_pro/22.4/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:03.
Warning (332158): Clock uncertainty characteristics of the Agilex device family are preliminary
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 2.069
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     2.069               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0  Slow vid2 100C Model 
    Info (332119):     5.358               0.000         0 MAIN_CLOCK Slow vid2b 100C Model 
    Info (332119):    13.556               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
Info (332146): Worst-case hold slack is 0.000
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.000               0.000         0 MAIN_CLOCK  Fast vid2 100C Model 
    Info (332119):     0.089               0.000         0 altera_reserved_tck   Fast vid2a 0C Model 
    Info (332119):     0.119               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0   Fast vid2a 0C Model 
Info (332146): Worst-case recovery slack is 6.221
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     6.221               0.000         0 MAIN_CLOCK Slow vid2b 100C Model 
    Info (332119):    61.339               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
Info (332146): Worst-case removal slack is 0.162
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.162               0.000         0 MAIN_CLOCK   Fast vid2a 0C Model 
    Info (332119):     0.208               0.000         0 altera_reserved_tck   Fast vid2a 0C Model 
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 0.132
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.132               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0  Slow vid2 100C Model 
    Info (332119):     0.132               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1  Slow vid2 100C Model 
    Info (332119):     0.132               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2  Slow vid2 100C Model 
    Info (332119):     0.189               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  Slow vid2 100C Model 
    Info (332119):     0.189               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  Slow vid2 100C Model 
    Info (332119):     0.189               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  Slow vid2 100C Model 
    Info (332119):     0.190               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  Slow vid2 100C Model 
    Info (332119):     0.191               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  Slow vid2 100C Model 
    Info (332119):     0.191               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  Slow vid2 100C Model 
    Info (332119):     0.191               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  Slow vid2 100C Model 
    Info (332119):     0.248               0.000         0 emif_hps_mem_mem_dqs[0]_IN  Slow vid2 100C Model 
    Info (332119):     0.248               0.000         0 emif_hps_mem_mem_dqs[1]_IN  Slow vid2 100C Model 
    Info (332119):     0.248               0.000         0 emif_hps_mem_mem_dqs[6]_IN  Slow vid2 100C Model 
    Info (332119):     0.248               0.000         0 emif_hps_mem_mem_dqs[7]_IN  Slow vid2 100C Model 
    Info (332119):     0.249               0.000         0 emif_hps_mem_mem_dqs[2]_IN  Slow vid2 100C Model 
    Info (332119):     0.249               0.000         0 emif_hps_mem_mem_dqs[3]_IN  Slow vid2 100C Model 
    Info (332119):     0.249               0.000         0 emif_hps_mem_mem_dqs[4]_IN  Slow vid2 100C Model 
    Info (332119):     0.249               0.000         0 emif_hps_mem_mem_dqs[5]_IN  Slow vid2 100C Model 
    Info (332119):     0.249               0.000         0 emif_hps_mem_mem_dqs[8]_IN  Slow vid2 100C Model 
    Info (332119):     1.284               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0  Slow vid2 100C Model 
    Info (332119):     1.355               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1  Slow vid2 100C Model 
    Info (332119):     1.355               0.000         0 soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2  Slow vid2 100C Model 
    Info (332119):     2.346               0.000         0 internal_clk  Slow vid2 100C Model 
    Info (332119):     4.302               0.000         0 EMIF_REF_CLOCK  Slow vid2 100C Model 
    Info (332119):     4.447               0.000         0 MAIN_CLOCK  Slow vid2 100C Model 
    Info (332119):    28.401               0.000         0 altera_reserved_tck  Slow vid2 100C Model 
Info (332114): Report Metastability (Slow vid2 100C Model): Found 22 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 22
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 18, or 81.8%
    Info (332114): 
Worst Case Available Settling Time: 16.703 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info (332114): Report Metastability (Slow vid2b 100C Model): Found 22 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 22
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 18, or 81.8%
    Info (332114): 
Worst Case Available Settling Time: 16.717 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info (332114): Report Metastability (Fast vid2a 0C Model): Found 22 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 22
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 18, or 81.8%
    Info (332114): 
Worst Case Available Settling Time: 17.507 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 92.3
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info (332114): Report Metastability (Fast vid2a 100C Model): Found 22 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 22
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 18, or 81.8%
    Info (332114): 
Worst Case Available Settling Time: 17.297 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info (332114): Report Metastability (Fast vid2 100C Model): Found 22 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 22
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 18, or 81.8%
    Info (332114): 
Worst Case Available Settling Time: 17.282 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 1037.4
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 413.3
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info: Core: emif_hps_altera_emif_arch_fm_191_rbandoq - Instance: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info:                                                                setup  hold
Info: Core (Slow vid2 100C Model)                                 |     --     --
Info: Core Recovery/Removal (Slow vid2 100C Model)                |     --     --
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info: Core: emif_hps_altera_emif_arch_fm_191_rbandoq - Instance: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info:                                                                setup  hold
Info: Core (Slow vid2b 100C Model)                                |     --     --
Info: Core Recovery/Removal (Slow vid2b 100C Model)               |     --     --
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info: Core: emif_hps_altera_emif_arch_fm_191_rbandoq - Instance: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info:                                                                setup  hold
Info: Core (Fast vid2a 0C Model)                                  |     --     --
Info: Core Recovery/Removal (Fast vid2a 0C Model)                 |     --     --
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info: Core: emif_hps_altera_emif_arch_fm_191_rbandoq - Instance: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info:                                                                setup  hold
Info: Core (Fast vid2a 100C Model)                                |     --     --
Info: Core Recovery/Removal (Fast vid2a 100C Model)               |     --     --
Info: Initializing DDR database for CORE emif_hps_altera_emif_arch_fm_191_rbandoq
Info: Finding port-to-pin mapping for CORE: emif_hps_altera_emif_arch_fm_191_rbandoq INSTANCE: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info: Core: emif_hps_altera_emif_arch_fm_191_rbandoq - Instance: soc_inst|emif_hps|altera_emif_fm_hps_inst
Info:                                                                setup  hold
Info: Core (Fast vid2 100C Model)                                 |     --     --
Info: Core Recovery/Removal (Fast vid2 100C Model)                |     --     --
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (21615): Running Design Assistant Rules for snapshot 'final'
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Hold clock transfer from soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 (Rise) to soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 (Rise) has uncertainty 0.020 that is less than the recommended uncertainty 0.030
Info: No waiver waived any violations
Info (22360): Design Assistant Results: 78 of 87 enabled rules passed, and 6 rules was disabled, in snapshot 'final'
Warning (21620): Design Assistant Results: 5 of 36 High severity rules issued violations in snapshot 'final'. Please refer to DRC report '/home/wisig/sam/dma_access/output_files/ghrd_agfb014r24b2e2v.tq.drc.signoff.rpt' for more information
Info (21621): Design Assistant Results: 3 of 35 Medium severity rules issued violations in snapshot 'final'. Please refer to DRC report '/home/wisig/sam/dma_access/output_files/ghrd_agfb014r24b2e2v.tq.drc.signoff.rpt' for more information
Info (21622): Design Assistant Results: 1 of 16 Low severity rules issued violations in snapshot 'final'. Please refer to DRC report '/home/wisig/sam/dma_access/output_files/ghrd_agfb014r24b2e2v.tq.drc.signoff.rpt' for more information
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 3808 megabytes
    Info: Processing ended: Mon Jan 22 13:01:22 2024
    Info: Elapsed time: 00:00:25
    Info: System process ID: 5579
Info (19538): Reading SDC files took 00:00:03 cumulatively in this process.


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 1     ; 1    ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 1     ; 1    ;
; Unconstrained Output Ports                        ; 1     ; 1    ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 1     ; 1    ;
+---------------------------------------------------+-------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-----------+-------------+
; Target                                                                                                                                            ; Clock                                                 ; Type      ; Status      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-----------+-------------+
; altera_reserved_tck                                                                                                                               ; altera_reserved_tck                                   ; Base      ; Constrained ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock                             ; internal_clk                                          ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[0]                                                                                                                           ; emif_hps_mem_mem_dqs[0]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[1]                                                                                                                           ; emif_hps_mem_mem_dqs[1]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[2]                                                                                                                           ; emif_hps_mem_mem_dqs[2]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[3]                                                                                                                           ; emif_hps_mem_mem_dqs[3]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[4]                                                                                                                           ; emif_hps_mem_mem_dqs[4]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[5]                                                                                                                           ; emif_hps_mem_mem_dqs[5]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[6]                                                                                                                           ; emif_hps_mem_mem_dqs[6]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[7]                                                                                                                           ; emif_hps_mem_mem_dqs[7]_IN                            ; Base      ; Constrained ;
; emif_hps_mem_mem_dqs[8]                                                                                                                           ; emif_hps_mem_mem_dqs[8]_IN                            ; Base      ; Constrained ;
; emif_hps_pll_ref_clk                                                                                                                              ; EMIF_REF_CLOCK                                        ; Base      ; Constrained ;
; fpga_clk_100[0]                                                                                                                                   ; MAIN_CLOCK                                            ; Base      ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst|lane_inst~out_phy_reg ; soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9    ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|loaden[0]                                                              ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|lvds_clk[0]                                                            ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_0 ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst|vcoph[0]                                                               ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|loaden[0]                                                 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|lvds_clk[0]                                               ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_1 ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1|vcoph[0]                                                  ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|loaden[0]                                                   ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2   ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|lvds_clk[0]                                                 ; soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_l_2 ; Generated ; Constrained ;
; soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|pll_inst|pll_inst~_Duplicate|vcoph[0]                                                    ; soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2   ; Generated ; Constrained ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; pb         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; pb         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                     ; 2.069  ; 0.000 ; 6.221    ; 0.162   ; 0.132               ;
;  EMIF_REF_CLOCK                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 4.302               ;
;  MAIN_CLOCK                                          ; 5.358  ; 0.000 ; 6.221    ; 0.162   ; 4.447               ;
;  altera_reserved_tck                                 ; 13.556 ; 0.089 ; 61.339   ; 0.208   ; 28.401              ;
;  emif_hps_mem_mem_dqs[0]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.248               ;
;  emif_hps_mem_mem_dqs[1]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.248               ;
;  emif_hps_mem_mem_dqs[2]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.249               ;
;  emif_hps_mem_mem_dqs[3]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.249               ;
;  emif_hps_mem_mem_dqs[4]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.249               ;
;  emif_hps_mem_mem_dqs[5]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.249               ;
;  emif_hps_mem_mem_dqs[6]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.248               ;
;  emif_hps_mem_mem_dqs[7]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.248               ;
;  emif_hps_mem_mem_dqs[8]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.249               ;
;  internal_clk                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 2.346               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 2.069  ; 0.119 ; N/A      ; N/A     ; 1.284               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1 ; N/A    ; N/A   ; N/A      ; N/A     ; 1.355               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2 ; N/A    ; N/A   ; N/A      ; N/A     ; 1.355               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.132               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.132               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.132               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.191               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.191               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.189               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.189               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.191               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.190               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.189               ;
; Design-wide TNS                                      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  EMIF_REF_CLOCK                                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  MAIN_CLOCK                                          ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                                 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  emif_hps_mem_mem_dqs[0]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[1]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[2]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[3]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[4]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[5]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[6]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[7]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  emif_hps_mem_mem_dqs[8]_IN                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  internal_clk                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_0 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_1 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_phy_clk_2 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_0 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_1 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_vco_clk_2 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_0  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_1  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_10 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_11 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_2  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_3  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_4  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_5  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_6  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_7  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_8  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  soc_inst|emif_hps|altera_emif_fm_hps_inst_wf_clk_9  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant (Signoff) Results - 9 of 87 Rules Failed                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; Rule                                                                                                       ; Severity ; Violations ; Waived ; Tags                                           ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized                                                   ; High     ; 47         ; 0      ; synchronizer                                   ;
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain                                            ; High     ; 6          ; 0      ; synchronizer                                   ;
; TMC-20027 - Collection Filter Matching Multiple Types                                                      ; High     ; 2          ; 0      ; sdc                                            ;
; RES-50001 - Asynchronous Reset Is Not Synchronized                                                         ; High     ; 1          ; 0      ; synchronizer                                   ;
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized                                              ; High     ; 1          ; 0      ; synchronizer                                   ;
; TMC-20025 - Ignored or Overridden Constraints                                                              ; Medium   ; 142        ; 0      ; sdc                                            ;
; TMC-20021 - Partial Min-Max Delay Assignment                                                               ; Medium   ; 6          ; 0      ; sdc                                            ;
; TMC-20026 - Empty Collection Due To Unmatched Filter                                                       ; Medium   ; 1          ; 0      ; sdc                                            ;
; CLK-30032 - Improper Clock Targets                                                                         ; Low      ; 1          ; 0      ; sdc                                            ;
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints                                      ; High     ; 0          ; 0      ; synchronizer                                   ;
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints                                             ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints                                            ; High     ; 0          ; 0      ; cdc-bus                                        ;
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths                    ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers                                              ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints           ; High     ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50011 - Combinational Logic Before Synchronizer Chain                                                  ; High     ; 0          ; 0      ; synchronizer                                   ;
; CLK-30026 - Missing Clock Assignment                                                                       ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30027 - Multiple Clock Assignments Found                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30028 - Invalid Generated Clock                                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30029 - Invalid Clock Assignments                                                                      ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30030 - PLL Setting Violation                                                                          ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30033 - Invalid Clock Group Assignment                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment                                 ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment                                ; High     ; 0          ; 0      ; sdc                                            ;
; CLK-30042 - Incorrect Clock Group Type                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains          ; High     ; 0          ; 0      ; reset-usage, reset-reachability                ;
; RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain            ; High     ; 0          ; 0      ; reset-usage, reset-reachability                ;
; RES-50003 - Asynchronous Reset with Insufficient Constraints                                               ; High     ; 0          ; 0      ; synchronizer                                   ;
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain                                   ; High     ; 0          ; 0      ; synchronizer                                   ;
; TMC-20011 - Missing Input Delay Constraint                                                                 ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20012 - Missing Output Delay Constraint                                                                ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20013 - Partial Input Delay                                                                            ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20014 - Partial Output Delay                                                                           ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20015 - Inconsistent Min-Max Delay                                                                     ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20016 - Invalid Reference Pin                                                                          ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20017 - Loops Detected                                                                                 ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20019 - Partial Multicycle Assignment                                                                  ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-20022 - I/O Delay Assignment Missing Parameters                                                        ; High     ; 0          ; 0      ; sdc, system                                    ;
; TMC-20023 - Invalid Set Net Delay Assignment                                                               ; High     ; 0          ; 0      ; sdc                                            ;
; TMC-30041 - Constraint with Invalid Clock Reference                                                        ; High     ; 0          ; 0      ; sdc                                            ;
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer                                                 ; Medium   ; 0          ; 0      ; synchronizer                                   ;
; CLK-30031 - Input Delay Assigned to Clock                                                                  ; Medium   ; 0          ; 0      ; sdc, system                                    ;
; FLP-10000 - Physical RAM with Utilization Below Threshold                                                  ; Medium   ; 0          ; 0      ; ram, resource-usage                            ;
; LNT-30023 - Reset Nets with Polarity Conflict                                                              ; Medium   ; 0          ; 0      ; reset-usage                                    ;
; TMC-20018 - Unsupported Latches Detected                                                                   ; Medium   ; 0          ; 0      ; latch                                          ;
; TMC-20024 - Synchronous Data Delay Assignment                                                              ; Medium   ; 0          ; 0      ; sdc                                            ;
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements                                      ; Medium   ; 0          ; 0      ; intrinsic-margin, impossible-requirements, sdc ;
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew                                              ; Medium   ; 0          ; 0      ; intrinsic-margin                               ;
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay                                             ; Medium   ; 0          ; 0      ; intrinsic-margin, logic-levels                 ;
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay                               ; Medium   ; 0          ; 0      ; intrinsic-margin                               ;
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions                           ; Medium   ; 0          ; 0      ; retime                                         ;
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ; Medium   ; 0          ; 0      ; retime                                         ;
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis   ; Medium   ; 0          ; 0      ; dsp                                            ;
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis       ; Medium   ; 0          ; 0      ; ram                                            ;
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion                         ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold                            ; Medium   ; 0          ; 0      ; route                                          ;
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path                                  ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock                                         ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains         ; Medium   ; 0          ; 0      ; logic-levels                                   ;
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic         ; Medium   ; 0          ; 0      ; logic-levels, dsp                              ;
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints                        ; Medium   ; 0          ; 0      ; ram                                            ;
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data                                                ; Medium   ; 0          ; 0      ; nonstandard-timing                             ;
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; dsp, minimum-pulse-width                       ;
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax                                            ; Medium   ; 0          ; 0      ; ram, minimum-pulse-width                       ;
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse                                  ; Medium   ; 0          ; 0      ; minimum-pulse-width                            ;
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path                                   ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock                                          ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path                               ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock                                      ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path                                ; Medium   ; 0          ; 0      ; global-signal, route                           ;
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock                                       ; Medium   ; 0          ; 0      ; global-signal, clock-skew                      ;
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains                                         ; Low      ; 0          ; 0      ; synchronizer, cdc-bus                          ;
; CDC-50101 - Intra-Clock False Path Synchronizer                                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; CDC-50102 - Synchronizer after CDC Topology with Control Signal                                            ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; FLP-40006 - Pipelining Registers That Might Be Recoverable                                                 ; Low      ; 0          ; 0      ; resource-usage                                 ;
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals                                               ; Low      ; 0          ; 0      ; reset-usage                                    ;
; RES-50010 - Reset Synchronizer Chains with Constant Output                                                 ; Low      ; 0          ; 0      ; synchronizer                                   ;
; RES-50101 - Intra-Clock False Path Reset Synchronizer                                                      ; Low      ; 0          ; 0      ; synchronizer, false-positive-synchronizer      ;
; TMC-20020 - Invalid Multicycle Assignment                                                                  ; Low      ; 0          ; 0      ; sdc                                            ;
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint                 ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication                  ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20552 - User Selected Duplication Candidate was Rejected                                               ; Low      ; 0          ; 0      ; register-duplication, place                    ;
; TMC-20601 - Registers with High Immediate Fan-Out Tension                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20602 - Registers with High Timing Path Endpoint Tension                                               ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20603 - Registers with High Immediate Fan-Out Span                                                     ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
; TMC-20604 - Registers with High Timing Path Endpoint Span                                                  ; Low      ; 0          ; 0      ; register-duplication, register-spread, place   ;
+------------------------------------------------------------------------------------------------------------+----------+------------+--------+------------------------------------------------+


Status:		FAIL
Severity:		High
Number of violations: 	47
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CDC-50001 - 1-Bit Asynchronous Transfer Not Synchronized                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+-----------------------+--------+
; From                                                                                                                      ; To                                                                                                                              ; From Clock   ; To Clock   ; Reason                ; Waived ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+-----------------------+--------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|internal_sclr                                                         ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|internal_sclr               ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|internal_sclr                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|internal_sclr                                                        ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_rd_limiter|internal_sclr                                                   ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_wr_limiter|internal_sclr                                                   ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux_001|arb|internal_sclr                                                                        ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux_001|internal_sclr                                                                            ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux_002|arb|internal_sclr                                                                        ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux_002|internal_sclr                                                                            ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux|arb|internal_sclr                                                                            ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|cmd_mux|internal_sclr                                                                                ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rdata_fifo|internal_sclr                                                          ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent_rsp_fifo|internal_sclr                                                            ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr              ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_csr_translator|internal_sclr                                                                ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_agent_rsp_fifo|internal_sclr                                               ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_rsp_width_adapter|internal_sclr                                            ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|pio_1_s1_agent_rdata_fifo|internal_sclr                                                              ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|pio_1_s1_agent_rsp_fifo|internal_sclr                                                                ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|pio_1_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|internal_sclr                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_1|pio_1_s1_translator|internal_sclr                                                                    ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_2|msgdma_0_mm_read_agent|internal_sclr                                                                 ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|mm_interconnect_2|msgdma_0_mm_read_limiter|internal_sclr                                                               ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[0]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[10]                                                                                                                 ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[1]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[2]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[3]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[4]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[5]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[6]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[7]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[8]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|rd_addr[9]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[0]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[10]                                                                                                                 ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[1]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[2]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[3]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[4]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[5]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[6]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[7]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[8]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; uut|wr_addr[9]                                                                                                                  ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+------------+-----------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	6
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CDC-50012 - Multiple Clock Domains Driving a Synchronizer Chain                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------+-----------------------+--------+
; From                                                                                                                                               ; To                                                                                                                             ; From Clock                ; To Clock   ; Reason                ; Waived ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------+-----------------------+--------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|read_burst_uncompressor|internal_sclr                                ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_1_agent|internal_sclr                                        ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_1|msgdma_0_csr_agent|uncompressor|internal_sclr                                                       ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_1|msgdma_0_descriptor_slave_translator|internal_sclr                                                  ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_1|pio_1_s1_agent|uncompressor|internal_sclr                                                           ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg   fpga_reset_n_debounced ; soc_inst|mm_interconnect_2|axi_conduit_merger_0_altera_axi_slave_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr|internal_sclr ; internal_clk   MAIN_CLOCK ; MAIN_CLOCK ; Asynchronous transfer ;        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------------+------------+-----------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	2
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20027 - Collection Filter Matching Multiple Types                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------------------+------------------------+-------------------------+--------+
; Bare String Filter                                                                                                                                                                                          ; SDC Command                                                                                                        ; Analyzer Deduced Type ; Possible Matching Type ; Location                ; Waived ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------------------+------------------------+-------------------------+--------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck* ; get_fanins $filter -clock -stop_at_clocks                                                                          ; keeper                ; cell                   ; intel_signal_tap.sdc:75 ;        ;
; fpga_reset_n_debounced                                                                                                                                                                                      ; set_false_path -from fpga_reset_n_debounced -to {soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1]} ; keeper                ; cell                   ; ghrd_timing.sdc:31      ;        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-----------------------+------------------------+-------------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	1
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; RES-50001 - Asynchronous Reset Is Not Synchronized                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+----------------+---------------------------------+-------------------------------------------+--------+
; Reset Source                                                                                                              ; Reset Source Clock ; Register Clock ; Number of Registers Being Reset ; Sample Register Being Reset               ; Waived ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+----------------+---------------------------------+-------------------------------------------+--------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; internal_clk       ; MAIN_CLOCK     ; 33                              ; fpga_reset_n_debounce_inst|counter[0][26] ;        ;
+---------------------------------------------------------------------------------------------------------------------------+--------------------+----------------+---------------------------------+-------------------------------------------+--------+


Status:		FAIL
Severity:		High
Number of violations: 	1
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; RES-50002 - Asynchronous Reset is Insufficiently Synchronized                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+-----------------------+--------+
; From                                                                                                                      ; To                                                             ; From Clock   ; To Clock   ; Reason                ; Waived ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+-----------------------+--------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src|ag.sdm_gpo_out_user_reset~internal_ctrl_clock.reg ; soc_inst|axi_conduit_merger_0|axi_conduit_merger_0|r_awprot[0] ; internal_clk ; MAIN_CLOCK ; Asynchronous transfer ;        ;
+---------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+------------+-----------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	142
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20025 - Ignored or Overridden Constraints                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------+
; Ignored Constraint                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Location                                                   ; Reason                                                                                               ; Waived ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------+
; set_false_path -from [get_ports {fpga_led_pio[0]}]                                                                                                                                                                                                                                                                                                                                                                                                                                            ; ghrd_timing.sdc:21                                         ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[64].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[65].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[66].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[67].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[68].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[69].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[70].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[71].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[8].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:880 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_keepers {{emif_hps_mem_mem_dqs[0]} {emif_hps_mem_mem_dqs[1]} {emif_hps_mem_mem_dqs[2]} {emif_hps_mem_mem_dqs[3]} {emif_hps_mem_mem_dqs[4]} {emif_hps_mem_mem_dqs[5]} {emif_hps_mem_mem_dqs[6]} {emif_hps_mem_mem_dqs[7]} {emif_hps_mem_mem_dqs[8]}}]                                                                                                                                                                                                                ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:906 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_keepers {{emif_hps_mem_mem_dqs_n[0]} {emif_hps_mem_mem_dqs_n[1]} {emif_hps_mem_mem_dqs_n[2]} {emif_hps_mem_mem_dqs_n[3]} {emif_hps_mem_mem_dqs_n[4]} {emif_hps_mem_mem_dqs_n[5]} {emif_hps_mem_mem_dqs_n[6]} {emif_hps_mem_mem_dqs_n[7]} {emif_hps_mem_mem_dqs_n[8]}}]                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:908 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_keepers {{emif_hps_mem_mem_reset_n[0]} {emif_hps_mem_mem_alert_n[0]}}]                                                                                                                                                                                                                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:921 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*amm_c2p_ufi_i|*ufi_read_reg}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -0.200                                                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:708 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*amm_p2c_ufi_i|*ufi_write_reg}] -0.200                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:714 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*mmr_c2p_ufi_i|*ufi_read_reg}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -0.200                                                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:720 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*mmr_p2c_ufi_i|*ufi_write_reg}] -0.200                                                                                                                                                                                                                             ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:726 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*sideband_c2p_ufi_i|*ufi_read_reg}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -0.200                                                                                                                                                                                                                         ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:768 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_min_delay -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}] -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*sideband_p2c_ufi_i|*ufi_write_reg}] -0.200                                                                                                                                                                                                                        ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:774 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_max_delay -from [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg_acq[*]}] -to [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[*]}] 62.500 ; intel_signal_tap.sdc:61                                    ; Exception is fully overridden                                                                        ;        ;
; set_false_path -from [get_keepers {fpga_reset_n_debounced}] -to [get_clocks {soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1]}]                                                                                                                                                                                                                                                                                                                                               ; ghrd_timing.sdc:31                                         ; Exception contains errors and will not be analyzed. Verify that the assignment is entered correctly. ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_ports {fpga_led_pio[1]}]                                                                                                                                                                                                                                                                                                                                                                                                                                            ; ghrd_timing.sdc:22                                         ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                               ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_ports {fpga_led_pio[2]}]                                                                                                                                                                                                                                                                                                                                                                                                                                            ; ghrd_timing.sdc:23                                         ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b|no_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|cal_oct.obuf_bar|oe}]                                                                                                                                                                                                                                                                                                                                              ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:847 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -from [get_ports {fpga_led_pio[3]}]                                                                                                                                                                                                                                                                                                                                                                                                                                            ; ghrd_timing.sdc:24                                         ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                  ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                   ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:823 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
; set_false_path -through [get_pins {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b|cal_oct.obuf|oe}]                                                                                                                                                                                                                                                                                                                                                 ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:864 (from IP) ; Exception is invalid (covers no paths)                                                               ;        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	6
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20021 - Partial Min-Max Delay Assignment                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------------+--------+
; Assignment                                                                                                                                                                                                                                      ; Reason                                                   ; Location                                                   ; Waived ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------------+--------+
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*ecc_p2c_ufi_i|*ufi_write_reg}]   ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:750 (from IP) ;        ;
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*lane_p2c_ufi_i|*ufi_write_reg}]  ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:762 (from IP) ;        ;
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*seq_c2p_ufi_i|*ufi_read_reg}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*hmc_reg*}]    ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:732 (from IP) ;        ;
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*hmc_reg*}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*seq_p2c_ufi_i|*ufi_write_reg}]   ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:738 (from IP) ;        ;
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*ecc_c2p_ufi_i|*ufi_read_reg}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}]    ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:744 (from IP) ;        ;
; -from [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|fm_ufis|*lane_c2p_ufi_i|*ufi_read_reg}]  -to [get_keepers {soc_inst|emif_hps|altera_emif_fm_hps_inst|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|*phy_reg*}]   ; Min delay for this path exists but no max delay was set. ; emif_hps_altera_emif_arch_fm_191_rbandoq.sdc:756 (from IP) ;        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+------------------------------------------------------------+--------+


Status:		FAIL
Severity:		Medium
Number of violations: 	1
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; TMC-20026 - Empty Collection Due To Unmatched Filter                                                                                                                                                                ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------+--------+
; Empty Collection Filter                                          ; SDC Command                                                                                                        ; Location           ; Waived ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------+--------+
; soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1] ; set_false_path -from fpga_reset_n_debounced -to {soc_inst|rst_controller_*|altera_reset_synchronizer_int_chain[1]} ; ghrd_timing.sdc:31 ;        ;
+------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------------+--------+


Status:		FAIL
Severity:		Low
Number of violations: 	1
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CLK-30032 - Improper Clock Targets                                                                                                                                                          ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+
; Assignment                                                              ; Reason                                                 ; Location                                        ; Waived ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+
; [get_nodes { auto_fab*|*|*sdm_gpo_out_user_reset~internal_ctrl_clock }] ; Target contains node other than top level input ports. ; altera_s10_user_rst_clkgate_fm.sdc:20 (from IP) ;        ;
+-------------------------------------------------------------------------+--------------------------------------------------------+-------------------------------------------------+--------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------+
; CDC-50002 - 1-Bit Asynchronous Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+----------------------------------------------------------------+
; CDC-50003 - CE-Type CDC Transfer with Insufficient Constraints ;
+----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50004 - MUX-type CDC Transfer with Insufficient Constraints ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------------------------------+
; CDC-50005 - CDC Bus Constructed with Multi-bit Synchronizer Chains of Different Lengths ;
+-----------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+---------------------------------------------------------------+
; CDC-50006 - CDC Bus Constructed with Unsynchronized Registers ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------------------------------+
; CDC-50007 - CDC Bus Constructed with Multi-bit Synchronizer Chains with Insufficient Constraints ;
+--------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------+
; CDC-50011 - Combinational Logic Before Synchronizer Chain ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------+
; CLK-30026 - Missing Clock Assignment ;
+--------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; CLK-30027 - Multiple Clock Assignments Found ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------+
; CLK-30028 - Invalid Generated Clock ;
+-------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------+
; CLK-30029 - Invalid Clock Assignments ;
+---------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; CLK-30030 - PLL Setting Violation ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------+
; CLK-30033 - Invalid Clock Group Assignment ;
+--------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------------------------------------+
; CLK-30034 - Clock Pairs Missing Logically Exclusive Clock Group Assignment ;
+----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------------------------------+
; CLK-30035 - Clock Pairs Missing Physically Exclusive Clock Group Assignment ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; CLK-30042 - Incorrect Clock Group Type ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------------------------------------------------------------------+
; RDC-50001 - Reconvergence of Multiple Asynchronous Reset Synchronizers in Different Reset Domains ;
+---------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------------------------------------------------------------+
; RDC-50002 - Reconvergence of Multiple Asynchronous Reset Synchronizers in a Common Reset Domain ;
+-------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------+
; RES-50003 - Asynchronous Reset with Insufficient Constraints ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------------+
; RES-50004 - Multiple Asynchronous Resets within Reset Synchronizer Chain ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------+
; TMC-20011 - Missing Input Delay Constraint ;
+--------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------------------+
; TMC-20012 - Missing Output Delay Constraint ;
+---------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+---------------------------------+
; TMC-20013 - Partial Input Delay ;
+---------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------+
; TMC-20014 - Partial Output Delay ;
+----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------+
; TMC-20015 - Inconsistent Min-Max Delay ;
+----------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------+
; TMC-20016 - Invalid Reference Pin ;
+-----------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------+
; TMC-20017 - Loops Detected ;
+----------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20019 - Partial Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------+
; TMC-20022 - I/O Delay Assignment Missing Parameters ;
+-----------------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+----------------------------------------------+
; TMC-20023 - Invalid Set Net Delay Assignment ;
+----------------------------------------------+


Status:		PASS
Severity:		High
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------------+
; TMC-30041 - Constraint with Invalid Clock Reference ;
+-----------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------------------------+
; CDC-50103 - Unsynchronized Intra-Clock Forced Synchronizer ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; CLK-30031 - Input Delay Assigned to Clock ;
+-------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		device_ram_occupation = 80
		low_utilization = 10
+-----------------------------------------------------------+
; FLP-10000 - Physical RAM with Utilization Below Threshold ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; LNT-30023 - Reset Nets with Polarity Conflict ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+------------------------------------------+
; TMC-20018 - Unsupported Latches Detected ;
+------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-----------------------------------------------+
; TMC-20024 - Synchronous Data Delay Assignment ;
+-----------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20200 - Paths Failing Setup Analysis with Impossible Requirements ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------+
; TMC-20201 - Paths Failing Setup Analysis with High Clock Skew ;
+---------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------+
; TMC-20202 - Paths Failing Setup Analysis with High Logic Delay ;
+----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20203 - Paths Failing Setup Analysis with High Fabric Interconnect Delay ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------+
; TMC-20204 - Endpoints of Paths Failing Setup Analysis with Retiming Restrictions ;
+----------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------------+
; TMC-20205 - Endpoints of Paths Failing Setup Analysis with Explicit Power-Up States that Restrict Retiming ;
+------------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------+
; TMC-20206 - DSP Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis ;
+------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------------------------------------------+
; TMC-20207 - DSP Blocks with Unregistered Inputs that are the Destination of Paths Failing Setup Analysis ;
+----------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------------------------+
; TMC-20208 - RAM Blocks with Unregistered Outputs that are the Source of Paths Failing Setup Analysis ;
+------------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------------+
; TMC-20209 - Paths Failing Setup Analysis with High Routing Delay due to Congestion ;
+------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------------+
; TMC-20210 - Paths Failing Setup Analysis with High Routing Delay Added for Hold ;
+---------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+---------------------------------------------------------------------------+
; TMC-20212 - Paths Failing Setup Analysis with Global Routing in Data Path ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+--------------------------------------------------------------------+
; TMC-20213 - Paths Failing Setup Analysis with Locally Routed Clock ;
+--------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_adders = 3
+----------------------------------------------------------------------------------------------------+
; TMC-20214 - Buses with Incoming Paths Failing Setup Analysis with Multiple Sequential Adder Chains ;
+----------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
		minimum_number_of_soft_mult_chains = 2
+----------------------------------------------------------------------------------------------------+
; TMC-20215 - Buses with Incoming Paths Failing Setup Analysis with Multipliers Implemented in Logic ;
+----------------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------------------------+
; TMC-20216 - Paths Failing Setup Analysis with Inferred-RAM Shift Register Endpoints ;
+-------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_setup_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------+
; TMC-20217 - Paths Failing Setup Analysis with Clock-As-Data ;
+-------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20219 - DSP Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+-----------------------------------------------------------------+
; TMC-20220 - RAM Blocks with Restricted Fmax below Required Fmax ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_pulse_width_slack = 0
+---------------------------------------------------------------------------+
; TMC-20221 - Nodes Failing Minimum Pulse Width Due to Clock Pulse Collapse ;
+---------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+--------------------------------------------------------------------------+
; TMC-20312 - Paths Failing Hold Analysis with Global Routing in Data Path ;
+--------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_hold_slack = 0
		to_clock_filter = "*"
+-------------------------------------------------------------------+
; TMC-20313 - Paths Failing Hold Analysis with Locally Routed Clock ;
+-------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+------------------------------------------------------------------------------+
; TMC-20712 - Paths Failing Recovery Analysis with Global Routing in Data Path ;
+------------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_recovery_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------+
; TMC-20713 - Paths Failing Recovery Analysis with Locally Routed Clock ;
+-----------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+-----------------------------------------------------------------------------+
; TMC-20812 - Paths Failing Removal Analysis with Global Routing in Data Path ;
+-----------------------------------------------------------------------------+


Status:		PASS
Severity:		Medium
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		maximum_removal_slack = 0
		to_clock_filter = "*"
+----------------------------------------------------------------------+
; TMC-20813 - Paths Failing Removal Analysis with Locally Routed Clock ;
+----------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+--------------------------------------------------------------------+
; CDC-50008 - CDC Bus Constructed with Multi-bit Synchronizer Chains ;
+--------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------+
; CDC-50101 - Intra-Clock False Path Synchronizer ;
+-------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-----------------------------------------------------------------+
; CDC-50102 - Synchronizer after CDC Topology with Control Signal ;
+-----------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		max_stage_adjustment = -1
		min_width = 16
		min_depth = 3
+------------------------------------------------------------+
; FLP-40006 - Pipelining Registers That Might Be Recoverable ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; LNT-30010 - Nets Driving both Reset and Clock Enable Signals ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+------------------------------------------------------------+
; RES-50010 - Reset Synchronizer Chains with Constant Output ;
+------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 500
+-------------------------------------------------------+
; RES-50101 - Intra-Clock False Path Reset Synchronizer ;
+-------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+-------------------------------------------+
; TMC-20020 - Invalid Multicycle Assignment ;
+-------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------------------------------------+
; TMC-20550 - Automatically Selected Duplication Candidate Rejected for Placement Constraint ;
+--------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		avg_dup_fanout = 1000
+-------------------------------------------------------------------------------------------+
; TMC-20551 - Automatically Selected Duplication Candidate Likely Requires More Duplication ;
+-------------------------------------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	max_violations = 5000
+--------------------------------------------------------------+
; TMC-20552 - User Selected Duplication Candidate was Rejected ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20601 - Registers with High Immediate Fan-Out Tension ;
+-----------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_tension = 100000
		ignore_high_fanout_tension = False
		minimum_sinks = 2
+--------------------------------------------------------------+
; TMC-20602 - Registers with High Timing Path Endpoint Tension ;
+--------------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		minimum_sinks = 2
+--------------------------------------------------------+
; TMC-20603 - Registers with High Immediate Fan-Out Span ;
+--------------------------------------------------------+


Status:		PASS
Severity:		Low
Number of violations: 	0
Rule Parameters:      	
		max_violations = 5000
		minimum_span = 250
		ignore_high_fanout_span = False
		minimum_sinks = 2
+-----------------------------------------------------------+
; TMC-20604 - Registers with High Timing Path Endpoint Span ;
+-----------------------------------------------------------+


