+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_msb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_lsb_mux    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|cntr_b                   ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb       ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_msb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_lsb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_msb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_lsb      ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_msb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_lsb     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe10        ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                  ; 9     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe8         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                  ; 9     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram|output_mux      ; 6153  ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram|address_decoder ; 8     ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|fifo_ram                 ; 68    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1|dcfifo_mixed_widths_component|auto_generated                          ; 52    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_1                                                                       ; 52    ; 5              ; 0            ; 5              ; 14     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cic_ii_0|core                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cic_ii_0                                                                  ; 263   ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                           ; 262   ; 4              ; 0            ; 4              ; 26     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adaptive_fir_inst                                                            ; 36    ; 0              ; 0            ; 0              ; 375    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst|altsyncram_component|auto_generated|altsyncram1          ; 13    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst|altsyncram_component|auto_generated                      ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buffer_control_inst                                                          ; 2     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst|altsyncram_component|auto_generated|altsyncram1           ; 13    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst|altsyncram_component|auto_generated                       ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; delta_control_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; lfsrs_inst                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_200MHz_inst|altpll_component|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_200MHz_inst                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; p_sine_inst|in_system_sources_probes_0                                       ; 13    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; p_sine_inst                                                                  ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; a2d_data_a_inst                                                              ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
