 □期中進度報告 
行政院國家科學委員會補助專題研究計畫 
■期末報告 
 
矽通孔(TSV)結構電子構裝之可靠度研究 
 
 
計畫類別：■個別型計畫   □整合型計畫 
計畫編號：NSC 100－2221－ E － 606 － 009 － 
執行期間： 100 年 8 月 1 日至 101 年 7 月 31 日 
 
執行機構及系所：國防大學理工學院機電能源及航太學系 
 
計畫主持人：羅 本 喆 
共同主持人：無 
計畫參與人員：曾國豪、柳鈞翰、吳忠益、陳彥良 
 
 
 
 
本計畫除繳交成果報告外，另含下列出國報告，共  1  份： 
□移地研究心得報告 
■出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            □涉及專利或其他智慧財產權，□一年□二年後可公開查詢 
 
中   華   民   國   101 年 9 月 26 日    
 3 
壓(Bias)。 
(6)依照 JEDEC 之相關標準程序[9-11]進行測試樣本預
處理(Pre-Conditioning)，包括 1250C 及 24 小時烘烤
(Baking)與隨後之 850C-85%相對溼度及 168 小時潤
濕(Soaking)等過程來模擬迴焊(Reflow)對產品之影
響。 
(7)依照 JEDEC 訂定之標準程序進行測試樣本可靠度
測試，包括︰(a)熱循環(Temperature Cycling)可靠度
測試、(b)溫濕循環(Temperature Humidity)可靠度測
試等、(c)偏壓(bias)下之熱時效(Thermal Aging)可靠
度測試等，同時持續監控測試元件之壽期。以上各
項測試條件將述於下節。 
(8)根據量測之結果進行數據分析統計與以 OM、SEM
執行樣本損壞觀察，了解損毀樣本的毀壞狀況及推
測原因。 
(9)綜整各批元件之實驗數據並依據 Weibull Model 建
立可靠度理論模型。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖一、計畫流程圖 
 
本研究所使用的 TSV 測試鍵係製作在 8 吋矽晶
圓上，包括︰ 
(1) 位於重新佈局層(Redistribution Layer)上之曲折狀
導線(Meander Line)結構，如圖二所示之示意圖。
此處金屬導線材質為銅，線寬、線距均為 30μm，
線長為 4470μm，採用四點量測(Four Point Probe)
方式量測圖中之 1~4 等四個量測點，測試鍵總數
為 52 個。 
(2) 如圖三示意圖所示之 Kelvin 結構，以量測 TSV 之
接觸電阻。圖中顯示下層金屬導線為鋁，上層金屬
導線（即重新佈局層）為銅，上下兩層金屬導線藉
由引洞（Via）作訊號連結。此處採用四點量測方
式量測如圖示，測試鍵總數為 104 個。 
(3) 如圖四示意圖所示之鏈狀式（Via Chain）結構以量
測 TSV 路徑總電阻，其中上下兩層金屬導線間皆
以引洞連結，每一測試樣本共計有 15 個引洞。此
處採用二點量測(Two Point Probe)方式量測，因本
測試鍵與 Kelvin 製作在同一晶片上，故總數亦為
104 個。 
 
 
 
 
圖二、曲折狀導線圖 
 
 
 
 
 
 
圖三、Kelvin 結構圖 
 5 
圖 TSV 開口處有氧化現象；右圖 TSV 則有明顯的剝
落痕跡，可見在 TSV 填孔(Via Filling)及防止填孔材料
氧化製程上仍有可以改善的空間。 
 
 
 
 
 
 
圖七、典型 TSV 樣本的 SEM 損壞照片 
 
4.3. 熱循環測試 
依據 JESD22-A104-D 標準測試程序[13]，將量測
晶片放入恆溫試驗機中。依據標準規範及設備限制訂
在每一循環為 120 分鐘，且在最低溫度 0℃及最高溫
度 100℃各停留 15 分鐘。為得知晶片失效與週期之關
聯性，在實驗過程中每實施完 10 次循環後即取出測試
樣本並量測其電阻值。 
經曲折狀導線之熱循環測試後，可獲得類似圖六
之破壞率與時間關係圖，再將其數據帶入韋伯模型予
以擬合，結果如圖八所示。由擬合出之常數分別為
=2.4499、=115.06，以及 =0.980，可見韋伯可靠度
模型適用於曲折狀導線。又因 β 參數大於一，可知磨
耗是造成失效的主要原因。此外經 OM 及 SEM 分析結
果，發現測試樣本有氧化及脫層等現象，一個典型例
子如圖九所示。 
 
 
 
 
 
 
 
 
 
圖八、Meander 樣本之 Weibull 可靠度分析 
 
 
 
 
 
 
圖九、Meander 樣本之(左)OM(右)SEM 破損分析 
 
4.4. 偏壓可靠度測試 
偏壓可靠度測試包括在熱時效及溫度循環下同
時給予元件偏壓以執行可靠度實驗，目的在探討電遷
移(Electro-migration)效應之影響。至於給予電流密度
則依據 JEP 154 標準[14]選定為 42 10 A/cm2。此外，
熱時效實驗之環境依據 JESD22-A108C 標準[15]選擇
為 125 ℃，且於過程中每 10 個小時進行電阻值及電
容值量測並與初始值比較、萃取差異量並檢視晶片內
是否已經達破壞標準；溫度循環實驗之環境溫度條件
則與 4.3 節相同，但有上述之偏壓電流同時作用以觀
察電遷移效應之影響。 
本小節實驗與先前 4.1 至 4.3 節的各項測試不同
處，在於實驗過程中需源源不斷地由外界電源供應器
供給 TSV 固定電流。為達此目的，實驗前需將含 TSV
之測試晶片焊到印刷電路上，但這又牽涉到精密印刷
電路板的設計與上板子的製程。當上述問題解決、晶
片成功焊接至印刷電路板上後，我們接著又花費一些
時間解決如何能同時提供數十組 Kelvin 結構及鏈狀式
結構穩定的電流。另一方面，可靠度實驗必須執行至
足夠時數數據方稱有效，然而在時間不斷流逝下造成
TSV 偏壓之可靠度測試無法在結案前如期完成，同時
也拖延到了研究生曾國豪的畢業時程，至截稿為止曾
生仍在如火如荼地執行此部份量測。我們預計年底前
可以完成偏壓實驗，然後送交樣本給 OM 與 SEM 執行
破損分別。 
 
五、結論 
本計畫從 TSV 測試元件的佈局設計開始執行完
成一套完整的 TSV 可靠度實驗設計，並在搭配自行建
置的量測環境、量測設備與參考 JEDEC 量測程序等等
條件下，最後順利完成 TSV 元件之特性萃取與溫濕環
境下可靠度特性量測；次從數據中成功建立 TSV 元件
0
1.00
0.20
0.40
0.60
0.80
0 300.0060.00 120.00 180.00 240.00
   ReliaSoft's Weibull++ 6.0 - www.Weibull.com
Reliability vs Time
Time, (hr)
R
el
ia
bi
lit
y,
 R
(t
)=
1-
F(
t)
2012/1/25 17:00
DIKWA FAMILY
SEAN JONES
Weibull
Data 1
W2 RRY - SRM MED
F=9 / S=0

 1 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                               日期： 101  年 1 月 10 日 
計畫編號 NSC 100-2221-E-606 -009  
計畫名稱 矽通孔(TSV)結構電子構裝之可靠度研究 
出國人員
姓名 羅 本 喆 
服務機構
及職稱 
國防大學理工學院機電能源及航
太學系教授 
會議時間 
100 年 12 月 12 日
至 
100 年 12 月 15 日 
會議地點 日本京都 
會議名稱 
(中文) 第 13 屆國際電子材料與構裝研討會 
(英文) The 13th International Conference on Electronics Material and 
Packaging (EMAP 2011) 
發表論文
題目 
(中文) 典型 TSV 設計之電路模型 
(英文)  Electrical Models for a Typical TSV Design 
 3 
第二場次的主席，該場次有來自日本、韓國及我國長庚大學的五篇論文發表，在場國際同儕約有 25 位，
並能對大多數論文提出討論。又為開啟學生視野、激勵其與國際交流經驗，此次研討會攜碩士班研究
生曾國豪ㄧ同與會。曾生參加此次研討會前雖曾申請國科會補助部份差旅及研討會註冊費用，然因國
科會經費不足未能如願，只能自費出席。曾生事後反應國際上的學術水準壓力，與別人的研究生相比
下自己感到實需努力再努力，可見雖然自費出席，但與收穫相比還是值得。 
由於依例將輪由香港主辦 2012 年的研討會，所以新年度的主席，來自香港理工大學的 Ricky Lee(李
世瑋)教授於 12 月 14 日的委員會(International Advisory and Steering Committee)依例報告辦理計畫並獲
認可，並於 15 日會議最後一天提請全體參與人員支持。李教授在構裝領域投入多年，成果豐碩，並於
去年榮獲美國機械工程學會會士(Fellow，ASME)，相信憑藉其個人學術聲望與成果，2012 年的 EMAP
研討會精彩可期。 
 
二、與會心得 
此次會議在學術及技術上較重要的收穫包括︰ 
(1) 隨著半導體產品微小化發展，以往一條鞭方式從上游(IC)而下游(構裝)的技術層次方式不再適用於
未來，而將會被需要上下游攜手合作的整合式(CPI，Chip-Packaging Integration)生產方式取代。這
個發展必然會對半導體產業生產方式發生重大變革，值得予以注意。 
(2) 由於無鉛焊錫材質的先天缺陷如可靠度不佳等，以銅柱(Cupper Pillar)方式取代目前無鉛焊錫的黏著
技術正漸受矚目。如這個趨勢成為主流，由於將由全新材料取代現行材料，構裝業的生產方式、生
產技術以及設備都將發生重大變革，值得予以注意。 
(3) 矽通孔(TSV, Through Silicon Via)技術作為未來三維化尖端電子構裝技術的主流，已無疑問，問題只
是何時這個預估將會發生？雖然目前 TSV 技術已有少量實用，但成為主流一般估計時間點約 2014
或 2015 年。這個變革，同樣會對生產方式、技術與設備帶來重大變革。以此時間估之，產業界應
該還有時間即早佈局因應。 
(4) 隨著 TSV 技術的逐漸發展，相關理論或技術指標也日趨成熟。無論是本次 EMAP 研討會或 2011
年 10 月份於台北舉行的 IMPACT 研討會都有提出 TVS 結構之 “keep out zone” 的概念，也就是一
 5 
四、建議 
(1) 希望國科會及國防大學能長久而穩定地編列預算，維持補助學者專家及研究生參加國際研討會的政
策︰本次出國參加研討會，個人能獲得國科會預算補助款固然十分感謝，但同行的研究生曾國豪卻
無法獲得任何補助，對於所謂國際化的教育政策，顯得有所遺憾。期望未來有足夠而合理的預算及
分配方式，使研究生能獲得補助出國參加研討會，以利其吸收國際新知及增廣見聞、刺激進步。 
(2) 國防部對於軍校教師赴國外參加研討會之行政程序過於冗長繁複且無必要︰既然軍校教師赴國外
參加研討會並未使用國防部預算，時程再長也不過一週左右，且軍校教師的機密等及與大部份因公
出國的軍職人員不能相提並論，所以現行將軍校教師赴國外參加研討會的作業程序比照一般軍職人
員出國可能長達數年的方式辦理，實為小題大作。建議國防部在軍校教師赴國外參加研討會的行政
程序上放寬管制，如比照現行國軍人員「觀光」方式辦理出國手續。 
(3) 軍校教師如使用國科會預算赴國外參加研討會，建議免除呈報行政院研考會之報告︰以個人為例，
回國後依現行作業方式需撰寫報告呈報行政院研考會；然因此次赴國外參加研討會係使用國科會預
算，而每年度國科會研究計劃結案前又需依國科會規定繳交「出席國際學術會議心得報告」。既然
是同一人的同一次行程且僅使用同一份公務預算，在現行作業方式下卻需撰寫二份報告，實顯得不
合理又疊床架屋，所以建議國防部檢討作業程序之合理性，免除呈報行政院研考會之報告。 
(4) EMAP 研討會雖稱不上大型，但參加者皆各國在相關領域的重要同儕，彼此間互動頻繁而良好，是
一個值得推薦參與的國際研討會。 
 
五、攜回資料名稱及內容 
論文集光碟乙片、會議手冊乙冊，相片如附。 
 
 
 
 
 
 
 
 
 
 
 
 7 
 
開幕致詞 (大會主席 Prof. Noriyuki Miyazaki) 
 
 
指導委員會會議(Steering Committee Meeting)，個人位在後方左一 
 9 
論文全文 
 
Che-Min Tu, Kuo-Hao Tseng, Hsien Chung, Ben-Je Lwo, Chih-Yuan Lee, 
Ching-Yu Ni and Kun-Fu Tseng, ” Electrical Models for a Typical TSV Design,” Proceeding 
of the 2011 International Symposium on Electronic Materials and Packaging (EMAP2011), 
Paper # 05, Kyoto, Japan, December 2011. 
 
論文接受郵件 
We accepted the information of your abstract for EMAP2011! 
Your Registration Number: 5  
Please send your one page abstract by E-mail 
Your Information 
Number: 5  
Topic: 2  
Title: Electrical Models for a Typical TSV Design  
Author 1 : , Che-Min Tu, National Defense U., Taiwan. , chemin1321@gmail.com  
Author 2 : on , Kuo-Hao Tseng, National Defense U., Taiwan. , shock912@hotmail.com  
Author 3 : , Hsien Chung, National Defense U., Taiwan. , g990408@gmail.com  
Author 4 : , Ben-Je Lwo, National Defense U., Taiwan. , lwob@ndu.edu.tw  
Author 5 : , Chih-Yuan Lee, National Defense U., Taiwan. , cylee4933@gmail.com  
Author 6 : , Ching-Yu Ni, Xintec Incorporated, Taiwan , tomneekimo@yahoo.com.tw  
Author 7 : , Kun-Fu Tseng, Asia-Pacific Institute of Creativity, Taiwan , kftseng@ms.apic.edu.tw  
Author 8 : , , ,  
Author 9 : , , ,  
Author 10 : , , ,  
 
Corresponding Author :  
Name : Ben-Je Lwo 
Affiliation : National Defense U., Taiwan. 
Postal Code : 335  
Address: Dept. of M. E., Chung-Cheng Inst. of Tech., N. D. U., Daxi Township, Tauyuan County  
Country: Taiwan  
Telephone No: 886-3-3900119  
FAX No : 886-3-3900119  
E-mail Address: lwob@ndu.edu.tw  
Retern to Top of the abstract submission  
 
 11 
(c) The symmetric-laid via chains to measure the continuity 
and the electrical resistance of a serial via path. As shows 
in Figure 4, the total resistance (RT) is the summation of 
the resistance for all of the elements in the path, such as 
the solder ball contacts, the copper RDL traces, the 
aluminum extension traces, and the metal contacts at the 
via bottom. When a lot of vias are made on the test 
sample, a limit RT measured for the whole via chain 
indicates a successful via manufacturing, via bonding, and 
the metallization process. Consequently, RT is the basic 
indicator to verify if the process is successful.  
 
 
 
 
 
 
Figure 2. A Snake Test Pattern 
 
 
 
 
 
 
Figure 3. The Three Dimensional View of a 
Kelvin Test Structure 
 
 
 
 
 
 
    
 
 
 
Figure 4. (top) The Via Chain Structure   
(bottom) A Single Via Node 
 
Results and Discussions 
In this work, the electrical parameters such as RT, RC, and 
RSH were measured by the Agilent 4156C Precision 
Semiconductor Parameter Analyzer. Both 2PB (two-point 
probing) and 4PB measurements were employed to extract the 
parameters. 
 
The snake interconnections 
The width and length of our snake interconnections are 
respectively 25 m and 2975 m, and the average of the 
measured resistance, respectively through 2PB and 4PB 
measurements, are lists in Table 1. According to the 4PB 
resistances and the width and length of the interconnection line, 
the sheet resistances of the copper lines are calculated and 
listed in Table 1. It is observed in Table 1 that the sheet 
resistances for the copper lines are valued 1.95±0.25 m/□.  
 
Table 1. The snake interconnection Resistance 
 2PB 4PB RSH 
Unit  m m/□ 
Group 1 3.93 257 2.16 
Group 2 3.93 203 1.71 
Group 3 3.88 232 1.95 
 
Referring to Figure 2, the differences between the 2PB and 
4PB resistance are actually the contact resistance between the 
probes and the solder balls. That is, 
 
RT = 2RP + RM  (1) 
 
where RT is the total resistance derived from 2PB 
measurements; RM is the metal resistance derived from 4PB 
measurements, and RP is the contact resistance between the 
probe and the solder balls. Based on the data in Table 1, RP is 
calculated as 1.84±0.02  and the distribution is quite uniform 
because of the relatively small standard deviation. 
 
The Kelvin Structure 
The Kelvin structures with 60 m via diameters were made 
and measured with 4PB measurements in this work. The linear 
plot in Figure 5 shows a typical V24 verses I13 measurement 
result. After line fitting, Table 2 lists the measured contact 
resistance for each test chip group. According to Table 2, the 
measured average contact resistances (RC) are 7.13±0.15 m, 
and the values are compatible with literatures [8-9]. 
Since the contact resistance in Table 2 depend on the via 
diameter or the area of contact at the via bottom, a better 
parameter named the contact resistivity (C), which is 
analogous to the resistivity of a conductor, was proposed. That 
is, the contact resistivity at the via bottom is defined as the 
contact resistance times the area of contact, or,  
 
C C=R AC   (2) 
 
Node 
Oxide
Pad 
Cu 
Al 
Oxide 
Al 
Cu 
SiO2 
Metal Line 
Ball 
1 
2 
3 
4 
 13 
The Via Chain and the Single Via Model 
For the symmetric via chain layout in Figure 7, The length 
and width for each section are 180 m by 84 m for copper M2, 
and 180 m by 80 m for aluminum M1, respectively. 
Resistance of the ball connections did not contribute to the 
measurement results here because of the 4PB measurements, 
which swept currents between balls A and B and measured 
voltage drops between balls C, D, E, and F.  
Figures 9 is the electrical model proposed for a via chain. 
In the model, the total resistance for each current path contains 
elements such as the copper line resistance (RM2), the 
aluminum line resistances (RM1), and the contact resistances at 
via bottom (RC). Each current path between ball C, D, E, and F 
in Figure 8 is composed of different numbers of elements as 
listed in Table 3, and the single via node model in Figure 10 is 
composed of the same element types but with half of  RM1 and 
RM2 because the via node share these two resistance with it’s 
neighbors. According to Table 3, it is evident to see that paths 
with the same via number may have different element 
combinations. However, as the total number of via in a path is 
large enough, the differences are almost eliminated. This is the 
reason why paths with small number of via did not contribute 
to the average calculations previously. 
 
 
 
 
 
 
Figure 9. The Model for A Via Chain 
 
 
 
 
 
 
Figure 10. The Model for A Single Via 
 
Table 3. Element Number for Each Current Path 
Current 
Path  
Number  
of Via 
Number 
of RM2 
Number 
of RM1 
Number  
of RC 
CD 2 0 1 2 
CE 35 17 17 35 
CF 4 1 2 4 
DE 36 17 18 36 
DF 2 1 1 2 
EF 38 18 19 38 
 
Except RC = 7.22 m which is directly obtained from the 
previously measurement results in Table 2 for group #1 sample, 
the resistance of each element in Figures 7 is derived from 
simple calculations: 
 RM2 is obtained from the sheet resistance measured in Table 
1 (RSH = 2.16 m/□  for group #1) with the planar 
dimensions of the conducting line. Since the effective 
current length is the copper section length (180 m) minus 
two via radius (30 m for each) at both edges, as shows in 
Figure 7, RM2 is calculated as: 
 
 
M2 SH
180-30 2
R =R =2.16 =3.09
84
effL
W

 
 (m) (3) 
 
 Metal #1 (aluminum) is buried underneath and there is no 
way to measure the material properties. Therefore, RM1 is 
calculated based on resistivity for the aluminum (Al) [11] 
and the geometry. Note that the actual via diameter at the 
via bottom is derived 52.8m as described previously. 
After getting the 0.714m thickness for the aluminum 
layer from the SEM photos in the bottom of Figure 6, RM1 is 
calculated as: 
 
2
1
52.8
(180 2 )
22.8 62.4
80 0.714
eff
M Al
L
R e
w t
 
 
    
  (m)(4) 
 
After deriving the resistances for the elements in a path, 
resistance for the via chains in Table 3 are calculated from the 
model and the results are listed in Table 4. Table 4 also 
compared the model resistances with the experimental data 
show in Figure 8. Since the differences are less than 1.2% for 
paths with many via, validity and accuracy of the models were 
demonstrated. In addition, model resistance for the single via 
node shows in Figure 10 is calculated 39.9 mwhich is only 
2.1% overestimate the experimental result (which is 39.1 
min the previous section. 
 
Table 4. Model Values and Comparisons with Measurements 
Current Path 
(# of via) 
CD  
(2) 
CE 
(35) 
CF  
(4) 
DE  
(36) 
DF  
(2)  
EF  
(38) 
Resistance 
(m 
76.8 1358.0 156.7 1334.8 79.9 1514.6 
Difference* 1.0 % 1.1 % 5.0 % 1.2 % 10.2 % 0.4 % 
  *Differences between Figure 8 and this table 
 
The Actual RC Retrieving 
The contact resistance RC derived from the Kelvin structure 
in the previous section is actually a combination of the via wall 
resistance (Rvia) and the actual contact resistance (RC-a), as 
shows in Figure 11. It is evident to see from Figures 6 that the 
A 
B 
I 
V 
RM1 
RM2 
RC 
RM1/2 
RM2/2 
RC 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/08/04
國科會補助計畫
計畫名稱: 矽通孔(TSV)結構電子構裝之可靠度研究
計畫主持人: 羅本?
計畫編號: 100-2221-E-606-009- 學門領域: 其他–機械工程技術
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
