Version 4
SHEET 1 900 680
WIRE 240 112 224 112
WIRE 528 112 240 112
WIRE 240 128 240 112
WIRE 528 128 528 112
WIRE 208 144 80 144
WIRE 368 144 368 32
WIRE 496 144 368 144
WIRE 368 160 368 144
WIRE 368 160 272 160
WIRE 656 160 560 160
WIRE 208 176 80 176
WIRE 432 176 432 96
WIRE 496 176 432 176
WIRE 240 208 240 192
WIRE 240 208 224 208
WIRE 528 208 528 192
WIRE 528 208 240 208
WIRE 240 256 224 256
WIRE 528 256 240 256
WIRE 208 272 80 272
WIRE 400 272 400 64
WIRE 496 272 400 272
WIRE 400 288 400 272
WIRE 400 288 272 288
WIRE 656 288 560 288
WIRE 208 304 80 304
WIRE 240 336 240 320
WIRE 240 336 224 336
WIRE 528 336 528 320
WIRE 528 336 240 336
WIRE 128 352 96 352
WIRE 496 352 496 304
WIRE 496 352 128 352
WIRE 400 368 400 288
WIRE 400 368 160 368
WIRE 240 384 224 384
WIRE 160 400 160 368
WIRE 208 400 160 400
WIRE 432 416 432 176
WIRE 432 416 272 416
WIRE 128 432 128 352
WIRE 208 432 128 432
WIRE 240 448 224 448
WIRE 368 448 368 160
WIRE 400 448 400 368
WIRE 432 448 432 416
FLAG 80 144 a
FLAG 80 176 b
FLAG 656 288 s
FLAG 656 160 cout
FLAG 224 112 vdd
FLAG 224 256 vdd
FLAG 224 384 vdd
FLAG 224 448 vss
FLAG 224 336 vss
FLAG 224 208 vss
FLAG 80 272 a
FLAG 80 304 b
FLAG 96 352 cin
SYMBOL nand 240 160 R0
SYMATTR InstName X1
SYMATTR SpiceLine wn={nnw} wp={nnw*mp} ll={ll}
SYMBOL nand 240 416 R0
SYMATTR InstName X2
SYMATTR SpiceLine wn={nnw} wp={nnw*mp} ll={ll}
SYMBOL xor 240 288 R0
SYMATTR InstName X3
SYMATTR SpiceLine wn={nnw*2} wp={nnw*mp} ll={ll}
SYMBOL nand 528 160 R0
SYMATTR InstName X4
SYMATTR SpiceLine wn={nnw} wp={nnw*mp} ll={ll}
SYMBOL xor 528 288 R0
SYMATTR InstName X5
SYMATTR SpiceLine wn={nnw*2} wp={nnw*mp} ll={ll}
TEXT 368 32 Left 2 ;T1: NAND(A,B)
TEXT 400 64 Left 2 ;D: XOR(A,B)
TEXT 432 96 Left 2 ;T2: NAND(D,Cin)
TEXT 656 184 Left 2 ;NAND(T1,T2)
TEXT 656 312 Left 2 ;XOR(D,Cin)
