// Generated by CIRCT firtool-1.62.0
module CSRFile(
  input         clock,
  input         reset,
  input  [11:0] io_csr_addr,
  input  [31:0] io_csr_wdata,
  output [31:0] io_csr_rdata,
  input         io_csr_wen,
  output [31:0] io_csr_mtvec,
  output [31:0] io_csr_mepc
);

  reg  [31:0] mstatus;
  reg  [31:0] mtvec;
  reg  [31:0] mepc;
  reg  [31:0] mcause;
  wire        _io_csr_rdata_T = io_csr_addr == 12'h300;
  wire [31:0] _io_csr_rdata_T_1 = _io_csr_rdata_T ? mstatus : 32'h0;
  wire        _io_csr_rdata_T_2 = io_csr_addr == 12'h305;
  wire [31:0] _io_csr_rdata_T_3 = _io_csr_rdata_T_2 ? mtvec : _io_csr_rdata_T_1;
  wire        _io_csr_rdata_T_4 = io_csr_addr == 12'h341;
  wire [31:0] _io_csr_rdata_T_5 = _io_csr_rdata_T_4 ? mepc : _io_csr_rdata_T_3;
  wire        _io_csr_rdata_T_6 = io_csr_addr == 12'h342;
  always @(posedge clock) begin
    if (reset) begin
      mstatus <= 32'h0;
      mtvec <= 32'h0;
      mepc <= 32'h0;
      mcause <= 32'h0;
    end
    else begin
      if (io_csr_wen & _io_csr_rdata_T)
        mstatus <= io_csr_wdata;
      if (~io_csr_wen | _io_csr_rdata_T | ~_io_csr_rdata_T_2) begin
      end
      else
        mtvec <= io_csr_wdata;
      if (~io_csr_wen | _io_csr_rdata_T | _io_csr_rdata_T_2 | ~_io_csr_rdata_T_4) begin
      end
      else
        mepc <= io_csr_wdata;
      if (~io_csr_wen | _io_csr_rdata_T | _io_csr_rdata_T_2 | _io_csr_rdata_T_4
          | ~_io_csr_rdata_T_6) begin
      end
      else
        mcause <= io_csr_wdata;
    end
  end // always @(posedge)
  assign io_csr_rdata = _io_csr_rdata_T_6 ? mcause : _io_csr_rdata_T_5;
  assign io_csr_mtvec = mtvec;
  assign io_csr_mepc = mepc;
endmodule

