<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1711361995">
  <File Type="PA-TCL" Name="SCCPUSOC_Top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="SCCPUSOC_Top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="SCCPUSOC_Top_reports.tcl"/>
  <File Type="RDS-RDS" Name="SCCPUSOC_Top.vds"/>
  <File Type="RDS-UTIL" Name="SCCPUSOC_Top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="SCCPUSOC_Top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="SCCPUSOC_Top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="SCCPUSOC_Top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="SCCPUSOC_Top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/EXT.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../EXT.v"/>
        <Attr Name="ImportTime" Val="1571487706"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/MIO_BUS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/MIO_BUS.v"/>
        <Attr Name="ImportTime" Val="1551203864"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/Multi_CH32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/Multi_CH32.v"/>
        <Attr Name="ImportTime" Val="1551527432"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/ctrl_encode_def.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ctrl_encode_def.v"/>
        <Attr Name="ImportTime" Val="1710694622"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/NPC.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../NPC.v"/>
        <Attr Name="ImportTime" Val="1710749158"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/PC.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../PC.v"/>
        <Attr Name="ImportTime" Val="1550113688"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/RF.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../RF.v"/>
        <Attr Name="ImportTime" Val="1551271794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/alu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../alu.v"/>
        <Attr Name="ImportTime" Val="1710693934"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/clk_div.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/clk_div.v"/>
        <Attr Name="ImportTime" Val="1572142224"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ctrl.v"/>
        <Attr Name="ImportTime" Val="1711195135"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/dm.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/dm.v"/>
        <Attr Name="ImportTime" Val="1572064098"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../mux.v"/>
        <Attr Name="ImportTime" Val="1550765554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/down/sccpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sccpu.v"/>
        <Attr Name="ImportTime" Val="1710694866"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/seg7x16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/seg7x16.v"/>
        <Attr Name="ImportTime" Val="1551458036"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/daerxia/jizu_exam/source/SCCPU_FPGATop/SCCPU_Top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/SCCPU_FPGATop/SCCPU_Top.v"/>
        <Attr Name="ImportTime" Val="1572143952"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../project_1/down.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="SCCPUSOC_Top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/source/Nexys4DDR_CPU.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../daerxia/jizu_exam/source/Nexys4DDR_CPU.xdc"/>
        <Attr Name="ImportTime" Val="1548777796"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="imem"/>
</GenRun>
