# LSV PA2 Report
## 使用到的資料結構
```
Abc_Ntk_t
Abc_Obj_t
Aig_Man_t
Aig_Obj_t
Cnf_Dat_t
Vec_Int_t
sat_solver_t
```
以下說明每個資料結構的意義：
1. Abc_Ntk_t：ABC中儲存network的資料結構可以用來代表整個電路。
1. Abc_Obj_t：儲存電路中節點的相關資訊例如名稱和ID，本次作業需要用 其ID來排序，並在顯示unateness的結果時印出節點的名稱。
1. Aig_Man_t：即AIG manager，用來儲存轉換成AIG後的電路架構。
2. Aig_Obj_t：儲存AIG中節點的相關資訊。
3. Cnf_Dat_t：CNF的資料結構，把電路轉換成一連串的CNF時會用到此資料結構。包含一個AIG manager的pointer，指向原本拿來轉換的AIG電路。
4. Vec_Int_t：integer vector，可以用來處理integer的相關運算和儲存。
5. sat_solver_t：儲存解sat時會用到的相關資訊，包含clause和variable。

## 使用到的API
```
    Abc_Ntk_t * Abc_NtkCreateCone( Abc_Ntk_t * pNtk, Abc_Obj_t * pNode, char * pNodeName, int fUseAllCis );
    int         Abc_ObjFaninC0( Abc_Obj_t * pObj );
    Abc_Obj_t * Abc_ObjFanin0( Abc_Obj_t * pObj );
    Abc_Obj_t * Abc_NtkFindCi( Abc_Ntk_t * pNtk, char * pName );
    Abc_Obj_t * Abc_NtkPi( Abc_Ntk_t * pNtk, int i );
    Abc_Obj_t * Abc_NtkPo( Abc_Ntk_t * pNtk, int i );
    char *      Abc_ObjName( Abc_Obj_t * pNode );
    Aig_Man_t * Abc_NtkToDar( Abc_Ntk_t* pNtk, int fExors, int fRegisters );
    Aig_Obj_t * Aig_ManCo( Aig_Man_t * p, int i );    
    int         Aig_ManCiNum( Aig_Man_t * p );    
    int         Aig_ManCoNum( Aig_Man_t * p );
    Cnf_Dat_t * Cnf_Derive( Aig_Man_t * pAig, int nOutputs );
    Cnf_Dat_t * Cnf_DataDup( Cnf_Dat_t * p );
    void        Cnf_DataPrint( Cnf_Dat_t * p, int fReadable );
    void        Cnf_DataLift( Cnf_Dat_t * p, int nVarsPlus );
    void *      Cnf_DataWriteIntoSolver( Cnf_Dat_t * p, int nFrames, int fInit );
    lit         toLitCond(int v, int c);
    int         sat_solver_solve(sat_solver* s, lit* begin, lit* end, ABC_INT64_T nConfLimit, ABC_INT64_T nInsLimit, ABC_INT64_T nConfLimitGlobal, ABC_INT64_T nInsLimitGlobal);
    int         sat_solver_addclause(sat_solver* s, lit* begin, lit* end);
    int         sat_solver_add_buffer_enable( sat_solver * pSat, int iVarA, int iVarB, int iVarEn, int fCompl );
    void        sat_solver_setnvars(sat_solver* s,int n);
    int         Vec_PtrSize( Vec_Ptr_t * p );
    int         Vec_IntSize( Vec_Int_t * p );
    int         Vec_IntRemove( Vec_Int_t * p, int Entry );
    int *       Vec_IntArray( Vec_Int_t * p );
    void        Vec_IntPush( Vec_Int_t * p, int Entry );
    Vec_Int_t * Vec_IntAlloc( int nCap ); 
    void        Vec_IntClear( Vec_Int_t * p );
    void        sat_solver_delete(sat_solver* s);
    void        Cnf_DataFree( Cnf_Dat_t * p );
```
以下說明在本次作業中的應用：
1. Abc_NtkCreateCone：從原本的電路中創造出single output的電路。
2. Abc_ObjFaninC0：判斷這個node是否有complement。
3. Abc_ObjFanin0：得到第一個Fanin。
4. Abc_NtkFindCi：透過節點名稱去找到節點 (適用在PI)。
5. Abc_NtkPi：透過節點ID去找到節點 (適用在PI)。
6. Abc_NtkPo：透過節點ID去找出節點 (適用在PO)。
7. Abc_ObjName：得到節點名稱。
8. Abc_NtkToDar：將network轉成AIG。
9. Aig_ManCo：取得PO (適用在AIG manager)。
10. Aig_ManCiNum：用來取得PI個數 (適用在AIG manager)。
11. Aig_ManCoNum：用來取得PO個數 (適用在AIG manager)。
12. Cnf_Derive：從AIG推導出CNF。
13. Cnf_DataDup：複製一份CNF，本次作業需要兩份電路，一個用來做positive cofactor，另一個用來做negative cofactor。
14. Cnf_DataPrint：把CNF印出來。
15. Cnf_DataLift：將CNF中的variable的值都加上某個offset。
16. Cnf_DataWriteIntoSolver：創造一個可以用來解這個CNF的sat solver。
17. toLitCond：將variable轉成literal。variable\*2代表positive literal；variable\*2 + 1 代表negative literal。
18. sat_solver_solve：解sat，可以在這個階段輸入literal array作為解sat時的constraint。
19. sat_solver_addclause：增加clause到sat solver之中，即增加constraint或assumption來提供解sat的條件。
20. sat_solver_add_buffer_enable：本次作業用來增加以下clause到sat solver中，(A∨(\~B)∨(\~EN))∧((\~A)∨B∨(\~EN))，EN可以用來控制要對哪個PI做cofactor，A和B則分別代表某個PI的positive和negative literal。
21. sat_solver_setnvars：設定sat solver中variable的個數。
22. Vec_PtrSize：用來得到pointer的個數。
23. Vec_IntSize：用來得到integer的個數。本次作業使用內建的integer vector來管理要輸入sat_solver_solve的literal array。
24. Vec_IntRemove：從vector中移除某個element。即移除某個constraint。
25. Vec_IntArray：得到integer array。
26. Vec_IntPush：增加element到vector中，即增加某個constraint。
27. Vec_IntAlloc：初始化vector的大小。
28. Vec_IntClear：清空已經儲存的element。
29. sat_solver_delete：刪除不用的sat_solver。
30. Cnf_DataFree：刪除不用的CNF。


## 找unateness的流程
1. 針對某個PO創造出single output的cone。
1. 把cone轉換成AIG，解出CNF(for positive cofactor)，並創造其sat solver pSat。
2. 複製出另一份CNF(for negative cofactor)，用sat_solver_addclause把這個CNF全部加進去pSat中。
3. 使用sat_solver_add_buffer_enable加入N組clause，用來判斷現在是針對哪個PI做cofactor，N為PI的個數。
4. 針對cone中的每個PI：
    下檢查positive unateness的相關constraint，解sat，由結果判斷positive unateness。
    下檢查negative unateness的相關constraint，解sat，由結果判斷negative unateness。
    將此PI依照unateness放入相對應的vector，共有三種postive、negative和binate vector。
1. 檢查完cone中的每個PI之後，把整個電路中的其他PI都同時放入positve和negative vector中。
2. 依照Abc_Obj_t中的節點ID去sort這三個vector，把結果印出來。
3. repeat 1~7，直到全部的PO都做完。

## 優化
本次作業中最費時的部分是sat solver，所以我們必須減少丟進sat solver裡的clause個數，把電路切cone是個解決方法，可以減少要考慮的PO和PI。
ABC有內建用bdd去找unateness的方式，但是會有兩個測資沒辦法在5分鐘內跑完。
其他的優化部分大致上是可以重複利用的constraint就多使用，不要浪費時間重複下constraint。
## 相關問題
1.  Can your implementation solve the remaining 7 test cases (possibly with a longer time limit)?
大部分的測資沒辦法在時間內解完。
1. How does your implementation compared to the BDD-based command `print_unate` in ABC?
比BDD-based command的快，BDD-based command有兩個測資沒辦法在五分鐘內跑完。
1. What are the differences between random control and arithmetic circuits? Which category is more challenging?
random control比較簡單。

