TimeQuest Timing Analyzer report for par_to_ser
Tue Aug 30 14:20:06 2011
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'clk_i'
 11. Slow 1200mV 85C Model Hold: 'clk_i'
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_i'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk_i'
 25. Slow 1200mV 0C Model Hold: 'clk_i'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_i'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk_i'
 38. Fast 1200mV 0C Model Hold: 'clk_i'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_i'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Fast 1200mV 0C Model Metastability Report
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Board Trace Model Assignments
 51. Input Transition Times
 52. Signal Integrity Metrics (Slow 1200mv 0c Model)
 53. Signal Integrity Metrics (Slow 1200mv 85c Model)
 54. Signal Integrity Metrics (Fast 1200mv 0c Model)
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name      ; par_to_ser                                       ;
; Device Family      ; Cyclone IV GX                                    ;
; Device Name        ; EP4CGX15BF14C6                                   ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 320.72 MHz ; 250.0 MHz       ; clk_i      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk_i ; -2.118 ; -80.255            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk_i ; 0.355 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk_i ; -3.000 ; -70.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_i'                                                                                                                                              ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.118 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.044      ;
; -2.116 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.042      ;
; -2.113 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.039      ;
; -2.109 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.035      ;
; -2.103 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 3.029      ;
; -2.055 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.981      ;
; -1.997 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.923      ;
; -1.978 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.904      ;
; -1.974 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.900      ;
; -1.955 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.881      ;
; -1.945 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.870      ;
; -1.927 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.852      ;
; -1.924 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.849      ;
; -1.894 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.819      ;
; -1.886 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.811      ;
; -1.883 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.808      ;
; -1.875 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.800      ;
; -1.873 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.799      ;
; -1.873 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.798      ;
; -1.872 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.798      ;
; -1.871 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.796      ;
; -1.870 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.795      ;
; -1.868 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.794      ;
; -1.864 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.789      ;
; -1.847 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.778      ;
; -1.839 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.764      ;
; -1.812 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.737      ;
; -1.795 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.720      ;
; -1.793 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.718      ;
; -1.790 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.715      ;
; -1.782 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.707      ;
; -1.781 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.706      ;
; -1.781 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.711      ;
; -1.779 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.704      ;
; -1.773 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.698      ;
; -1.771 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.696      ;
; -1.770 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.695      ;
; -1.768 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.693      ;
; -1.762 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.687      ;
; -1.759 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.684      ;
; -1.753 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.679      ;
; -1.750 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.676      ;
; -1.741 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.672      ;
; -1.740 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.665      ;
; -1.738 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.663      ;
; -1.732 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.657      ;
; -1.729 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.654      ;
; -1.720 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.646      ;
; -1.712 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.637      ;
; -1.691 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.621      ;
; -1.684 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.609      ;
; -1.675 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.605      ;
; -1.666 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[16] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.592      ;
; -1.646 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.572      ;
; -1.643 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.569      ;
; -1.643 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.568      ;
; -1.641 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.567      ;
; -1.638 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.564      ;
; -1.632 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.557      ;
; -1.630 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.555      ;
; -1.621 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.547      ;
; -1.621 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.546      ;
; -1.621 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.546      ;
; -1.620 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.546      ;
; -1.617 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.543      ;
; -1.610 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.535      ;
; -1.608 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.534      ;
; -1.607 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.532      ;
; -1.605 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.531      ;
; -1.604 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.534      ;
; -1.601 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.531      ;
; -1.601 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.531      ;
; -1.600 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.530      ;
; -1.598 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.528      ;
; -1.597 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.527      ;
; -1.592 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.522      ;
; -1.589 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.519      ;
; -1.587 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.513      ;
; -1.585 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.515      ;
; -1.582 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[22] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.508      ;
; -1.580 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.069     ; 2.506      ;
; -1.576 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[20] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.507      ;
; -1.571 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.501      ;
; -1.568 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.498      ;
; -1.567 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.497      ;
; -1.559 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.065     ; 2.489      ;
; -1.550 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.475      ;
; -1.543 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.474      ;
; -1.541 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.472      ;
; -1.541 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.472      ;
; -1.539 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.470      ;
; -1.538 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.469      ;
; -1.536 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.467      ;
; -1.530 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.455      ;
; -1.529 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.460      ;
; -1.528 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.453      ;
; -1.527 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.064     ; 2.458      ;
; -1.524 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.449      ;
; -1.521 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.446      ;
; -1.519 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.070     ; 2.444      ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_i'                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; control_block:control_block_instance|en_shiftreg   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|active        ; control_block:control_block_instance|active        ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[2]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[33]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[7]     ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[34]    ; control_block:control_block_instance|buffer[34]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[35]    ; control_block:control_block_instance|buffer[35]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[36]    ; control_block:control_block_instance|buffer[36]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|buffer[38]    ; control_block:control_block_instance|buffer[38]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; control_block:control_block_instance|en_module     ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; control_block:control_block_instance|buffer[1]     ; control_block:control_block_instance|buffer[1]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[32]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; control_block:control_block_instance|buffer[37]    ; control_block:control_block_instance|buffer[37]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; control_block:control_block_instance|buffer[39]    ; control_block:control_block_instance|buffer[39]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.577      ;
; 0.370 ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.592      ;
; 0.382 ; control_block:control_block_instance|buffer[4]     ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.604      ;
; 0.385 ; control_block:control_block_instance|buffer[0]     ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.606      ;
; 0.478 ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.700      ;
; 0.510 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.732      ;
; 0.522 ; control_block:control_block_instance|en_end        ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.066      ; 0.745      ;
; 0.541 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.763      ;
; 0.543 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.765      ;
; 0.544 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.766      ;
; 0.556 ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.778      ;
; 0.556 ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.778      ;
; 0.557 ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.778      ;
; 0.560 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.782      ;
; 0.563 ; upcounter:upcounter_instance|count[3]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.785      ;
; 0.566 ; control_block:control_block_instance|buffer[1]     ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.787      ;
; 0.572 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.794      ;
; 0.576 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.798      ;
; 0.582 ; control_block:control_block_instance|buffer[6]     ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.804      ;
; 0.588 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.810      ;
; 0.593 ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.815      ;
; 0.607 ; control_block:control_block_instance|en_start      ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.829      ;
; 0.609 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.831      ;
; 0.613 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_start      ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.835      ;
; 0.615 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.837      ;
; 0.617 ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.839      ;
; 0.620 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.842      ;
; 0.625 ; control_block:control_block_instance|active        ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.847      ;
; 0.633 ; control_block:control_block_instance|active        ; control_block:control_block_instance|load_shiftreg ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.855      ;
; 0.635 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.857      ;
; 0.640 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.862      ;
; 0.648 ; control_block:control_block_instance|buffer[3]     ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.870      ;
; 0.659 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.881      ;
; 0.661 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.883      ;
; 0.668 ; control_block:control_block_instance|buffer[18]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.890      ;
; 0.669 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.891      ;
; 0.676 ; control_block:control_block_instance|buffer[0]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.897      ;
; 0.712 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.934      ;
; 0.736 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.957      ;
; 0.736 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.957      ;
; 0.736 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.957      ;
; 0.736 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.957      ;
; 0.747 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.968      ;
; 0.751 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.973      ;
; 0.756 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.978      ;
; 0.757 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.979      ;
; 0.757 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.979      ;
; 0.770 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[24]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.991      ;
; 0.775 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[18]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.997      ;
; 0.775 ; control_block:control_block_instance|buffer[20]    ; control_block:control_block_instance|buffer[12]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.997      ;
; 0.775 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[26]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.997      ;
; 0.777 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[13]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 0.998      ;
; 0.777 ; control_block:control_block_instance|buffer[28]    ; control_block:control_block_instance|buffer[28]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 0.999      ;
; 0.778 ; control_block:control_block_instance|buffer[17]    ; control_block:control_block_instance|buffer[17]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.000      ;
; 0.783 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[30]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.005      ;
; 0.789 ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.070      ; 1.016      ;
; 0.790 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[15]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.011      ;
; 0.793 ; control_block:control_block_instance|buffer[9]     ; control_block:control_block_instance|buffer[9]     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.015      ;
; 0.793 ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.070      ; 1.020      ;
; 0.801 ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; clk_i        ; clk_i       ; 0.000        ; 0.060      ; 1.018      ;
; 0.834 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.056      ;
; 0.849 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[23]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.070      ;
; 0.850 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.072      ;
; 0.851 ; control_block:control_block_instance|buffer[25]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.073      ;
; 0.851 ; control_block:control_block_instance|buffer[10]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.073      ;
; 0.852 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.074      ;
; 0.853 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.074      ;
; 0.854 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.075      ;
; 0.854 ; control_block:control_block_instance|buffer[14]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.076      ;
; 0.854 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.076      ;
; 0.855 ; control_block:control_block_instance|buffer[19]    ; control_block:control_block_instance|buffer[11]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.077      ;
; 0.856 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[31]    ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.077      ;
; 0.856 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.077      ;
; 0.856 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.078      ;
; 0.856 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.078      ;
; 0.857 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.079      ;
; 0.857 ; control_block:control_block_instance|buffer[16]    ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.078      ;
; 0.862 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.084      ;
; 0.863 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.085      ;
; 0.864 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.086      ;
; 0.865 ; control_block:control_block_instance|buffer[2]     ; control_block:control_block_instance|buffer[2]     ; clk_i        ; clk_i       ; 0.000        ; 0.065      ; 1.087      ;
; 0.866 ; control_block:control_block_instance|buffer[5]     ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.064      ; 1.087      ;
; 0.871 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|load_shiftreg ; clk_i        ; clk_i       ; 0.000        ; 0.066      ; 1.094      ;
; 0.873 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.066      ; 1.096      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_i'                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|active        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[32]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[33]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[34]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[35]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[36]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[37]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[38]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[39]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_end        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_module     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_shiftreg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|load_shiftreg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|rst_counter   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[3]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[10]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[13]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[15]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[17]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[18]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[21]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[23]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[25]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[26]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[29]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[2]     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[31]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[33]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[34]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[37]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[39]    ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[5]     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[7]     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[9]     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[30]    ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; en_i           ; clk_i      ; 4.054 ; 4.575 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; 3.751 ; 4.308 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; 2.398 ; 2.914 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; 2.152 ; 2.630 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; 2.601 ; 3.083 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; 2.091 ; 2.576 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; 2.058 ; 2.562 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; 2.052 ; 2.535 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; 2.027 ; 2.496 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; 3.751 ; 4.308 ; Rise       ; clk_i           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; en_i           ; clk_i      ; -1.640 ; -2.051 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; -1.281 ; -1.685 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; -1.745 ; -2.209 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; -1.585 ; -2.046 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; -2.049 ; -2.497 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; -1.559 ; -1.997 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; -1.281 ; -1.685 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; -1.410 ; -1.846 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; -1.387 ; -1.801 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; -1.903 ; -2.379 ; Rise       ; clk_i           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 7.505 ; 7.622 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 5.917 ; 5.854 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 6.372 ; 6.332 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 7.110 ; 7.222 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 5.725 ; 5.661 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 6.163 ; 6.121 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 355.24 MHz ; 250.0 MHz       ; clk_i      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -1.815 ; -65.482           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.309 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -70.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_i'                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.815 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.749      ;
; -1.813 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.747      ;
; -1.811 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.745      ;
; -1.810 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.744      ;
; -1.802 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.736      ;
; -1.774 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.708      ;
; -1.713 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.647      ;
; -1.700 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.635      ;
; -1.697 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.632      ;
; -1.674 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.608      ;
; -1.670 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.603      ;
; -1.608 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.541      ;
; -1.604 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.537      ;
; -1.603 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.538      ;
; -1.601 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.535      ;
; -1.600 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.535      ;
; -1.597 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.530      ;
; -1.595 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.528      ;
; -1.593 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.526      ;
; -1.591 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.524      ;
; -1.589 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.522      ;
; -1.587 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.520      ;
; -1.584 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.517      ;
; -1.583 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.522      ;
; -1.578 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.511      ;
; -1.573 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.506      ;
; -1.550 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.483      ;
; -1.521 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.454      ;
; -1.520 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.453      ;
; -1.519 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.452      ;
; -1.518 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.451      ;
; -1.516 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.449      ;
; -1.513 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.450      ;
; -1.507 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.440      ;
; -1.486 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.425      ;
; -1.479 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.412      ;
; -1.478 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.411      ;
; -1.476 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.409      ;
; -1.474 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.407      ;
; -1.472 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.405      ;
; -1.467 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.400      ;
; -1.465 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.398      ;
; -1.463 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.396      ;
; -1.463 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.396      ;
; -1.454 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.387      ;
; -1.450 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.383      ;
; -1.447 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.384      ;
; -1.446 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.381      ;
; -1.442 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.377      ;
; -1.433 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.368      ;
; -1.416 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.353      ;
; -1.412 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.346      ;
; -1.394 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.327      ;
; -1.383 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.316      ;
; -1.379 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.314      ;
; -1.379 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.312      ;
; -1.377 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.310      ;
; -1.377 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.312      ;
; -1.376 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.311      ;
; -1.375 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.310      ;
; -1.374 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.307      ;
; -1.372 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.305      ;
; -1.372 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.305      ;
; -1.356 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.290      ;
; -1.350 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.284      ;
; -1.350 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.283      ;
; -1.350 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.287      ;
; -1.346 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.280      ;
; -1.338 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.273      ;
; -1.335 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[22] ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.270      ;
; -1.335 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.270      ;
; -1.332 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[20] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.271      ;
; -1.331 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.266      ;
; -1.322 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.060     ; 2.257      ;
; -1.318 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.255      ;
; -1.317 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.254      ;
; -1.314 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.251      ;
; -1.313 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.250      ;
; -1.311 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.248      ;
; -1.307 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.244      ;
; -1.306 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.239      ;
; -1.305 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.242      ;
; -1.304 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.241      ;
; -1.304 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.241      ;
; -1.300 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.237      ;
; -1.298 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.235      ;
; -1.295 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.228      ;
; -1.293 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.226      ;
; -1.291 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.058     ; 2.228      ;
; -1.290 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.229      ;
; -1.288 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.227      ;
; -1.288 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.227      ;
; -1.286 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.225      ;
; -1.286 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.225      ;
; -1.284 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.223      ;
; -1.277 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.216      ;
; -1.275 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[12] ; clk_i        ; clk_i       ; 1.000        ; -0.056     ; 2.214      ;
; -1.265 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 2.199      ;
; -1.264 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.197      ;
; -1.262 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.062     ; 2.195      ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_i'                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; control_block:control_block_instance|active        ; control_block:control_block_instance|active        ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; control_block:control_block_instance|en_module     ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|en_shiftreg   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[2]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[1]     ; control_block:control_block_instance|buffer[1]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[32]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[33]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[7]     ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[34]    ; control_block:control_block_instance|buffer[34]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[35]    ; control_block:control_block_instance|buffer[35]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[36]    ; control_block:control_block_instance|buffer[36]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[37]    ; control_block:control_block_instance|buffer[37]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[38]    ; control_block:control_block_instance|buffer[38]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; control_block:control_block_instance|buffer[39]    ; control_block:control_block_instance|buffer[39]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.511      ;
; 0.334 ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.536      ;
; 0.335 ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.536      ;
; 0.348 ; control_block:control_block_instance|buffer[4]     ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.549      ;
; 0.349 ; control_block:control_block_instance|buffer[0]     ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.550      ;
; 0.432 ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.634      ;
; 0.455 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.656      ;
; 0.477 ; control_block:control_block_instance|en_end        ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.679      ;
; 0.487 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.689      ;
; 0.491 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.693      ;
; 0.495 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.697      ;
; 0.501 ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.703      ;
; 0.501 ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.703      ;
; 0.503 ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.704      ;
; 0.507 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.708      ;
; 0.509 ; upcounter:upcounter_instance|count[3]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.710      ;
; 0.511 ; control_block:control_block_instance|buffer[1]     ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.712      ;
; 0.520 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.721      ;
; 0.526 ; control_block:control_block_instance|buffer[6]     ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.727      ;
; 0.533 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.734      ;
; 0.536 ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.737      ;
; 0.545 ; control_block:control_block_instance|en_start      ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.747      ;
; 0.552 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_start      ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.754      ;
; 0.552 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.753      ;
; 0.556 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.758      ;
; 0.560 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.761      ;
; 0.563 ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.764      ;
; 0.564 ; control_block:control_block_instance|active        ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.766      ;
; 0.565 ; control_block:control_block_instance|active        ; control_block:control_block_instance|load_shiftreg ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.767      ;
; 0.573 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.775      ;
; 0.575 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.777      ;
; 0.594 ; control_block:control_block_instance|buffer[3]     ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.795      ;
; 0.595 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.797      ;
; 0.601 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.802      ;
; 0.608 ; control_block:control_block_instance|buffer[18]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.809      ;
; 0.609 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.810      ;
; 0.614 ; control_block:control_block_instance|buffer[0]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.815      ;
; 0.652 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.853      ;
; 0.677 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.878      ;
; 0.678 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.678 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.678 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.678 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.678 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.678 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.879      ;
; 0.680 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.881      ;
; 0.684 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.885      ;
; 0.699 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[24]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.900      ;
; 0.704 ; control_block:control_block_instance|buffer[20]    ; control_block:control_block_instance|buffer[12]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.905      ;
; 0.705 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[18]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.906      ;
; 0.705 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[13]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.906      ;
; 0.705 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[26]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.906      ;
; 0.706 ; control_block:control_block_instance|buffer[17]    ; control_block:control_block_instance|buffer[17]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.907      ;
; 0.706 ; control_block:control_block_instance|buffer[28]    ; control_block:control_block_instance|buffer[28]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.907      ;
; 0.713 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[30]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.914      ;
; 0.717 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[15]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.918      ;
; 0.719 ; control_block:control_block_instance|buffer[9]     ; control_block:control_block_instance|buffer[9]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.920      ;
; 0.732 ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.062      ; 0.938      ;
; 0.736 ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; clk_i        ; clk_i       ; 0.000        ; 0.054      ; 0.934      ;
; 0.740 ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.945      ;
; 0.752 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.953      ;
; 0.759 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.960      ;
; 0.765 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.966      ;
; 0.766 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.967      ;
; 0.766 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.967      ;
; 0.768 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[23]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.969      ;
; 0.768 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.969      ;
; 0.769 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.970      ;
; 0.771 ; control_block:control_block_instance|buffer[10]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.972      ;
; 0.772 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.973      ;
; 0.772 ; control_block:control_block_instance|buffer[25]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.973      ;
; 0.773 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.974      ;
; 0.774 ; control_block:control_block_instance|buffer[14]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.975      ;
; 0.774 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.975      ;
; 0.775 ; control_block:control_block_instance|buffer[19]    ; control_block:control_block_instance|buffer[11]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.976      ;
; 0.775 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.976      ;
; 0.775 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.976      ;
; 0.776 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[31]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.977      ;
; 0.776 ; control_block:control_block_instance|buffer[16]    ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.977      ;
; 0.776 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.977      ;
; 0.783 ; control_block:control_block_instance|buffer[5]     ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.984      ;
; 0.784 ; control_block:control_block_instance|buffer[2]     ; control_block:control_block_instance|buffer[2]     ; clk_i        ; clk_i       ; 0.000        ; 0.057      ; 0.985      ;
; 0.796 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.998      ;
; 0.797 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|active        ; clk_i        ; clk_i       ; 0.000        ; 0.058      ; 0.999      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_i'                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|active        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[32]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[33]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[34]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[35]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[36]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[37]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[38]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[39]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_end        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_module     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_shiftreg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|load_shiftreg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|rst_counter   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[3]              ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|active        ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[30]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[32]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[35]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[36]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[38]    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[3]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[4]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[6]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[8]     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_end        ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_module     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_shiftreg   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_start      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|load_shiftreg ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[0]   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[1]   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[2]   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|rst_counter   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; en_i           ; clk_i      ; 3.610 ; 3.967 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; 3.340 ; 3.729 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; 2.091 ; 2.474 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; 1.858 ; 2.227 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; 2.275 ; 2.636 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; 1.799 ; 2.179 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; 1.778 ; 2.163 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; 1.784 ; 2.137 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; 1.735 ; 2.106 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; 3.340 ; 3.729 ; Rise       ; clk_i           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; en_i           ; clk_i      ; -1.400 ; -1.709 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; -1.074 ; -1.384 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; -1.503 ; -1.852 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; -1.344 ; -1.707 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; -1.779 ; -2.123 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; -1.323 ; -1.674 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; -1.074 ; -1.384 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; -1.207 ; -1.531 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; -1.162 ; -1.492 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; -1.642 ; -2.013 ; Rise       ; clk_i           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 6.687 ; 6.773 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 5.281 ; 5.222 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 5.729 ; 5.640 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 6.324 ; 6.420 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 5.107 ; 5.048 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 5.542 ; 5.453 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -0.779 ; -20.012           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -72.152                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_i'                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.779 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.727      ;
; -0.776 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.724      ;
; -0.729 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.677      ;
; -0.727 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.675      ;
; -0.726 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.674      ;
; -0.724 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.672      ;
; -0.719 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.667      ;
; -0.717 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.666      ;
; -0.713 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.662      ;
; -0.698 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.645      ;
; -0.696 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.643      ;
; -0.695 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.642      ;
; -0.661 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.608      ;
; -0.660 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.609      ;
; -0.656 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.605      ;
; -0.655 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.602      ;
; -0.642 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.589      ;
; -0.641 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.588      ;
; -0.640 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.588      ;
; -0.627 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.578      ;
; -0.616 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.563      ;
; -0.615 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.562      ;
; -0.614 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.561      ;
; -0.613 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.560      ;
; -0.609 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.556      ;
; -0.609 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.557      ;
; -0.608 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.555      ;
; -0.607 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.554      ;
; -0.606 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.553      ;
; -0.606 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.553      ;
; -0.606 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.553      ;
; -0.605 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.552      ;
; -0.601 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.548      ;
; -0.598 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.545      ;
; -0.597 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.544      ;
; -0.592 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.541      ;
; -0.592 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.539      ;
; -0.591 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.538      ;
; -0.589 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.536      ;
; -0.578 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.527      ;
; -0.577 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.526      ;
; -0.574 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.521      ;
; -0.571 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.518      ;
; -0.570 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.521      ;
; -0.563 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.510      ;
; -0.559 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.506      ;
; -0.557 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.504      ;
; -0.551 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.498      ;
; -0.543 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.492      ;
; -0.535 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.484      ;
; -0.521 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.470      ;
; -0.520 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.467      ;
; -0.516 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[16] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.464      ;
; -0.512 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.459      ;
; -0.507 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.456      ;
; -0.507 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.454      ;
; -0.505 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.452      ;
; -0.505 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.452      ;
; -0.502 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.451      ;
; -0.501 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.450      ;
; -0.486 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.435      ;
; -0.486 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.435      ;
; -0.485 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[25] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.432      ;
; -0.485 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.434      ;
; -0.485 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.434      ;
; -0.484 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.433      ;
; -0.483 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.431      ;
; -0.483 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.432      ;
; -0.483 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.432      ;
; -0.480 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[31] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.429      ;
; -0.479 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[29] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.428      ;
; -0.477 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[10] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.424      ;
; -0.476 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.425      ;
; -0.476 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.425      ;
; -0.475 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.424      ;
; -0.472 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.419      ;
; -0.470 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.417      ;
; -0.469 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.416      ;
; -0.467 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.416      ;
; -0.464 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.413      ;
; -0.463 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.410      ;
; -0.461 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.408      ;
; -0.458 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[22] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.407      ;
; -0.457 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[14] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.406      ;
; -0.453 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[17] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.400      ;
; -0.452 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[34] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.399      ;
; -0.451 ; control_block:control_block_instance|num_byte[2] ; control_block:control_block_instance|buffer[18] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.398      ;
; -0.451 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[34] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.398      ;
; -0.449 ; control_block:control_block_instance|num_byte[0] ; control_block:control_block_instance|buffer[20] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.400      ;
; -0.449 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[21] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.398      ;
; -0.448 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[33] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.395      ;
; -0.448 ; upcounter:upcounter_instance|count[3]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.396      ;
; -0.447 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[33] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.394      ;
; -0.447 ; upcounter:upcounter_instance|count[0]            ; control_block:control_block_instance|buffer[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.395      ;
; -0.441 ; upcounter:upcounter_instance|count[1]            ; control_block:control_block_instance|buffer[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.390      ;
; -0.441 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[23] ; clk_i        ; clk_i       ; 1.000        ; -0.038     ; 1.390      ;
; -0.432 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[26] ; clk_i        ; clk_i       ; 1.000        ; -0.040     ; 1.379      ;
; -0.432 ; control_block:control_block_instance|num_byte[1] ; control_block:control_block_instance|buffer[16] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 1.380      ;
; -0.428 ; upcounter:upcounter_instance|count[2]            ; control_block:control_block_instance|buffer[11] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.379      ;
+--------+--------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_i'                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; control_block:control_block_instance|en_shiftreg   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|active        ; control_block:control_block_instance|active        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[2]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[1]     ; control_block:control_block_instance|buffer[1]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[32]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[33]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[7]     ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[34]    ; control_block:control_block_instance|buffer[34]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[35]    ; control_block:control_block_instance|buffer[35]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[36]    ; control_block:control_block_instance|buffer[36]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[37]    ; control_block:control_block_instance|buffer[37]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[38]    ; control_block:control_block_instance|buffer[38]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|buffer[39]    ; control_block:control_block_instance|buffer[39]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_block:control_block_instance|en_module     ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.314      ;
; 0.200 ; control_block:control_block_instance|buffer[4]     ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.321      ;
; 0.202 ; control_block:control_block_instance|buffer[0]     ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.323      ;
; 0.254 ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.375      ;
; 0.274 ; control_block:control_block_instance|en_end        ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.038      ; 0.396      ;
; 0.276 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.397      ;
; 0.297 ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.422      ;
; 0.303 ; upcounter:upcounter_instance|count[3]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; control_block:control_block_instance|buffer[1]     ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.431      ;
; 0.315 ; control_block:control_block_instance|buffer[6]     ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.440      ;
; 0.323 ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.444      ;
; 0.328 ; control_block:control_block_instance|en_start      ; control_block:control_block_instance|en_module     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.449      ;
; 0.331 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_start      ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.452      ;
; 0.333 ; control_block:control_block_instance|num_byte[0]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; control_block:control_block_instance|active        ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.457      ;
; 0.336 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.457      ;
; 0.338 ; control_block:control_block_instance|buffer[3]     ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.459      ;
; 0.342 ; control_block:control_block_instance|active        ; control_block:control_block_instance|load_shiftreg ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.463      ;
; 0.345 ; control_block:control_block_instance|buffer[33]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.466      ;
; 0.348 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.469      ;
; 0.348 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; control_block:control_block_instance|buffer[18]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.470      ;
; 0.349 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.470      ;
; 0.354 ; control_block:control_block_instance|buffer[0]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.475      ;
; 0.366 ; control_block:control_block_instance|load_shiftreg ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.487      ;
; 0.376 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[0]              ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; control_block:control_block_instance|rst_counter   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[7]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.497      ;
; 0.389 ; control_block:control_block_instance|active        ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.036      ; 0.509      ;
; 0.397 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|en_end        ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.518      ;
; 0.406 ; control_block:control_block_instance|buffer[32]    ; control_block:control_block_instance|buffer[24]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.527      ;
; 0.410 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[18]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.531      ;
; 0.410 ; control_block:control_block_instance|buffer[20]    ; control_block:control_block_instance|buffer[12]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.531      ;
; 0.410 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[13]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.531      ;
; 0.411 ; control_block:control_block_instance|buffer[17]    ; control_block:control_block_instance|buffer[17]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.532      ;
; 0.411 ; control_block:control_block_instance|buffer[26]    ; control_block:control_block_instance|buffer[26]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.532      ;
; 0.411 ; control_block:control_block_instance|buffer[28]    ; control_block:control_block_instance|buffer[28]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.532      ;
; 0.417 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[30]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.538      ;
; 0.418 ; control_block:control_block_instance|buffer[15]    ; control_block:control_block_instance|buffer[15]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.539      ;
; 0.420 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.541      ;
; 0.420 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[1]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.541      ;
; 0.421 ; control_block:control_block_instance|num_byte[2]   ; control_block:control_block_instance|num_byte[0]   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.542      ;
; 0.422 ; control_block:control_block_instance|buffer[9]     ; control_block:control_block_instance|buffer[9]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.543      ;
; 0.426 ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ; clk_i        ; clk_i       ; 0.000        ; 0.040      ; 0.550      ;
; 0.430 ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.549      ;
; 0.432 ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ; clk_i        ; clk_i       ; 0.000        ; 0.039      ; 0.555      ;
; 0.450 ; upcounter:upcounter_instance|count[1]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[23]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; control_block:control_block_instance|buffer[25]    ; control_block:control_block_instance|buffer[25]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; control_block:control_block_instance|buffer[10]    ; control_block:control_block_instance|buffer[10]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; control_block:control_block_instance|buffer[13]    ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; control_block:control_block_instance|buffer[14]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; control_block:control_block_instance|buffer[30]    ; control_block:control_block_instance|buffer[22]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; control_block:control_block_instance|buffer[8]     ; control_block:control_block_instance|buffer[0]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; control_block:control_block_instance|buffer[22]    ; control_block:control_block_instance|buffer[14]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; control_block:control_block_instance|buffer[19]    ; control_block:control_block_instance|buffer[11]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; control_block:control_block_instance|buffer[31]    ; control_block:control_block_instance|buffer[31]    ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|load_shiftreg ; clk_i        ; clk_i       ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; control_block:control_block_instance|buffer[16]    ; control_block:control_block_instance|buffer[8]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; control_block:control_block_instance|buffer[2]     ; control_block:control_block_instance|buffer[2]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; control_block:control_block_instance|buffer[5]     ; control_block:control_block_instance|buffer[5]     ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; upcounter:upcounter_instance|count[0]              ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.584      ;
; 0.467 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|rst_counter   ; clk_i        ; clk_i       ; 0.000        ; 0.038      ; 0.589      ;
; 0.468 ; upcounter:upcounter_instance|count[1]              ; control_block:control_block_instance|active        ; clk_i        ; clk_i       ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; upcounter:upcounter_instance|count[2]              ; upcounter:upcounter_instance|count[3]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[1]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; control_block:control_block_instance|num_byte[1]   ; control_block:control_block_instance|en_shiftreg   ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; control_block:control_block_instance|en_shiftreg   ; upcounter:upcounter_instance|count[2]              ; clk_i        ; clk_i       ; 0.000        ; 0.037      ; 0.592      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_i'                                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|active        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[25]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[26]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[29]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[30]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[31]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[32]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[33]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[34]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[35]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[36]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[37]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[38]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[39]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|buffer[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_end        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_module     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_shiftreg   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|en_start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|load_shiftreg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; control_block:control_block_instance|rst_counter   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; upcounter:upcounter_instance|count[3]              ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[0]     ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[16]    ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[1]     ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[24]    ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[32]    ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[8]     ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_end        ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|en_shiftreg   ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[0]   ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[1]   ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|num_byte[2]   ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[4]               ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; lpm_shiftreg:shiftreg_13bits|dffs[5]               ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; upcounter:upcounter_instance|count[0]              ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; upcounter:upcounter_instance|count[1]              ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; upcounter:upcounter_instance|count[2]              ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; upcounter:upcounter_instance|count[3]              ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|active        ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[10]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[11]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[12]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[14]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[17]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[18]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[19]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[20]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[22]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[25]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[26]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[27]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[28]    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; control_block:control_block_instance|buffer[2]     ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; en_i           ; clk_i      ; 2.207 ; 2.945 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; 2.110 ; 2.861 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; 1.344 ; 1.988 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; 1.201 ; 1.812 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; 1.471 ; 2.108 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; 1.173 ; 1.781 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; 1.152 ; 1.776 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; 1.140 ; 1.757 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; 1.143 ; 1.743 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; 2.110 ; 2.861 ; Rise       ; clk_i           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; en_i           ; clk_i      ; -0.889 ; -1.453 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; -0.706 ; -1.245 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; -0.973 ; -1.584 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; -0.892 ; -1.487 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; -1.160 ; -1.771 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; -0.874 ; -1.452 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; -0.706 ; -1.245 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; -0.781 ; -1.365 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; -0.783 ; -1.351 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; -1.081 ; -1.697 ; Rise       ; clk_i           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 4.542 ; 4.573 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 3.460 ; 3.499 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 3.779 ; 3.808 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 4.313 ; 4.330 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 3.345 ; 3.381 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 3.655 ; 3.681 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.118  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_i           ; -2.118  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -80.255 ; 0.0   ; 0.0      ; 0.0     ; -72.152             ;
;  clk_i           ; -80.255 ; 0.000 ; N/A      ; N/A     ; -72.152             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; en_i           ; clk_i      ; 4.054 ; 4.575 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; 3.751 ; 4.308 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; 2.398 ; 2.914 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; 2.152 ; 2.630 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; 2.601 ; 3.083 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; 2.091 ; 2.576 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; 2.058 ; 2.562 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; 2.052 ; 2.535 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; 2.027 ; 2.496 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; 3.751 ; 4.308 ; Rise       ; clk_i           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; en_i           ; clk_i      ; -0.889 ; -1.453 ; Rise       ; clk_i           ;
; prl_data_i[*]  ; clk_i      ; -0.706 ; -1.245 ; Rise       ; clk_i           ;
;  prl_data_i[0] ; clk_i      ; -0.973 ; -1.584 ; Rise       ; clk_i           ;
;  prl_data_i[1] ; clk_i      ; -0.892 ; -1.487 ; Rise       ; clk_i           ;
;  prl_data_i[2] ; clk_i      ; -1.160 ; -1.771 ; Rise       ; clk_i           ;
;  prl_data_i[3] ; clk_i      ; -0.874 ; -1.452 ; Rise       ; clk_i           ;
;  prl_data_i[4] ; clk_i      ; -0.706 ; -1.245 ; Rise       ; clk_i           ;
;  prl_data_i[5] ; clk_i      ; -0.781 ; -1.365 ; Rise       ; clk_i           ;
;  prl_data_i[6] ; clk_i      ; -0.783 ; -1.351 ; Rise       ; clk_i           ;
;  prl_data_i[7] ; clk_i      ; -1.081 ; -1.697 ; Rise       ; clk_i           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 7.505 ; 7.622 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 5.917 ; 5.854 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 6.372 ; 6.332 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; busy_o     ; clk_i      ; 4.313 ; 4.330 ; Rise       ; clk_i           ;
; en_o       ; clk_i      ; 3.345 ; 3.381 ; Rise       ; clk_i           ;
; ser_data_o ; clk_i      ; 3.655 ; 3.681 ; Rise       ; clk_i           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; ser_data_o    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; en_o          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; busy_o        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk_i          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_i          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; prl_data_i[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ser_data_o    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; en_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; busy_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0349 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0349 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ser_data_o    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; en_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; busy_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00496 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00496 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ser_data_o    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; en_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; busy_o        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 695      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 695      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 138   ; 138  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Tue Aug 30 14:19:49 2011
Info: Command: quartus_sta par_to_ser -c par_to_ser
Info: qsta_default_script.tcl version: #1
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning: Synopsys Design Constraints File file not found: 'par_to_ser.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_i clk_i
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.118
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.118       -80.255 clk_i 
Info: Worst-case hold slack is 0.355
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.355         0.000 clk_i 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -70.000 clk_i 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.815
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.815       -65.482 clk_i 
Info: Worst-case hold slack is 0.309
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.309         0.000 clk_i 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -70.000 clk_i 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -rise_to [get_clocks {clk_i}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk_i}] -fall_to [get_clocks {clk_i}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.779
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.779       -20.012 clk_i 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 clk_i 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -72.152 clk_i 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 270 megabytes
    Info: Processing ended: Tue Aug 30 14:20:06 2011
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:07


