### Reference
[1] https://www.cnblogs.com/hxing/p/14509169.html

### Hierarchical Clock Gating
时钟门控分为一次三个层级：
* Coarse-Grained Gating (CGCG)
Gate the sub-system/block(root) level clock according to the system scenario(e.g. sleep)
* Medium-Grained Clock Gating (MGCG)
Gate the IP/sub-module (trunk) level clock according to activity (e.g. Bus idle)
* Fine-Grained Clock Gating (FGCG)
Gate the register level (leaf) clock with synthesis tools

### 时钟门控电路
* 简单的门控时钟
![](门控时钟.assets\23495115-48494528f09713c8.png)
上述电路中，将控制信号EN和时钟信号CLK直接进行与操作，来完成门控，对应的波形如下：
![](门控时钟.assets\23495115-80ad4cdb6b095052.png)
可以看到，如果EN信号不加控制，会导致门控时钟出现很多毛刺，时钟信号上的毛刺是非常危险的，因此上述电路所示的门控方法很少采用。
* 基于锁存器的门控时钟方案
为了避免上述简单逻辑与所带来的毛刺问题，引入基于锁存器的门控时钟方案，如下图所示：
![](门控时钟.assets\23495115-bab47c51d70792d2.png)
对应的时序图如下:
![](门控时钟.assets\23495115-a31f084503f4e007.png)
可以看到，这种方式基于锁存器0保持1通过的特性，保证在clk的低电平阶段进行clk使能的切换，再将锁存器输出的EN信号与原始的CLK信号相与，完成时钟的门控。
不过需要注意的是，在实际的电路中，如果锁存器的两个输入信号相隔很远，到达锁存器和与门的时钟skew很大时，也会导致毛刺的出现，如下图所示：
![](门控时钟.assets\23495115-e2da98d83aae9eea.png)
上述的右上图中，B点的时钟比A时钟迟到，并且Skew 大于 delay，这种情况下，产生了毛刺。为了消除毛刺，要控制Clock Skew，使它满足Skew小于Latch delay（也就是锁存器的clk-q的延时）。上述的右下图中，B点的时钟比A时钟早到，并且|Skew|大于ENsetup 一 (D->Q)，这种情况下，也产生了毛刺。为了消除毛刺，要控制Clock Skew，使它满足`|Skew|< ENsetup一(D->Q)`。
常见的是第一种毛刺，不过我们可以将这个逻辑做成一个单元（ICG：Integrated Clock Gating cell），这样就基本上能消除上面的那两种毛刺了，即：
![](门控时钟.assets\23495115-edc382a58529850f.png)
* 避免时钟门控信号存在毛刺的时钟门控方案（FPGA方案）
如果送到latch的en信号是组合逻辑输出，在latch前也可能存在毛刺，为了更加安全的滤掉毛刺或者尖峰，可以使用clock的下降沿对en信号进行采样，再将DFF采样后的en信号送到latch锁存，避免毛刺产生
https://www.intel.cn/content/www/cn/zh/docs/programmable/683082/20-3/recommended-clock-gating-methods.html
### 门控时钟的约束
一般综合库里面都会有门控时钟单元的约束，如果是自己使用逻辑实现的门控时钟，则需要增加相应的sdc约束
```set_clock_gating_check```
