`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 06/15/2024 04:25:10 AM
// Design Name: 
// Module Name: CLA_add
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module CLA_add_8bit(input [7:0]A,B,output[8:0]S);
wire [7:0]G,P;
//G
and Gate1(G[0],A[0],B[0]),
    Gate2(G[1],A[1],B[1]),
    Gate3(G[2],A[2],B[2]),
    Gate4(G[3],A[3],B[3]),
    Gate5(G[4],A[4],B[4]),
    Gate6(G[5],A[5],B[5]),
    Gate7(G[6],A[6],B[6]),
    Gate8(G[7],A[7],B[7]);
//P
xor Gate9 (P[0],A[0],B[0]),
    Gate10(P[1],A[1],B[1]),
    Gate11(P[2],A[2],B[2]),
    Gate12(P[3],A[3],B[3]),
    Gate13(P[4],A[4],B[4]),
    Gate14(P[5],A[5],B[5]),
    Gate15(P[6],A[6],B[6]),
    Gate16(P[7],A[7],B[7]);
wire [7:0]C;

//C[i]=G[i]+P[i]*C[i-1]
assign 
C[0]=G[0], 					
C[1]=G[1]|(P[1]&G[0]),			
C[2]=G[2]|(P[2]&G[1])|(P[2]&P[1]&G[0]),
C[3]=G[3]|(P[3]&G[2])|(P[3]&P[2]&G[1])|(P[3]&P[2]&P[1]&G[0]),
C[4]=G[4]|(P[4]&G[3])|(P[4]&P[3]&G[2])|(P[4]&P[3]&P[2]&G[1])|(P[4]&P[3]&P[2]&P[1]&G[0]),
C[5]=G[5]|(P[5]&G[4])|(P[5]&P[4]&G[3])|(P[5]&P[4]&P[3]&G[2])|(P[5]&P[4]&P[3]&P[2]&G[1])|(P[5]&P[4]&P[3]&P[2]&P[1]&G[0]),
C[6]=G[6]|(P[6]&G[5])|(P[6]&P[5]&G[4])|(P[6]&P[5]&P[4]&G[3])|(P[6]&P[5]&P[4]&P[3]&G[2])|(P[6]&P[5]&P[4]&P[3]&P[2]&G[1])|(P[6]&P[5]&P[4]&P[3]&P[2]&P[1]&G[0]),
C[7]=G[7]|(P[7]&G[6])|(P[7]&P[6]&G[5])|(P[7]&P[6]&P[5]&G[4])|(P[7]&P[6]&P[5]&P[4]&G[3])|(P[7]&P[6]&P[5]&P[4]&P[3]&G[2])|(P[7]&P[6]&P[5]&P[4]&P[3]&P[2]&G[1])|(P[7]&P[6]&P[5]&P[4]&P[3]&P[2]&P[1]&G[0]);

//S[i]=P[i]^C[i-1];
assign 
S[0]=P[0],
S[1]=P[1]^C[0],
S[2]=P[2]^C[1],
S[3]=P[3]^C[2],
S[4]=P[4]^C[3],
S[5]=P[5]^C[4],
S[6]=P[6]^C[5],
S[7]=P[7]^C[6],
S[8]=C[7];
endmodule
