---
layout: post
title: 计算机组成 - CPU 概述
categories: Computer
keywords: Computer
mathjax: true
---

中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。

**目录**

* TOC
{:toc}

$$
CPU是计算机中的核心部件
\begin{cases}
\ 数据运算功能\\[4ex]
\ 系统控制功能\\
\end{cases}
$$

# CPU 基本结构

![CPU 总体结构模型](/images/posts/CPU.jpg "CPU 总体结构模型")

1. 时序系统

2. 控制部件

3. 缓存部件

4. 寄存器(堆)

5. 运算部件

部件通过**数据/控制通路**互连, 实现信息交互

## 运算部件

ALU, 即运算逻辑部件

作用: 对操作数进行运算, 主要是算术运算/逻辑运算

基本组成: 

![ALU](/images/posts/ALU.png "ALU")

## 缓存部件

作用: 缓存从主存中读取的部分指令/数据

目的: 为提高 CPU 从主存中读取指令/数据的效率

## 寄存器组(堆)

作用: 存储各种用途的数据信息

类型 | 代号 | 数量 | 作用 | 备注
:-: | :-: | :-: | :- | :-
通用寄存器 |  | 多个 | 提供操作数、地址码、存放操作结果 | 有全局唯一地址，可在指令中直接使用该地址码
暂存器 |  | 多个 | 用来暂存产生的临时数据 | 无需分配地址码，不能在机器指令中使用 
指令寄存器 | IR | 1 | 用于存放指令代码 | 读取到指令后，直接存入指令寄存器中
程序计数器 | PC | 1 | 存放存储单元的地址码 | 表明指令在存储器中的存放位置，指令结束后自动修改指向下一指令
程序状态字寄存器 | PSW | 1| 记录现行程序的运行状态和程序的工作模式 | 指令执行时，自动设置特征位：进位、溢出、零值、负值、奇偶... 
地址寄存器 | MAR | 1 | 存放目标单元的地址码 | 读写存储器时，需先定位存储单元，先将有效地址送入MAR，再进行后续操作
数据缓冲寄存器 | MBR | 1 | 存放CPU与主存之间交换的数据 | 无论从主存读取的数据还是写入主存的数据，都要经过 MBR
堆栈指针 | SP | 1 | 固定存放堆栈的栈顶单元地址码 | 读写栈顶后，自动调节保持指向栈顶

## 控制器

作用：根据指令、时钟周期、外部信号等信息，产生各种控制信号（微命令），以便控制各种功能部件协同工作，完成指令的功能。

$$指令代码$$
$$\downarrow$$
$$时序信号\to \ 控制器\ \leftarrow 状态信号$$
$$\Downarrow$$
$$各种控制信号(微命令)\\[3ex]$$

类型 | 工作方式 | 信号产生
:-: | :- | :-:
组合逻辑控制器 | $$组合逻辑硬件电路\to 控制信号$$ | 硬件
微程序控制器 | $$微程序译码　　　\to 控制信号$$ | 软件

## 时序部件

时序信号：周期、节拍、脉冲等频率型信号序列

作用：产生时序信号的部件称为时序发生器或时序系统，由 1 个低频振荡器和倍频逻辑组成

$$低频振荡器\to 倍频逻辑\Rightarrow CPU 时钟周期信号 \to 机器周期信号 \to 指令周期信号$$

低频信号振荡器：低频脉冲源，能输出固定频率的基准脉冲信号（外频），作为系统时钟信号。系统时钟信号经过倍频放大后，产生执行指令所需要的各种时序信号：

1. 节拍信号，即 CPU 时钟周期信号
2. 工作周期信号，即机器周期信号，由多个时钟周期组成，至少包括一个时钟周期，为一次机器操作，如取指令
3. 指令周期信号，由多个工作周期组成，至少包括两个机器周期（取指令阶段 + 执行阶段），为一个完整指令的执行时间，如 ADD(a, b)

# CPU 的工作原理

## 主要功能

* 处理指令：控制指令的执行顺序

* 执行操作：产生控制信号控制部件工作

* 控制时间：控制各步操作的时序

* 数据运算：算术和逻辑运算

## 执行指令的流程

* 读取指令：从存储器中读取

* 指令译码：通过控制器进行、产生控制信号

* 指令执行：寻址、取数、运算

* 后续工作：保存结构、响应外部请求

## 部件的控制方式  

* 同步控制方式

    * 每步操作都向统一的外部时序信号对齐
    * 各步操作之间无交互

* 异步控制方式

    * 每一步操作不需向统一的外部时序信号对齐
    * 各步操作之间通过交互应答来实现协同

# CPU 的外部连接与 I/O 任务

## 外部连接类型

* 单处理机系统

    通过前端总线与北桥芯片组连接

    ![单处理机系统](/images/posts/Northbridge.jpg "单处理机系统")

* 多处理机系统

    高性能 CPU 中集成了主存、视频和 PCI-E 接口，CPU 与 CPU 之间通过 QPI、与芯片组之间通过 DMI 总线互连

    ![多处理机系统](/images/posts/MultipleCore.jpg "多处理机系统")

## 在 I/O 控制中的任务

主机与外设之间进行数据输入/输出操作时，在不同的I/O控制模式下，CPU 承担的任务各不相同：

* 程序传送模式：CPU 直接执行 I/O 指令

* 中断模式：CPU 执行终端服务程序

* DMA 模式：CPU 管理 DMA 控制器、善后处理

* IOP 和 PPU 模式：CPU 组织 I/O 程序，管理 IOP 与 PPU，以及善后处理

# CPU 发展历程

发展历史：

时间 | 工艺 | 技术特点 | 代表
:-: | :-: | :- | :-
1946-1970 | 非微处理器 | 电子管和晶体管 CPU 阶段，体积大、功耗高、集成度低、运算速度慢
1971-1973 | 单核微处理器 | 中小规模集成电路，4 位或 8 位微处理器
1974-1977 |  | 8 位中高档微处理器， 1MIPS
1978-1984 | $$3um$$ | 16 位，2MIPS
1985-1992 | $$2um$$ | 32 位，开始集成协处理器，采用流水线，10+MIPS | Intel 80486
1993-2002 | $$\lt 1um$$ | 32 位，集成度更高、< 1um，指令更丰富、功能更强，100+MIPS | Intel Pentium
2003-2004 | $$0.13um$$ | 64 位，0.13um，集体管集成度上亿，主频达 2.0GHz |  Intel Pentium 4x
2005-     | $$\lt 100nm$$ | 64 位多核多线程处理器 | Intel Core

国内：

时间 | 代表 | 工艺
:-: | :- | :-
2002 | 龙芯1 | 32 位 MIPSIII 7 级流水 266MHz
2005 | 龙芯2 | 64 位 0.18um 1GHz
2009 | 龙芯3A | 4 核 65nm 1GHz
2009 | 飞腾1000 | 8 核 64 线程
2012 | 龙芯3B-1500 | 8 核 28nm 1.5GHz
2013 | 飞腾1500 | 16核 SPARC V9 40nm 1.8GHz