module mux_41 (a, b,,c,d sel0,sel1 , y);
input a , b ,c,d;
output y ;
input sel0,sel1 ; 
reg y ;

always @(a or b or c or d or sel0 or sel1)
begin
    if (sel0=0 && sel1=0)   y=a ;
    else if (sel0=1 && sel1=0) y=b ;
    else if (sel0=0 && sel1=1) y=c;
    else y=d ;
end
endmodule 
//Magdy Mohamed Abdel Moneim Hafez