Fitter report for HW8_902912673
Mon Apr 24 14:37:24 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 24 14:37:24 2017       ;
; Quartus Prime Version           ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                   ; HW8_902912673                               ;
; Top-level Entity Name           ; hw6_top                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 556 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 416                                         ;
; Total pins                      ; 63 / 268 ( 24 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 4,202,496 / 7,024,640 ( 60 % )              ;
; Total RAM Blocks                ; 514 / 686 ( 75 % )                          ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                    ;                  ;                       ;
; hw6_edge:edgedetect|PS.ACTIVE                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|PS.ACTIVE~DUPLICATE                                                                            ;                  ;                       ;
; hw6_edge:edgedetect|PS.IDLE                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|PS.IDLE~DUPLICATE                                                                              ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[2]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[2]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[3]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[3]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[4]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[4]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[6]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q1[6]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q2[0]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q2[0]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[1]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[1]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[4]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[4]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[5]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1|q3[5]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[2]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[2]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[3]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[3]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[6]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3|q3[6]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|pixel_in_valid_reg                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|pixel_in_valid_reg~DUPLICATE                                                                   ;                  ;                       ;
; hw6_edge:edgedetect|row[2]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|row[2]~DUPLICATE                                                                               ;                  ;                       ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[1]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[1]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[2]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[2]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[3]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[3]~DUPLICATE                                                      ;                  ;                       ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[6]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_edge:edgedetect|simpleFIFO:fifo_1|wr_pointer[6]~DUPLICATE                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|counterX[5]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|counterX[5]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|counterY[1]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|counterY[1]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|counterY[2]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|counterY[2]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|counterY[5]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|counterY[5]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|counterY[6]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|counterY[6]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[1]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[1]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[2]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[2]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[3]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[3]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[4]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[4]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[6]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[6]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[9]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[9]~DUPLICATE                                                    ;                  ;                       ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[14]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[14]~DUPLICATE                                                   ;                  ;                       ;
; hw6_transpose:transpose|PS.OUT                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_transpose:transpose|PS.OUT~DUPLICATE                                                                           ;                  ;                       ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[0]~DUPLICATE ;                  ;                       ;
; hw6_transpose:transpose|i_count[1]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_transpose:transpose|i_count[1]~DUPLICATE                                                                       ;                  ;                       ;
; hw6_transpose:transpose|i_count[5]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_transpose:transpose|i_count[5]~DUPLICATE                                                                       ;                  ;                       ;
; hw6_transpose:transpose|i_count[7]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_transpose:transpose|i_count[7]~DUPLICATE                                                                       ;                  ;                       ;
; hw6_vga2pixel:vga2pixel|counterX[3]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_vga2pixel:vga2pixel|counterX[3]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_vga2pixel:vga2pixel|counterX[5]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_vga2pixel:vga2pixel|counterX[5]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_vga2pixel:vga2pixel|counterX[8]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_vga2pixel:vga2pixel|counterX[8]~DUPLICATE                                                                      ;                  ;                       ;
; hw6_vga2pixel:vga2pixel|counterX[10]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_vga2pixel:vga2pixel|counterX[10]~DUPLICATE                                                                     ;                  ;                       ;
; hw6_vga2pixel:vga2pixel|counterY[4]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hw6_vga2pixel:vga2pixel|counterY[4]~DUPLICATE                                                                      ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1872 ) ; 0.00 % ( 0 / 1872 )        ; 0.00 % ( 0 / 1872 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1872 ) ; 0.00 % ( 0 / 1872 )        ; 0.00 % ( 0 / 1872 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1872 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mike/Documents/Quartus/ECE 8813/HW8_902912673/output_files/HW8_902912673.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 556 / 56,480          ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 556                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 599 / 56,480          ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 121                   ;       ;
;         [b] ALMs used for LUT logic                         ; 412                   ;       ;
;         [c] ALMs used for registers                         ; 66                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 50 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 56,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 7                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 135 / 5,648           ; 2 %   ;
;     -- Logic LABs                                           ; 135                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 843                   ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 345                   ;       ;
;     -- 5 input functions                                    ; 74                    ;       ;
;     -- 4 input functions                                    ; 66                    ;       ;
;     -- <=3 input functions                                  ; 358                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 54                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 416                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 373 / 112,960         ; < 1 % ;
;         -- Secondary logic registers                        ; 43 / 112,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 375                   ;       ;
;         -- Routing optimization registers                   ; 41                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 63 / 268              ; 24 %  ;
;     -- Clock pins                                           ; 4 / 11                ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 514 / 686             ; 75 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 4,202,496 / 7,024,640 ; 60 %  ;
; Total block memory implementation bits                      ; 5,263,360 / 7,024,640 ; 75 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.3% / 3.2% / 3.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 13.3% / 12.8% / 14.9% ;       ;
; Maximum fan-out                                             ; 1187                  ;       ;
; Highest non-global fan-out                                  ; 517                   ;       ;
; Total fan-out                                               ; 16856                 ;       ;
; Average fan-out                                             ; 8.63                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 556 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 556                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 599 / 56480 ( 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 121                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 412                    ; 0                              ;
;         [c] ALMs used for registers                         ; 66                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 50 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 7                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 135 / 5648 ( 2 % )     ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 135                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 843                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 345                    ; 0                              ;
;     -- 5 input functions                                    ; 74                     ; 0                              ;
;     -- 4 input functions                                    ; 66                     ; 0                              ;
;     -- <=3 input functions                                  ; 358                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 54                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 373 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 43 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 375                    ; 0                              ;
;         -- Routing optimization registers                   ; 41                     ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 63                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 4202496                ; 0                              ;
; Total block memory implementation bits                      ; 5263360                ; 0                              ;
; M10K block                                                  ; 514 / 686 ( 74 % )     ; 0 / 686 ( 0 % )                ;
; Clock enable block                                          ; 1 / 122 ( < 1 % )      ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 28483                  ; 0                              ;
;     -- Registered Connections                               ; 13065                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 28                     ; 0                              ;
;     -- Output Ports                                         ; 35                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; B_in[0]       ; N8    ; 3B       ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[1]       ; T18   ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[2]       ; U22   ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[3]       ; K20   ; 7A       ; 72           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[4]       ; H21   ; 7A       ; 88           ; 81           ; 1            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[5]       ; C15   ; 7A       ; 62           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[6]       ; G20   ; 7A       ; 80           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B_in[7]       ; AB5   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[0]       ; J7    ; 8A       ; 38           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[1]       ; G11   ; 7A       ; 56           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[2]       ; P18   ; 5A       ; 89           ; 9            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[3]       ; C19   ; 7A       ; 78           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[4]       ; V21   ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[5]       ; P22   ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[6]       ; U8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; G_in[7]       ; E20   ; 7A       ; 76           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; HS_in         ; K19   ; 7A       ; 72           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[0]       ; L22   ; 5B       ; 89           ; 36           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[1]       ; B11   ; 7A       ; 50           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[2]       ; E12   ; 7A       ; 50           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[3]       ; F10   ; 8A       ; 40           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[4]       ; L8    ; 7A       ; 52           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[5]       ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[6]       ; K7    ; 8A       ; 40           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; R_in[7]       ; C9    ; 8A       ; 34           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; VS_in         ; M22   ; 5B       ; 89           ; 36           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk           ; M16   ; 5B       ; 89           ; 35           ; 60           ; 1187                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; sel_operation ; K17   ; 5B       ; 89           ; 37           ; 3            ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; B_out[0]        ; AA12  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[1]        ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[2]        ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[3]        ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[4]        ; N9    ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[5]        ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[6]        ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; B_out[7]        ; W19   ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[0]        ; AA14  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[1]        ; AB21  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[2]        ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[3]        ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[4]        ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[5]        ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[6]        ; P9    ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; G_out[7]        ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HS_out          ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[0]        ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[1]        ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[2]        ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[3]        ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[4]        ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[5]        ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[6]        ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; R_out[7]        ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; VS_out          ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[0]    ; AB15  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[1]    ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[2]    ; AA18  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[3]    ; Y15   ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[4]    ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[5]    ; N21   ; 5B       ; 89           ; 35           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[6]    ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_out[7]    ; AA20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_valid_out ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 16 / 32 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 23 / 48 ( 48 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 11 / 80 ( 14 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; R_in[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; B_out[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; R_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; G_out[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; B_out[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; pixel_out[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; R_out[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; pixel_out[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; B_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; pixel_valid_out                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; VS_out                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; G_out[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; R_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; pixel_out[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; pixel_out[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; G_out[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; R_in[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; R_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; B_in[5]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; G_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; R_in[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; G_in[7]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; R_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; G_in[1]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; B_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; B_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; G_in[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; R_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; sel_operation                   ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; HS_in                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; B_in[3]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; R_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; R_in[0]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; VS_in                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; B_in[0]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; B_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; pixel_out[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; G_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; B_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; G_in[2]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; G_in[5]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; G_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; R_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; G_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; B_out[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; R_out[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; R_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; B_in[1]                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; G_in[6]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; R_out[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; B_in[2]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; B_out[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; G_out[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; pixel_out[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; G_in[4]                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; B_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; B_out[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; R_out[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; HS_out                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; G_out[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; pixel_out[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; pixel_out[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; G_in[0]         ; Incomplete set of assignments ;
; G_in[1]         ; Incomplete set of assignments ;
; G_in[2]         ; Incomplete set of assignments ;
; G_in[3]         ; Incomplete set of assignments ;
; G_in[4]         ; Incomplete set of assignments ;
; G_in[5]         ; Incomplete set of assignments ;
; G_in[6]         ; Incomplete set of assignments ;
; G_in[7]         ; Incomplete set of assignments ;
; B_in[0]         ; Incomplete set of assignments ;
; B_in[1]         ; Incomplete set of assignments ;
; B_in[2]         ; Incomplete set of assignments ;
; B_in[3]         ; Incomplete set of assignments ;
; B_in[4]         ; Incomplete set of assignments ;
; B_in[5]         ; Incomplete set of assignments ;
; B_in[6]         ; Incomplete set of assignments ;
; B_in[7]         ; Incomplete set of assignments ;
; HS_in           ; Incomplete set of assignments ;
; pixel_out[0]    ; Incomplete set of assignments ;
; pixel_out[1]    ; Incomplete set of assignments ;
; pixel_out[2]    ; Incomplete set of assignments ;
; pixel_out[3]    ; Incomplete set of assignments ;
; pixel_out[4]    ; Incomplete set of assignments ;
; pixel_out[5]    ; Incomplete set of assignments ;
; pixel_out[6]    ; Incomplete set of assignments ;
; pixel_out[7]    ; Incomplete set of assignments ;
; pixel_valid_out ; Incomplete set of assignments ;
; R_out[0]        ; Incomplete set of assignments ;
; R_out[1]        ; Incomplete set of assignments ;
; R_out[2]        ; Incomplete set of assignments ;
; R_out[3]        ; Incomplete set of assignments ;
; R_out[4]        ; Incomplete set of assignments ;
; R_out[5]        ; Incomplete set of assignments ;
; R_out[6]        ; Incomplete set of assignments ;
; R_out[7]        ; Incomplete set of assignments ;
; G_out[0]        ; Incomplete set of assignments ;
; G_out[1]        ; Incomplete set of assignments ;
; G_out[2]        ; Incomplete set of assignments ;
; G_out[3]        ; Incomplete set of assignments ;
; G_out[4]        ; Incomplete set of assignments ;
; G_out[5]        ; Incomplete set of assignments ;
; G_out[6]        ; Incomplete set of assignments ;
; G_out[7]        ; Incomplete set of assignments ;
; B_out[0]        ; Incomplete set of assignments ;
; B_out[1]        ; Incomplete set of assignments ;
; B_out[2]        ; Incomplete set of assignments ;
; B_out[3]        ; Incomplete set of assignments ;
; B_out[4]        ; Incomplete set of assignments ;
; B_out[5]        ; Incomplete set of assignments ;
; B_out[6]        ; Incomplete set of assignments ;
; B_out[7]        ; Incomplete set of assignments ;
; HS_out          ; Incomplete set of assignments ;
; VS_out          ; Incomplete set of assignments ;
; sel_operation   ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; R_in[0]         ; Incomplete set of assignments ;
; R_in[1]         ; Incomplete set of assignments ;
; R_in[2]         ; Incomplete set of assignments ;
; R_in[3]         ; Incomplete set of assignments ;
; R_in[4]         ; Incomplete set of assignments ;
; R_in[5]         ; Incomplete set of assignments ;
; R_in[6]         ; Incomplete set of assignments ;
; R_in[7]         ; Incomplete set of assignments ;
; VS_in           ; Incomplete set of assignments ;
; G_in[0]         ; Missing location assignment   ;
; G_in[1]         ; Missing location assignment   ;
; G_in[2]         ; Missing location assignment   ;
; G_in[3]         ; Missing location assignment   ;
; G_in[4]         ; Missing location assignment   ;
; G_in[5]         ; Missing location assignment   ;
; G_in[6]         ; Missing location assignment   ;
; G_in[7]         ; Missing location assignment   ;
; B_in[0]         ; Missing location assignment   ;
; B_in[1]         ; Missing location assignment   ;
; B_in[2]         ; Missing location assignment   ;
; B_in[3]         ; Missing location assignment   ;
; B_in[4]         ; Missing location assignment   ;
; B_in[5]         ; Missing location assignment   ;
; B_in[6]         ; Missing location assignment   ;
; B_in[7]         ; Missing location assignment   ;
; HS_in           ; Missing location assignment   ;
; pixel_out[0]    ; Missing location assignment   ;
; pixel_out[1]    ; Missing location assignment   ;
; pixel_out[2]    ; Missing location assignment   ;
; pixel_out[3]    ; Missing location assignment   ;
; pixel_out[4]    ; Missing location assignment   ;
; pixel_out[5]    ; Missing location assignment   ;
; pixel_out[6]    ; Missing location assignment   ;
; pixel_out[7]    ; Missing location assignment   ;
; pixel_valid_out ; Missing location assignment   ;
; R_out[0]        ; Missing location assignment   ;
; R_out[1]        ; Missing location assignment   ;
; R_out[2]        ; Missing location assignment   ;
; R_out[3]        ; Missing location assignment   ;
; R_out[4]        ; Missing location assignment   ;
; R_out[5]        ; Missing location assignment   ;
; R_out[6]        ; Missing location assignment   ;
; R_out[7]        ; Missing location assignment   ;
; G_out[0]        ; Missing location assignment   ;
; G_out[1]        ; Missing location assignment   ;
; G_out[2]        ; Missing location assignment   ;
; G_out[3]        ; Missing location assignment   ;
; G_out[4]        ; Missing location assignment   ;
; G_out[5]        ; Missing location assignment   ;
; G_out[6]        ; Missing location assignment   ;
; G_out[7]        ; Missing location assignment   ;
; B_out[0]        ; Missing location assignment   ;
; B_out[1]        ; Missing location assignment   ;
; B_out[2]        ; Missing location assignment   ;
; B_out[3]        ; Missing location assignment   ;
; B_out[4]        ; Missing location assignment   ;
; B_out[5]        ; Missing location assignment   ;
; B_out[6]        ; Missing location assignment   ;
; B_out[7]        ; Missing location assignment   ;
; HS_out          ; Missing location assignment   ;
; VS_out          ; Missing location assignment   ;
; sel_operation   ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; R_in[0]         ; Missing location assignment   ;
; R_in[1]         ; Missing location assignment   ;
; R_in[2]         ; Missing location assignment   ;
; R_in[3]         ; Missing location assignment   ;
; R_in[4]         ; Missing location assignment   ;
; R_in[5]         ; Missing location assignment   ;
; R_in[6]         ; Missing location assignment   ;
; R_in[7]         ; Missing location assignment   ;
; VS_in           ; Missing location assignment   ;
+-----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                           ; Entity Name     ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |hw6_top                                     ; 555.5 (2.8)          ; 598.5 (3.0)                      ; 50.0 (0.2)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 843 (10)            ; 416 (0)                   ; 0 (0)         ; 4202496           ; 514   ; 0          ; 63   ; 0            ; |hw6_top                                                                                                                      ; hw6_top         ; work         ;
;    |hw6_edge:edgedetect|                     ; 140.0 (82.9)         ; 160.0 (85.7)                     ; 22.2 (4.6)                                        ; 2.3 (1.8)                        ; 0.0 (0.0)            ; 249 (172)           ; 172 (37)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect                                                                                                  ; hw6_edge        ; work         ;
;       |hw6_shift_reg:shift_reg_1|            ; 4.1 (4.1)            ; 9.5 (9.5)                        ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|hw6_shift_reg:shift_reg_1                                                                        ; hw6_shift_reg   ; work         ;
;       |hw6_shift_reg:shift_reg_2|            ; 4.6 (4.6)            ; 8.0 (8.0)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|hw6_shift_reg:shift_reg_2                                                                        ; hw6_shift_reg   ; work         ;
;       |hw6_shift_reg:shift_reg_3|            ; 2.2 (2.2)            ; 5.9 (5.9)                        ; 3.9 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|hw6_shift_reg:shift_reg_3                                                                        ; hw6_shift_reg   ; work         ;
;       |simpleFIFO:fifo_1|                    ; 46.3 (46.3)          ; 50.9 (50.9)                      ; 4.9 (4.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 77 (77)             ; 60 (60)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_1                                                                                ; simpleFIFO      ; work         ;
;          |altsyncram:ram_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_1|altsyncram:ram_rtl_0                                                           ; altsyncram      ; work         ;
;             |altsyncram_qji1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_1|altsyncram:ram_rtl_0|altsyncram_qji1:auto_generated                            ; altsyncram_qji1 ; work         ;
;       |simpleFIFO:fifo_2|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_2                                                                                ; simpleFIFO      ; work         ;
;          |altsyncram:ram_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_2|altsyncram:ram_rtl_0                                                           ; altsyncram      ; work         ;
;             |altsyncram_e0q1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |hw6_top|hw6_edge:edgedetect|simpleFIFO:fifo_2|altsyncram:ram_rtl_0|altsyncram_e0q1:auto_generated                            ; altsyncram_e0q1 ; work         ;
;    |hw6_pixel2vga:pixel2vga|                 ; 246.2 (31.0)         ; 258.5 (35.8)                     ; 14.8 (5.0)                                        ; 2.5 (0.1)                        ; 0.0 (0.0)            ; 345 (53)            ; 157 (62)                  ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga                                                                                              ; hw6_pixel2vga   ; work         ;
;       |simpleFIFO:fifo|                      ; 215.2 (91.8)         ; 222.7 (96.3)                     ; 9.8 (5.6)                                         ; 2.4 (1.1)                        ; 0.0 (0.0)            ; 292 (137)           ; 95 (90)                   ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo                                                                              ; simpleFIFO      ; work         ;
;          |altsyncram:ram_rtl_0|              ; 123.4 (0.0)          ; 126.3 (0.0)                      ; 4.3 (0.0)                                         ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 155 (0)             ; 5 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0                                                         ; altsyncram      ; work         ;
;             |altsyncram_g0j1:auto_generated| ; 123.4 (1.3)          ; 126.3 (1.7)                      ; 4.3 (0.4)                                         ; 1.3 (0.1)                        ; 0.0 (0.0)            ; 155 (0)             ; 5 (5)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated                          ; altsyncram_g0j1 ; work         ;
;                |decode_l2a:rden_decode_b|    ; 23.4 (23.4)          ; 26.0 (26.0)                      ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b ; decode_l2a      ; work         ;
;                |decode_sma:decode2|          ; 19.2 (19.2)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2       ; decode_sma      ; work         ;
;                |mux_chb:mux3|                ; 79.2 (79.2)          ; 79.5 (79.5)                      ; 1.5 (1.5)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|mux_chb:mux3             ; mux_chb         ; work         ;
;    |hw6_transpose:transpose|                 ; 139.1 (35.3)         ; 141.0 (38.8)                     ; 4.0 (3.4)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 186 (65)            ; 42 (36)                   ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose                                                                                              ; hw6_transpose   ; work         ;
;       |hw6_ram:ram|                          ; 103.7 (0.0)          ; 102.3 (0.0)                      ; 0.6 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 121 (0)             ; 6 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose|hw6_ram:ram                                                                                  ; hw6_ram         ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 103.7 (0.0)          ; 102.3 (0.0)                      ; 0.6 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 121 (0)             ; 6 (0)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0                                                             ; altsyncram      ; work         ;
;             |altsyncram_8gn1:auto_generated| ; 103.7 (1.3)          ; 102.3 (2.0)                      ; 0.6 (0.7)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 121 (0)             ; 6 (6)                     ; 0 (0)         ; 2097152           ; 256   ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated                              ; altsyncram_8gn1 ; work         ;
;                |decode_sma:decode2|          ; 18.5 (18.5)          ; 18.5 (18.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2           ; decode_sma      ; work         ;
;                |mux_chb:mux3|                ; 83.1 (83.1)          ; 81.8 (81.8)                      ; 0.8 (0.8)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 88 (88)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|mux_chb:mux3                 ; mux_chb         ; work         ;
;    |hw6_vga2pixel:vga2pixel|                 ; 27.4 (27.4)          ; 36.0 (36.0)                      ; 8.8 (8.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 53 (53)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hw6_top|hw6_vga2pixel:vga2pixel                                                                                              ; hw6_vga2pixel   ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; G_in[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; G_in[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B_in[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HS_in           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pixel_out[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_out[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pixel_valid_out ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R_out[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G_out[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B_out[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HS_out          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VS_out          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sel_operation   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[2]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[4]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[5]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[6]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R_in[7]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VS_in           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; G_in[0]                                        ;                   ;         ;
; G_in[1]                                        ;                   ;         ;
; G_in[2]                                        ;                   ;         ;
; G_in[3]                                        ;                   ;         ;
; G_in[4]                                        ;                   ;         ;
; G_in[5]                                        ;                   ;         ;
; G_in[6]                                        ;                   ;         ;
; G_in[7]                                        ;                   ;         ;
; B_in[0]                                        ;                   ;         ;
; B_in[1]                                        ;                   ;         ;
; B_in[2]                                        ;                   ;         ;
; B_in[3]                                        ;                   ;         ;
; B_in[4]                                        ;                   ;         ;
; B_in[5]                                        ;                   ;         ;
; B_in[6]                                        ;                   ;         ;
; B_in[7]                                        ;                   ;         ;
; HS_in                                          ;                   ;         ;
; sel_operation                                  ;                   ;         ;
;      - pixel_out~0                             ; 1                 ; 0       ;
;      - pixel_out~1                             ; 1                 ; 0       ;
;      - pixel_out~2                             ; 1                 ; 0       ;
;      - pixel_out~3                             ; 1                 ; 0       ;
;      - pixel_out~4                             ; 1                 ; 0       ;
;      - pixel_out~5                             ; 1                 ; 0       ;
;      - pixel_out~6                             ; 1                 ; 0       ;
;      - pixel_out~7                             ; 1                 ; 0       ;
;      - pixel_valid_out~0                       ; 1                 ; 0       ;
;      - hw6_transpose:transpose|en_reg          ; 1                 ; 0       ;
;      - hw6_edge:edgedetect|en_reg~0            ; 1                 ; 0       ;
; clk                                            ;                   ;         ;
; R_in[0]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[0]        ; 1                 ; 0       ;
; R_in[1]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[1]~feeder ; 1                 ; 0       ;
; R_in[2]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[2]        ; 0                 ; 0       ;
; R_in[3]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[3]~feeder ; 0                 ; 0       ;
; R_in[4]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[4]~feeder ; 1                 ; 0       ;
; R_in[5]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[5]~feeder ; 1                 ; 0       ;
; R_in[6]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[6]~feeder ; 1                 ; 0       ;
; R_in[7]                                        ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|R_reg[7]~feeder ; 1                 ; 0       ;
; VS_in                                          ;                   ;         ;
;      - hw6_vga2pixel:vga2pixel|VS_reg~feeder   ; 1                 ; 0       ;
+------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                   ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                                    ; PIN_M16              ; 930     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; hw6_edge:edgedetect|Selector0~1                                                                                                        ; LABCELL_X43_Y36_N3   ; 76      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|Selector0~2                                                                                                        ; MLABCELL_X47_Y37_N36 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|Selector1~0                                                                                                        ; MLABCELL_X47_Y37_N33 ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|col[6]~0                                                                                                           ; MLABCELL_X47_Y37_N51 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|row[1]~1                                                                                                           ; LABCELL_X43_Y36_N6   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|clr_wr_sig~0                                                                                     ; LABCELL_X48_Y37_N18  ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|inc_rd_sig~0                                                                                     ; LABCELL_X46_Y37_N9   ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|ram~30                                                                                           ; MLABCELL_X47_Y37_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|LessThan0~2                                                                                                    ; LABCELL_X46_Y24_N57  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|LessThan1~2                                                                                                    ; LABCELL_X43_Y24_N39  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|PS                                                                                                             ; FF_X45_Y24_N41       ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|counterY[1]~0                                                                                                  ; LABCELL_X46_Y24_N54  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2274w[3]~1 ; LABCELL_X42_Y23_N51  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2291w[3]   ; LABCELL_X43_Y27_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2301w[3]   ; LABCELL_X42_Y22_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2311w[3]~0 ; LABCELL_X43_Y27_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2321w[3]   ; LABCELL_X42_Y23_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2331w[3]~1 ; LABCELL_X43_Y27_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2341w[3]~1 ; LABCELL_X42_Y22_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2351w[3]~0 ; LABCELL_X43_Y27_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2373w[3]   ; LABCELL_X42_Y27_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2384w[3]~0 ; LABCELL_X42_Y27_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2394w[3]~0 ; LABCELL_X42_Y27_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2404w[3]~0 ; LABCELL_X43_Y23_N45  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2414w[3]~0 ; LABCELL_X42_Y27_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2424w[3]~0 ; LABCELL_X42_Y22_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2434w[3]~0 ; LABCELL_X42_Y22_N42  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2444w[3]~0 ; LABCELL_X42_Y22_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2465w[3]   ; LABCELL_X42_Y27_N21  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2476w[3]~0 ; LABCELL_X42_Y27_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2486w[3]~0 ; LABCELL_X42_Y27_N9   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2496w[3]~0 ; LABCELL_X42_Y27_N39  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2506w[3]~0 ; LABCELL_X42_Y27_N27  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2516w[3]~0 ; LABCELL_X42_Y27_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2526w[3]~0 ; LABCELL_X42_Y27_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2536w[3]~0 ; LABCELL_X43_Y27_N57  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2557w[3]   ; LABCELL_X42_Y27_N33  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2568w[3]~0 ; LABCELL_X42_Y27_N15  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2578w[3]~0 ; LABCELL_X42_Y27_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2588w[3]~0 ; LABCELL_X43_Y27_N54  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2598w[3]~0 ; LABCELL_X42_Y27_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2608w[3]~0 ; LABCELL_X42_Y27_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2618w[3]~0 ; LABCELL_X42_Y27_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_l2a:rden_decode_b|w_anode2628w[3]~0 ; LABCELL_X43_Y23_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2142w[3]~2       ; LABCELL_X45_Y25_N51  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2159w[3]~0       ; LABCELL_X45_Y25_N57  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2169w[3]~0       ; LABCELL_X45_Y25_N45  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2179w[3]~0       ; LABCELL_X46_Y25_N0   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2189w[3]~2       ; LABCELL_X46_Y25_N54  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2199w[3]~1       ; LABCELL_X46_Y25_N15  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2209w[3]~1       ; LABCELL_X46_Y25_N3   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2219w[3]~0       ; LABCELL_X46_Y25_N21  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2240w[3]~1       ; LABCELL_X46_Y25_N42  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2251w[3]~0       ; LABCELL_X45_Y25_N27  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2261w[3]~0       ; LABCELL_X45_Y25_N6   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2271w[3]~0       ; LABCELL_X46_Y25_N33  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2281w[3]~0       ; LABCELL_X46_Y25_N6   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2291w[3]~0       ; LABCELL_X46_Y25_N39  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2301w[3]~0       ; LABCELL_X45_Y25_N30  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2311w[3]~0       ; LABCELL_X45_Y25_N21  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2331w[3]~0       ; LABCELL_X45_Y25_N9   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2342w[3]~0       ; LABCELL_X46_Y25_N12  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2352w[3]~0       ; LABCELL_X45_Y25_N3   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2362w[3]~0       ; LABCELL_X46_Y25_N48  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2372w[3]~0       ; LABCELL_X45_Y25_N18  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2382w[3]~0       ; LABCELL_X46_Y25_N30  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2392w[3]~0       ; LABCELL_X45_Y25_N12  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2402w[3]~0       ; LABCELL_X46_Y25_N45  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2422w[3]~0       ; LABCELL_X45_Y25_N36  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2433w[3]~0       ; LABCELL_X45_Y25_N48  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2443w[3]~0       ; LABCELL_X46_Y25_N27  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2453w[3]~0       ; LABCELL_X46_Y25_N51  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2463w[3]~0       ; LABCELL_X45_Y25_N54  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2473w[3]~0       ; LABCELL_X45_Y25_N33  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2483w[3]~0       ; LABCELL_X46_Y25_N9   ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|decode_sma:decode2|w_anode2493w[3]~0       ; LABCELL_X46_Y25_N24  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|clr_wr_sig~1                                                                                   ; LABCELL_X43_Y27_N12  ; 85      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|inc_rd_sig                                                                                     ; LABCELL_X42_Y24_N12  ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2142w[3]~0           ; LABCELL_X42_Y59_N48  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2159w[3]~0           ; LABCELL_X48_Y59_N27  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2169w[3]~0           ; LABCELL_X48_Y59_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2179w[3]~0           ; LABCELL_X48_Y59_N51  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2189w[3]~0           ; LABCELL_X48_Y59_N45  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2199w[3]~0           ; LABCELL_X48_Y59_N57  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2209w[3]~0           ; LABCELL_X42_Y59_N30  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2219w[3]~0           ; LABCELL_X42_Y59_N3   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2240w[3]~0           ; LABCELL_X42_Y59_N18  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2251w[3]~0           ; LABCELL_X48_Y59_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2261w[3]~0           ; LABCELL_X42_Y59_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2271w[3]~0           ; LABCELL_X48_Y59_N39  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2281w[3]~0           ; LABCELL_X48_Y59_N30  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2291w[3]~0           ; LABCELL_X48_Y59_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2301w[3]~0           ; LABCELL_X42_Y59_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2311w[3]~0           ; LABCELL_X42_Y59_N15  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2331w[3]~0           ; LABCELL_X48_Y59_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2342w[3]~0           ; LABCELL_X48_Y59_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2352w[3]~0           ; LABCELL_X48_Y59_N48  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2362w[3]~0           ; LABCELL_X42_Y59_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2372w[3]~0           ; LABCELL_X48_Y59_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2382w[3]~0           ; LABCELL_X42_Y59_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2392w[3]~0           ; LABCELL_X48_Y59_N18  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2402w[3]~0           ; LABCELL_X48_Y59_N15  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2422w[3]~0           ; LABCELL_X48_Y59_N6   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2433w[3]~0           ; LABCELL_X42_Y59_N57  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2443w[3]~0           ; LABCELL_X48_Y59_N21  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2453w[3]~0           ; LABCELL_X42_Y59_N36  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2463w[3]~0           ; LABCELL_X48_Y59_N3   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2473w[3]~0           ; LABCELL_X42_Y59_N12  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2483w[3]~0           ; LABCELL_X48_Y59_N12  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|decode_sma:decode2|w_anode2493w[3]~0           ; LABCELL_X42_Y59_N6   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|j_count[5]~0                                                                                                   ; LABCELL_X43_Y59_N45  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_transpose:transpose|j_count[5]~2                                                                                                   ; LABCELL_X46_Y59_N42  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hw6_vga2pixel:vga2pixel|counterX[2]~1                                                                                                  ; LABCELL_X56_Y34_N42  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_vga2pixel:vga2pixel|counterY[0]~3                                                                                                  ; LABCELL_X56_Y34_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; hw6_vga2pixel:vga2pixel|counterY[0]~4                                                                                                  ; LABCELL_X56_Y34_N45  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 930     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------+
; Non-Global High Fan-Out Signals                   ;
+-----------------------------------------+---------+
; Name                                    ; Fan-Out ;
+-----------------------------------------+---------+
; hw6_edge:edgedetect|pixel_in_reg[2]     ; 517     ;
; hw6_edge:edgedetect|pixel_in_reg[3]     ; 517     ;
; hw6_edge:edgedetect|pixel_in_reg[4]     ; 517     ;
; hw6_edge:edgedetect|pixel_in_reg[6]     ; 517     ;
; hw6_edge:edgedetect|pixel_in_reg[0]     ; 516     ;
; hw6_edge:edgedetect|pixel_in_reg[1]     ; 516     ;
; hw6_edge:edgedetect|pixel_in_reg[5]     ; 516     ;
; hw6_edge:edgedetect|pixel_in_reg[7]     ; 516     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[0] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[1] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[2] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[3] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[4] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[5] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[6] ; 513     ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[7] ; 513     ;
; hw6_transpose:transpose|Selector40~0    ; 512     ;
; hw6_transpose:transpose|Selector39~0    ; 512     ;
; hw6_transpose:transpose|Selector38~0    ; 512     ;
; hw6_transpose:transpose|Selector37~0    ; 512     ;
; hw6_transpose:transpose|Selector36~0    ; 512     ;
; hw6_transpose:transpose|Selector35~0    ; 512     ;
; hw6_transpose:transpose|Selector34~0    ; 512     ;
; hw6_transpose:transpose|Selector33~0    ; 512     ;
; hw6_transpose:transpose|Selector32~0    ; 512     ;
; hw6_transpose:transpose|Selector31~0    ; 512     ;
; hw6_transpose:transpose|Selector30~0    ; 512     ;
; hw6_transpose:transpose|Selector29~0    ; 512     ;
; hw6_transpose:transpose|Selector28~0    ; 512     ;
+-----------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; hw6_edge:edgedetect|simpleFIFO:fifo_1|altsyncram:ram_rtl_0|altsyncram_qji1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096    ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None ; M10K_X41_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; hw6_edge:edgedetect|simpleFIFO:fifo_2|altsyncram:ram_rtl_0|altsyncram_e0q1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096    ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None ; M10K_X38_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 262144       ; 8            ; 262144       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2097152 ; 262144                      ; 8                           ; 262144                      ; 8                           ; 2097152             ; 256         ; 0          ; None ; M10K_X58_Y33_N0, M10K_X38_Y31_N0, M10K_X41_Y31_N0, M10K_X41_Y32_N0, M10K_X38_Y27_N0, M10K_X69_Y29_N0, M10K_X38_Y29_N0, M10K_X41_Y27_N0, M10K_X41_Y33_N0, M10K_X49_Y31_N0, M10K_X49_Y33_N0, M10K_X69_Y31_N0, M10K_X58_Y14_N0, M10K_X69_Y27_N0, M10K_X58_Y25_N0, M10K_X38_Y8_N0, M10K_X26_Y7_N0, M10K_X38_Y15_N0, M10K_X26_Y15_N0, M10K_X69_Y16_N0, M10K_X69_Y13_N0, M10K_X41_Y3_N0, M10K_X58_Y11_N0, M10K_X41_Y7_N0, M10K_X49_Y3_N0, M10K_X38_Y13_N0, M10K_X38_Y3_N0, M10K_X41_Y11_N0, M10K_X49_Y15_N0, M10K_X41_Y19_N0, M10K_X38_Y6_N0, M10K_X26_Y12_N0, M10K_X26_Y28_N0, M10K_X26_Y32_N0, M10K_X58_Y34_N0, M10K_X41_Y30_N0, M10K_X41_Y25_N0, M10K_X26_Y25_N0, M10K_X41_Y24_N0, M10K_X26_Y35_N0, M10K_X26_Y31_N0, M10K_X14_Y31_N0, M10K_X41_Y29_N0, M10K_X49_Y35_N0, M10K_X58_Y31_N0, M10K_X49_Y27_N0, M10K_X58_Y23_N0, M10K_X49_Y11_N0, M10K_X26_Y21_N0, M10K_X14_Y35_N0, M10K_X14_Y23_N0, M10K_X58_Y29_N0, M10K_X58_Y12_N0, M10K_X41_Y2_N0, M10K_X38_Y11_N0, M10K_X49_Y5_N0, M10K_X41_Y23_N0, M10K_X26_Y24_N0, M10K_X38_Y2_N0, M10K_X49_Y21_N0, M10K_X41_Y20_N0, M10K_X58_Y20_N0, M10K_X41_Y6_N0, M10K_X38_Y12_N0, M10K_X58_Y36_N0, M10K_X49_Y36_N0, M10K_X76_Y28_N0, M10K_X26_Y36_N0, M10K_X38_Y30_N0, M10K_X38_Y35_N0, M10K_X14_Y32_N0, M10K_X38_Y32_N0, M10K_X14_Y36_N0, M10K_X14_Y28_N0, M10K_X69_Y36_N0, M10K_X76_Y27_N0, M10K_X58_Y32_N0, M10K_X49_Y25_N0, M10K_X58_Y21_N0, M10K_X58_Y9_N0, M10K_X38_Y23_N0, M10K_X14_Y34_N0, M10K_X26_Y10_N0, M10K_X49_Y22_N0, M10K_X76_Y20_N0, M10K_X49_Y9_N0, M10K_X14_Y21_N0, M10K_X49_Y8_N0, M10K_X58_Y17_N0, M10K_X41_Y13_N0, M10K_X41_Y9_N0, M10K_X69_Y17_N0, M10K_X26_Y14_N0, M10K_X49_Y20_N0, M10K_X41_Y8_N0, M10K_X26_Y20_N0, M10K_X26_Y38_N0, M10K_X26_Y37_N0, M10K_X38_Y39_N0, M10K_X38_Y37_N0, M10K_X76_Y30_N0, M10K_X38_Y34_N0, M10K_X14_Y30_N0, M10K_X38_Y36_N0, M10K_X38_Y38_N0, M10K_X14_Y26_N0, M10K_X41_Y38_N0, M10K_X69_Y28_N0, M10K_X49_Y14_N0, M10K_X69_Y38_N0, M10K_X76_Y25_N0, M10K_X58_Y10_N0, M10K_X38_Y19_N0, M10K_X14_Y15_N0, M10K_X38_Y10_N0, M10K_X49_Y19_N0, M10K_X76_Y17_N0, M10K_X69_Y11_N0, M10K_X26_Y11_N0, M10K_X49_Y13_N0, M10K_X49_Y10_N0, M10K_X26_Y22_N0, M10K_X76_Y24_N0, M10K_X69_Y19_N0, M10K_X26_Y23_N0, M10K_X58_Y22_N0, M10K_X49_Y18_N0, M10K_X14_Y12_N0, M10K_X26_Y39_N0, M10K_X69_Y34_N0, M10K_X49_Y39_N0, M10K_X26_Y34_N0, M10K_X38_Y25_N0, M10K_X69_Y24_N0, M10K_X38_Y26_N0, M10K_X26_Y29_N0, M10K_X41_Y39_N0, M10K_X14_Y29_N0, M10K_X69_Y37_N0, M10K_X49_Y37_N0, M10K_X49_Y29_N0, M10K_X69_Y35_N0, M10K_X69_Y22_N0, M10K_X38_Y24_N0, M10K_X14_Y24_N0, M10K_X38_Y21_N0, M10K_X14_Y20_N0, M10K_X58_Y18_N0, M10K_X69_Y15_N0, M10K_X58_Y15_N0, M10K_X69_Y14_N0, M10K_X14_Y14_N0, M10K_X26_Y26_N0, M10K_X14_Y25_N0, M10K_X58_Y13_N0, M10K_X41_Y15_N0, M10K_X38_Y14_N0, M10K_X38_Y22_N0, M10K_X41_Y22_N0, M10K_X14_Y22_N0, M10K_X58_Y40_N0, M10K_X58_Y37_N0, M10K_X41_Y40_N0, M10K_X26_Y40_N0, M10K_X49_Y30_N0, M10K_X49_Y34_N0, M10K_X41_Y34_N0, M10K_X41_Y36_N0, M10K_X38_Y40_N0, M10K_X58_Y30_N0, M10K_X41_Y35_N0, M10K_X58_Y35_N0, M10K_X69_Y32_N0, M10K_X49_Y41_N0, M10K_X49_Y23_N0, M10K_X38_Y9_N0, M10K_X26_Y8_N0, M10K_X41_Y41_N0, M10K_X41_Y10_N0, M10K_X69_Y23_N0, M10K_X69_Y12_N0, M10K_X49_Y4_N0, M10K_X69_Y10_N0, M10K_X41_Y4_N0, M10K_X38_Y4_N0, M10K_X26_Y17_N0, M10K_X38_Y5_N0, M10K_X49_Y12_N0, M10K_X49_Y16_N0, M10K_X58_Y19_N0, M10K_X58_Y7_N0, M10K_X41_Y14_N0, M10K_X38_Y28_N0, M10K_X49_Y28_N0, M10K_X41_Y28_N0, M10K_X58_Y28_N0, M10K_X69_Y26_N0, M10K_X49_Y24_N0, M10K_X41_Y26_N0, M10K_X26_Y27_N0, M10K_X14_Y27_N0, M10K_X49_Y26_N0, M10K_X58_Y26_N0, M10K_X76_Y26_N0, M10K_X49_Y17_N0, M10K_X69_Y25_N0, M10K_X76_Y23_N0, M10K_X58_Y8_N0, M10K_X38_Y7_N0, M10K_X14_Y19_N0, M10K_X26_Y9_N0, M10K_X76_Y21_N0, M10K_X76_Y19_N0, M10K_X49_Y6_N0, M10K_X69_Y21_N0, M10K_X14_Y13_N0, M10K_X41_Y5_N0, M10K_X26_Y13_N0, M10K_X76_Y22_N0, M10K_X41_Y21_N0, M10K_X26_Y19_N0, M10K_X69_Y20_N0, M10K_X49_Y7_N0, M10K_X41_Y12_N0, M10K_X58_Y39_N0, M10K_X76_Y31_N0, M10K_X76_Y29_N0, M10K_X49_Y40_N0, M10K_X69_Y30_N0, M10K_X69_Y33_N0, M10K_X14_Y33_N0, M10K_X26_Y33_N0, M10K_X26_Y41_N0, M10K_X26_Y30_N0, M10K_X58_Y38_N0, M10K_X49_Y38_N0, M10K_X49_Y32_N0, M10K_X58_Y41_N0, M10K_X58_Y27_N0, M10K_X58_Y24_N0, M10K_X14_Y17_N0, M10K_X38_Y41_N0, M10K_X14_Y18_N0, M10K_X69_Y18_N0, M10K_X76_Y18_N0, M10K_X41_Y16_N0, M10K_X26_Y18_N0, M10K_X14_Y16_N0, M10K_X26_Y16_N0, M10K_X38_Y16_N0, M10K_X58_Y16_N0, M10K_X41_Y17_N0, M10K_X38_Y17_N0, M10K_X38_Y20_N0, M10K_X38_Y18_N0, M10K_X41_Y18_N0                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 262144       ; 8            ; 262144       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2097152 ; 262144                      ; 8                           ; 262144                      ; 8                           ; 2097152             ; 256         ; 0          ; None ; M10K_X41_Y59_N0, M10K_X14_Y60_N0, M10K_X38_Y60_N0, M10K_X38_Y64_N0, M10K_X41_Y62_N0, M10K_X26_Y64_N0, M10K_X26_Y60_N0, M10K_X14_Y64_N0, M10K_X14_Y52_N0, M10K_X49_Y48_N0, M10K_X69_Y61_N0, M10K_X69_Y63_N0, M10K_X14_Y63_N0, M10K_X41_Y63_N0, M10K_X49_Y61_N0, M10K_X26_Y63_N0, M10K_X41_Y43_N0, M10K_X49_Y55_N0, M10K_X38_Y47_N0, M10K_X58_Y55_N0, M10K_X58_Y60_N0, M10K_X58_Y59_N0, M10K_X26_Y58_N0, M10K_X26_Y57_N0, M10K_X41_Y42_N0, M10K_X49_Y49_N0, M10K_X69_Y45_N0, M10K_X49_Y45_N0, M10K_X58_Y43_N0, M10K_X69_Y43_N0, M10K_X58_Y50_N0, M10K_X49_Y51_N0, M10K_X69_Y57_N0, M10K_X76_Y69_N0, M10K_X69_Y50_N0, M10K_X69_Y70_N0, M10K_X49_Y67_N0, M10K_X41_Y69_N0, M10K_X41_Y71_N0, M10K_X41_Y73_N0, M10K_X69_Y48_N0, M10K_X38_Y74_N0, M10K_X49_Y73_N0, M10K_X58_Y72_N0, M10K_X49_Y70_N0, M10K_X49_Y74_N0, M10K_X58_Y62_N0, M10K_X69_Y72_N0, M10K_X49_Y46_N0, M10K_X58_Y56_N0, M10K_X69_Y53_N0, M10K_X76_Y70_N0, M10K_X49_Y68_N0, M10K_X76_Y65_N0, M10K_X58_Y74_N0, M10K_X58_Y73_N0, M10K_X58_Y61_N0, M10K_X49_Y63_N0, M10K_X58_Y65_N0, M10K_X76_Y61_N0, M10K_X58_Y68_N0, M10K_X69_Y74_N0, M10K_X76_Y67_N0, M10K_X76_Y68_N0, M10K_X49_Y60_N0, M10K_X26_Y68_N0, M10K_X38_Y58_N0, M10K_X38_Y72_N0, M10K_X14_Y67_N0, M10K_X38_Y69_N0, M10K_X38_Y71_N0, M10K_X38_Y75_N0, M10K_X14_Y56_N0, M10K_X38_Y77_N0, M10K_X38_Y73_N0, M10K_X41_Y76_N0, M10K_X26_Y69_N0, M10K_X41_Y77_N0, M10K_X14_Y66_N0, M10K_X14_Y70_N0, M10K_X49_Y64_N0, M10K_X49_Y77_N0, M10K_X14_Y68_N0, M10K_X26_Y76_N0, M10K_X49_Y69_N0, M10K_X26_Y65_N0, M10K_X58_Y77_N0, M10K_X14_Y69_N0, M10K_X41_Y50_N0, M10K_X58_Y47_N0, M10K_X26_Y46_N0, M10K_X38_Y50_N0, M10K_X58_Y67_N0, M10K_X58_Y76_N0, M10K_X49_Y71_N0, M10K_X58_Y75_N0, M10K_X58_Y63_N0, M10K_X26_Y67_N0, M10K_X41_Y61_N0, M10K_X41_Y72_N0, M10K_X38_Y66_N0, M10K_X38_Y68_N0, M10K_X26_Y74_N0, M10K_X41_Y74_N0, M10K_X41_Y66_N0, M10K_X38_Y76_N0, M10K_X26_Y72_N0, M10K_X49_Y76_N0, M10K_X26_Y70_N0, M10K_X69_Y73_N0, M10K_X26_Y66_N0, M10K_X49_Y72_N0, M10K_X41_Y65_N0, M10K_X49_Y75_N0, M10K_X41_Y67_N0, M10K_X41_Y75_N0, M10K_X38_Y67_N0, M10K_X38_Y63_N0, M10K_X26_Y75_N0, M10K_X26_Y73_N0, M10K_X38_Y62_N0, M10K_X41_Y64_N0, M10K_X49_Y66_N0, M10K_X38_Y52_N0, M10K_X69_Y68_N0, M10K_X69_Y76_N0, M10K_X69_Y67_N0, M10K_X69_Y75_N0, M10K_X69_Y56_N0, M10K_X69_Y60_N0, M10K_X69_Y52_N0, M10K_X69_Y65_N0, M10K_X26_Y51_N0, M10K_X38_Y53_N0, M10K_X26_Y55_N0, M10K_X38_Y54_N0, M10K_X69_Y55_N0, M10K_X41_Y44_N0, M10K_X76_Y55_N0, M10K_X76_Y53_N0, M10K_X49_Y58_N0, M10K_X69_Y54_N0, M10K_X76_Y62_N0, M10K_X76_Y66_N0, M10K_X49_Y65_N0, M10K_X69_Y62_N0, M10K_X49_Y62_N0, M10K_X69_Y66_N0, M10K_X76_Y59_N0, M10K_X76_Y56_N0, M10K_X58_Y58_N0, M10K_X26_Y56_N0, M10K_X38_Y42_N0, M10K_X58_Y46_N0, M10K_X26_Y48_N0, M10K_X41_Y48_N0, M10K_X69_Y46_N0, M10K_X49_Y42_N0, M10K_X26_Y50_N0, M10K_X49_Y50_N0, M10K_X69_Y58_N0, M10K_X76_Y60_N0, M10K_X69_Y49_N0, M10K_X69_Y59_N0, M10K_X49_Y54_N0, M10K_X41_Y52_N0, M10K_X38_Y56_N0, M10K_X41_Y54_N0, M10K_X58_Y52_N0, M10K_X49_Y44_N0, M10K_X76_Y54_N0, M10K_X58_Y53_N0, M10K_X49_Y59_N0, M10K_X49_Y56_N0, M10K_X76_Y57_N0, M10K_X76_Y58_N0, M10K_X49_Y47_N0, M10K_X69_Y51_N0, M10K_X69_Y47_N0, M10K_X49_Y52_N0, M10K_X76_Y63_N0, M10K_X76_Y64_N0, M10K_X69_Y64_N0, M10K_X58_Y64_N0, M10K_X49_Y43_N0, M10K_X58_Y48_N0, M10K_X58_Y45_N0, M10K_X76_Y48_N0, M10K_X69_Y44_N0, M10K_X58_Y42_N0, M10K_X76_Y50_N0, M10K_X76_Y51_N0, M10K_X58_Y57_N0, M10K_X69_Y69_N0, M10K_X49_Y57_N0, M10K_X58_Y71_N0, M10K_X14_Y53_N0, M10K_X26_Y49_N0, M10K_X26_Y53_N0, M10K_X14_Y55_N0, M10K_X41_Y49_N0, M10K_X41_Y47_N0, M10K_X26_Y54_N0, M10K_X58_Y54_N0, M10K_X38_Y70_N0, M10K_X41_Y68_N0, M10K_X58_Y66_N0, M10K_X41_Y70_N0, M10K_X41_Y45_N0, M10K_X58_Y51_N0, M10K_X58_Y49_N0, M10K_X69_Y71_N0, M10K_X38_Y65_N0, M10K_X14_Y65_N0, M10K_X58_Y69_N0, M10K_X58_Y70_N0, M10K_X26_Y42_N0, M10K_X38_Y46_N0, M10K_X38_Y45_N0, M10K_X26_Y44_N0, M10K_X58_Y44_N0, M10K_X38_Y44_N0, M10K_X26_Y71_N0, M10K_X49_Y53_N0, M10K_X41_Y56_N0, M10K_X14_Y62_N0, M10K_X41_Y58_N0, M10K_X41_Y60_N0, M10K_X14_Y51_N0, M10K_X26_Y47_N0, M10K_X38_Y55_N0, M10K_X14_Y54_N0, M10K_X38_Y57_N0, M10K_X38_Y49_N0, M10K_X26_Y61_N0, M10K_X41_Y53_N0, M10K_X41_Y57_N0, M10K_X41_Y55_N0, M10K_X14_Y57_N0, M10K_X14_Y58_N0, M10K_X41_Y46_N0, M10K_X38_Y51_N0, M10K_X14_Y50_N0, M10K_X26_Y52_N0, M10K_X38_Y59_N0, M10K_X14_Y59_N0, M10K_X26_Y62_N0, M10K_X38_Y61_N0, M10K_X26_Y43_N0, M10K_X38_Y48_N0, M10K_X14_Y48_N0, M10K_X26_Y45_N0, M10K_X14_Y61_N0, M10K_X38_Y43_N0, M10K_X26_Y59_N0, M10K_X41_Y51_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 13,141 / 374,484 ( 4 % ) ;
; C12 interconnects            ; 861 / 16,664 ( 5 % )     ;
; C2 interconnects             ; 3,733 / 155,012 ( 2 % )  ;
; C4 interconnects             ; 2,374 / 72,600 ( 3 % )   ;
; DQS bus muxes                ; 0 / 30 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )           ;
; Direct links                 ; 181 / 374,484 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )           ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )           ;
; Local interconnects          ; 420 / 112,960 ( < 1 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 1,218 / 15,868 ( 8 % )   ;
; R14/C12 interconnect drivers ; 1,504 / 27,256 ( 6 % )   ;
; R3 interconnects             ; 5,102 / 169,296 ( 3 % )  ;
; R6 interconnects             ; 7,942 / 330,800 ( 2 % )  ;
; Spine clocks                 ; 16 / 480 ( 3 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )       ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 63        ; 0            ; 0            ; 63        ; 63        ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 63           ; 63           ; 63           ; 63           ; 63           ; 0         ; 63           ; 63           ; 0         ; 0         ; 63           ; 28           ; 63           ; 63           ; 63           ; 63           ; 28           ; 63           ; 63           ; 63           ; 63           ; 28           ; 63           ; 63           ; 63           ; 63           ; 63           ; 63           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; G_in[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_in[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_in[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HS_in              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_out[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pixel_valid_out    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_out[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G_out[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B_out[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HS_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VS_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sel_operation      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R_in[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VS_in              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 56.9              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                           ; Destination Register                                                                                                          ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
; hw6_edge:edgedetect|row[8]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[7]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[6]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[4]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[3]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[2]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[1]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[0]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|row[5]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|PS.END                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[8]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[7]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[6]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[5]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[3]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[2]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[1]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[0]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|col[4]                                                                                                ; hw6_edge:edgedetect|PS.ACTIVE                                                                                                 ; 0.688             ;
; hw6_edge:edgedetect|pixel_in_reg[1]                                                                                       ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a185~porta_datain_reg0      ; 0.471             ;
; hw6_transpose:transpose|PS.OUT                                                                                            ; hw6_transpose:transpose|i_count[0]                                                                                            ; 0.466             ;
; hw6_edge:edgedetect|simpleFIFO:fifo_1|full_reg                                                                            ; hw6_edge:edgedetect|simpleFIFO:fifo_1|empty_reg                                                                               ; 0.456             ;
; hw6_vga2pixel:vga2pixel|PS                                                                                                ; hw6_vga2pixel:vga2pixel|counterX[10]                                                                                          ; 0.444             ;
; hw6_pixel2vga:pixel2vga|counterY[6]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.435             ;
; hw6_pixel2vga:pixel2vga|counterY[2]                                                                                       ; hw6_pixel2vga:pixel2vga|VS                                                                                                    ; 0.419             ;
; hw6_vga2pixel:vga2pixel|counterX[8]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.407             ;
; hw6_pixel2vga:pixel2vga|counterY[8]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.405             ;
; hw6_pixel2vga:pixel2vga|counterY[5]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.403             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[0]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.392             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[10]                                                                    ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.388             ;
; hw6_edge:edgedetect|PS.ACTIVE                                                                                             ; hw6_edge:edgedetect|PS.END                                                                                                    ; 0.383             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[4]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.381             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[1]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.378             ;
; hw6_transpose:transpose|PS.WAIT                                                                                           ; hw6_transpose:transpose|PS.OUT                                                                                                ; 0.378             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[12]                                                                    ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.376             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[6]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.363             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[11]                                                                    ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.350             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[5]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.343             ;
; hw6_vga2pixel:vga2pixel|counterX[10]                                                                                      ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.339             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[40]                                                              ; hw6_pixel2vga:pixel2vga|B[3]                                                                                                  ; 0.337             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[7]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.336             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[43]                                                              ; hw6_pixel2vga:pixel2vga|B[6]                                                                                                  ; 0.333             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[39]                                                              ; hw6_pixel2vga:pixel2vga|B[2]                                                                                                  ; 0.333             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[38]                                                              ; hw6_pixel2vga:pixel2vga|B[1]                                                                                                  ; 0.332             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[44]                                                              ; hw6_pixel2vga:pixel2vga|B[7]                                                                                                  ; 0.331             ;
; hw6_transpose:transpose|PS.IN                                                                                             ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a157~porta_address_reg0     ; 0.328             ;
; hw6_pixel2vga:pixel2vga|counterY[4]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.321             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[41]                                                              ; hw6_pixel2vga:pixel2vga|B[4]                                                                                                  ; 0.318             ;
; hw6_transpose:transpose|en_reg                                                                                            ; hw6_transpose:transpose|PS.OUT                                                                                                ; 0.316             ;
; hw6_vga2pixel:vga2pixel|counterX[9]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.313             ;
; hw6_pixel2vga:pixel2vga|pixel_in_reg[6]                                                                                   ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a166~porta_datain_reg0  ; 0.312             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[42]                                                              ; hw6_pixel2vga:pixel2vga|B[5]                                                                                                  ; 0.312             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[2]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.309             ;
; hw6_edge:edgedetect|pixel_in_valid_reg                                                                                    ; hw6_edge:edgedetect|simpleFIFO:fifo_1|empty_reg                                                                               ; 0.306             ;
; hw6_transpose:transpose|j_count[2]                                                                                        ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a157~porta_address_reg0     ; 0.304             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[0]                  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[1]                  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[2]                  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|address_reg_b[3]                  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a127~portb_address_reg0 ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a119~portb_address_reg0 ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a111~portb_address_reg0 ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a103~portb_address_reg0 ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a95~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a87~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a79~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a71~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a63~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a55~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a47~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a39~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a31~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a23~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a15~portb_address_reg0  ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a7~portb_address_reg0   ; hw6_transpose:transpose|pixel_out[7]                                                                                          ; 0.291             ;
; hw6_vga2pixel:vga2pixel|counterY[9]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.280             ;
; hw6_edge:edgedetect|en_reg                                                                                                ; hw6_edge:edgedetect|PS.IDLE                                                                                                   ; 0.277             ;
; hw6_edge:edgedetect|PS.IDLE                                                                                               ; hw6_edge:edgedetect|PS.IDLE                                                                                                   ; 0.277             ;
; hw6_pixel2vga:pixel2vga|counterY[9]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|counterY[3]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|counterY[7]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|counterX[8]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|counterX[9]                                                                                       ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|counterX[10]                                                                                      ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|pixel_valid_reg                                                                                   ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                         ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|empty_reg                                                                             ; 0.273             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[8]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.271             ;
; hw6_transpose:transpose|PS.IDLE                                                                                           ; hw6_transpose:transpose|PS.OUT                                                                                                ; 0.270             ;
; hw6_transpose:transpose|i_count[5]                                                                                        ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a157~porta_address_reg0     ; 0.262             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|ram_rtl_0_bypass[37]                                                              ; hw6_pixel2vga:pixel2vga|B[0]                                                                                                  ; 0.258             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[9]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.256             ;
; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|wr_pointer[3]                                                                     ; hw6_pixel2vga:pixel2vga|simpleFIFO:fifo|altsyncram:ram_rtl_0|altsyncram_g0j1:auto_generated|ram_block1a156~porta_address_reg0 ; 0.250             ;
; hw6_transpose:transpose|j_count[6]                                                                                        ; hw6_transpose:transpose|hw6_ram:ram|altsyncram:RAM_rtl_0|altsyncram_8gn1:auto_generated|ram_block1a157~porta_address_reg0     ; 0.242             ;
; hw6_vga2pixel:vga2pixel|counterY[7]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[8]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[4]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[3]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[2]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[5]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
; hw6_vga2pixel:vga2pixel|counterY[6]                                                                                       ; hw6_vga2pixel:vga2pixel|out_pixel_valid                                                                                       ; 0.198             ;
+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "HW8_902912673"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 63 pins of 63 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1167 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HW8_902912673.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:33
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:29
Info (11888): Total time spent on timing analysis during the Fitter is 16.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:27
Info (144001): Generated suppressed messages file C:/Users/Mike/Documents/Quartus/ECE 8813/HW8_902912673/output_files/HW8_902912673.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2359 megabytes
    Info: Processing ended: Mon Apr 24 14:37:26 2017
    Info: Elapsed time: 00:03:34
    Info: Total CPU time (on all processors): 00:06:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mike/Documents/Quartus/ECE 8813/HW8_902912673/output_files/HW8_902912673.fit.smsg.


