# Arch_labs

`Verilog`从入门到~~弃坑~~



`./reports`：实验报告

`./requirements`：实验要求

`lab5`：单周期CPU，支持16条指令

`lab6`：五级流水CPU:stuck_out_tongue_closed_eyes:，支持16条指令，支持`stall`,`forwarding`和`predict-not-taken`

