TimeQuest Timing Analyzer report for VitaPolyOne
Tue Apr 14 22:51:09 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50M'
 13. Slow 1200mV 85C Model Hold: 'clk50M'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50M'
 29. Slow 1200mV 0C Model Hold: 'clk50M'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50M'
 44. Fast 1200mV 0C Model Hold: 'clk50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; VitaPolyOne                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; VitaPolyOne.sdc ; OK     ; Tue Apr 14 22:51:07 2015 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.61 MHz ; 61.61 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk50M ; 3.770 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 0.453 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; clk50M ; 9.465 ; 0.000                            ;
+--------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                                                          ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.770 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 16.147     ;
; 3.800 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 16.117     ;
; 3.916 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 16.001     ;
; 3.946 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.971     ;
; 3.958 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.959     ;
; 3.982 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.935     ;
; 3.988 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.929     ;
; 4.012 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.905     ;
; 4.062 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.855     ;
; 4.092 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.825     ;
; 4.104 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.813     ;
; 4.128 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.789     ;
; 4.134 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.783     ;
; 4.158 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.759     ;
; 4.168 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.749     ;
; 4.198 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.719     ;
; 4.208 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.709     ;
; 4.238 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.679     ;
; 4.250 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.667     ;
; 4.274 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.643     ;
; 4.280 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.637     ;
; 4.296 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.623     ;
; 4.304 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.613     ;
; 4.314 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.603     ;
; 4.326 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.593     ;
; 4.344 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.573     ;
; 4.396 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.521     ;
; 4.420 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.497     ;
; 4.426 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.491     ;
; 4.442 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.477     ;
; 4.450 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.467     ;
; 4.460 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.457     ;
; 4.472 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.447     ;
; 4.490 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.427     ;
; 4.588 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.331     ;
; 4.606 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.311     ;
; 4.618 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.301     ;
; 4.636 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.281     ;
; 4.670 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.244     ;
; 4.700 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.214     ;
; 4.734 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.185     ;
; 4.764 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 15.155     ;
; 4.811 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 15.105     ;
; 4.816 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.098     ;
; 4.817 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 15.100     ;
; 4.846 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.068     ;
; 4.962 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.952     ;
; 4.992 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.922     ;
; 4.999 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.917     ;
; 5.003 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.916     ;
; 5.004 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.912     ;
; 5.005 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 14.912     ;
; 5.023 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.893     ;
; 5.029 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 14.888     ;
; 5.033 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.886     ;
; 5.085 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.831     ;
; 5.108 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.806     ;
; 5.138 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.776     ;
; 5.149 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.770     ;
; 5.154 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.765     ;
; 5.158 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.758     ;
; 5.179 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.740     ;
; 5.184 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.735     ;
; 5.192 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.724     ;
; 5.209 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.707     ;
; 5.215 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.084     ; 14.702     ;
; 5.216 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.700     ;
; 5.273 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.643     ;
; 5.295 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.624     ;
; 5.297 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.619     ;
; 5.300 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.619     ;
; 5.325 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.594     ;
; 5.330 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.589     ;
; 5.337 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 14.581     ;
; 5.342 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.574     ;
; 5.343 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.576     ;
; 5.346 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.570     ;
; 5.370 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.546     ;
; 5.402 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.514     ;
; 5.441 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.478     ;
; 5.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.473     ;
; 5.471 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.448     ;
; 5.476 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.443     ;
; 5.483 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.433     ;
; 5.488 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.428     ;
; 5.518 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.398     ;
; 5.530 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 14.388     ;
; 5.530 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.386     ;
; 5.554 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.362     ;
; 5.556 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.360     ;
; 5.592 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.327     ;
; 5.611 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 14.307     ;
; 5.622 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.082     ; 14.297     ;
; 5.634 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.282     ;
; 5.664 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.252     ;
; 5.676 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.240     ;
; 5.684 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.083     ; 14.234     ;
; 5.700 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.216     ;
; 5.706 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.085     ; 14.210     ;
; 5.711 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.202     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; reg_rs:GATEreg|DOUT                     ; reg_rs:GATEreg|DOUT                     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; pwm8dac1:dac1_vca|cnt[0]                ; pwm8dac1:dac1_vca|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.758      ;
; 0.466 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.758      ;
; 0.494 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.786      ;
; 0.503 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.795      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.805      ;
; 0.517 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.809      ;
; 0.518 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.812      ;
; 0.524 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.818      ;
; 0.525 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.819      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.820      ;
; 0.535 ; reg7:NOTEreg|DATA_OUT[6]                ; note_pitch2dds:transl1|NOTE_local[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.828      ;
; 0.542 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.835      ;
; 0.542 ; midi_in:midiin|byte1[5]                 ; midi_in:midiin|CH_MESSAGE[1]            ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.835      ;
; 0.651 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.943      ;
; 0.651 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.943      ;
; 0.658 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.951      ;
; 0.665 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.957      ;
; 0.700 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.992      ;
; 0.704 ; note_pitch2dds:transl1|ADDER_sum[16]    ; note_pitch2dds:transl1|ADDER[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.996      ;
; 0.707 ; reg14w:pitch_reg|DATA_OUT[10]           ; note_pitch2dds:transl1|PITCH_local[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.999      ;
; 0.716 ; reg14w:pitch_reg|DATA_OUT[5]            ; note_pitch2dds:transl1|PITCH_local[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.008      ;
; 0.719 ; note_pitch2dds:transl1|ADDER_sum[11]    ; note_pitch2dds:transl1|ADDER[3]         ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.011      ;
; 0.721 ; note_pitch2dds:transl1|ADDER_sum[9]     ; note_pitch2dds:transl1|ADDER[1]         ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.013      ;
; 0.723 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.017      ;
; 0.723 ; dds32:vco1|sout[30]                     ; ds8dac1:dac1_vco|PWM_add[6]             ; clk50M       ; clk50M      ; 0.000        ; 0.085      ; 1.020      ;
; 0.724 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.018      ;
; 0.725 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.019      ;
; 0.732 ; reg7:NOTEreg|DATA_OUT[2]                ; note_pitch2dds:transl1|NOTE_local[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.025      ;
; 0.735 ; dds32:vco1|sout[16]                     ; dds32:vco1|sout[16]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; dds32:vco1|sout[6]                      ; dds32:vco1|sout[6]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; dds32:vco1|sout[2]                      ; dds32:vco1|sout[2]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; dds32:vco1|sout[22]                     ; dds32:vco1|sout[22]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; dds32:vco1|sout[18]                     ; dds32:vco1|sout[18]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; dds32:vco1|sout[15]                     ; dds32:vco1|sout[15]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; dds32:vco1|sout[14]                     ; dds32:vco1|sout[14]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; dds32:vco1|sout[10]                     ; dds32:vco1|sout[10]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; dds32:vco1|sout[3]                      ; dds32:vco1|sout[3]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; dds32:vco1|sout[20]                     ; dds32:vco1|sout[20]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; dds32:vco1|sout[19]                     ; dds32:vco1|sout[19]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; dds32:vco1|sout[13]                     ; dds32:vco1|sout[13]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; dds32:vco1|sout[11]                     ; dds32:vco1|sout[11]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; dds32:vco1|sout[5]                      ; dds32:vco1|sout[5]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; dds32:vco1|sout[1]                      ; dds32:vco1|sout[1]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[5]     ; note_pitch2dds:transl1|ADDER_sum[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; dds32:vco1|sout[21]                     ; dds32:vco1|sout[21]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; dds32:vco1|sout[17]                     ; dds32:vco1|sout[17]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; dds32:vco1|sout[9]                      ; dds32:vco1|sout[9]                      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_vco|PWM_add[2]             ; ds8dac1:dac1_vco|PWM_accumulator[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; note_pitch2dds:transl1|ADDER_sum[1]     ; note_pitch2dds:transl1|ADDER_sum[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; ds8dac1:dac1_vco|PWM_add[1]             ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; dds32:vco1|sout[23]                     ; dds32:vco1|sout[23]                     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; midi_in:midiin|byte2[2]                 ; midi_in:midiin|NOTE[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; ds8dac1:dac1_vco|PWM_add[7]             ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; ds8dac1:dac1_vco|PWM_add[6]             ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.034      ;
; 0.740 ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.034      ;
; 0.741 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|NOTE[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; ds8dac1:dac1_vco|PWM_add[5]             ; ds8dac1:dac1_vco|PWM_accumulator[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.035      ;
; 0.744 ; pwm8dac1:dac1_vca|cnt[6]                ; pwm8dac1:dac1_vca|cnt[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; pwm8dac1:dac1_vca|cnt[4]                ; pwm8dac1:dac1_vca|cnt[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; reg7:NOTEreg|DATA_OUT[1]                ; note_pitch2dds:transl1|NOTE_local[1]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER_sum[24]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; dds32:vco1|sout[28]                     ; ds8dac1:dac1_vco|PWM_add[4]             ; clk50M       ; clk50M      ; 0.000        ; 0.085      ; 1.042      ;
; 0.745 ; dds32:vco1|sout[25]                     ; ds8dac1:dac1_vco|PWM_add[1]             ; clk50M       ; clk50M      ; 0.000        ; 0.085      ; 1.042      ;
; 0.745 ; pwm8dac1:dac1_vca|cnt[5]                ; pwm8dac1:dac1_vca|cnt[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; pwm8dac1:dac1_vca|cnt[3]                ; pwm8dac1:dac1_vca|cnt[3]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; pwm8dac1:dac1_vca|cnt[2]                ; pwm8dac1:dac1_vca|cnt[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER_sum[29]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER_sum[27]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; midi_in:midiin|uart_rx:URX|bit_count[1] ; midi_in:midiin|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; note_pitch2dds:transl1|ADDER_sum[20]    ; note_pitch2dds:transl1|ADDER[12]        ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; pwm8dac1:dac1_vca|cnt[7]                ; pwm8dac1:dac1_vca|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.041      ;
; 0.748 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER_sum[31]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER_sum[30]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER_sum[28]    ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; midi_in:midiin|uart_rx:URX|bit_count[2] ; midi_in:midiin|uart_rx:URX|bit_count[2] ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.041      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                                               ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.468 ; 9.869        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.712 ; 10.113       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.715 ; 10.116       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.744 ; 9.964        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_vco|PWM_out                         ;
; 9.746 ; 9.966        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; pwm8dac1:dac1_vca|sout                           ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[0]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[10]                        ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[1]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[2]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[3]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[4]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[5]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[6]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[8]                         ;
; 9.781 ; 10.001       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[9]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                            ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                             ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                             ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                             ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[0]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[10]                        ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[1]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[2]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[3]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[4]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[5]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[6]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[7]                         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:A1reg|DATA_OUT[9]                         ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[5]                             ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[6]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[0]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[1]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[2]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[3]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[4]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[5]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[6]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[7]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[0]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[1]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[2]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[3]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[4]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[5]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[6]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[7]                ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[0]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[10]                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[11]                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[12]                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[1]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[2]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[3]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[4]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[5]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[6]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[7]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[8]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[9]                         ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[0]                            ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.347 ; 5.582 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.513 ; -4.749 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.805 ; 7.715 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.805 ; 7.715 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.361 ; 7.245 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.056 ; 6.921 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.694 ; 7.571 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.688 ; 7.522 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.338 ; 7.217 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.101 ; 6.822 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.219 ; 5.978 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.855 ; 6.713 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.465 ; 5.642 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 6.259 ; 6.084 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.292 ; 5.175 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.808 ; 5.736 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 5.377 ; 5.282 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 5.292 ; 5.175 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 5.680 ; 5.577 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 5.540 ; 5.411 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.358 ; 5.266 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.535 ; 5.322 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.591 ; 5.359 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.165 ; 6.007 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 4.870 ; 5.042 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 5.613 ; 5.441 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw0        ; snd_0       ; 7.250 ; 7.073 ; 7.356 ; 7.172 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.793 ; 7.951 ;       ;
; sw0        ; snd_0       ; 7.011 ; 6.840 ; 7.116 ; 6.937 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.72 MHz ; 66.72 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 5.013 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.400 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.496 ; 0.000                           ;
+--------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                                                           ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.013 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.913     ;
; 5.052 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.874     ;
; 5.128 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.798     ;
; 5.139 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.787     ;
; 5.167 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.759     ;
; 5.178 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.748     ;
; 5.234 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.692     ;
; 5.254 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.672     ;
; 5.265 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.661     ;
; 5.273 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.653     ;
; 5.293 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.633     ;
; 5.303 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.623     ;
; 5.304 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.622     ;
; 5.342 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.584     ;
; 5.360 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.566     ;
; 5.380 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.546     ;
; 5.391 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.535     ;
; 5.399 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.527     ;
; 5.413 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.515     ;
; 5.419 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.507     ;
; 5.429 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.497     ;
; 5.430 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.496     ;
; 5.452 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.476     ;
; 5.468 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.458     ;
; 5.486 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.440     ;
; 5.506 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.420     ;
; 5.525 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.401     ;
; 5.539 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.389     ;
; 5.545 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.381     ;
; 5.555 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.371     ;
; 5.578 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.350     ;
; 5.594 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.332     ;
; 5.612 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.314     ;
; 5.651 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.275     ;
; 5.665 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.263     ;
; 5.681 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.245     ;
; 5.704 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.224     ;
; 5.720 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 14.206     ;
; 5.791 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.137     ;
; 5.830 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 14.098     ;
; 5.932 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.993     ;
; 5.946 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.980     ;
; 5.952 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.974     ;
; 5.971 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.954     ;
; 6.058 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.867     ;
; 6.061 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.865     ;
; 6.067 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.859     ;
; 6.097 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.828     ;
; 6.099 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.827     ;
; 6.130 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.796     ;
; 6.167 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.759     ;
; 6.173 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.753     ;
; 6.184 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.741     ;
; 6.192 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.736     ;
; 6.214 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.712     ;
; 6.223 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.702     ;
; 6.231 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.697     ;
; 6.236 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.690     ;
; 6.242 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.684     ;
; 6.245 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.681     ;
; 6.250 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.678     ;
; 6.262 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.664     ;
; 6.289 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.639     ;
; 6.310 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.615     ;
; 6.318 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.610     ;
; 6.320 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.606     ;
; 6.346 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.582     ;
; 6.349 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.077     ; 13.576     ;
; 6.351 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.575     ;
; 6.352 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.576     ;
; 6.357 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.571     ;
; 6.376 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.552     ;
; 6.377 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.549     ;
; 6.389 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.537     ;
; 6.415 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.513     ;
; 6.420 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.506     ;
; 6.433 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.493     ;
; 6.444 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.484     ;
; 6.483 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.445     ;
; 6.483 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.443     ;
; 6.499 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.429     ;
; 6.502 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.426     ;
; 6.530 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.398     ;
; 6.541 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.387     ;
; 6.548 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.378     ;
; 6.552 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.374     ;
; 6.559 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.367     ;
; 6.570 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.358     ;
; 6.598 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.328     ;
; 6.609 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.319     ;
; 6.628 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.300     ;
; 6.654 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.272     ;
; 6.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.266     ;
; 6.667 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.074     ; 13.261     ;
; 6.674 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.252     ;
; 6.685 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.241     ;
; 6.713 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.213     ;
; 6.723 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.203     ;
; 6.724 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.202     ;
; 6.780 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.076     ; 13.146     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; reg_rs:GATEreg|DOUT                     ; reg_rs:GATEreg|DOUT                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; pwm8dac1:dac1_vca|cnt[0]                ; pwm8dac1:dac1_vca|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.684      ;
; 0.417 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.684      ;
; 0.455 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.723      ;
; 0.464 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.731      ;
; 0.471 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.740      ;
; 0.476 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.745      ;
; 0.477 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.748      ;
; 0.480 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.748      ;
; 0.489 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.757      ;
; 0.489 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.758      ;
; 0.489 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.758      ;
; 0.490 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.759      ;
; 0.499 ; reg7:NOTEreg|DATA_OUT[6]                ; note_pitch2dds:transl1|NOTE_local[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.766      ;
; 0.504 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.772      ;
; 0.507 ; midi_in:midiin|byte1[5]                 ; midi_in:midiin|CH_MESSAGE[1]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.775      ;
; 0.606 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.874      ;
; 0.607 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.875      ;
; 0.616 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.883      ;
; 0.623 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.890      ;
; 0.625 ; reg14w:pitch_reg|DATA_OUT[10]           ; note_pitch2dds:transl1|PITCH_local[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.892      ;
; 0.630 ; note_pitch2dds:transl1|ADDER_sum[16]    ; note_pitch2dds:transl1|ADDER[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.895      ;
; 0.635 ; reg14w:pitch_reg|DATA_OUT[5]            ; note_pitch2dds:transl1|PITCH_local[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.902      ;
; 0.644 ; note_pitch2dds:transl1|ADDER_sum[11]    ; note_pitch2dds:transl1|ADDER[3]         ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.909      ;
; 0.645 ; note_pitch2dds:transl1|ADDER_sum[9]     ; note_pitch2dds:transl1|ADDER[1]         ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.910      ;
; 0.648 ; dds32:vco1|sout[30]                     ; ds8dac1:dac1_vco|PWM_add[6]             ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.917      ;
; 0.653 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.920      ;
; 0.665 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.934      ;
; 0.666 ; dds32:vco1|sout[28]                     ; ds8dac1:dac1_vco|PWM_add[4]             ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.935      ;
; 0.666 ; dds32:vco1|sout[25]                     ; ds8dac1:dac1_vco|PWM_add[1]             ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.935      ;
; 0.667 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.074      ; 0.936      ;
; 0.667 ; note_pitch2dds:transl1|ADDER_sum[20]    ; note_pitch2dds:transl1|ADDER[12]        ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.932      ;
; 0.669 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.937      ;
; 0.669 ; note_pitch2dds:transl1|ADDER_sum[19]    ; note_pitch2dds:transl1|ADDER[11]        ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.934      ;
; 0.669 ; note_pitch2dds:transl1|ADDER_sum[10]    ; note_pitch2dds:transl1|ADDER[2]         ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.934      ;
; 0.671 ; note_pitch2dds:transl1|ADDER_sum[17]    ; note_pitch2dds:transl1|ADDER[9]         ; clk50M       ; clk50M      ; 0.000        ; 0.070      ; 0.936      ;
; 0.676 ; reg7:NOTEreg|DATA_OUT[2]                ; note_pitch2dds:transl1|NOTE_local[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.943      ;
; 0.683 ; dds32:vco1|sout[6]                      ; dds32:vco1|sout[6]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; dds32:vco1|sout[22]                     ; dds32:vco1|sout[22]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; dds32:vco1|sout[15]                     ; dds32:vco1|sout[15]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; dds32:vco1|sout[16]                     ; dds32:vco1|sout[16]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[14]                     ; dds32:vco1|sout[14]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[13]                     ; dds32:vco1|sout[13]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[11]                     ; dds32:vco1|sout[11]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[5]                      ; dds32:vco1|sout[5]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[3]                      ; dds32:vco1|sout[3]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds32:vco1|sout[2]                      ; dds32:vco1|sout[2]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; dds32:vco1|sout[21]                     ; dds32:vco1|sout[21]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds32:vco1|sout[19]                     ; dds32:vco1|sout[19]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds32:vco1|sout[18]                     ; dds32:vco1|sout[18]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds32:vco1|sout[10]                     ; dds32:vco1|sout[10]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[5]     ; note_pitch2dds:transl1|ADDER_sum[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; dds32:vco1|sout[20]                     ; dds32:vco1|sout[20]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; dds32:vco1|sout[1]                      ; dds32:vco1|sout[1]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; dds32:vco1|sout[17]                     ; dds32:vco1|sout[17]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|NOTE[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; ds8dac1:dac1_vco|PWM_add[2]             ; ds8dac1:dac1_vco|PWM_accumulator[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; midi_in:midiin|byte2[2]                 ; midi_in:midiin|NOTE[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; dds32:vco1|sout[9]                      ; dds32:vco1|sout[9]                      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ds8dac1:dac1_vco|PWM_add[7]             ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; ds8dac1:dac1_vco|PWM_add[6]             ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; dds32:vco1|sout[23]                     ; dds32:vco1|sout[23]                     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; reg7:NOTEreg|DATA_OUT[1]                ; note_pitch2dds:transl1|NOTE_local[1]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; note_pitch2dds:transl1|ADDER_sum[1]     ; note_pitch2dds:transl1|ADDER_sum[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; ds8dac1:dac1_vco|PWM_add[1]             ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER_sum[29]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; ds8dac1:dac1_vco|PWM_add[5]             ; ds8dac1:dac1_vco|PWM_accumulator[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER_sum[27]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER_sum[24]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; midi_in:midiin|uart_rx:URX|bit_count[1] ; midi_in:midiin|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER_sum[30]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; pwm8dac1:dac1_vca|cnt[6]                ; pwm8dac1:dac1_vca|cnt[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; pwm8dac1:dac1_vca|cnt[5]                ; pwm8dac1:dac1_vca|cnt[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; pwm8dac1:dac1_vca|cnt[4]                ; pwm8dac1:dac1_vca|cnt[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; pwm8dac1:dac1_vca|cnt[3]                ; pwm8dac1:dac1_vca|cnt[3]                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; pwm8dac1:dac1_vca|cnt[2]                ; pwm8dac1:dac1_vca|cnt[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER_sum[31]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.964      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.497 ; 9.879        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.729 ; 10.111       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[0]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[0]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[10]                        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[11]                        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[12]                        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[1]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[2]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[3]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[4]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[5]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[6]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[7]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[8]                         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:D1reg|DATA_OUT[9]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                            ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[5]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[6]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                             ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[1]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[2]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[3]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[4]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[5]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[6]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|cnt[7]                         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[0]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[1]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[2]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[3]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[4]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[5]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[6]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vca|in_data_buff[7]                ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|DATA_OUT[12]                        ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[0]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[1]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[3]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[4]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[5]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|LSB[6]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[0]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[1]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[2]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[3]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[4]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[5]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|NOTE[6]                           ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[0]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[1]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[2]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[3]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[4]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[5]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[6]                          ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                            ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                            ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 4.703 ; 4.808 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -3.961 ; -4.070 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.301 ; 7.174 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.301 ; 7.174 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.863 ; 6.736 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.589 ; 6.367 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.186 ; 7.037 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.083 ; 6.999 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.767 ; 6.720 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 6.696 ; 6.239 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.844 ; 5.455 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.461 ; 6.114 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 4.987 ; 5.273 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 5.845 ; 5.522 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 4.947 ; 4.728 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.467 ; 5.221 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 5.051 ; 4.812 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 4.947 ; 4.728 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 5.343 ; 5.068 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 5.186 ; 4.932 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.026 ; 4.798 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.214 ; 4.845 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.263 ; 4.888 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.817 ; 5.468 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 4.442 ; 4.718 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 5.251 ; 4.937 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.275 ; 7.268 ;       ;
; sw0        ; snd_0       ; 6.693 ; 6.370 ; 6.860 ; 6.531 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.008 ; 6.998 ;       ;
; sw0        ; snd_0       ; 6.454 ; 6.142 ; 6.615 ; 6.298 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 8.972 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.186 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.350 ; 0.000                           ;
+--------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                                                            ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.972  ; pwm8dac1:dac1_vca|cnt[0]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.393      ; 1.408      ;
; 9.349  ; pwm8dac1:dac1_vca|in_data_buff[1]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 1.039      ;
; 9.411  ; pwm8dac1:dac1_vca|in_data_buff[5]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.977      ;
; 9.424  ; pwm8dac1:dac1_vca|cnt[2]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.964      ;
; 9.444  ; pwm8dac1:dac1_vca|in_data_buff[0]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.944      ;
; 9.472  ; pwm8dac1:dac1_vca|cnt[1]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.916      ;
; 9.491  ; pwm8dac1:dac1_vca|cnt[4]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.897      ;
; 9.492  ; pwm8dac1:dac1_vca|in_data_buff[3]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.896      ;
; 9.511  ; pwm8dac1:dac1_vca|in_data_buff[2]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.877      ;
; 9.539  ; pwm8dac1:dac1_vca|cnt[3]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.849      ;
; 9.559  ; pwm8dac1:dac1_vca|cnt[6]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.829      ;
; 9.576  ; pwm8dac1:dac1_vca|in_data_buff[6]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.812      ;
; 9.579  ; pwm8dac1:dac1_vca|in_data_buff[4]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.809      ;
; 9.607  ; pwm8dac1:dac1_vca|cnt[5]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.781      ;
; 9.849  ; pwm8dac1:dac1_vca|cnt[7]                                  ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.539      ;
; 9.953  ; ds8dac1:dac1_vco|PWM_accumulator[8]                       ; ds8dac1:dac1_vco|PWM_out             ; clk50M       ; clk50M      ; 10.000       ; 0.403      ; 0.437      ;
; 10.013 ; pwm8dac1:dac1_vca|in_data_buff[7]                         ; pwm8dac1:dac1_vca|sout               ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.375      ;
; 12.944 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 7.002      ;
; 12.989 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.957      ;
; 13.008 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.938      ;
; 13.012 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.934      ;
; 13.053 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.893      ;
; 13.056 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.890      ;
; 13.057 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.889      ;
; 13.076 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.870      ;
; 13.080 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.866      ;
; 13.083 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.863      ;
; 13.093 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.856      ;
; 13.120 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.826      ;
; 13.121 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.825      ;
; 13.124 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.822      ;
; 13.125 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.821      ;
; 13.144 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.802      ;
; 13.147 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.799      ;
; 13.148 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.798      ;
; 13.151 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.795      ;
; 13.157 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.792      ;
; 13.161 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.788      ;
; 13.188 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.758      ;
; 13.189 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.757      ;
; 13.192 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.754      ;
; 13.193 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.753      ;
; 13.215 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.731      ;
; 13.219 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.727      ;
; 13.223 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.723      ;
; 13.225 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.724      ;
; 13.229 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.720      ;
; 13.256 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.690      ;
; 13.260 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.686      ;
; 13.268 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.678      ;
; 13.279 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.667      ;
; 13.283 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.663      ;
; 13.287 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.659      ;
; 13.293 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.656      ;
; 13.297 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.652      ;
; 13.335 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.611      ;
; 13.343 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.603      ;
; 13.347 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.599      ;
; 13.362 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.584      ;
; 13.372 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.577      ;
; 13.398 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.548      ;
; 13.411 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.535      ;
; 13.415 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.531      ;
; 13.433 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.516      ;
; 13.443 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.503      ;
; 13.465 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.484      ;
; 13.476 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.470      ;
; 13.479 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.467      ;
; 13.483 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.463      ;
; 13.497 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.452      ;
; 13.501 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.448      ;
; 13.510 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.436      ;
; 13.521 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.425      ;
; 13.526 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.420      ;
; 13.529 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.420      ;
; 13.533 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.416      ;
; 13.537 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.409      ;
; 13.547 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.402      ;
; 13.558 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.388      ;
; 13.565 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.384      ;
; 13.569 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.380      ;
; 13.571 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.375      ;
; 13.588 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.358      ;
; 13.590 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.356      ;
; 13.594 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.352      ;
; 13.597 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.352      ;
; 13.601 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.348      ;
; 13.615 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.331      ;
; 13.625 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.324      ;
; 13.633 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.316      ;
; 13.635 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.311      ;
; 13.637 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.312      ;
; 13.638 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.308      ;
; 13.639 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.307      ;
; 13.658 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.288      ;
; 13.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.284      ;
; 13.665 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.284      ;
; 13.665 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.041     ; 6.281      ;
; 13.669 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.280      ;
; 13.675 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.038     ; 6.274      ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reg_rs:GATEreg|DOUT                     ; reg_rs:GATEreg|DOUT                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; pwm8dac1:dac1_vca|cnt[0]                ; pwm8dac1:dac1_vca|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; midi_in:midiin|byte1[4]                 ; midi_in:midiin|CH_MESSAGE[0]            ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.209 ; reg7:NOTEreg|DATA_OUT[6]                ; note_pitch2dds:transl1|NOTE_local[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; midi_in:midiin|byte1[6]                 ; midi_in:midiin|CH_MESSAGE[2]            ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; midi_in:midiin|byte1[5]                 ; midi_in:midiin|CH_MESSAGE[1]            ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.335      ;
; 0.258 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.378      ;
; 0.263 ; note_pitch2dds:transl1|state.0001       ; note_pitch2dds:transl1|state.0010       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.383      ;
; 0.268 ; reg14w:pitch_reg|DATA_OUT[10]           ; note_pitch2dds:transl1|PITCH_local[10]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; note_pitch2dds:transl1|ADDER_sum[16]    ; note_pitch2dds:transl1|ADDER[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.386      ;
; 0.274 ; reg14w:pitch_reg|DATA_OUT[5]            ; note_pitch2dds:transl1|PITCH_local[5]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; note_pitch2dds:transl1|ADDER_sum[11]    ; note_pitch2dds:transl1|ADDER[3]         ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.394      ;
; 0.276 ; note_pitch2dds:transl1|ADDER_sum[9]     ; note_pitch2dds:transl1|ADDER[1]         ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.394      ;
; 0.277 ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.398      ;
; 0.277 ; dds32:vco1|sout[30]                     ; ds8dac1:dac1_vco|PWM_add[6]             ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.401      ;
; 0.282 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.402      ;
; 0.284 ; reg7:NOTEreg|DATA_OUT[2]                ; note_pitch2dds:transl1|NOTE_local[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; note_pitch2dds:transl1|ADDER_sum[20]    ; note_pitch2dds:transl1|ADDER[12]        ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.402      ;
; 0.284 ; dds32:vco1|sout[28]                     ; ds8dac1:dac1_vco|PWM_add[4]             ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; dds32:vco1|sout[25]                     ; ds8dac1:dac1_vco|PWM_add[1]             ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.405      ;
; 0.286 ; note_pitch2dds:transl1|ADDER_sum[19]    ; note_pitch2dds:transl1|ADDER[11]        ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.404      ;
; 0.287 ; note_pitch2dds:transl1|ADDER_sum[17]    ; note_pitch2dds:transl1|ADDER[9]         ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.405      ;
; 0.287 ; note_pitch2dds:transl1|ADDER_sum[10]    ; note_pitch2dds:transl1|ADDER[2]         ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.405      ;
; 0.290 ; reg7:NOTEreg|DATA_OUT[1]                ; note_pitch2dds:transl1|NOTE_local[1]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.410      ;
; 0.293 ; dds32:vco1|sout[16]                     ; dds32:vco1|sout[16]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; dds32:vco1|sout[15]                     ; dds32:vco1|sout[15]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; dds32:vco1|sout[6]                      ; dds32:vco1|sout[6]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; dds32:vco1|sout[22]                     ; dds32:vco1|sout[22]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[19]                     ; dds32:vco1|sout[19]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[18]                     ; dds32:vco1|sout[18]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[14]                     ; dds32:vco1|sout[14]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[13]                     ; dds32:vco1|sout[13]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[11]                     ; dds32:vco1|sout[11]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[5]                      ; dds32:vco1|sout[5]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[3]                      ; dds32:vco1|sout[3]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[2]                      ; dds32:vco1|sout[2]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; dds32:vco1|sout[1]                      ; dds32:vco1|sout[1]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; note_pitch2dds:transl1|ADDER_sum[5]     ; note_pitch2dds:transl1|ADDER_sum[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; dds32:vco1|sout[21]                     ; dds32:vco1|sout[21]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; dds32:vco1|sout[20]                     ; dds32:vco1|sout[20]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; dds32:vco1|sout[17]                     ; dds32:vco1|sout[17]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; midi_in:midiin|byte2[2]                 ; midi_in:midiin|NOTE[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; dds32:vco1|sout[10]                     ; dds32:vco1|sout[10]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; dds32:vco1|sout[9]                      ; dds32:vco1|sout[9]                      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; note_pitch2dds:transl1|ADDER_sum[1]     ; note_pitch2dds:transl1|ADDER_sum[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; ds8dac1:dac1_vco|PWM_accumulator[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; dds32:vco1|sout[23]                     ; dds32:vco1|sout[23]                     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|NOTE[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; ds8dac1:dac1_vco|PWM_accumulator[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ds8dac1:dac1_vco|PWM_add[2]             ; ds8dac1:dac1_vco|PWM_accumulator[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER_sum[24]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; ds8dac1:dac1_vco|PWM_add[5]             ; ds8dac1:dac1_vco|PWM_accumulator[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; pwm8dac1:dac1_vca|cnt[7]                ; pwm8dac1:dac1_vca|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; ds8dac1:dac1_vco|PWM_add[1]             ; ds8dac1:dac1_vco|PWM_accumulator[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; ds8dac1:dac1_vco|PWM_add[7]             ; ds8dac1:dac1_vco|PWM_accumulator[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER_sum[29]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER_sum[27]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; midi_in:midiin|uart_rx:URX|bit_count[1] ; midi_in:midiin|uart_rx:URX|bit_count[1] ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; pwm8dac1:dac1_vca|cnt[6]                ; pwm8dac1:dac1_vca|cnt[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; pwm8dac1:dac1_vca|cnt[5]                ; pwm8dac1:dac1_vca|cnt[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; pwm8dac1:dac1_vca|cnt[4]                ; pwm8dac1:dac1_vca|cnt[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; ds8dac1:dac1_vco|PWM_add[6]             ; ds8dac1:dac1_vco|PWM_accumulator[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER_sum[30]    ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; pwm8dac1:dac1_vca|cnt[3]                ; pwm8dac1:dac1_vca|cnt[3]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; pwm8dac1:dac1_vca|cnt[2]                ; pwm8dac1:dac1_vca|cnt[2]                ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.420      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 9.350 ; 9.566        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_vco|PWM_out                                  ;
; 9.351 ; 9.567        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; pwm8dac1:dac1_vca|sout                                    ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                       ;
; 9.367 ; 9.546        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1          ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[18]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[19]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[0]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[1]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[2]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[3]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte1[4]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte1[5]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte1[6]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|byte1[7]                                   ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000000                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000001                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[0]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[1]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[2]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[3]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[4]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[5]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[6]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[7]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[0]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[10]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[11]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[12]                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[1]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[2]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[3]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[4]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[5]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[6]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[7]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[8]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[9]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[0]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[1]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[2]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[3]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[4]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[5]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[6]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[7]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0000                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0001                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0010                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[0]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[4]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|DATA_OUT[5]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[0]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[1]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[2]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[3]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[4]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[5]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:S1reg|DATA_OUT[6]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg_rs:GATEreg|DOUT                                       ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[25]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[27]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[28]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.000                                    ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                                 ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.DECAY                                  ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.RELEASE                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                                ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[0]                                        ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[10]                                       ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[11]                                       ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[12]                                       ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; dds32:vco1|sout[13]                                       ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.620 ; 3.235 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.234 ; -2.847 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 3.501 ; 3.578 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.501 ; 3.578 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 3.318 ; 3.349 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 3.091 ; 3.174 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.450 ; 3.494 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 3.431 ; 3.382 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 3.307 ; 3.258 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 3.098 ; 3.211 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.750 ; 2.894 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 3.016 ; 3.212 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.047 ; 2.938 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 3.219 ; 3.353 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.321 ; 2.426 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.566 ; 2.740 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.374 ; 2.503 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.321 ; 2.426 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.507 ; 2.656 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.425 ; 2.548 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.367 ; 2.491 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.424 ; 2.519 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.465 ; 2.603 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.707 ; 2.886 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 2.763 ; 2.658 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 2.920 ; 3.049 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.887 ; 4.510 ;       ;
; sw0        ; snd_0       ; 3.427 ; 3.554 ; 3.733 ; 3.853 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw0        ; snd_0       ; 3.325 ; 3.450 ; 3.634 ; 3.752 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.770 ; 0.186 ; N/A      ; N/A     ; 9.350               ;
;  clk50M          ; 3.770 ; 0.186 ; N/A      ; N/A     ; 9.350               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.347 ; 5.582 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.234 ; -2.847 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.805 ; 7.715 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.805 ; 7.715 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.361 ; 7.245 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.056 ; 6.921 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.694 ; 7.571 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.688 ; 7.522 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.338 ; 7.217 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.101 ; 6.822 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.219 ; 5.978 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.855 ; 6.713 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.465 ; 5.642 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 6.259 ; 6.084 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.321 ; 2.426 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.566 ; 2.740 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.374 ; 2.503 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.321 ; 2.426 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.507 ; 2.656 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.425 ; 2.548 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.367 ; 2.491 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.424 ; 2.519 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.465 ; 2.603 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.707 ; 2.886 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 2.763 ; 2.658 ; Fall       ; clk50M          ;
; snd_0     ; clk50M     ; 2.920 ; 3.049 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw0        ; snd_0       ; 7.250 ; 7.073 ; 7.356 ; 7.172 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw0        ; snd_0       ; 3.325 ; 3.450 ; 3.634 ; 3.752 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; snd_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1003076  ; 0        ; 17       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1003076  ; 0        ; 17       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Tue Apr 14 22:51:06 2015
Info: Command: quartus_sta VitaPolyOne -c VitaPolyOne
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 3.770
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.770         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.465         0.000 clk50M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.013         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.400         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.496         0.000 clk50M 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.020
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 8.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.972         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.350         0.000 clk50M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Tue Apr 14 22:51:09 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


