أنماط تطوير FPGA بما في ذلك تصميم RTL (Verilog/VHDL)، وإغلاق التوقيت، وعبور مجال الساعة، والتوليف عالي المستوى، والتحقق. يغطي كلا من نهج HDL التقليدي و HLS الحديث. استخدم عندما "،" المذكورة.
