Timing Analyzer report for pruebas_algoritmo
Thu Sep 19 13:40:50 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pruebas_algoritmo                                      ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 300.66 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.326 ; -143.776           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -105.800                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.326 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.243      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.314 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.230      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.286 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.203      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[5]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.279 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[6]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.274 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.190      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.254 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.242 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.158      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.210 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.127      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.198 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.114      ;
; -2.196 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.193 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[7]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.190 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.107      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.097      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.095      ;
; -2.166 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.082      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; UART_RX:inst|r_RX_Byte[7]                 ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[6]                 ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[2]                 ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[3]                 ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[1]                 ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[5]                 ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; UART_RX:inst|r_RX_Byte[4]                 ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; UART_RX:inst|r_RX_Byte[0]                 ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_RX:inst|r_Bit_Index[2]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; UART_RX:inst|r_Bit_Index[1]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|tx_out[0]           ; test_uart_tx_rx:inst1|tx_out[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[1]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[2]              ; uart_tx:inst2|bit_counter[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|bit_counter[3]              ; uart_tx:inst2|bit_counter[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|o_uart_tx           ; test_uart_tx_rx:inst1|o_uart_tx           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|registro_entrada[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[6] ; test_uart_tx_rx:inst1|registro_entrada[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|registro_entrada[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|registro_entrada[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|registro_entrada[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[0] ; test_uart_tx_rx:inst1|registro_entrada[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|registro_entrada[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; test_uart_tx_rx:inst1|registro_entrada[4] ; test_uart_tx_rx:inst1|registro_entrada[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst|r_RX_DV                      ; UART_RX:inst|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.426 ; uart_tx:inst2|cycle_counter[9]            ; uart_tx:inst2|cycle_counter[9]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.694      ;
; 0.428 ; uart_tx:inst2|data_to_send[5]             ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; uart_tx:inst2|data_to_send[6]             ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.431 ; uart_tx:inst2|data_to_send[2]             ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.698      ;
; 0.431 ; uart_tx:inst2|data_to_send[3]             ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.698      ;
; 0.449 ; UART_RX:inst|r_Clk_Count[8]               ; UART_RX:inst|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.716      ;
; 0.455 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.722      ;
; 0.457 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.724      ;
; 0.458 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|dato_prev[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.725      ;
; 0.458 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.725      ;
; 0.497 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.764      ;
; 0.551 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.513      ; 1.250      ;
; 0.551 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.511      ; 1.248      ;
; 0.557 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.511      ; 1.254      ;
; 0.557 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.511      ; 1.254      ;
; 0.630 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.897      ;
; 0.634 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|dato_prev[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.902      ;
; 0.638 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.640 ; uart_tx:inst2|data_to_send[4]             ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; uart_tx:inst2|cycle_counter[3]            ; uart_tx:inst2|cycle_counter[3]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.909      ;
; 0.641 ; uart_tx:inst2|data_to_send[1]             ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.643 ; uart_tx:inst2|cycle_counter[1]            ; uart_tx:inst2|cycle_counter[1]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; uart_tx:inst2|cycle_counter[2]            ; uart_tx:inst2|cycle_counter[2]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.643 ; uart_tx:inst2|cycle_counter[8]            ; uart_tx:inst2|cycle_counter[8]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.911      ;
; 0.644 ; uart_tx:inst2|cycle_counter[7]            ; uart_tx:inst2|cycle_counter[7]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.644 ; uart_tx:inst2|cycle_counter[5]            ; uart_tx:inst2|cycle_counter[5]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.647 ; uart_tx:inst2|cycle_counter[4]            ; uart_tx:inst2|cycle_counter[4]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.915      ;
; 0.651 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.656 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.658 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|tx_out[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.660 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|cycle_counter[6]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.928      ;
; 0.660 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.664 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.363      ;
; 0.665 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.364      ;
; 0.668 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.668 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.367      ;
; 0.669 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.368      ;
; 0.669 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.670 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.369      ;
; 0.671 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.370      ;
; 0.671 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.370      ;
; 0.672 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.513      ; 1.371      ;
; 0.672 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.513      ; 1.371      ;
; 0.673 ; uart_tx:inst2|cycle_counter[0]            ; uart_tx:inst2|cycle_counter[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.941      ;
; 0.674 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.098      ; 0.958      ;
; 0.675 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.675 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.513      ; 1.374      ;
; 0.675 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.942      ;
; 0.691 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_IDLE          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.958      ;
; 0.709 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.513      ; 1.408      ;
; 0.715 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.513      ; 1.414      ;
; 0.726 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.733 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.734 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.735 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.735 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.745 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.012      ;
; 0.748 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.748 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.748 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.015      ;
; 0.755 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.022      ;
; 0.761 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.769 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.098      ; 1.053      ;
; 0.771 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.772 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.773 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.787 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; test_uart_tx_rx:inst1|o_uart_tx           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 330.8 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.023 ; -123.693          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -105.800                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.023 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.949      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[1]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[4]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[5]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -2.000 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[6]        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.927      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.989 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.915      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.987 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.913      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.961 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.887      ;
; -1.960 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.071     ; 2.888      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.953 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.879      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.935 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.924 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.850      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.917 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.843      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.911 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.837      ;
; -1.905 ; UART_RX:inst|r_Clk_Count[1]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.071     ; 2.833      ;
; -1.904 ; UART_RX:inst|r_Clk_Count[0]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.071     ; 2.832      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.897 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.823      ;
; -1.895 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.469     ; 2.425      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[8]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[7]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[6]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[2]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[1]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[3]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.889 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.815      ;
; -1.881 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[8]          ; clk          ; clk         ; 1.000        ; -0.471     ; 2.409      ;
; -1.881 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[7]          ; clk          ; clk         ; 1.000        ; -0.471     ; 2.409      ;
; -1.881 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[6]          ; clk          ; clk         ; 1.000        ; -0.471     ; 2.409      ;
; -1.881 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[2]          ; clk          ; clk         ; 1.000        ; -0.471     ; 2.409      ;
; -1.881 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[0]          ; clk          ; clk         ; 1.000        ; -0.471     ; 2.409      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; UART_RX:inst|r_RX_Byte[0]                 ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; UART_RX:inst|r_Bit_Index[2]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; UART_RX:inst|r_Bit_Index[1]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[7]                 ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[6]                 ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[2]                 ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[3]                 ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[1]                 ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[5]                 ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; UART_RX:inst|r_RX_Byte[4]                 ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|tx_out[0]           ; test_uart_tx_rx:inst1|tx_out[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|o_uart_tx           ; test_uart_tx_rx:inst1|o_uart_tx           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|registro_entrada[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[6] ; test_uart_tx_rx:inst1|registro_entrada[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|registro_entrada[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|registro_entrada[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|registro_entrada[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[0] ; test_uart_tx_rx:inst1|registro_entrada[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|registro_entrada[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; test_uart_tx_rx:inst1|registro_entrada[4] ; test_uart_tx_rx:inst1|registro_entrada[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst2|bit_counter[1]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst2|bit_counter[2]              ; uart_tx:inst2|bit_counter[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst2|bit_counter[3]              ; uart_tx:inst2|bit_counter[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst|r_RX_DV                      ; UART_RX:inst|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.386 ; uart_tx:inst2|cycle_counter[9]            ; uart_tx:inst2|cycle_counter[9]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.630      ;
; 0.394 ; uart_tx:inst2|data_to_send[5]             ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.638      ;
; 0.395 ; uart_tx:inst2|data_to_send[6]             ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.639      ;
; 0.397 ; uart_tx:inst2|data_to_send[3]             ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.641      ;
; 0.398 ; uart_tx:inst2|data_to_send[2]             ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.642      ;
; 0.405 ; UART_RX:inst|r_Clk_Count[8]               ; UART_RX:inst|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.649      ;
; 0.411 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.654      ;
; 0.414 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.657      ;
; 0.421 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|dato_prev[5]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.665      ;
; 0.422 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.666      ;
; 0.448 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.692      ;
; 0.488 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.471      ; 1.130      ;
; 0.501 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.468      ; 1.140      ;
; 0.511 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.468      ; 1.150      ;
; 0.517 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.156      ;
; 0.575 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.819      ;
; 0.582 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; uart_tx:inst2|data_to_send[4]             ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|dato_prev[3]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; uart_tx:inst2|cycle_counter[3]            ; uart_tx:inst2|cycle_counter[3]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; uart_tx:inst2|data_to_send[1]             ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.588 ; uart_tx:inst2|cycle_counter[2]            ; uart_tx:inst2|cycle_counter[2]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; uart_tx:inst2|cycle_counter[8]            ; uart_tx:inst2|cycle_counter[8]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.589 ; uart_tx:inst2|cycle_counter[1]            ; uart_tx:inst2|cycle_counter[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; uart_tx:inst2|cycle_counter[7]            ; uart_tx:inst2|cycle_counter[7]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.590 ; uart_tx:inst2|cycle_counter[5]            ; uart_tx:inst2|cycle_counter[5]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.592 ; uart_tx:inst2|cycle_counter[4]            ; uart_tx:inst2|cycle_counter[4]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.836      ;
; 0.593 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.837      ;
; 0.593 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.471      ; 1.235      ;
; 0.595 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.470      ; 1.236      ;
; 0.598 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.602 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|tx_out[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.470      ; 1.245      ;
; 0.605 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|cycle_counter[6]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.609 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.853      ;
; 0.610 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.250      ;
; 0.611 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.855      ;
; 0.612 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.252      ;
; 0.614 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.874      ;
; 0.615 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.255      ;
; 0.616 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.860      ;
; 0.617 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.257      ;
; 0.617 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.861      ;
; 0.618 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.258      ;
; 0.619 ; uart_tx:inst2|cycle_counter[0]            ; uart_tx:inst2|cycle_counter[0]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.863      ;
; 0.619 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.259      ;
; 0.620 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.260      ;
; 0.628 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_IDLE          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.635 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.470      ; 1.276      ;
; 0.648 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.470      ; 1.289      ;
; 0.664 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.907      ;
; 0.670 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.670 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.672 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.916      ;
; 0.672 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.916      ;
; 0.676 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.920      ;
; 0.678 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.679 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.679 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.690 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.933      ;
; 0.697 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.941      ;
; 0.698 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.089      ; 0.958      ;
; 0.707 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.708 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.952      ;
; 0.710 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.713 ; UART_RX:inst|r_Clk_Count[3]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.471      ; 1.355      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.604 ; -29.989           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -88.244                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.604 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.548      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.535      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.588 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.532      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.518      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.574 ; test_uart_tx_rx:inst1|dato_prev[7]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.519      ;
; -0.571 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.041     ; 1.517      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.560 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.505      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[0]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[1]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[2]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[3]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[4]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[5]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.556 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|data_to_send[6]        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.502      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.497      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.539 ; test_uart_tx_rx:inst1|dato_prev[3]        ; test_uart_tx_rx:inst1|dato_prev[7]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.484      ;
; -0.538 ; UART_RX:inst|r_Clk_Count[1]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.041     ; 1.484      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.535 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.479      ;
; -0.533 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.245     ; 1.275      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[8]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[7]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[6]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[2]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[0]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[1]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[3]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[6]               ; UART_RX:inst|r_Clk_Count[4]          ; clk          ; clk         ; 1.000        ; -0.042     ; 1.477      ;
; -0.532 ; UART_RX:inst|r_Clk_Count[0]               ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit ; clk          ; clk         ; 1.000        ; -0.041     ; 1.478      ;
; -0.527 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|o_uart_tx      ; clk          ; clk         ; 1.000        ; -0.049     ; 1.465      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[1]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[2]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[4]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[5]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[7]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[6]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; test_uart_tx_rx:inst1|dato_prev[1]        ; test_uart_tx_rx:inst1|tx_out[3]      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[4]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[5]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[0]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[1]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[2]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
; -0.521 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|dato_prev[3]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.466      ;
+--------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; UART_RX:inst|r_RX_Byte[7]                 ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[6]                 ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[2]                 ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[3]                 ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[1]                 ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[0]                 ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[5]                 ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_RX_Byte[4]                 ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_Bit_Index[2]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; UART_RX:inst|r_Bit_Index[1]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.180 ; test_uart_tx_rx:inst1|tx_out[0]           ; test_uart_tx_rx:inst1|tx_out[0]           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|registro_entrada[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[0]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|bit_counter[1]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|bit_counter[2]              ; uart_tx:inst2|bit_counter[2]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|bit_counter[3]              ; uart_tx:inst2|bit_counter[3]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|o_uart_tx           ; test_uart_tx_rx:inst1|o_uart_tx           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|registro_entrada[7] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[6] ; test_uart_tx_rx:inst1|registro_entrada[6] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|registro_entrada[2] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[1] ; test_uart_tx_rx:inst1|registro_entrada[1] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[0] ; test_uart_tx_rx:inst1|registro_entrada[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|registro_entrada[5] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; test_uart_tx_rx:inst1|registro_entrada[4] ; test_uart_tx_rx:inst1|registro_entrada[4] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst|r_RX_DV                      ; UART_RX:inst|r_RX_DV                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[0]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; UART_RX:inst|r_SM_Main.s_RX_Stop_Bit      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.187 ; uart_tx:inst2|data_to_send[5]             ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; uart_tx:inst2|data_to_send[6]             ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; uart_tx:inst2|data_to_send[3]             ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; uart_tx:inst2|data_to_send[2]             ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.317      ;
; 0.192 ; uart_tx:inst2|cycle_counter[9]            ; uart_tx:inst2|cycle_counter[9]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.318      ;
; 0.203 ; test_uart_tx_rx:inst1|registro_entrada[5] ; test_uart_tx_rx:inst1|dato_prev[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; test_uart_tx_rx:inst1|registro_entrada[7] ; test_uart_tx_rx:inst1|dato_prev[7]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.330      ;
; 0.204 ; UART_RX:inst|r_Clk_Count[8]               ; UART_RX:inst|r_Clk_Count[8]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.330      ;
; 0.210 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.336      ;
; 0.213 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_Idle             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.339      ;
; 0.232 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.358      ;
; 0.234 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.245      ; 0.563      ;
; 0.234 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.245      ; 0.563      ;
; 0.239 ; UART_RX:inst|r_Bit_Index[0]               ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.568      ;
; 0.253 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.246      ; 0.583      ;
; 0.274 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|dato_prev[3]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.279 ; test_uart_tx_rx:inst1|registro_entrada[2] ; test_uart_tx_rx:inst1|dato_prev[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.289 ; uart_tx:inst2|data_to_send[7]             ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[0]                 ; clk          ; clk         ; 0.000        ; 0.246      ; 0.620      ;
; 0.291 ; uart_tx:inst2|data_to_send[4]             ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; uart_tx:inst2|cycle_counter[3]            ; uart_tx:inst2|cycle_counter[3]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; uart_tx:inst2|data_to_send[1]             ; uart_tx:inst2|data_to_send[0]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.246      ; 0.623      ;
; 0.294 ; uart_tx:inst2|cycle_counter[1]            ; uart_tx:inst2|cycle_counter[1]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:inst2|cycle_counter[2]            ; uart_tx:inst2|cycle_counter[2]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:inst2|cycle_counter[7]            ; uart_tx:inst2|cycle_counter[7]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:inst2|cycle_counter[4]            ; uart_tx:inst2|cycle_counter[4]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; uart_tx:inst2|cycle_counter[5]            ; uart_tx:inst2|cycle_counter[5]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[3]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.623      ;
; 0.295 ; uart_tx:inst2|cycle_counter[8]            ; uart_tx:inst2|cycle_counter[8]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.421      ;
; 0.295 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[7]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.624      ;
; 0.297 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[2]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[2]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.627      ;
; 0.299 ; UART_RX:inst|r_Clk_Count[4]               ; UART_RX:inst|r_Clk_Count[4]               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[1]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.628      ;
; 0.300 ; test_uart_tx_rx:inst1|registro_entrada[3] ; test_uart_tx_rx:inst1|tx_out[3]           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[5]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.629      ;
; 0.301 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[4]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.630      ;
; 0.302 ; uart_tx:inst2|cycle_counter[6]            ; uart_tx:inst2|cycle_counter[6]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_RX_Byte[6]                 ; clk          ; clk         ; 0.000        ; 0.245      ; 0.631      ;
; 0.302 ; uart_tx:inst2|fsm_state.FSM_START         ; uart_tx:inst2|fsm_state.FSM_SEND          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.306 ; uart_tx:inst2|cycle_counter[0]            ; uart_tx:inst2|cycle_counter[0]            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; uart_tx:inst2|fsm_state.FSM_SEND          ; uart_tx:inst2|fsm_state.FSM_STOP          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.311 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[2]               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.445      ;
; 0.312 ; UART_RX:inst|r_RX_Data                    ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; clk          ; clk         ; 0.000        ; 0.246      ; 0.642      ;
; 0.314 ; uart_tx:inst2|fsm_state.FSM_STOP          ; uart_tx:inst2|fsm_state.FSM_IDLE          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.440      ;
; 0.314 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.246      ; 0.644      ;
; 0.317 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.443      ;
; 0.317 ; UART_RX:inst|r_Clk_Count[2]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.246      ; 0.647      ;
; 0.325 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.451      ;
; 0.326 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.452      ;
; 0.340 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[7]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|fsm_state.FSM_START         ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[6]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.340 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[3]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.466      ;
; 0.341 ; uart_tx:inst2|bit_counter[0]              ; uart_tx:inst2|bit_counter[1]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.467      ;
; 0.342 ; UART_RX:inst|r_SM_Main.s_Idle             ; UART_RX:inst|r_SM_Main.s_RX_Start_Bit     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.468      ;
; 0.345 ; test_uart_tx_rx:inst1|registro_entrada[4] ; test_uart_tx_rx:inst1|dato_prev[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.471      ;
; 0.346 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.472      ;
; 0.347 ; test_uart_tx_rx:inst1|registro_entrada[0] ; test_uart_tx_rx:inst1|dato_prev[0]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.473      ;
; 0.348 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[4]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.474      ;
; 0.349 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[5]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.475      ;
; 0.349 ; test_uart_tx_rx:inst1|o_uart_tx           ; uart_tx:inst2|data_to_send[2]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.475      ;
; 0.350 ; test_uart_tx_rx:inst1|registro_entrada[6] ; test_uart_tx_rx:inst1|dato_prev[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.476      ;
; 0.356 ; UART_RX:inst|r_SM_Main.s_RX_Data_Bits     ; UART_RX:inst|r_Bit_Index[1]               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.490      ;
; 0.358 ; UART_RX:inst|r_Clk_Count[5]               ; UART_RX:inst|r_Clk_Count[5]               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.492      ;
; 0.360 ; uart_tx:inst2|fsm_state.FSM_IDLE          ; uart_tx:inst2|data_to_send[1]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.486      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.326   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.326   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -143.776 ; 0.0   ; 0.0      ; 0.0     ; -105.8              ;
;  clk             ; -143.776 ; 0.000 ; N/A      ; N/A     ; -105.800            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_uart       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_uart                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_uart       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1445     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1445     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_uart    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_uart     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_uart    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_uart     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Sep 19 13:40:49 2024
Info: Command: quartus_sta pruebas_algoritmo -c pruebas_algoritmo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pruebas_algoritmo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.326            -143.776 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.800 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.023            -123.693 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.800 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.604
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.604             -29.989 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -88.244 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4918 megabytes
    Info: Processing ended: Thu Sep 19 13:40:50 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


