El proyecto implementa un sistema de control para un carro utilizando dos m치quinas de estados finitos (FSM) en SystemVerilog: una FSM Moore que representa las revoluciones del motor y una FSM Mealy que traduce esas revoluciones en la marcha o modo de conducci칩n. Ambas m치quinas se integran en un m칩dulo superior llamado UnionFSM, que concentra las entradas y salidas del sistema.

Link del video: https://youtu.be/3JX6iU0rcu4
