+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                             ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                 ; 7     ; 27             ; 2            ; 27             ; 32     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter_001                                                                                        ; 135   ; 3              ; 0            ; 3              ; 112    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter|uncompressor                                                                               ; 50    ; 4              ; 0            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|width_adapter                                                                                            ; 117   ; 3              ; 0            ; 3              ; 130    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux_001|arb|adder                                                                               ; 56    ; 28             ; 0            ; 28             ; 28     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux_001|arb                                                                                     ; 18    ; 0              ; 4            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux_001                                                                                         ; 1809  ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                                                   ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux|arb                                                                                         ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_mux                                                                                             ; 648   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_013                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_012                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_011                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_010                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_009                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_008                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_007                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_006                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_005                                                                                       ; 132   ; 1              ; 2            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_004                                                                                       ; 133   ; 4              ; 2            ; 4              ; 259    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_003                                                                                       ; 133   ; 4              ; 2            ; 4              ; 259    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_002                                                                                       ; 133   ; 4              ; 2            ; 4              ; 259    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux_001                                                                                       ; 133   ; 4              ; 2            ; 4              ; 259    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_xbar_demux                                                                                           ; 133   ; 4              ; 2            ; 4              ; 259    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_013                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_012                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_011                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_010                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_009                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_008                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_007                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_006                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_005                                                                                         ; 132   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_004|arb|adder                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_004|arb                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_004                                                                                         ; 261   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_003|arb|adder                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_003|arb                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_003                                                                                         ; 261   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_002|arb|adder                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_002|arb                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_002                                                                                         ; 261   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_001|arb                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux_001                                                                                         ; 261   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux|arb                                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_mux                                                                                             ; 261   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_demux_001                                                                                       ; 158   ; 196            ; 2            ; 196            ; 1807   ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_xbar_demux                                                                                           ; 149   ; 25             ; 11           ; 25             ; 646    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                                       ; 114   ; 6              ; 8            ; 6              ; 112    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|burst_adapter                                                                                            ; 114   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter_001                                                                                              ; 262   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|limiter                                                                                                  ; 262   ; 0              ; 0            ; 0              ; 273    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_013|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_013                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_012|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_012                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_011|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_011                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_010|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_010                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_009|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_009                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_008|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_008                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_007|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_007                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_006|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_006                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_005|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_005                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_004|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_004                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_003|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_003                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_002|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_002                                                                                            ; 100   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001|the_default_decode                                                                         ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router_001                                                                                            ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router|the_default_decode                                                                             ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|id_router                                                                                                ; 118   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router_001|the_default_decode                                                                       ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router_001                                                                                          ; 118   ; 0              ; 6            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router|the_default_decode                                                                           ; 0     ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|addr_router                                                                                              ; 118   ; 0              ; 6            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|switches_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|switches_s1_translator_avalon_universal_slave_0_agent|uncompressor                                       ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|switches_s1_translator_avalon_universal_slave_0_agent                                                    ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_master_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                       ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_master_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                                   ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_master_0_s1_translator_avalon_universal_slave_0_agent                                                ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_red_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                            ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_red_s1_translator_avalon_universal_slave_0_agent|uncompressor                                        ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_red_s1_translator_avalon_universal_slave_0_agent                                                     ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_green_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                          ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_green_s1_translator_avalon_universal_slave_0_agent|uncompressor                                      ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_green_s1_translator_avalon_universal_slave_0_agent                                                   ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_usb_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_usb_s1_translator_avalon_universal_slave_0_agent|uncompressor                                       ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_usb_s1_translator_avalon_universal_slave_0_agent                                                    ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent|uncompressor                                            ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|key_s1_translator_avalon_universal_slave_0_agent                                                         ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor                       ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                    ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                              ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                                          ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_s1_translator_avalon_universal_slave_0_agent                                                       ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                              ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                          ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                       ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                         ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|uncompressor                     ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent                                  ; 322   ; 39             ; 51           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|epcs_epcs_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|epcs_epcs_control_port_translator_avalon_universal_slave_0_agent|uncompressor                            ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|epcs_epcs_control_port_translator_avalon_universal_slave_0_agent                                         ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sram_uas_translator_avalon_universal_slave_0_agent_rdata_fifo                                            ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sram_uas_translator_avalon_universal_slave_0_agent_rsp_fifo                                              ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sram_uas_translator_avalon_universal_slave_0_agent|uncompressor                                          ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sram_uas_translator_avalon_universal_slave_0_agent                                                       ; 254   ; 22             ; 35           ; 22             ; 272    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                     ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_s1_translator_avalon_universal_slave_0_agent|uncompressor                                 ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_s1_translator_avalon_universal_slave_0_agent                                              ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                          ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                      ; 50    ; 1              ; 0            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                   ; 322   ; 39             ; 51           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                        ; 207   ; 43             ; 97           ; 43             ; 150    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                 ; 207   ; 43             ; 97           ; 43             ; 150    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|switches_s1_translator                                                                                   ; 115   ; 7              ; 32           ; 7              ; 36     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|spi_master_0_s1_translator                                                                               ; 115   ; 7              ; 28           ; 7              ; 72     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_red_s1_translator                                                                                    ; 115   ; 7              ; 32           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_green_s1_translator                                                                                  ; 115   ; 7              ; 32           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|uart_usb_s1_translator                                                                                   ; 99    ; 23             ; 47           ; 23             ; 57     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|key_s1_translator                                                                                        ; 115   ; 7              ; 32           ; 7              ; 70     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                   ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|timer_s1_translator                                                                                      ; 99    ; 23             ; 47           ; 23             ; 55     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sysid_qsys_control_slave_translator                                                                      ; 115   ; 7              ; 30           ; 7              ; 35     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|mm_clock_crossing_bridge_0_s0_translator                                                                 ; 118   ; 5              ; 2            ; 5              ; 106    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|epcs_epcs_control_port_translator                                                                        ; 115   ; 7              ; 22           ; 7              ; 78     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sram_uas_translator                                                                                      ; 80    ; 5              ; 12           ; 5              ; 61     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory2_s1_translator                                                                             ; 115   ; 8              ; 16           ; 8              ; 88     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_jtag_debug_module_translator                                                                  ; 115   ; 6              ; 22           ; 6              ; 82     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_data_master_translator                                                                        ; 116   ; 13             ; 2            ; 13             ; 108    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|nios2_qsys_instruction_master_translator                                                                 ; 116   ; 52             ; 2            ; 52             ; 108    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                          ; 511   ; 0              ; 0            ; 0              ; 558    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|switches                                                                                                                   ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|epcs|the_boot_copier_rom|auto_generated                                                                                    ; 10    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|epcs|the_tornado_C5G_QSYS_epcs_atom                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|epcs|the_C5G_QSYS_epcs_sub                                                                                                 ; 25    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|epcs                                                                                                                       ; 47    ; 0              ; 16           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_bridge_0                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_pin_sharer_0|arbiter|arb|adder                                                                            ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_pin_sharer_0|arbiter|arb                                                                                  ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_pin_sharer_0|arbiter                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_pin_sharer_0|pin_sharer                                                                                   ; 62    ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|tristate_conduit_pin_sharer_0                                                                                              ; 61    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sram|tda                                                                                                                   ; 72    ; 11             ; 1            ; 11             ; 59     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sram|slave_translator                                                                                                      ; 68    ; 7              ; 0            ; 7              ; 58     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sram|tdt                                                                                                                   ; 64    ; 1              ; 1            ; 1              ; 63     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sram                                                                                                                       ; 62    ; 0              ; 0            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_master_0|inst_spi                                                                                                      ; 43    ; 0              ; 2            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|spi_master_0                                                                                                               ; 43    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_red                                                                                                                    ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_green                                                                                                                  ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_usb|the_C5G_QSYS_uart_usb_regs                                                                                        ; 41    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_usb|the_C5G_QSYS_uart_usb_rx|the_C5G_QSYS_uart_usb_rx_stimulus_source                                                 ; 21    ; 0              ; 20           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_usb|the_C5G_QSYS_uart_usb_rx                                                                                          ; 23    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_usb|the_C5G_QSYS_uart_usb_tx                                                                                          ; 31    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|uart_usb                                                                                                                   ; 26    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                                                           ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                                                          ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|rsp_fifo                                                                                        ; 113   ; 76             ; 0            ; 76             ; 40     ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                                                           ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                                                          ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0|cmd_fifo                                                                                        ; 153   ; 75             ; 0            ; 75             ; 74     ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_clock_crossing_bridge_0                                                                                                 ; 110   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|key                                                                                                                        ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|dll0                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|oct0                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|c0                                                                                                      ; 289   ; 159            ; 9            ; 159            ; 321    ; 159             ; 159           ; 159             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|irq_mapper                                                                                           ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|rsp_xbar_mux|arb|adder                                                             ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|rsp_xbar_mux|arb                                                                   ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|rsp_xbar_mux                                                                       ; 189   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|rsp_xbar_demux_001                                                                 ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|rsp_xbar_demux                                                                     ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|cmd_xbar_mux_001                                                                   ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|cmd_xbar_mux                                                                       ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|cmd_xbar_demux                                                                     ; 98    ; 4              ; 2            ; 4              ; 187    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|limiter                                                                            ; 190   ; 0              ; 0            ; 0              ; 189    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|id_router_001|the_default_decode                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|id_router_001                                                                      ; 94    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|id_router|the_default_decode                                                       ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|id_router                                                                          ; 94    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|addr_router|the_default_decode                                                     ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|addr_router                                                                        ; 94    ; 0              ; 3            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent              ; 262   ; 39             ; 39           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo      ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor  ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent               ; 262   ; 39             ; 39           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|trk_mm_bridge_m0_translator_avalon_universal_master_0_agent                        ; 158   ; 32             ; 61           ; 32             ; 126    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_translator                                             ; 102   ; 6              ; 14           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_translator                                              ; 102   ; 6              ; 5            ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1|trk_mm_bridge_m0_translator                                                        ; 101   ; 13             ; 2            ; 13             ; 95     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_1                                                                                    ; 124   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux_002|arb|adder                                                         ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux_002|arb                                                               ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux_002                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux_001                                                                   ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux|arb|adder                                                             ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux|arb                                                                   ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_mux                                                                       ; 407   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_demux_003                                                                 ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_demux_002                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_demux_001                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|rsp_xbar_demux                                                                     ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_003                                                                   ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_002|arb|adder                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_002|arb                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_002                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_001|arb|adder                                                         ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_001|arb                                                               ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux_001                                                                   ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux|arb|adder                                                             ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux|arb                                                                   ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_mux                                                                       ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_demux_002                                                                 ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_demux_001                                                                 ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cmd_xbar_demux                                                                     ; 107   ; 16             ; 2            ; 16             ; 405    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_003|the_default_decode                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_003                                                                      ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_002|the_default_decode                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_002                                                                      ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_001|the_default_decode                                                   ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router_001                                                                      ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router|the_default_decode                                                       ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|id_router                                                                          ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router_002|the_default_decode                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router_002                                                                    ; 100   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router_001|the_default_decode                                                 ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router_001                                                                    ; 100   ; 6              ; 4            ; 6              ; 102    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router|the_default_decode                                                     ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|addr_router                                                                        ; 100   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent_rsp_fifo     ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent|uncompressor ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator_avalon_universal_slave_0_agent              ; 276   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent|uncompressor            ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent                         ; 276   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|hphy_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                  ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|hphy_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor              ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|hphy_bridge_s0_translator_avalon_universal_slave_0_agent                           ; 276   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent|uncompressor            ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|trk_mm_bridge_s0_translator_avalon_universal_slave_0_agent                         ; 276   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator_avalon_universal_master_0_agent             ; 168   ; 36             ; 69           ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cpu_inst_instruction_master_translator_avalon_universal_master_0_agent             ; 168   ; 36             ; 69           ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cpu_inst_data_master_translator_avalon_universal_master_0_agent                    ; 168   ; 36             ; 69           ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator                                             ; 104   ; 6              ; 14           ; 6              ; 74     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                        ; 104   ; 7              ; 8            ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                          ; 104   ; 6              ; 4            ; 6              ; 84     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|trk_mm_bridge_s0_translator                                                        ; 104   ; 5              ; 4            ; 5              ; 90     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator                                             ; 105   ; 18             ; 0            ; 18             ; 96     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                             ; 102   ; 55             ; 0            ; 55             ; 96     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                    ; 105   ; 14             ; 0            ; 14             ; 96     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|mm_interconnect_0                                                                                    ; 265   ; 0              ; 1            ; 0              ; 295    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_mem|the_altsyncram|auto_generated                                                          ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_mem                                                                                        ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_trk_mgr_inst                                                                               ; 77    ; 0              ; 1            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|hphy_bridge                                                                                          ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|trk_mm_bridge                                                                                        ; 92    ; 0              ; 2            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_reg_file_inst                                                                              ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst              ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                  ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                 ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                   ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_scc_mgr_inst                                                                               ; 57    ; 0              ; 20           ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|cpu_inst                                                                                             ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0|sequencer_rst                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|s0                                                                                                      ; 45    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 0              ; 21           ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 0              ; 21           ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 0              ; 21           ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 0              ; 21           ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                         ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                             ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                            ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                         ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                      ; 98    ; 0              ; 5            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|uio_pads                                                                                     ; 633   ; 58             ; 118          ; 58             ; 215    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|memphy_ldc                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_avl_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_scc_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_seq_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_resync_clk                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset|ureset_afi_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy|ureset                                                                                       ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0|umemphy                                                                                              ; 975   ; 0              ; 0            ; 0              ; 353    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|p0                                                                                                      ; 974   ; 545            ; 0            ; 545            ; 159    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif|pll0                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mem_if_lpddr2_emif                                                                                                         ; 79    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                              ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                               ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                           ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                      ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_r                                                                                  ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                               ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                  ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                              ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                               ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                           ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                      ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated                                                             ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart|the_C5G_QSYS_jtag_uart_scfifo_w                                                                                  ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|jtag_uart                                                                                                                  ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|timer                                                                                                                      ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sysid_qsys                                                                                                                 ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2|the_altsyncram|auto_generated|mux2                                                                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2|the_altsyncram|auto_generated|decode3                                                                       ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2|the_altsyncram|auto_generated                                                                               ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory2                                                                                                             ; 57    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|nios2_qsys                                                                                                                 ; 151   ; 0              ; 27           ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                            ; 122   ; 2              ; 0            ; 2              ; 172    ; 2               ; 2             ; 2               ; 56    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
