TimeQuest Timing Analyzer report for sistema
Thu Nov 22 08:58:00 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'
 14. Slow 1200mV 85C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 15. Slow 1200mV 85C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 18. Slow 1200mV 85C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clk'
 37. Slow 1200mV 0C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'
 38. Slow 1200mV 0C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 39. Slow 1200mV 0C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'
 40. Slow 1200mV 0C Model Hold: 'clk'
 41. Slow 1200mV 0C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 42. Slow 1200mV 0C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'
 43. Slow 1200mV 0C Model Recovery: 'clk'
 44. Slow 1200mV 0C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'
 45. Slow 1200mV 0C Model Removal: 'clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'clk'
 60. Fast 1200mV 0C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'
 61. Fast 1200mV 0C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 62. Fast 1200mV 0C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'
 63. Fast 1200mV 0C Model Hold: 'clk'
 64. Fast 1200mV 0C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 65. Fast 1200mV 0C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'
 66. Fast 1200mV 0C Model Recovery: 'clk'
 67. Fast 1200mV 0C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'
 68. Fast 1200mV 0C Model Removal: 'clk'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Signal Integrity Metrics (Slow 1200mv 0c Model)
 85. Signal Integrity Metrics (Slow 1200mv 85c Model)
 86. Signal Integrity Metrics (Fast 1200mv 0c Model)
 87. Setup Transfers
 88. Hold Transfers
 89. Recovery Transfers
 90. Removal Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; sistema                                                            ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   7.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; pdua:U1|ctrl:u1|uaddr[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pdua:U1|ctrl:u1|uaddr[0] }  ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pdua:U1|MAR:u4|BUS_DIR[0] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+-----------+-----------------+--------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name               ; Note ;
+-----------+-----------------+--------------------------+------+
; 36.48 MHz ; 36.48 MHz       ; clk                      ;      ;
; 82.6 MHz  ; 82.6 MHz        ; pdua:U1|ctrl:u1|uaddr[0] ;      ;
+-----------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -13.207 ; -865.159      ;
; pdua:U1|ctrl:u1|uaddr[0]  ; -10.305 ; -125.088      ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; -3.120  ; -152.068      ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0]  ; -4.054 ; -57.082       ;
; clk                       ; -1.415 ; -12.923       ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.329  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -3.419 ; -26.276       ;
; clk                      ; -0.689 ; -7.288        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -1.967 ; -17.422       ;
; clk                      ; 1.027  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -140.495      ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.314  ; 0.000         ;
; pdua:U1|ctrl:u1|uaddr[0]  ; 0.356  ; 0.000         ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -13.207 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.692     ; 13.013     ;
; -13.109 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.915     ;
; -12.978 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.784     ;
; -12.945 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.751     ;
; -12.917 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.691     ; 12.724     ;
; -12.899 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.704     ;
; -12.839 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.645     ;
; -12.790 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.691     ; 12.597     ;
; -12.784 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.589     ;
; -12.783 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.588     ;
; -12.781 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.587     ;
; -12.778 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.271     ; 13.005     ;
; -12.757 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.564     ;
; -12.755 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.697     ; 12.556     ;
; -12.744 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.270     ; 12.972     ;
; -12.741 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.547     ;
; -12.733 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.557     ; 12.674     ;
; -12.694 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.501     ;
; -12.649 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.455     ;
; -12.635 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.557     ; 12.576     ;
; -12.610 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.416     ;
; -12.577 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.383     ;
; -12.549 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.691     ; 12.356     ;
; -12.531 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.336     ;
; -12.517 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.697     ; 12.318     ;
; -12.512 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.318     ;
; -12.504 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.557     ; 12.445     ;
; -12.490 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; 0.016      ; 13.004     ;
; -12.471 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.557     ; 12.412     ;
; -12.470 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.691     ; 12.277     ;
; -12.470 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.693     ; 12.275     ;
; -12.462 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.436     ; 12.524     ;
; -12.457 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.264     ;
; -12.451 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.698     ; 12.251     ;
; -12.449 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.255     ;
; -12.443 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.556     ; 12.385     ;
; -12.440 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.245     ;
; -12.438 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.693     ; 12.243     ;
; -12.436 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.243     ;
; -12.425 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.558     ; 12.365     ;
; -12.422 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.691     ; 12.229     ;
; -12.416 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.221     ;
; -12.415 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.220     ;
; -12.413 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.219     ;
; -12.410 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.271     ; 12.637     ;
; -12.404 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[4]    ; clk          ; clk         ; 0.500        ; -0.315     ; 12.587     ;
; -12.392 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; 0.016      ; 12.906     ;
; -12.389 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.196     ;
; -12.387 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.697     ; 12.188     ;
; -12.376 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.270     ; 12.604     ;
; -12.375 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[5]  ; clk          ; clk         ; 0.500        ; -0.693     ; 12.180     ;
; -12.364 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.436     ; 12.426     ;
; -12.352 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[1]  ; clk          ; clk         ; 0.500        ; -0.292     ; 12.558     ;
; -12.326 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.133     ;
; -12.316 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.556     ; 12.258     ;
; -12.315 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[5]    ; clk          ; clk         ; 0.500        ; -0.691     ; 12.122     ;
; -12.310 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.558     ; 12.250     ;
; -12.309 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.558     ; 12.249     ;
; -12.307 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.557     ; 12.248     ;
; -12.304 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.136     ; 12.666     ;
; -12.294 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[3]  ; clk          ; clk         ; 0.500        ; -0.240     ; 12.552     ;
; -12.288 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[2]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.094     ;
; -12.283 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.556     ; 12.225     ;
; -12.281 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.562     ; 12.217     ;
; -12.281 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.087     ;
; -12.270 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.135     ; 12.633     ;
; -12.266 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[5]     ; clk          ; clk         ; 0.500        ; -0.279     ; 12.485     ;
; -12.261 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; 0.016      ; 12.775     ;
; -12.260 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[1]  ; clk          ; clk         ; 0.500        ; -0.692     ; 12.066     ;
; -12.259 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[1]    ; clk          ; clk         ; 0.500        ; -0.692     ; 12.065     ;
; -12.233 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.436     ; 12.295     ;
; -12.228 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; 0.016      ; 12.742     ;
; -12.227 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[5]  ; clk          ; clk         ; 0.500        ; -0.240     ; 12.485     ;
; -12.220 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.556     ; 12.162     ;
; -12.200 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; 0.017      ; 12.715     ;
; -12.200 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.436     ; 12.262     ;
; -12.186 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[7]  ; clk          ; clk         ; 0.500        ; -0.693     ; 11.991     ;
; -12.182 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; 0.015      ; 12.695     ;
; -12.175 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.557     ; 12.116     ;
; -12.172 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.435     ; 12.235     ;
; -12.170 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[4] ; clk          ; clk         ; 0.500        ; -0.698     ; 11.970     ;
; -12.154 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.437     ; 12.215     ;
; -12.150 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[4]  ; clk          ; clk         ; 0.500        ; -0.330     ; 12.318     ;
; -12.149 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.697     ; 11.950     ;
; -12.144 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.692     ; 11.950     ;
; -12.120 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[4]     ; clk          ; clk         ; 0.500        ; -0.695     ; 11.923     ;
; -12.102 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.691     ; 11.909     ;
; -12.102 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.693     ; 11.907     ;
; -12.089 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.691     ; 11.896     ;
; -12.083 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.698     ; 11.883     ;
; -12.081 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.692     ; 11.887     ;
; -12.073 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; 0.017      ; 12.588     ;
; -12.072 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.693     ; 11.877     ;
; -12.070 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.693     ; 11.875     ;
; -12.068 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.691     ; 11.875     ;
; -12.067 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; 0.015      ; 12.580     ;
; -12.066 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; 0.015      ; 12.579     ;
; -12.064 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; 0.016      ; 12.578     ;
; -12.061 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; 0.437      ; 12.996     ;
; -12.045 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.435     ; 12.108     ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                 ;
+---------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -10.305 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.783      ; 11.687     ;
; -10.172 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.958      ; 11.442     ;
; -10.060 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.028      ; 11.280     ;
; -10.035 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 11.428     ;
; -9.937  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.783      ; 11.319     ;
; -9.831  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.918      ; 11.348     ;
; -9.804  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.958      ; 11.074     ;
; -9.698  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.093      ; 11.103     ;
; -9.692  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.028      ; 10.912     ;
; -9.689  ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.033      ; 11.152     ;
; -9.667  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 11.060     ;
; -9.658  ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.945      ; 11.229     ;
; -9.620  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.459      ; 11.678     ;
; -9.586  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.163      ; 10.941     ;
; -9.561  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.089      ; 11.089     ;
; -9.560  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 11.198     ;
; -9.487  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.634      ; 11.433     ;
; -9.427  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 10.953     ;
; -9.375  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.704      ; 11.271     ;
; -9.350  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.630      ; 11.419     ;
; -9.321  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.033      ; 10.784     ;
; -9.315  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 10.791     ;
; -9.290  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.945      ; 10.861     ;
; -9.290  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 10.939     ;
; -9.267  ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 10.850     ;
; -9.237  ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.026      ; 10.681     ;
; -9.215  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.168      ; 10.813     ;
; -9.184  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.080      ; 10.890     ;
; -9.004  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.709      ; 11.143     ;
; -8.973  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.621      ; 11.220     ;
; -8.942  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 10.661     ;
; -8.913  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 10.740     ;
; -8.899  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 10.482     ;
; -8.869  ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.026      ; 10.313     ;
; -8.795  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 10.433     ;
; -8.793  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.089      ; 10.511     ;
; -8.792  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 10.430     ;
; -8.763  ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.161      ; 10.342     ;
; -8.682  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 10.208     ;
; -8.659  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 10.185     ;
; -8.582  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.630      ; 10.841     ;
; -8.574  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 10.050     ;
; -8.552  ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.702      ; 10.672     ;
; -8.547  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 10.023     ;
; -8.525  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 10.174     ;
; -8.522  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 10.171     ;
; -8.485  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 10.185     ;
; -8.410  ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 10.249     ;
; -8.188  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 9.907      ;
; -8.180  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 9.899      ;
; -8.179  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 10.006     ;
; -8.145  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 9.972      ;
; -7.768  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 9.468      ;
; -7.723  ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 9.562      ;
; -7.720  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 9.559      ;
; -7.717  ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 9.417      ;
; -5.732  ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 8.193      ;
; -5.669  ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 8.130      ;
; -5.650  ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 8.111      ;
; -5.599  ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.537      ; 7.948      ;
; -5.553  ; RAM:U3|mem[6][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.484     ; 2.434      ;
; -5.528  ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.923      ; 7.550      ;
; -5.499  ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.363      ; 7.961      ;
; -5.487  ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.607      ; 7.786      ;
; -5.462  ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.533      ; 7.934      ;
; -5.455  ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.365      ; 7.919      ;
; -5.449  ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.363      ; 7.911      ;
; -5.447  ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.537      ; 7.796      ;
; -5.444  ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 7.905      ;
; -5.418  ; pdua:U1|banco:u2|A[4]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.365      ; 7.882      ;
; -5.416  ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.538      ; 10.795     ;
; -5.401  ; RAM:U3|mem[6][0]         ; RAM:U3|data_out[0]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.290     ; 2.619      ;
; -5.399  ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.533      ; 7.871      ;
; -5.395  ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.098      ; 7.305      ;
; -5.380  ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.533      ; 7.852      ;
; -5.380  ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.537      ; 7.729      ;
; -5.366  ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.538      ; 7.716      ;
; -5.358  ; pdua:U1|banco:u2|PC[1]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 7.819      ;
; -5.335  ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.607      ; 7.634      ;
; -5.316  ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.538      ; 7.666      ;
; -5.311  ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.537      ; 7.660      ;
; -5.292  ; RAM:U3|mem[6][5]         ; RAM:U3|data_out[5]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.476     ; 2.310      ;
; -5.283  ; pdua:U1|banco:u2|PC[3]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 7.744      ;
; -5.283  ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.168      ; 7.143      ;
; -5.283  ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.713      ; 10.550     ;
; -5.268  ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.607      ; 7.567      ;
; -5.266  ; pdua:U1|banco:u2|PC[4]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.362      ; 7.727      ;
; -5.259  ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.540      ; 7.611      ;
; -5.258  ; pdua:U1|banco:u2|DPTR[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.363      ; 7.720      ;
; -5.258  ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.094      ; 7.291      ;
; -5.254  ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.608      ; 7.554      ;
; -5.249  ; RAM:U3|mem[6][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.472     ; 2.295      ;
; -5.238  ; RAM:U3|mem[6][1]         ; RAM:U3|data_out[1]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.602     ; 2.315      ;
; -5.229  ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.534      ; 7.702      ;
; -5.225  ; pdua:U1|banco:u2|PC[1]   ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.537      ; 7.574      ;
; -5.224  ; RAM:U3|mem[6][7]         ; RAM:U3|data_out[7]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.452     ; 2.280      ;
; -5.204  ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.608      ; 7.504      ;
; -5.199  ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.607      ; 7.498      ;
; -5.185  ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.536      ; 7.660      ;
; -5.181  ; RAM:U3|mem[0][6]         ; RAM:U3|data_out[6]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.246     ; 2.418      ;
+---------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                        ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; -3.120 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.864     ; 2.044      ;
; -3.037 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.860     ; 1.966      ;
; -2.971 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.918     ; 1.700      ;
; -2.862 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.809     ; 2.163      ;
; -2.794 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.599     ; 1.811      ;
; -2.773 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.785     ; 1.785      ;
; -2.765 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.628     ; 1.924      ;
; -2.751 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.557     ; 1.803      ;
; -2.734 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.840     ; 1.686      ;
; -2.722 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.670     ; 1.665      ;
; -2.714 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.825     ; 1.680      ;
; -2.671 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.623     ; 1.658      ;
; -2.656 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.701     ; 1.570      ;
; -2.649 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.782     ; 1.663      ;
; -2.638 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.697     ; 1.558      ;
; -2.619 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.328     ; 2.086      ;
; -2.616 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.670     ; 1.559      ;
; -2.586 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.677     ; 1.698      ;
; -2.562 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.476     ; 1.909      ;
; -2.526 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.606     ; 1.900      ;
; -2.518 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.471     ; 1.656      ;
; -2.513 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.818     ; 1.804      ;
; -2.502 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.381     ; 1.641      ;
; -2.496 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.602     ; 1.685      ;
; -2.496 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.440     ; 2.166      ;
; -2.468 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.458     ; 2.144      ;
; -2.417 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.836     ; 1.690      ;
; -2.401 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.476     ; 1.725      ;
; -2.399 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.609     ; 1.580      ;
; -2.386 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.593     ; 1.583      ;
; -2.368 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.580     ; 1.577      ;
; -2.364 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.375     ; 1.785      ;
; -2.332 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.370     ; 2.064      ;
; -2.321 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.380     ; 1.736      ;
; -2.310 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.385     ; 2.216      ;
; -2.306 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.760     ; 1.680      ;
; -2.277 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.817     ; 1.743      ;
; -2.271 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.796     ; 1.584      ;
; -2.262 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.728     ; 1.670      ;
; -2.246 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.838     ; 1.698      ;
; -2.237 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.303     ; 1.728      ;
; -2.220 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.289     ; 1.721      ;
; -2.211 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.366     ; 2.134      ;
; -2.201 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.871     ; 1.622      ;
; -2.180 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.732     ; 1.731      ;
; -2.174 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.353     ; 2.105      ;
; -2.164 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.658     ; 1.646      ;
; -2.146 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.726     ; 1.711      ;
; -2.135 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.748     ; 1.675      ;
; -2.131 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.283     ; 1.636      ;
; -2.100 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.264     ; 2.124      ;
; -2.086 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.731     ; 1.646      ;
; -2.082 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.141     ; 1.739      ;
; -2.073 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.655     ; 1.708      ;
; -2.070 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.227     ; 1.637      ;
; -2.043 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.652     ; 1.674      ;
; -2.040 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.200     ; 1.953      ;
; -2.017 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.731     ; 1.569      ;
; -1.986 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.576     ; 1.699      ;
; -1.973 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.515     ; 1.258      ;
; -1.953 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.610     ; 1.627      ;
; -1.908 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.544     ; 1.655      ;
; -1.835 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.473     ; 1.657      ;
; -1.684 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.288     ; 1.696      ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -4.054 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.959      ; 2.157      ;
; -3.864 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.848      ; 2.236      ;
; -3.737 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.837      ; 2.352      ;
; -3.617 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.715      ; 2.350      ;
; -3.605 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.848      ; 2.495      ;
; -3.595 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.852      ; 2.509      ;
; -3.584 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.838      ; 2.506      ;
; -3.500 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.959      ; 2.211      ;
; -3.401 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.850      ; 2.701      ;
; -3.331 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.848      ; 2.269      ;
; -3.169 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.837      ; 2.420      ;
; -3.077 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.852      ; 2.527      ;
; -3.047 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.838      ; 2.543      ;
; -3.019 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.848      ; 2.581      ;
; -3.005 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.715      ; 2.462      ;
; -2.837 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.850      ; 2.765      ;
; -0.982 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.122      ; 1.140      ;
; -0.965 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.526      ; 1.561      ;
; -0.955 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.425      ; 1.470      ;
; -0.906 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.355      ; 1.449      ;
; -0.902 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.423      ; 1.521      ;
; -0.872 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.341      ; 1.469      ;
; -0.816 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.385      ; 1.569      ;
; -0.787 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.373      ; 1.586      ;
; -0.758 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.245      ; 1.487      ;
; -0.721 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.299      ; 1.578      ;
; -0.676 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.304      ; 1.628      ;
; -0.649 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.197      ; 1.548      ;
; -0.612 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.071      ; 1.459      ;
; -0.591 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.059      ; 1.468      ;
; -0.588 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.389      ; 1.801      ;
; -0.582 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.156      ; 1.574      ;
; -0.554 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.016      ; 1.462      ;
; -0.541 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.985      ; 1.444      ;
; -0.531 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.982      ; 1.451      ;
; -0.503 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.057      ; 1.554      ;
; -0.502 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.053      ; 1.551      ;
; -0.489 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.997      ; 1.508      ;
; -0.489 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.932      ; 1.443      ;
; -0.480 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.928      ; 1.448      ;
; -0.476 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.050      ; 1.574      ;
; -0.462 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.984      ; 1.522      ;
; -0.461 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.055      ; 1.594      ;
; -0.454 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.004      ; 1.550      ;
; -0.450 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.985      ; 1.535      ;
; -0.441 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.345      ; 1.904      ;
; -0.441 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.256      ; 1.815      ;
; -0.438 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.999      ; 1.561      ;
; -0.430 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.114      ; 1.684      ;
; -0.417 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.966      ; 1.549      ;
; -0.394 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.911      ; 1.517      ;
; -0.383 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.982      ; 1.599      ;
; -0.378 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.344      ; 1.966      ;
; -0.348 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.052      ; 1.704      ;
; -0.305 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.818      ; 1.513      ;
; -0.302 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.867      ; 1.565      ;
; -0.289 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.859      ; 1.570      ;
; -0.289 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.228      ; 1.939      ;
; -0.287 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.244      ; 1.957      ;
; -0.282 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.909      ; 1.627      ;
; -0.272 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.856      ; 1.584      ;
; -0.267 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.016      ; 1.749      ;
; -0.258 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.807      ; 1.549      ;
; -0.257 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.846      ; 1.589      ;
; -0.254 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.805      ; 1.551      ;
; -0.248 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.232      ; 1.984      ;
; -0.229 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.747      ; 1.518      ;
; -0.214 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.997      ; 1.783      ;
; -0.212 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.810      ; 1.598      ;
; -0.206 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.781      ; 1.575      ;
; -0.201 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.784      ; 1.583      ;
; -0.195 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.771      ; 1.576      ;
; -0.171 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.142      ; 1.971      ;
; -0.170 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.212      ; 2.042      ;
; -0.144 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.161      ; 2.017      ;
; -0.094 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.722      ; 1.628      ;
; -0.036 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.721      ; 1.685      ;
; -0.019 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.824      ; 1.805      ;
; 0.086  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.819      ; 1.905      ;
; 0.167  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[0]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.276      ; 1.973      ;
; 0.285  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[3]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.262      ; 2.077      ;
; 0.300  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[7]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.261      ; 2.091      ;
; 0.306  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.731      ; 2.037      ;
; 0.411  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[6]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.383      ; 2.324      ;
; 0.412  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[2]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.274      ; 2.216      ;
; 0.682  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.030      ; 6.944      ;
; 0.718  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[5]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.272      ; 2.520      ;
; 0.724  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.025      ; 6.981      ;
; 0.741  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[2]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.305      ; 2.576      ;
; 0.792  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[7]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.292      ; 2.614      ;
; 0.827  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[6]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.414      ; 2.771      ;
; 0.840  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.023      ; 7.095      ;
; 0.854  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[0]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.307      ; 2.691      ;
; 0.863  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[3]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.293      ; 2.686      ;
; 0.883  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[5]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.303      ; 2.716      ;
; 0.885  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.938      ; 7.055      ;
; 0.936  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[1]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.170      ; 2.636      ;
; 0.942  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.947      ; 7.121      ;
; 0.943  ; pdua:U1|banco:u2|ACC[4]             ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.972      ; 3.945      ;
; 0.960  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[4]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.303      ; 2.793      ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.415 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.755      ; 2.788      ;
; -1.301 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.560      ; 2.707      ;
; -1.093 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[1]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.678      ; 3.033      ;
; -1.055 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[6]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 2.570      ;
; -0.991 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[6]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 2.634      ;
; -0.981 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[5]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 2.644      ;
; -0.958 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.755      ; 3.245      ;
; -0.826 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.560      ; 2.682      ;
; -0.805 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.755      ; 2.898      ;
; -0.696 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[4]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.170      ; 2.922      ;
; -0.601 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[1]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.678      ; 3.025      ;
; -0.572 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[6]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 2.553      ;
; -0.556 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.499      ; 3.391      ;
; -0.547 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[5]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 2.578      ;
; -0.545 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[6]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 2.580      ;
; -0.494 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[3]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.170      ; 3.124      ;
; -0.490 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.079      ; 3.037      ;
; -0.452 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.755      ; 3.251      ;
; -0.440 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[4]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.173      ; 3.181      ;
; -0.404 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.553      ; 3.597      ;
; -0.396 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[2]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.711      ; 3.763      ;
; -0.367 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[3]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.169      ; 3.250      ;
; -0.313 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[5]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.616      ; 3.751      ;
; -0.299 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[4]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.170      ; 2.819      ;
; -0.248 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.620      ; 3.820      ;
; -0.202 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 3.423      ;
; -0.148 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.569      ; 3.869      ;
; -0.104 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.647      ; 3.991      ;
; -0.092 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.531      ;
; -0.092 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.531      ;
; -0.068 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.499      ; 3.379      ;
; -0.064 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[5]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.607      ; 3.991      ;
; -0.032 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.553      ; 3.469      ;
; -0.031 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[4]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.173      ; 3.090      ;
; -0.023 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[4]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.171      ; 3.596      ;
; -0.019 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[3]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.170      ; 3.099      ;
; 0.006  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[5]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 3.631      ;
; 0.036  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[6]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 3.661      ;
; 0.038  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.079      ; 3.065      ;
; 0.080  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.703      ;
; 0.095  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[2]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.174      ; 3.717      ;
; 0.105  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.729      ;
; 0.109  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[7]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 3.734      ;
; 0.127  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[3]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.169      ; 3.244      ;
; 0.133  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[2]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.711      ; 3.792      ;
; 0.152  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.647      ; 4.247      ;
; 0.167  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[7]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.624      ; 4.239      ;
; 0.202  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[0]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.615      ; 4.265      ;
; 0.210  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.569      ; 3.727      ;
; 0.214  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[5]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.616      ; 3.778      ;
; 0.214  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[0]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.837      ;
; 0.215  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[0]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.838      ;
; 0.220  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.844      ;
; 0.225  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[5]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.849      ;
; 0.244  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.868      ;
; 0.267  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 3.392      ;
; 0.285  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[1]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.909      ;
; 0.286  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[1]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.176      ; 3.910      ;
; 0.294  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 3.917      ;
; 0.327  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[1]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.593      ; 4.368      ;
; 0.336  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.620      ; 3.904      ;
; 0.350  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[4]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.171      ; 3.469      ;
; 0.364  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.175      ; 3.487      ;
; 0.364  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.175      ; 3.487      ;
; 0.403  ; pdua:U1|banco:u2|CTE1[0]                         ; pdua:U1|banco:u2|CTE1[0]                         ; clk                       ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.405  ; PM:U4|Control:BControl|Estado7                   ; PM:U4|Control:BControl|Estado7                   ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.406  ; PM:U4|Control:BControl|Estado0                   ; PM:U4|Control:BControl|Estado0                   ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|Control:BControl|Estado01                  ; PM:U4|Control:BControl|Estado01                  ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.669      ;
; 0.410  ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.674      ;
; 0.410  ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.674      ;
; 0.411  ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.674      ;
; 0.411  ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.674      ;
; 0.423  ; PM:U4|Control:BControl|Estado0                   ; PM:U4|Control:BControl|Estado01                  ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.686      ;
; 0.424  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.647      ; 4.019      ;
; 0.433  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[1]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 4.056      ;
; 0.440  ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|ctrl:u1|uaddr[7]                         ; clk                       ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|ctrl:u1|uaddr[6]                         ; clk                       ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.452  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.176      ; 3.576      ;
; 0.461  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ; clk                       ; clk         ; 0.000        ; 0.077      ; 0.724      ;
; 0.463  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[5]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.607      ; 4.018      ;
; 0.472  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[1]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 4.095      ;
; 0.488  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[6]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 3.613      ;
; 0.496  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[0]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.175      ; 4.119      ;
; 0.508  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[7]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 3.633      ;
; 0.517  ; PM:U4|Control:BControl|Estado6                   ; PM:U4|Control:BControl|Estado4                   ; clk                       ; clk         ; 0.000        ; 0.078      ; 0.781      ;
; 0.531  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[5]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.177      ; 3.656      ;
; 0.567  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[0]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.615      ; 4.130      ;
; 0.581  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[7]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.624      ; 4.153      ;
; 0.603  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.175      ; 3.726      ;
; 0.603  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.176      ; 3.727      ;
; 0.617  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[3]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.177      ; 4.242      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                        ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; 1.329 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.172      ; 1.521      ;
; 1.473 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.006     ; 1.487      ;
; 1.519 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.262      ; 1.801      ;
; 1.599 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.097     ; 1.522      ;
; 1.644 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.115     ; 1.549      ;
; 1.653 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.165     ; 1.508      ;
; 1.664 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.044     ; 1.140      ;
; 1.700 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.269     ; 1.451      ;
; 1.714 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.236      ; 1.470      ;
; 1.717 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.324      ; 1.561      ;
; 1.728 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.194     ; 1.554      ;
; 1.729 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.217      ; 1.966      ;
; 1.729 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.198     ; 1.551      ;
; 1.763 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.166      ; 1.449      ;
; 1.770 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.196     ; 1.594      ;
; 1.774 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.175      ; 1.469      ;
; 1.790 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.005      ; 1.815      ;
; 1.803 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.274     ; 1.549      ;
; 1.807 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.276     ; 1.551      ;
; 1.818 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.101      ; 1.939      ;
; 1.820 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.117      ; 1.957      ;
; 1.837 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.344     ; 1.513      ;
; 1.840 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.295     ; 1.565      ;
; 1.848 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.269     ; 1.599      ;
; 1.849 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.271     ; 1.598      ;
; 1.859 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.105      ; 1.984      ;
; 1.866 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.183      ; 1.569      ;
; 1.870 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.306     ; 1.584      ;
; 1.875 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.146     ; 1.749      ;
; 1.895 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.171      ; 1.586      ;
; 1.913 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.415     ; 1.518      ;
; 1.936 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.015      ; 1.971      ;
; 1.936 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.381     ; 1.575      ;
; 1.937 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.085      ; 2.042      ;
; 1.941 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.378     ; 1.583      ;
; 1.961 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.097      ; 1.578      ;
; 1.963 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.034      ; 2.017      ;
; 1.967 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.359     ; 1.628      ;
; 2.006 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.102      ; 1.628      ;
; 2.025 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.360     ; 1.685      ;
; 2.033 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.005     ; 1.548      ;
; 2.057 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.118     ; 1.459      ;
; 2.064 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.010     ; 1.574      ;
; 2.078 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.130     ; 1.468      ;
; 2.092 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.150     ; 1.462      ;
; 2.128 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.204     ; 1.444      ;
; 2.157 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.234     ; 1.443      ;
; 2.166 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.238     ; 1.448      ;
; 2.192 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.162     ; 1.550      ;
; 2.193 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.139     ; 1.574      ;
; 2.219 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.204     ; 1.535      ;
; 2.241 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.143      ; 1.904      ;
; 2.252 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.088     ; 1.684      ;
; 2.276 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.235     ; 1.561      ;
; 2.320 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.323     ; 1.517      ;
; 2.321 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.137     ; 1.704      ;
; 2.367 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.350     ; 2.037      ;
; 2.425 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.375     ; 1.570      ;
; 2.432 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.169     ; 1.783      ;
; 2.432 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.325     ; 1.627      ;
; 2.457 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.388     ; 1.589      ;
; 2.519 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.463     ; 1.576      ;
; 2.695 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.410     ; 1.805      ;
; 2.800 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.415     ; 1.905      ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                              ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.419 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.958      ; 4.689      ;
; -3.381 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.958      ; 4.651      ;
; -3.232 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.028      ; 4.452      ;
; -3.223 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.026      ; 4.667      ;
; -3.180 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.028      ; 4.400      ;
; -3.178 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.783      ; 4.560      ;
; -3.171 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.026      ; 4.615      ;
; -3.136 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.783      ; 4.518      ;
; -3.065 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.634      ; 5.011      ;
; -3.048 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 4.574      ;
; -3.032 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.945      ; 4.603      ;
; -3.004 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 4.530      ;
; -2.989 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 4.382      ;
; -2.988 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.945      ; 4.559      ;
; -2.951 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 4.344      ;
; -2.899 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.033      ; 4.362      ;
; -2.880 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.704      ; 4.776      ;
; -2.871 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.702      ; 4.991      ;
; -2.847 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 4.323      ;
; -2.847 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.033      ; 4.310      ;
; -2.837 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 4.313      ;
; -2.828 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 4.528      ;
; -2.826 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.459      ; 4.884      ;
; -2.810 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 4.510      ;
; -2.803 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 4.441      ;
; -2.783 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 4.421      ;
; -2.772 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 4.355      ;
; -2.734 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.954      ; 4.317      ;
; -2.680 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.621      ; 4.927      ;
; -2.677 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.093      ; 4.082      ;
; -2.655 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 4.482      ;
; -2.637 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 4.464      ;
; -2.635 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.630      ; 4.704      ;
; -2.618 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 4.267      ;
; -2.579 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.214      ; 4.105      ;
; -2.567 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 4.216      ;
; -2.547 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.709      ; 4.686      ;
; -2.504 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 4.223      ;
; -2.497 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 4.216      ;
; -2.476 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.163      ; 3.831      ;
; -2.439 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.161      ; 4.018      ;
; -2.432 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.918      ; 3.949      ;
; -2.418 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.630      ; 4.677      ;
; -2.401 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 4.240      ;
; -2.378 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.284      ; 3.854      ;
; -2.353 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 4.192      ;
; -2.341 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.282      ; 4.041      ;
; -2.334 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.039      ; 3.972      ;
; -2.284 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.080      ; 3.990      ;
; -2.247 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.089      ; 3.775      ;
; -2.186 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.201      ; 4.013      ;
; -2.149 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 3.798      ;
; -2.126 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.168      ; 3.724      ;
; -2.030 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.089      ; 3.748      ;
; -2.028 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.289      ; 3.747      ;
; -1.932 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.210      ; 3.771      ;
; -0.646 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.713      ; 5.913      ;
; -0.594 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.863      ; 2.126      ;
; -0.468 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.783      ; 5.685      ;
; -0.459 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.781      ; 5.900      ;
; -0.414 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.538      ; 5.793      ;
; -0.271 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.993      ; 1.772      ;
; -0.268 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.700      ; 5.836      ;
; -0.218 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.982      ; 1.555      ;
; -0.216 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.709      ; 5.606      ;
; -0.203 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.991      ; 1.678      ;
; -0.167 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.713      ; 5.934      ;
; -0.159 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.996      ; 1.653      ;
; -0.135 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.788      ; 5.595      ;
; -0.074 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.982      ; 1.554      ;
; -0.013 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.992      ; 1.506      ;
; 0.001  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.709      ; 5.579      ;
; 0.034  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.783      ; 5.683      ;
; 0.055  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.781      ; 5.886      ;
; 0.078  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.538      ; 5.801      ;
; 0.095  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.097      ; 1.475      ;
; 0.226  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.700      ; 5.842      ;
; 0.263  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.709      ; 5.627      ;
; 0.379  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.788      ; 5.581      ;
; 0.480  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.709      ; 5.600      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                            ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.689 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 1.000        ; -0.075     ; 1.612      ;
; -0.689 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 1.000        ; -0.075     ; 1.612      ;
; -0.669 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 1.000        ; -0.079     ; 1.588      ;
; -0.669 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 1.000        ; -0.079     ; 1.588      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
; -0.508 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 1.000        ; -0.077     ; 1.429      ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                               ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.967 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.030      ; 4.295      ;
; -1.963 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.947      ; 4.216      ;
; -1.959 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.948      ; 4.221      ;
; -1.877 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.025      ; 4.380      ;
; -1.689 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.938      ; 4.481      ;
; -1.667 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 6.023      ; 4.588      ;
; -1.652 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.952      ; 4.532      ;
; -1.518 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.769      ; 4.483      ;
; -1.514 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 6.030      ; 4.268      ;
; -1.480 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.947      ; 4.219      ;
; -1.468 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.948      ; 4.232      ;
; -1.408 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 6.025      ; 4.369      ;
; -1.227 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.938      ; 4.463      ;
; -1.225 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 6.023      ; 4.550      ;
; -1.190 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.952      ; 4.514      ;
; -1.038 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.769      ; 4.483      ;
; -0.581 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.466      ; 1.415      ;
; -0.562 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.355      ; 1.323      ;
; -0.485 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.345      ; 1.390      ;
; -0.485 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.344      ; 1.389      ;
; -0.377 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.359      ; 1.512      ;
; -0.351 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.355      ; 1.534      ;
; -0.289 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.357      ; 1.598      ;
; 0.213  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.222      ; 1.965      ;
; 0.391  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.545      ; 2.466      ;
; 0.425  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.462      ; 2.417      ;
; 0.429  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.463      ; 2.422      ;
; 0.497  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.540      ; 2.567      ;
; 0.571  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.661      ; 2.762      ;
; 0.605  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.578      ; 2.713      ;
; 0.617  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.579      ; 2.726      ;
; 0.677  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.656      ; 2.863      ;
; 0.678  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.453      ; 2.661      ;
; 0.680  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.538      ; 2.748      ;
; 0.715  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.467      ; 2.712      ;
; 0.858  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.569      ; 2.957      ;
; 0.860  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.654      ; 3.044      ;
; 0.865  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.064      ; 3.459      ;
; 0.867  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.284      ; 2.681      ;
; 0.895  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.583      ; 3.008      ;
; 0.899  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.981      ; 3.410      ;
; 0.911  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.982      ; 3.423      ;
; 0.971  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.059      ; 3.560      ;
; 1.033  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.661      ; 3.224      ;
; 1.037  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.578      ; 3.145      ;
; 1.041  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.579      ; 3.150      ;
; 1.047  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.400      ; 2.977      ;
; 1.123  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.656      ; 3.309      ;
; 1.133  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.661      ; 3.324      ;
; 1.137  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.578      ; 3.245      ;
; 1.141  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.579      ; 3.250      ;
; 1.152  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.972      ; 3.654      ;
; 1.154  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.057      ; 3.741      ;
; 1.155  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.415      ; 3.100      ;
; 1.189  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.986      ; 3.705      ;
; 1.189  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.332      ; 3.051      ;
; 1.201  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.333      ; 3.064      ;
; 1.223  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.656      ; 3.409      ;
; 1.261  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.410      ; 3.201      ;
; 1.311  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.569      ; 3.410      ;
; 1.333  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.654      ; 3.517      ;
; 1.341  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.803      ; 3.674      ;
; 1.348  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.583      ; 3.461      ;
; 1.411  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.569      ; 3.510      ;
; 1.431  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.654      ; 3.615      ;
; 1.442  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.323      ; 3.295      ;
; 1.444  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.408      ; 3.382      ;
; 1.448  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.583      ; 3.561      ;
; 1.479  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.337      ; 3.346      ;
; 1.482  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.400      ; 3.412      ;
; 1.496  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.415      ; 3.441      ;
; 1.509  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.332      ; 3.371      ;
; 1.513  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.333      ; 3.376      ;
; 1.582  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.400      ; 3.512      ;
; 1.595  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.410      ; 3.535      ;
; 1.631  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.154      ; 3.315      ;
; 1.783  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.323      ; 3.636      ;
; 1.785  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.408      ; 3.723      ;
; 1.820  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.337      ; 3.687      ;
; 1.954  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.154      ; 3.638      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                            ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.027 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.200 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.461      ;
; 1.200 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.461      ;
; 1.220 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
; 1.220 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.486      ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado2                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado3                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado4                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado5                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado6                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado7                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg1            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg3            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg4            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg5            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg6            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg7            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg8            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|C                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|N                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|P                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|Z                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[2]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[3]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[4]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[5]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[6]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[7]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[1]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[2]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[3]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[4]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[5]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[6]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[7]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[1]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[2]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[3]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[4]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[5]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[6]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[7]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|CTE1[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[7]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[7]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                         ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|inclk[0] ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|outclk   ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][3]|datad         ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][7]|datad         ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][0]|datac         ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][6]|datac         ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][1]|datad         ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][2]|datad         ;
; 0.328 ; 0.328        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][4]|datad         ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][5]|datab         ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][0]           ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][6]           ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|inclk[0] ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|outclk   ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|inclk[0] ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|outclk   ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][0]|datac         ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][7]|datad         ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][3]|datad         ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][5]|datad         ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][0]           ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][6]|datad         ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][5]|datac         ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][1]|datad         ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][2]|datad         ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][4]|datad         ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][0]|datad         ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][2]|datad         ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][7]|datad         ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][3]           ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][7]           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][1]|datad         ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][3]|datad         ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][1]           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][5]           ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][4]|datad         ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][6]|datad         ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][2]           ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][4]           ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][5]           ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|combout         ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][7]           ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][3]           ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][5]           ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][6]           ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][1]           ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][2]           ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][4]           ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][0]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|combout         ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][2]           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][7]           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][1]           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][3]           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|combout         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][4]           ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][6]           ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1clkctrl|inclk[0] ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1clkctrl|outclk   ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][0]           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][1]           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][2]           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][4]           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][7]           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][1]|datad         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][2]|datad         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][3]|datad         ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][3]           ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][5]|datad         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~2|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~3|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~7|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|dataa           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|dataa           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~6|dataa           ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~3|combout         ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][0]|datac         ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][6]|datad         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][4]|datad         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][7]|datad         ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~7|combout         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][0]           ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][6]           ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][0]           ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~2|combout         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][7]           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][4]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][2]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][3]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][5]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][0]           ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~6|combout         ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][6]           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][5]|datab         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][1]           ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][2]           ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][3]           ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][0]|datad         ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'                                                               ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~5clkctrl|inclk[0]       ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~5clkctrl|outclk         ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][3]|datad               ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][7]|datad               ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][0]|datac               ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][6]|datac               ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][1]|datad               ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][2]|datad               ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][4]|datad               ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][5]|datab               ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][0]                 ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][6]                 ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~6clkctrl|inclk[0]       ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~6clkctrl|outclk         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][6]|datac               ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][3]|datac               ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][6]                 ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][1]|datac               ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][3]                 ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][0]|datad               ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][5]|datad               ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][7]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][2]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][4]|datad               ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][3]                 ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][7]                 ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~3clkctrl|inclk[0]       ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~3clkctrl|outclk         ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][3]|datac               ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][5]|datac               ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~2clkctrl|inclk[0]       ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~2clkctrl|outclk         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][2]|datac               ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][1]                 ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][1]                 ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][2]                 ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][4]                 ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][7]|datac               ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][1]|datac               ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][5]                 ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~1clkctrl|inclk[0]       ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~1clkctrl|outclk         ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][4]|datac               ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][5]                 ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][3]                 ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][5]                 ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][6]|datac               ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][2]                 ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~4clkctrl|inclk[0]       ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~4clkctrl|outclk         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][2]|datad               ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][3]|datad               ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][5]|datad               ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~8clkctrl|inclk[0]       ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~8clkctrl|outclk         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][7]                 ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][7]|datad               ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][1]|datad               ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][2]|datad               ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][3]|datad               ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][1]                 ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U1|u5|DATA_EX_out[5]$latch|dataa ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][5]|datad               ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][4]                 ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U1|u5|DATA_EX_out[4]$latch|dataa ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][1]|datac               ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][6]                 ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U1|u5|DATA_EX_out[1]$latch|dataa ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][0]|datac               ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][0]|datad               ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][6]|datad               ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][0]|datad               ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|data_out[6]$latch|dataa       ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][4]|datad               ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][5]|datac               ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][0]|datac               ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][0]|datad               ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; RAM:U3|data_out[6]$latch         ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~7clkctrl|inclk[0]       ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~7clkctrl|outclk         ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][6]|datad               ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][2]|datad               ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; RAM:U3|data_out[1]$latch         ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~5|combout               ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][4]|datad               ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][7]|datad               ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][7]|datad               ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][7]|datad               ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][1]|datad               ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][3]|datad               ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][0]                 ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][1]                 ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U1|u5|DATA_EX_out[0]$latch|datac ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|data_out[0]$latch|datac       ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|data_out[5]$latch|datac       ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][3]|datad               ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][5]|datad               ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][0]                 ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U1|u5|DATA_EX_out[7]$latch|datac ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|data_out[4]$latch|datac       ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; btn          ; clk        ; 2.532 ; 2.930 ; Rise       ; clk             ;
; btn1         ; clk        ; 2.006 ; 2.403 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; 6.199 ; 6.419 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; 6.199 ; 6.419 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; 5.600 ; 6.128 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; 5.859 ; 6.117 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; 5.015 ; 5.547 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; 5.615 ; 5.907 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; 5.179 ; 5.687 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; 5.434 ; 5.684 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; 4.495 ; 4.957 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; 4.554 ; 5.068 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; 3.984 ; 4.564 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; 3.738 ; 4.289 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; 4.019 ; 4.541 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; 3.743 ; 4.292 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; 3.708 ; 4.252 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; 3.782 ; 4.289 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; 4.032 ; 4.563 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; 4.554 ; 5.068 ; Rise       ; clk             ;
; int          ; clk        ; 6.238 ; 6.701 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.994 ; 5.444 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.817 ; 5.204 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; btn          ; clk        ; -1.662 ; -2.041 ; Rise       ; clk             ;
; btn1         ; clk        ; -1.472 ; -1.833 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; -2.661 ; -3.105 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; -2.661 ; -3.105 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; -3.725 ; -4.133 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; -3.756 ; -4.181 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; -3.263 ; -3.716 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; -3.613 ; -4.029 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; -3.455 ; -3.909 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; -3.428 ; -3.850 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; -2.916 ; -3.342 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; -3.112 ; -3.607 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; -3.343 ; -3.868 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; -3.124 ; -3.633 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; -3.356 ; -3.803 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; -3.112 ; -3.607 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; -3.117 ; -3.620 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; -3.169 ; -3.635 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; -3.352 ; -3.832 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; -3.891 ; -4.354 ; Rise       ; clk             ;
; int          ; clk        ; -3.604 ; -4.002 ; Rise       ; clk             ;
; rst_n        ; clk        ; -2.160 ; -2.591 ; Rise       ; clk             ;
; rst_n        ; clk        ; -1.889 ; -2.337 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; leds[*]          ; clk                      ; 11.331 ; 11.434 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 11.331 ; 11.434 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 9.762  ; 9.772  ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 9.921  ; 9.915  ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 10.227 ; 10.199 ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 10.247 ; 10.236 ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 9.900  ; 9.881  ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 10.607 ; 10.633 ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 9.960  ; 9.959  ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 8.836  ; 8.879  ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 9.964  ; 9.916  ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 9.256  ; 9.213  ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 8.974  ; 8.915  ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 9.711  ; 9.646  ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 10.105 ; 10.009 ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 9.819  ; 9.779  ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 10.180 ; 10.202 ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 12.477 ; 12.371 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.932 ; 10.895 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 12.215 ; 12.317 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.762 ; 11.667 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.965 ; 11.979 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.805 ; 11.712 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 12.477 ; 12.371 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.880 ; 10.870 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.802 ; 11.702 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; leds[*]          ; clk                      ; 8.381  ; 8.298  ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 10.349 ; 10.427 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 8.810  ; 8.789  ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 8.903  ; 8.869  ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 9.471  ; 9.422  ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 9.257  ; 9.217  ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 8.939  ; 8.891  ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 9.784  ; 9.826  ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 9.198  ; 9.182  ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 8.381  ; 8.391  ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 9.005  ; 8.941  ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 8.900  ; 8.839  ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 8.392  ; 8.298  ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 9.257  ; 9.181  ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 9.089  ; 8.975  ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 9.189  ; 9.136  ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 9.167  ; 9.165  ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 10.471 ; 10.460 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.521 ; 10.485 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.751 ; 11.847 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.318 ; 11.226 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.514 ; 11.525 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.358 ; 11.267 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 12.003 ; 11.900 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.471 ; 10.460 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.355 ; 11.258 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+--------+--------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+-----------+-----------------+--------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name               ; Note ;
+-----------+-----------------+--------------------------+------+
; 39.23 MHz ; 39.23 MHz       ; clk                      ;      ;
; 89.37 MHz ; 89.37 MHz       ; pdua:U1|ctrl:u1|uaddr[0] ;      ;
+-----------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; clk                       ; -12.245 ; -796.018      ;
; pdua:U1|ctrl:u1|uaddr[0]  ; -9.622  ; -113.677      ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; -2.798  ; -134.657      ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0]  ; -3.726 ; -52.650       ;
; clk                       ; -1.319 ; -12.054       ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.167  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -3.224 ; -24.802       ;
; clk                      ; -0.518 ; -5.289        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -1.661 ; -14.056       ;
; clk                      ; 0.927  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -140.495      ;
; pdua:U1|ctrl:u1|uaddr[0]  ; 0.317  ; 0.000         ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.352  ; 0.000         ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -12.245 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.675     ; 12.069     ;
; -12.090 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.914     ;
; -12.021 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.845     ;
; -11.995 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.819     ;
; -11.960 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.782     ;
; -11.927 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.751     ;
; -11.903 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.728     ;
; -11.867 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.306     ; 12.060     ;
; -11.846 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.306     ; 12.039     ;
; -11.841 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.666     ;
; -11.826 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.650     ;
; -11.823 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.554     ; 11.768     ;
; -11.822 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.679     ; 11.642     ;
; -11.815 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.640     ;
; -11.785 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.607     ;
; -11.785 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.607     ;
; -11.772 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.596     ;
; -11.714 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.538     ;
; -11.703 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.527     ;
; -11.698 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.523     ;
; -11.677 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.501     ;
; -11.668 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.554     ; 11.613     ;
; -11.642 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.464     ;
; -11.599 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.554     ; 11.544     ;
; -11.585 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.410     ;
; -11.573 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.397     ;
; -11.573 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.554     ; 11.518     ;
; -11.567 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.678     ; 11.388     ;
; -11.558 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.003     ; 12.054     ;
; -11.557 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.676     ; 11.380     ;
; -11.552 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.377     ;
; -11.551 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.432     ; 11.618     ;
; -11.549 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.306     ; 11.742     ;
; -11.538 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.556     ; 11.481     ;
; -11.536 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.361     ;
; -11.533 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.676     ; 11.356     ;
; -11.532 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.680     ; 11.351     ;
; -11.528 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.306     ; 11.721     ;
; -11.523 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.348     ;
; -11.519 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.343     ;
; -11.515 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.337     ;
; -11.509 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.334     ;
; -11.508 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.332     ;
; -11.504 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.679     ; 11.324     ;
; -11.497 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.322     ;
; -11.495 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[4]    ; clk          ; clk         ; 0.500        ; -0.344     ; 11.650     ;
; -11.481 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.553     ; 11.427     ;
; -11.467 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[1]  ; clk          ; clk         ; 0.500        ; -0.322     ; 11.644     ;
; -11.467 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.289     ;
; -11.467 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.289     ;
; -11.450 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[5]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.272     ;
; -11.445 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.185     ; 11.759     ;
; -11.424 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.185     ; 11.738     ;
; -11.419 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.553     ; 11.365     ;
; -11.404 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[3]  ; clk          ; clk         ; 0.500        ; -0.277     ; 11.626     ;
; -11.404 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.554     ; 11.349     ;
; -11.403 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.003     ; 11.899     ;
; -11.400 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[5]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.225     ;
; -11.400 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.558     ; 11.341     ;
; -11.396 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.220     ;
; -11.396 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.432     ; 11.463     ;
; -11.393 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.553     ; 11.339     ;
; -11.380 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.205     ;
; -11.373 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[2]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.197     ;
; -11.365 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[5]     ; clk          ; clk         ; 0.500        ; -0.310     ; 11.554     ;
; -11.363 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.556     ; 11.306     ;
; -11.363 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.556     ; 11.306     ;
; -11.355 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[1]  ; clk          ; clk         ; 0.500        ; -0.675     ; 11.179     ;
; -11.353 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[1]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.177     ;
; -11.334 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.003     ; 11.830     ;
; -11.332 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[5]  ; clk          ; clk         ; 0.500        ; -0.277     ; 11.554     ;
; -11.327 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.432     ; 11.394     ;
; -11.308 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.003     ; 11.804     ;
; -11.301 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.432     ; 11.368     ;
; -11.299 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[7]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.121     ;
; -11.292 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.554     ; 11.237     ;
; -11.276 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.553     ; 11.222     ;
; -11.273 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.005     ; 11.767     ;
; -11.271 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[4] ; clk          ; clk         ; 0.500        ; -0.679     ; 11.091     ;
; -11.266 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.434     ; 11.331     ;
; -11.255 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.079     ;
; -11.249 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.678     ; 11.070     ;
; -11.245 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[4]  ; clk          ; clk         ; 0.500        ; -0.356     ; 11.388     ;
; -11.239 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.676     ; 11.062     ;
; -11.234 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.059     ;
; -11.218 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.674     ; 11.043     ;
; -11.216 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.002     ; 11.713     ;
; -11.215 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.676     ; 11.038     ;
; -11.214 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.680     ; 11.033     ;
; -11.209 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.431     ; 11.277     ;
; -11.201 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.675     ; 11.025     ;
; -11.197 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.677     ; 11.019     ;
; -11.191 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.674     ; 11.016     ;
; -11.180 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; 0.366      ; 12.045     ;
; -11.177 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[4]    ; clk          ; clk         ; 0.500        ; -0.344     ; 11.332     ;
; -11.173 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; -0.063     ; 11.609     ;
; -11.159 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; 0.366      ; 12.024     ;
; -11.154 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.002     ; 11.651     ;
; -11.152 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[4]     ; clk          ; clk         ; 0.500        ; -0.677     ; 10.974     ;
; -11.152 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; -0.063     ; 11.588     ;
+---------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                 ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -9.622 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.491      ; 10.786     ;
; -9.515 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.651      ; 10.594     ;
; -9.428 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.710      ; 10.449     ;
; -9.402 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.648      ; 10.590     ;
; -9.304 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.491      ; 10.468     ;
; -9.200 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.612      ; 10.485     ;
; -9.197 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.651      ; 10.276     ;
; -9.110 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.710      ; 10.131     ;
; -9.093 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.772      ; 10.293     ;
; -9.084 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.648      ; 10.272     ;
; -9.072 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.713      ; 10.316     ;
; -9.006 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.831      ; 10.148     ;
; -8.980 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.769      ; 10.289     ;
; -8.979 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.642      ; 10.312     ;
; -8.963 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.135      ; 10.771     ;
; -8.928 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 10.335     ;
; -8.856 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.295      ; 10.579     ;
; -8.821 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 10.143     ;
; -8.769 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.354      ; 10.434     ;
; -8.754 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.713      ; 9.998      ;
; -8.743 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.292      ; 10.575     ;
; -8.734 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 9.998      ;
; -8.708 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 10.139     ;
; -8.677 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.649      ; 10.019     ;
; -8.661 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.642      ; 9.994      ;
; -8.660 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.709      ; 9.889      ;
; -8.650 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.834      ; 10.015     ;
; -8.557 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.763      ; 10.011     ;
; -8.413 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.357      ; 10.301     ;
; -8.378 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 9.865      ;
; -8.359 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.649      ; 9.701      ;
; -8.342 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.709      ; 9.571      ;
; -8.320 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.286      ; 10.297     ;
; -8.285 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 9.861      ;
; -8.255 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.770      ; 9.718      ;
; -8.238 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.830      ; 9.588      ;
; -8.212 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 9.619      ;
; -8.158 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 9.565      ;
; -8.105 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 9.427      ;
; -8.051 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 9.373      ;
; -8.018 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.293      ; 10.004     ;
; -8.018 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 9.282      ;
; -8.001 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.353      ; 9.874      ;
; -7.992 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 9.423      ;
; -7.966 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 9.438      ;
; -7.964 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 9.228      ;
; -7.938 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 9.369      ;
; -7.872 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 9.457      ;
; -7.662 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 9.149      ;
; -7.608 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 9.095      ;
; -7.569 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 9.145      ;
; -7.515 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 9.091      ;
; -7.250 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 8.722      ;
; -7.231 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 8.816      ;
; -7.213 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 8.798      ;
; -7.196 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 8.668      ;
; -5.279 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.518      ;
; -5.246 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.485      ;
; -5.206 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.445      ;
; -5.172 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.326      ;
; -5.119 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.681      ; 6.973      ;
; -5.095 ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 4.931      ; 9.922      ;
; -5.085 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.285      ; 7.181      ;
; -5.073 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.067      ; 7.313      ;
; -5.063 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.067      ; 7.303      ;
; -5.059 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.223      ; 7.322      ;
; -5.050 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.204      ;
; -5.044 ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.069      ; 7.286      ;
; -5.029 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.268      ;
; -5.026 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.223      ; 7.289      ;
; -5.018 ; pdua:U1|banco:u2|A[4]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.067      ; 7.258      ;
; -5.012 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.841      ; 6.781      ;
; -4.988 ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.091      ; 9.730      ;
; -4.986 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.223      ; 7.249      ;
; -4.977 ; pdua:U1|banco:u2|PC[1]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.216      ;
; -4.966 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.227      ; 7.121      ;
; -4.963 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.285      ; 7.059      ;
; -4.956 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.227      ; 7.111      ;
; -4.949 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.103      ;
; -4.929 ; pdua:U1|banco:u2|PC[3]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.168      ;
; -4.925 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.900      ; 6.636      ;
; -4.922 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.076      ;
; -4.910 ; pdua:U1|banco:u2|DPTR[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.068      ; 7.151      ;
; -4.901 ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.150      ; 9.585      ;
; -4.899 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.838      ; 6.777      ;
; -4.895 ; pdua:U1|banco:u2|PC[4]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.066      ; 7.134      ;
; -4.879 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.286      ; 6.976      ;
; -4.875 ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.088      ; 9.726      ;
; -4.870 ; pdua:U1|banco:u2|PC[1]   ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.024      ;
; -4.869 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.286      ; 6.966      ;
; -4.862 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.285      ; 6.958      ;
; -4.856 ; RAM:U3|mem[6][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -2.099     ; 2.230      ;
; -4.853 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.224      ; 7.117      ;
; -4.848 ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.229      ; 7.005      ;
; -4.843 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.224      ; 7.107      ;
; -4.835 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.285      ; 6.931      ;
; -4.824 ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.226      ; 7.090      ;
; -4.809 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.223      ; 7.072      ;
; -4.803 ; pdua:U1|banco:u2|DPTR[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.228      ; 6.959      ;
; -4.798 ; pdua:U1|banco:u2|A[4]    ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.224      ; 7.062      ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                         ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; -2.798 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.730     ; 1.911      ;
; -2.719 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.725     ; 1.839      ;
; -2.610 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.771     ; 1.546      ;
; -2.520 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.718     ; 1.994      ;
; -2.484 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.485     ; 1.698      ;
; -2.473 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.512     ; 1.803      ;
; -2.465 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.647     ; 1.671      ;
; -2.445 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.441     ; 1.694      ;
; -2.428 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.697     ; 1.576      ;
; -2.428 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.706     ; 1.570      ;
; -2.407 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.544     ; 1.559      ;
; -2.364 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.506     ; 1.550      ;
; -2.351 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.645     ; 1.558      ;
; -2.339 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.241     ; 1.949      ;
; -2.327 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.568     ; 1.458      ;
; -2.307 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.544     ; 1.459      ;
; -2.300 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.556     ; 1.589      ;
; -2.295 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.572     ; 1.420      ;
; -2.270 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.419     ; 1.783      ;
; -2.255 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.541     ; 1.790      ;
; -2.229 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.724     ; 1.695      ;
; -2.228 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.370     ; 1.548      ;
; -2.220 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.486     ; 1.580      ;
; -2.208 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.376     ; 2.024      ;
; -2.207 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.391     ; 2.011      ;
; -2.147 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.289     ; 1.468      ;
; -2.132 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.496     ; 1.482      ;
; -2.132 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.370     ; 1.617      ;
; -2.131 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.744     ; 1.577      ;
; -2.124 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.480     ; 1.489      ;
; -2.105 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.470     ; 1.480      ;
; -2.098 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.276     ; 1.672      ;
; -2.066 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.317     ; 1.934      ;
; -2.063 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.334     ; 2.076      ;
; -2.049 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.679     ; 1.564      ;
; -2.025 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.650     ; 1.571      ;
; -2.019 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.723     ; 1.633      ;
; -2.014 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.281     ; 1.583      ;
; -2.005 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.714     ; 1.482      ;
; -1.978 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.209     ; 1.614      ;
; -1.978 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.319     ; 2.002      ;
; -1.973 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.217     ; 1.605      ;
; -1.945 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.773     ; 1.520      ;
; -1.943 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.744     ; 1.545      ;
; -1.938 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.309     ; 1.967      ;
; -1.925 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.587     ; 1.536      ;
; -1.924 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.649     ; 1.613      ;
; -1.901 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.648     ; 1.600      ;
; -1.899 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.672     ; 1.571      ;
; -1.882 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.198     ; 1.527      ;
; -1.847 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.220     ; 1.970      ;
; -1.841 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.652     ; 1.536      ;
; -1.839 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.066     ; 1.627      ;
; -1.836 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.585     ; 1.597      ;
; -1.829 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.151     ; 1.527      ;
; -1.820 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.583     ; 1.575      ;
; -1.797 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.161     ; 1.832      ;
; -1.775 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.648     ; 1.465      ;
; -1.756 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.511     ; 1.588      ;
; -1.732 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.544     ; 1.526      ;
; -1.715 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.403     ; 1.167      ;
; -1.687 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.484     ; 1.548      ;
; -1.628 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.421     ; 1.558      ;
; -1.482 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.251     ; 1.586      ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                              ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -3.726 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.462      ; 1.969      ;
; -3.548 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.355      ; 2.040      ;
; -3.412 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.344      ; 2.165      ;
; -3.320 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.357      ; 2.270      ;
; -3.301 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.236      ; 2.168      ;
; -3.294 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.361      ; 2.300      ;
; -3.272 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.345      ; 2.306      ;
; -3.185 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.462      ; 2.010      ;
; -3.129 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.357      ; 2.461      ;
; -3.036 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.355      ; 2.052      ;
; -2.885 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.344      ; 2.192      ;
; -2.800 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.361      ; 2.294      ;
; -2.782 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.357      ; 2.308      ;
; -2.776 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.345      ; 2.302      ;
; -2.750 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.236      ; 2.219      ;
; -2.591 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.357      ; 2.499      ;
; -0.897 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.285      ; 1.388      ;
; -0.896 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.916      ; 1.020      ;
; -0.876 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.179      ; 1.303      ;
; -0.828 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.174      ; 1.346      ;
; -0.811 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.113      ; 1.302      ;
; -0.774 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.116      ; 1.342      ;
; -0.749 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.148      ; 1.399      ;
; -0.725 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.139      ; 1.414      ;
; -0.689 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.009      ; 1.320      ;
; -0.647 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.078      ; 1.431      ;
; -0.636 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.082      ; 1.446      ;
; -0.604 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.980      ; 1.376      ;
; -0.563 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.858      ; 1.295      ;
; -0.557 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.163      ; 1.606      ;
; -0.546 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.849      ; 1.303      ;
; -0.545 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.946      ; 1.401      ;
; -0.517 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.815      ; 1.298      ;
; -0.509 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.787      ; 1.278      ;
; -0.492 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.778      ; 1.286      ;
; -0.468 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.746      ; 1.278      ;
; -0.460 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.840      ; 1.380      ;
; -0.455 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.796      ; 1.341      ;
; -0.454 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.837      ; 1.383      ;
; -0.441 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.842      ; 1.401      ;
; -0.437 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.783      ; 1.346      ;
; -0.427 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.805      ; 1.378      ;
; -0.421 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.742      ; 1.321      ;
; -0.420 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.786      ; 1.366      ;
; -0.415 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.114      ; 1.699      ;
; -0.413 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.913      ; 1.500      ;
; -0.413 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.801      ; 1.388      ;
; -0.412 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.838      ; 1.426      ;
; -0.394 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.021      ; 1.627      ;
; -0.390 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.767      ; 1.377      ;
; -0.375 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.725      ; 1.350      ;
; -0.362 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.119      ; 1.757      ;
; -0.349 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.777      ; 1.428      ;
; -0.316 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.843      ; 1.527      ;
; -0.281 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.013      ; 1.732      ;
; -0.280 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.674      ; 1.394      ;
; -0.275 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.721      ; 1.446      ;
; -0.272 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.631      ; 1.359      ;
; -0.267 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.021      ; 1.754      ;
; -0.265 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.665      ; 1.400      ;
; -0.256 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.810      ; 1.554      ;
; -0.255 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.667      ; 1.412      ;
; -0.251 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.011      ; 1.760      ;
; -0.246 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.622      ; 1.376      ;
; -0.239 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.621      ; 1.382      ;
; -0.238 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.656      ; 1.418      ;
; -0.224 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.575      ; 1.351      ;
; -0.205 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.799      ; 1.594      ;
; -0.194 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.624      ; 1.430      ;
; -0.192 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.941      ; 1.749      ;
; -0.190 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.604      ; 1.414      ;
; -0.174 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.605      ; 1.431      ;
; -0.168 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.995      ; 1.827      ;
; -0.162 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.594      ; 1.432      ;
; -0.147 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.955      ; 1.808      ;
; -0.105 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.551      ; 1.446      ;
; -0.050 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.551      ; 1.501      ;
; -0.029 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.636      ; 1.607      ;
; 0.068  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.631      ; 1.699      ;
; 0.213  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[0]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.027      ; 1.770      ;
; 0.275  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.557      ; 1.832      ;
; 0.359  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[3]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.011      ; 1.900      ;
; 0.387  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[7]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.010      ; 1.927      ;
; 0.429  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[2]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.023      ; 1.982      ;
; 0.484  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[6]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.128      ; 2.142      ;
; 0.688  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.368      ; 6.269      ;
; 0.700  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.365      ; 6.278      ;
; 0.762  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[5]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.021      ; 2.313      ;
; 0.782  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[2]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.042      ; 2.354      ;
; 0.787  ; RAM:U3|mem[2][5]                    ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.559      ; 1.366      ;
; 0.807  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.363      ; 6.383      ;
; 0.828  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[7]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.029      ; 2.387      ;
; 0.844  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.294      ; 6.351      ;
; 0.852  ; RAM:U3|mem[3][7]                    ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.692      ; 1.064      ;
; 0.861  ; RAM:U3|mem[4][6]                    ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.880      ; 1.761      ;
; 0.862  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[6]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.147      ; 2.539      ;
; 0.868  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[0]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.046      ; 2.444      ;
; 0.881  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.300      ; 6.394      ;
; 0.885  ; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[3]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.030      ; 2.445      ;
; 0.888  ; pdua:U1|banco:u2|ACC[4]             ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.606      ; 3.524      ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.319 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.440      ; 2.535      ;
; -1.266 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.329      ; 2.477      ;
; -1.098 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[1]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.438      ; 2.754      ;
; -0.980 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[6]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 2.299      ;
; -0.922 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[6]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 2.357      ;
; -0.918 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[5]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 2.361      ;
; -0.894 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.440      ; 2.960      ;
; -0.815 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.329      ; 2.428      ;
; -0.707 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.440      ; 2.647      ;
; -0.603 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[4]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.861      ; 2.672      ;
; -0.576 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[1]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.438      ; 2.776      ;
; -0.472 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[2]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.459      ; 3.401      ;
; -0.468 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.197      ; 3.143      ;
; -0.421 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[3]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.860      ; 2.853      ;
; -0.420 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[6]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.865      ; 2.359      ;
; -0.399 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.796      ; 2.811      ;
; -0.399 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[5]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.865      ; 2.380      ;
; -0.399 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[6]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.865      ; 2.380      ;
; -0.384 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.440      ; 2.970      ;
; -0.372 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[4]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.864      ; 2.906      ;
; -0.309 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.198      ; 3.303      ;
; -0.304 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[5]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.250      ; 3.360      ;
; -0.304 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[3]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.859      ; 2.969      ;
; -0.264 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.319      ; 3.469      ;
; -0.216 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.866      ; 3.064      ;
; -0.213 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[4]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.861      ; 2.562      ;
; -0.119 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.280      ; 3.575      ;
; -0.107 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.170      ;
; -0.107 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.170      ;
; -0.087 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.197      ; 3.024      ;
; -0.085 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[5]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.246      ; 3.575      ;
; -0.070 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.210      ; 3.554      ;
; -0.037 ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[5]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.866      ; 3.243      ;
; 0.007  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[6]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.866      ; 3.287      ;
; 0.025  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[7]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.382      ; 3.821      ;
; 0.027  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[4]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.862      ; 3.303      ;
; 0.033  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.198      ; 3.145      ;
; 0.034  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.796      ; 2.744      ;
; 0.036  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[4]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.864      ; 2.814      ;
; 0.042  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.319      ;
; 0.059  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[3]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.860      ; 2.833      ;
; 0.070  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[7]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.866      ; 3.350      ;
; 0.084  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[2]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.864      ; 3.362      ;
; 0.086  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[2]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.459      ; 3.459      ;
; 0.155  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.434      ;
; 0.171  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.450      ;
; 0.172  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[5]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.451      ;
; 0.186  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[3]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.859      ; 2.959      ;
; 0.203  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[3]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.280      ; 3.897      ;
; 0.239  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.516      ;
; 0.247  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[1]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.526      ;
; 0.249  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[1]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.528      ;
; 0.250  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[0]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.527      ;
; 0.251  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[0]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.863      ; 3.528      ;
; 0.257  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.210      ; 3.381      ;
; 0.268  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[0]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.250      ; 3.932      ;
; 0.276  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.865      ; 3.555      ;
; 0.283  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.319      ; 3.516      ;
; 0.285  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[1]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 3.233      ; 3.932      ;
; 0.342  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[5]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.250      ; 3.506      ;
; 0.354  ; pdua:U1|banco:u2|CTE1[0]                         ; pdua:U1|banco:u2|CTE1[0]                         ; clk                       ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.357  ; PM:U4|Control:BControl|Estado7                   ; PM:U4|Control:BControl|Estado7                   ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.358  ; PM:U4|Control:BControl|Estado0                   ; PM:U4|Control:BControl|Estado0                   ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.597      ;
; 0.358  ; PM:U4|Control:BControl|Estado01                  ; PM:U4|Control:BControl|Estado01                  ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.597      ;
; 0.361  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[6]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.866      ; 3.141      ;
; 0.362  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[1]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.864      ; 3.640      ;
; 0.368  ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.608      ;
; 0.368  ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.608      ;
; 0.369  ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.608      ;
; 0.369  ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.608      ;
; 0.369  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|ACC[4]                          ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.862      ; 3.145      ;
; 0.383  ; PM:U4|Control:BControl|Estado0                   ; PM:U4|Control:BControl|Estado01                  ; clk                       ; clk         ; 0.000        ; 0.068      ; 0.622      ;
; 0.387  ; pdua:U1|ctrl:u1|uaddr[7]                         ; pdua:U1|ctrl:u1|uaddr[7]                         ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; pdua:U1|ctrl:u1|uaddr[6]                         ; pdua:U1|ctrl:u1|uaddr[6]                         ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.407  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[1]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.864      ; 3.685      ;
; 0.425  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.665      ;
; 0.446  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.863      ; 3.223      ;
; 0.447  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[6]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.863      ; 3.224      ;
; 0.452  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|DPTR[4]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.865      ; 3.231      ;
; 0.476  ; PM:U4|Control:BControl|Estado6                   ; PM:U4|Control:BControl|Estado4                   ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.716      ;
; 0.478  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|MAR:u4|BUS_DIR[7]                        ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.382      ; 3.774      ;
; 0.523  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[7]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.866      ; 3.303      ;
; 0.526  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|SP[0]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.864      ; 3.804      ;
; 0.533  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|TEMP[5]                         ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.280      ; 3.727      ;
; 0.559  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[6]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.866      ; 3.339      ;
; 0.566  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[5]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.246      ; 3.726      ;
; 0.576  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|A[0]                            ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 3.250      ; 3.740      ;
; 0.602  ; pdua:U1|MAR:u4|BUS_DIR[0]                        ; pdua:U1|banco:u2|PC[4]                           ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.865      ; 3.381      ;
; 0.608  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.848      ;
; 0.611  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg6  ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.851      ;
; 0.611  ; PM:U4|Control:BControl|Estado3                   ; PM:U4|Control:BControl|Estado7                   ; clk                       ; clk         ; 0.000        ; 0.069      ; 0.851      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                         ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; 1.167 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.159      ; 1.346      ;
; 1.306 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.006     ; 1.320      ;
; 1.332 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.254      ; 1.606      ;
; 1.409 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.083     ; 1.346      ;
; 1.456 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.099     ; 1.377      ;
; 1.467 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.146     ; 1.341      ;
; 1.483 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.017      ; 1.020      ;
; 1.503 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.237     ; 1.286      ;
; 1.517 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.351      ; 1.388      ;
; 1.519 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.264      ; 1.303      ;
; 1.527 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.210      ; 1.757      ;
; 1.535 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.175     ; 1.380      ;
; 1.541 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.178     ; 1.383      ;
; 1.568 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.214      ; 1.302      ;
; 1.583 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.177     ; 1.426      ;
; 1.600 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.244     ; 1.376      ;
; 1.601 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.006      ; 1.627      ;
; 1.607 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.245     ; 1.382      ;
; 1.608 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.104      ; 1.732      ;
; 1.621 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.201      ; 1.342      ;
; 1.622 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.112      ; 1.754      ;
; 1.638 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.102      ; 1.760      ;
; 1.642 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.268     ; 1.394      ;
; 1.646 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.238     ; 1.428      ;
; 1.650 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.311     ; 1.359      ;
; 1.652 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.242     ; 1.430      ;
; 1.665 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.214      ; 1.399      ;
; 1.666 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.132     ; 1.554      ;
; 1.667 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.275     ; 1.412      ;
; 1.689 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.205      ; 1.414      ;
; 1.697 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.032      ; 1.749      ;
; 1.698 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.367     ; 1.351      ;
; 1.721 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.086      ; 1.827      ;
; 1.732 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.338     ; 1.414      ;
; 1.741 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.315     ; 1.446      ;
; 1.742 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.046      ; 1.808      ;
; 1.748 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.337     ; 1.431      ;
; 1.767 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.144      ; 1.431      ;
; 1.778 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.148      ; 1.446      ;
; 1.796 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.315     ; 1.501      ;
; 1.810 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.046      ; 1.376      ;
; 1.832 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.057     ; 1.295      ;
; 1.834 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.047      ; 1.401      ;
; 1.849 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.066     ; 1.303      ;
; 1.862 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.084     ; 1.298      ;
; 1.886 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.128     ; 1.278      ;
; 1.911 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.153     ; 1.278      ;
; 1.952 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.094     ; 1.378      ;
; 1.954 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.073     ; 1.401      ;
; 1.958 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.157     ; 1.321      ;
; 1.975 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.129     ; 1.366      ;
; 1.999 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.180      ; 1.699      ;
; 2.001 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.021     ; 1.500      ;
; 2.024 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.156     ; 1.388      ;
; 2.062 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.232     ; 1.350      ;
; 2.079 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.072     ; 1.527      ;
; 2.121 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.309     ; 1.832      ;
; 2.162 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.236     ; 1.446      ;
; 2.172 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.292     ; 1.400      ;
; 2.174 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.100     ; 1.594      ;
; 2.199 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.301     ; 1.418      ;
; 2.275 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.363     ; 1.432      ;
; 2.408 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.321     ; 1.607      ;
; 2.505 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.326     ; 1.699      ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                               ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -3.224 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.651      ; 4.303      ;
; -3.136 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.651      ; 4.215      ;
; -3.057 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.710      ; 4.078      ;
; -3.036 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.709      ; 4.265      ;
; -3.020 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.491      ; 4.184      ;
; -3.012 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.710      ; 4.033      ;
; -2.998 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.709      ; 4.227      ;
; -2.960 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.491      ; 4.124      ;
; -2.884 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.642      ; 4.217      ;
; -2.836 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.648      ; 4.024      ;
; -2.833 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.642      ; 4.166      ;
; -2.832 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.295      ; 4.555      ;
; -2.824 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 4.146      ;
; -2.780 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 4.102      ;
; -2.739 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.713      ; 3.983      ;
; -2.720 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.648      ; 3.908      ;
; -2.702 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.354      ; 4.367      ;
; -2.700 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 3.964      ;
; -2.696 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.713      ; 3.940      ;
; -2.688 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.353      ; 4.561      ;
; -2.686 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 4.158      ;
; -2.659 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.649      ; 4.001      ;
; -2.653 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 3.917      ;
; -2.650 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.135      ; 4.458      ;
; -2.648 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 4.055      ;
; -2.639 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 4.111      ;
; -2.601 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 4.008      ;
; -2.558 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.649      ; 3.900      ;
; -2.523 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.286      ; 4.500      ;
; -2.521 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 4.097      ;
; -2.509 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.772      ; 3.709      ;
; -2.474 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 4.050      ;
; -2.444 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.292      ; 4.276      ;
; -2.410 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.894      ; 3.732      ;
; -2.408 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 3.839      ;
; -2.392 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 3.823      ;
; -2.386 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.357      ; 4.274      ;
; -2.384 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 3.871      ;
; -2.342 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.831      ; 3.484      ;
; -2.337 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 3.824      ;
; -2.321 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.830      ; 3.671      ;
; -2.305 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.612      ; 3.590      ;
; -2.267 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.293      ; 4.253      ;
; -2.246 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 3.831      ;
; -2.243 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.953      ; 3.507      ;
; -2.222 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.952      ; 3.694      ;
; -2.215 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 3.800      ;
; -2.206 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.734      ; 3.613      ;
; -2.169 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.763      ; 3.623      ;
; -2.121 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.769      ; 3.430      ;
; -2.070 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.885      ; 3.646      ;
; -2.024 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.834      ; 3.389      ;
; -2.022 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.891      ; 3.453      ;
; -1.944 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.770      ; 3.407      ;
; -1.925 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.956      ; 3.412      ;
; -1.845 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.892      ; 3.430      ;
; -0.702 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.091      ; 5.444      ;
; -0.561 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.644      ; 1.954      ;
; -0.535 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.150      ; 5.219      ;
; -0.521 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.149      ; 5.413      ;
; -0.498 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 4.931      ; 5.325      ;
; -0.362 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.082      ; 5.358      ;
; -0.314 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.088      ; 5.165      ;
; -0.228 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.761      ; 1.588      ;
; -0.219 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.153      ; 5.126      ;
; -0.180 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.750      ; 1.393      ;
; -0.178 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.759      ; 1.514      ;
; -0.146 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.765      ; 1.500      ;
; -0.146 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.091      ; 5.388      ;
; -0.137 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 5.089      ; 5.142      ;
; -0.054 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.749      ; 1.392      ;
; 0.002  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.761      ; 1.350      ;
; 0.021  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.150      ; 5.163      ;
; 0.042  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.149      ; 5.350      ;
; 0.058  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 4.931      ; 5.269      ;
; 0.072  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.861      ; 1.362      ;
; 0.194  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.082      ; 5.302      ;
; 0.242  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.088      ; 5.109      ;
; 0.339  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.153      ; 5.068      ;
; 0.419  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 5.089      ; 5.086      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                             ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.518 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 1.000        ; -0.067     ; 1.450      ;
; -0.518 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 1.000        ; -0.067     ; 1.450      ;
; -0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 1.000        ; -0.071     ; 1.430      ;
; -0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 1.000        ; -0.071     ; 1.430      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
; -0.361 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 1.000        ; -0.069     ; 1.291      ;
+--------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.661 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.300      ; 3.852      ;
; -1.657 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.301      ; 3.857      ;
; -1.646 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.368      ; 3.935      ;
; -1.557 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.365      ; 4.021      ;
; -1.395 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.294      ; 4.112      ;
; -1.369 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.303      ; 4.147      ;
; -1.365 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.363      ; 4.211      ;
; -1.242 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 5.138      ; 4.109      ;
; -1.215 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.368      ; 3.886      ;
; -1.194 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.300      ; 3.839      ;
; -1.185 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.301      ; 3.849      ;
; -1.122 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.365      ; 3.976      ;
; -0.970 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.294      ; 4.057      ;
; -0.958 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.363      ; 4.138      ;
; -0.930 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.303      ; 4.106      ;
; -0.792 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 5.138      ; 4.079      ;
; -0.454 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.201      ; 1.277      ;
; -0.400 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.096      ; 1.226      ;
; -0.330 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.084      ; 1.284      ;
; -0.330 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.083      ; 1.283      ;
; -0.268 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.100      ; 1.362      ;
; -0.227 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.094      ; 1.397      ;
; -0.155 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.096      ; 1.471      ;
; 0.291  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.975      ; 1.796      ;
; 0.504  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.171      ; 2.205      ;
; 0.525  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.103      ; 2.158      ;
; 0.534  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.104      ; 2.168      ;
; 0.597  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.168      ; 2.295      ;
; 0.683  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.288      ; 2.501      ;
; 0.704  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.220      ; 2.454      ;
; 0.713  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.221      ; 2.464      ;
; 0.749  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.097      ; 2.376      ;
; 0.761  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.166      ; 2.457      ;
; 0.776  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.285      ; 2.591      ;
; 0.789  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.106      ; 2.425      ;
; 0.910  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.672      ; 3.112      ;
; 0.927  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.941      ; 2.398      ;
; 0.928  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.214      ; 2.672      ;
; 0.931  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.604      ; 3.065      ;
; 0.940  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.605      ; 3.075      ;
; 0.940  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.283      ; 2.753      ;
; 0.968  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.223      ; 2.721      ;
; 1.003  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.669      ; 3.202      ;
; 1.090  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.288      ; 2.908      ;
; 1.106  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.058      ; 2.694      ;
; 1.111  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.220      ; 2.861      ;
; 1.120  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.221      ; 2.871      ;
; 1.155  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.598      ; 3.283      ;
; 1.167  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.667      ; 3.364      ;
; 1.168  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.288      ; 2.986      ;
; 1.183  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.285      ; 2.998      ;
; 1.189  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.220      ; 2.939      ;
; 1.195  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.607      ; 3.332      ;
; 1.198  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.221      ; 2.949      ;
; 1.228  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.054      ; 2.812      ;
; 1.249  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.986      ; 2.765      ;
; 1.258  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.987      ; 2.775      ;
; 1.261  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.285      ; 3.076      ;
; 1.321  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.051      ; 2.902      ;
; 1.333  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.442      ; 3.305      ;
; 1.335  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.214      ; 3.079      ;
; 1.347  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.283      ; 3.160      ;
; 1.375  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.223      ; 3.128      ;
; 1.413  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.214      ; 3.157      ;
; 1.425  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.283      ; 3.238      ;
; 1.453  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.223      ; 3.206      ;
; 1.473  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.980      ; 2.983      ;
; 1.482  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.054      ; 3.066      ;
; 1.485  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.049      ; 3.064      ;
; 1.503  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.986      ; 3.019      ;
; 1.512  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.987      ; 3.029      ;
; 1.513  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.989      ; 3.032      ;
; 1.513  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.058      ; 3.101      ;
; 1.575  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.051      ; 3.156      ;
; 1.591  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.058      ; 3.179      ;
; 1.651  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.824      ; 3.005      ;
; 1.727  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.980      ; 3.237      ;
; 1.739  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.049      ; 3.318      ;
; 1.767  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.989      ; 3.286      ;
; 1.905  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.824      ; 3.259      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                             ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 0.927 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.167      ;
; 1.095 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.332      ;
; 1.095 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.332      ;
; 1.117 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.359      ;
; 1.117 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.359      ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado2                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado3                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado4                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado5                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado6                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado7                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg1            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg2            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg3            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg4            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg5            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg6            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg7            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg8            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg6  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg7  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg8  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|C                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|N                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|P                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|Z                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[0]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[1]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[2]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[3]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[4]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[5]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[6]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[7]                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[0]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[1]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[2]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[3]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[4]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[5]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[6]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[7]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[0]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[1]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[2]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[3]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[4]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[5]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[6]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[7]                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|CTE1[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[7]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[0]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[1]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[2]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[3]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[4]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[5]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[6]                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[7]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'                                                          ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][0]           ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][4]           ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][1]           ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][2]           ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][3]           ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][7]           ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][6]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][1]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][2]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][4]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][5]           ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][6]           ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][5]|datab         ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][7]           ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][4]           ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][6]           ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][7]           ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][3]           ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][6]|datac         ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][0]           ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][1]           ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][2]           ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][3]           ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][5]           ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][0]|datad         ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][6]           ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][7]           ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][7]           ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][4]|datad         ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][5]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][2]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][3]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][5]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][0]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][1]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][2]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][3]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][4]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][6]           ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][1]|datad         ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][2]|datad         ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][0]           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][4]           ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][3]|datad         ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][7]|datad         ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][0]           ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][0]           ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][5]           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][5]           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][0]           ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][1]           ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][2]           ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][4]           ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][5]           ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][7]           ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][1]|datad         ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][2]|datad         ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][4]|datad         ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][5]|datad         ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][6]|datad         ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][0]|datac         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~7clkctrl|inclk[0] ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~7clkctrl|outclk   ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][7]|datad         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][4]|datad         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][6]|datad         ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][7]|datad         ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][3]|datad         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][1]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][4]           ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][7]           ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][6]           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][0]|datac         ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][5]|datac         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][1]           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][4]           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][3]           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][5]           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][0]|datad         ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][1]|datad         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][2]           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][2]           ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][2]|datad         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][3]|datad         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][5]|datad         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][1]|datac         ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][6]|datad         ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][7]|datad         ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][7]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][3]           ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][7]           ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][2]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][3]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[4][5]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][0]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][1]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][2]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][3]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][4]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][6]|datad         ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][0]           ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][4]           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][1]           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][2]           ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][3]           ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][7]           ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][6]           ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][0]           ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][5]|datab         ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][6]           ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][7]           ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][0]           ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][4]           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][2]           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][3]           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][5]           ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][6]|datac         ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][0]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][5]           ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][4]|datad         ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][1]|datad         ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][2]|datad         ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][3]|datad         ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[0][7]|datad         ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][1]           ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][7]           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][1]           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[4][4]           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][6]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][3]           ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][5]           ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][0]           ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][2]           ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][1]|datac         ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][0]|datad         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][2]           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][4]           ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][5]           ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][7]           ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][6]|datad         ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][7]|datad         ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][0]|datad         ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][4]|datad         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~7clkctrl|inclk[0] ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~7clkctrl|outclk   ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][2]|datad         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][3]|datad         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][5]|datad         ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][7]|datac         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][1]|datac         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[4][4]|datac         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][6]|datac         ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][3]|datac         ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][5]|datac         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][2]|datac         ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][4]           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][6]           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][7]           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|combout         ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][1]           ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][1]           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][2]           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][3]           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][5]           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|inclk[0] ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|outclk   ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|combout         ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~2clkctrl|inclk[0] ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~2clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~3clkctrl|inclk[0] ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~3clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|combout         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][6]           ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][3]           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][1]|datac         ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][0]|datad         ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~2|dataa           ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~7|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~3|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|dataa           ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][2]|datad         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][4]|datad         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][5]|datad         ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][0]           ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~6|dataa           ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][7]|datad         ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~2|combout         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|inclk[0] ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|outclk   ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][6]|datac         ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~3|combout         ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[2][3]|datac         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][3]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][7]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][0]|datac         ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|outclk   ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; btn          ; clk        ; 2.252 ; 2.494 ; Rise       ; clk             ;
; btn1         ; clk        ; 1.780 ; 2.020 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; 5.646 ; 5.624 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; 5.646 ; 5.624 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; 5.094 ; 5.354 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; 5.338 ; 5.355 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; 4.559 ; 4.841 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; 5.112 ; 5.171 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; 4.723 ; 4.964 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; 4.958 ; 4.963 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; 4.110 ; 4.345 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; 4.153 ; 4.407 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; 3.611 ; 3.961 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; 3.379 ; 3.711 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; 3.657 ; 3.928 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; 3.392 ; 3.709 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; 3.353 ; 3.681 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; 3.441 ; 3.710 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; 3.667 ; 3.949 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; 4.153 ; 4.407 ; Rise       ; clk             ;
; int          ; clk        ; 5.649 ; 5.937 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.498 ; 4.791 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.397 ; 4.588 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; btn          ; clk        ; -1.476 ; -1.701 ; Rise       ; clk             ;
; btn1         ; clk        ; -1.298 ; -1.515 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; -2.409 ; -2.677 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; -2.409 ; -2.677 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; -3.353 ; -3.580 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; -3.397 ; -3.630 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; -2.943 ; -3.217 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; -3.269 ; -3.488 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; -3.121 ; -3.382 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; -3.105 ; -3.339 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; -2.643 ; -2.896 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; -2.816 ; -3.100 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; -3.026 ; -3.341 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; -2.823 ; -3.126 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; -3.056 ; -3.268 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; -2.816 ; -3.100 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; -2.824 ; -3.118 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; -2.887 ; -3.127 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; -3.054 ; -3.295 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; -3.548 ; -3.769 ; Rise       ; clk             ;
; int          ; clk        ; -3.255 ; -3.440 ; Rise       ; clk             ;
; rst_n        ; clk        ; -1.916 ; -2.138 ; Rise       ; clk             ;
; rst_n        ; clk        ; -1.690 ; -1.980 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; leds[*]          ; clk                      ; 10.270 ; 10.191 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 10.270 ; 10.191 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 8.888  ; 8.775  ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 9.044  ; 8.885  ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 9.325  ; 9.146  ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 9.349  ; 9.182  ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 9.019  ; 8.865  ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 9.594  ; 9.476  ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 9.063  ; 8.934  ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 8.018  ; 7.965  ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 9.083  ; 8.894  ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 8.409  ; 8.258  ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 8.143  ; 7.981  ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 8.834  ; 8.649  ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 9.213  ; 8.961  ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 8.924  ; 8.766  ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 9.278  ; 9.151  ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 11.245 ; 11.052 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 9.809  ; 9.726  ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.985 ; 11.002 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.590 ; 10.428 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.770 ; 10.683 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.616 ; 10.456 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.245 ; 11.052 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 9.772  ; 9.680  ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.617 ; 10.455 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; leds[*]          ; clk                      ; 7.586  ; 7.418  ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 9.338  ; 9.277  ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 7.985  ; 7.881  ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 8.085  ; 7.935  ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 8.602  ; 8.434  ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 8.414  ; 8.259  ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 8.106  ; 7.962  ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 8.811  ; 8.733  ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 8.335  ; 8.222  ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 7.586  ; 7.505  ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 8.172  ; 8.012  ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 8.062  ; 7.908  ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 7.594  ; 7.418  ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 8.403  ; 8.210  ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 8.249  ; 8.030  ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 8.334  ; 8.179  ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 8.318  ; 8.215  ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 9.386  ; 9.296  ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 9.423  ; 9.342  ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.551 ; 10.566 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.172 ; 10.016 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.346 ; 10.261 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.196 ; 10.041 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.799 ; 10.613 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 9.386  ; 9.296  ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.197 ; 10.041 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+--------+--------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -6.010 ; -376.219      ;
; pdua:U1|ctrl:u1|uaddr[0]  ; -4.748 ; -57.573       ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; -1.379 ; -52.707       ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0]  ; -2.108 ; -38.152       ;
; clk                       ; -1.085 ; -26.493       ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.588  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -1.431 ; -11.701       ;
; clk                      ; 0.158  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; pdua:U1|ctrl:u1|uaddr[0] ; -1.255 ; -9.386        ;
; clk                      ; 0.502  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -118.621      ;
; pdua:U1|ctrl:u1|uaddr[0]  ; 0.091  ; 0.000         ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.200  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                   ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -6.010 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.444      ;
; -5.922 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.356      ;
; -5.906 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.340      ;
; -5.898 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.332      ;
; -5.872 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.306      ;
; -5.839 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.273      ;
; -5.834 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.053     ; 6.268      ;
; -5.817 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.052     ; 6.252      ;
; -5.815 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.250      ;
; -5.807 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.052     ; 6.242      ;
; -5.799 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; 0.023      ; 6.309      ;
; -5.784 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.218      ;
; -5.784 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.218      ;
; -5.773 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; 0.169      ; 6.429      ;
; -5.768 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.202      ;
; -5.760 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.194      ;
; -5.754 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; 0.168      ; 6.409      ;
; -5.746 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.180      ;
; -5.740 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.174      ;
; -5.740 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.174      ;
; -5.731 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.166      ;
; -5.711 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; 0.023      ; 6.221      ;
; -5.701 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.135      ;
; -5.696 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; -0.053     ; 6.130      ;
; -5.695 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; 0.023      ; 6.205      ;
; -5.687 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; 0.023      ; 6.197      ;
; -5.683 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.053     ; 6.117      ;
; -5.679 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; -0.052     ; 6.114      ;
; -5.677 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.112      ;
; -5.673 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.107      ;
; -5.669 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; -0.052     ; 6.104      ;
; -5.656 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.058     ; 6.085      ;
; -5.646 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.080      ;
; -5.645 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.080      ;
; -5.636 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.070      ;
; -5.635 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; 0.169      ; 6.291      ;
; -5.631 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.066      ;
; -5.629 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; 0.356      ; 6.472      ;
; -5.629 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.053     ; 6.063      ;
; -5.628 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.062      ;
; -5.628 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; 0.023      ; 6.138      ;
; -5.627 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[1]  ; clk          ; clk         ; 0.500        ; 0.156      ; 6.270      ;
; -5.623 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.052     ; 6.058      ;
; -5.623 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; 0.023      ; 6.133      ;
; -5.616 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[7]    ; clk          ; clk         ; 0.500        ; 0.114      ; 6.217      ;
; -5.616 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; 0.168      ; 6.271      ;
; -5.615 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.049      ;
; -5.608 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.042      ;
; -5.606 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; 0.024      ; 6.117      ;
; -5.604 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[3]    ; clk          ; clk         ; 0.500        ; 0.024      ; 6.115      ;
; -5.602 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.036      ;
; -5.602 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.036      ;
; -5.596 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[3]     ; clk          ; clk         ; 0.500        ; 0.024      ; 6.107      ;
; -5.593 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; -0.052     ; 6.028      ;
; -5.585 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[4]    ; clk          ; clk         ; 0.500        ; 0.144      ; 6.216      ;
; -5.573 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|PC[4]    ; clk          ; clk         ; 0.500        ; 0.023      ; 6.083      ;
; -5.571 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[1]  ; clk          ; clk         ; 0.500        ; -0.053     ; 6.005      ;
; -5.569 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|PC[1]    ; clk          ; clk         ; 0.500        ; -0.053     ; 6.003      ;
; -5.562 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[7]     ; clk          ; clk         ; 0.500        ; 0.245      ; 6.294      ;
; -5.557 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|SP[5]    ; clk          ; clk         ; 0.500        ; -0.052     ; 5.992      ;
; -5.553 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[2]  ; clk          ; clk         ; 0.500        ; -0.053     ; 5.987      ;
; -5.546 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|DPTR[5]  ; clk          ; clk         ; 0.500        ; -0.053     ; 5.980      ;
; -5.545 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; -0.053     ; 5.979      ;
; -5.543 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|ACC[7]   ; clk          ; clk         ; 0.500        ; 0.244      ; 6.274      ;
; -5.542 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[3]  ; clk          ; clk         ; 0.500        ; 0.185      ; 6.214      ;
; -5.541 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; 0.356      ; 6.384      ;
; -5.535 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[4]  ; clk          ; clk         ; 0.500        ; 0.023      ; 6.045      ;
; -5.535 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; -0.053     ; 5.969      ;
; -5.529 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|DPTR[6]  ; clk          ; clk         ; 0.500        ; 0.023      ; 6.039      ;
; -5.529 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|TEMP[6]  ; clk          ; clk         ; 0.500        ; 0.023      ; 6.039      ;
; -5.528 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[6]    ; clk          ; clk         ; 0.500        ; 0.114      ; 6.129      ;
; -5.525 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; 0.356      ; 6.368      ;
; -5.520 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[6]    ; clk          ; clk         ; 0.500        ; 0.024      ; 6.031      ;
; -5.518 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; -0.058     ; 5.947      ;
; -5.517 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; 0.356      ; 6.360      ;
; -5.512 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[3]  ; clk          ; clk         ; 0.500        ; 0.114      ; 6.113      ;
; -5.510 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[7]  ; clk          ; clk         ; 0.500        ; -0.053     ; 5.944      ;
; -5.507 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[4] ; clk          ; clk         ; 0.500        ; -0.057     ; 5.937      ;
; -5.507 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[7]    ; clk          ; clk         ; 0.500        ; -0.052     ; 5.942      ;
; -5.504 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|PC[3]    ; clk          ; clk         ; 0.500        ; 0.114      ; 6.105      ;
; -5.498 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[5]    ; clk          ; clk         ; 0.500        ; -0.053     ; 5.932      ;
; -5.496 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|A[5]     ; clk          ; clk         ; 0.500        ; 0.164      ; 6.147      ;
; -5.493 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[2]    ; clk          ; clk         ; 0.500        ; -0.052     ; 5.928      ;
; -5.491 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|ACC[4]   ; clk          ; clk         ; 0.500        ; -0.053     ; 5.925      ;
; -5.490 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|PC[2]    ; clk          ; clk         ; 0.500        ; -0.053     ; 5.924      ;
; -5.489 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[1]  ; clk          ; clk         ; 0.500        ; 0.156      ; 6.132      ;
; -5.485 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|A[2]     ; clk          ; clk         ; 0.500        ; -0.052     ; 5.920      ;
; -5.477 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|TEMP[2]  ; clk          ; clk         ; 0.500        ; -0.053     ; 5.911      ;
; -5.475 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[5]  ; clk          ; clk         ; 0.500        ; 0.185      ; 6.147      ;
; -5.472 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|A[1]     ; clk          ; clk         ; 0.500        ; 0.023      ; 5.982      ;
; -5.471 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MAR:u4|BUS_DIR[7] ; clk          ; clk         ; 0.500        ; 0.059      ; 6.017      ;
; -5.462 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|banco:u2|SP[1]    ; clk          ; clk         ; 0.500        ; 0.023      ; 5.972      ;
; -5.458 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; 0.356      ; 6.301      ;
; -5.453 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; 0.356      ; 6.296      ;
; -5.447 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|banco:u2|SP[4]    ; clk          ; clk         ; 0.500        ; 0.144      ; 6.078      ;
; -5.445 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MAR:u4|BUS_DIR[3] ; clk          ; clk         ; 0.500        ; 0.018      ; 5.950      ;
; -5.445 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|DPTR[7]  ; clk          ; clk         ; 0.500        ; 0.114      ; 6.046      ;
; -5.440 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|banco:u2|ACC[1]   ; clk          ; clk         ; 0.500        ; 0.114      ; 6.041      ;
; -5.439 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|banco:u2|TEMP[4]  ; clk          ; clk         ; 0.500        ; 0.137      ; 6.063      ;
; -5.436 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|banco:u2|A[6]     ; clk          ; clk         ; 0.500        ; 0.357      ; 6.280      ;
+--------+--------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                 ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.748 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.943      ; 5.742      ;
; -4.733 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.022      ; 5.660      ;
; -4.647 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.065      ; 5.561      ;
; -4.641 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.024      ; 5.640      ;
; -4.610 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.943      ; 5.604      ;
; -4.595 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.022      ; 5.522      ;
; -4.537 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.019      ; 5.607      ;
; -4.522 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.098      ; 5.525      ;
; -4.509 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.065      ; 5.423      ;
; -4.503 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.024      ; 5.502      ;
; -4.459 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.067      ; 5.494      ;
; -4.447 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.020      ; 5.534      ;
; -4.436 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.141      ; 5.426      ;
; -4.430 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.100      ; 5.505      ;
; -4.386 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.333      ; 5.770      ;
; -4.371 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.412      ; 5.688      ;
; -4.354 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 5.515      ;
; -4.339 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 5.433      ;
; -4.325 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.025      ; 5.418      ;
; -4.321 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.067      ; 5.356      ;
; -4.312 ; pdua:U1|ctrl:u1|uaddr[3] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.060      ; 5.335      ;
; -4.309 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.020      ; 5.396      ;
; -4.285 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.455      ; 5.589      ;
; -4.279 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.414      ; 5.668      ;
; -4.253 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 5.334      ;
; -4.248 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.143      ; 5.359      ;
; -4.247 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 5.413      ;
; -4.236 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.096      ; 5.399      ;
; -4.187 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.025      ; 5.280      ;
; -4.174 ; pdua:U1|ctrl:u1|uaddr[4] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.060      ; 5.197      ;
; -4.114 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.101      ; 5.283      ;
; -4.101 ; pdua:U1|ctrl:u1|uaddr[7] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.136      ; 5.200      ;
; -4.097 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.457      ; 5.522      ;
; -4.085 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.410      ; 5.562      ;
; -4.065 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 5.267      ;
; -4.055 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 5.216      ;
; -4.053 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 5.307      ;
; -4.040 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 5.134      ;
; -4.036 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 5.197      ;
; -4.021 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 5.115      ;
; -3.963 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.415      ; 5.446      ;
; -3.954 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 5.035      ;
; -3.950 ; pdua:U1|ctrl:u1|uaddr[5] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.450      ; 5.363      ;
; -3.948 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 5.114      ;
; -3.935 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 5.016      ;
; -3.929 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 5.095      ;
; -3.929 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 5.189      ;
; -3.918 ; pdua:U1|ctrl:u1|uaddr[6] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 5.108      ;
; -3.766 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 4.968      ;
; -3.754 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 5.008      ;
; -3.747 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 4.949      ;
; -3.735 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 4.989      ;
; -3.619 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 4.809      ;
; -3.618 ; pdua:U1|ctrl:u1|uaddr[1] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 4.878      ;
; -3.613 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 4.873      ;
; -3.600 ; pdua:U1|ctrl:u1|uaddr[2] ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 4.790      ;
; -2.817 ; RAM:U3|mem[6][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.556     ; 1.194      ;
; -2.761 ; RAM:U3|mem[6][0]         ; RAM:U3|data_out[0]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.464     ; 1.309      ;
; -2.667 ; RAM:U3|mem[6][5]         ; RAM:U3|data_out[5]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.547     ; 1.129      ;
; -2.656 ; RAM:U3|mem[6][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.545     ; 1.128      ;
; -2.641 ; RAM:U3|mem[6][1]         ; RAM:U3|data_out[1]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.603     ; 1.131      ;
; -2.619 ; RAM:U3|mem[7][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.493     ; 1.059      ;
; -2.617 ; RAM:U3|mem[6][7]         ; RAM:U3|data_out[7]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.534     ; 1.095      ;
; -2.590 ; RAM:U3|mem[0][6]         ; RAM:U3|data_out[6]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.417     ; 1.165      ;
; -2.569 ; RAM:U3|mem[2][6]         ; RAM:U3|data_out[6]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.387     ; 1.174      ;
; -2.521 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 4.004      ;
; -2.520 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 4.003      ;
; -2.512 ; RAM:U3|mem[6][4]         ; RAM:U3|data_out[4]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.459     ; 1.066      ;
; -2.512 ; RAM:U3|mem[7][5]         ; RAM:U3|data_out[5]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.571     ; 0.950      ;
; -2.505 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.921      ;
; -2.497 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 3.980      ;
; -2.468 ; RAM:U3|mem[0][5]         ; RAM:U3|data_out[5]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.558     ; 0.919      ;
; -2.466 ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.934      ; 3.951      ;
; -2.458 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.874      ;
; -2.454 ; RAM:U3|mem[0][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.378     ; 1.009      ;
; -2.433 ; RAM:U3|mem[0][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.377     ; 1.073      ;
; -2.430 ; RAM:U3|mem[0][4]         ; RAM:U3|data_out[4]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.375     ; 1.068      ;
; -2.426 ; RAM:U3|mem[4][3]         ; RAM:U3|data_out[3]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.256     ; 1.103      ;
; -2.426 ; RAM:U3|mem[3][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.224     ; 1.219      ;
; -2.421 ; pdua:U1|banco:u2|A[4]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 3.904      ;
; -2.419 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.054      ; 3.822      ;
; -2.416 ; RAM:U3|mem[7][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.483     ; 0.950      ;
; -2.415 ; RAM:U3|mem[7][0]         ; RAM:U3|data_out[0]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.481     ; 0.946      ;
; -2.414 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.013      ; 3.902      ;
; -2.413 ; pdua:U1|banco:u2|DPTR[1] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.013      ; 3.901      ;
; -2.411 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.701      ; 3.663      ;
; -2.405 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 3.888      ;
; -2.403 ; pdua:U1|banco:u2|CTE1[0] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.013      ; 3.821      ;
; -2.400 ; RAM:U3|mem[0][1]         ; RAM:U3|data_out[1]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.429     ; 1.064      ;
; -2.399 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.815      ;
; -2.396 ; pdua:U1|banco:u2|A[0]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.780      ; 3.581      ;
; -2.394 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 3.877      ;
; -2.390 ; pdua:U1|banco:u2|A[1]    ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.806      ;
; -2.390 ; pdua:U1|banco:u2|DPTR[4] ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.013      ; 3.878      ;
; -2.383 ; RAM:U3|mem[6][6]         ; RAM:U3|data_out[6]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.491     ; 0.884      ;
; -2.383 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 0.932      ; 3.866      ;
; -2.379 ; pdua:U1|banco:u2|DPTR[2] ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.795      ;
; -2.372 ; pdua:U1|banco:u2|DPTR[3] ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.054      ; 3.775      ;
; -2.368 ; pdua:U1|banco:u2|SP[1]   ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 1.011      ; 3.784      ;
; -2.359 ; RAM:U3|mem[4][2]         ; RAM:U3|data_out[2]$latch            ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; -1.245     ; 1.131      ;
+--------+--------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                         ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; -1.379 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.491     ; 1.046      ;
; -1.319 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.486     ; 0.990      ;
; -1.304 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.516     ; 0.867      ;
; -1.194 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.456     ; 0.904      ;
; -1.191 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.335     ; 0.919      ;
; -1.180 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.469     ; 0.869      ;
; -1.172 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.342     ; 0.987      ;
; -1.172 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.466     ; 0.864      ;
; -1.138 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.456     ; 0.847      ;
; -1.135 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.292     ; 0.902      ;
; -1.128 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.370     ; 0.820      ;
; -1.109 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.335     ; 0.833      ;
; -1.096 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.379     ; 0.780      ;
; -1.088 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.187     ; 1.066      ;
; -1.088 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.396     ; 0.849      ;
; -1.085 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.376     ; 0.773      ;
; -1.081 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.370     ; 0.773      ;
; -1.039 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.332     ; 0.865      ;
; -1.018 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.246     ; 0.831      ;
; -1.017 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.226     ; 0.813      ;
; -0.984 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.269     ; 0.882      ;
; -0.969 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.402     ; 1.126      ;
; -0.960 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.327     ; 0.791      ;
; -0.959 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.328     ; 0.788      ;
; -0.951 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.320     ; 0.788      ;
; -0.946 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.206     ; 0.904      ;
; -0.929 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.210     ; 0.883      ;
; -0.885 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.164     ; 0.885      ;
; -0.884 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.162     ; 0.883      ;
; -0.823 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.180     ; 0.804      ;
; -0.812 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.239     ; 0.994      ;
; -0.801 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.159     ; 0.805      ;
; -0.792 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.091     ; 0.866      ;
; -0.756 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.304     ; 0.954      ;
; -0.752 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.408     ; 0.903      ;
; -0.747 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.500        ; -0.291     ; 0.623      ;
; -0.712 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.171     ; 1.100      ;
; -0.711 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.412     ; 0.858      ;
; -0.684 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.183     ; 1.075      ;
; -0.656 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.367     ; 0.863      ;
; -0.649 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.394     ; 0.814      ;
; -0.637 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.407     ; 0.884      ;
; -0.628 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.147     ; 1.139      ;
; -0.626 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.358     ; 0.844      ;
; -0.625 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.130     ; 1.054      ;
; -0.621 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.414     ; 0.865      ;
; -0.601 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.430     ; 0.830      ;
; -0.597 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.324     ; 0.851      ;
; -0.589 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.361     ; 0.886      ;
; -0.585 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.365     ; 0.874      ;
; -0.582 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.128     ; 1.107      ;
; -0.568 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.367     ; 0.858      ;
; -0.564 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.135     ; 1.087      ;
; -0.552 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.359     ; 0.851      ;
; -0.551 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.327     ; 0.882      ;
; -0.517 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.323     ; 0.848      ;
; -0.514 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.093     ; 1.081      ;
; -0.496 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.366     ; 0.784      ;
; -0.482 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.290     ; 0.852      ;
; -0.476 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.054     ; 0.984      ;
; -0.465 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.302     ; 0.816      ;
; -0.428 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.272     ; 0.814      ;
; -0.394 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.242     ; 0.817      ;
; -0.314 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 1.000        ; -0.150     ; 0.831      ;
+--------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                              ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock              ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+
; -2.108 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.971      ; 0.988      ;
; -2.019 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.922      ; 1.028      ;
; -1.922 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.911      ; 1.114      ;
; -1.892 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.923      ; 1.156      ;
; -1.885 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.923      ; 1.163      ;
; -1.880 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.861      ; 1.106      ;
; -1.864 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.912      ; 1.173      ;
; -1.813 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 2.924      ; 1.236      ;
; -1.553 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[6]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.971      ; 1.043      ;
; -1.447 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[5]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.922      ; 1.100      ;
; -1.332 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[7]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.911      ; 1.204      ;
; -1.300 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[0]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.923      ; 1.248      ;
; -1.293 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[4]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.923      ; 1.255      ;
; -1.274 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[3]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.912      ; 1.263      ;
; -1.241 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[1]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.861      ; 1.245      ;
; -1.227 ; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 2.924      ; 1.322      ;
; -0.634 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.361      ; 0.727      ;
; -0.630 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.151      ; 0.521      ;
; -0.608 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.287      ; 0.679      ;
; -0.598 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.257      ; 0.659      ;
; -0.579 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.257      ; 0.678      ;
; -0.575 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.277      ; 0.702      ;
; -0.571 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.290      ; 0.719      ;
; -0.567 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.292      ; 0.725      ;
; -0.516 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.246      ; 0.730      ;
; -0.506 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.188      ; 0.682      ;
; -0.505 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.206      ; 0.701      ;
; -0.497 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.251      ; 0.754      ;
; -0.458 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.124      ; 0.666      ;
; -0.455 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.301      ; 0.846      ;
; -0.447 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.117      ; 0.670      ;
; -0.442 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.169      ; 0.727      ;
; -0.440 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.108      ; 0.668      ;
; -0.415 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.077      ; 0.662      ;
; -0.401 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.058      ; 0.657      ;
; -0.400 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.062      ; 0.662      ;
; -0.398 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.101      ; 0.703      ;
; -0.392 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.062      ; 0.670      ;
; -0.391 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.102      ; 0.711      ;
; -0.391 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.102      ; 0.711      ;
; -0.386 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.112      ; 0.726      ;
; -0.385 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.266      ; 0.881      ;
; -0.380 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.161      ; 0.781      ;
; -0.374 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.077      ; 0.703      ;
; -0.368 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.270      ; 0.902      ;
; -0.365 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.066      ; 0.701      ;
; -0.354 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.055      ; 0.701      ;
; -0.353 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.098      ; 0.745      ;
; -0.339 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.043      ; 0.704      ;
; -0.338 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.196      ; 0.858      ;
; -0.335 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.061      ; 0.726      ;
; -0.322 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.227      ; 0.905      ;
; -0.315 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.109      ; 0.794      ;
; -0.314 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.064      ; 0.750      ;
; -0.302 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.008      ; 0.706      ;
; -0.300 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.223      ; 0.923      ;
; -0.296 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.230      ; 0.934      ;
; -0.287 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.003      ; 0.716      ;
; -0.283 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.003      ; 0.720      ;
; -0.276 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.975      ; 0.699      ;
; -0.269 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.990      ; 0.721      ;
; -0.267 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.992      ; 0.725      ;
; -0.264 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.971      ; 0.707      ;
; -0.259 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.970      ; 0.711      ;
; -0.258 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.177      ; 0.919      ;
; -0.254 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.008      ; 0.754      ;
; -0.253 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.093      ; 0.840      ;
; -0.244 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.069      ; 0.825      ;
; -0.237 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.942      ; 0.705      ;
; -0.235 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.209      ; 0.974      ;
; -0.232 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.190      ; 0.958      ;
; -0.231 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.961      ; 0.730      ;
; -0.229 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.958      ; 0.729      ;
; -0.221 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.969      ; 0.748      ;
; -0.215 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.945      ; 0.730      ;
; -0.172 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.925      ; 0.753      ;
; -0.143 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.924      ; 0.781      ;
; -0.132 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.973      ; 0.841      ;
; -0.087 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.967      ; 0.880      ;
; -0.040 ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.229      ; 3.294      ;
; -0.039 ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.230      ; 3.296      ;
; 0.026  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5]                    ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 0.929      ; 0.955      ;
; 0.080  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.224      ; 3.409      ;
; 0.103  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.185      ; 3.393      ;
; 0.132  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.181      ; 3.418      ;
; 0.137  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.183      ; 3.425      ;
; 0.215  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.187      ; 3.507      ;
; 0.259  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.102      ; 3.466      ;
; 0.345  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.229      ; 3.199      ;
; 0.378  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.230      ; 3.233      ;
; 0.430  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.224      ; 3.279      ;
; 0.482  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.181      ; 3.288      ;
; 0.520  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.185      ; 3.330      ;
; 0.522  ; pdua:U1|banco:u2|ACC[4]             ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.246      ; 1.798      ;
; 0.531  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.183      ; 3.339      ;
; 0.535  ; pdua:U1|banco:u2|ACC[1]             ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.245      ; 1.810      ;
; 0.565  ; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.187      ; 3.377      ;
; 0.572  ; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[0]$latch            ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.797      ; 0.899      ;
; 0.572  ; pdua:U1|banco:u2|TEMP[6]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.201      ; 1.803      ;
; 0.576  ; pdua:U1|banco:u2|ACC[4]             ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                       ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 1.245      ; 1.851      ;
+--------+-------------------------------------+-------------------------------------+---------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.085 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.123      ; 1.257      ;
; -0.980 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[6] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.287      ;
; -0.945 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[6]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.322      ;
; -0.938 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[5] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.329      ;
; -0.925 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[1] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.185      ; 1.479      ;
; -0.881 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[4] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.043      ; 1.381      ;
; -0.877 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.037      ; 1.379      ;
; -0.789 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.246      ; 1.676      ;
; -0.775 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[4]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.492      ;
; -0.696 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.037      ; 1.560      ;
; -0.676 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[3] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.043      ; 1.586      ;
; -0.663 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[4]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.253      ; 1.809      ;
; -0.625 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[5]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.278      ; 1.872      ;
; -0.615 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[3]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.042      ; 1.646      ;
; -0.601 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[6] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.166      ;
; -0.592 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[4]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.675      ;
; -0.589 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[5] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.178      ;
; -0.587 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[6]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.180      ;
; -0.563 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.123      ; 1.279      ;
; -0.539 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 1.870      ; 1.550      ;
; -0.530 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[0]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.279      ; 1.968      ;
; -0.528 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[6]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.739      ;
; -0.513 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.754      ;
; -0.509 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[1] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.185      ; 1.395      ;
; -0.508 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.758      ;
; -0.508 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.758      ;
; -0.506 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[5]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.295      ; 2.008      ;
; -0.501 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[2] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.196      ; 1.914      ;
; -0.489 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.777      ;
; -0.488 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.778      ;
; -0.484 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[5]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.273      ; 2.008      ;
; -0.467 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 1.647      ; 1.399      ;
; -0.455 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[4]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.812      ;
; -0.434 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[7]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.833      ;
; -0.434 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[6]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.833      ;
; -0.419 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[5]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.848      ;
; -0.418 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[5]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.848      ;
; -0.416 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[3]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.295      ; 2.098      ;
; -0.411 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 1.961      ; 1.769      ;
; -0.386 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[1]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.881      ;
; -0.385 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[1]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.882      ;
; -0.380 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.037      ; 1.376      ;
; -0.377 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[1]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.265      ; 2.107      ;
; -0.375 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[2]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.049      ; 1.893      ;
; -0.368 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[4] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.043      ; 1.394      ;
; -0.361 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[7]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 1.905      ;
; -0.353 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[0]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.914      ;
; -0.342 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[7] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.164      ; 2.041      ;
; -0.334 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[6]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.933      ;
; -0.333 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[5]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.934      ;
; -0.312 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[1]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.955      ;
; -0.300 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[1]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 1.967      ;
; -0.292 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[5]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.278      ; 1.705      ;
; -0.283 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[4]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.484      ;
; -0.276 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.246      ; 1.689      ;
; -0.263 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[3] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.043      ; 1.499      ;
; -0.263 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[0]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.004      ;
; -0.261 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[0]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.006      ;
; -0.216 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[6]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.551      ;
; -0.202 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[3]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.042      ; 1.559      ;
; -0.188 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[5]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.295      ; 1.826      ;
; -0.186 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.580      ;
; -0.186 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.580      ;
; -0.174 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[7]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.278      ; 2.323      ;
; -0.166 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[5]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.273      ; 1.826      ;
; -0.161 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[1]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 2.105      ;
; -0.161 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[3]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.106      ;
; -0.158 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[7]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.279      ; 2.340      ;
; -0.147 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[3]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.120      ;
; -0.137 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[4]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.253      ; 1.835      ;
; -0.128 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[6]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.639      ;
; -0.111 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[2] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.196      ; 1.804      ;
; -0.109 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.037      ; 1.647      ;
; -0.099 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[5]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.668      ;
; -0.080 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[5]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.686      ;
; -0.079 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[4]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.688      ;
; -0.079 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[3]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.188      ;
; -0.065 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[7]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.702      ;
; -0.065 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[3]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.202      ;
; -0.056 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[7]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.047      ; 2.210      ;
; -0.034 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[6]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.733      ;
; -0.017 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[5]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.750      ;
; -0.003 ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[3]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.295      ; 2.011      ;
; 0.008  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[7]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.774      ;
; 0.020  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[0]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.279      ; 2.018      ;
; 0.021  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[4]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.788      ;
; 0.027  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|MAR:u4|BUS_DIR[7] ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.164      ; 1.910      ;
; 0.030  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[1]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.797      ;
; 0.031  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[1]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.798      ;
; 0.036  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|ACC[2]   ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.049      ; 1.804      ;
; 0.039  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[1]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.265      ; 2.023      ;
; 0.061  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|TEMP[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.827      ;
; 0.062  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.047      ; 1.828      ;
; 0.070  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[4]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.837      ;
; 0.088  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|PC[7]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.355      ;
; 0.093  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MAR:u4|BUS_DIR[4] ; pdua:U1|ctrl:u1|uaddr[0]  ; clk         ; 0.000        ; 2.043      ; 2.355      ;
; 0.104  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|A[1]     ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.871      ;
; 0.107  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|DPTR[2]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; 0.000        ; 2.048      ; 2.374      ;
; 0.116  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|banco:u2|SP[1]    ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 2.048      ; 1.883      ;
; 0.132  ; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; clk         ; -0.500       ; 1.870      ; 1.721      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                                                                         ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node          ; Launch Clock             ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+
; 0.588 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[1][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.094      ; 0.702      ;
; 0.632 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.194      ; 0.846      ;
; 0.657 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.005      ; 0.682      ;
; 0.715 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[3][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.034     ; 0.701      ;
; 0.719 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[7][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.163      ; 0.902      ;
; 0.730 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[3][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.046     ; 0.704      ;
; 0.744 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[5][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.063     ; 0.701      ;
; 0.765 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.120      ; 0.905      ;
; 0.771 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[1][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.121     ; 0.670      ;
; 0.772 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[1][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.081     ; 0.711      ;
; 0.772 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[1][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.081     ; 0.711      ;
; 0.787 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[7][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.116      ; 0.923      ;
; 0.791 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[7][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.123      ; 0.934      ;
; 0.805 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[3][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.118     ; 0.707      ;
; 0.810 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[3][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.119     ; 0.711      ;
; 0.810 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[1][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.085     ; 0.745      ;
; 0.822 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[5][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.126     ; 0.716      ;
; 0.825 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[1][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.013      ; 0.858      ;
; 0.826 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[5][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.126     ; 0.720      ;
; 0.829 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.070      ; 0.919      ;
; 0.833 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[5][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.154     ; 0.699      ;
; 0.848 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[3][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.120     ; 0.748      ;
; 0.849 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[1][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.119     ; 0.750      ;
; 0.852 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.102      ; 0.974      ;
; 0.855 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; 0.083      ; 0.958      ;
; 0.865 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[5][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.060     ; 0.825      ;
; 0.872 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[5][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.187     ; 0.705      ;
; 0.878 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[5][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.168     ; 0.730      ;
; 0.880 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[5][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.171     ; 0.729      ;
; 0.897 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[3][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.164     ; 0.753      ;
; 0.926 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[3][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.165     ; 0.781      ;
; 1.042 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[2][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.041     ; 0.521      ;
; 1.050 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[6][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.157      ; 0.727      ;
; 1.074 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[0][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.085      ; 0.679      ;
; 1.084 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[0][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.055      ; 0.659      ;
; 1.093 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[2][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.065      ; 0.678      ;
; 1.095 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[3][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0.000        ; -0.160     ; 0.955      ;
; 1.113 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[6][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.086      ; 0.719      ;
; 1.117 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[6][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.088      ; 0.725      ;
; 1.168 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[6][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.042      ; 0.730      ;
; 1.179 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[6][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.002      ; 0.701      ;
; 1.187 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[6][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.047      ; 0.754      ;
; 1.224 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[0][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.078     ; 0.666      ;
; 1.230 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[2][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.023     ; 0.727      ;
; 1.232 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.084     ; 0.668      ;
; 1.235 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[0][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.085     ; 0.670      ;
; 1.267 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[0][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.125     ; 0.662      ;
; 1.271 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.134     ; 0.657      ;
; 1.272 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[2][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.130     ; 0.662      ;
; 1.274 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[2][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.091     ; 0.703      ;
; 1.296 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[0][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.090     ; 0.726      ;
; 1.299 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[6][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; 0.062      ; 0.881      ;
; 1.304 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[6][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.043     ; 0.781      ;
; 1.308 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[0][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.125     ; 0.703      ;
; 1.367 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[0][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.093     ; 0.794      ;
; 1.367 ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[4][6] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.161     ; 0.726      ;
; 1.400 ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[4][4] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.214     ; 0.706      ;
; 1.419 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[2][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.099     ; 0.840      ;
; 1.433 ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[4][3] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.232     ; 0.721      ;
; 1.435 ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[4][2] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.230     ; 0.725      ;
; 1.448 ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[4][1] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.214     ; 0.754      ;
; 1.487 ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[4][5] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.277     ; 0.730      ;
; 1.570 ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[4][0] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.249     ; 0.841      ;
; 1.615 ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[4][7] ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|MAR:u4|BUS_DIR[0] ; -0.500       ; -0.255     ; 0.880      ;
+-------+-------------------------------------+------------------+--------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                               ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.431 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.022      ; 2.358      ;
; -1.373 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.022      ; 2.300      ;
; -1.321 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.060      ; 2.344      ;
; -1.306 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.065      ; 2.220      ;
; -1.299 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.943      ; 2.293      ;
; -1.263 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.060      ; 2.286      ;
; -1.248 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.065      ; 2.162      ;
; -1.241 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.943      ; 2.235      ;
; -1.223 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.020      ; 2.310      ;
; -1.188 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.024      ; 2.187      ;
; -1.180 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.412      ; 2.497      ;
; -1.178 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 2.272      ;
; -1.165 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.020      ; 2.252      ;
; -1.154 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.067      ; 2.189      ;
; -1.130 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.024      ; 2.129      ;
; -1.107 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 2.201      ;
; -1.096 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.067      ; 2.131      ;
; -1.085 ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.025      ; 2.178      ;
; -1.070 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.450      ; 2.483      ;
; -1.068 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 2.258      ;
; -1.055 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.455      ; 2.359      ;
; -1.053 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 2.134      ;
; -1.048 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.333      ; 2.432      ;
; -1.046 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 2.207      ;
; -1.027 ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.025      ; 2.120      ;
; -0.998 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.098      ; 2.001      ;
; -0.997 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 2.187      ;
; -0.982 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 2.063      ;
; -0.975 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 2.136      ;
; -0.972 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.410      ; 2.449      ;
; -0.970 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 2.224      ;
; -0.937 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.414      ; 2.326      ;
; -0.936 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.189      ; 2.030      ;
; -0.935 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 2.101      ;
; -0.903 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.457      ; 2.328      ;
; -0.901 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 2.103      ;
; -0.899 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 2.153      ;
; -0.888 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.136      ; 1.987      ;
; -0.873 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.141      ; 1.863      ;
; -0.866 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.019      ; 1.936      ;
; -0.864 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 2.030      ;
; -0.834 ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.415      ; 2.317      ;
; -0.832 ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 2.092      ;
; -0.830 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 2.032      ;
; -0.826 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.227      ; 2.016      ;
; -0.811 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.232      ; 1.892      ;
; -0.804 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.110      ; 1.965      ;
; -0.790 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.096      ; 1.953      ;
; -0.761 ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 2.021      ;
; -0.755 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.100      ; 1.830      ;
; -0.728 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.187      ; 1.982      ;
; -0.721 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.143      ; 1.832      ;
; -0.693 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.191      ; 1.859      ;
; -0.659 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.234      ; 1.861      ;
; -0.652 ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.101      ; 1.821      ;
; -0.590 ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 1.192      ; 1.850      ;
; -0.450 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.582      ; 1.115      ;
; -0.253 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.641      ; 0.901      ;
; -0.235 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.630      ; 0.788      ;
; -0.216 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.640      ; 0.855      ;
; -0.178 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.641      ; 0.821      ;
; -0.155 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.630      ; 0.787      ;
; -0.114 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.641      ; 0.758      ;
; -0.093 ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 0.687      ; 0.762      ;
; 0.178  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.059      ; 2.901      ;
; 0.288  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.097      ; 2.887      ;
; 0.303  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.102      ; 2.763      ;
; 0.310  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 2.980      ; 2.836      ;
; 0.386  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.057      ; 2.853      ;
; 0.421  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.061      ; 2.730      ;
; 0.455  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.104      ; 2.732      ;
; 0.524  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.500        ; 3.062      ; 2.721      ;
; 0.528  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.059      ; 3.051      ;
; 0.638  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.097      ; 3.037      ;
; 0.653  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.102      ; 2.913      ;
; 0.660  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 2.980      ; 2.986      ;
; 0.736  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.057      ; 3.003      ;
; 0.771  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.061      ; 2.880      ;
; 0.805  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.104      ; 2.882      ;
; 0.874  ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 1.000        ; 3.062      ; 2.871      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                            ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.794      ;
; 0.158 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.794      ;
; 0.162 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 1.000        ; -0.040     ; 0.785      ;
; 0.162 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 1.000        ; -0.040     ; 0.785      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
; 0.252 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 1.000        ; -0.038     ; 0.697      ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pdua:U1|ctrl:u1|uaddr[0]'                                                                                                                ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.255 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.230      ; 2.080      ;
; -1.252 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.185      ; 2.038      ;
; -1.250 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.187      ; 2.042      ;
; -1.228 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.229      ; 2.106      ;
; -1.129 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.181      ; 2.157      ;
; -1.122 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.224      ; 2.207      ;
; -1.103 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.183      ; 2.185      ;
; -1.047 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0.000        ; 3.102      ; 2.160      ;
; -0.781 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.185      ; 2.029      ;
; -0.776 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.187      ; 2.036      ;
; -0.775 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.230      ; 2.080      ;
; -0.744 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.229      ; 2.110      ;
; -0.644 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.181      ; 2.162      ;
; -0.620 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.224      ; 2.229      ;
; -0.614 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.183      ; 2.194      ;
; -0.547 ; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 3.102      ; 2.180      ;
; 0.241  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[6]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.876      ; 0.647      ;
; 0.255  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[4]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.828      ; 0.613      ;
; 0.257  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.344      ; 1.131      ;
; 0.260  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.299      ; 1.089      ;
; 0.262  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.301      ; 1.093      ;
; 0.284  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.343      ; 1.157      ;
; 0.293  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[3]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.817      ; 0.640      ;
; 0.294  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[7]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.816      ; 0.640      ;
; 0.325  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[0]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.828      ; 0.683      ;
; 0.351  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[5]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.827      ; 0.708      ;
; 0.377  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[2]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.829      ; 0.736      ;
; 0.383  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.295      ; 1.208      ;
; 0.390  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.338      ; 1.258      ;
; 0.398  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.386      ; 1.314      ;
; 0.403  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.388      ; 1.321      ;
; 0.404  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.431      ; 1.365      ;
; 0.409  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.297      ; 1.236      ;
; 0.435  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.430      ; 1.395      ;
; 0.465  ; pdua:U1|ctrl:u1|uaddr[7]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.216      ; 1.211      ;
; 0.484  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.645      ; 1.659      ;
; 0.487  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.600      ; 1.617      ;
; 0.489  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.602      ; 1.621      ;
; 0.511  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.644      ; 1.685      ;
; 0.515  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.431      ; 1.476      ;
; 0.518  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.386      ; 1.434      ;
; 0.520  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.388      ; 1.438      ;
; 0.535  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.382      ; 1.447      ;
; 0.542  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.430      ; 1.502      ;
; 0.557  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.431      ; 1.518      ;
; 0.559  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.425      ; 1.514      ;
; 0.560  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.386      ; 1.476      ;
; 0.562  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.388      ; 1.480      ;
; 0.565  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.384      ; 1.479      ;
; 0.584  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.430      ; 1.544      ;
; 0.610  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.596      ; 1.736      ;
; 0.617  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.639      ; 1.786      ;
; 0.625  ; pdua:U1|MAR:u4|BUS_DIR[7] ; RAM:U3|data_out[1]$latch            ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 0.766      ; 0.921      ;
; 0.632  ; pdua:U1|ctrl:u1|uaddr[6]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.303      ; 1.465      ;
; 0.636  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.598      ; 1.764      ;
; 0.641  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.382      ; 1.553      ;
; 0.643  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.270      ; 1.443      ;
; 0.646  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.225      ; 1.401      ;
; 0.648  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.425      ; 1.603      ;
; 0.648  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.227      ; 1.405      ;
; 0.667  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.384      ; 1.581      ;
; 0.670  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.269      ; 1.469      ;
; 0.683  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.382      ; 1.595      ;
; 0.690  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.425      ; 1.645      ;
; 0.692  ; pdua:U1|ctrl:u1|uaddr[5]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.517      ; 1.739      ;
; 0.709  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.384      ; 1.623      ;
; 0.723  ; pdua:U1|ctrl:u1|uaddr[2]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.303      ; 1.556      ;
; 0.765  ; pdua:U1|ctrl:u1|uaddr[1]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.303      ; 1.598      ;
; 0.769  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.221      ; 1.520      ;
; 0.774  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.270      ; 1.574      ;
; 0.776  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.264      ; 1.570      ;
; 0.777  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.225      ; 1.532      ;
; 0.779  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.227      ; 1.536      ;
; 0.795  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.223      ; 1.548      ;
; 0.801  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.269      ; 1.600      ;
; 0.851  ; pdua:U1|ctrl:u1|uaddr[3]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.142      ; 1.523      ;
; 0.900  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.221      ; 1.651      ;
; 0.907  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.264      ; 1.701      ;
; 0.926  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.223      ; 1.679      ;
; 0.982  ; pdua:U1|ctrl:u1|uaddr[4]  ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; -0.500       ; 1.142      ; 1.654      ;
+--------+---------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                             ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.502 ; PM:U4|Control:BControl|Estado1 ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.624      ;
; 0.577 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.581 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.706      ;
; 0.581 ; PM:U4|Control:BControl|Estado1 ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.706      ;
+-------+--------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|ContadorProceso:BContadorProceso|Reg4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado01                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado4                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado5                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado6                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|Control:BControl|Estado7                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg1            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg2            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg3            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg4            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg5            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg6            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg7            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroCom2:BRegistroCom2|Reg8            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|C                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|N                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|P                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|ALU:u3|Z                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|MAR:u4|BUS_DIR[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|ACC[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|A[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|CTE1[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|DPTR[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|PC[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|SP[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Fall       ; pdua:U1|banco:u2|TEMP[7]                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|ctrl:u1|uaddr[0]'                                                          ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+
; 0.091 ; 0.091        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][5]           ;
; 0.092 ; 0.092        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][5]           ;
; 0.094 ; 0.094        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][2]           ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][3]           ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][5]           ;
; 0.095 ; 0.095        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][5]|datac         ;
; 0.097 ; 0.097        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][1]           ;
; 0.097 ; 0.097        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][2]|datac         ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][3]|datac         ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][5]|datac         ;
; 0.099 ; 0.099        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][6]           ;
; 0.099 ; 0.099        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][7]           ;
; 0.100 ; 0.100        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][1]|datac         ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][6]|datac         ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][7]|datac         ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][0]|datad         ;
; 0.102 ; 0.102        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][2]|datad         ;
; 0.103 ; 0.103        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][1]|datad         ;
; 0.103 ; 0.103        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][3]|datad         ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][5]|datab         ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][6]|datad         ;
; 0.104 ; 0.104        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][7]|datad         ;
; 0.105 ; 0.105        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][6]           ;
; 0.105 ; 0.105        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][1]           ;
; 0.105 ; 0.105        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[7][4]|datad         ;
; 0.106 ; 0.106        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][0]           ;
; 0.106 ; 0.106        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][3]           ;
; 0.106 ; 0.106        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][6]           ;
; 0.106 ; 0.106        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][0]|datad         ;
; 0.106 ; 0.106        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[6][4]|datad         ;
; 0.107 ; 0.107        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][0]           ;
; 0.107 ; 0.107        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][2]           ;
; 0.108 ; 0.108        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][1]           ;
; 0.108 ; 0.108        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][3]           ;
; 0.108 ; 0.108        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][5]|datab         ;
; 0.108 ; 0.108        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][6]|datac         ;
; 0.108 ; 0.108        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][1]|datac         ;
; 0.109 ; 0.109        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][6]           ;
; 0.109 ; 0.109        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][6]           ;
; 0.109 ; 0.109        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][7]           ;
; 0.109 ; 0.109        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][0]|datac         ;
; 0.109 ; 0.109        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][3]|datac         ;
; 0.109 ; 0.109        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][6]|datac         ;
; 0.110 ; 0.110        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[7][4]           ;
; 0.111 ; 0.111        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][0]           ;
; 0.111 ; 0.111        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[6][4]           ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][6]|datac         ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][3]|datad         ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][7]|datad         ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][0]|datad         ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][2]|datad         ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][7]|datad         ;
; 0.113 ; 0.113        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][5]           ;
; 0.113 ; 0.113        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][4]|datad         ;
; 0.114 ; 0.114        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[2][5]|datad         ;
; 0.115 ; 0.115        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][1]|datad         ;
; 0.115 ; 0.115        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][2]|datad         ;
; 0.115 ; 0.115        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[1][4]|datad         ;
; 0.117 ; 0.117        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][3]           ;
; 0.117 ; 0.117        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][7]           ;
; 0.117 ; 0.117        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][0]           ;
; 0.117 ; 0.117        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][2]           ;
; 0.117 ; 0.117        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][7]           ;
; 0.117 ; 0.117        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][0]|datad         ;
; 0.117 ; 0.117        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][2]|datad         ;
; 0.117 ; 0.117        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][4]|datad         ;
; 0.118 ; 0.118        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][4]           ;
; 0.118 ; 0.118        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][3]|datad         ;
; 0.118 ; 0.118        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][7]|datad         ;
; 0.119 ; 0.119        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[2][5]           ;
; 0.119 ; 0.119        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[0][1]|datad         ;
; 0.120 ; 0.120        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][1]           ;
; 0.120 ; 0.120        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][2]           ;
; 0.120 ; 0.120        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[1][4]           ;
; 0.122 ; 0.122        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][0]           ;
; 0.122 ; 0.122        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][2]           ;
; 0.122 ; 0.122        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][4]           ;
; 0.123 ; 0.123        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][3]           ;
; 0.123 ; 0.123        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][7]           ;
; 0.124 ; 0.124        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[0][1]           ;
; 0.127 ; 0.127        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[5][0]           ;
; 0.129 ; 0.129        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[3][0]           ;
; 0.130 ; 0.130        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][0]|datac         ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~4clkctrl|inclk[0] ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~4clkctrl|outclk   ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][0]|datac         ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][1]|datad         ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][2]|datad         ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][3]|datad         ;
; 0.132 ; 0.132        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][5]|datad         ;
; 0.135 ; 0.135        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][1]           ;
; 0.135 ; 0.135        ; 0.000          ; High Pulse Width ; pdua:U1|ctrl:u1|uaddr[0] ; Fall       ; RAM:U3|mem[4][4]           ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~2clkctrl|inclk[0] ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|Mux10~2clkctrl|outclk   ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][3]|datad         ;
; 0.135 ; 0.135        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][7]|datad         ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][2]|datad         ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[3][4]|datad         ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][4]|datad         ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; pdua:U1|ctrl:u1|uaddr[0] ; Rise       ; U3|mem[5][6]|datad         ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pdua:U1|MAR:u4|BUS_DIR[0]'                                                          ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                     ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+
; 0.200 ; 0.200        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][5]           ;
; 0.203 ; 0.203        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][5]|datac         ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][0]|datad         ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][2]|datad         ;
; 0.211 ; 0.211        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][1]|datad         ;
; 0.211 ; 0.211        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][3]|datad         ;
; 0.212 ; 0.212        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][6]|datad         ;
; 0.212 ; 0.212        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][7]|datad         ;
; 0.213 ; 0.213        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[7][4]|datad         ;
; 0.215 ; 0.215        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][0]           ;
; 0.215 ; 0.215        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][2]           ;
; 0.216 ; 0.216        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][1]           ;
; 0.216 ; 0.216        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][3]           ;
; 0.217 ; 0.217        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][6]           ;
; 0.217 ; 0.217        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][7]           ;
; 0.218 ; 0.218        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[7][4]           ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][5]|datab         ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][6]           ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][0]           ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][6]|datac         ;
; 0.236 ; 0.236        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][0]|datac         ;
; 0.239 ; 0.239        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][0]           ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][3]|datad         ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][7]|datad         ;
; 0.240 ; 0.240        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][5]           ;
; 0.240 ; 0.240        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|inclk[0] ;
; 0.240 ; 0.240        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4clkctrl|outclk   ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][1]|datad         ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][2]|datad         ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[1][4]|datad         ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][0]|datac         ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][3]           ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][7]           ;
; 0.245 ; 0.245        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][3]|datad         ;
; 0.245 ; 0.245        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][7]|datad         ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][2]|datad         ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][4]|datad         ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][1]           ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][2]           ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[1][4]           ;
; 0.248 ; 0.248        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][5]|datad         ;
; 0.248 ; 0.248        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][6]|datad         ;
; 0.249 ; 0.249        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[3][1]|datad         ;
; 0.250 ; 0.250        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][3]           ;
; 0.250 ; 0.250        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][7]           ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][2]           ;
; 0.251 ; 0.251        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][4]           ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][5]           ;
; 0.253 ; 0.253        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][6]           ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[3][1]           ;
; 0.260 ; 0.260        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][0]           ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][0]|datac         ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][1]|datad         ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][2]|datad         ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][3]|datad         ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][5]|datad         ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][4]|datad         ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][6]|datad         ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|mem[5][7]|datad         ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][1]           ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][2]           ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][3]           ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][5]           ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|inclk[0] ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5clkctrl|outclk   ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][4]           ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][6]           ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; RAM:U3|mem[5][7]           ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|inclk[0] ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8clkctrl|outclk   ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1clkctrl|inclk[0] ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1clkctrl|outclk   ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|combout         ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|combout         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|combout         ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~3|combout         ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~7|combout         ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~2|combout         ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|Mux10~6|combout         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~2|dataa           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~4|dataa           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~7|dataa           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~8|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~3|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~5|dataa           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~6|dataa           ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; U3|Mux10~1|combout         ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[0][5]           ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][2]           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][3]           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][5]           ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][1]           ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][2]|datac         ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][3]|datac         ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][5]|datac         ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][6]           ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[6][7]           ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; pdua:U1|MAR:u4|BUS_DIR[0] ; Rise       ; RAM:U3|mem[2][1]           ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; pdua:U1|MAR:u4|BUS_DIR[0] ; Fall       ; U3|mem[6][1]|datac         ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; btn          ; clk        ; 1.234 ; 1.895 ; Rise       ; clk             ;
; btn1         ; clk        ; 0.964 ; 1.615 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; 3.004 ; 3.735 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; 3.004 ; 3.735 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; 2.734 ; 3.584 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; 2.851 ; 3.587 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; 2.442 ; 3.257 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; 2.750 ; 3.483 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; 2.517 ; 3.349 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; 2.625 ; 3.350 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; 2.204 ; 2.987 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; 2.224 ; 3.062 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; 1.966 ; 2.779 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; 1.818 ; 2.611 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; 1.946 ; 2.743 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; 1.823 ; 2.616 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; 1.834 ; 2.625 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; 1.859 ; 2.648 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; 1.955 ; 2.760 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; 2.224 ; 3.062 ; Rise       ; clk             ;
; int          ; clk        ; 3.007 ; 3.725 ; Rise       ; clk             ;
; rst_n        ; clk        ; 2.400 ; 3.104 ; Rise       ; clk             ;
; rst_n        ; clk        ; 1.953 ; 2.725 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; btn          ; clk        ; -0.808 ; -1.450 ; Rise       ; clk             ;
; btn1         ; clk        ; -0.697 ; -1.317 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; -1.323 ; -2.041 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; -1.323 ; -2.041 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; -1.804 ; -2.532 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; -1.852 ; -2.559 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; -1.586 ; -2.307 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; -1.733 ; -2.459 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; -1.676 ; -2.406 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; -1.671 ; -2.369 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; -1.440 ; -2.148 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; -1.515 ; -2.270 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; -1.651 ; -2.426 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; -1.517 ; -2.280 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; -1.621 ; -2.372 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; -1.515 ; -2.270 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; -1.539 ; -2.307 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; -1.557 ; -2.317 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; -1.621 ; -2.394 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; -1.900 ; -2.698 ; Rise       ; clk             ;
; int          ; clk        ; -1.651 ; -2.424 ; Rise       ; clk             ;
; rst_n        ; clk        ; -0.919 ; -1.654 ; Rise       ; clk             ;
; rst_n        ; clk        ; -0.528 ; -1.222 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; leds[*]          ; clk                      ; 6.033 ; 6.368 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 6.033 ; 6.368 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 5.030 ; 5.301 ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 5.081 ; 5.345 ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 5.235 ; 5.527 ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 5.249 ; 5.545 ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 5.079 ; 5.347 ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 5.666 ; 5.916 ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 5.094 ; 5.372 ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 4.568 ; 4.764 ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 5.108 ; 5.362 ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 4.750 ; 4.969 ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 4.585 ; 4.771 ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 4.970 ; 5.185 ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 5.135 ; 5.383 ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 5.024 ; 5.280 ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 5.256 ; 5.544 ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 6.601 ; 6.817 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.841 ; 5.991 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.523 ; 6.807 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.245 ; 6.425 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.333 ; 6.561 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.261 ; 6.437 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.601 ; 6.817 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.779 ; 5.931 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.247 ; 6.427 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; leds[*]          ; clk                      ; 4.303 ; 4.455 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 5.553 ; 5.831 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 4.558 ; 4.774 ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 4.586 ; 4.786 ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 4.856 ; 5.098 ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 4.766 ; 5.002 ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 4.610 ; 4.818 ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 5.269 ; 5.478 ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 4.716 ; 4.948 ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 4.338 ; 4.517 ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 4.639 ; 4.839 ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 4.581 ; 4.776 ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 4.303 ; 4.455 ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 4.744 ; 4.952 ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 4.645 ; 4.825 ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 4.724 ; 4.952 ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 4.752 ; 4.980 ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 5.569 ; 5.715 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.629 ; 5.773 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.282 ; 6.555 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.018 ; 6.190 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.103 ; 6.322 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.031 ; 6.200 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.358 ; 6.565 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.569 ; 5.715 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.018 ; 6.192 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                      ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -13.207   ; -4.054  ; -3.419   ; -1.967  ; -3.000              ;
;  clk                       ; -13.207   ; -1.415  ; -0.689   ; 0.502   ; -3.000              ;
;  pdua:U1|MAR:u4|BUS_DIR[0] ; -3.120    ; 0.588   ; N/A      ; N/A     ; 0.200               ;
;  pdua:U1|ctrl:u1|uaddr[0]  ; -10.305   ; -4.054  ; -3.419   ; -1.967  ; 0.091               ;
; Design-wide TNS            ; -1142.315 ; -70.005 ; -33.564  ; -17.422 ; -140.495            ;
;  clk                       ; -865.159  ; -26.493 ; -7.288   ; 0.000   ; -140.495            ;
;  pdua:U1|MAR:u4|BUS_DIR[0] ; -152.068  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  pdua:U1|ctrl:u1|uaddr[0]  ; -125.088  ; -57.082 ; -26.276  ; -17.422 ; 0.000               ;
+----------------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; btn          ; clk        ; 2.532 ; 2.930 ; Rise       ; clk             ;
; btn1         ; clk        ; 2.006 ; 2.403 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; 6.199 ; 6.419 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; 6.199 ; 6.419 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; 5.600 ; 6.128 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; 5.859 ; 6.117 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; 5.015 ; 5.547 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; 5.615 ; 5.907 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; 5.179 ; 5.687 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; 5.434 ; 5.684 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; 4.495 ; 4.957 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; 4.554 ; 5.068 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; 3.984 ; 4.564 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; 3.738 ; 4.289 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; 4.019 ; 4.541 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; 3.743 ; 4.292 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; 3.708 ; 4.252 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; 3.782 ; 4.289 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; 4.032 ; 4.563 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; 4.554 ; 5.068 ; Rise       ; clk             ;
; int          ; clk        ; 6.238 ; 6.701 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.994 ; 5.444 ; Rise       ; clk             ;
; rst_n        ; clk        ; 4.817 ; 5.204 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; btn          ; clk        ; -0.808 ; -1.450 ; Rise       ; clk             ;
; btn1         ; clk        ; -0.697 ; -1.317 ; Rise       ; clk             ;
; data_in1[*]  ; clk        ; -1.323 ; -2.041 ; Rise       ; clk             ;
;  data_in1[0] ; clk        ; -1.323 ; -2.041 ; Rise       ; clk             ;
;  data_in1[1] ; clk        ; -1.804 ; -2.532 ; Rise       ; clk             ;
;  data_in1[2] ; clk        ; -1.852 ; -2.559 ; Rise       ; clk             ;
;  data_in1[3] ; clk        ; -1.586 ; -2.307 ; Rise       ; clk             ;
;  data_in1[4] ; clk        ; -1.733 ; -2.459 ; Rise       ; clk             ;
;  data_in1[5] ; clk        ; -1.676 ; -2.406 ; Rise       ; clk             ;
;  data_in1[6] ; clk        ; -1.671 ; -2.369 ; Rise       ; clk             ;
;  data_in1[7] ; clk        ; -1.440 ; -2.148 ; Rise       ; clk             ;
; data_in2[*]  ; clk        ; -1.515 ; -2.270 ; Rise       ; clk             ;
;  data_in2[0] ; clk        ; -1.651 ; -2.426 ; Rise       ; clk             ;
;  data_in2[1] ; clk        ; -1.517 ; -2.280 ; Rise       ; clk             ;
;  data_in2[2] ; clk        ; -1.621 ; -2.372 ; Rise       ; clk             ;
;  data_in2[3] ; clk        ; -1.515 ; -2.270 ; Rise       ; clk             ;
;  data_in2[4] ; clk        ; -1.539 ; -2.307 ; Rise       ; clk             ;
;  data_in2[5] ; clk        ; -1.557 ; -2.317 ; Rise       ; clk             ;
;  data_in2[6] ; clk        ; -1.621 ; -2.394 ; Rise       ; clk             ;
;  data_in2[7] ; clk        ; -1.900 ; -2.698 ; Rise       ; clk             ;
; int          ; clk        ; -1.651 ; -2.424 ; Rise       ; clk             ;
; rst_n        ; clk        ; -0.919 ; -1.654 ; Rise       ; clk             ;
; rst_n        ; clk        ; -0.528 ; -1.222 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+--------+--------+------------+--------------------------+
; leds[*]          ; clk                      ; 11.331 ; 11.434 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 11.331 ; 11.434 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 9.762  ; 9.772  ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 9.921  ; 9.915  ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 10.227 ; 10.199 ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 10.247 ; 10.236 ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 9.900  ; 9.881  ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 10.607 ; 10.633 ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 9.960  ; 9.959  ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 8.836  ; 8.879  ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 9.964  ; 9.916  ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 9.256  ; 9.213  ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 8.974  ; 8.915  ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 9.711  ; 9.646  ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 10.105 ; 10.009 ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 9.819  ; 9.779  ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 10.180 ; 10.202 ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 12.477 ; 12.371 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.932 ; 10.895 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 12.215 ; 12.317 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.762 ; 11.667 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.965 ; 11.979 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.805 ; 11.712 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 12.477 ; 12.371 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 10.880 ; 10.870 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 11.802 ; 11.702 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port        ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------------+--------------------------+-------+-------+------------+--------------------------+
; leds[*]          ; clk                      ; 4.303 ; 4.455 ; Rise       ; clk                      ;
;  leds[0]         ; clk                      ; 5.553 ; 5.831 ; Rise       ; clk                      ;
;  leds[1]         ; clk                      ; 4.558 ; 4.774 ; Rise       ; clk                      ;
;  leds[2]         ; clk                      ; 4.586 ; 4.786 ; Rise       ; clk                      ;
;  leds[3]         ; clk                      ; 4.856 ; 5.098 ; Rise       ; clk                      ;
;  leds[4]         ; clk                      ; 4.766 ; 5.002 ; Rise       ; clk                      ;
;  leds[5]         ; clk                      ; 4.610 ; 4.818 ; Rise       ; clk                      ;
;  leds[6]         ; clk                      ; 5.269 ; 5.478 ; Rise       ; clk                      ;
;  leds[7]         ; clk                      ; 4.716 ; 4.948 ; Rise       ; clk                      ;
;  leds[8]         ; clk                      ; 4.338 ; 4.517 ; Rise       ; clk                      ;
;  leds[9]         ; clk                      ; 4.639 ; 4.839 ; Rise       ; clk                      ;
;  leds[10]        ; clk                      ; 4.581 ; 4.776 ; Rise       ; clk                      ;
;  leds[11]        ; clk                      ; 4.303 ; 4.455 ; Rise       ; clk                      ;
;  leds[12]        ; clk                      ; 4.744 ; 4.952 ; Rise       ; clk                      ;
;  leds[13]        ; clk                      ; 4.645 ; 4.825 ; Rise       ; clk                      ;
;  leds[14]        ; clk                      ; 4.724 ; 4.952 ; Rise       ; clk                      ;
;  leds[15]        ; clk                      ; 4.752 ; 4.980 ; Rise       ; clk                      ;
; bus_data_out[*]  ; pdua:U1|ctrl:u1|uaddr[0] ; 5.569 ; 5.715 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.629 ; 5.773 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[1] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.282 ; 6.555 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[2] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.018 ; 6.190 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[3] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.103 ; 6.322 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[4] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.031 ; 6.200 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[5] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.358 ; 6.565 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[6] ; pdua:U1|ctrl:u1|uaddr[0] ; 5.569 ; 5.715 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
;  bus_data_out[7] ; pdua:U1|ctrl:u1|uaddr[0] ; 6.018 ; 6.192 ; Fall       ; pdua:U1|ctrl:u1|uaddr[0] ;
+------------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; bus_data_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_data_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in2[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in2[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in1[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; int                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bus_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; leds[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; leds[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bus_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; leds[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; leds[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bus_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; leds[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; leds[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 117452   ; 2719     ; 981574   ; 22870    ;
; pdua:U1|ctrl:u1|uaddr[0]  ; clk                       ; 17267    ; 17262    ; 144579   ; 144523   ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; clk                       ; 10       ; 10       ; 126      ; 126      ;
; clk                       ; pdua:U1|ctrl:u1|uaddr[0]  ; 0        ; 24       ; 129239   ; 2808     ;
; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0]  ; 0        ; 64       ; 18959    ; 19023    ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0]  ; 64       ; 64       ; 0        ; 0        ;
; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0        ; 32       ; 0        ; 32       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 117452   ; 2719     ; 981574   ; 22870    ;
; pdua:U1|ctrl:u1|uaddr[0]  ; clk                       ; 17267    ; 17262    ; 144579   ; 144523   ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; clk                       ; 10       ; 10       ; 126      ; 126      ;
; clk                       ; pdua:U1|ctrl:u1|uaddr[0]  ; 0        ; 24       ; 129239   ; 2808     ;
; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|ctrl:u1|uaddr[0]  ; 0        ; 64       ; 18959    ; 19023    ;
; pdua:U1|MAR:u4|BUS_DIR[0] ; pdua:U1|ctrl:u1|uaddr[0]  ; 64       ; 64       ; 0        ; 0        ;
; pdua:U1|ctrl:u1|uaddr[0]  ; pdua:U1|MAR:u4|BUS_DIR[0] ; 0        ; 32       ; 0        ; 32       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 13       ; 0        ; 0        ; 0        ;
; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0        ; 8        ; 432      ; 0        ;
; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0        ; 0        ; 80       ; 80       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 13       ; 0        ; 0        ; 0        ;
; clk                      ; pdua:U1|ctrl:u1|uaddr[0] ; 0        ; 8        ; 432      ; 0        ;
; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0] ; 0        ; 0        ; 80       ; 80       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 154   ; 154  ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 22 08:57:42 2018
Info: Command: quartus_sta sistema -c sistema
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 82 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sistema.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name pdua:U1|MAR:u4|BUS_DIR[0] pdua:U1|MAR:u4|BUS_DIR[0]
    Info (332105): create_clock -period 1.000 -name pdua:U1|ctrl:u1|uaddr[0] pdua:U1|ctrl:u1|uaddr[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|u1|Mux16~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.207      -865.159 clk 
    Info (332119):   -10.305      -125.088 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -3.120      -152.068 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case hold slack is -4.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.054       -57.082 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -1.415       -12.923 clk 
    Info (332119):     1.329         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case recovery slack is -3.419
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.419       -26.276 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -0.689        -7.288 clk 
Info (332146): Worst-case removal slack is -1.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.967       -17.422 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     1.027         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -140.495 clk 
    Info (332119):     0.314         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
    Info (332119):     0.356         0.000 pdua:U1|ctrl:u1|uaddr[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|u1|Mux16~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.245      -796.018 clk 
    Info (332119):    -9.622      -113.677 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -2.798      -134.657 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case hold slack is -3.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.726       -52.650 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -1.319       -12.054 clk 
    Info (332119):     1.167         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case recovery slack is -3.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.224       -24.802 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -0.518        -5.289 clk 
Info (332146): Worst-case removal slack is -1.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.661       -14.056 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     0.927         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -140.495 clk 
    Info (332119):     0.317         0.000 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     0.352         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|u1|Mux16~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.010      -376.219 clk 
    Info (332119):    -4.748       -57.573 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -1.379       -52.707 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case hold slack is -2.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.108       -38.152 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):    -1.085       -26.493 clk 
    Info (332119):     0.588         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332146): Worst-case recovery slack is -1.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.431       -11.701 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     0.158         0.000 clk 
Info (332146): Worst-case removal slack is -1.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.255        -9.386 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     0.502         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -118.621 clk 
    Info (332119):     0.091         0.000 pdua:U1|ctrl:u1|uaddr[0] 
    Info (332119):     0.200         0.000 pdua:U1|MAR:u4|BUS_DIR[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 584 megabytes
    Info: Processing ended: Thu Nov 22 08:58:00 2018
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:06


