Timing Analyzer report for Box_Muller
Thu May 05 11:24:49 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'gclk'
 22. Slow 1200mV 0C Model Hold: 'gclk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'gclk'
 30. Fast 1200mV 0C Model Hold: 'gclk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Box_Muller                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.3%      ;
;     Processor 3            ;  10.2%      ;
;     Processor 4            ;   8.1%      ;
;     Processors 5-8         ;   2.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 73.63 MHz ; 73.63 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; gclk  ; -12.581 ; -977.841          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.460 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -610.494                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.581 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 14.147     ;
; -12.480 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 14.007     ;
; -12.411 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.977     ;
; -12.390 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.956     ;
; -12.270 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 13.548     ;
; -12.263 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.829     ;
; -12.252 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.818     ;
; -12.160 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.687     ;
; -12.130 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.657     ;
; -12.096 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.662     ;
; -12.086 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.652     ;
; -12.029 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.595     ;
; -12.001 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 13.279     ;
; -11.984 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 13.262     ;
; -11.924 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.490     ;
; -11.911 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.508      ; 13.477     ;
; -11.892 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.419     ;
; -11.827 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 13.105     ;
; -11.724 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.347      ; 13.129     ;
; -11.722 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.249     ;
; -11.681 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.208     ;
; -11.648 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.175     ;
; -11.639 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.166     ;
; -11.639 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.166     ;
; -11.586 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 13.249     ;
; -11.526 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 13.165     ;
; -11.483 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 13.010     ;
; -11.416 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 13.079     ;
; -11.395 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 13.058     ;
; -11.369 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 12.647     ;
; -11.354 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.469      ; 12.881     ;
; -11.276 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 12.651     ;
; -11.268 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.931     ;
; -11.257 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.920     ;
; -11.176 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.815     ;
; -11.151 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.790     ;
; -11.115 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.778     ;
; -11.101 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.764     ;
; -11.091 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.754     ;
; -11.055 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.694     ;
; -11.034 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.697     ;
; -11.022 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 12.397     ;
; -11.021 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.347      ; 12.426     ;
; -11.006 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 12.381     ;
; -10.945 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.608     ;
; -10.938 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.577     ;
; -10.929 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.592     ;
; -10.924 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.587     ;
; -10.916 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.579     ;
; -10.850 ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.347      ; 12.255     ;
; -10.832 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 12.207     ;
; -10.805 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 12.180     ;
; -10.797 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.460     ;
; -10.786 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.449     ;
; -10.752 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 12.030     ;
; -10.730 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.484      ; 12.232     ;
; -10.712 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.351     ;
; -10.705 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.344     ;
; -10.680 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.319     ;
; -10.672 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.311     ;
; -10.650 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.289     ;
; -10.645 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.284     ;
; -10.640 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.279     ;
; -10.630 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.293     ;
; -10.620 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.283     ;
; -10.595 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.258     ;
; -10.563 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.226     ;
; -10.551 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.926     ;
; -10.535 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.910     ;
; -10.535 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.174     ;
; -10.529 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.168     ;
; -10.498 ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.220      ; 11.776     ;
; -10.467 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 12.106     ;
; -10.458 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.121     ;
; -10.445 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.108     ;
; -10.425 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.088     ;
; -10.404 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 12.067     ;
; -10.375 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.750     ;
; -10.361 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.736     ;
; -10.345 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.984     ;
; -10.285 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.660     ;
; -10.277 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.940     ;
; -10.266 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.929     ;
; -10.259 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.484      ; 11.761     ;
; -10.241 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.880     ;
; -10.201 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.840     ;
; -10.185 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.824     ;
; -10.179 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.818     ;
; -10.174 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.813     ;
; -10.169 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.808     ;
; -10.160 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.799     ;
; -10.110 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.773     ;
; -10.100 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.763     ;
; -10.058 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.697     ;
; -10.057 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.720     ;
; -10.043 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.645      ; 11.706     ;
; -10.031 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.406     ;
; -10.027 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.484      ; 11.529     ;
; -10.015 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.357      ; 11.390     ;
; -9.974  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.621      ; 11.613     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                    ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.460 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.695      ;
; 0.461 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.696      ;
; 0.462 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.696      ;
; 0.486 ; sincos:sc|dsc[5]                ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.721      ;
; 0.632 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.867      ;
; 0.634 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.047      ; 0.867      ;
; 0.639 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.873      ;
; 0.652 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.047      ; 0.885      ;
; 0.655 ; sincos:sc|dsc[6]                ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.047      ; 0.888      ;
; 0.659 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.894      ;
; 0.662 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.897      ;
; 0.668 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.903      ;
; 0.669 ; LFSR_33:LF33|shift_register[27] ; LFSR_33:LF33|shift_register[32]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.049      ; 0.904      ;
; 0.670 ; LFSR_33:LF33|shift_register[14] ; LFSR_33:LF33|shift_register[19]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.906      ;
; 0.681 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.915      ;
; 0.697 ; sincos:sc|dsc[1]                ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.931      ;
; 0.698 ; sincos:sc|dsc[0]                ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.048      ; 0.932      ;
; 0.716 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.208      ; 1.110      ;
; 0.721 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.229      ; 1.136      ;
; 0.763 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.045      ; 1.030      ;
; 0.768 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.034      ;
; 0.789 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.336      ; 1.311      ;
; 0.800 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.048      ; 1.034      ;
; 0.803 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.064      ; 1.053      ;
; 0.807 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.028     ; 1.001      ;
; 0.808 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.041      ;
; 0.809 ; sincos:sc|dsc[4]                ; sincos:sc|dsc[9]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.042      ;
; 0.814 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.229      ; 1.229      ;
; 0.820 ; sincos:sc|dsc[9]                ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.053      ;
; 0.820 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.004     ; 1.038      ;
; 0.824 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.029     ; 1.017      ;
; 0.829 ; sincos:sc|dsc[7]                ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.049      ; 1.064      ;
; 0.838 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.048      ; 1.072      ;
; 0.839 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[21]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 1.073      ;
; 0.839 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.118      ; 1.179      ;
; 0.841 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.005     ; 1.058      ;
; 0.876 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.028     ; 1.070      ;
; 0.884 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.117      ;
; 0.900 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.209      ; 1.295      ;
; 0.903 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.070      ; 1.195      ;
; 0.909 ; LFSR_33:LF33|shift_register[1]  ; LFSR_33:LF33|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.204      ; 1.299      ;
; 0.942 ; LFSR_33:LF33|shift_register[28] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.228      ; 1.356      ;
; 0.969 ; LFSR_33:LF33|shift_register[17] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; -0.044     ; 1.111      ;
; 0.984 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.336      ; 1.506      ;
; 1.012 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.659      ; 1.857      ;
; 1.018 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.049      ; 1.253      ;
; 1.026 ; sincos:sc|dsc[5]                ; sincos:sc|dSinpLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.659      ; 1.871      ;
; 1.027 ; sincos:sc|m                     ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.260      ;
; 1.033 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.515      ; 1.770      ;
; 1.045 ; sincos:sc|m                     ; sincos:sc|ma                                                                                                          ; gclk         ; gclk        ; 0.000        ; -0.319     ; 0.912      ;
; 1.047 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.049      ; 1.282      ;
; 1.048 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.047      ; 1.281      ;
; 1.055 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.516      ; 1.793      ;
; 1.067 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.048      ; 1.301      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[12]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[13]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[0]             ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[1]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[2]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[3]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[4]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[5]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[6]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[7]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[8]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[9]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[10]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[11]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[12]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[13]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[14]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[15]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[1]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[2]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[3]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[4]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[5]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[6]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[7]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[8]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[9]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[10]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[11]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[12]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[13]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[14]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
; 1.070 ; sincos:sc|sinOut[15]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.157      ; 1.026      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 80.81 MHz ; 80.81 MHz       ; gclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; gclk  ; -11.374 ; -866.497         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.424 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -607.282                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                        ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.374 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.865     ;
; -11.329 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.782     ;
; -11.220 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.711     ;
; -11.205 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.696     ;
; -11.148 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 12.378     ;
; -11.089 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.580     ;
; -11.080 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.571     ;
; -11.047 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.500     ;
; -11.008 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.461     ;
; -10.935 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.426     ;
; -10.934 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.425     ;
; -10.874 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.365     ;
; -10.863 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 12.093     ;
; -10.862 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 12.092     ;
; -10.790 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.243     ;
; -10.784 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.275     ;
; -10.776 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.441      ; 12.267     ;
; -10.707 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 11.937     ;
; -10.643 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.284      ; 11.977     ;
; -10.604 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.057     ;
; -10.581 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.034     ;
; -10.571 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.024     ;
; -10.558 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.011     ;
; -10.553 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 12.006     ;
; -10.418 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 11.871     ;
; -10.337 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.948     ;
; -10.294 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.403      ; 11.747     ;
; -10.288 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 11.518     ;
; -10.270 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.856     ;
; -10.183 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.794     ;
; -10.168 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.779     ;
; -10.098 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 11.448     ;
; -10.052 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.663     ;
; -10.043 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.654     ;
; -10.008 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.284      ; 11.342     ;
; -9.993  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.604     ;
; -9.984  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.570     ;
; -9.969  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.555     ;
; -9.911  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.497     ;
; -9.898  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.509     ;
; -9.897  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.508     ;
; -9.857  ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.284      ; 11.191     ;
; -9.844  ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 11.074     ;
; -9.839  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.450     ;
; -9.838  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 11.188     ;
; -9.837  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.448     ;
; -9.825  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 11.175     ;
; -9.824  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.435     ;
; -9.765  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.351     ;
; -9.747  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.358     ;
; -9.739  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 11.089     ;
; -9.739  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.350     ;
; -9.708  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.319     ;
; -9.699  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.310     ;
; -9.666  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 11.016     ;
; -9.625  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.211     ;
; -9.610  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.196     ;
; -9.593  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.435      ; 11.047     ;
; -9.554  ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.140     ;
; -9.554  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.165     ;
; -9.553  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.164     ;
; -9.524  ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.180      ; 10.754     ;
; -9.518  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.104     ;
; -9.508  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.094     ;
; -9.500  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.086     ;
; -9.493  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.104     ;
; -9.491  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.077     ;
; -9.486  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.097     ;
; -9.481  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.831     ;
; -9.479  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.829     ;
; -9.431  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 11.017     ;
; -9.406  ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.992     ;
; -9.403  ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.014     ;
; -9.395  ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 11.006     ;
; -9.393  ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.979     ;
; -9.332  ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.943     ;
; -9.322  ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.672     ;
; -9.317  ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.928     ;
; -9.259  ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.609     ;
; -9.238  ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.588     ;
; -9.234  ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.435      ; 10.688     ;
; -9.231  ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.817     ;
; -9.210  ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.796     ;
; -9.201  ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.812     ;
; -9.192  ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.803     ;
; -9.159  ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.745     ;
; -9.149  ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.735     ;
; -9.145  ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.731     ;
; -9.141  ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.727     ;
; -9.132  ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.718     ;
; -9.130  ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.716     ;
; -9.047  ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.658     ;
; -9.046  ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.657     ;
; -9.034  ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.620     ;
; -9.032  ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.643     ;
; -8.999  ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.349     ;
; -8.986  ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.592      ; 10.597     ;
; -8.977  ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.331      ; 10.327     ;
; -8.958  ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.435      ; 10.412     ;
; -8.929  ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.567      ; 10.515     ;
+---------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.639      ;
; 0.426 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.426 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.449 ; sincos:sc|dsc[5]                ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.662      ;
; 0.577 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.792      ;
; 0.579 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.792      ;
; 0.583 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.798      ;
; 0.588 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.803      ;
; 0.596 ; sincos:sc|dsc[6]                ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.811      ;
; 0.602 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.816      ;
; 0.605 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.819      ;
; 0.610 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.824      ;
; 0.611 ; LFSR_33:LF33|shift_register[27] ; LFSR_33:LF33|shift_register[32]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.825      ;
; 0.614 ; LFSR_33:LF33|shift_register[14] ; LFSR_33:LF33|shift_register[19]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.828      ;
; 0.620 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.835      ;
; 0.636 ; sincos:sc|dsc[1]                ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.851      ;
; 0.637 ; sincos:sc|dsc[0]                ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.852      ;
; 0.645 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.219      ; 1.035      ;
; 0.651 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.196      ; 1.018      ;
; 0.739 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.303      ; 1.213      ;
; 0.740 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.059      ; 0.970      ;
; 0.741 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.956      ;
; 0.745 ; sincos:sc|dsc[4]                ; sincos:sc|dsc[9]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.960      ;
; 0.746 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.219      ; 1.136      ;
; 0.747 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.962      ;
; 0.748 ; sincos:sc|dsc[9]                ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.963      ;
; 0.752 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.016      ; 0.969      ;
; 0.755 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.016      ; 0.972      ;
; 0.769 ; sincos:sc|dsc[7]                ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.045      ; 0.985      ;
; 0.771 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[21]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.046      ; 0.988      ;
; 0.774 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.989      ;
; 0.784 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.999      ;
; 0.787 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.021     ; 0.967      ;
; 0.791 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.057     ; 0.935      ;
; 0.802 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.079      ; 1.082      ;
; 0.804 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.057     ; 0.948      ;
; 0.810 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.021     ; 0.990      ;
; 0.818 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.199      ; 1.188      ;
; 0.853 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.096      ;
; 0.853 ; LFSR_33:LF33|shift_register[28] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.216      ; 1.240      ;
; 0.854 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.057     ; 0.998      ;
; 0.855 ; LFSR_33:LF33|shift_register[1]  ; LFSR_33:LF33|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.176      ; 1.202      ;
; 0.873 ; LFSR_33:LF33|shift_register[17] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; -0.028     ; 1.016      ;
; 0.881 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.607      ; 1.659      ;
; 0.892 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.303      ; 1.366      ;
; 0.896 ; sincos:sc|dsc[5]                ; sincos:sc|dSinpLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.607      ; 1.674      ;
; 0.935 ; sincos:sc|m                     ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.150      ;
; 0.935 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.045      ; 1.151      ;
; 0.953 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.445      ; 1.599      ;
; 0.964 ; sincos:sc|m                     ; sincos:sc|ma                                                                                                          ; gclk         ; gclk        ; 0.000        ; -0.296     ; 0.839      ;
; 0.967 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.044      ; 1.182      ;
; 0.970 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.184      ;
; 0.974 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.046      ; 1.191      ;
; 0.975 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.445      ; 1.621      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[12]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[13]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[0]             ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[1]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[2]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[3]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[4]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[5]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[6]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[7]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[8]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[9]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[10]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[11]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[12]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[13]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[14]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[15]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[1]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[2]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[3]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[4]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[5]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[6]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[7]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[8]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[9]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[10]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[11]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[12]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[13]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[14]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
; 0.978 ; sincos:sc|sinOut[15]            ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.142      ; 0.937      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -5.553 ; -332.627          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.205 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -330.072                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                       ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.553 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.846      ;
; -5.517 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.795      ;
; -5.471 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.764      ;
; -5.451 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.744      ;
; -5.393 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.686      ;
; -5.387 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.680      ;
; -5.380 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 6.538      ;
; -5.340 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.618      ;
; -5.326 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.604      ;
; -5.320 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.613      ;
; -5.300 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.593      ;
; -5.278 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.571      ;
; -5.249 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 6.407      ;
; -5.247 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 6.405      ;
; -5.242 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.535      ;
; -5.220 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.264      ; 6.513      ;
; -5.207 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.485      ;
; -5.168 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 6.326      ;
; -5.126 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.404      ;
; -5.109 ; f_block:f1|U_tilde[0]           ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.184      ; 6.322      ;
; -5.084 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.362      ;
; -5.079 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.357      ;
; -5.075 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.353      ;
; -5.072 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.350      ;
; -5.056 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.387      ;
; -5.011 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 6.336      ;
; -5.011 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.289      ;
; -4.974 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.305      ;
; -4.954 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.285      ;
; -4.944 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 6.102      ;
; -4.925 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.249      ; 6.203      ;
; -4.896 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.227      ;
; -4.890 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.221      ;
; -4.883 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 6.079      ;
; -4.834 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 6.159      ;
; -4.823 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.154      ;
; -4.820 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 6.145      ;
; -4.803 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.134      ;
; -4.781 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.112      ;
; -4.771 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.102      ;
; -4.752 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.948      ;
; -4.750 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.946      ;
; -4.746 ; LFSR_33:LF33|shift_register[2]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.184      ; 5.959      ;
; -4.739 ; LFSR_33:LF33|shift_register[4]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 5.897      ;
; -4.730 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.061      ;
; -4.729 ; LFSR_33:LF33|shift_register[1]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.184      ; 5.942      ;
; -4.726 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 6.051      ;
; -4.723 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.054      ;
; -4.701 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 6.026      ;
; -4.689 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.020      ;
; -4.671 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.867      ;
; -4.669 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 6.000      ;
; -4.620 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.945      ;
; -4.612 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.244      ; 5.863      ;
; -4.611 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.942      ;
; -4.605 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.936      ;
; -4.598 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.794      ;
; -4.584 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.915      ;
; -4.578 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.903      ;
; -4.573 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.898      ;
; -4.569 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.894      ;
; -4.566 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.891      ;
; -4.561 ; LFSR_33:LF33|shift_register[3]  ; f_block:f1|f_a_lut:LUT_a|altsyncram:altsyncram_component|altsyncram_5ar3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 1.000        ; 0.129      ; 5.719      ;
; -4.560 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.885      ;
; -4.549 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.874      ;
; -4.538 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.869      ;
; -4.535 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.860      ;
; -4.518 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.849      ;
; -4.505 ; LFSR_33:LF33|shift_register[8]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.830      ;
; -4.502 ; LFSR_33:LF33|shift_register[25] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.833      ;
; -4.496 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.827      ;
; -4.482 ; LFSR_33:LF33|shift_register[23] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.813      ;
; -4.467 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.663      ;
; -4.465 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.661      ;
; -4.447 ; LFSR_33:LF33|shift_register[6]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.643      ;
; -4.445 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.776      ;
; -4.438 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.769      ;
; -4.430 ; LFSR_33:LF33|shift_register[19] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.626      ;
; -4.424 ; LFSR_33:LF33|shift_register[24] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.755      ;
; -4.419 ; LFSR_33:LF33|shift_register[7]  ; f_block:f1|shift_num[5]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.744      ;
; -4.418 ; LFSR_33:LF33|shift_register[28] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.749      ;
; -4.416 ; LFSR_33:LF33|shift_register[18] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.741      ;
; -4.386 ; LFSR_33:LF33|shift_register[13] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.582      ;
; -4.381 ; LFSR_33:LF33|shift_register[20] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.706      ;
; -4.369 ; LFSR_33:LF33|shift_register[15] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.694      ;
; -4.351 ; LFSR_33:LF33|shift_register[26] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.682      ;
; -4.335 ; LFSR_33:LF33|shift_register[11] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.660      ;
; -4.331 ; LFSR_33:LF33|shift_register[27] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.662      ;
; -4.327 ; f_block:f1|U_tilde[0]           ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.244      ; 5.578      ;
; -4.309 ; LFSR_33:LF33|shift_register[22] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.640      ;
; -4.300 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.631      ;
; -4.300 ; LFSR_33:LF33|shift_register[30] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.631      ;
; -4.297 ; LFSR_33:LF33|shift_register[17] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.493      ;
; -4.293 ; LFSR_33:LF33|shift_register[21] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.618      ;
; -4.288 ; LFSR_33:LF33|shift_register[10] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.613      ;
; -4.284 ; LFSR_33:LF33|shift_register[9]  ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.609      ;
; -4.281 ; LFSR_33:LF33|shift_register[12] ; f_block:f1|shift_num[4]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.606      ;
; -4.280 ; LFSR_33:LF33|shift_register[14] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.189      ; 5.476      ;
; -4.276 ; LFSR_33:LF33|shift_register[16] ; f_block:f1|shift_num[2]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.318      ; 5.601      ;
; -4.251 ; LFSR_33:LF33|shift_register[29] ; f_block:f1|shift_num[3]                                                                                                 ; gclk         ; gclk        ; 1.000        ; 0.324      ; 5.582      ;
+--------+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                     ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.205 ; sincos:sc|na                    ; sincos:sc|nb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.314      ;
; 0.205 ; sincos:sc|n                     ; sincos:sc|na                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.314      ;
; 0.206 ; LFSR_16:LF16|shift_register[5]  ; sincos:sc|dsc[1]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.314      ;
; 0.219 ; sincos:sc|dsc[5]                ; sincos:sc|n                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.328      ;
; 0.279 ; LFSR_16:LF16|shift_register[7]  ; sincos:sc|dsc[3]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.387      ;
; 0.279 ; sincos:sc|ma                    ; sincos:sc|mb                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.388      ;
; 0.284 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[5]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.392      ;
; 0.290 ; sincos:sc|dsc[6]                ; sincos:sc|m                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.398      ;
; 0.293 ; LFSR_33:LF33|shift_register[25] ; LFSR_33:LF33|shift_register[30]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.401      ;
; 0.296 ; LFSR_33:LF33|shift_register[26] ; LFSR_33:LF33|shift_register[31]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.404      ;
; 0.299 ; LFSR_33:LF33|shift_register[27] ; LFSR_33:LF33|shift_register[32]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.407      ;
; 0.299 ; LFSR_33:LF33|shift_register[23] ; LFSR_33:LF33|shift_register[28]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.407      ;
; 0.303 ; LFSR_33:LF33|shift_register[14] ; LFSR_33:LF33|shift_register[19]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.410      ;
; 0.307 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[1]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.415      ;
; 0.314 ; LFSR_16:LF16|shift_register[0]  ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.422      ;
; 0.318 ; LFSR_33:LF33|shift_register[29] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.113      ; 0.515      ;
; 0.322 ; sincos:sc|dsc[1]                ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.430      ;
; 0.322 ; sincos:sc|dsc[0]                ; LFSR_16:LF16|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.430      ;
; 0.328 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.052      ; 0.484      ;
; 0.330 ; LFSR_33:LF33|shift_register[15] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.094      ; 0.508      ;
; 0.330 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.054      ; 0.488      ;
; 0.337 ; LFSR_33:LF33|shift_register[12] ; LFSR_33:LF33|shift_register[17]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.164      ; 0.585      ;
; 0.348 ; LFSR_16:LF16|shift_register[4]  ; sincos:sc|dsc[0]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.456      ;
; 0.351 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.016      ; 0.471      ;
; 0.353 ; LFSR_16:LF16|shift_register[2]  ; LFSR_16:LF16|shift_register[7]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.461      ;
; 0.354 ; sincos:sc|dsc[4]                ; sincos:sc|dsc[9]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.462      ;
; 0.357 ; sincos:sc|dCospLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.022      ; 0.483      ;
; 0.358 ; sincos:sc|m                     ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.034      ; 0.476      ;
; 0.360 ; sincos:sc|dSinpLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.014      ; 0.478      ;
; 0.362 ; sincos:sc|dSinpLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.074      ; 0.540      ;
; 0.365 ; LFSR_33:LF33|shift_register[30] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.113      ; 0.562      ;
; 0.367 ; sincos:sc|dSinpLUT[6]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.020      ; 0.491      ;
; 0.372 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[21]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.481      ;
; 0.373 ; sincos:sc|dsc[9]                ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.481      ;
; 0.375 ; sincos:sc|dsc[7]                ; sincos:sc|dSinpLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.482      ;
; 0.378 ; sincos:sc|dCospLUT[2]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.016      ; 0.498      ;
; 0.379 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[4]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.487      ;
; 0.389 ; sincos:sc|dsc[3]                ; sincos:sc|dsc[8]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.497      ;
; 0.390 ; LFSR_33:LF33|shift_register[16] ; LFSR_33:LF33|shift_register[1]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.109      ; 0.583      ;
; 0.399 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.044      ; 0.547      ;
; 0.404 ; LFSR_33:LF33|shift_register[1]  ; LFSR_33:LF33|shift_register[6]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.093      ; 0.581      ;
; 0.423 ; LFSR_33:LF33|shift_register[8]  ; LFSR_33:LF33|shift_register[13]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.164      ; 0.671      ;
; 0.429 ; sincos:sc|dSinpLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.294      ; 0.827      ;
; 0.434 ; LFSR_33:LF33|shift_register[28] ; LFSR_33:LF33|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.098      ; 0.616      ;
; 0.437 ; sincos:sc|dCospLUT[0]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.296      ; 0.837      ;
; 0.437 ; LFSR_33:LF33|shift_register[17] ; LFSR_33:LF33|shift_register[2]                                                                                        ; gclk         ; gclk        ; 0.000        ; -0.015     ; 0.506      ;
; 0.447 ; sincos:sc|dsc[2]                ; sincos:sc|dsc[7]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.554      ;
; 0.449 ; sincos:sc|dsc[5]                ; sincos:sc|dSinpLUT[5]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.338      ; 0.871      ;
; 0.452 ; sincos:sc|nb                    ; sincos:sc|nc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.338      ; 0.874      ;
; 0.458 ; LFSR_16:LF16|shift_register[8]  ; sincos:sc|dsc[4]                                                                                                      ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.566      ;
; 0.463 ; LFSR_33:LF33|shift_register[24] ; LFSR_33:LF33|shift_register[29]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.571      ;
; 0.466 ; LFSR_33:LF33|shift_register[11] ; LFSR_33:LF33|shift_register[16]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.025      ; 0.575      ;
; 0.467 ; LFSR_33:LF33|shift_register[20] ; LFSR_33:LF33|shift_register[25]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.029      ; 0.580      ;
; 0.473 ; LFSR_33:LF33|shift_register[22] ; LFSR_33:LF33|shift_register[27]                                                                                       ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.581      ;
; 0.480 ; sincos:sc|m                     ; sincos:sc|dCospLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.588      ;
; 0.501 ; sincos:sc|dCospLUT[4]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.076      ; 0.681      ;
; 0.501 ; sincos:sc|dCospLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.076      ; 0.681      ;
; 0.502 ; sincos:sc|dSinpLUT[7]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.074      ; 0.680      ;
; 0.505 ; sincos:sc|m                     ; sincos:sc|ma                                                                                                          ; gclk         ; gclk        ; 0.000        ; -0.178     ; 0.411      ;
; 0.511 ; sincos:sc|dCospLUT[3]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.076      ; 0.691      ;
; 0.512 ; sincos:sc|dSinpLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.074      ; 0.690      ;
; 0.514 ; sincos:sc|dsc[9]                ; sincos:sc|dSinpLUT[9]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.034      ; 0.632      ;
; 0.514 ; sincos:sc|dCospLUT[8]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.076      ; 0.694      ;
; 0.516 ; sincos:sc|dCospLUT[9]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a0~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.692      ;
; 0.517 ; sincos:sc|m                     ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.034      ; 0.635      ;
; 0.527 ; sincos:sc|dCospLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~portb_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.016     ; 0.615      ;
; 0.531 ; LFSR_16:LF16|shift_register[3]  ; LFSR_16:LF16|shift_register[0]                                                                                        ; gclk         ; gclk        ; 0.000        ; 0.024      ; 0.639      ;
; 0.531 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|U_tilde[31]                                                                                                ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.688      ;
; 0.533 ; sincos:sc|dsc[7]                ; sincos:sc|dCospLUT[7]                                                                                                 ; gclk         ; gclk        ; 0.000        ; 0.023      ; 0.640      ;
; 0.535 ; sincos:sc|mb                    ; sincos:sc|mc                                                                                                          ; gclk         ; gclk        ; 0.000        ; 0.338      ; 0.957      ;
; 0.537 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[4]                                                                                               ; gclk         ; gclk        ; 0.000        ; 0.426      ; 1.047      ;
; 0.538 ; sincos:sc|dSinpLUT[5]           ; sincos:sc|sincosLUT:c1|altsyncram:altsyncram_component|altsyncram_egq3:auto_generated|ram_block1a9~porta_address_reg0 ; gclk         ; gclk        ; 0.000        ; -0.018     ; 0.624      ;
; 0.538 ; LFSR_33:LF33|shift_register[31] ; f_block:f1|shift_num[5]                                                                                               ; gclk         ; gclk        ; 0.000        ; 0.426      ; 1.048      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[1]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[2]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[3]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[4]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[5]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[6]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[7]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[8]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[9]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[10]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[11]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[12]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[13]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[14]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[0]             ; U1[15]~reg0                                                                                                           ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[1]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[2]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[3]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[4]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[5]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[6]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[7]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[8]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[9]             ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[10]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
; 0.557 ; sincos:sc|sinOut[11]            ; U1[0]~reg0                                                                                                            ; gclk         ; gclk        ; 0.000        ; 0.079      ; 0.513      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.581  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  gclk            ; -12.581  ; 0.205 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -977.841 ; 0.0   ; 0.0      ; 0.0     ; -610.494            ;
;  gclk            ; -977.841 ; 0.000 ; N/A      ; N/A     ; -610.494            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; U1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U1[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; U2[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; U1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U1[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U1[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; U2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; U2[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; U2[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; U2[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; U2[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; U2[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390082  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 1390082  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; gclk   ; gclk  ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; U1[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U1[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; U2[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 05 11:24:43 2022
Info: Command: quartus_sta Box_Muller -c Box_Muller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Box_Muller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.581            -977.841 gclk 
Info (332146): Worst-case hold slack is 0.460
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.460               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -610.494 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.374            -866.497 gclk 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -607.282 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.553            -332.627 gclk 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.205               0.000 gclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -330.072 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4893 megabytes
    Info: Processing ended: Thu May 05 11:24:49 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


