// Generated by CIRCT firtool-1.62.0
module ModuleSample(	// src/main/scala/gcd/GCD.scala:7:7
  input        clock,	// <stdin>:10:11
               reset,	// <stdin>:11:11
  input  [3:0] io_in_a,	// src/main/scala/gcd/GCD.scala:8:16
  output [3:0] io_out_b	// src/main/scala/gcd/GCD.scala:8:16
);

  assign io_out_b = io_in_a;	// src/main/scala/gcd/GCD.scala:7:7
endmodule

