UVM_INFO ../env/vpu_scb.sv(177) @ 116000: uvm_test_top.m_env.m_scb [vpu_scb]  scb get act data : -------------- 
 verif_commit_valid    :'h1 
 verif_commit_currPc   :'h80000190 
 verif_commit_insn     :'h200193 
 verif_sim_halt        :'h0 
 verif_trap_valid      :'h0 
 verif_trap_code       :'h0 
 verif_reg_gpr_arr[0]  :'h0 
 verif_reg_gpr_arr[1]  :'h0 
 verif_reg_gpr_arr[2]  :'h2 
 verif_reg_gpr_arr[3]  :'h0 
 verif_reg_gpr_arr[4]  :'h80000190 
 verif_reg_gpr_arr[5]  :'h0 
 verif_reg_gpr_arr[6]  :'h0 
 verif_reg_gpr_arr[7]  :'h0 
 verif_reg_gpr_arr[8]  :'h0 
 verif_reg_gpr_arr[9]  :'h0 
 verif_reg_gpr_arr[10]  :'h0 
 verif_reg_gpr_arr[11]  :'h0 
 verif_reg_gpr_arr[12]  :'h0 
 verif_reg_gpr_arr[13]  :'h0 
 verif_reg_gpr_arr[14]  :'h0 
 verif_reg_gpr_arr[15]  :'h0 
 verif_reg_gpr_arr[16]  :'h0 
 verif_reg_gpr_arr[17]  :'h0 
 verif_reg_gpr_arr[18]  :'h0 
 verif_reg_gpr_arr[19]  :'h0 
 verif_reg_gpr_arr[20]  :'h0 
 verif_reg_gpr_arr[21]  :'h0 
 verif_reg_gpr_arr[22]  :'h0 
 verif_reg_gpr_arr[23]  :'h0 
 verif_reg_gpr_arr[24]  :'h0 
 verif_reg_gpr_arr[25]  :'h0 
 verif_reg_gpr_arr[26]  :'h0 
 verif_reg_gpr_arr[27]  :'h0 
 verif_reg_gpr_arr[28]  :'h0 
 verif_reg_gpr_arr[29]  :'h0 
 verif_reg_gpr_arr[30]  :'h0 
 verif_reg_fpr_arr[0]  :'h0 
 verif_reg_fpr_arr[1]  :'h0 
 verif_reg_fpr_arr[2]  :'h0 
 verif_reg_fpr_arr[3]  :'h0 
 verif_reg_fpr_arr[4]  :'h0 
 verif_reg_fpr_arr[5]  :'h0 
 verif_reg_fpr_arr[6]  :'h0 
 verif_reg_fpr_arr[7]  :'h0 
 verif_reg_fpr_arr[8]  :'h0 
 verif_reg_fpr_arr[9]  :'h0 
 verif_reg_fpr_arr[10]  :'h0 
 verif_reg_fpr_arr[11]  :'h0 
 verif_reg_fpr_arr[12]  :'h0 
 verif_reg_fpr_arr[13]  :'h0 
 verif_reg_fpr_arr[14]  :'h0 
 verif_reg_fpr_arr[15]  :'h0 
 verif_reg_fpr_arr[16]  :'h0 
 verif_reg_fpr_arr[17]  :'h0 
 verif_reg_fpr_arr[18]  :'h0 
 verif_reg_fpr_arr[19]  :'h0 
 verif_reg_fpr_arr[20]  :'h0 
 verif_reg_fpr_arr[21]  :'h0 
 verif_reg_fpr_arr[22]  :'h0 
 verif_reg_fpr_arr[23]  :'h0 
 verif_reg_fpr_arr[24]  :'h0 
 verif_reg_fpr_arr[25]  :'h0 
 verif_reg_fpr_arr[26]  :'h0 
 verif_reg_fpr_arr[27]  :'h0 
 verif_reg_fpr_arr[28]  :'h0 
 verif_reg_fpr_arr[29]  :'h0 
 verif_reg_fpr_arr[30]  :'h0 
 verif_reg_fpr_arr[31]  :'h0 
 verif_reg_vpr_arr[0]  :'h0 
 verif_reg_vpr_arr[1]  :'h0 
 verif_reg_vpr_arr[2]  :'h0 
 verif_reg_vpr_arr[3]  :'h0 
 verif_reg_vpr_arr[4]  :'h0 
 verif_reg_vpr_arr[5]  :'h0 
 verif_reg_vpr_arr[6]  :'h0 
 verif_reg_vpr_arr[7]  :'h0 
 verif_reg_vpr_arr[8]  :'h0 
 verif_reg_vpr_arr[9]  :'h0 
 verif_reg_vpr_arr[10]  :'h0 
 verif_reg_vpr_arr[11]  :'h0 
 verif_reg_vpr_arr[12]  :'h0 
 verif_reg_vpr_arr[13]  :'h0 
 verif_reg_vpr_arr[14]  :'h0 
 verif_reg_vpr_arr[15]  :'h0 
 verif_reg_vpr_arr[16]  :'h0 
 verif_reg_vpr_arr[17]  :'h0 
 verif_reg_vpr_arr[18]  :'h0 
 verif_reg_vpr_arr[19]  :'h0 
 verif_reg_vpr_arr[20]  :'h0 
 verif_reg_vpr_arr[21]  :'h0 
 verif_reg_vpr_arr[22]  :'h0 
 verif_reg_vpr_arr[23]  :'h0 
 verif_reg_vpr_arr[24]  :'h0 
 verif_reg_vpr_arr[25]  :'h0 
 verif_reg_vpr_arr[26]  :'h0 
 verif_reg_vpr_arr[27]  :'h0 
 verif_reg_vpr_arr[28]  :'h0 
 verif_reg_vpr_arr[29]  :'h0 
 verif_reg_vpr_arr[30]  :'h0 
 verif_reg_vpr_arr[31]  :'h0 
 verif_csr_mstatus     :'ha00001800 
 verif_csr_mepc        :'h80000194 
 verif_csr_mtval       :'h80000194 
 verif_csr_mtvec       :'h80000004 
 verif_csr_mcause      :'h3 
 verif_csr_mip         :'h0 
 verif_csr_mie         :'h0 
 verif_csr_mscratch    :'h0 
 verif_csr_mideleg     :'h0 
 verif_csr_medeleg     :'h0 
 verif_csr_minstret    :'h53 
 verif_csr_sstatus     :'h200000000 
 verif_csr_sepc        :'h0 
 verif_csr_stval       :'h0 
 verif_csr_stvec       :'h0 
 verif_csr_scause      :'h0 
 verif_csr_satp        :'h0 
 verif_csr_sscratch    :'h0 
 verif_csr_vtype       :'h8000000000000000 
 verif_csr_vcsr        :'h0 
 verif_csr_vl          :'h0 
 verif_csr_vstart      :'h0 
