{
    "hands_on_practices": [
        {
            "introduction": "静态时序分析的核心在于确保数据在时钟的驱动下能够稳定、可靠地在寄存器之间传输。建立时间（setup time）约束是决定电路最高工作频率的关键。本练习  将指导您从第一性原理出发，计算一个理想化的寄存器到寄存器路径的最小允许时钟周期 $T$，这是理解和解决最大路径延迟问题的基础。",
            "id": "4281804",
            "problem": "在一个使用电子设计自动化（EDA）方法学设计和分析的同步流水线中，考虑一个位于发起边沿触发寄存器和捕获边沿触发寄存器之间的单组合路径。假设该路径采用单相、边沿触发的时钟方案，且没有时钟门控。发起寄存器的时钟到输出时间为 $t_{cq}$，路径上的组合逻辑具有最大传播延迟 $D_{\\max}$，捕获寄存器具有建立时间 $t_{\\mathrm{setup}}$。假设两个寄存器之间的时钟偏斜为零，并且在本分析中忽略任何时钟不确定性或抖动。仅使用同步时序正确性的基本原理（在有效时钟沿，数据到达捕获寄存器的时间与要求时间的关系），推导保证该路径上不发生建立时间违例的约束条件，并计算满足该约束条件的最小可行时钟周期 $T$，具体数值为 $t_{cq}=80\\ \\mathrm{ps}$，$D_{\\max}=420\\ \\mathrm{ps}$ 和 $t_{\\mathrm{setup}}=60\\ \\mathrm{ps}$。将 $T$ 的最终数值结果以皮秒为单位表示，并四舍五入到四位有效数字。",
            "solution": "问题陈述经评估有效。它在科学上基于同步数字电路时序的基本原理，问题定义良好，具有唯一且有意义的解，并以客观、明确的语言表达。所有必要的参数都已提供，并且给出的假设（零时钟偏斜和抖动）构成了一个自洽、可解的问题。\n\n我们首先建立一个时序参考。让我们考虑电路在一个时钟周期内的操作。设时钟周期用 $T$ 表示。我们可以将发起寄存器处的有效时钟沿的时刻设为 $t=0$。\n\n存储在发起寄存器中的数据，在经过寄存器的时钟到输出延迟后，被发送到组合路径上。因此，新数据信号从发起寄存器输出端开始传播的时刻，我们定义为发起时间，即：\n$$t_{\\mathrm{launch}} = 0 + t_{cq} = t_{cq}$$\n\n该信号接着通过组合逻辑块传播。为确保在所有条件下都能正确操作，我们必须考虑最坏情况，即对应于通过该逻辑的最长可能延迟。最大传播延迟给定为 $D_{\\max}$。因此，数据信号到达捕获寄存器输入端的时间不会晚于发起时间与此最大逻辑延迟之和。我们将其定义为到达时间 $t_{\\mathrm{arrival}}$：\n$$t_{\\mathrm{arrival}} = t_{\\mathrm{launch}} + D_{\\max} = t_{cq} + D_{\\max}$$\n\n为了让捕获寄存器能正确采样这个到达的数据，数据信号必须在下一个有效时钟沿到达*之前*的一段时间内在其输入端保持稳定。这段时间就是建立时间 $t_{\\mathrm{setup}}$。捕获寄存器的下一个有效时钟沿发生在 $t=T$ 时刻（因为假设时钟偏斜为零）。因此，数据必须在 $T$ 时刻之前的 $t_{\\mathrm{setup}}$ 时间内，在捕获寄存器的输入端稳定且有效。这定义了要求时间 $t_{\\mathrm{required}}$：\n$$t_{\\mathrm{required}} = T - t_{\\mathrm{setup}}$$\n\n避免建立时间违例的基本约束是，数据必须在要求的时间或之前到达捕获寄存器。这可以表示为以下不等式：\n$$t_{\\mathrm{arrival}} \\le t_{\\mathrm{required}}$$\n\n将 $t_{\\mathrm{arrival}}$ 和 $t_{\\mathrm{required}}$ 的表达式代入此不等式，得到路径的建立时间约束：\n$$t_{cq} + D_{\\max} \\le T - t_{\\mathrm{setup}}$$\n\n问题要求的是最小可行时钟周期，我们记为 $T_{\\min}$。通过重新整理不等式以求解 $T$，可以找到这个最小周期：\n$$T \\ge t_{cq} + D_{\\max} + t_{\\mathrm{setup}}$$\n满足此条件的 $T$ 的最小值是不等式的下界。因此，\n$$T_{\\min} = t_{cq} + D_{\\max} + t_{\\mathrm{setup}}$$\n\n我们被给予了以下时序参数的数值：\n- 时钟到输出时间, $t_{cq} = 80\\ \\mathrm{ps}$\n- 最大组合延迟, $D_{\\max} = 420\\ \\mathrm{ps}$\n- 建立时间, $t_{\\mathrm{setup}} = 60\\ \\mathrm{ps}$\n\n将这些值代入 $T_{\\min}$ 的表达式中：\n$$T_{\\min} = 80\\ \\mathrm{ps} + 420\\ \\mathrm{ps} + 60\\ \\mathrm{ps}$$\n$$T_{\\min} = 500\\ \\mathrm{ps} + 60\\ \\mathrm{ps}$$\n$$T_{\\min} = 560\\ \\mathrm{ps}$$\n\n问题要求答案四舍五入到四位有效数字。计算出的值 $560$ 可以写成 $560.0$ 来明确表示四位有效数字。\n\n因此，保证不发生建立时间违例的最小可行时钟周期是 $560.0\\ \\mathrm{ps}$。",
            "answer": "$$\\boxed{560.0}$$"
        },
        {
            "introduction": "在真实的集成电路中，时钟信号到达不同寄存器的时间点并非完全同步，这种时间差异被称为时钟偏斜（clock skew）。本练习  在前一练习的基础上引入了时钟偏斜这一关键的非理想效应。您将分析偏斜如何改变建立时间方程，并影响电路的性能，从而体会到在高速设计中对时钟网络进行精确分析的重要性。",
            "id": "4281791",
            "problem": "考虑一个数字集成电路中的同步路径，该路径位于一个发送端边沿触发触发器和一个捕获端边沿触发触发器之间，并在电子设计自动化（EDA）的背景下进行分析。时钟名义上是周期的，周期为 $T$，且下一周期时钟到达捕获端触发器的时间相对于时钟到达发送端触发器的时间有一个时钟偏斜 $t_{\\text{skew}}$，其定义为捕获端时钟到达时间减去发送端时钟到达时间。假设为单时钟域，并且建立时间要求必须在下一个时钟周期满足。\n\n给定该路径的以下最坏情况参数：\n- 发送端触发器的最大时钟到Q端延迟：$t_{cq,\\max} = 90\\ \\mathrm{ps}$。\n- 两个触发器之间的最大组合逻辑路径延迟：$D_{\\max} = 600\\ \\mathrm{ps}$。\n- 捕获端触发器的建立时间：$t_{\\text{setup}} = 70\\ \\mathrm{ps}$。\n- 时钟偏斜（捕获减去发送）：$t_{\\text{skew}} = -30\\ \\mathrm{ps}$，这对应于对保持时间有益但可能对建立时间有害的负偏斜。\n\n从同步时序电路的基本时序定义出发——即在当前有效时钟沿由发送端触发器发出的数据，必须在下一个有效捕获时钟沿到达之前的至少 $t_{\\text{setup}}$ 时间，到达捕获端触发器的输入端并保持稳定——推导在存在非零 $t_{\\text{skew}}$ 的情况下确保不发生建立时间违例的不等式。然后，使用给定的参数值计算在最坏情况（最大）延迟条件下满足建立时间要求的最小可行时钟周期 $T$。\n\n最终的时钟周期以 $\\mathrm{ns}$ 表示，并四舍五入到三位有效数字。",
            "solution": "本题要求推导一个同步数字电路路径在建立时间约束下的最小时钟周期 $T$。对问题陈述的验证表明，其具有科学依据、提法明确，且没有矛盾或歧义。因此，我们可以进行正式求解。\n\n我们定义事件的时间线，以发送端触发器的有效时钟沿作为我们的参考时间 $t = 0$。\n时钟信号在时间 $0, T, 2T, \\ldots$ 到达发送端触发器。\n由于存在时钟偏斜 $t_{\\text{skew}}$，时钟信号在时间 $t_{\\text{skew}}, T+t_{\\text{skew}}, 2T+t_{\\text{skew}}, \\ldots$ 到达捕获端触发器。偏斜定义为捕获端时钟引脚的到达时间减去发送端时钟引脚的到达时间。\n\n建立时间约束规定，数据信号必须在下一个有效时钟沿到达该触发器*之前*，到达捕获端触发器的输入端，并保持稳定至少 $t_{\\text{setup}}$ 的时间。我们将使用最坏情况（最大）延迟值进行分析，以确保在所有操作条件下都满足该约束。\n\n$1$. **数据信号传播时间（最坏情况）：**\n数据在 $t=0$ 时由发送端触发器的有效时钟沿发出。\n信号在经过时钟到Q端延迟后，出现在发送端触发器的'Q'输出端。这种情况发生的最晚时间由 $t_{cq,\\max}$ 给出。所以，数据离开发送端触发器的最晚时间是 $0 + t_{cq,\\max}$。\n该信号随后通过组合逻辑块传播，其最大延迟为 $D_{\\max}$。\n因此，数据到达捕获端触发器'D'输入端的最晚时间，记为 $t_{\\text{data\\_arrival}}$，是：\n$$t_{\\text{data\\_arrival}} = t_{cq,\\max} + D_{\\max}$$\n\n$2$. **捕获端触发器要求的数据到达时间：**\n在 $t=0$ 时发出的数据必须由*下一个*时钟沿捕获。发送端触发器的下一个有效时钟沿发生在时间 $T$。\n这个下一个时钟沿在时间 $T + t_{\\text{skew}}$ 到达捕获端触发器。\n为满足建立时间约束，数据必须在该捕获沿到来之前的 $t_{\\text{setup}}$ 时间稳定在捕获端触发器的输入端。因此，数据到达的截止时间是：\n$$t_{\\text{deadline}} = (T + t_{\\text{skew}}) - t_{\\text{setup}}$$\n\n$3$. **建立时间不等式：**\n为防止建立时间违例，实际数据到达时间必须小于或等于要求的截止时间。这给了我们建立时间分析的基本不等式：\n$$t_{\\text{data\\_arrival}} \\leq t_{\\text{deadline}}$$\n代入上面推导出的表达式，我们得到必须满足的不等式：\n$$t_{cq,\\max} + D_{\\max} \\leq T + t_{\\text{skew}} - t_{\\text{setup}}$$\n这就是在存在时钟偏斜的情况下强制满足建立时间要求的正式不等式。\n\n$4$. **最小周期 ($T_{\\min}$) 的计算：**\n题目要求计算最小可行时钟周期 $T$。这发生在不等式处于其极限，即当它成为等式时。我们可以重新整理不等式来求解 $T$：\n$$T \\geq t_{cq,\\max} + D_{\\max} + t_{\\text{setup}} - t_{\\text{skew}}$$\n因此，最小周期 $T_{\\min}$ 由下式给出：\n$$T_{\\min} = t_{cq,\\max} + D_{\\max} + t_{\\text{setup}} - t_{\\text{skew}}$$\n\n现在，我们将给定的参数值代入该方程：\n- 最大时钟到Q端延迟：$t_{cq,\\max} = 90\\ \\mathrm{ps}$\n- 最大组合逻辑路径延迟：$D_{\\max} = 600\\ \\mathrm{ps}$\n- 建立时间：$t_{\\text{setup}} = 70\\ \\mathrm{ps}$\n- 时钟偏斜：$t_{\\text{skew}} = -30\\ \\mathrm{ps}$\n\n$$T_{\\min} = 90\\ \\mathrm{ps} + 600\\ \\mathrm{ps} + 70\\ \\mathrm{ps} - (-30\\ \\mathrm{ps})$$\n$$T_{\\min} = 90 + 600 + 70 + 30\\ \\mathrm{ps}$$\n$$T_{\\min} = 790\\ \\mathrm{ps}$$\n负偏斜缩短了数据传播的有效可用时间，从而增加了所需的最小周期，这通过减去一个负值被正确地体现了出来。\n\n最后，我们必须以纳秒（$\\mathrm{ns}$）为单位表示答案，并四舍五入到三位有效数字。\n由于 $1\\ \\mathrm{ns} = 1000\\ \\mathrm{ps}$，我们有：\n$$T_{\\min} = 790 \\times 10^{-3}\\ \\mathrm{ns} = 0.790\\ \\mathrm{ns}$$\n值 $0.790$ 有三位有效数字（$7$、$9$ 和末尾的 $0$），因此不需要进一步的四舍五入。",
            "answer": "$$\\boxed{0.790}$$"
        },
        {
            "introduction": "时序分析的最终目标之一是指导设计优化，以实现更高的性能。当一个系统的性能受限于最慢的流水线阶段时，我们可以通过重定时（retiming）技术来重新平衡路径延迟。本练习  将您的视角从单路径分析提升到系统级优化，您需要识别多级流水线中的关键路径，并应用重定时来缩短时钟周期，这充分展示了时序分析如何直接服务于电路性能的提升。",
            "id": "4281760",
            "problem": "考虑一个同步流水线数据通路，它被建模为一个由四个串联的组合逻辑块（表示为 $B_{1}$、$B_{2}$、$B_{3}$ 和 $B_{4}$）组成有向无环图，其顺序边界（寄存器）最初放置在 $B_{1}$ 之后和 $B_{3}$ 之后。流水线的输入端有寄存器，输出端也有寄存器。因此，该流水线有三个阶段：从输入寄存器到 $B_{1}$ 后的寄存器（阶段 $S_{1}$），从 $B_{1}$ 后的寄存器到 $B_{3}$ 后的寄存器（阶段 $S_{2}$），以及从 $B_{3}$ 后的寄存器到输出寄存器（阶段 $S_{3}$）。这些组合逻辑块具有以下最坏情况（最大）和最好情况（最小）的传播延迟：\n$$\n\\begin{aligned}\n\\text{最大延迟:}  d_{1}^{\\max} = 0.72~\\text{ns},\\quad d_{2}^{\\max} = 1.55~\\text{ns},\\quad d_{3}^{\\max} = 1.26~\\text{ns},\\quad d_{4}^{\\max} = 0.62~\\text{ns},\\\\\n\\text{最小延迟:}  d_{1}^{\\min} = 0.21~\\text{ns},\\quad d_{2}^{\\min} = 0.48~\\text{ns},\\quad d_{3}^{\\min} = 0.41~\\text{ns},\\quad d_{4}^{\\min} = 0.19~\\text{ns}.\n\\end{aligned}\n$$\n每个流水线寄存器都是一个 D 型触发器，其时钟到 Q 端的延迟为 $t_{cq}^{\\max} = 0.11~\\text{ns}$ 和 $t_{cq}^{\\min} = 0.06~\\text{ns}$，建立时间为 $t_{setup} = 0.08~\\text{ns}$，保持时间为 $t_{hold} = 0.07~\\text{ns}$。时钟分配表现出最坏情况下的时钟偏斜，该偏斜对建立时间产生 $\\Delta t_{\\text{skew}}^{\\text{setup}} = 0.02~\\text{ns}$ 的负面影响，并对保持时间产生 $\\Delta t_{\\text{skew}}^{\\text{hold}} = 0.03~\\text{ns}$ 的负面影响，这发生在每个阶段的发射寄存器和捕获寄存器之间。\n\n从同步流水线的基本时序定义和寄存器重定位（重定时）的概念出发（该概念通过在相邻组合逻辑边界之间移动寄存器来保持功能，同时维持从输入到输出的任何路径上寄存器数量不变），确定单个寄存器的最优重定位方案，以最小化此流水线可实现的时钟周期 $T$。您可以精确地重定位两个内部寄存器中的一个，方法是将其跨一个相邻的逻辑块边界移动（即将 $B_{3}$ 后的寄存器向后移动到 $B_{2}$ 和 $B_{3}$ 之间，或者将 $B_{1}$ 后的寄存器向前移动到 $B_{2}$ 和 $B_{3}$ 之间）。在最坏情况下的建立时间条件下，计算最小化的时钟周期 $T$，并验证在所选的重定位方案下，所有三个阶段在最好情况下的保持时间约束都得到满足。\n\n将您计算出的最小化时钟周期 $T$ 的最终数值四舍五入到四位有效数字，并以纳秒为单位表示。",
            "solution": "用户希望通过寄存器重定时来找到同步流水线的最小可实现时钟周期，并为优化后的配置验证保持时间约束。\n\n### 步骤 1：提取已知条件\n题目为四个组合逻辑块和流水线寄存器提供了以下参数：\n- 组合逻辑块的最大延迟：$d_{1}^{\\max} = 0.72~\\text{ns}$, $d_{2}^{\\max} = 1.55~\\text{ns}$, $d_{3}^{\\max} = 1.26~\\text{ns}$, $d_{4}^{\\max} = 0.62~\\text{ns}$。\n- 组合逻辑块的最小延迟：$d_{1}^{\\min} = 0.21~\\text{ns}$, $d_{2}^{\\min} = 0.48~\\text{ns}$, $d_{3}^{\\min} = 0.41~\\text{ns}$, $d_{4}^{\\min} = 0.19~\\text{ns}$。\n- 寄存器时钟到Q端的最大延迟：$t_{cq}^{\\max} = 0.11~\\text{ns}$。\n- 寄存器时钟到Q端的最小延迟：$t_{cq}^{\\min} = 0.06~\\text{ns}$。\n- 寄存器建立时间：$t_{setup} = 0.08~\\text{ns}$。\n- 寄存器保持时间：$t_{hold} = 0.07~\\text{ns}$。\n- 影响建立时间的最坏情况时钟偏斜：$\\Delta t_{\\text{skew}}^{\\text{setup}} = 0.02~\\text{ns}$。\n- 影响保持时间的最坏情况时钟偏斜：$\\Delta t_{\\text{skew}}^{\\text{hold}} = 0.03~\\text{ns}$。\n\n初始流水线结构：\n- 阶段 $S_{1}$：从输入寄存器到逻辑块 $B_{1}$ 后的寄存器。\n- 阶段 $S_{2}$：从 $B_{1}$ 后的寄存器到逻辑块 $B_{3}$ 后的寄存器。\n- 阶段 $S_{3}$：从 $B_{3}$ 后的寄存器到输出寄存器。\n\n### 步骤 2：使用提取的已知条件进行验证\n这个问题具有科学依据，因为它是同步数字电路时序分析和优化中的一个标准练习，使用了成熟的重定时技术。语言精确客观。所有必要的数据都已提供，并且没有内部矛盾。这些数值对于现代集成电路工艺来说是物理上现实的。问题是良构的，可以在给定的选择中导出一个唯一的最优解。因此，该问题是有效的。\n\n### 步骤 3：分析与求解\n\n同步流水线的时钟周期 $T$ 受限于最长的阶段延迟。对于一个流水线阶段，时钟周期必须满足建立时间约束：\n$$ T \\ge t_{cq}^{\\max} + d_{\\text{logic}}^{\\max} + t_{setup} + \\Delta t_{\\text{skew}}^{\\text{setup}} $$\n其中 $d_{\\text{logic}}^{\\max}$ 是该阶段的最大组合逻辑延迟。添加时钟偏斜项 $\\Delta t_{\\text{skew}}^{\\text{setup}}$ 是因为题目说明它对建立时间有负面影响，意味着它会使约束更难满足。\n\n为了正确操作，还必须满足保持时间约束：\n$$ t_{cq}^{\\min} + d_{\\text{logic}}^{\\min} \\ge t_{hold} + \\Delta t_{\\text{skew}}^{\\text{hold}} $$\n其中 $d_{\\text{logic}}^{\\min}$ 是该阶段的最小组合逻辑延迟。时钟偏斜项 $\\Delta t_{\\text{skew}}^{\\text{hold}}$ 被加到右侧，因为它对保持时间有负面影响，意味着它会使保持条件更难满足。\n\n让我们首先分析初始流水线配置。\n每个阶段的组合延迟如下：\n- 阶段 $S_{1}$：逻辑是 $B_{1}$。因此，$d_{S_{1}}^{\\max} = d_{1}^{\\max} = 0.72~\\text{ns}$。\n- 阶段 $S_{2}$：逻辑是 $B_{2}$ 紧跟着 $B_{3}$。因此，$d_{S_{2}}^{\\max} = d_{2}^{\\max} + d_{3}^{\\max} = 1.55~\\text{ns} + 1.26~\\text{ns} = 2.81~\\text{ns}$。\n- 阶段 $S_{3}$：逻辑是 $B_{4}$。因此，$d_{S_{3}}^{\\max} = d_{4}^{\\max} = 0.62~\\text{ns}$。\n\n每个阶段所需的最小周期为：\n- $T_{S_{1}} \\ge 0.11 + 0.72 + 0.08 + 0.02 = 0.93~\\text{ns}$。\n- $T_{S_{2}} \\ge 0.11 + 2.81 + 0.08 + 0.02 = 3.02~\\text{ns}$。\n- $T_{S_{3}} \\ge 0.11 + 0.62 + 0.08 + 0.02 = 0.83~\\text{ns}$。\n\n初始时钟周期是这些值中的最大值：$T_{\\text{initial}} = \\max(0.93, 3.02, 0.83) = 3.02~\\text{ns}$。关键路径在阶段 $S_{2}$ 中。\n\n现在，我们评估两种可能的重定时选项以最小化 $T$。\n\n**选项 1：将 $B_{3}$ 后的寄存器向后移动到 $B_{2}$ 和 $B_{3}$ 之间。**\n新的流水线阶段为：\n- 阶段 $S'_{1}$：逻辑是 $B_{1}$。$d_{S'_{1}}^{\\max} = d_{1}^{\\max} = 0.72~\\text{ns}$。\n- 阶段 $S'_{2}$：逻辑是 $B_{2}$。$d_{S'_{2}}^{\\max} = d_{2}^{\\max} = 1.55~\\text{ns}$。\n- 阶段 $S'_{3}$：逻辑是 $B_{3}$ 紧跟着 $B_{4}$。$d_{S'_{3}}^{\\max} = d_{3}^{\\max} + d_{4}^{\\max} = 1.26~\\text{ns} + 0.62~\\text{ns} = 1.88~\\text{ns}$。\n\n此配置所需的最小周期为：\n- $T_{S'_{1}} \\ge 0.11 + 0.72 + 0.08 + 0.02 = 0.93~\\text{ns}$。\n- $T_{S'_{2}} \\ge 0.11 + 1.55 + 0.08 + 0.02 = 1.76~\\text{ns}$。\n- $T_{S'_{3}} \\ge 0.11 + 1.88 + 0.08 + 0.02 = 2.09~\\text{ns}$。\n\n此选项的时钟周期为 $T_{\\text{opt1}} = \\max(0.93, 1.76, 2.09) = 2.09~\\text{ns}$。\n\n**选项 2：将 $B_{1}$ 后的寄存器向前移动到 $B_{2}$ 和 $B_{3}$ 之间。**\n新的流水线阶段为：\n- 阶段 $S''_{1}$：逻辑是 $B_{1}$ 紧跟着 $B_{2}$。$d_{S''_{1}}^{\\max} = d_{1}^{\\max} + d_{2}^{\\max} = 0.72~\\text{ns} + 1.55~\\text{ns} = 2.27~\\text{ns}$。\n- 阶段 $S''_{2}$：逻辑是 $B_{3}$。$d_{S''_{2}}^{\\max} = d_{3}^{\\max} = 1.26~\\text{ns}$。\n- 阶段 $S''_{3}$：逻辑是 $B_{4}$。$d_{S''_{3}}^{\\max} = d_{4}^{\\max} = 0.62~\\text{ns}$。\n\n此配置所需的最小周期为：\n- $T_{S''_{1}} \\ge 0.11 + 2.27 + 0.08 + 0.02 = 2.48~\\text{ns}$。\n- $T_{S''_{2}} \\ge 0.11 + 1.26 + 0.08 + 0.02 = 1.47~\\text{ns}$。\n- $T_{S''_{3}} \\ge 0.11 + 0.62 + 0.08 + 0.02 = 0.83~\\text{ns}$。\n\n此选项的时钟周期为 $T_{\\text{opt2}} = \\max(2.48, 1.47, 0.83) = 2.48~\\text{ns}$。\n\n比较两个选项，$T_{\\text{opt1}} = 2.09~\\text{ns}$ 小于 $T_{\\text{opt2}} = 2.48~\\text{ns}$。因此，最优的重定位是选项 1，它产生的最小化时钟周期为 $T = 2.09~\\text{ns}$。\n\n最后，我们必须验证在最优配置（选项 1）下是否满足保持时间约束。\n需要检查的条件是 $t_{cq}^{\\min} + d_{\\text{logic}}^{\\min} \\ge t_{hold} + \\Delta t_{\\text{skew}}^{\\text{hold}}$。\n不等式的右侧对于所有阶段都是恒定的：$0.07~\\text{ns} + 0.03~\\text{ns} = 0.10~\\text{ns}$。\n\n我们需要计算选项1中每个阶段的最小逻辑延迟：\n- 阶段 $S'_{1}$ (逻辑 $B_{1}$): $d_{S'_{1}}^{\\min} = d_{1}^{\\min} = 0.21~\\text{ns}$。\n- 阶段 $S'_{2}$ (逻辑 $B_{2}$): $d_{S'_{2}}^{\\min} = d_{2}^{\\min} = 0.48~\\text{ns}$。\n- 阶段 $S'_{3}$ (逻辑 $B_{3} + B_{4}$): $d_{S'_{3}}^{\\min} = d_{3}^{\\min} + d_{4}^{\\min} = 0.41~\\text{ns} + 0.19~\\text{ns} = 0.60~\\text{ns}$。\n\n现在，我们检查每个阶段的保持时间约束：\n- 阶段 $S'_{1}$：$t_{cq}^{\\min} + d_{S'_{1}}^{\\min} = 0.06~\\text{ns} + 0.21~\\text{ns} = 0.27~\\text{ns}$。由于 $0.27~\\text{ns} \\ge 0.10~\\text{ns}$，约束得到满足。\n- 阶段 $S'_{2}$：$t_{cq}^{\\min} + d_{S'_{2}}^{\\min} = 0.06~\\text{ns} + 0.48~\\text{ns} = 0.54~\\text{ns}$。由于 $0.54~\\text{ns} \\ge 0.10~\\text{ns}$，约束得到满足。\n- 阶段 $S'_{3}$：$t_{cq}^{\\min} + d_{S'_{3}}^{\\min} = 0.06~\\text{ns} + 0.60~\\text{ns} = 0.66~\\text{ns}$。由于 $0.66~\\text{ns} \\ge 0.10~\\text{ns}$，约束得到满足。\n\n优化后的流水线满足所有保持时间约束。最小化的时钟周期是 $T = 2.09~\\text{ns}$。四舍五入到四位有效数字得到 $2.090~\\text{ns}$。",
            "answer": "$$\n\\boxed{2.090}\n$$"
        }
    ]
}