//7 août
-Programmation d'un mdoule de comparaison du seuil de la dérivée seconde en pipeline
-Test du module en simulation (behavioral et post-translate, réussis)
-Programmation d'un module permettant de trouver la position de l'élément minimal d'un vecteur 1xN
-Test du module pour trouver la position du minimum d'un vecteur 1xN (behavioral et post-translate, réussis)
-Modification des modules d'addition/soustraction afin que les éléments de sortie sortent comme la multiplication matricielle (un après l'autre)
-Test des modifications en simulation (behavioral et post-translate, réussis)
-Modification du module de multiplication élément par élément afin de supporte le pipeline plus poussé 
-Test des modifications en simulation (behavioral, post-translate, réussis!)

//8 août
-Travail à la maison 

//9 août
-Débuggage de la caméra pour le lab 3 de VLSI 
-Analyse et lecture approfondi du code
-Test de la caméra (non concluant)
-Essai avec un câble HDMi directement (non concluant)
-Modification du module de test d'opération matrcicielle en pipeline
-Programmation d'une mémoire tampon de 32xM afin de récupérer les résultats des opérations matricielles et de les envoyer sur le port série

//10 août
-Fonctionnement de la caméra pour le lab 3 de VLSI (réussi)
-Programmation du module de test des opération matricielles (buffer de récupération)
-Test en simulation des opérations (addition = réussis, soustraction = réussis, multiplication epe = réussis et multiplication matricielle = réussis / matrice 4x4, réussis!)
-Programmation de l'interface graphique afin d'envoyer les matrices sur le port série vers le FPGA (pour calculer)
-Programmation du module de test des opérations matricielles (envoie des données sur le port série)

//11 août
-Test de l'implémentation physique des opérations matricielles (non concluant)
-Test et modification de l'interface de test (afin de récupérer les résultats du FPGA)
-Débugage du module de test des opérations matricielles
-Élaboration d'une machine à état afin de récupérer la matrice sur le port série (subdiviser la grosse FSM, sur papier)