![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/ac468f5ef01db3b9e6aafafc34e383c.jpg)
![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/e19554cac815060935e7536696144d6.jpg)
![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/25ca8050dc46611512ebf8011bfeccd.jpg)
![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221119155011.png)
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221120224612.png)

![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221119191048.png)
![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221119191105.png)
### $recovery, $removal
建立时间和保持时间的概念都是出现在同步电路的设计中。

对于异步复位的触发器来说，异步复位信号也需要满足 recovery time（恢复时间）和 removal time（去除时间），才能有效的复位和释放复位，防止出现亚稳态。

释放复位时，复位信号在时钟有效沿来临之前就需要提前一段时间恢复到非复位状态，这段时间为 recovery time。类似于同步时钟下触发器的 setup time。

复位时，复位信号在时钟有效沿来临之后，还需要在一段时间内保持不变，这段时间为 removal time。类似于同步时钟下触发器的 hold time。
![500](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221119191445.png)

### $width, $period
有些数字设计，例如 flash 存储器，还需要对脉冲宽度或周期进行检查，为此 Verilog 分别提供了系统任务 $width 和 $period。用法如下：

$width 用于检查边沿触发事件 ref_event 到下一个反向跳变沿之间的时间，常用于脉冲宽度的检查。如果两次相反跳边沿之间的时间小于 time_limit，则会报告 violation。

$period 用于检查边沿触发事件 ref_event 到下一个同向跳变沿之间的时间，常用于时钟周期的检查。如果两次同向跳边沿之间的时间小于 time_limit，则报告中会打印 violation。

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221120152548.png)
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20221120170659.png)



## reference link
[3.4 Verilog 时序检查 | 菜鸟教程](https://www.runoob.com/w3cnote/verilog2-timing-check.html)
