以 IEEE 1500 為標準之快閃記憶體測試研究 
“Study of IEEE 1500 Standard Ccompliant Embedded Flash Memory Testing” 
計畫編號：NSC 97－2221－E －230－022－ 
執行期間：97 年 8 月 1 日 至 98 年 7 月 31 日 
主持人：王維倫 正修科技大學資訊工程系副教授 
 
一、中文摘要 
近年來由於半導體技術的突飛猛進，使得
快閃記憶體的單位製造成本下降及其記憶容
量得以增加，再加上快閃記憶體本身具有低功
率消耗及儲存資料不隨電源關閉而消失的非
揮發特性，因此目前快閃記憶體已經大量使用
於許多手持式消費性電子產品如 MP3 播放
器、數位相機及智慧型手機等用途。此外隨著
電子產品尺寸不斷縮小及功能日益增強，使得
快閃記憶體必需嵌入於系統晶片中以儲存資
料與程式碼。 
為了使嵌入式快閃記憶體能夠維持高品
質以提高系統晶片的良率，因此我們提出『以
IEEE 1500 為標準之快閃記憶體測試研究』之
研究計畫，針對 SOC 中各個 embedded flash 
memory core 所使用的 march algorithm 進行測
試架構的研究，其中並將 flash memory 的
Read、Program 與 Erase 等動作所需要搭配不
同的 cycle length、command、address 與 data
等因素加以考慮，研究發展以迴授位移暫存器
(cyclic shift register、CSR)為基礎的電路來以滿
足不同動作所需的 address 及 data 信號。在本
研究計畫中我們將探討並提出一個符合 IEEE 
1500 標準的快閃記憶體測試架構，並在
Microsoft Windows 的作業環境下設計研發【以
IEEE 1500 為標準之快閃記憶體測試架構】圖
形介面工具軟體讓使用者只要輸入快閃記憶
體的容量尺寸及測試演算法，軟體即可直接產
生快閃記憶體的包裝架構(wrapper architecture)
的硬體描述語言檔案並可自動啟動 FPGA 發
展軟體自動進行時序模擬，如此可以大量節省
人工成本。 
關鍵詞：快閃記憶體測試、植入式自我測試、
系統晶片、IEEE 1500 測試標準 
二、英文摘要 
With the impressive improvements of 
semiconductor technologies, the memory 
capacity of the flash memory is progressively 
increasing while the cost per unit is going down. 
Moreover, due to the power consumption and the 
non-volatile characteristics, the flash memories 
are superior to the other kinds of memory 
storage. Therefore the flash memories are 
popular and widely used in the electronic 
products, such as MP3 player, DSC, and smart 
phone, etc.. 
To detect the faults of the embedded flash 
memories, various march algorithms have been 
widely used to test the memory cores. Besides, 
there are distinct cycle lengths, addresses, and 
data for the Read, Erase, and Program operations 
in the flash memories.  
In this project, we have investigated the 
cyclic shift register based circuitry to generate 
the required commands, addresses, and data for 
the various operations. Moreover, based on the 
IEEE 1500 standard, we have developed the 
wrapper architecture for the flash memory 
testing. Finally, we will also develop a graphical 
固態硬碟等，這些都顯示快閃記憶體的應用將
繼續大幅度擴展。 
由於快閃記憶體本身具有低功率消耗及
儲存資料不隨電源關閉而消失的非揮發特
性，再加上其記憶容量不斷地增加而單位成本
卻不斷地下降因此成為目前最受歡迎的儲存
媒體之一。隨著電子產品對性能與功能的需求
一直在不斷成長，在系統晶片(SOC)內部用來
儲存程式碼與資料的嵌入式快閃記憶體的需
求容量將越來越龐大，因此快閃記憶體的測試
時間及困難度將會相對地增加。 
四、研究目的與文獻探討 
為了提升快閃記憶體的良率與品質，已經
有專家學者針對快閃記憶體的物理特性研究
發展出快閃記憶體的故障模型(fault model)，以
進一步推導測試演算法。快閃記憶體跟 SRAM
與 DRAM 相同的故障模型(fault model)有 SAF 
(stuck at fault)、SOF (stuck open faults)、AF 
(address decoder fault)、TF (transition fault)、
SOF (stuck-open fault)與 CFst (state-coupling 
fault) [4，5，6]。由 IEEE 1005 Standard 規範
的快閃記憶體故障模型則有 WED (word-line 
erase disturb) 、 WPD (word-line program 
disturb)、BED (bit-line erase disturb)、BPD 
(bit-line program disturb)、RD (read disturb)等 
[7]，此外在 NOR 型 stacked-gate 快閃記憶體
的故障模型也包括了 GPD (gate program 
disturbance)、GED (gate erase disturbance)、
DPD (drain program disturbance)、DED (drain 
erase disturbance)與 OE (over erase)。由於結構
不同，因此 NOR Flash 與 NAND Flash 的故障
模型亦不盡相同，一般而言 NOR Flash 主要的
故障模型為 WPD、BED、BPD、RDA1、RDU1
等而 NAND Flash 的主要故障模型則為 WPD
與 RDU1，因此兩類快閃記憶體的測試方法亦
有所不同。 
在一個陣列(array)為 m*n (其中 m 與 n 分
別為 row address 及 column address 的空間)的
快閃記憶體中，目前已知用於測試 NOR Flash
的測試方法有： 
(A1) Flash March [8]： 
{( ); ( 1, ); ( 0);( ); ( 1, ); ( 0)}E R P R E R P R⇑ ⇓c c  
(A2) March FT [9]： 
{( ); ( 1, , 0); ( 0); ( ); ( 1, , 0); ( 0)}E R P R R E R P R R⇓ ⇑c c  
(A3) Diagonal FT [10]： 
! 1 1 ! 1
1 ! 1 2 1
{( ); ( 1, , 0); ( 1, , 0); ( 0);( );
( 1, , 0); ( 1); ( 1, , 0); ( 0)}
D D D
D D D D
E R P R R P R R E
R P R R R P R R
⇑ ⇑ ⇑
⇓ ⇑ ⇓ ⇑  
而用於 NAND Flash 的測試方法則有： 
(B1) NAND-FT [4]： 
!
! ! ( 1, 1)
{( ); ( ); (( 1) , ( 0) ); ( );
( ); (( 0) , ( 1) ); ( 1) }
D D D
D D D m n
E P R R E
P R R R − −
⇑ ⇑
⇓ ⇓  
在上述的每一個測試方法中其運作方式大致
與傳統記憶體測試方法 march algorithm 相
似，但是也不盡相同。符號 ( )E 表示進行抹除
(erase)動作、( )RX 表示讀取資料後再與資料 X 
(X = 0 或 1)作比對動作、 ( )P 表示執行寫入資
料 0 的動作；另外符號⇑ (或⇓ )表示測試動作
是以位址增加(或減少)的方向來進行，符號
1D⇑ (或 1D⇓ )表示測試動作則是以 memory array
的左上右下的對角線(diagonal)位址增加(或減
少)的方向來進行，符號 2D⇓ 表示測試動作則是
以memory array的右上左下的對角線(diagonal)
位址減少的方向來進行，符號 ! 1D⇑ 表示測試動
作是除了左上右下的對角線(diagonal)位址之
外的所有位址以位址增加的方向來進行；此外
值得一提的是在 NAND-FT 中有個特殊的符號
( 1, 1)( 1) m nR − − 即為在位址(m-1,n-1)執行讀取資料
再與資料 1 作比對動作。一般而言，快閃記憶
體的三個動作中以抹除(Erase)最耗費時間，
Program 次之，讀取(Read)所需的時間最短。 
以上述 NOR Flash 的三種測試方法為
例，對所测得的故障涵蓋率 (fault coverage)及
core vendor 可能會因本身 IC 製程與快閃記憶
體電路設計方法的不同而採用不同的 march 
algorithm 來進行測試。 
如下圖所示，flash memory 透過命令匯流
排(command bus)(由 CEB (chip enable)、OEB 
(output enable)與 WEB (write enable)等控制信
號線所組成)、資料匯流排(data bus)與位址匯
流排(address bus)等與外界傳遞或接收信號，
通常用來測試 memory core 的 march algorithm
是透過 BIST 電路來執行。如公式(1)、(2)、(3)、
(4)所示，用來測試 flash memory core 的 march 
algorithm 是由若干個 march element 所組成，
依據 address order依序對相關的 flash cell array
進行 Read、Program 與 Erase 等動作以測試
flash memory 的功能正確性。 
Flash Memory
Data  
Latch
Control  
Logic
Flash
Array
Address  
Latch
CEB
OEB
WEB
Built-In
Self-Test (BIST) 
Circuitry
 
在測試快閃記憶體時除了需要注意
march algorithm 之外，如下表所示 flash 
memory 的 Read、Program 與 Erase 等動作所
需要搭配的 cycle length、command、address
與 data 亦皆有不同。在執行 Read 動作時
command bus 的信號為(001)、address bus 及
data bus 分別直接出現對應的 Read Address 及
Read Data值。在執行 Program動作時 command 
bus 的信號為(010)、address bus 及 data bus 先
分別直接出現 3 組 555H、2AAH、555H 及
AAH、55H、A0H 之後再出現對應的 Program 
Address 及 Program Data 值。另外在執行 Erase
動作時 command bus 的信號為(010)、address 
bus 及 data bus 先分別直接出現 6 組 555H、
2AAH、555H、555H、2AAH、555H 及 AAH、
55H、80H、AAH、55H、10H 等固定值。在
本研究計畫中我們都逐一探討這些動作並設
計一個可以產生全部 Read、Program 與 Erase
等動作的通用電路。 
為了使 flash memory core vendor 可以很
有彈性及很方便地來設計快閃記憶體測試架
構，我們將在研究計畫中透過 Microsoft 公司
的 Visual Basic Programming Tool 來設計一個
具有圖形介面(graphical user interface、GUI)的
快閃記憶體測試架構發展工具軟體。使用者在
依據本身需求來選定 flash memory size、march 
algorithm 之後即可由工具軟體自動產生快閃
記憶體測試架構的硬體描述語言檔案，並且可
進一步啟動Altera公司的 FPGA發展軟體工具
Quartus II 來進行編譯與模擬。整個流程將由
所發展的軟體來自動控制及執行。 
如下圖所示為用於快閃記憶體的測試電
路方塊圖，根據公式(1)、(2)、(3)與(4)，這些
用於快閃記憶體的測試方法可以得知測試電
路主要是產生 address ， erase/program/read 
operation 與 data 等三種信號來測試快閃記憶
體，並且由 test controller 來控制測試方法的整
個測試流程。 
 
在本研究計畫中的測試電路主要是以硬
體描述語言(hardware description language，
HDL)來進行設計。由於 march algorithm 的表
示法非常具有規則性但是產生 flash memory
