CLK3_CLK2_DFS_CNTL,VAR_0
CLK3_CLK_PLL_REQ,VAR_1
DENTIST_DIVIDER_RANGE_SCALE_FACTOR,VAR_2
IS_FPGA_MAXIMUS_DC,FUNC_0
REG_READ,FUNC_1
clk_mgr_mask,VAR_3
clk_mgr_regs,VAR_4
clk_mgr_shift,VAR_5
dc_fixpt_floor,FUNC_2
dc_fixpt_from_int,FUNC_3
dc_fixpt_mul_int,FUNC_4
dce_clock_read_ss_info,FUNC_5
dcn2_funcs,VAR_6
dcn2_update_clocks_fpga,VAR_7
dentist_get_divider_from_did,FUNC_6
dcn20_clk_mgr_construct,FUNC_7
ctx,VAR_8
clk_mgr,VAR_9
pp_smu,VAR_10
dccg,VAR_11
dprefclk_did,VAR_12
target_div,VAR_13
pll_req_reg,VAR_14
pll_req,VAR_15
