Fitter report for Lab2
Tue Apr 16 23:22:51 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 16 23:22:51 2024       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Lab2                                        ;
; Top-level Entity Name              ; lab2                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,405 / 6,272 ( 22 % )                      ;
;     Total combinational functions  ; 1,316 / 6,272 ( 21 % )                      ;
;     Dedicated logic registers      ; 751 / 6,272 ( 12 % )                        ;
; Total registers                    ; 751                                         ;
; Total pins                         ; 18 / 92 ( 20 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 141,312 / 276,480 ( 51 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   3.2%      ;
;     Processor 5            ;   3.1%      ;
;     Processor 6            ;   3.0%      ;
;     Processor 7            ;   2.9%      ;
;     Processor 8            ;   2.8%      ;
;     Processors 9-16        ;   2.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2252 ) ; 0.00 % ( 0 / 2252 )        ; 0.00 % ( 0 / 2252 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2252 ) ; 0.00 % ( 0 / 2252 )        ; 0.00 % ( 0 / 2252 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2047 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 195 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/output_files/Lab2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,405 / 6,272 ( 22 % )     ;
;     -- Combinational with no register       ; 654                        ;
;     -- Register only                        ; 89                         ;
;     -- Combinational with a register        ; 662                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 649                        ;
;     -- 3 input functions                    ; 439                        ;
;     -- <=2 input functions                  ; 228                        ;
;     -- Register only                        ; 89                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1250                       ;
;     -- arithmetic mode                      ; 66                         ;
;                                             ;                            ;
; Total registers*                            ; 751 / 6,684 ( 11 % )       ;
;     -- Dedicated logic registers            ; 751 / 6,272 ( 12 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 113 / 392 ( 29 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 18 / 92 ( 20 % )           ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 19 / 30 ( 63 % )           ;
; Total block memory bits                     ; 141,312 / 276,480 ( 51 % ) ;
; Total block memory implementation bits      ; 175,104 / 276,480 ( 63 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global signals                              ; 4                          ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 6.0% / 6.0% / 5.9%         ;
; Peak interconnect usage (total/H/V)         ; 19.6% / 19.1% / 20.3%      ;
; Maximum fan-out                             ; 647                        ;
; Highest non-global fan-out                  ; 63                         ;
; Total fan-out                               ; 7425                       ;
; Average fan-out                             ; 3.36                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ;
;                                             ;                      ;                    ;                                ;
; Total logic elements                        ; 1270 / 6272 ( 20 % ) ; 135 / 6272 ( 2 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 596                  ; 58                 ; 0                              ;
;     -- Register only                        ; 72                   ; 17                 ; 0                              ;
;     -- Combinational with a register        ; 602                  ; 60                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;
;     -- 4 input functions                    ; 593                  ; 56                 ; 0                              ;
;     -- 3 input functions                    ; 415                  ; 24                 ; 0                              ;
;     -- <=2 input functions                  ; 190                  ; 38                 ; 0                              ;
;     -- Register only                        ; 72                   ; 17                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;
;     -- normal mode                          ; 1140                 ; 110                ; 0                              ;
;     -- arithmetic mode                      ; 58                   ; 8                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total registers                             ; 674                  ; 77                 ; 0                              ;
;     -- Dedicated logic registers            ; 674 / 6272 ( 11 % )  ; 77 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total LABs:  partially or completely used   ; 100 / 392 ( 26 % )   ; 14 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ;
; I/O pins                                    ; 18                   ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 141312               ; 0                  ; 0                              ;
; Total RAM block bits                        ; 175104               ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 19 / 30 ( 63 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                    ;                                ;
; Connections                                 ;                      ;                    ;                                ;
;     -- Input Connections                    ; 140                  ; 112                ; 0                              ;
;     -- Registered Input Connections         ; 49                   ; 87                 ; 0                              ;
;     -- Output Connections                   ; 163                  ; 89                 ; 0                              ;
;     -- Registered Output Connections        ; 3                    ; 89                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;
;     -- Total Connections                    ; 6951                 ; 713                ; 5                              ;
;     -- Registered Connections               ; 2655                 ; 496                ; 0                              ;
;                                             ;                      ;                    ;                                ;
; External Connections                        ;                      ;                    ;                                ;
;     -- Top                                  ; 102                  ; 201                ; 0                              ;
;     -- sld_hub:auto_hub                     ; 201                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;
;     -- Input Ports                          ; 37                   ; 37                 ; 0                              ;
;     -- Output Ports                         ; 12                   ; 54                 ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 21                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 1                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 25                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 30                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 43                 ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk   ; 23    ; 1        ; 0            ; 11           ; 7            ; 647                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; pbb   ; 24    ; 2        ; 0            ; 11           ; 14           ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[0] ; 69    ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[1] ; 50    ; 3        ; 13           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[2] ; 59    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[3] ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[4] ; 132   ; 8        ; 13           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[5] ; 138   ; 8        ; 7            ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[6] ; 65    ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; sw[7] ; 120   ; 7        ; 23           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0] ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[1] ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[2] ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[3] ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[4] ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[5] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[6] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led[7] ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; sw[4]                   ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; sw[5]                   ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )  ; 2.5V          ; --           ;
; 3        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ;
; 5        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 7        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 8        ; 3 / 12 ( 25 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 25         ; 2        ; pbb                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; led[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; led[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; led[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 69         ; 3        ; sw[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 70         ; 3        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; led[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; sw[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 83         ; 4        ; sw[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; sw[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; sw[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; led[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; sw[7]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; sw[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; sw[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; sw[1]    ; Incomplete set of assignments ;
; sw[2]    ; Incomplete set of assignments ;
; sw[3]    ; Incomplete set of assignments ;
; sw[4]    ; Incomplete set of assignments ;
; sw[5]    ; Incomplete set of assignments ;
; sw[6]    ; Incomplete set of assignments ;
; sw[7]    ; Incomplete set of assignments ;
; led[0]   ; Incomplete set of assignments ;
; led[1]   ; Incomplete set of assignments ;
; led[2]   ; Incomplete set of assignments ;
; led[3]   ; Incomplete set of assignments ;
; led[4]   ; Incomplete set of assignments ;
; led[5]   ; Incomplete set of assignments ;
; led[6]   ; Incomplete set of assignments ;
; led[7]   ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; sw[0]    ; Incomplete set of assignments ;
; pbb      ; Incomplete set of assignments ;
; sw[1]    ; Missing location assignment   ;
; sw[2]    ; Missing location assignment   ;
; sw[3]    ; Missing location assignment   ;
; sw[4]    ; Missing location assignment   ;
; sw[5]    ; Missing location assignment   ;
; sw[6]    ; Missing location assignment   ;
; sw[7]    ; Missing location assignment   ;
; led[0]   ; Missing location assignment   ;
; led[1]   ; Missing location assignment   ;
; led[2]   ; Missing location assignment   ;
; led[3]   ; Missing location assignment   ;
; led[4]   ; Missing location assignment   ;
; led[5]   ; Missing location assignment   ;
; led[6]   ; Missing location assignment   ;
; led[7]   ; Missing location assignment   ;
; clk      ; Missing location assignment   ;
; sw[0]    ; Missing location assignment   ;
; pbb      ; Missing location assignment   ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                    ; Entity Name                                   ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
; |lab2                                                                                                                                   ; 1405 (0)    ; 751 (0)                   ; 0 (0)         ; 141312      ; 19   ; 0            ; 0       ; 0         ; 18   ; 0            ; 654 (0)      ; 89 (0)            ; 662 (0)          ; |lab2                                                                                                                                                                                                                                                                                                                                                                                  ; lab2                                          ; work         ;
;    |Lab2_nios:u0|                                                                                                                       ; 1270 (0)    ; 674 (0)                   ; 0 (0)         ; 141312      ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 596 (0)      ; 72 (0)            ; 602 (0)          ; |lab2|Lab2_nios:u0                                                                                                                                                                                                                                                                                                                                                                     ; Lab2_nios                                     ; Lab2_nios    ;
;       |Lab2_nios_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 236 (0)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (0)      ; 4 (0)             ; 127 (0)          ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                       ; Lab2_nios_mm_interconnect_0                   ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                       ; Lab2_nios_mm_interconnect_0_cmd_demux         ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                               ; Lab2_nios_mm_interconnect_0_cmd_demux_001     ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                               ; Lab2_nios_mm_interconnect_0_cmd_demux_001     ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_demux_001:rsp_demux|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_demux_001:rsp_demux                                                                                                                                                                                                                                                                   ; Lab2_nios_mm_interconnect_0_cmd_demux_001     ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                              ; 58 (55)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (47)      ; 1 (1)             ; 9 (6)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                       ; Lab2_nios_mm_interconnect_0_cmd_mux           ; Lab2_nios    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                      ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 50 (47)          ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                           ; Lab2_nios_mm_interconnect_0_cmd_mux           ; Lab2_nios    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                      ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_router:router|                                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                             ; Lab2_nios_mm_interconnect_0_router            ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_router_001:router_001|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                     ; Lab2_nios_mm_interconnect_0_router_001        ; Lab2_nios    ;
;          |Lab2_nios_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                           ; Lab2_nios_mm_interconnect_0_rsp_mux           ; Lab2_nios    ;
;          |altera_avalon_sc_fifo:nios2_pd_debug_mem_slave_agent_rsp_fifo|                                                                ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_pd_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                         ; Lab2_nios    ;
;          |altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|                                                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                         ; Lab2_nios    ;
;          |altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                         ; Lab2_nios    ;
;          |altera_avalon_sc_fifo:pio_sw_s1_agent_rsp_fifo|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                         ; Lab2_nios    ;
;          |altera_merlin_master_agent:nios2_pd_data_master_agent|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_pd_data_master_agent                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                    ; Lab2_nios    ;
;          |altera_merlin_master_agent:nios2_pd_instruction_master_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_pd_instruction_master_agent                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                    ; Lab2_nios    ;
;          |altera_merlin_master_translator:nios2_pd_data_master_translator|                                                              ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_pd_data_master_translator                                                                                                                                                                                                                                                       ; altera_merlin_master_translator               ; Lab2_nios    ;
;          |altera_merlin_master_translator:nios2_pd_instruction_master_translator|                                                       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_pd_instruction_master_translator                                                                                                                                                                                                                                                ; altera_merlin_master_translator               ; Lab2_nios    ;
;          |altera_merlin_slave_agent:nios2_pd_debug_mem_slave_agent|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_pd_debug_mem_slave_agent                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                     ; Lab2_nios    ;
;          |altera_merlin_slave_agent:pio_sw_s1_agent|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_sw_s1_agent                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                     ; Lab2_nios    ;
;          |altera_merlin_slave_translator:nios2_pd_debug_mem_slave_translator|                                                           ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_pd_debug_mem_slave_translator                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                ; Lab2_nios    ;
;          |altera_merlin_slave_translator:onchip_mem_s1_translator|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_mem_s1_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                ; Lab2_nios    ;
;          |altera_merlin_slave_translator:pio_led_s1_translator|                                                                         ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_led_s1_translator                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                ; Lab2_nios    ;
;          |altera_merlin_slave_translator:pio_sw_s1_translator|                                                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lab2|Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_sw_s1_translator                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                ; Lab2_nios    ;
;       |Lab2_nios_nios2_PD:nios2_pd|                                                                                                     ; 1073 (0)    ; 569 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 485 (0)      ; 52 (0)            ; 536 (0)          ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd                                                                                                                                                                                                                                                                                                                                         ; Lab2_nios_nios2_PD                            ; Lab2_nios    ;
;          |Lab2_nios_nios2_PD_cpu:cpu|                                                                                                   ; 1073 (689)  ; 569 (302)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 485 (369)    ; 52 (5)            ; 536 (315)        ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu                                                                                                                                                                                                                                                                                                              ; Lab2_nios_nios2_PD_cpu                        ; Lab2_nios    ;
;             |Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|                                                     ; 384 (83)    ; 267 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (3)      ; 47 (0)            ; 221 (80)         ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci                                                                                                                                                                                                                                        ; Lab2_nios_nios2_PD_cpu_nios2_oci              ; Lab2_nios    ;
;                |Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|                              ; 140 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 44 (0)            ; 53 (0)           ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper                                                                                                                                              ; Lab2_nios_nios2_PD_cpu_debug_slave_wrapper    ; Lab2_nios    ;
;                   |Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|                             ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 37 (35)           ; 12 (10)          ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk                                                      ; Lab2_nios_nios2_PD_cpu_debug_slave_sysclk     ; Lab2_nios    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                       ; work         ;
;                   |Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|                                   ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 7 (3)             ; 44 (44)          ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck                                                            ; Lab2_nios_nios2_PD_cpu_debug_slave_tck        ; Lab2_nios    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                       ; work         ;
;                   |sld_virtual_jtag_basic:Lab2_nios_nios2_PD_cpu_debug_slave_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Lab2_nios_nios2_PD_cpu_debug_slave_phy                                                                                ; sld_virtual_jtag_basic                        ; work         ;
;                |Lab2_nios_nios2_PD_cpu_nios2_avalon_reg:the_Lab2_nios_nios2_PD_cpu_nios2_avalon_reg|                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_avalon_reg:the_Lab2_nios_nios2_PD_cpu_nios2_avalon_reg                                                                                                                                                    ; Lab2_nios_nios2_PD_cpu_nios2_avalon_reg       ; Lab2_nios    ;
;                |Lab2_nios_nios2_PD_cpu_nios2_oci_break:the_Lab2_nios_nios2_PD_cpu_nios2_oci_break|                                      ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 32 (32)          ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_oci_break:the_Lab2_nios_nios2_PD_cpu_nios2_oci_break                                                                                                                                                      ; Lab2_nios_nios2_PD_cpu_nios2_oci_break        ; Lab2_nios    ;
;                |Lab2_nios_nios2_PD_cpu_nios2_oci_debug:the_Lab2_nios_nios2_PD_cpu_nios2_oci_debug|                                      ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (1)             ; 7 (7)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_oci_debug:the_Lab2_nios_nios2_PD_cpu_nios2_oci_debug                                                                                                                                                      ; Lab2_nios_nios2_PD_cpu_nios2_oci_debug        ; Lab2_nios    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_oci_debug:the_Lab2_nios_nios2_PD_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                  ; altera_std_synchronizer                       ; work         ;
;                |Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|                                            ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 52 (52)          ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem                                                                                                                                                            ; Lab2_nios_nios2_PD_cpu_nios2_ocimem           ; Lab2_nios    ;
;                   |Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram                                                                           ; Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module   ; Lab2_nios    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                    ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                               ; work         ;
;             |Lab2_nios_nios2_PD_cpu_register_bank_a_module:Lab2_nios_nios2_PD_cpu_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_a_module:Lab2_nios_nios2_PD_cpu_register_bank_a                                                                                                                                                                                                                         ; Lab2_nios_nios2_PD_cpu_register_bank_a_module ; Lab2_nios    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_a_module:Lab2_nios_nios2_PD_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_a_module:Lab2_nios_nios2_PD_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                ; altsyncram_6mc1                               ; work         ;
;             |Lab2_nios_nios2_PD_cpu_register_bank_b_module:Lab2_nios_nios2_PD_cpu_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_b_module:Lab2_nios_nios2_PD_cpu_register_bank_b                                                                                                                                                                                                                         ; Lab2_nios_nios2_PD_cpu_register_bank_b_module ; Lab2_nios    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_b_module:Lab2_nios_nios2_PD_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                               ; altsyncram                                    ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_b_module:Lab2_nios_nios2_PD_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                ; altsyncram_6mc1                               ; work         ;
;       |Lab2_nios_onchip_mem:onchip_mem|                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_onchip_mem:onchip_mem                                                                                                                                                                                                                                                                                                                                     ; Lab2_nios_onchip_mem                          ; Lab2_nios    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_onchip_mem:onchip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                           ; altsyncram                                    ; work         ;
;             |altsyncram_6qf1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab2|Lab2_nios:u0|Lab2_nios_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_6qf1:auto_generated                                                                                                                                                                                                                                                                            ; altsyncram_6qf1                               ; work         ;
;       |Lab2_nios_pio_LED:pio_led|                                                                                                       ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 9 (9)            ; |lab2|Lab2_nios:u0|Lab2_nios_pio_LED:pio_led                                                                                                                                                                                                                                                                                                                                           ; Lab2_nios_pio_LED                             ; Lab2_nios    ;
;       |Lab2_nios_pio_SW:pio_sw|                                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab2|Lab2_nios:u0|Lab2_nios_pio_SW:pio_sw                                                                                                                                                                                                                                                                                                                                             ; Lab2_nios_pio_SW                              ; Lab2_nios    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |lab2|Lab2_nios:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                       ; Lab2_nios    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lab2|Lab2_nios:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                     ; Lab2_nios    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lab2|Lab2_nios:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                     ; Lab2_nios    ;
;    |sld_hub:auto_hub|                                                                                                                   ; 135 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 17 (0)            ; 60 (0)           ; |lab2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub                                       ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 134 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 17 (0)            ; 60 (0)           ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                 ; alt_sld_fab_with_jtag_input                   ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 134 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 17 (0)            ; 60 (0)           ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                              ; alt_sld_fab                                   ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 134 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 17 (3)            ; 60 (0)           ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                          ; alt_sld_fab_alt_sld_fab                       ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 14 (0)            ; 60 (0)           ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                              ; alt_sld_fab_alt_sld_fab_sldfabric             ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 130 (90)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (44)      ; 14 (12)           ; 60 (35)          ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                 ; sld_jtag_hub                                  ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                         ; sld_rom_sr                                    ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |lab2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                       ; sld_shadow_jsm                                ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; sw[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[4]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[5]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[6]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[7]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; led[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pbb    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; sw[1]                                                    ;                   ;         ;
; sw[2]                                                    ;                   ;         ;
; sw[3]                                                    ;                   ;         ;
; sw[4]                                                    ;                   ;         ;
; sw[5]                                                    ;                   ;         ;
; sw[6]                                                    ;                   ;         ;
; sw[7]                                                    ;                   ;         ;
; clk                                                      ;                   ;         ;
; sw[0]                                                    ;                   ;         ;
;      - Lab2_nios:u0|Lab2_nios_pio_SW:pio_sw|read_mux_out ; 0                 ; 6       ;
; pbb                                                      ;                   ;         ;
+----------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                               ; LCCOMB_X12_Y10_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                   ; LCCOMB_X11_Y10_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                   ; LCCOMB_X19_Y11_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|Lab2_nios_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                       ; LCCOMB_X13_Y12_N20 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_pd_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                      ; LCCOMB_X14_Y12_N0  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_mem_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                 ; LCCOMB_X12_Y11_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y15_N16 ; 12      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                 ; FF_X18_Y13_N17     ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                          ; LCCOMB_X10_Y15_N10 ; 63      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                              ; FF_X12_Y13_N17     ; 42      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                          ; FF_X14_Y17_N3      ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y13_N8  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|jxuir                           ; FF_X23_Y13_N15     ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|take_action_ocimem_a            ; LCCOMB_X26_Y15_N4  ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|take_action_ocimem_a~0          ; LCCOMB_X26_Y15_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|take_action_ocimem_a~1          ; LCCOMB_X23_Y13_N28 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|take_action_ocimem_b            ; LCCOMB_X23_Y13_N2  ; 37      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_sysclk:the_Lab2_nios_nios2_PD_cpu_debug_slave_sysclk|update_jdo_strobe               ; FF_X23_Y18_N17     ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|sr[11]~13                             ; LCCOMB_X23_Y18_N28 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|sr[33]~28                             ; LCCOMB_X23_Y18_N12 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|Lab2_nios_nios2_PD_cpu_debug_slave_tck:the_Lab2_nios_nios2_PD_cpu_debug_slave_tck|sr[36]~21                             ; LCCOMB_X23_Y18_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Lab2_nios_nios2_PD_cpu_debug_slave_phy|virtual_state_sdr~0                                       ; LCCOMB_X23_Y18_N18 ; 39      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_debug_slave_wrapper:the_Lab2_nios_nios2_PD_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:Lab2_nios_nios2_PD_cpu_debug_slave_phy|virtual_state_uir~0                                       ; LCCOMB_X23_Y18_N30 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_oci_break:the_Lab2_nios_nios2_PD_cpu_nios2_oci_break|break_readreg[4]~1                                                                                                              ; LCCOMB_X23_Y13_N24 ; 61      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|MonDReg[0]~8                                                                                                                          ; LCCOMB_X23_Y13_N20 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|ociram_reset_req                                                                                                                      ; LCCOMB_X28_Y14_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                        ; LCCOMB_X17_Y12_N16 ; 2       ; Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|address[8]                                                                                                                                                                                                        ; FF_X19_Y14_N1      ; 37      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                         ; FF_X14_Y14_N21     ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                        ; FF_X11_Y14_N9      ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|R_src1~37                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y17_N20 ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|R_src2_hi~2                                                                                                                                                                                                                                                                             ; LCCOMB_X13_Y16_N8  ; 15      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y16_N20 ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                 ; FF_X14_Y17_N9      ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y13_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y13_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y13_N28 ; 31      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_onchip_mem:onchip_mem|wren~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y11_N24 ; 16      ; Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|Lab2_nios_pio_LED:pio_led|always0~4                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y10_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                             ; FF_X21_Y17_N1      ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Lab2_nios:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X21_Y17_N17     ; 393     ; Async. clear              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 124     ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_23             ; 647     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pbb                                                                                                                                                                                                                                                                                                                                                         ; PIN_24             ; 3       ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X23_Y10_N29     ; 12      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X16_Y18_N16 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X16_Y18_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X18_Y9_N4   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X16_Y18_N26 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X19_Y10_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X19_Y9_N22  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X16_Y18_N6  ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X16_Y18_N28 ; 5       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X23_Y10_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~13      ; LCCOMB_X16_Y18_N12 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~22 ; LCCOMB_X18_Y11_N10 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~23 ; LCCOMB_X17_Y11_N22 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X18_Y10_N1      ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X18_Y10_N3      ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X18_Y10_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X21_Y11_N25     ; 25      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X16_Y18_N24 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                            ;
+----------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                           ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Lab2_nios:u0|altera_reset_controller:rst_controller|r_sync_rst ; FF_X21_Y17_N17 ; 393     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                   ; JTAG_X1_Y12_N0 ; 124     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                            ; PIN_23         ; 647     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pbb                                                            ; PIN_24         ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X27_Y14_N0                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_a_module:Lab2_nios_nios2_PD_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y16_N0                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_register_bank_b_module:Lab2_nios_nios2_PD_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y15_N0                                                                                                                                                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Lab2_nios:u0|Lab2_nios_onchip_mem:onchip_mem|altsyncram:the_altsyncram|altsyncram_6qf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                           ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16   ; None ; M9K_X15_Y10_N0, M9K_X27_Y11_N0, M9K_X27_Y12_N0, M9K_X15_Y17_N0, M9K_X15_Y13_N0, M9K_X15_Y8_N0, M9K_X15_Y14_N0, M9K_X27_Y16_N0, M9K_X15_Y18_N0, M9K_X27_Y15_N0, M9K_X15_Y19_N0, M9K_X15_Y12_N0, M9K_X15_Y11_N0, M9K_X27_Y19_N0, M9K_X27_Y17_N0, M9K_X27_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,362 / 32,401 ( 7 % ) ;
; C16 interconnects     ; 8 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 1,329 / 21,816 ( 6 % ) ;
; Direct links          ; 190 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 625 / 10,320 ( 6 % )   ;
; R24 interconnects     ; 25 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 1,727 / 28,186 ( 6 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.43) ; Number of LABs  (Total = 113) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 7                             ;
; 14                                          ; 5                             ;
; 15                                          ; 19                            ;
; 16                                          ; 50                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 113) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 65                            ;
; 1 Clock                            ; 90                            ;
; 1 Clock enable                     ; 31                            ;
; 1 Sync. clear                      ; 10                            ;
; 1 Sync. load                       ; 25                            ;
; 2 Clock enables                    ; 10                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.81) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 8                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 4                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 9                             ;
; 21                                           ; 9                             ;
; 22                                           ; 10                            ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 10                            ;
; 26                                           ; 2                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.96) ; Number of LABs  (Total = 113) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 10                            ;
; 2                                               ; 5                             ;
; 3                                               ; 6                             ;
; 4                                               ; 1                             ;
; 5                                               ; 7                             ;
; 6                                               ; 5                             ;
; 7                                               ; 5                             ;
; 8                                               ; 3                             ;
; 9                                               ; 10                            ;
; 10                                              ; 10                            ;
; 11                                              ; 10                            ;
; 12                                              ; 12                            ;
; 13                                              ; 7                             ;
; 14                                              ; 3                             ;
; 15                                              ; 6                             ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.24) ; Number of LABs  (Total = 113) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 1                             ;
; 15                                           ; 3                             ;
; 16                                           ; 6                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 4                             ;
; 20                                           ; 5                             ;
; 21                                           ; 2                             ;
; 22                                           ; 10                            ;
; 23                                           ; 5                             ;
; 24                                           ; 1                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 0                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 8            ; 0            ; 0            ; 10           ; 0            ; 8            ; 10           ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 14           ; 22           ; 22           ; 12           ; 22           ; 14           ; 12           ; 22           ; 22           ; 22           ; 14           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sw[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pbb                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|writedata[28]                                                                               ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.054             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|writedata[27]                                                                               ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.054             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|MonDReg[28]     ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a28~porta_datain_reg0 ; 0.054             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|MonDReg[27]     ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.054             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|jtag_ram_access ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a27~porta_datain_reg0 ; 0.054             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|MonDReg[11]     ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.053             ;
; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|writedata[11]                                                                               ; Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_ocimem:the_Lab2_nios_nios2_PD_cpu_nios2_ocimem|Lab2_nios_nios2_PD_cpu_ociram_sp_ram_module:Lab2_nios_nios2_PD_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.053             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "Lab2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Lab2_nios/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'Lab2_nios/synthesis/submodules/Lab2_nios_nios2_PD_cpu.sdc'
Info (332104): Reading SDC File: 'lab2.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at lab2.sdc(43): altera_reserved_tdi[] could not be matched with a port File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 43
Warning (332049): Ignored set_input_delay at lab2.sdc(43): Argument <targets> is an empty collection File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 43
    Info (332050): set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tdi[]}] File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 43
Warning (332174): Ignored filter at lab2.sdc(44): altera_reserved_tms[] could not be matched with a port File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 44
Warning (332049): Ignored set_input_delay at lab2.sdc(44): Argument <targets> is an empty collection File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 44
    Info (332050): set_input_delay -add_delay -clock [get_clocks {clock}] 10.000 [get_ports {altera_reserved_tms[]}] File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sdc Line: 44
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   40.000        clock
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sv Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pbb~input (placed in PIN 24 (CLK2, DIFFCLK_1p)) File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/lab2.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Lab2_nios:u0|altera_reset_controller:rst_controller|r_sync_rst  File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/Lab2_nios/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Lab2_nios:u0|altera_reset_controller:rst_controller|WideOr0~0 File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/Lab2_nios/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|W_rf_wren File: D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/Lab2_nios/synthesis/submodules/Lab2_nios_nios2_PD_cpu.v Line: 3451
        Info (176357): Destination node Lab2_nios:u0|Lab2_nios_nios2_PD:nios2_pd|Lab2_nios_nios2_PD_cpu:cpu|Lab2_nios_nios2_PD_cpu_nios2_oci:the_Lab2_nios_nios2_PD_cpu_nios2_oci|Lab2_nios_nios2_PD_cpu_nios2_oci_debug:the_Lab2_nios_nios2_PD_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: d:/intelfpga/18.1/quartuslitesetup/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 8 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/output_files/Lab2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6513 megabytes
    Info: Processing ended: Tue Apr 16 23:22:52 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Legion/Quartus and Verilog/Verilog/Third year/6th semester/labs/Lab13 - Lab_NIOSII_2/Lab_NIOSII_2/Lab2/output_files/Lab2.fit.smsg.


