ARM R0111
"PodWR PodRW PodWW Wse DMBdWR Fre"
Cycle=Fre PodWR PodRW PodWW Wse DMBdWR
Relax=[Wse,DMBdWR,Fre]
Safe=PodWW PodWR PodRW
Prefetch=0:x=F,0:a=W,1:a=F,1:x=T
Com=Ws Fr
Orig=PodWR PodRW PodWW Wse DMBdWR Fre
{
%x0=x; %y0=y; %z0=z; %a0=a;
%a1=a; %x1=x;
}
 P0           | P1           ;
 MOV R0,#1    | MOV R0,#2    ;
 STR R0,[%x0] | STR R0,[%a1] ;
 LDR R1,[%y0] | DMB          ;
 MOV R2,#1    | LDR R1,[%x1] ;
 STR R2,[%z0] |              ;
 MOV R3,#1    |              ;
 STR R3,[%a0] |              ;
exists
(a=2 /\ 1:R1=0)
