<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:16:43.1643</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.01.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0009342</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND METHOD OF MANUFACTURING FOR  THE SAME</inventionTitleEng><openDate>2023.07.31</openDate><openNumber>10-2023-0113450</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/075</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/825</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치는 기판부; 상기 기판부 상에 이격되어 배치된 제1 뱅크들; 상기 제1 뱅크 상에 배치되고 상기 제1 뱅크를 덮으며 상호 이격되어 배치된 제1 전극과 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고, 상기 발광 소자는 활성층, 상기 활성층과 상기 제2 전극 사이의 제1 반도체층, 및 상기 활성층과 상기 제1 전극 사이의 제2 반도체층을 포함하고, 상기 제1 반도체층은, 메인 반도체층, 및 상기 메인 반도체층 내에 삽입된 나노 포러스층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판부;상기 기판부 상에 이격되어 배치된 제1 뱅크들;상기 제1 뱅크 상에 배치되고 상기 제1 뱅크를 덮으며 상호 이격되어 배치된 제1 전극과 제2 전극; 및상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자를 포함하고,상기 발광 소자는 활성층, 상기 활성층과 상기 제2 전극 사이의 제1 반도체층, 및상기 활성층과 상기 제1 전극 사이의 제2 반도체층을 포함하고,상기 제1 반도체층은, 메인 반도체층, 및상기 메인 반도체층 내에 삽입된 나노 포러스층을 포함하는 표시 장치.  </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 메인 반도체층은 상기 나노 포러스층의 상면, 및 상기 상면과 대향하는 하면과 직접 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 메인 반도체층은 n형 Si로 도핑된 n-GaN를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제2 반도체층은 p형 Si로 도핑된 n-GaN를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 반도체층은 상기 나노 포러스층과 상기 메인 반도체층 사이의 일측 서브 반도체층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 일측 서브 반도체층은 n형 Si로 도핑된 n-GaN를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 메인 반도체층의 n형 Si 도핑 농도는 상기 일측 서브 반도체층의 n형 Si 도핑 농도보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 발광 소자의 단부는 상기 메인 반도체층의 단부 및 상기 나노 포러스층의 단부와 정렬된 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서,상기 제1 반도체층은 상기 나노 포러스층을 사이에 두고 상기 일측 서브 반도체층과 이격된 타측 서브 반도체층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 타측 서브 반도체층은 n형 Si로 도핑된 n-GaN를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 메인 반도체층의 n형 Si 도핑 농도는 상기 타측 서브 반도체층의 n형 Si 도핑 농도보다 큰 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 발광 소자는 상기 활성층의 상면, 상기 메인 반도체층의 상면, 및 상기 제2 반도체층의 상면과 상기 활성층의 하면, 상기 메인 반도체층의 하면, 및 상기 제2 반도체층의 하면을 각각 커버하는 절연막을 더 포함하는 표시 장치.   </claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 활성층의 두께는 상기 메인 반도체층의 두께보다 작고, 상기 발광 소자는, 상기 활성층에 의해 노출되는 상기 메인 반도체층이 측면에 배치된 절연막을 더 포함하는 표시 장치. </claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 절연막은 상기 활성층의 상면, 및 하면에 각각 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서,상기 활성층의 두께는 상기 메인 반도체층의 두께보다 작고, 상기 발광 소자는 상기 활성층에 의해 노출되는 상기 메인 반도체층의 측면에 배치된 제1 절연막, 및 상기 활성층의 상면, 상기 메인 반도체층의 상면, 및 상기 제2 반도체층의 상면과 상기 활성층의 하면, 상기 메인 반도체층의 하면, 및 상기 제2 반도체층의 하면을 각각 커버하는 제2 절연막을 더 포함하는 표시 장치.   </claim></claimInfo><claimInfo><claim>16. 기판 상에 언도프드 반도체층을 형성하는 단계;상기 언도프드 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 중간 반도체층을 형성하는 단계;상기 중간 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 제1 서브 반도체층을 형성하는 단계;상기 중간 반도체층을 전기화학적 식각하여 나노 포러스층을 형성하는 단계;상기 제1 서브 반도체층 상에 하드 마스크를 배치하여, 상기 나노 포러스층, 및 상기 제1 서브 반도체층을 식각하는 단계;상기 나노 포러스층의 측면, 및 상기 제1 서브 반도체층의 측면 상에 메인 반도체층을 형성하는 단계;상기 하드 마스크를 제거하고 상기 메인 반도체층을 재성장시키는 단계;상기 메인 반도체층 상에 활성층을 형성하는 단계;상기 활성층 상에 p형 Si로 도핑된 n-GaN를 포함하는 제2 반도체층을 형성하는 단계;상기 제2 반도체층 상에 전극층을 형성하는 단계; 및상기 전극층 상의 마스크를 이용하여 상기 전극층, 상기 제2 반도체층, 상기 활성층, 및 상기 메인 반도체층을 식각하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 메인 반도체층의 n형 Si 도핑 농도는 상기 제1 서브 반도체층의 n형 Si 도핑 농도 및 상기 제1 서브 반도체층의 n형 Si 도핑 농도보다 큰 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 전극층 상의 마스크를 이용하여 상기 전극층, 상기 제2 반도체층, 상기 활성층, 및 상기 메인 반도체층을 식각하는 단계 이후, 상기 활성층의 측면, 상기 메인 반도체층의 측면, 및 상기 제2 반도체층의 측면을 커버하는 절연막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,상기 기판 상에 언도프드 반도체층을 형성하는 단계와 상기 언도프드 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 중간 반도체층을 형성하는 단계 사이에 상기 언도프드 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 제2 서브 반도체층을 형성하는 단계를 더 포함하고, 상기 제1 서브 반도체층 상에 하드 마스크를 배치하여, 상기 나노 포러스층, 및 상기 제1 서브 반도체층을 식각하는 단계에서, 상기 제2 서브 반도체층을 더 식각하고, 상기 메인 반도체층은 상기 제2 서브 반도체층의 측면 상에 더 형성된 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 기판 상에 언도프드 반도체층을 형성하는 단계;상기 언도프드 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 중간 반도체층을 형성하는 단계;상기 중간 반도체층 상에 n형 Si로 도핑된 n-GaN를 포함하는 제1 서브 반도체층을 형성하는 단계;상기 중간 반도체층을 전기화학적 식각하여 나노 포러스층을 형성하는 단계;상기 제1 서브 반도체층 상에 제1 하드 마스크를 배치하여, 상기 나노 포러스층, 및 상기 제1 서브 반도체층을 식각하는 단계;상기 나노 포러스층의 측면, 및 상기 제1 서브 반도체층의 측면 상에 메인 반도체층을 형성하는 단계;상기 제1 하드 마스크를 제거하고 상기 메인 반도체층을 재성장시키는 단계;상기 재성장된 메인 반도체층 상에 관통홀을 포함하는 제2 하드 마스크를 배치하는 단계;상기 제2 하드 마스크의 상기 관통홀을 통해 상기 재성장된 메인 반도체층 상에 활성층을 형성하는 단계;상기 제2 하드 마스크 및 상기 활성층 상에 p형 Si로 도핑된 n-GaN를 포함하는 제2 반도체층을 형성하는 단계;상기 제2 반도체층 상에 전극층을 형성하는 단계; 및상기 전극층 상의 마스크를 이용하여 상기 전극층, 상기 마스크, 상기 제2 반도체층, 및 상기 메인 반도체층을 식각하는 단계를 포함하는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>PARK, Hoo Keun</engName><name>박후근</name></inventorInfo><inventorInfo><address>대전광역시 중구...</address><code> </code><country> </country><engName>KIM, Sang Jo</engName><name>김상조</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>KIM, Su Jeong</engName><name>김수정</name></inventorInfo><inventorInfo><address>서울특별시 은평구...</address><code> </code><country> </country><engName>LEE, Byung Ju</engName><name>이병주</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.01.21</receiptDate><receiptNumber>1-1-2022-0081048-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1289347-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>9-5-2025-1009493-76</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220009342.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93486f7527b660e87b3f961511f8132fe18aa4918d380eaeb7059af36729e1bde6c18f12af93d5e06203104e6bda0df771e08d32b54868485b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6668c5ec20403df3607f59233f8b1bd5c1b7a8eb83a2c2d0ac8d9fa4e2696ebfe484f96e9c3b1abd0c637914081a17bcf425e2f92b7c1610</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>