Partition Merge report for X68KeplerX
Sun Sep 11 19:50:38 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun Sep 11 19:50:38 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; X68KeplerX                                  ;
; Top-level Entity Name              ; X68KeplerX                                  ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 16,259                                      ;
;     Total combinational functions  ; 11,378                                      ;
;     Dedicated logic registers      ; 8,481                                       ;
; Total registers                    ; 8489                                        ;
; Total pins                         ; 150                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 151,746                                     ;
; Embedded Multiplier 9-bit elements ; 4                                           ;
; Total PLLs                         ; 2                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                     ;
+---------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+---------+
; Name                      ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                           ; Details ;
+---------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+---------+
; adpcm_req                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; adpcm_req                                                                                   ; N/A     ;
; adpcm_req                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; adpcm_req                                                                                   ; N/A     ;
; bus_mode[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[0]~60                                                                              ; N/A     ;
; bus_mode[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[0]~60                                                                              ; N/A     ;
; bus_mode[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[1]~46                                                                              ; N/A     ;
; bus_mode[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[1]~46                                                                              ; N/A     ;
; bus_mode[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[2]~61                                                                              ; N/A     ;
; bus_mode[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[2]~61                                                                              ; N/A     ;
; bus_mode[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[3]~57                                                                              ; N/A     ;
; bus_mode[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_mode[3]~57                                                                              ; N/A     ;
; bus_state.BS_IDLE         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_IDLE~_wirecell                                                                 ; N/A     ;
; bus_state.BS_IDLE         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_IDLE~_wirecell                                                                 ; N/A     ;
; bus_state.BS_M_ABOUT_L    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_L                                                                      ; N/A     ;
; bus_state.BS_M_ABOUT_L    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_L                                                                      ; N/A     ;
; bus_state.BS_M_ABOUT_L2   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_L2                                                                     ; N/A     ;
; bus_state.BS_M_ABOUT_L2   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_L2                                                                     ; N/A     ;
; bus_state.BS_M_ABOUT_U    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_U                                                                      ; N/A     ;
; bus_state.BS_M_ABOUT_U    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_U                                                                      ; N/A     ;
; bus_state.BS_M_ABOUT_U2   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_U2                                                                     ; N/A     ;
; bus_state.BS_M_ABOUT_U2   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_ABOUT_U2                                                                     ; N/A     ;
; bus_state.BS_M_DBIN       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN                                                                         ; N/A     ;
; bus_state.BS_M_DBIN       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN                                                                         ; N/A     ;
; bus_state.BS_M_DBIN2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN2                                                                        ; N/A     ;
; bus_state.BS_M_DBIN2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN2                                                                        ; N/A     ;
; bus_state.BS_M_DBIN_WAIT  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN_WAIT                                                                    ; N/A     ;
; bus_state.BS_M_DBIN_WAIT  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBIN_WAIT                                                                    ; N/A     ;
; bus_state.BS_M_DBOUT      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBOUT                                                                        ; N/A     ;
; bus_state.BS_M_DBOUT      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBOUT                                                                        ; N/A     ;
; bus_state.BS_M_DBOUT_WAIT ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBOUT_WAIT                                                                   ; N/A     ;
; bus_state.BS_M_DBOUT_WAIT ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_DBOUT_WAIT                                                                   ; N/A     ;
; bus_state.BS_M_FIN        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_FIN                                                                          ; N/A     ;
; bus_state.BS_M_FIN        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_FIN                                                                          ; N/A     ;
; bus_state.BS_M_FIN_WAIT   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_FIN_WAIT                                                                     ; N/A     ;
; bus_state.BS_M_FIN_WAIT   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_M_FIN_WAIT                                                                     ; N/A     ;
; bus_state.BS_S_ABIN_L     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_L                                                                       ; N/A     ;
; bus_state.BS_S_ABIN_L     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_L                                                                       ; N/A     ;
; bus_state.BS_S_ABIN_L2    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_L2                                                                      ; N/A     ;
; bus_state.BS_S_ABIN_L2    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_L2                                                                      ; N/A     ;
; bus_state.BS_S_ABIN_U     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_U                                                                       ; N/A     ;
; bus_state.BS_S_ABIN_U     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_U                                                                       ; N/A     ;
; bus_state.BS_S_ABIN_U2    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_U2                                                                      ; N/A     ;
; bus_state.BS_S_ABIN_U2    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_ABIN_U2                                                                      ; N/A     ;
; bus_state.BS_S_DBIN       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBIN                                                                         ; N/A     ;
; bus_state.BS_S_DBIN       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBIN                                                                         ; N/A     ;
; bus_state.BS_S_DBIN2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBIN2                                                                        ; N/A     ;
; bus_state.BS_S_DBIN2      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBIN2                                                                        ; N/A     ;
; bus_state.BS_S_DBOUT      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A     ;
; bus_state.BS_S_DBOUT      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                         ; N/A     ;
; bus_state.BS_S_DBOUT_P    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBOUT_P                                                                      ; N/A     ;
; bus_state.BS_S_DBOUT_P    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_DBOUT_P                                                                      ; N/A     ;
; e8255:PPI|PCLo[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[0]                                                                         ; N/A     ;
; e8255:PPI|PCLo[0]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[0]                                                                         ; N/A     ;
; e8255:PPI|PCLo[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[1]                                                                         ; N/A     ;
; e8255:PPI|PCLo[1]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[1]                                                                         ; N/A     ;
; e8255:PPI|PCLo[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[2]                                                                         ; N/A     ;
; e8255:PPI|PCLo[2]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[2]                                                                         ; N/A     ;
; e8255:PPI|PCLo[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[3]                                                                         ; N/A     ;
; e8255:PPI|PCLo[3]         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[3]                                                                         ; N/A     ;
; e8255:PPI|sys_clk         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mainpll:mainpll_inst|altpll:altpll_component|mainpll_altpll:auto_generated|wire_pll1_clk[2] ; N/A     ;
; i_as_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[21]                                                                                  ; N/A     ;
; i_as_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[21]                                                                                  ; N/A     ;
; i_as_n_d                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; i_as_n_d~_wirecell                                                                          ; N/A     ;
; i_as_n_d                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; i_as_n_d~_wirecell                                                                          ; N/A     ;
; i_bg_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[5]                                                                                   ; N/A     ;
; i_bg_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[5]                                                                                   ; N/A     ;
; i_dtack_n                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[27]                                                                                  ; N/A     ;
; i_dtack_n                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[27]                                                                                  ; N/A     ;
; i_lds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[22]                                                                                  ; N/A     ;
; i_lds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[22]                                                                                  ; N/A     ;
; i_rw                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[24]                                                                                  ; N/A     ;
; i_rw                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[24]                                                                                  ; N/A     ;
; i_uds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[23]                                                                                  ; N/A     ;
; i_uds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO0[23]                                                                                  ; N/A     ;
; mercury_req               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mercury_req                                                                                 ; N/A     ;
; mercury_req               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; mercury_req                                                                                 ; N/A     ;
; o_as_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_as_n~_wirecell                                                                            ; N/A     ;
; o_as_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_as_n~_wirecell                                                                            ; N/A     ;
; o_bgack_n                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_bgack_n~_wirecell                                                                         ; N/A     ;
; o_bgack_n                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_bgack_n~_wirecell                                                                         ; N/A     ;
; o_br_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_br_n~_wirecell                                                                            ; N/A     ;
; o_br_n                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_br_n~_wirecell                                                                            ; N/A     ;
; o_lds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_lds_n~_wirecell                                                                           ; N/A     ;
; o_lds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_lds_n~_wirecell                                                                           ; N/A     ;
; o_uds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_uds_n~_wirecell                                                                           ; N/A     ;
; o_uds_n                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; o_uds_n~_wirecell                                                                           ; N/A     ;
; pGPIO1[10]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[10]                                                                                  ; N/A     ;
; pGPIO1[10]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[10]                                                                                  ; N/A     ;
; pGPIO1[11]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[11]                                                                                  ; N/A     ;
; pGPIO1[11]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[11]                                                                                  ; N/A     ;
; pGPIO1[12]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[12]                                                                                  ; N/A     ;
; pGPIO1[12]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[12]                                                                                  ; N/A     ;
; pGPIO1[13]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[13]                                                                                  ; N/A     ;
; pGPIO1[13]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[13]                                                                                  ; N/A     ;
; pGPIO1[14]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[14]                                                                                  ; N/A     ;
; pGPIO1[14]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[14]                                                                                  ; N/A     ;
; pGPIO1[15]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[15]                                                                                  ; N/A     ;
; pGPIO1[15]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[15]                                                                                  ; N/A     ;
; pGPIO1[16]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[16]                                                                                  ; N/A     ;
; pGPIO1[16]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[16]                                                                                  ; N/A     ;
; pGPIO1[17]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[17]                                                                                  ; N/A     ;
; pGPIO1[17]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[17]                                                                                  ; N/A     ;
; pGPIO1[18]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[18]                                                                                  ; N/A     ;
; pGPIO1[18]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[18]                                                                                  ; N/A     ;
; pGPIO1[19]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[19]                                                                                  ; N/A     ;
; pGPIO1[19]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[19]                                                                                  ; N/A     ;
; pGPIO1[20]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[20]                                                                                  ; N/A     ;
; pGPIO1[20]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[20]                                                                                  ; N/A     ;
; pGPIO1[21]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[21]                                                                                  ; N/A     ;
; pGPIO1[21]                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[21]                                                                                  ; N/A     ;
; pGPIO1[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[6]                                                                                   ; N/A     ;
; pGPIO1[6]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[6]                                                                                   ; N/A     ;
; pGPIO1[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[7]                                                                                   ; N/A     ;
; pGPIO1[7]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[7]                                                                                   ; N/A     ;
; pGPIO1[8]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[8]                                                                                   ; N/A     ;
; pGPIO1[8]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[8]                                                                                   ; N/A     ;
; pGPIO1[9]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[9]                                                                                   ; N/A     ;
; pGPIO1[9]                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; pGPIO1[9]                                                                                   ; N/A     ;
; ppi_pclo[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[0]                                                                         ; N/A     ;
; ppi_pclo[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[0]                                                                         ; N/A     ;
; ppi_pclo[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[1]                                                                         ; N/A     ;
; ppi_pclo[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[1]                                                                         ; N/A     ;
; ppi_pclo[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[2]                                                                         ; N/A     ;
; ppi_pclo[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[2]                                                                         ; N/A     ;
; ppi_pclo[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[3]                                                                         ; N/A     ;
; ppi_pclo[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; e8255:PPI|ODAT_C[3]                                                                         ; N/A     ;
; ppi_req                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ppi_req                                                                                     ; N/A     ;
; ppi_req                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ppi_req                                                                                     ; N/A     ;
; sys_addr[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[0]                                                                                 ; N/A     ;
; sys_addr[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[0]                                                                                 ; N/A     ;
; sys_addr[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[10]                                                                                ; N/A     ;
; sys_addr[10]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[10]                                                                                ; N/A     ;
; sys_addr[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[11]                                                                                ; N/A     ;
; sys_addr[11]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[11]                                                                                ; N/A     ;
; sys_addr[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[12]                                                                                ; N/A     ;
; sys_addr[12]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[12]                                                                                ; N/A     ;
; sys_addr[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[13]                                                                                ; N/A     ;
; sys_addr[13]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[13]                                                                                ; N/A     ;
; sys_addr[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[14]                                                                                ; N/A     ;
; sys_addr[14]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[14]                                                                                ; N/A     ;
; sys_addr[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[15]                                                                                ; N/A     ;
; sys_addr[15]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[15]                                                                                ; N/A     ;
; sys_addr[16]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[16]                                                                                ; N/A     ;
; sys_addr[16]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[16]                                                                                ; N/A     ;
; sys_addr[17]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[17]                                                                                ; N/A     ;
; sys_addr[17]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[17]                                                                                ; N/A     ;
; sys_addr[18]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[18]                                                                                ; N/A     ;
; sys_addr[18]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[18]                                                                                ; N/A     ;
; sys_addr[19]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[19]                                                                                ; N/A     ;
; sys_addr[19]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[19]                                                                                ; N/A     ;
; sys_addr[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[1]                                                                                 ; N/A     ;
; sys_addr[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[1]                                                                                 ; N/A     ;
; sys_addr[20]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[20]                                                                                ; N/A     ;
; sys_addr[20]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[20]                                                                                ; N/A     ;
; sys_addr[21]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[21]                                                                                ; N/A     ;
; sys_addr[21]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[21]                                                                                ; N/A     ;
; sys_addr[22]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[22]                                                                                ; N/A     ;
; sys_addr[22]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[22]                                                                                ; N/A     ;
; sys_addr[23]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[23]                                                                                ; N/A     ;
; sys_addr[23]              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[23]                                                                                ; N/A     ;
; sys_addr[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[2]                                                                                 ; N/A     ;
; sys_addr[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[2]                                                                                 ; N/A     ;
; sys_addr[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[3]                                                                                 ; N/A     ;
; sys_addr[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[3]                                                                                 ; N/A     ;
; sys_addr[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[4]                                                                                 ; N/A     ;
; sys_addr[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[4]                                                                                 ; N/A     ;
; sys_addr[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[5]                                                                                 ; N/A     ;
; sys_addr[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[5]                                                                                 ; N/A     ;
; sys_addr[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[6]                                                                                 ; N/A     ;
; sys_addr[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[6]                                                                                 ; N/A     ;
; sys_addr[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[7]                                                                                 ; N/A     ;
; sys_addr[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[7]                                                                                 ; N/A     ;
; sys_addr[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[8]                                                                                 ; N/A     ;
; sys_addr[8]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[8]                                                                                 ; N/A     ;
; sys_addr[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[9]                                                                                 ; N/A     ;
; sys_addr[9]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_addr[9]                                                                                 ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|gnd      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; auto_signaltap_0|vcc      ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                         ; N/A     ;
; bus_state.BS_S_FIN        ; post-fitting  ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_FIN                                                                          ; N/A     ;
; bus_state.BS_S_FIN        ; post-fitting  ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_FIN                                                                          ; N/A     ;
; bus_state.BS_S_FIN_WAIT   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_FIN_WAIT                                                                     ; N/A     ;
; bus_state.BS_S_FIN_WAIT   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; bus_state.BS_S_FIN_WAIT                                                                     ; N/A     ;
; e6258:adpcm|divcount[0]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[0]                                                                     ; N/A     ;
; e6258:adpcm|divcount[0]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[0]                                                                     ; N/A     ;
; e6258:adpcm|divcount[1]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[1]                                                                     ; N/A     ;
; e6258:adpcm|divcount[1]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[1]                                                                     ; N/A     ;
; e6258:adpcm|divcount[2]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[2]                                                                     ; N/A     ;
; e6258:adpcm|divcount[2]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[2]                                                                     ; N/A     ;
; e6258:adpcm|divcount[3]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[3]                                                                     ; N/A     ;
; e6258:adpcm|divcount[3]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[3]                                                                     ; N/A     ;
; e6258:adpcm|divcount[4]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[4]                                                                     ; N/A     ;
; e6258:adpcm|divcount[4]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[4]                                                                     ; N/A     ;
; e6258:adpcm|divcount[5]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[5]                                                                     ; N/A     ;
; e6258:adpcm|divcount[5]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[5]                                                                     ; N/A     ;
; e6258:adpcm|divcount[6]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[6]                                                                     ; N/A     ;
; e6258:adpcm|divcount[6]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[6]                                                                     ; N/A     ;
; e6258:adpcm|divcount[7]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[7]                                                                     ; N/A     ;
; e6258:adpcm|divcount[7]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|divcount[7]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[0]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[0]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[0]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[0]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[1]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[1]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[1]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[1]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[2]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[2]                                                                     ; N/A     ;
; e6258:adpcm|sftcount[2]   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; e6258:adpcm|sftcount[2]                                                                     ; N/A     ;
; o_sdata[0]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[0]                                                                                  ; N/A     ;
; o_sdata[0]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[0]                                                                                  ; N/A     ;
; o_sdata[10]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[10]                                                                                 ; N/A     ;
; o_sdata[10]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[10]                                                                                 ; N/A     ;
; o_sdata[11]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[11]                                                                                 ; N/A     ;
; o_sdata[11]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[11]                                                                                 ; N/A     ;
; o_sdata[12]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[12]                                                                                 ; N/A     ;
; o_sdata[12]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[12]                                                                                 ; N/A     ;
; o_sdata[13]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[13]                                                                                 ; N/A     ;
; o_sdata[13]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[13]                                                                                 ; N/A     ;
; o_sdata[14]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[14]                                                                                 ; N/A     ;
; o_sdata[14]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[14]                                                                                 ; N/A     ;
; o_sdata[15]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[15]                                                                                 ; N/A     ;
; o_sdata[15]               ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[15]                                                                                 ; N/A     ;
; o_sdata[1]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[1]                                                                                  ; N/A     ;
; o_sdata[1]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[1]                                                                                  ; N/A     ;
; o_sdata[2]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[2]                                                                                  ; N/A     ;
; o_sdata[2]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[2]                                                                                  ; N/A     ;
; o_sdata[3]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[3]                                                                                  ; N/A     ;
; o_sdata[3]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[3]                                                                                  ; N/A     ;
; o_sdata[4]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[4]                                                                                  ; N/A     ;
; o_sdata[4]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[4]                                                                                  ; N/A     ;
; o_sdata[5]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[5]                                                                                  ; N/A     ;
; o_sdata[5]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[5]                                                                                  ; N/A     ;
; o_sdata[6]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[6]                                                                                  ; N/A     ;
; o_sdata[6]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[6]                                                                                  ; N/A     ;
; o_sdata[7]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[7]                                                                                  ; N/A     ;
; o_sdata[7]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[7]                                                                                  ; N/A     ;
; o_sdata[8]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[8]                                                                                  ; N/A     ;
; o_sdata[8]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[8]                                                                                  ; N/A     ;
; o_sdata[9]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[9]                                                                                  ; N/A     ;
; o_sdata[9]                ; post-fitting  ; connected ; Top                            ; post-synthesis    ; o_sdata[9]                                                                                  ; N/A     ;
; opm_req                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; opm_req                                                                                     ; N/A     ;
; opm_req                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; opm_req                                                                                     ; N/A     ;
; pGPIO1[32]~input          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                                                                  ; N/A     ;
; pGPIO1[32]~input          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; pGPIO1[32]                                                                                  ; N/A     ;
; pGPIO1[33]~output         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; pGPIO1[33]                                                                                  ; N/A     ;
; pGPIO1[33]~output         ; post-fitting  ; connected ; Top                            ; post-synthesis    ; pGPIO1[33]                                                                                  ; N/A     ;
; tst_ack                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tst_ack                                                                                     ; N/A     ;
; tst_ack                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tst_ack                                                                                     ; N/A     ;
; tst_req                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tst_req                                                                                     ; N/A     ;
; tst_req                   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; tst_req                                                                                     ; N/A     ;
+---------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 14053 ; 149              ; 2069                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 10512 ; 123              ; 743                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 4874  ; 52               ; 394                            ; 0                              ;
;     -- 3 input functions                    ; 3238  ; 35               ; 226                            ; 0                              ;
;     -- <=2 input functions                  ; 2400  ; 36               ; 123                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 8323  ; 115              ; 662                            ; 0                              ;
;     -- arithmetic mode                      ; 2189  ; 8                ; 81                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 6615  ; 90               ; 1784                           ; 0                              ;
;     -- Dedicated logic registers            ; 6607  ; 90               ; 1784                           ; 0                              ;
;     -- I/O registers                        ; 16    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 150   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 27842 ; 0                ; 123904                         ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 2                              ;
; Double Data Rate I/O Output Circuitry       ; 4     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 7734  ; 133              ; 2563                           ; 4                              ;
;     -- Registered Input Connections         ; 7223  ; 101              ; 2056                           ; 0                              ;
;     -- Output Connections                   ; 1266  ; 268              ; 34                             ; 8866                           ;
;     -- Registered Output Connections        ; 170   ; 268              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 67735 ; 941              ; 10559                          ; 8872                           ;
;     -- Registered Connections               ; 38024 ; 717              ; 8120                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 178   ; 122              ; 1052                           ; 7648                           ;
;     -- sld_hub:auto_hub                     ; 122   ; 20               ; 259                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1052  ; 259              ; 64                             ; 1222                           ;
;     -- hard_block:auto_generated_inst       ; 7648  ; 0                ; 1222                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 21    ; 45               ; 432                            ; 4                              ;
;     -- Output Ports                         ; 112   ; 62               ; 257                            ; 8                              ;
;     -- Bidir Ports                          ; 89    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 248                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 29               ; 243                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                ; 20                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 25               ; 125                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 30               ; 139                            ; 2                              ;
;     -- Output Ports with no Fanout          ; 0     ; 29               ; 245                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                 ;
+--------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                 ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------+-----------+---------------+----------+--------------------------------------------+
; altera_reserved_tck                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdi                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; altera_reserved_tdo                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; altera_reserved_tms                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pADC_CS_N                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_CS_N                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_CS_N~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pADC_SADDR                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_SADDR                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_SADDR~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pADC_SCLK                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pADC_SCLK                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pADC_SCLK~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pADC_SDAT                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pADC_SDAT                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pADC_SDAT~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pClk50M                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pClk50M                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pClk50M~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[0]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[0]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[0]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[10]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[10]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[10]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[11]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[11]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[11]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[12]                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[12]                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[12]~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[1]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[1]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[1]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[2]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[2]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[2]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[3]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[3]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[3]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[4]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[4]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[4]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[5]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[5]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[5]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[6]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[6]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[6]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[7]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[7]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[7]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[8]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[8]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[8]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_ADDR[9]                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_ADDR[9]                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_ADDR[9]~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_BA[0]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_BA[0]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_BA[0]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_BA[1]                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_BA[1]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_BA[1]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_CAS_N                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CAS_N                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CAS_N~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_CKE                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CKE                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CKE~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_CLK                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CLK                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CLK~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_CS_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_CS_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_CS_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQM[0]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_DQM[0]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQM[0]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQM[1]                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_DQM[1]                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQM[1]~output           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[0]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[0]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[0]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[10]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[10]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[10]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[11]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[11]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[11]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[12]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[12]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[12]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[13]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[13]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[13]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[14]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[14]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[14]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[15]                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[15]                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[15]~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[1]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[1]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[1]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[2]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[2]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[2]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[3]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[3]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[3]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[4]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[4]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[4]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[5]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[5]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[5]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[6]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[6]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[6]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[7]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[7]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[7]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[8]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[8]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[8]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_DQ[9]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pDRAM_DQ[9]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pDRAM_DQ[9]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_RAS_N                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_RAS_N                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_RAS_N~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pDRAM_WE_N                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pDRAM_WE_N                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pDRAM_WE_N~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pEPCS_ASDO                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_ASDO                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_ASDO~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pEPCS_DATA0                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pEPCS_DATA0                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pEPCS_DATA0~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pEPCS_DCLK                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_DCLK                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_DCLK~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pEPCS_NCSO                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pEPCS_NCSO                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pEPCS_NCSO~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[12]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[12]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[12]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[13]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[13]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[13]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[14]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[14]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[14]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[15]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[15]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[15]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[16]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[16]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[16]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[17]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[17]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[17]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[18]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[18]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[18]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[19]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[19]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[19]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[20]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[20]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[20]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[21]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[21]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[21]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[22]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[22]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[22]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[23]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[23]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[23]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[24]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[24]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[24]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[25]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[25]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[25]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[26]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[26]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[26]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[27]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[27]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[27]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[28]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[28]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[28]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[29]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[29]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[29]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[30]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[30]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[30]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[31]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[31]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[31]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[32]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[32]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[32]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0[33]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0[33]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0[33]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_00                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_00                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_00~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_01                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_01                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_01~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_04                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_04                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_04~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_09                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO0_09                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_09~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_CLK                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_CLK               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_CLK~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA0                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA0             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA0~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA1                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA1             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA1~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_HDMI_DATA2                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pGPIO0_HDMI_DATA2             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_HDMI_DATA2~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_IN[0]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO0_IN[0]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_IN[0]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO0_IN[1]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO0_IN[1]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO0_IN[1]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[0]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[0]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[0]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[10]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[10]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[10]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[11]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[11]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[11]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[12]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[12]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[12]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[13]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[13]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[13]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[14]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[14]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[14]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[15]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[15]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[15]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[16]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[16]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[16]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[17]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[17]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[17]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[18]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[18]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[18]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[19]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[19]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[19]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[1]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[1]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[1]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[20]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[20]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[20]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[21]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[21]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[21]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[22]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[22]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[22]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[23]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[23]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[23]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[24]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[24]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[24]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[25]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[25]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[25]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[26]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[26]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[26]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[27]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[27]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[27]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[28]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[28]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[28]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[29]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[29]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[29]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[2]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[2]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[2]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[30]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[30]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[30]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[31]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[31]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[31]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[32]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[32]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[32]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[33]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[33]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[33]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[3]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[3]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[3]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[4]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[4]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[4]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[5]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[5]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[5]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[6]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[6]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[6]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[7]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[7]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[7]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[8]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[8]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[8]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1[9]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO1[9]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1[9]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1_IN[0]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO1_IN[0]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1_IN[0]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO1_IN[1]                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO1_IN[1]                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO1_IN[1]~input            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[0]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[0]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[10]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[10]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[10]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[11]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[11]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[11]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[12]                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[12]                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[12]~output            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[1]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[1]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[2]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[2]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[3]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[3]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[4]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[4]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[5]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[5]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[6]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[6]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[7]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[7]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[7]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[8]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[8]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[8]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2[9]                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- pGPIO_2[9]                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2[9]~output             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2_IN[0]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO_2_IN[0]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2_IN[0]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2_IN[1]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO_2_IN[1]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2_IN[1]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pGPIO_2_IN[2]                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pGPIO_2_IN[2]                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pGPIO_2_IN[2]~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pG_SENSOR_CS_N                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pG_SENSOR_CS_N                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pG_SENSOR_CS_N~output         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pG_SENSOR_INT                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pG_SENSOR_INT                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pG_SENSOR_INT~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pI2C_SCLK                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pI2C_SCLK                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pI2C_SCLK~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pI2C_SDAT                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pI2C_SDAT                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pI2C_SDAT~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pKEY[0]                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pKEY[0]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pKEY[0]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pKEY[1]                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pKEY[1]                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pKEY[1]~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[0]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[0]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[0]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[1]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[1]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[1]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[2]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[2]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[2]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[3]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[3]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[3]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[4]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[4]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[4]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[5]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[5]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[5]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[6]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[6]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[6]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pLED[7]                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- pLED[7]                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- pLED[7]~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pSW[0]                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[0]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[0]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pSW[1]                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[1]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[1]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pSW[2]                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[2]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[2]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pSW[3]                               ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- pSW[3]                        ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- pSW[3]~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.PPI_PCLo_0_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.PPI_PCLo_1_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.PPI_PCLo_2_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.PPI_PCLo_3_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.PPI_sys_clk               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.adpcm_req                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_mode_0_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_mode_1_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_mode_2_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_mode_3_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_IDLE         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_ABOUT_L    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_ABOUT_L2   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_ABOUT_U    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_ABOUT_U2   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_DBIN       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_DBIN2      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_DBIN_WAIT  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_DBOUT      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_DBOUT_WAIT ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_FIN        ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_M_FIN_WAIT   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_ABIN_L     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_ABIN_L2    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_ABIN_U     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_ABIN_U2    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_DBIN       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_DBIN2      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_DBOUT      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.bus_state.BS_S_DBOUT_P    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.i_as_n_d                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.mercury_req               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.o_as_n                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.o_bgack_n                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.o_br_n                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.o_lds_n                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.o_uds_n                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.ppi_req                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_0_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_10_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_11_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_12_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_13_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_14_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_15_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_16_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_17_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_18_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_19_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_1_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_20_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_21_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_22_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_23_              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_2_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_3_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_4_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_5_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_6_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_7_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_8_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
; pre_syn.bp.sys_addr_9_               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                      ;           ;               ;          ;                                            ;
+--------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                    ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 16,259                                                                                      ;
;                                             ;                                                                                             ;
; Total combinational functions               ; 11378                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                             ;
;     -- 4 input functions                    ; 5320                                                                                        ;
;     -- 3 input functions                    ; 3499                                                                                        ;
;     -- <=2 input functions                  ; 2559                                                                                        ;
;                                             ;                                                                                             ;
; Logic elements by mode                      ;                                                                                             ;
;     -- normal mode                          ; 9100                                                                                        ;
;     -- arithmetic mode                      ; 2278                                                                                        ;
;                                             ;                                                                                             ;
; Total registers                             ; 8489                                                                                        ;
;     -- Dedicated logic registers            ; 8481                                                                                        ;
;     -- I/O registers                        ; 16                                                                                          ;
;                                             ;                                                                                             ;
; I/O pins                                    ; 150                                                                                         ;
; Total memory bits                           ; 151746                                                                                      ;
;                                             ;                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 4                                                                                           ;
;                                             ;                                                                                             ;
; Total PLLs                                  ; 2                                                                                           ;
;     -- PLLs                                 ; 2                                                                                           ;
;                                             ;                                                                                             ;
; Maximum fan-out node                        ; mainpll:mainpll_inst|altpll:altpll_component|mainpll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 7926                                                                                        ;
; Total fan-out                               ; 75493                                                                                       ;
; Average fan-out                             ; 3.55                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+
; Name                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+
; OPM_JT51:OPM|jt51:jt51_u0|jt51_acc:u_acc|jt51_sh:u_acc|altshift_taps:bits_rtl_0|shift_taps_86n:auto_generated|altsyncram_o2b1:altsyncram2|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 6            ; 96           ; 6            ; 96           ; 576    ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_mmr:u_mmr|jt51_reg:u_reg|jt51_csr_op:u_csr_op|jt51_sh:u_reg0op|altshift_taps:bits_rtl_0|shift_taps_a7n:auto_generated|altsyncram_05b1:altsyncram2|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 30           ; 40           ; 30           ; 40           ; 1200   ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_mmr:u_mmr|jt51_reg:u_reg|jt51_csr_op:u_csr_op|jt51_sh:u_reg0op|altshift_taps:bits_rtl_1|shift_taps_p5n:auto_generated|altsyncram_g2b1:altsyncram2|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; 29           ; 4            ; 29           ; 4            ; 116    ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_exprom:u_exprom|altsyncram:explut_rtl_0|altsyncram_7b81:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; ROM              ; 32           ; 45           ; --           ; --           ; 1440   ; db/X68KeplerX.ram0_jt51_exprom_4ea5c1b8.hdl.mif ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_phrom:u_phrom|altsyncram:sinetable_rtl_0|altsyncram_t481:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; ROM              ; 32           ; 46           ; --           ; --           ; 1472   ; db/X68KeplerX.ram0_jt51_phrom_b981b872.hdl.mif  ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_op:u_op|jt51_sh:out_padding|altshift_taps:bits_rtl_0|shift_taps_q5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72     ; None                                            ;
; OPM_JT51:OPM|jt51:jt51_u0|jt51_pg:u_pg|jt51_sh:u_phsh|altshift_taps:bits_rtl_0|shift_taps_d7n:auto_generated|altsyncram_65b1:altsyncram2|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; 27           ; 10           ; 27           ; 10           ; 270    ; None                                            ;
; e6258:adpcm|calcadpcm:adpcm|tbl6258:diftbl|altsyncram:altsyncram_component|altsyncram_ors3:auto_generated|ALTSYNCRAM                                                                                             ; AUTO ; ROM              ; 512          ; 12           ; --           ; --           ; 6144   ; ./RTL/adpcm/tbl6258.mif                         ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:addr1_rtl_0|shift_taps_t5n:auto_generated|altsyncram_l1b1:altsyncram2|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; 2            ; 21           ; 2            ; 21           ; 42     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:end2_rtl_0|shift_taps_s5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:start2_rtl_0|shift_taps_r5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 3            ; 12           ; 3            ; 12           ; 36     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_eg:u_eg|altshift_taps:eg_V_rtl_0|shift_taps_lnm:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_g7n:auto_generated|altsyncram_a5b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 10           ; 84           ; 10           ; 84           ; 840    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_1|shift_taps_n5n:auto_generated|altsyncram_ava1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 9            ; 4            ; 9            ; 4            ; 36     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_26n:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 4            ; 29           ; 4            ; 29           ; 116    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_exprom:u_exprom|altsyncram:explut_jt51_rtl_0|altsyncram_4e81:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; 256          ; 10           ; --           ; --           ; 2560   ; db/X68KeplerX.ram0_jt12_exprom_ef3db0f0.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_logsin:u_logsin|altsyncram:sinelut_rtl_0|altsyncram_mc81:auto_generated|ALTSYNCRAM                                                            ; AUTO ; ROM              ; 256          ; 12           ; --           ; --           ; 3072   ; db/X68KeplerX.ram0_jt12_logsin_ed1e88d6.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_op:u_op|jt12_sh:phasemod_sh|altshift_taps:bits_rtl_0|shift_taps_snm:auto_generated|altsyncram_5e81:altsyncram2|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; 4            ; 52           ; 4            ; 52           ; 208    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_pad|altshift_taps:bits_rtl_0|shift_taps_o5n:auto_generated|altsyncram_k1b1:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_0|shift_taps_97n:auto_generated|altsyncram_u4b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 22           ; 11           ; 22           ; 11           ; 242    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_1|shift_taps_b7n:auto_generated|altsyncram_15b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:0:U|jt12_top:u_jt12|jt49:gen_ssg.u_psg|jt49_exp:u_exp|altsyncram:lut_rtl_0|altsyncram_9671:auto_generated|ALTSYNCRAM                                                                ; AUTO ; ROM              ; 128          ; 8            ; --           ; --           ; 1024   ; db/X68KeplerX.ram0_jt49_exp_c5515c4d.hdl.mif    ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:addr1_rtl_0|shift_taps_t5n:auto_generated|altsyncram_l1b1:altsyncram2|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; 2            ; 21           ; 2            ; 21           ; 42     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:end2_rtl_0|shift_taps_s5n:auto_generated|altsyncram_v861:altsyncram4|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 3            ; 24           ; 3            ; 24           ; 72     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt10_adpcm_drvA:gen_adpcm.u_adpcm_a|jt10_adpcm_cnt:u_cnt|altshift_taps:start2_rtl_0|shift_taps_r5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 3            ; 12           ; 3            ; 12           ; 36     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_eg:u_eg|altshift_taps:eg_V_rtl_0|shift_taps_lnm:auto_generated|altsyncram_md81:altsyncram2|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_g7n:auto_generated|altsyncram_a5b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 10           ; 84           ; 10           ; 84           ; 840    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_csr:u_csr1|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_1|shift_taps_n5n:auto_generated|altsyncram_ava1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 9            ; 4            ; 9            ; 4            ; 36     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_mmr:u_mmr|jt12_reg:u_reg|jt12_sh_rst:u_regch|altshift_taps:bits_rtl_0|shift_taps_26n:auto_generated|altsyncram_a2b1:altsyncram2|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; 4            ; 29           ; 4            ; 29           ; 116    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_exprom:u_exprom|altsyncram:explut_jt51_rtl_0|altsyncram_4e81:auto_generated|ALTSYNCRAM                                                        ; AUTO ; ROM              ; 256          ; 10           ; --           ; --           ; 2560   ; db/X68KeplerX.ram0_jt12_exprom_ef3db0f0.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_logsin:u_logsin|altsyncram:sinelut_rtl_0|altsyncram_mc81:auto_generated|ALTSYNCRAM                                                            ; AUTO ; ROM              ; 256          ; 12           ; --           ; --           ; 3072   ; db/X68KeplerX.ram0_jt12_logsin_ed1e88d6.hdl.mif ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_op:u_op|jt12_sh:phasemod_sh|altshift_taps:bits_rtl_0|shift_taps_snm:auto_generated|altsyncram_5e81:altsyncram2|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; 4            ; 52           ; 4            ; 52           ; 208    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_pad|altshift_taps:bits_rtl_0|shift_taps_o5n:auto_generated|altsyncram_k1b1:altsyncram2|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; 3            ; 10           ; 3            ; 10           ; 30     ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_0|shift_taps_97n:auto_generated|altsyncram_u4b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 22           ; 11           ; 22           ; 11           ; 242    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt12_pg:u_pg|jt12_sh_rst:u_phsh|altshift_taps:bits_rtl_1|shift_taps_b7n:auto_generated|altsyncram_15b1:altsyncram2|ALTSYNCRAM                                   ; AUTO ; Simple Dual Port ; 16           ; 10           ; 16           ; 10           ; 160    ; None                                            ;
; eMercury:mercury0|jt10:\GEN1:1:U|jt12_top:u_jt12|jt49:gen_ssg.u_psg|jt49_exp:u_exp|altsyncram:lut_rtl_0|altsyncram_9671:auto_generated|ALTSYNCRAM                                                                ; AUTO ; ROM              ; 128          ; 8            ; --           ; --           ; 1024   ; db/X68KeplerX.ram0_jt49_exp_c5515c4d.hdl.mif    ;
; em3802:midi|datfifo:rxfifo|altsyncram:RAM_rtl_0|altsyncram_cdc1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; 128          ; 8            ; 128          ; 8            ; 1024   ; None                                            ;
; em3802:midi|datfifo:txfifo|altsyncram:RAM_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128    ; None                                            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ad24:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; 1024         ; 121          ; 1024         ; 121          ; 123904 ; None                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sun Sep 11 19:50:33 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off X68KeplerX -c X68KeplerX --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 275 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 14 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "pKEY[0]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 15
    Warning (15610): No output dependent on input pin "pKEY[1]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 15
    Warning (15610): No output dependent on input pin "pSW[0]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 18
    Warning (15610): No output dependent on input pin "pSW[1]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 18
    Warning (15610): No output dependent on input pin "pSW[2]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 18
    Warning (15610): No output dependent on input pin "pSW[3]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 18
    Warning (15610): No output dependent on input pin "pEPCS_DATA0" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 34
    Warning (15610): No output dependent on input pin "pG_SENSOR_INT" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 40
    Warning (15610): No output dependent on input pin "pI2C_SDAT" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 42
    Warning (15610): No output dependent on input pin "pADC_SDAT" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 48
    Warning (15610): No output dependent on input pin "pGPIO_2_IN[0]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 52
    Warning (15610): No output dependent on input pin "pGPIO_2_IN[1]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 52
    Warning (15610): No output dependent on input pin "pGPIO_2_IN[2]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 52
    Warning (15610): No output dependent on input pin "pGPIO1_IN[1]" File: C:/Users/kuni/work/X68k-KeplerX-RTL/RTL/X68KeplerX.vhd Line: 68
Info (21057): Implemented 17672 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 44 output pins
    Info (21060): Implemented 89 bidirectional pins
    Info (21061): Implemented 16499 logic cells
    Info (21064): Implemented 1008 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4766 megabytes
    Info: Processing ended: Sun Sep 11 19:50:39 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


