firrtl.circuit "NutCore" {
  firrtl.module private @SRAMTemplate(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<r flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<setIdx: uint<9>>>, resp flip: bundle<data: vector<bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>, 1>>>, w flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<setIdx: uint<9>, data: bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>>>>>) {
    %regs = firrtl.regreset %clock, %reset, %1042 : !firrtl.clock, !firrtl.reset, !firrtl.vector<vector<uint<55>, 1>, 512>, !firrtl.vector<vector<uint<55>, 1>, 512>
    %resetState = firrtl.wire : !firrtl.uint<1>
    %resetSet = firrtl.wire : !firrtl.uint<9>
    %1556 = firrtl.regreset %clock, %reset, %c1_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %1557 = firrtl.regreset %clock, %reset, %c0_ui9_0 : !firrtl.clock, !firrtl.reset, !firrtl.uint<9>, !firrtl.uint<9>
    %resetFinish = firrtl.wire : !firrtl.uint<1>
      %wrap_wrap = firrtl.node %1594 : !firrtl.uint<1>
    %wen = firrtl.node %1559 : !firrtl.uint<1>
    %realRen = firrtl.node %1562 : !firrtl.uint<1>
    %setIdx = firrtl.node %1563 : !firrtl.uint<9>
    %wdataword_hi = firrtl.node %1566 : !firrtl.uint<23>
    %wdataword = firrtl.node %1569 : !firrtl.uint<55>
    %waymask = firrtl.node %1570 : !firrtl.uint<1>
    %wdata = firrtl.wire : !firrtl.vector<uint<55>, 1>
    %rdata_r = firrtl.reg %clock : !firrtl.clock, !firrtl.vector<uint<55>, 1>
    %rdata_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %rdata_r_1 = firrtl.regreset %clock, %reset, %1572 : !firrtl.clock, !firrtl.reset, !firrtl.vector<uint<55>, 1>, !firrtl.vector<uint<55>, 1>
    %rdata_0 = firrtl.wire : !firrtl.bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>
  firrtl.module private @BPU_embedded(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in: bundle<pc flip: bundle<valid: uint<1>, bits: uint<32>>>, out: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, flush flip: uint<1>>) {
    %flush = firrtl.regreset %clock, %reset, %c0_ui1_0 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %btb_clock, %btb_reset, %btb_io = firrtl.instance btb @SRAMTemplate(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<r flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<setIdx: uint<9>>>, resp flip: bundle<data: vector<bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>, 1>>>, w flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<setIdx: uint<9>, data: bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>>>>>)
    %btbRead = firrtl.wire : !firrtl.bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>
    %pcLatch = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %btbHit_REG = firrtl.regreset %clock, %reset, %c0_ui1_0 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %btbHit = firrtl.node %60 : !firrtl.uint<1>
    %phtTaken = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %sp_value = firrtl.regreset %clock, %reset, %c0_ui4 : !firrtl.clock, !firrtl.reset, !firrtl.uint<4>, !firrtl.uint<4>
    %rasTarget = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %req = firrtl.wire : !firrtl.bundle<valid: uint<1>, pc: uint<32>, isMissPredict: uint<1>, actualTarget: uint<32>, actualTaken: uint<1>, fuOpType: uint<7>, btbType: uint<2>, isRVC: uint<1>>
    %btbWrite = firrtl.wire : !firrtl.bundle<tag: uint<21>, _type: uint<2>, target: uint<32>>
    %cnt = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<2>
    %reqLatch = firrtl.reg %clock : !firrtl.clock, !firrtl.bundle<valid: uint<1>, pc: uint<32>, isMissPredict: uint<1>, actualTarget: uint<32>, actualTaken: uint<1>, fuOpType: uint<7>, btbType: uint<2>, isRVC: uint<1>>
      %newCnt = firrtl.node %186 : !firrtl.uint<2>
      %wen = firrtl.node %197 : !firrtl.uint<1>
    %flushBTB = firrtl.wire : !firrtl.uint<1>
    %flushTLB = firrtl.wire : !firrtl.uint<1>
  firrtl.module private @IFU_embedded(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<imem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<64>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<64>>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, redirect flip: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, flushVec: uint<4>, bpFlush: uint<1>, ipf flip: uint<1>>) {
    %pc = firrtl.regreset %clock, %reset, %c2147483648_ui32 : !firrtl.clock, !firrtl.reset, !firrtl.uint<32>, !firrtl.uint<32>
    %pcUpdate = firrtl.node %71 : !firrtl.uint<1>
    %snpc = firrtl.node %74 : !firrtl.uint<32>
    %bpu_clock, %bpu_reset, %bpu_io = firrtl.instance bpu @BPU_embedded(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in: bundle<pc flip: bundle<valid: uint<1>, bits: uint<32>>>, out: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, flush flip: uint<1>>)
    %npc = firrtl.node %85 : !firrtl.uint<32>
    %x6 = firrtl.node %89 : !firrtl.uint<64>
    %regUserValue = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %reqFire = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %r = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @Decoder(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, isWFI: uint<1>, isBranch: uint<1>>) {
    %hasIntr = firrtl.wire : !firrtl.uint<1>
    %decodeList_0 = firrtl.node %434 : !firrtl.uint<4>
    %decodeList_1 = firrtl.node %575 : !firrtl.uint<3>
    %decodeList_2 = firrtl.node %715 : !firrtl.uint<7>
    %instrType = firrtl.node %720 : !firrtl.uint<4>
    %fuType = firrtl.node %724 : !firrtl.uint<3>
    %fuOpType = firrtl.node %728 : !firrtl.uint<7>
    %rvcImmType = firrtl.node %899 : !firrtl.uint<5>
    %rvcSrc1Type = firrtl.node %964 : !firrtl.uint<4>
    %rvcSrc2Type = firrtl.node %1029 : !firrtl.uint<3>
    %rvcDestType = firrtl.node %1094 : !firrtl.uint<4>
    %src1Type = firrtl.wire : !firrtl.uint<1>
    %src2Type = firrtl.wire : !firrtl.uint<1>
    %rs = firrtl.node %1179 : !firrtl.uint<5>
    %rt = firrtl.node %1180 : !firrtl.uint<5>
    %rd = firrtl.node %1181 : !firrtl.uint<5>
    %rs1 = firrtl.node %1181 : !firrtl.uint<5>
    %rs2 = firrtl.node %1182 : !firrtl.uint<5>
    %rs1p = firrtl.wire : !firrtl.uint<4>
    %rs2p = firrtl.wire : !firrtl.uint<4>
    %rvc_shamt = firrtl.node %1282 : !firrtl.uint<6>
    %rvc_src1 = firrtl.wire : !firrtl.uint<5>
    %rvc_src2 = firrtl.wire : !firrtl.uint<5>
    %rvc_dest = firrtl.wire : !firrtl.uint<5>
    %rfSrc1 = firrtl.node %1457 : !firrtl.uint<5>
    %rfSrc2 = firrtl.node %1458 : !firrtl.uint<5>
    %rfDest = firrtl.node %1459 : !firrtl.uint<5>
    %imm_signBit = firrtl.node %1475 : !firrtl.uint<1>
    %imm_signBit_1 = firrtl.node %1487 : !firrtl.uint<1>
    %imm_signBit_2 = firrtl.node %1498 : !firrtl.uint<1>
    %imm_lo = firrtl.node %1513 : !firrtl.uint<5>
    %imm_hi_hi = firrtl.node %1514 : !firrtl.uint<2>
    %imm_hi = firrtl.node %1515 : !firrtl.uint<8>
    %imm_signBit_3 = firrtl.node %1518 : !firrtl.uint<1>
    %imm_signBit_4 = firrtl.node %1529 : !firrtl.uint<1>
    %imm_lo_1 = firrtl.node %1539 : !firrtl.uint<11>
    %imm_hi_hi_1 = firrtl.node %1540 : !firrtl.uint<9>
    %imm_hi_1 = firrtl.node %1541 : !firrtl.uint<10>
    %imm_signBit_5 = firrtl.node %1544 : !firrtl.uint<1>
    %imm = firrtl.wire : !firrtl.uint<32>
    %immrvc_lo = firrtl.node %1584 : !firrtl.uint<5>
    %immrvc_hi = firrtl.node %1585 : !firrtl.uint<3>
    %immrvc_lo_1 = firrtl.node %1594 : !firrtl.uint<5>
    %immrvc_hi_1 = firrtl.node %1595 : !firrtl.uint<4>
    %immrvc_hi_2 = firrtl.node %1604 : !firrtl.uint<6>
    %immrvc_hi_3 = firrtl.node %1612 : !firrtl.uint<6>
    %immrvc_lo_2 = firrtl.node %1622 : !firrtl.uint<3>
    %immrvc_hi_4 = firrtl.node %1623 : !firrtl.uint<4>
    %immrvc_hi_5 = firrtl.node %1630 : !firrtl.uint<5>
    %immrvc_lo_3 = firrtl.node %1638 : !firrtl.uint<3>
    %immrvc_hi_6 = firrtl.node %1639 : !firrtl.uint<4>
    %immrvc_hi_7 = firrtl.node %1646 : !firrtl.uint<5>
    %immrvc_lo_lo = firrtl.node %1664 : !firrtl.uint<4>
    %immrvc_lo_hi = firrtl.node %1665 : !firrtl.uint<2>
    %immrvc_lo_4 = firrtl.node %1666 : !firrtl.uint<6>
    %immrvc_hi_lo = firrtl.node %1667 : !firrtl.uint<2>
    %immrvc_hi_hi_hi = firrtl.node %1668 : !firrtl.uint<2>
    %immrvc_hi_hi = firrtl.node %1669 : !firrtl.uint<4>
    %immrvc_hi_8 = firrtl.node %1670 : !firrtl.uint<6>
    %immrvc_signBit = firrtl.node %1673 : !firrtl.uint<1>
    %immrvc_lo_hi_1 = firrtl.node %1687 : !firrtl.uint<4>
    %immrvc_lo_5 = firrtl.node %1688 : !firrtl.uint<5>
    %immrvc_hi_hi_1 = firrtl.node %1689 : !firrtl.uint<3>
    %immrvc_hi_9 = firrtl.node %1690 : !firrtl.uint<4>
    %immrvc_signBit_1 = firrtl.node %1693 : !firrtl.uint<1>
    %immrvc_signBit_2 = firrtl.node %1704 : !firrtl.uint<1>
    %immrvc_hi_10 = firrtl.node %1713 : !firrtl.uint<6>
    %immrvc_signBit_3 = firrtl.node %1716 : !firrtl.uint<1>
    %immrvc_signBit_4 = firrtl.node %1727 : !firrtl.uint<1>
    %immrvc_lo_hi_2 = firrtl.node %1739 : !firrtl.uint<2>
    %immrvc_lo_6 = firrtl.node %1740 : !firrtl.uint<6>
    %immrvc_hi_hi_2 = firrtl.node %1741 : !firrtl.uint<3>
    %immrvc_hi_11 = firrtl.node %1742 : !firrtl.uint<4>
    %immrvc_signBit_5 = firrtl.node %1745 : !firrtl.uint<1>
    %immrvc_lo_7 = firrtl.node %1758 : !firrtl.uint<3>
    %immrvc_hi_hi_3 = firrtl.node %1759 : !firrtl.uint<6>
    %immrvc_hi_12 = firrtl.node %1760 : !firrtl.uint<7>
    %immrvc = firrtl.wire : !firrtl.uint<32>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %intrVec = firrtl.wire : !firrtl.uint<12>
    %vmEnable = firrtl.wire : !firrtl.uint<1>
    %io_isBranch_lo_lo = firrtl.node %1991 : !firrtl.uint<2>
    %io_isBranch_lo_hi = firrtl.node %1992 : !firrtl.uint<2>
    %io_isBranch_lo = firrtl.node %1993 : !firrtl.uint<4>
    %io_isBranch_hi_lo = firrtl.node %1994 : !firrtl.uint<2>
    %io_isBranch_hi_hi = firrtl.node %1995 : !firrtl.uint<2>
    %io_isBranch_hi = firrtl.node %1996 : !firrtl.uint<4>
  firrtl.module private @Decoder_1(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, isWFI: uint<1>, isBranch: uint<1>>) {
    %hasIntr = firrtl.wire : !firrtl.uint<1>
    %decodeList_0 = firrtl.node %434 : !firrtl.uint<4>
    %decodeList_1 = firrtl.node %575 : !firrtl.uint<3>
    %decodeList_2 = firrtl.node %715 : !firrtl.uint<7>
    %instrType = firrtl.node %720 : !firrtl.uint<4>
    %fuType = firrtl.node %724 : !firrtl.uint<3>
    %fuOpType = firrtl.node %728 : !firrtl.uint<7>
    %rvcImmType = firrtl.node %899 : !firrtl.uint<5>
    %rvcSrc1Type = firrtl.node %964 : !firrtl.uint<4>
    %rvcSrc2Type = firrtl.node %1029 : !firrtl.uint<3>
    %rvcDestType = firrtl.node %1094 : !firrtl.uint<4>
    %src1Type = firrtl.wire : !firrtl.uint<1>
    %src2Type = firrtl.wire : !firrtl.uint<1>
    %rs = firrtl.node %1179 : !firrtl.uint<5>
    %rt = firrtl.node %1180 : !firrtl.uint<5>
    %rd = firrtl.node %1181 : !firrtl.uint<5>
    %rs1 = firrtl.node %1181 : !firrtl.uint<5>
    %rs2 = firrtl.node %1182 : !firrtl.uint<5>
    %rs1p = firrtl.wire : !firrtl.uint<4>
    %rs2p = firrtl.wire : !firrtl.uint<4>
    %rvc_shamt = firrtl.node %1282 : !firrtl.uint<6>
    %rvc_src1 = firrtl.wire : !firrtl.uint<5>
    %rvc_src2 = firrtl.wire : !firrtl.uint<5>
    %rvc_dest = firrtl.wire : !firrtl.uint<5>
    %rfSrc1 = firrtl.node %1457 : !firrtl.uint<5>
    %rfSrc2 = firrtl.node %1458 : !firrtl.uint<5>
    %rfDest = firrtl.node %1459 : !firrtl.uint<5>
    %imm_signBit = firrtl.node %1475 : !firrtl.uint<1>
    %imm_signBit_1 = firrtl.node %1487 : !firrtl.uint<1>
    %imm_signBit_2 = firrtl.node %1498 : !firrtl.uint<1>
    %imm_lo = firrtl.node %1513 : !firrtl.uint<5>
    %imm_hi_hi = firrtl.node %1514 : !firrtl.uint<2>
    %imm_hi = firrtl.node %1515 : !firrtl.uint<8>
    %imm_signBit_3 = firrtl.node %1518 : !firrtl.uint<1>
    %imm_signBit_4 = firrtl.node %1529 : !firrtl.uint<1>
    %imm_lo_1 = firrtl.node %1539 : !firrtl.uint<11>
    %imm_hi_hi_1 = firrtl.node %1540 : !firrtl.uint<9>
    %imm_hi_1 = firrtl.node %1541 : !firrtl.uint<10>
    %imm_signBit_5 = firrtl.node %1544 : !firrtl.uint<1>
    %imm = firrtl.wire : !firrtl.uint<32>
    %immrvc_lo = firrtl.node %1584 : !firrtl.uint<5>
    %immrvc_hi = firrtl.node %1585 : !firrtl.uint<3>
    %immrvc_lo_1 = firrtl.node %1594 : !firrtl.uint<5>
    %immrvc_hi_1 = firrtl.node %1595 : !firrtl.uint<4>
    %immrvc_hi_2 = firrtl.node %1604 : !firrtl.uint<6>
    %immrvc_hi_3 = firrtl.node %1612 : !firrtl.uint<6>
    %immrvc_lo_2 = firrtl.node %1622 : !firrtl.uint<3>
    %immrvc_hi_4 = firrtl.node %1623 : !firrtl.uint<4>
    %immrvc_hi_5 = firrtl.node %1630 : !firrtl.uint<5>
    %immrvc_lo_3 = firrtl.node %1638 : !firrtl.uint<3>
    %immrvc_hi_6 = firrtl.node %1639 : !firrtl.uint<4>
    %immrvc_hi_7 = firrtl.node %1646 : !firrtl.uint<5>
    %immrvc_lo_lo = firrtl.node %1664 : !firrtl.uint<4>
    %immrvc_lo_hi = firrtl.node %1665 : !firrtl.uint<2>
    %immrvc_lo_4 = firrtl.node %1666 : !firrtl.uint<6>
    %immrvc_hi_lo = firrtl.node %1667 : !firrtl.uint<2>
    %immrvc_hi_hi_hi = firrtl.node %1668 : !firrtl.uint<2>
    %immrvc_hi_hi = firrtl.node %1669 : !firrtl.uint<4>
    %immrvc_hi_8 = firrtl.node %1670 : !firrtl.uint<6>
    %immrvc_signBit = firrtl.node %1673 : !firrtl.uint<1>
    %immrvc_lo_hi_1 = firrtl.node %1687 : !firrtl.uint<4>
    %immrvc_lo_5 = firrtl.node %1688 : !firrtl.uint<5>
    %immrvc_hi_hi_1 = firrtl.node %1689 : !firrtl.uint<3>
    %immrvc_hi_9 = firrtl.node %1690 : !firrtl.uint<4>
    %immrvc_signBit_1 = firrtl.node %1693 : !firrtl.uint<1>
    %immrvc_signBit_2 = firrtl.node %1704 : !firrtl.uint<1>
    %immrvc_hi_10 = firrtl.node %1713 : !firrtl.uint<6>
    %immrvc_signBit_3 = firrtl.node %1716 : !firrtl.uint<1>
    %immrvc_signBit_4 = firrtl.node %1727 : !firrtl.uint<1>
    %immrvc_lo_hi_2 = firrtl.node %1739 : !firrtl.uint<2>
    %immrvc_lo_6 = firrtl.node %1740 : !firrtl.uint<6>
    %immrvc_hi_hi_2 = firrtl.node %1741 : !firrtl.uint<3>
    %immrvc_hi_11 = firrtl.node %1742 : !firrtl.uint<4>
    %immrvc_signBit_5 = firrtl.node %1745 : !firrtl.uint<1>
    %immrvc_lo_7 = firrtl.node %1758 : !firrtl.uint<3>
    %immrvc_hi_hi_3 = firrtl.node %1759 : !firrtl.uint<6>
    %immrvc_hi_12 = firrtl.node %1760 : !firrtl.uint<7>
    %immrvc = firrtl.wire : !firrtl.uint<32>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %intrVec = firrtl.wire : !firrtl.uint<12>
    %vmEnable = firrtl.wire : !firrtl.uint<1>
    %io_isBranch_lo_lo = firrtl.node %1991 : !firrtl.uint<2>
    %io_isBranch_lo_hi = firrtl.node %1992 : !firrtl.uint<2>
    %io_isBranch_lo = firrtl.node %1993 : !firrtl.uint<4>
    %io_isBranch_hi_lo = firrtl.node %1994 : !firrtl.uint<2>
    %io_isBranch_hi_hi = firrtl.node %1995 : !firrtl.uint<2>
    %io_isBranch_hi = firrtl.node %1996 : !firrtl.uint<4>
  firrtl.module private @IDU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, 2>, out: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>>) {
    %decoder1_clock, %decoder1_reset, %decoder1_io = firrtl.instance decoder1 @Decoder(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, isWFI: uint<1>, isBranch: uint<1>>)
    %decoder2_clock, %decoder2_reset, %decoder2_io = firrtl.instance decoder2 @Decoder_1(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, isWFI: uint<1>, isBranch: uint<1>>)
    %checkpoint_id = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
  firrtl.module private @Frontend_embedded(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<imem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, out: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, flushVec: uint<4>, redirect flip: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, bpFlush: uint<1>, ipf flip: uint<1>>) {
    %ifu_clock, %ifu_reset, %ifu_io = firrtl.instance ifu @IFU_embedded(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<imem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<64>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<64>>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, redirect flip: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, flushVec: uint<4>, bpFlush: uint<1>, ipf flip: uint<1>>)
    %idu_clock, %idu_reset, %idu_io = firrtl.instance idu @IDU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>>, 2>, out: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>>)
    %valid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %idu_io_in_0_bits_r = firrtl.reg %clock : !firrtl.clock, !firrtl.bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
    %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
  firrtl.module private @ISU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, wb flip: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, forward flip: bundle<valid: uint<1>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, fuType: uint<3>>, flush flip: uint<1>>) {
    %forwardRfWen = firrtl.node %94 : !firrtl.uint<1>
    %dontForward1 = firrtl.node %99 : !firrtl.uint<1>
    %src1DependEX = firrtl.node %106 : !firrtl.uint<1>
    %src2DependEX = firrtl.node %113 : !firrtl.uint<1>
    %src1DependWB = firrtl.node %119 : !firrtl.uint<1>
    %src2DependWB = firrtl.node %125 : !firrtl.uint<1>
    %src1ForwardNextCycle = firrtl.node %128 : !firrtl.uint<1>
    %src2ForwardNextCycle = firrtl.node %130 : !firrtl.uint<1>
    %src1Forward = firrtl.node %135 : !firrtl.uint<1>
    %src2Forward = firrtl.node %140 : !firrtl.uint<1>
    %busy = firrtl.regreset %clock, %reset, %c0_ui32 : !firrtl.clock, !firrtl.reset, !firrtl.uint<32>, !firrtl.uint<32>
    %src1Ready = firrtl.node %149 : !firrtl.uint<1>
    %src2Ready = firrtl.node %158 : !firrtl.uint<1>
    %rf_initval = firrtl.wire : !firrtl.vector<uint<32>, 32>
    %rf = firrtl.regreset %clock, %reset, %rf_initval : !firrtl.clock, !firrtl.reset, !firrtl.vector<uint<32>, 32>, !firrtl.vector<uint<32>, 32>
    %resultRegWire = firrtl.wire : !firrtl.vector<uint<32>, 32>
    %io_out_bits_data_src1_signBit = firrtl.node %200 : !firrtl.uint<1>
    %wbClearMask = firrtl.node %292 : !firrtl.uint<32>
    %isuFireSetMask = firrtl.node %299 : !firrtl.uint<32>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
  firrtl.module private @ALU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, offset flip: uint<32>>) {
    %isAdderSub = firrtl.node %23 : !firrtl.uint<1>
    %adderRes = firrtl.node %34 : !firrtl.uint<33>
    %xorRes = firrtl.node %35 : !firrtl.uint<32>
    %sltu = firrtl.node %38 : !firrtl.uint<1>
    %slt = firrtl.node %41 : !firrtl.uint<1>
    %shsrc1_signBit = firrtl.node %48 : !firrtl.uint<1>
    %shsrc1 = firrtl.node %57 : !firrtl.uint<32>
    %shamt = firrtl.node %63 : !firrtl.uint<5>
    %res = firrtl.node %128 : !firrtl.uint<33>
    %aluRes_signBit = firrtl.node %132 : !firrtl.uint<1>
    %aluRes = firrtl.node %139 : !firrtl.uint<64>
    %isBranch = firrtl.node %146 : !firrtl.uint<1>
    %isBru = firrtl.node %147 : !firrtl.uint<1>
    %taken = firrtl.node %169 : !firrtl.uint<1>
    %target = firrtl.node %176 : !firrtl.uint<32>
    %targetAssume = firrtl.node %185 : !firrtl.uint<1>
    %jumpAssume = firrtl.node %199 : !firrtl.uint<1>
    %predictWrong = firrtl.node %215 : !firrtl.uint<1>
    %isRVC = firrtl.node %218 : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %io_out_bits_signBit = firrtl.node %267 : !firrtl.uint<1>
    %io_out_bits_signBit_1 = firrtl.node %267 : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
    %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
    %c_4 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_4 = firrtl.wire : !firrtl.uint<1>
    %c_5 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_5 = firrtl.wire : !firrtl.uint<1>
    %bpuUpdateReq = firrtl.wire : !firrtl.bundle<valid: uint<1>, pc: uint<32>, isMissPredict: uint<1>, actualTarget: uint<32>, actualTaken: uint<1>, fuOpType: uint<7>, btbType: uint<2>, isRVC: uint<1>>
    %REG = firrtl.reg %clock : !firrtl.clock, !firrtl.bundle<valid: uint<1>, pc: uint<32>, isMissPredict: uint<1>, actualTarget: uint<32>, actualTaken: uint<1>, fuOpType: uint<7>, btbType: uint<2>, isRVC: uint<1>>
    %right = firrtl.node %463 : !firrtl.uint<1>
    %wrong = firrtl.node %465 : !firrtl.uint<1>
  firrtl.module private @LSExecUnit(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, wdata flip: uint<32>, instr flip: uint<32>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, isMMIO: uint<1>, dtlbPF: uint<1>, loadAddrMisaligned: uint<1>, storeAddrMisaligned: uint<1>>) {
    %addrLatch = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %isStore = firrtl.node %33 : !firrtl.uint<1>
    %partialLoad = firrtl.node %38 : !firrtl.uint<1>
    %state = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.reset, !firrtl.uint<2>, !firrtl.uint<2>
    %dtlbFinish = firrtl.wire : !firrtl.uint<1>
    %dtlbPF = firrtl.wire : !firrtl.uint<1>
    %dtlbEnable = firrtl.wire : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
    %size = firrtl.node %43 : !firrtl.uint<2>
    %reqAddr_signBit = firrtl.node %71 : !firrtl.uint<1>
    %reqAddr = firrtl.node %72 : !firrtl.uint<32>
    %reqWdata = firrtl.wire : !firrtl.uint<32>
    %reqWmask = firrtl.node %115 : !firrtl.uint<7>
    %x5 = firrtl.node %116 : !firrtl.uint<1>
    %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
    %rdataLatch = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<64>
    %rdataSel64 = firrtl.wire : !firrtl.uint<64>
    %rdataSel = firrtl.wire : !firrtl.uint<32>
    %rdataPartialLoad_signBit = firrtl.node %261 : !firrtl.uint<1>
    %rdataPartialLoad_signBit_1 = firrtl.node %270 : !firrtl.uint<1>
    %rdataPartialLoad_signBit_2 = firrtl.node %279 : !firrtl.uint<1>
    %rdataPartialLoad = firrtl.wire : !firrtl.uint<32>
    %addrAligned = firrtl.wire : !firrtl.uint<1>
    %isAMO = firrtl.wire : !firrtl.uint<1>
    %c_4 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_4 = firrtl.wire : !firrtl.uint<1>
    %r = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %r_1 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @AtomALU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<src1 flip: uint<32>, src2 flip: uint<32>, func flip: uint<7>, isWordOp flip: uint<1>, result: uint<32>>) {
    %isAdderSub = firrtl.node %7 : !firrtl.uint<1>
    %adderRes = firrtl.node %18 : !firrtl.uint<33>
    %xorRes = firrtl.node %19 : !firrtl.uint<32>
    %sltu = firrtl.node %22 : !firrtl.uint<1>
    %slt = firrtl.node %25 : !firrtl.uint<1>
    %res = firrtl.node %76 : !firrtl.uint<33>
    %io_result_signBit = firrtl.node %79 : !firrtl.uint<1>
  firrtl.module private @UnpipelinedLSU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, wdata flip: uint<32>, instr flip: uint<32>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, isMMIO: uint<1>, dtlbPF: uint<1>, loadAddrMisaligned: uint<1>, storeAddrMisaligned: uint<1>>) {
    %lsExecUnit_clock, %lsExecUnit_reset, %lsExecUnit_io = firrtl.instance lsExecUnit @LSExecUnit(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, wdata flip: uint<32>, instr flip: uint<32>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, isMMIO: uint<1>, dtlbPF: uint<1>, loadAddrMisaligned: uint<1>, storeAddrMisaligned: uint<1>>)
    %storeReq = firrtl.node %46 : !firrtl.uint<1>
    %loadReq = firrtl.node %56 : !firrtl.uint<1>
    %atomReq = firrtl.node %58 : !firrtl.uint<1>
    %amoReq = firrtl.node %72 : !firrtl.uint<1>
    %lrReq = firrtl.node %74 : !firrtl.uint<1>
    %scReq = firrtl.node %76 : !firrtl.uint<1>
    %aq = firrtl.node %77 : !firrtl.uint<1>
    %rl = firrtl.node %78 : !firrtl.uint<1>
    %funct3 = firrtl.node %79 : !firrtl.uint<3>
    %atomWidthW = firrtl.node %82 : !firrtl.uint<1>
    %atomWidthD = firrtl.node %80 : !firrtl.uint<1>
    %setLr = firrtl.wire : !firrtl.uint<1>
    %setLrVal = firrtl.wire : !firrtl.uint<1>
    %setLrAddr = firrtl.wire : !firrtl.uint<64>
    %lr = firrtl.wire : !firrtl.uint<1>
    %lrAddr = firrtl.wire : !firrtl.uint<64>
    %scInvalid = firrtl.node %87 : !firrtl.uint<1>
    %dtlbFinish = firrtl.wire : !firrtl.uint<1>
    %dtlbPF = firrtl.wire : !firrtl.uint<1>
    %dtlbEnable = firrtl.wire : !firrtl.uint<1>
    %state = firrtl.regreset %clock, %reset, %c0_ui3 : !firrtl.clock, !firrtl.reset, !firrtl.uint<3>, !firrtl.uint<3>
    %atomMemReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %atomRegReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %atomALU_clock, %atomALU_reset, %atomALU_io = firrtl.instance atomALU @AtomALU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<src1 flip: uint<32>, src2 flip: uint<32>, func flip: uint<7>, isWordOp flip: uint<1>, result: uint<32>>)
            %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
            %enableDisplay = firrtl.wire : !firrtl.uint<1>
            %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
            %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
                %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
                %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
                  %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
                  %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
                    %c_4 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
                    %enableDisplay_4 = firrtl.wire : !firrtl.uint<1>
    %c_5 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_5 = firrtl.wire : !firrtl.uint<1>
    %lsuMMIO = firrtl.wire : !firrtl.uint<1>
    %mmioReg = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @Multiplier(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: vector<uint<33>, 2>>, sign flip: uint<1>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<66>>>) {
    %mulRes_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<33>
    %mulRes_REG_1 = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<33>
    %mulRes = firrtl.node %15 : !firrtl.sint<66>
    %io_out_bits_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.sint<66>
    %io_out_bits_REG_1 = firrtl.reg %clock : !firrtl.clock, !firrtl.sint<66>
    %io_out_bits_REG_2 = firrtl.reg %clock : !firrtl.clock, !firrtl.sint<66>
    %io_out_valid_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %io_out_valid_REG_1 = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %io_out_valid_REG_2 = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %io_out_valid_REG_3 = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %busy = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @Divider(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: vector<uint<32>, 2>>, sign flip: uint<1>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<64>>>) {
    %state = firrtl.regreset %clock, %reset, %c0_ui3 : !firrtl.clock, !firrtl.reset, !firrtl.uint<3>, !firrtl.uint<3>
    %newReq = firrtl.node %14 : !firrtl.uint<1>
    %divBy0 = firrtl.node %15 : !firrtl.uint<1>
    %shiftReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<65>
    %hi = firrtl.node %16 : !firrtl.uint<33>
    %lo = firrtl.node %17 : !firrtl.uint<32>
    %aSign = firrtl.node %20 : !firrtl.uint<1>
    %aVal = firrtl.node %25 : !firrtl.uint<32>
    %bSign = firrtl.node %28 : !firrtl.uint<1>
    %bVal = firrtl.node %33 : !firrtl.uint<32>
    %aSignReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %qSignReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %bReg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %aValx2Reg = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<33>
    %cnt_value = firrtl.regreset %clock, %reset, %c0_ui5 : !firrtl.clock, !firrtl.reset, !firrtl.uint<5>, !firrtl.uint<5>
        %canSkipShift_hi = firrtl.node %60 : !firrtl.uint<16>
        %canSkipShift_lo = firrtl.node %61 : !firrtl.uint<16>
        %canSkipShift_useHi = firrtl.node %62 : !firrtl.uint<1>
        %canSkipShift_hi_1 = firrtl.node %63 : !firrtl.uint<8>
        %canSkipShift_lo_1 = firrtl.node %64 : !firrtl.uint<8>
        %canSkipShift_useHi_1 = firrtl.node %65 : !firrtl.uint<1>
        %canSkipShift_hi_2 = firrtl.node %66 : !firrtl.uint<4>
        %canSkipShift_lo_2 = firrtl.node %67 : !firrtl.uint<4>
        %canSkipShift_useHi_2 = firrtl.node %68 : !firrtl.uint<1>
        %canSkipShift_hi_3 = firrtl.node %93 : !firrtl.uint<4>
        %canSkipShift_lo_3 = firrtl.node %94 : !firrtl.uint<4>
        %canSkipShift_useHi_3 = firrtl.node %95 : !firrtl.uint<1>
        %canSkipShift_hi_4 = firrtl.node %124 : !firrtl.uint<8>
        %canSkipShift_lo_4 = firrtl.node %125 : !firrtl.uint<8>
        %canSkipShift_useHi_4 = firrtl.node %126 : !firrtl.uint<1>
        %canSkipShift_hi_5 = firrtl.node %127 : !firrtl.uint<4>
        %canSkipShift_lo_5 = firrtl.node %128 : !firrtl.uint<4>
        %canSkipShift_useHi_5 = firrtl.node %129 : !firrtl.uint<1>
        %canSkipShift_hi_6 = firrtl.node %154 : !firrtl.uint<4>
        %canSkipShift_lo_6 = firrtl.node %155 : !firrtl.uint<4>
        %canSkipShift_useHi_6 = firrtl.node %156 : !firrtl.uint<1>
        %canSkipShift_hi_7 = firrtl.node %191 : !firrtl.uint<1>
        %canSkipShift_lo_7 = firrtl.node %192 : !firrtl.uint<32>
        %canSkipShift_useHi_7 = firrtl.node %193 : !firrtl.uint<1>
        %canSkipShift_hi_8 = firrtl.node %194 : !firrtl.uint<16>
        %canSkipShift_lo_8 = firrtl.node %195 : !firrtl.uint<16>
        %canSkipShift_useHi_8 = firrtl.node %196 : !firrtl.uint<1>
        %canSkipShift_hi_9 = firrtl.node %197 : !firrtl.uint<8>
        %canSkipShift_lo_9 = firrtl.node %198 : !firrtl.uint<8>
        %canSkipShift_useHi_9 = firrtl.node %199 : !firrtl.uint<1>
        %canSkipShift_hi_10 = firrtl.node %200 : !firrtl.uint<4>
        %canSkipShift_lo_10 = firrtl.node %201 : !firrtl.uint<4>
        %canSkipShift_useHi_10 = firrtl.node %202 : !firrtl.uint<1>
        %canSkipShift_hi_11 = firrtl.node %227 : !firrtl.uint<4>
        %canSkipShift_lo_11 = firrtl.node %228 : !firrtl.uint<4>
        %canSkipShift_useHi_11 = firrtl.node %229 : !firrtl.uint<1>
        %canSkipShift_hi_12 = firrtl.node %258 : !firrtl.uint<8>
        %canSkipShift_lo_12 = firrtl.node %259 : !firrtl.uint<8>
        %canSkipShift_useHi_12 = firrtl.node %260 : !firrtl.uint<1>
        %canSkipShift_hi_13 = firrtl.node %261 : !firrtl.uint<4>
        %canSkipShift_lo_13 = firrtl.node %262 : !firrtl.uint<4>
        %canSkipShift_useHi_13 = firrtl.node %263 : !firrtl.uint<1>
        %canSkipShift_hi_14 = firrtl.node %288 : !firrtl.uint<4>
        %canSkipShift_lo_14 = firrtl.node %289 : !firrtl.uint<4>
        %canSkipShift_useHi_14 = firrtl.node %290 : !firrtl.uint<1>
        %canSkipShift = firrtl.node %329 : !firrtl.uint<6>
            %enough = firrtl.node %64 : !firrtl.uint<1>
            %shiftReg_hi = firrtl.node %73 : !firrtl.uint<64>
            %wrap = firrtl.node %76 : !firrtl.uint<1>
    %r = firrtl.node %42 : !firrtl.uint<32>
    %resQ = firrtl.node %47 : !firrtl.uint<32>
    %resR = firrtl.node %52 : !firrtl.uint<32>
  firrtl.module private @MDU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>>) {
    %isDiv = firrtl.node %11 : !firrtl.uint<1>
    %isDivSign = firrtl.node %17 : !firrtl.uint<1>
    %isW = firrtl.node %18 : !firrtl.uint<1>
    %mul_clock, %mul_reset, %mul_io = firrtl.instance mul @Multiplier(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: vector<uint<33>, 2>>, sign flip: uint<1>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<66>>>)
    %div_clock, %div_reset, %div_io = firrtl.instance div @Divider(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: vector<uint<32>, 2>>, sign flip: uint<1>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<64>>>)
    %mul_io_in_bits_0_signBit = firrtl.node %45 : !firrtl.uint<1>
    %mul_io_in_bits_0_signBit_1 = firrtl.node %45 : !firrtl.uint<1>
    %mul_io_in_bits_1_signBit = firrtl.node %77 : !firrtl.uint<1>
    %div_io_in_bits_0_signBit = firrtl.node %107 : !firrtl.uint<1>
    %div_io_in_bits_1_signBit = firrtl.node %119 : !firrtl.uint<1>
    %mulRes = firrtl.node %142 : !firrtl.uint<32>
    %divRes = firrtl.node %149 : !firrtl.uint<32>
    %res = firrtl.node %150 : !firrtl.uint<32>
    %io_out_bits_signBit = firrtl.node %153 : !firrtl.uint<1>
    %isDivReg_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %isDivReg = firrtl.node %160 : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
  firrtl.module private @CSR(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, instrValid flip: uint<1>, isBackendException flip: uint<1>, intrNO: uint<32>, imemMMU flip: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmemMMU flip: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, wenFix: uint<1>>) {
    %csrNotImplemented = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mtvec = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mcounteren = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mcause = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mtval = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mepc = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mie = firrtl.regreset %clock, %reset, %c0_ui32 : !firrtl.clock, !firrtl.reset, !firrtl.uint<32>, !firrtl.uint<32>
    %mipWire = firrtl.wire : !firrtl.bundle<e: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, t: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, s: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
    %mipReg_lo_lo_hi = firrtl.node %110 : !firrtl.uint<2>
    %mipReg_lo_lo = firrtl.node %111 : !firrtl.uint<3>
    %mipReg_lo_hi_hi = firrtl.node %112 : !firrtl.uint<2>
    %mipReg_lo_hi = firrtl.node %113 : !firrtl.uint<3>
    %mipReg_lo = firrtl.node %114 : !firrtl.uint<6>
    %mipReg_hi_lo_hi = firrtl.node %115 : !firrtl.uint<2>
    %mipReg_hi_lo = firrtl.node %116 : !firrtl.uint<3>
    %mipReg_hi_hi_hi = firrtl.node %117 : !firrtl.uint<2>
    %mipReg_hi_hi = firrtl.node %118 : !firrtl.uint<3>
    %mipReg_hi = firrtl.node %119 : !firrtl.uint<6>
    %mipReg = firrtl.regreset %clock, %reset, %121 : !firrtl.clock, !firrtl.reset, !firrtl.uint<12>, !firrtl.uint<32>
    %mip_lo_lo_hi = firrtl.node %122 : !firrtl.uint<2>
    %mip_lo_lo = firrtl.node %123 : !firrtl.uint<3>
    %mip_lo_hi_hi = firrtl.node %124 : !firrtl.uint<2>
    %mip_lo_hi = firrtl.node %125 : !firrtl.uint<3>
    %mip_lo = firrtl.node %126 : !firrtl.uint<6>
    %mip_hi_lo_hi = firrtl.node %127 : !firrtl.uint<2>
    %mip_hi_lo = firrtl.node %128 : !firrtl.uint<3>
    %mip_hi_hi_hi = firrtl.node %129 : !firrtl.uint<2>
    %mip_hi_hi = firrtl.node %130 : !firrtl.uint<3>
    %mip_hi = firrtl.node %131 : !firrtl.uint<6>
    %mip = firrtl.wire : !firrtl.bundle<e: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, t: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, s: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
    %misaInitVal = firrtl.node %200 : !firrtl.uint<32>
    %misa = firrtl.regreset %clock, %reset, %misaInitVal : !firrtl.clock, !firrtl.reset, !firrtl.uint<32>, !firrtl.uint<32>
    %mvendorid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %marchid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mimpid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mhartid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mstatus = firrtl.regreset %clock, %reset, %c6144_ui13 : !firrtl.clock, !firrtl.reset, !firrtl.uint<13>, !firrtl.uint<32>
    %mstatusStruct = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
    %medeleg = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mideleg = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %mscratch = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpcfg0 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpcfg1 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpcfg2 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpcfg3 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpaddr0 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpaddr1 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpaddr2 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %pmpaddr3 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %sstatusRmask = firrtl.node %267 : !firrtl.uint<64>
    %stvec = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %satp = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %sepc = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %scause = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %stval = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %sscratch = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %scounteren = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %uepc = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %setLr = firrtl.wire : !firrtl.uint<1>
    %setLrVal = firrtl.wire : !firrtl.uint<1>
    %setLrAddr = firrtl.wire : !firrtl.uint<64>
    %lr = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %lrAddr = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<64>
    %priviledgeMode = firrtl.regreset %clock, %reset, %c3_ui2 : !firrtl.clock, !firrtl.reset, !firrtl.uint<2>, !firrtl.uint<2>
    %perfCnts_0 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %perfCnts_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %perfCnts_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %lo_lo_hi = firrtl.node %299 : !firrtl.uint<2>
    %lo_lo = firrtl.node %300 : !firrtl.uint<3>
    %lo_hi_hi = firrtl.node %301 : !firrtl.uint<2>
    %lo_hi = firrtl.node %302 : !firrtl.uint<3>
    %lo = firrtl.node %303 : !firrtl.uint<6>
    %hi_lo_hi = firrtl.node %304 : !firrtl.uint<2>
    %hi_lo = firrtl.node %305 : !firrtl.uint<3>
    %hi_hi_hi = firrtl.node %306 : !firrtl.uint<2>
    %hi_hi = firrtl.node %307 : !firrtl.uint<3>
    %hi = firrtl.node %308 : !firrtl.uint<6>
    %lo_lo_hi_1 = firrtl.node %299 : !firrtl.uint<2>
    %lo_lo_1 = firrtl.node %336 : !firrtl.uint<3>
    %lo_hi_hi_1 = firrtl.node %301 : !firrtl.uint<2>
    %lo_hi_1 = firrtl.node %337 : !firrtl.uint<3>
    %lo_1 = firrtl.node %338 : !firrtl.uint<6>
    %hi_lo_hi_1 = firrtl.node %304 : !firrtl.uint<2>
    %hi_lo_1 = firrtl.node %339 : !firrtl.uint<3>
    %hi_hi_hi_1 = firrtl.node %306 : !firrtl.uint<2>
    %hi_hi_1 = firrtl.node %340 : !firrtl.uint<3>
    %hi_1 = firrtl.node %341 : !firrtl.uint<6>
    %addr = firrtl.node %361 : !firrtl.uint<12>
    %rdata = firrtl.wire : !firrtl.uint<32>
    %csri = firrtl.node %364 : !firrtl.uint<32>
    %wdata = firrtl.wire : !firrtl.uint<32>
    %satpLegalMode = firrtl.node %438 : !firrtl.uint<1>
    %wen = firrtl.node %451 : !firrtl.uint<1>
    %isIllegalMode = firrtl.node %454 : !firrtl.uint<1>
    %justRead = firrtl.node %461 : !firrtl.uint<1>
    %isIllegalWrite = firrtl.node %470 : !firrtl.uint<1>
    %isIllegalAccess = firrtl.node %471 : !firrtl.uint<1>
      %mstatus_mstatusOld = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatus_mstatusNew = firrtl.node %1769 : !firrtl.uint<32>
      %mstatus_mstatusOld_1 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatus_mstatusNew_1 = firrtl.node %1770 : !firrtl.uint<32>
    %isIllegalAddr = firrtl.wire : !firrtl.uint<1>
    %resetSatp = firrtl.node %977 : !firrtl.uint<1>
    %rdataDummy = firrtl.wire : !firrtl.uint<32>
    %ret = firrtl.wire : !firrtl.uint<1>
    %isEbreak = firrtl.node %1010 : !firrtl.uint<1>
    %isEcall = firrtl.node %1017 : !firrtl.uint<1>
    %isMret = firrtl.node %1023 : !firrtl.uint<1>
    %isSret = firrtl.node %1030 : !firrtl.uint<1>
    %isUret = firrtl.node %1037 : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %hasInstrPageFault = firrtl.wire : !firrtl.uint<1>
    %hasLoadPageFault = firrtl.wire : !firrtl.uint<1>
    %hasStorePageFault = firrtl.wire : !firrtl.uint<1>
    %hasStoreAddrMisaligned = firrtl.wire : !firrtl.uint<1>
    %hasLoadAddrMisaligned = firrtl.wire : !firrtl.uint<1>
    %dmemPagefaultAddr = firrtl.wire : !firrtl.uint<32>
    %dmemAddrMisalignedAddr = firrtl.wire : !firrtl.uint<32>
    %lsuAddr = firrtl.wire : !firrtl.uint<64>
      %tval_signBit = firrtl.node %1695 : !firrtl.uint<1>
      %tval_signBit_1 = firrtl.node %1700 : !firrtl.uint<1>
      %tval_signBit_2 = firrtl.node %1705 : !firrtl.uint<1>
      %tval = firrtl.node %1708 : !firrtl.uint<32>
      %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
      %signBit = firrtl.node %1705 : !firrtl.uint<1>
      %c_4 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
      %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
      %mtval_signBit = firrtl.node %1689 : !firrtl.uint<1>
      %c_5 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
      %signBit_1 = firrtl.node %1689 : !firrtl.uint<1>
      %c_6 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
      %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
    %mtip = firrtl.wire : !firrtl.uint<1>
    %meip = firrtl.wire : !firrtl.uint<1>
    %msip = firrtl.wire : !firrtl.uint<1>
    %mipRaiseIntr = firrtl.wire : !firrtl.bundle<e: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, t: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, s: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
    %ideleg_lo_lo_hi = firrtl.node %1089 : !firrtl.uint<2>
    %ideleg_lo_lo = firrtl.node %1090 : !firrtl.uint<3>
    %ideleg_lo_hi_hi = firrtl.node %1091 : !firrtl.uint<2>
    %ideleg_lo_hi = firrtl.node %1092 : !firrtl.uint<3>
    %ideleg_lo = firrtl.node %1093 : !firrtl.uint<6>
    %ideleg_hi_lo_hi = firrtl.node %1094 : !firrtl.uint<2>
    %ideleg_hi_lo = firrtl.node %1095 : !firrtl.uint<3>
    %ideleg_hi_hi_hi = firrtl.node %1096 : !firrtl.uint<2>
    %ideleg_hi_hi = firrtl.node %1097 : !firrtl.uint<3>
    %ideleg_hi = firrtl.node %1098 : !firrtl.uint<6>
    %ideleg = firrtl.node %1101 : !firrtl.uint<32>
    %intrVecEnable = firrtl.wire : !firrtl.vector<uint<1>, 12>
    %intrVec_lo_lo_hi = firrtl.node %1089 : !firrtl.uint<2>
    %intrVec_lo_lo = firrtl.node %1352 : !firrtl.uint<3>
    %intrVec_lo_hi_hi = firrtl.node %1091 : !firrtl.uint<2>
    %intrVec_lo_hi = firrtl.node %1353 : !firrtl.uint<3>
    %intrVec_lo = firrtl.node %1354 : !firrtl.uint<6>
    %intrVec_hi_lo_hi = firrtl.node %1094 : !firrtl.uint<2>
    %intrVec_hi_lo = firrtl.node %1355 : !firrtl.uint<3>
    %intrVec_hi_hi_hi = firrtl.node %1096 : !firrtl.uint<2>
    %intrVec_hi_hi = firrtl.node %1356 : !firrtl.uint<3>
    %intrVec_hi = firrtl.node %1357 : !firrtl.uint<6>
    %intrVec_lo_lo_hi_1 = firrtl.node %1362 : !firrtl.uint<2>
    %intrVec_lo_lo_1 = firrtl.node %1363 : !firrtl.uint<3>
    %intrVec_lo_hi_hi_1 = firrtl.node %1364 : !firrtl.uint<2>
    %intrVec_lo_hi_1 = firrtl.node %1365 : !firrtl.uint<3>
    %intrVec_lo_1 = firrtl.node %1366 : !firrtl.uint<6>
    %intrVec_hi_lo_hi_1 = firrtl.node %1367 : !firrtl.uint<2>
    %intrVec_hi_lo_1 = firrtl.node %1368 : !firrtl.uint<3>
    %intrVec_hi_hi_hi_1 = firrtl.node %1369 : !firrtl.uint<2>
    %intrVec_hi_hi_1 = firrtl.node %1370 : !firrtl.uint<3>
    %intrVec_hi_1 = firrtl.node %1371 : !firrtl.uint<6>
    %intrVec = firrtl.node %1374 : !firrtl.uint<12>
    %intrNO = firrtl.node %1391 : !firrtl.uint<4>
    %raiseIntr_lo_lo_hi = firrtl.node %1392 : !firrtl.uint<2>
    %raiseIntr_lo_lo = firrtl.node %1393 : !firrtl.uint<3>
    %raiseIntr_lo_hi_hi = firrtl.node %1394 : !firrtl.uint<2>
    %raiseIntr_lo_hi = firrtl.node %1395 : !firrtl.uint<3>
    %raiseIntr_lo = firrtl.node %1396 : !firrtl.uint<6>
    %raiseIntr_hi_lo_hi = firrtl.node %1397 : !firrtl.uint<2>
    %raiseIntr_hi_lo = firrtl.node %1398 : !firrtl.uint<3>
    %raiseIntr_hi_hi_hi = firrtl.node %1399 : !firrtl.uint<2>
    %raiseIntr_hi_hi = firrtl.node %1400 : !firrtl.uint<3>
    %raiseIntr_hi = firrtl.node %1401 : !firrtl.uint<6>
    %raiseIntr = firrtl.node %1404 : !firrtl.uint<1>
    %csrExceptionVec = firrtl.wire : !firrtl.vector<uint<1>, 16>
    %raiseExceptionVec_lo_lo_lo = firrtl.node %1446 : !firrtl.uint<2>
    %raiseExceptionVec_lo_lo_hi = firrtl.node %1447 : !firrtl.uint<2>
    %raiseExceptionVec_lo_lo = firrtl.node %1448 : !firrtl.uint<4>
    %raiseExceptionVec_lo_hi_lo = firrtl.node %1449 : !firrtl.uint<2>
    %raiseExceptionVec_lo_hi_hi = firrtl.node %1450 : !firrtl.uint<2>
    %raiseExceptionVec_lo_hi = firrtl.node %1451 : !firrtl.uint<4>
    %raiseExceptionVec_lo = firrtl.node %1452 : !firrtl.uint<8>
    %raiseExceptionVec_hi_lo_lo = firrtl.node %1453 : !firrtl.uint<2>
    %raiseExceptionVec_hi_lo_hi = firrtl.node %1454 : !firrtl.uint<2>
    %raiseExceptionVec_hi_lo = firrtl.node %1455 : !firrtl.uint<4>
    %raiseExceptionVec_hi_hi_lo = firrtl.node %1456 : !firrtl.uint<2>
    %raiseExceptionVec_hi_hi_hi = firrtl.node %1457 : !firrtl.uint<2>
    %raiseExceptionVec_hi_hi = firrtl.node %1458 : !firrtl.uint<4>
    %raiseExceptionVec_hi = firrtl.node %1459 : !firrtl.uint<8>
    %raiseExceptionVec_lo_lo_lo_1 = firrtl.node %1462 : !firrtl.uint<2>
    %raiseExceptionVec_lo_lo_hi_1 = firrtl.node %1463 : !firrtl.uint<2>
    %raiseExceptionVec_lo_lo_1 = firrtl.node %1464 : !firrtl.uint<4>
    %raiseExceptionVec_lo_hi_lo_1 = firrtl.node %1465 : !firrtl.uint<2>
    %raiseExceptionVec_lo_hi_hi_1 = firrtl.node %1466 : !firrtl.uint<2>
    %raiseExceptionVec_lo_hi_1 = firrtl.node %1467 : !firrtl.uint<4>
    %raiseExceptionVec_lo_1 = firrtl.node %1468 : !firrtl.uint<8>
    %raiseExceptionVec_hi_lo_lo_1 = firrtl.node %1469 : !firrtl.uint<2>
    %raiseExceptionVec_hi_lo_hi_1 = firrtl.node %1470 : !firrtl.uint<2>
    %raiseExceptionVec_hi_lo_1 = firrtl.node %1471 : !firrtl.uint<4>
    %raiseExceptionVec_hi_hi_lo_1 = firrtl.node %1472 : !firrtl.uint<2>
    %raiseExceptionVec_hi_hi_hi_1 = firrtl.node %1473 : !firrtl.uint<2>
    %raiseExceptionVec_hi_hi_1 = firrtl.node %1474 : !firrtl.uint<4>
    %raiseExceptionVec_hi_1 = firrtl.node %1475 : !firrtl.uint<8>
    %raiseExceptionVec = firrtl.node %1478 : !firrtl.uint<16>
    %raiseException = firrtl.node %1479 : !firrtl.uint<1>
    %exceptionNO = firrtl.node %1534 : !firrtl.uint<4>
    %causeNO = firrtl.node %1539 : !firrtl.uint<32>
    %raiseExceptionIntr = firrtl.node %1544 : !firrtl.uint<1>
    %retTarget = firrtl.wire : !firrtl.uint<32>
    %trapTarget = firrtl.wire : !firrtl.uint<32>
    %lo_lo_lo = firrtl.node %1446 : !firrtl.uint<2>
    %lo_lo_hi_2 = firrtl.node %1447 : !firrtl.uint<2>
    %lo_lo_2 = firrtl.node %1560 : !firrtl.uint<4>
    %lo_hi_lo = firrtl.node %1449 : !firrtl.uint<2>
    %lo_hi_hi_2 = firrtl.node %1450 : !firrtl.uint<2>
    %lo_hi_2 = firrtl.node %1561 : !firrtl.uint<4>
    %lo_2 = firrtl.node %1562 : !firrtl.uint<8>
    %hi_lo_lo = firrtl.node %1453 : !firrtl.uint<2>
    %hi_lo_hi_2 = firrtl.node %1454 : !firrtl.uint<2>
    %hi_lo_2 = firrtl.node %1563 : !firrtl.uint<4>
    %hi_hi_lo = firrtl.node %1456 : !firrtl.uint<2>
    %hi_hi_hi_2 = firrtl.node %1457 : !firrtl.uint<2>
    %hi_hi_2 = firrtl.node %1564 : !firrtl.uint<4>
    %hi_2 = firrtl.node %1565 : !firrtl.uint<8>
    %lo_lo_lo_1 = firrtl.node %1462 : !firrtl.uint<2>
    %lo_lo_hi_3 = firrtl.node %1463 : !firrtl.uint<2>
    %lo_lo_3 = firrtl.node %1568 : !firrtl.uint<4>
    %lo_hi_lo_1 = firrtl.node %1465 : !firrtl.uint<2>
    %lo_hi_hi_3 = firrtl.node %1466 : !firrtl.uint<2>
    %lo_hi_3 = firrtl.node %1569 : !firrtl.uint<4>
    %lo_3 = firrtl.node %1570 : !firrtl.uint<8>
    %hi_lo_lo_1 = firrtl.node %1469 : !firrtl.uint<2>
    %hi_lo_hi_3 = firrtl.node %1470 : !firrtl.uint<2>
    %hi_lo_3 = firrtl.node %1571 : !firrtl.uint<4>
    %hi_hi_lo_1 = firrtl.node %1472 : !firrtl.uint<2>
    %hi_hi_hi_3 = firrtl.node %1473 : !firrtl.uint<2>
    %hi_hi_3 = firrtl.node %1572 : !firrtl.uint<4>
    %hi_3 = firrtl.node %1573 : !firrtl.uint<8>
    %c_7 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_4 = firrtl.wire : !firrtl.uint<1>
    %lo_lo_hi_4 = firrtl.node %1392 : !firrtl.uint<2>
    %lo_lo_4 = firrtl.node %1582 : !firrtl.uint<3>
    %lo_hi_hi_4 = firrtl.node %1394 : !firrtl.uint<2>
    %lo_hi_4 = firrtl.node %1583 : !firrtl.uint<3>
    %lo_4 = firrtl.node %1584 : !firrtl.uint<6>
    %hi_lo_hi_4 = firrtl.node %1397 : !firrtl.uint<2>
    %hi_lo_4 = firrtl.node %1585 : !firrtl.uint<3>
    %hi_hi_hi_4 = firrtl.node %1399 : !firrtl.uint<2>
    %hi_hi_4 = firrtl.node %1586 : !firrtl.uint<3>
    %hi_4 = firrtl.node %1587 : !firrtl.uint<6>
    %c_8 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_5 = firrtl.wire : !firrtl.uint<1>
    %c_9 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %c_10 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_6 = firrtl.wire : !firrtl.uint<1>
    %c_11 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_7 = firrtl.wire : !firrtl.uint<1>
    %c_12 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_8 = firrtl.wire : !firrtl.uint<1>
    %deleg = firrtl.node %1618 : !firrtl.uint<32>
    %delegS = firrtl.node %1626 : !firrtl.uint<1>
    %tvalWen = firrtl.node %1636 : !firrtl.uint<1>
      %mstatusOld = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatusNew = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatus_lo_lo_lo = firrtl.node %1850 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_hi = firrtl.node %1851 : !firrtl.uint<2>
      %mstatus_lo_lo_hi = firrtl.node %1852 : !firrtl.uint<3>
      %mstatus_lo_lo = firrtl.node %1853 : !firrtl.uint<5>
      %mstatus_lo_hi_lo = firrtl.node %1854 : !firrtl.uint<2>
      %mstatus_lo_hi_hi_hi = firrtl.node %1855 : !firrtl.uint<3>
      %mstatus_lo_hi_hi = firrtl.node %1856 : !firrtl.uint<4>
      %mstatus_lo_hi = firrtl.node %1857 : !firrtl.uint<6>
      %mstatus_lo = firrtl.node %1858 : !firrtl.uint<11>
      %mstatus_hi_lo_lo = firrtl.node %1859 : !firrtl.uint<4>
      %mstatus_hi_lo_hi_hi = firrtl.node %1860 : !firrtl.uint<2>
      %mstatus_hi_lo_hi = firrtl.node %1861 : !firrtl.uint<4>
      %mstatus_hi_lo = firrtl.node %1862 : !firrtl.uint<8>
      %mstatus_hi_hi_lo_hi = firrtl.node %1863 : !firrtl.uint<2>
      %mstatus_hi_hi_lo = firrtl.node %1864 : !firrtl.uint<3>
      %mstatus_hi_hi_hi_hi = firrtl.node %1865 : !firrtl.uint<9>
      %mstatus_hi_hi_hi = firrtl.node %1866 : !firrtl.uint<10>
      %mstatus_hi_hi = firrtl.node %1867 : !firrtl.uint<13>
      %mstatus_hi = firrtl.node %1868 : !firrtl.uint<21>
      %mstatusOld_1 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatusNew_1 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatus_lo_lo_lo_1 = firrtl.node %1851 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_hi_1 = firrtl.node %1852 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_1 = firrtl.node %1853 : !firrtl.uint<3>
      %mstatus_lo_lo_1 = firrtl.node %1854 : !firrtl.uint<5>
      %mstatus_lo_hi_lo_1 = firrtl.node %1855 : !firrtl.uint<2>
      %mstatus_lo_hi_hi_hi_1 = firrtl.node %1856 : !firrtl.uint<3>
      %mstatus_lo_hi_hi_1 = firrtl.node %1857 : !firrtl.uint<4>
      %mstatus_lo_hi_1 = firrtl.node %1858 : !firrtl.uint<6>
      %mstatus_lo_1 = firrtl.node %1859 : !firrtl.uint<11>
      %mstatus_hi_lo_lo_1 = firrtl.node %1860 : !firrtl.uint<4>
      %mstatus_hi_lo_hi_hi_1 = firrtl.node %1861 : !firrtl.uint<2>
      %mstatus_hi_lo_hi_1 = firrtl.node %1862 : !firrtl.uint<4>
      %mstatus_hi_lo_1 = firrtl.node %1863 : !firrtl.uint<8>
      %mstatus_hi_hi_lo_hi_1 = firrtl.node %1864 : !firrtl.uint<2>
      %mstatus_hi_hi_lo_1 = firrtl.node %1865 : !firrtl.uint<3>
      %mstatus_hi_hi_hi_hi_1 = firrtl.node %1866 : !firrtl.uint<9>
      %mstatus_hi_hi_hi_1 = firrtl.node %1867 : !firrtl.uint<10>
      %mstatus_hi_hi_1 = firrtl.node %1868 : !firrtl.uint<13>
      %mstatus_hi_1 = firrtl.node %1869 : !firrtl.uint<21>
      %mstatusOld_2 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatusNew_2 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatus_lo_lo_lo_2 = firrtl.node %1849 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_hi_2 = firrtl.node %1850 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_2 = firrtl.node %1851 : !firrtl.uint<3>
      %mstatus_lo_lo_2 = firrtl.node %1852 : !firrtl.uint<5>
      %mstatus_lo_hi_lo_2 = firrtl.node %1853 : !firrtl.uint<2>
      %mstatus_lo_hi_hi_hi_2 = firrtl.node %1854 : !firrtl.uint<3>
      %mstatus_lo_hi_hi_2 = firrtl.node %1855 : !firrtl.uint<4>
      %mstatus_lo_hi_2 = firrtl.node %1856 : !firrtl.uint<6>
      %mstatus_lo_2 = firrtl.node %1857 : !firrtl.uint<11>
      %mstatus_hi_lo_lo_2 = firrtl.node %1858 : !firrtl.uint<4>
      %mstatus_hi_lo_hi_hi_2 = firrtl.node %1859 : !firrtl.uint<2>
      %mstatus_hi_lo_hi_2 = firrtl.node %1860 : !firrtl.uint<4>
      %mstatus_hi_lo_2 = firrtl.node %1861 : !firrtl.uint<8>
      %mstatus_hi_hi_lo_hi_2 = firrtl.node %1862 : !firrtl.uint<2>
      %mstatus_hi_hi_lo_2 = firrtl.node %1863 : !firrtl.uint<3>
      %mstatus_hi_hi_hi_hi_2 = firrtl.node %1864 : !firrtl.uint<9>
      %mstatus_hi_hi_hi_2 = firrtl.node %1865 : !firrtl.uint<10>
      %mstatus_hi_hi_2 = firrtl.node %1866 : !firrtl.uint<13>
      %mstatus_hi_2 = firrtl.node %1867 : !firrtl.uint<21>
      %mstatusOld_3 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
      %mstatusNew_3 = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, hpp: uint<2>, spp: uint<1>, pie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>, ie: bundle<m: uint<1>, h: uint<1>, s: uint<1>, u: uint<1>>>
        %sepc_signBit = firrtl.node %1870 : !firrtl.uint<1>
        %mepc_signBit = firrtl.node %1870 : !firrtl.uint<1>
      %mstatus_lo_lo_lo_3 = firrtl.node %1849 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_hi_3 = firrtl.node %1850 : !firrtl.uint<2>
      %mstatus_lo_lo_hi_3 = firrtl.node %1851 : !firrtl.uint<3>
      %mstatus_lo_lo_3 = firrtl.node %1852 : !firrtl.uint<5>
      %mstatus_lo_hi_lo_3 = firrtl.node %1853 : !firrtl.uint<2>
      %mstatus_lo_hi_hi_hi_3 = firrtl.node %1854 : !firrtl.uint<3>
      %mstatus_lo_hi_hi_3 = firrtl.node %1855 : !firrtl.uint<4>
      %mstatus_lo_hi_3 = firrtl.node %1856 : !firrtl.uint<6>
      %mstatus_lo_3 = firrtl.node %1857 : !firrtl.uint<11>
      %mstatus_hi_lo_lo_3 = firrtl.node %1858 : !firrtl.uint<4>
      %mstatus_hi_lo_hi_hi_3 = firrtl.node %1859 : !firrtl.uint<2>
      %mstatus_hi_lo_hi_3 = firrtl.node %1860 : !firrtl.uint<4>
      %mstatus_hi_lo_3 = firrtl.node %1861 : !firrtl.uint<8>
      %mstatus_hi_hi_lo_hi_3 = firrtl.node %1862 : !firrtl.uint<2>
      %mstatus_hi_hi_lo_3 = firrtl.node %1863 : !firrtl.uint<3>
      %mstatus_hi_hi_hi_hi_3 = firrtl.node %1864 : !firrtl.uint<9>
      %mstatus_hi_hi_hi_3 = firrtl.node %1865 : !firrtl.uint<10>
      %mstatus_hi_hi_3 = firrtl.node %1866 : !firrtl.uint<13>
      %mstatus_hi_3 = firrtl.node %1867 : !firrtl.uint<21>
    %perfCntCond_0 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_1 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_2 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_3 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_4 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_5 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_6 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_7 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_8 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_9 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_10 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_11 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_12 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_13 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_14 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_15 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_16 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_17 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_18 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_19 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_20 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_21 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_22 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_23 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_24 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_25 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_26 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_27 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_28 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_29 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_30 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_31 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_32 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_33 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_34 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_35 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_36 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_37 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_38 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_39 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_40 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_41 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_42 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_43 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_44 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_45 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_46 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_47 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_48 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_49 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_50 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_51 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_52 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_53 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_54 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_55 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_56 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_57 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_58 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_59 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_60 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_61 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_62 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_63 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_64 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_65 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_66 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_67 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_68 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_69 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_70 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_71 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_72 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_73 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_74 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_75 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_76 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_77 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_78 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_79 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_80 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_81 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_82 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_83 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_84 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_85 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_86 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_87 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_88 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_89 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_90 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_91 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_92 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_93 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_94 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_95 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_96 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_97 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_98 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_99 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_100 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_101 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_102 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_103 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_104 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_105 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_106 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_107 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_108 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_109 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_110 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_111 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_112 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_113 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_114 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_115 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_116 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_117 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_118 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_119 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_120 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_121 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_122 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_123 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_124 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_125 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_126 = firrtl.wire : !firrtl.uint<1>
    %perfCntCond_127 = firrtl.wire : !firrtl.uint<1>
    %pendingLS = firrtl.wire : !firrtl.uint<5>
    %pendingSCmt = firrtl.wire : !firrtl.uint<5>
    %pendingSReq = firrtl.wire : !firrtl.uint<5>
    %nutcoretrap = firrtl.wire : !firrtl.uint<1>
    %resultEventWire = firrtl.wire : !firrtl.bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>
    %resultEventWire_valid_REG = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %resultEventWire_intrNO_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %resultEventWire_cause_REG = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %resultEventWire_exceptionPC_signBit = firrtl.node %1677 : !firrtl.uint<1>
    %resultEventWire_exceptionPC_REG = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<32>
    %resultEventWire_exceptionInst_REG = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<64>
    %REG = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @MOU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>) {
    %flushICache = firrtl.node %20 : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %flushTLB = firrtl.node %29 : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
  firrtl.module private @EXU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<decode: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, isMMIO: uint<1>, intrNO: uint<32>, commits: vector<uint<32>, 5>, mem_rvfi: bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>>>, flush flip: uint<1>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, forward: bundle<valid: uint<1>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, fuType: uint<3>>, memMMU flip: bundle<imem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>>>) {
    %src1 = firrtl.node %157 : !firrtl.uint<32>
    %src2 = firrtl.node %158 : !firrtl.uint<32>
    %fuValids = firrtl.wire : !firrtl.vector<uint<1>, 5>
    %alu_clock, %alu_reset, %alu_io = firrtl.instance alu @ALU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, offset flip: uint<32>>)
    %lsu_clock, %lsu_reset, %lsu_io = firrtl.instance lsu @UnpipelinedLSU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, wdata flip: uint<32>, instr flip: uint<32>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, isMMIO: uint<1>, dtlbPF: uint<1>, loadAddrMisaligned: uint<1>, storeAddrMisaligned: uint<1>>)
    %lsuTlbPF = firrtl.wire : !firrtl.uint<1>
    %mem_rvfi_reg = firrtl.regreset %clock, %reset, %304 : !firrtl.clock, !firrtl.reset, !firrtl.bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>, !firrtl.bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>
    %mdu_clock, %mdu_reset, %mdu_io = firrtl.instance mdu @MDU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>>)
    %csr_clock, %csr_reset, %csr_io = firrtl.instance csr @CSR(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, instrValid flip: uint<1>, isBackendException flip: uint<1>, intrNO: uint<32>, imemMMU flip: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmemMMU flip: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, wenFix: uint<1>>)
    %mou_clock, %mou_reset, %mou_io = firrtl.instance mou @MOU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<src1: uint<32>, src2: uint<32>, func: uint<7>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: uint<32>>, cfIn flip: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>)
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %isBru = firrtl.node %545 : !firrtl.uint<1>
  firrtl.module private @RiscvTrans(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<inst flip: uint<32>, valid flip: uint<1>, iFetchpc: uint<32>, mem: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data flip: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, now flip: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, next: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, event: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>) {
    %now = firrtl.wire : !firrtl.bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>
    %next = firrtl.wire : !firrtl.bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>
    %iFetchpc = firrtl.wire : !firrtl.uint<32>
    %mem = firrtl.wire : !firrtl.bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data flip: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>
    %inst = firrtl.wire : !firrtl.uint<32>
    %global_data = firrtl.wire : !firrtl.bundle<setpc: uint<1>>
    %event = firrtl.wire : !firrtl.bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>
    %raiseExceptionIntr = firrtl.wire : !firrtl.uint<1>
    %illegalInstruction = firrtl.wire : !firrtl.uint<1>
    %exceptionVec = firrtl.wire : !firrtl.vector<uint<1>, 16>
    %exceptionNO = firrtl.node %105 : !firrtl.uint<5>
    %opcode = firrtl.wire : !firrtl.uint<7>
    %rd = firrtl.wire : !firrtl.uint<5>
    %funct3 = firrtl.wire : !firrtl.uint<3>
    %rs1 = firrtl.wire : !firrtl.uint<5>
    %rs2 = firrtl.wire : !firrtl.uint<5>
    %funct7 = firrtl.wire : !firrtl.uint<7>
    %imm = firrtl.wire : !firrtl.uint<32>
    %imm_11_0 = firrtl.wire : !firrtl.uint<12>
    %imm_11_5 = firrtl.wire : !firrtl.uint<7>
    %imm_4_0 = firrtl.wire : !firrtl.uint<5>
    %imm_12 = firrtl.wire : !firrtl.uint<1>
    %imm_10_5 = firrtl.wire : !firrtl.uint<6>
    %imm_4_1 = firrtl.wire : !firrtl.uint<4>
    %imm_11 = firrtl.wire : !firrtl.uint<1>
    %imm_31_12 = firrtl.wire : !firrtl.uint<20>
    %imm_20 = firrtl.wire : !firrtl.uint<1>
    %imm_10_1 = firrtl.wire : !firrtl.uint<10>
    %imm_19_12 = firrtl.wire : !firrtl.uint<8>
    %funct2 = firrtl.wire : !firrtl.uint<2>
    %funct4 = firrtl.wire : !firrtl.uint<4>
    %funct6 = firrtl.wire : !firrtl.uint<6>
    %op = firrtl.wire : !firrtl.uint<2>
    %rdP = firrtl.wire : !firrtl.uint<3>
    %rs1P = firrtl.wire : !firrtl.uint<3>
    %rs2P = firrtl.wire : !firrtl.uint<3>
    %ph1 = firrtl.wire : !firrtl.uint<1>
    %ph5 = firrtl.wire : !firrtl.uint<5>
    %ph6 = firrtl.wire : !firrtl.uint<6>
    %ph8 = firrtl.wire : !firrtl.uint<8>
    %ph3 = firrtl.wire : !firrtl.uint<3>
    %ph2 = firrtl.wire : !firrtl.uint<2>
    %ph11 = firrtl.wire : !firrtl.uint<11>
    %csrAddr = firrtl.wire : !firrtl.uint<12>
    %retTarget = firrtl.wire : !firrtl.uint<32>
        %imm_signBit = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_1 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_2 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_3 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_4 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_5 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_6 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_7 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_8 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_9 = firrtl.node %294 : !firrtl.uint<1>
        %imm_signBit_10 = firrtl.node %294 : !firrtl.uint<1>
        %imm_lo = firrtl.node %304 : !firrtl.uint<11>
        %imm_hi_hi = firrtl.node %305 : !firrtl.uint<9>
        %imm_hi = firrtl.node %306 : !firrtl.uint<10>
        %imm_signBit_11 = firrtl.node %309 : !firrtl.uint<1>
        %imm_signBit_12 = firrtl.node %300 : !firrtl.uint<1>
        %imm_lo_1 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_1 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_1 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_13 = firrtl.node %317 : !firrtl.uint<1>
        %imm_lo_2 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_2 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_2 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_14 = firrtl.node %317 : !firrtl.uint<1>
        %imm_lo_3 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_3 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_3 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_15 = firrtl.node %317 : !firrtl.uint<1>
        %imm_lo_4 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_4 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_4 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_16 = firrtl.node %317 : !firrtl.uint<1>
        %imm_lo_5 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_5 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_5 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_17 = firrtl.node %317 : !firrtl.uint<1>
        %imm_lo_6 = firrtl.node %312 : !firrtl.uint<5>
        %imm_hi_hi_6 = firrtl.node %313 : !firrtl.uint<2>
        %imm_hi_6 = firrtl.node %314 : !firrtl.uint<8>
        %imm_signBit_18 = firrtl.node %317 : !firrtl.uint<1>
        %imm_signBit_19 = firrtl.node %300 : !firrtl.uint<1>
          %next_reg_rOff = firrtl.node %341 : !firrtl.uint<5>
          %next_reg_rMask = firrtl.node %356 : !firrtl.uint<64>
          %next_reg_signBit = firrtl.node %364 : !firrtl.uint<1>
        %imm_signBit_20 = firrtl.node %300 : !firrtl.uint<1>
          %next_reg_rOff_1 = firrtl.node %341 : !firrtl.uint<5>
          %next_reg_rMask_1 = firrtl.node %356 : !firrtl.uint<64>
          %next_reg_signBit_1 = firrtl.node %364 : !firrtl.uint<1>
        %imm_signBit_21 = firrtl.node %300 : !firrtl.uint<1>
          %next_reg_rOff_2 = firrtl.node %341 : !firrtl.uint<5>
          %next_reg_rMask_2 = firrtl.node %356 : !firrtl.uint<64>
          %next_reg_signBit_2 = firrtl.node %363 : !firrtl.uint<1>
        %imm_signBit_22 = firrtl.node %300 : !firrtl.uint<1>
        %next_reg_rOff_3 = firrtl.node %340 : !firrtl.uint<5>
        %next_reg_rMask_3 = firrtl.node %355 : !firrtl.uint<64>
        %imm_signBit_23 = firrtl.node %300 : !firrtl.uint<1>
          %next_reg_rOff_4 = firrtl.node %341 : !firrtl.uint<5>
          %next_reg_rMask_4 = firrtl.node %356 : !firrtl.uint<64>
        %imm_signBit_24 = firrtl.node %306 : !firrtl.uint<1>
        %imm_signBit_25 = firrtl.node %306 : !firrtl.uint<1>
        %imm_signBit_26 = firrtl.node %306 : !firrtl.uint<1>
        %imm_signBit_27 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_28 = firrtl.node %300 : !firrtl.uint<1>
        %imm_signBit_29 = firrtl.node %300 : !firrtl.uint<1>
        %delegS = firrtl.node %293 : !firrtl.uint<1>
        %mstatusOld = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, vs: uint<2>, spp: uint<1>, mpie: uint<1>, ube: uint<1>, spie: uint<1>, pad2: uint<1>, mie: uint<1>, pad3: uint<1>, sie: uint<1>, pad4: uint<1>>
        %mstatusNew = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, vs: uint<2>, spp: uint<1>, mpie: uint<1>, ube: uint<1>, spie: uint<1>, pad2: uint<1>, mie: uint<1>, pad3: uint<1>, sie: uint<1>, pad4: uint<1>>
            %next_csr_mstatus_lo_lo_lo = firrtl.node %476 : !firrtl.uint<2>
            %next_csr_mstatus_lo_lo_hi_hi = firrtl.node %477 : !firrtl.uint<2>
            %next_csr_mstatus_lo_lo_hi = firrtl.node %478 : !firrtl.uint<3>
            %next_csr_mstatus_lo_lo = firrtl.node %479 : !firrtl.uint<5>
            %next_csr_mstatus_lo_hi_lo = firrtl.node %480 : !firrtl.uint<2>
            %next_csr_mstatus_lo_hi_hi_hi = firrtl.node %481 : !firrtl.uint<3>
            %next_csr_mstatus_lo_hi_hi = firrtl.node %482 : !firrtl.uint<4>
            %next_csr_mstatus_lo_hi = firrtl.node %483 : !firrtl.uint<6>
            %next_csr_mstatus_lo = firrtl.node %484 : !firrtl.uint<11>
            %next_csr_mstatus_hi_lo_lo = firrtl.node %485 : !firrtl.uint<4>
            %next_csr_mstatus_hi_lo_hi_hi = firrtl.node %486 : !firrtl.uint<2>
            %next_csr_mstatus_hi_lo_hi = firrtl.node %487 : !firrtl.uint<4>
            %next_csr_mstatus_hi_lo = firrtl.node %488 : !firrtl.uint<8>
            %next_csr_mstatus_hi_hi_lo_hi = firrtl.node %489 : !firrtl.uint<2>
            %next_csr_mstatus_hi_hi_lo = firrtl.node %490 : !firrtl.uint<3>
            %next_csr_mstatus_hi_hi_hi_hi = firrtl.node %491 : !firrtl.uint<9>
            %next_csr_mstatus_hi_hi_hi = firrtl.node %492 : !firrtl.uint<10>
            %next_csr_mstatus_hi_hi = firrtl.node %493 : !firrtl.uint<13>
            %next_csr_mstatus_hi = firrtl.node %494 : !firrtl.uint<21>
            %next_csr_mstatus_lo_lo_lo_1 = firrtl.node %474 : !firrtl.uint<2>
            %next_csr_mstatus_lo_lo_hi_hi_1 = firrtl.node %475 : !firrtl.uint<2>
            %next_csr_mstatus_lo_lo_hi_1 = firrtl.node %476 : !firrtl.uint<3>
            %next_csr_mstatus_lo_lo_1 = firrtl.node %477 : !firrtl.uint<5>
            %next_csr_mstatus_lo_hi_lo_1 = firrtl.node %478 : !firrtl.uint<2>
            %next_csr_mstatus_lo_hi_hi_hi_1 = firrtl.node %479 : !firrtl.uint<3>
            %next_csr_mstatus_lo_hi_hi_1 = firrtl.node %480 : !firrtl.uint<4>
            %next_csr_mstatus_lo_hi_1 = firrtl.node %481 : !firrtl.uint<6>
            %next_csr_mstatus_lo_1 = firrtl.node %482 : !firrtl.uint<11>
            %next_csr_mstatus_hi_lo_lo_1 = firrtl.node %483 : !firrtl.uint<4>
            %next_csr_mstatus_hi_lo_hi_hi_1 = firrtl.node %484 : !firrtl.uint<2>
            %next_csr_mstatus_hi_lo_hi_1 = firrtl.node %485 : !firrtl.uint<4>
            %next_csr_mstatus_hi_lo_1 = firrtl.node %486 : !firrtl.uint<8>
            %next_csr_mstatus_hi_hi_lo_hi_1 = firrtl.node %487 : !firrtl.uint<2>
            %next_csr_mstatus_hi_hi_lo_1 = firrtl.node %488 : !firrtl.uint<3>
            %next_csr_mstatus_hi_hi_hi_hi_1 = firrtl.node %489 : !firrtl.uint<9>
            %next_csr_mstatus_hi_hi_hi_1 = firrtl.node %490 : !firrtl.uint<10>
            %next_csr_mstatus_hi_hi_1 = firrtl.node %491 : !firrtl.uint<13>
            %next_csr_mstatus_hi_1 = firrtl.node %492 : !firrtl.uint<21>
        %next_csr_mstatus_lo_lo_lo_2 = firrtl.node %447 : !firrtl.uint<2>
        %next_csr_mstatus_lo_lo_hi_hi_2 = firrtl.node %448 : !firrtl.uint<2>
        %next_csr_mstatus_lo_lo_hi_2 = firrtl.node %449 : !firrtl.uint<3>
        %next_csr_mstatus_lo_lo_2 = firrtl.node %450 : !firrtl.uint<5>
        %next_csr_mstatus_lo_hi_lo_2 = firrtl.node %451 : !firrtl.uint<2>
        %next_csr_mstatus_lo_hi_hi_hi_2 = firrtl.node %452 : !firrtl.uint<3>
        %next_csr_mstatus_lo_hi_hi_2 = firrtl.node %453 : !firrtl.uint<4>
        %next_csr_mstatus_lo_hi_2 = firrtl.node %454 : !firrtl.uint<6>
        %next_csr_mstatus_lo_2 = firrtl.node %455 : !firrtl.uint<11>
        %next_csr_mstatus_hi_lo_lo_2 = firrtl.node %456 : !firrtl.uint<4>
        %next_csr_mstatus_hi_lo_hi_hi_2 = firrtl.node %457 : !firrtl.uint<2>
        %next_csr_mstatus_hi_lo_hi_2 = firrtl.node %458 : !firrtl.uint<4>
        %next_csr_mstatus_hi_lo_2 = firrtl.node %459 : !firrtl.uint<8>
        %next_csr_mstatus_hi_hi_lo_hi_2 = firrtl.node %460 : !firrtl.uint<2>
        %next_csr_mstatus_hi_hi_lo_2 = firrtl.node %461 : !firrtl.uint<3>
        %next_csr_mstatus_hi_hi_hi_hi_2 = firrtl.node %462 : !firrtl.uint<9>
        %next_csr_mstatus_hi_hi_hi_2 = firrtl.node %463 : !firrtl.uint<10>
        %next_csr_mstatus_hi_hi_2 = firrtl.node %464 : !firrtl.uint<13>
        %next_csr_mstatus_hi_2 = firrtl.node %465 : !firrtl.uint<21>
  firrtl.module private @RiscvCore(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<inst flip: uint<32>, valid flip: uint<1>, iFetchpc: uint<32>, mem: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data flip: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, now: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, next: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, event: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>) {
    %state_state = firrtl.wire : !firrtl.bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>
    %state_initval = firrtl.wire : !firrtl.vector<uint<32>, 32>
    %state_state_csr_csr = firrtl.wire : !firrtl.bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>
    %state_state_csr_misaInitVal = firrtl.node %127 : !firrtl.uint<31>
    %state_state_csr_mstatusStruct = firrtl.wire : !firrtl.bundle<sd: uint<1>, pad0: uint<8>, tsr: uint<1>, tw: uint<1>, tvm: uint<1>, mxr: uint<1>, sum: uint<1>, mprv: uint<1>, xs: uint<2>, fs: uint<2>, mpp: uint<2>, vs: uint<2>, spp: uint<1>, mpie: uint<1>, ube: uint<1>, spie: uint<1>, pad2: uint<1>, mie: uint<1>, pad3: uint<1>, sie: uint<1>, pad4: uint<1>>
    %state_state_internal_internal = firrtl.wire : !firrtl.bundle<privilegeMode: uint<2>>
    %state = firrtl.regreset %clock, %reset, %state_state : !firrtl.clock, !firrtl.reset, !firrtl.bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, !firrtl.bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>
    %trans_clock, %trans_reset, %trans_io = firrtl.instance trans @RiscvTrans(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<inst flip: uint<32>, valid flip: uint<1>, iFetchpc: uint<32>, mem: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data flip: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, now flip: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, next: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, event: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>)
  firrtl.module private @CheckerWithResult(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<instCommit flip: bundle<valid: uint<1>, inst: uint<32>, pc: uint<32>>, result flip: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, mem flip: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, event flip: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>) {
    %specCore_clock, %specCore_reset, %specCore_io = firrtl.instance specCore @RiscvCore(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<inst flip: uint<32>, valid flip: uint<1>, iFetchpc: uint<32>, mem: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data flip: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, now: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, next: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, event: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>)
  firrtl.module private @WBU(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<decode: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, isMMIO: uint<1>, intrNO: uint<32>, commits: vector<uint<32>, 5>, mem_rvfi: bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>>>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>) {
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %falseWire = firrtl.wire : !firrtl.uint<1>
    %tmpInst = firrtl.node %35 : !firrtl.uint<32>
    %checker_clock, %checker_reset, %checker_io = firrtl.instance checker @CheckerWithResult(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<instCommit flip: bundle<valid: uint<1>, inst: uint<32>, pc: uint<32>>, result flip: bundle<reg: vector<uint<32>, 32>, pc: uint<32>, csr: bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>, internal: bundle<privilegeMode: uint<2>>>, mem flip: bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>, event flip: bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>>)
    %checker_io_instCommit_pc_signBit = firrtl.node %322 : !firrtl.uint<1>
    %rf = firrtl.wire : !firrtl.vector<uint<32>, 32>
    %regVec = firrtl.wire : !firrtl.vector<uint<32>, 32>
    %mem = firrtl.wire : !firrtl.bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>
    %csr = firrtl.wire : !firrtl.bundle<misa: uint<32>, mvendorid: uint<32>, marchid: uint<32>, mimpid: uint<32>, mhartid: uint<32>, mstatus: uint<32>, mstatush: uint<32>, mscratch: uint<32>, mtvec: uint<32>, mcounteren: uint<32>, medeleg: uint<32>, mideleg: uint<32>, mip: uint<32>, mie: uint<32>, mepc: uint<32>, mcause: uint<32>, mtval: uint<32>, cycle: uint<32>, scounteren: uint<32>, scause: uint<32>, stvec: uint<32>, sepc: uint<32>, stval: uint<32>, sscratch: uint<32>, satp: uint<32>, pmpcfg0: uint<32>, pmpcfg1: uint<32>, pmpcfg2: uint<32>, pmpcfg3: uint<32>, pmpaddr0: uint<32>, pmpaddr1: uint<32>, pmpaddr2: uint<32>, pmpaddr3: uint<32>, MXLEN: uint<8>, IALIGN: uint<8>, ILEN: uint<8>>
    %event = firrtl.wire : !firrtl.bundle<valid: uint<1>, intrNO: uint<32>, cause: uint<32>, exceptionPC: uint<32>, exceptionInst: uint<32>>
    %rvfi_order = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %signBit = firrtl.node %322 : !firrtl.uint<1>
    %signBit_1 = firrtl.node %322 : !firrtl.uint<1>
  firrtl.module private @Backend_inorder(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, flush flip: uint<2>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, memMMU flip: bundle<imem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>) {
    %isu_clock, %isu_reset, %isu_io = firrtl.instance isu @ISU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, wb flip: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, forward flip: bundle<valid: uint<1>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, fuType: uint<3>>, flush flip: uint<1>>)
    %exu_clock, %exu_reset, %exu_io = firrtl.instance exu @EXU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<decode: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, isMMIO: uint<1>, intrNO: uint<32>, commits: vector<uint<32>, 5>, mem_rvfi: bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>>>, flush flip: uint<1>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, forward: bundle<valid: uint<1>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, fuType: uint<3>>, memMMU flip: bundle<imem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>>>)
    %wbu_clock, %wbu_reset, %wbu_io = firrtl.instance wbu @WBU(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<decode: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, isMMIO: uint<1>, intrNO: uint<32>, commits: vector<uint<32>, 5>, mem_rvfi: bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>>>, wb: bundle<rfWen: uint<1>, rfDest: uint<5>, rfData: uint<32>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>)
    %valid = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %exu_io_in_bits_r = firrtl.reg %clock : !firrtl.clock, !firrtl.bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>
    %valid_1 = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %wbu_io_in_bits_r = firrtl.reg %clock : !firrtl.clock, !firrtl.bundle<decode: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, isMMIO: uint<1>, intrNO: uint<32>, commits: vector<uint<32>, 5>, mem_rvfi: bundle<addr: uint<32>, rmask: uint<4>, wmask: uint<4>, rdata: uint<32>, wdata: uint<32>>>
  firrtl.module private @LockingArbiter(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, 2>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, chosen: uint<1>>) {
    %choice = firrtl.wire : !firrtl.uint<1>
    %lockCount_value = firrtl.regreset %clock, %reset, %c0_ui3 : !firrtl.clock, !firrtl.reset, !firrtl.uint<3>, !firrtl.uint<3>
    %lockIdx = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %locked = firrtl.node %17 : !firrtl.uint<1>
    %wantsLock = firrtl.node %22 : !firrtl.uint<1>
      %wrap = firrtl.node %42 : !firrtl.uint<1>
  firrtl.module private @SimpleBusCrossbarNto1(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, 2>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>) {
    %state = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.reset, !firrtl.uint<2>, !firrtl.uint<2>
    %inputArb_clock, %inputArb_reset, %inputArb_io = firrtl.instance inputArb @LockingArbiter(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, 2>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, chosen: uint<1>>)
    %inflightSrc = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
  firrtl.module private @LockingArbiter_1(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, 4>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, chosen: uint<2>>) {
    %choice = firrtl.wire : !firrtl.uint<2>
    %lockCount_value = firrtl.regreset %clock, %reset, %c0_ui3 : !firrtl.clock, !firrtl.reset, !firrtl.uint<3>, !firrtl.uint<3>
    %lockIdx = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<2>
    %locked = firrtl.node %23 : !firrtl.uint<1>
    %wantsLock = firrtl.node %28 : !firrtl.uint<1>
      %wrap = firrtl.node %68 : !firrtl.uint<1>
  firrtl.module private @SimpleBusCrossbarNto1_1(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: vector<bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, 4>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>) {
    %state = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.reset, !firrtl.uint<2>, !firrtl.uint<2>
    %inputArb_clock, %inputArb_reset, %inputArb_io = firrtl.instance inputArb @LockingArbiter_1(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, 4>, out: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, chosen: uint<2>>)
    %inflightSrc = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.reset, !firrtl.uint<2>, !firrtl.uint<2>
  firrtl.module private @EmbeddedTLB_fake(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<1>, csrMMU: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, cacheEmpty flip: uint<1>, ipf: uint<1>>) {
  firrtl.module private @Cache_dummy(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, flush flip: uint<2>, out: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, mmio: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, empty: uint<1>>) {
    %needFlush = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %memuser = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<73>
  firrtl.module private @EmbeddedTLB_fake_1(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<1>, csrMMU: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, cacheEmpty flip: uint<1>, ipf: uint<1>>) {
  firrtl.module private @Cache_fake(in %clock: !firrtl.clock, in %reset: !firrtl.reset, out %io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<2>, out: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, mmio: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, empty: uint<1>>) {
    %state = firrtl.regreset %clock, %reset, %c0_ui3 : !firrtl.clock, !firrtl.reset, !firrtl.uint<3>, !firrtl.uint<3>
    %ismmio = firrtl.node %72 : !firrtl.uint<1>
    %ismmioRec = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %needFlush = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %alreadyOutFire = firrtl.regreset %clock, %reset, %c0_ui1 : !firrtl.clock, !firrtl.reset, !firrtl.uint<1>, !firrtl.uint<1>
    %reqaddr = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %cmd = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %size = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<3>
    %wdata = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<32>
    %wmask = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %mmiordata = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<64>
    %mmiocmd = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %memrdata = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<64>
    %memcmd = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<4>
    %memuser = firrtl.reg %clock : !firrtl.clock, !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %c_1 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
    %c_2 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_2 = firrtl.wire : !firrtl.uint<1>
    %c_3 = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.reset, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_3 = firrtl.wire : !firrtl.uint<1>
  firrtl.module @NutCore(in %clock: !firrtl.clock, in %reset: !firrtl.uint<1>, out %io: !firrtl.bundle<imem: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, dmem: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, mmio: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, frontend flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, out %rvfi: !firrtl.bundle<valid: uint<1>, order: uint<64>, insn: uint<32>, trap: uint<1>, halt: uint<1>, intr: uint<1>, mode: uint<2>, ixl: uint<2>, rs1_addr: uint<5>, rs2_addr: uint<5>, rs1_rdata: uint<32>, rs2_rdata: uint<32>, rd_addr: uint<5>, rd_wdata: uint<32>, pc_rdata: uint<32>, pc_wdata: uint<32>, mem_addr: uint<32>, mem_rmask: uint<4>, mem_wmask: uint<4>, mem_rdata: uint<32>, mem_wdata: uint<32>>) attributes {convention = #firrtl<convention scalarized>} {
    %someAssume = firrtl.wire : !firrtl.uint<1>
    %someAssume2 = firrtl.wire : !firrtl.uint<1>
    %someAssume3 = firrtl.wire : !firrtl.uint<1>
    %someAssumedecoder1 = firrtl.wire : !firrtl.uint<1>
    %someAssumedecoder2 = firrtl.wire : !firrtl.uint<1>
    %frontend_clock, %frontend_reset, %frontend_io = firrtl.instance frontend @Frontend_embedded(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<imem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, out: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, flushVec: uint<4>, redirect flip: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, bpFlush: uint<1>, ipf flip: uint<1>>)
    %backend_clock, %backend_reset, %backend_io = firrtl.instance backend @Backend_inorder(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>>, 2>, flush flip: uint<2>, dmem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, memMMU flip: bundle<imem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, dmem: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>>)
    %dataBuffer = firrtl.regreset %clock, %reset, %462 : !firrtl.clock, !firrtl.uint<1>, !firrtl.vector<bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, 4>, !firrtl.vector<bundle<cf: bundle<instr: uint<64>, pc: uint<32>, pnpc: uint<32>, redirect: bundle<target: uint<32>, rtype: uint<1>, valid: uint<1>>, exceptionVec: vector<uint<1>, 16>, intrVec: vector<uint<1>, 12>, brIdx: uint<4>, isRVC: uint<1>, crossPageIPFFix: uint<1>, runahead_checkpoint_id: uint<64>, isBranch: uint<1>>, ctrl: bundle<src1Type: uint<1>, src2Type: uint<1>, fuType: uint<3>, fuOpType: uint<7>, rfSrc1: uint<5>, rfSrc2: uint<5>, rfWen: uint<1>, rfDest: uint<5>, isNutCoreTrap: uint<1>, isSrc1Forward: uint<1>, isSrc2Forward: uint<1>, noSpecExec: uint<1>, isBlocked: uint<1>>, data: bundle<src1: uint<32>, src2: uint<32>, imm: uint<32>>>, 4>
    %ringBufferHead = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.uint<1>, !firrtl.uint<2>, !firrtl.uint<2>
    %ringBufferTail = firrtl.regreset %clock, %reset, %c0_ui2 : !firrtl.clock, !firrtl.uint<1>, !firrtl.uint<2>, !firrtl.uint<2>
    %ringBufferEmpty = firrtl.node %467 : !firrtl.uint<1>
    %ringBufferAllowin = firrtl.node %482 : !firrtl.uint<1>
    %needEnqueue = firrtl.wire : !firrtl.vector<uint<1>, 2>
    %enqueueSize = firrtl.node %485 : !firrtl.uint<2>
    %enqueueFire_0 = firrtl.node %486 : !firrtl.uint<1>
    %enqueueFire_1 = firrtl.node %487 : !firrtl.uint<1>
    %wen = firrtl.node %492 : !firrtl.uint<1>
    %deq2_StartIndex = firrtl.node %567 : !firrtl.uint<2>
    %dequeueSize = firrtl.node %638 : !firrtl.uint<2>
    %dequeueFire = firrtl.node %639 : !firrtl.uint<1>
    %enableDisplay = firrtl.wire : !firrtl.uint<1>
    %mmioXbar_clock, %mmioXbar_reset, %mmioXbar_io = firrtl.instance mmioXbar @SimpleBusCrossbarNto1(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, 2>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>)
    %dmemXbar_clock, %dmemXbar_reset, %dmemXbar_io = firrtl.instance dmemXbar @SimpleBusCrossbarNto1_1(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: vector<bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, 4>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>)
    %itlb_clock, %itlb_reset, %itlb_io = firrtl.instance itlb @EmbeddedTLB_fake(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<1>, csrMMU: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, cacheEmpty flip: uint<1>, ipf: uint<1>>)
    %io_imem_cache_clock, %io_imem_cache_reset, %io_imem_cache_io = firrtl.instance io_imem_cache @Cache_dummy(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>, user: uint<73>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>, user: uint<73>>>>, flush flip: uint<2>, out: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, mmio: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, empty: uint<1>>)
    %dtlb_clock, %dtlb_reset, %dtlb_io = firrtl.instance dtlb @EmbeddedTLB_fake_1(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, out: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<1>, csrMMU: bundle<priviledgeMode flip: uint<2>, status_sum flip: uint<1>, status_mxr flip: uint<1>, loadPF: uint<1>, storePF: uint<1>, addr: uint<32>>, cacheEmpty flip: uint<1>, ipf: uint<1>>)
    %io_dmem_cache_clock, %io_dmem_cache_reset, %io_dmem_cache_io = firrtl.instance io_dmem_cache @Cache_fake(in clock: !firrtl.clock, in reset: !firrtl.reset, out io: !firrtl.bundle<in flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, flush flip: uint<2>, out: bundle<mem: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, coh flip: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>>, mmio: bundle<req: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<addr: uint<32>, size: uint<3>, cmd: uint<4>, wmask: uint<4>, wdata: uint<32>>>, resp flip: bundle<ready flip: uint<1>, valid: uint<1>, bits: bundle<cmd: uint<4>, rdata: uint<64>>>>, empty: uint<1>>)
    %mem = firrtl.wire : !firrtl.bundle<read: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>, write: bundle<valid: uint<1>, addr: uint<32>, memWidth: uint<6>, data: uint<32>>>
    %pcOld = firrtl.regreset %clock, %reset, %c0_ui32 : !firrtl.clock, !firrtl.uint<1>, !firrtl.uint<32>, !firrtl.uint<32>
    %tmpAssume = firrtl.node %1024 : !firrtl.uint<1>
    %c = firrtl.regreset %clock, %reset, %c0_ui64 : !firrtl.clock, !firrtl.uint<1>, !firrtl.uint<64>, !firrtl.uint<64>
    %enableDisplay_1 = firrtl.wire : !firrtl.uint<1>
