Platform : Vivado 22.1v 
Language : Verilog


├── cnn_core
│   ├── cnn_acc_ci.v
│   ├── cnn_core.v
│   ├── cnn_kernel.v
│   ├── defines_cnn_core.vh
│   ├── relu.v
│   └── timescale.vh
├── M00_AXI.v
├── M01_AXI.v
├── axi4_lite.v
├── cnn_core_top.v
├── cnn_data_combine.v
├── maxPool_data_combine.v
├── maxPooling.v
└── README.md
