# 硬件开发过程综述

* 设计功能框图
* 划分功能模块
* 选择关键芯片
* 绘制原理图
* 绘制PCB
* 绘制单板结构体





## 硬件开发阶段划分与主要活动

一般产品生命周期分为6个阶段：

* 概念
* 计划
* 开发
* 验证
* 发布
* 生命周期



硬件开发主要活动：

* 概念阶段-->需求分析
* 计划阶段-->概要设计
* 开发阶段-->详细设计、调测试
* 验证阶段-->系统验证测试、小批量试制
* 发布-->量产及维护
* 生命周期阶段-->完成生产和销售产品的维护保障



**产品及周期优化法的核心理念：**

* 阶段评审于高层决策
* 跨领域项目核心领导小组
* 结构化产品开发流程
* 产品战略管理
* 管道管理



**IPD(集成产品开发)有哪些理念：**

* 基于市场的开发
* 跨部门、跨系统的协同
* 结构化开发流程
* 重用性（CBB)



## 需求分析阶段

需求就是对我们开发工作交付目标的具体要求，是我们开发工作的源头。



产品需求来源：

* 外部需求
  * 客户需求的市场需求
  * 国家法律规范的要求
* 内部需求
  * 公司战略分解下发的需求
  * 产品改进 优化需求



针对产品需求，将市场需求、可制作性、可服务性、可获得性等内部需求结合起来

需求分析技术评审



针对这些需求，结合系统分析方法，提出多个备选架构方案



根据需求的支持程度，技术成熟度、成本、开发周期，选择一个最优方案实施



产品需求确定后，由一定经验的工程师对每个需求进行工作量的初步评估，根据产品上市时间和历史项目经验，确定初识项目计划。



文档化-->  相关人员评审  -->发布给所有项目组全体成员



需求分析技术评审、概念评审



概要设计阶段主要活动

对于硬件工程师来说，这个阶段主要是概要设计工作，并配合支持需求的分解分配。



- 产品需求来源于**客户问题**，是客户面对的**挑战和机遇**，也是为客户带来**价值核心**
- 系统特性是描述该产品为解决客户问题所具备的重大能力，是产品包的**主要卖点**，每条特性都是为满足客户**特定商业价值诉求**的端到端解决方案。
- 系统需求是描述支撑**系统特性**所具备的具体需求，是系统对外呈现的，可测试的全部功能需求和非功能需求
- 分配需求是根据系统需求分解到子系统和模块的功能或者非功能性需求。



软件开发团队：

- 项目硬件经理
- 系统工程师
- 项目软件经理
- 测试经理
- 资料工程师
- 制造与供应代表
- 采购工程师
- 装备工程师
- 质量保证人员



概要设计活动包括：

* 明确单板接口
* 明确重要器件选型
* 开展DFX方案设计
* 硬件成本分析
* 需求跟踪



概要设计阶段过程所含内容：
开发出具体的硬件实现方案

为更进一步的设计实现提供基础和依据

明确硬件和软件各需要做什么



## 详细设计阶段主要活动

详细设计阶段：

- 详细设计报告开发
- 原理图绘制
  - 注意成熟电路的借用，器件和封装确认，接口信号对接
- PCB绘制
  - 通过设计PCB，把原理图设计转换成物理实现设计



**信息设计阶段活动：**

* 开展接口设计
* DFX详细设计方案
* 原理图设计
* PCB设计
* BOM清单制作



开发详细设计报告：

- 确定硬件各组成单元
- 接口设计
- 单板信号完整性分析
- 可靠性设计、可维护性设计、可测试设计等



硬件对外接口设计

- 板际接口
- 系统接口，如对外接口、光纤
- 软件接口
- 调测接口，例如指示灯、跳线
- 用户接口，电缆接口、串口、跳线、面板指示灯





调测试阶段主要活动

主要工作是对加工完成的单板进行调试和测试活动，严重实际单板是否真正达到了设计需求规格的要求。



调测试活动

- 单元电路功能调试
- 信号质量测试
- 时序测试
- 硬件基本功能测试
- 硬件性能测试



在完成对单板的绝缘、上下电、复位和时钟的检查后，就开始单板基本功能的调试

对于有中央处理器芯片（CPU,MCU,DSP）的单板,一般都是从处理器小系统的调试开始



## 试制阶段主要活动

对应产品的验证阶段



小批量试制活动

- 硬件工程师下达内部加工计划启动小批量试制，生产线安装正常加工流程完成试制，一般至少3批次左右，完成生产全环节验证。
- 硬件工程师在生产加工过程中对加工中的问题进行分析和解决
- 生产加工各环节出现的异常点需要进行统计，成功率低于一定阈值说明不具备正式转产的条件



开发人员对生产过程中出现的问题进行分析

确认问题：

器件质量问题

硬件设计问题

装备测试问题

误测试问题



## 量产及维护阶段

对应产品的生命周期阶段



量产阶段需要避免的是批次性问题

- 发货硬件批次性问题
- 生产加工过程中发现的批次性问题
- 需要尽量将批次性问题拦截在生产加工环节



产品在市场成长期或成熟期早期进入市场，投入产出比高

衰退期产品可能无产出，甚至负产出，主动规划退市代替，实现双赢



维护阶段的主要工作之一就是保证客户正常使用产品

- 随着产品长时间的使用，器件老化可能导致失效，引起硬件功能异常
- 随着产品大量的使用，可能触发软件或硬件设计的隐患，导致硬件功能异常
- 客户使用环境的千差万别，可能由于环境因素超出产品正常的工作环境要求导致硬件功能异常



质量保证与改进

质量是设计出来的，缺陷发现得越早，纠正缺陷付出的成本越低

保证交付质量是项目/产品/部门/企业全体人员的职责，不是某个岗位的职责





## 配置管理

配置管理的主要工作内容：

- 制定配置管理计划
- 标识配置项
- 建立并管理配置数据库
- 选择并推行配置工具
- 配置库基线化
- 配置状态报告
- 持续构建环境维护



## 数据管理PDM

以产品为核心，实现企业对产品相关的数据、文档、过程、管理等一体化集成管理技术







# -----------------------------

# 控制系统原理与设计

## 控制系统电路的应用与架构

* cpu .控制电路的核心和大脑是CPU，是整个控制电路系统的运算和执行的引擎单元

* 外围的存储器
  * 快速的高速的存储器DDR  SDRAM
  * 低速的 ROM  FLASH SD卡
* 外围的I/O电路，可以外接硬盘、LCD 、LED



如果说CPU是控制系统的大脑，那么电源就是控制系统的心脏。

时钟电路为控制系统提供工作的节拍



## CPU的基本概念

中央处理器是设备智能化和可编程的核心，是整个设备的大脑。

* CPU在设备中负责读取指令，对指令译码并执行指令。
* 根据指令完成运算与处理，实现与外部存储，IO设备等的交互控制。



CPU内部架构：

控制器、运算器、存储单元以及实现它们之间连接的数据、控制总线。



## CPU性能进化史

CPU性能进化的驱动力是摩尔定律



* CPU性能提升遭遇瓶颈
  * 芯片主频已达到微波频段，造成SI，芯片功耗等问题，近几年的提升基本停滞了
  * 10nm以下制程投片成本剧增；业界认为3nm是硅工艺极限



## CPU未来可能的发展趋势

预计基于3nm之后的工艺，实现起来将是非常困难的。在半导体的工艺方面，需要一些新的材料引入。



* 存储内的计算单元
* 存储与计算融合
* 类脑神经运算架构



## CPU的类别

### CPU指令集

* CISC 指令系统复杂，数量多。如Intel x86
* RISC  一种执行较少类型计算机指令的微处理器，对指令数目和寻址方式都做了精简。代表产品：ARM MIPS PowerPc

![1702197431223](E:\Administrator\Documents\pads\CISC与RISC.png)





## ARM CPU概览

ARM CORETEX系列分类：

* A  （Application）高性能处理场景，智能手机的主CPU、PC
* R (Real-Time) 基于一些对实时性要求非常高的场景
* M (Microcontorller)  低功耗场景



Cortex A53和Cortex A72 拥有相同的指令集，但是为了实习不同的处理器的应用场景和功能，所以集成了不同的外围电路的规格



ARM IP的授权方式：

* 架构授权 最高级
* 处理器授权  被授权厂家不能自己修改Cortex本身，但是得负责芯片的后端设计
* 处理器设计优化包授权 最低级授权模式





## RISC-V CPU简介

RISC-V指令集架构简单，完全开源并且免费，将基准指令和扩展指令分开



RISC-V开放性问题：

* 各个厂家的扩展指令可能带来碎片化问题，不利于生态系统的建设
* 安全稳定运行还有待验证
* 开发工具，验证工具还不够成熟
* 生态不够完整



## CPU选型的关键指标因素

对于CPU的选型，最重要的是CPU内核的类型和指标的选择



CPU内核性能的选择，内核的对应的指标可能包括CPU内核的主频、内核的数量，最终体现在CPU内核的运行速度上。



从硬件工程师纯硬件的角度需要考虑CPU芯片的一些物理层的性能约束，需要考虑软件人员对系统性能的需求，也需要考虑硬件层面的一些约束。



## DRAM基本原理

* SRAM 静态RAM：当SRAM中的电荷存储在它基本的存储单元里面以后，就不需要外部电路再对存储单元进行任何操作，称之为静态。
  * 缺点：用到了6个Mos管，对系统资源消耗较大
  * 优点：外部电路对这个单元的操作比较简单
* DRAM 动态RAM：基本的存储单元是一个晶体管加上一个电容。存储电荷是存储在电容上
  * 优点：非常节省半导体资源，有利于基于DRAM技术来设计大容量的存储设备
  * 缺点：每过一段时间，就要对存储单元进行刷新，保证电容上存储的电荷一直存在；读写速率比SRAM低



SRAM:访问速度非常快，容量低，访问成本非常高

DRAM:访问速度一般快，容量很高，成本非常低



## DRAM的基本操作

* precharge

  当前行操作完成后，需要关闭当前，去访问第二行的某个地址，在关闭当前行之前，必须对当前行进行一个刷新操作，这个关闭之前的刷新操作就叫预充电。

* refresh

  DRAM存储电容中的电荷会随着时间推移而流失，需要定时对DRAM中的存储电容进行刷新。这个刷新的操作叫做refresh





在DRAM的读写操作中，打开一个行以后，尽量持续地对列地址进行读写操作，这样的话会提高DRAM总线的读写效率。



## DRAM地址总线设计

DRAM芯片计算公式：
2^(bank线的数量)* 2^(行地址线数量)*2^(列地址线数量) x位宽



## DRAM的演进

DRAM演进背后的驱动力是摩尔定律

* SDRAM

* DDR

* DDR2

* DDR3

* DDR4

  

  DRAM演进过程中读写速率的提升赶不上容量提升的速率：摩尔定律使得单位面积晶体管数量增加，就可以使得芯片容量迅速提升；但是DRAM芯片的读写速率包括时钟频率不能直接受益于摩尔定律的提升。

内存墙：内存性能严重限制CPU性能发挥的现象。



## DRAM读写提速机制

* 时钟频率的提升
* 双边沿采用
* 多位预取



通过SSTL2的电平标准的应用，可以使得DDR SDRAM的信号摆幅大幅下降，这样的话在提升DDR SDRAM数据速率的前提下，降低芯片的接口功耗。



## DDR SDRAM的ECC校验

* 奇偶校验：
  * 只能检测单比特错误，不能纠错
  * 不能检测偶数个比特错误
* ECC校验
  * 能检测单比特错误，能纠正单比特错误
  * 能检测双比特错误
  * 算法比奇偶校验复杂得多，相对比较耗费芯片资源



## DDR2 SDRAM控制命令字

在读一个DDR颗粒的时候，实际上是读内部的bank矩阵。先active一个bank(打开bank里对应的行)，紧接着控制器发出读命令（包括一组管脚的状态组合）



## DDR2 SDRAM的设计要点

DDR2里的时钟线是差分线，需要放置匹配电阻。

匹配电阻放置位置：

* 匹配电阻放在第一个分支点，100Ω
* 匹配电阻靠近每片DRAM芯片位置，阻值对应增加





设计要点：

* 数据组内（8bit）PCB走线尽量等长设计
* 长度差不超过15-20ps
* 数据组间PCB走线应尽量等长
* 长度差不超过60-70ps
* 减少平行走线，抑制串扰
* 根据仿真结果决定是否需要VTT匹配电路





## DDR3 SDRAM的关键特性和设计要领

* 支持链型拓扑，不需要等长绕线
* 读操作read leveling功能
  * 可以计算出不同颗粒的地址控制线时延的差
  * 在控制器侧进行数据采样的校准
  * 保证同时采样的不同颗粒数据位
* 写操作write leveling
  * 在MR1寄存器中使能write leveling
  * 在DDR侧用DQS上升沿采样CLK，从DQ输入结果，0:early 1:late.
  * 控制器调整QDS输出相位与CLK一致，直到DQ翻转



## DDR4的关键特性

* 4个bankgroup，通过增加bankgroup的机制，可以保证更高的数据总线利用率

* 保留8位预取不变。如果提升预取，会导致DDR4这一代芯片面积太大，过于昂贵



* DDR4里增加了校验机制，由控制器生产偶校验位，在DDR颗粒端校验，如果出错了就产生报警到alert管脚

* 数据线上增加crc校验，只对写操作有效
* 增加act_n管脚进行地址线复用控制
* 增加DBI数据翻转功能，降低芯片的IO功耗
  * DBI功能：
    * 利用POD电平在高电平输出时0电流的特点，对信号线做电平翻转，降低系统功耗，提升信号质量
    * 保持尽量少的0电平数据线
    * 读写操作均可使能



## Flash ROM原理与分类

FLASH ROM基本单元是在Mos管的基础上增加了一个浮栅层

浮栅的作用：存储电荷

浮栅优势：非易失性



通过制造控制栅极和基底之间的电压差，在电场的作用下，让电子进入浮栅或者离开浮栅



Flash ROM类型划分：

* NOR Flash
  * serial NOR
  * Parallel NOR
* NAND Flash
  * Raw NAND
  * Managed NAND



NAND FLASH的Contact连接点相对NOR FLASH大大减少了，减少了连接点，降低了芯片的面积，提高了存储容量密度



**NOR FLASH**

* 优势：	
  * 设计简单，易于使用
  * 快速读操作，随机访问
  * 支持擦除次数多，数据保持时间长
* 劣势：
  * 耗费芯片资源，容量密度低
  * 单位bit成本高
* 使用场景：程序代码存储，低容量数据存储，高可靠性要求



**NAND FLASH**

* 优势：
  * 容量密度高
  * 单位bit成本低
  * 快速写，擦除操作
* 劣势：
  * 一般擦除寿命短
  * 操作复杂，需要控制器
* 适用场景：大容量数据存储，较低可靠性要求





## 复位电路

复位：对整个硬件或者是某个部件的状态进行初始化的过程



复位：

* 硬复位
  * 上电复位
  * 按键复位
  * watch dog 复位
* 软复位
  * 状态机/寄存器初始化，程序重新执行



## 时钟电路

* 时钟源：产生整个设计电路的基准时钟（晶体、晶振）
* 时钟buffer：复制出多个同频率的时钟给毫秒电路（时钟buffer芯片）
* 时钟产生器：通过单个参考时钟输入生成多个标题频率的时钟（时钟产生器芯片）
* 时钟去抖：降低时钟抖动满足高速电路要求（时钟去抖芯片）



## -------------------------------------

# 硬件原理图绘制规范

## 元器件绘制规范

