Classic Timing Analyzer report for adc_read
Fri Dec 22 16:01:34 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                          ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From           ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 39.321 ns                        ; D[3]           ; LED_CH[6]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.305 ns                        ; LED_CH[1]~reg0 ; LED_CH[1]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -1.324 ns                        ; D[0]           ; LED_DV[1]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 70.45 MHz ( period = 14.195 ns ) ; cnt[3]         ; LED_DV[6]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                ;                ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+---------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From    ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 70.45 MHz ( period = 14.195 ns )                    ; cnt[3]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.486 ns               ;
; N/A                                     ; 70.45 MHz ( period = 14.195 ns )                    ; cnt[3]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.486 ns               ;
; N/A                                     ; 70.45 MHz ( period = 14.195 ns )                    ; cnt[3]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.486 ns               ;
; N/A                                     ; 70.45 MHz ( period = 14.195 ns )                    ; cnt[3]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.486 ns               ;
; N/A                                     ; 70.45 MHz ( period = 14.195 ns )                    ; cnt[3]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.486 ns               ;
; N/A                                     ; 70.47 MHz ( period = 14.190 ns )                    ; cnt[4]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.481 ns               ;
; N/A                                     ; 70.47 MHz ( period = 14.190 ns )                    ; cnt[4]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.481 ns               ;
; N/A                                     ; 70.47 MHz ( period = 14.190 ns )                    ; cnt[4]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.481 ns               ;
; N/A                                     ; 70.47 MHz ( period = 14.190 ns )                    ; cnt[4]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.481 ns               ;
; N/A                                     ; 70.47 MHz ( period = 14.190 ns )                    ; cnt[4]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.481 ns               ;
; N/A                                     ; 71.12 MHz ( period = 14.060 ns )                    ; cnt[2]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.351 ns               ;
; N/A                                     ; 71.12 MHz ( period = 14.060 ns )                    ; cnt[2]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.351 ns               ;
; N/A                                     ; 71.12 MHz ( period = 14.060 ns )                    ; cnt[2]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.351 ns               ;
; N/A                                     ; 71.12 MHz ( period = 14.060 ns )                    ; cnt[2]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.351 ns               ;
; N/A                                     ; 71.12 MHz ( period = 14.060 ns )                    ; cnt[2]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.351 ns               ;
; N/A                                     ; 71.38 MHz ( period = 14.009 ns )                    ; cnt[3]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.300 ns               ;
; N/A                                     ; 71.38 MHz ( period = 14.009 ns )                    ; cnt[3]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.300 ns               ;
; N/A                                     ; 71.38 MHz ( period = 14.009 ns )                    ; cnt[3]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.300 ns               ;
; N/A                                     ; 71.41 MHz ( period = 14.004 ns )                    ; cnt[4]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.295 ns               ;
; N/A                                     ; 71.41 MHz ( period = 14.004 ns )                    ; cnt[4]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.295 ns               ;
; N/A                                     ; 71.41 MHz ( period = 14.004 ns )                    ; cnt[4]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.295 ns               ;
; N/A                                     ; 71.83 MHz ( period = 13.922 ns )                    ; cnt[6]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.213 ns               ;
; N/A                                     ; 71.83 MHz ( period = 13.922 ns )                    ; cnt[6]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.213 ns               ;
; N/A                                     ; 71.83 MHz ( period = 13.922 ns )                    ; cnt[6]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.213 ns               ;
; N/A                                     ; 71.83 MHz ( period = 13.922 ns )                    ; cnt[6]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.213 ns               ;
; N/A                                     ; 71.83 MHz ( period = 13.922 ns )                    ; cnt[6]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.213 ns               ;
; N/A                                     ; 72.08 MHz ( period = 13.874 ns )                    ; cnt[2]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.165 ns               ;
; N/A                                     ; 72.08 MHz ( period = 13.874 ns )                    ; cnt[2]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.165 ns               ;
; N/A                                     ; 72.08 MHz ( period = 13.874 ns )                    ; cnt[2]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.165 ns               ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; cnt[8]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.129 ns               ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; cnt[8]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.129 ns               ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; cnt[8]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.129 ns               ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; cnt[8]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.129 ns               ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; cnt[8]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.129 ns               ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; cnt[3]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.061 ns               ;
; N/A                                     ; 72.65 MHz ( period = 13.765 ns )                    ; cnt[4]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.056 ns               ;
; N/A                                     ; 72.80 MHz ( period = 13.736 ns )                    ; cnt[6]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.027 ns               ;
; N/A                                     ; 72.80 MHz ( period = 13.736 ns )                    ; cnt[6]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.027 ns               ;
; N/A                                     ; 72.80 MHz ( period = 13.736 ns )                    ; cnt[6]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.027 ns               ;
; N/A                                     ; 72.88 MHz ( period = 13.721 ns )                    ; cnt[3]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.012 ns               ;
; N/A                                     ; 72.88 MHz ( period = 13.721 ns )                    ; cnt[3]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.012 ns               ;
; N/A                                     ; 72.88 MHz ( period = 13.721 ns )                    ; cnt[3]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.012 ns               ;
; N/A                                     ; 72.88 MHz ( period = 13.721 ns )                    ; cnt[3]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.012 ns               ;
; N/A                                     ; 72.88 MHz ( period = 13.721 ns )                    ; cnt[3]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.012 ns               ;
; N/A                                     ; 72.90 MHz ( period = 13.717 ns )                    ; cnt[5]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.008 ns               ;
; N/A                                     ; 72.90 MHz ( period = 13.717 ns )                    ; cnt[5]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.008 ns               ;
; N/A                                     ; 72.90 MHz ( period = 13.717 ns )                    ; cnt[5]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.008 ns               ;
; N/A                                     ; 72.90 MHz ( period = 13.717 ns )                    ; cnt[5]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.008 ns               ;
; N/A                                     ; 72.90 MHz ( period = 13.717 ns )                    ; cnt[5]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.008 ns               ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; cnt[4]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.007 ns               ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; cnt[4]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.007 ns               ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; cnt[4]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.007 ns               ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; cnt[4]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.007 ns               ;
; N/A                                     ; 72.91 MHz ( period = 13.716 ns )                    ; cnt[4]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 13.007 ns               ;
; N/A                                     ; 73.24 MHz ( period = 13.653 ns )                    ; cnt[7]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.944 ns               ;
; N/A                                     ; 73.24 MHz ( period = 13.653 ns )                    ; cnt[7]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.944 ns               ;
; N/A                                     ; 73.24 MHz ( period = 13.653 ns )                    ; cnt[7]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.944 ns               ;
; N/A                                     ; 73.24 MHz ( period = 13.653 ns )                    ; cnt[7]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.944 ns               ;
; N/A                                     ; 73.24 MHz ( period = 13.653 ns )                    ; cnt[7]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.944 ns               ;
; N/A                                     ; 73.25 MHz ( period = 13.652 ns )                    ; cnt[8]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 73.25 MHz ( period = 13.652 ns )                    ; cnt[8]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 73.25 MHz ( period = 13.652 ns )                    ; cnt[8]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.943 ns               ;
; N/A                                     ; 73.34 MHz ( period = 13.635 ns )                    ; cnt[2]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.926 ns               ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; cnt[2]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.877 ns               ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; cnt[2]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.877 ns               ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; cnt[2]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.877 ns               ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; cnt[2]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.877 ns               ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; cnt[2]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.877 ns               ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; cnt[9]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.856 ns               ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; cnt[9]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.856 ns               ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; cnt[9]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.856 ns               ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; cnt[9]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.856 ns               ;
; N/A                                     ; 73.72 MHz ( period = 13.565 ns )                    ; cnt[9]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.856 ns               ;
; N/A                                     ; 73.90 MHz ( period = 13.531 ns )                    ; cnt[5]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.822 ns               ;
; N/A                                     ; 73.90 MHz ( period = 13.531 ns )                    ; cnt[5]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.822 ns               ;
; N/A                                     ; 73.90 MHz ( period = 13.531 ns )                    ; cnt[5]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.822 ns               ;
; N/A                                     ; 74.09 MHz ( period = 13.497 ns )                    ; cnt[6]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.788 ns               ;
; N/A                                     ; 74.26 MHz ( period = 13.467 ns )                    ; cnt[7]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.758 ns               ;
; N/A                                     ; 74.26 MHz ( period = 13.467 ns )                    ; cnt[7]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.758 ns               ;
; N/A                                     ; 74.26 MHz ( period = 13.467 ns )                    ; cnt[7]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.758 ns               ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; cnt[6]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.739 ns               ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; cnt[6]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.739 ns               ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; cnt[6]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.739 ns               ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; cnt[6]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.739 ns               ;
; N/A                                     ; 74.36 MHz ( period = 13.448 ns )                    ; cnt[6]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.739 ns               ;
; N/A                                     ; 74.55 MHz ( period = 13.413 ns )                    ; cnt[8]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.704 ns               ;
; N/A                                     ; 74.74 MHz ( period = 13.379 ns )                    ; cnt[9]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.670 ns               ;
; N/A                                     ; 74.74 MHz ( period = 13.379 ns )                    ; cnt[9]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.670 ns               ;
; N/A                                     ; 74.74 MHz ( period = 13.379 ns )                    ; cnt[9]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.670 ns               ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; cnt[8]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.655 ns               ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; cnt[8]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.655 ns               ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; cnt[8]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.655 ns               ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; cnt[8]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.655 ns               ;
; N/A                                     ; 74.83 MHz ( period = 13.364 ns )                    ; cnt[8]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.655 ns               ;
; N/A                                     ; 75.01 MHz ( period = 13.331 ns )                    ; cnt[0]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.622 ns               ;
; N/A                                     ; 75.01 MHz ( period = 13.331 ns )                    ; cnt[0]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.622 ns               ;
; N/A                                     ; 75.01 MHz ( period = 13.331 ns )                    ; cnt[0]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.622 ns               ;
; N/A                                     ; 75.01 MHz ( period = 13.331 ns )                    ; cnt[0]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.622 ns               ;
; N/A                                     ; 75.01 MHz ( period = 13.331 ns )                    ; cnt[0]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.622 ns               ;
; N/A                                     ; 75.23 MHz ( period = 13.292 ns )                    ; cnt[5]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.583 ns               ;
; N/A                                     ; 75.51 MHz ( period = 13.243 ns )                    ; cnt[5]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.534 ns               ;
; N/A                                     ; 75.51 MHz ( period = 13.243 ns )                    ; cnt[5]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.534 ns               ;
; N/A                                     ; 75.51 MHz ( period = 13.243 ns )                    ; cnt[5]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.534 ns               ;
; N/A                                     ; 75.51 MHz ( period = 13.243 ns )                    ; cnt[5]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.534 ns               ;
; N/A                                     ; 75.51 MHz ( period = 13.243 ns )                    ; cnt[5]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.534 ns               ;
; N/A                                     ; 75.60 MHz ( period = 13.228 ns )                    ; cnt[7]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.519 ns               ;
; N/A                                     ; 75.75 MHz ( period = 13.201 ns )                    ; cnt[1]  ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.492 ns               ;
; N/A                                     ; 75.75 MHz ( period = 13.201 ns )                    ; cnt[1]  ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.492 ns               ;
; N/A                                     ; 75.75 MHz ( period = 13.201 ns )                    ; cnt[1]  ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.492 ns               ;
; N/A                                     ; 75.75 MHz ( period = 13.201 ns )                    ; cnt[1]  ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.492 ns               ;
; N/A                                     ; 75.75 MHz ( period = 13.201 ns )                    ; cnt[1]  ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.492 ns               ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; cnt[7]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.470 ns               ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; cnt[7]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.470 ns               ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; cnt[7]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.470 ns               ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; cnt[7]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.470 ns               ;
; N/A                                     ; 75.88 MHz ( period = 13.179 ns )                    ; cnt[7]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.470 ns               ;
; N/A                                     ; 76.07 MHz ( period = 13.145 ns )                    ; cnt[0]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.436 ns               ;
; N/A                                     ; 76.07 MHz ( period = 13.145 ns )                    ; cnt[0]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.436 ns               ;
; N/A                                     ; 76.07 MHz ( period = 13.145 ns )                    ; cnt[0]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.436 ns               ;
; N/A                                     ; 76.10 MHz ( period = 13.140 ns )                    ; cnt[9]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.431 ns               ;
; N/A                                     ; 76.23 MHz ( period = 13.119 ns )                    ; cnt[3]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 12.410 ns               ;
; N/A                                     ; 76.25 MHz ( period = 13.114 ns )                    ; cnt[4]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 12.405 ns               ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; cnt[9]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.382 ns               ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; cnt[9]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.382 ns               ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; cnt[9]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.382 ns               ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; cnt[9]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.382 ns               ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; cnt[9]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.382 ns               ;
; N/A                                     ; 76.83 MHz ( period = 13.015 ns )                    ; cnt[1]  ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.306 ns               ;
; N/A                                     ; 76.83 MHz ( period = 13.015 ns )                    ; cnt[1]  ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.306 ns               ;
; N/A                                     ; 76.83 MHz ( period = 13.015 ns )                    ; cnt[1]  ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.306 ns               ;
; N/A                                     ; 76.86 MHz ( period = 13.010 ns )                    ; cnt[8]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 12.301 ns               ;
; N/A                                     ; 77.47 MHz ( period = 12.909 ns )                    ; cnt[3]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 77.47 MHz ( period = 12.909 ns )                    ; cnt[3]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 77.47 MHz ( period = 12.909 ns )                    ; cnt[3]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 77.47 MHz ( period = 12.909 ns )                    ; cnt[3]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 77.48 MHz ( period = 12.906 ns )                    ; cnt[0]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.197 ns               ;
; N/A                                     ; 77.50 MHz ( period = 12.904 ns )                    ; cnt[4]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.195 ns               ;
; N/A                                     ; 77.50 MHz ( period = 12.904 ns )                    ; cnt[4]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.195 ns               ;
; N/A                                     ; 77.50 MHz ( period = 12.904 ns )                    ; cnt[4]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.195 ns               ;
; N/A                                     ; 77.50 MHz ( period = 12.904 ns )                    ; cnt[4]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.195 ns               ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; cnt[0]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.148 ns               ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; cnt[0]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.148 ns               ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; cnt[0]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.148 ns               ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; cnt[0]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.148 ns               ;
; N/A                                     ; 77.78 MHz ( period = 12.857 ns )                    ; cnt[0]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.148 ns               ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; cnt[14] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.144 ns               ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; cnt[14] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.144 ns               ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; cnt[14] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.144 ns               ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; cnt[14] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.144 ns               ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; cnt[14] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.144 ns               ;
; N/A                                     ; 77.83 MHz ( period = 12.848 ns )                    ; cnt[6]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 12.139 ns               ;
; N/A                                     ; 78.27 MHz ( period = 12.776 ns )                    ; cnt[1]  ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.067 ns               ;
; N/A                                     ; 78.28 MHz ( period = 12.774 ns )                    ; cnt[2]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.065 ns               ;
; N/A                                     ; 78.28 MHz ( period = 12.774 ns )                    ; cnt[2]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.065 ns               ;
; N/A                                     ; 78.28 MHz ( period = 12.774 ns )                    ; cnt[2]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.065 ns               ;
; N/A                                     ; 78.28 MHz ( period = 12.774 ns )                    ; cnt[2]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.065 ns               ;
; N/A                                     ; 78.51 MHz ( period = 12.737 ns )                    ; cnt[9]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 12.028 ns               ;
; N/A                                     ; 78.57 MHz ( period = 12.727 ns )                    ; cnt[1]  ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.018 ns               ;
; N/A                                     ; 78.57 MHz ( period = 12.727 ns )                    ; cnt[1]  ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.018 ns               ;
; N/A                                     ; 78.57 MHz ( period = 12.727 ns )                    ; cnt[1]  ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.018 ns               ;
; N/A                                     ; 78.57 MHz ( period = 12.727 ns )                    ; cnt[1]  ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.018 ns               ;
; N/A                                     ; 78.57 MHz ( period = 12.727 ns )                    ; cnt[1]  ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 12.018 ns               ;
; N/A                                     ; 78.95 MHz ( period = 12.667 ns )                    ; cnt[14] ; LED_CH[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.958 ns               ;
; N/A                                     ; 78.95 MHz ( period = 12.667 ns )                    ; cnt[14] ; LED_CH[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.958 ns               ;
; N/A                                     ; 78.95 MHz ( period = 12.667 ns )                    ; cnt[14] ; LED_CH[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.958 ns               ;
; N/A                                     ; 79.05 MHz ( period = 12.651 ns )                    ; cnt[2]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 11.942 ns               ;
; N/A                                     ; 79.11 MHz ( period = 12.641 ns )                    ; cnt[5]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 11.932 ns               ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; cnt[6]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.927 ns               ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; cnt[6]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.927 ns               ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; cnt[6]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.927 ns               ;
; N/A                                     ; 79.14 MHz ( period = 12.636 ns )                    ; cnt[6]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.927 ns               ;
; N/A                                     ; 79.50 MHz ( period = 12.579 ns )                    ; cnt[7]  ; Start~reg0     ; clk        ; clk      ; None                        ; None                      ; 11.870 ns               ;
; N/A                                     ; 79.67 MHz ( period = 12.552 ns )                    ; cnt[8]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.843 ns               ;
; N/A                                     ; 79.67 MHz ( period = 12.552 ns )                    ; cnt[8]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.843 ns               ;
; N/A                                     ; 79.67 MHz ( period = 12.552 ns )                    ; cnt[8]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.843 ns               ;
; N/A                                     ; 79.67 MHz ( period = 12.552 ns )                    ; cnt[8]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.843 ns               ;
; N/A                                     ; 80.23 MHz ( period = 12.464 ns )                    ; cnt[3]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.755 ns               ;
; N/A                                     ; 80.23 MHz ( period = 12.464 ns )                    ; cnt[3]  ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.755 ns               ;
; N/A                                     ; 80.26 MHz ( period = 12.459 ns )                    ; cnt[4]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.750 ns               ;
; N/A                                     ; 80.26 MHz ( period = 12.459 ns )                    ; cnt[4]  ; LED_DV[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.750 ns               ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; cnt[5]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.722 ns               ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; cnt[5]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.722 ns               ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; cnt[5]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.722 ns               ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; cnt[5]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.722 ns               ;
; N/A                                     ; 80.46 MHz ( period = 12.428 ns )                    ; cnt[14] ; LED_TR[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.719 ns               ;
; N/A                                     ; 80.78 MHz ( period = 12.379 ns )                    ; cnt[14] ; LED_TR[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.670 ns               ;
; N/A                                     ; 80.78 MHz ( period = 12.379 ns )                    ; cnt[14] ; LED_TR[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.670 ns               ;
; N/A                                     ; 80.78 MHz ( period = 12.379 ns )                    ; cnt[14] ; LED_TR[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.670 ns               ;
; N/A                                     ; 80.78 MHz ( period = 12.379 ns )                    ; cnt[14] ; LED_TR[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.670 ns               ;
; N/A                                     ; 80.78 MHz ( period = 12.379 ns )                    ; cnt[14] ; LED_TR[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.670 ns               ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; cnt[7]  ; LED_CH[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.658 ns               ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; cnt[7]  ; LED_CH[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.658 ns               ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; cnt[7]  ; LED_CH[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.658 ns               ;
; N/A                                     ; 80.86 MHz ( period = 12.367 ns )                    ; cnt[7]  ; LED_CH[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.658 ns               ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; cnt[10] ; LED_DV[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; cnt[10] ; LED_DV[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; cnt[10] ; LED_DV[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; cnt[10] ; LED_DV[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 81.02 MHz ( period = 12.342 ns )                    ; cnt[10] ; LED_DV[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.633 ns               ;
; N/A                                     ; 81.11 MHz ( period = 12.329 ns )                    ; cnt[2]  ; LED_DV[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 11.620 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;         ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To             ; To Clock ;
+-------+--------------+------------+------+----------------+----------+
; N/A   ; None         ; 39.321 ns  ; D[3] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 39.320 ns  ; D[3] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 39.304 ns  ; D[3] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 39.301 ns  ; D[3] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 37.809 ns  ; D[4] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 37.808 ns  ; D[4] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 37.792 ns  ; D[4] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 37.789 ns  ; D[4] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 37.526 ns  ; D[3] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 37.525 ns  ; D[3] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 37.522 ns  ; D[3] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 37.435 ns  ; D[6] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 37.434 ns  ; D[6] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 37.421 ns  ; D[5] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 37.420 ns  ; D[5] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 37.418 ns  ; D[6] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 37.415 ns  ; D[6] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 37.404 ns  ; D[5] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 37.401 ns  ; D[5] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 37.304 ns  ; D[7] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 37.303 ns  ; D[7] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 37.287 ns  ; D[7] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 37.284 ns  ; D[7] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 36.014 ns  ; D[4] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 36.013 ns  ; D[4] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 36.011 ns  ; D[5] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 36.011 ns  ; D[5] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 36.011 ns  ; D[5] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 36.011 ns  ; D[5] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 36.011 ns  ; D[5] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 36.010 ns  ; D[4] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 35.640 ns  ; D[6] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 35.639 ns  ; D[6] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 35.636 ns  ; D[6] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 35.626 ns  ; D[5] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 35.625 ns  ; D[5] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 35.622 ns  ; D[5] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 35.509 ns  ; D[7] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 35.508 ns  ; D[7] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 35.505 ns  ; D[7] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 35.462 ns  ; D[2] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 35.461 ns  ; D[2] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 35.445 ns  ; D[2] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 35.442 ns  ; D[2] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 34.984 ns  ; D[6] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 34.984 ns  ; D[6] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 34.984 ns  ; D[6] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 34.984 ns  ; D[6] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 34.984 ns  ; D[6] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 34.280 ns  ; D[5] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 34.280 ns  ; D[5] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 33.667 ns  ; D[2] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 33.666 ns  ; D[2] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.663 ns  ; D[2] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.494 ns  ; D[7] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 33.494 ns  ; D[7] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 33.494 ns  ; D[7] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 33.494 ns  ; D[7] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 33.494 ns  ; D[7] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 33.253 ns  ; D[6] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 33.253 ns  ; D[6] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 31.763 ns  ; D[7] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 31.763 ns  ; D[7] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 31.607 ns  ; D[4] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 31.607 ns  ; D[4] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 31.607 ns  ; D[4] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 31.607 ns  ; D[4] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 31.607 ns  ; D[4] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 29.876 ns  ; D[4] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 29.876 ns  ; D[4] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 27.444 ns  ; D[3] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 27.444 ns  ; D[3] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 27.444 ns  ; D[3] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 27.444 ns  ; D[3] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 27.444 ns  ; D[3] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 25.713 ns  ; D[3] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 25.713 ns  ; D[3] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 21.223 ns  ; D[2] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 21.223 ns  ; D[2] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 21.223 ns  ; D[2] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 21.223 ns  ; D[2] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 21.223 ns  ; D[2] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 19.887 ns  ; D[3] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 19.492 ns  ; D[2] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 19.492 ns  ; D[2] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 18.972 ns  ; D[3] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 18.972 ns  ; D[3] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 18.968 ns  ; D[3] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 18.964 ns  ; D[3] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 18.381 ns  ; D[6] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 17.466 ns  ; D[6] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 17.466 ns  ; D[6] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 17.462 ns  ; D[6] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 17.458 ns  ; D[6] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 16.290 ns  ; D[7] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 15.887 ns  ; D[4] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 15.375 ns  ; D[7] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 15.375 ns  ; D[7] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 15.371 ns  ; D[7] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 15.367 ns  ; D[7] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 15.161 ns  ; D[5] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 15.026 ns  ; D[1] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 15.026 ns  ; D[1] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 15.026 ns  ; D[1] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 15.026 ns  ; D[1] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 15.026 ns  ; D[1] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 14.972 ns  ; D[4] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 14.972 ns  ; D[4] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 14.968 ns  ; D[4] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 14.964 ns  ; D[4] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 14.246 ns  ; D[5] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 14.246 ns  ; D[5] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 14.242 ns  ; D[5] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 14.238 ns  ; D[5] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 13.295 ns  ; D[1] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 13.295 ns  ; D[1] ; LED_DV[1]~reg0 ; clk      ;
; N/A   ; None         ; 9.459 ns   ; D[2] ; LED_TR[3]~reg0 ; clk      ;
; N/A   ; None         ; 8.544 ns   ; D[2] ; LED_TR[2]~reg0 ; clk      ;
; N/A   ; None         ; 8.544 ns   ; D[2] ; LED_TR[0]~reg0 ; clk      ;
; N/A   ; None         ; 8.540 ns   ; D[2] ; LED_TR[4]~reg0 ; clk      ;
; N/A   ; None         ; 8.536 ns   ; D[2] ; LED_TR[5]~reg0 ; clk      ;
; N/A   ; None         ; 8.093 ns   ; D[3] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 7.074 ns   ; D[1] ; LED_CH[6]~reg0 ; clk      ;
; N/A   ; None         ; 7.073 ns   ; D[1] ; LED_CH[2]~reg0 ; clk      ;
; N/A   ; None         ; 7.057 ns   ; D[1] ; LED_CH[5]~reg0 ; clk      ;
; N/A   ; None         ; 7.054 ns   ; D[1] ; LED_CH[1]~reg0 ; clk      ;
; N/A   ; None         ; 6.587 ns   ; D[6] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 5.279 ns   ; D[1] ; LED_CH[3]~reg0 ; clk      ;
; N/A   ; None         ; 5.278 ns   ; D[1] ; LED_CH[4]~reg0 ; clk      ;
; N/A   ; None         ; 5.275 ns   ; D[1] ; LED_CH[0]~reg0 ; clk      ;
; N/A   ; None         ; 4.450 ns   ; D[7] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.093 ns   ; D[4] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 3.367 ns   ; D[5] ; LED_TR[6]~reg0 ; clk      ;
; N/A   ; None         ; 2.476 ns   ; D[0] ; LED_DV[0]~reg0 ; clk      ;
; N/A   ; None         ; 1.969 ns   ; D[0] ; LED_DV[3]~reg0 ; clk      ;
; N/A   ; None         ; 1.966 ns   ; D[0] ; LED_DV[2]~reg0 ; clk      ;
; N/A   ; None         ; 1.962 ns   ; D[0] ; LED_DV[5]~reg0 ; clk      ;
; N/A   ; None         ; 1.962 ns   ; D[0] ; LED_DV[6]~reg0 ; clk      ;
; N/A   ; None         ; 1.960 ns   ; D[0] ; LED_DV[4]~reg0 ; clk      ;
; N/A   ; None         ; 1.878 ns   ; D[0] ; LED_DV[1]~reg0 ; clk      ;
+-------+--------------+------------+------+----------------+----------+


+-----------------------------------------------------------------------------+
; tco                                                                         ;
+-------+--------------+------------+----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From           ; To        ; From Clock ;
+-------+--------------+------------+----------------+-----------+------------+
; N/A   ; None         ; 10.305 ns  ; LED_CH[1]~reg0 ; LED_CH[1] ; clk        ;
; N/A   ; None         ; 9.235 ns   ; Start~reg0     ; Start     ; clk        ;
; N/A   ; None         ; 9.187 ns   ; LED_DV[0]~reg0 ; LED_DV[0] ; clk        ;
; N/A   ; None         ; 9.118 ns   ; LED_DV[1]~reg0 ; LED_DV[1] ; clk        ;
; N/A   ; None         ; 8.787 ns   ; LED_TR[6]~reg0 ; LED_TR[6] ; clk        ;
; N/A   ; None         ; 8.679 ns   ; LED_TR[0]~reg0 ; LED_TR[0] ; clk        ;
; N/A   ; None         ; 8.671 ns   ; LED_CH[4]~reg0 ; LED_CH[4] ; clk        ;
; N/A   ; None         ; 8.670 ns   ; LED_DV[3]~reg0 ; LED_DV[3] ; clk        ;
; N/A   ; None         ; 8.662 ns   ; LED_CH[3]~reg0 ; LED_CH[3] ; clk        ;
; N/A   ; None         ; 8.632 ns   ; LED_DV[5]~reg0 ; LED_DV[5] ; clk        ;
; N/A   ; None         ; 8.630 ns   ; LED_DV[2]~reg0 ; LED_DV[2] ; clk        ;
; N/A   ; None         ; 8.620 ns   ; LED_TR[2]~reg0 ; LED_TR[2] ; clk        ;
; N/A   ; None         ; 8.611 ns   ; LED_DV[6]~reg0 ; LED_DV[6] ; clk        ;
; N/A   ; None         ; 8.551 ns   ; LED_CH[2]~reg0 ; LED_CH[2] ; clk        ;
; N/A   ; None         ; 8.535 ns   ; LED_CH[5]~reg0 ; LED_CH[5] ; clk        ;
; N/A   ; None         ; 8.535 ns   ; LED_TR[3]~reg0 ; LED_TR[3] ; clk        ;
; N/A   ; None         ; 8.479 ns   ; LED_CH[0]~reg0 ; LED_CH[0] ; clk        ;
; N/A   ; None         ; 8.454 ns   ; LED_CH[6]~reg0 ; LED_CH[6] ; clk        ;
; N/A   ; None         ; 7.295 ns   ; LED_DV[4]~reg0 ; LED_DV[4] ; clk        ;
; N/A   ; None         ; 7.295 ns   ; LED_TR[5]~reg0 ; LED_TR[5] ; clk        ;
; N/A   ; None         ; 7.290 ns   ; LED_TR[4]~reg0 ; LED_TR[4] ; clk        ;
+-------+--------------+------------+----------------+-----------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+------------+------+----------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From ; To             ; To Clock ;
+---------------+-------------+------------+------+----------------+----------+
; N/A           ; None        ; -1.324 ns  ; D[0] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -1.406 ns  ; D[0] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -1.408 ns  ; D[0] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -1.408 ns  ; D[0] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -1.412 ns  ; D[0] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -1.415 ns  ; D[0] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -1.922 ns  ; D[0] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -2.800 ns  ; D[5] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.514 ns  ; D[4] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.793 ns  ; D[1] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.797 ns  ; D[1] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -3.881 ns  ; D[7] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.403 ns  ; D[2] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.488 ns  ; D[1] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -4.491 ns  ; D[1] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.492 ns  ; D[1] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.710 ns  ; D[2] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -5.041 ns  ; D[1] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.041 ns  ; D[1] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.048 ns  ; D[1] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.049 ns  ; D[1] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.052 ns  ; D[1] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -5.077 ns  ; D[2] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -5.093 ns  ; D[2] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -5.099 ns  ; D[2] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -5.101 ns  ; D[2] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -5.103 ns  ; D[2] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.033 ns  ; D[6] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -6.267 ns  ; D[1] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -6.270 ns  ; D[1] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.286 ns  ; D[1] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.287 ns  ; D[1] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -6.343 ns  ; D[5] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.346 ns  ; D[2] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.349 ns  ; D[2] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -6.350 ns  ; D[2] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -6.352 ns  ; D[5] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.353 ns  ; D[5] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -6.485 ns  ; D[6] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -6.486 ns  ; D[6] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -6.494 ns  ; D[6] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -6.495 ns  ; D[6] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -7.057 ns  ; D[4] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -7.057 ns  ; D[6] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.060 ns  ; D[6] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -7.060 ns  ; D[6] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -7.066 ns  ; D[4] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -7.067 ns  ; D[4] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.366 ns  ; D[5] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -7.470 ns  ; D[7] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -7.479 ns  ; D[7] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -7.480 ns  ; D[7] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.487 ns  ; D[3] ; LED_TR[6]~reg0 ; clk      ;
; N/A           ; None        ; -7.498 ns  ; D[3] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -7.644 ns  ; D[3] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.738 ns  ; D[2] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -7.742 ns  ; D[2] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -7.746 ns  ; D[2] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -7.746 ns  ; D[2] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -7.770 ns  ; D[3] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -7.774 ns  ; D[3] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -7.779 ns  ; D[3] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -7.780 ns  ; D[3] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -7.782 ns  ; D[3] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -8.080 ns  ; D[4] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -8.125 ns  ; D[2] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -8.128 ns  ; D[2] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -8.144 ns  ; D[2] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -8.145 ns  ; D[2] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -8.493 ns  ; D[7] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -8.661 ns  ; D[2] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -8.717 ns  ; D[5] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -8.718 ns  ; D[5] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -8.726 ns  ; D[5] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -8.727 ns  ; D[5] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -8.871 ns  ; D[5] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.289 ns  ; D[5] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.292 ns  ; D[5] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.292 ns  ; D[5] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.309 ns  ; D[7] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.495 ns  ; D[3] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -9.499 ns  ; D[3] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.503 ns  ; D[3] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -9.503 ns  ; D[3] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.576 ns  ; D[6] ; LED_TR[5]~reg0 ; clk      ;
; N/A           ; None        ; -9.585 ns  ; D[6] ; LED_TR[2]~reg0 ; clk      ;
; N/A           ; None        ; -9.586 ns  ; D[6] ; LED_TR[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.761 ns  ; D[4] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -9.767 ns  ; D[4] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -9.770 ns  ; D[4] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -9.924 ns  ; D[4] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -10.203 ns ; D[4] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -10.208 ns ; D[4] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.224 ns ; D[4] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -10.224 ns ; D[4] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -10.418 ns ; D[3] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.599 ns ; D[6] ; LED_TR[3]~reg0 ; clk      ;
; N/A           ; None        ; -10.795 ns ; D[7] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -10.796 ns ; D[7] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -10.804 ns ; D[7] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -10.805 ns ; D[7] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -11.062 ns ; D[3] ; LED_CH[2]~reg0 ; clk      ;
; N/A           ; None        ; -11.063 ns ; D[3] ; LED_CH[6]~reg0 ; clk      ;
; N/A           ; None        ; -11.075 ns ; D[3] ; LED_CH[5]~reg0 ; clk      ;
; N/A           ; None        ; -11.076 ns ; D[3] ; LED_CH[1]~reg0 ; clk      ;
; N/A           ; None        ; -11.249 ns ; D[3] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -11.251 ns ; D[3] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -11.252 ns ; D[3] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -11.367 ns ; D[7] ; LED_CH[0]~reg0 ; clk      ;
; N/A           ; None        ; -11.370 ns ; D[7] ; LED_CH[3]~reg0 ; clk      ;
; N/A           ; None        ; -11.370 ns ; D[7] ; LED_CH[4]~reg0 ; clk      ;
; N/A           ; None        ; -11.383 ns ; D[6] ; LED_TR[4]~reg0 ; clk      ;
; N/A           ; None        ; -11.401 ns ; D[4] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -11.405 ns ; D[4] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -12.053 ns ; D[4] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -12.057 ns ; D[4] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -12.062 ns ; D[4] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -12.063 ns ; D[4] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -12.065 ns ; D[4] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -14.774 ns ; D[5] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -14.892 ns ; D[6] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -14.920 ns ; D[5] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -15.038 ns ; D[6] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -15.046 ns ; D[5] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -15.050 ns ; D[5] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -15.055 ns ; D[5] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -15.056 ns ; D[5] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -15.058 ns ; D[5] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -15.164 ns ; D[6] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -15.168 ns ; D[6] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -15.173 ns ; D[6] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -15.174 ns ; D[6] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -15.176 ns ; D[6] ; LED_DV[5]~reg0 ; clk      ;
; N/A           ; None        ; -15.229 ns ; D[7] ; LED_DV[1]~reg0 ; clk      ;
; N/A           ; None        ; -15.233 ns ; D[7] ; LED_DV[0]~reg0 ; clk      ;
; N/A           ; None        ; -15.881 ns ; D[7] ; LED_DV[3]~reg0 ; clk      ;
; N/A           ; None        ; -15.885 ns ; D[7] ; LED_DV[2]~reg0 ; clk      ;
; N/A           ; None        ; -15.890 ns ; D[7] ; LED_DV[6]~reg0 ; clk      ;
; N/A           ; None        ; -15.891 ns ; D[7] ; LED_DV[4]~reg0 ; clk      ;
; N/A           ; None        ; -15.893 ns ; D[7] ; LED_DV[5]~reg0 ; clk      ;
+---------------+-------------+------------+------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 22 16:01:34 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off adc_read -c adc_read
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 70.45 MHz between source register "cnt[3]" and destination register "LED_DV[2]~reg0" (period= 14.195 ns)
    Info: + Longest register to register delay is 13.486 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y5_N2; Fanout = 3; REG Node = 'cnt[3]'
        Info: 2: + IC(1.833 ns) + CELL(0.978 ns) = 2.811 ns; Loc. = LC_X3_Y4_N5; Fanout = 2; COMB Node = 'Add0~17'
        Info: 3: + IC(0.000 ns) + CELL(0.123 ns) = 2.934 ns; Loc. = LC_X3_Y4_N6; Fanout = 2; COMB Node = 'Add0~67'
        Info: 4: + IC(0.000 ns) + CELL(0.123 ns) = 3.057 ns; Loc. = LC_X3_Y4_N7; Fanout = 2; COMB Node = 'Add0~72'
        Info: 5: + IC(0.000 ns) + CELL(0.815 ns) = 3.872 ns; Loc. = LC_X3_Y4_N8; Fanout = 3; COMB Node = 'Add0~75'
        Info: 6: + IC(2.931 ns) + CELL(0.511 ns) = 7.314 ns; Loc. = LC_X4_Y5_N9; Fanout = 1; COMB Node = 'LED_TR[0]~1'
        Info: 7: + IC(1.118 ns) + CELL(0.914 ns) = 9.346 ns; Loc. = LC_X5_Y5_N3; Fanout = 8; COMB Node = 'LED_TR[0]~2'
        Info: 8: + IC(0.305 ns) + CELL(0.200 ns) = 9.851 ns; Loc. = LC_X5_Y5_N4; Fanout = 7; COMB Node = 'LED_DV[0]~0'
        Info: 9: + IC(2.392 ns) + CELL(1.243 ns) = 13.486 ns; Loc. = LC_X1_Y7_N4; Fanout = 1; REG Node = 'LED_DV[2]~reg0'
        Info: Total cell delay = 4.907 ns ( 36.39 % )
        Info: Total interconnect delay = 8.579 ns ( 63.61 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 37; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X1_Y7_N4; Fanout = 1; REG Node = 'LED_DV[2]~reg0'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 37; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X4_Y5_N2; Fanout = 3; REG Node = 'cnt[3]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "LED_CH[6]~reg0" (data pin = "D[3]", clock pin = "clk") is 39.321 ns
    Info: + Longest pin to register delay is 42.807 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_F12; Fanout = 14; PIN Node = 'D[3]'
        Info: 2: + IC(2.495 ns) + CELL(0.747 ns) = 4.374 ns; Loc. = LC_X9_Y8_N7; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[2]~COUT'
        Info: 3: + IC(0.000 ns) + CELL(0.815 ns) = 5.189 ns; Loc. = LC_X9_Y8_N8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~32'
        Info: 4: + IC(0.693 ns) + CELL(0.978 ns) = 6.860 ns; Loc. = LC_X9_Y8_N1; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~27'
        Info: 5: + IC(0.000 ns) + CELL(0.123 ns) = 6.983 ns; Loc. = LC_X9_Y8_N2; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~22'
        Info: 6: + IC(0.000 ns) + CELL(0.123 ns) = 7.106 ns; Loc. = LC_X9_Y8_N3; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~12'
        Info: 7: + IC(0.000 ns) + CELL(0.261 ns) = 7.367 ns; Loc. = LC_X9_Y8_N4; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~2'
        Info: 8: + IC(0.000 ns) + CELL(0.975 ns) = 8.342 ns; Loc. = LC_X9_Y8_N6; Fanout = 14; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_k7c:add_sub_6|add_sub_cella[3]~5'
        Info: 9: + IC(0.784 ns) + CELL(0.511 ns) = 9.637 ns; Loc. = LC_X9_Y8_N0; Fanout = 3; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|StageOut[50]~24'
        Info: 10: + IC(2.718 ns) + CELL(0.747 ns) = 13.102 ns; Loc. = LC_X8_Y9_N2; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~27'
        Info: 11: + IC(0.000 ns) + CELL(0.123 ns) = 13.225 ns; Loc. = LC_X8_Y9_N3; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~22'
        Info: 12: + IC(0.000 ns) + CELL(0.261 ns) = 13.486 ns; Loc. = LC_X8_Y9_N4; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~12'
        Info: 13: + IC(0.000 ns) + CELL(0.975 ns) = 14.461 ns; Loc. = LC_X8_Y9_N7; Fanout = 12; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|add_sub_l7c:add_sub_7|add_sub_cella[3]~0'
        Info: 14: + IC(2.047 ns) + CELL(0.200 ns) = 16.708 ns; Loc. = LC_X7_Y8_N0; Fanout = 4; COMB Node = 'lpm_divide:Mod0|lpm_divide_0ol:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_nie:divider|StageOut[60]~11'
        Info: 15: + IC(1.845 ns) + CELL(0.747 ns) = 19.300 ns; Loc. = LC_X8_Y9_N8; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT'
        Info: 16: + IC(0.000 ns) + CELL(0.815 ns) = 20.115 ns; Loc. = LC_X8_Y9_N9; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~20'
        Info: 17: + IC(2.385 ns) + CELL(0.747 ns) = 23.247 ns; Loc. = LC_X6_Y8_N6; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17'
        Info: 18: + IC(0.000 ns) + CELL(0.123 ns) = 23.370 ns; Loc. = LC_X6_Y8_N7; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12'
        Info: 19: + IC(0.000 ns) + CELL(0.123 ns) = 23.493 ns; Loc. = LC_X6_Y8_N8; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7'
        Info: 20: + IC(0.000 ns) + CELL(0.815 ns) = 24.308 ns; Loc. = LC_X6_Y8_N9; Fanout = 16; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0'
        Info: 21: + IC(1.269 ns) + CELL(0.511 ns) = 26.088 ns; Loc. = LC_X5_Y8_N0; Fanout = 3; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[17]~9'
        Info: 22: + IC(1.109 ns) + CELL(0.978 ns) = 28.175 ns; Loc. = LC_X6_Y8_N2; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12'
        Info: 23: + IC(0.000 ns) + CELL(0.123 ns) = 28.298 ns; Loc. = LC_X6_Y8_N3; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7'
        Info: 24: + IC(0.000 ns) + CELL(0.815 ns) = 29.113 ns; Loc. = LC_X6_Y8_N4; Fanout = 16; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0'
        Info: 25: + IC(1.855 ns) + CELL(0.200 ns) = 31.168 ns; Loc. = LC_X4_Y8_N8; Fanout = 4; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[21]~12'
        Info: 26: + IC(0.693 ns) + CELL(0.978 ns) = 32.839 ns; Loc. = LC_X4_Y8_N1; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17'
        Info: 27: + IC(0.000 ns) + CELL(0.123 ns) = 32.962 ns; Loc. = LC_X4_Y8_N2; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12'
        Info: 28: + IC(0.000 ns) + CELL(0.123 ns) = 33.085 ns; Loc. = LC_X4_Y8_N3; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7'
        Info: 29: + IC(0.000 ns) + CELL(0.815 ns) = 33.900 ns; Loc. = LC_X4_Y8_N4; Fanout = 16; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0'
        Info: 30: + IC(2.701 ns) + CELL(0.200 ns) = 36.801 ns; Loc. = LC_X4_Y7_N3; Fanout = 2; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|StageOut[25]~19'
        Info: 31: + IC(0.694 ns) + CELL(0.978 ns) = 38.473 ns; Loc. = LC_X4_Y7_N5; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~22'
        Info: 32: + IC(0.000 ns) + CELL(0.123 ns) = 38.596 ns; Loc. = LC_X4_Y7_N6; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~17'
        Info: 33: + IC(0.000 ns) + CELL(0.123 ns) = 38.719 ns; Loc. = LC_X4_Y7_N7; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~12'
        Info: 34: + IC(0.000 ns) + CELL(0.123 ns) = 38.842 ns; Loc. = LC_X4_Y7_N8; Fanout = 1; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~7'
        Info: 35: + IC(0.000 ns) + CELL(0.815 ns) = 39.657 ns; Loc. = LC_X4_Y7_N9; Fanout = 7; COMB Node = 'lpm_divide:Div1|lpm_divide_pvl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_6|add_sub_cella[2]~0'
        Info: 36: + IC(2.559 ns) + CELL(0.591 ns) = 42.807 ns; Loc. = LC_X5_Y5_N0; Fanout = 1; REG Node = 'LED_CH[6]~reg0'
        Info: Total cell delay = 18.960 ns ( 44.29 % )
        Info: Total interconnect delay = 23.847 ns ( 55.71 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 37; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X5_Y5_N0; Fanout = 1; REG Node = 'LED_CH[6]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "LED_CH[1]" through register "LED_CH[1]~reg0" is 10.305 ns
    Info: + Longest clock path from clock "clk" to source register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 37; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X5_Y5_N6; Fanout = 1; REG Node = 'LED_CH[1]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 6.110 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y5_N6; Fanout = 1; REG Node = 'LED_CH[1]~reg0'
        Info: 2: + IC(3.788 ns) + CELL(2.322 ns) = 6.110 ns; Loc. = PIN_H16; Fanout = 0; PIN Node = 'LED_CH[1]'
        Info: Total cell delay = 2.322 ns ( 38.00 % )
        Info: Total interconnect delay = 3.788 ns ( 62.00 % )
Info: th for register "LED_DV[1]~reg0" (data pin = "D[0]", clock pin = "clk") is -1.324 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 37; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X5_Y5_N9; Fanout = 1; REG Node = 'LED_DV[1]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 5.364 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_H2; Fanout = 7; PIN Node = 'D[0]'
        Info: 2: + IC(3.171 ns) + CELL(1.061 ns) = 5.364 ns; Loc. = LC_X5_Y5_N9; Fanout = 1; REG Node = 'LED_DV[1]~reg0'
        Info: Total cell delay = 2.193 ns ( 40.88 % )
        Info: Total interconnect delay = 3.171 ns ( 59.12 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 189 megabytes
    Info: Processing ended: Fri Dec 22 16:01:34 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


