.TH "SCB_Type" 3 "Viernes, 14 de Septiembre de 2018" "Ejercicio 1 - TP 5" \" -*- nroff -*-
.ad l
.nh
.SH NAME
SCB_Type \- Structure type to access the System Control Block (SCB)\&.  

.SH SYNOPSIS
.br
.PP
.PP
\fC#include <core_cm0\&.h>\fP
.SS "Campos de datos"

.in +1c
.ti -1c
.RI "\fB__I\fP uint32_t \fBCPUID\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBICSR\fP"
.br
.ti -1c
.RI "uint32_t \fBRESERVED0\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBAIRCR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBSCR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBCCR\fP"
.br
.ti -1c
.RI "uint32_t \fBRESERVED1\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBSHP\fP [2]"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBSHCSR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBVTOR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint8_t \fBSHP\fP [12]"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBCFSR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBHFSR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBDFSR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBMMFAR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBBFAR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBAFSR\fP"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBPFR\fP [2]"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBDFR\fP"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBADR\fP"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBMMFR\fP [4]"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBISAR\fP [5]"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBCPACR\fP"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBSFCR\fP"
.br
.in -1c
.SH "Descripción detallada"
.PP 
Structure type to access the System Control Block (SCB)\&. 
.PP
Definición en la línea 305 del archivo core_cm0\&.h\&.
.SH "Documentación de los campos"
.PP 
.SS "\fB__I\fP uint32_t ADR"
Offset: 0x04C (R/ ) Auxiliary Feature Register 
.PP
Definición en la línea 346 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t AFSR"
Offset: 0x03C (R/W) Auxiliary Fault Status Register 
.PP
Definición en la línea 343 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t AIRCR"
Offset: 0x00C (R/W) Application Interrupt and Reset Control Register 
.PP
Definición en la línea 310 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint32_t BFAR"
Offset: 0x038 (R/W) BusFault Address Register 
.PP
Definición en la línea 342 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t CCR"
Offset: 0x014 (R/W) Configuration Control Register 
.PP
Definición en la línea 312 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint32_t CFSR"
Offset: 0x028 (R/W) Configurable Fault Status Register 
.PP
Definición en la línea 338 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t CPACR"
Offset: 0x088 (R/W) Coprocessor Access Control Register 
.PP
Definición en la línea 350 del archivo core_cm3\&.h\&.
.SS "\fB__I\fP uint32_t CPUID"
Offset: 0x000 (R/ ) CPUID Base Register 
.PP
Definición en la línea 307 del archivo core_cm0\&.h\&.
.SS "\fB__I\fP uint32_t DFR"
Offset: 0x048 (R/ ) Debug Feature Register 
.PP
Definición en la línea 345 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t DFSR"
Offset: 0x030 (R/W) Debug Fault Status Register 
.PP
Definición en la línea 340 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t HFSR"
Offset: 0x02C (R/W) HardFault Status Register 
.PP
Definición en la línea 339 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t ICSR"
Offset: 0x004 (R/W) Interrupt Control and State Register 
.PP
Definición en la línea 308 del archivo core_cm0\&.h\&.
.SS "\fB__I\fP uint32_t ISAR"
Offset: 0x060 (R/ ) Instruction Set Attributes Register 
.PP
Definición en la línea 348 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t MMFAR"
Offset: 0x034 (R/W) MemManage Fault Address Register 
.PP
Definición en la línea 341 del archivo core_cm3\&.h\&.
.SS "\fB__I\fP uint32_t MMFR"
Offset: 0x050 (R/ ) Memory Model Feature Register 
.PP
Definición en la línea 347 del archivo core_cm3\&.h\&.
.SS "\fB__I\fP uint32_t PFR"
Offset: 0x040 (R/ ) Processor Feature Register 
.PP
Definición en la línea 344 del archivo core_cm3\&.h\&.
.SS "uint32_t RESERVED0"

.PP
Definición en la línea 309 del archivo core_cm0\&.h\&.
.SS "uint32_t RESERVED1"

.PP
Definición en la línea 313 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint32_t SCR"
Offset: 0x010 (R/W) System Control Register 
.PP
Definición en la línea 311 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint32_t SFCR"
Offset: 0x290 (R/W) Security Features Register 
.PP
Definición en la línea 323 del archivo core_sc000\&.h\&.
.SS "\fB__IO\fP uint32_t SHCSR"
Offset: 0x024 (R/W) System Handler Control and State Register 
.PP
Definición en la línea 315 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint8_t SHP"
Offset: 0x01C (R/W) System Handlers Priority Registers\&. [0] is RESERVED
.PP
Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) 
.PP
Definición en la línea 314 del archivo core_cm0\&.h\&.
.SS "\fB__IO\fP uint8_t SHP[12]"
Offset: 0x018 (R/W) System Handlers Priority Registers (4-7, 8-11, 12-15) 
.PP
Definición en la línea 336 del archivo core_cm3\&.h\&.
.SS "\fB__IO\fP uint32_t VTOR"
Offset: 0x008 (R/W) Vector Table Offset Register 
.PP
Definición en la línea 332 del archivo core_cm3\&.h\&.

.SH "Autor"
.PP 
Generado automáticamente por Doxygen para Ejercicio 1 - TP 5 del código fuente\&.
