Fitter report for test
Mon Jun 04 15:51:46 2018
Version 4.2 Build 157 12/07/2004 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Local Routing Interconnect
 15. MegaLAB Interconnect
 16. LAB External Interconnect
 17. MegaLAB Usage Summary
 18. Row Interconnect
 19. LAB Column Interconnect
 20. ESB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. I/O Bank Usage
 25. Pin-Out File
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Mon Jun 04 15:51:46 2018    ;
; Quartus II Version    ; 4.2 Build 157 12/07/2004 SJ Full Version ;
; Revision Name         ; test                                     ;
; Top-level Entity Name ; test                                     ;
; Family                ; EXCALIBUR_ARM                            ;
; Device                ; EPXA4F672C3                              ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 470 / 16,640 ( 2 % )                     ;
; Total pins            ; 34 / 463 ( 7 % )                         ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 0 / 212,992 ( 0 % )                      ;
; Total PLLs            ; 0 / 4 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                ;
+------------------------------------------------------+--------------------+--------------------+
; Option                                               ; Setting            ; Default Value      ;
+------------------------------------------------------+--------------------+--------------------+
; Device                                               ; EPXA4F672C3        ;                    ;
; SignalProbe signals routed during normal compilation ; Off                ; Off                ;
; Use smart compilation                                ; Normal             ; Normal             ;
; Placement Effort Multiplier                          ; 1.0                ; 1.0                ;
; Router Effort Multiplier                             ; 1.0                ; 1.0                ;
; Optimize Timing                                      ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing           ; On                 ; On                 ;
; Limit to One Fitting Attempt                         ; Off                ; Off                ;
; Fitter Initial Placement Seed                        ; 1                  ; 1                  ;
; Slow Slew Rate                                       ; Off                ; Off                ;
; PCI I/O                                              ; Off                ; Off                ;
; Turbo Bit                                            ; On                 ; On                 ;
; Auto Global Memory Control Signals                   ; Off                ; Off                ;
; Fitter Effort                                        ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                    ; On                 ; On                 ;
; Auto Global Output Enable                            ; On                 ; On                 ;
; Auto Global Register Control Signals                 ; On                 ; On                 ;
+------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/test/test.fit.eqn.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                              ;
+---------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+
; Name    ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; FastRow Interconnect ; I/O Standard ;
+---------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+
; rst     ; W20   ;  V          ; --           ; --   ; 165     ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[1] ; T24   ;  N          ; --           ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[6] ; R25   ;  H          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[5] ; R26   ;  H          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[7] ; R24   ;  K          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[0] ; T25   ;  I          ; --           ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[3] ; T21   ;  P          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[4] ; T20   ;  Q          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw10[2] ; T22   ;  O          ; --           ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[1]  ; AB20  ;  Y          ; --           ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[6]  ; AB25  ;  L          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[5]  ; AB24  ;  U          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[7]  ; AB26  ;  L          ; --           ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[0]  ; AB19  ;  Y          ; --           ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[3]  ; AB22  ;  Z          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[4]  ; AB23  ;  X          ; --           ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; sw1[2]  ; AB21  ;  Z          ; --           ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
; clk     ; Y5    ; --          ; --           ; --   ; 129     ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; LVTTL        ;
+---------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                     ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; seg_c[6]   ; AA10  ; --          ; 1            ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[5]   ; AA3   ;  N          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[4]   ; AA2   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[3]   ; AA1   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[2]   ; Y6    ;  M          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[1]   ; Y4    ;  K          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_c[0]   ; Y3    ;  I          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[7] ; AB9   ; --          ; 1            ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[5] ; AB4   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[1] ; AA13  ; --          ; 2            ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[0] ; AA12  ; --          ; 2            ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; piezo_out  ; W1    ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[6] ; AB8   ; --          ; 1            ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[4] ; AB3   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[3] ; AB2   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
; seg_sel[2] ; AB1   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL        ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+---------------------------------------+
; All Package Pins                      ;
+-------+----------------+--------------+
; Pin # ; Usage          ; I/O Standard ;
+-------+----------------+--------------+
; A2    ; GND            ;              ;
; A3    ; VCC_INT        ;              ;
; A4    ; GND*           ;              ;
; A5    ; GND*           ;              ;
; A6    ; VCC_IO         ;              ;
; A7    ; SD_DQ26        ;              ;
; A8    ; GND            ;              ;
; A9    ; GND*           ;              ;
; A10   ; GND            ;              ;
; A11   ; GND*           ;              ;
; A12   ; GND*           ;              ;
; A13   ; VCC_IO         ;              ;
; A14   ; GND            ;              ;
; A15   ; GND+           ;              ;
; A16   ; GND+           ;              ;
; A17   ; GND            ;              ;
; A18   ; GND*           ;              ;
; A19   ; GND            ;              ;
; A20   ; GND*           ;              ;
; A21   ; VCC_IO         ;              ;
; A22   ; GND*           ;              ;
; A23   ; GND*           ;              ;
; A24   ; VCC_INT        ;              ;
; A25   ; GND            ;              ;
; B1    ; GND            ;              ;
; B2    ; GND            ;              ;
; B3    ; VCC_INT        ;              ;
; B4    ; GND*           ;              ;
; B5    ; GND*           ;              ;
; B6    ; GND            ;              ;
; B7    ; SD_DQ27        ;              ;
; B8    ; VCC_INT        ;              ;
; B9    ; GND*           ;              ;
; B10   ; VCC_INT        ;              ;
; B11   ; GND*           ;              ;
; B12   ; GND*           ;              ;
; B13   ; GND            ;              ;
; B14   ; VCC_IO         ;              ;
; B15   ; #TDO           ;              ;
; B16   ; NRESET         ;              ;
; B17   ; VCC_INT        ;              ;
; B18   ; GND*           ;              ;
; B19   ; VCC_INT        ;              ;
; B20   ; GND*           ;              ;
; B21   ; GND            ;              ;
; B22   ; GND*           ;              ;
; B23   ; GND*           ;              ;
; B24   ; VCC_INT        ;              ;
; B25   ; GND            ;              ;
; B26   ; GND            ;              ;
; C1    ; VCC_INT        ;              ;
; C2    ; VCC_INT        ;              ;
; C3    ; GND            ;              ;
; C4    ; VCC_INT        ;              ;
; C5    ; GND*           ;              ;
; C6    ; GND*           ;              ;
; C7    ; SD_DQ30        ;              ;
; C8    ; ^DDR_VS2       ;              ;
; C9    ; GND*           ;              ;
; C10   ; ^SD_DQ_ECC2    ;              ;
; C11   ; ^SD_DQ_ECC3    ;              ;
; C12   ; GND*           ;              ;
; C13   ; GND*           ;              ;
; C14   ; ^JSELECT       ;              ;
; C15   ; ^GND           ;              ;
; C16   ; ^BOOT_FLASH    ;              ;
; C17   ; GND*           ;              ;
; C18   ; EBI_A22        ;              ;
; C19   ; GND*           ;              ;
; C20   ; GND*           ;              ;
; C21   ; GND*           ;              ;
; C22   ; GND*           ;              ;
; C23   ; VCC_INT        ;              ;
; C24   ; GND            ;              ;
; C25   ; VCC_INT        ;              ;
; C26   ; VCC_INT        ;              ;
; D1    ; GND*           ;              ;
; D2    ; GND*           ;              ;
; D3    ; VCC_INT        ;              ;
; D4    ; GND            ;              ;
; D5    ; GND*           ;              ;
; D6    ; GND*           ;              ;
; D7    ; SD_DQ31        ;              ;
; D8    ; SD_DQ24        ;              ;
; D9    ; GND*           ;              ;
; D10   ; ^SD_DQM_ECC    ;              ;
; D11   ; ^SD_DQ_ECC5    ;              ;
; D12   ; GND*           ;              ;
; D13   ; GND*           ;              ;
; D14   ; ^DEBUG_EN      ;              ;
; D15   ; ^nCEO          ;              ;
; D16   ; #TRST          ;              ;
; D17   ; GND*           ;              ;
; D18   ; GND*           ;              ;
; D19   ; GND*           ;              ;
; D20   ; GND*           ;              ;
; D21   ; GND*           ;              ;
; D22   ; GND*           ;              ;
; D23   ; GND            ;              ;
; D24   ; VCC_INT        ;              ;
; D25   ; GND*           ;              ;
; D26   ; GND*           ;              ;
; E1    ; GND*           ;              ;
; E2    ; GND*           ;              ;
; E3    ; GND*           ;              ;
; E4    ; GND*           ;              ;
; E5    ; GND*           ;              ;
; E6    ; GND*           ;              ;
; E7    ; GND*           ;              ;
; E8    ; SD_DQ28        ;              ;
; E9    ; GND*           ;              ;
; E10   ; ^SD_DQ_ECC4    ;              ;
; E11   ; GND*           ;              ;
; E12   ; GND*           ;              ;
; E13   ; GND*           ;              ;
; E14   ; GND*           ;              ;
; E15   ; GND*           ;              ;
; E16   ; GND*           ;              ;
; E17   ; EBI_A24        ;              ;
; E18   ; GND*           ;              ;
; E19   ; GND*           ;              ;
; E20   ; GND*           ;              ;
; E21   ; GND*           ;              ;
; E22   ; VCC_CKLK5      ;              ;
; E23   ; VCC_CKLK6      ;              ;
; E24   ; ^PROC_TMS      ;              ;
; E25   ; GND*           ;              ;
; E26   ; GND*           ;              ;
; F1    ; GND*           ;              ;
; F2    ; GND*           ;              ;
; F3    ; GND*           ;              ;
; F4    ; GND*           ;              ;
; F5    ; GND*           ;              ;
; F6    ; GND*           ;              ;
; F7    ; SD_CLKE        ;              ;
; F8    ; GND*           ;              ;
; F9    ; GND*           ;              ;
; F10   ; ^SD_DQS_ECC    ;              ;
; F11   ; ^SD_DQ_ECC6    ;              ;
; F12   ; GND*           ;              ;
; F13   ; GND*           ;              ;
; F14   ; GND*           ;              ;
; F15   ; GND*           ;              ;
; F16   ; GND*           ;              ;
; F17   ; GND*           ;              ;
; F18   ; GND*           ;              ;
; F19   ; GND*           ;              ;
; F20   ; GND*           ;              ;
; F21   ; GND*           ;              ;
; F22   ; GND_CKLK5      ;              ;
; F23   ; GND_CKLK6      ;              ;
; F24   ; ^PROC_TCK      ;              ;
; F25   ; GND*           ;              ;
; F26   ; GND*           ;              ;
; G1    ; GND*           ;              ;
; G2    ; GND*           ;              ;
; G3    ; GND*           ;              ;
; G4    ; GND*           ;              ;
; G5    ; GND*           ;              ;
; G6    ; GND*           ;              ;
; G7    ; GND*           ;              ;
; G8    ; SD_DQ29        ;              ;
; G9    ; GND*           ;              ;
; G10   ; ^SD_DQ_ECC0    ;              ;
; G11   ; GND*           ;              ;
; G12   ; GND*           ;              ;
; G13   ; GND*           ;              ;
; G14   ; GND*           ;              ;
; G15   ; GND*           ;              ;
; G16   ; GND*           ;              ;
; G17   ; GND*           ;              ;
; G18   ; GND*           ;              ;
; G19   ; GND*           ;              ;
; G20   ; GND*           ;              ;
; G21   ; GND*           ;              ;
; G22   ; GND*           ;              ;
; G23   ; ^PROC_TDO      ;              ;
; G24   ; ^PROC_TRST     ;              ;
; G25   ; GND*           ;              ;
; G26   ; GND*           ;              ;
; H1    ; GND*           ;              ;
; H2    ; GND*           ;              ;
; H3    ; GND*           ;              ;
; H4    ; GND*           ;              ;
; H5    ; GND*           ;              ;
; H6    ; TRACEPIPESTAT0 ;              ;
; H7    ; TRACEPIPESTAT1 ;              ;
; H8    ; GND*           ;              ;
; H9    ; SD_DQ25        ;              ;
; H10   ; GND*           ;              ;
; H11   ; GND*           ;              ;
; H12   ; GND*           ;              ;
; H13   ; GND*           ;              ;
; H14   ; GND*           ;              ;
; H15   ; GND*           ;              ;
; H16   ; GND*           ;              ;
; H17   ; GND*           ;              ;
; H18   ; GND*           ;              ;
; H19   ; GND*           ;              ;
; H20   ; GND*           ;              ;
; H21   ; GND*           ;              ;
; H22   ; GND*           ;              ;
; H23   ; ^PROC_TDI      ;              ;
; H24   ; CLK_REF        ;              ;
; H25   ; GND*           ;              ;
; H26   ; GND*           ;              ;
; J1    ; GND*           ;              ;
; J2    ; GND*           ;              ;
; J3    ; GND*           ;              ;
; J4    ; GND*           ;              ;
; J5    ; GND*           ;              ;
; J6    ; TRACESYNC      ;              ;
; J7    ; TRACEPKT4      ;              ;
; J8    ; GND*           ;              ;
; J9    ; GND*           ;              ;
; J10   ; GND*           ;              ;
; J11   ; ^SD_DQ_ECC1    ;              ;
; J12   ; GND*           ;              ;
; J13   ; GND*           ;              ;
; J14   ; GND*           ;              ;
; J15   ; GND*           ;              ;
; J16   ; EBI_A23        ;              ;
; J17   ; GND*           ;              ;
; J18   ; GND*           ;              ;
; J19   ; GND*           ;              ;
; J20   ; GND*           ;              ;
; J21   ; GND*           ;              ;
; J22   ; GND*           ;              ;
; J23   ; ^EN_SELECT     ;              ;
; J24   ; NPOR           ;              ;
; J25   ; GND*           ;              ;
; J26   ; GND*           ;              ;
; K1    ; GND*           ;              ;
; K2    ; GND*           ;              ;
; K3    ; GND*           ;              ;
; K4    ; GND*           ;              ;
; K5    ; GND*           ;              ;
; K6    ; TRACEPKT3      ;              ;
; K7    ; TRACEPKT8      ;              ;
; K8    ; GND*           ;              ;
; K9    ; GND*           ;              ;
; K10   ; SD_DQS3        ;              ;
; K11   ; GND*           ;              ;
; K12   ; GND*           ;              ;
; K13   ; GND*           ;              ;
; K14   ; GND*           ;              ;
; K15   ; GND*           ;              ;
; K16   ; GND*           ;              ;
; K17   ; GND*           ;              ;
; K18   ; GND*           ;              ;
; K19   ; GND*           ;              ;
; K20   ; GND*           ;              ;
; K21   ; GND*           ;              ;
; K22   ; GND*           ;              ;
; K23   ; GND            ;              ;
; K24   ; GND*           ;              ;
; K25   ; GND*           ;              ;
; K26   ; GND*           ;              ;
; L1    ; GND*           ;              ;
; L2    ; GND*           ;              ;
; L3    ; GND*           ;              ;
; L4    ; GND*           ;              ;
; L5    ; GND*           ;              ;
; L6    ; TRACEPKT7      ;              ;
; L7    ; TRACEPKT14     ;              ;
; L8    ; TRACEPKT2      ;              ;
; L9    ; TRACECLK       ;              ;
; L10   ; TRACEPIPESTAT2 ;              ;
; L11   ; GND            ;              ;
; L12   ; VCC_IO         ;              ;
; L13   ; VCC_INT        ;              ;
; L14   ; VCC_IO         ;              ;
; L15   ; VCC_INT        ;              ;
; L16   ; GND            ;              ;
; L17   ; VCC_IO         ;              ;
; L18   ; GND_CKLK3      ;              ;
; L19   ; GND*           ;              ;
; L20   ; GND*           ;              ;
; L21   ; GND*           ;              ;
; L22   ; GND*           ;              ;
; L23   ; GND*           ;              ;
; L24   ; GND*           ;              ;
; L25   ; GND*           ;              ;
; L26   ; GND*           ;              ;
; M1    ; GND*           ;              ;
; M2    ; GND*           ;              ;
; M3    ; GND*           ;              ;
; M4    ; GND*           ;              ;
; M5    ; GND*           ;              ;
; M6    ; TRACEPKT12     ;              ;
; M7    ; TRACEPKT10     ;              ;
; M8    ; TRACEPKT0      ;              ;
; M9    ; TRACEPKT5      ;              ;
; M10   ; VCC_IO         ;              ;
; M11   ; VCC_IO         ;              ;
; M12   ; GND            ;              ;
; M13   ; VCC_INT        ;              ;
; M14   ; VCC_IO         ;              ;
; M15   ; GND            ;              ;
; M16   ; VCC_INT        ;              ;
; M17   ; GND            ;              ;
; M18   ; GND_CKLK3      ;              ;
; M19   ; GND*           ;              ;
; M20   ; ^NCONFIG       ;              ;
; M21   ; GND*           ;              ;
; M22   ; GND*           ;              ;
; M23   ; GND*           ;              ;
; M24   ; GND*           ;              ;
; M25   ; GND*           ;              ;
; M26   ; GND*           ;              ;
; N1    ; GND            ;              ;
; N2    ; VCC_INT        ;              ;
; N3    ; VCC_IO         ;              ;
; N4    ; GND            ;              ;
; N5    ; GND+           ;              ;
; N6    ; TRACEPKT15     ;              ;
; N7    ; TRACEPKT13     ;              ;
; N8    ; TRACEPKT6      ;              ;
; N9    ; TRACEPKT1      ;              ;
; N10   ; VCC_INT        ;              ;
; N11   ; GND            ;              ;
; N12   ; VCC_INT        ;              ;
; N13   ; GND            ;              ;
; N14   ; GND            ;              ;
; N15   ; VCC_IO         ;              ;
; N16   ; GND            ;              ;
; N17   ; VCC_IO         ;              ;
; N18   ; GND            ;              ;
; N19   ; VCC_CKLK3      ;              ;
; N20   ; GND*           ;              ;
; N21   ; ^MSEL1         ;              ;
; N22   ; ^MSEL0         ;              ;
; N23   ; GND*           ;              ;
; N24   ; VCC_IO         ;              ;
; N25   ; GND*           ;              ;
; N26   ; GND            ;              ;
; P1    ; GND            ;              ;
; P2    ; GND            ;              ;
; P3    ; GND            ;              ;
; P4    ; GND*           ;              ;
; P5    ; #TDI           ;              ;
; P6    ; ^nCE           ;              ;
; P7    ; GND*           ;              ;
; P8    ; TRACEPKT11     ;              ;
; P9    ; TRACEPKT9      ;              ;
; P10   ; VCC_IO         ;              ;
; P11   ; VCC_IO         ;              ;
; P12   ; VCC_IO         ;              ;
; P13   ; GND            ;              ;
; P14   ; GND            ;              ;
; P15   ; VCC_INT        ;              ;
; P16   ; GND            ;              ;
; P17   ; VCC_IO         ;              ;
; P18   ; VCC_INT        ;              ;
; P19   ; GND_CKOUT1     ;              ;
; P20   ; GND+           ;              ;
; P21   ; GND*           ;              ;
; P22   ; GND*           ;              ;
; P23   ; GND            ;              ;
; P24   ; VCC_INT        ;              ;
; P25   ; VCC_INT        ;              ;
; P26   ; GND            ;              ;
; R1    ; GND*           ;              ;
; R2    ; GND*           ;              ;
; R3    ; GND*           ;              ;
; R4    ; GND*           ;              ;
; R5    ; GND*           ;              ;
; R6    ; GND*           ;              ;
; R7    ; ^DCLK          ;              ;
; R8    ; GND_CKLK4      ;              ;
; R9    ; VCC_CKLK4      ;              ;
; R10   ; VCC_INT        ;              ;
; R11   ; VCC_INT        ;              ;
; R12   ; GND            ;              ;
; R13   ; VCC_IO         ;              ;
; R14   ; VCC_INT        ;              ;
; R15   ; GND            ;              ;
; R16   ; VCC_IO         ;              ;
; R17   ; GND            ;              ;
; R18   ; VCC_IO         ;              ;
; R19   ; VCC_CKOUT1     ;              ;
; R20   ; GND*           ;              ;
; R21   ; VCC_INT        ;              ;
; R22   ; GND*           ;              ;
; R23   ; GND+           ;              ;
; R24   ; sw10[7]        ; LVTTL        ;
; R25   ; sw10[6]        ; LVTTL        ;
; R26   ; sw10[5]        ; LVTTL        ;
; T1    ; GND*           ;              ;
; T2    ; GND*           ;              ;
; T3    ; GND*           ;              ;
; T4    ; GND*           ;              ;
; T5    ; GND*           ;              ;
; T6    ; GND*           ;              ;
; T7    ; GND*           ;              ;
; T8    ; VCC_CKLK2      ;              ;
; T9    ; GND_CKLK2      ;              ;
; T10   ; VCC_IO         ;              ;
; T11   ; GND            ;              ;
; T12   ; VCC_INT        ;              ;
; T13   ; GND            ;              ;
; T14   ; GND            ;              ;
; T15   ; VCC_IO         ;              ;
; T16   ; GND            ;              ;
; T17   ; VCC_INT        ;              ;
; T18   ; GND            ;              ;
; T19   ; GND_CKLK1      ;              ;
; T20   ; sw10[4]        ; LVTTL        ;
; T21   ; sw10[3]        ; LVTTL        ;
; T22   ; sw10[2]        ; LVTTL        ;
; T23   ; GND+           ;              ;
; T24   ; sw10[1]        ; LVTTL        ;
; T25   ; sw10[0]        ; LVTTL        ;
; T26   ; GND*           ;              ;
; U1    ; GND*           ;              ;
; U2    ; GND*           ;              ;
; U3    ; GND*           ;              ;
; U4    ; GND*           ;              ;
; U5    ; GND*           ;              ;
; U6    ; GND*           ;              ;
; U7    ; GND*           ;              ;
; U8    ; VCC_CKOUT2     ;              ;
; U9    ; VCC_INT        ;              ;
; U10   ; GND            ;              ;
; U11   ; VCC_IO         ;              ;
; U12   ; GND            ;              ;
; U13   ; VCC_IO         ;              ;
; U14   ; VCC_INT        ;              ;
; U15   ; VCC_IO         ;              ;
; U16   ; VCC_INT        ;              ;
; U17   ; GND            ;              ;
; U18   ; VCC_IO         ;              ;
; U19   ; VCC_CKLK1      ;              ;
; U20   ; GND*           ;              ;
; U21   ; GND*           ;              ;
; U22   ; GND*           ;              ;
; U23   ; GND*           ;              ;
; U24   ; GND*           ;              ;
; U25   ; GND*           ;              ;
; U26   ; GND*           ;              ;
; V1    ; GND*           ;              ;
; V2    ; GND*           ;              ;
; V3    ; GND*           ;              ;
; V4    ; GND*           ;              ;
; V5    ; GND*           ;              ;
; V6    ; GND*           ;              ;
; V7    ; GND*           ;              ;
; V8    ; GND_CKOUT2     ;              ;
; V9    ; GND            ;              ;
; V10   ; VCC_IO         ;              ;
; V11   ; GND*           ;              ;
; V12   ; GND*           ;              ;
; V13   ; GND*           ;              ;
; V14   ; GND*           ;              ;
; V15   ; GND*           ;              ;
; V16   ; GND*           ;              ;
; V17   ; VCC_IO         ;              ;
; V18   ; GND            ;              ;
; V19   ; GND*           ;              ;
; V20   ; GND*           ;              ;
; V21   ; GND*           ;              ;
; V22   ; GND*           ;              ;
; V23   ; GND*           ;              ;
; V24   ; GND*           ;              ;
; V25   ; GND*           ;              ;
; V26   ; GND*           ;              ;
; W1    ; piezo_out      ; LVTTL        ;
; W2    ; GND*           ;              ;
; W3    ; GND*           ;              ;
; W4    ; GND*           ;              ;
; W5    ; GND*           ;              ;
; W6    ; GND+           ;              ;
; W7    ; ^DATA0         ;              ;
; W8    ; GND            ;              ;
; W9    ; GND*           ;              ;
; W10   ; GND*           ;              ;
; W11   ; GND*           ;              ;
; W12   ; GND*           ;              ;
; W13   ; GND*           ;              ;
; W14   ; GND*           ;              ;
; W15   ; GND*           ;              ;
; W16   ; GND*           ;              ;
; W17   ; GND*           ;              ;
; W18   ; GND*           ;              ;
; W19   ; GND            ;              ;
; W20   ; rst            ; LVTTL        ;
; W21   ; GND*           ;              ;
; W22   ; GND*           ;              ;
; W23   ; GND*           ;              ;
; W24   ; GND*           ;              ;
; W25   ; GND*           ;              ;
; W26   ; GND*           ;              ;
; Y1    ; GND*           ;              ;
; Y2    ; GND*           ;              ;
; Y3    ; seg_c[0]       ; LVTTL        ;
; Y4    ; seg_c[1]       ; LVTTL        ;
; Y5    ; clk            ; LVTTL        ;
; Y6    ; seg_c[2]       ; LVTTL        ;
; Y7    ; GND*           ;              ;
; Y8    ; GND*           ;              ;
; Y9    ; GND*           ;              ;
; Y10   ; GND*           ;              ;
; Y11   ; GND*           ;              ;
; Y12   ; GND*           ;              ;
; Y13   ; GND*           ;              ;
; Y14   ; GND*           ;              ;
; Y15   ; GND*           ;              ;
; Y16   ; GND*           ;              ;
; Y17   ; GND*           ;              ;
; Y18   ; GND*           ;              ;
; Y19   ; GND*           ;              ;
; Y20   ; GND*           ;              ;
; Y21   ; GND*           ;              ;
; Y22   ; GND*           ;              ;
; Y23   ; GND*           ;              ;
; Y24   ; GND*           ;              ;
; Y25   ; GND*           ;              ;
; Y26   ; GND*           ;              ;
; AA1   ; seg_c[3]       ; LVTTL        ;
; AA2   ; seg_c[4]       ; LVTTL        ;
; AA3   ; seg_c[5]       ; LVTTL        ;
; AA4   ; GND*           ;              ;
; AA5   ; GND*           ;              ;
; AA6   ; GND*           ;              ;
; AA7   ; GND*           ;              ;
; AA8   ; GND*           ;              ;
; AA9   ; GND*           ;              ;
; AA10  ; seg_c[6]       ; LVTTL        ;
; AA11  ; GND*           ;              ;
; AA12  ; seg_sel[0]     ; LVTTL        ;
; AA13  ; seg_sel[1]     ; LVTTL        ;
; AA14  ; GND*           ;              ;
; AA15  ; GND*           ;              ;
; AA16  ; GND*           ;              ;
; AA17  ; GND*           ;              ;
; AA18  ; GND*           ;              ;
; AA19  ; GND*           ;              ;
; AA20  ; GND*           ;              ;
; AA21  ; GND*           ;              ;
; AA22  ; GND*           ;              ;
; AA23  ; GND*           ;              ;
; AA24  ; GND*           ;              ;
; AA25  ; GND*           ;              ;
; AA26  ; GND*           ;              ;
; AB1   ; seg_sel[2]     ; LVTTL        ;
; AB2   ; seg_sel[3]     ; LVTTL        ;
; AB3   ; seg_sel[4]     ; LVTTL        ;
; AB4   ; seg_sel[5]     ; LVTTL        ;
; AB5   ; GND*           ;              ;
; AB6   ; GND*           ;              ;
; AB7   ; GND*           ;              ;
; AB8   ; seg_sel[6]     ; LVTTL        ;
; AB9   ; seg_sel[7]     ; LVTTL        ;
; AB10  ; GND*           ;              ;
; AB11  ; GND*           ;              ;
; AB12  ; GND*           ;              ;
; AB13  ; GND*           ;              ;
; AB14  ; GND*           ;              ;
; AB15  ; GND*           ;              ;
; AB16  ; GND*           ;              ;
; AB17  ; GND*           ;              ;
; AB18  ; GND*           ;              ;
; AB19  ; sw1[0]         ; LVTTL        ;
; AB20  ; sw1[1]         ; LVTTL        ;
; AB21  ; sw1[2]         ; LVTTL        ;
; AB22  ; sw1[3]         ; LVTTL        ;
; AB23  ; sw1[4]         ; LVTTL        ;
; AB24  ; sw1[5]         ; LVTTL        ;
; AB25  ; sw1[6]         ; LVTTL        ;
; AB26  ; sw1[7]         ; LVTTL        ;
; AC1   ; GND*           ;              ;
; AC2   ; GND*           ;              ;
; AC3   ; VCC_INT        ;              ;
; AC4   ; GND            ;              ;
; AC5   ; GND*           ;              ;
; AC6   ; GND*           ;              ;
; AC7   ; GND*           ;              ;
; AC8   ; GND*           ;              ;
; AC9   ; GND*           ;              ;
; AC10  ; GND*           ;              ;
; AC11  ; GND*           ;              ;
; AC12  ; GND*           ;              ;
; AC13  ; GND*           ;              ;
; AC14  ; GND*           ;              ;
; AC15  ; GND*           ;              ;
; AC16  ; GND*           ;              ;
; AC17  ; GND*           ;              ;
; AC18  ; GND*           ;              ;
; AC19  ; GND*           ;              ;
; AC20  ; GND*           ;              ;
; AC21  ; GND*           ;              ;
; AC22  ; GND*           ;              ;
; AC23  ; GND            ;              ;
; AC24  ; VCC_INT        ;              ;
; AC25  ; GND*           ;              ;
; AC26  ; GND*           ;              ;
; AD1   ; VCC_INT        ;              ;
; AD2   ; VCC_INT        ;              ;
; AD3   ; GND            ;              ;
; AD4   ; VCC_INT        ;              ;
; AD5   ; GND*           ;              ;
; AD6   ; GND*           ;              ;
; AD7   ; GND*           ;              ;
; AD8   ; GND*           ;              ;
; AD9   ; GND*           ;              ;
; AD10  ; GND*           ;              ;
; AD11  ; GND*           ;              ;
; AD12  ; GND*           ;              ;
; AD13  ; ^CONF_DONE     ;              ;
; AD14  ; #TCK           ;              ;
; AD15  ; GND*           ;              ;
; AD16  ; GND*           ;              ;
; AD17  ; GND*           ;              ;
; AD18  ; GND*           ;              ;
; AD19  ; GND*           ;              ;
; AD20  ; GND*           ;              ;
; AD21  ; GND*           ;              ;
; AD22  ; GND*           ;              ;
; AD23  ; VCC_INT        ;              ;
; AD24  ; GND            ;              ;
; AD25  ; VCC_INT        ;              ;
; AD26  ; VCC_INT        ;              ;
; AE1   ; GND            ;              ;
; AE2   ; GND            ;              ;
; AE3   ; VCC_INT        ;              ;
; AE4   ; GND*           ;              ;
; AE5   ; GND*           ;              ;
; AE6   ; GND            ;              ;
; AE7   ; GND*           ;              ;
; AE8   ; VCC_INT        ;              ;
; AE9   ; GND*           ;              ;
; AE10  ; GND*           ;              ;
; AE11  ; GND*           ;              ;
; AE12  ; ^NSTATUS       ;              ;
; AE13  ; GND            ;              ;
; AE14  ; VCC_IO         ;              ;
; AE15  ; #TMS           ;              ;
; AE16  ; GND*           ;              ;
; AE17  ; GND*           ;              ;
; AE18  ; GND*           ;              ;
; AE19  ; VCC_INT        ;              ;
; AE20  ; GND*           ;              ;
; AE21  ; GND            ;              ;
; AE22  ; GND*           ;              ;
; AE23  ; GND*           ;              ;
; AE24  ; VCC_INT        ;              ;
; AE25  ; GND            ;              ;
; AE26  ; GND            ;              ;
; AF2   ; GND            ;              ;
; AF3   ; VCC_INT        ;              ;
; AF4   ; GND*           ;              ;
; AF5   ; GND*           ;              ;
; AF6   ; VCC_IO         ;              ;
; AF7   ; GND*           ;              ;
; AF8   ; GND            ;              ;
; AF9   ; GND*           ;              ;
; AF10  ; GND*           ;              ;
; AF11  ; GND*           ;              ;
; AF12  ; GND+           ;              ;
; AF13  ; VCC_IO         ;              ;
; AF14  ; GND            ;              ;
; AF15  ; GND+           ;              ;
; AF16  ; GND*           ;              ;
; AF17  ; GND*           ;              ;
; AF18  ; GND*           ;              ;
; AF19  ; GND            ;              ;
; AF20  ; GND*           ;              ;
; AF21  ; VCC_IO         ;              ;
; AF22  ; GND*           ;              ;
; AF23  ; GND*           ;              ;
; AF24  ; VCC_INT        ;              ;
; AF25  ; GND            ;              ;
+-------+----------------+--------------+


+----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                          ;
+-------------------------+-----------+---------+-------------------------------------------+--------------+
; Name                    ; Pin #     ; Fan-Out ; Usage                                     ; Global Usage ;
+-------------------------+-----------+---------+-------------------------------------------+--------------+
; rst                     ; W20       ; 165     ; Async. clear / Clock enable / Sync. clear ; Non-global   ;
; clk2                    ; LC2_4_P3  ; 11      ; Clock                                     ; Internal     ;
; random:u0|clk3          ; LC3_13_N2 ; 19      ; Clock                                     ; Internal     ;
; clk1                    ; LC6_15_O2 ; 11      ; Clock                                     ; Internal     ;
; display:u1|CLK1         ; LC7_4_Q3  ; 3       ; Clock                                     ; Internal     ;
; clk                     ; Y5        ; 129     ; Clock                                     ; Pin          ;
; display:u1|SEL_SEG[0]   ; LC5_14_D3 ; 11      ; Clock enable                              ; Non-global   ;
; reduce_nor~3            ; LC3_3_D3  ; 11      ; Clock enable / Sync. clear                ; Non-global   ;
; display:u1|LessThan~110 ; LC6_4_Q3  ; 15      ; Clock enable / Sync. clear                ; Non-global   ;
; always4~43              ; LC9_15_D3 ; 5       ; Sync. clear                               ; Non-global   ;
+-------------------------+-----------+---------+-------------------------------------------+--------------+


+------------------------------------------------+
; Global & Other Fast Signals                    ;
+-----------------+-----------+---------+--------+
; Name            ; Pin #     ; Fan-Out ; Global ;
+-----------------+-----------+---------+--------+
; clk2            ; LC2_4_P3  ; 11      ; yes    ;
; random:u0|clk3  ; LC3_13_N2 ; 19      ; yes    ;
; clk1            ; LC6_15_O2 ; 11      ; yes    ;
; display:u1|CLK1 ; LC7_4_Q3  ; 3       ; yes    ;
; clk             ; Y5        ; 129     ; yes    ;
+-----------------+-----------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 4              ; 2                      ;
; 5 - 9              ; 6                      ;
; 10 - 14            ; 2                      ;
; 15 - 19            ; 0                      ;
; 20 - 24            ; 0                      ;
; 25 - 29            ; 0                      ;
; 30 - 34            ; 0                      ;
; 35 - 39            ; 0                      ;
; 40 - 44            ; 0                      ;
; 45 - 49            ; 0                      ;
; 50 - 54            ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 13    ;
+--------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst                                                                                                                                               ; 165     ;
; display:u1|LessThan~110                                                                                                                           ; 15      ;
; lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter|sload_path[4]                                                                               ; 14      ;
; display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~5 ; 13      ;
; random:u0|reduce_nor~637                                                                                                                          ; 13      ;
; display:u1|SEL_SEG[1]                                                                                                                             ; 11      ;
; reduce_nor~927                                                                                                                                    ; 11      ;
; display:u1|SEL_SEG[0]                                                                                                                             ; 11      ;
; reduce_nor~3                                                                                                                                      ; 11      ;
; random:u0|ran[3]                                                                                                                                  ; 10      ;
; display:u1|DEC_TMP[2]~45                                                                                                                          ; 10      ;
; lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter|sload_path[3]                                                                               ; 10      ;
; display:u1|DEC_TMP[3]~194                                                                                                                         ; 10      ;
; display:u1|DEC_TMP[1]~47                                                                                                                          ; 9       ;
; random:u0|ran[2]                                                                                                                                  ; 9       ;
; lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter|sload_path[1]                                                                               ; 9       ;
; lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter|sload_path[2]                                                                               ; 9       ;
; lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter|sload_path[0]                                                                               ; 9       ;
; sw10[2]                                                                                                                                           ; 8       ;
; sw1[2]                                                                                                                                            ; 8       ;
; sw1[1]                                                                                                                                            ; 8       ;
; sw10[1]                                                                                                                                           ; 8       ;
; random:u0|ran[1]                                                                                                                                  ; 8       ;
; sw1[3]                                                                                                                                            ; 7       ;
; sw1[4]                                                                                                                                            ; 7       ;
; sw10[4]                                                                                                                                           ; 7       ;
; sw10[3]                                                                                                                                           ; 7       ;
; reduce_nor~914                                                                                                                                    ; 7       ;
; display:u1|change:u2|out[2]                                                                                                                       ; 7       ;
; Select~362                                                                                                                                        ; 7       ;
; display:u1|DEC_TMP[0]~49                                                                                                                          ; 7       ;
; display:u1|change:u2|out[0]                                                                                                                       ; 7       ;
; display:u1|change:u2|out[1]                                                                                                                       ; 6       ;
; display:u1|change:u2|out[3]                                                                                                                       ; 6       ;
; sw1[5]                                                                                                                                            ; 5       ;
; sw1[7]                                                                                                                                            ; 5       ;
; sw1[6]                                                                                                                                            ; 5       ;
; sw10[6]                                                                                                                                           ; 5       ;
; sw10[5]                                                                                                                                           ; 5       ;
; sw10[7]                                                                                                                                           ; 5       ;
; always4~43                                                                                                                                        ; 5       ;
; display:u1|SEG_DEC:k2|reduce_nor~24                                                                                                               ; 5       ;
; display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~4 ; 5       ;
; sw1[0]                                                                                                                                            ; 4       ;
; display:u1|change:u3|reduce_nor~532                                                                                                               ; 4       ;
; display:u1|change:u3|reduce_nor~527                                                                                                               ; 4       ;
; sw10[0]                                                                                                                                           ; 4       ;
; display:u1|change:u2|reduce_nor~527                                                                                                               ; 4       ;
; display:u1|change:u2|reduce_nor~532                                                                                                               ; 4       ;
; random:u0|ran[0]                                                                                                                                  ; 4       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Local Routing Interconnect                       ;
+-----------------------------+--------------------+
; Local Routing Interconnects ; Number of MegaLABs ;
+-----------------------------+--------------------+
; 0 - 10                      ; 99                 ;
; 11 - 21                     ; 0                  ;
; 22 - 32                     ; 1                  ;
; 33 - 43                     ; 1                  ;
; 44 - 54                     ; 0                  ;
; 55 - 65                     ; 0                  ;
; 66 - 76                     ; 0                  ;
; 77 - 87                     ; 1                  ;
; 88 - 98                     ; 0                  ;
; 99 - 109                    ; 2                  ;
+-----------------------------+--------------------+


+--------------------------------------------+
; MegaLAB Interconnect                       ;
+-----------------------+--------------------+
; MegaLAB Interconnects ; Number of MegaLABs ;
+-----------------------+--------------------+
; 0 - 6                 ; 99                 ;
; 7 - 13                ; 1                  ;
; 14 - 20               ; 0                  ;
; 21 - 27               ; 1                  ;
; 28 - 34               ; 0                  ;
; 35 - 41               ; 0                  ;
; 42 - 48               ; 0                  ;
; 49 - 55               ; 1                  ;
; 56 - 62               ; 1                  ;
; 63 - 69               ; 0                  ;
; 70 - 76               ; 1                  ;
+-----------------------+--------------------+


+----------------------------------------------+
; LAB External Interconnect                    ;
+----------------------------+-----------------+
; LAB External Interconnects ; Number MegaLABs ;
+----------------------------+-----------------+
; 0 - 11                     ; 99              ;
; 12 - 23                    ; 1               ;
; 24 - 35                    ; 0               ;
; 36 - 47                    ; 1               ;
; 48 - 59                    ; 0               ;
; 60 - 71                    ; 1               ;
; 72 - 83                    ; 1               ;
; 84 - 95                    ; 0               ;
; 96 - 107                   ; 0               ;
; 108 - 119                  ; 1               ;
+----------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
; MegaLAB Name ; Total Cells         ; MegaLAB Interconnect ; Column Fast Interconnect Driving In ; Column Fast Interconnect Driving Out ; Row Fast Interconnect Driving In ; Row Fast Interconnect Driving Out ; Fan-In ; Fan-Out ; Local Interconnect ; LAB External Interconnect ; Control Signals ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
;  A1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D3          ;  137 / 160 ( 85 % ) ; 70                   ; 1                                   ; 12                                   ; 10                               ; 1                                 ; 15     ; 14      ; 108                ; 115                       ; 7               ;
;  D4          ;  38 / 160 ( 23 % )  ; 23                   ; 17                                  ; 1                                    ; 1                                ; 9                                 ; 19     ; 40      ; 37                 ; 41                        ; 2               ;
;  E1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 10      ; 0                  ; 0                         ; 0               ;
;  H1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 4       ; 0                  ; 0                         ; 0               ;
;  I1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  I2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I4          ;  10 / 160 ( 6 % )   ; 10                   ; 7                                   ; 5                                    ; 0                                ; 0                                 ; 8      ; 8       ; 4                  ; 12                        ; 0               ;
;  J1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 5       ; 0                  ; 0                         ; 0               ;
;  K1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  K2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 10      ; 0                  ; 0                         ; 0               ;
;  L1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 0                         ; 0               ;
;  M1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  M2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 8       ; 0                  ; 0                         ; 0               ;
;  N1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  N2          ;  1 / 160 ( < 1 % )  ; 3                    ; 1                                   ; 0                                    ; 1                                ; 0                                 ; 3      ; 19      ; 0                  ; 3                         ; 2               ;
;  N3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 8       ; 0                  ; 0                         ; 0               ;
;  O1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O2          ;  136 / 160 ( 85 % ) ; 60                   ; 0                                   ; 1                                    ; 1                                ; 0                                 ; 2      ; 12      ; 99                 ; 79                        ; 2               ;
;  O3          ;  8 / 160 ( 5 % )    ; 2                    ; 1                                   ; 1                                    ; 1                                ; 0                                 ; 3      ; 3       ; 7                  ; 2                         ; 2               ;
;  O4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 7       ; 0                  ; 0                         ; 0               ;
;  P1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P3          ;  120 / 160 ( 75 % ) ; 50                   ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 2      ; 11      ; 83                 ; 68                        ; 2               ;
;  P4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 7       ; 0                  ; 0                         ; 0               ;
;  Q1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q3          ;  20 / 160 ( 12 % )  ; 6                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 2      ; 2       ; 23                 ; 7                         ; 3               ;
;  Q4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 0                         ; 0               ;
;  R1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  R2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 5       ; 0                  ; 0                         ; 0               ;
;  U1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  U2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 165     ; 0                  ; 0                         ; 0               ;
;  V1          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
;  V2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  W4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 7       ; 0                  ; 0                         ; 0               ;
;  X1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 12      ; 0                  ; 0                         ; 0               ;
;  Y1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 15      ; 0                  ; 0                         ; 0               ;
;  Z1          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
;  Z2          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 2                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
;  Z3          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z4          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+


+--------------------------------------------------------------------------------+
; Row Interconnect                                                               ;
+-------+------------------------+----------------------+------------------------+
; Row   ; Interconnect Available ; Interconnect Used    ; Half Interconnect Used ;
+-------+------------------------+----------------------+------------------------+
;  A    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  B    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  C    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  D    ; 100                    ;  0 / 100 ( 0 % )     ;  11 / 200 ( 5 % )      ;
;  E    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  F    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  G    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  H    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  I    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  J    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  K    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  L    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  M    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  N    ; 100                    ;  2 / 100 ( 2 % )     ;  0 / 200 ( 0 % )       ;
;  O    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  P    ; 100                    ;  0 / 100 ( 0 % )     ;  1 / 200 ( < 1 % )     ;
;  Q    ; 100                    ;  0 / 100 ( 0 % )     ;  1 / 200 ( < 1 % )     ;
;  R    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  S    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  T    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  U    ; 100                    ;  1 / 100 ( 1 % )     ;  0 / 200 ( 0 % )       ;
;  V    ; 100                    ;  2 / 100 ( 2 % )     ;  0 / 200 ( 0 % )       ;
;  W    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  X    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  Y    ; 100                    ;  0 / 100 ( 0 % )     ;  0 / 200 ( 0 % )       ;
;  Z    ; 100                    ;  4 / 100 ( 4 % )     ;  0 / 200 ( 0 % )       ;
; Total ; 2600                   ;  14 / 2600 ( < 1 % ) ;  13 / 5200 ( < 1 % )   ;
+-------+------------------------+----------------------+------------------------+


+----------------------------------------------------------------------------------------------+
; LAB Column Interconnect                                                                      ;
+--------------+------+------------------------+----------------------+------------------------+
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used    ; Half Interconnect Used ;
+--------------+------+------------------------+----------------------+------------------------+
; 1            ; 1    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 2    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 3    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 4    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 5    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 6    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 7    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 8    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 9    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 10   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 11   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 12   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 13   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 14   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 15   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 16   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 1            ; 17   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 1    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 2    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 3    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 4    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 5    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 6    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 7    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 8    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 9    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 10   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 11   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 12   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 13   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 14   ; 80                     ;  0 / 80 ( 0 % )      ;  1 / 160 ( < 1 % )     ;
; 2            ; 15   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 16   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 2            ; 17   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 1    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 2    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 3    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 4    ; 80                     ;  1 / 80 ( 1 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 5    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 6    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 7    ; 80                     ;  1 / 80 ( 1 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 8    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 9    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 10   ; 80                     ;  1 / 80 ( 1 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 11   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 12   ; 80                     ;  2 / 80 ( 2 % )      ;  2 / 160 ( 1 % )       ;
; 3            ; 13   ; 80                     ;  1 / 80 ( 1 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 14   ; 80                     ;  2 / 80 ( 2 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 15   ; 80                     ;  2 / 80 ( 2 % )      ;  1 / 160 ( < 1 % )     ;
; 3            ; 16   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 3            ; 17   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 1    ; 80                     ;  11 / 80 ( 13 % )    ;  5 / 160 ( 3 % )       ;
; 4            ; 2    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 3    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 4    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 5    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 6    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 7    ; 80                     ;  0 / 80 ( 0 % )      ;  1 / 160 ( < 1 % )     ;
; 4            ; 8    ; 80                     ;  0 / 80 ( 0 % )      ;  4 / 160 ( 2 % )       ;
; 4            ; 9    ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 10   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 11   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 12   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 13   ; 80                     ;  1 / 80 ( 1 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 14   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 15   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 16   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; 4            ; 17   ; 80                     ;  0 / 80 ( 0 % )      ;  0 / 160 ( 0 % )       ;
; Total        ;      ; 5440                   ;  22 / 5440 ( < 1 % ) ;  14 / 10880 ( < 1 % )  ;
+--------------+------+------------------------+----------------------+------------------------+


+-----------------------------------------------------------------------------+
; ESB Column Interconnect                                                     ;
+-------+------------------------+-------------------+------------------------+
; Col.  ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+-------+------------------------+-------------------+------------------------+
; 0     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; 1     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; 2     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; 3     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; Total ; 512                    ;  0 / 512 ( 0 % )  ;  0 / 1024 ( 0 % )      ;
+-------+------------------------+-------------------+------------------------+


+-------------------------------------------------------+
; Fitter Resource Usage Summary                         ;
+--------------------------------+----------------------+
; Resource                       ; Usage                ;
+--------------------------------+----------------------+
; Registers                      ; 172 / 16,640 ( 1 % ) ;
; Logic elements in carry chains ; 168                  ;
; User inserted logic elements   ; 0                    ;
; Virtual pins                   ; 0                    ;
; I/O pins                       ; 34 / 463 ( 7 % )     ;
;     -- Clock pins              ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins    ; 0 / 4 ( 0 % )        ;
; Global signals                 ; 5                    ;
; ESBs                           ; 0 / 104 ( 0 % )      ;
; Macrocells                     ; 0 / 1,664 ( 0 % )    ;
; ESB pterm bits used            ; 0 / 212,992 ( 0 % )  ;
; ESB CAM bits used              ; 0 / 212,992 ( 0 % )  ;
; Total memory bits              ; 0 / 212,992 ( 0 % )  ;
; Total RAM block bits           ; 0 / 212,992 ( 0 % )  ;
; FastRow interconnects          ; 0 / 120 ( 0 % )      ;
; PLLs                           ; 0 / 4 ( 0 % )        ;
; LVDS transmitters              ; 0 / 16 ( 0 % )       ;
; LVDS receivers                 ; 0 / 16 ( 0 % )       ;
; Maximum fan-out node           ; rst                  ;
; Maximum fan-out                ; 165                  ;
; Total fan-out                  ; 1498                 ;
; Average fan-out                ; 2.97                 ;
+--------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                     ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                          ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; |test                                          ; 470 (184)   ; 172          ; 0           ; 34   ; 0            ; 298 (121)    ; 103 (43)          ; 69 (20)          ; 168 (66)        ; |test                                                                                                                                        ;
;    |display:u1|                                ; 106 (21)    ; 17           ; 0           ; 0    ; 0            ; 89 (18)      ; 3 (3)             ; 14 (0)           ; 19 (0)          ; |test|display:u1                                                                                                                             ;
;       |SEG_DEC:k2|                             ; 17 (17)     ; 0            ; 0           ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |test|display:u1|SEG_DEC:k2                                                                                                                  ;
;       |change:u2|                              ; 23 (23)     ; 0            ; 0           ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |test|display:u1|change:u2                                                                                                                   ;
;       |change:u3|                              ; 23 (23)     ; 0            ; 0           ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |test|display:u1|change:u3                                                                                                                   ;
;       |lpm_counter:counts_rtl_1|               ; 14 (0)      ; 14           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |test|display:u1|lpm_counter:counts_rtl_1                                                                                                    ;
;          |alt_synch_counter:wysi_counter|      ; 14 (14)     ; 14           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |test|display:u1|lpm_counter:counts_rtl_1|alt_synch_counter:wysi_counter                                                                     ;
;       |lpm_divide:mod_rtl_4|                   ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|display:u1|lpm_divide:mod_rtl_4                                                                                                        ;
;          |sign_div_unsign:divider|             ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider                                                                                ;
;             |alt_u_div:divider|                ; 8 (3)       ; 0            ; 0           ; 0    ; 0            ; 8 (3)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider                                                              ;
;                |lpm_add_sub:$00009|            ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009                                           ;
;                   |addcore:adder|              ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder                             ;
;                      |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |test|display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node     ;
;    |lpm_counter:cnt_rtl_0|                     ; 10 (0)      ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; |test|lpm_counter:cnt_rtl_0                                                                                                                  ;
;       |alt_synch_counter:wysi_counter|         ; 10 (10)     ; 10           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; |test|lpm_counter:cnt_rtl_0|alt_synch_counter:wysi_counter                                                                                   ;
;    |lpm_counter:countt_rtl_3|                  ; 6 (0)       ; 6            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |test|lpm_counter:countt_rtl_3                                                                                                               ;
;       |alt_synch_counter:wysi_counter|         ; 6 (6)       ; 6            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |test|lpm_counter:countt_rtl_3|alt_synch_counter:wysi_counter                                                                                ;
;    |lpm_counter:note_rtl_2|                    ; 5 (0)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; |test|lpm_counter:note_rtl_2                                                                                                                 ;
;       |alt_synch_counter:wysi_counter|         ; 5 (5)       ; 5            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; |test|lpm_counter:note_rtl_2|alt_synch_counter:wysi_counter                                                                                  ;
;    |lpm_mult:mult_rtl_5|                       ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |test|lpm_mult:mult_rtl_5                                                                                                                    ;
;       |multcore:mult_core|                     ; 22 (12)     ; 0            ; 0           ; 0    ; 0            ; 22 (12)      ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |test|lpm_mult:mult_rtl_5|multcore:mult_core                                                                                                 ;
;          |mpar_add:padder|                     ; 10 (0)      ; 0            ; 0           ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 10 (0)          ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder                                                                                 ;
;             |lpm_add_sub:adder[0]|             ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                            ;
;                |addcore:adder|                 ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                              ;
;                   |a_csnbuffer:result_node|    ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                      ;
;             |mpar_add:sub_par_add|             ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                            ;
;                |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                       ;
;                   |addcore:adder|              ; 5 (0)       ; 0            ; 0           ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 5 (0)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                         ;
;                      |a_csnbuffer:result_node| ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |test|lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
;    |random:u0|                                 ; 137 (137)   ; 71           ; 0           ; 0    ; 0            ; 66 (66)      ; 57 (57)           ; 14 (14)          ; 52 (52)         ; |test|random:u0                                                                                                                              ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                               ;
+------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; Name       ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ;
+------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; rst        ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[1]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[6]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[5]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[7]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[0]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[3]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[4]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw10[2]    ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[1]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[6]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[5]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[7]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[0]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[3]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[4]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; sw1[2]     ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; clk        ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[6]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[5]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[4]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[3]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[2]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[1]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_c[0]   ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[7] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[6] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[5] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[4] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[3] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[2] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[1] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; seg_sel[0] ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; piezo_out  ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
+------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+


+-----------------------------+
; I/O Bank Usage              ;
+----------+------------------+
; I/O Bank ; Usage            ;
+----------+------------------+
; 2        ; 0 / 55 ( 0 % )   ;
; 3        ; 0 / 10 ( 0 % )   ;
; 6        ; 0 / 49 ( 0 % )   ;
; 7        ; 0 / 8 ( 0 % )    ;
; 8        ; 6 / 54 ( 11 % )  ;
; 9        ; 11 / 47 ( 23 % ) ;
; 10       ; 0 / 49 ( 0 % )   ;
; 11       ; 5 / 49 ( 10 % )  ;
; 12       ; 8 / 58 ( 13 % )  ;
; 13       ; 4 / 47 ( 8 % )   ;
+----------+------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/test/test.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Mon Jun 04 15:51:38 2018
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off test -c test
Info: Selected device EPXA4F672C3 for design "test"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Promoted cell "clk" to global signal automatically
Info: Promoted cell "random:u0|clk3" to global signal automatically
Info: Promoted cell "clk1" to global signal automatically
Info: Promoted cell "clk2" to global signal automatically
Info: Promoted cell "display:u1|CLK1" to global signal automatically
Info: Started fitting attempt 1 on Mon Jun 04 2018 at 15:51:39
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Design requires the following device routing resources:
    Info: Overall column FastTrack interconnect = 0%
    Info: Overall row FastTrack interconnect = 1%
    Info: Maximum column FastTrack interconnect = 1%
    Info: Maximum row FastTrack interconnect = 22%
Info: Estimated most critical path is register to register delay of 25.156 ns
    Info: 1: + IC(0.000 ns) + CELL(0.219 ns) = 0.219 ns; Loc. = LAB_9_D3; Fanout = 9; REG Node = 'random:u0|ran[1]'
    Info: 2: + IC(0.000 ns) + CELL(1.113 ns) = 1.332 ns; Loc. = LAB_9_D3; Fanout = 1; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cout[1]'
    Info: 3: + IC(0.000 ns) + CELL(1.000 ns) = 2.332 ns; Loc. = LAB_9_D3; Fanout = 1; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~7'
    Info: 4: + IC(0.245 ns) + CELL(1.521 ns) = 4.098 ns; Loc. = LAB_8_D3; Fanout = 2; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~2'
    Info: 5: + IC(0.000 ns) + CELL(0.148 ns) = 4.246 ns; Loc. = LAB_8_D3; Fanout = 2; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~3COUT'
    Info: 6: + IC(0.000 ns) + CELL(0.148 ns) = 4.394 ns; Loc. = LAB_8_D3; Fanout = 1; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~4COUT'
    Info: 7: + IC(0.000 ns) + CELL(1.000 ns) = 5.394 ns; Loc. = LAB_8_D3; Fanout = 13; COMB Node = 'display:u1|lpm_divide:mod_rtl_4|sign_div_unsign:divider|alt_u_div:divider|lpm_add_sub:$00009|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~5'
    Info: 8: + IC(0.245 ns) + CELL(1.207 ns) = 6.846 ns; Loc. = LAB_8_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|decoder_node[0][1]'
    Info: 9: + IC(0.245 ns) + CELL(1.521 ns) = 8.612 ns; Loc. = LAB_7_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~4COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.148 ns) = 8.760 ns; Loc. = LAB_7_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.148 ns) = 8.908 ns; Loc. = LAB_7_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~6COUT'
    Info: 12: + IC(0.000 ns) + CELL(1.000 ns) = 9.908 ns; Loc. = LAB_7_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7'
    Info: 13: + IC(0.245 ns) + CELL(1.521 ns) = 11.674 ns; Loc. = LAB_6_D3; Fanout = 2; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~6COUT'
    Info: 14: + IC(0.000 ns) + CELL(1.000 ns) = 12.674 ns; Loc. = LAB_6_D3; Fanout = 1; COMB Node = 'lpm_mult:mult_rtl_5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7'
    Info: 15: + IC(0.245 ns) + CELL(1.207 ns) = 14.126 ns; Loc. = LAB_5_D3; Fanout = 1; COMB Node = 'reduce_nor~913'
    Info: 16: + IC(0.245 ns) + CELL(1.207 ns) = 15.578 ns; Loc. = LAB_5_D3; Fanout = 7; COMB Node = 'reduce_nor~914'
    Info: 17: + IC(3.932 ns) + CELL(1.207 ns) = 20.717 ns; Loc. = LAB_1_D3; Fanout = 2; COMB Node = 'Select~340'
    Info: 18: + IC(0.245 ns) + CELL(1.207 ns) = 22.169 ns; Loc. = LAB_1_D3; Fanout = 2; COMB Node = 'piezo_cnt[8]'
    Info: 19: + IC(0.845 ns) + CELL(1.207 ns) = 24.221 ns; Loc. = LAB_3_D3; Fanout = 10; COMB Node = 'reduce_nor~3'
    Info: 20: + IC(0.245 ns) + CELL(0.690 ns) = 25.156 ns; Loc. = LAB_3_D3; Fanout = 2; REG Node = 'piezo_out~reg0'
    Info: Total cell delay = 18.419 ns ( 73.22 % )
    Info: Total interconnect delay = 6.737 ns ( 26.78 % )
Info: Fitter placement operations ending: elapsed time = 3 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 1 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Mon Jun 04 15:51:46 2018
    Info: Elapsed time: 00:00:08


