Портирование проекта  
  
https://github.com/ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA/tree/master

на плату De1-SoC