
/*******************************************************************
*
* CAUTION: This file is automatically generated by libgen.
* Version: Xilinx EDK 14.7 EDK_P.20131013
* DO NOT EDIT.
*
* Copyright (c) 1995-2012 Xilinx, Inc.  All rights reserved.

* 
* Description: Driver configuration
*
*******************************************************************/

#include "xparameters.h"
#include "ipsdksebesegespozicio_plbw.h"

/*
* The configuration table for devices
*/

IPSDKSEBESEGESPOZICIO_PLBW_Config IPSDKSEBESEGESPOZICIO_PLBW_ConfigTable[] =
{
	{
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_VERSION,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_CREATE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_RELEASE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_OPEN,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_CLOSE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_READ,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_WRITE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_XC_GET_SHMEM,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_USEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_USEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_USEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_UPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_UPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_UPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SEBESSEGPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SEBESSEGPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SEBESSEGPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTSEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTSEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_AKTSEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_ESEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_ESEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_ESEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_POSREF,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_POSREF_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_POSREF_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q1,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q1_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q1_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q2,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q2_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q2_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q0,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q0_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q0_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PIDTS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PIDTS_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PIDTS_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PWMFREK,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PWMFREK_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_PWMFREK_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_REFSPEED,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_REFSPEED_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_REFSPEED_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SUGARAKARANYA,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SUGARAKARANYA_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_SUGARAKARANYA_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q_SAV,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q_SAV_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_Q_SAV_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_CONFIG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_CONFIG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_MEMMAP_CONFIG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_DEVICE_ID,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_0_BASEADDR
	},
	{
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_VERSION,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_CREATE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_RELEASE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_OPEN,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_CLOSE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_READ,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_WRITE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_XC_GET_SHMEM,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_USEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_USEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_USEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_UPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_UPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_UPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SEBESSEGPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SEBESSEGPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SEBESSEGPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTSEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTSEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_AKTSEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_ESEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_ESEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_ESEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_POSREF,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_POSREF_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_POSREF_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q1,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q1_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q1_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q2,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q2_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q2_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q0,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q0_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q0_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PIDTS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PIDTS_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PIDTS_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PWMFREK,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PWMFREK_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_PWMFREK_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_REFSPEED,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_REFSPEED_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_REFSPEED_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SUGARAKARANYA,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SUGARAKARANYA_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_SUGARAKARANYA_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q_SAV,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q_SAV_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_Q_SAV_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_CONFIG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_CONFIG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_MEMMAP_CONFIG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_DEVICE_ID,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_1_BASEADDR
	},
	{
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_VERSION,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_CREATE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_RELEASE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_OPEN,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_CLOSE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_READ,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_WRITE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_XC_GET_SHMEM,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_USEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_USEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_USEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_UPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_UPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_UPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SEBESSEGPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SEBESSEGPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SEBESSEGPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTSEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTSEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_AKTSEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_ESEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_ESEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_ESEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_POSREF,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_POSREF_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_POSREF_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q1,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q1_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q1_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q2,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q2_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q2_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q0,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q0_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q0_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PIDTS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PIDTS_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PIDTS_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PWMFREK,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PWMFREK_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_PWMFREK_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_REFSPEED,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_REFSPEED_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_REFSPEED_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SUGARAKARANYA,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SUGARAKARANYA_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_SUGARAKARANYA_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q_SAV,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q_SAV_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_Q_SAV_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_CONFIG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_CONFIG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_MEMMAP_CONFIG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_DEVICE_ID,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_2_BASEADDR
	},
	{
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_VERSION,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_CREATE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_RELEASE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_OPEN,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_CLOSE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_READ,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_WRITE,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_XC_GET_SHMEM,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_USEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_USEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_USEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_UPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_UPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_UPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SEBESSEGPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SEBESSEGPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SEBESSEGPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTPOZICIO,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTPOZICIO_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTPOZICIO_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTSEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTSEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_AKTSEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_ESEBESSEG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_ESEBESSEG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_ESEBESSEG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_POSREF,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_POSREF_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_POSREF_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q1,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q1_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q1_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q2,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q2_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q2_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q0,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q0_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q0_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PIDTS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PIDTS_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PIDTS_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PWMFREK,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PWMFREK_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_PWMFREK_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_REFSPEED,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_REFSPEED_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_REFSPEED_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SUGARAKARANYA,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SUGARAKARANYA_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_SUGARAKARANYA_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q_SAV,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q_SAV_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_Q_SAV_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_CONFIG,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_CONFIG_N_BITS,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_MEMMAP_CONFIG_BIN_PT,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_DEVICE_ID,
		XPAR_IPSDKSEBESEGESPOZICIO_PLBW_3_BASEADDR
	}
};


