TimeQuest Timing Analyzer report for SDMapper
Fri Mar 17 19:26:53 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_i'
 12. Slow Model Setup: 'A[2]'
 13. Slow Model Setup: 'sd_sel_q[0]'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'A[2]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'sd_sel_q[0]'
 18. Slow Model Hold: 'clock_i'
 19. Slow Model Recovery: 'clock_i'
 20. Slow Model Recovery: 'A[2]'
 21. Slow Model Removal: 'A[2]'
 22. Slow Model Removal: 'clock_i'
 23. Slow Model Minimum Pulse Width: 'A[2]'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'clock_i'
 26. Slow Model Minimum Pulse Width: 'sd_sel_q[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clock_i'
 43. Fast Model Setup: 'A[2]'
 44. Fast Model Setup: 'sd_sel_q[0]'
 45. Fast Model Setup: 'CLOCK_50'
 46. Fast Model Hold: 'A[2]'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'clock_i'
 49. Fast Model Hold: 'sd_sel_q[0]'
 50. Fast Model Recovery: 'clock_i'
 51. Fast Model Recovery: 'A[2]'
 52. Fast Model Removal: 'A[2]'
 53. Fast Model Removal: 'clock_i'
 54. Fast Model Minimum Pulse Width: 'CLOCK_50'
 55. Fast Model Minimum Pulse Width: 'A[2]'
 56. Fast Model Minimum Pulse Width: 'clock_i'
 57. Fast Model Minimum Pulse Width: 'sd_sel_q[0]'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SDMapper                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; A[2]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[2] }        ;
; CLOCK_50    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }    ;
; clock_i     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_i }     ;
; sd_sel_q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_sel_q[0] } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 177.12 MHz ; 177.12 MHz      ; A[2]        ;      ;
; 221.34 MHz ; 221.34 MHz      ; clock_i     ;      ;
; 487.8 MHz  ; 487.8 MHz       ; sd_sel_q[0] ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -7.801 ; -205.429      ;
; A[2]        ; -2.538 ; -9.505        ;
; sd_sel_q[0] ; -0.525 ; -0.525        ;
; CLOCK_50    ; 2.116  ; 0.000         ;
+-------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; A[2]        ; -11.210 ; -77.740       ;
; CLOCK_50    ; -1.864  ; -1.864        ;
; sd_sel_q[0] ; -0.163  ; -0.163        ;
; clock_i     ; 0.276   ; 0.000         ;
+-------------+---------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clock_i ; -0.593 ; -0.593        ;
; A[2]    ; 4.505  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -4.108 ; -36.617       ;
; clock_i ; 1.345  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; A[2]        ; -2.314 ; -102.355        ;
; CLOCK_50    ; -1.631 ; -2.853          ;
; clock_i     ; -0.611 ; -57.434         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -7.801 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 1.404      ;
; -7.456 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 1.059      ;
; -7.454 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 1.057      ;
; -7.309 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.912      ;
; -7.307 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.910      ;
; -7.307 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.910      ;
; -7.305 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.908      ;
; -7.304 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.907      ;
; -7.304 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.907      ;
; -7.299 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -6.935     ; 0.902      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -6.088 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.755      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.985 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.871     ; 3.652      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.775 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.684      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.746 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.655      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.632 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.541      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
; -5.563 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -2.629     ; 3.472      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.538 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.703     ; 1.873      ;
; -2.323 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -1.703     ; 1.158      ;
; -2.073 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -1.703     ; 0.908      ;
; -2.045 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -1.703     ; 1.380      ;
; -0.171 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.266      ; 6.975      ;
; -0.037 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.842      ;
; -0.037 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.842      ;
; -0.037 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.842      ;
; -0.037 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.842      ;
; -0.037 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.842      ;
; -0.034 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.839      ;
; -0.034 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.839      ;
; -0.034 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.839      ;
; -0.034 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.839      ;
; -0.034 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.839      ;
; 0.021  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.784      ;
; 0.021  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.784      ;
; 0.021  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.784      ;
; 0.021  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.784      ;
; 0.024  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 6.266      ; 6.780      ;
; 0.098  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.707      ;
; 0.098  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.707      ;
; 0.098  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.707      ;
; 0.098  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 6.267      ; 6.707      ;
; 0.329  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.266      ; 6.975      ;
; 0.463  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.842      ;
; 0.463  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.842      ;
; 0.463  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.842      ;
; 0.463  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.842      ;
; 0.463  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.842      ;
; 0.466  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.839      ;
; 0.466  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.839      ;
; 0.466  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.839      ;
; 0.466  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.839      ;
; 0.466  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.839      ;
; 0.521  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.784      ;
; 0.521  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.784      ;
; 0.521  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.784      ;
; 0.521  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.784      ;
; 0.524  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 6.266      ; 6.780      ;
; 0.598  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.707      ;
; 0.598  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.707      ;
; 0.598  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.707      ;
; 0.598  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 6.267      ; 6.707      ;
; 3.735  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 4.803      ; 2.106      ;
; 4.261  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 4.803      ; 1.580      ;
; 5.684  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.070      ; 2.578      ;
; 6.190  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.029      ; 0.635      ;
; 6.570  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.071      ; 1.698      ;
; 6.607  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.071      ; 1.422      ;
; 6.801  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.028      ; 0.635      ;
; 7.043  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 8.027      ; 1.167      ;
; 7.151  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 7.828      ; 0.635      ;
; 7.197  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 7.827      ; 0.635      ;
; 9.621  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.253     ; 2.447      ;
; 9.759  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 11.253     ; 2.309      ;
; 10.121 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.253     ; 2.447      ;
; 10.259 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 11.253     ; 2.309      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sd_sel_q[0]'                                                                        ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.525 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 1.676      ; 1.790      ;
; -0.025 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 1.676      ; 1.790      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.116 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 2.032      ; 0.731      ;
; 2.616 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 2.032      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[2]'                                                                                                               ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -11.210 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 12.956     ; 2.309      ;
; -11.072 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 12.956     ; 2.447      ;
; -10.710 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 12.956     ; 2.309      ;
; -10.572 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 12.956     ; 2.447      ;
; -7.394  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.029      ; 0.635      ;
; -7.393  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.028      ; 0.635      ;
; -7.193  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.828      ; 0.635      ;
; -7.192  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 7.827      ; 0.635      ;
; -6.860  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.027      ; 1.167      ;
; -6.649  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.071      ; 1.422      ;
; -6.444  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 7.738      ; 1.580      ;
; -6.373  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.071      ; 1.698      ;
; -5.918  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 7.738      ; 2.106      ;
; -5.492  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 8.070      ; 2.578      ;
; -0.609  ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.703      ; 1.380      ;
; -0.581  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 1.703      ; 0.908      ;
; -0.331  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 1.703      ; 1.158      ;
; -0.116  ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 1.703      ; 1.873      ;
; 0.154   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.707      ;
; 0.154   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.707      ;
; 0.154   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.707      ;
; 0.154   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.707      ;
; 0.228   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.266      ; 6.780      ;
; 0.231   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.784      ;
; 0.231   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.784      ;
; 0.231   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.784      ;
; 0.231   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.784      ;
; 0.286   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.839      ;
; 0.286   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.839      ;
; 0.286   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.839      ;
; 0.286   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.839      ;
; 0.286   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.839      ;
; 0.289   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.842      ;
; 0.289   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.842      ;
; 0.289   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.842      ;
; 0.289   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.842      ;
; 0.289   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 6.267      ; 6.842      ;
; 0.423   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 6.266      ; 6.975      ;
; 0.654   ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.707      ;
; 0.654   ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.707      ;
; 0.654   ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.707      ;
; 0.654   ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.707      ;
; 0.728   ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.266      ; 6.780      ;
; 0.731   ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.784      ;
; 0.731   ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.784      ;
; 0.731   ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.784      ;
; 0.731   ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.784      ;
; 0.786   ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.839      ;
; 0.786   ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.839      ;
; 0.786   ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.839      ;
; 0.786   ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.839      ;
; 0.786   ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.839      ;
; 0.789   ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.842      ;
; 0.789   ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.842      ;
; 0.789   ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.842      ;
; 0.789   ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.842      ;
; 0.789   ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 6.267      ; 6.842      ;
; 0.923   ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 6.266      ; 6.975      ;
+---------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.864 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 2.032      ; 0.731      ;
; -1.364 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 2.032      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.163 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 1.676      ; 1.790      ;
; 0.337  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 1.676      ; 1.790      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_i'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.276 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.624      ; 0.686      ;
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.731      ;
; 0.627 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.913      ;
; 0.638 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.924      ;
; 0.850 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.136      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.231      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.233      ;
; 0.955 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.241      ;
; 0.956 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.242      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.265      ;
; 0.981 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.267      ;
; 0.986 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.273      ;
; 1.017 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.308      ;
; 1.027 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.314      ;
; 1.028 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.316      ;
; 1.133 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.419      ;
; 1.144 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.430      ;
; 1.152 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.438      ;
; 1.152 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.438      ;
; 1.152 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.438      ;
; 1.192 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.478      ;
; 1.193 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.479      ;
; 1.226 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.512      ;
; 1.228 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.514      ;
; 1.231 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.517      ;
; 1.281 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.567      ;
; 1.290 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.576      ;
; 1.309 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.595      ;
; 1.361 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.648      ;
; 1.364 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.651      ;
; 1.369 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.656      ;
; 1.372 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.659      ;
; 1.374 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.661      ;
; 1.375 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.662      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.686      ;
; 1.405 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.691      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.695      ;
; 1.417 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.418 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.704      ;
; 1.434 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.720      ;
; 1.434 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.720      ;
; 1.448 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.735      ;
; 1.458 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.744      ;
; 1.458 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.744      ;
; 1.458 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.744      ;
; 1.478 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 1.765      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.766      ;
; 1.484 ; spi:portaspi|count_q[0]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.775      ;
; 1.497 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.783      ;
; 1.498 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.784      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.796      ;
; 1.512 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.798      ;
; 1.528 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.815      ;
; 1.533 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.819      ;
; 1.538 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.824      ;
; 1.538 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.824      ;
; 1.544 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; clock_i      ; clock_i     ; 0.000        ; -0.004     ; 1.826      ;
; 1.546 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; clock_i      ; clock_i     ; 0.000        ; -0.004     ; 1.828      ;
; 1.548 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; clock_i      ; clock_i     ; 0.000        ; -0.004     ; 1.830      ;
; 1.548 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; clock_i      ; clock_i     ; 0.000        ; -0.003     ; 1.831      ;
; 1.548 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.834      ;
; 1.550 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; clock_i      ; clock_i     ; 0.000        ; -0.004     ; 1.832      ;
; 1.560 ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; clock_i      ; clock_i     ; 0.000        ; -0.004     ; 1.849      ;
; 1.567 ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.853      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_i'                                                                                           ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.593 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 1.631      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 4.505 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 6.935      ; 2.968      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
; 4.860 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 6.936      ; 2.614      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -4.108 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 6.936      ; 2.614      ;
; -3.753 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 6.935      ; 2.968      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.345 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 1.631      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -2.314 ; -1.203       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -2.314 ; -1.203       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -2.314 ; -1.203       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -2.314 ; -1.203       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -2.314 ; -1.203       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -2.314 ; -1.203       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -2.314 ; -1.203       ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -2.314 ; -1.203       ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.843 ; -0.732       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.843 ; -0.732       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -1.843 ; -0.732       ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -1.843 ; -0.732       ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated|clk      ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated|clk      ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[0]|clk                ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_s[1]|clk                ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s|combout          ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|inclk[0] ;
; -1.203 ; -1.203       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_rd_s~clkctrl|outclk   ;
; -0.732 ; -0.732       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]|clk                ;
; -0.732 ; -0.732       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]|clk                ;
; -0.732 ; -0.732       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]|clk                ;
; -0.732 ; -0.732       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]|clk                ;
; -0.732 ; -0.732       ; 0.000          ; High Pulse Width ; A[2]  ; Rise       ; spi_ctrl_wr_s|combout          ;
; -0.732 ; -0.732       ; 0.000          ; Low Pulse Width  ; A[2]  ; Rise       ; spi_ctrl_wr_s|combout          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.686  ; 3.686  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.192  ; 3.192  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.686  ; 3.686  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.357  ; 2.357  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.367 ; -0.367 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -1.909 ; -1.909 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -1.909 ; -1.909 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -2.074 ; -2.074 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -7.583 ; -7.583 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -7.828 ; -7.828 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -7.583 ; -7.583 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 7.124  ; 7.124  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.445  ; 5.445  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 6.444  ; 6.444  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.671  ; 0.671  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.142  ; 5.142  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 6.064  ; 6.064  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.493  ; 5.493  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 7.124  ; 7.124  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.286  ; 6.286  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 4.280  ; 4.280  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.195  ; 3.195  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.715  ; 3.715  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 4.280  ; 4.280  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 3.346  ; 3.346  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.077  ; 2.077  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.396  ; 2.396  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.288  ; 3.288  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.921  ; 3.921  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -2.624 ; -2.624 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -2.624 ; -2.624 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -1.496 ; -1.496 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -2.789 ; -2.789 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -8.298 ; -8.298 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -8.300 ; -8.300 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -8.298 ; -8.298 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.896 ; 12.896 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.639  ; 8.639  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 9.638  ; 9.638  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.673  ; 3.673  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.336  ; 8.336  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 11.836 ; 11.836 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.265 ; 11.265 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 12.896 ; 12.896 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 12.058 ; 12.058 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.315 ; 11.315 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 12.487 ; 12.487 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 10.755 ; 10.755 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.548 ; 11.548 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.462 ; 11.462 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 10.434 ; 10.434 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 10.829 ; 10.829 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.813  ; 8.813  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.764  ; 6.764  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 5.809  ; 5.809  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.037  ; 6.037  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 6.600  ; 6.600  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.484  ; 5.484  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.300  ; 5.300  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.014  ; 5.014  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 6.154  ; 6.154  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 6.764  ; 6.764  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.440  ; 7.440  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.440  ; 7.440  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.275  ; 7.275  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.531  ; 8.531  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.824  ; 4.824  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.824  ; 4.824  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.033  ; 7.033  ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; 8.107  ; 8.107  ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; 7.372  ; 7.372  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+-----------+-------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port  ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+-------------+---------+---------+------------+-----------------+
; A[*]      ; A[2]        ; 0.622   ; 0.622   ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.622   ; 0.622   ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.018   ; 1.018   ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.018   ; 1.018   ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.298   ; 0.298   ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; -0.179  ; -0.179  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.615   ; 0.615   ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.105   ; 4.105   ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.105   ; 4.105   ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 4.270   ; 4.270   ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 9.779   ; 9.779   ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 9.779   ; 9.779   ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 9.534   ; 9.534   ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; -0.154  ; -0.154  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -2.585  ; -2.585  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -3.861  ; -3.861  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.154  ; -0.154  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -4.517  ; -4.517  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -5.527  ; -5.527  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -4.956  ; -4.956  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -6.587  ; -6.587  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -5.749  ; -5.749  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.670   ; 2.670   ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.966   ; 0.966   ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.100   ; 1.100   ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.370   ; 2.370   ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.517   ; 2.517   ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.524   ; 2.524   ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.670   ; 2.670   ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.340   ; 2.340   ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.324   ; 2.324   ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.577   ; 4.577   ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.577   ; 4.577   ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 2.098   ; 2.098   ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 4.742   ; 4.742   ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.251  ; 10.251  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.251  ; 10.251  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.249  ; 10.249  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -2.832  ; -2.832  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -7.324  ; -7.324  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -8.740  ; -8.740  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -2.832  ; -2.832  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -7.495  ; -7.495  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -11.014 ; -11.014 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -10.443 ; -10.443 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -12.074 ; -12.074 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -11.236 ; -11.236 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -10.493 ; -10.493 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -11.665 ; -11.665 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -9.933  ; -9.933  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -10.726 ; -10.726 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -10.640 ; -10.640 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -9.612  ; -9.612  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -8.602  ; -8.602  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -7.665  ; -7.665  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -4.766  ; -4.766  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -5.561  ; -5.561  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -5.789  ; -5.789  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -6.352  ; -6.352  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -5.236  ; -5.236  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -5.052  ; -5.052  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -4.766  ; -4.766  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -5.906  ; -5.906  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -6.516  ; -6.516  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -6.141  ; -6.141  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -6.141  ; -6.141  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -5.976  ; -5.976  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -8.213  ; -8.213  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -4.506  ; -4.506  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -4.506  ; -4.506  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -6.633  ; -6.633  ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; -6.919  ; -6.919  ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; -6.184  ; -6.184  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 20.590 ; 20.590 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 20.590 ; 20.590 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 19.926 ; 19.926 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.283 ; 19.283 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 20.235 ; 20.235 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.888 ; 19.888 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.077 ; 20.077 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.895 ; 19.895 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.235 ; 20.235 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.112 ; 17.112 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.536 ; 15.536 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.276 ; 15.276 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.910 ; 14.910 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.112 ; 17.112 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.333 ; 17.333 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.632 ; 13.632 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.489 ; 13.489 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.265 ; 13.265 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.306 ; 13.306 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.307 ; 13.307 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.462 ; 13.462 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.611 ; 13.611 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.632 ; 13.632 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 15.354 ; 15.354 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.017 ; 15.017 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.121 ; 15.121 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.354 ; 15.354 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.125 ; 15.125 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 13.940 ; 13.940 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.175 ; 15.175 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.168 ; 15.168 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 11.354 ; 11.354 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 11.143 ; 11.143 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 11.354 ; 11.354 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 11.137 ; 11.137 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.296 ; 10.296 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.313 ; 10.313 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.512 ; 10.512 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.452 ; 14.452 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 12.359 ; 12.359 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.656 ; 11.656 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.452 ; 14.452 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.812 ; 11.812 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 11.123 ; 11.123 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.841  ; 9.841  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 24.257 ; 24.257 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.257 ; 24.257 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.593 ; 23.593 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 23.438 ; 23.438 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.555 ; 23.555 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 22.654 ; 22.654 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.472 ; 22.472 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 22.812 ; 22.812 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 14.948 ; 14.948 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.369 ; 14.369 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.110 ; 14.110 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.486 ; 14.486 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.948 ; 14.948 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.806 ; 15.806 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 13.748 ; 13.748 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 13.404 ; 13.404 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 13.748 ; 13.748 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 13.323 ; 13.323 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 13.701 ; 13.701 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 13.727 ; 13.727 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 13.403 ; 13.403 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.725 ; 13.725 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 13.434 ; 13.434 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 13.443 ; 13.443 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 13.452 ; 13.452 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 13.456 ; 13.456 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.792 ; 13.792 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 13.479 ; 13.479 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.999 ; 15.999 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.058 ; 14.058 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.999 ; 15.999 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.052 ; 14.052 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.941 ; 14.941 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.414 ; 14.414 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.614 ; 14.614 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.571 ; 14.571 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.571 ; 14.571 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.168 ; 14.168 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.512 ; 18.512 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.873 ; 15.873 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.006 ; 17.006 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 18.512 ; 18.512 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.974 ; 17.974 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.768 ; 15.768 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 17.879 ; 17.879 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 17.865 ; 17.865 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.841  ; 9.841  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 11.446 ; 11.446 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.379 ; 10.379 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.298 ; 10.298 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.531  ; 9.531  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 9.830  ; 9.830  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.805  ; 9.805  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.801  ; 9.801  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 7.947  ; 7.947  ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 8.172  ; 8.172  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.385  ; 7.385  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.399  ; 7.399  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.131  ; 8.131  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 10.822 ; 10.822 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.732  ; 9.732  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.739  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;        ; 6.420  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.822 ; 10.822 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.732  ; 9.732  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.739  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 6.420  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 10.635 ; 10.635 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 11.207 ; 11.207 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.635 ; 10.635 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.250 ; 11.250 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.581 ; 11.581 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.869 ; 10.869 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 11.149 ; 11.149 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.825 ; 10.825 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.133 ; 11.133 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 10.245 ; 10.245 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.454 ; 11.454 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 11.195 ; 11.195 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 11.571 ; 11.571 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 12.033 ; 12.033 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.805 ; 10.805 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.081 ; 13.081 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.307 ; 13.307 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.081 ; 13.081 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.142 ; 13.142 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.132 ; 13.132 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.338 ; 13.338 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.448 ; 13.448 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.454 ; 13.454 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 13.549 ; 13.549 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 14.409 ; 14.409 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 14.508 ; 14.508 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 14.769 ; 14.769 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 14.513 ; 14.513 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 13.549 ; 13.549 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 14.789 ; 14.789 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 14.781 ; 14.781 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.296 ; 10.296 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 11.143 ; 11.143 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 11.354 ; 11.354 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 11.137 ; 11.137 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.296 ; 10.296 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.313 ; 10.313 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.512 ; 10.512 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 11.127 ; 11.127 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 11.127 ; 11.127 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.656 ; 11.656 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 11.253 ; 11.253 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 10.580 ; 10.580 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 11.123 ; 11.123 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 8.767  ; 8.767  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.635 ; 10.635 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 11.207 ; 11.207 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.635 ; 10.635 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 11.250 ; 11.250 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 11.581 ; 11.581 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.869 ; 10.869 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 11.149 ; 11.149 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 10.825 ; 10.825 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 11.133 ; 11.133 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 10.245 ; 10.245 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 11.454 ; 11.454 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 11.195 ; 11.195 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 11.571 ; 11.571 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 12.033 ; 12.033 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 10.805 ; 10.805 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 12.733 ; 12.733 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 12.785 ; 12.785 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 13.126 ; 13.126 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 12.733 ; 12.733 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 13.082 ; 13.082 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 13.110 ; 13.110 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 12.788 ; 12.788 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.103 ; 13.103 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 12.535 ; 12.535 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 12.921 ; 12.921 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 12.535 ; 12.535 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 12.543 ; 12.543 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 12.558 ; 12.558 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 12.559 ; 12.559 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 12.926 ; 12.926 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 12.577 ; 12.577 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 10.296 ; 10.296 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 11.143 ; 11.143 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 11.354 ; 11.354 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 11.137 ; 11.137 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.296 ; 10.296 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.313 ; 10.313 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.512 ; 10.512 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 11.253 ; 11.253 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.656 ; 11.656 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 11.253 ; 11.253 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.058 ; 11.058 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 13.815 ; 13.815 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 14.536 ; 14.536 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 15.866 ; 15.866 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 14.406 ; 14.406 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 11.123 ; 11.123 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 14.783 ; 14.783 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 14.769 ; 14.769 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 8.767  ; 8.767  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 7.633  ; 7.633  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 8.892  ; 8.892  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 9.420  ; 9.420  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 9.174  ; 9.174  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 8.572  ; 8.572  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 7.869  ; 7.869  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 8.002  ; 8.002  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 7.633  ; 7.633  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 7.987  ; 7.987  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 7.947  ; 7.947  ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 8.172  ; 8.172  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.385  ; 7.385  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.399  ; 7.399  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.131  ; 8.131  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 8.739  ; 9.453  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.453  ; 9.453  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.739  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;        ; 6.420  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 9.453  ; 8.739  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.453  ; 9.453  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.739  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 6.420  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 22.941 ; 22.357 ; 22.357 ; 22.941 ;
; A[0]        ; D[1]          ; 23.137 ; 23.137 ; 23.137 ; 23.137 ;
; A[0]        ; D[2]          ; 22.979 ; 22.408 ; 22.408 ; 22.979 ;
; A[0]        ; D[3]          ; 22.582 ; 22.002 ; 22.002 ; 22.582 ;
; A[0]        ; D[4]          ; 21.873 ; 21.655 ; 21.655 ; 21.873 ;
; A[0]        ; D[5]          ; 22.971 ; 22.971 ; 22.971 ; 22.971 ;
; A[0]        ; D[6]          ; 22.506 ; 22.506 ; 22.506 ; 22.506 ;
; A[0]        ; D[7]          ; 22.846 ; 22.846 ; 22.846 ; 22.846 ;
; A[0]        ; FL_ADDR[0]    ; 11.305 ;        ;        ; 11.305 ;
; A[0]        ; FL_ADDR[14]   ; 16.420 ; 16.420 ; 16.420 ; 16.420 ;
; A[0]        ; FL_ADDR[15]   ; 16.161 ; 16.161 ; 16.161 ; 16.161 ;
; A[0]        ; FL_ADDR[16]   ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[0]        ; FL_ADDR[17]   ; 16.999 ;        ;        ; 16.999 ;
; A[0]        ; FL_CE_N       ; 15.771 ; 17.857 ; 17.857 ; 15.771 ;
; A[0]        ; LEDG[0]       ;        ; 16.109 ; 16.109 ;        ;
; A[0]        ; LEDG[1]       ;        ; 16.320 ; 16.320 ;        ;
; A[0]        ; LEDG[2]       ; 15.467 ;        ;        ; 15.467 ;
; A[0]        ; LEDG[3]       ; 16.103 ;        ;        ; 16.103 ;
; A[0]        ; LEDG[4]       ; 15.262 ;        ;        ; 15.262 ;
; A[0]        ; LEDG[5]       ; 15.279 ;        ;        ; 15.279 ;
; A[0]        ; LEDG[6]       ; 15.478 ;        ;        ; 15.478 ;
; A[0]        ; LEDR[6]       ;        ; 16.622 ; 16.622 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.219 ; 16.219 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.225 ;        ;        ; 11.225 ;
; A[0]        ; SRAM_CE_N     ; 16.089 ;        ;        ; 16.089 ;
; A[0]        ; SRAM_DQ[0]    ; 16.200 ; 16.200 ; 16.200 ; 16.200 ;
; A[0]        ; SRAM_DQ[1]    ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; A[0]        ; SRAM_DQ[2]    ; 16.154 ; 16.154 ; 16.154 ; 16.154 ;
; A[0]        ; SRAM_DQ[3]    ; 16.164 ; 16.164 ; 16.164 ; 16.164 ;
; A[0]        ; SRAM_DQ[4]    ; 16.739 ; 16.739 ; 16.739 ; 16.739 ;
; A[0]        ; SRAM_DQ[5]    ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; A[0]        ; SRAM_DQ[6]    ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[0]        ; SRAM_DQ[7]    ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; A[0]        ; SRAM_DQ[8]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[9]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[10]   ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[0]        ; SRAM_DQ[11]   ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; A[0]        ; SRAM_DQ[12]   ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; A[0]        ; SRAM_DQ[13]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[14]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[15]   ; 16.273 ; 16.273 ; 16.273 ; 16.273 ;
; A[1]        ; D[0]          ; 25.153 ; 24.259 ; 24.259 ; 25.153 ;
; A[1]        ; D[1]          ; 25.349 ; 25.349 ; 25.349 ; 25.349 ;
; A[1]        ; D[2]          ; 25.191 ; 23.586 ; 23.586 ; 25.191 ;
; A[1]        ; D[3]          ; 24.794 ; 23.241 ; 23.241 ; 24.794 ;
; A[1]        ; D[4]          ; 24.085 ; 23.241 ; 23.241 ; 24.085 ;
; A[1]        ; D[5]          ; 24.855 ; 23.970 ; 23.970 ; 24.855 ;
; A[1]        ; D[6]          ; 24.487 ; 23.505 ; 23.505 ; 24.487 ;
; A[1]        ; D[7]          ; 24.838 ; 23.845 ; 23.845 ; 24.838 ;
; A[1]        ; FL_ADDR[1]    ; 10.762 ;        ;        ; 10.762 ;
; A[1]        ; FL_ADDR[14]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[1]        ; FL_ADDR[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[1]        ; FL_ADDR[16]   ; 17.536 ; 17.536 ; 17.536 ; 17.536 ;
; A[1]        ; FL_ADDR[17]   ; 17.998 ;        ;        ; 17.998 ;
; A[1]        ; FL_CE_N       ; 16.770 ; 18.856 ; 18.856 ; 16.770 ;
; A[1]        ; LEDG[0]       ;        ; 17.108 ; 17.108 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.319 ; 17.319 ;        ;
; A[1]        ; LEDG[2]       ; 16.466 ;        ;        ; 16.466 ;
; A[1]        ; LEDG[3]       ; 17.102 ;        ;        ; 17.102 ;
; A[1]        ; LEDG[4]       ; 16.261 ;        ;        ; 16.261 ;
; A[1]        ; LEDG[5]       ; 16.278 ;        ;        ; 16.278 ;
; A[1]        ; LEDG[6]       ; 16.477 ;        ;        ; 16.477 ;
; A[1]        ; LEDR[6]       ;        ; 17.621 ; 17.621 ;        ;
; A[1]        ; LEDR[8]       ;        ; 17.218 ; 17.218 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.300 ;        ;        ; 11.300 ;
; A[1]        ; SRAM_CE_N     ; 17.088 ;        ;        ; 17.088 ;
; A[1]        ; SRAM_DQ[0]    ; 17.199 ; 17.199 ; 17.199 ; 17.199 ;
; A[1]        ; SRAM_DQ[1]    ; 17.209 ; 17.209 ; 17.209 ; 17.209 ;
; A[1]        ; SRAM_DQ[2]    ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[1]        ; SRAM_DQ[3]    ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[1]        ; SRAM_DQ[4]    ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; A[1]        ; SRAM_DQ[5]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[1]        ; SRAM_DQ[6]    ; 17.746 ; 17.746 ; 17.746 ; 17.746 ;
; A[1]        ; SRAM_DQ[7]    ; 17.751 ; 17.751 ; 17.751 ; 17.751 ;
; A[1]        ; SRAM_DQ[8]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[9]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[10]   ; 18.152 ; 18.152 ; 18.152 ; 18.152 ;
; A[1]        ; SRAM_DQ[11]   ; 18.147 ; 18.147 ; 18.147 ; 18.147 ;
; A[1]        ; SRAM_DQ[12]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[1]        ; SRAM_DQ[13]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[14]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[15]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[3]        ; BUSDIR_n      ;        ; 13.870 ; 13.870 ;        ;
; A[3]        ; D[0]          ; 23.908 ; 23.371 ; 23.371 ; 23.908 ;
; A[3]        ; D[1]          ; 24.104 ; 24.104 ; 24.104 ; 24.104 ;
; A[3]        ; D[2]          ; 23.946 ; 22.341 ; 22.341 ; 23.946 ;
; A[3]        ; D[3]          ; 23.549 ; 22.671 ; 22.671 ; 23.549 ;
; A[3]        ; D[4]          ; 22.840 ; 22.556 ; 22.556 ; 22.840 ;
; A[3]        ; D[5]          ; 23.610 ; 22.668 ; 22.668 ; 23.610 ;
; A[3]        ; D[6]          ; 23.242 ; 22.203 ; 22.203 ; 23.242 ;
; A[3]        ; D[7]          ; 23.593 ; 22.543 ; 22.543 ; 23.593 ;
; A[3]        ; FL_ADDR[3]    ; 10.095 ;        ;        ; 10.095 ;
; A[3]        ; FL_ADDR[14]   ; 16.117 ; 16.117 ; 16.117 ; 16.117 ;
; A[3]        ; FL_ADDR[15]   ; 15.858 ; 15.858 ; 15.858 ; 15.858 ;
; A[3]        ; FL_ADDR[16]   ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[3]        ; FL_ADDR[17]   ; 16.696 ;        ;        ; 16.696 ;
; A[3]        ; FL_CE_N       ; 15.468 ; 17.554 ; 17.554 ; 15.468 ;
; A[3]        ; LEDG[0]       ;        ; 15.806 ; 15.806 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.017 ; 16.017 ;        ;
; A[3]        ; LEDG[2]       ; 15.164 ;        ;        ; 15.164 ;
; A[3]        ; LEDG[3]       ; 15.800 ;        ;        ; 15.800 ;
; A[3]        ; LEDG[4]       ; 14.959 ;        ;        ; 14.959 ;
; A[3]        ; LEDG[5]       ; 14.976 ;        ;        ; 14.976 ;
; A[3]        ; LEDG[6]       ; 15.175 ;        ;        ; 15.175 ;
; A[3]        ; LEDR[6]       ;        ; 16.319 ; 16.319 ;        ;
; A[3]        ; LEDR[8]       ;        ; 15.916 ; 15.916 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.913 ;        ;        ; 10.913 ;
; A[3]        ; SRAM_CE_N     ; 15.786 ;        ;        ; 15.786 ;
; A[3]        ; SRAM_DQ[0]    ; 15.897 ; 15.897 ; 15.897 ; 15.897 ;
; A[3]        ; SRAM_DQ[1]    ; 15.907 ; 15.907 ; 15.907 ; 15.907 ;
; A[3]        ; SRAM_DQ[2]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[3]        ; SRAM_DQ[3]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; A[3]        ; SRAM_DQ[4]    ; 16.436 ; 16.436 ; 16.436 ; 16.436 ;
; A[3]        ; SRAM_DQ[5]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[3]        ; SRAM_DQ[6]    ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; A[3]        ; SRAM_DQ[7]    ; 16.449 ; 16.449 ; 16.449 ; 16.449 ;
; A[3]        ; SRAM_DQ[8]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[9]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[10]   ; 16.850 ; 16.850 ; 16.850 ; 16.850 ;
; A[3]        ; SRAM_DQ[11]   ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; A[3]        ; SRAM_DQ[12]   ; 16.867 ; 16.867 ; 16.867 ; 16.867 ;
; A[3]        ; SRAM_DQ[13]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[14]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[15]   ; 15.970 ; 15.970 ; 15.970 ; 15.970 ;
; A[3]        ; U1OE_n        ;        ; 15.179 ; 15.179 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.284 ; 16.284 ;        ;
; A[4]        ; D[0]          ; 26.101 ; 26.995 ; 26.995 ; 26.101 ;
; A[4]        ; D[1]          ; 27.191 ; 27.191 ; 27.191 ; 27.191 ;
; A[4]        ; D[2]          ; 25.743 ; 27.033 ; 27.033 ; 25.743 ;
; A[4]        ; D[3]          ; 25.346 ; 26.636 ; 26.636 ; 25.346 ;
; A[4]        ; D[4]          ; 25.083 ; 25.927 ; 25.927 ; 25.083 ;
; A[4]        ; D[5]          ; 26.168 ; 26.697 ; 26.697 ; 26.168 ;
; A[4]        ; D[6]          ; 25.703 ; 26.329 ; 26.329 ; 25.703 ;
; A[4]        ; D[7]          ; 26.043 ; 26.680 ; 26.680 ; 26.043 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[4]        ; FL_ADDR[15]   ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; A[4]        ; FL_ADDR[16]   ; 19.734 ; 19.734 ; 19.734 ; 19.734 ;
; A[4]        ; FL_ADDR[17]   ; 20.196 ;        ;        ; 20.196 ;
; A[4]        ; FL_CE_N       ; 18.968 ; 21.054 ; 21.054 ; 18.968 ;
; A[4]        ; LEDG[0]       ;        ; 19.306 ; 19.306 ;        ;
; A[4]        ; LEDG[1]       ;        ; 19.517 ; 19.517 ;        ;
; A[4]        ; LEDG[2]       ; 18.664 ;        ;        ; 18.664 ;
; A[4]        ; LEDG[3]       ; 19.300 ;        ;        ; 19.300 ;
; A[4]        ; LEDG[4]       ; 18.459 ;        ;        ; 18.459 ;
; A[4]        ; LEDG[5]       ; 18.476 ;        ;        ; 18.476 ;
; A[4]        ; LEDG[6]       ; 18.675 ;        ;        ; 18.675 ;
; A[4]        ; LEDR[6]       ; 16.322 ; 19.819 ; 19.819 ; 16.322 ;
; A[4]        ; LEDR[8]       ;        ; 19.416 ; 19.416 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 19.286 ;        ;        ; 19.286 ;
; A[4]        ; SRAM_DQ[0]    ; 19.397 ; 19.397 ; 19.397 ; 19.397 ;
; A[4]        ; SRAM_DQ[1]    ; 19.407 ; 19.407 ; 19.407 ; 19.407 ;
; A[4]        ; SRAM_DQ[2]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[4]        ; SRAM_DQ[3]    ; 19.361 ; 19.361 ; 19.361 ; 19.361 ;
; A[4]        ; SRAM_DQ[4]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[4]        ; SRAM_DQ[5]    ; 19.644 ; 19.644 ; 19.644 ; 19.644 ;
; A[4]        ; SRAM_DQ[6]    ; 19.944 ; 19.944 ; 19.944 ; 19.944 ;
; A[4]        ; SRAM_DQ[7]    ; 19.949 ; 19.949 ; 19.949 ; 19.949 ;
; A[4]        ; SRAM_DQ[8]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[9]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[10]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[4]        ; SRAM_DQ[11]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[4]        ; SRAM_DQ[12]   ; 20.367 ; 20.367 ; 20.367 ; 20.367 ;
; A[4]        ; SRAM_DQ[13]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[14]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[15]   ; 19.470 ; 19.470 ; 19.470 ; 19.470 ;
; A[4]        ; U1OE_n        ;        ; 17.593 ; 17.593 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.713 ; 15.713 ;        ;
; A[5]        ; D[0]          ; 25.530 ; 26.424 ; 26.424 ; 25.530 ;
; A[5]        ; D[1]          ; 26.620 ; 26.620 ; 26.620 ; 26.620 ;
; A[5]        ; D[2]          ; 25.172 ; 26.462 ; 26.462 ; 25.172 ;
; A[5]        ; D[3]          ; 24.775 ; 26.065 ; 26.065 ; 24.775 ;
; A[5]        ; D[4]          ; 24.512 ; 25.356 ; 25.356 ; 24.512 ;
; A[5]        ; D[5]          ; 25.597 ; 26.126 ; 26.126 ; 25.597 ;
; A[5]        ; D[6]          ; 25.132 ; 25.758 ; 25.758 ; 25.132 ;
; A[5]        ; D[7]          ; 25.472 ; 26.109 ; 26.109 ; 25.472 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 19.046 ; 19.046 ; 19.046 ; 19.046 ;
; A[5]        ; FL_ADDR[15]   ; 18.787 ; 18.787 ; 18.787 ; 18.787 ;
; A[5]        ; FL_ADDR[16]   ; 19.163 ; 19.163 ; 19.163 ; 19.163 ;
; A[5]        ; FL_ADDR[17]   ; 19.625 ;        ;        ; 19.625 ;
; A[5]        ; FL_CE_N       ; 18.397 ; 20.483 ; 20.483 ; 18.397 ;
; A[5]        ; LEDG[0]       ;        ; 18.735 ; 18.735 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.946 ; 18.946 ;        ;
; A[5]        ; LEDG[2]       ; 18.093 ;        ;        ; 18.093 ;
; A[5]        ; LEDG[3]       ; 18.729 ;        ;        ; 18.729 ;
; A[5]        ; LEDG[4]       ; 17.888 ;        ;        ; 17.888 ;
; A[5]        ; LEDG[5]       ; 17.905 ;        ;        ; 17.905 ;
; A[5]        ; LEDG[6]       ; 18.104 ;        ;        ; 18.104 ;
; A[5]        ; LEDR[6]       ; 15.751 ; 19.248 ; 19.248 ; 15.751 ;
; A[5]        ; LEDR[8]       ;        ; 18.845 ; 18.845 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.715 ;        ;        ; 18.715 ;
; A[5]        ; SRAM_DQ[0]    ; 18.826 ; 18.826 ; 18.826 ; 18.826 ;
; A[5]        ; SRAM_DQ[1]    ; 18.836 ; 18.836 ; 18.836 ; 18.836 ;
; A[5]        ; SRAM_DQ[2]    ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[5]        ; SRAM_DQ[3]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[5]        ; SRAM_DQ[4]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[5]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[5]        ; SRAM_DQ[6]    ; 19.373 ; 19.373 ; 19.373 ; 19.373 ;
; A[5]        ; SRAM_DQ[7]    ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[8]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[9]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[10]   ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; A[5]        ; SRAM_DQ[11]   ; 19.774 ; 19.774 ; 19.774 ; 19.774 ;
; A[5]        ; SRAM_DQ[12]   ; 19.796 ; 19.796 ; 19.796 ; 19.796 ;
; A[5]        ; SRAM_DQ[13]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[14]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[15]   ; 18.899 ; 18.899 ; 18.899 ; 18.899 ;
; A[5]        ; U1OE_n        ;        ; 17.022 ; 17.022 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.344 ; 17.344 ;        ;
; A[6]        ; D[0]          ; 27.161 ; 28.055 ; 28.055 ; 27.161 ;
; A[6]        ; D[1]          ; 28.251 ; 28.251 ; 28.251 ; 28.251 ;
; A[6]        ; D[2]          ; 26.803 ; 28.093 ; 28.093 ; 26.803 ;
; A[6]        ; D[3]          ; 26.406 ; 27.696 ; 27.696 ; 26.406 ;
; A[6]        ; D[4]          ; 26.143 ; 26.987 ; 26.987 ; 26.143 ;
; A[6]        ; D[5]          ; 27.228 ; 27.757 ; 27.757 ; 27.228 ;
; A[6]        ; D[6]          ; 26.763 ; 27.389 ; 27.389 ; 26.763 ;
; A[6]        ; D[7]          ; 27.103 ; 27.740 ; 27.740 ; 27.103 ;
; A[6]        ; FL_ADDR[6]    ; 10.568 ;        ;        ; 10.568 ;
; A[6]        ; FL_ADDR[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[6]        ; FL_ADDR[15]   ; 20.418 ; 20.418 ; 20.418 ; 20.418 ;
; A[6]        ; FL_ADDR[16]   ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; FL_ADDR[17]   ; 21.256 ;        ;        ; 21.256 ;
; A[6]        ; FL_CE_N       ; 20.028 ; 22.114 ; 22.114 ; 20.028 ;
; A[6]        ; LEDG[0]       ;        ; 20.366 ; 20.366 ;        ;
; A[6]        ; LEDG[1]       ;        ; 20.577 ; 20.577 ;        ;
; A[6]        ; LEDG[2]       ; 19.724 ;        ;        ; 19.724 ;
; A[6]        ; LEDG[3]       ; 20.360 ;        ;        ; 20.360 ;
; A[6]        ; LEDG[4]       ; 19.519 ;        ;        ; 19.519 ;
; A[6]        ; LEDG[5]       ; 19.536 ;        ;        ; 19.536 ;
; A[6]        ; LEDG[6]       ; 19.735 ;        ;        ; 19.735 ;
; A[6]        ; LEDR[6]       ; 17.382 ; 20.879 ; 20.879 ; 17.382 ;
; A[6]        ; LEDR[8]       ;        ; 20.476 ; 20.476 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 20.346 ;        ;        ; 20.346 ;
; A[6]        ; SRAM_DQ[0]    ; 20.457 ; 20.457 ; 20.457 ; 20.457 ;
; A[6]        ; SRAM_DQ[1]    ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[6]        ; SRAM_DQ[2]    ; 20.411 ; 20.411 ; 20.411 ; 20.411 ;
; A[6]        ; SRAM_DQ[3]    ; 20.421 ; 20.421 ; 20.421 ; 20.421 ;
; A[6]        ; SRAM_DQ[4]    ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[6]        ; SRAM_DQ[5]    ; 20.704 ; 20.704 ; 20.704 ; 20.704 ;
; A[6]        ; SRAM_DQ[6]    ; 21.004 ; 21.004 ; 21.004 ; 21.004 ;
; A[6]        ; SRAM_DQ[7]    ; 21.009 ; 21.009 ; 21.009 ; 21.009 ;
; A[6]        ; SRAM_DQ[8]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[9]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[10]   ; 21.410 ; 21.410 ; 21.410 ; 21.410 ;
; A[6]        ; SRAM_DQ[11]   ; 21.405 ; 21.405 ; 21.405 ; 21.405 ;
; A[6]        ; SRAM_DQ[12]   ; 21.427 ; 21.427 ; 21.427 ; 21.427 ;
; A[6]        ; SRAM_DQ[13]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[14]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[15]   ; 20.530 ; 20.530 ; 20.530 ; 20.530 ;
; A[6]        ; U1OE_n        ;        ; 18.653 ; 18.653 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.506 ; 16.506 ;        ;
; A[7]        ; D[0]          ; 26.323 ; 27.217 ; 27.217 ; 26.323 ;
; A[7]        ; D[1]          ; 27.413 ; 27.413 ; 27.413 ; 27.413 ;
; A[7]        ; D[2]          ; 25.965 ; 27.255 ; 27.255 ; 25.965 ;
; A[7]        ; D[3]          ; 25.568 ; 26.858 ; 26.858 ; 25.568 ;
; A[7]        ; D[4]          ; 25.305 ; 26.149 ; 26.149 ; 25.305 ;
; A[7]        ; D[5]          ; 26.390 ; 26.919 ; 26.919 ; 26.390 ;
; A[7]        ; D[6]          ; 25.925 ; 26.551 ; 26.551 ; 25.925 ;
; A[7]        ; D[7]          ; 26.265 ; 26.902 ; 26.902 ; 26.265 ;
; A[7]        ; FL_ADDR[7]    ; 11.195 ;        ;        ; 11.195 ;
; A[7]        ; FL_ADDR[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[7]        ; FL_ADDR[15]   ; 19.580 ; 19.580 ; 19.580 ; 19.580 ;
; A[7]        ; FL_ADDR[16]   ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[7]        ; FL_ADDR[17]   ; 20.418 ;        ;        ; 20.418 ;
; A[7]        ; FL_CE_N       ; 19.190 ; 21.276 ; 21.276 ; 19.190 ;
; A[7]        ; LEDG[0]       ;        ; 19.528 ; 19.528 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.739 ; 19.739 ;        ;
; A[7]        ; LEDG[2]       ; 18.886 ;        ;        ; 18.886 ;
; A[7]        ; LEDG[3]       ; 19.522 ;        ;        ; 19.522 ;
; A[7]        ; LEDG[4]       ; 18.681 ;        ;        ; 18.681 ;
; A[7]        ; LEDG[5]       ; 18.698 ;        ;        ; 18.698 ;
; A[7]        ; LEDG[6]       ; 18.897 ;        ;        ; 18.897 ;
; A[7]        ; LEDR[6]       ; 16.544 ; 20.041 ; 20.041 ; 16.544 ;
; A[7]        ; LEDR[8]       ;        ; 19.638 ; 19.638 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.846 ;        ;        ; 10.846 ;
; A[7]        ; SRAM_CE_N     ; 19.508 ;        ;        ; 19.508 ;
; A[7]        ; SRAM_DQ[0]    ; 19.619 ; 19.619 ; 19.619 ; 19.619 ;
; A[7]        ; SRAM_DQ[1]    ; 19.629 ; 19.629 ; 19.629 ; 19.629 ;
; A[7]        ; SRAM_DQ[2]    ; 19.573 ; 19.573 ; 19.573 ; 19.573 ;
; A[7]        ; SRAM_DQ[3]    ; 19.583 ; 19.583 ; 19.583 ; 19.583 ;
; A[7]        ; SRAM_DQ[4]    ; 20.158 ; 20.158 ; 20.158 ; 20.158 ;
; A[7]        ; SRAM_DQ[5]    ; 19.866 ; 19.866 ; 19.866 ; 19.866 ;
; A[7]        ; SRAM_DQ[6]    ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[7]        ; SRAM_DQ[7]    ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[7]        ; SRAM_DQ[8]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[9]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[10]   ; 20.572 ; 20.572 ; 20.572 ; 20.572 ;
; A[7]        ; SRAM_DQ[11]   ; 20.567 ; 20.567 ; 20.567 ; 20.567 ;
; A[7]        ; SRAM_DQ[12]   ; 20.589 ; 20.589 ; 20.589 ; 20.589 ;
; A[7]        ; SRAM_DQ[13]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[14]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[15]   ; 19.692 ; 19.692 ; 19.692 ; 19.692 ;
; A[7]        ; U1OE_n        ;        ; 17.815 ; 17.815 ;        ;
; A[8]        ; D[0]          ; 25.580 ; 26.474 ; 26.474 ; 25.580 ;
; A[8]        ; D[1]          ; 26.670 ; 26.670 ; 26.670 ; 26.670 ;
; A[8]        ; D[2]          ; 25.222 ; 26.512 ; 26.512 ; 25.222 ;
; A[8]        ; D[3]          ; 24.825 ; 26.115 ; 26.115 ; 24.825 ;
; A[8]        ; D[4]          ; 24.562 ; 25.406 ; 25.406 ; 24.562 ;
; A[8]        ; D[5]          ; 25.647 ; 26.176 ; 26.176 ; 25.647 ;
; A[8]        ; D[6]          ; 25.182 ; 25.808 ; 25.808 ; 25.182 ;
; A[8]        ; D[7]          ; 25.522 ; 26.159 ; 26.159 ; 25.522 ;
; A[8]        ; FL_ADDR[8]    ; 11.062 ;        ;        ; 11.062 ;
; A[8]        ; FL_ADDR[14]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[8]        ; FL_ADDR[15]   ; 18.837 ; 18.837 ; 18.837 ; 18.837 ;
; A[8]        ; FL_ADDR[16]   ; 19.213 ; 19.213 ; 19.213 ; 19.213 ;
; A[8]        ; FL_ADDR[17]   ; 19.675 ;        ;        ; 19.675 ;
; A[8]        ; FL_CE_N       ; 18.447 ; 20.533 ; 20.533 ; 18.447 ;
; A[8]        ; LEDG[0]       ;        ; 18.785 ; 18.785 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.996 ; 18.996 ;        ;
; A[8]        ; LEDG[2]       ; 18.143 ;        ;        ; 18.143 ;
; A[8]        ; LEDG[3]       ; 18.779 ;        ;        ; 18.779 ;
; A[8]        ; LEDG[4]       ; 17.938 ;        ;        ; 17.938 ;
; A[8]        ; LEDG[5]       ; 17.955 ;        ;        ; 17.955 ;
; A[8]        ; LEDG[6]       ; 18.154 ;        ;        ; 18.154 ;
; A[8]        ; LEDR[6]       ; 15.971 ; 19.298 ; 19.298 ; 15.971 ;
; A[8]        ; LEDR[8]       ; 15.912 ; 18.895 ; 18.895 ; 15.912 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.501 ;        ;        ; 10.501 ;
; A[8]        ; SRAM_CE_N     ; 18.765 ;        ;        ; 18.765 ;
; A[8]        ; SRAM_DQ[0]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[8]        ; SRAM_DQ[1]    ; 18.886 ; 18.886 ; 18.886 ; 18.886 ;
; A[8]        ; SRAM_DQ[2]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[8]        ; SRAM_DQ[3]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[8]        ; SRAM_DQ[4]    ; 19.415 ; 19.415 ; 19.415 ; 19.415 ;
; A[8]        ; SRAM_DQ[5]    ; 19.123 ; 19.123 ; 19.123 ; 19.123 ;
; A[8]        ; SRAM_DQ[6]    ; 19.423 ; 19.423 ; 19.423 ; 19.423 ;
; A[8]        ; SRAM_DQ[7]    ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; A[8]        ; SRAM_DQ[8]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[9]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[10]   ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; A[8]        ; SRAM_DQ[11]   ; 19.824 ; 19.824 ; 19.824 ; 19.824 ;
; A[8]        ; SRAM_DQ[12]   ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[8]        ; SRAM_DQ[13]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[15]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[9]        ; D[0]          ; 26.752 ; 27.646 ; 27.646 ; 26.752 ;
; A[9]        ; D[1]          ; 27.842 ; 27.842 ; 27.842 ; 27.842 ;
; A[9]        ; D[2]          ; 26.394 ; 27.684 ; 27.684 ; 26.394 ;
; A[9]        ; D[3]          ; 25.997 ; 27.287 ; 27.287 ; 25.997 ;
; A[9]        ; D[4]          ; 25.734 ; 26.578 ; 26.578 ; 25.734 ;
; A[9]        ; D[5]          ; 26.819 ; 27.348 ; 27.348 ; 26.819 ;
; A[9]        ; D[6]          ; 26.354 ; 26.980 ; 26.980 ; 26.354 ;
; A[9]        ; D[7]          ; 26.694 ; 27.331 ; 27.331 ; 26.694 ;
; A[9]        ; FL_ADDR[9]    ; 10.534 ;        ;        ; 10.534 ;
; A[9]        ; FL_ADDR[14]   ; 20.268 ; 20.268 ; 20.268 ; 20.268 ;
; A[9]        ; FL_ADDR[15]   ; 20.009 ; 20.009 ; 20.009 ; 20.009 ;
; A[9]        ; FL_ADDR[16]   ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; A[9]        ; FL_ADDR[17]   ; 20.847 ;        ;        ; 20.847 ;
; A[9]        ; FL_CE_N       ; 19.619 ; 21.705 ; 21.705 ; 19.619 ;
; A[9]        ; LEDG[0]       ;        ; 19.957 ; 19.957 ;        ;
; A[9]        ; LEDG[1]       ;        ; 20.168 ; 20.168 ;        ;
; A[9]        ; LEDG[2]       ; 19.315 ;        ;        ; 19.315 ;
; A[9]        ; LEDG[3]       ; 19.951 ;        ;        ; 19.951 ;
; A[9]        ; LEDG[4]       ; 19.110 ;        ;        ; 19.110 ;
; A[9]        ; LEDG[5]       ; 19.127 ;        ;        ; 19.127 ;
; A[9]        ; LEDG[6]       ; 19.326 ;        ;        ; 19.326 ;
; A[9]        ; LEDR[6]       ; 17.143 ; 20.470 ; 20.470 ; 17.143 ;
; A[9]        ; LEDR[8]       ; 17.684 ; 20.067 ; 20.067 ; 17.684 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.576 ;        ;        ; 10.576 ;
; A[9]        ; SRAM_CE_N     ; 19.937 ;        ;        ; 19.937 ;
; A[9]        ; SRAM_DQ[0]    ; 20.048 ; 20.048 ; 20.048 ; 20.048 ;
; A[9]        ; SRAM_DQ[1]    ; 20.058 ; 20.058 ; 20.058 ; 20.058 ;
; A[9]        ; SRAM_DQ[2]    ; 20.002 ; 20.002 ; 20.002 ; 20.002 ;
; A[9]        ; SRAM_DQ[3]    ; 20.012 ; 20.012 ; 20.012 ; 20.012 ;
; A[9]        ; SRAM_DQ[4]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[9]        ; SRAM_DQ[5]    ; 20.295 ; 20.295 ; 20.295 ; 20.295 ;
; A[9]        ; SRAM_DQ[6]    ; 20.595 ; 20.595 ; 20.595 ; 20.595 ;
; A[9]        ; SRAM_DQ[7]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[9]        ; SRAM_DQ[8]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[9]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[10]   ; 21.001 ; 21.001 ; 21.001 ; 21.001 ;
; A[9]        ; SRAM_DQ[11]   ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[9]        ; SRAM_DQ[12]   ; 21.018 ; 21.018 ; 21.018 ; 21.018 ;
; A[9]        ; SRAM_DQ[13]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[14]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[15]   ; 20.121 ; 20.121 ; 20.121 ; 20.121 ;
; A[10]       ; D[0]          ; 25.020 ; 25.914 ; 25.914 ; 25.020 ;
; A[10]       ; D[1]          ; 26.110 ; 26.110 ; 26.110 ; 26.110 ;
; A[10]       ; D[2]          ; 24.662 ; 25.952 ; 25.952 ; 24.662 ;
; A[10]       ; D[3]          ; 24.265 ; 25.555 ; 25.555 ; 24.265 ;
; A[10]       ; D[4]          ; 24.002 ; 24.846 ; 24.846 ; 24.002 ;
; A[10]       ; D[5]          ; 25.087 ; 25.616 ; 25.616 ; 25.087 ;
; A[10]       ; D[6]          ; 24.622 ; 25.248 ; 25.248 ; 24.622 ;
; A[10]       ; D[7]          ; 24.962 ; 25.599 ; 25.599 ; 24.962 ;
; A[10]       ; FL_ADDR[10]   ; 10.919 ;        ;        ; 10.919 ;
; A[10]       ; FL_ADDR[14]   ; 18.536 ; 18.536 ; 18.536 ; 18.536 ;
; A[10]       ; FL_ADDR[15]   ; 18.277 ; 18.277 ; 18.277 ; 18.277 ;
; A[10]       ; FL_ADDR[16]   ; 18.653 ; 18.653 ; 18.653 ; 18.653 ;
; A[10]       ; FL_ADDR[17]   ; 19.115 ;        ;        ; 19.115 ;
; A[10]       ; FL_CE_N       ; 17.887 ; 19.973 ; 19.973 ; 17.887 ;
; A[10]       ; LEDG[0]       ;        ; 18.225 ; 18.225 ;        ;
; A[10]       ; LEDG[1]       ;        ; 18.436 ; 18.436 ;        ;
; A[10]       ; LEDG[2]       ; 17.583 ;        ;        ; 17.583 ;
; A[10]       ; LEDG[3]       ; 18.219 ;        ;        ; 18.219 ;
; A[10]       ; LEDG[4]       ; 17.378 ;        ;        ; 17.378 ;
; A[10]       ; LEDG[5]       ; 17.395 ;        ;        ; 17.395 ;
; A[10]       ; LEDG[6]       ; 17.594 ;        ;        ; 17.594 ;
; A[10]       ; LEDR[6]       ; 15.215 ; 18.738 ; 18.738 ; 15.215 ;
; A[10]       ; LEDR[8]       ; 16.195 ; 18.335 ; 18.335 ; 16.195 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 18.205 ;        ;        ; 18.205 ;
; A[10]       ; SRAM_DQ[0]    ; 18.316 ; 18.316 ; 18.316 ; 18.316 ;
; A[10]       ; SRAM_DQ[1]    ; 18.326 ; 18.326 ; 18.326 ; 18.326 ;
; A[10]       ; SRAM_DQ[2]    ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[10]       ; SRAM_DQ[3]    ; 18.280 ; 18.280 ; 18.280 ; 18.280 ;
; A[10]       ; SRAM_DQ[4]    ; 18.855 ; 18.855 ; 18.855 ; 18.855 ;
; A[10]       ; SRAM_DQ[5]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[6]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[10]       ; SRAM_DQ[7]    ; 18.868 ; 18.868 ; 18.868 ; 18.868 ;
; A[10]       ; SRAM_DQ[8]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[9]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[10]   ; 19.269 ; 19.269 ; 19.269 ; 19.269 ;
; A[10]       ; SRAM_DQ[11]   ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; A[10]       ; SRAM_DQ[12]   ; 19.286 ; 19.286 ; 19.286 ; 19.286 ;
; A[10]       ; SRAM_DQ[13]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[14]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[15]   ; 18.389 ; 18.389 ; 18.389 ; 18.389 ;
; A[11]       ; D[0]          ; 25.813 ; 26.707 ; 26.707 ; 25.813 ;
; A[11]       ; D[1]          ; 26.903 ; 26.903 ; 26.903 ; 26.903 ;
; A[11]       ; D[2]          ; 25.455 ; 26.745 ; 26.745 ; 25.455 ;
; A[11]       ; D[3]          ; 25.058 ; 26.348 ; 26.348 ; 25.058 ;
; A[11]       ; D[4]          ; 24.795 ; 25.639 ; 25.639 ; 24.795 ;
; A[11]       ; D[5]          ; 25.880 ; 26.409 ; 26.409 ; 25.880 ;
; A[11]       ; D[6]          ; 25.415 ; 26.041 ; 26.041 ; 25.415 ;
; A[11]       ; D[7]          ; 25.755 ; 26.392 ; 26.392 ; 25.755 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 19.329 ; 19.329 ; 19.329 ; 19.329 ;
; A[11]       ; FL_ADDR[15]   ; 19.070 ; 19.070 ; 19.070 ; 19.070 ;
; A[11]       ; FL_ADDR[16]   ; 19.446 ; 19.446 ; 19.446 ; 19.446 ;
; A[11]       ; FL_ADDR[17]   ; 19.908 ;        ;        ; 19.908 ;
; A[11]       ; FL_CE_N       ; 18.680 ; 20.766 ; 20.766 ; 18.680 ;
; A[11]       ; LEDG[0]       ;        ; 19.018 ; 19.018 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.229 ; 19.229 ;        ;
; A[11]       ; LEDG[2]       ; 18.376 ;        ;        ; 18.376 ;
; A[11]       ; LEDG[3]       ; 19.012 ;        ;        ; 19.012 ;
; A[11]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[11]       ; LEDG[5]       ; 18.188 ;        ;        ; 18.188 ;
; A[11]       ; LEDG[6]       ; 18.387 ;        ;        ; 18.387 ;
; A[11]       ; LEDR[6]       ; 16.204 ; 19.531 ; 19.531 ; 16.204 ;
; A[11]       ; LEDR[8]       ; 14.136 ; 19.128 ; 19.128 ; 14.136 ;
; A[11]       ; SRAM_ADDR[11] ; 10.884 ;        ;        ; 10.884 ;
; A[11]       ; SRAM_CE_N     ; 18.998 ;        ;        ; 18.998 ;
; A[11]       ; SRAM_DQ[0]    ; 19.109 ; 19.109 ; 19.109 ; 19.109 ;
; A[11]       ; SRAM_DQ[1]    ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; A[11]       ; SRAM_DQ[2]    ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; A[11]       ; SRAM_DQ[3]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[11]       ; SRAM_DQ[4]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[11]       ; SRAM_DQ[5]    ; 19.356 ; 19.356 ; 19.356 ; 19.356 ;
; A[11]       ; SRAM_DQ[6]    ; 19.656 ; 19.656 ; 19.656 ; 19.656 ;
; A[11]       ; SRAM_DQ[7]    ; 19.661 ; 19.661 ; 19.661 ; 19.661 ;
; A[11]       ; SRAM_DQ[8]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[9]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[10]   ; 20.062 ; 20.062 ; 20.062 ; 20.062 ;
; A[11]       ; SRAM_DQ[11]   ; 20.057 ; 20.057 ; 20.057 ; 20.057 ;
; A[11]       ; SRAM_DQ[12]   ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[11]       ; SRAM_DQ[13]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[14]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[15]   ; 19.182 ; 19.182 ; 19.182 ; 19.182 ;
; A[12]       ; D[0]          ; 25.727 ; 26.621 ; 26.621 ; 25.727 ;
; A[12]       ; D[1]          ; 26.817 ; 26.817 ; 26.817 ; 26.817 ;
; A[12]       ; D[2]          ; 25.369 ; 26.659 ; 26.659 ; 25.369 ;
; A[12]       ; D[3]          ; 24.972 ; 26.262 ; 26.262 ; 24.972 ;
; A[12]       ; D[4]          ; 24.709 ; 25.553 ; 25.553 ; 24.709 ;
; A[12]       ; D[5]          ; 25.794 ; 26.323 ; 26.323 ; 25.794 ;
; A[12]       ; D[6]          ; 25.329 ; 25.955 ; 25.955 ; 25.329 ;
; A[12]       ; D[7]          ; 25.669 ; 26.306 ; 26.306 ; 25.669 ;
; A[12]       ; FL_ADDR[12]   ; 10.775 ;        ;        ; 10.775 ;
; A[12]       ; FL_ADDR[14]   ; 19.243 ; 19.243 ; 19.243 ; 19.243 ;
; A[12]       ; FL_ADDR[15]   ; 18.984 ; 18.984 ; 18.984 ; 18.984 ;
; A[12]       ; FL_ADDR[16]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[12]       ; FL_ADDR[17]   ; 19.822 ;        ;        ; 19.822 ;
; A[12]       ; FL_CE_N       ; 18.594 ; 20.680 ; 20.680 ; 18.594 ;
; A[12]       ; LEDG[0]       ;        ; 18.932 ; 18.932 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.143 ; 19.143 ;        ;
; A[12]       ; LEDG[2]       ; 18.290 ;        ;        ; 18.290 ;
; A[12]       ; LEDG[3]       ; 18.926 ;        ;        ; 18.926 ;
; A[12]       ; LEDG[4]       ; 18.085 ;        ;        ; 18.085 ;
; A[12]       ; LEDG[5]       ; 18.102 ;        ;        ; 18.102 ;
; A[12]       ; LEDG[6]       ; 18.301 ;        ;        ; 18.301 ;
; A[12]       ; LEDR[6]       ; 16.118 ; 19.445 ; 19.445 ; 16.118 ;
; A[12]       ; LEDR[8]       ; 14.223 ; 19.042 ; 19.042 ; 14.223 ;
; A[12]       ; SRAM_ADDR[12] ; 10.945 ;        ;        ; 10.945 ;
; A[12]       ; SRAM_CE_N     ; 18.912 ;        ;        ; 18.912 ;
; A[12]       ; SRAM_DQ[0]    ; 19.023 ; 19.023 ; 19.023 ; 19.023 ;
; A[12]       ; SRAM_DQ[1]    ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[12]       ; SRAM_DQ[2]    ; 18.977 ; 18.977 ; 18.977 ; 18.977 ;
; A[12]       ; SRAM_DQ[3]    ; 18.987 ; 18.987 ; 18.987 ; 18.987 ;
; A[12]       ; SRAM_DQ[4]    ; 19.562 ; 19.562 ; 19.562 ; 19.562 ;
; A[12]       ; SRAM_DQ[5]    ; 19.270 ; 19.270 ; 19.270 ; 19.270 ;
; A[12]       ; SRAM_DQ[6]    ; 19.570 ; 19.570 ; 19.570 ; 19.570 ;
; A[12]       ; SRAM_DQ[7]    ; 19.575 ; 19.575 ; 19.575 ; 19.575 ;
; A[12]       ; SRAM_DQ[8]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[9]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[10]   ; 19.976 ; 19.976 ; 19.976 ; 19.976 ;
; A[12]       ; SRAM_DQ[11]   ; 19.971 ; 19.971 ; 19.971 ; 19.971 ;
; A[12]       ; SRAM_DQ[12]   ; 19.993 ; 19.993 ; 19.993 ; 19.993 ;
; A[12]       ; SRAM_DQ[13]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[14]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[15]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[13]       ; D[0]          ; 24.699 ; 25.593 ; 25.593 ; 24.699 ;
; A[13]       ; D[1]          ; 25.789 ; 25.789 ; 25.789 ; 25.789 ;
; A[13]       ; D[2]          ; 24.341 ; 25.631 ; 25.631 ; 24.341 ;
; A[13]       ; D[3]          ; 23.944 ; 25.234 ; 25.234 ; 23.944 ;
; A[13]       ; D[4]          ; 23.681 ; 24.525 ; 24.525 ; 23.681 ;
; A[13]       ; D[5]          ; 24.766 ; 25.295 ; 25.295 ; 24.766 ;
; A[13]       ; D[6]          ; 24.301 ; 24.927 ; 24.927 ; 24.301 ;
; A[13]       ; D[7]          ; 24.641 ; 25.278 ; 25.278 ; 24.641 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.215 ; 18.215 ; 18.215 ; 18.215 ;
; A[13]       ; FL_ADDR[15]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; A[13]       ; FL_ADDR[16]   ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[13]       ; FL_ADDR[17]   ; 18.794 ;        ;        ; 18.794 ;
; A[13]       ; FL_CE_N       ; 17.566 ; 19.652 ; 19.652 ; 17.566 ;
; A[13]       ; LEDG[0]       ;        ; 17.904 ; 17.904 ;        ;
; A[13]       ; LEDG[1]       ;        ; 18.115 ; 18.115 ;        ;
; A[13]       ; LEDG[2]       ; 17.262 ;        ;        ; 17.262 ;
; A[13]       ; LEDG[3]       ; 17.898 ;        ;        ; 17.898 ;
; A[13]       ; LEDG[4]       ; 17.057 ;        ;        ; 17.057 ;
; A[13]       ; LEDG[5]       ; 17.074 ;        ;        ; 17.074 ;
; A[13]       ; LEDG[6]       ; 17.273 ;        ;        ; 17.273 ;
; A[13]       ; LEDR[6]       ; 14.894 ; 18.417 ; 18.417 ; 14.894 ;
; A[13]       ; LEDR[8]       ; 14.820 ; 18.014 ; 18.014 ; 14.820 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 17.884 ;        ;        ; 17.884 ;
; A[13]       ; SRAM_DQ[0]    ; 17.995 ; 17.995 ; 17.995 ; 17.995 ;
; A[13]       ; SRAM_DQ[1]    ; 18.005 ; 18.005 ; 18.005 ; 18.005 ;
; A[13]       ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[13]       ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[13]       ; SRAM_DQ[4]    ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; A[13]       ; SRAM_DQ[5]    ; 18.242 ; 18.242 ; 18.242 ; 18.242 ;
; A[13]       ; SRAM_DQ[6]    ; 18.542 ; 18.542 ; 18.542 ; 18.542 ;
; A[13]       ; SRAM_DQ[7]    ; 18.547 ; 18.547 ; 18.547 ; 18.547 ;
; A[13]       ; SRAM_DQ[8]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[9]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[10]   ; 18.948 ; 18.948 ; 18.948 ; 18.948 ;
; A[13]       ; SRAM_DQ[11]   ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; A[13]       ; SRAM_DQ[12]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; SRAM_DQ[13]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[14]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[15]   ; 18.068 ; 18.068 ; 18.068 ; 18.068 ;
; A[14]       ; D[0]          ; 25.094 ; 25.988 ; 25.988 ; 25.094 ;
; A[14]       ; D[1]          ; 26.184 ; 26.184 ; 26.184 ; 26.184 ;
; A[14]       ; D[2]          ; 24.736 ; 26.026 ; 26.026 ; 24.736 ;
; A[14]       ; D[3]          ; 24.506 ; 25.629 ; 25.629 ; 24.506 ;
; A[14]       ; D[4]          ; 24.159 ; 24.920 ; 24.920 ; 24.159 ;
; A[14]       ; D[5]          ; 25.161 ; 25.690 ; 25.690 ; 25.161 ;
; A[14]       ; D[6]          ; 24.696 ; 25.322 ; 25.322 ; 24.696 ;
; A[14]       ; D[7]          ; 25.036 ; 25.673 ; 25.673 ; 25.036 ;
; A[14]       ; FL_ADDR[14]   ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[14]       ; FL_ADDR[15]   ; 18.351 ; 18.351 ; 18.351 ; 18.351 ;
; A[14]       ; FL_ADDR[16]   ; 18.727 ; 18.727 ; 18.727 ; 18.727 ;
; A[14]       ; FL_ADDR[17]   ; 19.189 ; 17.461 ; 17.461 ; 19.189 ;
; A[14]       ; FL_CE_N       ; 18.319 ; 20.047 ; 20.047 ; 18.319 ;
; A[14]       ; LEDG[0]       ; 16.571 ; 18.299 ; 18.299 ; 16.571 ;
; A[14]       ; LEDG[1]       ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[14]       ; LEDG[2]       ; 17.657 ;        ;        ; 17.657 ;
; A[14]       ; LEDG[3]       ; 18.293 ; 16.565 ; 16.565 ; 18.293 ;
; A[14]       ; LEDG[4]       ; 17.557 ; 17.557 ; 17.557 ; 17.557 ;
; A[14]       ; LEDG[5]       ; 17.469 ; 16.746 ; 16.746 ; 17.469 ;
; A[14]       ; LEDG[6]       ; 17.668 ; 16.946 ; 16.946 ; 17.668 ;
; A[14]       ; LEDR[6]       ; 17.084 ; 18.812 ; 18.812 ; 17.084 ;
; A[14]       ; LEDR[8]       ; 16.681 ; 18.409 ; 18.409 ; 16.681 ;
; A[14]       ; SRAM_ADDR[14] ; 15.962 ; 15.962 ; 15.962 ; 15.962 ;
; A[14]       ; SRAM_ADDR[15] ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[14]       ; SRAM_ADDR[16] ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[14]       ; SRAM_ADDR[17] ; 17.483 ; 17.483 ; 17.483 ; 17.483 ;
; A[14]       ; SRAM_CE_N     ; 18.384 ; 18.384 ; 18.384 ; 18.384 ;
; A[14]       ; SRAM_DQ[0]    ; 20.295 ; 20.295 ; 20.295 ; 20.295 ;
; A[14]       ; SRAM_DQ[1]    ; 20.305 ; 20.305 ; 20.305 ; 20.305 ;
; A[14]       ; SRAM_DQ[2]    ; 20.249 ; 20.249 ; 20.249 ; 20.249 ;
; A[14]       ; SRAM_DQ[3]    ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; A[14]       ; SRAM_DQ[4]    ; 20.834 ; 20.834 ; 20.834 ; 20.834 ;
; A[14]       ; SRAM_DQ[5]    ; 20.542 ; 20.542 ; 20.542 ; 20.542 ;
; A[14]       ; SRAM_DQ[6]    ; 20.842 ; 20.842 ; 20.842 ; 20.842 ;
; A[14]       ; SRAM_DQ[7]    ; 20.847 ; 20.847 ; 20.847 ; 20.847 ;
; A[14]       ; SRAM_DQ[8]    ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[14]       ; SRAM_DQ[9]    ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[14]       ; SRAM_DQ[10]   ; 21.313 ; 21.313 ; 21.313 ; 21.313 ;
; A[14]       ; SRAM_DQ[11]   ; 21.308 ; 21.308 ; 21.308 ; 21.308 ;
; A[14]       ; SRAM_DQ[12]   ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[14]       ; SRAM_DQ[13]   ; 21.323 ; 21.323 ; 21.323 ; 21.323 ;
; A[14]       ; SRAM_DQ[14]   ; 21.323 ; 21.323 ; 21.323 ; 21.323 ;
; A[14]       ; SRAM_DQ[15]   ; 20.433 ; 20.433 ; 20.433 ; 20.433 ;
; A[14]       ; SRAM_LB_N     ; 18.483 ; 18.483 ; 18.483 ; 18.483 ;
; A[14]       ; SRAM_UB_N     ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[15]       ; D[0]          ; 24.498 ; 24.498 ; 24.498 ; 24.498 ;
; A[15]       ; D[1]          ; 24.274 ; 24.274 ; 24.274 ; 24.274 ;
; A[15]       ; D[2]          ; 24.116 ; 23.204 ; 23.204 ; 24.116 ;
; A[15]       ; D[3]          ; 24.143 ; 24.143 ; 24.143 ; 24.143 ;
; A[15]       ; D[4]          ; 23.796 ; 23.796 ; 23.796 ; 23.796 ;
; A[15]       ; D[5]          ; 23.780 ; 22.895 ; 22.895 ; 23.780 ;
; A[15]       ; D[6]          ; 23.412 ; 22.713 ; 22.713 ; 23.412 ;
; A[15]       ; D[7]          ; 23.763 ; 23.053 ; 23.053 ; 23.763 ;
; A[15]       ; FL_ADDR[14]   ; 16.594 ; 16.594 ; 16.594 ; 16.594 ;
; A[15]       ; FL_ADDR[15]   ; 16.335 ; 16.335 ; 16.335 ; 16.335 ;
; A[15]       ; FL_ADDR[16]   ; 16.711 ; 16.711 ; 16.711 ; 16.711 ;
; A[15]       ; FL_ADDR[17]   ; 17.173 ; 17.173 ; 17.173 ; 17.173 ;
; A[15]       ; FL_CE_N       ; 18.031 ; 18.031 ; 18.031 ; 18.031 ;
; A[15]       ; LEDG[0]       ; 16.283 ; 16.283 ; 16.283 ; 16.283 ;
; A[15]       ; LEDG[1]       ; 18.143 ; 18.143 ; 18.143 ; 18.143 ;
; A[15]       ; LEDG[2]       ; 15.330 ;        ;        ; 15.330 ;
; A[15]       ; LEDG[3]       ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; A[15]       ; LEDG[4]       ; 17.085 ; 17.085 ; 17.085 ; 17.085 ;
; A[15]       ; LEDG[5]       ; 16.639 ; 16.639 ; 16.639 ; 16.639 ;
; A[15]       ; LEDG[6]       ; 16.839 ; 16.839 ; 16.839 ; 16.839 ;
; A[15]       ; LEDR[6]       ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; A[15]       ; LEDR[8]       ; 16.393 ; 16.393 ; 16.393 ; 16.393 ;
; A[15]       ; SRAM_ADDR[14] ; 13.467 ; 13.467 ; 13.467 ; 13.467 ;
; A[15]       ; SRAM_ADDR[15] ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; A[15]       ; SRAM_ADDR[16] ; 17.569 ; 17.569 ; 17.569 ; 17.569 ;
; A[15]       ; SRAM_ADDR[17] ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; A[15]       ; SRAM_CE_N     ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[15]       ; SRAM_DQ[0]    ; 19.932 ; 19.932 ; 19.932 ; 19.932 ;
; A[15]       ; SRAM_DQ[1]    ; 19.942 ; 19.942 ; 19.942 ; 19.942 ;
; A[15]       ; SRAM_DQ[2]    ; 19.886 ; 19.886 ; 19.886 ; 19.886 ;
; A[15]       ; SRAM_DQ[3]    ; 19.896 ; 19.896 ; 19.896 ; 19.896 ;
; A[15]       ; SRAM_DQ[4]    ; 20.471 ; 20.471 ; 20.471 ; 20.471 ;
; A[15]       ; SRAM_DQ[5]    ; 20.179 ; 20.179 ; 20.179 ; 20.179 ;
; A[15]       ; SRAM_DQ[6]    ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[15]       ; SRAM_DQ[7]    ; 20.484 ; 20.484 ; 20.484 ; 20.484 ;
; A[15]       ; SRAM_DQ[8]    ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[15]       ; SRAM_DQ[9]    ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[15]       ; SRAM_DQ[10]   ; 20.950 ; 20.950 ; 20.950 ; 20.950 ;
; A[15]       ; SRAM_DQ[11]   ; 20.945 ; 20.945 ; 20.945 ; 20.945 ;
; A[15]       ; SRAM_DQ[12]   ; 20.967 ; 20.967 ; 20.967 ; 20.967 ;
; A[15]       ; SRAM_DQ[13]   ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[15]       ; SRAM_DQ[14]   ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[15]       ; SRAM_DQ[15]   ; 20.070 ; 20.070 ; 20.070 ; 20.070 ;
; A[15]       ; SRAM_LB_N     ; 18.120 ; 18.120 ; 18.120 ; 18.120 ;
; A[15]       ; SRAM_UB_N     ; 18.106 ; 18.106 ; 18.106 ; 18.106 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.889 ;        ;        ; 10.889 ;
; D[2]        ; SRAM_DQ[10]   ; 10.862 ;        ;        ; 10.862 ;
; D[3]        ; SRAM_DQ[3]    ; 10.631 ;        ;        ; 10.631 ;
; D[3]        ; SRAM_DQ[11]   ; 10.590 ;        ;        ; 10.590 ;
; D[4]        ; SRAM_DQ[4]    ; 10.866 ;        ;        ; 10.866 ;
; D[4]        ; SRAM_DQ[12]   ; 10.650 ;        ;        ; 10.650 ;
; D[5]        ; SRAM_DQ[5]    ; 10.564 ;        ;        ; 10.564 ;
; D[5]        ; SRAM_DQ[13]   ; 10.549 ;        ;        ; 10.549 ;
; D[6]        ; SRAM_DQ[6]    ; 10.450 ;        ;        ; 10.450 ;
; D[6]        ; SRAM_DQ[14]   ; 10.447 ;        ;        ; 10.447 ;
; D[7]        ; SRAM_DQ[7]    ; 10.982 ;        ;        ; 10.982 ;
; D[7]        ; SRAM_DQ[15]   ; 10.103 ;        ;        ; 10.103 ;
; FL_DQ[0]    ; D[0]          ; 15.416 ;        ;        ; 15.416 ;
; FL_DQ[1]    ; D[1]          ; 15.445 ;        ;        ; 15.445 ;
; FL_DQ[2]    ; D[2]          ; 15.178 ;        ;        ; 15.178 ;
; FL_DQ[3]    ; D[3]          ; 14.992 ;        ;        ; 14.992 ;
; FL_DQ[4]    ; D[4]          ; 14.531 ;        ;        ; 14.531 ;
; FL_DQ[5]    ; D[5]          ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; FL_DQ[6]    ; D[6]          ; 15.004 ; 15.004 ; 15.004 ; 15.004 ;
; FL_DQ[7]    ; D[7]          ; 14.935 ; 14.935 ; 14.935 ; 14.935 ;
; IORQ_n      ; BUSDIR_n      ; 12.242 ;        ;        ; 12.242 ;
; IORQ_n      ; D[0]          ; 20.797 ; 20.797 ; 20.797 ; 20.797 ;
; IORQ_n      ; D[1]          ; 19.861 ; 19.861 ; 19.861 ; 19.861 ;
; IORQ_n      ; D[2]          ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; IORQ_n      ; D[3]          ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; IORQ_n      ; D[4]          ; 19.636 ; 19.636 ; 19.636 ; 19.636 ;
; IORQ_n      ; D[5]          ; 16.265 ; 14.351 ; 14.351 ; 16.265 ;
; IORQ_n      ; D[6]          ; 15.897 ; 14.348 ; 14.348 ; 15.897 ;
; IORQ_n      ; D[7]          ; 16.248 ; 14.682 ; 14.682 ; 16.248 ;
; IORQ_n      ; U1OE_n        ; 14.055 ;        ;        ; 14.055 ;
; KEY[0]      ; LEDG[7]       ;        ; 13.103 ; 13.103 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.705 ; 12.705 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.728 ; 12.728 ;        ;
; M1_n        ; D[0]          ; 21.273 ; 21.273 ; 21.273 ; 21.273 ;
; M1_n        ; D[1]          ; 20.337 ; 20.337 ; 20.337 ; 20.337 ;
; M1_n        ; D[2]          ; 20.227 ; 20.227 ; 20.227 ; 20.227 ;
; M1_n        ; D[3]          ; 20.573 ; 20.573 ; 20.573 ; 20.573 ;
; M1_n        ; D[4]          ; 20.112 ; 20.112 ; 20.112 ; 20.112 ;
; M1_n        ; D[5]          ; 14.837 ; 16.751 ; 16.751 ; 14.837 ;
; M1_n        ; D[6]          ; 14.834 ; 16.383 ; 16.383 ; 14.834 ;
; M1_n        ; D[7]          ; 15.168 ; 16.734 ; 16.734 ; 15.168 ;
; M1_n        ; U1OE_n        ;        ; 14.457 ; 14.457 ;        ;
; RD_n        ; BUSDIR_n      ; 12.703 ;        ;        ; 12.703 ;
; RD_n        ; D[0]          ; 21.253 ; 21.253 ; 21.253 ; 21.253 ;
; RD_n        ; D[1]          ; 20.317 ; 20.317 ; 20.317 ; 20.317 ;
; RD_n        ; D[2]          ; 20.207 ; 20.207 ; 20.207 ; 20.207 ;
; RD_n        ; D[3]          ; 20.553 ; 20.553 ; 20.553 ; 20.553 ;
; RD_n        ; D[4]          ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; RD_n        ; D[5]          ; 18.476 ; 18.476 ; 18.476 ; 18.476 ;
; RD_n        ; D[6]          ; 18.011 ; 18.011 ; 18.011 ; 18.011 ;
; RD_n        ; D[7]          ; 18.351 ; 18.351 ; 18.351 ; 18.351 ;
; RD_n        ; FL_CE_N       ; 14.244 ;        ;        ; 14.244 ;
; RD_n        ; FL_OE_N       ; 10.571 ;        ;        ; 10.571 ;
; RD_n        ; U1OE_n        ; 14.227 ;        ;        ; 14.227 ;
; RESET_n     ; LEDG[7]       ;        ; 12.938 ; 12.938 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.540 ; 12.540 ;        ;
; SLTSL_n     ; D[0]          ; 22.400 ; 22.249 ; 22.249 ; 22.400 ;
; SLTSL_n     ; D[1]          ; 22.596 ; 22.596 ; 22.596 ; 22.596 ;
; SLTSL_n     ; D[2]          ; 22.438 ; 20.833 ; 20.833 ; 22.438 ;
; SLTSL_n     ; D[3]          ; 22.041 ; 21.894 ; 21.894 ; 22.041 ;
; SLTSL_n     ; D[4]          ; 21.547 ; 21.547 ; 21.547 ; 21.547 ;
; SLTSL_n     ; D[5]          ; 22.102 ; 21.299 ; 21.299 ; 22.102 ;
; SLTSL_n     ; D[6]          ; 21.734 ; 20.814 ; 20.814 ; 21.734 ;
; SLTSL_n     ; D[7]          ; 22.085 ; 20.944 ; 20.944 ; 22.085 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.312 ; 16.312 ; 16.312 ; 16.312 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.891 ;        ;        ; 16.891 ;
; SLTSL_n     ; FL_CE_N       ; 15.663 ; 17.749 ; 17.749 ; 15.663 ;
; SLTSL_n     ; LEDG[0]       ;        ; 16.001 ; 16.001 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.971 ; 15.971 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.995 ;        ;        ; 15.995 ;
; SLTSL_n     ; LEDG[4]       ; 14.913 ;        ;        ; 14.913 ;
; SLTSL_n     ; LEDG[5]       ; 15.123 ;        ;        ; 15.123 ;
; SLTSL_n     ; LEDG[6]       ; 15.321 ;        ;        ; 15.321 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.514 ; 16.514 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.111 ; 16.111 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.740 ;        ;        ; 15.740 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.098 ; 16.098 ; 16.098 ; 16.098 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.398 ; 16.398 ; 16.398 ; 16.398 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.799 ; 16.799 ; 16.799 ; 16.799 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.924 ; 15.924 ; 15.924 ; 15.924 ;
; SLTSL_n     ; U1OE_n        ; 13.899 ;        ;        ; 13.899 ;
; SRAM_DQ[0]  ; D[0]          ; 16.019 ;        ;        ; 16.019 ;
; SRAM_DQ[1]  ; D[1]          ; 15.769 ; 15.769 ; 15.769 ; 15.769 ;
; SRAM_DQ[2]  ; D[2]          ; 15.212 ;        ;        ; 15.212 ;
; SRAM_DQ[3]  ; D[3]          ; 15.394 ;        ;        ; 15.394 ;
; SRAM_DQ[4]  ; D[4]          ; 15.811 ; 15.811 ; 15.811 ; 15.811 ;
; SRAM_DQ[5]  ; D[5]          ; 14.948 ;        ;        ; 14.948 ;
; SRAM_DQ[6]  ; D[6]          ; 14.249 ;        ;        ; 14.249 ;
; SRAM_DQ[7]  ; D[7]          ; 15.070 ;        ;        ; 15.070 ;
; SRAM_DQ[8]  ; D[0]          ; 16.738 ; 16.738 ; 16.738 ; 16.738 ;
; SRAM_DQ[9]  ; D[1]          ; 15.318 ;        ;        ; 15.318 ;
; SRAM_DQ[10] ; D[2]          ; 15.934 ;        ;        ; 15.934 ;
; SRAM_DQ[11] ; D[3]          ; 16.104 ; 16.104 ; 16.104 ; 16.104 ;
; SRAM_DQ[12] ; D[4]          ; 14.807 ;        ;        ; 14.807 ;
; SRAM_DQ[13] ; D[5]          ; 14.532 ;        ;        ; 14.532 ;
; SRAM_DQ[14] ; D[6]          ; 14.536 ;        ;        ; 14.536 ;
; SRAM_DQ[15] ; D[7]          ; 14.814 ;        ;        ; 14.814 ;
; SW[0]       ; D[1]          ;        ; 10.493 ; 10.493 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 10.767 ; 10.767 ; 10.767 ; 10.767 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.277  ; 9.277  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.489 ; 10.489 ;        ;
; SW[3]       ; LEDR[3]       ; 5.205  ;        ;        ; 5.205  ;
; SW[7]       ; D[1]          ; 10.523 ;        ;        ; 10.523 ;
; SW[8]       ; D[0]          ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; SW[8]       ; D[1]          ; 13.541 ; 13.541 ; 13.541 ; 13.541 ;
; SW[8]       ; D[2]          ; 11.902 ; 12.054 ; 12.054 ; 11.902 ;
; SW[8]       ; D[3]          ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; SW[8]       ; D[4]          ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; SW[8]       ; D[5]          ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; SW[8]       ; D[6]          ; 12.679 ; 12.679 ; 12.679 ; 12.679 ;
; SW[8]       ; D[7]          ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; SW[8]       ; LEDG[1]       ; 8.856  ;        ;        ; 8.856  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.625  ; 8.625  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.538  ; 8.538  ; 8.538  ; 8.538  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; SW[9]       ; D[0]          ; 18.542 ; 18.693 ; 18.693 ; 18.542 ;
; SW[9]       ; D[1]          ; 18.889 ; 18.889 ; 18.889 ; 18.889 ;
; SW[9]       ; D[2]          ; 17.126 ; 18.731 ; 18.731 ; 17.126 ;
; SW[9]       ; D[3]          ; 18.187 ; 18.334 ; 18.334 ; 18.187 ;
; SW[9]       ; D[4]          ; 17.840 ; 17.840 ; 17.840 ; 17.840 ;
; SW[9]       ; D[5]          ; 17.592 ; 18.395 ; 18.395 ; 17.592 ;
; SW[9]       ; D[6]          ; 17.107 ; 18.027 ; 18.027 ; 17.107 ;
; SW[9]       ; D[7]          ; 17.237 ; 18.378 ; 18.378 ; 17.237 ;
; SW[9]       ; FL_ADDR[14]   ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[9]       ; FL_ADDR[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; FL_ADDR[16]   ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.184 ; 13.184 ;        ;
; SW[9]       ; FL_CE_N       ; 14.042 ; 11.956 ; 11.956 ; 14.042 ;
; SW[9]       ; LEDG[0]       ; 12.294 ;        ;        ; 12.294 ;
; SW[9]       ; LEDG[1]       ; 12.264 ;        ;        ; 12.264 ;
; SW[9]       ; LEDG[3]       ;        ; 12.288 ; 12.288 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 11.206 ; 11.206 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 11.416 ; 11.416 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 11.614 ; 11.614 ;        ;
; SW[9]       ; LEDR[6]       ; 12.807 ;        ;        ; 12.807 ;
; SW[9]       ; LEDR[8]       ; 12.404 ;        ;        ; 12.404 ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.033 ; 12.033 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.144 ; 12.144 ; 12.144 ; 12.144 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.098 ; 12.098 ; 12.098 ; 12.098 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.683 ; 12.683 ; 12.683 ; 12.683 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; SW[9]       ; SRAM_DQ[8]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[9]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[10]   ; 13.097 ; 13.097 ; 13.097 ; 13.097 ;
; SW[9]       ; SRAM_DQ[11]   ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.114 ; 13.114 ; 13.114 ; 13.114 ;
; SW[9]       ; SRAM_DQ[13]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[14]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; SW[9]       ; U1OE_n        ;        ; 10.192 ; 10.192 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; WR_n        ; SRAM_DQ[1]    ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; WR_n        ; SRAM_DQ[2]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; WR_n        ; SRAM_DQ[3]    ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; WR_n        ; SRAM_DQ[4]    ; 13.811 ; 13.811 ; 13.811 ; 13.811 ;
; WR_n        ; SRAM_DQ[5]    ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; WR_n        ; SRAM_DQ[6]    ; 13.819 ; 13.819 ; 13.819 ; 13.819 ;
; WR_n        ; SRAM_DQ[7]    ; 13.824 ; 13.824 ; 13.824 ; 13.824 ;
; WR_n        ; SRAM_DQ[8]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[9]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[10]   ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; WR_n        ; SRAM_DQ[11]   ; 14.225 ; 14.225 ; 14.225 ; 14.225 ;
; WR_n        ; SRAM_DQ[12]   ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; WR_n        ; SRAM_DQ[13]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[14]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[15]   ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; WR_n        ; SRAM_WE_N     ; 10.618 ;        ;        ; 10.618 ;
; WR_n        ; U1OE_n        ; 15.988 ;        ;        ; 15.988 ;
+-------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 15.699 ; 16.940 ; 16.940 ; 15.699 ;
; A[0]        ; D[1]          ; 15.127 ; 16.823 ; 16.823 ; 15.127 ;
; A[0]        ; D[2]          ; 15.742 ; 16.906 ; 16.906 ; 15.742 ;
; A[0]        ; D[3]          ; 16.224 ; 16.073 ; 16.073 ; 16.224 ;
; A[0]        ; D[4]          ; 15.482 ; 15.361 ; 15.361 ; 15.482 ;
; A[0]        ; D[5]          ; 15.769 ; 15.641 ; 15.641 ; 15.769 ;
; A[0]        ; D[6]          ; 15.438 ; 15.317 ; 15.317 ; 15.438 ;
; A[0]        ; D[7]          ; 15.742 ; 15.625 ; 15.625 ; 15.742 ;
; A[0]        ; FL_ADDR[0]    ; 11.305 ;        ;        ; 11.305 ;
; A[0]        ; FL_ADDR[14]   ; 16.420 ; 16.420 ; 16.420 ; 16.420 ;
; A[0]        ; FL_ADDR[15]   ; 16.161 ; 16.161 ; 16.161 ; 16.161 ;
; A[0]        ; FL_ADDR[16]   ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[0]        ; FL_ADDR[17]   ; 16.999 ;        ;        ; 16.999 ;
; A[0]        ; FL_CE_N       ; 15.771 ; 16.996 ; 16.996 ; 15.771 ;
; A[0]        ; LEDG[0]       ;        ; 16.109 ; 16.109 ;        ;
; A[0]        ; LEDG[1]       ;        ; 16.320 ; 16.320 ;        ;
; A[0]        ; LEDG[2]       ; 15.467 ;        ;        ; 15.467 ;
; A[0]        ; LEDG[3]       ; 16.103 ;        ;        ; 16.103 ;
; A[0]        ; LEDG[4]       ; 15.262 ;        ;        ; 15.262 ;
; A[0]        ; LEDG[5]       ; 15.279 ;        ;        ; 15.279 ;
; A[0]        ; LEDG[6]       ; 15.478 ;        ;        ; 15.478 ;
; A[0]        ; LEDR[6]       ;        ; 16.622 ; 16.622 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.219 ; 16.219 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.225 ;        ;        ; 11.225 ;
; A[0]        ; SRAM_CE_N     ; 16.089 ;        ;        ; 16.089 ;
; A[0]        ; SRAM_DQ[0]    ; 16.200 ; 16.200 ; 16.200 ; 16.200 ;
; A[0]        ; SRAM_DQ[1]    ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; A[0]        ; SRAM_DQ[2]    ; 16.154 ; 16.154 ; 16.154 ; 16.154 ;
; A[0]        ; SRAM_DQ[3]    ; 16.164 ; 16.164 ; 16.164 ; 16.164 ;
; A[0]        ; SRAM_DQ[4]    ; 16.739 ; 16.739 ; 16.739 ; 16.739 ;
; A[0]        ; SRAM_DQ[5]    ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; A[0]        ; SRAM_DQ[6]    ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[0]        ; SRAM_DQ[7]    ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; A[0]        ; SRAM_DQ[8]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[9]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[10]   ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[0]        ; SRAM_DQ[11]   ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; A[0]        ; SRAM_DQ[12]   ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; A[0]        ; SRAM_DQ[13]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[14]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[15]   ; 16.273 ; 16.273 ; 16.273 ; 16.273 ;
; A[1]        ; D[0]          ; 18.158 ; 17.115 ; 17.115 ; 18.158 ;
; A[1]        ; D[1]          ; 18.152 ; 16.543 ; 16.543 ; 18.152 ;
; A[1]        ; D[2]          ; 18.124 ; 17.158 ; 17.158 ; 18.124 ;
; A[1]        ; D[3]          ; 17.489 ; 17.640 ; 17.640 ; 17.489 ;
; A[1]        ; D[4]          ; 16.777 ; 16.898 ; 16.898 ; 16.777 ;
; A[1]        ; D[5]          ; 17.057 ; 17.185 ; 17.185 ; 17.057 ;
; A[1]        ; D[6]          ; 16.733 ; 16.854 ; 16.854 ; 16.733 ;
; A[1]        ; D[7]          ; 17.041 ; 17.158 ; 17.158 ; 17.041 ;
; A[1]        ; FL_ADDR[1]    ; 10.762 ;        ;        ; 10.762 ;
; A[1]        ; FL_ADDR[14]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[1]        ; FL_ADDR[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[1]        ; FL_ADDR[16]   ; 17.536 ; 17.536 ; 17.536 ; 17.536 ;
; A[1]        ; FL_ADDR[17]   ; 17.998 ;        ;        ; 17.998 ;
; A[1]        ; FL_CE_N       ; 16.770 ; 17.995 ; 17.995 ; 16.770 ;
; A[1]        ; LEDG[0]       ;        ; 17.108 ; 17.108 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.319 ; 17.319 ;        ;
; A[1]        ; LEDG[2]       ; 16.466 ;        ;        ; 16.466 ;
; A[1]        ; LEDG[3]       ; 17.102 ;        ;        ; 17.102 ;
; A[1]        ; LEDG[4]       ; 16.261 ;        ;        ; 16.261 ;
; A[1]        ; LEDG[5]       ; 16.278 ;        ;        ; 16.278 ;
; A[1]        ; LEDG[6]       ; 16.477 ;        ;        ; 16.477 ;
; A[1]        ; LEDR[6]       ;        ; 17.621 ; 17.621 ;        ;
; A[1]        ; LEDR[8]       ;        ; 17.218 ; 17.218 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.300 ;        ;        ; 11.300 ;
; A[1]        ; SRAM_CE_N     ; 17.088 ;        ;        ; 17.088 ;
; A[1]        ; SRAM_DQ[0]    ; 17.199 ; 17.199 ; 17.199 ; 17.199 ;
; A[1]        ; SRAM_DQ[1]    ; 17.209 ; 17.209 ; 17.209 ; 17.209 ;
; A[1]        ; SRAM_DQ[2]    ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[1]        ; SRAM_DQ[3]    ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[1]        ; SRAM_DQ[4]    ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; A[1]        ; SRAM_DQ[5]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[1]        ; SRAM_DQ[6]    ; 17.746 ; 17.746 ; 17.746 ; 17.746 ;
; A[1]        ; SRAM_DQ[7]    ; 17.751 ; 17.751 ; 17.751 ; 17.751 ;
; A[1]        ; SRAM_DQ[8]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[9]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[10]   ; 18.152 ; 18.152 ; 18.152 ; 18.152 ;
; A[1]        ; SRAM_DQ[11]   ; 18.147 ; 18.147 ; 18.147 ; 18.147 ;
; A[1]        ; SRAM_DQ[12]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[1]        ; SRAM_DQ[13]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[14]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[15]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[3]        ; BUSDIR_n      ;        ; 13.870 ; 13.870 ;        ;
; A[3]        ; D[0]          ; 16.658 ; 15.870 ; 15.870 ; 16.658 ;
; A[3]        ; D[1]          ; 16.652 ; 15.298 ; 15.298 ; 16.652 ;
; A[3]        ; D[2]          ; 16.624 ; 15.913 ; 15.913 ; 16.624 ;
; A[3]        ; D[3]          ; 16.244 ; 16.279 ; 16.279 ; 16.244 ;
; A[3]        ; D[4]          ; 15.532 ; 15.653 ; 15.653 ; 15.532 ;
; A[3]        ; D[5]          ; 15.812 ; 15.940 ; 15.940 ; 15.812 ;
; A[3]        ; D[6]          ; 15.488 ; 15.609 ; 15.609 ; 15.488 ;
; A[3]        ; D[7]          ; 15.796 ; 15.913 ; 15.913 ; 15.796 ;
; A[3]        ; FL_ADDR[3]    ; 10.095 ;        ;        ; 10.095 ;
; A[3]        ; FL_ADDR[14]   ; 16.117 ; 16.117 ; 16.117 ; 16.117 ;
; A[3]        ; FL_ADDR[15]   ; 15.858 ; 15.858 ; 15.858 ; 15.858 ;
; A[3]        ; FL_ADDR[16]   ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[3]        ; FL_ADDR[17]   ; 16.696 ;        ;        ; 16.696 ;
; A[3]        ; FL_CE_N       ; 15.468 ; 16.693 ; 16.693 ; 15.468 ;
; A[3]        ; LEDG[0]       ;        ; 15.806 ; 15.806 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.017 ; 16.017 ;        ;
; A[3]        ; LEDG[2]       ; 15.164 ;        ;        ; 15.164 ;
; A[3]        ; LEDG[3]       ; 15.800 ;        ;        ; 15.800 ;
; A[3]        ; LEDG[4]       ; 14.959 ;        ;        ; 14.959 ;
; A[3]        ; LEDG[5]       ; 14.976 ;        ;        ; 14.976 ;
; A[3]        ; LEDG[6]       ; 15.175 ;        ;        ; 15.175 ;
; A[3]        ; LEDR[6]       ;        ; 16.319 ; 16.319 ;        ;
; A[3]        ; LEDR[8]       ;        ; 15.916 ; 15.916 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.913 ;        ;        ; 10.913 ;
; A[3]        ; SRAM_CE_N     ; 15.786 ;        ;        ; 15.786 ;
; A[3]        ; SRAM_DQ[0]    ; 15.897 ; 15.897 ; 15.897 ; 15.897 ;
; A[3]        ; SRAM_DQ[1]    ; 15.907 ; 15.907 ; 15.907 ; 15.907 ;
; A[3]        ; SRAM_DQ[2]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[3]        ; SRAM_DQ[3]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; A[3]        ; SRAM_DQ[4]    ; 16.436 ; 16.436 ; 16.436 ; 16.436 ;
; A[3]        ; SRAM_DQ[5]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[3]        ; SRAM_DQ[6]    ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; A[3]        ; SRAM_DQ[7]    ; 16.449 ; 16.449 ; 16.449 ; 16.449 ;
; A[3]        ; SRAM_DQ[8]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[9]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[10]   ; 16.850 ; 16.850 ; 16.850 ; 16.850 ;
; A[3]        ; SRAM_DQ[11]   ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; A[3]        ; SRAM_DQ[12]   ; 16.867 ; 16.867 ; 16.867 ; 16.867 ;
; A[3]        ; SRAM_DQ[13]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[14]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[15]   ; 15.970 ; 15.970 ; 15.970 ; 15.970 ;
; A[3]        ; U1OE_n        ;        ; 14.105 ; 14.105 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.284 ; 16.284 ;        ;
; A[4]        ; D[0]          ; 19.072 ; 19.072 ; 19.072 ; 19.072 ;
; A[4]        ; D[1]          ; 18.817 ; 19.066 ; 19.066 ; 18.817 ;
; A[4]        ; D[2]          ; 19.038 ; 19.038 ; 19.038 ; 19.038 ;
; A[4]        ; D[3]          ; 18.693 ; 18.693 ; 18.693 ; 18.693 ;
; A[4]        ; D[4]          ; 18.693 ; 18.693 ; 18.693 ; 18.693 ;
; A[4]        ; D[5]          ; 18.393 ; 18.393 ; 18.393 ; 18.393 ;
; A[4]        ; D[6]          ; 18.390 ; 18.390 ; 18.390 ; 18.390 ;
; A[4]        ; D[7]          ; 18.724 ; 18.724 ; 18.724 ; 18.724 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[4]        ; FL_ADDR[15]   ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; A[4]        ; FL_ADDR[16]   ; 19.734 ; 19.734 ; 19.734 ; 19.734 ;
; A[4]        ; FL_ADDR[17]   ; 20.196 ;        ;        ; 20.196 ;
; A[4]        ; FL_CE_N       ; 17.057 ; 20.193 ; 20.193 ; 17.057 ;
; A[4]        ; LEDG[0]       ;        ; 19.306 ; 19.306 ;        ;
; A[4]        ; LEDG[1]       ;        ; 19.517 ; 19.517 ;        ;
; A[4]        ; LEDG[2]       ; 18.664 ;        ;        ; 18.664 ;
; A[4]        ; LEDG[3]       ; 19.300 ;        ;        ; 19.300 ;
; A[4]        ; LEDG[4]       ; 18.459 ;        ;        ; 18.459 ;
; A[4]        ; LEDG[5]       ; 18.476 ;        ;        ; 18.476 ;
; A[4]        ; LEDG[6]       ; 18.675 ;        ;        ; 18.675 ;
; A[4]        ; LEDR[6]       ; 16.322 ; 19.819 ; 19.819 ; 16.322 ;
; A[4]        ; LEDR[8]       ;        ; 19.416 ; 19.416 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 19.286 ;        ;        ; 19.286 ;
; A[4]        ; SRAM_DQ[0]    ; 19.397 ; 19.397 ; 19.397 ; 19.397 ;
; A[4]        ; SRAM_DQ[1]    ; 19.407 ; 19.407 ; 19.407 ; 19.407 ;
; A[4]        ; SRAM_DQ[2]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[4]        ; SRAM_DQ[3]    ; 19.361 ; 19.361 ; 19.361 ; 19.361 ;
; A[4]        ; SRAM_DQ[4]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[4]        ; SRAM_DQ[5]    ; 19.644 ; 19.644 ; 19.644 ; 19.644 ;
; A[4]        ; SRAM_DQ[6]    ; 19.944 ; 19.944 ; 19.944 ; 19.944 ;
; A[4]        ; SRAM_DQ[7]    ; 19.949 ; 19.949 ; 19.949 ; 19.949 ;
; A[4]        ; SRAM_DQ[8]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[9]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[10]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[4]        ; SRAM_DQ[11]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[4]        ; SRAM_DQ[12]   ; 20.367 ; 20.367 ; 20.367 ; 20.367 ;
; A[4]        ; SRAM_DQ[13]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[14]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[15]   ; 19.470 ; 19.470 ; 19.470 ; 19.470 ;
; A[4]        ; U1OE_n        ;        ; 16.519 ; 16.519 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.713 ; 15.713 ;        ;
; A[5]        ; D[0]          ; 18.501 ; 18.501 ; 18.501 ; 18.501 ;
; A[5]        ; D[1]          ; 18.246 ; 18.495 ; 18.495 ; 18.246 ;
; A[5]        ; D[2]          ; 18.467 ; 18.467 ; 18.467 ; 18.467 ;
; A[5]        ; D[3]          ; 18.122 ; 18.122 ; 18.122 ; 18.122 ;
; A[5]        ; D[4]          ; 18.122 ; 18.122 ; 18.122 ; 18.122 ;
; A[5]        ; D[5]          ; 17.822 ; 17.822 ; 17.822 ; 17.822 ;
; A[5]        ; D[6]          ; 17.819 ; 17.819 ; 17.819 ; 17.819 ;
; A[5]        ; D[7]          ; 18.153 ; 18.153 ; 18.153 ; 18.153 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 19.046 ; 19.046 ; 19.046 ; 19.046 ;
; A[5]        ; FL_ADDR[15]   ; 18.787 ; 18.787 ; 18.787 ; 18.787 ;
; A[5]        ; FL_ADDR[16]   ; 19.163 ; 19.163 ; 19.163 ; 19.163 ;
; A[5]        ; FL_ADDR[17]   ; 19.625 ;        ;        ; 19.625 ;
; A[5]        ; FL_CE_N       ; 16.486 ; 19.622 ; 19.622 ; 16.486 ;
; A[5]        ; LEDG[0]       ;        ; 18.735 ; 18.735 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.946 ; 18.946 ;        ;
; A[5]        ; LEDG[2]       ; 18.093 ;        ;        ; 18.093 ;
; A[5]        ; LEDG[3]       ; 18.729 ;        ;        ; 18.729 ;
; A[5]        ; LEDG[4]       ; 17.888 ;        ;        ; 17.888 ;
; A[5]        ; LEDG[5]       ; 17.905 ;        ;        ; 17.905 ;
; A[5]        ; LEDG[6]       ; 18.104 ;        ;        ; 18.104 ;
; A[5]        ; LEDR[6]       ; 15.751 ; 19.248 ; 19.248 ; 15.751 ;
; A[5]        ; LEDR[8]       ;        ; 18.845 ; 18.845 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.715 ;        ;        ; 18.715 ;
; A[5]        ; SRAM_DQ[0]    ; 18.826 ; 18.826 ; 18.826 ; 18.826 ;
; A[5]        ; SRAM_DQ[1]    ; 18.836 ; 18.836 ; 18.836 ; 18.836 ;
; A[5]        ; SRAM_DQ[2]    ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[5]        ; SRAM_DQ[3]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[5]        ; SRAM_DQ[4]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[5]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[5]        ; SRAM_DQ[6]    ; 19.373 ; 19.373 ; 19.373 ; 19.373 ;
; A[5]        ; SRAM_DQ[7]    ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[8]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[9]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[10]   ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; A[5]        ; SRAM_DQ[11]   ; 19.774 ; 19.774 ; 19.774 ; 19.774 ;
; A[5]        ; SRAM_DQ[12]   ; 19.796 ; 19.796 ; 19.796 ; 19.796 ;
; A[5]        ; SRAM_DQ[13]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[14]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[15]   ; 18.899 ; 18.899 ; 18.899 ; 18.899 ;
; A[5]        ; U1OE_n        ;        ; 15.948 ; 15.948 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.344 ; 17.344 ;        ;
; A[6]        ; D[0]          ; 20.132 ; 20.132 ; 20.132 ; 20.132 ;
; A[6]        ; D[1]          ; 19.877 ; 20.126 ; 20.126 ; 19.877 ;
; A[6]        ; D[2]          ; 20.098 ; 20.098 ; 20.098 ; 20.098 ;
; A[6]        ; D[3]          ; 19.753 ; 19.753 ; 19.753 ; 19.753 ;
; A[6]        ; D[4]          ; 19.753 ; 19.753 ; 19.753 ; 19.753 ;
; A[6]        ; D[5]          ; 19.453 ; 19.453 ; 19.453 ; 19.453 ;
; A[6]        ; D[6]          ; 19.450 ; 19.450 ; 19.450 ; 19.450 ;
; A[6]        ; D[7]          ; 19.784 ; 19.784 ; 19.784 ; 19.784 ;
; A[6]        ; FL_ADDR[6]    ; 10.568 ;        ;        ; 10.568 ;
; A[6]        ; FL_ADDR[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[6]        ; FL_ADDR[15]   ; 20.418 ; 20.418 ; 20.418 ; 20.418 ;
; A[6]        ; FL_ADDR[16]   ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; FL_ADDR[17]   ; 21.256 ;        ;        ; 21.256 ;
; A[6]        ; FL_CE_N       ; 18.117 ; 21.253 ; 21.253 ; 18.117 ;
; A[6]        ; LEDG[0]       ;        ; 20.366 ; 20.366 ;        ;
; A[6]        ; LEDG[1]       ;        ; 20.577 ; 20.577 ;        ;
; A[6]        ; LEDG[2]       ; 19.724 ;        ;        ; 19.724 ;
; A[6]        ; LEDG[3]       ; 20.360 ;        ;        ; 20.360 ;
; A[6]        ; LEDG[4]       ; 19.519 ;        ;        ; 19.519 ;
; A[6]        ; LEDG[5]       ; 19.536 ;        ;        ; 19.536 ;
; A[6]        ; LEDG[6]       ; 19.735 ;        ;        ; 19.735 ;
; A[6]        ; LEDR[6]       ; 17.382 ; 20.879 ; 20.879 ; 17.382 ;
; A[6]        ; LEDR[8]       ;        ; 20.476 ; 20.476 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 20.346 ;        ;        ; 20.346 ;
; A[6]        ; SRAM_DQ[0]    ; 20.457 ; 20.457 ; 20.457 ; 20.457 ;
; A[6]        ; SRAM_DQ[1]    ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[6]        ; SRAM_DQ[2]    ; 20.411 ; 20.411 ; 20.411 ; 20.411 ;
; A[6]        ; SRAM_DQ[3]    ; 20.421 ; 20.421 ; 20.421 ; 20.421 ;
; A[6]        ; SRAM_DQ[4]    ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[6]        ; SRAM_DQ[5]    ; 20.704 ; 20.704 ; 20.704 ; 20.704 ;
; A[6]        ; SRAM_DQ[6]    ; 21.004 ; 21.004 ; 21.004 ; 21.004 ;
; A[6]        ; SRAM_DQ[7]    ; 21.009 ; 21.009 ; 21.009 ; 21.009 ;
; A[6]        ; SRAM_DQ[8]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[9]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[10]   ; 21.410 ; 21.410 ; 21.410 ; 21.410 ;
; A[6]        ; SRAM_DQ[11]   ; 21.405 ; 21.405 ; 21.405 ; 21.405 ;
; A[6]        ; SRAM_DQ[12]   ; 21.427 ; 21.427 ; 21.427 ; 21.427 ;
; A[6]        ; SRAM_DQ[13]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[14]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[15]   ; 20.530 ; 20.530 ; 20.530 ; 20.530 ;
; A[6]        ; U1OE_n        ;        ; 17.579 ; 17.579 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.506 ; 16.506 ;        ;
; A[7]        ; D[0]          ; 19.294 ; 19.294 ; 19.294 ; 19.294 ;
; A[7]        ; D[1]          ; 19.039 ; 19.288 ; 19.288 ; 19.039 ;
; A[7]        ; D[2]          ; 19.260 ; 19.260 ; 19.260 ; 19.260 ;
; A[7]        ; D[3]          ; 18.915 ; 18.915 ; 18.915 ; 18.915 ;
; A[7]        ; D[4]          ; 18.915 ; 18.915 ; 18.915 ; 18.915 ;
; A[7]        ; D[5]          ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[7]        ; D[6]          ; 18.612 ; 18.612 ; 18.612 ; 18.612 ;
; A[7]        ; D[7]          ; 18.946 ; 18.946 ; 18.946 ; 18.946 ;
; A[7]        ; FL_ADDR[7]    ; 11.195 ;        ;        ; 11.195 ;
; A[7]        ; FL_ADDR[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[7]        ; FL_ADDR[15]   ; 19.580 ; 19.580 ; 19.580 ; 19.580 ;
; A[7]        ; FL_ADDR[16]   ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[7]        ; FL_ADDR[17]   ; 20.418 ;        ;        ; 20.418 ;
; A[7]        ; FL_CE_N       ; 17.279 ; 20.415 ; 20.415 ; 17.279 ;
; A[7]        ; LEDG[0]       ;        ; 19.528 ; 19.528 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.739 ; 19.739 ;        ;
; A[7]        ; LEDG[2]       ; 18.886 ;        ;        ; 18.886 ;
; A[7]        ; LEDG[3]       ; 19.522 ;        ;        ; 19.522 ;
; A[7]        ; LEDG[4]       ; 18.681 ;        ;        ; 18.681 ;
; A[7]        ; LEDG[5]       ; 18.698 ;        ;        ; 18.698 ;
; A[7]        ; LEDG[6]       ; 18.897 ;        ;        ; 18.897 ;
; A[7]        ; LEDR[6]       ; 16.544 ; 20.041 ; 20.041 ; 16.544 ;
; A[7]        ; LEDR[8]       ;        ; 19.638 ; 19.638 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.846 ;        ;        ; 10.846 ;
; A[7]        ; SRAM_CE_N     ; 19.508 ;        ;        ; 19.508 ;
; A[7]        ; SRAM_DQ[0]    ; 19.619 ; 19.619 ; 19.619 ; 19.619 ;
; A[7]        ; SRAM_DQ[1]    ; 19.629 ; 19.629 ; 19.629 ; 19.629 ;
; A[7]        ; SRAM_DQ[2]    ; 19.573 ; 19.573 ; 19.573 ; 19.573 ;
; A[7]        ; SRAM_DQ[3]    ; 19.583 ; 19.583 ; 19.583 ; 19.583 ;
; A[7]        ; SRAM_DQ[4]    ; 20.158 ; 20.158 ; 20.158 ; 20.158 ;
; A[7]        ; SRAM_DQ[5]    ; 19.866 ; 19.866 ; 19.866 ; 19.866 ;
; A[7]        ; SRAM_DQ[6]    ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[7]        ; SRAM_DQ[7]    ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[7]        ; SRAM_DQ[8]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[9]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[10]   ; 20.572 ; 20.572 ; 20.572 ; 20.572 ;
; A[7]        ; SRAM_DQ[11]   ; 20.567 ; 20.567 ; 20.567 ; 20.567 ;
; A[7]        ; SRAM_DQ[12]   ; 20.589 ; 20.589 ; 20.589 ; 20.589 ;
; A[7]        ; SRAM_DQ[13]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[14]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[15]   ; 19.692 ; 19.692 ; 19.692 ; 19.692 ;
; A[7]        ; U1OE_n        ;        ; 16.741 ; 16.741 ;        ;
; A[8]        ; D[0]          ; 18.735 ; 18.735 ; 18.735 ; 18.735 ;
; A[8]        ; D[1]          ; 18.296 ; 18.729 ; 18.729 ; 18.296 ;
; A[8]        ; D[2]          ; 18.701 ; 18.701 ; 18.701 ; 18.701 ;
; A[8]        ; D[3]          ; 18.356 ; 18.356 ; 18.356 ; 18.356 ;
; A[8]        ; D[4]          ; 17.716 ; 17.716 ; 17.716 ; 17.716 ;
; A[8]        ; D[5]          ; 18.056 ; 18.056 ; 18.056 ; 18.056 ;
; A[8]        ; D[6]          ; 18.053 ; 18.053 ; 18.053 ; 18.053 ;
; A[8]        ; D[7]          ; 18.387 ; 18.387 ; 18.387 ; 18.387 ;
; A[8]        ; FL_ADDR[8]    ; 11.062 ;        ;        ; 11.062 ;
; A[8]        ; FL_ADDR[14]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[8]        ; FL_ADDR[15]   ; 18.837 ; 18.837 ; 18.837 ; 18.837 ;
; A[8]        ; FL_ADDR[16]   ; 19.213 ; 19.213 ; 19.213 ; 19.213 ;
; A[8]        ; FL_ADDR[17]   ; 19.675 ;        ;        ; 19.675 ;
; A[8]        ; FL_CE_N       ; 16.706 ; 17.550 ; 17.550 ; 16.706 ;
; A[8]        ; LEDG[0]       ;        ; 18.785 ; 18.785 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.996 ; 18.996 ;        ;
; A[8]        ; LEDG[2]       ; 18.143 ;        ;        ; 18.143 ;
; A[8]        ; LEDG[3]       ; 18.779 ;        ;        ; 18.779 ;
; A[8]        ; LEDG[4]       ; 17.938 ;        ;        ; 17.938 ;
; A[8]        ; LEDG[5]       ; 17.955 ;        ;        ; 17.955 ;
; A[8]        ; LEDG[6]       ; 18.154 ;        ;        ; 18.154 ;
; A[8]        ; LEDR[6]       ; 15.971 ; 19.298 ; 19.298 ; 15.971 ;
; A[8]        ; LEDR[8]       ; 15.912 ; 15.912 ; 15.912 ; 15.912 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.501 ;        ;        ; 10.501 ;
; A[8]        ; SRAM_CE_N     ; 18.765 ;        ;        ; 18.765 ;
; A[8]        ; SRAM_DQ[0]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[8]        ; SRAM_DQ[1]    ; 18.886 ; 18.886 ; 18.886 ; 18.886 ;
; A[8]        ; SRAM_DQ[2]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[8]        ; SRAM_DQ[3]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[8]        ; SRAM_DQ[4]    ; 19.415 ; 19.415 ; 19.415 ; 19.415 ;
; A[8]        ; SRAM_DQ[5]    ; 19.123 ; 19.123 ; 19.123 ; 19.123 ;
; A[8]        ; SRAM_DQ[6]    ; 19.423 ; 19.423 ; 19.423 ; 19.423 ;
; A[8]        ; SRAM_DQ[7]    ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; A[8]        ; SRAM_DQ[8]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[9]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[10]   ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; A[8]        ; SRAM_DQ[11]   ; 19.824 ; 19.824 ; 19.824 ; 19.824 ;
; A[8]        ; SRAM_DQ[12]   ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[8]        ; SRAM_DQ[13]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[15]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[9]        ; D[0]          ; 20.040 ; 20.507 ; 20.507 ; 20.040 ;
; A[9]        ; D[1]          ; 19.468 ; 20.501 ; 20.501 ; 19.468 ;
; A[9]        ; D[2]          ; 20.083 ; 20.473 ; 20.473 ; 20.083 ;
; A[9]        ; D[3]          ; 20.128 ; 20.128 ; 20.128 ; 20.128 ;
; A[9]        ; D[4]          ; 19.488 ; 19.488 ; 19.488 ; 19.488 ;
; A[9]        ; D[5]          ; 19.828 ; 19.828 ; 19.828 ; 19.828 ;
; A[9]        ; D[6]          ; 19.779 ; 19.658 ; 19.658 ; 19.779 ;
; A[9]        ; D[7]          ; 20.083 ; 19.966 ; 19.966 ; 20.083 ;
; A[9]        ; FL_ADDR[9]    ; 10.534 ;        ;        ; 10.534 ;
; A[9]        ; FL_ADDR[14]   ; 20.268 ; 20.268 ; 20.268 ; 20.268 ;
; A[9]        ; FL_ADDR[15]   ; 20.009 ; 20.009 ; 20.009 ; 20.009 ;
; A[9]        ; FL_ADDR[16]   ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; A[9]        ; FL_ADDR[17]   ; 20.847 ;        ;        ; 20.847 ;
; A[9]        ; FL_CE_N       ; 17.878 ; 19.322 ; 19.322 ; 17.878 ;
; A[9]        ; LEDG[0]       ;        ; 19.957 ; 19.957 ;        ;
; A[9]        ; LEDG[1]       ;        ; 20.168 ; 20.168 ;        ;
; A[9]        ; LEDG[2]       ; 19.315 ;        ;        ; 19.315 ;
; A[9]        ; LEDG[3]       ; 19.951 ;        ;        ; 19.951 ;
; A[9]        ; LEDG[4]       ; 19.110 ;        ;        ; 19.110 ;
; A[9]        ; LEDG[5]       ; 19.127 ;        ;        ; 19.127 ;
; A[9]        ; LEDG[6]       ; 19.326 ;        ;        ; 19.326 ;
; A[9]        ; LEDR[6]       ; 17.143 ; 20.470 ; 20.470 ; 17.143 ;
; A[9]        ; LEDR[8]       ; 17.684 ; 17.684 ; 17.684 ; 17.684 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.576 ;        ;        ; 10.576 ;
; A[9]        ; SRAM_CE_N     ; 19.937 ;        ;        ; 19.937 ;
; A[9]        ; SRAM_DQ[0]    ; 20.048 ; 20.048 ; 20.048 ; 20.048 ;
; A[9]        ; SRAM_DQ[1]    ; 20.058 ; 20.058 ; 20.058 ; 20.058 ;
; A[9]        ; SRAM_DQ[2]    ; 20.002 ; 20.002 ; 20.002 ; 20.002 ;
; A[9]        ; SRAM_DQ[3]    ; 20.012 ; 20.012 ; 20.012 ; 20.012 ;
; A[9]        ; SRAM_DQ[4]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[9]        ; SRAM_DQ[5]    ; 20.295 ; 20.295 ; 20.295 ; 20.295 ;
; A[9]        ; SRAM_DQ[6]    ; 20.595 ; 20.595 ; 20.595 ; 20.595 ;
; A[9]        ; SRAM_DQ[7]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[9]        ; SRAM_DQ[8]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[9]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[10]   ; 21.001 ; 21.001 ; 21.001 ; 21.001 ;
; A[9]        ; SRAM_DQ[11]   ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[9]        ; SRAM_DQ[12]   ; 21.018 ; 21.018 ; 21.018 ; 21.018 ;
; A[9]        ; SRAM_DQ[13]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[14]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[15]   ; 20.121 ; 20.121 ; 20.121 ; 20.121 ;
; A[10]       ; D[0]          ; 18.202 ; 18.202 ; 18.202 ; 18.202 ;
; A[10]       ; D[1]          ; 17.736 ; 18.196 ; 18.196 ; 17.736 ;
; A[10]       ; D[2]          ; 18.168 ; 18.168 ; 18.168 ; 18.168 ;
; A[10]       ; D[3]          ; 17.823 ; 17.823 ; 17.823 ; 17.823 ;
; A[10]       ; D[4]          ; 17.823 ; 17.183 ; 17.183 ; 17.823 ;
; A[10]       ; D[5]          ; 17.523 ; 17.523 ; 17.523 ; 17.523 ;
; A[10]       ; D[6]          ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; A[10]       ; D[7]          ; 17.854 ; 17.854 ; 17.854 ; 17.854 ;
; A[10]       ; FL_ADDR[10]   ; 10.919 ;        ;        ; 10.919 ;
; A[10]       ; FL_ADDR[14]   ; 18.536 ; 18.536 ; 18.536 ; 18.536 ;
; A[10]       ; FL_ADDR[15]   ; 18.277 ; 18.277 ; 18.277 ; 18.277 ;
; A[10]       ; FL_ADDR[16]   ; 18.653 ; 18.653 ; 18.653 ; 18.653 ;
; A[10]       ; FL_ADDR[17]   ; 19.115 ;        ;        ; 19.115 ;
; A[10]       ; FL_CE_N       ; 15.950 ; 17.833 ; 17.833 ; 15.950 ;
; A[10]       ; LEDG[0]       ;        ; 18.225 ; 18.225 ;        ;
; A[10]       ; LEDG[1]       ;        ; 18.436 ; 18.436 ;        ;
; A[10]       ; LEDG[2]       ; 17.583 ;        ;        ; 17.583 ;
; A[10]       ; LEDG[3]       ; 18.219 ;        ;        ; 18.219 ;
; A[10]       ; LEDG[4]       ; 17.378 ;        ;        ; 17.378 ;
; A[10]       ; LEDG[5]       ; 17.395 ;        ;        ; 17.395 ;
; A[10]       ; LEDG[6]       ; 17.594 ;        ;        ; 17.594 ;
; A[10]       ; LEDR[6]       ; 15.215 ; 18.738 ; 18.738 ; 15.215 ;
; A[10]       ; LEDR[8]       ; 15.379 ; 16.195 ; 16.195 ; 15.379 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 18.205 ;        ;        ; 18.205 ;
; A[10]       ; SRAM_DQ[0]    ; 18.316 ; 18.316 ; 18.316 ; 18.316 ;
; A[10]       ; SRAM_DQ[1]    ; 18.326 ; 18.326 ; 18.326 ; 18.326 ;
; A[10]       ; SRAM_DQ[2]    ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[10]       ; SRAM_DQ[3]    ; 18.280 ; 18.280 ; 18.280 ; 18.280 ;
; A[10]       ; SRAM_DQ[4]    ; 18.855 ; 18.855 ; 18.855 ; 18.855 ;
; A[10]       ; SRAM_DQ[5]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[6]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[10]       ; SRAM_DQ[7]    ; 18.868 ; 18.868 ; 18.868 ; 18.868 ;
; A[10]       ; SRAM_DQ[8]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[9]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[10]   ; 19.269 ; 19.269 ; 19.269 ; 19.269 ;
; A[10]       ; SRAM_DQ[11]   ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; A[10]       ; SRAM_DQ[12]   ; 19.286 ; 19.286 ; 19.286 ; 19.286 ;
; A[10]       ; SRAM_DQ[13]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[14]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[15]   ; 18.389 ; 18.389 ; 18.389 ; 18.389 ;
; A[11]       ; D[0]          ; 16.959 ; 16.959 ; 16.959 ; 16.959 ;
; A[11]       ; D[1]          ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; A[11]       ; D[2]          ; 16.925 ; 16.925 ; 16.925 ; 16.925 ;
; A[11]       ; D[3]          ; 16.580 ; 16.580 ; 16.580 ; 16.580 ;
; A[11]       ; D[4]          ; 16.580 ; 15.940 ; 15.940 ; 16.580 ;
; A[11]       ; D[5]          ; 16.280 ; 16.280 ; 16.280 ; 16.280 ;
; A[11]       ; D[6]          ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; A[11]       ; D[7]          ; 16.611 ; 16.611 ; 16.611 ; 16.611 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 19.329 ; 19.329 ; 19.329 ; 19.329 ;
; A[11]       ; FL_ADDR[15]   ; 19.070 ; 19.070 ; 19.070 ; 19.070 ;
; A[11]       ; FL_ADDR[16]   ; 19.446 ; 19.446 ; 19.446 ; 19.446 ;
; A[11]       ; FL_ADDR[17]   ; 19.908 ;        ;        ; 19.908 ;
; A[11]       ; FL_CE_N       ; 15.774 ; 19.905 ; 19.905 ; 15.774 ;
; A[11]       ; LEDG[0]       ;        ; 19.018 ; 19.018 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.229 ; 19.229 ;        ;
; A[11]       ; LEDG[2]       ; 18.376 ;        ;        ; 18.376 ;
; A[11]       ; LEDG[3]       ; 19.012 ;        ;        ; 19.012 ;
; A[11]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[11]       ; LEDG[5]       ; 18.188 ;        ;        ; 18.188 ;
; A[11]       ; LEDG[6]       ; 18.387 ;        ;        ; 18.387 ;
; A[11]       ; LEDR[6]       ; 16.204 ; 19.531 ; 19.531 ; 16.204 ;
; A[11]       ; LEDR[8]       ; 14.136 ; 19.128 ; 19.128 ; 14.136 ;
; A[11]       ; SRAM_ADDR[11] ; 10.884 ;        ;        ; 10.884 ;
; A[11]       ; SRAM_CE_N     ; 18.998 ;        ;        ; 18.998 ;
; A[11]       ; SRAM_DQ[0]    ; 19.109 ; 19.109 ; 19.109 ; 19.109 ;
; A[11]       ; SRAM_DQ[1]    ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; A[11]       ; SRAM_DQ[2]    ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; A[11]       ; SRAM_DQ[3]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[11]       ; SRAM_DQ[4]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[11]       ; SRAM_DQ[5]    ; 19.356 ; 19.356 ; 19.356 ; 19.356 ;
; A[11]       ; SRAM_DQ[6]    ; 19.656 ; 19.656 ; 19.656 ; 19.656 ;
; A[11]       ; SRAM_DQ[7]    ; 19.661 ; 19.661 ; 19.661 ; 19.661 ;
; A[11]       ; SRAM_DQ[8]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[9]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[10]   ; 20.062 ; 20.062 ; 20.062 ; 20.062 ;
; A[11]       ; SRAM_DQ[11]   ; 20.057 ; 20.057 ; 20.057 ; 20.057 ;
; A[11]       ; SRAM_DQ[12]   ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[11]       ; SRAM_DQ[13]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[14]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[15]   ; 19.182 ; 19.182 ; 19.182 ; 19.182 ;
; A[12]       ; D[0]          ; 17.046 ; 17.046 ; 17.046 ; 17.046 ;
; A[12]       ; D[1]          ; 17.040 ; 17.040 ; 17.040 ; 17.040 ;
; A[12]       ; D[2]          ; 17.012 ; 17.012 ; 17.012 ; 17.012 ;
; A[12]       ; D[3]          ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[12]       ; D[4]          ; 16.667 ; 16.027 ; 16.027 ; 16.667 ;
; A[12]       ; D[5]          ; 16.367 ; 16.367 ; 16.367 ; 16.367 ;
; A[12]       ; D[6]          ; 16.364 ; 16.364 ; 16.364 ; 16.364 ;
; A[12]       ; D[7]          ; 16.698 ; 16.698 ; 16.698 ; 16.698 ;
; A[12]       ; FL_ADDR[12]   ; 10.775 ;        ;        ; 10.775 ;
; A[12]       ; FL_ADDR[14]   ; 19.243 ; 19.243 ; 19.243 ; 19.243 ;
; A[12]       ; FL_ADDR[15]   ; 18.984 ; 18.984 ; 18.984 ; 18.984 ;
; A[12]       ; FL_ADDR[16]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[12]       ; FL_ADDR[17]   ; 19.822 ;        ;        ; 19.822 ;
; A[12]       ; FL_CE_N       ; 15.861 ; 19.819 ; 19.819 ; 15.861 ;
; A[12]       ; LEDG[0]       ;        ; 18.932 ; 18.932 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.143 ; 19.143 ;        ;
; A[12]       ; LEDG[2]       ; 18.290 ;        ;        ; 18.290 ;
; A[12]       ; LEDG[3]       ; 18.926 ;        ;        ; 18.926 ;
; A[12]       ; LEDG[4]       ; 18.085 ;        ;        ; 18.085 ;
; A[12]       ; LEDG[5]       ; 18.102 ;        ;        ; 18.102 ;
; A[12]       ; LEDG[6]       ; 18.301 ;        ;        ; 18.301 ;
; A[12]       ; LEDR[6]       ; 16.118 ; 19.445 ; 19.445 ; 16.118 ;
; A[12]       ; LEDR[8]       ; 14.223 ; 19.042 ; 19.042 ; 14.223 ;
; A[12]       ; SRAM_ADDR[12] ; 10.945 ;        ;        ; 10.945 ;
; A[12]       ; SRAM_CE_N     ; 18.912 ;        ;        ; 18.912 ;
; A[12]       ; SRAM_DQ[0]    ; 19.023 ; 19.023 ; 19.023 ; 19.023 ;
; A[12]       ; SRAM_DQ[1]    ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[12]       ; SRAM_DQ[2]    ; 18.977 ; 18.977 ; 18.977 ; 18.977 ;
; A[12]       ; SRAM_DQ[3]    ; 18.987 ; 18.987 ; 18.987 ; 18.987 ;
; A[12]       ; SRAM_DQ[4]    ; 19.562 ; 19.562 ; 19.562 ; 19.562 ;
; A[12]       ; SRAM_DQ[5]    ; 19.270 ; 19.270 ; 19.270 ; 19.270 ;
; A[12]       ; SRAM_DQ[6]    ; 19.570 ; 19.570 ; 19.570 ; 19.570 ;
; A[12]       ; SRAM_DQ[7]    ; 19.575 ; 19.575 ; 19.575 ; 19.575 ;
; A[12]       ; SRAM_DQ[8]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[9]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[10]   ; 19.976 ; 19.976 ; 19.976 ; 19.976 ;
; A[12]       ; SRAM_DQ[11]   ; 19.971 ; 19.971 ; 19.971 ; 19.971 ;
; A[12]       ; SRAM_DQ[12]   ; 19.993 ; 19.993 ; 19.993 ; 19.993 ;
; A[12]       ; SRAM_DQ[13]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[14]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[15]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[13]       ; D[0]          ; 17.643 ; 17.643 ; 17.643 ; 17.643 ;
; A[13]       ; D[1]          ; 17.415 ; 17.637 ; 17.637 ; 17.415 ;
; A[13]       ; D[2]          ; 17.609 ; 17.609 ; 17.609 ; 17.609 ;
; A[13]       ; D[3]          ; 17.264 ; 17.264 ; 17.264 ; 17.264 ;
; A[13]       ; D[4]          ; 17.264 ; 16.624 ; 16.624 ; 17.264 ;
; A[13]       ; D[5]          ; 16.964 ; 16.964 ; 16.964 ; 16.964 ;
; A[13]       ; D[6]          ; 16.961 ; 16.961 ; 16.961 ; 16.961 ;
; A[13]       ; D[7]          ; 17.295 ; 17.295 ; 17.295 ; 17.295 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.215 ; 18.215 ; 18.215 ; 18.215 ;
; A[13]       ; FL_ADDR[15]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; A[13]       ; FL_ADDR[16]   ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[13]       ; FL_ADDR[17]   ; 18.794 ;        ;        ; 18.794 ;
; A[13]       ; FL_CE_N       ; 15.629 ; 18.791 ; 18.791 ; 15.629 ;
; A[13]       ; LEDG[0]       ;        ; 17.904 ; 17.904 ;        ;
; A[13]       ; LEDG[1]       ;        ; 18.115 ; 18.115 ;        ;
; A[13]       ; LEDG[2]       ; 17.262 ;        ;        ; 17.262 ;
; A[13]       ; LEDG[3]       ; 17.898 ;        ;        ; 17.898 ;
; A[13]       ; LEDG[4]       ; 17.057 ;        ;        ; 17.057 ;
; A[13]       ; LEDG[5]       ; 17.074 ;        ;        ; 17.074 ;
; A[13]       ; LEDG[6]       ; 17.273 ;        ;        ; 17.273 ;
; A[13]       ; LEDR[6]       ; 14.894 ; 18.417 ; 18.417 ; 14.894 ;
; A[13]       ; LEDR[8]       ; 14.820 ; 18.014 ; 18.014 ; 14.820 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 17.884 ;        ;        ; 17.884 ;
; A[13]       ; SRAM_DQ[0]    ; 17.995 ; 17.995 ; 17.995 ; 17.995 ;
; A[13]       ; SRAM_DQ[1]    ; 18.005 ; 18.005 ; 18.005 ; 18.005 ;
; A[13]       ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[13]       ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[13]       ; SRAM_DQ[4]    ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; A[13]       ; SRAM_DQ[5]    ; 18.242 ; 18.242 ; 18.242 ; 18.242 ;
; A[13]       ; SRAM_DQ[6]    ; 18.542 ; 18.542 ; 18.542 ; 18.542 ;
; A[13]       ; SRAM_DQ[7]    ; 18.547 ; 18.547 ; 18.547 ; 18.547 ;
; A[13]       ; SRAM_DQ[8]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[9]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[10]   ; 18.948 ; 18.948 ; 18.948 ; 18.948 ;
; A[13]       ; SRAM_DQ[11]   ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; A[13]       ; SRAM_DQ[12]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; SRAM_DQ[13]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[14]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[15]   ; 18.068 ; 18.068 ; 18.068 ; 18.068 ;
; A[14]       ; D[0]          ; 16.875 ; 16.875 ; 16.875 ; 16.875 ;
; A[14]       ; D[1]          ; 16.869 ; 16.869 ; 16.869 ; 16.869 ;
; A[14]       ; D[2]          ; 16.841 ; 16.841 ; 16.841 ; 16.841 ;
; A[14]       ; D[3]          ; 16.496 ; 16.496 ; 16.496 ; 16.496 ;
; A[14]       ; D[4]          ; 16.496 ; 16.311 ; 16.311 ; 16.496 ;
; A[14]       ; D[5]          ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; A[14]       ; D[6]          ; 16.193 ; 16.193 ; 16.193 ; 16.193 ;
; A[14]       ; D[7]          ; 16.527 ; 16.527 ; 16.527 ; 16.527 ;
; A[14]       ; FL_ADDR[14]   ; 14.708 ; 14.708 ; 14.708 ; 14.708 ;
; A[14]       ; FL_ADDR[15]   ; 14.448 ; 14.448 ; 14.448 ; 14.448 ;
; A[14]       ; FL_ADDR[16]   ; 14.270 ; 14.270 ; 14.270 ; 14.270 ;
; A[14]       ; FL_ADDR[17]   ; 17.280 ; 14.564 ; 14.564 ; 17.280 ;
; A[14]       ; FL_CE_N       ; 14.783 ; 14.214 ; 14.214 ; 14.783 ;
; A[14]       ; LEDG[0]       ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; A[14]       ; LEDG[1]       ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; A[14]       ; LEDG[2]       ; 17.657 ;        ;        ; 17.657 ;
; A[14]       ; LEDG[3]       ; 16.384 ; 16.384 ; 16.384 ; 16.384 ;
; A[14]       ; LEDG[4]       ; 15.692 ; 15.692 ; 15.692 ; 15.692 ;
; A[14]       ; LEDG[5]       ; 16.714 ; 16.714 ; 16.714 ; 16.714 ;
; A[14]       ; LEDG[6]       ; 16.914 ; 16.914 ; 16.914 ; 16.914 ;
; A[14]       ; LEDR[6]       ; 15.289 ; 16.903 ; 16.903 ; 15.289 ;
; A[14]       ; LEDR[8]       ; 14.507 ; 16.500 ; 16.500 ; 14.507 ;
; A[14]       ; SRAM_ADDR[14] ; 13.482 ; 13.482 ; 13.482 ; 13.482 ;
; A[14]       ; SRAM_ADDR[15] ; 13.903 ; 13.903 ; 13.903 ; 13.903 ;
; A[14]       ; SRAM_ADDR[16] ; 15.680 ; 15.680 ; 15.680 ; 15.680 ;
; A[14]       ; SRAM_ADDR[17] ; 14.013 ; 14.013 ; 14.013 ; 14.013 ;
; A[14]       ; SRAM_CE_N     ; 16.519 ; 16.519 ; 16.519 ; 16.519 ;
; A[14]       ; SRAM_DQ[0]    ; 16.341 ; 16.341 ; 16.341 ; 16.341 ;
; A[14]       ; SRAM_DQ[1]    ; 16.351 ; 16.351 ; 16.351 ; 16.351 ;
; A[14]       ; SRAM_DQ[2]    ; 16.295 ; 16.295 ; 16.295 ; 16.295 ;
; A[14]       ; SRAM_DQ[3]    ; 16.305 ; 16.305 ; 16.305 ; 16.305 ;
; A[14]       ; SRAM_DQ[4]    ; 16.880 ; 16.880 ; 16.880 ; 16.880 ;
; A[14]       ; SRAM_DQ[5]    ; 16.588 ; 16.588 ; 16.588 ; 16.588 ;
; A[14]       ; SRAM_DQ[6]    ; 16.888 ; 16.888 ; 16.888 ; 16.888 ;
; A[14]       ; SRAM_DQ[7]    ; 16.893 ; 16.893 ; 16.893 ; 16.893 ;
; A[14]       ; SRAM_DQ[8]    ; 17.363 ; 17.363 ; 17.363 ; 17.363 ;
; A[14]       ; SRAM_DQ[9]    ; 17.363 ; 17.363 ; 17.363 ; 17.363 ;
; A[14]       ; SRAM_DQ[10]   ; 17.359 ; 17.359 ; 17.359 ; 17.359 ;
; A[14]       ; SRAM_DQ[11]   ; 17.354 ; 17.354 ; 17.354 ; 17.354 ;
; A[14]       ; SRAM_DQ[12]   ; 17.376 ; 17.376 ; 17.376 ; 17.376 ;
; A[14]       ; SRAM_DQ[13]   ; 17.369 ; 17.369 ; 17.369 ; 17.369 ;
; A[14]       ; SRAM_DQ[14]   ; 17.369 ; 17.369 ; 17.369 ; 17.369 ;
; A[14]       ; SRAM_DQ[15]   ; 16.479 ; 16.479 ; 16.479 ; 16.479 ;
; A[14]       ; SRAM_LB_N     ; 14.529 ; 14.529 ; 14.529 ; 14.529 ;
; A[14]       ; SRAM_UB_N     ; 14.515 ; 14.515 ; 14.515 ; 14.515 ;
; A[15]       ; D[0]          ; 16.089 ; 16.040 ; 16.040 ; 16.089 ;
; A[15]       ; D[1]          ; 16.083 ; 15.468 ; 15.468 ; 16.083 ;
; A[15]       ; D[2]          ; 16.055 ; 16.055 ; 16.055 ; 16.055 ;
; A[15]       ; D[3]          ; 15.710 ; 15.710 ; 15.710 ; 15.710 ;
; A[15]       ; D[4]          ; 15.702 ; 15.710 ; 15.710 ; 15.702 ;
; A[15]       ; D[5]          ; 15.410 ; 15.410 ; 15.410 ; 15.410 ;
; A[15]       ; D[6]          ; 15.407 ; 15.407 ; 15.407 ; 15.407 ;
; A[15]       ; D[7]          ; 15.741 ; 15.741 ; 15.741 ; 15.741 ;
; A[15]       ; FL_ADDR[14]   ; 16.015 ; 16.015 ; 16.015 ; 16.015 ;
; A[15]       ; FL_ADDR[15]   ; 15.756 ; 15.756 ; 15.756 ; 15.756 ;
; A[15]       ; FL_ADDR[16]   ; 16.132 ; 16.132 ; 16.132 ; 16.132 ;
; A[15]       ; FL_ADDR[17]   ; 16.594 ; 16.594 ; 16.594 ; 16.594 ;
; A[15]       ; FL_CE_N       ; 14.986 ; 14.633 ; 14.633 ; 14.986 ;
; A[15]       ; LEDG[0]       ; 15.704 ; 15.704 ; 15.704 ; 15.704 ;
; A[15]       ; LEDG[1]       ; 16.168 ; 16.168 ; 16.168 ; 16.168 ;
; A[15]       ; LEDG[2]       ; 15.330 ;        ;        ; 15.330 ;
; A[15]       ; LEDG[3]       ; 15.698 ; 15.698 ; 15.698 ; 15.698 ;
; A[15]       ; LEDG[4]       ; 15.110 ; 15.110 ; 15.110 ; 15.110 ;
; A[15]       ; LEDG[5]       ; 15.142 ; 15.847 ; 15.847 ; 15.142 ;
; A[15]       ; LEDG[6]       ; 15.341 ; 16.047 ; 16.047 ; 15.341 ;
; A[15]       ; LEDR[6]       ; 14.251 ; 16.217 ; 16.217 ; 14.251 ;
; A[15]       ; LEDR[8]       ; 15.814 ; 14.649 ; 14.649 ; 15.814 ;
; A[15]       ; SRAM_ADDR[14] ; 12.448 ; 12.448 ; 12.448 ; 12.448 ;
; A[15]       ; SRAM_ADDR[15] ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; A[15]       ; SRAM_ADDR[16] ; 14.158 ; 14.158 ; 14.158 ; 14.158 ;
; A[15]       ; SRAM_ADDR[17] ; 12.559 ; 12.559 ; 12.559 ; 12.559 ;
; A[15]       ; SRAM_CE_N     ; 15.937 ; 15.937 ; 15.937 ; 15.937 ;
; A[15]       ; SRAM_DQ[0]    ; 15.555 ; 15.555 ; 15.555 ; 15.555 ;
; A[15]       ; SRAM_DQ[1]    ; 15.565 ; 15.565 ; 15.565 ; 15.565 ;
; A[15]       ; SRAM_DQ[2]    ; 15.509 ; 15.509 ; 15.509 ; 15.509 ;
; A[15]       ; SRAM_DQ[3]    ; 15.519 ; 15.519 ; 15.519 ; 15.519 ;
; A[15]       ; SRAM_DQ[4]    ; 16.094 ; 16.094 ; 16.094 ; 16.094 ;
; A[15]       ; SRAM_DQ[5]    ; 15.802 ; 15.802 ; 15.802 ; 15.802 ;
; A[15]       ; SRAM_DQ[6]    ; 16.102 ; 16.102 ; 16.102 ; 16.102 ;
; A[15]       ; SRAM_DQ[7]    ; 16.107 ; 16.107 ; 16.107 ; 16.107 ;
; A[15]       ; SRAM_DQ[8]    ; 16.577 ; 16.577 ; 16.577 ; 16.577 ;
; A[15]       ; SRAM_DQ[9]    ; 16.577 ; 16.577 ; 16.577 ; 16.577 ;
; A[15]       ; SRAM_DQ[10]   ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; A[15]       ; SRAM_DQ[11]   ; 16.568 ; 16.568 ; 16.568 ; 16.568 ;
; A[15]       ; SRAM_DQ[12]   ; 16.590 ; 16.590 ; 16.590 ; 16.590 ;
; A[15]       ; SRAM_DQ[13]   ; 16.583 ; 16.583 ; 16.583 ; 16.583 ;
; A[15]       ; SRAM_DQ[14]   ; 16.583 ; 16.583 ; 16.583 ; 16.583 ;
; A[15]       ; SRAM_DQ[15]   ; 15.693 ; 15.693 ; 15.693 ; 15.693 ;
; A[15]       ; SRAM_LB_N     ; 13.743 ; 13.743 ; 13.743 ; 13.743 ;
; A[15]       ; SRAM_UB_N     ; 13.729 ; 13.729 ; 13.729 ; 13.729 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.889 ;        ;        ; 10.889 ;
; D[2]        ; SRAM_DQ[10]   ; 10.862 ;        ;        ; 10.862 ;
; D[3]        ; SRAM_DQ[3]    ; 10.631 ;        ;        ; 10.631 ;
; D[3]        ; SRAM_DQ[11]   ; 10.590 ;        ;        ; 10.590 ;
; D[4]        ; SRAM_DQ[4]    ; 10.866 ;        ;        ; 10.866 ;
; D[4]        ; SRAM_DQ[12]   ; 10.650 ;        ;        ; 10.650 ;
; D[5]        ; SRAM_DQ[5]    ; 10.564 ;        ;        ; 10.564 ;
; D[5]        ; SRAM_DQ[13]   ; 10.549 ;        ;        ; 10.549 ;
; D[6]        ; SRAM_DQ[6]    ; 10.450 ;        ;        ; 10.450 ;
; D[6]        ; SRAM_DQ[14]   ; 10.447 ;        ;        ; 10.447 ;
; D[7]        ; SRAM_DQ[7]    ; 10.982 ;        ;        ; 10.982 ;
; D[7]        ; SRAM_DQ[15]   ; 10.103 ;        ;        ; 10.103 ;
; FL_DQ[0]    ; D[0]          ; 15.416 ;        ;        ; 15.416 ;
; FL_DQ[1]    ; D[1]          ; 15.445 ;        ;        ; 15.445 ;
; FL_DQ[2]    ; D[2]          ; 15.178 ;        ;        ; 15.178 ;
; FL_DQ[3]    ; D[3]          ; 14.992 ;        ;        ; 14.992 ;
; FL_DQ[4]    ; D[4]          ; 14.531 ;        ;        ; 14.531 ;
; FL_DQ[5]    ; D[5]          ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; FL_DQ[6]    ; D[6]          ; 15.004 ; 15.004 ; 15.004 ; 15.004 ;
; FL_DQ[7]    ; D[7]          ; 14.935 ; 14.935 ; 14.935 ; 14.935 ;
; IORQ_n      ; BUSDIR_n      ; 12.242 ;        ;        ; 12.242 ;
; IORQ_n      ; D[0]          ; 15.030 ; 15.030 ; 15.030 ; 15.030 ;
; IORQ_n      ; D[1]          ; 15.024 ; 15.024 ; 15.024 ; 15.024 ;
; IORQ_n      ; D[2]          ; 14.996 ; 14.996 ; 14.996 ; 14.996 ;
; IORQ_n      ; D[3]          ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; IORQ_n      ; D[4]          ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; IORQ_n      ; D[5]          ; 14.351 ; 14.351 ; 14.351 ; 14.351 ;
; IORQ_n      ; D[6]          ; 14.348 ; 14.348 ; 14.348 ; 14.348 ;
; IORQ_n      ; D[7]          ; 14.682 ; 14.682 ; 14.682 ; 14.682 ;
; IORQ_n      ; U1OE_n        ; 13.771 ;        ;        ; 13.771 ;
; KEY[0]      ; LEDG[7]       ;        ; 13.103 ; 13.103 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.705 ; 12.705 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.728 ; 12.728 ;        ;
; M1_n        ; D[0]          ; 15.516 ; 15.516 ; 15.516 ; 15.516 ;
; M1_n        ; D[1]          ; 15.510 ; 15.510 ; 15.510 ; 15.510 ;
; M1_n        ; D[2]          ; 15.482 ; 15.482 ; 15.482 ; 15.482 ;
; M1_n        ; D[3]          ; 15.137 ; 15.137 ; 15.137 ; 15.137 ;
; M1_n        ; D[4]          ; 15.137 ; 15.137 ; 15.137 ; 15.137 ;
; M1_n        ; D[5]          ; 14.837 ; 14.837 ; 14.837 ; 14.837 ;
; M1_n        ; D[6]          ; 14.834 ; 14.834 ; 14.834 ; 14.834 ;
; M1_n        ; D[7]          ; 15.168 ; 15.168 ; 15.168 ; 15.168 ;
; M1_n        ; U1OE_n        ;        ; 14.247 ; 14.247 ;        ;
; RD_n        ; BUSDIR_n      ; 12.703 ;        ;        ; 12.703 ;
; RD_n        ; D[0]          ; 13.301 ; 14.028 ; 14.028 ; 13.301 ;
; RD_n        ; D[1]          ; 13.826 ; 14.456 ; 14.456 ; 13.826 ;
; RD_n        ; D[2]          ; 13.583 ; 14.082 ; 14.082 ; 13.583 ;
; RD_n        ; D[3]          ; 12.981 ; 14.313 ; 14.313 ; 12.981 ;
; RD_n        ; D[4]          ; 12.277 ; 13.986 ; 13.986 ; 12.277 ;
; RD_n        ; D[5]          ; 13.280 ; 14.013 ; 14.013 ; 13.280 ;
; RD_n        ; D[6]          ; 12.911 ; 13.942 ; 13.942 ; 12.911 ;
; RD_n        ; D[7]          ; 13.265 ; 14.246 ; 14.246 ; 13.265 ;
; RD_n        ; FL_CE_N       ; 14.244 ;        ;        ; 14.244 ;
; RD_n        ; FL_OE_N       ; 10.571 ;        ;        ; 10.571 ;
; RD_n        ; U1OE_n        ; 14.227 ;        ;        ; 14.227 ;
; RESET_n     ; LEDG[7]       ;        ; 12.938 ; 12.938 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.540 ; 12.540 ;        ;
; SLTSL_n     ; D[0]          ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; SLTSL_n     ; D[1]          ; 16.115 ; 16.115 ; 16.115 ; 16.115 ;
; SLTSL_n     ; D[2]          ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; SLTSL_n     ; D[3]          ; 15.742 ; 15.734 ; 15.734 ; 15.742 ;
; SLTSL_n     ; D[4]          ; 15.419 ; 15.021 ; 15.021 ; 15.419 ;
; SLTSL_n     ; D[5]          ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; SLTSL_n     ; D[6]          ; 15.439 ; 15.439 ; 15.439 ; 15.439 ;
; SLTSL_n     ; D[7]          ; 15.773 ; 15.773 ; 15.773 ; 15.773 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.312 ; 16.312 ; 16.312 ; 16.312 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.891 ;        ;        ; 16.891 ;
; SLTSL_n     ; FL_CE_N       ; 15.663 ; 16.888 ; 16.888 ; 15.663 ;
; SLTSL_n     ; LEDG[0]       ;        ; 16.001 ; 16.001 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.971 ; 15.971 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.995 ;        ;        ; 15.995 ;
; SLTSL_n     ; LEDG[4]       ; 14.913 ;        ;        ; 14.913 ;
; SLTSL_n     ; LEDG[5]       ; 15.123 ;        ;        ; 15.123 ;
; SLTSL_n     ; LEDG[6]       ; 15.321 ;        ;        ; 15.321 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.514 ; 16.514 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.111 ; 16.111 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.740 ;        ;        ; 15.740 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.098 ; 16.098 ; 16.098 ; 16.098 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.398 ; 16.398 ; 16.398 ; 16.398 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.799 ; 16.799 ; 16.799 ; 16.799 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.924 ; 15.924 ; 15.924 ; 15.924 ;
; SLTSL_n     ; U1OE_n        ; 13.899 ;        ;        ; 13.899 ;
; SRAM_DQ[0]  ; D[0]          ; 16.019 ;        ;        ; 16.019 ;
; SRAM_DQ[1]  ; D[1]          ; 15.769 ; 15.769 ; 15.769 ; 15.769 ;
; SRAM_DQ[2]  ; D[2]          ; 15.212 ;        ;        ; 15.212 ;
; SRAM_DQ[3]  ; D[3]          ; 15.394 ;        ;        ; 15.394 ;
; SRAM_DQ[4]  ; D[4]          ; 15.811 ; 15.811 ; 15.811 ; 15.811 ;
; SRAM_DQ[5]  ; D[5]          ; 14.948 ;        ;        ; 14.948 ;
; SRAM_DQ[6]  ; D[6]          ; 14.249 ;        ;        ; 14.249 ;
; SRAM_DQ[7]  ; D[7]          ; 15.070 ;        ;        ; 15.070 ;
; SRAM_DQ[8]  ; D[0]          ; 16.738 ; 16.738 ; 16.738 ; 16.738 ;
; SRAM_DQ[9]  ; D[1]          ; 15.318 ;        ;        ; 15.318 ;
; SRAM_DQ[10] ; D[2]          ; 15.934 ;        ;        ; 15.934 ;
; SRAM_DQ[11] ; D[3]          ; 16.104 ; 16.104 ; 16.104 ; 16.104 ;
; SRAM_DQ[12] ; D[4]          ; 14.807 ;        ;        ; 14.807 ;
; SRAM_DQ[13] ; D[5]          ; 14.532 ;        ;        ; 14.532 ;
; SRAM_DQ[14] ; D[6]          ; 14.536 ;        ;        ; 14.536 ;
; SRAM_DQ[15] ; D[7]          ; 14.814 ;        ;        ; 14.814 ;
; SW[0]       ; D[1]          ;        ; 10.493 ; 10.493 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 10.767 ; 10.767 ; 10.767 ; 10.767 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.277  ; 9.277  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.489 ; 10.489 ;        ;
; SW[3]       ; LEDR[3]       ; 5.205  ;        ;        ; 5.205  ;
; SW[7]       ; D[1]          ; 10.523 ;        ;        ; 10.523 ;
; SW[8]       ; D[0]          ; 9.997  ; 9.997  ; 9.997  ; 9.997  ;
; SW[8]       ; D[1]          ; 9.991  ; 9.991  ; 9.991  ; 9.991  ;
; SW[8]       ; D[2]          ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; SW[8]       ; D[3]          ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; SW[8]       ; D[4]          ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; SW[8]       ; D[5]          ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; SW[8]       ; D[6]          ; 9.315  ; 9.315  ; 9.315  ; 9.315  ;
; SW[8]       ; D[7]          ; 9.649  ; 9.649  ; 9.649  ; 9.649  ;
; SW[8]       ; LEDG[1]       ; 8.856  ;        ;        ; 8.856  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.625  ; 8.625  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.538  ; 8.538  ; 8.538  ; 8.538  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; SW[9]       ; D[0]          ; 10.513 ; 10.513 ; 10.513 ; 10.513 ;
; SW[9]       ; D[1]          ; 12.112 ; 12.112 ; 12.112 ; 12.112 ;
; SW[9]       ; D[2]          ; 12.084 ; 12.084 ; 12.084 ; 12.084 ;
; SW[9]       ; D[3]          ; 11.731 ; 11.739 ; 11.739 ; 11.731 ;
; SW[9]       ; D[4]          ; 11.018 ; 11.416 ; 11.416 ; 11.018 ;
; SW[9]       ; D[5]          ; 11.439 ; 11.439 ; 11.439 ; 11.439 ;
; SW[9]       ; D[6]          ; 11.436 ; 11.436 ; 11.436 ; 11.436 ;
; SW[9]       ; D[7]          ; 11.770 ; 11.770 ; 11.770 ; 11.770 ;
; SW[9]       ; FL_ADDR[14]   ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[9]       ; FL_ADDR[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; FL_ADDR[16]   ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.184 ; 13.184 ;        ;
; SW[9]       ; FL_CE_N       ; 13.181 ; 11.956 ; 11.956 ; 13.181 ;
; SW[9]       ; LEDG[0]       ; 12.294 ;        ;        ; 12.294 ;
; SW[9]       ; LEDG[1]       ; 12.264 ;        ;        ; 12.264 ;
; SW[9]       ; LEDG[3]       ;        ; 12.288 ; 12.288 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 11.206 ; 11.206 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 11.416 ; 11.416 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 11.614 ; 11.614 ;        ;
; SW[9]       ; LEDR[6]       ; 12.807 ;        ;        ; 12.807 ;
; SW[9]       ; LEDR[8]       ; 12.404 ;        ;        ; 12.404 ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.033 ; 12.033 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.144 ; 12.144 ; 12.144 ; 12.144 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.098 ; 12.098 ; 12.098 ; 12.098 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.683 ; 12.683 ; 12.683 ; 12.683 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; SW[9]       ; SRAM_DQ[8]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[9]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[10]   ; 13.097 ; 13.097 ; 13.097 ; 13.097 ;
; SW[9]       ; SRAM_DQ[11]   ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.114 ; 13.114 ; 13.114 ; 13.114 ;
; SW[9]       ; SRAM_DQ[13]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[14]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; SW[9]       ; U1OE_n        ;        ; 10.192 ; 10.192 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; WR_n        ; SRAM_DQ[1]    ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; WR_n        ; SRAM_DQ[2]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; WR_n        ; SRAM_DQ[3]    ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; WR_n        ; SRAM_DQ[4]    ; 13.811 ; 13.811 ; 13.811 ; 13.811 ;
; WR_n        ; SRAM_DQ[5]    ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; WR_n        ; SRAM_DQ[6]    ; 13.819 ; 13.819 ; 13.819 ; 13.819 ;
; WR_n        ; SRAM_DQ[7]    ; 13.824 ; 13.824 ; 13.824 ; 13.824 ;
; WR_n        ; SRAM_DQ[8]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[9]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[10]   ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; WR_n        ; SRAM_DQ[11]   ; 14.225 ; 14.225 ; 14.225 ; 14.225 ;
; WR_n        ; SRAM_DQ[12]   ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; WR_n        ; SRAM_DQ[13]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[14]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[15]   ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; WR_n        ; SRAM_WE_N     ; 10.618 ;        ;        ; 10.618 ;
; WR_n        ; U1OE_n        ; 15.988 ;        ;        ; 15.988 ;
+-------------+---------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 17.997 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.679 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 18.673 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.645 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.300 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.300 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.000 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 17.997 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.331 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.509 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.191 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 21.185 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.157 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.812 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.812 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.512 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.509 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.843 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 19.645 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.691 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.701 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.645 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.655 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 20.230 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.938 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 20.238 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 20.243 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 20.713 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 20.713 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.709 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 20.704 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 20.726 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.719 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.719 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.829 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; A[2]       ; 10.638 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.320 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.314 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.286 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.941 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.941 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.641 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.638 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.972 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.638 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.320 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.314 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.286 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.941 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.941 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.641 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.638 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.972 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307 ;      ; Fall       ; A[2]            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 17.997    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 18.679    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 18.673    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 18.645    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 18.300    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 18.300    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 18.000    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 17.997    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 18.331    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 20.509    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 21.191    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 21.185    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 21.157    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 20.812    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 20.812    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 20.512    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 20.509    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 20.843    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 19.645    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 19.691    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 19.701    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 19.645    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 19.655    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 20.230    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 19.938    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 20.238    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 20.243    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 20.713    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 20.713    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 20.709    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 20.704    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 20.726    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 20.719    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 20.719    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 19.829    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 10.638    ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.320    ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.314    ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.286    ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.941    ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.941    ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.641    ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.638    ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.972    ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197    ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307    ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 10.638    ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 11.320    ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 11.314    ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 11.286    ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 10.941    ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 10.941    ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 10.641    ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 10.638    ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 10.972    ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 11.188    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 11.234    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 11.244    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 11.188    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 11.198    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 11.773    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 11.481    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 11.781    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 11.786    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 12.191    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 12.191    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 12.187    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 12.182    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 12.204    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 12.197    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 12.197    ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 11.307    ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_i     ; -2.843 ; -58.328       ;
; A[2]        ; -0.619 ; -1.713        ;
; sd_sel_q[0] ; 0.155  ; 0.000         ;
; CLOCK_50    ; 1.343  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; A[2]        ; -5.282 ; -45.425       ;
; CLOCK_50    ; -0.963 ; -0.963        ;
; clock_i     ; -0.253 ; -0.253        ;
; sd_sel_q[0] ; -0.063 ; -0.063        ;
+-------------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clock_i ; 0.227 ; 0.000         ;
; A[2]    ; 2.043 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[2]    ; -1.306 ; -11.611       ;
; clock_i ; 0.653  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; CLOCK_50    ; -1.380 ; -2.380          ;
; A[2]        ; -1.222 ; -60.810         ;
; clock_i     ; -0.500 ; -47.000         ;
; sd_sel_q[0] ; 0.500  ; 0.000           ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_i'                                                                                                                 ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.843 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[2]         ; clock_i     ; 0.500        ; -2.807     ; 0.568      ;
; -2.717 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.443      ;
; -2.717 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.443      ;
; -2.669 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.395      ;
; -2.669 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.395      ;
; -2.667 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.393      ;
; -2.667 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.393      ;
; -2.667 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.393      ;
; -2.667 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.393      ;
; -2.665 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[2]         ; clock_i     ; 0.500        ; -2.806     ; 0.391      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.761 ; exp_slot:exp|exp_reg[7]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.518      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.714 ; exp_slot:exp|exp_reg[6]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.775     ; 1.471      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.643 ; exp_slot:exp|exp_reg[3]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.488      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.634 ; exp_slot:exp|exp_reg[0]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.479      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[11]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[12]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[13]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[14]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[15]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.612 ; exp_slot:exp|exp_reg[1]        ; tmr_cnt_q[8]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.457      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[0]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[1]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[2]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[3]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[4]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[5]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[6]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[7]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[9]                ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
; -1.589 ; exp_slot:exp|exp_reg[2]        ; tmr_cnt_q[10]               ; A[2]         ; clock_i     ; 0.500        ; -0.687     ; 1.434      ;
+--------+--------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[2]'                                                                                                             ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.619 ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; 0.500        ; -0.665     ; 0.486      ;
; -0.527 ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; 0.500        ; -0.666     ; 0.393      ;
; -0.375 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.666     ; 0.741      ;
; -0.192 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; -0.666     ; 0.558      ;
; 0.704  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 3.031      ;
; 0.788  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.947      ;
; 0.788  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.947      ;
; 0.788  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.947      ;
; 0.788  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.947      ;
; 0.788  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.947      ;
; 0.802  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.933      ;
; 0.802  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.933      ;
; 0.802  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.933      ;
; 0.802  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.933      ;
; 0.802  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.933      ;
; 0.803  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.932      ;
; 0.803  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.932      ;
; 0.803  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.932      ;
; 0.803  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.932      ;
; 0.859  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.876      ;
; 0.859  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.876      ;
; 0.859  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.876      ;
; 0.859  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.876      ;
; 0.859  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.500        ; 3.203      ; 2.876      ;
; 1.204  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 3.031      ;
; 1.288  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.947      ;
; 1.288  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.947      ;
; 1.288  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.947      ;
; 1.288  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.947      ;
; 1.288  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.947      ;
; 1.302  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.933      ;
; 1.302  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.933      ;
; 1.302  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.933      ;
; 1.302  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.933      ;
; 1.302  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.933      ;
; 1.303  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.932      ;
; 1.303  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.932      ;
; 1.303  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.932      ;
; 1.303  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.932      ;
; 1.359  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.876      ;
; 1.359  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.876      ;
; 1.359  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.876      ;
; 1.359  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.876      ;
; 1.359  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 1.000        ; 3.203      ; 2.876      ;
; 2.704  ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 2.490      ; 0.818      ;
; 2.887  ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 1.000        ; 2.491      ; 0.636      ;
; 3.483  ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.833      ; 1.074      ;
; 3.690  ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.811      ; 0.325      ;
; 3.887  ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.834      ; 0.672      ;
; 3.912  ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.834      ; 0.570      ;
; 3.925  ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.810      ; 0.325      ;
; 4.055  ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.809      ; 0.474      ;
; 4.065  ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.745      ; 0.325      ;
; 4.078  ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 1.000        ; 3.744      ; 0.325      ;
; 4.966  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.241      ; 0.948      ;
; 4.996  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.500        ; 5.242      ; 0.919      ;
; 5.466  ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.241      ; 0.948      ;
; 5.496  ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 1.000        ; 5.242      ; 0.919      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sd_sel_q[0]'                                                                       ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; 0.155 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.500        ; 0.620      ; 0.698      ;
; 0.655 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 1.000        ; 0.620      ; 0.698      ;
+-------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[2]'                                                                                                              ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.282 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 5.908      ; 0.919      ;
; -5.252 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; 0.000        ; 5.907      ; 0.948      ;
; -4.782 ; sd_sel_q[0]             ; sd_chg_q[0]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 5.908      ; 0.919      ;
; -4.752 ; sd_sel_q[0]             ; sd_chg_q[1]~_emulated       ; sd_sel_q[0]  ; A[2]        ; -0.500       ; 5.907      ; 0.948      ;
; -3.486 ; exp_slot:exp|exp_reg[0] ; exp_slot:exp|cpu_q[0]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.811      ; 0.325      ;
; -3.485 ; exp_slot:exp|exp_reg[3] ; exp_slot:exp|cpu_q[3]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.810      ; 0.325      ;
; -3.420 ; exp_slot:exp|exp_reg[7] ; exp_slot:exp|cpu_q[7]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.745      ; 0.325      ;
; -3.419 ; exp_slot:exp|exp_reg[6] ; exp_slot:exp|cpu_q[6]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.744      ; 0.325      ;
; -3.335 ; exp_slot:exp|exp_reg[2] ; exp_slot:exp|cpu_q[2]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.809      ; 0.474      ;
; -3.264 ; exp_slot:exp|exp_reg[1] ; exp_slot:exp|cpu_q[1]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.834      ; 0.570      ;
; -3.162 ; exp_slot:exp|exp_reg[5] ; exp_slot:exp|cpu_q[5]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.834      ; 0.672      ;
; -3.157 ; sd_sel_q[1]             ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.641      ; 0.636      ;
; -2.974 ; sd_sel_q[1]             ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 3.640      ; 0.818      ;
; -2.759 ; exp_slot:exp|exp_reg[4] ; exp_slot:exp|cpu_q[4]$latch ; A[2]         ; A[2]        ; 0.000        ; 3.833      ; 1.074      ;
; -0.479 ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.876      ;
; -0.479 ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.876      ;
; -0.479 ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.876      ;
; -0.479 ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.876      ;
; -0.479 ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.876      ;
; -0.423 ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.932      ;
; -0.423 ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.932      ;
; -0.423 ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.932      ;
; -0.423 ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.932      ;
; -0.422 ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.933      ;
; -0.422 ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.933      ;
; -0.422 ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.933      ;
; -0.422 ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.933      ;
; -0.422 ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.933      ;
; -0.408 ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.947      ;
; -0.408 ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.947      ;
; -0.408 ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.947      ;
; -0.408 ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.947      ;
; -0.408 ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 2.947      ;
; -0.324 ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; 0.000        ; 3.203      ; 3.031      ;
; -0.260 ; sd_chg_q[0]~_emulated   ; sd_chg_q[0]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.666      ; 0.558      ;
; -0.077 ; sd_chg_q[1]~_emulated   ; sd_chg_q[1]~_emulated       ; A[2]         ; A[2]        ; 0.000        ; 0.666      ; 0.741      ;
; 0.021  ; A[2]                    ; s_ff[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.876      ;
; 0.021  ; A[2]                    ; s_ff[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.876      ;
; 0.021  ; A[2]                    ; s_ff[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.876      ;
; 0.021  ; A[2]                    ; s_ff[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.876      ;
; 0.021  ; A[2]                    ; s_ff[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.876      ;
; 0.075  ; sd_chg_q[0]~_emulated   ; sd_chg_s[0]                 ; A[2]         ; A[2]        ; -0.500       ; 0.666      ; 0.393      ;
; 0.077  ; A[2]                    ; s_fc[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.932      ;
; 0.077  ; A[2]                    ; s_fc[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.932      ;
; 0.077  ; A[2]                    ; s_fc[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.932      ;
; 0.077  ; A[2]                    ; s_fc[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.932      ;
; 0.078  ; A[2]                    ; s_fe[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.933      ;
; 0.078  ; A[2]                    ; s_fe[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.933      ;
; 0.078  ; A[2]                    ; s_fe[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.933      ;
; 0.078  ; A[2]                    ; s_fe[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.933      ;
; 0.078  ; A[2]                    ; s_fe[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.933      ;
; 0.092  ; A[2]                    ; s_fd[0]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.947      ;
; 0.092  ; A[2]                    ; s_fd[1]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.947      ;
; 0.092  ; A[2]                    ; s_fd[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.947      ;
; 0.092  ; A[2]                    ; s_fd[3]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.947      ;
; 0.092  ; A[2]                    ; s_fd[4]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 2.947      ;
; 0.167  ; sd_chg_q[1]~_emulated   ; sd_chg_s[1]                 ; A[2]         ; A[2]        ; -0.500       ; 0.667      ; 0.486      ;
; 0.176  ; A[2]                    ; s_fc[2]                     ; A[2]         ; A[2]        ; -0.500       ; 3.203      ; 3.031      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clock_i   ; clock_i ; clock_i      ; CLOCK_50    ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_i'                                                                                                                       ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.253 ; s_sd_miso                       ; spi:portaspi|shift_reg_s[0]     ; sd_sel_q[0]  ; clock_i     ; -0.500       ; 0.864      ; 0.263      ;
; 0.215  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.398      ;
; 0.320  ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.473      ;
; 0.355  ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.507      ;
; 0.359  ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.527      ;
; 0.378  ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.530      ;
; 0.379  ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.532      ;
; 0.382  ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.535      ;
; 0.427  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.578      ;
; 0.431  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.584      ;
; 0.453  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.605      ;
; 0.456  ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.608      ;
; 0.456  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.608      ;
; 0.457  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.609      ;
; 0.458  ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.610      ;
; 0.482  ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.633      ;
; 0.493  ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.645      ;
; 0.497  ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.654      ;
; 0.504  ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.657      ;
; 0.511  ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.667      ;
; 0.520  ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.672      ;
; 0.522  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.675      ;
; 0.524  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.677      ;
; 0.525  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.678      ;
; 0.528  ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.683      ;
; 0.532  ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.685      ;
; 0.532  ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.686      ;
; 0.533  ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.687      ;
; 0.534  ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; clock_i      ; clock_i     ; 0.000        ; -0.001     ; 0.687      ;
; 0.537  ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.689      ;
; 0.546  ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.700      ;
; 0.549  ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.701      ;
; 0.549  ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.702      ;
; 0.550  ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.706      ;
; 0.563  ; tmr_cnt_q[0]                    ; tmr_cnt_q[3]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.718      ;
; 0.567  ; spi:portaspi|count_q[0]         ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.720      ;
; 0.567  ; tmr_cnt_q[1]                    ; tmr_cnt_q[4]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; tmr_cnt_q[2]                    ; tmr_cnt_q[5]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; tmr_cnt_q[11]                   ; tmr_cnt_q[14]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[0]     ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; tmr_cnt_q[4]                    ; tmr_cnt_q[7]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; tmr_cnt_q[9]                    ; tmr_cnt_q[12]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.723      ;
; 0.575  ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; clock_i      ; clock_i     ; 0.000        ; 0.001      ; 0.728      ;
; 0.581  ; tmr_cnt_q[3]                    ; tmr_cnt_q[6]                    ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; tmr_cnt_q[8]                    ; tmr_cnt_q[11]                   ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.733      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sd_sel_q[0]'                                                                         ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+
; -0.063 ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; 0.000        ; 0.620      ; 0.698      ;
; 0.437  ; sd_sel_q[0] ; s_sd_miso ; sd_sel_q[0]  ; sd_sel_q[0] ; -0.500       ; 0.620      ; 0.698      ;
+--------+-------------+-----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_i'                                                                                          ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.227 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 1.000        ; 0.000      ; 0.805      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[2]'                                                                                                          ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.043 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.296      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
; 2.186 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; 0.500        ; 2.807      ; 1.153      ;
+-------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[2]'                                                                                                            ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.306 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.153      ;
; -1.163 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; clock_i      ; A[2]        ; -0.500       ; 2.807      ; 1.296      ;
+--------+-----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_i'                                                                                           ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.653 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; clock_i      ; clock_i     ; 0.000        ; 0.000      ; 0.805      ;
+-------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_i|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_i|clk      ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[2]'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[2]  ; Rise       ; A[2]                           ;
; -1.166 ; -0.166       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.166 ; -0.166       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[0]~_emulated          ;
; -1.166 ; -0.166       ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.166 ; -0.166       ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_chg_q[1]~_emulated          ;
; -1.166 ; -0.166       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.166 ; -0.166       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[0]                    ;
; -1.166 ; -0.166       ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -1.166 ; -0.166       ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; sd_chg_s[1]                    ;
; -0.984 ; 0.016        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.984 ; 0.016        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[0]                    ;
; -0.984 ; 0.016        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.984 ; 0.016        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; sd_sel_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; exp_slot:exp|exp_reg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank1_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Rise       ; rom_bank2_q[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fc[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fd[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_fe[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; s_ff[4]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[2]  ; Fall       ; spi:portaspi|spi_data_buf_s[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[2]  ; Fall       ; spi:portaspi|start_s           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_i'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|count_q[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_clr_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|ff_q               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|prev_spi_clk_s     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|shift_reg_s[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_buf_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_clk_out_s      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|spi_data_q[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_cleaning ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_done     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|state_s.s_running  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; spi:portaspi|wait_n_s           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_i ; Rise       ; tmr_cnt_q[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_i ; Rise       ; clock_i~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sd_sel_q[0]'                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Fall       ; s_sd_miso           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; s_sd_miso~1|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_sel_q[0] ; Rise       ; sd_sel_q[0]|regout  ;
+-------+--------------+----------------+------------------+-------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.494  ; 1.494  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.494  ; 1.494  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 2.254  ; 2.254  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.049  ; 2.049  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.254  ; 2.254  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 1.830  ; 1.830  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.176  ; 0.176  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.672 ; -0.672 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.672 ; -0.672 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.803 ; -0.803 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.688 ; -3.688 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.780 ; -3.780 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.688 ; -3.688 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 3.271  ; 3.271  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 2.411  ; 2.411  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 2.861  ; 2.861  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; -0.204 ; -0.204 ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 2.341  ; 2.341  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 2.755  ; 2.755  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 2.489  ; 2.489  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 3.271  ; 3.271  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 2.905  ; 2.905  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.539  ; 2.539  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 2.036  ; 2.036  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 2.254  ; 2.254  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.539  ; 2.539  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.110  ; 2.110  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 1.564  ; 1.564  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 1.700  ; 1.700  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.136  ; 2.136  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.449  ; 2.449  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.928 ; -0.928 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.928 ; -0.928 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.311 ; -0.311 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.059 ; -1.059 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.944 ; -3.944 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.945 ; -3.945 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.944 ; -3.944 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 5.634  ; 5.634  ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 3.807  ; 3.807  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 4.257  ; 4.257  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 1.037  ; 1.037  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 3.672  ; 3.672  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 5.118  ; 5.118  ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 4.852  ; 4.852  ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 5.634  ; 5.634  ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 5.268  ; 5.268  ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 4.795  ; 4.795  ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 5.385  ; 5.385  ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 4.680  ; 4.680  ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 4.902  ; 4.902  ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 4.946  ; 4.946  ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 4.478  ; 4.478  ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 4.683  ; 4.683  ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 3.794  ; 3.794  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 3.234  ; 3.234  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 2.711  ; 2.711  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 2.821  ; 2.821  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 3.106  ; 3.106  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 2.576  ; 2.576  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 2.528  ; 2.528  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 2.384  ; 2.384  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 2.902  ; 2.902  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 3.234  ; 3.234  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 3.343  ; 3.343  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 3.343  ; 3.343  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 3.212  ; 3.212  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 3.793  ; 3.793  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 1.625  ; 1.625  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 1.625  ; 1.625  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 3.159  ; 3.159  ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; 4.129  ; 4.129  ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; 3.761  ; 3.761  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; -0.145 ; -0.145 ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; -0.145 ; -0.145 ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 0.102  ; 0.102  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.102  ; 0.102  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; -0.243 ; -0.243 ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; -0.484 ; -0.484 ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; -0.056 ; -0.056 ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 1.550  ; 1.550  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 1.550  ; 1.550  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 1.681  ; 1.681  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 4.566  ; 4.566  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.566  ; 4.566  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 4.474  ; 4.474  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.479  ; 0.479  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.291 ; -1.291 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.878 ; -1.878 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.479  ; 0.479  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -2.122 ; -2.122 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.536 ; -2.536 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.270 ; -2.270 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -3.052 ; -3.052 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.686 ; -2.686 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 0.787  ; 0.787  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.036  ; 0.036  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.085  ; 0.085  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 0.679  ; 0.679  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.737  ; 0.737  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 0.744  ; 0.744  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 0.787  ; 0.787  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 0.660  ; 0.660  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 0.650  ; 0.650  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 1.715  ; 1.715  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 1.715  ; 1.715  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 0.560  ; 0.560  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 1.846  ; 1.846  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 4.731  ; 4.731  ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 4.731  ; 4.731  ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 4.730  ; 4.730  ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.697 ; -0.697 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.299 ; -3.299 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.917 ; -3.917 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.697 ; -0.697 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.308 ; -3.308 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.752 ; -4.752 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.486 ; -4.486 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -5.268 ; -5.268 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.902 ; -4.902 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.429 ; -4.429 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -5.019 ; -5.019 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.314 ; -4.314 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.536 ; -4.536 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.580 ; -4.580 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.112 ; -4.112 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.754 ; -3.754 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.352 ; -3.352 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.264 ; -2.264 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.591 ; -2.591 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.701 ; -2.701 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.986 ; -2.986 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.456 ; -2.456 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.408 ; -2.408 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.264 ; -2.264 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.782 ; -2.782 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -3.114 ; -3.114 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.697 ; -2.697 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.697 ; -2.697 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.566 ; -2.566 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.631 ; -3.631 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.463 ; -1.463 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.463 ; -1.463 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.005 ; -3.005 ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; -3.721 ; -3.721 ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; -3.353 ; -3.353 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 3.880  ; 3.880  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 8.471  ; 8.471  ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 8.471  ; 8.471  ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 8.277  ; 8.277  ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 7.874  ; 7.874  ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 8.310  ; 8.310  ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 8.182  ; 8.182  ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 8.168  ; 8.168  ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 8.164  ; 8.164  ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 8.254  ; 8.254  ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 7.841  ; 7.841  ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400  ; 5.400  ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 7.189  ; 7.189  ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 7.101  ; 7.101  ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.982  ; 6.982  ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 7.841  ; 7.841  ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 7.884  ; 7.884  ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.889  ; 5.889  ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.809  ; 5.809  ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.732  ; 5.732  ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.776  ; 5.776  ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.774  ; 5.774  ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.826  ; 5.826  ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.871  ; 5.871  ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.889  ; 5.889  ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 7.099  ; 7.099  ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.944  ; 6.944  ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 7.044  ; 7.044  ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 7.099  ; 7.099  ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.906  ; 6.906  ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.501  ; 6.501  ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 6.942  ; 6.942  ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 6.975  ; 6.975  ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 5.091  ; 5.091  ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.091  ; 5.091  ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.007  ; 5.007  ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865  ; 4.865  ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.086  ; 5.086  ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.575  ; 4.575  ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.566  ; 4.566  ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.578  ; 4.578  ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.271  ; 6.271  ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 5.446  ; 5.446  ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.027  ; 5.027  ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.271  ; 6.271  ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 5.264  ; 5.264  ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.817  ; 5.817  ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817  ; 5.817  ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.916  ; 4.916  ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.371  ; 4.371  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 3.880  ; 3.880  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 10.295 ; 10.295 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 10.295 ; 10.295 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 10.101 ; 10.101 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 10.255 ; 10.255 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 10.134 ; 10.134 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 10.006 ; 10.006 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 9.653  ; 9.653  ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 9.649  ; 9.649  ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 9.739  ; 9.739  ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 6.482  ; 6.482  ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400  ; 5.400  ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 6.231  ; 6.231  ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 6.145  ; 6.145  ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 6.284  ; 6.284  ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 6.482  ; 6.482  ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 6.774  ; 6.774  ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.429  ; 6.429  ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.326  ; 6.326  ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.429  ; 6.429  ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.310  ; 6.310  ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.410  ; 6.410  ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.428  ; 6.428  ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.346  ; 6.346  ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.428  ; 6.428  ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.479  ; 6.479  ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.474  ; 6.474  ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.307  ; 6.307  ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.313  ; 6.313  ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.325  ; 6.325  ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.329  ; 6.329  ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.479  ; 6.479  ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.350  ; 6.350  ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 6.928  ; 6.928  ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 6.315  ; 6.315  ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 6.928  ; 6.928  ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865  ; 4.865  ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 6.310  ; 6.310  ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 6.496  ; 6.496  ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 6.279  ; 6.279  ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 6.292  ; 6.292  ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 6.251  ; 6.251  ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 6.251  ; 6.251  ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 6.131  ; 6.131  ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 8.241  ; 8.241  ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817  ; 5.817  ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 7.259  ; 7.259  ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 7.745  ; 7.745  ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 8.241  ; 8.241  ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 8.071  ; 8.071  ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 6.837  ; 6.837  ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 8.048  ; 8.048  ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 8.034  ; 8.034  ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 4.371  ; 4.371  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 5.754  ; 5.754  ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 5.339  ; 5.339  ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 5.754  ; 5.754  ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.895  ; 4.895  ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.863  ; 4.863  ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.622  ; 4.622  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.691  ; 4.691  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 4.714  ; 4.714  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.733  ; 4.733  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.274  ; 4.274  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.274  ; 4.274  ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 4.058  ; 4.058  ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 4.144  ; 4.144  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.889  ; 3.889  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894  ; 3.894  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.116  ; 4.116  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 4.427  ; 4.427  ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.023  ; 4.023  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427  ; 4.427  ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.613  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.768  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.768  ;        ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;        ; 2.851  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 4.427  ; 4.427  ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 4.023  ; 4.023  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427  ; 4.427  ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 3.613  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 2.768  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 2.768  ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 2.851  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 3.880 ; 3.880 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.647 ; 4.647 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.815 ; 4.815 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 4.647 ; 4.647 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.780 ; 4.780 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.910 ; 4.910 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.689 ; 4.689 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.752 ; 4.752 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.667 ; 4.667 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.785 ; 4.785 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.921 ; 4.921 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 5.007 ; 5.007 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.921 ; 4.921 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.060 ; 5.060 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.258 ; 5.258 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.743 ; 4.743 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.667 ; 5.667 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.745 ; 5.745 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.667 ; 5.667 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.710 ; 5.710 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.710 ; 5.710 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.759 ; 5.759 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.803 ; 5.803 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.819 ; 5.819 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.370 ; 6.370 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.762 ; 6.762 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 6.856 ; 6.856 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 6.910 ; 6.910 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.724 ; 6.724 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.370 ; 6.370 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 6.816 ; 6.816 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 6.848 ; 6.848 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.091 ; 5.091 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.007 ; 5.007 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865 ; 4.865 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.086 ; 5.086 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.575 ; 4.575 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.578 ; 4.578 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.907 ; 4.907 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.027 ; 5.027 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.907 ; 4.907 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.780 ; 4.780 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.817 ; 5.817 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817 ; 5.817 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.916 ; 4.916 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.968 ; 3.968 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 3.880 ; 3.880 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.647 ; 4.647 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.815 ; 4.815 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 4.647 ; 4.647 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.780 ; 4.780 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.910 ; 4.910 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.689 ; 4.689 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.752 ; 4.752 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.667 ; 4.667 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.785 ; 4.785 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.921 ; 4.921 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 5.007 ; 5.007 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.921 ; 4.921 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.060 ; 5.060 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.258 ; 5.258 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.743 ; 4.743 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.070 ; 6.070 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.099 ; 6.099 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.197 ; 6.197 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.070 ; 6.070 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.184 ; 6.184 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.202 ; 6.202 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.112 ; 6.112 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.195 ; 6.195 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.002 ; 6.002 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.173 ; 6.173 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.002 ; 6.002 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.008 ; 6.008 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.022 ; 6.022 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.027 ; 6.027 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.178 ; 6.178 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.046 ; 6.046 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.091 ; 5.091 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.007 ; 5.007 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865 ; 4.865 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.086 ; 5.086 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.575 ; 4.575 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.578 ; 4.578 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.907 ; 4.907 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.027 ; 5.027 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.907 ; 4.907 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.817 ; 5.817 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817 ; 5.817 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.593 ; 6.593 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.844 ; 6.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.262 ; 7.262 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.796 ; 6.796 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.916 ; 4.916 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.891 ; 6.891 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.877 ; 6.877 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.968 ; 3.968 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.960 ; 3.960 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.430 ; 4.430 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.667 ; 4.667 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.483 ; 4.483 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.273 ; 4.273 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.041 ; 4.041 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.073 ; 4.073 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.960 ; 3.960 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.102 ; 4.102 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.274 ; 4.274 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.274 ; 4.274 ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 4.058 ; 4.058 ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 4.144 ; 4.144 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.889 ; 3.889 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894 ; 3.894 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.116 ; 4.116 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.613 ; 3.923 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.923 ; 3.923 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427 ; 4.427 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.613 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.768 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.768 ;       ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;       ; 2.851 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.923 ; 3.613 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.923 ; 3.923 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427 ; 4.427 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.613 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.768 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.768 ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 2.851 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 10.199 ; 9.894  ; 9.894  ; 10.199 ;
; A[0]        ; D[1]          ; 10.297 ; 10.297 ; 10.297 ; 10.297 ;
; A[0]        ; D[2]          ; 10.164 ; 10.172 ; 10.172 ; 10.164 ;
; A[0]        ; D[3]          ; 10.025 ; 9.720  ; 9.720  ; 10.025 ;
; A[0]        ; D[4]          ; 9.790  ; 9.588  ; 9.588  ; 9.790  ;
; A[0]        ; D[5]          ; 10.360 ; 10.360 ; 10.360 ; 10.360 ;
; A[0]        ; D[6]          ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; A[0]        ; D[7]          ; 10.333 ; 10.333 ; 10.333 ; 10.333 ;
; A[0]        ; FL_ADDR[0]    ; 5.907  ;        ;        ; 5.907  ;
; A[0]        ; FL_ADDR[14]   ; 7.777  ; 7.777  ; 7.777  ; 7.777  ;
; A[0]        ; FL_ADDR[15]   ; 7.691  ; 7.691  ; 7.691  ; 7.691  ;
; A[0]        ; FL_ADDR[16]   ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; A[0]        ; FL_ADDR[17]   ; 8.028  ;        ;        ; 8.028  ;
; A[0]        ; FL_CE_N       ; 7.513  ; 8.320  ; 8.320  ; 7.513  ;
; A[0]        ; LEDG[0]       ;        ; 7.861  ; 7.861  ;        ;
; A[0]        ; LEDG[1]       ;        ; 7.777  ; 7.777  ;        ;
; A[0]        ; LEDG[2]       ; 7.635  ;        ;        ; 7.635  ;
; A[0]        ; LEDG[3]       ; 7.856  ;        ;        ; 7.856  ;
; A[0]        ; LEDG[4]       ; 7.345  ;        ;        ; 7.345  ;
; A[0]        ; LEDG[5]       ; 7.336  ;        ;        ; 7.336  ;
; A[0]        ; LEDG[6]       ; 7.348  ;        ;        ; 7.348  ;
; A[0]        ; LEDR[6]       ;        ; 7.797  ; 7.797  ;        ;
; A[0]        ; LEDR[8]       ;        ; 7.677  ; 7.677  ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 5.861  ;        ;        ; 5.861  ;
; A[0]        ; SRAM_CE_N     ; 7.686  ;        ;        ; 7.686  ;
; A[0]        ; SRAM_DQ[0]    ; 7.702  ; 7.702  ; 7.702  ; 7.702  ;
; A[0]        ; SRAM_DQ[1]    ; 7.712  ; 7.712  ; 7.712  ; 7.712  ;
; A[0]        ; SRAM_DQ[2]    ; 7.673  ; 7.673  ; 7.673  ; 7.673  ;
; A[0]        ; SRAM_DQ[3]    ; 7.683  ; 7.683  ; 7.683  ; 7.683  ;
; A[0]        ; SRAM_DQ[4]    ; 7.893  ; 7.893  ; 7.893  ; 7.893  ;
; A[0]        ; SRAM_DQ[5]    ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[0]        ; SRAM_DQ[6]    ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; A[0]        ; SRAM_DQ[7]    ; 7.907  ; 7.907  ; 7.907  ; 7.907  ;
; A[0]        ; SRAM_DQ[8]    ; 8.015  ; 8.015  ; 8.015  ; 8.015  ;
; A[0]        ; SRAM_DQ[9]    ; 8.015  ; 8.015  ; 8.015  ; 8.015  ;
; A[0]        ; SRAM_DQ[10]   ; 8.007  ; 8.007  ; 8.007  ; 8.007  ;
; A[0]        ; SRAM_DQ[11]   ; 8.007  ; 8.007  ; 8.007  ; 8.007  ;
; A[0]        ; SRAM_DQ[12]   ; 8.029  ; 8.029  ; 8.029  ; 8.029  ;
; A[0]        ; SRAM_DQ[13]   ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; A[0]        ; SRAM_DQ[14]   ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; A[0]        ; SRAM_DQ[15]   ; 7.679  ; 7.679  ; 7.679  ; 7.679  ;
; A[1]        ; D[0]          ; 11.129 ; 10.820 ; 10.820 ; 11.129 ;
; A[1]        ; D[1]          ; 11.227 ; 11.227 ; 11.227 ; 11.227 ;
; A[1]        ; D[2]          ; 11.094 ; 10.622 ; 10.622 ; 11.094 ;
; A[1]        ; D[3]          ; 10.955 ; 10.387 ; 10.387 ; 10.955 ;
; A[1]        ; D[4]          ; 10.720 ; 10.387 ; 10.387 ; 10.720 ;
; A[1]        ; D[5]          ; 10.987 ; 10.810 ; 10.810 ; 10.987 ;
; A[1]        ; D[6]          ; 10.874 ; 10.693 ; 10.693 ; 10.874 ;
; A[1]        ; D[7]          ; 11.014 ; 10.783 ; 10.783 ; 11.014 ;
; A[1]        ; FL_ADDR[1]    ; 5.622  ;        ;        ; 5.622  ;
; A[1]        ; FL_ADDR[14]   ; 8.227  ; 8.227  ; 8.227  ; 8.227  ;
; A[1]        ; FL_ADDR[15]   ; 8.141  ; 8.141  ; 8.141  ; 8.141  ;
; A[1]        ; FL_ADDR[16]   ; 8.280  ; 8.280  ; 8.280  ; 8.280  ;
; A[1]        ; FL_ADDR[17]   ; 8.478  ;        ;        ; 8.478  ;
; A[1]        ; FL_CE_N       ; 7.963  ; 8.770  ; 8.770  ; 7.963  ;
; A[1]        ; LEDG[0]       ;        ; 8.311  ; 8.311  ;        ;
; A[1]        ; LEDG[1]       ;        ; 8.227  ; 8.227  ;        ;
; A[1]        ; LEDG[2]       ; 8.085  ;        ;        ; 8.085  ;
; A[1]        ; LEDG[3]       ; 8.306  ;        ;        ; 8.306  ;
; A[1]        ; LEDG[4]       ; 7.795  ;        ;        ; 7.795  ;
; A[1]        ; LEDG[5]       ; 7.786  ;        ;        ; 7.786  ;
; A[1]        ; LEDG[6]       ; 7.798  ;        ;        ; 7.798  ;
; A[1]        ; LEDR[6]       ;        ; 8.247  ; 8.247  ;        ;
; A[1]        ; LEDR[8]       ;        ; 8.127  ; 8.127  ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885  ;        ;        ; 5.885  ;
; A[1]        ; SRAM_CE_N     ; 8.136  ;        ;        ; 8.136  ;
; A[1]        ; SRAM_DQ[0]    ; 8.152  ; 8.152  ; 8.152  ; 8.152  ;
; A[1]        ; SRAM_DQ[1]    ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; A[1]        ; SRAM_DQ[2]    ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; A[1]        ; SRAM_DQ[3]    ; 8.133  ; 8.133  ; 8.133  ; 8.133  ;
; A[1]        ; SRAM_DQ[4]    ; 8.343  ; 8.343  ; 8.343  ; 8.343  ;
; A[1]        ; SRAM_DQ[5]    ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; A[1]        ; SRAM_DQ[6]    ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; A[1]        ; SRAM_DQ[7]    ; 8.357  ; 8.357  ; 8.357  ; 8.357  ;
; A[1]        ; SRAM_DQ[8]    ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; A[1]        ; SRAM_DQ[9]    ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; A[1]        ; SRAM_DQ[10]   ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; A[1]        ; SRAM_DQ[11]   ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; A[1]        ; SRAM_DQ[12]   ; 8.479  ; 8.479  ; 8.479  ; 8.479  ;
; A[1]        ; SRAM_DQ[13]   ; 8.467  ; 8.467  ; 8.467  ; 8.467  ;
; A[1]        ; SRAM_DQ[14]   ; 8.467  ; 8.467  ; 8.467  ; 8.467  ;
; A[1]        ; SRAM_DQ[15]   ; 8.129  ; 8.129  ; 8.129  ; 8.129  ;
; A[3]        ; BUSDIR_n      ;        ; 6.855  ; 6.855  ;        ;
; A[3]        ; D[0]          ; 10.520 ; 10.237 ; 10.237 ; 10.520 ;
; A[3]        ; D[1]          ; 10.618 ; 10.618 ; 10.618 ; 10.618 ;
; A[3]        ; D[2]          ; 10.485 ; 10.037 ; 10.037 ; 10.485 ;
; A[3]        ; D[3]          ; 10.346 ; 9.938  ; 9.938  ; 10.346 ;
; A[3]        ; D[4]          ; 10.111 ; 9.969  ; 9.969  ; 10.111 ;
; A[3]        ; D[5]          ; 10.378 ; 10.225 ; 10.225 ; 10.378 ;
; A[3]        ; D[6]          ; 10.265 ; 10.108 ; 10.108 ; 10.265 ;
; A[3]        ; D[7]          ; 10.405 ; 10.198 ; 10.198 ; 10.405 ;
; A[3]        ; FL_ADDR[3]    ; 5.300  ;        ;        ; 5.300  ;
; A[3]        ; FL_ADDR[14]   ; 7.642  ; 7.642  ; 7.642  ; 7.642  ;
; A[3]        ; FL_ADDR[15]   ; 7.556  ; 7.556  ; 7.556  ; 7.556  ;
; A[3]        ; FL_ADDR[16]   ; 7.695  ; 7.695  ; 7.695  ; 7.695  ;
; A[3]        ; FL_ADDR[17]   ; 7.893  ;        ;        ; 7.893  ;
; A[3]        ; FL_CE_N       ; 7.378  ; 8.185  ; 8.185  ; 7.378  ;
; A[3]        ; LEDG[0]       ;        ; 7.726  ; 7.726  ;        ;
; A[3]        ; LEDG[1]       ;        ; 7.642  ; 7.642  ;        ;
; A[3]        ; LEDG[2]       ; 7.500  ;        ;        ; 7.500  ;
; A[3]        ; LEDG[3]       ; 7.721  ;        ;        ; 7.721  ;
; A[3]        ; LEDG[4]       ; 7.210  ;        ;        ; 7.210  ;
; A[3]        ; LEDG[5]       ; 7.201  ;        ;        ; 7.201  ;
; A[3]        ; LEDG[6]       ; 7.213  ;        ;        ; 7.213  ;
; A[3]        ; LEDR[6]       ;        ; 7.662  ; 7.662  ;        ;
; A[3]        ; LEDR[8]       ;        ; 7.542  ; 7.542  ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 5.710  ;        ;        ; 5.710  ;
; A[3]        ; SRAM_CE_N     ; 7.551  ;        ;        ; 7.551  ;
; A[3]        ; SRAM_DQ[0]    ; 7.567  ; 7.567  ; 7.567  ; 7.567  ;
; A[3]        ; SRAM_DQ[1]    ; 7.577  ; 7.577  ; 7.577  ; 7.577  ;
; A[3]        ; SRAM_DQ[2]    ; 7.538  ; 7.538  ; 7.538  ; 7.538  ;
; A[3]        ; SRAM_DQ[3]    ; 7.548  ; 7.548  ; 7.548  ; 7.548  ;
; A[3]        ; SRAM_DQ[4]    ; 7.758  ; 7.758  ; 7.758  ; 7.758  ;
; A[3]        ; SRAM_DQ[5]    ; 7.649  ; 7.649  ; 7.649  ; 7.649  ;
; A[3]        ; SRAM_DQ[6]    ; 7.766  ; 7.766  ; 7.766  ; 7.766  ;
; A[3]        ; SRAM_DQ[7]    ; 7.772  ; 7.772  ; 7.772  ; 7.772  ;
; A[3]        ; SRAM_DQ[8]    ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; A[3]        ; SRAM_DQ[9]    ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; A[3]        ; SRAM_DQ[10]   ; 7.872  ; 7.872  ; 7.872  ; 7.872  ;
; A[3]        ; SRAM_DQ[11]   ; 7.872  ; 7.872  ; 7.872  ; 7.872  ;
; A[3]        ; SRAM_DQ[12]   ; 7.894  ; 7.894  ; 7.894  ; 7.894  ;
; A[3]        ; SRAM_DQ[13]   ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; A[3]        ; SRAM_DQ[14]   ; 7.882  ; 7.882  ; 7.882  ; 7.882  ;
; A[3]        ; SRAM_DQ[15]   ; 7.544  ; 7.544  ; 7.544  ; 7.544  ;
; A[3]        ; U1OE_n        ;        ; 7.346  ; 7.346  ;        ;
; A[4]        ; BUSDIR_n      ;        ; 7.814  ; 7.814  ;        ;
; A[4]        ; D[0]          ; 11.517 ; 11.826 ; 11.826 ; 11.517 ;
; A[4]        ; D[1]          ; 11.924 ; 11.924 ; 11.924 ; 11.924 ;
; A[4]        ; D[2]          ; 11.289 ; 11.791 ; 11.791 ; 11.289 ;
; A[4]        ; D[3]          ; 11.150 ; 11.652 ; 11.652 ; 11.150 ;
; A[4]        ; D[4]          ; 11.084 ; 11.417 ; 11.417 ; 11.084 ;
; A[4]        ; D[5]          ; 11.671 ; 11.684 ; 11.684 ; 11.671 ;
; A[4]        ; D[6]          ; 11.554 ; 11.571 ; 11.571 ; 11.554 ;
; A[4]        ; D[7]          ; 11.644 ; 11.711 ; 11.711 ; 11.644 ;
; A[4]        ; FL_ADDR[4]    ; 5.337  ;        ;        ; 5.337  ;
; A[4]        ; FL_ADDR[14]   ; 9.088  ; 9.088  ; 9.088  ; 9.088  ;
; A[4]        ; FL_ADDR[15]   ; 9.002  ; 9.002  ; 9.002  ; 9.002  ;
; A[4]        ; FL_ADDR[16]   ; 9.141  ; 9.141  ; 9.141  ; 9.141  ;
; A[4]        ; FL_ADDR[17]   ; 9.339  ;        ;        ; 9.339  ;
; A[4]        ; FL_CE_N       ; 8.824  ; 9.631  ; 9.631  ; 8.824  ;
; A[4]        ; LEDG[0]       ;        ; 9.172  ; 9.172  ;        ;
; A[4]        ; LEDG[1]       ;        ; 9.088  ; 9.088  ;        ;
; A[4]        ; LEDG[2]       ; 8.946  ;        ;        ; 8.946  ;
; A[4]        ; LEDG[3]       ; 9.167  ;        ;        ; 9.167  ;
; A[4]        ; LEDG[4]       ; 8.656  ;        ;        ; 8.656  ;
; A[4]        ; LEDG[5]       ; 8.647  ;        ;        ; 8.647  ;
; A[4]        ; LEDG[6]       ; 8.659  ;        ;        ; 8.659  ;
; A[4]        ; LEDR[6]       ; 7.757  ; 9.108  ; 9.108  ; 7.757  ;
; A[4]        ; LEDR[8]       ;        ; 8.988  ; 8.988  ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542  ;        ;        ; 5.542  ;
; A[4]        ; SRAM_CE_N     ; 8.997  ;        ;        ; 8.997  ;
; A[4]        ; SRAM_DQ[0]    ; 9.013  ; 9.013  ; 9.013  ; 9.013  ;
; A[4]        ; SRAM_DQ[1]    ; 9.023  ; 9.023  ; 9.023  ; 9.023  ;
; A[4]        ; SRAM_DQ[2]    ; 8.984  ; 8.984  ; 8.984  ; 8.984  ;
; A[4]        ; SRAM_DQ[3]    ; 8.994  ; 8.994  ; 8.994  ; 8.994  ;
; A[4]        ; SRAM_DQ[4]    ; 9.204  ; 9.204  ; 9.204  ; 9.204  ;
; A[4]        ; SRAM_DQ[5]    ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; A[4]        ; SRAM_DQ[6]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; A[4]        ; SRAM_DQ[7]    ; 9.218  ; 9.218  ; 9.218  ; 9.218  ;
; A[4]        ; SRAM_DQ[8]    ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; A[4]        ; SRAM_DQ[9]    ; 9.326  ; 9.326  ; 9.326  ; 9.326  ;
; A[4]        ; SRAM_DQ[10]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[4]        ; SRAM_DQ[11]   ; 9.318  ; 9.318  ; 9.318  ; 9.318  ;
; A[4]        ; SRAM_DQ[12]   ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; A[4]        ; SRAM_DQ[13]   ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; A[4]        ; SRAM_DQ[14]   ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; A[4]        ; SRAM_DQ[15]   ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[4]        ; U1OE_n        ;        ; 8.305  ; 8.305  ;        ;
; A[5]        ; BUSDIR_n      ;        ; 7.548  ; 7.548  ;        ;
; A[5]        ; D[0]          ; 11.251 ; 11.560 ; 11.560 ; 11.251 ;
; A[5]        ; D[1]          ; 11.658 ; 11.658 ; 11.658 ; 11.658 ;
; A[5]        ; D[2]          ; 11.023 ; 11.525 ; 11.525 ; 11.023 ;
; A[5]        ; D[3]          ; 10.884 ; 11.386 ; 11.386 ; 10.884 ;
; A[5]        ; D[4]          ; 10.818 ; 11.151 ; 11.151 ; 10.818 ;
; A[5]        ; D[5]          ; 11.405 ; 11.418 ; 11.418 ; 11.405 ;
; A[5]        ; D[6]          ; 11.288 ; 11.305 ; 11.305 ; 11.288 ;
; A[5]        ; D[7]          ; 11.378 ; 11.445 ; 11.445 ; 11.378 ;
; A[5]        ; FL_ADDR[5]    ; 5.062  ;        ;        ; 5.062  ;
; A[5]        ; FL_ADDR[14]   ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; A[5]        ; FL_ADDR[15]   ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; A[5]        ; FL_ADDR[16]   ; 8.875  ; 8.875  ; 8.875  ; 8.875  ;
; A[5]        ; FL_ADDR[17]   ; 9.073  ;        ;        ; 9.073  ;
; A[5]        ; FL_CE_N       ; 8.558  ; 9.365  ; 9.365  ; 8.558  ;
; A[5]        ; LEDG[0]       ;        ; 8.906  ; 8.906  ;        ;
; A[5]        ; LEDG[1]       ;        ; 8.822  ; 8.822  ;        ;
; A[5]        ; LEDG[2]       ; 8.680  ;        ;        ; 8.680  ;
; A[5]        ; LEDG[3]       ; 8.901  ;        ;        ; 8.901  ;
; A[5]        ; LEDG[4]       ; 8.390  ;        ;        ; 8.390  ;
; A[5]        ; LEDG[5]       ; 8.381  ;        ;        ; 8.381  ;
; A[5]        ; LEDG[6]       ; 8.393  ;        ;        ; 8.393  ;
; A[5]        ; LEDR[6]       ; 7.491  ; 8.842  ; 8.842  ; 7.491  ;
; A[5]        ; LEDR[8]       ;        ; 8.722  ; 8.722  ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320  ;        ;        ; 5.320  ;
; A[5]        ; SRAM_CE_N     ; 8.731  ;        ;        ; 8.731  ;
; A[5]        ; SRAM_DQ[0]    ; 8.747  ; 8.747  ; 8.747  ; 8.747  ;
; A[5]        ; SRAM_DQ[1]    ; 8.757  ; 8.757  ; 8.757  ; 8.757  ;
; A[5]        ; SRAM_DQ[2]    ; 8.718  ; 8.718  ; 8.718  ; 8.718  ;
; A[5]        ; SRAM_DQ[3]    ; 8.728  ; 8.728  ; 8.728  ; 8.728  ;
; A[5]        ; SRAM_DQ[4]    ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; A[5]        ; SRAM_DQ[5]    ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; A[5]        ; SRAM_DQ[6]    ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; A[5]        ; SRAM_DQ[7]    ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; A[5]        ; SRAM_DQ[8]    ; 9.060  ; 9.060  ; 9.060  ; 9.060  ;
; A[5]        ; SRAM_DQ[9]    ; 9.060  ; 9.060  ; 9.060  ; 9.060  ;
; A[5]        ; SRAM_DQ[10]   ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; A[5]        ; SRAM_DQ[11]   ; 9.052  ; 9.052  ; 9.052  ; 9.052  ;
; A[5]        ; SRAM_DQ[12]   ; 9.074  ; 9.074  ; 9.074  ; 9.074  ;
; A[5]        ; SRAM_DQ[13]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[5]        ; SRAM_DQ[14]   ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; A[5]        ; SRAM_DQ[15]   ; 8.724  ; 8.724  ; 8.724  ; 8.724  ;
; A[5]        ; U1OE_n        ;        ; 8.039  ; 8.039  ;        ;
; A[6]        ; BUSDIR_n      ;        ; 8.330  ; 8.330  ;        ;
; A[6]        ; D[0]          ; 12.033 ; 12.342 ; 12.342 ; 12.033 ;
; A[6]        ; D[1]          ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; A[6]        ; D[2]          ; 11.805 ; 12.307 ; 12.307 ; 11.805 ;
; A[6]        ; D[3]          ; 11.666 ; 12.168 ; 12.168 ; 11.666 ;
; A[6]        ; D[4]          ; 11.600 ; 11.933 ; 11.933 ; 11.600 ;
; A[6]        ; D[5]          ; 12.187 ; 12.200 ; 12.200 ; 12.187 ;
; A[6]        ; D[6]          ; 12.070 ; 12.087 ; 12.087 ; 12.070 ;
; A[6]        ; D[7]          ; 12.160 ; 12.227 ; 12.227 ; 12.160 ;
; A[6]        ; FL_ADDR[6]    ; 5.494  ;        ;        ; 5.494  ;
; A[6]        ; FL_ADDR[14]   ; 9.604  ; 9.604  ; 9.604  ; 9.604  ;
; A[6]        ; FL_ADDR[15]   ; 9.518  ; 9.518  ; 9.518  ; 9.518  ;
; A[6]        ; FL_ADDR[16]   ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; A[6]        ; FL_ADDR[17]   ; 9.855  ;        ;        ; 9.855  ;
; A[6]        ; FL_CE_N       ; 9.340  ; 10.147 ; 10.147 ; 9.340  ;
; A[6]        ; LEDG[0]       ;        ; 9.688  ; 9.688  ;        ;
; A[6]        ; LEDG[1]       ;        ; 9.604  ; 9.604  ;        ;
; A[6]        ; LEDG[2]       ; 9.462  ;        ;        ; 9.462  ;
; A[6]        ; LEDG[3]       ; 9.683  ;        ;        ; 9.683  ;
; A[6]        ; LEDG[4]       ; 9.172  ;        ;        ; 9.172  ;
; A[6]        ; LEDG[5]       ; 9.163  ;        ;        ; 9.163  ;
; A[6]        ; LEDG[6]       ; 9.175  ;        ;        ; 9.175  ;
; A[6]        ; LEDR[6]       ; 8.273  ; 9.624  ; 9.624  ; 8.273  ;
; A[6]        ; LEDR[8]       ;        ; 9.504  ; 9.504  ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567  ;        ;        ; 5.567  ;
; A[6]        ; SRAM_CE_N     ; 9.513  ;        ;        ; 9.513  ;
; A[6]        ; SRAM_DQ[0]    ; 9.529  ; 9.529  ; 9.529  ; 9.529  ;
; A[6]        ; SRAM_DQ[1]    ; 9.539  ; 9.539  ; 9.539  ; 9.539  ;
; A[6]        ; SRAM_DQ[2]    ; 9.500  ; 9.500  ; 9.500  ; 9.500  ;
; A[6]        ; SRAM_DQ[3]    ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; A[6]        ; SRAM_DQ[4]    ; 9.720  ; 9.720  ; 9.720  ; 9.720  ;
; A[6]        ; SRAM_DQ[5]    ; 9.611  ; 9.611  ; 9.611  ; 9.611  ;
; A[6]        ; SRAM_DQ[6]    ; 9.728  ; 9.728  ; 9.728  ; 9.728  ;
; A[6]        ; SRAM_DQ[7]    ; 9.734  ; 9.734  ; 9.734  ; 9.734  ;
; A[6]        ; SRAM_DQ[8]    ; 9.842  ; 9.842  ; 9.842  ; 9.842  ;
; A[6]        ; SRAM_DQ[9]    ; 9.842  ; 9.842  ; 9.842  ; 9.842  ;
; A[6]        ; SRAM_DQ[10]   ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; A[6]        ; SRAM_DQ[11]   ; 9.834  ; 9.834  ; 9.834  ; 9.834  ;
; A[6]        ; SRAM_DQ[12]   ; 9.856  ; 9.856  ; 9.856  ; 9.856  ;
; A[6]        ; SRAM_DQ[13]   ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; A[6]        ; SRAM_DQ[14]   ; 9.844  ; 9.844  ; 9.844  ; 9.844  ;
; A[6]        ; SRAM_DQ[15]   ; 9.506  ; 9.506  ; 9.506  ; 9.506  ;
; A[6]        ; U1OE_n        ;        ; 8.821  ; 8.821  ;        ;
; A[7]        ; BUSDIR_n      ;        ; 7.964  ; 7.964  ;        ;
; A[7]        ; D[0]          ; 11.667 ; 11.976 ; 11.976 ; 11.667 ;
; A[7]        ; D[1]          ; 12.074 ; 12.074 ; 12.074 ; 12.074 ;
; A[7]        ; D[2]          ; 11.439 ; 11.941 ; 11.941 ; 11.439 ;
; A[7]        ; D[3]          ; 11.300 ; 11.802 ; 11.802 ; 11.300 ;
; A[7]        ; D[4]          ; 11.234 ; 11.567 ; 11.567 ; 11.234 ;
; A[7]        ; D[5]          ; 11.821 ; 11.834 ; 11.834 ; 11.821 ;
; A[7]        ; D[6]          ; 11.704 ; 11.721 ; 11.721 ; 11.704 ;
; A[7]        ; D[7]          ; 11.794 ; 11.861 ; 11.861 ; 11.794 ;
; A[7]        ; FL_ADDR[7]    ; 5.813  ;        ;        ; 5.813  ;
; A[7]        ; FL_ADDR[14]   ; 9.238  ; 9.238  ; 9.238  ; 9.238  ;
; A[7]        ; FL_ADDR[15]   ; 9.152  ; 9.152  ; 9.152  ; 9.152  ;
; A[7]        ; FL_ADDR[16]   ; 9.291  ; 9.291  ; 9.291  ; 9.291  ;
; A[7]        ; FL_ADDR[17]   ; 9.489  ;        ;        ; 9.489  ;
; A[7]        ; FL_CE_N       ; 8.974  ; 9.781  ; 9.781  ; 8.974  ;
; A[7]        ; LEDG[0]       ;        ; 9.322  ; 9.322  ;        ;
; A[7]        ; LEDG[1]       ;        ; 9.238  ; 9.238  ;        ;
; A[7]        ; LEDG[2]       ; 9.096  ;        ;        ; 9.096  ;
; A[7]        ; LEDG[3]       ; 9.317  ;        ;        ; 9.317  ;
; A[7]        ; LEDG[4]       ; 8.806  ;        ;        ; 8.806  ;
; A[7]        ; LEDG[5]       ; 8.797  ;        ;        ; 8.797  ;
; A[7]        ; LEDG[6]       ; 8.809  ;        ;        ; 8.809  ;
; A[7]        ; LEDR[6]       ; 7.907  ; 9.258  ; 9.258  ; 7.907  ;
; A[7]        ; LEDR[8]       ;        ; 9.138  ; 9.138  ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 5.689  ;        ;        ; 5.689  ;
; A[7]        ; SRAM_CE_N     ; 9.147  ;        ;        ; 9.147  ;
; A[7]        ; SRAM_DQ[0]    ; 9.163  ; 9.163  ; 9.163  ; 9.163  ;
; A[7]        ; SRAM_DQ[1]    ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; A[7]        ; SRAM_DQ[2]    ; 9.134  ; 9.134  ; 9.134  ; 9.134  ;
; A[7]        ; SRAM_DQ[3]    ; 9.144  ; 9.144  ; 9.144  ; 9.144  ;
; A[7]        ; SRAM_DQ[4]    ; 9.354  ; 9.354  ; 9.354  ; 9.354  ;
; A[7]        ; SRAM_DQ[5]    ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; A[7]        ; SRAM_DQ[6]    ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[7]        ; SRAM_DQ[7]    ; 9.368  ; 9.368  ; 9.368  ; 9.368  ;
; A[7]        ; SRAM_DQ[8]    ; 9.476  ; 9.476  ; 9.476  ; 9.476  ;
; A[7]        ; SRAM_DQ[9]    ; 9.476  ; 9.476  ; 9.476  ; 9.476  ;
; A[7]        ; SRAM_DQ[10]   ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; A[7]        ; SRAM_DQ[11]   ; 9.468  ; 9.468  ; 9.468  ; 9.468  ;
; A[7]        ; SRAM_DQ[12]   ; 9.490  ; 9.490  ; 9.490  ; 9.490  ;
; A[7]        ; SRAM_DQ[13]   ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; A[7]        ; SRAM_DQ[14]   ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; A[7]        ; SRAM_DQ[15]   ; 9.140  ; 9.140  ; 9.140  ; 9.140  ;
; A[7]        ; U1OE_n        ;        ; 8.455  ; 8.455  ;        ;
; A[8]        ; D[0]          ; 11.194 ; 11.503 ; 11.503 ; 11.194 ;
; A[8]        ; D[1]          ; 11.601 ; 11.601 ; 11.601 ; 11.601 ;
; A[8]        ; D[2]          ; 10.966 ; 11.468 ; 11.468 ; 10.966 ;
; A[8]        ; D[3]          ; 10.827 ; 11.329 ; 11.329 ; 10.827 ;
; A[8]        ; D[4]          ; 10.761 ; 11.094 ; 11.094 ; 10.761 ;
; A[8]        ; D[5]          ; 11.348 ; 11.361 ; 11.361 ; 11.348 ;
; A[8]        ; D[6]          ; 11.231 ; 11.248 ; 11.248 ; 11.231 ;
; A[8]        ; D[7]          ; 11.321 ; 11.388 ; 11.388 ; 11.321 ;
; A[8]        ; FL_ADDR[8]    ; 5.772  ;        ;        ; 5.772  ;
; A[8]        ; FL_ADDR[14]   ; 8.765  ; 8.765  ; 8.765  ; 8.765  ;
; A[8]        ; FL_ADDR[15]   ; 8.679  ; 8.679  ; 8.679  ; 8.679  ;
; A[8]        ; FL_ADDR[16]   ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[8]        ; FL_ADDR[17]   ; 9.016  ;        ;        ; 9.016  ;
; A[8]        ; FL_CE_N       ; 8.501  ; 9.308  ; 9.308  ; 8.501  ;
; A[8]        ; LEDG[0]       ;        ; 8.849  ; 8.849  ;        ;
; A[8]        ; LEDG[1]       ;        ; 8.765  ; 8.765  ;        ;
; A[8]        ; LEDG[2]       ; 8.623  ;        ;        ; 8.623  ;
; A[8]        ; LEDG[3]       ; 8.844  ;        ;        ; 8.844  ;
; A[8]        ; LEDG[4]       ; 8.333  ;        ;        ; 8.333  ;
; A[8]        ; LEDG[5]       ; 8.324  ;        ;        ; 8.324  ;
; A[8]        ; LEDG[6]       ; 8.336  ;        ;        ; 8.336  ;
; A[8]        ; LEDR[6]       ; 7.485  ; 8.785  ; 8.785  ; 7.485  ;
; A[8]        ; LEDR[8]       ; 7.504  ; 8.665  ; 8.665  ; 7.504  ;
; A[8]        ; SRAM_ADDR[8]  ; 5.500  ;        ;        ; 5.500  ;
; A[8]        ; SRAM_CE_N     ; 8.674  ;        ;        ; 8.674  ;
; A[8]        ; SRAM_DQ[0]    ; 8.690  ; 8.690  ; 8.690  ; 8.690  ;
; A[8]        ; SRAM_DQ[1]    ; 8.700  ; 8.700  ; 8.700  ; 8.700  ;
; A[8]        ; SRAM_DQ[2]    ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; A[8]        ; SRAM_DQ[3]    ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; A[8]        ; SRAM_DQ[4]    ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; A[8]        ; SRAM_DQ[5]    ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; A[8]        ; SRAM_DQ[6]    ; 8.889  ; 8.889  ; 8.889  ; 8.889  ;
; A[8]        ; SRAM_DQ[7]    ; 8.895  ; 8.895  ; 8.895  ; 8.895  ;
; A[8]        ; SRAM_DQ[8]    ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; A[8]        ; SRAM_DQ[9]    ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; A[8]        ; SRAM_DQ[10]   ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[8]        ; SRAM_DQ[11]   ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; A[8]        ; SRAM_DQ[12]   ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; A[8]        ; SRAM_DQ[13]   ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[8]        ; SRAM_DQ[14]   ; 9.005  ; 9.005  ; 9.005  ; 9.005  ;
; A[8]        ; SRAM_DQ[15]   ; 8.667  ; 8.667  ; 8.667  ; 8.667  ;
; A[9]        ; D[0]          ; 11.784 ; 12.093 ; 12.093 ; 11.784 ;
; A[9]        ; D[1]          ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; A[9]        ; D[2]          ; 11.556 ; 12.058 ; 12.058 ; 11.556 ;
; A[9]        ; D[3]          ; 11.417 ; 11.919 ; 11.919 ; 11.417 ;
; A[9]        ; D[4]          ; 11.351 ; 11.684 ; 11.684 ; 11.351 ;
; A[9]        ; D[5]          ; 11.938 ; 11.951 ; 11.951 ; 11.938 ;
; A[9]        ; D[6]          ; 11.821 ; 11.838 ; 11.838 ; 11.821 ;
; A[9]        ; D[7]          ; 11.911 ; 11.978 ; 11.978 ; 11.911 ;
; A[9]        ; FL_ADDR[9]    ; 5.508  ;        ;        ; 5.508  ;
; A[9]        ; FL_ADDR[14]   ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; A[9]        ; FL_ADDR[15]   ; 9.269  ; 9.269  ; 9.269  ; 9.269  ;
; A[9]        ; FL_ADDR[16]   ; 9.408  ; 9.408  ; 9.408  ; 9.408  ;
; A[9]        ; FL_ADDR[17]   ; 9.606  ;        ;        ; 9.606  ;
; A[9]        ; FL_CE_N       ; 9.091  ; 9.898  ; 9.898  ; 9.091  ;
; A[9]        ; LEDG[0]       ;        ; 9.439  ; 9.439  ;        ;
; A[9]        ; LEDG[1]       ;        ; 9.355  ; 9.355  ;        ;
; A[9]        ; LEDG[2]       ; 9.213  ;        ;        ; 9.213  ;
; A[9]        ; LEDG[3]       ; 9.434  ;        ;        ; 9.434  ;
; A[9]        ; LEDG[4]       ; 8.923  ;        ;        ; 8.923  ;
; A[9]        ; LEDG[5]       ; 8.914  ;        ;        ; 8.914  ;
; A[9]        ; LEDG[6]       ; 8.926  ;        ;        ; 8.926  ;
; A[9]        ; LEDR[6]       ; 8.075  ; 9.375  ; 9.375  ; 8.075  ;
; A[9]        ; LEDR[8]       ; 8.306  ; 9.255  ; 9.255  ; 8.306  ;
; A[9]        ; SRAM_ADDR[9]  ; 5.548  ;        ;        ; 5.548  ;
; A[9]        ; SRAM_CE_N     ; 9.264  ;        ;        ; 9.264  ;
; A[9]        ; SRAM_DQ[0]    ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; A[9]        ; SRAM_DQ[1]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; A[9]        ; SRAM_DQ[2]    ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; A[9]        ; SRAM_DQ[3]    ; 9.261  ; 9.261  ; 9.261  ; 9.261  ;
; A[9]        ; SRAM_DQ[4]    ; 9.471  ; 9.471  ; 9.471  ; 9.471  ;
; A[9]        ; SRAM_DQ[5]    ; 9.362  ; 9.362  ; 9.362  ; 9.362  ;
; A[9]        ; SRAM_DQ[6]    ; 9.479  ; 9.479  ; 9.479  ; 9.479  ;
; A[9]        ; SRAM_DQ[7]    ; 9.485  ; 9.485  ; 9.485  ; 9.485  ;
; A[9]        ; SRAM_DQ[8]    ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; A[9]        ; SRAM_DQ[9]    ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; A[9]        ; SRAM_DQ[10]   ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; A[9]        ; SRAM_DQ[11]   ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; A[9]        ; SRAM_DQ[12]   ; 9.607  ; 9.607  ; 9.607  ; 9.607  ;
; A[9]        ; SRAM_DQ[13]   ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; A[9]        ; SRAM_DQ[14]   ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; A[9]        ; SRAM_DQ[15]   ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; A[10]       ; D[0]          ; 11.079 ; 11.388 ; 11.388 ; 11.079 ;
; A[10]       ; D[1]          ; 11.486 ; 11.486 ; 11.486 ; 11.486 ;
; A[10]       ; D[2]          ; 10.851 ; 11.353 ; 11.353 ; 10.851 ;
; A[10]       ; D[3]          ; 10.712 ; 11.214 ; 11.214 ; 10.712 ;
; A[10]       ; D[4]          ; 10.646 ; 10.979 ; 10.979 ; 10.646 ;
; A[10]       ; D[5]          ; 11.233 ; 11.246 ; 11.246 ; 11.233 ;
; A[10]       ; D[6]          ; 11.116 ; 11.133 ; 11.133 ; 11.116 ;
; A[10]       ; D[7]          ; 11.206 ; 11.273 ; 11.273 ; 11.206 ;
; A[10]       ; FL_ADDR[10]   ; 5.690  ;        ;        ; 5.690  ;
; A[10]       ; FL_ADDR[14]   ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; A[10]       ; FL_ADDR[15]   ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[10]       ; FL_ADDR[16]   ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; A[10]       ; FL_ADDR[17]   ; 8.901  ;        ;        ; 8.901  ;
; A[10]       ; FL_CE_N       ; 8.386  ; 9.193  ; 9.193  ; 8.386  ;
; A[10]       ; LEDG[0]       ;        ; 8.734  ; 8.734  ;        ;
; A[10]       ; LEDG[1]       ;        ; 8.650  ; 8.650  ;        ;
; A[10]       ; LEDG[2]       ; 8.508  ;        ;        ; 8.508  ;
; A[10]       ; LEDG[3]       ; 8.729  ;        ;        ; 8.729  ;
; A[10]       ; LEDG[4]       ; 8.218  ;        ;        ; 8.218  ;
; A[10]       ; LEDG[5]       ; 8.209  ;        ;        ; 8.209  ;
; A[10]       ; LEDG[6]       ; 8.221  ;        ;        ; 8.221  ;
; A[10]       ; LEDR[6]       ; 7.329  ; 8.670  ; 8.670  ; 7.329  ;
; A[10]       ; LEDR[8]       ; 7.657  ; 8.550  ; 8.550  ; 7.657  ;
; A[10]       ; SRAM_ADDR[10] ; 5.667  ;        ;        ; 5.667  ;
; A[10]       ; SRAM_CE_N     ; 8.559  ;        ;        ; 8.559  ;
; A[10]       ; SRAM_DQ[0]    ; 8.575  ; 8.575  ; 8.575  ; 8.575  ;
; A[10]       ; SRAM_DQ[1]    ; 8.585  ; 8.585  ; 8.585  ; 8.585  ;
; A[10]       ; SRAM_DQ[2]    ; 8.546  ; 8.546  ; 8.546  ; 8.546  ;
; A[10]       ; SRAM_DQ[3]    ; 8.556  ; 8.556  ; 8.556  ; 8.556  ;
; A[10]       ; SRAM_DQ[4]    ; 8.766  ; 8.766  ; 8.766  ; 8.766  ;
; A[10]       ; SRAM_DQ[5]    ; 8.657  ; 8.657  ; 8.657  ; 8.657  ;
; A[10]       ; SRAM_DQ[6]    ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[10]       ; SRAM_DQ[7]    ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; A[10]       ; SRAM_DQ[8]    ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; A[10]       ; SRAM_DQ[9]    ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; A[10]       ; SRAM_DQ[10]   ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; A[10]       ; SRAM_DQ[11]   ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; A[10]       ; SRAM_DQ[12]   ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; A[10]       ; SRAM_DQ[13]   ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[10]       ; SRAM_DQ[14]   ; 8.890  ; 8.890  ; 8.890  ; 8.890  ;
; A[10]       ; SRAM_DQ[15]   ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; A[11]       ; D[0]          ; 11.301 ; 11.610 ; 11.610 ; 11.301 ;
; A[11]       ; D[1]          ; 11.708 ; 11.708 ; 11.708 ; 11.708 ;
; A[11]       ; D[2]          ; 11.073 ; 11.575 ; 11.575 ; 11.073 ;
; A[11]       ; D[3]          ; 10.934 ; 11.436 ; 11.436 ; 10.934 ;
; A[11]       ; D[4]          ; 10.868 ; 11.201 ; 11.201 ; 10.868 ;
; A[11]       ; D[5]          ; 11.455 ; 11.468 ; 11.468 ; 11.455 ;
; A[11]       ; D[6]          ; 11.338 ; 11.355 ; 11.355 ; 11.338 ;
; A[11]       ; D[7]          ; 11.428 ; 11.495 ; 11.495 ; 11.428 ;
; A[11]       ; FL_ADDR[11]   ; 5.520  ;        ;        ; 5.520  ;
; A[11]       ; FL_ADDR[14]   ; 8.872  ; 8.872  ; 8.872  ; 8.872  ;
; A[11]       ; FL_ADDR[15]   ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; A[11]       ; FL_ADDR[16]   ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; A[11]       ; FL_ADDR[17]   ; 9.123  ;        ;        ; 9.123  ;
; A[11]       ; FL_CE_N       ; 8.608  ; 9.415  ; 9.415  ; 8.608  ;
; A[11]       ; LEDG[0]       ;        ; 8.956  ; 8.956  ;        ;
; A[11]       ; LEDG[1]       ;        ; 8.872  ; 8.872  ;        ;
; A[11]       ; LEDG[2]       ; 8.730  ;        ;        ; 8.730  ;
; A[11]       ; LEDG[3]       ; 8.951  ;        ;        ; 8.951  ;
; A[11]       ; LEDG[4]       ; 8.440  ;        ;        ; 8.440  ;
; A[11]       ; LEDG[5]       ; 8.431  ;        ;        ; 8.431  ;
; A[11]       ; LEDG[6]       ; 8.443  ;        ;        ; 8.443  ;
; A[11]       ; LEDR[6]       ; 7.592  ; 8.892  ; 8.892  ; 7.592  ;
; A[11]       ; LEDR[8]       ; 6.881  ; 8.772  ; 8.772  ; 6.881  ;
; A[11]       ; SRAM_ADDR[11] ; 5.676  ;        ;        ; 5.676  ;
; A[11]       ; SRAM_CE_N     ; 8.781  ;        ;        ; 8.781  ;
; A[11]       ; SRAM_DQ[0]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; A[11]       ; SRAM_DQ[1]    ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; A[11]       ; SRAM_DQ[2]    ; 8.768  ; 8.768  ; 8.768  ; 8.768  ;
; A[11]       ; SRAM_DQ[3]    ; 8.778  ; 8.778  ; 8.778  ; 8.778  ;
; A[11]       ; SRAM_DQ[4]    ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; A[11]       ; SRAM_DQ[5]    ; 8.879  ; 8.879  ; 8.879  ; 8.879  ;
; A[11]       ; SRAM_DQ[6]    ; 8.996  ; 8.996  ; 8.996  ; 8.996  ;
; A[11]       ; SRAM_DQ[7]    ; 9.002  ; 9.002  ; 9.002  ; 9.002  ;
; A[11]       ; SRAM_DQ[8]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; A[11]       ; SRAM_DQ[9]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; A[11]       ; SRAM_DQ[10]   ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; A[11]       ; SRAM_DQ[11]   ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; A[11]       ; SRAM_DQ[12]   ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; A[11]       ; SRAM_DQ[13]   ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; A[11]       ; SRAM_DQ[14]   ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; A[11]       ; SRAM_DQ[15]   ; 8.774  ; 8.774  ; 8.774  ; 8.774  ;
; A[12]       ; D[0]          ; 11.345 ; 11.654 ; 11.654 ; 11.345 ;
; A[12]       ; D[1]          ; 11.752 ; 11.752 ; 11.752 ; 11.752 ;
; A[12]       ; D[2]          ; 11.117 ; 11.619 ; 11.619 ; 11.117 ;
; A[12]       ; D[3]          ; 10.978 ; 11.480 ; 11.480 ; 10.978 ;
; A[12]       ; D[4]          ; 10.912 ; 11.245 ; 11.245 ; 10.912 ;
; A[12]       ; D[5]          ; 11.499 ; 11.512 ; 11.512 ; 11.499 ;
; A[12]       ; D[6]          ; 11.382 ; 11.399 ; 11.399 ; 11.382 ;
; A[12]       ; D[7]          ; 11.472 ; 11.539 ; 11.539 ; 11.472 ;
; A[12]       ; FL_ADDR[12]   ; 5.644  ;        ;        ; 5.644  ;
; A[12]       ; FL_ADDR[14]   ; 8.916  ; 8.916  ; 8.916  ; 8.916  ;
; A[12]       ; FL_ADDR[15]   ; 8.830  ; 8.830  ; 8.830  ; 8.830  ;
; A[12]       ; FL_ADDR[16]   ; 8.969  ; 8.969  ; 8.969  ; 8.969  ;
; A[12]       ; FL_ADDR[17]   ; 9.167  ;        ;        ; 9.167  ;
; A[12]       ; FL_CE_N       ; 8.652  ; 9.459  ; 9.459  ; 8.652  ;
; A[12]       ; LEDG[0]       ;        ; 9.000  ; 9.000  ;        ;
; A[12]       ; LEDG[1]       ;        ; 8.916  ; 8.916  ;        ;
; A[12]       ; LEDG[2]       ; 8.774  ;        ;        ; 8.774  ;
; A[12]       ; LEDG[3]       ; 8.995  ;        ;        ; 8.995  ;
; A[12]       ; LEDG[4]       ; 8.484  ;        ;        ; 8.484  ;
; A[12]       ; LEDG[5]       ; 8.475  ;        ;        ; 8.475  ;
; A[12]       ; LEDG[6]       ; 8.487  ;        ;        ; 8.487  ;
; A[12]       ; LEDR[6]       ; 7.636  ; 8.936  ; 8.936  ; 7.636  ;
; A[12]       ; LEDR[8]       ; 6.968  ; 8.816  ; 8.816  ; 6.968  ;
; A[12]       ; SRAM_ADDR[12] ; 5.737  ;        ;        ; 5.737  ;
; A[12]       ; SRAM_CE_N     ; 8.825  ;        ;        ; 8.825  ;
; A[12]       ; SRAM_DQ[0]    ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; A[12]       ; SRAM_DQ[1]    ; 8.851  ; 8.851  ; 8.851  ; 8.851  ;
; A[12]       ; SRAM_DQ[2]    ; 8.812  ; 8.812  ; 8.812  ; 8.812  ;
; A[12]       ; SRAM_DQ[3]    ; 8.822  ; 8.822  ; 8.822  ; 8.822  ;
; A[12]       ; SRAM_DQ[4]    ; 9.032  ; 9.032  ; 9.032  ; 9.032  ;
; A[12]       ; SRAM_DQ[5]    ; 8.923  ; 8.923  ; 8.923  ; 8.923  ;
; A[12]       ; SRAM_DQ[6]    ; 9.040  ; 9.040  ; 9.040  ; 9.040  ;
; A[12]       ; SRAM_DQ[7]    ; 9.046  ; 9.046  ; 9.046  ; 9.046  ;
; A[12]       ; SRAM_DQ[8]    ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[12]       ; SRAM_DQ[9]    ; 9.154  ; 9.154  ; 9.154  ; 9.154  ;
; A[12]       ; SRAM_DQ[10]   ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[12]       ; SRAM_DQ[11]   ; 9.146  ; 9.146  ; 9.146  ; 9.146  ;
; A[12]       ; SRAM_DQ[12]   ; 9.168  ; 9.168  ; 9.168  ; 9.168  ;
; A[12]       ; SRAM_DQ[13]   ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; A[12]       ; SRAM_DQ[14]   ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; A[12]       ; SRAM_DQ[15]   ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; A[13]       ; D[0]          ; 10.877 ; 11.186 ; 11.186 ; 10.877 ;
; A[13]       ; D[1]          ; 11.284 ; 11.284 ; 11.284 ; 11.284 ;
; A[13]       ; D[2]          ; 10.649 ; 11.151 ; 11.151 ; 10.649 ;
; A[13]       ; D[3]          ; 10.510 ; 11.012 ; 11.012 ; 10.510 ;
; A[13]       ; D[4]          ; 10.444 ; 10.777 ; 10.777 ; 10.444 ;
; A[13]       ; D[5]          ; 11.031 ; 11.044 ; 11.044 ; 11.031 ;
; A[13]       ; D[6]          ; 10.914 ; 10.931 ; 10.931 ; 10.914 ;
; A[13]       ; D[7]          ; 11.004 ; 11.071 ; 11.071 ; 11.004 ;
; A[13]       ; FL_ADDR[13]   ; 5.601  ;        ;        ; 5.601  ;
; A[13]       ; FL_ADDR[14]   ; 8.448  ; 8.448  ; 8.448  ; 8.448  ;
; A[13]       ; FL_ADDR[15]   ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; A[13]       ; FL_ADDR[16]   ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; A[13]       ; FL_ADDR[17]   ; 8.699  ;        ;        ; 8.699  ;
; A[13]       ; FL_CE_N       ; 8.184  ; 8.991  ; 8.991  ; 8.184  ;
; A[13]       ; LEDG[0]       ;        ; 8.532  ; 8.532  ;        ;
; A[13]       ; LEDG[1]       ;        ; 8.448  ; 8.448  ;        ;
; A[13]       ; LEDG[2]       ; 8.306  ;        ;        ; 8.306  ;
; A[13]       ; LEDG[3]       ; 8.527  ;        ;        ; 8.527  ;
; A[13]       ; LEDG[4]       ; 8.016  ;        ;        ; 8.016  ;
; A[13]       ; LEDG[5]       ; 8.007  ;        ;        ; 8.007  ;
; A[13]       ; LEDG[6]       ; 8.019  ;        ;        ; 8.019  ;
; A[13]       ; LEDR[6]       ; 7.127  ; 8.468  ; 8.468  ; 7.127  ;
; A[13]       ; LEDR[8]       ; 7.125  ; 8.348  ; 8.348  ; 7.125  ;
; A[13]       ; SRAM_ADDR[13] ; 5.709  ;        ;        ; 5.709  ;
; A[13]       ; SRAM_CE_N     ; 8.357  ;        ;        ; 8.357  ;
; A[13]       ; SRAM_DQ[0]    ; 8.373  ; 8.373  ; 8.373  ; 8.373  ;
; A[13]       ; SRAM_DQ[1]    ; 8.383  ; 8.383  ; 8.383  ; 8.383  ;
; A[13]       ; SRAM_DQ[2]    ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; A[13]       ; SRAM_DQ[3]    ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; A[13]       ; SRAM_DQ[4]    ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; A[13]       ; SRAM_DQ[5]    ; 8.455  ; 8.455  ; 8.455  ; 8.455  ;
; A[13]       ; SRAM_DQ[6]    ; 8.572  ; 8.572  ; 8.572  ; 8.572  ;
; A[13]       ; SRAM_DQ[7]    ; 8.578  ; 8.578  ; 8.578  ; 8.578  ;
; A[13]       ; SRAM_DQ[8]    ; 8.686  ; 8.686  ; 8.686  ; 8.686  ;
; A[13]       ; SRAM_DQ[9]    ; 8.686  ; 8.686  ; 8.686  ; 8.686  ;
; A[13]       ; SRAM_DQ[10]   ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; A[13]       ; SRAM_DQ[11]   ; 8.678  ; 8.678  ; 8.678  ; 8.678  ;
; A[13]       ; SRAM_DQ[12]   ; 8.700  ; 8.700  ; 8.700  ; 8.700  ;
; A[13]       ; SRAM_DQ[13]   ; 8.688  ; 8.688  ; 8.688  ; 8.688  ;
; A[13]       ; SRAM_DQ[14]   ; 8.688  ; 8.688  ; 8.688  ; 8.688  ;
; A[13]       ; SRAM_DQ[15]   ; 8.350  ; 8.350  ; 8.350  ; 8.350  ;
; A[14]       ; D[0]          ; 11.082 ; 11.391 ; 11.391 ; 11.082 ;
; A[14]       ; D[1]          ; 11.489 ; 11.489 ; 11.489 ; 11.489 ;
; A[14]       ; D[2]          ; 10.854 ; 11.356 ; 11.356 ; 10.854 ;
; A[14]       ; D[3]          ; 10.715 ; 11.217 ; 11.217 ; 10.715 ;
; A[14]       ; D[4]          ; 10.649 ; 10.982 ; 10.982 ; 10.649 ;
; A[14]       ; D[5]          ; 11.236 ; 11.249 ; 11.249 ; 11.236 ;
; A[14]       ; D[6]          ; 11.119 ; 11.136 ; 11.136 ; 11.119 ;
; A[14]       ; D[7]          ; 11.209 ; 11.276 ; 11.276 ; 11.209 ;
; A[14]       ; FL_ADDR[14]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; A[14]       ; FL_ADDR[15]   ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; A[14]       ; FL_ADDR[16]   ; 8.706  ; 8.706  ; 8.706  ; 8.706  ;
; A[14]       ; FL_ADDR[17]   ; 8.904  ; 8.208  ; 8.208  ; 8.904  ;
; A[14]       ; FL_CE_N       ; 8.500  ; 9.196  ; 9.196  ; 8.500  ;
; A[14]       ; LEDG[0]       ; 8.041  ; 8.737  ; 8.737  ; 8.041  ;
; A[14]       ; LEDG[1]       ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; A[14]       ; LEDG[2]       ; 8.511  ;        ;        ; 8.511  ;
; A[14]       ; LEDG[3]       ; 8.732  ; 8.036  ; 8.036  ; 8.732  ;
; A[14]       ; LEDG[4]       ; 8.269  ; 8.269  ; 8.269  ; 8.269  ;
; A[14]       ; LEDG[5]       ; 8.212  ; 7.934  ; 7.934  ; 8.212  ;
; A[14]       ; LEDG[6]       ; 8.224  ; 7.947  ; 7.947  ; 8.224  ;
; A[14]       ; LEDR[6]       ; 7.977  ; 8.673  ; 8.673  ; 7.977  ;
; A[14]       ; LEDR[8]       ; 7.857  ; 8.553  ; 8.553  ; 7.857  ;
; A[14]       ; SRAM_ADDR[14] ; 7.559  ; 7.559  ; 7.559  ; 7.559  ;
; A[14]       ; SRAM_ADDR[15] ; 7.886  ; 7.886  ; 7.886  ; 7.886  ;
; A[14]       ; SRAM_ADDR[16] ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; A[14]       ; SRAM_ADDR[17] ; 8.115  ; 8.115  ; 8.115  ; 8.115  ;
; A[14]       ; SRAM_CE_N     ; 8.610  ; 8.610  ; 8.610  ; 8.610  ;
; A[14]       ; SRAM_DQ[0]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; A[14]       ; SRAM_DQ[1]    ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; A[14]       ; SRAM_DQ[2]    ; 9.220  ; 9.220  ; 9.220  ; 9.220  ;
; A[14]       ; SRAM_DQ[3]    ; 9.230  ; 9.230  ; 9.230  ; 9.230  ;
; A[14]       ; SRAM_DQ[4]    ; 9.440  ; 9.440  ; 9.440  ; 9.440  ;
; A[14]       ; SRAM_DQ[5]    ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[14]       ; SRAM_DQ[6]    ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; A[14]       ; SRAM_DQ[7]    ; 9.454  ; 9.454  ; 9.454  ; 9.454  ;
; A[14]       ; SRAM_DQ[8]    ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; A[14]       ; SRAM_DQ[9]    ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; A[14]       ; SRAM_DQ[10]   ; 9.551  ; 9.551  ; 9.551  ; 9.551  ;
; A[14]       ; SRAM_DQ[11]   ; 9.551  ; 9.551  ; 9.551  ; 9.551  ;
; A[14]       ; SRAM_DQ[12]   ; 9.573  ; 9.573  ; 9.573  ; 9.573  ;
; A[14]       ; SRAM_DQ[13]   ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; A[14]       ; SRAM_DQ[14]   ; 9.561  ; 9.561  ; 9.561  ; 9.561  ;
; A[14]       ; SRAM_DQ[15]   ; 9.223  ; 9.223  ; 9.223  ; 9.223  ;
; A[14]       ; SRAM_LB_N     ; 8.533  ; 8.533  ; 8.533  ; 8.533  ;
; A[14]       ; SRAM_UB_N     ; 8.519  ; 8.519  ; 8.519  ; 8.519  ;
; A[15]       ; D[0]          ; 10.564 ; 10.550 ; 10.550 ; 10.564 ;
; A[15]       ; D[1]          ; 10.662 ; 10.662 ; 10.662 ; 10.662 ;
; A[15]       ; D[2]          ; 10.529 ; 10.065 ; 10.065 ; 10.529 ;
; A[15]       ; D[3]          ; 10.390 ; 10.389 ; 10.389 ; 10.390 ;
; A[15]       ; D[4]          ; 10.261 ; 10.261 ; 10.261 ; 10.261 ;
; A[15]       ; D[5]          ; 10.422 ; 10.253 ; 10.253 ; 10.422 ;
; A[15]       ; D[6]          ; 10.309 ; 10.136 ; 10.136 ; 10.309 ;
; A[15]       ; D[7]          ; 10.449 ; 10.226 ; 10.226 ; 10.449 ;
; A[15]       ; FL_ADDR[14]   ; 7.764  ; 7.764  ; 7.764  ; 7.764  ;
; A[15]       ; FL_ADDR[15]   ; 7.678  ; 7.678  ; 7.678  ; 7.678  ;
; A[15]       ; FL_ADDR[16]   ; 7.817  ; 7.817  ; 7.817  ; 7.817  ;
; A[15]       ; FL_ADDR[17]   ; 8.015  ; 8.015  ; 8.015  ; 8.015  ;
; A[15]       ; FL_CE_N       ; 8.307  ; 8.307  ; 8.307  ; 8.307  ;
; A[15]       ; LEDG[0]       ; 7.848  ; 7.848  ; 7.848  ; 7.848  ;
; A[15]       ; LEDG[1]       ; 8.443  ; 8.443  ; 8.443  ; 8.443  ;
; A[15]       ; LEDG[2]       ; 7.528  ;        ;        ; 7.528  ;
; A[15]       ; LEDG[3]       ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; A[15]       ; LEDG[4]       ; 8.011  ; 8.011  ; 8.011  ; 8.011  ;
; A[15]       ; LEDG[5]       ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; A[15]       ; LEDG[6]       ; 7.825  ; 7.825  ; 7.825  ; 7.825  ;
; A[15]       ; LEDR[6]       ; 7.784  ; 7.784  ; 7.784  ; 7.784  ;
; A[15]       ; LEDR[8]       ; 7.664  ; 7.664  ; 7.664  ; 7.664  ;
; A[15]       ; SRAM_ADDR[14] ; 6.625  ; 6.625  ; 6.625  ; 6.625  ;
; A[15]       ; SRAM_ADDR[15] ; 7.557  ; 7.557  ; 7.557  ; 7.557  ;
; A[15]       ; SRAM_ADDR[16] ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; A[15]       ; SRAM_ADDR[17] ; 7.885  ; 7.885  ; 7.885  ; 7.885  ;
; A[15]       ; SRAM_CE_N     ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; A[15]       ; SRAM_DQ[0]    ; 9.019  ; 9.019  ; 9.019  ; 9.019  ;
; A[15]       ; SRAM_DQ[1]    ; 9.029  ; 9.029  ; 9.029  ; 9.029  ;
; A[15]       ; SRAM_DQ[2]    ; 8.990  ; 8.990  ; 8.990  ; 8.990  ;
; A[15]       ; SRAM_DQ[3]    ; 9.000  ; 9.000  ; 9.000  ; 9.000  ;
; A[15]       ; SRAM_DQ[4]    ; 9.210  ; 9.210  ; 9.210  ; 9.210  ;
; A[15]       ; SRAM_DQ[5]    ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; A[15]       ; SRAM_DQ[6]    ; 9.218  ; 9.218  ; 9.218  ; 9.218  ;
; A[15]       ; SRAM_DQ[7]    ; 9.224  ; 9.224  ; 9.224  ; 9.224  ;
; A[15]       ; SRAM_DQ[8]    ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[15]       ; SRAM_DQ[9]    ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; A[15]       ; SRAM_DQ[10]   ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; A[15]       ; SRAM_DQ[11]   ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; A[15]       ; SRAM_DQ[12]   ; 9.343  ; 9.343  ; 9.343  ; 9.343  ;
; A[15]       ; SRAM_DQ[13]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[15]       ; SRAM_DQ[14]   ; 9.331  ; 9.331  ; 9.331  ; 9.331  ;
; A[15]       ; SRAM_DQ[15]   ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; A[15]       ; SRAM_LB_N     ; 8.303  ; 8.303  ; 8.303  ; 8.303  ;
; A[15]       ; SRAM_UB_N     ; 8.289  ; 8.289  ; 8.289  ; 8.289  ;
; D[0]        ; SRAM_DQ[0]    ; 5.931  ;        ;        ; 5.931  ;
; D[0]        ; SRAM_DQ[8]    ; 5.903  ;        ;        ; 5.903  ;
; D[1]        ; SRAM_DQ[1]    ; 5.860  ;        ;        ; 5.860  ;
; D[1]        ; SRAM_DQ[9]    ; 5.870  ;        ;        ; 5.870  ;
; D[2]        ; SRAM_DQ[2]    ; 5.714  ;        ;        ; 5.714  ;
; D[2]        ; SRAM_DQ[10]   ; 5.686  ;        ;        ; 5.686  ;
; D[3]        ; SRAM_DQ[3]    ; 5.635  ;        ;        ; 5.635  ;
; D[3]        ; SRAM_DQ[11]   ; 5.594  ;        ;        ; 5.594  ;
; D[4]        ; SRAM_DQ[4]    ; 5.690  ;        ;        ; 5.690  ;
; D[4]        ; SRAM_DQ[12]   ; 5.632  ;        ;        ; 5.632  ;
; D[5]        ; SRAM_DQ[5]    ; 5.579  ;        ;        ; 5.579  ;
; D[5]        ; SRAM_DQ[13]   ; 5.566  ;        ;        ; 5.566  ;
; D[6]        ; SRAM_DQ[6]    ; 5.497  ;        ;        ; 5.497  ;
; D[6]        ; SRAM_DQ[14]   ; 5.498  ;        ;        ; 5.498  ;
; D[7]        ; SRAM_DQ[7]    ; 5.748  ;        ;        ; 5.748  ;
; D[7]        ; SRAM_DQ[15]   ; 5.353  ;        ;        ; 5.353  ;
; FL_DQ[0]    ; D[0]          ; 7.261  ;        ;        ; 7.261  ;
; FL_DQ[1]    ; D[1]          ; 7.332  ;        ;        ; 7.332  ;
; FL_DQ[2]    ; D[2]          ; 7.182  ;        ;        ; 7.182  ;
; FL_DQ[3]    ; D[3]          ; 7.101  ;        ;        ; 7.101  ;
; FL_DQ[4]    ; D[4]          ; 6.927  ;        ;        ; 6.927  ;
; FL_DQ[5]    ; D[5]          ; 7.332  ; 7.332  ; 7.332  ; 7.332  ;
; FL_DQ[6]    ; D[6]          ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; FL_DQ[7]    ; D[7]          ; 7.074  ; 7.074  ; 7.074  ; 7.074  ;
; IORQ_n      ; BUSDIR_n      ; 6.074  ;        ;        ; 6.074  ;
; IORQ_n      ; D[0]          ; 9.128  ; 9.128  ; 9.128  ; 9.128  ;
; IORQ_n      ; D[1]          ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; IORQ_n      ; D[2]          ; 8.711  ; 8.711  ; 8.711  ; 8.711  ;
; IORQ_n      ; D[3]          ; 8.829  ; 8.829  ; 8.829  ; 8.829  ;
; IORQ_n      ; D[4]          ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; IORQ_n      ; D[5]          ; 7.553  ; 6.854  ; 6.854  ; 7.553  ;
; IORQ_n      ; D[6]          ; 7.440  ; 6.849  ; 6.849  ; 7.440  ;
; IORQ_n      ; D[7]          ; 7.580  ; 6.976  ; 6.976  ; 7.580  ;
; IORQ_n      ; U1OE_n        ; 6.717  ;        ;        ; 6.717  ;
; KEY[0]      ; LEDG[7]       ;        ; 6.449  ; 6.449  ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 6.262  ; 6.262  ;        ;
; M1_n        ; BUSDIR_n      ;        ; 6.311  ; 6.311  ;        ;
; M1_n        ; D[0]          ; 9.355  ; 9.355  ; 9.355  ; 9.355  ;
; M1_n        ; D[1]          ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; M1_n        ; D[2]          ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; M1_n        ; D[3]          ; 9.056  ; 9.056  ; 9.056  ; 9.056  ;
; M1_n        ; D[4]          ; 8.946  ; 8.946  ; 8.946  ; 8.946  ;
; M1_n        ; D[5]          ; 7.091  ; 7.790  ; 7.790  ; 7.091  ;
; M1_n        ; D[6]          ; 7.086  ; 7.677  ; 7.677  ; 7.086  ;
; M1_n        ; D[7]          ; 7.213  ; 7.817  ; 7.817  ; 7.213  ;
; M1_n        ; U1OE_n        ;        ; 6.954  ; 6.954  ;        ;
; RD_n        ; BUSDIR_n      ; 6.330  ;        ;        ; 6.330  ;
; RD_n        ; D[0]          ; 9.378  ; 9.378  ; 9.378  ; 9.378  ;
; RD_n        ; D[1]          ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; RD_n        ; D[2]          ; 8.961  ; 8.961  ; 8.961  ; 8.961  ;
; RD_n        ; D[3]          ; 9.079  ; 9.079  ; 9.079  ; 9.079  ;
; RD_n        ; D[4]          ; 8.969  ; 8.969  ; 8.969  ; 8.969  ;
; RD_n        ; D[5]          ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; RD_n        ; D[6]          ; 8.295  ; 8.295  ; 8.295  ; 8.295  ;
; RD_n        ; D[7]          ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; RD_n        ; FL_CE_N       ; 7.009  ;        ;        ; 7.009  ;
; RD_n        ; FL_OE_N       ; 5.555  ;        ;        ; 5.555  ;
; RD_n        ; U1OE_n        ; 6.895  ;        ;        ; 6.895  ;
; RESET_n     ; LEDG[7]       ;        ; 6.318  ; 6.318  ;        ;
; RESET_n     ; LEDR[9]       ;        ; 6.131  ; 6.131  ;        ;
; SLTSL_n     ; D[0]          ; 9.999  ; 9.863  ; 9.863  ; 9.999  ;
; SLTSL_n     ; D[1]          ; 10.097 ; 10.097 ; 10.097 ; 10.097 ;
; SLTSL_n     ; D[2]          ; 9.964  ; 9.392  ; 9.392  ; 9.964  ;
; SLTSL_n     ; D[3]          ; 9.825  ; 9.702  ; 9.702  ; 9.825  ;
; SLTSL_n     ; D[4]          ; 9.590  ; 9.574  ; 9.574  ; 9.590  ;
; SLTSL_n     ; D[5]          ; 9.857  ; 9.450  ; 9.450  ; 9.857  ;
; SLTSL_n     ; D[6]          ; 9.744  ; 9.327  ; 9.327  ; 9.744  ;
; SLTSL_n     ; D[7]          ; 9.884  ; 9.366  ; 9.366  ; 9.884  ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.677  ; 7.677  ; 7.677  ; 7.677  ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.816  ; 7.816  ; 7.816  ; 7.816  ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.014  ;        ;        ; 8.014  ;
; SLTSL_n     ; FL_CE_N       ; 7.499  ; 8.306  ; 8.306  ; 7.499  ;
; SLTSL_n     ; LEDG[0]       ;        ; 7.847  ; 7.847  ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 7.683  ; 7.683  ;        ;
; SLTSL_n     ; LEDG[3]       ; 7.842  ;        ;        ; 7.842  ;
; SLTSL_n     ; LEDG[4]       ; 7.251  ;        ;        ; 7.251  ;
; SLTSL_n     ; LEDG[5]       ; 7.258  ;        ;        ; 7.258  ;
; SLTSL_n     ; LEDG[6]       ; 7.267  ;        ;        ; 7.267  ;
; SLTSL_n     ; LEDR[6]       ;        ; 7.783  ; 7.783  ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 7.663  ; 7.663  ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 7.592  ;        ;        ; 7.592  ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.608  ; 7.608  ; 7.608  ; 7.608  ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.618  ; 7.618  ; 7.618  ; 7.618  ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.589  ; 7.589  ; 7.589  ; 7.589  ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.799  ; 7.799  ; 7.799  ; 7.799  ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.690  ; 7.690  ; 7.690  ; 7.690  ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.813  ; 7.813  ; 7.813  ; 7.813  ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.913  ; 7.913  ; 7.913  ; 7.913  ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.935  ; 7.935  ; 7.935  ; 7.935  ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.923  ; 7.923  ; 7.923  ; 7.923  ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.585  ; 7.585  ; 7.585  ; 7.585  ;
; SLTSL_n     ; U1OE_n        ; 6.791  ;        ;        ; 6.791  ;
; SRAM_DQ[0]  ; D[0]          ; 7.495  ;        ;        ; 7.495  ;
; SRAM_DQ[1]  ; D[1]          ; 7.426  ; 7.426  ; 7.426  ; 7.426  ;
; SRAM_DQ[2]  ; D[2]          ; 7.151  ;        ;        ; 7.151  ;
; SRAM_DQ[3]  ; D[3]          ; 7.227  ;        ;        ; 7.227  ;
; SRAM_DQ[4]  ; D[4]          ; 7.316  ; 7.316  ; 7.316  ; 7.316  ;
; SRAM_DQ[5]  ; D[5]          ; 7.061  ;        ;        ; 7.061  ;
; SRAM_DQ[6]  ; D[6]          ; 6.781  ;        ;        ; 6.781  ;
; SRAM_DQ[7]  ; D[7]          ; 7.107  ;        ;        ; 7.107  ;
; SRAM_DQ[8]  ; D[0]          ; 7.726  ; 7.726  ; 7.726  ; 7.726  ;
; SRAM_DQ[9]  ; D[1]          ; 7.265  ;        ;        ; 7.265  ;
; SRAM_DQ[10] ; D[2]          ; 7.418  ;        ;        ; 7.418  ;
; SRAM_DQ[11] ; D[3]          ; 7.439  ; 7.439  ; 7.439  ; 7.439  ;
; SRAM_DQ[12] ; D[4]          ; 7.005  ;        ;        ; 7.005  ;
; SRAM_DQ[13] ; D[5]          ; 6.910  ;        ;        ; 6.910  ;
; SRAM_DQ[14] ; D[6]          ; 6.936  ;        ;        ; 6.936  ;
; SRAM_DQ[15] ; D[7]          ; 7.018  ;        ;        ; 7.018  ;
; SW[0]       ; D[1]          ;        ; 4.535  ; 4.535  ;        ;
; SW[0]       ; LEDR[0]       ; 2.289  ;        ;        ; 2.289  ;
; SW[1]       ; D[1]          ; 4.633  ; 4.633  ; 4.633  ; 4.633  ;
; SW[1]       ; LEDR[1]       ; 2.423  ;        ;        ; 2.423  ;
; SW[2]       ; D[2]          ;        ; 4.024  ; 4.024  ;        ;
; SW[2]       ; LEDR[2]       ; 2.614  ;        ;        ; 2.614  ;
; SW[3]       ; D[2]          ;        ; 4.514  ; 4.514  ;        ;
; SW[3]       ; LEDR[3]       ; 2.549  ;        ;        ; 2.549  ;
; SW[7]       ; D[1]          ; 4.599  ;        ;        ; 4.599  ;
; SW[8]       ; D[0]          ; 5.913  ; 5.913  ; 5.913  ; 5.913  ;
; SW[8]       ; D[1]          ; 5.719  ; 5.719  ; 5.719  ; 5.719  ;
; SW[8]       ; D[2]          ; 5.028  ; 5.088  ; 5.088  ; 5.028  ;
; SW[8]       ; D[3]          ; 5.752  ; 5.752  ; 5.752  ; 5.752  ;
; SW[8]       ; D[4]          ; 5.624  ; 5.624  ; 5.624  ; 5.624  ;
; SW[8]       ; D[5]          ; 5.360  ; 5.360  ; 5.360  ; 5.360  ;
; SW[8]       ; D[6]          ; 5.356  ; 5.356  ; 5.356  ; 5.356  ;
; SW[8]       ; D[7]          ; 5.446  ; 5.446  ; 5.446  ; 5.446  ;
; SW[8]       ; LEDG[1]       ; 4.087  ;        ;        ; 4.087  ;
; SW[8]       ; SRAM_CE_N     ;        ; 3.996  ; 3.996  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 3.974  ; 3.974  ; 3.974  ; 3.974  ;
; SW[8]       ; SRAM_DQ[1]    ; 3.984  ; 3.984  ; 3.984  ; 3.984  ;
; SW[8]       ; SRAM_DQ[2]    ; 3.945  ; 3.945  ; 3.945  ; 3.945  ;
; SW[8]       ; SRAM_DQ[3]    ; 3.955  ; 3.955  ; 3.955  ; 3.955  ;
; SW[8]       ; SRAM_DQ[4]    ; 4.165  ; 4.165  ; 4.165  ; 4.165  ;
; SW[8]       ; SRAM_DQ[5]    ; 4.056  ; 4.056  ; 4.056  ; 4.056  ;
; SW[8]       ; SRAM_DQ[6]    ; 4.173  ; 4.173  ; 4.173  ; 4.173  ;
; SW[8]       ; SRAM_DQ[7]    ; 4.179  ; 4.179  ; 4.179  ; 4.179  ;
; SW[8]       ; SRAM_DQ[8]    ; 4.297  ; 4.297  ; 4.297  ; 4.297  ;
; SW[8]       ; SRAM_DQ[9]    ; 4.297  ; 4.297  ; 4.297  ; 4.297  ;
; SW[8]       ; SRAM_DQ[10]   ; 4.289  ; 4.289  ; 4.289  ; 4.289  ;
; SW[8]       ; SRAM_DQ[11]   ; 4.289  ; 4.289  ; 4.289  ; 4.289  ;
; SW[8]       ; SRAM_DQ[12]   ; 4.311  ; 4.311  ; 4.311  ; 4.311  ;
; SW[8]       ; SRAM_DQ[13]   ; 4.299  ; 4.299  ; 4.299  ; 4.299  ;
; SW[8]       ; SRAM_DQ[14]   ; 4.299  ; 4.299  ; 4.299  ; 4.299  ;
; SW[8]       ; SRAM_DQ[15]   ; 3.961  ; 3.961  ; 3.961  ; 3.961  ;
; SW[9]       ; D[0]          ; 7.695  ; 7.831  ; 7.831  ; 7.695  ;
; SW[9]       ; D[1]          ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; SW[9]       ; D[2]          ; 7.224  ; 7.796  ; 7.796  ; 7.224  ;
; SW[9]       ; D[3]          ; 7.534  ; 7.657  ; 7.657  ; 7.534  ;
; SW[9]       ; D[4]          ; 7.406  ; 7.422  ; 7.422  ; 7.406  ;
; SW[9]       ; D[5]          ; 7.282  ; 7.689  ; 7.689  ; 7.282  ;
; SW[9]       ; D[6]          ; 7.159  ; 7.576  ; 7.576  ; 7.159  ;
; SW[9]       ; D[7]          ; 7.198  ; 7.716  ; 7.716  ; 7.198  ;
; SW[9]       ; FL_ADDR[14]   ; 5.595  ; 5.595  ; 5.595  ; 5.595  ;
; SW[9]       ; FL_ADDR[15]   ; 5.509  ; 5.509  ; 5.509  ; 5.509  ;
; SW[9]       ; FL_ADDR[16]   ; 5.648  ; 5.648  ; 5.648  ; 5.648  ;
; SW[9]       ; FL_ADDR[17]   ;        ; 5.846  ; 5.846  ;        ;
; SW[9]       ; FL_CE_N       ; 6.138  ; 5.331  ; 5.331  ; 6.138  ;
; SW[9]       ; LEDG[0]       ; 5.679  ;        ;        ; 5.679  ;
; SW[9]       ; LEDG[1]       ; 5.515  ;        ;        ; 5.515  ;
; SW[9]       ; LEDG[3]       ;        ; 5.674  ; 5.674  ;        ;
; SW[9]       ; LEDG[4]       ;        ; 5.083  ; 5.083  ;        ;
; SW[9]       ; LEDG[5]       ;        ; 5.090  ; 5.090  ;        ;
; SW[9]       ; LEDG[6]       ;        ; 5.099  ; 5.099  ;        ;
; SW[9]       ; LEDR[6]       ; 5.615  ;        ;        ; 5.615  ;
; SW[9]       ; LEDR[8]       ; 5.495  ;        ;        ; 5.495  ;
; SW[9]       ; SRAM_CE_N     ;        ; 5.424  ; 5.424  ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 5.440  ; 5.440  ; 5.440  ; 5.440  ;
; SW[9]       ; SRAM_DQ[1]    ; 5.450  ; 5.450  ; 5.450  ; 5.450  ;
; SW[9]       ; SRAM_DQ[2]    ; 5.411  ; 5.411  ; 5.411  ; 5.411  ;
; SW[9]       ; SRAM_DQ[3]    ; 5.421  ; 5.421  ; 5.421  ; 5.421  ;
; SW[9]       ; SRAM_DQ[4]    ; 5.631  ; 5.631  ; 5.631  ; 5.631  ;
; SW[9]       ; SRAM_DQ[5]    ; 5.522  ; 5.522  ; 5.522  ; 5.522  ;
; SW[9]       ; SRAM_DQ[6]    ; 5.639  ; 5.639  ; 5.639  ; 5.639  ;
; SW[9]       ; SRAM_DQ[7]    ; 5.645  ; 5.645  ; 5.645  ; 5.645  ;
; SW[9]       ; SRAM_DQ[8]    ; 5.753  ; 5.753  ; 5.753  ; 5.753  ;
; SW[9]       ; SRAM_DQ[9]    ; 5.753  ; 5.753  ; 5.753  ; 5.753  ;
; SW[9]       ; SRAM_DQ[10]   ; 5.745  ; 5.745  ; 5.745  ; 5.745  ;
; SW[9]       ; SRAM_DQ[11]   ; 5.745  ; 5.745  ; 5.745  ; 5.745  ;
; SW[9]       ; SRAM_DQ[12]   ; 5.767  ; 5.767  ; 5.767  ; 5.767  ;
; SW[9]       ; SRAM_DQ[13]   ; 5.755  ; 5.755  ; 5.755  ; 5.755  ;
; SW[9]       ; SRAM_DQ[14]   ; 5.755  ; 5.755  ; 5.755  ; 5.755  ;
; SW[9]       ; SRAM_DQ[15]   ; 5.417  ; 5.417  ; 5.417  ; 5.417  ;
; SW[9]       ; U1OE_n        ;        ; 4.623  ; 4.623  ;        ;
; WR_n        ; SRAM_DQ[0]    ; 6.652  ; 6.652  ; 6.652  ; 6.652  ;
; WR_n        ; SRAM_DQ[1]    ; 6.662  ; 6.662  ; 6.662  ; 6.662  ;
; WR_n        ; SRAM_DQ[2]    ; 6.623  ; 6.623  ; 6.623  ; 6.623  ;
; WR_n        ; SRAM_DQ[3]    ; 6.633  ; 6.633  ; 6.633  ; 6.633  ;
; WR_n        ; SRAM_DQ[4]    ; 6.843  ; 6.843  ; 6.843  ; 6.843  ;
; WR_n        ; SRAM_DQ[5]    ; 6.734  ; 6.734  ; 6.734  ; 6.734  ;
; WR_n        ; SRAM_DQ[6]    ; 6.851  ; 6.851  ; 6.851  ; 6.851  ;
; WR_n        ; SRAM_DQ[7]    ; 6.857  ; 6.857  ; 6.857  ; 6.857  ;
; WR_n        ; SRAM_DQ[8]    ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; WR_n        ; SRAM_DQ[9]    ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; WR_n        ; SRAM_DQ[10]   ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; WR_n        ; SRAM_DQ[11]   ; 6.963  ; 6.963  ; 6.963  ; 6.963  ;
; WR_n        ; SRAM_DQ[12]   ; 6.985  ; 6.985  ; 6.985  ; 6.985  ;
; WR_n        ; SRAM_DQ[13]   ; 6.973  ; 6.973  ; 6.973  ; 6.973  ;
; WR_n        ; SRAM_DQ[14]   ; 6.973  ; 6.973  ; 6.973  ; 6.973  ;
; WR_n        ; SRAM_DQ[15]   ; 6.635  ; 6.635  ; 6.635  ; 6.635  ;
; WR_n        ; SRAM_WE_N     ; 5.582  ;        ;        ; 5.582  ;
; WR_n        ; U1OE_n        ; 7.808  ;        ;        ; 7.808  ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.417 ; 7.849 ; 7.849 ; 7.417 ;
; A[0]        ; D[1]          ; 7.249 ; 7.841 ; 7.841 ; 7.249 ;
; A[0]        ; D[2]          ; 7.382 ; 7.816 ; 7.816 ; 7.382 ;
; A[0]        ; D[3]          ; 7.590 ; 7.512 ; 7.512 ; 7.590 ;
; A[0]        ; D[4]          ; 7.349 ; 7.291 ; 7.291 ; 7.349 ;
; A[0]        ; D[5]          ; 7.428 ; 7.354 ; 7.354 ; 7.428 ;
; A[0]        ; D[6]          ; 7.335 ; 7.269 ; 7.269 ; 7.335 ;
; A[0]        ; D[7]          ; 7.450 ; 7.387 ; 7.387 ; 7.450 ;
; A[0]        ; FL_ADDR[0]    ; 5.907 ;       ;       ; 5.907 ;
; A[0]        ; FL_ADDR[14]   ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; A[0]        ; FL_ADDR[15]   ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[0]        ; FL_ADDR[16]   ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; A[0]        ; FL_ADDR[17]   ; 8.028 ;       ;       ; 8.028 ;
; A[0]        ; FL_CE_N       ; 7.513 ; 7.999 ; 7.999 ; 7.513 ;
; A[0]        ; LEDG[0]       ;       ; 7.861 ; 7.861 ;       ;
; A[0]        ; LEDG[1]       ;       ; 7.777 ; 7.777 ;       ;
; A[0]        ; LEDG[2]       ; 7.635 ;       ;       ; 7.635 ;
; A[0]        ; LEDG[3]       ; 7.856 ;       ;       ; 7.856 ;
; A[0]        ; LEDG[4]       ; 7.345 ;       ;       ; 7.345 ;
; A[0]        ; LEDG[5]       ; 7.336 ;       ;       ; 7.336 ;
; A[0]        ; LEDG[6]       ; 7.348 ;       ;       ; 7.348 ;
; A[0]        ; LEDR[6]       ;       ; 7.797 ; 7.797 ;       ;
; A[0]        ; LEDR[8]       ;       ; 7.677 ; 7.677 ;       ;
; A[0]        ; SRAM_ADDR[0]  ; 5.861 ;       ;       ; 5.861 ;
; A[0]        ; SRAM_CE_N     ; 7.686 ;       ;       ; 7.686 ;
; A[0]        ; SRAM_DQ[0]    ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; A[0]        ; SRAM_DQ[1]    ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; A[0]        ; SRAM_DQ[2]    ; 7.673 ; 7.673 ; 7.673 ; 7.673 ;
; A[0]        ; SRAM_DQ[3]    ; 7.683 ; 7.683 ; 7.683 ; 7.683 ;
; A[0]        ; SRAM_DQ[4]    ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[0]        ; SRAM_DQ[5]    ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[0]        ; SRAM_DQ[6]    ; 7.901 ; 7.901 ; 7.901 ; 7.901 ;
; A[0]        ; SRAM_DQ[7]    ; 7.907 ; 7.907 ; 7.907 ; 7.907 ;
; A[0]        ; SRAM_DQ[8]    ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[9]    ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[10]   ; 8.007 ; 8.007 ; 8.007 ; 8.007 ;
; A[0]        ; SRAM_DQ[11]   ; 8.007 ; 8.007 ; 8.007 ; 8.007 ;
; A[0]        ; SRAM_DQ[12]   ; 8.029 ; 8.029 ; 8.029 ; 8.029 ;
; A[0]        ; SRAM_DQ[13]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[0]        ; SRAM_DQ[14]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[0]        ; SRAM_DQ[15]   ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; A[1]        ; D[0]          ; 8.372 ; 8.035 ; 8.035 ; 8.372 ;
; A[1]        ; D[1]          ; 8.364 ; 7.867 ; 7.867 ; 8.364 ;
; A[1]        ; D[2]          ; 8.339 ; 8.000 ; 8.000 ; 8.339 ;
; A[1]        ; D[3]          ; 8.130 ; 8.204 ; 8.204 ; 8.130 ;
; A[1]        ; D[4]          ; 7.909 ; 7.967 ; 7.967 ; 7.909 ;
; A[1]        ; D[5]          ; 7.972 ; 8.046 ; 8.046 ; 7.972 ;
; A[1]        ; D[6]          ; 7.887 ; 7.953 ; 7.953 ; 7.887 ;
; A[1]        ; D[7]          ; 8.005 ; 8.068 ; 8.068 ; 8.005 ;
; A[1]        ; FL_ADDR[1]    ; 5.622 ;       ;       ; 5.622 ;
; A[1]        ; FL_ADDR[14]   ; 8.227 ; 8.227 ; 8.227 ; 8.227 ;
; A[1]        ; FL_ADDR[15]   ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; A[1]        ; FL_ADDR[16]   ; 8.280 ; 8.280 ; 8.280 ; 8.280 ;
; A[1]        ; FL_ADDR[17]   ; 8.478 ;       ;       ; 8.478 ;
; A[1]        ; FL_CE_N       ; 7.963 ; 8.449 ; 8.449 ; 7.963 ;
; A[1]        ; LEDG[0]       ;       ; 8.311 ; 8.311 ;       ;
; A[1]        ; LEDG[1]       ;       ; 8.227 ; 8.227 ;       ;
; A[1]        ; LEDG[2]       ; 8.085 ;       ;       ; 8.085 ;
; A[1]        ; LEDG[3]       ; 8.306 ;       ;       ; 8.306 ;
; A[1]        ; LEDG[4]       ; 7.795 ;       ;       ; 7.795 ;
; A[1]        ; LEDG[5]       ; 7.786 ;       ;       ; 7.786 ;
; A[1]        ; LEDG[6]       ; 7.798 ;       ;       ; 7.798 ;
; A[1]        ; LEDR[6]       ;       ; 8.247 ; 8.247 ;       ;
; A[1]        ; LEDR[8]       ;       ; 8.127 ; 8.127 ;       ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885 ;       ;       ; 5.885 ;
; A[1]        ; SRAM_CE_N     ; 8.136 ;       ;       ; 8.136 ;
; A[1]        ; SRAM_DQ[0]    ; 8.152 ; 8.152 ; 8.152 ; 8.152 ;
; A[1]        ; SRAM_DQ[1]    ; 8.162 ; 8.162 ; 8.162 ; 8.162 ;
; A[1]        ; SRAM_DQ[2]    ; 8.123 ; 8.123 ; 8.123 ; 8.123 ;
; A[1]        ; SRAM_DQ[3]    ; 8.133 ; 8.133 ; 8.133 ; 8.133 ;
; A[1]        ; SRAM_DQ[4]    ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; A[1]        ; SRAM_DQ[5]    ; 8.234 ; 8.234 ; 8.234 ; 8.234 ;
; A[1]        ; SRAM_DQ[6]    ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[1]        ; SRAM_DQ[7]    ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[1]        ; SRAM_DQ[8]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[1]        ; SRAM_DQ[9]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[1]        ; SRAM_DQ[10]   ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[1]        ; SRAM_DQ[11]   ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[1]        ; SRAM_DQ[12]   ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; A[1]        ; SRAM_DQ[13]   ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[1]        ; SRAM_DQ[14]   ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[1]        ; SRAM_DQ[15]   ; 8.129 ; 8.129 ; 8.129 ; 8.129 ;
; A[3]        ; BUSDIR_n      ;       ; 6.855 ; 6.855 ;       ;
; A[3]        ; D[0]          ; 7.787 ; 7.426 ; 7.426 ; 7.787 ;
; A[3]        ; D[1]          ; 7.779 ; 7.258 ; 7.258 ; 7.779 ;
; A[3]        ; D[2]          ; 7.754 ; 7.391 ; 7.391 ; 7.754 ;
; A[3]        ; D[3]          ; 7.521 ; 7.599 ; 7.599 ; 7.521 ;
; A[3]        ; D[4]          ; 7.300 ; 7.358 ; 7.358 ; 7.300 ;
; A[3]        ; D[5]          ; 7.363 ; 7.437 ; 7.437 ; 7.363 ;
; A[3]        ; D[6]          ; 7.278 ; 7.344 ; 7.344 ; 7.278 ;
; A[3]        ; D[7]          ; 7.396 ; 7.459 ; 7.459 ; 7.396 ;
; A[3]        ; FL_ADDR[3]    ; 5.300 ;       ;       ; 5.300 ;
; A[3]        ; FL_ADDR[14]   ; 7.642 ; 7.642 ; 7.642 ; 7.642 ;
; A[3]        ; FL_ADDR[15]   ; 7.556 ; 7.556 ; 7.556 ; 7.556 ;
; A[3]        ; FL_ADDR[16]   ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; A[3]        ; FL_ADDR[17]   ; 7.893 ;       ;       ; 7.893 ;
; A[3]        ; FL_CE_N       ; 7.378 ; 7.864 ; 7.864 ; 7.378 ;
; A[3]        ; LEDG[0]       ;       ; 7.726 ; 7.726 ;       ;
; A[3]        ; LEDG[1]       ;       ; 7.642 ; 7.642 ;       ;
; A[3]        ; LEDG[2]       ; 7.500 ;       ;       ; 7.500 ;
; A[3]        ; LEDG[3]       ; 7.721 ;       ;       ; 7.721 ;
; A[3]        ; LEDG[4]       ; 7.210 ;       ;       ; 7.210 ;
; A[3]        ; LEDG[5]       ; 7.201 ;       ;       ; 7.201 ;
; A[3]        ; LEDG[6]       ; 7.213 ;       ;       ; 7.213 ;
; A[3]        ; LEDR[6]       ;       ; 7.662 ; 7.662 ;       ;
; A[3]        ; LEDR[8]       ;       ; 7.542 ; 7.542 ;       ;
; A[3]        ; SRAM_ADDR[3]  ; 5.710 ;       ;       ; 5.710 ;
; A[3]        ; SRAM_CE_N     ; 7.551 ;       ;       ; 7.551 ;
; A[3]        ; SRAM_DQ[0]    ; 7.567 ; 7.567 ; 7.567 ; 7.567 ;
; A[3]        ; SRAM_DQ[1]    ; 7.577 ; 7.577 ; 7.577 ; 7.577 ;
; A[3]        ; SRAM_DQ[2]    ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; A[3]        ; SRAM_DQ[3]    ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; A[3]        ; SRAM_DQ[4]    ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; A[3]        ; SRAM_DQ[5]    ; 7.649 ; 7.649 ; 7.649 ; 7.649 ;
; A[3]        ; SRAM_DQ[6]    ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; A[3]        ; SRAM_DQ[7]    ; 7.772 ; 7.772 ; 7.772 ; 7.772 ;
; A[3]        ; SRAM_DQ[8]    ; 7.880 ; 7.880 ; 7.880 ; 7.880 ;
; A[3]        ; SRAM_DQ[9]    ; 7.880 ; 7.880 ; 7.880 ; 7.880 ;
; A[3]        ; SRAM_DQ[10]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; SRAM_DQ[11]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; SRAM_DQ[12]   ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[3]        ; SRAM_DQ[13]   ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; A[3]        ; SRAM_DQ[14]   ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; A[3]        ; SRAM_DQ[15]   ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[3]        ; U1OE_n        ;       ; 6.943 ; 6.943 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.814 ; 7.814 ;       ;
; A[4]        ; D[0]          ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[4]        ; D[1]          ; 8.702 ; 8.853 ; 8.853 ; 8.702 ;
; A[4]        ; D[2]          ; 8.828 ; 8.828 ; 8.828 ; 8.828 ;
; A[4]        ; D[3]          ; 8.693 ; 8.693 ; 8.693 ; 8.693 ;
; A[4]        ; D[4]          ; 8.693 ; 8.693 ; 8.693 ; 8.693 ;
; A[4]        ; D[5]          ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; A[4]        ; D[6]          ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
; A[4]        ; D[7]          ; 8.716 ; 8.716 ; 8.716 ; 8.716 ;
; A[4]        ; FL_ADDR[4]    ; 5.337 ;       ;       ; 5.337 ;
; A[4]        ; FL_ADDR[14]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[4]        ; FL_ADDR[15]   ; 9.002 ; 9.002 ; 9.002 ; 9.002 ;
; A[4]        ; FL_ADDR[16]   ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; A[4]        ; FL_ADDR[17]   ; 9.339 ;       ;       ; 9.339 ;
; A[4]        ; FL_CE_N       ; 8.051 ; 9.310 ; 9.310 ; 8.051 ;
; A[4]        ; LEDG[0]       ;       ; 9.172 ; 9.172 ;       ;
; A[4]        ; LEDG[1]       ;       ; 9.088 ; 9.088 ;       ;
; A[4]        ; LEDG[2]       ; 8.946 ;       ;       ; 8.946 ;
; A[4]        ; LEDG[3]       ; 9.167 ;       ;       ; 9.167 ;
; A[4]        ; LEDG[4]       ; 8.656 ;       ;       ; 8.656 ;
; A[4]        ; LEDG[5]       ; 8.647 ;       ;       ; 8.647 ;
; A[4]        ; LEDG[6]       ; 8.659 ;       ;       ; 8.659 ;
; A[4]        ; LEDR[6]       ; 7.757 ; 9.108 ; 9.108 ; 7.757 ;
; A[4]        ; LEDR[8]       ;       ; 8.988 ; 8.988 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.997 ;       ;       ; 8.997 ;
; A[4]        ; SRAM_DQ[0]    ; 9.013 ; 9.013 ; 9.013 ; 9.013 ;
; A[4]        ; SRAM_DQ[1]    ; 9.023 ; 9.023 ; 9.023 ; 9.023 ;
; A[4]        ; SRAM_DQ[2]    ; 8.984 ; 8.984 ; 8.984 ; 8.984 ;
; A[4]        ; SRAM_DQ[3]    ; 8.994 ; 8.994 ; 8.994 ; 8.994 ;
; A[4]        ; SRAM_DQ[4]    ; 9.204 ; 9.204 ; 9.204 ; 9.204 ;
; A[4]        ; SRAM_DQ[5]    ; 9.095 ; 9.095 ; 9.095 ; 9.095 ;
; A[4]        ; SRAM_DQ[6]    ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; A[4]        ; SRAM_DQ[7]    ; 9.218 ; 9.218 ; 9.218 ; 9.218 ;
; A[4]        ; SRAM_DQ[8]    ; 9.326 ; 9.326 ; 9.326 ; 9.326 ;
; A[4]        ; SRAM_DQ[9]    ; 9.326 ; 9.326 ; 9.326 ; 9.326 ;
; A[4]        ; SRAM_DQ[10]   ; 9.318 ; 9.318 ; 9.318 ; 9.318 ;
; A[4]        ; SRAM_DQ[11]   ; 9.318 ; 9.318 ; 9.318 ; 9.318 ;
; A[4]        ; SRAM_DQ[12]   ; 9.340 ; 9.340 ; 9.340 ; 9.340 ;
; A[4]        ; SRAM_DQ[13]   ; 9.328 ; 9.328 ; 9.328 ; 9.328 ;
; A[4]        ; SRAM_DQ[14]   ; 9.328 ; 9.328 ; 9.328 ; 9.328 ;
; A[4]        ; SRAM_DQ[15]   ; 8.990 ; 8.990 ; 8.990 ; 8.990 ;
; A[4]        ; U1OE_n        ;       ; 7.902 ; 7.902 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.548 ; 7.548 ;       ;
; A[5]        ; D[0]          ; 8.595 ; 8.595 ; 8.595 ; 8.595 ;
; A[5]        ; D[1]          ; 8.436 ; 8.587 ; 8.587 ; 8.436 ;
; A[5]        ; D[2]          ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; A[5]        ; D[3]          ; 8.427 ; 8.427 ; 8.427 ; 8.427 ;
; A[5]        ; D[4]          ; 8.427 ; 8.427 ; 8.427 ; 8.427 ;
; A[5]        ; D[5]          ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[5]        ; D[6]          ; 8.323 ; 8.323 ; 8.323 ; 8.323 ;
; A[5]        ; D[7]          ; 8.450 ; 8.450 ; 8.450 ; 8.450 ;
; A[5]        ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]        ; FL_ADDR[14]   ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[5]        ; FL_ADDR[15]   ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; A[5]        ; FL_ADDR[16]   ; 8.875 ; 8.875 ; 8.875 ; 8.875 ;
; A[5]        ; FL_ADDR[17]   ; 9.073 ;       ;       ; 9.073 ;
; A[5]        ; FL_CE_N       ; 7.785 ; 9.044 ; 9.044 ; 7.785 ;
; A[5]        ; LEDG[0]       ;       ; 8.906 ; 8.906 ;       ;
; A[5]        ; LEDG[1]       ;       ; 8.822 ; 8.822 ;       ;
; A[5]        ; LEDG[2]       ; 8.680 ;       ;       ; 8.680 ;
; A[5]        ; LEDG[3]       ; 8.901 ;       ;       ; 8.901 ;
; A[5]        ; LEDG[4]       ; 8.390 ;       ;       ; 8.390 ;
; A[5]        ; LEDG[5]       ; 8.381 ;       ;       ; 8.381 ;
; A[5]        ; LEDG[6]       ; 8.393 ;       ;       ; 8.393 ;
; A[5]        ; LEDR[6]       ; 7.491 ; 8.842 ; 8.842 ; 7.491 ;
; A[5]        ; LEDR[8]       ;       ; 8.722 ; 8.722 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320 ;       ;       ; 5.320 ;
; A[5]        ; SRAM_CE_N     ; 8.731 ;       ;       ; 8.731 ;
; A[5]        ; SRAM_DQ[0]    ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[5]        ; SRAM_DQ[1]    ; 8.757 ; 8.757 ; 8.757 ; 8.757 ;
; A[5]        ; SRAM_DQ[2]    ; 8.718 ; 8.718 ; 8.718 ; 8.718 ;
; A[5]        ; SRAM_DQ[3]    ; 8.728 ; 8.728 ; 8.728 ; 8.728 ;
; A[5]        ; SRAM_DQ[4]    ; 8.938 ; 8.938 ; 8.938 ; 8.938 ;
; A[5]        ; SRAM_DQ[5]    ; 8.829 ; 8.829 ; 8.829 ; 8.829 ;
; A[5]        ; SRAM_DQ[6]    ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; A[5]        ; SRAM_DQ[7]    ; 8.952 ; 8.952 ; 8.952 ; 8.952 ;
; A[5]        ; SRAM_DQ[8]    ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; A[5]        ; SRAM_DQ[9]    ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; A[5]        ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[5]        ; SRAM_DQ[11]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[5]        ; SRAM_DQ[12]   ; 9.074 ; 9.074 ; 9.074 ; 9.074 ;
; A[5]        ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[5]        ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[5]        ; SRAM_DQ[15]   ; 8.724 ; 8.724 ; 8.724 ; 8.724 ;
; A[5]        ; U1OE_n        ;       ; 7.636 ; 7.636 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 8.330 ; 8.330 ;       ;
; A[6]        ; D[0]          ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; A[6]        ; D[1]          ; 9.218 ; 9.369 ; 9.369 ; 9.218 ;
; A[6]        ; D[2]          ; 9.344 ; 9.344 ; 9.344 ; 9.344 ;
; A[6]        ; D[3]          ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; A[6]        ; D[4]          ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; A[6]        ; D[5]          ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[6]        ; D[6]          ; 9.105 ; 9.105 ; 9.105 ; 9.105 ;
; A[6]        ; D[7]          ; 9.232 ; 9.232 ; 9.232 ; 9.232 ;
; A[6]        ; FL_ADDR[6]    ; 5.494 ;       ;       ; 5.494 ;
; A[6]        ; FL_ADDR[14]   ; 9.604 ; 9.604 ; 9.604 ; 9.604 ;
; A[6]        ; FL_ADDR[15]   ; 9.518 ; 9.518 ; 9.518 ; 9.518 ;
; A[6]        ; FL_ADDR[16]   ; 9.657 ; 9.657 ; 9.657 ; 9.657 ;
; A[6]        ; FL_ADDR[17]   ; 9.855 ;       ;       ; 9.855 ;
; A[6]        ; FL_CE_N       ; 8.567 ; 9.826 ; 9.826 ; 8.567 ;
; A[6]        ; LEDG[0]       ;       ; 9.688 ; 9.688 ;       ;
; A[6]        ; LEDG[1]       ;       ; 9.604 ; 9.604 ;       ;
; A[6]        ; LEDG[2]       ; 9.462 ;       ;       ; 9.462 ;
; A[6]        ; LEDG[3]       ; 9.683 ;       ;       ; 9.683 ;
; A[6]        ; LEDG[4]       ; 9.172 ;       ;       ; 9.172 ;
; A[6]        ; LEDG[5]       ; 9.163 ;       ;       ; 9.163 ;
; A[6]        ; LEDG[6]       ; 9.175 ;       ;       ; 9.175 ;
; A[6]        ; LEDR[6]       ; 8.273 ; 9.624 ; 9.624 ; 8.273 ;
; A[6]        ; LEDR[8]       ;       ; 9.504 ; 9.504 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567 ;       ;       ; 5.567 ;
; A[6]        ; SRAM_CE_N     ; 9.513 ;       ;       ; 9.513 ;
; A[6]        ; SRAM_DQ[0]    ; 9.529 ; 9.529 ; 9.529 ; 9.529 ;
; A[6]        ; SRAM_DQ[1]    ; 9.539 ; 9.539 ; 9.539 ; 9.539 ;
; A[6]        ; SRAM_DQ[2]    ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; A[6]        ; SRAM_DQ[3]    ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
; A[6]        ; SRAM_DQ[4]    ; 9.720 ; 9.720 ; 9.720 ; 9.720 ;
; A[6]        ; SRAM_DQ[5]    ; 9.611 ; 9.611 ; 9.611 ; 9.611 ;
; A[6]        ; SRAM_DQ[6]    ; 9.728 ; 9.728 ; 9.728 ; 9.728 ;
; A[6]        ; SRAM_DQ[7]    ; 9.734 ; 9.734 ; 9.734 ; 9.734 ;
; A[6]        ; SRAM_DQ[8]    ; 9.842 ; 9.842 ; 9.842 ; 9.842 ;
; A[6]        ; SRAM_DQ[9]    ; 9.842 ; 9.842 ; 9.842 ; 9.842 ;
; A[6]        ; SRAM_DQ[10]   ; 9.834 ; 9.834 ; 9.834 ; 9.834 ;
; A[6]        ; SRAM_DQ[11]   ; 9.834 ; 9.834 ; 9.834 ; 9.834 ;
; A[6]        ; SRAM_DQ[12]   ; 9.856 ; 9.856 ; 9.856 ; 9.856 ;
; A[6]        ; SRAM_DQ[13]   ; 9.844 ; 9.844 ; 9.844 ; 9.844 ;
; A[6]        ; SRAM_DQ[14]   ; 9.844 ; 9.844 ; 9.844 ; 9.844 ;
; A[6]        ; SRAM_DQ[15]   ; 9.506 ; 9.506 ; 9.506 ; 9.506 ;
; A[6]        ; U1OE_n        ;       ; 8.418 ; 8.418 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 7.964 ; 7.964 ;       ;
; A[7]        ; D[0]          ; 9.011 ; 9.011 ; 9.011 ; 9.011 ;
; A[7]        ; D[1]          ; 8.852 ; 9.003 ; 9.003 ; 8.852 ;
; A[7]        ; D[2]          ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; A[7]        ; D[3]          ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[7]        ; D[4]          ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[7]        ; D[5]          ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; A[7]        ; D[6]          ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; A[7]        ; D[7]          ; 8.866 ; 8.866 ; 8.866 ; 8.866 ;
; A[7]        ; FL_ADDR[7]    ; 5.813 ;       ;       ; 5.813 ;
; A[7]        ; FL_ADDR[14]   ; 9.238 ; 9.238 ; 9.238 ; 9.238 ;
; A[7]        ; FL_ADDR[15]   ; 9.152 ; 9.152 ; 9.152 ; 9.152 ;
; A[7]        ; FL_ADDR[16]   ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; A[7]        ; FL_ADDR[17]   ; 9.489 ;       ;       ; 9.489 ;
; A[7]        ; FL_CE_N       ; 8.201 ; 9.460 ; 9.460 ; 8.201 ;
; A[7]        ; LEDG[0]       ;       ; 9.322 ; 9.322 ;       ;
; A[7]        ; LEDG[1]       ;       ; 9.238 ; 9.238 ;       ;
; A[7]        ; LEDG[2]       ; 9.096 ;       ;       ; 9.096 ;
; A[7]        ; LEDG[3]       ; 9.317 ;       ;       ; 9.317 ;
; A[7]        ; LEDG[4]       ; 8.806 ;       ;       ; 8.806 ;
; A[7]        ; LEDG[5]       ; 8.797 ;       ;       ; 8.797 ;
; A[7]        ; LEDG[6]       ; 8.809 ;       ;       ; 8.809 ;
; A[7]        ; LEDR[6]       ; 7.907 ; 9.258 ; 9.258 ; 7.907 ;
; A[7]        ; LEDR[8]       ;       ; 9.138 ; 9.138 ;       ;
; A[7]        ; SRAM_ADDR[7]  ; 5.689 ;       ;       ; 5.689 ;
; A[7]        ; SRAM_CE_N     ; 9.147 ;       ;       ; 9.147 ;
; A[7]        ; SRAM_DQ[0]    ; 9.163 ; 9.163 ; 9.163 ; 9.163 ;
; A[7]        ; SRAM_DQ[1]    ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; A[7]        ; SRAM_DQ[2]    ; 9.134 ; 9.134 ; 9.134 ; 9.134 ;
; A[7]        ; SRAM_DQ[3]    ; 9.144 ; 9.144 ; 9.144 ; 9.144 ;
; A[7]        ; SRAM_DQ[4]    ; 9.354 ; 9.354 ; 9.354 ; 9.354 ;
; A[7]        ; SRAM_DQ[5]    ; 9.245 ; 9.245 ; 9.245 ; 9.245 ;
; A[7]        ; SRAM_DQ[6]    ; 9.362 ; 9.362 ; 9.362 ; 9.362 ;
; A[7]        ; SRAM_DQ[7]    ; 9.368 ; 9.368 ; 9.368 ; 9.368 ;
; A[7]        ; SRAM_DQ[8]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[7]        ; SRAM_DQ[9]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[7]        ; SRAM_DQ[10]   ; 9.468 ; 9.468 ; 9.468 ; 9.468 ;
; A[7]        ; SRAM_DQ[11]   ; 9.468 ; 9.468 ; 9.468 ; 9.468 ;
; A[7]        ; SRAM_DQ[12]   ; 9.490 ; 9.490 ; 9.490 ; 9.490 ;
; A[7]        ; SRAM_DQ[13]   ; 9.478 ; 9.478 ; 9.478 ; 9.478 ;
; A[7]        ; SRAM_DQ[14]   ; 9.478 ; 9.478 ; 9.478 ; 9.478 ;
; A[7]        ; SRAM_DQ[15]   ; 9.140 ; 9.140 ; 9.140 ; 9.140 ;
; A[7]        ; U1OE_n        ;       ; 8.052 ; 8.052 ;       ;
; A[8]        ; D[0]          ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; A[8]        ; D[1]          ; 8.379 ; 8.470 ; 8.470 ; 8.379 ;
; A[8]        ; D[2]          ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; A[8]        ; D[3]          ; 8.310 ; 8.310 ; 8.310 ; 8.310 ;
; A[8]        ; D[4]          ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; A[8]        ; D[5]          ; 8.211 ; 8.211 ; 8.211 ; 8.211 ;
; A[8]        ; D[6]          ; 8.206 ; 8.206 ; 8.206 ; 8.206 ;
; A[8]        ; D[7]          ; 8.333 ; 8.333 ; 8.333 ; 8.333 ;
; A[8]        ; FL_ADDR[8]    ; 5.772 ;       ;       ; 5.772 ;
; A[8]        ; FL_ADDR[14]   ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[8]        ; FL_ADDR[15]   ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[8]        ; FL_ADDR[16]   ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; A[8]        ; FL_ADDR[17]   ; 9.016 ;       ;       ; 9.016 ;
; A[8]        ; FL_CE_N       ; 7.779 ; 8.147 ; 8.147 ; 7.779 ;
; A[8]        ; LEDG[0]       ;       ; 8.849 ; 8.849 ;       ;
; A[8]        ; LEDG[1]       ;       ; 8.765 ; 8.765 ;       ;
; A[8]        ; LEDG[2]       ; 8.623 ;       ;       ; 8.623 ;
; A[8]        ; LEDG[3]       ; 8.844 ;       ;       ; 8.844 ;
; A[8]        ; LEDG[4]       ; 8.333 ;       ;       ; 8.333 ;
; A[8]        ; LEDG[5]       ; 8.324 ;       ;       ; 8.324 ;
; A[8]        ; LEDG[6]       ; 8.336 ;       ;       ; 8.336 ;
; A[8]        ; LEDR[6]       ; 7.485 ; 8.785 ; 8.785 ; 7.485 ;
; A[8]        ; LEDR[8]       ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.500 ;       ;       ; 5.500 ;
; A[8]        ; SRAM_CE_N     ; 8.674 ;       ;       ; 8.674 ;
; A[8]        ; SRAM_DQ[0]    ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; A[8]        ; SRAM_DQ[1]    ; 8.700 ; 8.700 ; 8.700 ; 8.700 ;
; A[8]        ; SRAM_DQ[2]    ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[8]        ; SRAM_DQ[3]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[8]        ; SRAM_DQ[4]    ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; A[8]        ; SRAM_DQ[5]    ; 8.772 ; 8.772 ; 8.772 ; 8.772 ;
; A[8]        ; SRAM_DQ[6]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[8]        ; SRAM_DQ[7]    ; 8.895 ; 8.895 ; 8.895 ; 8.895 ;
; A[8]        ; SRAM_DQ[8]    ; 9.003 ; 9.003 ; 9.003 ; 9.003 ;
; A[8]        ; SRAM_DQ[9]    ; 9.003 ; 9.003 ; 9.003 ; 9.003 ;
; A[8]        ; SRAM_DQ[10]   ; 8.995 ; 8.995 ; 8.995 ; 8.995 ;
; A[8]        ; SRAM_DQ[11]   ; 8.995 ; 8.995 ; 8.995 ; 8.995 ;
; A[8]        ; SRAM_DQ[12]   ; 9.017 ; 9.017 ; 9.017 ; 9.017 ;
; A[8]        ; SRAM_DQ[13]   ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[8]        ; SRAM_DQ[14]   ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[8]        ; SRAM_DQ[15]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[9]        ; D[0]          ; 9.137 ; 9.280 ; 9.280 ; 9.137 ;
; A[9]        ; D[1]          ; 8.969 ; 9.272 ; 9.272 ; 8.969 ;
; A[9]        ; D[2]          ; 9.102 ; 9.247 ; 9.247 ; 9.102 ;
; A[9]        ; D[3]          ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[9]        ; D[4]          ; 8.913 ; 8.913 ; 8.913 ; 8.913 ;
; A[9]        ; D[5]          ; 9.013 ; 9.013 ; 9.013 ; 9.013 ;
; A[9]        ; D[6]          ; 9.008 ; 8.989 ; 8.989 ; 9.008 ;
; A[9]        ; D[7]          ; 9.135 ; 9.107 ; 9.107 ; 9.135 ;
; A[9]        ; FL_ADDR[9]    ; 5.508 ;       ;       ; 5.508 ;
; A[9]        ; FL_ADDR[14]   ; 9.355 ; 9.355 ; 9.355 ; 9.355 ;
; A[9]        ; FL_ADDR[15]   ; 9.269 ; 9.269 ; 9.269 ; 9.269 ;
; A[9]        ; FL_ADDR[16]   ; 9.408 ; 9.408 ; 9.408 ; 9.408 ;
; A[9]        ; FL_ADDR[17]   ; 9.606 ;       ;       ; 9.606 ;
; A[9]        ; FL_CE_N       ; 8.369 ; 8.949 ; 8.949 ; 8.369 ;
; A[9]        ; LEDG[0]       ;       ; 9.439 ; 9.439 ;       ;
; A[9]        ; LEDG[1]       ;       ; 9.355 ; 9.355 ;       ;
; A[9]        ; LEDG[2]       ; 9.213 ;       ;       ; 9.213 ;
; A[9]        ; LEDG[3]       ; 9.434 ;       ;       ; 9.434 ;
; A[9]        ; LEDG[4]       ; 8.923 ;       ;       ; 8.923 ;
; A[9]        ; LEDG[5]       ; 8.914 ;       ;       ; 8.914 ;
; A[9]        ; LEDG[6]       ; 8.926 ;       ;       ; 8.926 ;
; A[9]        ; LEDR[6]       ; 8.075 ; 9.375 ; 9.375 ; 8.075 ;
; A[9]        ; LEDR[8]       ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.548 ;       ;       ; 5.548 ;
; A[9]        ; SRAM_CE_N     ; 9.264 ;       ;       ; 9.264 ;
; A[9]        ; SRAM_DQ[0]    ; 9.280 ; 9.280 ; 9.280 ; 9.280 ;
; A[9]        ; SRAM_DQ[1]    ; 9.290 ; 9.290 ; 9.290 ; 9.290 ;
; A[9]        ; SRAM_DQ[2]    ; 9.251 ; 9.251 ; 9.251 ; 9.251 ;
; A[9]        ; SRAM_DQ[3]    ; 9.261 ; 9.261 ; 9.261 ; 9.261 ;
; A[9]        ; SRAM_DQ[4]    ; 9.471 ; 9.471 ; 9.471 ; 9.471 ;
; A[9]        ; SRAM_DQ[5]    ; 9.362 ; 9.362 ; 9.362 ; 9.362 ;
; A[9]        ; SRAM_DQ[6]    ; 9.479 ; 9.479 ; 9.479 ; 9.479 ;
; A[9]        ; SRAM_DQ[7]    ; 9.485 ; 9.485 ; 9.485 ; 9.485 ;
; A[9]        ; SRAM_DQ[8]    ; 9.593 ; 9.593 ; 9.593 ; 9.593 ;
; A[9]        ; SRAM_DQ[9]    ; 9.593 ; 9.593 ; 9.593 ; 9.593 ;
; A[9]        ; SRAM_DQ[10]   ; 9.585 ; 9.585 ; 9.585 ; 9.585 ;
; A[9]        ; SRAM_DQ[11]   ; 9.585 ; 9.585 ; 9.585 ; 9.585 ;
; A[9]        ; SRAM_DQ[12]   ; 9.607 ; 9.607 ; 9.607 ; 9.607 ;
; A[9]        ; SRAM_DQ[13]   ; 9.595 ; 9.595 ; 9.595 ; 9.595 ;
; A[9]        ; SRAM_DQ[14]   ; 9.595 ; 9.595 ; 9.595 ; 9.595 ;
; A[9]        ; SRAM_DQ[15]   ; 9.257 ; 9.257 ; 9.257 ; 9.257 ;
; A[10]       ; D[0]          ; 8.347 ; 8.347 ; 8.347 ; 8.347 ;
; A[10]       ; D[1]          ; 8.264 ; 8.339 ; 8.339 ; 8.264 ;
; A[10]       ; D[2]          ; 8.314 ; 8.314 ; 8.314 ; 8.314 ;
; A[10]       ; D[3]          ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; A[10]       ; D[4]          ; 8.179 ; 7.980 ; 7.980 ; 8.179 ;
; A[10]       ; D[5]          ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; A[10]       ; D[6]          ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[10]       ; D[7]          ; 8.202 ; 8.202 ; 8.202 ; 8.202 ;
; A[10]       ; FL_ADDR[10]   ; 5.690 ;       ;       ; 5.690 ;
; A[10]       ; FL_ADDR[14]   ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; A[10]       ; FL_ADDR[15]   ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[10]       ; FL_ADDR[16]   ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; A[10]       ; FL_ADDR[17]   ; 8.901 ;       ;       ; 8.901 ;
; A[10]       ; FL_CE_N       ; 7.623 ; 8.300 ; 8.300 ; 7.623 ;
; A[10]       ; LEDG[0]       ;       ; 8.734 ; 8.734 ;       ;
; A[10]       ; LEDG[1]       ;       ; 8.650 ; 8.650 ;       ;
; A[10]       ; LEDG[2]       ; 8.508 ;       ;       ; 8.508 ;
; A[10]       ; LEDG[3]       ; 8.729 ;       ;       ; 8.729 ;
; A[10]       ; LEDG[4]       ; 8.218 ;       ;       ; 8.218 ;
; A[10]       ; LEDG[5]       ; 8.209 ;       ;       ; 8.209 ;
; A[10]       ; LEDG[6]       ; 8.221 ;       ;       ; 8.221 ;
; A[10]       ; LEDR[6]       ; 7.329 ; 8.670 ; 8.670 ; 7.329 ;
; A[10]       ; LEDR[8]       ; 7.373 ; 7.657 ; 7.657 ; 7.373 ;
; A[10]       ; SRAM_ADDR[10] ; 5.667 ;       ;       ; 5.667 ;
; A[10]       ; SRAM_CE_N     ; 8.559 ;       ;       ; 8.559 ;
; A[10]       ; SRAM_DQ[0]    ; 8.575 ; 8.575 ; 8.575 ; 8.575 ;
; A[10]       ; SRAM_DQ[1]    ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; A[10]       ; SRAM_DQ[2]    ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; A[10]       ; SRAM_DQ[3]    ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; A[10]       ; SRAM_DQ[4]    ; 8.766 ; 8.766 ; 8.766 ; 8.766 ;
; A[10]       ; SRAM_DQ[5]    ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[10]       ; SRAM_DQ[6]    ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[10]       ; SRAM_DQ[7]    ; 8.780 ; 8.780 ; 8.780 ; 8.780 ;
; A[10]       ; SRAM_DQ[8]    ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; A[10]       ; SRAM_DQ[9]    ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; A[10]       ; SRAM_DQ[10]   ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[11]   ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[12]   ; 8.902 ; 8.902 ; 8.902 ; 8.902 ;
; A[10]       ; SRAM_DQ[13]   ; 8.890 ; 8.890 ; 8.890 ; 8.890 ;
; A[10]       ; SRAM_DQ[14]   ; 8.890 ; 8.890 ; 8.890 ; 8.890 ;
; A[10]       ; SRAM_DQ[15]   ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[11]       ; D[0]          ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; A[11]       ; D[1]          ; 7.847 ; 7.847 ; 7.847 ; 7.847 ;
; A[11]       ; D[2]          ; 7.822 ; 7.822 ; 7.822 ; 7.822 ;
; A[11]       ; D[3]          ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[11]       ; D[4]          ; 7.687 ; 7.488 ; 7.488 ; 7.687 ;
; A[11]       ; D[5]          ; 7.588 ; 7.588 ; 7.588 ; 7.588 ;
; A[11]       ; D[6]          ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; A[11]       ; D[7]          ; 7.710 ; 7.710 ; 7.710 ; 7.710 ;
; A[11]       ; FL_ADDR[11]   ; 5.520 ;       ;       ; 5.520 ;
; A[11]       ; FL_ADDR[14]   ; 8.872 ; 8.872 ; 8.872 ; 8.872 ;
; A[11]       ; FL_ADDR[15]   ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; A[11]       ; FL_ADDR[16]   ; 8.925 ; 8.925 ; 8.925 ; 8.925 ;
; A[11]       ; FL_ADDR[17]   ; 9.123 ;       ;       ; 9.123 ;
; A[11]       ; FL_CE_N       ; 7.524 ; 9.094 ; 9.094 ; 7.524 ;
; A[11]       ; LEDG[0]       ;       ; 8.956 ; 8.956 ;       ;
; A[11]       ; LEDG[1]       ;       ; 8.872 ; 8.872 ;       ;
; A[11]       ; LEDG[2]       ; 8.730 ;       ;       ; 8.730 ;
; A[11]       ; LEDG[3]       ; 8.951 ;       ;       ; 8.951 ;
; A[11]       ; LEDG[4]       ; 8.440 ;       ;       ; 8.440 ;
; A[11]       ; LEDG[5]       ; 8.431 ;       ;       ; 8.431 ;
; A[11]       ; LEDG[6]       ; 8.443 ;       ;       ; 8.443 ;
; A[11]       ; LEDR[6]       ; 7.592 ; 8.892 ; 8.892 ; 7.592 ;
; A[11]       ; LEDR[8]       ; 6.881 ; 8.772 ; 8.772 ; 6.881 ;
; A[11]       ; SRAM_ADDR[11] ; 5.676 ;       ;       ; 5.676 ;
; A[11]       ; SRAM_CE_N     ; 8.781 ;       ;       ; 8.781 ;
; A[11]       ; SRAM_DQ[0]    ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; A[11]       ; SRAM_DQ[1]    ; 8.807 ; 8.807 ; 8.807 ; 8.807 ;
; A[11]       ; SRAM_DQ[2]    ; 8.768 ; 8.768 ; 8.768 ; 8.768 ;
; A[11]       ; SRAM_DQ[3]    ; 8.778 ; 8.778 ; 8.778 ; 8.778 ;
; A[11]       ; SRAM_DQ[4]    ; 8.988 ; 8.988 ; 8.988 ; 8.988 ;
; A[11]       ; SRAM_DQ[5]    ; 8.879 ; 8.879 ; 8.879 ; 8.879 ;
; A[11]       ; SRAM_DQ[6]    ; 8.996 ; 8.996 ; 8.996 ; 8.996 ;
; A[11]       ; SRAM_DQ[7]    ; 9.002 ; 9.002 ; 9.002 ; 9.002 ;
; A[11]       ; SRAM_DQ[8]    ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[11]       ; SRAM_DQ[9]    ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[11]       ; SRAM_DQ[10]   ; 9.102 ; 9.102 ; 9.102 ; 9.102 ;
; A[11]       ; SRAM_DQ[11]   ; 9.102 ; 9.102 ; 9.102 ; 9.102 ;
; A[11]       ; SRAM_DQ[12]   ; 9.124 ; 9.124 ; 9.124 ; 9.124 ;
; A[11]       ; SRAM_DQ[13]   ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[11]       ; SRAM_DQ[14]   ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[11]       ; SRAM_DQ[15]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[12]       ; D[0]          ; 7.942 ; 7.942 ; 7.942 ; 7.942 ;
; A[12]       ; D[1]          ; 7.934 ; 7.934 ; 7.934 ; 7.934 ;
; A[12]       ; D[2]          ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; A[12]       ; D[3]          ; 7.774 ; 7.774 ; 7.774 ; 7.774 ;
; A[12]       ; D[4]          ; 7.774 ; 7.575 ; 7.575 ; 7.774 ;
; A[12]       ; D[5]          ; 7.675 ; 7.675 ; 7.675 ; 7.675 ;
; A[12]       ; D[6]          ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; A[12]       ; D[7]          ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; A[12]       ; FL_ADDR[12]   ; 5.644 ;       ;       ; 5.644 ;
; A[12]       ; FL_ADDR[14]   ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; A[12]       ; FL_ADDR[15]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[12]       ; FL_ADDR[16]   ; 8.969 ; 8.969 ; 8.969 ; 8.969 ;
; A[12]       ; FL_ADDR[17]   ; 9.167 ;       ;       ; 9.167 ;
; A[12]       ; FL_CE_N       ; 7.611 ; 9.138 ; 9.138 ; 7.611 ;
; A[12]       ; LEDG[0]       ;       ; 9.000 ; 9.000 ;       ;
; A[12]       ; LEDG[1]       ;       ; 8.916 ; 8.916 ;       ;
; A[12]       ; LEDG[2]       ; 8.774 ;       ;       ; 8.774 ;
; A[12]       ; LEDG[3]       ; 8.995 ;       ;       ; 8.995 ;
; A[12]       ; LEDG[4]       ; 8.484 ;       ;       ; 8.484 ;
; A[12]       ; LEDG[5]       ; 8.475 ;       ;       ; 8.475 ;
; A[12]       ; LEDG[6]       ; 8.487 ;       ;       ; 8.487 ;
; A[12]       ; LEDR[6]       ; 7.636 ; 8.936 ; 8.936 ; 7.636 ;
; A[12]       ; LEDR[8]       ; 6.968 ; 8.816 ; 8.816 ; 6.968 ;
; A[12]       ; SRAM_ADDR[12] ; 5.737 ;       ;       ; 5.737 ;
; A[12]       ; SRAM_CE_N     ; 8.825 ;       ;       ; 8.825 ;
; A[12]       ; SRAM_DQ[0]    ; 8.841 ; 8.841 ; 8.841 ; 8.841 ;
; A[12]       ; SRAM_DQ[1]    ; 8.851 ; 8.851 ; 8.851 ; 8.851 ;
; A[12]       ; SRAM_DQ[2]    ; 8.812 ; 8.812 ; 8.812 ; 8.812 ;
; A[12]       ; SRAM_DQ[3]    ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[12]       ; SRAM_DQ[4]    ; 9.032 ; 9.032 ; 9.032 ; 9.032 ;
; A[12]       ; SRAM_DQ[5]    ; 8.923 ; 8.923 ; 8.923 ; 8.923 ;
; A[12]       ; SRAM_DQ[6]    ; 9.040 ; 9.040 ; 9.040 ; 9.040 ;
; A[12]       ; SRAM_DQ[7]    ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; A[12]       ; SRAM_DQ[8]    ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; A[12]       ; SRAM_DQ[9]    ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; A[12]       ; SRAM_DQ[10]   ; 9.146 ; 9.146 ; 9.146 ; 9.146 ;
; A[12]       ; SRAM_DQ[11]   ; 9.146 ; 9.146 ; 9.146 ; 9.146 ;
; A[12]       ; SRAM_DQ[12]   ; 9.168 ; 9.168 ; 9.168 ; 9.168 ;
; A[12]       ; SRAM_DQ[13]   ; 9.156 ; 9.156 ; 9.156 ; 9.156 ;
; A[12]       ; SRAM_DQ[14]   ; 9.156 ; 9.156 ; 9.156 ; 9.156 ;
; A[12]       ; SRAM_DQ[15]   ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; A[13]       ; D[0]          ; 8.099 ; 8.099 ; 8.099 ; 8.099 ;
; A[13]       ; D[1]          ; 8.062 ; 8.091 ; 8.091 ; 8.062 ;
; A[13]       ; D[2]          ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; A[13]       ; D[3]          ; 7.931 ; 7.931 ; 7.931 ; 7.931 ;
; A[13]       ; D[4]          ; 7.931 ; 7.732 ; 7.732 ; 7.931 ;
; A[13]       ; D[5]          ; 7.832 ; 7.832 ; 7.832 ; 7.832 ;
; A[13]       ; D[6]          ; 7.827 ; 7.827 ; 7.827 ; 7.827 ;
; A[13]       ; D[7]          ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[13]       ; FL_ADDR[13]   ; 5.601 ;       ;       ; 5.601 ;
; A[13]       ; FL_ADDR[14]   ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; A[13]       ; FL_ADDR[15]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; A[13]       ; FL_ADDR[16]   ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; A[13]       ; FL_ADDR[17]   ; 8.699 ;       ;       ; 8.699 ;
; A[13]       ; FL_CE_N       ; 7.421 ; 8.670 ; 8.670 ; 7.421 ;
; A[13]       ; LEDG[0]       ;       ; 8.532 ; 8.532 ;       ;
; A[13]       ; LEDG[1]       ;       ; 8.448 ; 8.448 ;       ;
; A[13]       ; LEDG[2]       ; 8.306 ;       ;       ; 8.306 ;
; A[13]       ; LEDG[3]       ; 8.527 ;       ;       ; 8.527 ;
; A[13]       ; LEDG[4]       ; 8.016 ;       ;       ; 8.016 ;
; A[13]       ; LEDG[5]       ; 8.007 ;       ;       ; 8.007 ;
; A[13]       ; LEDG[6]       ; 8.019 ;       ;       ; 8.019 ;
; A[13]       ; LEDR[6]       ; 7.127 ; 8.468 ; 8.468 ; 7.127 ;
; A[13]       ; LEDR[8]       ; 7.125 ; 8.348 ; 8.348 ; 7.125 ;
; A[13]       ; SRAM_ADDR[13] ; 5.709 ;       ;       ; 5.709 ;
; A[13]       ; SRAM_CE_N     ; 8.357 ;       ;       ; 8.357 ;
; A[13]       ; SRAM_DQ[0]    ; 8.373 ; 8.373 ; 8.373 ; 8.373 ;
; A[13]       ; SRAM_DQ[1]    ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; A[13]       ; SRAM_DQ[2]    ; 8.344 ; 8.344 ; 8.344 ; 8.344 ;
; A[13]       ; SRAM_DQ[3]    ; 8.354 ; 8.354 ; 8.354 ; 8.354 ;
; A[13]       ; SRAM_DQ[4]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[13]       ; SRAM_DQ[5]    ; 8.455 ; 8.455 ; 8.455 ; 8.455 ;
; A[13]       ; SRAM_DQ[6]    ; 8.572 ; 8.572 ; 8.572 ; 8.572 ;
; A[13]       ; SRAM_DQ[7]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[13]       ; SRAM_DQ[8]    ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[13]       ; SRAM_DQ[9]    ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[13]       ; SRAM_DQ[10]   ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[13]       ; SRAM_DQ[11]   ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[13]       ; SRAM_DQ[12]   ; 8.700 ; 8.700 ; 8.700 ; 8.700 ;
; A[13]       ; SRAM_DQ[13]   ; 8.688 ; 8.688 ; 8.688 ; 8.688 ;
; A[13]       ; SRAM_DQ[14]   ; 8.688 ; 8.688 ; 8.688 ; 8.688 ;
; A[13]       ; SRAM_DQ[15]   ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[14]       ; D[0]          ; 7.833 ; 7.833 ; 7.833 ; 7.833 ;
; A[14]       ; D[1]          ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[14]       ; D[2]          ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; A[14]       ; D[3]          ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[14]       ; D[4]          ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[14]       ; D[5]          ; 7.566 ; 7.566 ; 7.566 ; 7.566 ;
; A[14]       ; D[6]          ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; A[14]       ; D[7]          ; 7.688 ; 7.688 ; 7.688 ; 7.688 ;
; A[14]       ; FL_ADDR[14]   ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[14]       ; FL_ADDR[15]   ; 7.110 ; 7.110 ; 7.110 ; 7.110 ;
; A[14]       ; FL_ADDR[16]   ; 7.050 ; 7.050 ; 7.050 ; 7.050 ;
; A[14]       ; FL_ADDR[17]   ; 8.137 ; 7.119 ; 7.119 ; 8.137 ;
; A[14]       ; FL_CE_N       ; 7.157 ; 6.996 ; 6.996 ; 7.157 ;
; A[14]       ; LEDG[0]       ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; A[14]       ; LEDG[1]       ; 7.933 ; 7.933 ; 7.933 ; 7.933 ;
; A[14]       ; LEDG[2]       ; 8.511 ;       ;       ; 8.511 ;
; A[14]       ; LEDG[3]       ; 7.965 ; 7.965 ; 7.965 ; 7.965 ;
; A[14]       ; LEDG[4]       ; 7.501 ; 7.501 ; 7.501 ; 7.501 ;
; A[14]       ; LEDG[5]       ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; A[14]       ; LEDG[6]       ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[14]       ; LEDR[6]       ; 7.332 ; 7.906 ; 7.906 ; 7.332 ;
; A[14]       ; LEDR[8]       ; 7.098 ; 7.786 ; 7.786 ; 7.098 ;
; A[14]       ; SRAM_ADDR[14] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; A[14]       ; SRAM_ADDR[15] ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; A[14]       ; SRAM_ADDR[16] ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; A[14]       ; SRAM_ADDR[17] ; 6.928 ; 6.928 ; 6.928 ; 6.928 ;
; A[14]       ; SRAM_CE_N     ; 7.842 ; 7.842 ; 7.842 ; 7.842 ;
; A[14]       ; SRAM_DQ[0]    ; 7.772 ; 7.772 ; 7.772 ; 7.772 ;
; A[14]       ; SRAM_DQ[1]    ; 7.782 ; 7.782 ; 7.782 ; 7.782 ;
; A[14]       ; SRAM_DQ[2]    ; 7.743 ; 7.743 ; 7.743 ; 7.743 ;
; A[14]       ; SRAM_DQ[3]    ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[14]       ; SRAM_DQ[4]    ; 7.963 ; 7.963 ; 7.963 ; 7.963 ;
; A[14]       ; SRAM_DQ[5]    ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; A[14]       ; SRAM_DQ[6]    ; 7.971 ; 7.971 ; 7.971 ; 7.971 ;
; A[14]       ; SRAM_DQ[7]    ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; A[14]       ; SRAM_DQ[8]    ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[14]       ; SRAM_DQ[9]    ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[14]       ; SRAM_DQ[10]   ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[14]       ; SRAM_DQ[11]   ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[14]       ; SRAM_DQ[12]   ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; A[14]       ; SRAM_DQ[13]   ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; A[14]       ; SRAM_DQ[14]   ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; A[14]       ; SRAM_DQ[15]   ; 7.746 ; 7.746 ; 7.746 ; 7.746 ;
; A[14]       ; SRAM_LB_N     ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; A[14]       ; SRAM_UB_N     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; A[15]       ; D[0]          ; 7.488 ; 7.470 ; 7.470 ; 7.488 ;
; A[15]       ; D[1]          ; 7.480 ; 7.302 ; 7.302 ; 7.480 ;
; A[15]       ; D[2]          ; 7.455 ; 7.435 ; 7.435 ; 7.455 ;
; A[15]       ; D[3]          ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; A[15]       ; D[4]          ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; A[15]       ; D[5]          ; 7.221 ; 7.221 ; 7.221 ; 7.221 ;
; A[15]       ; D[6]          ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[15]       ; D[7]          ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; A[15]       ; FL_ADDR[14]   ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[15]       ; FL_ADDR[15]   ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[15]       ; FL_ADDR[16]   ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; A[15]       ; FL_ADDR[17]   ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[15]       ; FL_CE_N       ; 7.186 ; 7.057 ; 7.057 ; 7.186 ;
; A[15]       ; LEDG[0]       ; 7.634 ; 7.634 ; 7.634 ; 7.634 ;
; A[15]       ; LEDG[1]       ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[15]       ; LEDG[2]       ; 7.528 ;       ;       ; 7.528 ;
; A[15]       ; LEDG[3]       ; 7.629 ; 7.629 ; 7.629 ; 7.629 ;
; A[15]       ; LEDG[4]       ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]       ; LEDG[5]       ; 7.229 ; 7.448 ; 7.448 ; 7.229 ;
; A[15]       ; LEDG[6]       ; 7.241 ; 7.461 ; 7.461 ; 7.241 ;
; A[15]       ; LEDR[6]       ; 6.892 ; 7.570 ; 7.570 ; 6.892 ;
; A[15]       ; LEDR[8]       ; 7.450 ; 7.056 ; 7.056 ; 7.450 ;
; A[15]       ; SRAM_ADDR[14] ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; A[15]       ; SRAM_ADDR[15] ; 6.643 ; 6.643 ; 6.643 ; 6.643 ;
; A[15]       ; SRAM_ADDR[16] ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; A[15]       ; SRAM_ADDR[17] ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; A[15]       ; SRAM_CE_N     ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; A[15]       ; SRAM_DQ[0]    ; 7.427 ; 7.427 ; 7.427 ; 7.427 ;
; A[15]       ; SRAM_DQ[1]    ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[15]       ; SRAM_DQ[2]    ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; A[15]       ; SRAM_DQ[3]    ; 7.408 ; 7.408 ; 7.408 ; 7.408 ;
; A[15]       ; SRAM_DQ[4]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[15]       ; SRAM_DQ[5]    ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; A[15]       ; SRAM_DQ[6]    ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; A[15]       ; SRAM_DQ[7]    ; 7.632 ; 7.632 ; 7.632 ; 7.632 ;
; A[15]       ; SRAM_DQ[8]    ; 7.737 ; 7.737 ; 7.737 ; 7.737 ;
; A[15]       ; SRAM_DQ[9]    ; 7.737 ; 7.737 ; 7.737 ; 7.737 ;
; A[15]       ; SRAM_DQ[10]   ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; SRAM_DQ[11]   ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; SRAM_DQ[12]   ; 7.751 ; 7.751 ; 7.751 ; 7.751 ;
; A[15]       ; SRAM_DQ[13]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[15]       ; SRAM_DQ[14]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[15]       ; SRAM_DQ[15]   ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; A[15]       ; SRAM_LB_N     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; A[15]       ; SRAM_UB_N     ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; D[0]        ; SRAM_DQ[0]    ; 5.931 ;       ;       ; 5.931 ;
; D[0]        ; SRAM_DQ[8]    ; 5.903 ;       ;       ; 5.903 ;
; D[1]        ; SRAM_DQ[1]    ; 5.860 ;       ;       ; 5.860 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.714 ;       ;       ; 5.714 ;
; D[2]        ; SRAM_DQ[10]   ; 5.686 ;       ;       ; 5.686 ;
; D[3]        ; SRAM_DQ[3]    ; 5.635 ;       ;       ; 5.635 ;
; D[3]        ; SRAM_DQ[11]   ; 5.594 ;       ;       ; 5.594 ;
; D[4]        ; SRAM_DQ[4]    ; 5.690 ;       ;       ; 5.690 ;
; D[4]        ; SRAM_DQ[12]   ; 5.632 ;       ;       ; 5.632 ;
; D[5]        ; SRAM_DQ[5]    ; 5.579 ;       ;       ; 5.579 ;
; D[5]        ; SRAM_DQ[13]   ; 5.566 ;       ;       ; 5.566 ;
; D[6]        ; SRAM_DQ[6]    ; 5.497 ;       ;       ; 5.497 ;
; D[6]        ; SRAM_DQ[14]   ; 5.498 ;       ;       ; 5.498 ;
; D[7]        ; SRAM_DQ[7]    ; 5.748 ;       ;       ; 5.748 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; FL_DQ[0]    ; D[0]          ; 7.261 ;       ;       ; 7.261 ;
; FL_DQ[1]    ; D[1]          ; 7.332 ;       ;       ; 7.332 ;
; FL_DQ[2]    ; D[2]          ; 7.182 ;       ;       ; 7.182 ;
; FL_DQ[3]    ; D[3]          ; 7.101 ;       ;       ; 7.101 ;
; FL_DQ[4]    ; D[4]          ; 6.927 ;       ;       ; 6.927 ;
; FL_DQ[5]    ; D[5]          ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; FL_DQ[6]    ; D[6]          ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; FL_DQ[7]    ; D[7]          ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; IORQ_n      ; BUSDIR_n      ; 6.074 ;       ;       ; 6.074 ;
; IORQ_n      ; D[0]          ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; IORQ_n      ; D[1]          ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; IORQ_n      ; D[2]          ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; IORQ_n      ; D[3]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; IORQ_n      ; D[4]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; IORQ_n      ; D[5]          ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; IORQ_n      ; D[6]          ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; IORQ_n      ; D[7]          ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; IORQ_n      ; U1OE_n        ; 6.645 ;       ;       ; 6.645 ;
; KEY[0]      ; LEDG[7]       ;       ; 6.449 ; 6.449 ;       ;
; KEY[0]      ; LEDR[9]       ;       ; 6.262 ; 6.262 ;       ;
; M1_n        ; BUSDIR_n      ;       ; 6.311 ; 6.311 ;       ;
; M1_n        ; D[0]          ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; M1_n        ; D[1]          ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; M1_n        ; D[2]          ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; M1_n        ; D[3]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; M1_n        ; D[4]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; M1_n        ; D[5]          ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; M1_n        ; D[6]          ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; M1_n        ; D[7]          ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; M1_n        ; U1OE_n        ;       ; 6.872 ; 6.872 ;       ;
; RD_n        ; BUSDIR_n      ; 6.330 ;       ;       ; 6.330 ;
; RD_n        ; D[0]          ; 6.485 ; 6.739 ; 6.739 ; 6.485 ;
; RD_n        ; D[1]          ; 6.719 ; 6.945 ; 6.945 ; 6.719 ;
; RD_n        ; D[2]          ; 6.537 ; 6.715 ; 6.715 ; 6.537 ;
; RD_n        ; D[3]          ; 6.328 ; 6.832 ; 6.832 ; 6.328 ;
; RD_n        ; D[4]          ; 6.095 ; 6.714 ; 6.714 ; 6.095 ;
; RD_n        ; D[5]          ; 6.423 ; 6.733 ; 6.733 ; 6.423 ;
; RD_n        ; D[6]          ; 6.310 ; 6.700 ; 6.700 ; 6.310 ;
; RD_n        ; D[7]          ; 6.452 ; 6.815 ; 6.815 ; 6.452 ;
; RD_n        ; FL_CE_N       ; 7.009 ;       ;       ; 7.009 ;
; RD_n        ; FL_OE_N       ; 5.555 ;       ;       ; 5.555 ;
; RD_n        ; U1OE_n        ; 6.895 ;       ;       ; 6.895 ;
; RESET_n     ; LEDG[7]       ;       ; 6.318 ; 6.318 ;       ;
; RESET_n     ; LEDR[9]       ;       ; 6.131 ; 6.131 ;       ;
; SLTSL_n     ; D[0]          ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SLTSL_n     ; D[1]          ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; SLTSL_n     ; D[2]          ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; SLTSL_n     ; D[3]          ; 7.450 ; 7.416 ; 7.416 ; 7.450 ;
; SLTSL_n     ; D[4]          ; 7.337 ; 7.192 ; 7.192 ; 7.337 ;
; SLTSL_n     ; D[5]          ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; SLTSL_n     ; D[6]          ; 7.346 ; 7.346 ; 7.346 ; 7.346 ;
; SLTSL_n     ; D[7]          ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.014 ;       ;       ; 8.014 ;
; SLTSL_n     ; FL_CE_N       ; 7.499 ; 7.985 ; 7.985 ; 7.499 ;
; SLTSL_n     ; LEDG[0]       ;       ; 7.847 ; 7.847 ;       ;
; SLTSL_n     ; LEDG[1]       ;       ; 7.683 ; 7.683 ;       ;
; SLTSL_n     ; LEDG[3]       ; 7.842 ;       ;       ; 7.842 ;
; SLTSL_n     ; LEDG[4]       ; 7.251 ;       ;       ; 7.251 ;
; SLTSL_n     ; LEDG[5]       ; 7.258 ;       ;       ; 7.258 ;
; SLTSL_n     ; LEDG[6]       ; 7.267 ;       ;       ; 7.267 ;
; SLTSL_n     ; LEDR[6]       ;       ; 7.783 ; 7.783 ;       ;
; SLTSL_n     ; LEDR[8]       ;       ; 7.663 ; 7.663 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 7.592 ;       ;       ; 7.592 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.589 ; 7.589 ; 7.589 ; 7.589 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.807 ; 7.807 ; 7.807 ; 7.807 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.813 ; 7.813 ; 7.813 ; 7.813 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; SLTSL_n     ; U1OE_n        ; 6.791 ;       ;       ; 6.791 ;
; SRAM_DQ[0]  ; D[0]          ; 7.495 ;       ;       ; 7.495 ;
; SRAM_DQ[1]  ; D[1]          ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; SRAM_DQ[2]  ; D[2]          ; 7.151 ;       ;       ; 7.151 ;
; SRAM_DQ[3]  ; D[3]          ; 7.227 ;       ;       ; 7.227 ;
; SRAM_DQ[4]  ; D[4]          ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; SRAM_DQ[5]  ; D[5]          ; 7.061 ;       ;       ; 7.061 ;
; SRAM_DQ[6]  ; D[6]          ; 6.781 ;       ;       ; 6.781 ;
; SRAM_DQ[7]  ; D[7]          ; 7.107 ;       ;       ; 7.107 ;
; SRAM_DQ[8]  ; D[0]          ; 7.726 ; 7.726 ; 7.726 ; 7.726 ;
; SRAM_DQ[9]  ; D[1]          ; 7.265 ;       ;       ; 7.265 ;
; SRAM_DQ[10] ; D[2]          ; 7.418 ;       ;       ; 7.418 ;
; SRAM_DQ[11] ; D[3]          ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; SRAM_DQ[12] ; D[4]          ; 7.005 ;       ;       ; 7.005 ;
; SRAM_DQ[13] ; D[5]          ; 6.910 ;       ;       ; 6.910 ;
; SRAM_DQ[14] ; D[6]          ; 6.936 ;       ;       ; 6.936 ;
; SRAM_DQ[15] ; D[7]          ; 7.018 ;       ;       ; 7.018 ;
; SW[0]       ; D[1]          ;       ; 4.535 ; 4.535 ;       ;
; SW[0]       ; LEDR[0]       ; 2.289 ;       ;       ; 2.289 ;
; SW[1]       ; D[1]          ; 4.633 ; 4.633 ; 4.633 ; 4.633 ;
; SW[1]       ; LEDR[1]       ; 2.423 ;       ;       ; 2.423 ;
; SW[2]       ; D[2]          ;       ; 4.024 ; 4.024 ;       ;
; SW[2]       ; LEDR[2]       ; 2.614 ;       ;       ; 2.614 ;
; SW[3]       ; D[2]          ;       ; 4.514 ; 4.514 ;       ;
; SW[3]       ; LEDR[3]       ; 2.549 ;       ;       ; 2.549 ;
; SW[7]       ; D[1]          ; 4.599 ;       ;       ; 4.599 ;
; SW[8]       ; D[0]          ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[8]       ; D[1]          ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[8]       ; D[2]          ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[8]       ; D[3]          ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[8]       ; D[4]          ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[8]       ; D[5]          ; 4.082 ; 4.082 ; 4.082 ; 4.082 ;
; SW[8]       ; D[6]          ; 4.077 ; 4.077 ; 4.077 ; 4.077 ;
; SW[8]       ; D[7]          ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; SW[8]       ; LEDG[1]       ; 4.087 ;       ;       ; 4.087 ;
; SW[8]       ; SRAM_CE_N     ;       ; 3.996 ; 3.996 ;       ;
; SW[8]       ; SRAM_DQ[0]    ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; SW[8]       ; SRAM_DQ[1]    ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; SW[8]       ; SRAM_DQ[2]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[8]       ; SRAM_DQ[3]    ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; SW[8]       ; SRAM_DQ[4]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; SW[8]       ; SRAM_DQ[5]    ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[8]       ; SRAM_DQ[6]    ; 4.173 ; 4.173 ; 4.173 ; 4.173 ;
; SW[8]       ; SRAM_DQ[7]    ; 4.179 ; 4.179 ; 4.179 ; 4.179 ;
; SW[8]       ; SRAM_DQ[8]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; SW[8]       ; SRAM_DQ[9]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; SW[8]       ; SRAM_DQ[10]   ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; SW[8]       ; SRAM_DQ[11]   ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; SW[8]       ; SRAM_DQ[12]   ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; SW[8]       ; SRAM_DQ[13]   ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[8]       ; SRAM_DQ[14]   ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[8]       ; SRAM_DQ[15]   ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; SW[9]       ; D[0]          ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; SW[9]       ; D[1]          ; 5.311 ; 5.311 ; 5.311 ; 5.311 ;
; SW[9]       ; D[2]          ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; SW[9]       ; D[3]          ; 5.117 ; 5.151 ; 5.151 ; 5.117 ;
; SW[9]       ; D[4]          ; 4.893 ; 5.038 ; 5.038 ; 4.893 ;
; SW[9]       ; D[5]          ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW[9]       ; D[6]          ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[9]       ; D[7]          ; 5.174 ; 5.174 ; 5.174 ; 5.174 ;
; SW[9]       ; FL_ADDR[14]   ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[9]       ; FL_ADDR[15]   ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; SW[9]       ; FL_ADDR[16]   ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; SW[9]       ; FL_ADDR[17]   ;       ; 5.846 ; 5.846 ;       ;
; SW[9]       ; FL_CE_N       ; 5.817 ; 5.331 ; 5.331 ; 5.817 ;
; SW[9]       ; LEDG[0]       ; 5.679 ;       ;       ; 5.679 ;
; SW[9]       ; LEDG[1]       ; 5.515 ;       ;       ; 5.515 ;
; SW[9]       ; LEDG[3]       ;       ; 5.674 ; 5.674 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 5.083 ; 5.083 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 5.090 ; 5.090 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 5.099 ; 5.099 ;       ;
; SW[9]       ; LEDR[6]       ; 5.615 ;       ;       ; 5.615 ;
; SW[9]       ; LEDR[8]       ; 5.495 ;       ;       ; 5.495 ;
; SW[9]       ; SRAM_CE_N     ;       ; 5.424 ; 5.424 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.645 ; 5.645 ; 5.645 ; 5.645 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.753 ; 5.753 ; 5.753 ; 5.753 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.753 ; 5.753 ; 5.753 ; 5.753 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[9]       ; SRAM_DQ[12]   ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[9]       ; U1OE_n        ;       ; 4.623 ; 4.623 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; WR_n        ; SRAM_DQ[1]    ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; WR_n        ; SRAM_DQ[2]    ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; WR_n        ; SRAM_DQ[3]    ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; WR_n        ; SRAM_DQ[4]    ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; WR_n        ; SRAM_DQ[5]    ; 6.734 ; 6.734 ; 6.734 ; 6.734 ;
; WR_n        ; SRAM_DQ[6]    ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; WR_n        ; SRAM_DQ[7]    ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; WR_n        ; SRAM_DQ[8]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; WR_n        ; SRAM_DQ[9]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; WR_n        ; SRAM_DQ[10]   ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; WR_n        ; SRAM_DQ[11]   ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; WR_n        ; SRAM_DQ[12]   ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; WR_n        ; SRAM_DQ[13]   ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; WR_n        ; SRAM_DQ[14]   ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; WR_n        ; SRAM_DQ[15]   ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; WR_n        ; SRAM_WE_N     ; 5.582 ;       ;       ; 5.582 ;
; WR_n        ; U1OE_n        ; 7.808 ;       ;       ; 7.808 ;
+-------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 7.523 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.795 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.787 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.762 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.627 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.627 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.528 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.523 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.650 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.892 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.164 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.156 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.131 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.996 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.996 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.897 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.892 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.019 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.735 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.764 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.774 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.735 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.745 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.955 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.846 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.963 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.969 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 9.074 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 9.074 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 9.066 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 9.066 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 9.088 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 9.076 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 9.076 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.738 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; A[2]       ; 4.655 ;      ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.927 ;      ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.919 ;      ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.894 ;      ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.759 ;      ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.759 ;      ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.660 ;      ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.655 ;      ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.782 ;      ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247 ;      ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909 ;      ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.655 ;      ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.927 ;      ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.919 ;      ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.894 ;      ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.759 ;      ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.759 ;      ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.660 ;      ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.655 ;      ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.782 ;      ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247 ;      ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909 ;      ; Fall       ; A[2]            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 7.523     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 7.795     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 7.787     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 7.762     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 7.627     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 7.627     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 7.528     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 7.523     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 7.650     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 8.892     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 9.164     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 9.156     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 9.131     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 8.996     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 8.996     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 8.897     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 8.892     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 9.019     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 8.735     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 8.764     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 8.774     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 8.735     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 8.745     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 8.955     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 8.846     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 8.963     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 8.969     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 9.074     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 9.074     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 9.066     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 9.066     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 9.088     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 9.076     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 9.076     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 8.738     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; A[2]       ; 4.655     ;           ; Rise       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.927     ;           ; Rise       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.919     ;           ; Rise       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.894     ;           ; Rise       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.759     ;           ; Rise       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.759     ;           ; Rise       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.660     ;           ; Rise       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.655     ;           ; Rise       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.782     ;           ; Rise       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247     ;           ; Rise       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909     ;           ; Rise       ; A[2]            ;
; D[*]         ; A[2]       ; 4.655     ;           ; Fall       ; A[2]            ;
;  D[0]        ; A[2]       ; 4.927     ;           ; Fall       ; A[2]            ;
;  D[1]        ; A[2]       ; 4.919     ;           ; Fall       ; A[2]            ;
;  D[2]        ; A[2]       ; 4.894     ;           ; Fall       ; A[2]            ;
;  D[3]        ; A[2]       ; 4.759     ;           ; Fall       ; A[2]            ;
;  D[4]        ; A[2]       ; 4.759     ;           ; Fall       ; A[2]            ;
;  D[5]        ; A[2]       ; 4.660     ;           ; Fall       ; A[2]            ;
;  D[6]        ; A[2]       ; 4.655     ;           ; Fall       ; A[2]            ;
;  D[7]        ; A[2]       ; 4.782     ;           ; Fall       ; A[2]            ;
; SRAM_DQ[*]   ; A[2]       ; 4.903     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[0]  ; A[2]       ; 4.932     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[1]  ; A[2]       ; 4.942     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[2]  ; A[2]       ; 4.903     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[3]  ; A[2]       ; 4.913     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[4]  ; A[2]       ; 5.123     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[5]  ; A[2]       ; 5.014     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[6]  ; A[2]       ; 5.131     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[7]  ; A[2]       ; 5.137     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[8]  ; A[2]       ; 5.245     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[9]  ; A[2]       ; 5.245     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[10] ; A[2]       ; 5.237     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[11] ; A[2]       ; 5.237     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[12] ; A[2]       ; 5.259     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[13] ; A[2]       ; 5.247     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[14] ; A[2]       ; 5.247     ;           ; Fall       ; A[2]            ;
;  SRAM_DQ[15] ; A[2]       ; 4.909     ;           ; Fall       ; A[2]            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -7.801   ; -11.210 ; -0.593   ; -4.108  ; -2.314              ;
;  A[2]            ; -2.538   ; -11.210 ; 2.043    ; -4.108  ; -2.314              ;
;  CLOCK_50        ; 1.343    ; -1.864  ; N/A      ; N/A     ; -1.631              ;
;  clock_i         ; -7.801   ; -0.253  ; -0.593   ; 0.653   ; -0.611              ;
;  sd_sel_q[0]     ; -0.525   ; -0.163  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -215.459 ; -79.767 ; -0.593   ; -36.617 ; -162.642            ;
;  A[2]            ; -9.505   ; -77.740 ; 0.000    ; -36.617 ; -102.355            ;
;  CLOCK_50        ; 0.000    ; -1.864  ; N/A      ; N/A     ; -2.853              ;
;  clock_i         ; -205.429 ; -0.253  ; -0.593   ; 0.000   ; -57.434             ;
;  sd_sel_q[0]     ; -0.525   ; -0.163  ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 1.559  ; 1.559  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 3.686  ; 3.686  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.192  ; 3.192  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.686  ; 3.686  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.357  ; 2.357  ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.176  ; 0.176  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.672 ; -0.672 ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.672 ; -0.672 ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; -0.803 ; -0.803 ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.688 ; -3.688 ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.780 ; -3.780 ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.688 ; -3.688 ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 7.124  ; 7.124  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; 5.445  ; 5.445  ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; 6.444  ; 6.444  ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.671  ; 0.671  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; 5.142  ; 5.142  ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; 6.064  ; 6.064  ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; 5.493  ; 5.493  ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; 7.124  ; 7.124  ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; 6.286  ; 6.286  ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 4.280  ; 4.280  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 3.195  ; 3.195  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 3.715  ; 3.715  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 4.280  ; 4.280  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 3.346  ; 3.346  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.077  ; 2.077  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.396  ; 2.396  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 3.288  ; 3.288  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 3.921  ; 3.921  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; -0.928 ; -0.928 ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; -0.928 ; -0.928 ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; -0.311 ; -0.311 ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; -1.059 ; -1.059 ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; -3.944 ; -3.944 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; -3.945 ; -3.945 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; -3.944 ; -3.944 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; 12.896 ; 12.896 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; 8.639  ; 8.639  ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; 9.638  ; 9.638  ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; 3.673  ; 3.673  ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; 8.336  ; 8.336  ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; 11.836 ; 11.836 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; 11.265 ; 11.265 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; 12.896 ; 12.896 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; 12.058 ; 12.058 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; 11.315 ; 11.315 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; 12.487 ; 12.487 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; 10.755 ; 10.755 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; 11.548 ; 11.548 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; 11.462 ; 11.462 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; 10.434 ; 10.434 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; 10.829 ; 10.829 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; 8.813  ; 8.813  ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; 6.764  ; 6.764  ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; 5.809  ; 5.809  ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; 6.037  ; 6.037  ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; 6.600  ; 6.600  ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; 5.484  ; 5.484  ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; 5.300  ; 5.300  ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; 5.014  ; 5.014  ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; 6.154  ; 6.154  ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; 6.764  ; 6.764  ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; 7.440  ; 7.440  ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; 7.440  ; 7.440  ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; 7.275  ; 7.275  ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; 8.531  ; 8.531  ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; 4.824  ; 4.824  ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; 4.824  ; 4.824  ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; 7.033  ; 7.033  ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; 8.107  ; 8.107  ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; 7.372  ; 7.372  ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; A[*]      ; A[2]        ; 0.622  ; 0.622  ; Rise       ; A[2]            ;
;  A[12]    ; A[2]        ; 0.622  ; 0.622  ; Rise       ; A[2]            ;
; D[*]      ; A[2]        ; 1.018  ; 1.018  ; Rise       ; A[2]            ;
;  D[0]     ; A[2]        ; 1.018  ; 1.018  ; Rise       ; A[2]            ;
;  D[1]     ; A[2]        ; 0.298  ; 0.298  ; Rise       ; A[2]            ;
;  D[2]     ; A[2]        ; -0.179 ; -0.179 ; Rise       ; A[2]            ;
;  D[3]     ; A[2]        ; 0.615  ; 0.615  ; Rise       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.105  ; 4.105  ; Rise       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.105  ; 4.105  ; Rise       ; A[2]            ;
; RESET_n   ; A[2]        ; 4.270  ; 4.270  ; Rise       ; A[2]            ;
; SW[*]     ; A[2]        ; 9.779  ; 9.779  ; Rise       ; A[2]            ;
;  SW[0]    ; A[2]        ; 9.779  ; 9.779  ; Rise       ; A[2]            ;
;  SW[1]    ; A[2]        ; 9.534  ; 9.534  ; Rise       ; A[2]            ;
; A[*]      ; A[2]        ; 0.479  ; 0.479  ; Fall       ; A[2]            ;
;  A[0]     ; A[2]        ; -1.291 ; -1.291 ; Fall       ; A[2]            ;
;  A[1]     ; A[2]        ; -1.878 ; -1.878 ; Fall       ; A[2]            ;
;  A[2]     ; A[2]        ; 0.479  ; 0.479  ; Fall       ; A[2]            ;
;  A[3]     ; A[2]        ; -2.122 ; -2.122 ; Fall       ; A[2]            ;
;  A[4]     ; A[2]        ; -2.536 ; -2.536 ; Fall       ; A[2]            ;
;  A[5]     ; A[2]        ; -2.270 ; -2.270 ; Fall       ; A[2]            ;
;  A[6]     ; A[2]        ; -3.052 ; -3.052 ; Fall       ; A[2]            ;
;  A[7]     ; A[2]        ; -2.686 ; -2.686 ; Fall       ; A[2]            ;
; D[*]      ; A[2]        ; 2.670  ; 2.670  ; Fall       ; A[2]            ;
;  D[0]     ; A[2]        ; 0.966  ; 0.966  ; Fall       ; A[2]            ;
;  D[1]     ; A[2]        ; 1.100  ; 1.100  ; Fall       ; A[2]            ;
;  D[2]     ; A[2]        ; 2.370  ; 2.370  ; Fall       ; A[2]            ;
;  D[3]     ; A[2]        ; 2.517  ; 2.517  ; Fall       ; A[2]            ;
;  D[4]     ; A[2]        ; 2.524  ; 2.524  ; Fall       ; A[2]            ;
;  D[5]     ; A[2]        ; 2.670  ; 2.670  ; Fall       ; A[2]            ;
;  D[6]     ; A[2]        ; 2.340  ; 2.340  ; Fall       ; A[2]            ;
;  D[7]     ; A[2]        ; 2.324  ; 2.324  ; Fall       ; A[2]            ;
; KEY[*]    ; A[2]        ; 4.577  ; 4.577  ; Fall       ; A[2]            ;
;  KEY[0]   ; A[2]        ; 4.577  ; 4.577  ; Fall       ; A[2]            ;
; RD_n      ; A[2]        ; 2.098  ; 2.098  ; Fall       ; A[2]            ;
; RESET_n   ; A[2]        ; 4.742  ; 4.742  ; Fall       ; A[2]            ;
; SW[*]     ; A[2]        ; 10.251 ; 10.251 ; Fall       ; A[2]            ;
;  SW[0]    ; A[2]        ; 10.251 ; 10.251 ; Fall       ; A[2]            ;
;  SW[1]    ; A[2]        ; 10.249 ; 10.249 ; Fall       ; A[2]            ;
; A[*]      ; clock_i     ; -0.697 ; -0.697 ; Rise       ; clock_i         ;
;  A[0]     ; clock_i     ; -3.299 ; -3.299 ; Rise       ; clock_i         ;
;  A[1]     ; clock_i     ; -3.917 ; -3.917 ; Rise       ; clock_i         ;
;  A[2]     ; clock_i     ; -0.697 ; -0.697 ; Rise       ; clock_i         ;
;  A[3]     ; clock_i     ; -3.308 ; -3.308 ; Rise       ; clock_i         ;
;  A[4]     ; clock_i     ; -4.752 ; -4.752 ; Rise       ; clock_i         ;
;  A[5]     ; clock_i     ; -4.486 ; -4.486 ; Rise       ; clock_i         ;
;  A[6]     ; clock_i     ; -5.268 ; -5.268 ; Rise       ; clock_i         ;
;  A[7]     ; clock_i     ; -4.902 ; -4.902 ; Rise       ; clock_i         ;
;  A[8]     ; clock_i     ; -4.429 ; -4.429 ; Rise       ; clock_i         ;
;  A[9]     ; clock_i     ; -5.019 ; -5.019 ; Rise       ; clock_i         ;
;  A[10]    ; clock_i     ; -4.314 ; -4.314 ; Rise       ; clock_i         ;
;  A[11]    ; clock_i     ; -4.536 ; -4.536 ; Rise       ; clock_i         ;
;  A[12]    ; clock_i     ; -4.580 ; -4.580 ; Rise       ; clock_i         ;
;  A[13]    ; clock_i     ; -4.112 ; -4.112 ; Rise       ; clock_i         ;
;  A[14]    ; clock_i     ; -3.754 ; -3.754 ; Rise       ; clock_i         ;
;  A[15]    ; clock_i     ; -3.352 ; -3.352 ; Rise       ; clock_i         ;
; D[*]      ; clock_i     ; -2.264 ; -2.264 ; Rise       ; clock_i         ;
;  D[0]     ; clock_i     ; -2.591 ; -2.591 ; Rise       ; clock_i         ;
;  D[1]     ; clock_i     ; -2.701 ; -2.701 ; Rise       ; clock_i         ;
;  D[2]     ; clock_i     ; -2.986 ; -2.986 ; Rise       ; clock_i         ;
;  D[3]     ; clock_i     ; -2.456 ; -2.456 ; Rise       ; clock_i         ;
;  D[4]     ; clock_i     ; -2.408 ; -2.408 ; Rise       ; clock_i         ;
;  D[5]     ; clock_i     ; -2.264 ; -2.264 ; Rise       ; clock_i         ;
;  D[6]     ; clock_i     ; -2.782 ; -2.782 ; Rise       ; clock_i         ;
;  D[7]     ; clock_i     ; -3.114 ; -3.114 ; Rise       ; clock_i         ;
; KEY[*]    ; clock_i     ; -2.697 ; -2.697 ; Rise       ; clock_i         ;
;  KEY[0]   ; clock_i     ; -2.697 ; -2.697 ; Rise       ; clock_i         ;
; RESET_n   ; clock_i     ; -2.566 ; -2.566 ; Rise       ; clock_i         ;
; SLTSL_n   ; clock_i     ; -3.631 ; -3.631 ; Rise       ; clock_i         ;
; SW[*]     ; clock_i     ; -1.463 ; -1.463 ; Rise       ; clock_i         ;
;  SW[9]    ; clock_i     ; -1.463 ; -1.463 ; Rise       ; clock_i         ;
; WR_n      ; clock_i     ; -3.005 ; -3.005 ; Rise       ; clock_i         ;
; SD1_MISO  ; sd_sel_q[0] ; -3.721 ; -3.721 ; Fall       ; sd_sel_q[0]     ;
; SD2_MISO  ; sd_sel_q[0] ; -3.353 ; -3.353 ; Fall       ; sd_sel_q[0]     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+----------------+-------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+-------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 20.590 ; 20.590 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 20.590 ; 20.590 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 19.926 ; 19.926 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 19.283 ; 19.283 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 20.235 ; 20.235 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 19.888 ; 19.888 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 20.077 ; 20.077 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 19.895 ; 19.895 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 20.235 ; 20.235 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 17.112 ; 17.112 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 15.536 ; 15.536 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 15.276 ; 15.276 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.910 ; 14.910 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 17.112 ; 17.112 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 17.333 ; 17.333 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 13.632 ; 13.632 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 13.489 ; 13.489 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 13.265 ; 13.265 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 13.306 ; 13.306 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 13.307 ; 13.307 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 13.462 ; 13.462 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 13.611 ; 13.611 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 13.632 ; 13.632 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 15.354 ; 15.354 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 15.017 ; 15.017 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 15.121 ; 15.121 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 15.354 ; 15.354 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 15.125 ; 15.125 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 13.940 ; 13.940 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 15.175 ; 15.175 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 15.168 ; 15.168 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 11.354 ; 11.354 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 11.143 ; 11.143 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 11.354 ; 11.354 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 11.137 ; 11.137 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 10.296 ; 10.296 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 10.313 ; 10.313 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 10.512 ; 10.512 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.452 ; 14.452 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 12.359 ; 12.359 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 11.656 ; 11.656 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.452 ; 14.452 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 11.812 ; 11.812 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 11.123 ; 11.123 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.841  ; 9.841  ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 8.532  ; 8.532  ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 24.257 ; 24.257 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 24.257 ; 24.257 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 23.593 ; 23.593 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 23.438 ; 23.438 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 23.902 ; 23.902 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 23.555 ; 23.555 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 22.654 ; 22.654 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 22.472 ; 22.472 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 22.812 ; 22.812 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 14.948 ; 14.948 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 10.245 ; 10.245 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 14.369 ; 14.369 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 14.110 ; 14.110 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 14.486 ; 14.486 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 14.948 ; 14.948 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 15.806 ; 15.806 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 13.748 ; 13.748 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 13.404 ; 13.404 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 13.748 ; 13.748 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 13.323 ; 13.323 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 13.701 ; 13.701 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 13.727 ; 13.727 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 13.403 ; 13.403 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 13.725 ; 13.725 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 13.816 ; 13.816 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 13.434 ; 13.434 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 13.443 ; 13.443 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 13.452 ; 13.452 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 13.456 ; 13.456 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 13.792 ; 13.792 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 13.479 ; 13.479 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 15.999 ; 15.999 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 14.058 ; 14.058 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 15.999 ; 15.999 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 10.501 ; 10.501 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 14.052 ; 14.052 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 14.941 ; 14.941 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 14.414 ; 14.414 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 14.614 ; 14.614 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 14.571 ; 14.571 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 14.571 ; 14.571 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 14.168 ; 14.168 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 18.512 ; 18.512 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 11.058 ; 11.058 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 15.873 ; 15.873 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 17.006 ; 17.006 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 18.512 ; 18.512 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 17.974 ; 17.974 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 15.768 ; 15.768 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 17.879 ; 17.879 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 17.865 ; 17.865 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 9.841  ; 9.841  ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 11.446 ; 11.446 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 12.598 ; 12.598 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 10.379 ; 10.379 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 10.298 ; 10.298 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 9.531  ; 9.531  ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 9.830  ; 9.830  ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 9.805  ; 9.805  ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 9.801  ; 9.801  ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 8.351  ; 8.351  ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 7.947  ; 7.947  ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 8.172  ; 8.172  ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 7.385  ; 7.385  ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 7.399  ; 7.399  ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 8.131  ; 8.131  ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 10.822 ; 10.822 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.732  ; 9.732  ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 8.739  ;        ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 6.032  ;        ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;        ; 6.420  ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 10.822 ; 10.822 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 9.732  ; 9.732  ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 10.822 ; 10.822 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;        ; 8.739  ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;        ; 6.032  ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 6.420  ;        ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+----------------+-------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+-------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[2]        ; 3.880 ; 3.880 ; Rise       ; A[2]            ;
; D[*]           ; A[2]        ; 4.647 ; 4.647 ; Rise       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.815 ; 4.815 ; Rise       ; A[2]            ;
;  D[1]          ; A[2]        ; 4.647 ; 4.647 ; Rise       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.780 ; 4.780 ; Rise       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.910 ; 4.910 ; Rise       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.689 ; 4.689 ; Rise       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.752 ; 4.752 ; Rise       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.667 ; 4.667 ; Rise       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.785 ; 4.785 ; Rise       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.921 ; 4.921 ; Rise       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Rise       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 5.007 ; 5.007 ; Rise       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.921 ; 4.921 ; Rise       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.060 ; 5.060 ; Rise       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.258 ; 5.258 ; Rise       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.743 ; 4.743 ; Rise       ; A[2]            ;
; HEX2[*]        ; A[2]        ; 5.667 ; 5.667 ; Rise       ; A[2]            ;
;  HEX2[0]       ; A[2]        ; 5.745 ; 5.745 ; Rise       ; A[2]            ;
;  HEX2[1]       ; A[2]        ; 5.667 ; 5.667 ; Rise       ; A[2]            ;
;  HEX2[2]       ; A[2]        ; 5.710 ; 5.710 ; Rise       ; A[2]            ;
;  HEX2[3]       ; A[2]        ; 5.710 ; 5.710 ; Rise       ; A[2]            ;
;  HEX2[4]       ; A[2]        ; 5.759 ; 5.759 ; Rise       ; A[2]            ;
;  HEX2[5]       ; A[2]        ; 5.803 ; 5.803 ; Rise       ; A[2]            ;
;  HEX2[6]       ; A[2]        ; 5.819 ; 5.819 ; Rise       ; A[2]            ;
; HEX3[*]        ; A[2]        ; 6.370 ; 6.370 ; Rise       ; A[2]            ;
;  HEX3[0]       ; A[2]        ; 6.762 ; 6.762 ; Rise       ; A[2]            ;
;  HEX3[1]       ; A[2]        ; 6.856 ; 6.856 ; Rise       ; A[2]            ;
;  HEX3[2]       ; A[2]        ; 6.910 ; 6.910 ; Rise       ; A[2]            ;
;  HEX3[3]       ; A[2]        ; 6.724 ; 6.724 ; Rise       ; A[2]            ;
;  HEX3[4]       ; A[2]        ; 6.370 ; 6.370 ; Rise       ; A[2]            ;
;  HEX3[5]       ; A[2]        ; 6.816 ; 6.816 ; Rise       ; A[2]            ;
;  HEX3[6]       ; A[2]        ; 6.848 ; 6.848 ; Rise       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.091 ; 5.091 ; Rise       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.007 ; 5.007 ; Rise       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865 ; 4.865 ; Rise       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.086 ; 5.086 ; Rise       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.575 ; 4.575 ; Rise       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.566 ; 4.566 ; Rise       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.578 ; 4.578 ; Rise       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.907 ; 4.907 ; Rise       ; A[2]            ;
;  LEDR[5]       ; A[2]        ; 4.962 ; 4.962 ; Rise       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.027 ; 5.027 ; Rise       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.907 ; 4.907 ; Rise       ; A[2]            ;
; SD2_CS         ; A[2]        ; 4.780 ; 4.780 ; Rise       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.817 ; 5.817 ; Rise       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817 ; 5.817 ; Rise       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.916 ; 4.916 ; Rise       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.968 ; 3.968 ; Rise       ; A[2]            ;
; BUSDIR_n       ; A[2]        ; 3.880 ; 3.880 ; Fall       ; A[2]            ;
; D[*]           ; A[2]        ; 4.647 ; 4.647 ; Fall       ; A[2]            ;
;  D[0]          ; A[2]        ; 4.815 ; 4.815 ; Fall       ; A[2]            ;
;  D[1]          ; A[2]        ; 4.647 ; 4.647 ; Fall       ; A[2]            ;
;  D[2]          ; A[2]        ; 4.780 ; 4.780 ; Fall       ; A[2]            ;
;  D[3]          ; A[2]        ; 4.910 ; 4.910 ; Fall       ; A[2]            ;
;  D[4]          ; A[2]        ; 4.689 ; 4.689 ; Fall       ; A[2]            ;
;  D[5]          ; A[2]        ; 4.752 ; 4.752 ; Fall       ; A[2]            ;
;  D[6]          ; A[2]        ; 4.667 ; 4.667 ; Fall       ; A[2]            ;
;  D[7]          ; A[2]        ; 4.785 ; 4.785 ; Fall       ; A[2]            ;
; FL_ADDR[*]     ; A[2]        ; 4.921 ; 4.921 ; Fall       ; A[2]            ;
;  FL_ADDR[2]    ; A[2]        ; 5.400 ; 5.400 ; Fall       ; A[2]            ;
;  FL_ADDR[14]   ; A[2]        ; 5.007 ; 5.007 ; Fall       ; A[2]            ;
;  FL_ADDR[15]   ; A[2]        ; 4.921 ; 4.921 ; Fall       ; A[2]            ;
;  FL_ADDR[16]   ; A[2]        ; 5.060 ; 5.060 ; Fall       ; A[2]            ;
;  FL_ADDR[17]   ; A[2]        ; 5.258 ; 5.258 ; Fall       ; A[2]            ;
; FL_CE_N        ; A[2]        ; 4.743 ; 4.743 ; Fall       ; A[2]            ;
; HEX0[*]        ; A[2]        ; 6.070 ; 6.070 ; Fall       ; A[2]            ;
;  HEX0[0]       ; A[2]        ; 6.099 ; 6.099 ; Fall       ; A[2]            ;
;  HEX0[1]       ; A[2]        ; 6.197 ; 6.197 ; Fall       ; A[2]            ;
;  HEX0[2]       ; A[2]        ; 6.070 ; 6.070 ; Fall       ; A[2]            ;
;  HEX0[3]       ; A[2]        ; 6.184 ; 6.184 ; Fall       ; A[2]            ;
;  HEX0[4]       ; A[2]        ; 6.202 ; 6.202 ; Fall       ; A[2]            ;
;  HEX0[5]       ; A[2]        ; 6.112 ; 6.112 ; Fall       ; A[2]            ;
;  HEX0[6]       ; A[2]        ; 6.195 ; 6.195 ; Fall       ; A[2]            ;
; HEX1[*]        ; A[2]        ; 6.002 ; 6.002 ; Fall       ; A[2]            ;
;  HEX1[0]       ; A[2]        ; 6.173 ; 6.173 ; Fall       ; A[2]            ;
;  HEX1[1]       ; A[2]        ; 6.002 ; 6.002 ; Fall       ; A[2]            ;
;  HEX1[2]       ; A[2]        ; 6.008 ; 6.008 ; Fall       ; A[2]            ;
;  HEX1[3]       ; A[2]        ; 6.022 ; 6.022 ; Fall       ; A[2]            ;
;  HEX1[4]       ; A[2]        ; 6.027 ; 6.027 ; Fall       ; A[2]            ;
;  HEX1[5]       ; A[2]        ; 6.178 ; 6.178 ; Fall       ; A[2]            ;
;  HEX1[6]       ; A[2]        ; 6.046 ; 6.046 ; Fall       ; A[2]            ;
; LEDG[*]        ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  LEDG[0]       ; A[2]        ; 5.091 ; 5.091 ; Fall       ; A[2]            ;
;  LEDG[1]       ; A[2]        ; 5.007 ; 5.007 ; Fall       ; A[2]            ;
;  LEDG[2]       ; A[2]        ; 4.865 ; 4.865 ; Fall       ; A[2]            ;
;  LEDG[3]       ; A[2]        ; 5.086 ; 5.086 ; Fall       ; A[2]            ;
;  LEDG[4]       ; A[2]        ; 4.575 ; 4.575 ; Fall       ; A[2]            ;
;  LEDG[5]       ; A[2]        ; 4.566 ; 4.566 ; Fall       ; A[2]            ;
;  LEDG[6]       ; A[2]        ; 4.578 ; 4.578 ; Fall       ; A[2]            ;
; LEDR[*]        ; A[2]        ; 4.907 ; 4.907 ; Fall       ; A[2]            ;
;  LEDR[6]       ; A[2]        ; 5.027 ; 5.027 ; Fall       ; A[2]            ;
;  LEDR[8]       ; A[2]        ; 4.907 ; 4.907 ; Fall       ; A[2]            ;
; SRAM_ADDR[*]   ; A[2]        ; 5.817 ; 5.817 ; Fall       ; A[2]            ;
;  SRAM_ADDR[2]  ; A[2]        ; 5.817 ; 5.817 ; Fall       ; A[2]            ;
;  SRAM_ADDR[14] ; A[2]        ; 6.593 ; 6.593 ; Fall       ; A[2]            ;
;  SRAM_ADDR[15] ; A[2]        ; 6.844 ; 6.844 ; Fall       ; A[2]            ;
;  SRAM_ADDR[16] ; A[2]        ; 7.262 ; 7.262 ; Fall       ; A[2]            ;
;  SRAM_ADDR[17] ; A[2]        ; 6.796 ; 6.796 ; Fall       ; A[2]            ;
; SRAM_CE_N      ; A[2]        ; 4.916 ; 4.916 ; Fall       ; A[2]            ;
; SRAM_LB_N      ; A[2]        ; 6.891 ; 6.891 ; Fall       ; A[2]            ;
; SRAM_UB_N      ; A[2]        ; 6.877 ; 6.877 ; Fall       ; A[2]            ;
; U1OE_n         ; A[2]        ; 3.968 ; 3.968 ; Fall       ; A[2]            ;
; D[*]           ; clock_i     ; 3.960 ; 3.960 ; Rise       ; clock_i         ;
;  D[0]          ; clock_i     ; 4.430 ; 4.430 ; Rise       ; clock_i         ;
;  D[1]          ; clock_i     ; 4.667 ; 4.667 ; Rise       ; clock_i         ;
;  D[2]          ; clock_i     ; 4.483 ; 4.483 ; Rise       ; clock_i         ;
;  D[3]          ; clock_i     ; 4.273 ; 4.273 ; Rise       ; clock_i         ;
;  D[4]          ; clock_i     ; 4.041 ; 4.041 ; Rise       ; clock_i         ;
;  D[5]          ; clock_i     ; 4.073 ; 4.073 ; Rise       ; clock_i         ;
;  D[6]          ; clock_i     ; 3.960 ; 3.960 ; Rise       ; clock_i         ;
;  D[7]          ; clock_i     ; 4.102 ; 4.102 ; Rise       ; clock_i         ;
; LEDR[*]        ; clock_i     ; 4.274 ; 4.274 ; Rise       ; clock_i         ;
;  LEDR[7]       ; clock_i     ; 4.274 ; 4.274 ; Rise       ; clock_i         ;
; SD1_MOSI       ; clock_i     ; 4.058 ; 4.058 ; Rise       ; clock_i         ;
; SD1_SCK        ; clock_i     ; 4.144 ; 4.144 ; Rise       ; clock_i         ;
; SD2_MOSI       ; clock_i     ; 3.889 ; 3.889 ; Rise       ; clock_i         ;
; SD2_SCK        ; clock_i     ; 3.894 ; 3.894 ; Rise       ; clock_i         ;
; WAIT_n         ; clock_i     ; 4.116 ; 4.116 ; Rise       ; clock_i         ;
; D[*]           ; sd_sel_q[0] ; 3.613 ; 3.923 ; Rise       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.923 ; 3.923 ; Rise       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427 ; 4.427 ; Rise       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ; 3.613 ;       ; Rise       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ; 2.768 ;       ; Rise       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ; 2.768 ;       ; Rise       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ;       ; 2.851 ; Rise       ; sd_sel_q[0]     ;
; D[*]           ; sd_sel_q[0] ; 3.923 ; 3.613 ; Fall       ; sd_sel_q[0]     ;
;  D[0]          ; sd_sel_q[0] ; 3.923 ; 3.923 ; Fall       ; sd_sel_q[0]     ;
;  D[1]          ; sd_sel_q[0] ; 4.427 ; 4.427 ; Fall       ; sd_sel_q[0]     ;
;  D[2]          ; sd_sel_q[0] ;       ; 3.613 ; Fall       ; sd_sel_q[0]     ;
; LEDR[*]        ; sd_sel_q[0] ;       ; 2.768 ; Fall       ; sd_sel_q[0]     ;
;  LEDR[4]       ; sd_sel_q[0] ;       ; 2.768 ; Fall       ; sd_sel_q[0]     ;
; SD1_CS         ; sd_sel_q[0] ; 2.851 ;       ; Fall       ; sd_sel_q[0]     ;
+----------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+-------------+---------------+--------+--------+--------+--------+
; Input Port  ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+-------------+---------------+--------+--------+--------+--------+
; A[0]        ; D[0]          ; 22.941 ; 22.357 ; 22.357 ; 22.941 ;
; A[0]        ; D[1]          ; 23.137 ; 23.137 ; 23.137 ; 23.137 ;
; A[0]        ; D[2]          ; 22.979 ; 22.408 ; 22.408 ; 22.979 ;
; A[0]        ; D[3]          ; 22.582 ; 22.002 ; 22.002 ; 22.582 ;
; A[0]        ; D[4]          ; 21.873 ; 21.655 ; 21.655 ; 21.873 ;
; A[0]        ; D[5]          ; 22.971 ; 22.971 ; 22.971 ; 22.971 ;
; A[0]        ; D[6]          ; 22.506 ; 22.506 ; 22.506 ; 22.506 ;
; A[0]        ; D[7]          ; 22.846 ; 22.846 ; 22.846 ; 22.846 ;
; A[0]        ; FL_ADDR[0]    ; 11.305 ;        ;        ; 11.305 ;
; A[0]        ; FL_ADDR[14]   ; 16.420 ; 16.420 ; 16.420 ; 16.420 ;
; A[0]        ; FL_ADDR[15]   ; 16.161 ; 16.161 ; 16.161 ; 16.161 ;
; A[0]        ; FL_ADDR[16]   ; 16.537 ; 16.537 ; 16.537 ; 16.537 ;
; A[0]        ; FL_ADDR[17]   ; 16.999 ;        ;        ; 16.999 ;
; A[0]        ; FL_CE_N       ; 15.771 ; 17.857 ; 17.857 ; 15.771 ;
; A[0]        ; LEDG[0]       ;        ; 16.109 ; 16.109 ;        ;
; A[0]        ; LEDG[1]       ;        ; 16.320 ; 16.320 ;        ;
; A[0]        ; LEDG[2]       ; 15.467 ;        ;        ; 15.467 ;
; A[0]        ; LEDG[3]       ; 16.103 ;        ;        ; 16.103 ;
; A[0]        ; LEDG[4]       ; 15.262 ;        ;        ; 15.262 ;
; A[0]        ; LEDG[5]       ; 15.279 ;        ;        ; 15.279 ;
; A[0]        ; LEDG[6]       ; 15.478 ;        ;        ; 15.478 ;
; A[0]        ; LEDR[6]       ;        ; 16.622 ; 16.622 ;        ;
; A[0]        ; LEDR[8]       ;        ; 16.219 ; 16.219 ;        ;
; A[0]        ; SRAM_ADDR[0]  ; 11.225 ;        ;        ; 11.225 ;
; A[0]        ; SRAM_CE_N     ; 16.089 ;        ;        ; 16.089 ;
; A[0]        ; SRAM_DQ[0]    ; 16.200 ; 16.200 ; 16.200 ; 16.200 ;
; A[0]        ; SRAM_DQ[1]    ; 16.210 ; 16.210 ; 16.210 ; 16.210 ;
; A[0]        ; SRAM_DQ[2]    ; 16.154 ; 16.154 ; 16.154 ; 16.154 ;
; A[0]        ; SRAM_DQ[3]    ; 16.164 ; 16.164 ; 16.164 ; 16.164 ;
; A[0]        ; SRAM_DQ[4]    ; 16.739 ; 16.739 ; 16.739 ; 16.739 ;
; A[0]        ; SRAM_DQ[5]    ; 16.447 ; 16.447 ; 16.447 ; 16.447 ;
; A[0]        ; SRAM_DQ[6]    ; 16.747 ; 16.747 ; 16.747 ; 16.747 ;
; A[0]        ; SRAM_DQ[7]    ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; A[0]        ; SRAM_DQ[8]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[9]    ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[0]        ; SRAM_DQ[10]   ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[0]        ; SRAM_DQ[11]   ; 17.148 ; 17.148 ; 17.148 ; 17.148 ;
; A[0]        ; SRAM_DQ[12]   ; 17.170 ; 17.170 ; 17.170 ; 17.170 ;
; A[0]        ; SRAM_DQ[13]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[14]   ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[0]        ; SRAM_DQ[15]   ; 16.273 ; 16.273 ; 16.273 ; 16.273 ;
; A[1]        ; D[0]          ; 25.153 ; 24.259 ; 24.259 ; 25.153 ;
; A[1]        ; D[1]          ; 25.349 ; 25.349 ; 25.349 ; 25.349 ;
; A[1]        ; D[2]          ; 25.191 ; 23.586 ; 23.586 ; 25.191 ;
; A[1]        ; D[3]          ; 24.794 ; 23.241 ; 23.241 ; 24.794 ;
; A[1]        ; D[4]          ; 24.085 ; 23.241 ; 23.241 ; 24.085 ;
; A[1]        ; D[5]          ; 24.855 ; 23.970 ; 23.970 ; 24.855 ;
; A[1]        ; D[6]          ; 24.487 ; 23.505 ; 23.505 ; 24.487 ;
; A[1]        ; D[7]          ; 24.838 ; 23.845 ; 23.845 ; 24.838 ;
; A[1]        ; FL_ADDR[1]    ; 10.762 ;        ;        ; 10.762 ;
; A[1]        ; FL_ADDR[14]   ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; A[1]        ; FL_ADDR[15]   ; 17.160 ; 17.160 ; 17.160 ; 17.160 ;
; A[1]        ; FL_ADDR[16]   ; 17.536 ; 17.536 ; 17.536 ; 17.536 ;
; A[1]        ; FL_ADDR[17]   ; 17.998 ;        ;        ; 17.998 ;
; A[1]        ; FL_CE_N       ; 16.770 ; 18.856 ; 18.856 ; 16.770 ;
; A[1]        ; LEDG[0]       ;        ; 17.108 ; 17.108 ;        ;
; A[1]        ; LEDG[1]       ;        ; 17.319 ; 17.319 ;        ;
; A[1]        ; LEDG[2]       ; 16.466 ;        ;        ; 16.466 ;
; A[1]        ; LEDG[3]       ; 17.102 ;        ;        ; 17.102 ;
; A[1]        ; LEDG[4]       ; 16.261 ;        ;        ; 16.261 ;
; A[1]        ; LEDG[5]       ; 16.278 ;        ;        ; 16.278 ;
; A[1]        ; LEDG[6]       ; 16.477 ;        ;        ; 16.477 ;
; A[1]        ; LEDR[6]       ;        ; 17.621 ; 17.621 ;        ;
; A[1]        ; LEDR[8]       ;        ; 17.218 ; 17.218 ;        ;
; A[1]        ; SRAM_ADDR[1]  ; 11.300 ;        ;        ; 11.300 ;
; A[1]        ; SRAM_CE_N     ; 17.088 ;        ;        ; 17.088 ;
; A[1]        ; SRAM_DQ[0]    ; 17.199 ; 17.199 ; 17.199 ; 17.199 ;
; A[1]        ; SRAM_DQ[1]    ; 17.209 ; 17.209 ; 17.209 ; 17.209 ;
; A[1]        ; SRAM_DQ[2]    ; 17.153 ; 17.153 ; 17.153 ; 17.153 ;
; A[1]        ; SRAM_DQ[3]    ; 17.163 ; 17.163 ; 17.163 ; 17.163 ;
; A[1]        ; SRAM_DQ[4]    ; 17.738 ; 17.738 ; 17.738 ; 17.738 ;
; A[1]        ; SRAM_DQ[5]    ; 17.446 ; 17.446 ; 17.446 ; 17.446 ;
; A[1]        ; SRAM_DQ[6]    ; 17.746 ; 17.746 ; 17.746 ; 17.746 ;
; A[1]        ; SRAM_DQ[7]    ; 17.751 ; 17.751 ; 17.751 ; 17.751 ;
; A[1]        ; SRAM_DQ[8]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[9]    ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; A[1]        ; SRAM_DQ[10]   ; 18.152 ; 18.152 ; 18.152 ; 18.152 ;
; A[1]        ; SRAM_DQ[11]   ; 18.147 ; 18.147 ; 18.147 ; 18.147 ;
; A[1]        ; SRAM_DQ[12]   ; 18.169 ; 18.169 ; 18.169 ; 18.169 ;
; A[1]        ; SRAM_DQ[13]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[14]   ; 18.162 ; 18.162 ; 18.162 ; 18.162 ;
; A[1]        ; SRAM_DQ[15]   ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; A[3]        ; BUSDIR_n      ;        ; 13.870 ; 13.870 ;        ;
; A[3]        ; D[0]          ; 23.908 ; 23.371 ; 23.371 ; 23.908 ;
; A[3]        ; D[1]          ; 24.104 ; 24.104 ; 24.104 ; 24.104 ;
; A[3]        ; D[2]          ; 23.946 ; 22.341 ; 22.341 ; 23.946 ;
; A[3]        ; D[3]          ; 23.549 ; 22.671 ; 22.671 ; 23.549 ;
; A[3]        ; D[4]          ; 22.840 ; 22.556 ; 22.556 ; 22.840 ;
; A[3]        ; D[5]          ; 23.610 ; 22.668 ; 22.668 ; 23.610 ;
; A[3]        ; D[6]          ; 23.242 ; 22.203 ; 22.203 ; 23.242 ;
; A[3]        ; D[7]          ; 23.593 ; 22.543 ; 22.543 ; 23.593 ;
; A[3]        ; FL_ADDR[3]    ; 10.095 ;        ;        ; 10.095 ;
; A[3]        ; FL_ADDR[14]   ; 16.117 ; 16.117 ; 16.117 ; 16.117 ;
; A[3]        ; FL_ADDR[15]   ; 15.858 ; 15.858 ; 15.858 ; 15.858 ;
; A[3]        ; FL_ADDR[16]   ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[3]        ; FL_ADDR[17]   ; 16.696 ;        ;        ; 16.696 ;
; A[3]        ; FL_CE_N       ; 15.468 ; 17.554 ; 17.554 ; 15.468 ;
; A[3]        ; LEDG[0]       ;        ; 15.806 ; 15.806 ;        ;
; A[3]        ; LEDG[1]       ;        ; 16.017 ; 16.017 ;        ;
; A[3]        ; LEDG[2]       ; 15.164 ;        ;        ; 15.164 ;
; A[3]        ; LEDG[3]       ; 15.800 ;        ;        ; 15.800 ;
; A[3]        ; LEDG[4]       ; 14.959 ;        ;        ; 14.959 ;
; A[3]        ; LEDG[5]       ; 14.976 ;        ;        ; 14.976 ;
; A[3]        ; LEDG[6]       ; 15.175 ;        ;        ; 15.175 ;
; A[3]        ; LEDR[6]       ;        ; 16.319 ; 16.319 ;        ;
; A[3]        ; LEDR[8]       ;        ; 15.916 ; 15.916 ;        ;
; A[3]        ; SRAM_ADDR[3]  ; 10.913 ;        ;        ; 10.913 ;
; A[3]        ; SRAM_CE_N     ; 15.786 ;        ;        ; 15.786 ;
; A[3]        ; SRAM_DQ[0]    ; 15.897 ; 15.897 ; 15.897 ; 15.897 ;
; A[3]        ; SRAM_DQ[1]    ; 15.907 ; 15.907 ; 15.907 ; 15.907 ;
; A[3]        ; SRAM_DQ[2]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[3]        ; SRAM_DQ[3]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; A[3]        ; SRAM_DQ[4]    ; 16.436 ; 16.436 ; 16.436 ; 16.436 ;
; A[3]        ; SRAM_DQ[5]    ; 16.144 ; 16.144 ; 16.144 ; 16.144 ;
; A[3]        ; SRAM_DQ[6]    ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; A[3]        ; SRAM_DQ[7]    ; 16.449 ; 16.449 ; 16.449 ; 16.449 ;
; A[3]        ; SRAM_DQ[8]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[9]    ; 16.854 ; 16.854 ; 16.854 ; 16.854 ;
; A[3]        ; SRAM_DQ[10]   ; 16.850 ; 16.850 ; 16.850 ; 16.850 ;
; A[3]        ; SRAM_DQ[11]   ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; A[3]        ; SRAM_DQ[12]   ; 16.867 ; 16.867 ; 16.867 ; 16.867 ;
; A[3]        ; SRAM_DQ[13]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[14]   ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[3]        ; SRAM_DQ[15]   ; 15.970 ; 15.970 ; 15.970 ; 15.970 ;
; A[3]        ; U1OE_n        ;        ; 15.179 ; 15.179 ;        ;
; A[4]        ; BUSDIR_n      ;        ; 16.284 ; 16.284 ;        ;
; A[4]        ; D[0]          ; 26.101 ; 26.995 ; 26.995 ; 26.101 ;
; A[4]        ; D[1]          ; 27.191 ; 27.191 ; 27.191 ; 27.191 ;
; A[4]        ; D[2]          ; 25.743 ; 27.033 ; 27.033 ; 25.743 ;
; A[4]        ; D[3]          ; 25.346 ; 26.636 ; 26.636 ; 25.346 ;
; A[4]        ; D[4]          ; 25.083 ; 25.927 ; 25.927 ; 25.083 ;
; A[4]        ; D[5]          ; 26.168 ; 26.697 ; 26.697 ; 26.168 ;
; A[4]        ; D[6]          ; 25.703 ; 26.329 ; 26.329 ; 25.703 ;
; A[4]        ; D[7]          ; 26.043 ; 26.680 ; 26.680 ; 26.043 ;
; A[4]        ; FL_ADDR[4]    ; 10.165 ;        ;        ; 10.165 ;
; A[4]        ; FL_ADDR[14]   ; 19.617 ; 19.617 ; 19.617 ; 19.617 ;
; A[4]        ; FL_ADDR[15]   ; 19.358 ; 19.358 ; 19.358 ; 19.358 ;
; A[4]        ; FL_ADDR[16]   ; 19.734 ; 19.734 ; 19.734 ; 19.734 ;
; A[4]        ; FL_ADDR[17]   ; 20.196 ;        ;        ; 20.196 ;
; A[4]        ; FL_CE_N       ; 18.968 ; 21.054 ; 21.054 ; 18.968 ;
; A[4]        ; LEDG[0]       ;        ; 19.306 ; 19.306 ;        ;
; A[4]        ; LEDG[1]       ;        ; 19.517 ; 19.517 ;        ;
; A[4]        ; LEDG[2]       ; 18.664 ;        ;        ; 18.664 ;
; A[4]        ; LEDG[3]       ; 19.300 ;        ;        ; 19.300 ;
; A[4]        ; LEDG[4]       ; 18.459 ;        ;        ; 18.459 ;
; A[4]        ; LEDG[5]       ; 18.476 ;        ;        ; 18.476 ;
; A[4]        ; LEDG[6]       ; 18.675 ;        ;        ; 18.675 ;
; A[4]        ; LEDR[6]       ; 16.322 ; 19.819 ; 19.819 ; 16.322 ;
; A[4]        ; LEDR[8]       ;        ; 19.416 ; 19.416 ;        ;
; A[4]        ; SRAM_ADDR[4]  ; 10.498 ;        ;        ; 10.498 ;
; A[4]        ; SRAM_CE_N     ; 19.286 ;        ;        ; 19.286 ;
; A[4]        ; SRAM_DQ[0]    ; 19.397 ; 19.397 ; 19.397 ; 19.397 ;
; A[4]        ; SRAM_DQ[1]    ; 19.407 ; 19.407 ; 19.407 ; 19.407 ;
; A[4]        ; SRAM_DQ[2]    ; 19.351 ; 19.351 ; 19.351 ; 19.351 ;
; A[4]        ; SRAM_DQ[3]    ; 19.361 ; 19.361 ; 19.361 ; 19.361 ;
; A[4]        ; SRAM_DQ[4]    ; 19.936 ; 19.936 ; 19.936 ; 19.936 ;
; A[4]        ; SRAM_DQ[5]    ; 19.644 ; 19.644 ; 19.644 ; 19.644 ;
; A[4]        ; SRAM_DQ[6]    ; 19.944 ; 19.944 ; 19.944 ; 19.944 ;
; A[4]        ; SRAM_DQ[7]    ; 19.949 ; 19.949 ; 19.949 ; 19.949 ;
; A[4]        ; SRAM_DQ[8]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[9]    ; 20.354 ; 20.354 ; 20.354 ; 20.354 ;
; A[4]        ; SRAM_DQ[10]   ; 20.350 ; 20.350 ; 20.350 ; 20.350 ;
; A[4]        ; SRAM_DQ[11]   ; 20.345 ; 20.345 ; 20.345 ; 20.345 ;
; A[4]        ; SRAM_DQ[12]   ; 20.367 ; 20.367 ; 20.367 ; 20.367 ;
; A[4]        ; SRAM_DQ[13]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[14]   ; 20.360 ; 20.360 ; 20.360 ; 20.360 ;
; A[4]        ; SRAM_DQ[15]   ; 19.470 ; 19.470 ; 19.470 ; 19.470 ;
; A[4]        ; U1OE_n        ;        ; 17.593 ; 17.593 ;        ;
; A[5]        ; BUSDIR_n      ;        ; 15.713 ; 15.713 ;        ;
; A[5]        ; D[0]          ; 25.530 ; 26.424 ; 26.424 ; 25.530 ;
; A[5]        ; D[1]          ; 26.620 ; 26.620 ; 26.620 ; 26.620 ;
; A[5]        ; D[2]          ; 25.172 ; 26.462 ; 26.462 ; 25.172 ;
; A[5]        ; D[3]          ; 24.775 ; 26.065 ; 26.065 ; 24.775 ;
; A[5]        ; D[4]          ; 24.512 ; 25.356 ; 25.356 ; 24.512 ;
; A[5]        ; D[5]          ; 25.597 ; 26.126 ; 26.126 ; 25.597 ;
; A[5]        ; D[6]          ; 25.132 ; 25.758 ; 25.758 ; 25.132 ;
; A[5]        ; D[7]          ; 25.472 ; 26.109 ; 26.109 ; 25.472 ;
; A[5]        ; FL_ADDR[5]    ; 9.589  ;        ;        ; 9.589  ;
; A[5]        ; FL_ADDR[14]   ; 19.046 ; 19.046 ; 19.046 ; 19.046 ;
; A[5]        ; FL_ADDR[15]   ; 18.787 ; 18.787 ; 18.787 ; 18.787 ;
; A[5]        ; FL_ADDR[16]   ; 19.163 ; 19.163 ; 19.163 ; 19.163 ;
; A[5]        ; FL_ADDR[17]   ; 19.625 ;        ;        ; 19.625 ;
; A[5]        ; FL_CE_N       ; 18.397 ; 20.483 ; 20.483 ; 18.397 ;
; A[5]        ; LEDG[0]       ;        ; 18.735 ; 18.735 ;        ;
; A[5]        ; LEDG[1]       ;        ; 18.946 ; 18.946 ;        ;
; A[5]        ; LEDG[2]       ; 18.093 ;        ;        ; 18.093 ;
; A[5]        ; LEDG[3]       ; 18.729 ;        ;        ; 18.729 ;
; A[5]        ; LEDG[4]       ; 17.888 ;        ;        ; 17.888 ;
; A[5]        ; LEDG[5]       ; 17.905 ;        ;        ; 17.905 ;
; A[5]        ; LEDG[6]       ; 18.104 ;        ;        ; 18.104 ;
; A[5]        ; LEDR[6]       ; 15.751 ; 19.248 ; 19.248 ; 15.751 ;
; A[5]        ; LEDR[8]       ;        ; 18.845 ; 18.845 ;        ;
; A[5]        ; SRAM_ADDR[5]  ; 10.115 ;        ;        ; 10.115 ;
; A[5]        ; SRAM_CE_N     ; 18.715 ;        ;        ; 18.715 ;
; A[5]        ; SRAM_DQ[0]    ; 18.826 ; 18.826 ; 18.826 ; 18.826 ;
; A[5]        ; SRAM_DQ[1]    ; 18.836 ; 18.836 ; 18.836 ; 18.836 ;
; A[5]        ; SRAM_DQ[2]    ; 18.780 ; 18.780 ; 18.780 ; 18.780 ;
; A[5]        ; SRAM_DQ[3]    ; 18.790 ; 18.790 ; 18.790 ; 18.790 ;
; A[5]        ; SRAM_DQ[4]    ; 19.365 ; 19.365 ; 19.365 ; 19.365 ;
; A[5]        ; SRAM_DQ[5]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[5]        ; SRAM_DQ[6]    ; 19.373 ; 19.373 ; 19.373 ; 19.373 ;
; A[5]        ; SRAM_DQ[7]    ; 19.378 ; 19.378 ; 19.378 ; 19.378 ;
; A[5]        ; SRAM_DQ[8]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[9]    ; 19.783 ; 19.783 ; 19.783 ; 19.783 ;
; A[5]        ; SRAM_DQ[10]   ; 19.779 ; 19.779 ; 19.779 ; 19.779 ;
; A[5]        ; SRAM_DQ[11]   ; 19.774 ; 19.774 ; 19.774 ; 19.774 ;
; A[5]        ; SRAM_DQ[12]   ; 19.796 ; 19.796 ; 19.796 ; 19.796 ;
; A[5]        ; SRAM_DQ[13]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[14]   ; 19.789 ; 19.789 ; 19.789 ; 19.789 ;
; A[5]        ; SRAM_DQ[15]   ; 18.899 ; 18.899 ; 18.899 ; 18.899 ;
; A[5]        ; U1OE_n        ;        ; 17.022 ; 17.022 ;        ;
; A[6]        ; BUSDIR_n      ;        ; 17.344 ; 17.344 ;        ;
; A[6]        ; D[0]          ; 27.161 ; 28.055 ; 28.055 ; 27.161 ;
; A[6]        ; D[1]          ; 28.251 ; 28.251 ; 28.251 ; 28.251 ;
; A[6]        ; D[2]          ; 26.803 ; 28.093 ; 28.093 ; 26.803 ;
; A[6]        ; D[3]          ; 26.406 ; 27.696 ; 27.696 ; 26.406 ;
; A[6]        ; D[4]          ; 26.143 ; 26.987 ; 26.987 ; 26.143 ;
; A[6]        ; D[5]          ; 27.228 ; 27.757 ; 27.757 ; 27.228 ;
; A[6]        ; D[6]          ; 26.763 ; 27.389 ; 27.389 ; 26.763 ;
; A[6]        ; D[7]          ; 27.103 ; 27.740 ; 27.740 ; 27.103 ;
; A[6]        ; FL_ADDR[6]    ; 10.568 ;        ;        ; 10.568 ;
; A[6]        ; FL_ADDR[14]   ; 20.677 ; 20.677 ; 20.677 ; 20.677 ;
; A[6]        ; FL_ADDR[15]   ; 20.418 ; 20.418 ; 20.418 ; 20.418 ;
; A[6]        ; FL_ADDR[16]   ; 20.794 ; 20.794 ; 20.794 ; 20.794 ;
; A[6]        ; FL_ADDR[17]   ; 21.256 ;        ;        ; 21.256 ;
; A[6]        ; FL_CE_N       ; 20.028 ; 22.114 ; 22.114 ; 20.028 ;
; A[6]        ; LEDG[0]       ;        ; 20.366 ; 20.366 ;        ;
; A[6]        ; LEDG[1]       ;        ; 20.577 ; 20.577 ;        ;
; A[6]        ; LEDG[2]       ; 19.724 ;        ;        ; 19.724 ;
; A[6]        ; LEDG[3]       ; 20.360 ;        ;        ; 20.360 ;
; A[6]        ; LEDG[4]       ; 19.519 ;        ;        ; 19.519 ;
; A[6]        ; LEDG[5]       ; 19.536 ;        ;        ; 19.536 ;
; A[6]        ; LEDG[6]       ; 19.735 ;        ;        ; 19.735 ;
; A[6]        ; LEDR[6]       ; 17.382 ; 20.879 ; 20.879 ; 17.382 ;
; A[6]        ; LEDR[8]       ;        ; 20.476 ; 20.476 ;        ;
; A[6]        ; SRAM_ADDR[6]  ; 10.583 ;        ;        ; 10.583 ;
; A[6]        ; SRAM_CE_N     ; 20.346 ;        ;        ; 20.346 ;
; A[6]        ; SRAM_DQ[0]    ; 20.457 ; 20.457 ; 20.457 ; 20.457 ;
; A[6]        ; SRAM_DQ[1]    ; 20.467 ; 20.467 ; 20.467 ; 20.467 ;
; A[6]        ; SRAM_DQ[2]    ; 20.411 ; 20.411 ; 20.411 ; 20.411 ;
; A[6]        ; SRAM_DQ[3]    ; 20.421 ; 20.421 ; 20.421 ; 20.421 ;
; A[6]        ; SRAM_DQ[4]    ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[6]        ; SRAM_DQ[5]    ; 20.704 ; 20.704 ; 20.704 ; 20.704 ;
; A[6]        ; SRAM_DQ[6]    ; 21.004 ; 21.004 ; 21.004 ; 21.004 ;
; A[6]        ; SRAM_DQ[7]    ; 21.009 ; 21.009 ; 21.009 ; 21.009 ;
; A[6]        ; SRAM_DQ[8]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[9]    ; 21.414 ; 21.414 ; 21.414 ; 21.414 ;
; A[6]        ; SRAM_DQ[10]   ; 21.410 ; 21.410 ; 21.410 ; 21.410 ;
; A[6]        ; SRAM_DQ[11]   ; 21.405 ; 21.405 ; 21.405 ; 21.405 ;
; A[6]        ; SRAM_DQ[12]   ; 21.427 ; 21.427 ; 21.427 ; 21.427 ;
; A[6]        ; SRAM_DQ[13]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[14]   ; 21.420 ; 21.420 ; 21.420 ; 21.420 ;
; A[6]        ; SRAM_DQ[15]   ; 20.530 ; 20.530 ; 20.530 ; 20.530 ;
; A[6]        ; U1OE_n        ;        ; 18.653 ; 18.653 ;        ;
; A[7]        ; BUSDIR_n      ;        ; 16.506 ; 16.506 ;        ;
; A[7]        ; D[0]          ; 26.323 ; 27.217 ; 27.217 ; 26.323 ;
; A[7]        ; D[1]          ; 27.413 ; 27.413 ; 27.413 ; 27.413 ;
; A[7]        ; D[2]          ; 25.965 ; 27.255 ; 27.255 ; 25.965 ;
; A[7]        ; D[3]          ; 25.568 ; 26.858 ; 26.858 ; 25.568 ;
; A[7]        ; D[4]          ; 25.305 ; 26.149 ; 26.149 ; 25.305 ;
; A[7]        ; D[5]          ; 26.390 ; 26.919 ; 26.919 ; 26.390 ;
; A[7]        ; D[6]          ; 25.925 ; 26.551 ; 26.551 ; 25.925 ;
; A[7]        ; D[7]          ; 26.265 ; 26.902 ; 26.902 ; 26.265 ;
; A[7]        ; FL_ADDR[7]    ; 11.195 ;        ;        ; 11.195 ;
; A[7]        ; FL_ADDR[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[7]        ; FL_ADDR[15]   ; 19.580 ; 19.580 ; 19.580 ; 19.580 ;
; A[7]        ; FL_ADDR[16]   ; 19.956 ; 19.956 ; 19.956 ; 19.956 ;
; A[7]        ; FL_ADDR[17]   ; 20.418 ;        ;        ; 20.418 ;
; A[7]        ; FL_CE_N       ; 19.190 ; 21.276 ; 21.276 ; 19.190 ;
; A[7]        ; LEDG[0]       ;        ; 19.528 ; 19.528 ;        ;
; A[7]        ; LEDG[1]       ;        ; 19.739 ; 19.739 ;        ;
; A[7]        ; LEDG[2]       ; 18.886 ;        ;        ; 18.886 ;
; A[7]        ; LEDG[3]       ; 19.522 ;        ;        ; 19.522 ;
; A[7]        ; LEDG[4]       ; 18.681 ;        ;        ; 18.681 ;
; A[7]        ; LEDG[5]       ; 18.698 ;        ;        ; 18.698 ;
; A[7]        ; LEDG[6]       ; 18.897 ;        ;        ; 18.897 ;
; A[7]        ; LEDR[6]       ; 16.544 ; 20.041 ; 20.041 ; 16.544 ;
; A[7]        ; LEDR[8]       ;        ; 19.638 ; 19.638 ;        ;
; A[7]        ; SRAM_ADDR[7]  ; 10.846 ;        ;        ; 10.846 ;
; A[7]        ; SRAM_CE_N     ; 19.508 ;        ;        ; 19.508 ;
; A[7]        ; SRAM_DQ[0]    ; 19.619 ; 19.619 ; 19.619 ; 19.619 ;
; A[7]        ; SRAM_DQ[1]    ; 19.629 ; 19.629 ; 19.629 ; 19.629 ;
; A[7]        ; SRAM_DQ[2]    ; 19.573 ; 19.573 ; 19.573 ; 19.573 ;
; A[7]        ; SRAM_DQ[3]    ; 19.583 ; 19.583 ; 19.583 ; 19.583 ;
; A[7]        ; SRAM_DQ[4]    ; 20.158 ; 20.158 ; 20.158 ; 20.158 ;
; A[7]        ; SRAM_DQ[5]    ; 19.866 ; 19.866 ; 19.866 ; 19.866 ;
; A[7]        ; SRAM_DQ[6]    ; 20.166 ; 20.166 ; 20.166 ; 20.166 ;
; A[7]        ; SRAM_DQ[7]    ; 20.171 ; 20.171 ; 20.171 ; 20.171 ;
; A[7]        ; SRAM_DQ[8]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[9]    ; 20.576 ; 20.576 ; 20.576 ; 20.576 ;
; A[7]        ; SRAM_DQ[10]   ; 20.572 ; 20.572 ; 20.572 ; 20.572 ;
; A[7]        ; SRAM_DQ[11]   ; 20.567 ; 20.567 ; 20.567 ; 20.567 ;
; A[7]        ; SRAM_DQ[12]   ; 20.589 ; 20.589 ; 20.589 ; 20.589 ;
; A[7]        ; SRAM_DQ[13]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[14]   ; 20.582 ; 20.582 ; 20.582 ; 20.582 ;
; A[7]        ; SRAM_DQ[15]   ; 19.692 ; 19.692 ; 19.692 ; 19.692 ;
; A[7]        ; U1OE_n        ;        ; 17.815 ; 17.815 ;        ;
; A[8]        ; D[0]          ; 25.580 ; 26.474 ; 26.474 ; 25.580 ;
; A[8]        ; D[1]          ; 26.670 ; 26.670 ; 26.670 ; 26.670 ;
; A[8]        ; D[2]          ; 25.222 ; 26.512 ; 26.512 ; 25.222 ;
; A[8]        ; D[3]          ; 24.825 ; 26.115 ; 26.115 ; 24.825 ;
; A[8]        ; D[4]          ; 24.562 ; 25.406 ; 25.406 ; 24.562 ;
; A[8]        ; D[5]          ; 25.647 ; 26.176 ; 26.176 ; 25.647 ;
; A[8]        ; D[6]          ; 25.182 ; 25.808 ; 25.808 ; 25.182 ;
; A[8]        ; D[7]          ; 25.522 ; 26.159 ; 26.159 ; 25.522 ;
; A[8]        ; FL_ADDR[8]    ; 11.062 ;        ;        ; 11.062 ;
; A[8]        ; FL_ADDR[14]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[8]        ; FL_ADDR[15]   ; 18.837 ; 18.837 ; 18.837 ; 18.837 ;
; A[8]        ; FL_ADDR[16]   ; 19.213 ; 19.213 ; 19.213 ; 19.213 ;
; A[8]        ; FL_ADDR[17]   ; 19.675 ;        ;        ; 19.675 ;
; A[8]        ; FL_CE_N       ; 18.447 ; 20.533 ; 20.533 ; 18.447 ;
; A[8]        ; LEDG[0]       ;        ; 18.785 ; 18.785 ;        ;
; A[8]        ; LEDG[1]       ;        ; 18.996 ; 18.996 ;        ;
; A[8]        ; LEDG[2]       ; 18.143 ;        ;        ; 18.143 ;
; A[8]        ; LEDG[3]       ; 18.779 ;        ;        ; 18.779 ;
; A[8]        ; LEDG[4]       ; 17.938 ;        ;        ; 17.938 ;
; A[8]        ; LEDG[5]       ; 17.955 ;        ;        ; 17.955 ;
; A[8]        ; LEDG[6]       ; 18.154 ;        ;        ; 18.154 ;
; A[8]        ; LEDR[6]       ; 15.971 ; 19.298 ; 19.298 ; 15.971 ;
; A[8]        ; LEDR[8]       ; 15.912 ; 18.895 ; 18.895 ; 15.912 ;
; A[8]        ; SRAM_ADDR[8]  ; 10.501 ;        ;        ; 10.501 ;
; A[8]        ; SRAM_CE_N     ; 18.765 ;        ;        ; 18.765 ;
; A[8]        ; SRAM_DQ[0]    ; 18.876 ; 18.876 ; 18.876 ; 18.876 ;
; A[8]        ; SRAM_DQ[1]    ; 18.886 ; 18.886 ; 18.886 ; 18.886 ;
; A[8]        ; SRAM_DQ[2]    ; 18.830 ; 18.830 ; 18.830 ; 18.830 ;
; A[8]        ; SRAM_DQ[3]    ; 18.840 ; 18.840 ; 18.840 ; 18.840 ;
; A[8]        ; SRAM_DQ[4]    ; 19.415 ; 19.415 ; 19.415 ; 19.415 ;
; A[8]        ; SRAM_DQ[5]    ; 19.123 ; 19.123 ; 19.123 ; 19.123 ;
; A[8]        ; SRAM_DQ[6]    ; 19.423 ; 19.423 ; 19.423 ; 19.423 ;
; A[8]        ; SRAM_DQ[7]    ; 19.428 ; 19.428 ; 19.428 ; 19.428 ;
; A[8]        ; SRAM_DQ[8]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[9]    ; 19.833 ; 19.833 ; 19.833 ; 19.833 ;
; A[8]        ; SRAM_DQ[10]   ; 19.829 ; 19.829 ; 19.829 ; 19.829 ;
; A[8]        ; SRAM_DQ[11]   ; 19.824 ; 19.824 ; 19.824 ; 19.824 ;
; A[8]        ; SRAM_DQ[12]   ; 19.846 ; 19.846 ; 19.846 ; 19.846 ;
; A[8]        ; SRAM_DQ[13]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[14]   ; 19.839 ; 19.839 ; 19.839 ; 19.839 ;
; A[8]        ; SRAM_DQ[15]   ; 18.949 ; 18.949 ; 18.949 ; 18.949 ;
; A[9]        ; D[0]          ; 26.752 ; 27.646 ; 27.646 ; 26.752 ;
; A[9]        ; D[1]          ; 27.842 ; 27.842 ; 27.842 ; 27.842 ;
; A[9]        ; D[2]          ; 26.394 ; 27.684 ; 27.684 ; 26.394 ;
; A[9]        ; D[3]          ; 25.997 ; 27.287 ; 27.287 ; 25.997 ;
; A[9]        ; D[4]          ; 25.734 ; 26.578 ; 26.578 ; 25.734 ;
; A[9]        ; D[5]          ; 26.819 ; 27.348 ; 27.348 ; 26.819 ;
; A[9]        ; D[6]          ; 26.354 ; 26.980 ; 26.980 ; 26.354 ;
; A[9]        ; D[7]          ; 26.694 ; 27.331 ; 27.331 ; 26.694 ;
; A[9]        ; FL_ADDR[9]    ; 10.534 ;        ;        ; 10.534 ;
; A[9]        ; FL_ADDR[14]   ; 20.268 ; 20.268 ; 20.268 ; 20.268 ;
; A[9]        ; FL_ADDR[15]   ; 20.009 ; 20.009 ; 20.009 ; 20.009 ;
; A[9]        ; FL_ADDR[16]   ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; A[9]        ; FL_ADDR[17]   ; 20.847 ;        ;        ; 20.847 ;
; A[9]        ; FL_CE_N       ; 19.619 ; 21.705 ; 21.705 ; 19.619 ;
; A[9]        ; LEDG[0]       ;        ; 19.957 ; 19.957 ;        ;
; A[9]        ; LEDG[1]       ;        ; 20.168 ; 20.168 ;        ;
; A[9]        ; LEDG[2]       ; 19.315 ;        ;        ; 19.315 ;
; A[9]        ; LEDG[3]       ; 19.951 ;        ;        ; 19.951 ;
; A[9]        ; LEDG[4]       ; 19.110 ;        ;        ; 19.110 ;
; A[9]        ; LEDG[5]       ; 19.127 ;        ;        ; 19.127 ;
; A[9]        ; LEDG[6]       ; 19.326 ;        ;        ; 19.326 ;
; A[9]        ; LEDR[6]       ; 17.143 ; 20.470 ; 20.470 ; 17.143 ;
; A[9]        ; LEDR[8]       ; 17.684 ; 20.067 ; 20.067 ; 17.684 ;
; A[9]        ; SRAM_ADDR[9]  ; 10.576 ;        ;        ; 10.576 ;
; A[9]        ; SRAM_CE_N     ; 19.937 ;        ;        ; 19.937 ;
; A[9]        ; SRAM_DQ[0]    ; 20.048 ; 20.048 ; 20.048 ; 20.048 ;
; A[9]        ; SRAM_DQ[1]    ; 20.058 ; 20.058 ; 20.058 ; 20.058 ;
; A[9]        ; SRAM_DQ[2]    ; 20.002 ; 20.002 ; 20.002 ; 20.002 ;
; A[9]        ; SRAM_DQ[3]    ; 20.012 ; 20.012 ; 20.012 ; 20.012 ;
; A[9]        ; SRAM_DQ[4]    ; 20.587 ; 20.587 ; 20.587 ; 20.587 ;
; A[9]        ; SRAM_DQ[5]    ; 20.295 ; 20.295 ; 20.295 ; 20.295 ;
; A[9]        ; SRAM_DQ[6]    ; 20.595 ; 20.595 ; 20.595 ; 20.595 ;
; A[9]        ; SRAM_DQ[7]    ; 20.600 ; 20.600 ; 20.600 ; 20.600 ;
; A[9]        ; SRAM_DQ[8]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[9]    ; 21.005 ; 21.005 ; 21.005 ; 21.005 ;
; A[9]        ; SRAM_DQ[10]   ; 21.001 ; 21.001 ; 21.001 ; 21.001 ;
; A[9]        ; SRAM_DQ[11]   ; 20.996 ; 20.996 ; 20.996 ; 20.996 ;
; A[9]        ; SRAM_DQ[12]   ; 21.018 ; 21.018 ; 21.018 ; 21.018 ;
; A[9]        ; SRAM_DQ[13]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[14]   ; 21.011 ; 21.011 ; 21.011 ; 21.011 ;
; A[9]        ; SRAM_DQ[15]   ; 20.121 ; 20.121 ; 20.121 ; 20.121 ;
; A[10]       ; D[0]          ; 25.020 ; 25.914 ; 25.914 ; 25.020 ;
; A[10]       ; D[1]          ; 26.110 ; 26.110 ; 26.110 ; 26.110 ;
; A[10]       ; D[2]          ; 24.662 ; 25.952 ; 25.952 ; 24.662 ;
; A[10]       ; D[3]          ; 24.265 ; 25.555 ; 25.555 ; 24.265 ;
; A[10]       ; D[4]          ; 24.002 ; 24.846 ; 24.846 ; 24.002 ;
; A[10]       ; D[5]          ; 25.087 ; 25.616 ; 25.616 ; 25.087 ;
; A[10]       ; D[6]          ; 24.622 ; 25.248 ; 25.248 ; 24.622 ;
; A[10]       ; D[7]          ; 24.962 ; 25.599 ; 25.599 ; 24.962 ;
; A[10]       ; FL_ADDR[10]   ; 10.919 ;        ;        ; 10.919 ;
; A[10]       ; FL_ADDR[14]   ; 18.536 ; 18.536 ; 18.536 ; 18.536 ;
; A[10]       ; FL_ADDR[15]   ; 18.277 ; 18.277 ; 18.277 ; 18.277 ;
; A[10]       ; FL_ADDR[16]   ; 18.653 ; 18.653 ; 18.653 ; 18.653 ;
; A[10]       ; FL_ADDR[17]   ; 19.115 ;        ;        ; 19.115 ;
; A[10]       ; FL_CE_N       ; 17.887 ; 19.973 ; 19.973 ; 17.887 ;
; A[10]       ; LEDG[0]       ;        ; 18.225 ; 18.225 ;        ;
; A[10]       ; LEDG[1]       ;        ; 18.436 ; 18.436 ;        ;
; A[10]       ; LEDG[2]       ; 17.583 ;        ;        ; 17.583 ;
; A[10]       ; LEDG[3]       ; 18.219 ;        ;        ; 18.219 ;
; A[10]       ; LEDG[4]       ; 17.378 ;        ;        ; 17.378 ;
; A[10]       ; LEDG[5]       ; 17.395 ;        ;        ; 17.395 ;
; A[10]       ; LEDG[6]       ; 17.594 ;        ;        ; 17.594 ;
; A[10]       ; LEDR[6]       ; 15.215 ; 18.738 ; 18.738 ; 15.215 ;
; A[10]       ; LEDR[8]       ; 16.195 ; 18.335 ; 18.335 ; 16.195 ;
; A[10]       ; SRAM_ADDR[10] ; 10.879 ;        ;        ; 10.879 ;
; A[10]       ; SRAM_CE_N     ; 18.205 ;        ;        ; 18.205 ;
; A[10]       ; SRAM_DQ[0]    ; 18.316 ; 18.316 ; 18.316 ; 18.316 ;
; A[10]       ; SRAM_DQ[1]    ; 18.326 ; 18.326 ; 18.326 ; 18.326 ;
; A[10]       ; SRAM_DQ[2]    ; 18.270 ; 18.270 ; 18.270 ; 18.270 ;
; A[10]       ; SRAM_DQ[3]    ; 18.280 ; 18.280 ; 18.280 ; 18.280 ;
; A[10]       ; SRAM_DQ[4]    ; 18.855 ; 18.855 ; 18.855 ; 18.855 ;
; A[10]       ; SRAM_DQ[5]    ; 18.563 ; 18.563 ; 18.563 ; 18.563 ;
; A[10]       ; SRAM_DQ[6]    ; 18.863 ; 18.863 ; 18.863 ; 18.863 ;
; A[10]       ; SRAM_DQ[7]    ; 18.868 ; 18.868 ; 18.868 ; 18.868 ;
; A[10]       ; SRAM_DQ[8]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[9]    ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; A[10]       ; SRAM_DQ[10]   ; 19.269 ; 19.269 ; 19.269 ; 19.269 ;
; A[10]       ; SRAM_DQ[11]   ; 19.264 ; 19.264 ; 19.264 ; 19.264 ;
; A[10]       ; SRAM_DQ[12]   ; 19.286 ; 19.286 ; 19.286 ; 19.286 ;
; A[10]       ; SRAM_DQ[13]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[14]   ; 19.279 ; 19.279 ; 19.279 ; 19.279 ;
; A[10]       ; SRAM_DQ[15]   ; 18.389 ; 18.389 ; 18.389 ; 18.389 ;
; A[11]       ; D[0]          ; 25.813 ; 26.707 ; 26.707 ; 25.813 ;
; A[11]       ; D[1]          ; 26.903 ; 26.903 ; 26.903 ; 26.903 ;
; A[11]       ; D[2]          ; 25.455 ; 26.745 ; 26.745 ; 25.455 ;
; A[11]       ; D[3]          ; 25.058 ; 26.348 ; 26.348 ; 25.058 ;
; A[11]       ; D[4]          ; 24.795 ; 25.639 ; 25.639 ; 24.795 ;
; A[11]       ; D[5]          ; 25.880 ; 26.409 ; 26.409 ; 25.880 ;
; A[11]       ; D[6]          ; 25.415 ; 26.041 ; 26.041 ; 25.415 ;
; A[11]       ; D[7]          ; 25.755 ; 26.392 ; 26.392 ; 25.755 ;
; A[11]       ; FL_ADDR[11]   ; 10.525 ;        ;        ; 10.525 ;
; A[11]       ; FL_ADDR[14]   ; 19.329 ; 19.329 ; 19.329 ; 19.329 ;
; A[11]       ; FL_ADDR[15]   ; 19.070 ; 19.070 ; 19.070 ; 19.070 ;
; A[11]       ; FL_ADDR[16]   ; 19.446 ; 19.446 ; 19.446 ; 19.446 ;
; A[11]       ; FL_ADDR[17]   ; 19.908 ;        ;        ; 19.908 ;
; A[11]       ; FL_CE_N       ; 18.680 ; 20.766 ; 20.766 ; 18.680 ;
; A[11]       ; LEDG[0]       ;        ; 19.018 ; 19.018 ;        ;
; A[11]       ; LEDG[1]       ;        ; 19.229 ; 19.229 ;        ;
; A[11]       ; LEDG[2]       ; 18.376 ;        ;        ; 18.376 ;
; A[11]       ; LEDG[3]       ; 19.012 ;        ;        ; 19.012 ;
; A[11]       ; LEDG[4]       ; 18.171 ;        ;        ; 18.171 ;
; A[11]       ; LEDG[5]       ; 18.188 ;        ;        ; 18.188 ;
; A[11]       ; LEDG[6]       ; 18.387 ;        ;        ; 18.387 ;
; A[11]       ; LEDR[6]       ; 16.204 ; 19.531 ; 19.531 ; 16.204 ;
; A[11]       ; LEDR[8]       ; 14.136 ; 19.128 ; 19.128 ; 14.136 ;
; A[11]       ; SRAM_ADDR[11] ; 10.884 ;        ;        ; 10.884 ;
; A[11]       ; SRAM_CE_N     ; 18.998 ;        ;        ; 18.998 ;
; A[11]       ; SRAM_DQ[0]    ; 19.109 ; 19.109 ; 19.109 ; 19.109 ;
; A[11]       ; SRAM_DQ[1]    ; 19.119 ; 19.119 ; 19.119 ; 19.119 ;
; A[11]       ; SRAM_DQ[2]    ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; A[11]       ; SRAM_DQ[3]    ; 19.073 ; 19.073 ; 19.073 ; 19.073 ;
; A[11]       ; SRAM_DQ[4]    ; 19.648 ; 19.648 ; 19.648 ; 19.648 ;
; A[11]       ; SRAM_DQ[5]    ; 19.356 ; 19.356 ; 19.356 ; 19.356 ;
; A[11]       ; SRAM_DQ[6]    ; 19.656 ; 19.656 ; 19.656 ; 19.656 ;
; A[11]       ; SRAM_DQ[7]    ; 19.661 ; 19.661 ; 19.661 ; 19.661 ;
; A[11]       ; SRAM_DQ[8]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[9]    ; 20.066 ; 20.066 ; 20.066 ; 20.066 ;
; A[11]       ; SRAM_DQ[10]   ; 20.062 ; 20.062 ; 20.062 ; 20.062 ;
; A[11]       ; SRAM_DQ[11]   ; 20.057 ; 20.057 ; 20.057 ; 20.057 ;
; A[11]       ; SRAM_DQ[12]   ; 20.079 ; 20.079 ; 20.079 ; 20.079 ;
; A[11]       ; SRAM_DQ[13]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[14]   ; 20.072 ; 20.072 ; 20.072 ; 20.072 ;
; A[11]       ; SRAM_DQ[15]   ; 19.182 ; 19.182 ; 19.182 ; 19.182 ;
; A[12]       ; D[0]          ; 25.727 ; 26.621 ; 26.621 ; 25.727 ;
; A[12]       ; D[1]          ; 26.817 ; 26.817 ; 26.817 ; 26.817 ;
; A[12]       ; D[2]          ; 25.369 ; 26.659 ; 26.659 ; 25.369 ;
; A[12]       ; D[3]          ; 24.972 ; 26.262 ; 26.262 ; 24.972 ;
; A[12]       ; D[4]          ; 24.709 ; 25.553 ; 25.553 ; 24.709 ;
; A[12]       ; D[5]          ; 25.794 ; 26.323 ; 26.323 ; 25.794 ;
; A[12]       ; D[6]          ; 25.329 ; 25.955 ; 25.955 ; 25.329 ;
; A[12]       ; D[7]          ; 25.669 ; 26.306 ; 26.306 ; 25.669 ;
; A[12]       ; FL_ADDR[12]   ; 10.775 ;        ;        ; 10.775 ;
; A[12]       ; FL_ADDR[14]   ; 19.243 ; 19.243 ; 19.243 ; 19.243 ;
; A[12]       ; FL_ADDR[15]   ; 18.984 ; 18.984 ; 18.984 ; 18.984 ;
; A[12]       ; FL_ADDR[16]   ; 19.360 ; 19.360 ; 19.360 ; 19.360 ;
; A[12]       ; FL_ADDR[17]   ; 19.822 ;        ;        ; 19.822 ;
; A[12]       ; FL_CE_N       ; 18.594 ; 20.680 ; 20.680 ; 18.594 ;
; A[12]       ; LEDG[0]       ;        ; 18.932 ; 18.932 ;        ;
; A[12]       ; LEDG[1]       ;        ; 19.143 ; 19.143 ;        ;
; A[12]       ; LEDG[2]       ; 18.290 ;        ;        ; 18.290 ;
; A[12]       ; LEDG[3]       ; 18.926 ;        ;        ; 18.926 ;
; A[12]       ; LEDG[4]       ; 18.085 ;        ;        ; 18.085 ;
; A[12]       ; LEDG[5]       ; 18.102 ;        ;        ; 18.102 ;
; A[12]       ; LEDG[6]       ; 18.301 ;        ;        ; 18.301 ;
; A[12]       ; LEDR[6]       ; 16.118 ; 19.445 ; 19.445 ; 16.118 ;
; A[12]       ; LEDR[8]       ; 14.223 ; 19.042 ; 19.042 ; 14.223 ;
; A[12]       ; SRAM_ADDR[12] ; 10.945 ;        ;        ; 10.945 ;
; A[12]       ; SRAM_CE_N     ; 18.912 ;        ;        ; 18.912 ;
; A[12]       ; SRAM_DQ[0]    ; 19.023 ; 19.023 ; 19.023 ; 19.023 ;
; A[12]       ; SRAM_DQ[1]    ; 19.033 ; 19.033 ; 19.033 ; 19.033 ;
; A[12]       ; SRAM_DQ[2]    ; 18.977 ; 18.977 ; 18.977 ; 18.977 ;
; A[12]       ; SRAM_DQ[3]    ; 18.987 ; 18.987 ; 18.987 ; 18.987 ;
; A[12]       ; SRAM_DQ[4]    ; 19.562 ; 19.562 ; 19.562 ; 19.562 ;
; A[12]       ; SRAM_DQ[5]    ; 19.270 ; 19.270 ; 19.270 ; 19.270 ;
; A[12]       ; SRAM_DQ[6]    ; 19.570 ; 19.570 ; 19.570 ; 19.570 ;
; A[12]       ; SRAM_DQ[7]    ; 19.575 ; 19.575 ; 19.575 ; 19.575 ;
; A[12]       ; SRAM_DQ[8]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[9]    ; 19.980 ; 19.980 ; 19.980 ; 19.980 ;
; A[12]       ; SRAM_DQ[10]   ; 19.976 ; 19.976 ; 19.976 ; 19.976 ;
; A[12]       ; SRAM_DQ[11]   ; 19.971 ; 19.971 ; 19.971 ; 19.971 ;
; A[12]       ; SRAM_DQ[12]   ; 19.993 ; 19.993 ; 19.993 ; 19.993 ;
; A[12]       ; SRAM_DQ[13]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[14]   ; 19.986 ; 19.986 ; 19.986 ; 19.986 ;
; A[12]       ; SRAM_DQ[15]   ; 19.096 ; 19.096 ; 19.096 ; 19.096 ;
; A[13]       ; D[0]          ; 24.699 ; 25.593 ; 25.593 ; 24.699 ;
; A[13]       ; D[1]          ; 25.789 ; 25.789 ; 25.789 ; 25.789 ;
; A[13]       ; D[2]          ; 24.341 ; 25.631 ; 25.631 ; 24.341 ;
; A[13]       ; D[3]          ; 23.944 ; 25.234 ; 25.234 ; 23.944 ;
; A[13]       ; D[4]          ; 23.681 ; 24.525 ; 24.525 ; 23.681 ;
; A[13]       ; D[5]          ; 24.766 ; 25.295 ; 25.295 ; 24.766 ;
; A[13]       ; D[6]          ; 24.301 ; 24.927 ; 24.927 ; 24.301 ;
; A[13]       ; D[7]          ; 24.641 ; 25.278 ; 25.278 ; 24.641 ;
; A[13]       ; FL_ADDR[13]   ; 10.673 ;        ;        ; 10.673 ;
; A[13]       ; FL_ADDR[14]   ; 18.215 ; 18.215 ; 18.215 ; 18.215 ;
; A[13]       ; FL_ADDR[15]   ; 17.956 ; 17.956 ; 17.956 ; 17.956 ;
; A[13]       ; FL_ADDR[16]   ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[13]       ; FL_ADDR[17]   ; 18.794 ;        ;        ; 18.794 ;
; A[13]       ; FL_CE_N       ; 17.566 ; 19.652 ; 19.652 ; 17.566 ;
; A[13]       ; LEDG[0]       ;        ; 17.904 ; 17.904 ;        ;
; A[13]       ; LEDG[1]       ;        ; 18.115 ; 18.115 ;        ;
; A[13]       ; LEDG[2]       ; 17.262 ;        ;        ; 17.262 ;
; A[13]       ; LEDG[3]       ; 17.898 ;        ;        ; 17.898 ;
; A[13]       ; LEDG[4]       ; 17.057 ;        ;        ; 17.057 ;
; A[13]       ; LEDG[5]       ; 17.074 ;        ;        ; 17.074 ;
; A[13]       ; LEDG[6]       ; 17.273 ;        ;        ; 17.273 ;
; A[13]       ; LEDR[6]       ; 14.894 ; 18.417 ; 18.417 ; 14.894 ;
; A[13]       ; LEDR[8]       ; 14.820 ; 18.014 ; 18.014 ; 14.820 ;
; A[13]       ; SRAM_ADDR[13] ; 10.878 ;        ;        ; 10.878 ;
; A[13]       ; SRAM_CE_N     ; 17.884 ;        ;        ; 17.884 ;
; A[13]       ; SRAM_DQ[0]    ; 17.995 ; 17.995 ; 17.995 ; 17.995 ;
; A[13]       ; SRAM_DQ[1]    ; 18.005 ; 18.005 ; 18.005 ; 18.005 ;
; A[13]       ; SRAM_DQ[2]    ; 17.949 ; 17.949 ; 17.949 ; 17.949 ;
; A[13]       ; SRAM_DQ[3]    ; 17.959 ; 17.959 ; 17.959 ; 17.959 ;
; A[13]       ; SRAM_DQ[4]    ; 18.534 ; 18.534 ; 18.534 ; 18.534 ;
; A[13]       ; SRAM_DQ[5]    ; 18.242 ; 18.242 ; 18.242 ; 18.242 ;
; A[13]       ; SRAM_DQ[6]    ; 18.542 ; 18.542 ; 18.542 ; 18.542 ;
; A[13]       ; SRAM_DQ[7]    ; 18.547 ; 18.547 ; 18.547 ; 18.547 ;
; A[13]       ; SRAM_DQ[8]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[9]    ; 18.952 ; 18.952 ; 18.952 ; 18.952 ;
; A[13]       ; SRAM_DQ[10]   ; 18.948 ; 18.948 ; 18.948 ; 18.948 ;
; A[13]       ; SRAM_DQ[11]   ; 18.943 ; 18.943 ; 18.943 ; 18.943 ;
; A[13]       ; SRAM_DQ[12]   ; 18.965 ; 18.965 ; 18.965 ; 18.965 ;
; A[13]       ; SRAM_DQ[13]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[14]   ; 18.958 ; 18.958 ; 18.958 ; 18.958 ;
; A[13]       ; SRAM_DQ[15]   ; 18.068 ; 18.068 ; 18.068 ; 18.068 ;
; A[14]       ; D[0]          ; 25.094 ; 25.988 ; 25.988 ; 25.094 ;
; A[14]       ; D[1]          ; 26.184 ; 26.184 ; 26.184 ; 26.184 ;
; A[14]       ; D[2]          ; 24.736 ; 26.026 ; 26.026 ; 24.736 ;
; A[14]       ; D[3]          ; 24.506 ; 25.629 ; 25.629 ; 24.506 ;
; A[14]       ; D[4]          ; 24.159 ; 24.920 ; 24.920 ; 24.159 ;
; A[14]       ; D[5]          ; 25.161 ; 25.690 ; 25.690 ; 25.161 ;
; A[14]       ; D[6]          ; 24.696 ; 25.322 ; 25.322 ; 24.696 ;
; A[14]       ; D[7]          ; 25.036 ; 25.673 ; 25.673 ; 25.036 ;
; A[14]       ; FL_ADDR[14]   ; 18.610 ; 18.610 ; 18.610 ; 18.610 ;
; A[14]       ; FL_ADDR[15]   ; 18.351 ; 18.351 ; 18.351 ; 18.351 ;
; A[14]       ; FL_ADDR[16]   ; 18.727 ; 18.727 ; 18.727 ; 18.727 ;
; A[14]       ; FL_ADDR[17]   ; 19.189 ; 17.461 ; 17.461 ; 19.189 ;
; A[14]       ; FL_CE_N       ; 18.319 ; 20.047 ; 20.047 ; 18.319 ;
; A[14]       ; LEDG[0]       ; 16.571 ; 18.299 ; 18.299 ; 16.571 ;
; A[14]       ; LEDG[1]       ; 18.615 ; 18.615 ; 18.615 ; 18.615 ;
; A[14]       ; LEDG[2]       ; 17.657 ;        ;        ; 17.657 ;
; A[14]       ; LEDG[3]       ; 18.293 ; 16.565 ; 16.565 ; 18.293 ;
; A[14]       ; LEDG[4]       ; 17.557 ; 17.557 ; 17.557 ; 17.557 ;
; A[14]       ; LEDG[5]       ; 17.469 ; 16.746 ; 16.746 ; 17.469 ;
; A[14]       ; LEDG[6]       ; 17.668 ; 16.946 ; 16.946 ; 17.668 ;
; A[14]       ; LEDR[6]       ; 17.084 ; 18.812 ; 18.812 ; 17.084 ;
; A[14]       ; LEDR[8]       ; 16.681 ; 18.409 ; 18.409 ; 16.681 ;
; A[14]       ; SRAM_ADDR[14] ; 15.962 ; 15.962 ; 15.962 ; 15.962 ;
; A[14]       ; SRAM_ADDR[15] ; 16.860 ; 16.860 ; 16.860 ; 16.860 ;
; A[14]       ; SRAM_ADDR[16] ; 18.332 ; 18.332 ; 18.332 ; 18.332 ;
; A[14]       ; SRAM_ADDR[17] ; 17.483 ; 17.483 ; 17.483 ; 17.483 ;
; A[14]       ; SRAM_CE_N     ; 18.384 ; 18.384 ; 18.384 ; 18.384 ;
; A[14]       ; SRAM_DQ[0]    ; 20.295 ; 20.295 ; 20.295 ; 20.295 ;
; A[14]       ; SRAM_DQ[1]    ; 20.305 ; 20.305 ; 20.305 ; 20.305 ;
; A[14]       ; SRAM_DQ[2]    ; 20.249 ; 20.249 ; 20.249 ; 20.249 ;
; A[14]       ; SRAM_DQ[3]    ; 20.259 ; 20.259 ; 20.259 ; 20.259 ;
; A[14]       ; SRAM_DQ[4]    ; 20.834 ; 20.834 ; 20.834 ; 20.834 ;
; A[14]       ; SRAM_DQ[5]    ; 20.542 ; 20.542 ; 20.542 ; 20.542 ;
; A[14]       ; SRAM_DQ[6]    ; 20.842 ; 20.842 ; 20.842 ; 20.842 ;
; A[14]       ; SRAM_DQ[7]    ; 20.847 ; 20.847 ; 20.847 ; 20.847 ;
; A[14]       ; SRAM_DQ[8]    ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[14]       ; SRAM_DQ[9]    ; 21.317 ; 21.317 ; 21.317 ; 21.317 ;
; A[14]       ; SRAM_DQ[10]   ; 21.313 ; 21.313 ; 21.313 ; 21.313 ;
; A[14]       ; SRAM_DQ[11]   ; 21.308 ; 21.308 ; 21.308 ; 21.308 ;
; A[14]       ; SRAM_DQ[12]   ; 21.330 ; 21.330 ; 21.330 ; 21.330 ;
; A[14]       ; SRAM_DQ[13]   ; 21.323 ; 21.323 ; 21.323 ; 21.323 ;
; A[14]       ; SRAM_DQ[14]   ; 21.323 ; 21.323 ; 21.323 ; 21.323 ;
; A[14]       ; SRAM_DQ[15]   ; 20.433 ; 20.433 ; 20.433 ; 20.433 ;
; A[14]       ; SRAM_LB_N     ; 18.483 ; 18.483 ; 18.483 ; 18.483 ;
; A[14]       ; SRAM_UB_N     ; 18.469 ; 18.469 ; 18.469 ; 18.469 ;
; A[15]       ; D[0]          ; 24.498 ; 24.498 ; 24.498 ; 24.498 ;
; A[15]       ; D[1]          ; 24.274 ; 24.274 ; 24.274 ; 24.274 ;
; A[15]       ; D[2]          ; 24.116 ; 23.204 ; 23.204 ; 24.116 ;
; A[15]       ; D[3]          ; 24.143 ; 24.143 ; 24.143 ; 24.143 ;
; A[15]       ; D[4]          ; 23.796 ; 23.796 ; 23.796 ; 23.796 ;
; A[15]       ; D[5]          ; 23.780 ; 22.895 ; 22.895 ; 23.780 ;
; A[15]       ; D[6]          ; 23.412 ; 22.713 ; 22.713 ; 23.412 ;
; A[15]       ; D[7]          ; 23.763 ; 23.053 ; 23.053 ; 23.763 ;
; A[15]       ; FL_ADDR[14]   ; 16.594 ; 16.594 ; 16.594 ; 16.594 ;
; A[15]       ; FL_ADDR[15]   ; 16.335 ; 16.335 ; 16.335 ; 16.335 ;
; A[15]       ; FL_ADDR[16]   ; 16.711 ; 16.711 ; 16.711 ; 16.711 ;
; A[15]       ; FL_ADDR[17]   ; 17.173 ; 17.173 ; 17.173 ; 17.173 ;
; A[15]       ; FL_CE_N       ; 18.031 ; 18.031 ; 18.031 ; 18.031 ;
; A[15]       ; LEDG[0]       ; 16.283 ; 16.283 ; 16.283 ; 16.283 ;
; A[15]       ; LEDG[1]       ; 18.143 ; 18.143 ; 18.143 ; 18.143 ;
; A[15]       ; LEDG[2]       ; 15.330 ;        ;        ; 15.330 ;
; A[15]       ; LEDG[3]       ; 16.277 ; 16.277 ; 16.277 ; 16.277 ;
; A[15]       ; LEDG[4]       ; 17.085 ; 17.085 ; 17.085 ; 17.085 ;
; A[15]       ; LEDG[5]       ; 16.639 ; 16.639 ; 16.639 ; 16.639 ;
; A[15]       ; LEDG[6]       ; 16.839 ; 16.839 ; 16.839 ; 16.839 ;
; A[15]       ; LEDR[6]       ; 16.796 ; 16.796 ; 16.796 ; 16.796 ;
; A[15]       ; LEDR[8]       ; 16.393 ; 16.393 ; 16.393 ; 16.393 ;
; A[15]       ; SRAM_ADDR[14] ; 13.467 ; 13.467 ; 13.467 ; 13.467 ;
; A[15]       ; SRAM_ADDR[15] ; 16.063 ; 16.063 ; 16.063 ; 16.063 ;
; A[15]       ; SRAM_ADDR[16] ; 17.569 ; 17.569 ; 17.569 ; 17.569 ;
; A[15]       ; SRAM_ADDR[17] ; 17.033 ; 17.033 ; 17.033 ; 17.033 ;
; A[15]       ; SRAM_CE_N     ; 17.912 ; 17.912 ; 17.912 ; 17.912 ;
; A[15]       ; SRAM_DQ[0]    ; 19.932 ; 19.932 ; 19.932 ; 19.932 ;
; A[15]       ; SRAM_DQ[1]    ; 19.942 ; 19.942 ; 19.942 ; 19.942 ;
; A[15]       ; SRAM_DQ[2]    ; 19.886 ; 19.886 ; 19.886 ; 19.886 ;
; A[15]       ; SRAM_DQ[3]    ; 19.896 ; 19.896 ; 19.896 ; 19.896 ;
; A[15]       ; SRAM_DQ[4]    ; 20.471 ; 20.471 ; 20.471 ; 20.471 ;
; A[15]       ; SRAM_DQ[5]    ; 20.179 ; 20.179 ; 20.179 ; 20.179 ;
; A[15]       ; SRAM_DQ[6]    ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[15]       ; SRAM_DQ[7]    ; 20.484 ; 20.484 ; 20.484 ; 20.484 ;
; A[15]       ; SRAM_DQ[8]    ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[15]       ; SRAM_DQ[9]    ; 20.954 ; 20.954 ; 20.954 ; 20.954 ;
; A[15]       ; SRAM_DQ[10]   ; 20.950 ; 20.950 ; 20.950 ; 20.950 ;
; A[15]       ; SRAM_DQ[11]   ; 20.945 ; 20.945 ; 20.945 ; 20.945 ;
; A[15]       ; SRAM_DQ[12]   ; 20.967 ; 20.967 ; 20.967 ; 20.967 ;
; A[15]       ; SRAM_DQ[13]   ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[15]       ; SRAM_DQ[14]   ; 20.960 ; 20.960 ; 20.960 ; 20.960 ;
; A[15]       ; SRAM_DQ[15]   ; 20.070 ; 20.070 ; 20.070 ; 20.070 ;
; A[15]       ; SRAM_LB_N     ; 18.120 ; 18.120 ; 18.120 ; 18.120 ;
; A[15]       ; SRAM_UB_N     ; 18.106 ; 18.106 ; 18.106 ; 18.106 ;
; D[0]        ; SRAM_DQ[0]    ; 11.369 ;        ;        ; 11.369 ;
; D[0]        ; SRAM_DQ[8]    ; 11.340 ;        ;        ; 11.340 ;
; D[1]        ; SRAM_DQ[1]    ; 11.246 ;        ;        ; 11.246 ;
; D[1]        ; SRAM_DQ[9]    ; 11.288 ;        ;        ; 11.288 ;
; D[2]        ; SRAM_DQ[2]    ; 10.889 ;        ;        ; 10.889 ;
; D[2]        ; SRAM_DQ[10]   ; 10.862 ;        ;        ; 10.862 ;
; D[3]        ; SRAM_DQ[3]    ; 10.631 ;        ;        ; 10.631 ;
; D[3]        ; SRAM_DQ[11]   ; 10.590 ;        ;        ; 10.590 ;
; D[4]        ; SRAM_DQ[4]    ; 10.866 ;        ;        ; 10.866 ;
; D[4]        ; SRAM_DQ[12]   ; 10.650 ;        ;        ; 10.650 ;
; D[5]        ; SRAM_DQ[5]    ; 10.564 ;        ;        ; 10.564 ;
; D[5]        ; SRAM_DQ[13]   ; 10.549 ;        ;        ; 10.549 ;
; D[6]        ; SRAM_DQ[6]    ; 10.450 ;        ;        ; 10.450 ;
; D[6]        ; SRAM_DQ[14]   ; 10.447 ;        ;        ; 10.447 ;
; D[7]        ; SRAM_DQ[7]    ; 10.982 ;        ;        ; 10.982 ;
; D[7]        ; SRAM_DQ[15]   ; 10.103 ;        ;        ; 10.103 ;
; FL_DQ[0]    ; D[0]          ; 15.416 ;        ;        ; 15.416 ;
; FL_DQ[1]    ; D[1]          ; 15.445 ;        ;        ; 15.445 ;
; FL_DQ[2]    ; D[2]          ; 15.178 ;        ;        ; 15.178 ;
; FL_DQ[3]    ; D[3]          ; 14.992 ;        ;        ; 14.992 ;
; FL_DQ[4]    ; D[4]          ; 14.531 ;        ;        ; 14.531 ;
; FL_DQ[5]    ; D[5]          ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; FL_DQ[6]    ; D[6]          ; 15.004 ; 15.004 ; 15.004 ; 15.004 ;
; FL_DQ[7]    ; D[7]          ; 14.935 ; 14.935 ; 14.935 ; 14.935 ;
; IORQ_n      ; BUSDIR_n      ; 12.242 ;        ;        ; 12.242 ;
; IORQ_n      ; D[0]          ; 20.797 ; 20.797 ; 20.797 ; 20.797 ;
; IORQ_n      ; D[1]          ; 19.861 ; 19.861 ; 19.861 ; 19.861 ;
; IORQ_n      ; D[2]          ; 19.751 ; 19.751 ; 19.751 ; 19.751 ;
; IORQ_n      ; D[3]          ; 20.097 ; 20.097 ; 20.097 ; 20.097 ;
; IORQ_n      ; D[4]          ; 19.636 ; 19.636 ; 19.636 ; 19.636 ;
; IORQ_n      ; D[5]          ; 16.265 ; 14.351 ; 14.351 ; 16.265 ;
; IORQ_n      ; D[6]          ; 15.897 ; 14.348 ; 14.348 ; 15.897 ;
; IORQ_n      ; D[7]          ; 16.248 ; 14.682 ; 14.682 ; 16.248 ;
; IORQ_n      ; U1OE_n        ; 14.055 ;        ;        ; 14.055 ;
; KEY[0]      ; LEDG[7]       ;        ; 13.103 ; 13.103 ;        ;
; KEY[0]      ; LEDR[9]       ;        ; 12.705 ; 12.705 ;        ;
; M1_n        ; BUSDIR_n      ;        ; 12.728 ; 12.728 ;        ;
; M1_n        ; D[0]          ; 21.273 ; 21.273 ; 21.273 ; 21.273 ;
; M1_n        ; D[1]          ; 20.337 ; 20.337 ; 20.337 ; 20.337 ;
; M1_n        ; D[2]          ; 20.227 ; 20.227 ; 20.227 ; 20.227 ;
; M1_n        ; D[3]          ; 20.573 ; 20.573 ; 20.573 ; 20.573 ;
; M1_n        ; D[4]          ; 20.112 ; 20.112 ; 20.112 ; 20.112 ;
; M1_n        ; D[5]          ; 14.837 ; 16.751 ; 16.751 ; 14.837 ;
; M1_n        ; D[6]          ; 14.834 ; 16.383 ; 16.383 ; 14.834 ;
; M1_n        ; D[7]          ; 15.168 ; 16.734 ; 16.734 ; 15.168 ;
; M1_n        ; U1OE_n        ;        ; 14.457 ; 14.457 ;        ;
; RD_n        ; BUSDIR_n      ; 12.703 ;        ;        ; 12.703 ;
; RD_n        ; D[0]          ; 21.253 ; 21.253 ; 21.253 ; 21.253 ;
; RD_n        ; D[1]          ; 20.317 ; 20.317 ; 20.317 ; 20.317 ;
; RD_n        ; D[2]          ; 20.207 ; 20.207 ; 20.207 ; 20.207 ;
; RD_n        ; D[3]          ; 20.553 ; 20.553 ; 20.553 ; 20.553 ;
; RD_n        ; D[4]          ; 20.092 ; 20.092 ; 20.092 ; 20.092 ;
; RD_n        ; D[5]          ; 18.476 ; 18.476 ; 18.476 ; 18.476 ;
; RD_n        ; D[6]          ; 18.011 ; 18.011 ; 18.011 ; 18.011 ;
; RD_n        ; D[7]          ; 18.351 ; 18.351 ; 18.351 ; 18.351 ;
; RD_n        ; FL_CE_N       ; 14.244 ;        ;        ; 14.244 ;
; RD_n        ; FL_OE_N       ; 10.571 ;        ;        ; 10.571 ;
; RD_n        ; U1OE_n        ; 14.227 ;        ;        ; 14.227 ;
; RESET_n     ; LEDG[7]       ;        ; 12.938 ; 12.938 ;        ;
; RESET_n     ; LEDR[9]       ;        ; 12.540 ; 12.540 ;        ;
; SLTSL_n     ; D[0]          ; 22.400 ; 22.249 ; 22.249 ; 22.400 ;
; SLTSL_n     ; D[1]          ; 22.596 ; 22.596 ; 22.596 ; 22.596 ;
; SLTSL_n     ; D[2]          ; 22.438 ; 20.833 ; 20.833 ; 22.438 ;
; SLTSL_n     ; D[3]          ; 22.041 ; 21.894 ; 21.894 ; 22.041 ;
; SLTSL_n     ; D[4]          ; 21.547 ; 21.547 ; 21.547 ; 21.547 ;
; SLTSL_n     ; D[5]          ; 22.102 ; 21.299 ; 21.299 ; 22.102 ;
; SLTSL_n     ; D[6]          ; 21.734 ; 20.814 ; 20.814 ; 21.734 ;
; SLTSL_n     ; D[7]          ; 22.085 ; 20.944 ; 20.944 ; 22.085 ;
; SLTSL_n     ; FL_ADDR[14]   ; 16.312 ; 16.312 ; 16.312 ; 16.312 ;
; SLTSL_n     ; FL_ADDR[15]   ; 16.053 ; 16.053 ; 16.053 ; 16.053 ;
; SLTSL_n     ; FL_ADDR[16]   ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; SLTSL_n     ; FL_ADDR[17]   ; 16.891 ;        ;        ; 16.891 ;
; SLTSL_n     ; FL_CE_N       ; 15.663 ; 17.749 ; 17.749 ; 15.663 ;
; SLTSL_n     ; LEDG[0]       ;        ; 16.001 ; 16.001 ;        ;
; SLTSL_n     ; LEDG[1]       ;        ; 15.971 ; 15.971 ;        ;
; SLTSL_n     ; LEDG[3]       ; 15.995 ;        ;        ; 15.995 ;
; SLTSL_n     ; LEDG[4]       ; 14.913 ;        ;        ; 14.913 ;
; SLTSL_n     ; LEDG[5]       ; 15.123 ;        ;        ; 15.123 ;
; SLTSL_n     ; LEDG[6]       ; 15.321 ;        ;        ; 15.321 ;
; SLTSL_n     ; LEDR[6]       ;        ; 16.514 ; 16.514 ;        ;
; SLTSL_n     ; LEDR[8]       ;        ; 16.111 ; 16.111 ;        ;
; SLTSL_n     ; SRAM_CE_N     ; 15.740 ;        ;        ; 15.740 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 15.805 ; 15.805 ; 15.805 ; 15.805 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 15.815 ; 15.815 ; 15.815 ; 15.815 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 16.390 ; 16.390 ; 16.390 ; 16.390 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 16.098 ; 16.098 ; 16.098 ; 16.098 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 16.398 ; 16.398 ; 16.398 ; 16.398 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 16.808 ; 16.808 ; 16.808 ; 16.808 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 16.799 ; 16.799 ; 16.799 ; 16.799 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 16.814 ; 16.814 ; 16.814 ; 16.814 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 15.924 ; 15.924 ; 15.924 ; 15.924 ;
; SLTSL_n     ; U1OE_n        ; 13.899 ;        ;        ; 13.899 ;
; SRAM_DQ[0]  ; D[0]          ; 16.019 ;        ;        ; 16.019 ;
; SRAM_DQ[1]  ; D[1]          ; 15.769 ; 15.769 ; 15.769 ; 15.769 ;
; SRAM_DQ[2]  ; D[2]          ; 15.212 ;        ;        ; 15.212 ;
; SRAM_DQ[3]  ; D[3]          ; 15.394 ;        ;        ; 15.394 ;
; SRAM_DQ[4]  ; D[4]          ; 15.811 ; 15.811 ; 15.811 ; 15.811 ;
; SRAM_DQ[5]  ; D[5]          ; 14.948 ;        ;        ; 14.948 ;
; SRAM_DQ[6]  ; D[6]          ; 14.249 ;        ;        ; 14.249 ;
; SRAM_DQ[7]  ; D[7]          ; 15.070 ;        ;        ; 15.070 ;
; SRAM_DQ[8]  ; D[0]          ; 16.738 ; 16.738 ; 16.738 ; 16.738 ;
; SRAM_DQ[9]  ; D[1]          ; 15.318 ;        ;        ; 15.318 ;
; SRAM_DQ[10] ; D[2]          ; 15.934 ;        ;        ; 15.934 ;
; SRAM_DQ[11] ; D[3]          ; 16.104 ; 16.104 ; 16.104 ; 16.104 ;
; SRAM_DQ[12] ; D[4]          ; 14.807 ;        ;        ; 14.807 ;
; SRAM_DQ[13] ; D[5]          ; 14.532 ;        ;        ; 14.532 ;
; SRAM_DQ[14] ; D[6]          ; 14.536 ;        ;        ; 14.536 ;
; SRAM_DQ[15] ; D[7]          ; 14.814 ;        ;        ; 14.814 ;
; SW[0]       ; D[1]          ;        ; 10.493 ; 10.493 ;        ;
; SW[0]       ; LEDR[0]       ; 4.635  ;        ;        ; 4.635  ;
; SW[1]       ; D[1]          ; 10.767 ; 10.767 ; 10.767 ; 10.767 ;
; SW[1]       ; LEDR[1]       ; 4.978  ;        ;        ; 4.978  ;
; SW[2]       ; D[2]          ;        ; 9.277  ; 9.277  ;        ;
; SW[2]       ; LEDR[2]       ; 5.390  ;        ;        ; 5.390  ;
; SW[3]       ; D[2]          ;        ; 10.489 ; 10.489 ;        ;
; SW[3]       ; LEDR[3]       ; 5.205  ;        ;        ; 5.205  ;
; SW[7]       ; D[1]          ; 10.523 ;        ;        ; 10.523 ;
; SW[8]       ; D[0]          ; 14.205 ; 14.205 ; 14.205 ; 14.205 ;
; SW[8]       ; D[1]          ; 13.541 ; 13.541 ; 13.541 ; 13.541 ;
; SW[8]       ; D[2]          ; 11.902 ; 12.054 ; 12.054 ; 11.902 ;
; SW[8]       ; D[3]          ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; SW[8]       ; D[4]          ; 13.503 ; 13.503 ; 13.503 ; 13.503 ;
; SW[8]       ; D[5]          ; 12.861 ; 12.861 ; 12.861 ; 12.861 ;
; SW[8]       ; D[6]          ; 12.679 ; 12.679 ; 12.679 ; 12.679 ;
; SW[8]       ; D[7]          ; 13.019 ; 13.019 ; 13.019 ; 13.019 ;
; SW[8]       ; LEDG[1]       ; 8.856  ;        ;        ; 8.856  ;
; SW[8]       ; SRAM_CE_N     ;        ; 8.625  ; 8.625  ;        ;
; SW[8]       ; SRAM_DQ[0]    ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; SW[8]       ; SRAM_DQ[1]    ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; SW[8]       ; SRAM_DQ[2]    ; 8.528  ; 8.528  ; 8.528  ; 8.528  ;
; SW[8]       ; SRAM_DQ[3]    ; 8.538  ; 8.538  ; 8.538  ; 8.538  ;
; SW[8]       ; SRAM_DQ[4]    ; 9.113  ; 9.113  ; 9.113  ; 9.113  ;
; SW[8]       ; SRAM_DQ[5]    ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; SW[8]       ; SRAM_DQ[6]    ; 9.121  ; 9.121  ; 9.121  ; 9.121  ;
; SW[8]       ; SRAM_DQ[7]    ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; SW[8]       ; SRAM_DQ[8]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[9]    ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[8]       ; SRAM_DQ[10]   ; 9.533  ; 9.533  ; 9.533  ; 9.533  ;
; SW[8]       ; SRAM_DQ[11]   ; 9.528  ; 9.528  ; 9.528  ; 9.528  ;
; SW[8]       ; SRAM_DQ[12]   ; 9.550  ; 9.550  ; 9.550  ; 9.550  ;
; SW[8]       ; SRAM_DQ[13]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[14]   ; 9.543  ; 9.543  ; 9.543  ; 9.543  ;
; SW[8]       ; SRAM_DQ[15]   ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; SW[9]       ; D[0]          ; 18.542 ; 18.693 ; 18.693 ; 18.542 ;
; SW[9]       ; D[1]          ; 18.889 ; 18.889 ; 18.889 ; 18.889 ;
; SW[9]       ; D[2]          ; 17.126 ; 18.731 ; 18.731 ; 17.126 ;
; SW[9]       ; D[3]          ; 18.187 ; 18.334 ; 18.334 ; 18.187 ;
; SW[9]       ; D[4]          ; 17.840 ; 17.840 ; 17.840 ; 17.840 ;
; SW[9]       ; D[5]          ; 17.592 ; 18.395 ; 18.395 ; 17.592 ;
; SW[9]       ; D[6]          ; 17.107 ; 18.027 ; 18.027 ; 17.107 ;
; SW[9]       ; D[7]          ; 17.237 ; 18.378 ; 18.378 ; 17.237 ;
; SW[9]       ; FL_ADDR[14]   ; 12.605 ; 12.605 ; 12.605 ; 12.605 ;
; SW[9]       ; FL_ADDR[15]   ; 12.346 ; 12.346 ; 12.346 ; 12.346 ;
; SW[9]       ; FL_ADDR[16]   ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; SW[9]       ; FL_ADDR[17]   ;        ; 13.184 ; 13.184 ;        ;
; SW[9]       ; FL_CE_N       ; 14.042 ; 11.956 ; 11.956 ; 14.042 ;
; SW[9]       ; LEDG[0]       ; 12.294 ;        ;        ; 12.294 ;
; SW[9]       ; LEDG[1]       ; 12.264 ;        ;        ; 12.264 ;
; SW[9]       ; LEDG[3]       ;        ; 12.288 ; 12.288 ;        ;
; SW[9]       ; LEDG[4]       ;        ; 11.206 ; 11.206 ;        ;
; SW[9]       ; LEDG[5]       ;        ; 11.416 ; 11.416 ;        ;
; SW[9]       ; LEDG[6]       ;        ; 11.614 ; 11.614 ;        ;
; SW[9]       ; LEDR[6]       ; 12.807 ;        ;        ; 12.807 ;
; SW[9]       ; LEDR[8]       ; 12.404 ;        ;        ; 12.404 ;
; SW[9]       ; SRAM_CE_N     ;        ; 12.033 ; 12.033 ;        ;
; SW[9]       ; SRAM_DQ[0]    ; 12.144 ; 12.144 ; 12.144 ; 12.144 ;
; SW[9]       ; SRAM_DQ[1]    ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[9]       ; SRAM_DQ[2]    ; 12.098 ; 12.098 ; 12.098 ; 12.098 ;
; SW[9]       ; SRAM_DQ[3]    ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[9]       ; SRAM_DQ[4]    ; 12.683 ; 12.683 ; 12.683 ; 12.683 ;
; SW[9]       ; SRAM_DQ[5]    ; 12.391 ; 12.391 ; 12.391 ; 12.391 ;
; SW[9]       ; SRAM_DQ[6]    ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; SW[9]       ; SRAM_DQ[7]    ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; SW[9]       ; SRAM_DQ[8]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[9]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; SW[9]       ; SRAM_DQ[10]   ; 13.097 ; 13.097 ; 13.097 ; 13.097 ;
; SW[9]       ; SRAM_DQ[11]   ; 13.092 ; 13.092 ; 13.092 ; 13.092 ;
; SW[9]       ; SRAM_DQ[12]   ; 13.114 ; 13.114 ; 13.114 ; 13.114 ;
; SW[9]       ; SRAM_DQ[13]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[14]   ; 13.107 ; 13.107 ; 13.107 ; 13.107 ;
; SW[9]       ; SRAM_DQ[15]   ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; SW[9]       ; U1OE_n        ;        ; 10.192 ; 10.192 ;        ;
; WR_n        ; SRAM_DQ[0]    ; 13.272 ; 13.272 ; 13.272 ; 13.272 ;
; WR_n        ; SRAM_DQ[1]    ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; WR_n        ; SRAM_DQ[2]    ; 13.226 ; 13.226 ; 13.226 ; 13.226 ;
; WR_n        ; SRAM_DQ[3]    ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; WR_n        ; SRAM_DQ[4]    ; 13.811 ; 13.811 ; 13.811 ; 13.811 ;
; WR_n        ; SRAM_DQ[5]    ; 13.519 ; 13.519 ; 13.519 ; 13.519 ;
; WR_n        ; SRAM_DQ[6]    ; 13.819 ; 13.819 ; 13.819 ; 13.819 ;
; WR_n        ; SRAM_DQ[7]    ; 13.824 ; 13.824 ; 13.824 ; 13.824 ;
; WR_n        ; SRAM_DQ[8]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[9]    ; 14.234 ; 14.234 ; 14.234 ; 14.234 ;
; WR_n        ; SRAM_DQ[10]   ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; WR_n        ; SRAM_DQ[11]   ; 14.225 ; 14.225 ; 14.225 ; 14.225 ;
; WR_n        ; SRAM_DQ[12]   ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; WR_n        ; SRAM_DQ[13]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[14]   ; 14.240 ; 14.240 ; 14.240 ; 14.240 ;
; WR_n        ; SRAM_DQ[15]   ; 13.350 ; 13.350 ; 13.350 ; 13.350 ;
; WR_n        ; SRAM_WE_N     ; 10.618 ;        ;        ; 10.618 ;
; WR_n        ; U1OE_n        ; 15.988 ;        ;        ; 15.988 ;
+-------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+-------------+---------------+-------+-------+-------+-------+
; Input Port  ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+-------------+---------------+-------+-------+-------+-------+
; A[0]        ; D[0]          ; 7.417 ; 7.849 ; 7.849 ; 7.417 ;
; A[0]        ; D[1]          ; 7.249 ; 7.841 ; 7.841 ; 7.249 ;
; A[0]        ; D[2]          ; 7.382 ; 7.816 ; 7.816 ; 7.382 ;
; A[0]        ; D[3]          ; 7.590 ; 7.512 ; 7.512 ; 7.590 ;
; A[0]        ; D[4]          ; 7.349 ; 7.291 ; 7.291 ; 7.349 ;
; A[0]        ; D[5]          ; 7.428 ; 7.354 ; 7.354 ; 7.428 ;
; A[0]        ; D[6]          ; 7.335 ; 7.269 ; 7.269 ; 7.335 ;
; A[0]        ; D[7]          ; 7.450 ; 7.387 ; 7.387 ; 7.450 ;
; A[0]        ; FL_ADDR[0]    ; 5.907 ;       ;       ; 5.907 ;
; A[0]        ; FL_ADDR[14]   ; 7.777 ; 7.777 ; 7.777 ; 7.777 ;
; A[0]        ; FL_ADDR[15]   ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; A[0]        ; FL_ADDR[16]   ; 7.830 ; 7.830 ; 7.830 ; 7.830 ;
; A[0]        ; FL_ADDR[17]   ; 8.028 ;       ;       ; 8.028 ;
; A[0]        ; FL_CE_N       ; 7.513 ; 7.999 ; 7.999 ; 7.513 ;
; A[0]        ; LEDG[0]       ;       ; 7.861 ; 7.861 ;       ;
; A[0]        ; LEDG[1]       ;       ; 7.777 ; 7.777 ;       ;
; A[0]        ; LEDG[2]       ; 7.635 ;       ;       ; 7.635 ;
; A[0]        ; LEDG[3]       ; 7.856 ;       ;       ; 7.856 ;
; A[0]        ; LEDG[4]       ; 7.345 ;       ;       ; 7.345 ;
; A[0]        ; LEDG[5]       ; 7.336 ;       ;       ; 7.336 ;
; A[0]        ; LEDG[6]       ; 7.348 ;       ;       ; 7.348 ;
; A[0]        ; LEDR[6]       ;       ; 7.797 ; 7.797 ;       ;
; A[0]        ; LEDR[8]       ;       ; 7.677 ; 7.677 ;       ;
; A[0]        ; SRAM_ADDR[0]  ; 5.861 ;       ;       ; 5.861 ;
; A[0]        ; SRAM_CE_N     ; 7.686 ;       ;       ; 7.686 ;
; A[0]        ; SRAM_DQ[0]    ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; A[0]        ; SRAM_DQ[1]    ; 7.712 ; 7.712 ; 7.712 ; 7.712 ;
; A[0]        ; SRAM_DQ[2]    ; 7.673 ; 7.673 ; 7.673 ; 7.673 ;
; A[0]        ; SRAM_DQ[3]    ; 7.683 ; 7.683 ; 7.683 ; 7.683 ;
; A[0]        ; SRAM_DQ[4]    ; 7.893 ; 7.893 ; 7.893 ; 7.893 ;
; A[0]        ; SRAM_DQ[5]    ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; A[0]        ; SRAM_DQ[6]    ; 7.901 ; 7.901 ; 7.901 ; 7.901 ;
; A[0]        ; SRAM_DQ[7]    ; 7.907 ; 7.907 ; 7.907 ; 7.907 ;
; A[0]        ; SRAM_DQ[8]    ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[9]    ; 8.015 ; 8.015 ; 8.015 ; 8.015 ;
; A[0]        ; SRAM_DQ[10]   ; 8.007 ; 8.007 ; 8.007 ; 8.007 ;
; A[0]        ; SRAM_DQ[11]   ; 8.007 ; 8.007 ; 8.007 ; 8.007 ;
; A[0]        ; SRAM_DQ[12]   ; 8.029 ; 8.029 ; 8.029 ; 8.029 ;
; A[0]        ; SRAM_DQ[13]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[0]        ; SRAM_DQ[14]   ; 8.017 ; 8.017 ; 8.017 ; 8.017 ;
; A[0]        ; SRAM_DQ[15]   ; 7.679 ; 7.679 ; 7.679 ; 7.679 ;
; A[1]        ; D[0]          ; 8.372 ; 8.035 ; 8.035 ; 8.372 ;
; A[1]        ; D[1]          ; 8.364 ; 7.867 ; 7.867 ; 8.364 ;
; A[1]        ; D[2]          ; 8.339 ; 8.000 ; 8.000 ; 8.339 ;
; A[1]        ; D[3]          ; 8.130 ; 8.204 ; 8.204 ; 8.130 ;
; A[1]        ; D[4]          ; 7.909 ; 7.967 ; 7.967 ; 7.909 ;
; A[1]        ; D[5]          ; 7.972 ; 8.046 ; 8.046 ; 7.972 ;
; A[1]        ; D[6]          ; 7.887 ; 7.953 ; 7.953 ; 7.887 ;
; A[1]        ; D[7]          ; 8.005 ; 8.068 ; 8.068 ; 8.005 ;
; A[1]        ; FL_ADDR[1]    ; 5.622 ;       ;       ; 5.622 ;
; A[1]        ; FL_ADDR[14]   ; 8.227 ; 8.227 ; 8.227 ; 8.227 ;
; A[1]        ; FL_ADDR[15]   ; 8.141 ; 8.141 ; 8.141 ; 8.141 ;
; A[1]        ; FL_ADDR[16]   ; 8.280 ; 8.280 ; 8.280 ; 8.280 ;
; A[1]        ; FL_ADDR[17]   ; 8.478 ;       ;       ; 8.478 ;
; A[1]        ; FL_CE_N       ; 7.963 ; 8.449 ; 8.449 ; 7.963 ;
; A[1]        ; LEDG[0]       ;       ; 8.311 ; 8.311 ;       ;
; A[1]        ; LEDG[1]       ;       ; 8.227 ; 8.227 ;       ;
; A[1]        ; LEDG[2]       ; 8.085 ;       ;       ; 8.085 ;
; A[1]        ; LEDG[3]       ; 8.306 ;       ;       ; 8.306 ;
; A[1]        ; LEDG[4]       ; 7.795 ;       ;       ; 7.795 ;
; A[1]        ; LEDG[5]       ; 7.786 ;       ;       ; 7.786 ;
; A[1]        ; LEDG[6]       ; 7.798 ;       ;       ; 7.798 ;
; A[1]        ; LEDR[6]       ;       ; 8.247 ; 8.247 ;       ;
; A[1]        ; LEDR[8]       ;       ; 8.127 ; 8.127 ;       ;
; A[1]        ; SRAM_ADDR[1]  ; 5.885 ;       ;       ; 5.885 ;
; A[1]        ; SRAM_CE_N     ; 8.136 ;       ;       ; 8.136 ;
; A[1]        ; SRAM_DQ[0]    ; 8.152 ; 8.152 ; 8.152 ; 8.152 ;
; A[1]        ; SRAM_DQ[1]    ; 8.162 ; 8.162 ; 8.162 ; 8.162 ;
; A[1]        ; SRAM_DQ[2]    ; 8.123 ; 8.123 ; 8.123 ; 8.123 ;
; A[1]        ; SRAM_DQ[3]    ; 8.133 ; 8.133 ; 8.133 ; 8.133 ;
; A[1]        ; SRAM_DQ[4]    ; 8.343 ; 8.343 ; 8.343 ; 8.343 ;
; A[1]        ; SRAM_DQ[5]    ; 8.234 ; 8.234 ; 8.234 ; 8.234 ;
; A[1]        ; SRAM_DQ[6]    ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[1]        ; SRAM_DQ[7]    ; 8.357 ; 8.357 ; 8.357 ; 8.357 ;
; A[1]        ; SRAM_DQ[8]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[1]        ; SRAM_DQ[9]    ; 8.465 ; 8.465 ; 8.465 ; 8.465 ;
; A[1]        ; SRAM_DQ[10]   ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[1]        ; SRAM_DQ[11]   ; 8.457 ; 8.457 ; 8.457 ; 8.457 ;
; A[1]        ; SRAM_DQ[12]   ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; A[1]        ; SRAM_DQ[13]   ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[1]        ; SRAM_DQ[14]   ; 8.467 ; 8.467 ; 8.467 ; 8.467 ;
; A[1]        ; SRAM_DQ[15]   ; 8.129 ; 8.129 ; 8.129 ; 8.129 ;
; A[3]        ; BUSDIR_n      ;       ; 6.855 ; 6.855 ;       ;
; A[3]        ; D[0]          ; 7.787 ; 7.426 ; 7.426 ; 7.787 ;
; A[3]        ; D[1]          ; 7.779 ; 7.258 ; 7.258 ; 7.779 ;
; A[3]        ; D[2]          ; 7.754 ; 7.391 ; 7.391 ; 7.754 ;
; A[3]        ; D[3]          ; 7.521 ; 7.599 ; 7.599 ; 7.521 ;
; A[3]        ; D[4]          ; 7.300 ; 7.358 ; 7.358 ; 7.300 ;
; A[3]        ; D[5]          ; 7.363 ; 7.437 ; 7.437 ; 7.363 ;
; A[3]        ; D[6]          ; 7.278 ; 7.344 ; 7.344 ; 7.278 ;
; A[3]        ; D[7]          ; 7.396 ; 7.459 ; 7.459 ; 7.396 ;
; A[3]        ; FL_ADDR[3]    ; 5.300 ;       ;       ; 5.300 ;
; A[3]        ; FL_ADDR[14]   ; 7.642 ; 7.642 ; 7.642 ; 7.642 ;
; A[3]        ; FL_ADDR[15]   ; 7.556 ; 7.556 ; 7.556 ; 7.556 ;
; A[3]        ; FL_ADDR[16]   ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; A[3]        ; FL_ADDR[17]   ; 7.893 ;       ;       ; 7.893 ;
; A[3]        ; FL_CE_N       ; 7.378 ; 7.864 ; 7.864 ; 7.378 ;
; A[3]        ; LEDG[0]       ;       ; 7.726 ; 7.726 ;       ;
; A[3]        ; LEDG[1]       ;       ; 7.642 ; 7.642 ;       ;
; A[3]        ; LEDG[2]       ; 7.500 ;       ;       ; 7.500 ;
; A[3]        ; LEDG[3]       ; 7.721 ;       ;       ; 7.721 ;
; A[3]        ; LEDG[4]       ; 7.210 ;       ;       ; 7.210 ;
; A[3]        ; LEDG[5]       ; 7.201 ;       ;       ; 7.201 ;
; A[3]        ; LEDG[6]       ; 7.213 ;       ;       ; 7.213 ;
; A[3]        ; LEDR[6]       ;       ; 7.662 ; 7.662 ;       ;
; A[3]        ; LEDR[8]       ;       ; 7.542 ; 7.542 ;       ;
; A[3]        ; SRAM_ADDR[3]  ; 5.710 ;       ;       ; 5.710 ;
; A[3]        ; SRAM_CE_N     ; 7.551 ;       ;       ; 7.551 ;
; A[3]        ; SRAM_DQ[0]    ; 7.567 ; 7.567 ; 7.567 ; 7.567 ;
; A[3]        ; SRAM_DQ[1]    ; 7.577 ; 7.577 ; 7.577 ; 7.577 ;
; A[3]        ; SRAM_DQ[2]    ; 7.538 ; 7.538 ; 7.538 ; 7.538 ;
; A[3]        ; SRAM_DQ[3]    ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; A[3]        ; SRAM_DQ[4]    ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; A[3]        ; SRAM_DQ[5]    ; 7.649 ; 7.649 ; 7.649 ; 7.649 ;
; A[3]        ; SRAM_DQ[6]    ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; A[3]        ; SRAM_DQ[7]    ; 7.772 ; 7.772 ; 7.772 ; 7.772 ;
; A[3]        ; SRAM_DQ[8]    ; 7.880 ; 7.880 ; 7.880 ; 7.880 ;
; A[3]        ; SRAM_DQ[9]    ; 7.880 ; 7.880 ; 7.880 ; 7.880 ;
; A[3]        ; SRAM_DQ[10]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; SRAM_DQ[11]   ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; A[3]        ; SRAM_DQ[12]   ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; A[3]        ; SRAM_DQ[13]   ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; A[3]        ; SRAM_DQ[14]   ; 7.882 ; 7.882 ; 7.882 ; 7.882 ;
; A[3]        ; SRAM_DQ[15]   ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[3]        ; U1OE_n        ;       ; 6.943 ; 6.943 ;       ;
; A[4]        ; BUSDIR_n      ;       ; 7.814 ; 7.814 ;       ;
; A[4]        ; D[0]          ; 8.861 ; 8.861 ; 8.861 ; 8.861 ;
; A[4]        ; D[1]          ; 8.702 ; 8.853 ; 8.853 ; 8.702 ;
; A[4]        ; D[2]          ; 8.828 ; 8.828 ; 8.828 ; 8.828 ;
; A[4]        ; D[3]          ; 8.693 ; 8.693 ; 8.693 ; 8.693 ;
; A[4]        ; D[4]          ; 8.693 ; 8.693 ; 8.693 ; 8.693 ;
; A[4]        ; D[5]          ; 8.594 ; 8.594 ; 8.594 ; 8.594 ;
; A[4]        ; D[6]          ; 8.589 ; 8.589 ; 8.589 ; 8.589 ;
; A[4]        ; D[7]          ; 8.716 ; 8.716 ; 8.716 ; 8.716 ;
; A[4]        ; FL_ADDR[4]    ; 5.337 ;       ;       ; 5.337 ;
; A[4]        ; FL_ADDR[14]   ; 9.088 ; 9.088 ; 9.088 ; 9.088 ;
; A[4]        ; FL_ADDR[15]   ; 9.002 ; 9.002 ; 9.002 ; 9.002 ;
; A[4]        ; FL_ADDR[16]   ; 9.141 ; 9.141 ; 9.141 ; 9.141 ;
; A[4]        ; FL_ADDR[17]   ; 9.339 ;       ;       ; 9.339 ;
; A[4]        ; FL_CE_N       ; 8.051 ; 9.310 ; 9.310 ; 8.051 ;
; A[4]        ; LEDG[0]       ;       ; 9.172 ; 9.172 ;       ;
; A[4]        ; LEDG[1]       ;       ; 9.088 ; 9.088 ;       ;
; A[4]        ; LEDG[2]       ; 8.946 ;       ;       ; 8.946 ;
; A[4]        ; LEDG[3]       ; 9.167 ;       ;       ; 9.167 ;
; A[4]        ; LEDG[4]       ; 8.656 ;       ;       ; 8.656 ;
; A[4]        ; LEDG[5]       ; 8.647 ;       ;       ; 8.647 ;
; A[4]        ; LEDG[6]       ; 8.659 ;       ;       ; 8.659 ;
; A[4]        ; LEDR[6]       ; 7.757 ; 9.108 ; 9.108 ; 7.757 ;
; A[4]        ; LEDR[8]       ;       ; 8.988 ; 8.988 ;       ;
; A[4]        ; SRAM_ADDR[4]  ; 5.542 ;       ;       ; 5.542 ;
; A[4]        ; SRAM_CE_N     ; 8.997 ;       ;       ; 8.997 ;
; A[4]        ; SRAM_DQ[0]    ; 9.013 ; 9.013 ; 9.013 ; 9.013 ;
; A[4]        ; SRAM_DQ[1]    ; 9.023 ; 9.023 ; 9.023 ; 9.023 ;
; A[4]        ; SRAM_DQ[2]    ; 8.984 ; 8.984 ; 8.984 ; 8.984 ;
; A[4]        ; SRAM_DQ[3]    ; 8.994 ; 8.994 ; 8.994 ; 8.994 ;
; A[4]        ; SRAM_DQ[4]    ; 9.204 ; 9.204 ; 9.204 ; 9.204 ;
; A[4]        ; SRAM_DQ[5]    ; 9.095 ; 9.095 ; 9.095 ; 9.095 ;
; A[4]        ; SRAM_DQ[6]    ; 9.212 ; 9.212 ; 9.212 ; 9.212 ;
; A[4]        ; SRAM_DQ[7]    ; 9.218 ; 9.218 ; 9.218 ; 9.218 ;
; A[4]        ; SRAM_DQ[8]    ; 9.326 ; 9.326 ; 9.326 ; 9.326 ;
; A[4]        ; SRAM_DQ[9]    ; 9.326 ; 9.326 ; 9.326 ; 9.326 ;
; A[4]        ; SRAM_DQ[10]   ; 9.318 ; 9.318 ; 9.318 ; 9.318 ;
; A[4]        ; SRAM_DQ[11]   ; 9.318 ; 9.318 ; 9.318 ; 9.318 ;
; A[4]        ; SRAM_DQ[12]   ; 9.340 ; 9.340 ; 9.340 ; 9.340 ;
; A[4]        ; SRAM_DQ[13]   ; 9.328 ; 9.328 ; 9.328 ; 9.328 ;
; A[4]        ; SRAM_DQ[14]   ; 9.328 ; 9.328 ; 9.328 ; 9.328 ;
; A[4]        ; SRAM_DQ[15]   ; 8.990 ; 8.990 ; 8.990 ; 8.990 ;
; A[4]        ; U1OE_n        ;       ; 7.902 ; 7.902 ;       ;
; A[5]        ; BUSDIR_n      ;       ; 7.548 ; 7.548 ;       ;
; A[5]        ; D[0]          ; 8.595 ; 8.595 ; 8.595 ; 8.595 ;
; A[5]        ; D[1]          ; 8.436 ; 8.587 ; 8.587 ; 8.436 ;
; A[5]        ; D[2]          ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; A[5]        ; D[3]          ; 8.427 ; 8.427 ; 8.427 ; 8.427 ;
; A[5]        ; D[4]          ; 8.427 ; 8.427 ; 8.427 ; 8.427 ;
; A[5]        ; D[5]          ; 8.328 ; 8.328 ; 8.328 ; 8.328 ;
; A[5]        ; D[6]          ; 8.323 ; 8.323 ; 8.323 ; 8.323 ;
; A[5]        ; D[7]          ; 8.450 ; 8.450 ; 8.450 ; 8.450 ;
; A[5]        ; FL_ADDR[5]    ; 5.062 ;       ;       ; 5.062 ;
; A[5]        ; FL_ADDR[14]   ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[5]        ; FL_ADDR[15]   ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; A[5]        ; FL_ADDR[16]   ; 8.875 ; 8.875 ; 8.875 ; 8.875 ;
; A[5]        ; FL_ADDR[17]   ; 9.073 ;       ;       ; 9.073 ;
; A[5]        ; FL_CE_N       ; 7.785 ; 9.044 ; 9.044 ; 7.785 ;
; A[5]        ; LEDG[0]       ;       ; 8.906 ; 8.906 ;       ;
; A[5]        ; LEDG[1]       ;       ; 8.822 ; 8.822 ;       ;
; A[5]        ; LEDG[2]       ; 8.680 ;       ;       ; 8.680 ;
; A[5]        ; LEDG[3]       ; 8.901 ;       ;       ; 8.901 ;
; A[5]        ; LEDG[4]       ; 8.390 ;       ;       ; 8.390 ;
; A[5]        ; LEDG[5]       ; 8.381 ;       ;       ; 8.381 ;
; A[5]        ; LEDG[6]       ; 8.393 ;       ;       ; 8.393 ;
; A[5]        ; LEDR[6]       ; 7.491 ; 8.842 ; 8.842 ; 7.491 ;
; A[5]        ; LEDR[8]       ;       ; 8.722 ; 8.722 ;       ;
; A[5]        ; SRAM_ADDR[5]  ; 5.320 ;       ;       ; 5.320 ;
; A[5]        ; SRAM_CE_N     ; 8.731 ;       ;       ; 8.731 ;
; A[5]        ; SRAM_DQ[0]    ; 8.747 ; 8.747 ; 8.747 ; 8.747 ;
; A[5]        ; SRAM_DQ[1]    ; 8.757 ; 8.757 ; 8.757 ; 8.757 ;
; A[5]        ; SRAM_DQ[2]    ; 8.718 ; 8.718 ; 8.718 ; 8.718 ;
; A[5]        ; SRAM_DQ[3]    ; 8.728 ; 8.728 ; 8.728 ; 8.728 ;
; A[5]        ; SRAM_DQ[4]    ; 8.938 ; 8.938 ; 8.938 ; 8.938 ;
; A[5]        ; SRAM_DQ[5]    ; 8.829 ; 8.829 ; 8.829 ; 8.829 ;
; A[5]        ; SRAM_DQ[6]    ; 8.946 ; 8.946 ; 8.946 ; 8.946 ;
; A[5]        ; SRAM_DQ[7]    ; 8.952 ; 8.952 ; 8.952 ; 8.952 ;
; A[5]        ; SRAM_DQ[8]    ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; A[5]        ; SRAM_DQ[9]    ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; A[5]        ; SRAM_DQ[10]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[5]        ; SRAM_DQ[11]   ; 9.052 ; 9.052 ; 9.052 ; 9.052 ;
; A[5]        ; SRAM_DQ[12]   ; 9.074 ; 9.074 ; 9.074 ; 9.074 ;
; A[5]        ; SRAM_DQ[13]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[5]        ; SRAM_DQ[14]   ; 9.062 ; 9.062 ; 9.062 ; 9.062 ;
; A[5]        ; SRAM_DQ[15]   ; 8.724 ; 8.724 ; 8.724 ; 8.724 ;
; A[5]        ; U1OE_n        ;       ; 7.636 ; 7.636 ;       ;
; A[6]        ; BUSDIR_n      ;       ; 8.330 ; 8.330 ;       ;
; A[6]        ; D[0]          ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; A[6]        ; D[1]          ; 9.218 ; 9.369 ; 9.369 ; 9.218 ;
; A[6]        ; D[2]          ; 9.344 ; 9.344 ; 9.344 ; 9.344 ;
; A[6]        ; D[3]          ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; A[6]        ; D[4]          ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; A[6]        ; D[5]          ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[6]        ; D[6]          ; 9.105 ; 9.105 ; 9.105 ; 9.105 ;
; A[6]        ; D[7]          ; 9.232 ; 9.232 ; 9.232 ; 9.232 ;
; A[6]        ; FL_ADDR[6]    ; 5.494 ;       ;       ; 5.494 ;
; A[6]        ; FL_ADDR[14]   ; 9.604 ; 9.604 ; 9.604 ; 9.604 ;
; A[6]        ; FL_ADDR[15]   ; 9.518 ; 9.518 ; 9.518 ; 9.518 ;
; A[6]        ; FL_ADDR[16]   ; 9.657 ; 9.657 ; 9.657 ; 9.657 ;
; A[6]        ; FL_ADDR[17]   ; 9.855 ;       ;       ; 9.855 ;
; A[6]        ; FL_CE_N       ; 8.567 ; 9.826 ; 9.826 ; 8.567 ;
; A[6]        ; LEDG[0]       ;       ; 9.688 ; 9.688 ;       ;
; A[6]        ; LEDG[1]       ;       ; 9.604 ; 9.604 ;       ;
; A[6]        ; LEDG[2]       ; 9.462 ;       ;       ; 9.462 ;
; A[6]        ; LEDG[3]       ; 9.683 ;       ;       ; 9.683 ;
; A[6]        ; LEDG[4]       ; 9.172 ;       ;       ; 9.172 ;
; A[6]        ; LEDG[5]       ; 9.163 ;       ;       ; 9.163 ;
; A[6]        ; LEDG[6]       ; 9.175 ;       ;       ; 9.175 ;
; A[6]        ; LEDR[6]       ; 8.273 ; 9.624 ; 9.624 ; 8.273 ;
; A[6]        ; LEDR[8]       ;       ; 9.504 ; 9.504 ;       ;
; A[6]        ; SRAM_ADDR[6]  ; 5.567 ;       ;       ; 5.567 ;
; A[6]        ; SRAM_CE_N     ; 9.513 ;       ;       ; 9.513 ;
; A[6]        ; SRAM_DQ[0]    ; 9.529 ; 9.529 ; 9.529 ; 9.529 ;
; A[6]        ; SRAM_DQ[1]    ; 9.539 ; 9.539 ; 9.539 ; 9.539 ;
; A[6]        ; SRAM_DQ[2]    ; 9.500 ; 9.500 ; 9.500 ; 9.500 ;
; A[6]        ; SRAM_DQ[3]    ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
; A[6]        ; SRAM_DQ[4]    ; 9.720 ; 9.720 ; 9.720 ; 9.720 ;
; A[6]        ; SRAM_DQ[5]    ; 9.611 ; 9.611 ; 9.611 ; 9.611 ;
; A[6]        ; SRAM_DQ[6]    ; 9.728 ; 9.728 ; 9.728 ; 9.728 ;
; A[6]        ; SRAM_DQ[7]    ; 9.734 ; 9.734 ; 9.734 ; 9.734 ;
; A[6]        ; SRAM_DQ[8]    ; 9.842 ; 9.842 ; 9.842 ; 9.842 ;
; A[6]        ; SRAM_DQ[9]    ; 9.842 ; 9.842 ; 9.842 ; 9.842 ;
; A[6]        ; SRAM_DQ[10]   ; 9.834 ; 9.834 ; 9.834 ; 9.834 ;
; A[6]        ; SRAM_DQ[11]   ; 9.834 ; 9.834 ; 9.834 ; 9.834 ;
; A[6]        ; SRAM_DQ[12]   ; 9.856 ; 9.856 ; 9.856 ; 9.856 ;
; A[6]        ; SRAM_DQ[13]   ; 9.844 ; 9.844 ; 9.844 ; 9.844 ;
; A[6]        ; SRAM_DQ[14]   ; 9.844 ; 9.844 ; 9.844 ; 9.844 ;
; A[6]        ; SRAM_DQ[15]   ; 9.506 ; 9.506 ; 9.506 ; 9.506 ;
; A[6]        ; U1OE_n        ;       ; 8.418 ; 8.418 ;       ;
; A[7]        ; BUSDIR_n      ;       ; 7.964 ; 7.964 ;       ;
; A[7]        ; D[0]          ; 9.011 ; 9.011 ; 9.011 ; 9.011 ;
; A[7]        ; D[1]          ; 8.852 ; 9.003 ; 9.003 ; 8.852 ;
; A[7]        ; D[2]          ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; A[7]        ; D[3]          ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[7]        ; D[4]          ; 8.843 ; 8.843 ; 8.843 ; 8.843 ;
; A[7]        ; D[5]          ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; A[7]        ; D[6]          ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; A[7]        ; D[7]          ; 8.866 ; 8.866 ; 8.866 ; 8.866 ;
; A[7]        ; FL_ADDR[7]    ; 5.813 ;       ;       ; 5.813 ;
; A[7]        ; FL_ADDR[14]   ; 9.238 ; 9.238 ; 9.238 ; 9.238 ;
; A[7]        ; FL_ADDR[15]   ; 9.152 ; 9.152 ; 9.152 ; 9.152 ;
; A[7]        ; FL_ADDR[16]   ; 9.291 ; 9.291 ; 9.291 ; 9.291 ;
; A[7]        ; FL_ADDR[17]   ; 9.489 ;       ;       ; 9.489 ;
; A[7]        ; FL_CE_N       ; 8.201 ; 9.460 ; 9.460 ; 8.201 ;
; A[7]        ; LEDG[0]       ;       ; 9.322 ; 9.322 ;       ;
; A[7]        ; LEDG[1]       ;       ; 9.238 ; 9.238 ;       ;
; A[7]        ; LEDG[2]       ; 9.096 ;       ;       ; 9.096 ;
; A[7]        ; LEDG[3]       ; 9.317 ;       ;       ; 9.317 ;
; A[7]        ; LEDG[4]       ; 8.806 ;       ;       ; 8.806 ;
; A[7]        ; LEDG[5]       ; 8.797 ;       ;       ; 8.797 ;
; A[7]        ; LEDG[6]       ; 8.809 ;       ;       ; 8.809 ;
; A[7]        ; LEDR[6]       ; 7.907 ; 9.258 ; 9.258 ; 7.907 ;
; A[7]        ; LEDR[8]       ;       ; 9.138 ; 9.138 ;       ;
; A[7]        ; SRAM_ADDR[7]  ; 5.689 ;       ;       ; 5.689 ;
; A[7]        ; SRAM_CE_N     ; 9.147 ;       ;       ; 9.147 ;
; A[7]        ; SRAM_DQ[0]    ; 9.163 ; 9.163 ; 9.163 ; 9.163 ;
; A[7]        ; SRAM_DQ[1]    ; 9.173 ; 9.173 ; 9.173 ; 9.173 ;
; A[7]        ; SRAM_DQ[2]    ; 9.134 ; 9.134 ; 9.134 ; 9.134 ;
; A[7]        ; SRAM_DQ[3]    ; 9.144 ; 9.144 ; 9.144 ; 9.144 ;
; A[7]        ; SRAM_DQ[4]    ; 9.354 ; 9.354 ; 9.354 ; 9.354 ;
; A[7]        ; SRAM_DQ[5]    ; 9.245 ; 9.245 ; 9.245 ; 9.245 ;
; A[7]        ; SRAM_DQ[6]    ; 9.362 ; 9.362 ; 9.362 ; 9.362 ;
; A[7]        ; SRAM_DQ[7]    ; 9.368 ; 9.368 ; 9.368 ; 9.368 ;
; A[7]        ; SRAM_DQ[8]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[7]        ; SRAM_DQ[9]    ; 9.476 ; 9.476 ; 9.476 ; 9.476 ;
; A[7]        ; SRAM_DQ[10]   ; 9.468 ; 9.468 ; 9.468 ; 9.468 ;
; A[7]        ; SRAM_DQ[11]   ; 9.468 ; 9.468 ; 9.468 ; 9.468 ;
; A[7]        ; SRAM_DQ[12]   ; 9.490 ; 9.490 ; 9.490 ; 9.490 ;
; A[7]        ; SRAM_DQ[13]   ; 9.478 ; 9.478 ; 9.478 ; 9.478 ;
; A[7]        ; SRAM_DQ[14]   ; 9.478 ; 9.478 ; 9.478 ; 9.478 ;
; A[7]        ; SRAM_DQ[15]   ; 9.140 ; 9.140 ; 9.140 ; 9.140 ;
; A[7]        ; U1OE_n        ;       ; 8.052 ; 8.052 ;       ;
; A[8]        ; D[0]          ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; A[8]        ; D[1]          ; 8.379 ; 8.470 ; 8.470 ; 8.379 ;
; A[8]        ; D[2]          ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; A[8]        ; D[3]          ; 8.310 ; 8.310 ; 8.310 ; 8.310 ;
; A[8]        ; D[4]          ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; A[8]        ; D[5]          ; 8.211 ; 8.211 ; 8.211 ; 8.211 ;
; A[8]        ; D[6]          ; 8.206 ; 8.206 ; 8.206 ; 8.206 ;
; A[8]        ; D[7]          ; 8.333 ; 8.333 ; 8.333 ; 8.333 ;
; A[8]        ; FL_ADDR[8]    ; 5.772 ;       ;       ; 5.772 ;
; A[8]        ; FL_ADDR[14]   ; 8.765 ; 8.765 ; 8.765 ; 8.765 ;
; A[8]        ; FL_ADDR[15]   ; 8.679 ; 8.679 ; 8.679 ; 8.679 ;
; A[8]        ; FL_ADDR[16]   ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; A[8]        ; FL_ADDR[17]   ; 9.016 ;       ;       ; 9.016 ;
; A[8]        ; FL_CE_N       ; 7.779 ; 8.147 ; 8.147 ; 7.779 ;
; A[8]        ; LEDG[0]       ;       ; 8.849 ; 8.849 ;       ;
; A[8]        ; LEDG[1]       ;       ; 8.765 ; 8.765 ;       ;
; A[8]        ; LEDG[2]       ; 8.623 ;       ;       ; 8.623 ;
; A[8]        ; LEDG[3]       ; 8.844 ;       ;       ; 8.844 ;
; A[8]        ; LEDG[4]       ; 8.333 ;       ;       ; 8.333 ;
; A[8]        ; LEDG[5]       ; 8.324 ;       ;       ; 8.324 ;
; A[8]        ; LEDG[6]       ; 8.336 ;       ;       ; 8.336 ;
; A[8]        ; LEDR[6]       ; 7.485 ; 8.785 ; 8.785 ; 7.485 ;
; A[8]        ; LEDR[8]       ; 7.504 ; 7.504 ; 7.504 ; 7.504 ;
; A[8]        ; SRAM_ADDR[8]  ; 5.500 ;       ;       ; 5.500 ;
; A[8]        ; SRAM_CE_N     ; 8.674 ;       ;       ; 8.674 ;
; A[8]        ; SRAM_DQ[0]    ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; A[8]        ; SRAM_DQ[1]    ; 8.700 ; 8.700 ; 8.700 ; 8.700 ;
; A[8]        ; SRAM_DQ[2]    ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; A[8]        ; SRAM_DQ[3]    ; 8.671 ; 8.671 ; 8.671 ; 8.671 ;
; A[8]        ; SRAM_DQ[4]    ; 8.881 ; 8.881 ; 8.881 ; 8.881 ;
; A[8]        ; SRAM_DQ[5]    ; 8.772 ; 8.772 ; 8.772 ; 8.772 ;
; A[8]        ; SRAM_DQ[6]    ; 8.889 ; 8.889 ; 8.889 ; 8.889 ;
; A[8]        ; SRAM_DQ[7]    ; 8.895 ; 8.895 ; 8.895 ; 8.895 ;
; A[8]        ; SRAM_DQ[8]    ; 9.003 ; 9.003 ; 9.003 ; 9.003 ;
; A[8]        ; SRAM_DQ[9]    ; 9.003 ; 9.003 ; 9.003 ; 9.003 ;
; A[8]        ; SRAM_DQ[10]   ; 8.995 ; 8.995 ; 8.995 ; 8.995 ;
; A[8]        ; SRAM_DQ[11]   ; 8.995 ; 8.995 ; 8.995 ; 8.995 ;
; A[8]        ; SRAM_DQ[12]   ; 9.017 ; 9.017 ; 9.017 ; 9.017 ;
; A[8]        ; SRAM_DQ[13]   ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[8]        ; SRAM_DQ[14]   ; 9.005 ; 9.005 ; 9.005 ; 9.005 ;
; A[8]        ; SRAM_DQ[15]   ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; A[9]        ; D[0]          ; 9.137 ; 9.280 ; 9.280 ; 9.137 ;
; A[9]        ; D[1]          ; 8.969 ; 9.272 ; 9.272 ; 8.969 ;
; A[9]        ; D[2]          ; 9.102 ; 9.247 ; 9.247 ; 9.102 ;
; A[9]        ; D[3]          ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[9]        ; D[4]          ; 8.913 ; 8.913 ; 8.913 ; 8.913 ;
; A[9]        ; D[5]          ; 9.013 ; 9.013 ; 9.013 ; 9.013 ;
; A[9]        ; D[6]          ; 9.008 ; 8.989 ; 8.989 ; 9.008 ;
; A[9]        ; D[7]          ; 9.135 ; 9.107 ; 9.107 ; 9.135 ;
; A[9]        ; FL_ADDR[9]    ; 5.508 ;       ;       ; 5.508 ;
; A[9]        ; FL_ADDR[14]   ; 9.355 ; 9.355 ; 9.355 ; 9.355 ;
; A[9]        ; FL_ADDR[15]   ; 9.269 ; 9.269 ; 9.269 ; 9.269 ;
; A[9]        ; FL_ADDR[16]   ; 9.408 ; 9.408 ; 9.408 ; 9.408 ;
; A[9]        ; FL_ADDR[17]   ; 9.606 ;       ;       ; 9.606 ;
; A[9]        ; FL_CE_N       ; 8.369 ; 8.949 ; 8.949 ; 8.369 ;
; A[9]        ; LEDG[0]       ;       ; 9.439 ; 9.439 ;       ;
; A[9]        ; LEDG[1]       ;       ; 9.355 ; 9.355 ;       ;
; A[9]        ; LEDG[2]       ; 9.213 ;       ;       ; 9.213 ;
; A[9]        ; LEDG[3]       ; 9.434 ;       ;       ; 9.434 ;
; A[9]        ; LEDG[4]       ; 8.923 ;       ;       ; 8.923 ;
; A[9]        ; LEDG[5]       ; 8.914 ;       ;       ; 8.914 ;
; A[9]        ; LEDG[6]       ; 8.926 ;       ;       ; 8.926 ;
; A[9]        ; LEDR[6]       ; 8.075 ; 9.375 ; 9.375 ; 8.075 ;
; A[9]        ; LEDR[8]       ; 8.306 ; 8.306 ; 8.306 ; 8.306 ;
; A[9]        ; SRAM_ADDR[9]  ; 5.548 ;       ;       ; 5.548 ;
; A[9]        ; SRAM_CE_N     ; 9.264 ;       ;       ; 9.264 ;
; A[9]        ; SRAM_DQ[0]    ; 9.280 ; 9.280 ; 9.280 ; 9.280 ;
; A[9]        ; SRAM_DQ[1]    ; 9.290 ; 9.290 ; 9.290 ; 9.290 ;
; A[9]        ; SRAM_DQ[2]    ; 9.251 ; 9.251 ; 9.251 ; 9.251 ;
; A[9]        ; SRAM_DQ[3]    ; 9.261 ; 9.261 ; 9.261 ; 9.261 ;
; A[9]        ; SRAM_DQ[4]    ; 9.471 ; 9.471 ; 9.471 ; 9.471 ;
; A[9]        ; SRAM_DQ[5]    ; 9.362 ; 9.362 ; 9.362 ; 9.362 ;
; A[9]        ; SRAM_DQ[6]    ; 9.479 ; 9.479 ; 9.479 ; 9.479 ;
; A[9]        ; SRAM_DQ[7]    ; 9.485 ; 9.485 ; 9.485 ; 9.485 ;
; A[9]        ; SRAM_DQ[8]    ; 9.593 ; 9.593 ; 9.593 ; 9.593 ;
; A[9]        ; SRAM_DQ[9]    ; 9.593 ; 9.593 ; 9.593 ; 9.593 ;
; A[9]        ; SRAM_DQ[10]   ; 9.585 ; 9.585 ; 9.585 ; 9.585 ;
; A[9]        ; SRAM_DQ[11]   ; 9.585 ; 9.585 ; 9.585 ; 9.585 ;
; A[9]        ; SRAM_DQ[12]   ; 9.607 ; 9.607 ; 9.607 ; 9.607 ;
; A[9]        ; SRAM_DQ[13]   ; 9.595 ; 9.595 ; 9.595 ; 9.595 ;
; A[9]        ; SRAM_DQ[14]   ; 9.595 ; 9.595 ; 9.595 ; 9.595 ;
; A[9]        ; SRAM_DQ[15]   ; 9.257 ; 9.257 ; 9.257 ; 9.257 ;
; A[10]       ; D[0]          ; 8.347 ; 8.347 ; 8.347 ; 8.347 ;
; A[10]       ; D[1]          ; 8.264 ; 8.339 ; 8.339 ; 8.264 ;
; A[10]       ; D[2]          ; 8.314 ; 8.314 ; 8.314 ; 8.314 ;
; A[10]       ; D[3]          ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; A[10]       ; D[4]          ; 8.179 ; 7.980 ; 7.980 ; 8.179 ;
; A[10]       ; D[5]          ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; A[10]       ; D[6]          ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; A[10]       ; D[7]          ; 8.202 ; 8.202 ; 8.202 ; 8.202 ;
; A[10]       ; FL_ADDR[10]   ; 5.690 ;       ;       ; 5.690 ;
; A[10]       ; FL_ADDR[14]   ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; A[10]       ; FL_ADDR[15]   ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[10]       ; FL_ADDR[16]   ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; A[10]       ; FL_ADDR[17]   ; 8.901 ;       ;       ; 8.901 ;
; A[10]       ; FL_CE_N       ; 7.623 ; 8.300 ; 8.300 ; 7.623 ;
; A[10]       ; LEDG[0]       ;       ; 8.734 ; 8.734 ;       ;
; A[10]       ; LEDG[1]       ;       ; 8.650 ; 8.650 ;       ;
; A[10]       ; LEDG[2]       ; 8.508 ;       ;       ; 8.508 ;
; A[10]       ; LEDG[3]       ; 8.729 ;       ;       ; 8.729 ;
; A[10]       ; LEDG[4]       ; 8.218 ;       ;       ; 8.218 ;
; A[10]       ; LEDG[5]       ; 8.209 ;       ;       ; 8.209 ;
; A[10]       ; LEDG[6]       ; 8.221 ;       ;       ; 8.221 ;
; A[10]       ; LEDR[6]       ; 7.329 ; 8.670 ; 8.670 ; 7.329 ;
; A[10]       ; LEDR[8]       ; 7.373 ; 7.657 ; 7.657 ; 7.373 ;
; A[10]       ; SRAM_ADDR[10] ; 5.667 ;       ;       ; 5.667 ;
; A[10]       ; SRAM_CE_N     ; 8.559 ;       ;       ; 8.559 ;
; A[10]       ; SRAM_DQ[0]    ; 8.575 ; 8.575 ; 8.575 ; 8.575 ;
; A[10]       ; SRAM_DQ[1]    ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; A[10]       ; SRAM_DQ[2]    ; 8.546 ; 8.546 ; 8.546 ; 8.546 ;
; A[10]       ; SRAM_DQ[3]    ; 8.556 ; 8.556 ; 8.556 ; 8.556 ;
; A[10]       ; SRAM_DQ[4]    ; 8.766 ; 8.766 ; 8.766 ; 8.766 ;
; A[10]       ; SRAM_DQ[5]    ; 8.657 ; 8.657 ; 8.657 ; 8.657 ;
; A[10]       ; SRAM_DQ[6]    ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[10]       ; SRAM_DQ[7]    ; 8.780 ; 8.780 ; 8.780 ; 8.780 ;
; A[10]       ; SRAM_DQ[8]    ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; A[10]       ; SRAM_DQ[9]    ; 8.888 ; 8.888 ; 8.888 ; 8.888 ;
; A[10]       ; SRAM_DQ[10]   ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[11]   ; 8.880 ; 8.880 ; 8.880 ; 8.880 ;
; A[10]       ; SRAM_DQ[12]   ; 8.902 ; 8.902 ; 8.902 ; 8.902 ;
; A[10]       ; SRAM_DQ[13]   ; 8.890 ; 8.890 ; 8.890 ; 8.890 ;
; A[10]       ; SRAM_DQ[14]   ; 8.890 ; 8.890 ; 8.890 ; 8.890 ;
; A[10]       ; SRAM_DQ[15]   ; 8.552 ; 8.552 ; 8.552 ; 8.552 ;
; A[11]       ; D[0]          ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; A[11]       ; D[1]          ; 7.847 ; 7.847 ; 7.847 ; 7.847 ;
; A[11]       ; D[2]          ; 7.822 ; 7.822 ; 7.822 ; 7.822 ;
; A[11]       ; D[3]          ; 7.687 ; 7.687 ; 7.687 ; 7.687 ;
; A[11]       ; D[4]          ; 7.687 ; 7.488 ; 7.488 ; 7.687 ;
; A[11]       ; D[5]          ; 7.588 ; 7.588 ; 7.588 ; 7.588 ;
; A[11]       ; D[6]          ; 7.583 ; 7.583 ; 7.583 ; 7.583 ;
; A[11]       ; D[7]          ; 7.710 ; 7.710 ; 7.710 ; 7.710 ;
; A[11]       ; FL_ADDR[11]   ; 5.520 ;       ;       ; 5.520 ;
; A[11]       ; FL_ADDR[14]   ; 8.872 ; 8.872 ; 8.872 ; 8.872 ;
; A[11]       ; FL_ADDR[15]   ; 8.786 ; 8.786 ; 8.786 ; 8.786 ;
; A[11]       ; FL_ADDR[16]   ; 8.925 ; 8.925 ; 8.925 ; 8.925 ;
; A[11]       ; FL_ADDR[17]   ; 9.123 ;       ;       ; 9.123 ;
; A[11]       ; FL_CE_N       ; 7.524 ; 9.094 ; 9.094 ; 7.524 ;
; A[11]       ; LEDG[0]       ;       ; 8.956 ; 8.956 ;       ;
; A[11]       ; LEDG[1]       ;       ; 8.872 ; 8.872 ;       ;
; A[11]       ; LEDG[2]       ; 8.730 ;       ;       ; 8.730 ;
; A[11]       ; LEDG[3]       ; 8.951 ;       ;       ; 8.951 ;
; A[11]       ; LEDG[4]       ; 8.440 ;       ;       ; 8.440 ;
; A[11]       ; LEDG[5]       ; 8.431 ;       ;       ; 8.431 ;
; A[11]       ; LEDG[6]       ; 8.443 ;       ;       ; 8.443 ;
; A[11]       ; LEDR[6]       ; 7.592 ; 8.892 ; 8.892 ; 7.592 ;
; A[11]       ; LEDR[8]       ; 6.881 ; 8.772 ; 8.772 ; 6.881 ;
; A[11]       ; SRAM_ADDR[11] ; 5.676 ;       ;       ; 5.676 ;
; A[11]       ; SRAM_CE_N     ; 8.781 ;       ;       ; 8.781 ;
; A[11]       ; SRAM_DQ[0]    ; 8.797 ; 8.797 ; 8.797 ; 8.797 ;
; A[11]       ; SRAM_DQ[1]    ; 8.807 ; 8.807 ; 8.807 ; 8.807 ;
; A[11]       ; SRAM_DQ[2]    ; 8.768 ; 8.768 ; 8.768 ; 8.768 ;
; A[11]       ; SRAM_DQ[3]    ; 8.778 ; 8.778 ; 8.778 ; 8.778 ;
; A[11]       ; SRAM_DQ[4]    ; 8.988 ; 8.988 ; 8.988 ; 8.988 ;
; A[11]       ; SRAM_DQ[5]    ; 8.879 ; 8.879 ; 8.879 ; 8.879 ;
; A[11]       ; SRAM_DQ[6]    ; 8.996 ; 8.996 ; 8.996 ; 8.996 ;
; A[11]       ; SRAM_DQ[7]    ; 9.002 ; 9.002 ; 9.002 ; 9.002 ;
; A[11]       ; SRAM_DQ[8]    ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[11]       ; SRAM_DQ[9]    ; 9.110 ; 9.110 ; 9.110 ; 9.110 ;
; A[11]       ; SRAM_DQ[10]   ; 9.102 ; 9.102 ; 9.102 ; 9.102 ;
; A[11]       ; SRAM_DQ[11]   ; 9.102 ; 9.102 ; 9.102 ; 9.102 ;
; A[11]       ; SRAM_DQ[12]   ; 9.124 ; 9.124 ; 9.124 ; 9.124 ;
; A[11]       ; SRAM_DQ[13]   ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[11]       ; SRAM_DQ[14]   ; 9.112 ; 9.112 ; 9.112 ; 9.112 ;
; A[11]       ; SRAM_DQ[15]   ; 8.774 ; 8.774 ; 8.774 ; 8.774 ;
; A[12]       ; D[0]          ; 7.942 ; 7.942 ; 7.942 ; 7.942 ;
; A[12]       ; D[1]          ; 7.934 ; 7.934 ; 7.934 ; 7.934 ;
; A[12]       ; D[2]          ; 7.909 ; 7.909 ; 7.909 ; 7.909 ;
; A[12]       ; D[3]          ; 7.774 ; 7.774 ; 7.774 ; 7.774 ;
; A[12]       ; D[4]          ; 7.774 ; 7.575 ; 7.575 ; 7.774 ;
; A[12]       ; D[5]          ; 7.675 ; 7.675 ; 7.675 ; 7.675 ;
; A[12]       ; D[6]          ; 7.670 ; 7.670 ; 7.670 ; 7.670 ;
; A[12]       ; D[7]          ; 7.797 ; 7.797 ; 7.797 ; 7.797 ;
; A[12]       ; FL_ADDR[12]   ; 5.644 ;       ;       ; 5.644 ;
; A[12]       ; FL_ADDR[14]   ; 8.916 ; 8.916 ; 8.916 ; 8.916 ;
; A[12]       ; FL_ADDR[15]   ; 8.830 ; 8.830 ; 8.830 ; 8.830 ;
; A[12]       ; FL_ADDR[16]   ; 8.969 ; 8.969 ; 8.969 ; 8.969 ;
; A[12]       ; FL_ADDR[17]   ; 9.167 ;       ;       ; 9.167 ;
; A[12]       ; FL_CE_N       ; 7.611 ; 9.138 ; 9.138 ; 7.611 ;
; A[12]       ; LEDG[0]       ;       ; 9.000 ; 9.000 ;       ;
; A[12]       ; LEDG[1]       ;       ; 8.916 ; 8.916 ;       ;
; A[12]       ; LEDG[2]       ; 8.774 ;       ;       ; 8.774 ;
; A[12]       ; LEDG[3]       ; 8.995 ;       ;       ; 8.995 ;
; A[12]       ; LEDG[4]       ; 8.484 ;       ;       ; 8.484 ;
; A[12]       ; LEDG[5]       ; 8.475 ;       ;       ; 8.475 ;
; A[12]       ; LEDG[6]       ; 8.487 ;       ;       ; 8.487 ;
; A[12]       ; LEDR[6]       ; 7.636 ; 8.936 ; 8.936 ; 7.636 ;
; A[12]       ; LEDR[8]       ; 6.968 ; 8.816 ; 8.816 ; 6.968 ;
; A[12]       ; SRAM_ADDR[12] ; 5.737 ;       ;       ; 5.737 ;
; A[12]       ; SRAM_CE_N     ; 8.825 ;       ;       ; 8.825 ;
; A[12]       ; SRAM_DQ[0]    ; 8.841 ; 8.841 ; 8.841 ; 8.841 ;
; A[12]       ; SRAM_DQ[1]    ; 8.851 ; 8.851 ; 8.851 ; 8.851 ;
; A[12]       ; SRAM_DQ[2]    ; 8.812 ; 8.812 ; 8.812 ; 8.812 ;
; A[12]       ; SRAM_DQ[3]    ; 8.822 ; 8.822 ; 8.822 ; 8.822 ;
; A[12]       ; SRAM_DQ[4]    ; 9.032 ; 9.032 ; 9.032 ; 9.032 ;
; A[12]       ; SRAM_DQ[5]    ; 8.923 ; 8.923 ; 8.923 ; 8.923 ;
; A[12]       ; SRAM_DQ[6]    ; 9.040 ; 9.040 ; 9.040 ; 9.040 ;
; A[12]       ; SRAM_DQ[7]    ; 9.046 ; 9.046 ; 9.046 ; 9.046 ;
; A[12]       ; SRAM_DQ[8]    ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; A[12]       ; SRAM_DQ[9]    ; 9.154 ; 9.154 ; 9.154 ; 9.154 ;
; A[12]       ; SRAM_DQ[10]   ; 9.146 ; 9.146 ; 9.146 ; 9.146 ;
; A[12]       ; SRAM_DQ[11]   ; 9.146 ; 9.146 ; 9.146 ; 9.146 ;
; A[12]       ; SRAM_DQ[12]   ; 9.168 ; 9.168 ; 9.168 ; 9.168 ;
; A[12]       ; SRAM_DQ[13]   ; 9.156 ; 9.156 ; 9.156 ; 9.156 ;
; A[12]       ; SRAM_DQ[14]   ; 9.156 ; 9.156 ; 9.156 ; 9.156 ;
; A[12]       ; SRAM_DQ[15]   ; 8.818 ; 8.818 ; 8.818 ; 8.818 ;
; A[13]       ; D[0]          ; 8.099 ; 8.099 ; 8.099 ; 8.099 ;
; A[13]       ; D[1]          ; 8.062 ; 8.091 ; 8.091 ; 8.062 ;
; A[13]       ; D[2]          ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; A[13]       ; D[3]          ; 7.931 ; 7.931 ; 7.931 ; 7.931 ;
; A[13]       ; D[4]          ; 7.931 ; 7.732 ; 7.732 ; 7.931 ;
; A[13]       ; D[5]          ; 7.832 ; 7.832 ; 7.832 ; 7.832 ;
; A[13]       ; D[6]          ; 7.827 ; 7.827 ; 7.827 ; 7.827 ;
; A[13]       ; D[7]          ; 7.954 ; 7.954 ; 7.954 ; 7.954 ;
; A[13]       ; FL_ADDR[13]   ; 5.601 ;       ;       ; 5.601 ;
; A[13]       ; FL_ADDR[14]   ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; A[13]       ; FL_ADDR[15]   ; 8.362 ; 8.362 ; 8.362 ; 8.362 ;
; A[13]       ; FL_ADDR[16]   ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; A[13]       ; FL_ADDR[17]   ; 8.699 ;       ;       ; 8.699 ;
; A[13]       ; FL_CE_N       ; 7.421 ; 8.670 ; 8.670 ; 7.421 ;
; A[13]       ; LEDG[0]       ;       ; 8.532 ; 8.532 ;       ;
; A[13]       ; LEDG[1]       ;       ; 8.448 ; 8.448 ;       ;
; A[13]       ; LEDG[2]       ; 8.306 ;       ;       ; 8.306 ;
; A[13]       ; LEDG[3]       ; 8.527 ;       ;       ; 8.527 ;
; A[13]       ; LEDG[4]       ; 8.016 ;       ;       ; 8.016 ;
; A[13]       ; LEDG[5]       ; 8.007 ;       ;       ; 8.007 ;
; A[13]       ; LEDG[6]       ; 8.019 ;       ;       ; 8.019 ;
; A[13]       ; LEDR[6]       ; 7.127 ; 8.468 ; 8.468 ; 7.127 ;
; A[13]       ; LEDR[8]       ; 7.125 ; 8.348 ; 8.348 ; 7.125 ;
; A[13]       ; SRAM_ADDR[13] ; 5.709 ;       ;       ; 5.709 ;
; A[13]       ; SRAM_CE_N     ; 8.357 ;       ;       ; 8.357 ;
; A[13]       ; SRAM_DQ[0]    ; 8.373 ; 8.373 ; 8.373 ; 8.373 ;
; A[13]       ; SRAM_DQ[1]    ; 8.383 ; 8.383 ; 8.383 ; 8.383 ;
; A[13]       ; SRAM_DQ[2]    ; 8.344 ; 8.344 ; 8.344 ; 8.344 ;
; A[13]       ; SRAM_DQ[3]    ; 8.354 ; 8.354 ; 8.354 ; 8.354 ;
; A[13]       ; SRAM_DQ[4]    ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[13]       ; SRAM_DQ[5]    ; 8.455 ; 8.455 ; 8.455 ; 8.455 ;
; A[13]       ; SRAM_DQ[6]    ; 8.572 ; 8.572 ; 8.572 ; 8.572 ;
; A[13]       ; SRAM_DQ[7]    ; 8.578 ; 8.578 ; 8.578 ; 8.578 ;
; A[13]       ; SRAM_DQ[8]    ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[13]       ; SRAM_DQ[9]    ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[13]       ; SRAM_DQ[10]   ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[13]       ; SRAM_DQ[11]   ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; A[13]       ; SRAM_DQ[12]   ; 8.700 ; 8.700 ; 8.700 ; 8.700 ;
; A[13]       ; SRAM_DQ[13]   ; 8.688 ; 8.688 ; 8.688 ; 8.688 ;
; A[13]       ; SRAM_DQ[14]   ; 8.688 ; 8.688 ; 8.688 ; 8.688 ;
; A[13]       ; SRAM_DQ[15]   ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[14]       ; D[0]          ; 7.833 ; 7.833 ; 7.833 ; 7.833 ;
; A[14]       ; D[1]          ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[14]       ; D[2]          ; 7.800 ; 7.800 ; 7.800 ; 7.800 ;
; A[14]       ; D[3]          ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[14]       ; D[4]          ; 7.665 ; 7.665 ; 7.665 ; 7.665 ;
; A[14]       ; D[5]          ; 7.566 ; 7.566 ; 7.566 ; 7.566 ;
; A[14]       ; D[6]          ; 7.561 ; 7.561 ; 7.561 ; 7.561 ;
; A[14]       ; D[7]          ; 7.688 ; 7.688 ; 7.688 ; 7.688 ;
; A[14]       ; FL_ADDR[14]   ; 7.197 ; 7.197 ; 7.197 ; 7.197 ;
; A[14]       ; FL_ADDR[15]   ; 7.110 ; 7.110 ; 7.110 ; 7.110 ;
; A[14]       ; FL_ADDR[16]   ; 7.050 ; 7.050 ; 7.050 ; 7.050 ;
; A[14]       ; FL_ADDR[17]   ; 8.137 ; 7.119 ; 7.119 ; 8.137 ;
; A[14]       ; FL_CE_N       ; 7.157 ; 6.996 ; 6.996 ; 7.157 ;
; A[14]       ; LEDG[0]       ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; A[14]       ; LEDG[1]       ; 7.933 ; 7.933 ; 7.933 ; 7.933 ;
; A[14]       ; LEDG[2]       ; 8.511 ;       ;       ; 8.511 ;
; A[14]       ; LEDG[3]       ; 7.965 ; 7.965 ; 7.965 ; 7.965 ;
; A[14]       ; LEDG[4]       ; 7.501 ; 7.501 ; 7.501 ; 7.501 ;
; A[14]       ; LEDG[5]       ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; A[14]       ; LEDG[6]       ; 7.868 ; 7.868 ; 7.868 ; 7.868 ;
; A[14]       ; LEDR[6]       ; 7.332 ; 7.906 ; 7.906 ; 7.332 ;
; A[14]       ; LEDR[8]       ; 7.098 ; 7.786 ; 7.786 ; 7.098 ;
; A[14]       ; SRAM_ADDR[14] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; A[14]       ; SRAM_ADDR[15] ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; A[14]       ; SRAM_ADDR[16] ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; A[14]       ; SRAM_ADDR[17] ; 6.928 ; 6.928 ; 6.928 ; 6.928 ;
; A[14]       ; SRAM_CE_N     ; 7.842 ; 7.842 ; 7.842 ; 7.842 ;
; A[14]       ; SRAM_DQ[0]    ; 7.772 ; 7.772 ; 7.772 ; 7.772 ;
; A[14]       ; SRAM_DQ[1]    ; 7.782 ; 7.782 ; 7.782 ; 7.782 ;
; A[14]       ; SRAM_DQ[2]    ; 7.743 ; 7.743 ; 7.743 ; 7.743 ;
; A[14]       ; SRAM_DQ[3]    ; 7.753 ; 7.753 ; 7.753 ; 7.753 ;
; A[14]       ; SRAM_DQ[4]    ; 7.963 ; 7.963 ; 7.963 ; 7.963 ;
; A[14]       ; SRAM_DQ[5]    ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; A[14]       ; SRAM_DQ[6]    ; 7.971 ; 7.971 ; 7.971 ; 7.971 ;
; A[14]       ; SRAM_DQ[7]    ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; A[14]       ; SRAM_DQ[8]    ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[14]       ; SRAM_DQ[9]    ; 8.082 ; 8.082 ; 8.082 ; 8.082 ;
; A[14]       ; SRAM_DQ[10]   ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[14]       ; SRAM_DQ[11]   ; 8.074 ; 8.074 ; 8.074 ; 8.074 ;
; A[14]       ; SRAM_DQ[12]   ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; A[14]       ; SRAM_DQ[13]   ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; A[14]       ; SRAM_DQ[14]   ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; A[14]       ; SRAM_DQ[15]   ; 7.746 ; 7.746 ; 7.746 ; 7.746 ;
; A[14]       ; SRAM_LB_N     ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; A[14]       ; SRAM_UB_N     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; A[15]       ; D[0]          ; 7.488 ; 7.470 ; 7.470 ; 7.488 ;
; A[15]       ; D[1]          ; 7.480 ; 7.302 ; 7.302 ; 7.480 ;
; A[15]       ; D[2]          ; 7.455 ; 7.435 ; 7.435 ; 7.455 ;
; A[15]       ; D[3]          ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; A[15]       ; D[4]          ; 7.320 ; 7.320 ; 7.320 ; 7.320 ;
; A[15]       ; D[5]          ; 7.221 ; 7.221 ; 7.221 ; 7.221 ;
; A[15]       ; D[6]          ; 7.216 ; 7.216 ; 7.216 ; 7.216 ;
; A[15]       ; D[7]          ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; A[15]       ; FL_ADDR[14]   ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; A[15]       ; FL_ADDR[15]   ; 7.464 ; 7.464 ; 7.464 ; 7.464 ;
; A[15]       ; FL_ADDR[16]   ; 7.603 ; 7.603 ; 7.603 ; 7.603 ;
; A[15]       ; FL_ADDR[17]   ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; A[15]       ; FL_CE_N       ; 7.186 ; 7.057 ; 7.057 ; 7.186 ;
; A[15]       ; LEDG[0]       ; 7.634 ; 7.634 ; 7.634 ; 7.634 ;
; A[15]       ; LEDG[1]       ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[15]       ; LEDG[2]       ; 7.528 ;       ;       ; 7.528 ;
; A[15]       ; LEDG[3]       ; 7.629 ; 7.629 ; 7.629 ; 7.629 ;
; A[15]       ; LEDG[4]       ; 7.212 ; 7.212 ; 7.212 ; 7.212 ;
; A[15]       ; LEDG[5]       ; 7.229 ; 7.448 ; 7.448 ; 7.229 ;
; A[15]       ; LEDG[6]       ; 7.241 ; 7.461 ; 7.461 ; 7.241 ;
; A[15]       ; LEDR[6]       ; 6.892 ; 7.570 ; 7.570 ; 6.892 ;
; A[15]       ; LEDR[8]       ; 7.450 ; 7.056 ; 7.056 ; 7.450 ;
; A[15]       ; SRAM_ADDR[14] ; 6.263 ; 6.263 ; 6.263 ; 6.263 ;
; A[15]       ; SRAM_ADDR[15] ; 6.643 ; 6.643 ; 6.643 ; 6.643 ;
; A[15]       ; SRAM_ADDR[16] ; 6.865 ; 6.865 ; 6.865 ; 6.865 ;
; A[15]       ; SRAM_ADDR[17] ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; A[15]       ; SRAM_CE_N     ; 7.553 ; 7.553 ; 7.553 ; 7.553 ;
; A[15]       ; SRAM_DQ[0]    ; 7.427 ; 7.427 ; 7.427 ; 7.427 ;
; A[15]       ; SRAM_DQ[1]    ; 7.437 ; 7.437 ; 7.437 ; 7.437 ;
; A[15]       ; SRAM_DQ[2]    ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; A[15]       ; SRAM_DQ[3]    ; 7.408 ; 7.408 ; 7.408 ; 7.408 ;
; A[15]       ; SRAM_DQ[4]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[15]       ; SRAM_DQ[5]    ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; A[15]       ; SRAM_DQ[6]    ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; A[15]       ; SRAM_DQ[7]    ; 7.632 ; 7.632 ; 7.632 ; 7.632 ;
; A[15]       ; SRAM_DQ[8]    ; 7.737 ; 7.737 ; 7.737 ; 7.737 ;
; A[15]       ; SRAM_DQ[9]    ; 7.737 ; 7.737 ; 7.737 ; 7.737 ;
; A[15]       ; SRAM_DQ[10]   ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; SRAM_DQ[11]   ; 7.729 ; 7.729 ; 7.729 ; 7.729 ;
; A[15]       ; SRAM_DQ[12]   ; 7.751 ; 7.751 ; 7.751 ; 7.751 ;
; A[15]       ; SRAM_DQ[13]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[15]       ; SRAM_DQ[14]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; A[15]       ; SRAM_DQ[15]   ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; A[15]       ; SRAM_LB_N     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; A[15]       ; SRAM_UB_N     ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; D[0]        ; SRAM_DQ[0]    ; 5.931 ;       ;       ; 5.931 ;
; D[0]        ; SRAM_DQ[8]    ; 5.903 ;       ;       ; 5.903 ;
; D[1]        ; SRAM_DQ[1]    ; 5.860 ;       ;       ; 5.860 ;
; D[1]        ; SRAM_DQ[9]    ; 5.870 ;       ;       ; 5.870 ;
; D[2]        ; SRAM_DQ[2]    ; 5.714 ;       ;       ; 5.714 ;
; D[2]        ; SRAM_DQ[10]   ; 5.686 ;       ;       ; 5.686 ;
; D[3]        ; SRAM_DQ[3]    ; 5.635 ;       ;       ; 5.635 ;
; D[3]        ; SRAM_DQ[11]   ; 5.594 ;       ;       ; 5.594 ;
; D[4]        ; SRAM_DQ[4]    ; 5.690 ;       ;       ; 5.690 ;
; D[4]        ; SRAM_DQ[12]   ; 5.632 ;       ;       ; 5.632 ;
; D[5]        ; SRAM_DQ[5]    ; 5.579 ;       ;       ; 5.579 ;
; D[5]        ; SRAM_DQ[13]   ; 5.566 ;       ;       ; 5.566 ;
; D[6]        ; SRAM_DQ[6]    ; 5.497 ;       ;       ; 5.497 ;
; D[6]        ; SRAM_DQ[14]   ; 5.498 ;       ;       ; 5.498 ;
; D[7]        ; SRAM_DQ[7]    ; 5.748 ;       ;       ; 5.748 ;
; D[7]        ; SRAM_DQ[15]   ; 5.353 ;       ;       ; 5.353 ;
; FL_DQ[0]    ; D[0]          ; 7.261 ;       ;       ; 7.261 ;
; FL_DQ[1]    ; D[1]          ; 7.332 ;       ;       ; 7.332 ;
; FL_DQ[2]    ; D[2]          ; 7.182 ;       ;       ; 7.182 ;
; FL_DQ[3]    ; D[3]          ; 7.101 ;       ;       ; 7.101 ;
; FL_DQ[4]    ; D[4]          ; 6.927 ;       ;       ; 6.927 ;
; FL_DQ[5]    ; D[5]          ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; FL_DQ[6]    ; D[6]          ; 7.106 ; 7.106 ; 7.106 ; 7.106 ;
; FL_DQ[7]    ; D[7]          ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; IORQ_n      ; BUSDIR_n      ; 6.074 ;       ;       ; 6.074 ;
; IORQ_n      ; D[0]          ; 7.121 ; 7.121 ; 7.121 ; 7.121 ;
; IORQ_n      ; D[1]          ; 7.113 ; 7.113 ; 7.113 ; 7.113 ;
; IORQ_n      ; D[2]          ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; IORQ_n      ; D[3]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; IORQ_n      ; D[4]          ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; IORQ_n      ; D[5]          ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; IORQ_n      ; D[6]          ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; IORQ_n      ; D[7]          ; 6.976 ; 6.976 ; 6.976 ; 6.976 ;
; IORQ_n      ; U1OE_n        ; 6.645 ;       ;       ; 6.645 ;
; KEY[0]      ; LEDG[7]       ;       ; 6.449 ; 6.449 ;       ;
; KEY[0]      ; LEDR[9]       ;       ; 6.262 ; 6.262 ;       ;
; M1_n        ; BUSDIR_n      ;       ; 6.311 ; 6.311 ;       ;
; M1_n        ; D[0]          ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; M1_n        ; D[1]          ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; M1_n        ; D[2]          ; 7.325 ; 7.325 ; 7.325 ; 7.325 ;
; M1_n        ; D[3]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; M1_n        ; D[4]          ; 7.190 ; 7.190 ; 7.190 ; 7.190 ;
; M1_n        ; D[5]          ; 7.091 ; 7.091 ; 7.091 ; 7.091 ;
; M1_n        ; D[6]          ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; M1_n        ; D[7]          ; 7.213 ; 7.213 ; 7.213 ; 7.213 ;
; M1_n        ; U1OE_n        ;       ; 6.872 ; 6.872 ;       ;
; RD_n        ; BUSDIR_n      ; 6.330 ;       ;       ; 6.330 ;
; RD_n        ; D[0]          ; 6.485 ; 6.739 ; 6.739 ; 6.485 ;
; RD_n        ; D[1]          ; 6.719 ; 6.945 ; 6.945 ; 6.719 ;
; RD_n        ; D[2]          ; 6.537 ; 6.715 ; 6.715 ; 6.537 ;
; RD_n        ; D[3]          ; 6.328 ; 6.832 ; 6.832 ; 6.328 ;
; RD_n        ; D[4]          ; 6.095 ; 6.714 ; 6.714 ; 6.095 ;
; RD_n        ; D[5]          ; 6.423 ; 6.733 ; 6.733 ; 6.423 ;
; RD_n        ; D[6]          ; 6.310 ; 6.700 ; 6.700 ; 6.310 ;
; RD_n        ; D[7]          ; 6.452 ; 6.815 ; 6.815 ; 6.452 ;
; RD_n        ; FL_CE_N       ; 7.009 ;       ;       ; 7.009 ;
; RD_n        ; FL_OE_N       ; 5.555 ;       ;       ; 5.555 ;
; RD_n        ; U1OE_n        ; 6.895 ;       ;       ; 6.895 ;
; RESET_n     ; LEDG[7]       ;       ; 6.318 ; 6.318 ;       ;
; RESET_n     ; LEDR[9]       ;       ; 6.131 ; 6.131 ;       ;
; SLTSL_n     ; D[0]          ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SLTSL_n     ; D[1]          ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; SLTSL_n     ; D[2]          ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; SLTSL_n     ; D[3]          ; 7.450 ; 7.416 ; 7.416 ; 7.450 ;
; SLTSL_n     ; D[4]          ; 7.337 ; 7.192 ; 7.192 ; 7.337 ;
; SLTSL_n     ; D[5]          ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; SLTSL_n     ; D[6]          ; 7.346 ; 7.346 ; 7.346 ; 7.346 ;
; SLTSL_n     ; D[7]          ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; SLTSL_n     ; FL_ADDR[14]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; SLTSL_n     ; FL_ADDR[15]   ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; SLTSL_n     ; FL_ADDR[16]   ; 7.816 ; 7.816 ; 7.816 ; 7.816 ;
; SLTSL_n     ; FL_ADDR[17]   ; 8.014 ;       ;       ; 8.014 ;
; SLTSL_n     ; FL_CE_N       ; 7.499 ; 7.985 ; 7.985 ; 7.499 ;
; SLTSL_n     ; LEDG[0]       ;       ; 7.847 ; 7.847 ;       ;
; SLTSL_n     ; LEDG[1]       ;       ; 7.683 ; 7.683 ;       ;
; SLTSL_n     ; LEDG[3]       ; 7.842 ;       ;       ; 7.842 ;
; SLTSL_n     ; LEDG[4]       ; 7.251 ;       ;       ; 7.251 ;
; SLTSL_n     ; LEDG[5]       ; 7.258 ;       ;       ; 7.258 ;
; SLTSL_n     ; LEDG[6]       ; 7.267 ;       ;       ; 7.267 ;
; SLTSL_n     ; LEDR[6]       ;       ; 7.783 ; 7.783 ;       ;
; SLTSL_n     ; LEDR[8]       ;       ; 7.663 ; 7.663 ;       ;
; SLTSL_n     ; SRAM_CE_N     ; 7.592 ;       ;       ; 7.592 ;
; SLTSL_n     ; SRAM_DQ[0]    ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; SLTSL_n     ; SRAM_DQ[1]    ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; SLTSL_n     ; SRAM_DQ[2]    ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; SLTSL_n     ; SRAM_DQ[3]    ; 7.589 ; 7.589 ; 7.589 ; 7.589 ;
; SLTSL_n     ; SRAM_DQ[4]    ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; SLTSL_n     ; SRAM_DQ[5]    ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; SLTSL_n     ; SRAM_DQ[6]    ; 7.807 ; 7.807 ; 7.807 ; 7.807 ;
; SLTSL_n     ; SRAM_DQ[7]    ; 7.813 ; 7.813 ; 7.813 ; 7.813 ;
; SLTSL_n     ; SRAM_DQ[8]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; SLTSL_n     ; SRAM_DQ[9]    ; 7.921 ; 7.921 ; 7.921 ; 7.921 ;
; SLTSL_n     ; SRAM_DQ[10]   ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; SLTSL_n     ; SRAM_DQ[11]   ; 7.913 ; 7.913 ; 7.913 ; 7.913 ;
; SLTSL_n     ; SRAM_DQ[12]   ; 7.935 ; 7.935 ; 7.935 ; 7.935 ;
; SLTSL_n     ; SRAM_DQ[13]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; SLTSL_n     ; SRAM_DQ[14]   ; 7.923 ; 7.923 ; 7.923 ; 7.923 ;
; SLTSL_n     ; SRAM_DQ[15]   ; 7.585 ; 7.585 ; 7.585 ; 7.585 ;
; SLTSL_n     ; U1OE_n        ; 6.791 ;       ;       ; 6.791 ;
; SRAM_DQ[0]  ; D[0]          ; 7.495 ;       ;       ; 7.495 ;
; SRAM_DQ[1]  ; D[1]          ; 7.426 ; 7.426 ; 7.426 ; 7.426 ;
; SRAM_DQ[2]  ; D[2]          ; 7.151 ;       ;       ; 7.151 ;
; SRAM_DQ[3]  ; D[3]          ; 7.227 ;       ;       ; 7.227 ;
; SRAM_DQ[4]  ; D[4]          ; 7.316 ; 7.316 ; 7.316 ; 7.316 ;
; SRAM_DQ[5]  ; D[5]          ; 7.061 ;       ;       ; 7.061 ;
; SRAM_DQ[6]  ; D[6]          ; 6.781 ;       ;       ; 6.781 ;
; SRAM_DQ[7]  ; D[7]          ; 7.107 ;       ;       ; 7.107 ;
; SRAM_DQ[8]  ; D[0]          ; 7.726 ; 7.726 ; 7.726 ; 7.726 ;
; SRAM_DQ[9]  ; D[1]          ; 7.265 ;       ;       ; 7.265 ;
; SRAM_DQ[10] ; D[2]          ; 7.418 ;       ;       ; 7.418 ;
; SRAM_DQ[11] ; D[3]          ; 7.439 ; 7.439 ; 7.439 ; 7.439 ;
; SRAM_DQ[12] ; D[4]          ; 7.005 ;       ;       ; 7.005 ;
; SRAM_DQ[13] ; D[5]          ; 6.910 ;       ;       ; 6.910 ;
; SRAM_DQ[14] ; D[6]          ; 6.936 ;       ;       ; 6.936 ;
; SRAM_DQ[15] ; D[7]          ; 7.018 ;       ;       ; 7.018 ;
; SW[0]       ; D[1]          ;       ; 4.535 ; 4.535 ;       ;
; SW[0]       ; LEDR[0]       ; 2.289 ;       ;       ; 2.289 ;
; SW[1]       ; D[1]          ; 4.633 ; 4.633 ; 4.633 ; 4.633 ;
; SW[1]       ; LEDR[1]       ; 2.423 ;       ;       ; 2.423 ;
; SW[2]       ; D[2]          ;       ; 4.024 ; 4.024 ;       ;
; SW[2]       ; LEDR[2]       ; 2.614 ;       ;       ; 2.614 ;
; SW[3]       ; D[2]          ;       ; 4.514 ; 4.514 ;       ;
; SW[3]       ; LEDR[3]       ; 2.549 ;       ;       ; 2.549 ;
; SW[7]       ; D[1]          ; 4.599 ;       ;       ; 4.599 ;
; SW[8]       ; D[0]          ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[8]       ; D[1]          ; 4.341 ; 4.341 ; 4.341 ; 4.341 ;
; SW[8]       ; D[2]          ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; SW[8]       ; D[3]          ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[8]       ; D[4]          ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; SW[8]       ; D[5]          ; 4.082 ; 4.082 ; 4.082 ; 4.082 ;
; SW[8]       ; D[6]          ; 4.077 ; 4.077 ; 4.077 ; 4.077 ;
; SW[8]       ; D[7]          ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; SW[8]       ; LEDG[1]       ; 4.087 ;       ;       ; 4.087 ;
; SW[8]       ; SRAM_CE_N     ;       ; 3.996 ; 3.996 ;       ;
; SW[8]       ; SRAM_DQ[0]    ; 3.974 ; 3.974 ; 3.974 ; 3.974 ;
; SW[8]       ; SRAM_DQ[1]    ; 3.984 ; 3.984 ; 3.984 ; 3.984 ;
; SW[8]       ; SRAM_DQ[2]    ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[8]       ; SRAM_DQ[3]    ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; SW[8]       ; SRAM_DQ[4]    ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; SW[8]       ; SRAM_DQ[5]    ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[8]       ; SRAM_DQ[6]    ; 4.173 ; 4.173 ; 4.173 ; 4.173 ;
; SW[8]       ; SRAM_DQ[7]    ; 4.179 ; 4.179 ; 4.179 ; 4.179 ;
; SW[8]       ; SRAM_DQ[8]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; SW[8]       ; SRAM_DQ[9]    ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; SW[8]       ; SRAM_DQ[10]   ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; SW[8]       ; SRAM_DQ[11]   ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; SW[8]       ; SRAM_DQ[12]   ; 4.311 ; 4.311 ; 4.311 ; 4.311 ;
; SW[8]       ; SRAM_DQ[13]   ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[8]       ; SRAM_DQ[14]   ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[8]       ; SRAM_DQ[15]   ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; SW[9]       ; D[0]          ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; SW[9]       ; D[1]          ; 5.311 ; 5.311 ; 5.311 ; 5.311 ;
; SW[9]       ; D[2]          ; 5.286 ; 5.286 ; 5.286 ; 5.286 ;
; SW[9]       ; D[3]          ; 5.117 ; 5.151 ; 5.151 ; 5.117 ;
; SW[9]       ; D[4]          ; 4.893 ; 5.038 ; 5.038 ; 4.893 ;
; SW[9]       ; D[5]          ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; SW[9]       ; D[6]          ; 5.047 ; 5.047 ; 5.047 ; 5.047 ;
; SW[9]       ; D[7]          ; 5.174 ; 5.174 ; 5.174 ; 5.174 ;
; SW[9]       ; FL_ADDR[14]   ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[9]       ; FL_ADDR[15]   ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; SW[9]       ; FL_ADDR[16]   ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; SW[9]       ; FL_ADDR[17]   ;       ; 5.846 ; 5.846 ;       ;
; SW[9]       ; FL_CE_N       ; 5.817 ; 5.331 ; 5.331 ; 5.817 ;
; SW[9]       ; LEDG[0]       ; 5.679 ;       ;       ; 5.679 ;
; SW[9]       ; LEDG[1]       ; 5.515 ;       ;       ; 5.515 ;
; SW[9]       ; LEDG[3]       ;       ; 5.674 ; 5.674 ;       ;
; SW[9]       ; LEDG[4]       ;       ; 5.083 ; 5.083 ;       ;
; SW[9]       ; LEDG[5]       ;       ; 5.090 ; 5.090 ;       ;
; SW[9]       ; LEDG[6]       ;       ; 5.099 ; 5.099 ;       ;
; SW[9]       ; LEDR[6]       ; 5.615 ;       ;       ; 5.615 ;
; SW[9]       ; LEDR[8]       ; 5.495 ;       ;       ; 5.495 ;
; SW[9]       ; SRAM_CE_N     ;       ; 5.424 ; 5.424 ;       ;
; SW[9]       ; SRAM_DQ[0]    ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; SW[9]       ; SRAM_DQ[1]    ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; SW[9]       ; SRAM_DQ[2]    ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; SW[9]       ; SRAM_DQ[3]    ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[9]       ; SRAM_DQ[4]    ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[9]       ; SRAM_DQ[5]    ; 5.522 ; 5.522 ; 5.522 ; 5.522 ;
; SW[9]       ; SRAM_DQ[6]    ; 5.639 ; 5.639 ; 5.639 ; 5.639 ;
; SW[9]       ; SRAM_DQ[7]    ; 5.645 ; 5.645 ; 5.645 ; 5.645 ;
; SW[9]       ; SRAM_DQ[8]    ; 5.753 ; 5.753 ; 5.753 ; 5.753 ;
; SW[9]       ; SRAM_DQ[9]    ; 5.753 ; 5.753 ; 5.753 ; 5.753 ;
; SW[9]       ; SRAM_DQ[10]   ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[9]       ; SRAM_DQ[11]   ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[9]       ; SRAM_DQ[12]   ; 5.767 ; 5.767 ; 5.767 ; 5.767 ;
; SW[9]       ; SRAM_DQ[13]   ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; SW[9]       ; SRAM_DQ[14]   ; 5.755 ; 5.755 ; 5.755 ; 5.755 ;
; SW[9]       ; SRAM_DQ[15]   ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[9]       ; U1OE_n        ;       ; 4.623 ; 4.623 ;       ;
; WR_n        ; SRAM_DQ[0]    ; 6.652 ; 6.652 ; 6.652 ; 6.652 ;
; WR_n        ; SRAM_DQ[1]    ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; WR_n        ; SRAM_DQ[2]    ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; WR_n        ; SRAM_DQ[3]    ; 6.633 ; 6.633 ; 6.633 ; 6.633 ;
; WR_n        ; SRAM_DQ[4]    ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; WR_n        ; SRAM_DQ[5]    ; 6.734 ; 6.734 ; 6.734 ; 6.734 ;
; WR_n        ; SRAM_DQ[6]    ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; WR_n        ; SRAM_DQ[7]    ; 6.857 ; 6.857 ; 6.857 ; 6.857 ;
; WR_n        ; SRAM_DQ[8]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; WR_n        ; SRAM_DQ[9]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; WR_n        ; SRAM_DQ[10]   ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; WR_n        ; SRAM_DQ[11]   ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; WR_n        ; SRAM_DQ[12]   ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; WR_n        ; SRAM_DQ[13]   ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; WR_n        ; SRAM_DQ[14]   ; 6.973 ; 6.973 ; 6.973 ; 6.973 ;
; WR_n        ; SRAM_DQ[15]   ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; WR_n        ; SRAM_WE_N     ; 5.582 ;       ;       ; 5.582 ;
; WR_n        ; U1OE_n        ; 7.808 ;       ;       ; 7.808 ;
+-------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; A[2]        ; A[2]        ; 4        ; 0        ; 22       ; 28       ;
; sd_sel_q[0] ; A[2]        ; 2        ; 2        ; 0        ; 0        ;
; clock_i     ; CLOCK_50    ; 1        ; 1        ; 0        ; 0        ;
; A[2]        ; clock_i     ; 64       ; 330      ; 0        ; 0        ;
; clock_i     ; clock_i     ; 556      ; 0        ; 0        ; 0        ;
; sd_sel_q[0] ; clock_i     ; 0        ; 1        ; 0        ; 0        ;
; sd_sel_q[0] ; sd_sel_q[0] ; 0        ; 0        ; 1        ; 1        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_i    ; A[2]     ; 0        ; 0        ; 9        ; 0        ;
; clock_i    ; clock_i  ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 64    ; 64   ;
; Unconstrained Input Port Paths  ; 1551  ; 1551 ;
; Unconstrained Output Ports      ; 121   ; 121  ;
; Unconstrained Output Port Paths ; 1932  ; 1932 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 17 19:26:52 2023
Info: Command: quartus_sta SDMapper_Top -c SDMapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SDMapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[2] A[2]
    Info (332105): create_clock -period 1.000 -name clock_i clock_i
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_sel_q[0] sd_sel_q[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.801
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.801      -205.429 clock_i 
    Info (332119):    -2.538        -9.505 A[2] 
    Info (332119):    -0.525        -0.525 sd_sel_q[0] 
    Info (332119):     2.116         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -11.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.210       -77.740 A[2] 
    Info (332119):    -1.864        -1.864 CLOCK_50 
    Info (332119):    -0.163        -0.163 sd_sel_q[0] 
    Info (332119):     0.276         0.000 clock_i 
Info (332146): Worst-case recovery slack is -0.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.593        -0.593 clock_i 
    Info (332119):     4.505         0.000 A[2] 
Info (332146): Worst-case removal slack is -4.108
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.108       -36.617 A[2] 
    Info (332119):     1.345         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -2.314
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.314      -102.355 A[2] 
    Info (332119):    -1.631        -2.853 CLOCK_50 
    Info (332119):    -0.611       -57.434 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.843
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.843       -58.328 clock_i 
    Info (332119):    -0.619        -1.713 A[2] 
    Info (332119):     0.155         0.000 sd_sel_q[0] 
    Info (332119):     1.343         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -5.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.282       -45.425 A[2] 
    Info (332119):    -0.963        -0.963 CLOCK_50 
    Info (332119):    -0.253        -0.253 clock_i 
    Info (332119):    -0.063        -0.063 sd_sel_q[0] 
Info (332146): Worst-case recovery slack is 0.227
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.227         0.000 clock_i 
    Info (332119):     2.043         0.000 A[2] 
Info (332146): Worst-case removal slack is -1.306
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.306       -11.611 A[2] 
    Info (332119):     0.653         0.000 clock_i 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -1.222       -60.810 A[2] 
    Info (332119):    -0.500       -47.000 clock_i 
    Info (332119):     0.500         0.000 sd_sel_q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Fri Mar 17 19:26:53 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


