<?xml version="1.0"?>
<!--Product Version: Vivado v2013.2 (64-bit)-->
<Project Version="6" Minor="11" Path="/afs/ece.cmu.edu/usr/wtabib/astroFPGA/pcie/vc707_pcie_vivado/vc707_pcie_vivado.xpr">
	<FileSet Dir="sources_1" File="fileset.xml"/>
	<FileSet Dir="constrs_1" File="fileset.xml"/>
	<FileSet Dir="sim_1" File="fileset.xml"/>
	<DefaultLaunch Dir="$PRUNDIR"/>
	<Config>
		<Option Name="Id" Val="450aa560028d45fba64250eea2eae087"/>
		<Option Name="Part" Val="xc7vx485tffg1761-2"/>
		<Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
		<Option Name="Board" Val="xilinx.com:virtex7:vc707:2.0"/>
		<Option Name="ActiveSimSet" Val="sim_1"/>
	</Config>
</Project>

