TimeQuest Timing Analyzer report for mcu
Mon Jan 03 10:35:54 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'CLK'
 41. Fast 1200mV 0C Model Hold: 'CLK'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mcu                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mcu.sdc       ; OK     ; Mon Jan 03 10:35:53 2022 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.38 MHz ; 101.38 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -8.864 ; -508.115           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.335 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -125.392                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.864 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.545      ;
; -8.864 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.545      ;
; -8.864 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.545      ;
; -8.859 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.540      ;
; -8.852 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.533      ;
; -8.785 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.463      ;
; -8.784 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.462      ;
; -8.781 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.459      ;
; -8.780 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.458      ;
; -8.780 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.458      ;
; -8.747 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 9.720      ;
; -8.727 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.317     ; 9.405      ;
; -8.716 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.314     ; 9.397      ;
; -8.635 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.668      ;
; -8.558 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.491      ;
; -8.558 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.491      ;
; -8.558 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.491      ;
; -8.553 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.486      ;
; -8.546 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.479      ;
; -8.515 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.548      ;
; -8.512 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.545      ;
; -8.507 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.540      ;
; -8.493 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.429     ; 9.059      ;
; -8.493 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 9.059      ;
; -8.493 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 9.059      ;
; -8.492 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[6]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.525      ;
; -8.488 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 9.054      ;
; -8.481 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.429     ; 9.047      ;
; -8.479 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.409      ;
; -8.478 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.408      ;
; -8.475 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.405      ;
; -8.474 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.404      ;
; -8.474 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.404      ;
; -8.465 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.398      ;
; -8.465 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.398      ;
; -8.465 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.398      ;
; -8.460 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.393      ;
; -8.453 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.386      ;
; -8.441 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.197      ; 9.666      ;
; -8.421 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.351      ;
; -8.414 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.977      ;
; -8.413 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.976      ;
; -8.410 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.973      ;
; -8.410 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.343      ;
; -8.409 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.972      ;
; -8.409 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.972      ;
; -8.386 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.316      ;
; -8.385 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.315      ;
; -8.382 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.312      ;
; -8.381 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.311      ;
; -8.381 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.311      ;
; -8.376 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.170     ; 9.234      ;
; -8.365 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.398      ;
; -8.356 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.919      ;
; -8.355 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.038      ; 9.388      ;
; -8.348 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.197      ; 9.573      ;
; -8.345 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.911      ;
; -8.331 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.268      ;
; -8.331 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.268      ;
; -8.331 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.268      ;
; -8.329 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.895      ;
; -8.329 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.895      ;
; -8.329 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.895      ;
; -8.329 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.290      ; 9.614      ;
; -8.328 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.258      ;
; -8.326 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.263      ;
; -8.324 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.890      ;
; -8.319 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 9.256      ;
; -8.317 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.429     ; 8.883      ;
; -8.317 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.250      ;
; -8.316 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.249      ;
; -8.316 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.249      ;
; -8.316 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.249      ;
; -8.311 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.244      ;
; -8.304 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.237      ;
; -8.283 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.219      ;
; -8.283 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.219      ;
; -8.283 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.219      ;
; -8.278 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.214      ;
; -8.271 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 9.207      ;
; -8.267 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.200      ;
; -8.267 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.200      ;
; -8.267 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.200      ;
; -8.264 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; -0.077     ; 9.182      ;
; -8.262 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.195      ;
; -8.255 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.188      ;
; -8.252 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.061     ; 9.186      ;
; -8.251 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.061     ; 9.185      ;
; -8.250 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.813      ;
; -8.249 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.812      ;
; -8.248 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 9.182      ;
; -8.247 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.061     ; 9.181      ;
; -8.247 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.061     ; 9.181      ;
; -8.246 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.809      ;
; -8.245 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.808      ;
; -8.245 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.432     ; 8.808      ;
; -8.237 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.167      ;
; -8.236 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.166      ;
; -8.236 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.290      ; 9.521      ;
; -8.233 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 9.163      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.903      ;
; 0.336 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.904      ;
; 0.338 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.906      ;
; 0.344 ; cpu:cpu1|w_q[1]                             ; cpu:cpu1|w_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; cpu:cpu1|w_q[0]                             ; cpu:cpu1|w_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|w_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.577      ;
; 0.351 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.377      ; 0.915      ;
; 0.355 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.377      ; 0.919      ;
; 0.355 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.384      ; 0.926      ;
; 0.358 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.577      ;
; 0.369 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.384      ; 0.940      ;
; 0.373 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 0.941      ;
; 0.374 ; cpu:cpu1|ps.0000                            ; cpu:cpu1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.592      ;
; 0.382 ; cpu:cpu1|ps.T1                              ; cpu:cpu1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.600      ;
; 0.384 ; cpu:cpu1|ps.T2                              ; cpu:cpu1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.602      ;
; 0.394 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.613      ;
; 0.404 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.622      ;
; 0.517 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.735      ;
; 0.537 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.756      ;
; 0.559 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.779      ;
; 0.564 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.782      ;
; 0.611 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.179      ;
; 0.614 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.378      ; 1.179      ;
; 0.637 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.855      ;
; 0.643 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.861      ;
; 0.674 ; cpu:cpu1|ir_q[1]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 0.886      ;
; 0.697 ; cpu:cpu1|ir_q[6]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 0.909      ;
; 0.724 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.942      ;
; 0.731 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 0.943      ;
; 0.747 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.965      ;
; 0.767 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.985      ;
; 0.779 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.997      ;
; 0.782 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17] ; cpu:cpu1|pc_out[8]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.000      ;
; 0.798 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.020      ;
; 0.802 ; cpu:cpu1|ps.T6                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.020      ;
; 0.815 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.033      ;
; 0.815 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.383      ;
; 0.825 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.047      ;
; 0.835 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.053      ;
; 0.841 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|port_b_out[2]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.265     ; 0.733      ;
; 0.855 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.314      ; 1.356      ;
; 0.855 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.441      ;
; 0.865 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.429      ;
; 0.865 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.429      ;
; 0.879 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.098      ;
; 0.887 ; cpu:cpu1|ir_q[3]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.451      ;
; 0.887 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.290     ; 0.754      ;
; 0.910 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.129      ;
; 0.924 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.143      ;
; 0.925 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|w_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.157      ;
; 0.925 ; cpu:cpu1|w_q[6]                             ; cpu:cpu1|port_b_out[6]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.287     ; 0.795      ;
; 0.926 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.145      ;
; 0.940 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.159      ;
; 0.948 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.170      ;
; 0.949 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.168      ;
; 0.955 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.265     ; 0.847      ;
; 0.964 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.183      ;
; 0.970 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14] ; cpu:cpu1|pc_out[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.188      ;
; 0.970 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|pc_out[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.189      ;
; 0.997 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.215      ;
; 1.004 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.222      ;
; 1.007 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.226      ;
; 1.010 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.231      ;
; 1.011 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.575      ;
; 1.040 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|mar_q[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.255      ;
; 1.040 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.604      ;
; 1.041 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15] ; cpu:cpu1|pc_out[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.259      ;
; 1.042 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18] ; cpu:cpu1|pc_out[9]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.260      ;
; 1.045 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13] ; cpu:cpu1|pc_out[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.263      ;
; 1.053 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.271      ;
; 1.055 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.277      ;
; 1.071 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; -0.291     ; 0.937      ;
; 1.072 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19] ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.290      ;
; 1.076 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.294      ;
; 1.099 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.670      ;
; 1.109 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.328      ;
; 1.111 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|pc_out[7]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.330      ;
; 1.119 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.338      ;
; 1.126 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.715      ;
; 1.132 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|mar_q[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.353      ;
; 1.132 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.696      ;
; 1.158 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.376      ;
; 1.162 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11] ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.377      ;
; 1.166 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.388      ;
; 1.202 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.424      ;
; 1.209 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.314      ; 1.710      ;
; 1.212 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.428      ;
; 1.220 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.438      ;
; 1.222 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.441      ;
; 1.233 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|w_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.466      ;
; 1.253 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.377      ; 1.817      ;
; 1.256 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10] ; cpu:cpu1|pc_out[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.477      ;
; 1.258 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[9]  ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.473      ;
; 1.261 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|mar_q[7]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.486      ;
; 1.270 ; cpu:cpu1|w_q[0]                             ; cpu:cpu1|port_b_out[0]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.136      ;
; 1.271 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.489      ;
; 1.271 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.166      ;
; 1.272 ; cpu:cpu1|ps.T4                              ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.491      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.0000                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 4.015 ; 4.517 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; 4.015 ; 4.517 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.741 ; -2.248 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; -1.741 ; -2.248 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 7.919 ; 7.849 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 7.488 ; 7.432 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 7.371 ; 7.435 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.405 ; 7.403 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 7.492 ; 7.431 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 7.456 ; 7.390 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.919 ; 7.849 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.690 ; 7.713 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.967 ; 8.179 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.660 ; 6.695 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.495 ; 6.591 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.967 ; 8.179 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.881 ; 6.956 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.805 ; 6.885 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.973 ; 7.009 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.771 ; 8.020 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.238 ; 7.395 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 6.669 ; 6.673 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.698 ; 6.743 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.702 ; 6.673 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.818 ; 6.682 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.691 ; 6.673 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.669 ; 6.734 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.096 ; 7.204 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 6.919 ; 6.980 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 6.346 ; 6.437 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.504 ; 6.537 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.346 ; 6.437 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.807 ; 8.015 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.716 ; 6.788 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.643 ; 6.720 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.805 ; 6.839 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.571 ; 7.810 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.060 ; 7.210 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.13 MHz ; 112.13 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -7.918 ; -446.977          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -125.392                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.918 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.277     ; 8.636      ;
; -7.917 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.277     ; 8.635      ;
; -7.915 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.278     ; 8.632      ;
; -7.913 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.277     ; 8.631      ;
; -7.902 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.277     ; 8.620      ;
; -7.853 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.566      ;
; -7.852 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.565      ;
; -7.849 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.562      ;
; -7.849 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.562      ;
; -7.848 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.561      ;
; -7.820 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.052     ; 8.788      ;
; -7.799 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.282     ; 8.512      ;
; -7.774 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.278     ; 8.491      ;
; -7.711 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.743      ;
; -7.638 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.578      ;
; -7.637 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.577      ;
; -7.635 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.056     ; 8.574      ;
; -7.633 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.573      ;
; -7.622 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.562      ;
; -7.603 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.635      ;
; -7.600 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.632      ;
; -7.590 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.622      ;
; -7.588 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.201      ;
; -7.587 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.200      ;
; -7.585 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.383     ; 8.197      ;
; -7.584 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[6]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.616      ;
; -7.583 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.196      ;
; -7.573 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.508      ;
; -7.572 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.507      ;
; -7.572 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.185      ;
; -7.569 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.504      ;
; -7.569 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.504      ;
; -7.568 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.503      ;
; -7.550 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.491      ;
; -7.549 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.490      ;
; -7.547 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.487      ;
; -7.545 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.486      ;
; -7.540 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.170      ; 8.730      ;
; -7.534 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.475      ;
; -7.523 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.131      ;
; -7.522 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.130      ;
; -7.519 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.060     ; 8.454      ;
; -7.519 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.127      ;
; -7.519 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.127      ;
; -7.518 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.126      ;
; -7.494 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.056     ; 8.433      ;
; -7.490 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.157     ; 8.353      ;
; -7.485 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.421      ;
; -7.484 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.420      ;
; -7.481 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.417      ;
; -7.481 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.417      ;
; -7.480 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.416      ;
; -7.470 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.083      ;
; -7.469 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.082      ;
; -7.469 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.077      ;
; -7.467 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.383     ; 8.079      ;
; -7.465 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.078      ;
; -7.460 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.492      ;
; -7.454 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[0]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.037      ; 8.486      ;
; -7.454 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.382     ; 8.067      ;
; -7.452 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.171      ; 8.643      ;
; -7.444 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.383     ; 8.056      ;
; -7.431 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.259      ; 8.685      ;
; -7.431 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.367      ;
; -7.428 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.369      ;
; -7.427 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.368      ;
; -7.425 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.365      ;
; -7.423 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.364      ;
; -7.412 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 8.353      ;
; -7.410 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.355      ;
; -7.409 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.354      ;
; -7.407 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.051     ; 8.351      ;
; -7.406 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.346      ;
; -7.405 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.013      ;
; -7.405 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.350      ;
; -7.404 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.012      ;
; -7.401 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.009      ;
; -7.401 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.009      ;
; -7.400 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.387     ; 8.008      ;
; -7.394 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.339      ;
; -7.381 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; -0.068     ; 8.308      ;
; -7.372 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.157     ; 8.235      ;
; -7.363 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.299      ;
; -7.362 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.298      ;
; -7.359 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.295      ;
; -7.359 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.295      ;
; -7.359 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.299      ;
; -7.358 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.059     ; 8.294      ;
; -7.358 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.298      ;
; -7.354 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.294      ;
; -7.354 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.051     ; 8.298      ;
; -7.353 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.293      ;
; -7.353 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.293      ;
; -7.352 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.292      ;
; -7.352 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.292      ;
; -7.351 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.387     ; 7.959      ;
; -7.351 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.296      ;
; -7.350 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.050     ; 8.295      ;
; -7.350 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.056     ; 8.289      ;
; -7.348 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.055     ; 8.288      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                   ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; cpu:cpu1|w_q[1]                             ; cpu:cpu1|w_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; cpu:cpu1|w_q[0]                             ; cpu:cpu1|w_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|w_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.511      ;
; 0.324 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.834      ;
; 0.324 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.834      ;
; 0.325 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.835      ;
; 0.332 ; cpu:cpu1|ps.0000                            ; cpu:cpu1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.531      ;
; 0.338 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.338      ; 0.845      ;
; 0.340 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.338      ; 0.847      ;
; 0.345 ; cpu:cpu1|ps.T1                              ; cpu:cpu1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; cpu:cpu1|ps.T2                              ; cpu:cpu1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.545      ;
; 0.350 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.344      ; 0.863      ;
; 0.358 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 0.869      ;
; 0.362 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.344      ; 0.875      ;
; 0.365 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.564      ;
; 0.469 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.668      ;
; 0.484 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.683      ;
; 0.503 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.702      ;
; 0.505 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.508 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.566 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.765      ;
; 0.571 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.770      ;
; 0.579 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.340      ; 1.088      ;
; 0.581 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.343      ; 1.093      ;
; 0.622 ; cpu:cpu1|ir_q[1]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.814      ;
; 0.645 ; cpu:cpu1|ir_q[6]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.837      ;
; 0.648 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.847      ;
; 0.667 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.866      ;
; 0.678 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.870      ;
; 0.686 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.885      ;
; 0.689 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17] ; cpu:cpu1|pc_out[8]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.887      ;
; 0.702 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.901      ;
; 0.725 ; cpu:cpu1|ps.T6                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.924      ;
; 0.731 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.930      ;
; 0.735 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.935      ;
; 0.743 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.942      ;
; 0.751 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|port_b_out[2]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.236     ; 0.659      ;
; 0.759 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.959      ;
; 0.769 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.341      ; 1.279      ;
; 0.792 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.319      ;
; 0.793 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.299      ;
; 0.798 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.260     ; 0.682      ;
; 0.805 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.277      ; 1.251      ;
; 0.811 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.010      ;
; 0.824 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.330      ;
; 0.829 ; cpu:cpu1|w_q[6]                             ; cpu:cpu1|port_b_out[6]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.255     ; 0.718      ;
; 0.832 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|w_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.042      ;
; 0.833 ; cpu:cpu1|ir_q[3]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.339      ;
; 0.833 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.032      ;
; 0.835 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.034      ;
; 0.850 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.049      ;
; 0.862 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.061      ;
; 0.864 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.235     ; 0.773      ;
; 0.865 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14] ; cpu:cpu1|pc_out[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.063      ;
; 0.868 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.068      ;
; 0.870 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.069      ;
; 0.873 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.072      ;
; 0.876 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|pc_out[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.074      ;
; 0.893 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.092      ;
; 0.910 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.108      ;
; 0.916 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.115      ;
; 0.917 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.116      ;
; 0.922 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15] ; cpu:cpu1|pc_out[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.120      ;
; 0.923 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18] ; cpu:cpu1|pc_out[9]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.121      ;
; 0.926 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13] ; cpu:cpu1|pc_out[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.124      ;
; 0.934 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.440      ;
; 0.938 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.444      ;
; 0.948 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19] ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.146      ;
; 0.955 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|mar_q[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.150      ;
; 0.956 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.155      ;
; 0.956 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.155      ;
; 0.967 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.169      ;
; 0.971 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.856      ;
; 0.998 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.196      ;
; 1.004 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|pc_out[7]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.202      ;
; 1.019 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 1.550      ;
; 1.024 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.223      ;
; 1.028 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.344      ; 1.541      ;
; 1.031 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.537      ;
; 1.045 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|mar_q[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.244      ;
; 1.047 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.246      ;
; 1.049 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11] ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.244      ;
; 1.083 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.285      ;
; 1.099 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.298      ;
; 1.109 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.311      ;
; 1.111 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10] ; cpu:cpu1|pc_out[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.311      ;
; 1.113 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.311      ;
; 1.117 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[9]  ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.312      ;
; 1.120 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.319      ;
; 1.121 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|w_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.333      ;
; 1.130 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.278      ; 1.577      ;
; 1.134 ; cpu:cpu1|ps.T4                              ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.333      ;
; 1.136 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.337      ; 1.642      ;
; 1.140 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12] ; cpu:cpu1|pc_out[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.335      ;
; 1.141 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[16] ; cpu:cpu1|pc_out[7]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.336      ;
; 1.147 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|pc_out[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.345      ;
; 1.148 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.347      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.0000                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 3.534 ; 3.963 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; 3.534 ; 3.963 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -1.491 ; -1.897 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; -1.491 ; -1.897 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 7.416 ; 7.301 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 7.014 ; 6.937 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.949 ; 6.960 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.947 ; 6.915 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 7.018 ; 6.937 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.991 ; 6.922 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.416 ; 7.301 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.205 ; 7.235 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.631 ; 7.759 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.336 ; 6.316 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.160 ; 6.197 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.631 ; 7.759 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.525 ; 6.534 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.449 ; 6.445 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.617 ; 6.560 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.349 ; 7.475 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 6.871 ; 6.926 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 6.284 ; 6.263 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 6.311 ; 6.304 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 6.314 ; 6.277 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 6.376 ; 6.271 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 6.304 ; 6.263 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 6.284 ; 6.291 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 6.678 ; 6.678 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 6.508 ; 6.572 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 6.025 ; 6.060 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.194 ; 6.175 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.025 ; 6.060 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.485 ; 7.612 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.375 ; 6.384 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.303 ; 6.299 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.465 ; 6.409 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.168 ; 7.288 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 6.709 ; 6.761 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.403 ; -239.957          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.166 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -123.248                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.403 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.354      ;
; -4.402 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.353      ;
; -4.401 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.352      ;
; -4.398 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.349      ;
; -4.397 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.348      ;
; -4.389 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.337      ;
; -4.388 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.336      ;
; -4.387 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.335      ;
; -4.385 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.333      ;
; -4.384 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.332      ;
; -4.377 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.106      ; 5.492      ;
; -4.370 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.125      ;
; -4.369 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.124      ;
; -4.368 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.123      ;
; -4.365 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.120      ;
; -4.364 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.119      ;
; -4.356 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.108      ;
; -4.355 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.107      ;
; -4.354 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.302      ;
; -4.354 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.106      ;
; -4.354 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.306      ;
; -4.353 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.305      ;
; -4.352 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.104      ;
; -4.352 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.304      ;
; -4.351 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.103      ;
; -4.349 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.301      ;
; -4.348 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.300      ;
; -4.344 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.090     ; 5.263      ;
; -4.340 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.289      ;
; -4.339 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.288      ;
; -4.338 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.287      ;
; -4.336 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.285      ;
; -4.335 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.284      ;
; -4.334 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.285      ;
; -4.328 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.107      ; 5.444      ;
; -4.321 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 5.073      ;
; -4.305 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.254      ;
; -4.301 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 5.056      ;
; -4.290 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.100      ;
; -4.289 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.099      ;
; -4.288 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.098      ;
; -4.286 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.153      ; 5.426      ;
; -4.285 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.095      ;
; -4.285 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.237      ;
; -4.284 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.094      ;
; -4.276 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.083      ;
; -4.275 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.082      ;
; -4.274 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.081      ;
; -4.272 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.079      ;
; -4.271 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.078      ;
; -4.269 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.221      ;
; -4.268 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.220      ;
; -4.267 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.219      ;
; -4.266 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.220      ;
; -4.265 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.219      ;
; -4.264 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.238      ;
; -4.264 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.218      ;
; -4.264 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.216      ;
; -4.263 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.215      ;
; -4.261 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.215      ;
; -4.260 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.214      ;
; -4.255 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.204      ;
; -4.254 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.203      ;
; -4.253 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.202      ;
; -4.253 ; cpu:cpu1|ir_q[6]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 5.197      ;
; -4.252 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.203      ;
; -4.251 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.202      ;
; -4.251 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.200      ;
; -4.250 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.201      ;
; -4.250 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.199      ;
; -4.248 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.199      ;
; -4.247 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.198      ;
; -4.243 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.107      ; 5.359      ;
; -4.241 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.180     ; 5.048      ;
; -4.240 ; cpu:cpu1|ir_q[13]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 1.000        ; 0.109      ; 5.358      ;
; -4.240 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.191      ;
; -4.239 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.190      ;
; -4.238 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.189      ;
; -4.237 ; cpu:cpu1|ir_q[4]                                                                                                       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ; CLK          ; CLK         ; 1.000        ; 0.154      ; 5.378      ;
; -4.235 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.186      ;
; -4.234 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 5.185      ;
; -4.230 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.184      ;
; -4.229 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.183      ;
; -4.228 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.182      ;
; -4.226 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[9]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.174      ;
; -4.225 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[11]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.173      ;
; -4.225 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.179      ;
; -4.224 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[8]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.172      ;
; -4.224 ; cpu:cpu1|ir_q[11]                                                                                                      ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.178      ;
; -4.224 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.232     ; 4.979      ;
; -4.223 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[6]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 5.363      ;
; -4.223 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[4]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 4.978      ;
; -4.222 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[12]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.170      ;
; -4.222 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[3]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 4.977      ;
; -4.221 ; cpu:cpu1|ir_q[3]                                                                                                       ; cpu:cpu1|ir_q[1]                                                                                                       ; CLK          ; CLK         ; 1.000        ; 0.153      ; 5.361      ;
; -4.221 ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.177     ; 5.031      ;
; -4.221 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ; cpu:cpu1|ir_q[7]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.169      ;
; -4.220 ; cpu:cpu1|ir_q[5]                                                                                                       ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 1.000        ; -0.038     ; 5.169      ;
; -4.219 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ; CLK          ; CLK         ; 1.000        ; -0.232     ; 4.974      ;
; -4.218 ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 1.000        ; -0.232     ; 4.973      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                   ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.489      ;
; 0.168 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.491      ;
; 0.169 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.492      ;
; 0.175 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.501      ;
; 0.177 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.499      ;
; 0.179 ; cpu:cpu1|w_q[0]                             ; cpu:cpu1|w_q[0]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|w_q[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cpu:cpu1|w_q[1]                             ; cpu:cpu1|w_q[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.502      ;
; 0.181 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.507      ;
; 0.185 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.508      ;
; 0.188 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[0]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; cpu:cpu1|ps.T1                              ; cpu:cpu1|ps.T2                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; cpu:cpu1|ps.0000                            ; cpu:cpu1|ps.T1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; cpu:cpu1|ps.T2                              ; cpu:cpu1|ps.T3                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.321      ;
; 0.206 ; cpu:cpu1|ir_q[4]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.325      ;
; 0.212 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.332      ;
; 0.266 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.385      ;
; 0.280 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.400      ;
; 0.295 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.415      ;
; 0.311 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.633      ;
; 0.316 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.221      ; 0.641      ;
; 0.335 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.454      ;
; 0.340 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.459      ;
; 0.349 ; cpu:cpu1|ir_q[1]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.482      ;
; 0.361 ; cpu:cpu1|ir_q[6]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.494      ;
; 0.381 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.514      ;
; 0.383 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.502      ;
; 0.395 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.514      ;
; 0.407 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.526      ;
; 0.409 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17] ; cpu:cpu1|pc_out[8]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.528      ;
; 0.414 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.533      ;
; 0.420 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.743      ;
; 0.420 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|mar_q[10]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.540      ;
; 0.423 ; cpu:cpu1|ps.T6                              ; cpu:cpu1|ps.T4                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.543      ;
; 0.425 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.544      ;
; 0.433 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.552      ;
; 0.436 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|mar_q[5]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.556      ;
; 0.443 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.759      ;
; 0.450 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|port_b_out[2]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.394      ;
; 0.455 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.177      ; 0.736      ;
; 0.456 ; cpu:cpu1|pc_out[6]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.575      ;
; 0.460 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.784      ;
; 0.464 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.786      ;
; 0.468 ; cpu:cpu1|ir_q[0]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.398      ;
; 0.470 ; cpu:cpu1|pc_out[4]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.589      ;
; 0.475 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.594      ;
; 0.485 ; cpu:cpu1|pc_out[5]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.604      ;
; 0.487 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.606      ;
; 0.493 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.613      ;
; 0.496 ; cpu:cpu1|w_q[6]                             ; cpu:cpu1|port_b_out[6]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.430      ;
; 0.497 ; cpu:cpu1|w_q[2]                             ; cpu:cpu1|w_q[2]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.624      ;
; 0.498 ; cpu:cpu1|ir_q[3]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.820      ;
; 0.504 ; cpu:cpu1|w_q[3]                             ; cpu:cpu1|port_b_out[3]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.447      ;
; 0.508 ; cpu:cpu1|pc_out[9]                          ; cpu:cpu1|mar_q[9]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; cpu:cpu1|ir_q[2]                            ; cpu:cpu1|ir_q[2]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.512 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14] ; cpu:cpu1|pc_out[5]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.631      ;
; 0.520 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|pc_out[3]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.640      ;
; 0.526 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.645      ;
; 0.530 ; cpu:cpu1|stack:Stack|stk_ptr[3]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.852      ;
; 0.537 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|mar_q[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.658      ;
; 0.549 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15] ; cpu:cpu1|pc_out[6]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.668      ;
; 0.551 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18] ; cpu:cpu1|pc_out[9]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.551 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13] ; cpu:cpu1|pc_out[4]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.670      ;
; 0.554 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|stk_ptr[1]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.673      ;
; 0.555 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|mar_q[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.671      ;
; 0.558 ; cpu:cpu1|pc_out[8]                          ; cpu:cpu1|mar_q[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.680      ;
; 0.559 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19] ; cpu:cpu1|pc_out[10]                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.678      ;
; 0.561 ; cpu:cpu1|stack:Stack|stk_ptr[0]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.883      ;
; 0.565 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.684      ;
; 0.572 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.502      ;
; 0.580 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.906      ;
; 0.581 ; cpu:cpu1|pc_out[10]                         ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.700      ;
; 0.599 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.921      ;
; 0.600 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.719      ;
; 0.602 ; cpu:cpu1|pc_out[7]                          ; cpu:cpu1|pc_out[7]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.721      ;
; 0.604 ; cpu:cpu1|pc_out[0]                          ; cpu:cpu1|mar_q[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.608 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.927      ;
; 0.608 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stk_ptr[2]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.727      ;
; 0.621 ; cpu:cpu1|pc_out[2]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.743      ;
; 0.622 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11] ; cpu:cpu1|pc_out[2]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.738      ;
; 0.630 ; cpu:cpu1|pc_out[1]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.748      ;
; 0.633 ; cpu:cpu1|pc_out[3]                          ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.755      ;
; 0.636 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.177      ; 0.917      ;
; 0.641 ; cpu:cpu1|ir_q[5]                            ; cpu:cpu1|ir_q[5]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.760      ;
; 0.650 ; cpu:cpu1|stack:Stack|stk_ptr[2]             ; cpu:cpu1|stack:Stack|stk_ptr[3]                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.769      ;
; 0.659 ; cpu:cpu1|w_q[5]                             ; cpu:cpu1|w_q[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.787      ;
; 0.663 ; cpu:cpu1|ir_q[6]                            ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.593      ;
; 0.667 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10] ; cpu:cpu1|pc_out[1]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.787      ;
; 0.670 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[4]                                                                             ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.789      ;
; 0.670 ; cpu:cpu1|stack:Stack|stk_ptr[1]             ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.992      ;
; 0.672 ; cpu:cpu1|w_q[0]                             ; cpu:cpu1|port_b_out[0]                                                                                                 ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.603      ;
; 0.676 ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[9]  ; cpu:cpu1|pc_out[0]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.792      ;
; 0.682 ; cpu:cpu1|ps.T3                              ; cpu:cpu1|ir_q[13]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.802      ;
; 0.687 ; cpu:cpu1|ir_q[6]                            ; cpu:cpu1|ir_q[6]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.814      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[0]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[11]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[12]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[13]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[1]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[2]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[3]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[4]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[5]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[6]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[7]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[8]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ir_q[9]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|mar_q[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[0]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[10]                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[1]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[2]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[3]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[4]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[5]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[6]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[7]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[8]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|pc_out[9]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[5]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[6]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|port_b_out[7]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.0000                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T1                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T2                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T3                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T4                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T5                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|ps.T6                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|altsyncram:ram_rtl_0|altsyncram_3cc1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|single_port_ram_128x8:ram|ram_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_datain_reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~porta_we_reg                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|altsyncram:stack_rtl_0|altsyncram_9bc1:auto_generated|ram_block1a0~portb_address_reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[10]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[11]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[12]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[13]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[14]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[15]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[16]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[17]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[18]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[19]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; cpu:cpu1|stack:Stack|stack_rtl_0_bypass[7]                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 2.311 ; 2.943 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; 2.311 ; 2.943 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.982 ; -1.630 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; -0.982 ; -1.630 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 4.735 ; 4.760 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 4.514 ; 4.512 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 4.349 ; 4.529 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.461 ; 4.494 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 4.507 ; 4.511 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 4.486 ; 4.500 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.735 ; 4.760 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.683 ; 4.630 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 4.896 ; 5.191 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.980 ; 4.111 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.919 ; 4.070 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 4.896 ; 5.191 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 4.130 ; 4.274 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 4.074 ; 4.215 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 4.156 ; 4.315 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 4.694 ; 4.957 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 4.347 ; 4.570 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 3.929 ; 3.980 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.957 ; 4.018 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.948 ; 3.991 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.045 ; 3.981 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.947 ; 3.980 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.929 ; 4.062 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.160 ; 4.304 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.138 ; 4.108 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 3.831 ; 3.975 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.890 ; 4.016 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.831 ; 3.975 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 4.803 ; 5.091 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 4.036 ; 4.173 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 3.982 ; 4.115 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 4.060 ; 4.212 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 4.577 ; 4.829 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 4.244 ; 4.457 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.864   ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -8.864   ; 0.166 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -508.115 ; 0.0   ; 0.0      ; 0.0     ; -125.392            ;
;  CLK             ; -508.115 ; 0.000 ; N/A      ; N/A     ; -125.392            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN[*]    ; CLK        ; 4.015 ; 4.517 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; 4.015 ; 4.517 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN[*]    ; CLK        ; -0.982 ; -1.630 ; Rise       ; CLK             ;
;  BTN[0]   ; CLK        ; -0.982 ; -1.630 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 7.919 ; 7.849 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 7.488 ; 7.432 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 7.371 ; 7.435 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 7.405 ; 7.403 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 7.492 ; 7.431 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 7.456 ; 7.390 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 7.919 ; 7.849 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 7.690 ; 7.713 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 7.967 ; 8.179 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 6.660 ; 6.695 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 6.495 ; 6.591 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 7.967 ; 8.179 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 6.881 ; 6.956 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 6.805 ; 6.885 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 6.973 ; 7.009 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 7.771 ; 8.020 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 7.238 ; 7.395 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX1[*]   ; CLK        ; 3.929 ; 3.980 ; Rise       ; CLK             ;
;  HEX1[0]  ; CLK        ; 3.957 ; 4.018 ; Rise       ; CLK             ;
;  HEX1[1]  ; CLK        ; 3.948 ; 3.991 ; Rise       ; CLK             ;
;  HEX1[2]  ; CLK        ; 4.045 ; 3.981 ; Rise       ; CLK             ;
;  HEX1[3]  ; CLK        ; 3.947 ; 3.980 ; Rise       ; CLK             ;
;  HEX1[4]  ; CLK        ; 3.929 ; 4.062 ; Rise       ; CLK             ;
;  HEX1[5]  ; CLK        ; 4.160 ; 4.304 ; Rise       ; CLK             ;
;  HEX1[6]  ; CLK        ; 4.138 ; 4.108 ; Rise       ; CLK             ;
; LED[*]    ; CLK        ; 3.831 ; 3.975 ; Rise       ; CLK             ;
;  LED[0]   ; CLK        ; 3.890 ; 4.016 ; Rise       ; CLK             ;
;  LED[1]   ; CLK        ; 3.831 ; 3.975 ; Rise       ; CLK             ;
;  LED[2]   ; CLK        ; 4.803 ; 5.091 ; Rise       ; CLK             ;
;  LED[3]   ; CLK        ; 4.036 ; 4.173 ; Rise       ; CLK             ;
;  LED[4]   ; CLK        ; 3.982 ; 4.115 ; Rise       ; CLK             ;
;  LED[5]   ; CLK        ; 4.060 ; 4.212 ; Rise       ; CLK             ;
;  LED[6]   ; CLK        ; 4.577 ; 4.829 ; Rise       ; CLK             ;
;  LED[7]   ; CLK        ; 4.244 ; 4.457 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HEX3[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 302246   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 302246   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jan 03 10:35:52 2022
Info: Command: quartus_sta mcu -c mcu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mcu.sdc'
Warning (332174): Ignored filter at mcu.sdc(9): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at mcu.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20.000ns [get_ports CLOCK_50]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.864
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.864            -508.115 CLK 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -125.392 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.918            -446.977 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -125.392 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.403            -239.957 CLK 
Info (332146): Worst-case hold slack is 0.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.166               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -123.248 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4627 megabytes
    Info: Processing ended: Mon Jan 03 10:35:54 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


