`timescale 1ns/1ps

module tb_risc;

    reg clk;
    reg reset;

    
    risc dut (
        .clk(clk),
        .reset(reset)
    );

    // Clock generation: 10ns period
    always #5 clk = ~clk;

    initial begin
        clk = 0;
        reset = 1;

        #20;
        reset = 0;

       
        #400;

        $display("----- FINAL REGISTER VALUES -----");
        $display("R1  = %0d", dut.regfile.reg_file[1]);
        $display("R2  = %0d", dut.regfile.reg_file[2]);
        $display("R3  = %0d", dut.regfile.reg_file[3]);
        $display("R4  = %0d", dut.regfile.reg_file[4]);
        $display("R5  = %0d", dut.regfile.reg_file[5]);
        $display("R6  = %0d", dut.regfile.reg_file[6]);
        $display("R7  = %0d", dut.regfile.reg_file[7]);
        $display("R8  = %0d", dut.regfile.reg_file[8]);
        $display("R9  = %0d", dut.regfile.reg_file[9]);
        $display("R10 = %0d", dut.regfile.reg_file[10]);
        $display("R11 = %0d", dut.regfile.reg_file[11]);
        $display("R12 = %0d", dut.regfile.reg_file[12]);

        $display("Simulation finished.");
        $finish;
    end

endmodule
