# Soluciones Detalladas: M√°quinas de Estados (VHDL-06)

```
::METADATA::
tipo: indice-soluciones
tema: vhdl-06-maquinas-estados
actualizado: 2026-01-03
::END::
```

## Estructura de Niveles de Soluci√≥n

| Nivel | Archivo | Contenido |
|-------|---------|-----------|
| 1Ô∏è‚É£ | [`VHDL-06-Respuestas.md`](../VHDL-06-Respuestas.md) | Solo respuestas finales |
| 2Ô∏è‚É£ | Esta carpeta `prob-01/` | Soluciones paso a paso |
| 3Ô∏è‚É£ | Secciones "Conceptos Clave" | Explicaci√≥n profunda del m√©todo |

---

## √çndice de Soluciones Detalladas

### Nivel 1: Conceptos FSM ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 1.1 | Moore vs Mealy | [VHDL-06-Sol-Problema-1.1.md](VHDL-06-Sol-Problema-1.1.md) | ‚≠ê‚≠ê |
| 1.2 | Diagrama de estados | [VHDL-06-Sol-Problema-1.2.md](VHDL-06-Sol-Problema-1.2.md) | ‚≠ê‚≠ê |

### Nivel 2: FSM Moore ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 2.1 | Detector secuencia simple | [VHDL-06-Sol-Problema-2.1.md](VHDL-06-Sol-Problema-2.1.md) | ‚≠ê‚≠ê‚≠ê |
| 2.2 | Sem√°foro b√°sico | [VHDL-06-Sol-Problema-2.2.md](VHDL-06-Sol-Problema-2.2.md) | ‚≠ê‚≠ê‚≠ê |
| 2.3 | Controlador simple | [VHDL-06-Sol-Problema-2.3.md](VHDL-06-Sol-Problema-2.3.md) | ‚≠ê‚≠ê‚≠ê |

### Nivel 3: FSM Mealy ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 3.1 | Detector con salida inmediata | [VHDL-06-Sol-Problema-3.1.md](VHDL-06-Sol-Problema-3.1.md) | ‚≠ê‚≠ê‚≠ê |
| 3.2 | Comparaci√≥n Moore-Mealy | [VHDL-06-Sol-Problema-3.2.md](VHDL-06-Sol-Problema-3.2.md) | ‚≠ê‚≠ê‚≠ê |

### Nivel 4: Codificaci√≥n de Estados ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 4.1 | One-hot encoding | [VHDL-06-Sol-Problema-4.1.md](VHDL-06-Sol-Problema-4.1.md) | ‚≠ê‚≠ê‚≠ê |
| 4.2 | Binary encoding | [VHDL-06-Sol-Problema-4.2.md](VHDL-06-Sol-Problema-4.2.md) | ‚≠ê‚≠ê‚≠ê |
| 4.3 | Gray encoding | [VHDL-06-Sol-Problema-4.3.md](VHDL-06-Sol-Problema-4.3.md) | ‚≠ê‚≠ê‚≠ê |

---

## Referencia FSM

### Comparaci√≥n Moore vs Mealy

| Caracter√≠stica | Moore | Mealy |
|----------------|-------|-------|
| Salidas dependen de | Solo estado actual | Estado + entradas |
| Cambio de salida | Con cambio de estado | Inmediato con entrada |
| N√∫mero de estados | Generalmente m√°s | Generalmente menos |
| Timing | M√°s predecible | Puede tener glitches |
| Complejidad | M√°s estados, l√≥gica simple | Menos estados, m√°s l√≥gica |

### Plantilla FSM Moore (2 procesos)

```vhdl
architecture fsm of modulo is
    type state_type is (IDLE, STATE1, STATE2, STATE3);
    signal current_state, next_state : state_type;
begin
    -- Proceso 1: Registro de estado
    state_reg: process(clk, reset)
    begin
        if reset = '1' then
            current_state <= IDLE;
        elsif rising_edge(clk) then
            current_state <= next_state;
        end if;
    end process;
    
    -- Proceso 2: L√≥gica de siguiente estado + salidas
    fsm_logic: process(current_state, inputs)
    begin
        -- Valores por defecto
        next_state <= current_state;
        output <= '0';
        
        case current_state is
            when IDLE =>
                if start = '1' then
                    next_state <= STATE1;
                end if;
            when STATE1 =>
                output <= '1';
                next_state <= STATE2;
            when STATE2 =>
                next_state <= IDLE;
            when others =>
                next_state <= IDLE;
        end case;
    end process;
end architecture;
```

### Plantilla FSM Mealy (2 procesos)

```vhdl
-- Proceso de salidas (Mealy: depende de estado Y entradas)
output_logic: process(current_state, input)
begin
    output <= '0';  -- Default
    case current_state is
        when WAITING =>
            if input = '1' then
                output <= '1';  -- Salida depende de entrada
            end if;
        when others =>
            output <= '0';
    end case;
end process;
```

---

## Codificaci√≥n de Estados

### Comparaci√≥n

| Codificaci√≥n | 4 estados | FFs | Ventaja |
|--------------|-----------|-----|---------|
| Binary | 00,01,10,11 | 2 | Menos FF |
| One-hot | 0001,0010,0100,1000 | 4 | Decodificaci√≥n simple |
| Gray | 00,01,11,10 | 2 | 1 bit cambia por transici√≥n |

### Atributos de Codificaci√≥n

```vhdl
type state_type is (S0, S1, S2, S3);
attribute syn_encoding : string;
attribute syn_encoding of state_type : type is "one-hot";
-- Opciones: "sequential", "gray", "one-hot", "safe"
```

---

## Detector de Secuencia "1011" (Ejemplo)

### Diagrama de Estados

```
        ‚îå‚îÄ0‚îÄ‚îê
        ‚îÇ   ‚îÇ
        ‚ñº   ‚îÇ
      ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îê    1     ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê    0     ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
  ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ  S0   ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ  S1   ‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ  S10  ‚îÇ
      ‚îÇ(idle) ‚îÇ          ‚îÇ(got 1)‚îÇ          ‚îÇ(got 10)‚îÇ
      ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò          ‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò          ‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò
          ‚ñ≤                  ‚îÇ                  ‚îÇ
          ‚îÇ                  ‚îÇ0                 ‚îÇ1
          ‚îÇ                  ‚ñº                  ‚ñº
          ‚îÇ              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê          ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
          ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§  S0   ‚îÇ‚óÑ‚îÄ‚îÄ‚îÄ‚îÄ0‚îÄ‚îÄ‚îÄ‚îÄ‚î§ S101  ‚îÇ
                         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò          ‚îÇ(got 101)
                              ‚ñ≤             ‚îî‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îò
                              ‚îÇ                 ‚îÇ1
                              ‚îÇ             ‚îå‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îê
                              ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§ S1011 ‚îÇ OUT=1
                                            ‚îÇ(MATCH)‚îÇ
                                            ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

---

## Navegaci√≥n

| ‚¨ÖÔ∏è Respuestas | üè† Intro | ‚û°Ô∏è Problemas |
|:-------------:|:--------:|:------------:|
| [VHDL-06-Respuestas.md](../VHDL-06-Respuestas.md) | [VHDL-06-Intro.md](../../VHDL-06-Intro.md) | [VHDL-06-Problemas.md](../../problems/VHDL-06-Problemas.md) |
