# 应变硅技术对晶体管载流子迁移率的提升机制

## 应变硅技术的基本原理与定义

应变硅技术（Strained Silicon Technology）是通过在硅晶体中引入机械应力，改变其晶格常数，从而优化载流子（电子和空穴）迁移率的半导体工艺方法。该技术的核心在于利用硅与硅锗（SiGe）等材料的晶格失配，或通过外部应力源（如应力衬垫层）主动施加应变。

当硅晶体受到拉伸或压缩应变时，其能带结构会发生改变：导带（Conduction Band）和价带（Valence Band）的简并度被解除，载流子有效质量降低。同时应变会改变载流子散射概率，这些因素共同导致迁移率显著提升。应变硅技术可分为全局应变（Global Strain）和局部应变（Local Strain）两种实现方式。

## 应变类型对载流子迁移率的影响机制

### 双轴拉伸应变（Biaxial Tensile Strain）

通过在硅衬底上外延生长硅锗（SiGe）缓冲层实现。由于SiGe的晶格常数比硅大4.2%（当Ge含量为100%时），上层硅薄膜会被迫拉伸匹配底层晶格，形成双轴应变。这种应变会：
- 使导带六度简并的Δ能谷分裂为二度简并的Δ2能谷和四度简并的Δ4能谷
- 电子优先占据有效质量较小的Δ2能谷，整体电子迁移率提升（NMOS性能增强）
- 价带轻重空穴带分离，但空穴迁移率提升有限

典型应用中，20%锗含量的SiGe缓冲层可使电子迁移率提高70-80%。

### 单轴压缩应变（Uniaxial Compressive Strain）

主要通过SiGe源漏（SiGe Source/Drain）工艺实现。在PMOS晶体管中，通过选择性外延生长SiGe于源漏区，对沟道产生横向压缩应力：
- 使价带结构变形，轻重空穴带简并度改变
- 空穴有效质量降低，散射率减小
- 空穴迁移率可提升200%以上，显著改善PMOS性能
- 同时产生的垂直拉伸应力对NMOS电子迁移率也有轻微提升

### 单轴拉伸应变（Uniaxial Tensile Strain）

常见实现方式包括：
1. 应力衬垫层（Stress Liners）：在晶体管上方沉积高应力氮化硅（SiN）薄膜
2. 嵌入式SiC源漏（Embedded SiC S/D）：通过碳原子较小的晶格常数产生拉伸应变
3. 浅槽隔离（STI）应力工程

该应变对NMOS效果显著：
- 电子迁移率提升可达50-100%
- 通过优化应力方向（如沿沟道方向），可进一步降低电子散射
- 与SiGe PMOS工艺兼容，可实现CMOS全平台性能提升

## 现代工艺中的应变集成方案

在FinFET和GAA(Gate-All-Around)等先进节点中，应变技术演进为：
1. 复合应力工程：同时采用SiGe源漏、应力衬垫和接触孔应力（CESL）
2. 三维应变优化：针对鳍片（Fin）的立体结构设计多方向应力
3. 超晶格应变：交替外延Si/SiGe纳米层形成可控应变场
4. 应力记忆技术（SMT）：通过高温退火"冻结"高应力状态

例如在7nm工艺中，组合使用：
- PMOS：SiGe源漏（30% Ge）+ 压缩SiN衬垫
- NMOS：SiP源漏 + 拉伸SiN衬垫 + 嵌入式SiC应力源
可实现电子迁移率提升120%，空穴迁移率提升180%。