vendor_name = ModelSim
source_file = 1, C:/Users/valmy/Documents/GitHub/verilog_HDL/Descrição Por Hierarquia/Projeto03/somador1bit.v
source_file = 1, C:/Users/valmy/Documents/GitHub/verilog_HDL/Descrição Por Hierarquia/Projeto03/somadorDeUmUnicoBitMaiscodificadorBCD.v
source_file = 1, C:/Users/valmy/Documents/GitHub/verilog_HDL/Descrição Por Hierarquia/Projeto03/displayOutput.v
source_file = 1, C:/Users/valmy/Documents/GitHub/verilog_HDL/Descrição Por Hierarquia/Projeto03/db/somadorDeUmUnicoBitMaiscodificadorBCD.cbx.xml
design_name = somadorDeUmUnicoBitMaiscodificadorBCD
instance = comp, \outp[0]~output , outp[0]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[1]~output , outp[1]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[2]~output , outp[2]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[3]~output , outp[3]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[4]~output , outp[4]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[5]~output , outp[5]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[6]~output , outp[6]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \outp[7]~output , outp[7]~output, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \b~input , b~input, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \a~input , a~input, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \comb_4|outDisp[0]~0 , comb_4|outDisp[0]~0, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \comb_4|outDisp[0]~1 , comb_4|outDisp[0]~1, somadorDeUmUnicoBitMaiscodificadorBCD, 1
instance = comp, \comb_4|Equal0~0 , comb_4|Equal0~0, somadorDeUmUnicoBitMaiscodificadorBCD, 1
design_name = hard_block
instance = comp, \~ALTERA_ASDO_DATA1~~ibuf , ~ALTERA_ASDO_DATA1~~ibuf, hard_block, 1
instance = comp, \~ALTERA_FLASH_nCE_nCSO~~ibuf , ~ALTERA_FLASH_nCE_nCSO~~ibuf, hard_block, 1
instance = comp, \~ALTERA_DATA0~~ibuf , ~ALTERA_DATA0~~ibuf, hard_block, 1
