{"patent_id": "10-2021-7012029", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0052565", "출원번호": "10-2021-7012029", "발명의 명칭": "디스커버리 신호 및 채널의 타이밍 구성을 위한 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "시 홍보"}}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템의 사용자 장비(UE)에 있어서,적어도 하나의 프로세서로서,윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 디스커버리 신호 및 채널(discovery signal andchannel, DSCH) 전송 윈도우들의 세트를 결정하고;상기 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록들의 제 1 세트를 결정하며 - 상기 SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -;적어도 2 개의 DSCH 전송 윈도우들에 걸친 SS/PBCH 블록들의 제 2 세트를 결정하도록 구성되는 - 상기 적어도 2개의 DSCH 전송 윈도우들은 상기 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이며, 상기 SS/PBCH 블록들의 제 2 세트는 QCL됨 - 상기 적어도 하나의 프로세서; 및상기 결정된 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 SS/PBCH 블록들의 제 1 세트 또는상기 SS/PBCH 블록들의 제 2 세트의 QCL 정보에 기초하여, 상기 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 기지국(BS)으로부터, 상기 SS/PBCH 블록들의 제 1 세트 또는 상기 SS/PBCH 블록들의 제 2 세트에 위치된 적어도 하나의 SS/PBCH 블록을 수신하도록 구성되는, 상기 적어도 하나의 프로세서에 작동 가능하게연결된 적어도 하나의 송수신기를 포함하는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우주기를, 상기 DSCH 전송 윈도우에 있는 상기 적어도 하나의 SS/PBCH 블록의 주기로서 결정하도록 더 구성되고;또한상기 적어도 하나의 송수신기는 상기 결정된 DSCH 전송 윈도우들의 세트 밖에서 상기 적어도 하나의 SS/PBCH 블록을 수신하지 않는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우듀레이션을 결정하도록 더 구성되고, 상기 윈도우 듀레이션은 밀리 초 단위의 {0.5, 1, 2, 3, 4, 5}로부터 구성되는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우 오프셋은 고정되고, 상기 상기DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우는 하프 프레임(half frame)의 경계에서 시작하는, 사용자장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 적어도 하나의 송수신기는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH공개특허 10-2021-0052565-3-블록 위치들에 기초하여 상기 적어도 하나의 SS/PBCH 블록을 수신하도록 더 구성되고,상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 후보 SS/PBCH 블록 위치의 수는 상기 적어도 하나의 SS/PBCH 블록의 서브캐리어 간격(SCS)에 기초하여 결정되며; 또한상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 후보 SS/PBCH 블록 위치의 최대 수는 30kHz로서의 상기 적어도 하나의 SS/PBCH 블록의 SCS에 대해 20 개로 결정되고, 15 kHz로서의 상기 적어도 하나의SS/PBCH 블록의 SCS에 대해 10 개로 결정되는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH블록 위치의 인덱스에 기초하여, 상기 수신된 적어도 하나의 SS/PBCH 블록의 타이밍 인스턴스를 결정하도록 더구성되며, 또한상기 후보 SS/PBCH 블록 위치의 인덱스의 3 개의 최하위 비트(least significant bit, LSB)는 상기 수신된 적어도 하나의 SS/PBCH 블록의 PBCH와 연관된 복조 기준 신호(demodulation reference signal, DMRS)에 기초하여결정되고;상기 후보 SS/PBCH 블록 위치의 인덱스의 4 개의 LSB는, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치들의 최대 개수가 10 개 또는 20 개인 경우, 상기 수신된 적어도 하나의SS/PBCH 블록의 PBCH의 페이로드에 있는 비트 에 기초하여 결정되며 또한;상기 후보 SS/PBCH 블록 위치의 인덱스의 5 개의 LSB는, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치들의 최대 개수가 20 개인 경우, 상기 수신된 적어도 하나의 SS/PBCH 블록의PBCH의 페이로드에 있는 비트 에 기초하여 결정되는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 SS/PBCH 블록들의 제 1 세트 내의 제 1 SS/PBCH 블록들이 (I mod K)의 동일한 값을 포함하는 경우, 상기SS/PBCH 블록들의 제 1 세트가 QCL되는 것으로 결정되며; 또한상기 SS/PBCH 블록들의 제 2 세트 내의 제 2 SS/PBCH 블록들이 (I mod K)의 동일한 값을 포함하는 경우, 상기SS/PBCH 블록들의 제 2 세트가 QCL되는 것으로 결정되고, 여기서 I는 상기 제 1 SS/PBCH 블록들 또는 상기 제 2SS/PBCH 블록들의 PBCH와 연관된 DMRS 시퀀스의 인덱스이고, K는 제 1 필드 subCarrierSpacingCommon와 제 2필드 ssb-SubcarrierOffset의 최하위 비트(LSB)의 조합에 기초하여 {1, 2, 4, 8} 중 하나로 결정되며, 여기서상기 제 1 필드 및 상기 제 2 필드는 상기 SS/PBCH들의 제 1 및 제 2 세트의 마스터 정보 블록(masterinformation block, MIB)에 포함되어 있는, 사용자 장비(UE)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템의 기지국(BS)에 있어서, DSCH 전송 윈도우들의 세트의 적어도 하나의 디스커버리 신호 및 채널(discovery signal and channel, DSCH)전송 윈도우 내의 SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트에 위치된 적어도 하나의SS/PBCH 블록을, 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 사용자 장비(UE)로 송신하도록구성되는 적어도 하나의 송수신기; 및상기 적어도 하나의 송수신기에 작동 가능하게 연결된 적어도 하나의 프로세서를 포함하며, 상기 적어도 하나의프로세서는,윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 DSCH 전송 윈도우들의 세트를 결정하고;상기 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 SS/PBCH 블록들의 제 1 세트를 결정하고 - 상기SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -;공개특허 10-2021-0052565-4-적어도 2 개의 DSCH 전송 윈도우들에 걸친 SS/PBCH 블록들의 제 2 세트를 결정하도록 구성되며, 상기 적어도 2개의 DSCH 전송 윈도우들은 상기 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이고, 상기 SS/PBCH 블록들의 제 2 세트는 QCL되는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우주기를, 상기 DSCH 전송 윈도우에 있는 상기 적어도 하나의 SS/PBCH 블록의 주기로서 결정하도록 더 구성되고;또한상기 적어도 하나의 송수신기는 상기 DSCH 전송 윈도우들의 세트 밖에서 상기 적어도 하나의 SS/PBCH 블록을 송신하지 않는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서, 상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우듀레이션을 결정하도록 더 구성되고, 상기 윈도우 듀레이션은 밀리 초 단위의 {0.5, 1, 2, 3, 4, 5}로부터 구성되는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 8 항에 있어서, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우에 대한 상기 윈도우 오프셋은 고정되고, 상기 상기DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우는 하프 프레임의 경계에서 시작하는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 8 항에 있어서, 상기 적어도 하나의 송수신기는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH블록 위치들에 기초하여 상기 적어도 하나의 SS/PBCH 블록을 송신하도록 더 구성되고,상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 후보 SS/PBCH 블록 위치의 수는 상기 적어도 하나의 SS/PBCH 블록의 서브캐리어 간격(SCS)에 기초하여 결정되며; 또한상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 후보 SS/PBCH 블록 위치의 최대 수는 30kHz로서의 상기 적어도 하나의 SS/PBCH 블록의 SCS에 대해 20 개로 결정되고, 15 kHz로서의 상기 적어도 하나의SS/PBCH 블록의 SCS에 대해 10 개로 결정되는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 8 항에 있어서, 상기 적어도 하나의 프로세서는 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH블록 위치의 인덱스에 기초하여, 상기 수신된 적어도 하나의 SS/PBCH 블록의 타이밍 인스턴스를 결정하도록 더구성되며, 또한상기 후보 SS/PBCH 블록 위치의 인덱스의 3 개의 최하위 비트(LSB)는 상기 수신된 적어도 하나의 SS/PBCH 블록의 PBCH와 연관된 복조 기준 신호(DMRS)에 기초하여 결정되고;상기 후보 SS/PBCH 블록 위치의 인덱스의 4 개의 LSB는, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치들의 최대 개수가 10 개 또는 20 개인 경우, 상기 수신된 적어도 하나의SS/PBCH 블록의 PBCH의 페이로드에 있는 비트 에 기초하여 결정되며 또한;상기 후보 SS/PBCH 블록 위치의 인덱스의 5 개의 LSB는, 상기 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치들의 최대 개수가 20 개인 경우, 상기 수신된 적어도 하나의 SS/PBCH 블록의공개특허 10-2021-0052565-5-PBCH의 페이로드에 있는 비트 에 기초하여 결정되는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 8 항에 있어서,상기 SS/PBCH 블록들의 제 1 세트 내의 제 1 SS/PBCH 블록들이 (I mod K)의 동일한 값을 포함하는 경우, 상기SS/PBCH 블록들의 제 1 세트가 QCL되는 것으로 결정되며; 또한상기 SS/PBCH 블록들의 제 2 세트 내의 제 2 SS/PBCH 블록들이 (I mod K)의 동일한 값을 포함하는 경우, 상기SS/PBCH 블록들의 제 2 세트가 QCL되는 것으로 결정되고, 여기서 I는 상기 제 1 SS/PBCH 블록들 또는 상기 제 2SS/PBCH 블록들의 PBCH와 연관된 DMRS 시퀀스의 인덱스이고, K는 제 1 필드 subCarrierSpacingCommon와 제 2필드 ssb-SubcarrierOffset의 최하위 비트(LSB)의 조합에 기초하여 {1, 2, 4, 8} 중 하나로 결정되며, 여기서상기 제 1 필드 및 상기 제 2 필드는 상기 SS/PBCH들의 제 1 및 제 2 세트의 마스터 정보 블록(masterinformation block, MIB)에 포함되어 있는, 기지국(BS)."}
{"patent_id": "10-2021-7012029", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서 사용자 장비(UE)의 방법에 있어서,윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 디스커버리 신호 및 채널(DSCH) 전송 윈도우들의세트를 결정하는 단계;DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH)블록들의 제 1 세트를 결정하는 단계 - 상기 SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -;적어도 2 개의 DSCH 전송 윈도우들에 걸쳐 SS/PBCH 블록들의 제 2 세트를 결정하는 단계 - 상기 적어도 2 개의DSCH 전송 윈도우들은 상기 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이며, 상기 SS/PBCH 블록들의 제2 세트는 QCL됨 -; 및상기 결정된 DSCH 전송 윈도우들의 세트의 상기 DSCH 전송 윈도우 내의 상기 SS/PBCH 블록들의 제 1 세트 또는상기 SS/PBCH 블록들의 제 2 세트의 QCL 정보에 기초하여 상기 SS/PBCH 블록들의 제 1 세트 또는 상기 SS/PBCH블록들의 제 2 세트에 위치된 적어도 하나의 SS/PBCH 블록을, 상기 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 기지국(BS)으로부터 수신하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 IOT(Internet of Things) 기술을 이용하여 4G(4th-Generation) 시스템보다 높은 데이터 전송률을 지원 하는 5G 통신 시스템을 컨버징하기 위한 통신 방법 및 시스템에 관한 것이다. 본 개시는 스마트 홈, 스마트 빌 딩, 스마트 시티, 스마트 카, 커넥티드 카, 헬스 케어, 디지털 교육, 스마트 소매, 보안 및 안전 서비스들과 같 은 5G 통신 기술 및 IoT 관련 기술에 기반한 지능형 서비스에 적용될 수 있다. 공유 스펙트럼 채널 액세스를 지 원하는 무선 통신 시스템의 UE가 제공된다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 일반적으로 무선 통신 시스템에 관한 것이며, 보다 구체적으로, 본 개시는 무선 통신 시스템에서 디 스커버리 신호 및 채널에 대한 더 많은 타이밍 정보를 전달하기 위한 PBCH의 DMRS 시퀀스 설계에 관한 것이다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G 통신 시스템 구축 이후 증가하는 무선 데이터 트래픽에 대한 수요를 충족시키기 위해 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 또는 pre-5G 통신 시스템은 '비욘드 (Beyond) 4G 네트워크' 또는 '포스트(Post) LTE(Long Term Evolution) 시스템'이라 불리어지고 있다. 더 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60GHz 대역)에서의 구현 이 고려되고 있다. 무선파의 전파 손실을 줄이고 송신 거리를 늘리기 위해, 5G 통신 시스템에서는 빔포밍 (beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beam forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다. 또한, 시스템 네트워크 개선을 위해, 5G 통신 시스템에서는 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul), 이동 네트워크,협력 통신, CoMP(Coordinated Multi-Points), 및 수신단 간섭 제거 등의 기술 개발이 이루어지고 있다. 5G 시 스템에서는, 진보된 코딩 변조(advanced coding modulation, ACM) 기술인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)와, 진보된 액세스 기 술인 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다. 인간이 정보를 생성하고 소비하는 인간 중심의 연결 네트워크인 인터넷은 이제 사물과 같은 분산된 엔티티들이 인간의 개입없이 정보를 교환하고 처리하는 IOT(Internet of Things)로 진화하고 있다. 클라우드 서버와의 연 결을 통해 IoT 기술과 빅 데이터 처리 기술이 결합된 IoE(Internet of Everything)가 등장했다. IoT 구현을 위한 \"센싱 기술\", \"유/무선 통신 및 네트워크 인프라스트럭처\", \"서비스 인터페이스 기술\" 및 \"보안 기술\"과 같은 기술 요소들이 요구됨에 따라 센서 네트워크, M2M(Machine-to-Machine) 통신, MTC(Machine Type Communication) 등이 최근 연구되고 있다. 이러한 IoT 환경은 연결된 사물들간에 생성되는 데이터를 수집하고 분석함으로써 인간의 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 서비스를 제공할 수 있다. IoT는 기존 의 정보 기술(IT)과 다양한 산업 응용들 간의 융합 및 결합을 통해 스마트 홈, 스마트 빌딩, 스마트 시티, 스마 트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전 및 고급 의료 서비스 등의 다양한 분야에 적 용될 수 있다. 이에 따라, 5G 통신 시스템을 IoT 네트워크에 적용하기 위한 다양한 시도가 이루어지고 있다. 예를 들어, 센서 네트워크, MTC(Machine Type Communication) 및 M2M(Machine-to-Machine) 통신과 같은 기술은 빔포밍, MIMO 및 어레이 안테나로 구현될 수 있다. 또한, 전술한 빅 데이터 처리 기술로서 클라우드 무선 액세스 네트워크(RA N)의 응용은 5G 기술과 IoT 기술 간의 컨버전스의 예로 간주될 수 있다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "FCC(federal communications commission)는 비면허 캐리어들을 정의하여 비용 없는 공용 액세스 스펙트럼을 제 공한다. UE에 의한 비면허 캐리어들의 사용은 UE가 면허 캐리어들의 통신에 대해 현저한 간섭을 생성하지 않고 비면허 캐리어의 통신이 간섭으로부터 보호되지 않는다는 규정 하에서만 허용된다. 예를 들어, 비면허 캐리어 들은 산업, 과학 및 의료 캐리어들과 IEEE 802.11 장치에서 사용할 수 있는 비면허 국가 정보 인프라스트럭처 캐리어를 포함한다. LTE-비면허 또는 LTE-U 또는 LAA(licensed Assisted Access)라고도 하는 비면허 주파수 스펙트럼에 LTE 무선 액세스 기술(RAT)을 배치하는 것이 가능할 수 있다. 본 개시는 NR 비면허 스펙트럼에서 디스커버리 신호 및 채널(DSCH)에 의해 전달되는 타이밍 정보의 설계에 관한 것이다(본 개시에서 비면허 스펙트럼은 공유 스펙트럼도 또한 포함함에 유의한다). 본 개시에서, DSCH는 적어 도 SS/PBCH 블록(들)의 세트를 포함하고, 또한 구성 가능한 CORESET(들) 및 RMSI, OSI 또는 페이징 또는 CSI- RS(channel state indicator reference signal)(구성된 경우)의 PDSCH(들) 중 적어도 하나를 더 포함하며, 이 것은 초기 셀 획득 목적을 위해 LTE에서 디스커버리 신호에 대한 향상으로 간주될 수 있다. DSCH의 용어는 또 한 디스커버리 기준 신호 및 채널, 디스커버리 블록, 디스커버리 버스트, 디스커버리 버스트 세트, 디스커버리 기준 신호(DRS) 등과 같은 다른 동등한 용어로 지칭될 수도 있다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시는 진보된 통신 시스템에서 디스커버리 신호 및 채널에 대한 더 많은 타이밍 정보를 전달하기 위해 PBCH 의 DMRS 시퀀스를 위해 제공되는 pre-5G 또는 5G 통신 시스템에 관한 것이다. 일 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템의 사용자 장비(UE)가 제공된다. UE는 윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 디스커버리 신호 및 채널(DSCH) 전송 윈도우들의 세트를 결정하고; DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 동기화 신호들 및 물리적 브로드캐스 트 채널(SS/PBCH) 블록들의 제 1 세트를 결정하며 - SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -; 적어도 2 개의 DSCH 전송 윈도우들에 걸친 SS/PBCH 블록들의 제 2 세트를 결정하도록 구성되는 - 적어도 2 개의 DSCH 전송 윈도우들은 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이며, SS/PBCH 블록들의 제 2 세 트는 QCL됨 - 적어도 하나의 프로세서를 포함한다. UE는 적어도 하나의 프로세서에 작동 가능하게 연결된 적 어도 하나의 송수신기를 더 포함하고, 적어도 하나의 송수신기는 결정된 DSCH 전송 윈도우들의 세트의 DSCH 전 송 윈도우 내의 SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트의 QCL 정보에 기초하여, 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 기지국(BS)으로부터, SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트에 위치된 적어도 하나의 SS/PBCH 블록을 수신하도록 구성된다. 다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템의 기지국(BS)이 제공된다. BS는 DSCH 전송 윈도우들의 세트의 적어도 하나의 디스커버리 신호 및 채널(discovery signal and channel, DSCH) 전송 윈도우 내의 SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트에 위치된 적어도 하나의 SS/PBCH 블록을, 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 사용자 장비(UE)로 송신하도록 구성되는 적어도 하나의 송수신기를 포함한다. BS는 적어도 하나의 송수신기에 동작 가능하게 연결된 적어도 하나의 프로세서를 더 포함하고, 적어도 하나의 프로세서는 윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 DSCH 전송 윈도우들의 세트를 결정하고; DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 SS/PBCH 블록들의 제 1 세트를 결정하며 - SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -; 적어도 2 개의 DSCH 전송 윈도우들에 걸친 SS/PBCH 블록들의 제 2 세트를 결정하도록 구성되며, 적어도 2 개의 DSCH 전 송 윈도우들은 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이고, SS/PBCH 블록들의 제 2 세트는 QCL된다. 또 다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서 사용자 장비(UE)의 방법이 제공된다. 이 방법은 윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 디스커버리 신호 및 채널 (DSCH) 전송 윈도우들의 세트를 결정하는 단계; DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록들의 제 1 세트를 결정하는 단계 - SS/PBCH 블록들의 제 1 세트는 QCL됨(quasi-co-located) -; 적어도 2 개의 DSCH 전송 윈도우들에 걸쳐 SS/PBCH 블록들의 제 2 세트를 결정하는 단계 - 적어도 2 개의 DSCH 전송 윈도우들은 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이며, SS/PBCH 블록들의 제 2 세트는 QCL됨 -; 결정된 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내의 SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트의 QCL 정보에 기초하여 SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트에 위치된 적어도 하나의 SS/PBCH 블록을, 공유 스펙트럼 채널 액세스를 지원하는 다운링크 채널을 통해 기지국(BS)으로부터 수신하는 단계를 포함한다. 다른 기술적 특징들은 다음의 도면, 설명 및 청구 범위로부터 당업자에게 쉽게 명백해질 수 있다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "무선 통신 시스템에서 디스커버리 신호 및 채널에 대한 더 많은 타이밍 정보를 전달하기 위한 PBCH의 DMRS 시퀀 스 설계 방법 및 장치가 제공된다."}
{"patent_id": "10-2021-7012029", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래의 상세한 설명에 들어가기 전에, 이 특허 문서 전체에서 사용되는 특정 단어 및 어구의 정의를 기재하는 것이 유리할 수 있다. 용어 \"커플\"및 그 파생어는 두 개 이상의 요소가 서로 물리적으로 접촉하는지 여부에 관 계없이 두 개 이상의 요소 간의 직접 또는 간접 통신을 의미한다. 용어 \"송신(transmit)\", \"수신(receive)\" 및 \"통신(communicate)\" 그리고 그 파생어는 직접 통신 및 간접 통신 모두를 포함한다. 용어 \"포함한다(include)\" 및 \"구성한다(comprise)\" 그리고 그 파생어는 제한이 아닌 포함을 의미한다. 용어 \"또는(or)\"은 포괄적 용어로 써, '및/또는'을 의미한다. 어구 \"~와 관련되다(associated with)\" 및 그 파생어는 ~을 포함한다(include), ~ 에 포함된다(be included within), ~와 결합하다(interconnect with), ~을 함유하다(contain), ~에 함유되어 있다(be contained within), ~에 연결한다(connect to or with), ~와 결합하다(couple to or with), ~ 전달한 다(be communicable with), 와 협력하다(cooperate with), ~를 끼우다(interleave), ~을 나란히 놓다 (juxtapose), ~에 인접하다(be proximate to), 구속하다/구속되다(be bound to or with), 소유하다(have), 속 성을 가지다(have a property of), ~와 관계를 가지다(have a relationship to or with) 등을 의미한다. 용어 \"제어기(controller)\"는 적어도 하나의 동작을 제어하는 어떤 장치, 시스템 또는 그 일부를 의미한다. 이러한 제어기는 하드웨어 또는 하드웨어와 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 특정 제어기와 관 련된 기능은 로컬 또는 원격으로 중앙 집중식으로 처리(centralized)되거나 또는 분산식으로 처리(distribute d)될 수 있다. 어구 \"적어도 하나\"는, 그것이 항목들의 나열과 함께 사용될 경우, 나열된 항목들 중 하나 이상 의 상이한 조합이 사용될 수 있음을 의미한다. 예를 들어, \"A, B, 및 C 중 적어도 하나\"는 다음의 조합, 즉 A, B, C, A와 B, A와 C, B와 C, 그리고 A와 B와 C 중 어느 하나를 포함한다. 또한, 후술하는 각종 기능들은 컴퓨터 판독 가능한 프로그램 코드로 형성되고 컴퓨터 판독 가능한 매체에서 구 현되는 하나 이상의 컴퓨터 프로그램 각각에 의해 구현 또는 지원될 수 있다. 용어 \"애플리케이션\" 및 \"프로그 램\"은 하나 이상의 컴퓨터 프로그램, 소프트웨어 컴포넌트, 명령 세트, 프로시저, 함수, 객체, 클래스, 인스턴 스, 관련 데이터, 혹은 적합한 컴퓨터 판독 가능한 프로그램 코드에서의 구현용으로 구성된 그것의 일부를 지칭 한다. 어구 \"컴퓨터 판독 가능한 프로그램 코드\"는 소스 코드, 오브젝트 코드, 및 실행 가능한 코드를 포함하 는 컴퓨터 코드의 종류를 포함한다. 어구 \"컴퓨터 판독 가능한 매체\"는 ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD), 혹은 임의의 다른 타 입의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 타입의 매체를 포함한다. \"비일시적인\" 컴퓨터 판독 가능한 매체는 유선, 무선, 광학, 일시적인 전기적 또는 다른 신호들을 전달시키는 통신 링크를 제외한다. 비일시적 컴퓨터 판독 가능한 매체는 데이터가 영구적으로 저장되는 매체 그리고 재기록이 가능한 광디스크 또 는 소거 가능한 메모리 장치와 같은, 데이터가 저장되어 나중에 덮어 씌어지는 매체를 포함한다. 다른 특정 단어 및 어구에 대한 정의가 이 특허 명세서 전반에 걸쳐 제공된다. 당업자는 대부분의 경우가 아니 더라도 다수의 경우에 있어서, 이러한 정의는 종래에 뿐만 아니라 그러한 정의된 단어 및 어구의 향후 사용에 적용될 수 있음을 이해해야 한다. 통신 시스템은 기지국(BS) 또는 NodeB와 같은 송신 포인트에서 사용자 장비(UE)로 신호를 전달하는 다운링크 (DL)와 UE에서 NodeB와 같은 수신 포인트로 신호를 전달하는 업링크(UL)를 포함한다. 일반적으로 단말 또는 이 동국이라고도 하는 UE는, 고정형 또는 이동형일 수 있으며 휴대폰, 개인용 컴퓨터 장치 또는 자동화된 장치일 수 있다. LTE(long-term evolution) 통신 시스템에서 NodeB를 가리키는 eNodeB(eNB)와 새로운 무선(NR) 통신 시스템에서 NodeB를 가리키는 gNodeB(gNB)를 액세스 포인트라고도 하며 또는 기타 동등한 용어로 지칭할 수도 있다. 이하에 설명되는 도 1 내지 14, 및 이 특허 명세서에 있어서의 본 개시의 원리들을 설명하기 위해 사용되는 각 종 실시예들은 오직 예시의 방법에 의한 것이며, 어떤 방식으로도 본 개시의 범위를 제한하는 것으로 해석되어 서는 안된다. 본 개시의 원리들은 임의의 적절하게 구성된 시스템 또는 장치에서 구현될 수 있다는 것을 당업 자는 이해할 수 있을 것이다. 다음의 문헌들 즉, 3GPP TS 38.211 v15.3.0, \"NR; Physical channels and modulation;\" 3GPP TS 38.212 v15.3.0, \"NR; Multiplexing and Channel coding;\" 3GPP TS 38.213 v15.3.0, \"NR; Physical Layer Procedures for Control;\" 3GPP TS 38.214 v15.3.0, \"NR; Physical Layer Procedures for Data;\" 3GPP TS 38.215 v15.3.0, \"NR; Physical Layer Measurements;\" 3GPP TS 38.321 v15.2.0, \"NR; Medium Access Control(MAC) protocol specification;\" 및 3GPP TS 38.331 v15.3.0, \"NR; Radio Resource Control(RRC) Protocol Specification.\"은 본 명세서에서 완전히 설명된 것처럼 참조로서 본 개시에 통합된다. 이하의 도 1 내지 도 3에서는 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술들을 사용하여 무선 통신 시스템에서 구현되는 다양한 실시예들 에 대해 설명한다. 도 1 내지 도 3의 설명은 상이한 실시예들이 구현될 수 있는 방식에 대한 물리적 또는 구조 적 제한을 의미하지 않는다. 본 개시의 다른 실시예들은 임의의 적절하게 구성된 통신 시스템에 구현될 수도 있다. 도 1은 본 개시의 실시예들에 따른 예시적 무선 네트워크를 도시한 것이다. 도 1에 나타낸 무선 네트워크의 실 시예는 단지 설명을 위한 것이다. 무선 네트워크에 대한 다른 실시예들이 본 개시의 범위를 일탈하지 않 는 범위 내에서 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 gNB, gNB, 및 gNB을 포함한다. gNB는 gNB 및 gNB와 통신한다. 또한, gNB는 적어도 하나의 네트워크, 예를 들어, 인터넷, 전용 IP(Internet Protocol) 네트워크, 또는 다른 데이터 네트워크와도 통신한다. gNB는 gNB의 커버리지 영역 내에 있는 제 1 복수의 사용자 장비(UE)들에게, 네트워크에의 무선 광대역 액세스를 제공한다. 제 1 복수의 UE들은 중소기업(SB)에 위치할 수 있는 UE; 대기업(E)에 위 치할 수 있는 UE; 와이파이 핫 스팟(HS)에 위치할 수 있는 UE; 제 1 주거지역(R)에 위치할 수 있는 UE; 제 2 주거지역(R)에 위치할 수 있는 UE; 및 휴대 전화, 무선 랩탑, 무선 PDA 등과 같은 모바일 장치(M)일 수 있는 UE를 포함한다. gNB는 gNB의 커버리지 영역 내에 있는 제 2 복수의 UE들에게, 네트워크에의 무선 광대역 액세스를 제공한다. 제 2 복수의 UE들은 UE 및 UE를 포함 한다. 몇몇 실시예들에서, gNB들(101-103) 중 하나 이상의 gNB들은 5G, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술들을 사용하여 서로 간에 및 UE들(111-116)과 통신할 수 있다. 네트워크 타입에 따라 \"기지국\" 또는 \"BS\"라는 용어는 네트워크에 무선 액세스를 제공하도록 구성된 컴포넌트 (또는 컴포넌트 집합), 예를 들면, 송신 포인트(TP), 송-수신 포인트(TRP), 향상된 기지국(eNodeB 또는 gNB), 5G 기지국(gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트(AP) 또는 기타 무선 가능 장치를 지칭할 수 있다. 기 지국은 하나 이상의 무선 통신 프로토콜, 예컨대 5G 3GPP 새로운 무선 인터페이스/액세스(NR), LTE(long term evolution), LTE-A(LTE-advanced), HSPA(high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세스를 제공할 수 있다. 편의상, 용어 \"BS\" 및 \"TRP\"는 본 특허 명세서에서 원격 단말에 대한 무선 액세스를 제공하는 네트워크 인프라스트럭처를 나타내기 위해 상호 교환적으로 사용된다. 또한, 네트워크 타입에 따라, \"사용자 장비\" 또는 \"UE\"라는 용어는 \"이동국\", \"가입자국\", \"원격 단말\", \"무선 단말\", \"수신 포인트\" 또는 \" 사용자 장치\"와 같은 임의의 컴포넌트를 지칭할 수 있다. 편의상, 용어들 \"사용자 장비\" 및 \"UE\"는, UE가 이동 장치(예컨대, 휴대 전화기 또는 스마트 폰)이든 일반적으로 고려되는 고정 장치(예컨대, 데스크탑 컴퓨터 또는 벤딩 머신)이든 간에, BS에 무선으로 액세스하는 원격 무선 장비를 지칭하는 것으로 본 특허 명세서에서는 사용 된다. 점선은, 단지 예시 및 설명의 목적으로 대략의 원형으로 나타낸 커버리지 영역들(120 및 125)의 대략적인 범위 들을 나타낸다. gNB들과 연관된 커버리지 영역들, 예를 들어 커버리지 영역들(120 및 125)은 gNB들의 구성, 및 자연 및 인공 장애물들과 관련된 무선 환경의 변화에 따라, 불규칙한 형태들을 포함하는 다른 형태들을 가질 수 있음을 명확하게 이해해야 한다. 아래에서 더 상세히 설명되는 바와 같이, UE들(111-116) 중 하나 이상은 진보된 무선 통신 시스템에서 데이터 및 제어 정보에 대한 수신 신뢰성을 위해 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시예ㄷㄹ에 서, gNB(101-103) 중 하나 이상은 진보된 무선 통신 시스템에서 디스커버리 신호 및 채널의 효율적인 타이밍 구성을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 도 1이 무선 네트워크의 일 예를 도시한 것이지만, 다양한 변화들이 도 1에 대하여 이루어질 수 있다. 예를 들 어, 무선 네트워크는 임의의 적절한 배열로 임의의 개수의 gNB들 및 임의의 개수의 UE들을 포함할 수 있다. 또 한, gNB는 임의의 개수의 UE들과 직접 통신하여, 이 UE들에게 네트워크로의 무선 광대역 액세스를 제공할 수 있다. 이와 유사하게, 각 gNB(102-103)은 네트워크와 직접 통신하여, UE들에게 네트워크 로의 직접 무선 광대역 액세스를 제공할 수 있다. 또한, gNB들(101, 102, 및/또는 103)은 외부 전화 네트워크 들 또는 다른 타입의 데이터 네트워크들과 같은 다른 또는 추가의 외부 네트워크들에의 액세스를 제공할 수 있 다. 도 2는 본 개시의 실시예들에 따른 예시적 gNB를 도시한 것이다. 도 2에 도시된 gNB의 실시예는 단 지 설명을 위한 것이며, 도 1의 gNB들(101 및 103)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB들 은 각종의 다양한 구성들로 이루어지며, 도 2는 gNB에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다. 도 2에 도시된 바와 같이, gNB는 복수의 안테나들(205a-205n), 복수의 RF 송수신기들(210a-210n), 송신 (TX) 처리 회로, 및 수신(RX) 처리 회로를 포함한다. 또한, gNB는 컨트롤러/프로세서, 메모리, 백홀 또는 네트워크 인터페이스를 포함한다. RF 송수신기들(210a-210n)은, 안테나들(205a-205n)로부터, 네트워크 내에서 UE들에 의해 송신되는 신호들 과 같은 내향(incoming) RF 신호들을 수신한다. RF 송수신기들(210a-210n)은 내향 RF 신호들을 하향 변환 (down-convert)하여, IF 또는 기저대역 신호들을 생성한다. IF 또는 기저대역 신호들은, 기저대역 또는 IF 신 호들을 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의하여 처리된 기저대역 신호들을 생성하는 RX 처 리 회로로 전송된다. RX 처리 회로는 이 처리된 기저대역 신호들을, 추가의 처리를 위하여 컨트롤러 /프로세서로 송신한다. TX 처리 회로는, 컨트롤러/프로세서로부터 아날로그 또는 디지털 데이터(예컨대, 음성 데이터, 웹 데 이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로는, 외향(outgoing) 기저대역 데이터를 인코딩, 멀티플렉싱, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호들을 생성한다. RF 송수신 기들(210a-210n)은 TX 처리 회로로부터, 외향 처리된 기저대역 또는 IF 신호들을 수신하고, 그 기저대역 또는 IF 신호들을, 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 상향 변환한다. 컨트롤러/프로세서는 gNB의 전반적인 동작을 제어하는 하나 이상의 프로세서들 또는 다른 처리 장치 들을 포함할 수 있다. 예를 들어, 컨트롤러/프로세서는, 잘 알려진 원리들에 따라 RF 송수신기들(210a- 210n), RX 처리 회로, 및 TX 처리 회로에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 컨트롤러/프로세서는 더 진보된 무선 통신 기능들과 같은 추가 기능들도 지원할 수 있다. 예를 들어, 컨트롤러/프로세서는 복수의 안테나들(205a-205n)로부터의 외향 신호들이 원하는 방 향으로 효과적으로 조종하기 위해 다르게 가중처리되는 빔포밍 또는 지향성 라우팅 동작들을 지원할 수 있다. 다양한 다른 기능들 중 임의의 기능이 컨트롤러/프로세서에 의해 gNB에서 지원될 수 있다. 또한, 컨트롤러/프로세서는 메모리에 상주하는 프로그램들 및 다른 프로세스들, 예를 들어 OS를 실행 할 수 있다. 컨트롤러/프로세서는 실행 프로세스에 의한 요구에 따라 데이터를 메모리 내로 또는 외 부로 이동시킬 수 있다. 또한, 컨트롤러/프로세서는 백홀 또는 네트워크 인터페이스에 커플링된다. 백홀 또는 네트워크 인터 페이스는, gNB가 백홀 연결을 통해 또는 네트워크를 통해 다른 장치들 또는 시스템들과 통신하는 것 을 가능하게 한다. 인터페이스는 임의의 적절한 유선 또는 무선 연결(들)을 통한 통신들을 지원할 수 있 다. 예를 들어, gNB가 셀룰러 통신 시스템(예컨대, 5G, LTE, 또는 LTE-A를 지원하는 것)의 일부로서 구현 되는 경우, 인터페이스는, gNB가 유선 또는 무선 백홀 연결을 통해 다른 gNB들과 통신하는 것을 가능 하게 할 수 있다. gNB가 액세스 포인트로서 구현되는 경우, 인터페이스는, gNB가 유선 또는 무 선 로컬 영역 네트워크를 통해 또는 유선 또는 무선 연결을 통해 더 큰 네트워크(예컨대, 인터넷)로 전송하는 것을 가능하게 한다. 인터페이스는 유선 또는 무선 연결, 예를 들어 이더넷 또는 RF 송수신기를 통한 통 신들을 지원하는 임의의 적절한 구조를 포함한다. 메모리는 컨트롤러/프로세서에 커플링된다. 메모리의 일부는 RAM을 포함할 수 있으며, 메모리 의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다. 도 2가 gNB의 일 예를 도시하고 있지만, 다양한 변화들이 도 2에 대하여 이루어질 수 있다. 예를 들어, gNB는 도 2에 나타낸 각 컴포넌트에 대한 임의의 개수를 포함할 수 있다. 일 특정 예로서, 액세스 포인트 는 다수의 인터페이스들을 포함할 수 있고, 컨트롤러/프로세서는 상이한 네트워크 주소들 사이에서 데이터를 라우팅하는 라우팅 기능들을 지원할 수 있다. 다른 특정 예로서, 단일 인스턴스의 TX 처리 회로 및 단일 인스턴스의 RX 처리 회로를 포함하는 것으로 도시되어 있지만, gNB는 각각에 대한 복수의 인 스턴스들을 포함할 수 있다(예컨대, RF 송수신기당 하나). 또한, 도 2의 각종 컴포넌트들이 조합되거나, 더 세 분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가의 컴포넌트들이 부가 될 수도 있다. 도 3은 본 개시의 실시예들에 따른, 예시적 UE를 도시한 것이다. 도 3에 도시된 UE의 실시예는 단지 설명을 위한 것이며, 도 1의 UE들(111-115)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE들은 각종의 다양한 구성들로 이루어지며, 도 3은 UE에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다. 도 3에 도시된 바와 같이, UE는 안테나, 무선 주파수(radio frequency, RF) 송수신기, TX 처리 회로, 마이크로폰, 및 수신(RX) 처리 회로를 포함한다. 또한, UE는 스피커, 프로세 서, 입/출력(I/O) 인터페이스(IF), 터치스크린, 디스플레이, 및 메모리를 포함한다. 메모리는 운영 시스템(OS) 및 하나 이상의 애플리케이션들을 포함한다. RF 송수신기는 네트워크의 gNB에 의해 송신되는 내향 RF 신호를 안테나로부터 수신한다. RF 송 수신기는 내향 RF 신호를 하향 변환하여, 중간 주파수(intermediate frequency, IF) 또는 기저대역 신호 를 생성한다. IF 또는 기저대역 신호는, 그 기저대역 또는 IF 신호를 필터링하고, 디코딩하고, 및/또는 디지털 화하는 것에 의해 처리된 기저대역 신호를 생성하는 RX 처리 회로로 전송된다. RX 처리 회로는 그 처리된 기저대역 신호를, 스피커로 송신하거나(예컨대, 음성 데이터), 또는 추가 처리를 위해 프로세서 로 송신한다(예컨대, 웹 브라우징 데이터). TX 처리 회로는 마이크로폰으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 또는 프로세서 로부터 다른 외향 기저대역 데이터(예컨대, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신 한다. TX 처리 회로는 그 외향 기저대역 데이터를 인코딩, 멀티플렉싱, 및/또는 디지털화하여, 처리된 기 저대역 또는 IF 신호를 생성한다. RF 송수신기는 TX 처리 회로로부터 외향 처리된 기저대역 또는 IF 신호를 수신하고, 그 기저대역 또는 IF 신호를, 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 프로세서는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있으며, 메모리에 저장된 OS를 실행함으로써 UE의 전반적인 동작을 제어할 수 있다. 예를 들어, 프로세서는 잘 알려진 원리들에 따라 RF 송수신기, RX 처리 회로, 및 TX 처리 회로에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들을 송신을 제어할 수 있다. 몇몇 실시예들에서, 프로세서는 적어도 하나의 마이크 로프로세서 또는 마이크로컨트롤러를 포함한다. 프로세서는 또한 빔 관리를 위한 프로세스와 같이 메모리에 상주하는 다른 프로세스 및 프로그램을 실행할 수 있다. 프로세서는 실행 프로세스에 의한 요구에 따라 메모리 내로 또는 외부로 데이터를 이동할 수 있다. 몇몇 실시예들에서, 프로세서는 OS에 기초하여 또는 gNB들 또는 오퍼레이터로부터 수신된 신호들에 따라 애플리케이션들을 실행하도록 구성된다. 또한, 프로세서는, 랩탑 컴퓨터 및 휴대용 컴퓨터와 같은 다른 장치들에 연결되는 능력을 UE에게 제공하는 I/O 인터페이스에 커플링되어 있다. I/O 인터페이스는 이 주변기기들과 프로세서 간의 통신 경로이다. 또한, 프로세서는 터치스크린 및 디스플레이에 커플링된다. UE의 오퍼레이터는 터치스크 린을 사용하여 UE에 데이터를 입력할 수 있다. 디스플레이는 예를 들어, 웹 사이트들로부터의 텍스트 및/또는 적어도 제한된 그래픽들을 렌더링할 수 있는 액정 표시 장치, 발광 다이오드 디스플레이, 또는 다른 디스플레이일 수 있다. 메모리는 프로세서에 커플링된다. 메모리의 일부는 랜덤 액세스 메모리(random access memory, RAM)를 포함할 수 있으며, 메모리의 다른 일부는 플래시 메모리 또는 다른 판독 전용 메모리 (read-only memory, ROM)를 포함할 수 있다. 도 3이 UE의 일 예를 도시하고 있지만, 다양한 변화들이 도 3에 대하여 이루어질 수 있다. 예를 들어, 도 3의 각종 컴포넌트들은 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가 컴포넌트들 이 부가 될 수도 있다. 일 특정 예로서, 프로세서는 복수의 프로세서들, 예를 들어 하나 이상의 중앙 처 리 유닛(CPU)들 및 하나 이상의 그래픽 처리 유닛(GPU)들로 분할될 수 있다. 또한, 도 3이 모바일 전화기나 스마트 폰과 같이 구성된 UE를 도시하고 있지만, UE들은 다른 타입의 이동 또는 고정 장치들로서 동작하도록 구성될 수도 있다. 본 개시는 일반적으로 무선 통신 시스템에 관한 것이며, 보다 구체적으로는 기지국과 통신하는 사용자 장비(U E)에 대한 전력 소비 감소 및 이중 연결에 의한 동작을 위한 물리적 다운링크 제어 채널(PDCCH)의 UE와의 송신 및 수신에 관한 것이다. 통신 시스템은 기지국 또는 하나 이상의 송신 포인트에서 UE로의 송신을 지칭하는 다 운링크(DL) 및 UE에서 기지국 또는 하나 이상의 수신 포인트로의 송신을 지칭하는 업링크(UL)를 포함한다. 4G 통신 시스템 구축 이후 증가하는 무선 데이터 트래픽에 대한 수요를 충족하기 위해 개선된 5G 또는 5G 이전 통신 시스템을 개발하기 위해 노력하고 있다. 따라서 5G 또는 5G 이전 통신 시스템은 '비욘드(Beyond) 4G 네트 워크' 또는 '포스트(Post) LTE(Long Term Evolution) 시스템'이라 불리어지고 있다. 5G 통신 시스템은 더 높 은 데이터 전송률을 달성하기 위해 더 높은 주파수(mmWave) 대역, 예를 들어 60GHz 대역에서 구현되는 것으로 간주된다. 무선파의 전파 손실을 줄이고 송신 거리를 늘리기 위해, 5G 통신 시스템에서는 빔포밍 (beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beam forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다. 또한, 시스템 네트워크 개선을 위해, 5G 통신 시스템에서는 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul), 이동 네트워크, 협력 통신, CoMP(Coordinated Multi-Points), 및 수신단 간섭 제거 등의 기술 개발이 이루어지고 있다. 셀에서의 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛을 슬롯이라고 하며 이것은 하나 이상의 심볼을 포함 할 수 있다. 심볼은 추가 시간 유닛으로도 사용할 수 있다. 주파수(또는 대역폭(BW)) 유닛을 리소스 블록(R B)이라고 한다. 하나의 RB는 다수의 서브캐리어(SC)를 포함한다. 예를 들어, 슬롯은 14 개의 심볼을 포함하고 1 밀리 초 또는 0.5 밀리 초의 지속 시간을 가질 수 있으며, RB는 180 kHz 또는 360 kHz의 BW를 가질 수 있고, 각각 15 kHz 또는 30 kHz의 SC 간 간격을 갖는 12 개의 SC를 포함할 수 있다. DL 신호는 정보 컨텐츠를 전달하는 데이터 신호, DL 제어 정보(DCI) 포맷을 전달하는 제어 신호 및 파일럿 신호 라고도 알려진 기준 신호(RS)를 포함한다. gNB는 각각의 물리적 DL 공유 채널(PDSCH) 또는 물리적 DL 제어 채 널(PDCCH)을 통해 데이터 정보(예를 들면, 전송 블록) 또는 DCI 포맷을 송신할 수 있다. gNB는 채널 상태 정보 RS(CSI-RS) 및 복조 RS(DMRS)를 포함하는 여러 유형의 RS 중 하나 이상을 송신할 수 있다. CSI-RS는 UE가 채 널 상태 정보(CSI)를 측정하거나 이동성 지원과 관련된 측정과 같은 다른 측정을 수행하기 위한 것이다. DMRS 는 각 PDCCH 또는 PDSCH의 BW에서만 송신될 수 있으며, UE는 DMRS를 사용하여 데이터 또는 제어 정보를 복조할 수 있다. 또한 UL 신호는 정보 컨텐츠를 전달하는 데이터 신호, UL 제어 정보(UCI)를 전달하는 제어 신호 및 RS를 포함한 다. UE는 각각의 물리적 UL 공유 채널(PUSCH) 또는 물리적 UL 제어 채널(PUCCH)을 통해 데이터 정보(예를 들면, 전송 블록) 또는 UCI를 전송한다. UE가 데이터 정보와 UCI를 동시에 전송하는 경우, UE는 PUSCH에서 모 두 다중화하거나 각각의 PUSCH 및 PUCCH에서 개별적으로 전송할 수 있다. UCI는 UE에 의한 데이터 전송 블록 (TB)의 정확하거나 잘못된 검출을 나타내는 HARQ-ACK(hybrid automatic repeat request acknowledgement) 정보, UE의 버퍼에 데이터가 있는지 여부를 나타내는 SR(scheduling request) 및 gNB로 하여금 UE에 대한 PDSCH 또는 PDCCH 전송을 위한 링크 적응을 수행하기 위해 적절한 파라미터를 선택할 수 있게 하는 CSI 보고를 포함한다. UE로부터의 CSI 보고는 UE가 gNB에게 미리 결정된 블록 오류율(BLER)로(예를 들면, 10% BLER) 데이터 TB를 검출 하도록 하는 MCS(modulation and coding scheme), UE로의 시그널링을 프리코딩하는 방법을 gNB에게 알리는 프 리코딩 매트릭스 인디케이터(PMI), 및 PDSCH에 대한 전송 랭크를 나타내는 랭크 인디케이터(RI)를 알리는 채널 품질 인디케이터(CQI)를 포함할 수 있다. UL RS에는 DMRS 및 사운딩 RS(SRS)가 포함된다. DMRS는 각각의 PUSCH 또는 PUCCH 전송의 BW에서만 송신된다. gNB는 DMRS를 사용하여 각각의 PUSCH 또는 PUCCH에서 정보를 복 조할 수 있다. SRS가 UE에 의해 전송되어 gNB에게 UL CSI를 제공하고, TDD 또는 플렉서블 듀플렉스 시스템의 경우 DL 전송을 위한 PMI도 제공한다. UL DMRS 또는 SRS 전송은 예를 들어 ZC(Zadoff-Chu) 시퀀스 또는 일반 적으로 CAZAC 시퀀스의 전송에 기반할 수 있다. DL 전송 및 UL 전송은 DFT-확산-OFDM으로 알려진 DFT 프리코딩을 사용하는 변형을 포함하는 직교 주파수 분할 다중화(OFDM) 파형을 기반으로 할 수 있다.도 4는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한 것이다. 도 4에 도시 된 송신기 구조의 실시예는 단지 예시를 위한 것이다. 도 4에 도시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실 시예들이 사용된다. DCI 비트 또는 데이터 비트와 같은 정보 비트가 인코더에 의해 인코딩되고, 레이트 매칭기에 의 해서 할당된 시간/주파수 리소스에 레이트 매칭되고, 변조기에 의해 변조된다. 이어서, 변조된 인코딩 심 볼과 DMRS 또는 CSI-RS가 SC 매핑 유닛에 의해 SC들에 매핑되고, 역 고속 푸리에 변환(IFFT)이 필터에 의해 수행되고, CP(cyclic prefix)가 CP 삽입 유닛에 의해 추가됨으로써, 결과 신호가 필터 에 의해 필터링되고, 무선 주파수(RF) 유닛에 의해 전송된다. 도 5는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한 것이다. 도 5에 도시 된 수신기 구조의 실시예는 단지 예시를 위한 것이다. 도 5에 도시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실 시예들이 사용된다. 수신 신호가 필터에 의해 필터링되고, CP 제거 유닛이 CP를 제거하고, 필터가 고속 푸리에 변환(FFT)을 적용하고, SC 디매핑 유닛이 BW 선택기 유닛에 의해 선택된 SC들을 디매핑하고, 수신된 심볼들이 채널 추정기 및 복조기 유닛에 의해 복조되고, 레이트 디매칭기기 레이트 매칭을 복원하고, 디코더가 결과 비트들을 디코딩하여 정보 비트들을 제공한다. UE는 일반적으로 슬롯에서 여러 후보 DCI 포맷들을 디코딩하기 위해 각각의 잠재적 PDCCH 전송에 대해 여러 후 보 위치를 모니터링한다. PDCCH 후보를 모니터링하는 것은 UE가 수신하도록 구성된 DCI 포맷들에 따라 PDCCH 후보를 수신하고 디코딩하는 것을 의미한다. DCI 포맷은 UE가 DCI 포맷의 정확한 검출을 확인할 수 있도록 하 는 CRC(Cyclic Redundancy Check) 비트들을 포함한다. DCI 포맷 타입은 CRC 비트를 스크램블하는 무선 네트워 크 임시 식별자(RNTI)에 의해서 식별된다. PDSCH 또는 PUSCH를 단일의 UE에 스케줄링하는 DCI 포맷의 경우, RNTI는 C-RNTI(Cell RNTI)일 수 있으며 UE 식별자의 역할을 한다. 시스템 정보(SI)를 전달하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 SI-RNTI일 수 있다. RAR(random- access response)을 제공하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 RA-RNTI가 될 수 있다. UE가 서 빙 gNB와 무선 리소스 제어(RRC) 연결을 확립하기 전에 PDSCH 또는 PUSCH를 단일의 UE로 스케줄링하는 DCI 포맷 의 경우, RNTI는 임시 C-RNTI(TC-RNTI)일 수 있다. UE 그룹에 TPC 명령을 제공하는 DCI 포맷의 경우, RNTI는 TPC-PUSCH-RNTI 또는 TPC-PUCCH-RNTI일 수 있다. 각 RNTI 타입은 RRC 시그널링과 같은 상위 계층 시그널링을 통해 UE에 구성될 수 있다. UE에 대한 PDSCH 전송을 스케줄링하는 DCI 포맷은 DL DCI 포맷 또는 DL 할당이라고 도 하며, UE로부터의 PUSCH 전송을 스케줄링하는 DCI 포맷은 UL DCI 포맷 또는 UL 그랜트라고도 한다. PDCCH 전송은 물리적 RB(PRB) 세트 내에 있을 수 있다. gNB는 PDCCH 수신을 위해 제어 리소스 세트라고도 하는 하나 이상의 PRB 세트를 UE에 구성할 수 있다. PDCCH 전송은 제어 리소스 세트에 포함된 제어 채널 요소(CCE) 에 있을 수 있다. UE는 PDSCH 수신 또는 PUSCH 송신 스케줄링을 위한 UE 특정 RRC 시그널링에 의해 자신에게 구성된 C-RNTI와 같은 RNTI에 의해 CRC가 스크램블된 DCI 포맷을 갖는 PDCCH 후보들에 대한 USS(UE-specific search space) 및 다른 RNTI들에 의해 CRC가 스크램블된 DCI 포맷을 갖는 PDCCH 후보들에 대한 CSS(common search space)와 같은 탐색 공간에 기초하여 PDCCH 수신을 위한 CCE를 결정한다. UE로의 PDCCH 전송에 사용될 수 있는 CCE 세트는 PDCCH 후보 위치를 정의한다. 제어 리소스 세트의 속성은 PDCCH 수신을 위한 DMRS 안테나 포트의 QCL(quasi co-location) 정보를 제공하는 TCI(Transmission Configuration Indicator) 상태이다. 도 6은 본 개시의 실시예들에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한 것이다. 도 6에 도시된 인코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 6에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않 고 다른 실시예들이 사용된다. gNB는 각각의 PDCCH에서 각 DCI 포맷을 개별적으로 인코딩하고 전송한다. RNTI는 UE가 DCI 포맷을 식별할 수 있도록 DCI 포맷 코드워드의 CRC를 마스킹한다. 예를 들어, CRC 및 RNTI는 예를 들어 16 비트 또는 24 비트를포함할 수 있다. (코딩되지 않은) DCI 포맷 비트의 CRC가 CRC 계산 유닛을 사용하여 결정되고, CRC 는 CRC 비트와 RNTI 비트 사이에 배타적 OR(XOR) 연산 유닛을 사용하여 마스킹된다. XOR 연산은 XOR(0,0) = 0, XOR(0,1) = 1, XOR(1,0) = 1, XOR(1,1) = 0으로 정의된다. 마스킹된 CRC 비트는 CRC 추가 유닛 을 사용하여 DCI 포맷 정보 비트에 추가된다. 인코더가 채널 코딩(예를 들어, 테일 바이팅 컨볼루션 코딩 또는 폴라 코딩)을 수행하고, 이어서 레이트 매칭기에 의해 할당된 리소스들에 대한 레이트 매칭이 뒤따른다. 인터리빙 및 변조 유닛이 QPSK와 같은 인터리빙 및 변조를 적용하고, 출력 제어 신호가 전송된다. 도 7은 본 개시의 실시예들에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시한 것이다. 도 7에 도시된 디코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 7에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로에서 구현될 수 있거나 또는 하나 이상의 구 성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개 시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. 수신된 제어 신호가 복조기 및 디인터리버에 의해 복조 및 디인터리빙된다. gNB 송신기에서 적용된 레이트 매칭이 레이트 매칭기에 의해 복원되고, 결과 비트가 디코더에 의해 디코딩된다. 디코딩 후, CRC 추출기가 CRC 비트를 추출하고, DCI 포맷 정보 비트를 제공한다. DCI 포맷 정보 비트는 RNTI(적용 가능한 경우)와의 XOR 연산에 의해 디마스킹되고, 유닛에 의해 CRC 검사가 수행된다. CRC 검사가 성공하면(체크섬이 0임), DCI 포맷 정보 비트가 유효한 것으로 간주된다. CRC 검사가 성공하지 못 하면, DCI 포맷 정보 비트가 유효하지 않은 것으로 간주된다. LTE 초기 액세스의 경우, 프라이머리 및 세컨더리 동기화 신호들(각각 PSS 및 SSS)이 대략적인 타이밍 및 주파 수 동기화 및 셀 아이덴티피케이션(ID) 획득에 사용된다. PSS/SSS는 10ms 무선 프레임 당 두 번 전송되고, SFN(system frame number) 측면에서 시간 도메인 열거(enumeration)가 도입되었으므로, PSS/SSS에서 프레임 타 이밍을 검출하여, 물리적 브로드캐스트 채널(PBCH)에서 검출 부담을 증가시킬 필요가 없다. 또한 CP(Cyclic Prefix) 길이 및, 알 수 없는 경우, 이중 방식이 PSS/SSS에서 검출될 수 있다. PSS는 길이 63의 주파수 도메인 ZC 시퀀스로 구성되며, 중간 요소가 d.c. 서브캐리어를 사용하는 것을 방지하도록 트렁케이션된다. 각 셀 그룹 내에서 세 가지 물리적 계층 ID를 나타내기 위해 PSS에 대해 세 가지 루트가 선택된다. SSS 시퀀스는 최대 길이 시퀀스(M 시퀀스라고도 함)를 기반으로 한다. 각 SSS 시퀀스는 주파수 도메인에서 2 개의 길이-31 BPSK 변조 시퀀스를 인터리빙하여 구성되며, 변조 전의 2 개의 소스 시퀀스는 동일한 M 시퀀스의 서로 다른 사이클릭 시프트이다. 사이클릭 시프트 인덱스들은 물리적 셀 ID 그룹으로부터 구성된다. PSS/SSS 검출에 결함이 있을 수 있으므로(예를 들면, PSS/SSS의 자동 및 상호 상관 속성의 비-이상성 및 CRC 보 호 부족으로 인해), PSS/SSS에서 검출된 셀 ID 가설이 간헐적으로 PBCH 검출을 통해 확인될 수 있다. PBCH는 주로 DL 및 UL 시스템 대역폭 정보(3 비트), PHICH 정보(3 비트) 및 SFN(8 비트)으로 구성된 마스터 블록 정보 (MIB)를 시그널링하는데 사용된다. (MTC와 같은 다른 용도를 위해) 10 개의 예비된 비트를 추가하면, MIB 페이 로드는 24 비트가 된다. 16 비트 CRC를 추가한 후, 속도-1/3 테일 비팅 컨볼루션 코딩, 4x 반복 및 QPSK 변조 가 40 비트 코드워드에 적용된다. 결과 QPSK 심볼 스트림이 4 개의 무선 프레임을 통해 4 개의 서브프레임에 걸쳐 전송된다. MIB 검출 외에 PBCH에는 CRS 포트 수에 대한 블라인드 검출도 필요하다. NR 면허 스펙트럼의 경우, 각 동기화 및 PBCH 신호 블록(SS/PBCH 블록)은 PSS에 대한 하나의 심볼, PBCH에 대한 두 개의 심볼, 4 개의 심볼이 연속적으로 매핑되고 시분할 다중화되는 SSS 및 PBCH에 대한 하나의 심볼로 구성 된다. SS는 NR에서 지원되는 모든 캐리어 주파수 범위에 대한 PSS 및 SSS 시퀀스 설계를 포함하는 통합 설계이 다. PSS 및 SSS의 전송 대역폭(예를 들면, 12RB)은 전체 SS/PBCH 블록의 전송 대역폭(예를 들면, 20RB)보다 작 다. NR 셀에 대한 초기 셀 선택을 위해, UE는 디폴트 SS 버스트 세트 주기를 20 ms로 가정하고, 비독립형 NR 셀을 검출하기 위해, 네트워크는 주파수 캐리어 당 하나의 SS 버스트 세트 주기 정보를 UE에 제공하고, 해당되 는 경우 측정 타이밍/듀레이션을 도출하기 위한 정보를 제공한다. MIB 이외의 나머지 최소 시스템 정보(RMSI)는 해당 PDCCH(Physical Downlink Control Channel)에 의해 전달되 는 스케줄링 정보와 함께 PDSCH(Physical Downlink Shared Channel)에 의해 전달된다. 유사한 구조가 다른 시 스템 정보(OSI) 및 페이징 메시지에 적용된다. RMSI와 같은 공통 제어 채널을 수신하기 위한 제어 리소스 세트 (CORESET)가 PBCH의 컨텐츠로 구성된다. FCC(federal communications commission)는 비면허 캐리어들을 정의하여 비용 없는 공용 액세스 스펙트럼을 제 공한다. UE에 의한 비면허 캐리어들의 사용은 UE가 면허 캐리어들의 통신에 대해 현저한 간섭을 생성하지 않고 비면허 캐리어의 통신이 간섭으로부터 보호되지 않는다는 규정 하에서만 허용된다. 예를 들어, 비면허 캐리어 들은 산업, 과학 및 의료 캐리어들과 IEEE 802.11 장치에서 사용할 수 있는 비면허 국가 정보 인프라스트럭처 캐리어를 포함한다. LTE-비면허 또는 LTE-U 또는 LAA(licensed Assisted Access)라고도 하는 비면허 주파수 스펙트럼에 LTE 무선 액세스 기술(RAT)을 배치하는 것이 가능할 수 있다. 도 8은 본 개시의 실시예들에 따른 LAA에서의 LBT(listen-before-talk) 기반 채널 액세스 절차에 대한 예 시적인 흐름도를 도시한 것이다. 도 8에 도시된 LBT(listen-before-talk)의 실시예는 단지 설명을 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있 거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의 해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. LTE 시스템에서, eNB는 지연 듀레이션의 슬롯 듀레이션들 동안 채널이 유휴 상태임을 감지한 후; 그 리고 단계 4)에서 백오프 카운터(BO)가 0이 된 후 LAA Scell(들) 전송(들)이 수행되는 캐리어인 PDSCH(physical downlink shared channel), PDCCH(physical downlink control channel) 또는 EPDCCH(Enhanced Physical Downlink Control Channel)를 포함하는 전송을 송신할 수 있다. 이 채널 액세스 절차의 예가 도 8에 설명되어 있다(예를 들어, 이러한 타입의 채널 액세스 절차를 Cat4 LBT라고도 함). 백오프 카운터는 이하의 단계들에 따라 추가 슬롯 듀레이션 동안 채널을 감지하여 조정된다: 카운터를 0과 CW(경쟁 윈도우) 값 사이에 균일하게 분포된 난수로 설정하고 단계 로 이동하고; 카운터가 0보다 크고, eNB가 카운터를 감소시키는 것으로 선택하면, 카운터를 1만큼 감소시키고; 추가 슬롯 듀레이션 동안 채널을 감지하고, 추가 슬롯 듀레이션이 유휴 상태인 경우 단계 로 이동하고; 그렇지 않은 경우, 단계 로 이동하고; 카운터가 0인 경우, 중지하고; 그렇지 않은 경우, 단계 로 이동하고; 추가 지연 듀 레이션 내에 사용중인 슬롯이 검출되거나 추가 지연 듀레이션의 모든 슬롯이 유휴 상태로 검출될 때까지 채널을 감지하며; 또한 채널이 추가 지연 듀레이션의 모든 슬롯 듀레이션 동안 유휴 상태인 것으로 감지되는 경우, 단계 로 이동하고; 그렇지 않은 경우, 단계 로 이동한다. 또한, eNB는 지원되는 각 채널 액세스 우선 순위 클래스 마다에 대해, 경쟁 윈도우 값을 유지하고 백오프 카운 터를 설정하기 전에 이것을 조정한다. 경쟁 윈도우 값의 조정은 기준 서브프레임에서 PDSCH 전송(들)에 대응하 는 HARQ-ACK/NACK 값들을 기반으로 하며, 여기서 기준 서브프레임은 적어도 일부 HARQ-ACK/NACK 피드백이 이용 가능할 것으로 예상되는, eNB에 의해서 이루어지는 캐리어에서 가장 최근 전송의 시작이다. 또한, LTE 시스템에서, eNB는 최소 25 us의 감지 인터벌 동안 채널이 유휴 상태임을 감지한 직후에 그리고 전송 듀레이션이 1 ms 미만인 경우 Scell(들) 전송(들)이 수행되는 캐리어에서 PDSCH를 포함하지 않는 디스커버리 신 호를 포함하는 전송을 송신할 수 있다. 이러한 타입의 채널 액세스 절차를 Cat2 LBT라고도 한다. 본 개시는 NR 비면허 스펙트럼에서 디스커버리 신호 및 채널(DSCH)에 의해 전달되는 타이밍 정보의 설계에 초점 을 맞추고 있다(본 개시에서, 비면허 스펙트럼은 또한 공유 스펙트럼을 포함함에 유의한다). 본 개시에서, DSCH는 적어도 SS/PBCH 블록(들)의 세트를 포함하고, RMSI, OSI 또는 페이징 또는 구성된 경우 채널 상태 인디 케이터 기준 신호(CSI-RS)의 구성 가능한 CORESET(들) 및 PDSCH(들) 중 적어도 하나를 더 포함하며, 이것은 초 기 셀 획득 목적을 위해 LTE에서 디스커버리 신호에 대한 향상으로 간주될 수 있다. DSCH의 용어는 또한 디스 커버리 기준 신호 및 채널, 디스커버리 블록, 디스커버리 버스트, 디스커버리 버스트 세트, 디스커버리 기준 신 호(DRS) 등과 같은 다른 동등한 용어로 지칭될 수 있다. 도 9는 본 개시의 실시예들에 따른 예시적인 DSCH 전송 타이밍 구성을 도시한 것이다. 도 9에 도시된 DSCH 전송 타이밍 구성의 실시예는 단지 예시를 위한 것이다. 도 9에 도시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수 행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. 일 실시예에서, DSCH 전송 윈도우에 대한 타이밍 구성은 본 개시에서 DTTC로 표시되며, 여기서 DTTC는 윈도우 주기(예를 들면, P_DTTC), 윈도우 듀레이션(예를 들면, D_DTTC), 또는 주기 내 윈도우 오프셋(예를 들면, O_DTTC) 중 적어도 하나의 구성을 포함한다. 일 예에서, gNB는 LBT에 따라 DTTC 윈도우 내에서 DSCH를 송신할 수 있으며, UE는 DTTC에 기초하여, DTTC 윈도우 내에서 DSCH(예를 들어, D_DSCH의 듀레이션으로) 수신을 기대한 다. 이 실시예의 예시가 도 9에 도시되어 있다.일 예에서, DTTC 윈도우 주기는 구성 가능하며, 후보 구성 가능 값들은 DTTC 윈도우에 포함된 SS/PBCH 블록들의 주기와 동일하다(예를 들어, 세트 {5, 10, 20, 40, 80, 160} ms 중의 하나의 값). 예를 들어, DTTC 윈도우 주 기는 SS/PBCH 블록의 주기와 동일할 수 있으며, 추가 명시적 구성이 필요하지 않다(예를 들면, UE는 DTTC 윈도 우 주기가 RMSI에서 상위 계층 파라미터 ssb-PeriodicityServingCell에 의해 구성되는 것으로 가정한다). 이 예에서, UE는 모든 SS/PBCH 블록이 DTTC 윈도우에서 송신되며, SS/PBCH 블록이 DTTC 윈도우 외부에서 송신되지 않는다고 가정한다. 또 다른 예에서, DTTC 윈도우 주기가 구성 가능하며, 후보 구성 가능 값은 적어도 20 ms이다(예를 들어, 세트 {20, 40, 80, 160} ms 중 하나의 값을 가짐). 예를 들어, DTTC 윈도우 주기는 SS/PBCH 블록의 주기와 동일할 수 있으며, 추가 명시적 구성이 필요하지 않다(예를 들면, UE는 DTTC 윈도우 주기가 RMSI에서 상위 계층 파라미 터 ssb-PeriodicityServingCell에 의해 구성되는 것으로 가정한다). 이 예에서, UE는 모든 SS/PBCH 블록이 DTTC 윈도우에서 송신되고, SS/PBCH 블록이 DTTC 윈도우 외부에서는 송신되지 않는다고 가정한다. 또 다른 예에서, DTTC 윈도우 주기의 구성은 SS/PBCH 블록들의 구성된 주기와 동일하며(예를 들어, RMSI에서 동 일한 상위 계층 파라미터 ssb-PeriodicityServingCell을 사용하며 새로운 구성 필드가 필요하지 않음), UE는 모 든 SS/PBCH 블록이 DTTC 윈도우에서 송신되고, SS/PBCH 블록이 DTTC 윈도우 외부에서는 송신되지 않는 것으로 가정한다. 또 다른 예에서, DTTC 윈도우 주기의 구성은 SS/PBCH 블록의 구성된 주기와 별개로 구성된다(예를 들어, 새로운 구성 필드가 필요함). DTTC의 구성들 및 SS/PBCH 블록들의 주기에 따라, DTTC 외부에서 송신되는 SS/PBCH 블록 이 있을 수 있다. 일 예에서, DTTC 윈도우 주기의 구성은 예를 들어 RMSI와 같은 시스템 정보에 표시된다. 또 다른 예에서, DTTC 중 하나가 초기 액세스 목적을 위해 UE에 의해 사전 정의되고 가정된다(예를 들면, 사전 정의된 윈도우 오프셋이 0 ms이고 사전 정의된 윈도우 듀레이션이 5ms인 20ms 윈도우 주기). 또 다른 예에서, DTTC의 DTTC 윈도우 주기가 P_DTTC ms로 구성되고, 윈도우 내 DSCH의 전송 듀레이션이 최대 D_DSCH ms로 결정되면, 원-샷 LBT(예를 들면, Cat2 LBT)가, P_DTTC와 D_DSCH의 조합이 사전 정의된 조건을 만 족할 때 DSCH의 전송을 위해 이용될 수 있다. 예를 들어, D_DSCH와 P_DSCH의 비율은 사전 정의된 임계값(예를 들면, 5%)보다 작거나 같다. 표 1 또는 표 1의 하위 세트는 5%로 사전 정의된 임계값에 대해, Cat2 LBT를 이용하기 위한 DTTC 주기 및 DSCH 듀레이션의 예시적인 조합일 수 있다. 표 1. Cat2 LBT를 이용하기 위한 DTTC 주기와 DSCH 듀레이션 조합의 예. 표 1 No. P_DTTC D_DSCH DSCH 듀레이션의 예 15 0.25 60 kHz SCS를 갖는 1 슬롯 210 0.25 60 kHz SCS를 갖는 1 슬롯 310 0.5 60 kHz SCS를 갖는 2 슬롯 또는 30 kHz SCS를 갖는 1 슬롯 420 0.25 60 kHz SCS를 갖는 1 슬롯 520 0.5 60 kHz SCS를 갖는 2 슬롯 또는 30 kHz SCS를 갖는 1 슬롯 620 1 60 kHz SCS를 갖는 4 슬롯 또는 30 kHz SCS를 갖는 2 슬롯 또는 15 kHz 를 갖는 1 슬롯 740 0.25 60 kHz SCS를 갖는 1 슬롯 840 0.5 60 kHz SCS를 갖는 2 슬롯 또는 30 kHz SCS를 갖는 1 슬롯 940 1 60 kHz SCS를 갖는 4 슬롯 또는 30 kHz SCS를 갖는 2 슬롯 또는 15 kHz 를 갖는 1 슬롯 1080 0.25 60 kHz SCS를 갖는 1 슬롯 1180 0.5 60 kHz SCS를 갖는 1 슬롯 또는 30 kHz SCS를 갖는 1 슬롯 1280 1 60 kHz SCS를 갖는 4 슬롯 또는 30 kHz SCS를 갖는 2 슬롯 또는 15 kHz 를 갖는 1 슬롯 13160 0.25 60 kHz SCS를 갖는 1 슬롯 14160 0.5 60 kHz SCS를 갖는 2 슬롯 또는 30 kHz SCS를 갖는 1 슬롯 15160 1 60 kHz SCS를 갖는 4 슬롯 또는 30 kHz SCS를 갖는 2 슬롯 또는 15 kHz 를 갖는 1 슬롯또 다른 예에서, DTTC의 윈도우 듀레이션은 특정 주파수 계층에 대한 측정 갭, 예를 들어 6 ms를 초과하지 않을 수 있다. 또 다른 예에서, DTTC의 최대 윈도우 듀레이션은 지원되는 모든 SCS에 대해 그리고 독립형 및 비독립형 동작들 모두에 대해 시간적으로 고정되고 고정된다(예를 들어, 고정된 최대 윈도우 듀레이션은 하프 프레임일 수 있 음). 이 접근 방식에서, DTTC 윈도우 내의 잠재적 SS/PBCH 블록 위치의 수는 DTTC 윈도우에 있는 SS/PBCH 블록 의 SCS를 기반으로 스케일 가능하다. 예를 들어, 최대 윈도우 듀레이션이 D_DTTC로 고정되어 있는 경우(이것은 SS/PBCH 블록의 SCS가 SCS_SSB1인 X1 잠재적 SS/PBCH 블록 위치에 대응함), DTTC 윈도우 내의 잠재적 SS/PBCH 블록 위치의 수는 SCS_SSB2인 SS/PBCH 블록의 SCS에 대해 X2 = X1/(SCS_SSB2/SCS_SSB1)일 수 있다. 이 접근 방식에 대한 예시가 도 10에 나와 있다. 도 10은 본 개시의 실시예들에 따른 잠재적 SS/PBSH 블록의 스케일 가능한 수를 갖는 예시적인 최대 DTTC 윈도 우 듀레이션을 도시한 것이다. 도 10에 도시된 최대 DTTC 윈도우 듀레이션의 실시예는 단지 설명 을 위한 것이다. 도 10에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현 될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. 또 다른 예에서, 최대 윈도우 듀레이션은 DTTC 윈도우 내의 SS/PBCH 블록의 SCS를 기반으로 스케일 가능하다. 예를 들어, 최대 윈도우 듀레이션은 제 1 SCS에 대해 고정되고(예를 들면, 독립형 동작을 위한 SS/PBCH 블록들 의 단일 디폴트 SCS로 인해), SS/PBCH 블록들의 구성된 제 2 SCS를 기반으로 스케일 가능하며, 이에 따라 DTTC 윈도우 내의 잠재적 SS/PBCH 블록 위치의 수가 동일하게 되도록 한다. 예를 들어, 최대 윈도우 듀레이션이 제 1 SCS에 대해 D_1로 고정된 경우, 최대 윈도우 듀레이션은 제 2 SCS에 대해 D_1/(SCS_2/SCS_1)일 수 있으며, 여기서 SCS_1은 kHz 단위의 SS/PBCH 블록의 사전 정의된 SCS이고(예를 들면, 독립형 동작의 경우), SCS_1은 kHz 단위의 SS/PBCH 블록의 구성된 제 2 SCS이다(예를 들면, 비독립형 동작의 경우). 이 접근 방식에 대한 예시가 도 11에 나와 있다(예를 들면, 15 kHz, 30 kHz 및 60 kHz 중 하나가 SCS_1일 수 있음). 도 11은 본 개시의 실시예들에 따른 스케일 러블 DTTC 윈도우 듀레이션을 갖는 예시적인 고정된 수의 잠재적 SS/PBCH 블록 위치를 도시한 것이다. 도 11에 도시된 고정된 수의 잠재적 SS/PBCH 블록 위치의 실 시예는 단지 설명을 위한 것이다. 도 11에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로에서 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. 또 다른 예에서, 구성된 주기 내의 DTTC 윈도우 오프셋은 0으로 고정된다. 예를 들어, DTTC 윈도우 주기가 항 상 하프 프레임(예를 들면, 5 ms)의 정수배인 경우, DTTC 윈도우는 하프 프레임 경계에서 시작하는 것으로 가정 될 수 있다. 또 다른 예에서, 구성된 주기 내의 DTTC 윈도우 오프셋은 오프셋이 항상 5 ms의 배수가 되도록, PBCH 컨텐츠의 하프 프레임 인디케이터에 의해 표시된다. 또 다른 예에서, 구성된 주기 내의 DTTC 윈도우 오프셋은 예를 들어 1 ms 또는 1 슬롯의 그래뉼래러티에서 0 ms 에서 5-D_DTTC ms까지 구성 가능할 수 있으며, 여기서 D_DTTC는 DTTC 윈도우 듀레이션이다. 또 다른 예에서, DTTC 윈도우 듀레이션은 최대 DTTC 윈도우 듀레이션으로 고정될 수 있다. 이 접근 방식에서는, UE에 의해 가정되는 DTTC 윈도우 듀레이션이 하나뿐이다. 또 다른 예에서, DTTC 윈도우 듀레이션은 구성 가능할 수 있다. 일 양태에서, DTTC 윈도우 듀레이션이 구성 가 능할 경우, 구성은 시스템 정보(예를 들어, RMSI 또는 동등하게 SIB1)에 표시될 수 있다. 구성의 일 예에서, 서빙 셀의 셀 특정 구성일 수 있으며, 상위 계층 파라미터 ServingCellConfigCommonSIB에 표시될 수 있다. 일 예에서, DTTC 윈도우 듀레이션에 대한 후보 구성 가능 값들은 스텝 크기가 1 ms인, 최대 DTTC 윈도우 듀레이션 보다 작거나 같을 수 있다(예를 들면, 후보 구성 가능 값은, 최대 DTTC 윈도우 듀레이션이 5 ms인 경우 {1, 2, 3, 4, 5}일 수 있다). 다른 예에서, 구성 가능한 후보 값들은, 최대 DTTC 윈도우 듀레이션이 5 ms인 경우 {0.25, 0.5, 1, 2, 3, 4, 5} ms의 세트 또는 하위 세트일 수 있다. 일 실시예 2에서, UE는 적어도 독립형 동작에서 초기 액세스 목적을 위해, 수신된 DSCH로부터, 심볼 경계 및 인 덱스, 슬롯 경계 및 인덱스, 그리고 프레임 경계 및 인덱스를 포함하는 타이밍 정보를 획득할 수 있다. DTTC 윈도우 내의 가능한 DSCH 위치의 인덱스는 DSCH의 신호 및/또는 채널을 사용하여 UE에게 표시될 수 있으며, 여기서 가능한 DSCH 위치는 DTTC 윈도우 내의 가능한 SS/PBCH 블록 위치 인덱스와 연관될 수 있다(예를 들어, DTTC 윈도우 내의 가능한 SS/PBCH 블록 위치의 인덱스와 동일). 일 예에서, 하나의 DTTC 윈도우가 SS/PBCH 블록 전송을 위해 X 개의 가능한 사전 정의된 위치를 가질 수 있으며, 모든 가능한 SS/PBCH 블록 위치는 표시를 필요로 하며, 그러면, 표시할 타이밍 가설의 총 수는 N_t = X 이다. X는 DTTC 윈도우의 듀레이션과 SS/PBCH 블록의 SCS에 따라 결정될 수 있다(예를 들어, X = D_DTTC * 2 * (SCS_SSB/15), 여기서 SCS_SSB는 kHz 단위의 SS/PBCH 블록의 SCS). X를 결정하는 예들이 표 2에 나와 있다. 다른 예에서, 하나의 DTTC 윈도우가 SS/PBCH 블록 전송을 위해 X 개의 가능한 사전 정의된 위치를 가질 수 있으 며, DTTC 윈도우 내의 SS/PBCH 블록들 사이에 QCL 가정이 존재한다. 이 예에서, 모든 QCL되는 SS/PBCH 블록 위 치 그룹은 표시를 필요로 하며, 표시할 총 타이밍 가설 수는 N_t = X/G이고, 여기서 G는 QCL되는 SS/PBCH 블록 그룹의 크기이다(예를 들면, 슬롯 내의 SS/PBCH 블록의 모든 쌍이 QCL되며, G=2임). 예를 들어, 각 그룹 내의 SS/PBCH 블록들의 경우, 이들의 SS/PBCH 블록 인덱스는 동일할 수 있다. X는 DTTC 윈도우의 듀레이션과 SS/PBCH 블록의 SCS에 따라 결정될 수 있다(예를 들어, X = D_DTTC * 2 * (SCS_SSB/15), 여기서 SCS_SSB는 kHz 단위의 SS/PBCH 블록의 SCS). X를 결정하는 예들이 표 2에 나와 있다. 표 2. DTTC 윈도우 내의 SS/PBCH 블록 전송을 위한 가능한 위치 수를 결정하는 예들. 표 2 D_DTTC SS/PBCH 블록의 SCS X 4 ms 15 kHz 8 4 ms 30 kHz 16 4 ms 60 kHz 32 5 ms 15 kHz 10 5 ms 30 kHz 20 5 ms 60 kHz 40 10 ms 15 kHz 20 10 ms 30 kHz 40 10 ms 60 kHz 80 2.5 ms 60 kHz 20 2 ms 60 kHz 16 8 ms 15 kHz 16 6 ms 15 kHz 12 6 ms 30 kHz 24 6 ms 60 kHz 48 3 ms 30 kHz 12 3 ms 15 kHz 6 1.5 ms 60 kHz 12 2 ms 15 kHz 4 2 ms 30 kHz 8 1 ms 15 kHz 2 1 ms 30 kHz 4 0.5 ms 15 kHz 1 0.5 ms 30 kHz 2 0.25 ms 30 Hz 1 다음의 예들 및/또는 이들의 조합들 중 적어도 하나가 타이밍 및/또는 QCL 가정을 결정하기 위해 지원될 수 있 다. 일 예에서, DTTC 윈도우(예를 들어, 0 ≤ i_t ≤ N_t-1) 내의 SS/PBCH 블록의 가능한 위치의 인덱스를 나타내는 N_t 타이밍 가설 중 하나는 대응하는 SS/PBCH 블록에서 PBCH의 DMRS 시퀀스에 의해 UE에게 직접 표시되며, 이것 은 주어진 셀에 대해 DMRS 시퀀스의 수가 N_t와 같고, 각 시퀀스는 DTTC 윈도우 내의 잠재적 SS/PBCH 블록 위치 에 대응함을 의미한다. UE가 수신된 SS/PBCH 블록에서 PBCH의 DMRS 시퀀스를 검출하면, UE는 DMRS 시퀀스의 인 덱스를 기반으로 타이밍(예를 들어, DTTC 윈도우 내의 타이밍 위치)을 결정할 수 있다. 이러한 예에서, N_t가 독립형과 비독립형 동작들에 대해 다를 수 있고/있거나, N_t가 비독립형 동작을 위해 SS/PBCH 블록의 서로 다른 구성된 SCS에 대해 다를 수 있는 경우, DMRS 시퀀스의 수는 상기한 시나리오들에 대 해 상이할 수 있다. 주어진 셀에 대해, 더 작은 N_t에 대한 PBCH의 대응하는 DMRS 시퀀스는 더 큰 N_t에 대한 PBCH의 DMRS 시퀀스의 하위 세트이다. 셀이 SCS_SSB1인 SS/PBCH 블록의 제 1 SCS에 대해 N_t1 개의 DMRS 시퀀 스를 갖고, SCS_SSB2인 SS/PBCH 블록의 제 2 SCS에 대해 N_t2 개의 DMRS 시퀀스를 갖는 경우(여기서 N_t1> N_t2), SCS_SSB2에 대한 N_t2 DMRS 시퀀스의 세트는 SCS_SSB1에 대한 N_t1 DMRS 시퀀스 세트의 하위 세트이다. 일 예에서, 동일하게 주어진 셀 ID에 대하여, SCS_SSB2에 대한 N_t2 DMRS 시퀀스 세트에서 i_t에 대응하는 DMRS 시퀀스(여기서 0 ≤ i_t ≤ N_t2-1)는, SCS_SSB1에 대한 N_t1 DMRS 시퀀스 세트에서 i_t에 대응하는 DMRS 시퀀 스와 동일하다. 다른 예에서, SS/PBCH 블록의 가능한 위치의 인덱스를 나타내는 N_t 타이밍 가설 중 하나(예를 들어, 0 ≤ i_t ≤ N_t-1)는 관련 DSCH의 대응하는 SS/PBCH 블록 및 관련 DSCH의 다른 신호/채널(예를 들면, PBCH 컨텐츠)에서 PBCH의 DMRS 시퀀스의 조합에 의해 UE에게 표시된다. 이러한 예에서, SS/PBCH 블록의 가능한 위치 인덱스(예를 들면, 0 ≤ i_t ≤ N_t-1)의 3 개의 LSB는 PBCH의 DMRS에 의해 전달되고, 나머지 부분은 PBCH의 컨텐츠( 예를 들어, PBCH 페이로드이지만 MIB에는 없음)에 의해 전달된다. 예를 들어, MIB가 아닌 PBCH 페이로드에서의 필드 는 해당되는 경우(예를 들면, N_t>8인 경우) DTTC 윈도우 내의 SS/PBCH 블록의 가능한 위치 인덱스의 4 번째 LSB를 나타내는데 사용되며, MIB가 아닌 PBCH 페이로드에서의 필드 는 해당되는 경우(예를 들면, N_t>16인 경우) DTTC 윈도우 내의 SS/PBCH 블록의 가능 한 위치 인덱스의 5 번째 LSB를 나타내는데 사용된다. 주어진 셀에 대해, PBCH의 DMRS 시퀀스의 수는 이 예에서 8과 같다. UE가 수신된 SS/PBCH 블록에서 PBCH의 DMRS 시퀀스를 검출하고 PBCH의 컨텐츠에 의해 전달되는 타이밍 정보를 디코딩하면, UE는 8*i_PBCH+i_SSB를 사 용하여(여기서 i_PBCH는 PBCH의 컨텐츠에 의해 전달되는 디코딩된 타이밍 정보(예를 들면, 해당하는 경우 및 )이며, i_SSB는 대응하는 SS/PBCH 블록에서의 검출된 DMRS 시퀀스 인덱스임) 그 타이밍(예를 들면, DTTC 윈도우 내 SS/PBCH 블록 위치의 인덱스)을 결정할 수 있다. 또 다른 예에서, SS/PBCH 블록의 가능한 위치 인덱스의 일 부분(예를 들면, 0 ≤ i_t ≤ N_t-1)가 PBCH의 DMRS 에 의해 전달되며, 여기서 이 부분은 i_t mod K로 구성될 수 있고 K는 PBCH 컨텐츠(예를 들면, MIB)에서 표시되 고 K ≤ L_max(L_max는 주어진 대역에 대한 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수)이며, 나머지 부분(예를 들면, floor(i_t/K))은 PBCH 컨텐츠(예를 들면, MIB가 아닌 PBCH 컨텐츠)의 다른 필드에 의해 전달된 다. UE가 수신된 SS/PBCH 블록에서 PBCH의 DMRS 시퀀스를 검출하고 PBCH의 컨텐츠에 의해 전달되는 K 및 타이 밍 정보를 디코딩하면, UE는 UE는 K*i_PBCH+i_SSB를 사용하여(여기서 i_PBCH는 PBCH의 컨텐츠에 의해 전달되는 디코딩된 타이밍 정보이며, i_SSB는 대응하는 SS/PBCH 블록에서의 검출된 DMRS 시퀀스 인덱스임) 그 타이밍(예 를 들면, DTTC 윈도우 내 타이밍 위치)을 결정할 수 있다. 이러한 예에서, N_t가 독립형과 비독립형 동작들에 대해 다를 수 있고/있거나, N_t가 비독립형 동작을 위한 SS/PBCH 블록의 서로 다른 구성된 SCS에 대해 다를 수 있는 경우, DMRS 시퀀스의 수는 상기한 시나리오들에 대 해 동일하며, 다른 신호/채널에서의 나머지 타이밍 정보의 표시는 상기한 시나리오들에서 다를 수 있다(예를 들 어, PBCH의 컨텐츠에서 상이한 비트 폭). 예를 들어, N_t가 SS/PBCH 블록의 15 kHz SCS와 30 kHz SCS에 대해 다른 경우(예를 들면, 30 kHz SCS의 N_t는 15 kHz의 N_t의 두 배임), 다른 신호/채널(예를 들면, MIB가 아닌 PBCH 페이로드에 있음)에서의 나머지 타이밍 정보가 서로 다르다(예를 들면, 30 kHz SCS의 비트 수는 15 kHz SCS의 비트 수의 두 배이고, 1 비트는 15 kHz SCS를 위해 예비될 수 있음). 예를 들어, 30 kHz SCS에 대해 N_t = 20인 경우, MIB가 아닌 PBCH 페이로드의 2 비트(예를 들면 및 )가 SS/PBCH 블록의 가능한 위치 인덱스의 5 번째 및 4 번째 LSB를 표시하는데 사용되며; 15 kHz SCS에 대 해 N_t = 10인 경우, MIB가 아닌 PBCH 페이로드의 1 비트(예를 들면 )가 SS/PBCH 블록의 가능한 위치 인덱 스의 4 번째 LSB를 표시하는데 사용된다. 또 다른 예에서, N_t 타이밍 가설 중 하나는 SS/PBCH 블록 인덱스(예를 들면, i_SSB로 표시)와 윈도우 내의 모 든 SS/PBCH 블록에 대해 공통인 타이밍 오프셋(예를 들면, 가능한 SS/PBCH 블록 위치 수 관점에서 O_DSCH로 표 시)으로 표현된다. SS/PBCH 블록 인덱스는 대응하는 SS/PBCH 블록에서 PBCH의 DMRS에 의해 전달될 수 있다(이것은 SS/PBCH 블록 인덱스가 주어진 셀에 대한 DMRS 시퀀스 인덱스에 해당함을 의미함). 공통 타이밍 오프셋은 PBCH의 컨텐츠에 의해 전달될 수 있다(예를 들면, MIB가 아닌 PBCH 페이로드에서). 이 접근 방식에서, PBCH의 DMRS 시퀀스의 수는 SS/PBCH 블록 인덱스의 수와 동일하다. 이 접근 방식에서, O_DSCH를 나타내기 위한 비트 수는 오프셋의 그래뉼래러티에 따라 결정된다. 예를 들어, 오프셋의 그래뉼래러티가 1 개의 가능한 SS/PBCH 블록 위치인 경우, O_DSCH를 나타내기 위한 비트 수는 일 수 있다. 다른 예에서, 오프셋의 그래뉼래러티가 2 개의 가능한 SS/PBCH 블록 위치(예 를 들면, 슬롯)인 경우, O_DSCH를 나타내기 위한 비트 수는 일 수 있다. 또 다른 예에서, 오프 셋의 그래뉼래러티가 4 개의 가능한 SS/PBCH 블록 위치(예를 들어, 2 개의 슬롯, 30 kHz SCS 관점에서 1 ms)인 경우, O_DSCH를 나타내기 위한 비트 수는 일 수 있다. 또 다른 예에서, 오프셋의 그래뉼래러티 가 8 개의 가능한 SS/PBCH 블록 위치(예를 들어, 4 개의 슬롯, 30 kHz SCS 관점에서 2ms)인 경우, O_DSCH를 나 타내기 위한 비트 수는 일 수 있다. 이 접근 방식에서, UE는 SS/PBCH 블록을 수신한 후, DTTC 윈도우 내에서 수신된 SS/PBCH 블록의 위치를 O_DSCH + i_SSB로 결정할 수 있으며, 여기서 O_DSCH는 수신된 SS/PBCH 블록의 PBCH 컨텐츠에 의해 전달되고, i_SSB는 수신된 SS/PBCH 블록의 DMRS 시퀀스에 의해 전달된다. 또 다른 예에서, N_t가 독립형 및 비독립형 동작들에 대해 다를 수 있고/있거나, N_t가 비독립형 동작에 대한 SS/PBCH 블록의 서로 다른 구성된 SCS에 대해 다를 수 있는 경우, DMRS 시퀀스의 수는 상기한 시나리오들에서 동일하며, 공통 타이밍 오프셋의 표시는 상기한 시나리오들에서 다를 수 있다(예를 들면, PBCH의 컨텐츠에서 다 른 비트 폭). 예를 들어, N_t가 SS/PBCH 블록의 15 kHz SCS와 30 kHz SCS에 대해 다른 경우(예를 들면, 30kHz SCS의 N_t는 15kHz의 N_t의 두 배임), 공통 타이밍 오프셋을 나타내는 비트 수(예를 들어, MIB가 아닌 PBCH 페 이로드에서)가 서로 다르다(예를 들어, 30 kHz SCS의 비트 수는 15 kHz SCS의 비트 수의 두 배이고, 1 비트가 15 kHz SCS를 위해 예비될 수 있음). 또 다른 예에서, N_t 타이밍 가설 중 하나는 SS/PBCH 블록 인덱스(예를 들면, i_SSB로 표시)와 윈도우 내의 모 든 SS/PBCH 블록에 대해 공통적인 타이밍 오프셋(예를 들면, O_DSCH로 표시)으로 표현된다. SS/PBCH 블록 인덱 스와 공통 타이밍 오프셋은 모두 대응하는 SS/PBCH 블록에서 PBCH의 DMRS에 의해 전달될 수 있으며, 예를 들어 DMRS 시퀀스의 수는 DTTC 윈도우에서 송신되는 SS/PBCH 블록의 최대 수와 공통 오프셋 O_DSCH의 값들에 대한 수 의 곱과 같다. UE는 수신된 SS/PBCH 블록의 위치를 O_DSCH + i_SSB로 결정할 수 있다. 또 다른 예에서, N_t가 독립형 및 비독립형 동작들에 대해 다를 수 있고/있거나, N_t가 비독립형 동작을 위한 SS/PBCH 블록의 서로 다른 구성된 SCS에 대해 다를 수 있는 경우, DMRS 시퀀스의 수는 상기한 시나리오들에서 동일하며, 공통 타이밍 오프셋의 표시는 상기한 시나리오들에서 다를 수 있다(예를 들면, 서로 다른 비트 폭). 또 다른 예에서, SS/PBCH 블록의 가능한 위치의 인덱스(예를 들어, 0 ≤ i_t ≤ N_t-1)를 나타내는 N_t 타이밍 가설 중 하나는 관련 DSCH의 대응하는 SS/PBCH 블록에서의 PBCH의 DMRS 시퀀스와 DMRS 시퀀스의 매핑 순서(예를 들어, 가장 낮은 RE에서 가장 높은 RE로의 매핑 순서 및 가장 높은 RE에서 가장 낮은 RE로의 매핑 순서가 1 비 트 정보를 나타내는데 사용될 수 있음)의 조합에 의해 UE에게 직접 표시되는 것이다. 일 예에서, SS/PBCH 블록 의 가능한 위치 인덱스(예를 들면, 0 ≤ i_t ≤ N_t-1)의 3 개의 LSB가 PBCH의 DMRS에 의해 전달되고, 나머지 부분은 시퀀스의 매핑 순서에 의해서 표시된다. PBCH의 DMRS 시퀀스의 수는 이 예에서 8과 같다. 또 다른 예에서, N_t가 독립형 및 비독립형 동작들에 대해 다를 수 있고/있거나, N_t가 비독립형 동작을 위한 SS/PBCH 블록의 서로 다른 구성된 SCS에 대해 다를 수 있는 경우, DMRS 시퀀스의 수는 상기한 시나리오들에서 동일하며, 다른 신호/채널에서의 나머지 타이밍 정보의 표시는 상기한 시나리오들에서 다를 수 있다(예를 들어, 정보를 표시하기 위해 매핑 순서를 사용할지 여부). 또 다른 예에서, SS/PBCH 블록의 가능한 위치의 인덱스(예를 들어, 0 ≤ i_t ≤ N_t-1)를 나타내는 N_t 타이밍 가설 중 하나는 관련 DSCH의 대응하는 SS/PBCH 블록에서의 PBCH의 DMRS 시퀀스와 관련 DSCH의 다른 신호/채널 (예를 들면, PBCH 컨텐츠)의 조합에 의해 UE에게 표시되는 것이다. 일 예에서, SS/PBCH 블록 인덱스가 PBCH의 DMRS에 의해 전달되며, PBCH는 가능한 시작 위치의 그래뉼래러티와 동일한 그룹 크기를 갖는 그룹 인덱스 관점 에서 대응하는 SS/PBCH 블록의 위치를 나타낸다. 예를 들어, 가능한 시작 위치의 그래뉼래러티가 가능한 SS/PBCH 블록 위치 수의 관점에서 G_SSB로 표시되면, 전체 DTTC 윈도우가 0에서 N_t/G_SSB-1까지 인덱싱된 N_t/G_SSB 그룹으로 그룹화될 수 있고, 또한 대응하는 SS/PBCH 블록에 대한 그룹 인덱스가 PBCH 컨텐츠에서 UE에게 표시되며, 이에 따라 UE는 송신된 버스트 내에서 수신된 SS/PBCH 블록의 위치뿐만 아니라 DTTC 윈도우 내 의 타이밍을 결정할 수 있다(예를 들어, 레이트 매칭 목적으로). 또 다른 예에서, 이 실시예의 상기 접근 방식들 중 하나가 NR 사양과 조합될 수 있으며, 이에 따라 이 실시예의 상기 접근 방식은 DTTC 윈도우에서 SS/PBCH 블록에 대한 타이밍 정보를 나타내기 위해 이용되고, NR 사양(예를 들어, PBCH의 DMRS 및 PBCH의 컨텐츠)은 DTTC 외부의 SS/PBCH 블록에 대한 타이밍 정보를 나타내기 위해 사용되 며, 여기서 주어진 셀에서, DTTC 윈도우 내의 SS/PBCH 블록에 대한 DMRS 시퀀스는 DTTC 윈도우 외부의 SS/PBCH 블록에 대한 것과 일치하지 않으며, 수신된 SS/PBCH 블록의 DMRS 시퀀스를 검출하는 것에 의하여, UE는 수신된 SS/PBCH 블록이 DTTC 윈도우 내부에 있는지 또는 외부에 있는지 여부를 구별할 수 있다. 이 접근 방식의 경우, 주어진 셀에 대한 DMRS 시퀀스의 수는 8(예를 들면, NR 사양의 수)과 위의 접근 방식에서의 DMRS 시퀀스의 수를 합한 것과 같다. 일 실시예에서, 주어진 셀(예를 들어, i_SSB로 표시됨)에 대한 대응하는 SS/PBCH 블록에서의 PBCH의 DMRS 시퀀 스의 인덱스는 i_SSB = i_t mod L_max에 의해 결정될 수 있으며, 여기서 i_t는 DTTC 윈도우 내의 SS/PBCH 블록 에 대한 잠재적 위치의 인덱스이고, L_max는 주어진 대역에 대해 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수이다(예를 들면, 7GHz 미만의 비면허 대역의 경우 L_max = 8). 이 실시예에서, SS/PBCH 블록들의 전송 은 LBT로 인해 L_max로 고정된 모듈 값을 갖는 트렁케이션된 SS/PBCH 블록들을 주기적으로 래핑(wrapping)하는 것으로 효과적이다. UE는 또한 대응하는 SS/PBCH 블록(예를 들어, i_SSB)에서의 결정된 PBCH의 DMRS 시퀀스 인 덱스를 기반으로 QCL 가정을 획득할 수 있다. 일 예에서, UE는 동일한 가능 위치 인덱스를 가진 서로 다른 DTTC 윈도우들의 SS/PBCH 블록들이 QCL된 것으로 가정한다. 다른 예에서, UE는 모델링 K 이후에 동일한 인덱스를 갖는 동일 및/또는 상이한 DTTC 윈도우들의 SS/PBCH 블록 들이 QCL된 것으로 가정하고, 여기서 K는 주어진 대역에 대해 구성 가능한 수이고, 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스에 의해 표현될 수 있다. 일 예에서, K는 L_max/k의 형태일 수 있으며, 여기서 L_max는 주어진 대역에 대해 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수이며(예를 들어, 7GHz 미만의 비면허 대역에 대해 L_max = 8), k는 구성 가능한 정수이 고, 이 경우, K는 SS/PBCH 블록들을 소프트 결합할 때 블라인드 검출의 그래뉼래러티를 나타내고, mod K에 대한 모니터링 위치들은 mod L_max에 대한 모니터링 위치들의 상위 세트이다. 다른 예에서, K는 L_max보다 작거나 같은 임의의 정수의 세트 또는 세트의 하위 세트로부터 구성될 수 있으며, 여기서 L_max는 주어진 대역에 대한 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수(예를 들어, 7GHz 미 만의 비면허 대역의 경우 L_max = 8)이다. 일 접근 방식에서, K의 구성은 PBCH의 페이로드(예를 들면, PBCH의 MIB)에 의해 표시된다. 또 다른 접근 방식에서, K의 구성은 RMSI에 의해 표시된다. 또 다른 접근 방식에서, K 의 구성은 실제 송신된 SS/PBCH 블록(들)을 나타내는 RMSI의 비트맵에서 얻을 수 있으며, PBCH에서 명시적인 구 성이 필요하지 않다. 이 예의 한 예에서, K는 7GHz 미만의 비면허 대역에 대해 {4, 8}로부터 PBCH(예를 들면, PBCH의 MIB) 또는 RMSI의 페이로드에서 1 비트를 사용하여 구성 가능할 수 있다. 이 실시예의 다른 예에서, K는 7GHz 미만의 비 면허 대역에 대해 {2, 4, 8}로부터 PBCH(예를 들어, PBCH의 MIB) 또는 RMSI의 페이로드에서 2 비트를 사용하여 구성 가능할 수 있다. 이 실시예의 또 다른 예에서, K는 7GHz 미만의 비면허 대역에 대해 {1, 2, 4, 8}로부터 PBCH(예를 들어, PBCH의 MIB) 또는 RMSI의 페이로드에서 2 비트를 사용하여 구성 가능할 수 있다. 이 실시예의 또 다른 예에서, K는 7GHz 미만의 비면허 대역에 {1, 2, 3, 4, 5, 6, 7, 8}로부터 PBCH(예를 들어, PBCH의 MIB) 또는 RMSI의 페이로 드에서 3 비트를 사용하여 구성 가능할 수 있다. 한 가지 고려 사항에서, K는 주어진 대역에 대해 DTTC 윈도우 내의 실제로 송신된 SS/PBCH 블록의 수와 반드시 동일하지는 않지만, 주어진 대역에 대해 DTTC 윈도우 내의 실제로 송신된 SS/PBCH 블록의 수보다 크거나 같을 수 있으며, 따라서 UE는 주어진 대역에 대한 DTTC 윈도우 내의 실제로 송신된 SS/PBCH 블록의 수가 K보다 클 것 이라고 예상하지 않으며(예를 들어, 실제로 송신된 SS/PBCH 블록(들)을 나타내는 RMSI 및/또는 RRC에서의 비트 맵을 사용하여), 및/또는 UE는 실제 송신된 SS/PBCH 블록(들)(예를 들면, ssb-PositionsInBurst)을 나타내는 RMSI 및/또는 RRC의 비트맵에서 비트가 1의 값을 가질 것이라고 예상하지 않으며, 여기서 이 비트는 인덱스가 K 보다 큰 SS/PBCH 블록에 대응한다.또 다른 고려 사항에서, UE는 실제로 송신된 SS/PBCH 블록(들)을 나타내는 RMSI 및/또는 RRC의 비트맵의 비트는 그 비트가 처음 K 비트 내에 있을 때에만 1의 값을 가질 수 있는 것으로 예상한다. 이 실시예에서, SS/PBCH 블 록들의 전송은 LBT로 인한 K의 모듈에 기초하여 트렁케이션된 SS/PBCH 블록들을 주기적으로 래핑하는 것으로 효 과적이다. 또 다른 고려 사항에서, K가 UE에 구성되지 않은 경우(예를 들어, 서빙 셀에 대한 PBCH 컨텐츠 또는 RMSI에 의 해, 및/또는 이웃 셀에 대한 RRC 파라미터에 의해), UE는 디폴값 K를 가정한다. 예를 들어, UE가 K의 정보를 가지고 있지 않을 수 있는 초기 액세스 절차에서, UE는 디폴트값 K를 가정할 수 있다. 다른 예에서, UE가 K 값 으로 구성되지 않는 RRM 측정 절차(예를 들어, 서빙 셀 또는 인접 셀)에서, UE는 디폴트값 K를 가정할 수 있다. 일 예에서 K의 디폴트값은 8일 수 있다. 다른 예에서 K의 디폴트값은 1일 수 있다. 또 다른 예에서 K의 디폴 트값은 4일 수 있다. 또 다른 예에서 K의 디폴트값은 2일 수 있다. K 표시에 대한 한 가지 접근 방식에서, K 가 PBCH 페이로드에 표시되는 경우, MIB의 새로운 필드를 사용하여 K를 표시할 수 있다. K 표시에 대한 또 다 른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 MIB의 pdcch-ConfigSIB1에서 필드 controlResourceSetZero의 2 개 MSB 또는 2 개 LSB 또는 2 번째 및 3 번째 LSB를 사용하여 표시될 수 있다. K 표시에 대한 또 다른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 MIB의 pdcch-ConfigSIB1에서 필 드 searchSpaceZero의 2 개 MSB 또는 2 개 LSB 또는 2 번째 및 3 번째 LSB를 사용하여 표시될 수 있다. K의 표시를 위한 또 다른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 적어도 MIB에서의 pdcch- ConfigSIB1에서 필드 searchSpaceZero의 1 MSB 또는 LBS, 필드 subCarrierSpacingCommon의 1 비트, 또는 pdcch-ConfigSIB1에서 필드 controlResourceSetZero의 1 MSB 또는 LBS의 조합을 사용하여 표시될 수 있다. K의 표시를 위한 또 다른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 MIB에서의, pdcch- ConfigSIB1에서 필드 controlResourceSetZero의 1 MSB 또는 LSB, 필드 subCarrierSpacingCommon의 1 비트, 또 는 필드 ssb-SubcarrierOffset의 1 MSB 또는 1 LSB의 조합을 사용하여 표시될 수 있다. K 표시를 위한 또 다른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 필드 ssb-SubcarrierOffset의 2 MSB 또는 2 LSB를 사용하여 표시될 수 있다. K의 표시를 위한 또 다른 접근 방식에서, K가 PBCH 페이로드에 표시될 경우, K는 MIB에서 pdcch-ConfigSIB1의 필드 controlResourceSetZero의 1 MSB 또는 LSB와 pdcch-ConfigSIB1의 필드 searchSpaceZero의 1 비트의 조합 을 사용하여 표시될 수 있다. 다른 실시예에서, 주어진 셀에 대한 대응하는 SS/PBCH 블록의 DMRS 시퀀스의 인덱스(예를 들어, i_SSB로 표시됨)는 i_SSB = i_t mod(L_max/G)에 의해 결정될 수 있으며, 여기서 i_t는 그룹 크기가 G인 그룹화된 QCL SS/PBCH 블록들을 송신하기 위한 잠재적 위치의 인덱스이며, L_max는 주어진 대역에 대해 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수이다(예를 들면, 7GHz 미만의 비면허 대역의 경우 L_max = 8). 이러한 실시예에서, SS/PBCH 블록의 전송은 LBT로 인한 L_max/G와 같은 고정된 모듈 값으로 트렁케이션된 SS/PBCH 블록을 주기적으로 래핑하는 것으로 효과적이다. 일 예에서, UE는 동일한 인덱스를 갖는 다른 DTTC 윈도우 내의 SS/PBCH 블록들이 QCL된 것으로 가정하며, 여기 서 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스에 의해 표현될 수 있다. 다른 예에서, UE는 모델링 K 이후 에 동일한 인덱스를 갖는 서로 다른 DTTC 윈도우의 SS/PBCH 블록들이 QCL된 것으로 가정하며, 여기서 K는 PBCH 컨텐츠에서 표시되고, 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스에 의해서 표현될 수 있다. 또 다른 실시예에서, 주어진 셀에 대한 대응하는 SS/PBCH 블록의 DMRS 시퀀스의 인덱스(예를 들어, i_SSB로 표 시됨)는 i_SSB = i_t mod K에 의해 결정될 수 있으며, 여기서 i_t는 SS/PBCH 블록들을 송신하기 위한 잠재적 위 치의 인덱스이고, K는 주어진 대역에 대해 구성 가능한 수이다. 이 실시예의 일 접근 방식에서, K는 L_max/k의 형태일 수 있으며, 여기서 L_max는 주어진 대역에 대해 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대 수이 며(예를 들어, 7GHz 미만 비면허 대역의 경우 L_max = 8), 또한 k는 구성 가능한 정수이고, 이 경우, K는 SS/PBCH 블록들을 소프트 결합할 때 블라인드 검출의 그래뉼래러티를 나타내며, mod K에 대한 모니터링 위치들 은 mod L_max에 대한 모니터링 위치들의 상위 세트이다. 이 실시예의 다른 접근 방식에 대해, K는 L_max보다 작거나 같은 임의의 정수 세트 또는 세트의 하위 세트로부 터 구성될 수 있으며, 여기서 L_max는 주어진 대역에 대한 DTTC 윈도우 내에서 송신되는 SS/PBCH 블록의 최대수이다(예를 들어, 7GHz 미만 비면허 대역의 경우 L_max = 8). 일 접근 방식에서, K의 구성은 PBCH의 페이로드(예를 들면, PBCH의 MIB)에 의해 표시된다. 다른 접근 방식에서, K의 구성은 RMSI에 의해 표시된다. 또 다른 접근 방식에서, K의 구성은 실제로 송신된 SS/PBCH 블록 (들)을 나타내는 RMSI의 비트맵에서 얻을 수 있으며, PBCH에서는 명시적인 구성이 필요하지 않다. 이 실시예의 일 예에서, K는 7GHz 미만의 비면허 대역에 대한 {4, 8}로부터 PBCH(예를 들어, PBCH의 MIB) 또는 RMSI의 페이 로드에서 1 비트를 사용하여 구성 가능할 수 있다. 이 실시예의 다른 예에서, K는 7GHz 미만의 비면허 대역에 대해 {2, 4, 8}로부터 PBCH(예를 들어, PBCH의 MIB) 또는 RMSI의 페이로드에서 2 비트를 사용하여 구성 가능할 수 있다. 이 실시예의 또 다른 예에서, K는 7GHz 미만의 비면허 대역에 대해 {1, 2, 4, 8}로부터 PBCH(예를 들 어, PBCH의 MIB) 또는 RMSI의 페이로드에서 2 비트를 사용하여 구성 가능할 수 있다. 또 다른 예에서, K는 7 GHz 미만의 비면허 대역에 대해 {1, 2, 3, 4, 5, 6, 7, 8}로부터 PBCH(예를 들면, PBCH 의 MIB) 또는 RMSI의 페이로드에서 3 비트를 사용하여 구성 가능할 수 있다. 한 가지 고려 사항에서, K는 주어 진 대역에 대해 DTTC 윈도우 내에서 실제로 송신되는 SS/PBCH 블록의 수와 반드시 동일하지는 않으며, 주어진 대역에 대해 DTTC 윈도우 내에서 실제로 송신되는 SS/PBCH 블록의 수보다 크거나 같을 수 있고, 따라서, UE는 주어진 대역에 대한 DTTC 윈도우 내에서 실제로 송신되는 SS/PBCH 블록의 수가 K보다 클 것이라고 예상하지 않 으며(예를 들어, 실제로 송신되는 SS/PBCH 블록(들)을 나타내는 RMSI 및/또는 RRC에서의 비트맵을 사용하여), 및/또는 UE는 실제 송신되는 SS/PBCH 블록(들)을 나타내는 RMSI 및/또는 RRC의 비트맵에서 비트가 1의 값을 가 질 것이라고 예상하지 않으며, 여기서 이 비트는 인덱스가 K보다 큰 SS/PBCH 블록에 대응한다. 또 다른 고려 사항에서, UE는 실제로 송신되는 SS/PBCH 블록(들)을 나타내는 RMSI 및/또는 RRC의 비트맵의 비트 는 그 비트가 처음 K 비트 내에 있을 때에만 1의 값을 가질 수 있는 것으로 예상한다. 이 실시예에서, SS/PBCH 블록들의 전송은 LBT로 인한 K의 모듈에 기초하여 트렁케이션된 SS/PBCH 블록들을 주기적으로 래핑하는 것으로 효과적이다. 일 예에서, UE는 동일한 인덱스를 가진 서로 다른 DTTC 윈도우들의 SS/PBCH 블록들이 QCL된 것으로 가정하며, 여기서 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스로 표현될 수 있다. 다른 예에서, UE는 모델링 K 이후 에 동일한 인덱스를 갖는 상이한 DTTC 윈도우들의 SS/PBCH 블록들이 QCL된 것으로 가정하고, 여기서 K는 PBCH 컨텐츠 또는 RMSI에서 표시되고, 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스로 표현될 수 있다. 또 다른 고려 사항에서, K가 UE에 구성되지 않은 경우(예를 들어, 서빙 셀에 대한 PBCH 컨텐츠 또는 RMSI에 의해, 및/또 는 이웃 셀에 대한 RRC 파라미터에 의해), UE는 디폴값 K를 가정한다. 예를 들어, UE가 K의 정보를 가지고 있지 않을 수 있는 초기 액세스 절차에서, UE는 디폴트값 K를 가정할 수 있 다. 다른 예에서, UE가 K 값으로 구성되지 않는 RRM 측정 절차(예를 들어, 서빙 셀 또는 인접 셀)에서, UE는 디폴트값 K를 가정할 수 있다. 일 예에서 K의 디폴트값은 8일 수 있다. 다른 예에서 K의 디폴트값은 1일 수 있다. 또 다른 실시예에서, 주어진 셀에 대한 대응하는 SS/PBCH 블록의 DMRS 시퀀스의 인덱스(예를 들어, i_SSB로 표 시됨)는 i_SSB = i_t-O_DSCH에 의해 결정될 수 있으며, 여기서 i_t는 SS/PBCH block에 대한 잠재적 위치의 인 덱스이고, O_DSCH는 LBT로 인한 전체 DSCH에 대한 공통 시간 도메인 오프셋이다. 이러한 실시예에서, SS/PBCH 블록들의 전송은 LBT로 인한 O_DSCH의 그룹 오프셋만큼 시프트되는 것으로서 효과적이다. 일 예에서, UE는 동일한 인덱스를 갖는 서로 다른 DTTC 윈도우들의 SS/PBCH 블록들이 QCL된 것으로 가정하며, 여기서 인덱스는 PBCH의 대응하는 DMRS 시퀀스의 인덱스로 표현될 수 있다. 일 실시예에서, RMSI 및/또는 RRC의 비트맵은 실제로 송신되는 SS/PBCH 블록(들)을 나타내며, 예를 들어, 1의 값을 취하는 비트맵의 i 번째 비트는 DTTC 윈도우 내의 가능한 SS/PBCH 블록 위치들 중 하나에서 SS/PBCH 블록 이 실제로 전송됨을 의미하며, 여기서 K에 대한 모듈로 연산 후 가능한 SS/PBCH 블록 위치들의 인덱스는 i-1과 같고, K는 QCL 결정을 위해 구성된 값이다. 이 실시예에서, 비트맵은 송신하고자 하는 SS/PBCH 블록들로 간주 될 수 있으며, 전송을 위한 실제 위치는 LBT 결과의 영향을 받는다. 다른 실시예에서, RMSI 및/또는 RRC의 비트맵은 관련 SS/PBCH 블록 인덱스를 나타내는 것에 의하여 그룹 크기 G 를 갖는 실제 송신되는 SS/PBCH 블록 그룹들을 나타내며, 예를 들어 1의 값을 취하는 비트맵 내의 G 비트의 i 번째 그룹은 SS/PBCH 블록 인덱스 i-1을 갖는 G QCL된 SS/PBCH 블록들의 그룹이 모두 송신됨을 의미한다. 또 다른 실시예에서, gNB는 DTTC 윈도우 내에서 DSCH의 전송이 규정에 따라 시간 도메인에서 연속적이게 되는 것을 보장할 수 있다(예를 들어, 시간 도메인에서 16 us보다 큰 갭이 없음). 실제로 송신되는 SS/PBCH블록(들)의 표시를 위한 비트맵의 구성이 \"1\"값을 갖는 비연속적인 비트를 갖는 경우, 이것은 SS/PBCH 블록들의 전송들 사이에 갭(들)이 존재함을 의미하며, 다른 신호/채널, 예를 들어 갭(들)을 채우기 위한, RMSI, OSI 또는 페이징의 PDCCH 및/또는 PDSCH이 존재할 수 있다. 예들이 도 12에 나와 있다. 도 12는 본 개시의 실시예들에 따라 시간 도메인에서 채워진 갭을 갖는 비트맵의 예시적인 구성을 도시한 것이다. 도 12에 도시된 비트맵의 구성의 실시예는 단지 설명을 위한 것이다. 도 12에 도시된 하나 이 상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소 는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범 위를 벗어나지 않고 다른 실시예들이 사용된다. 도 12의 예 1과 예 2에서, 비트맵의 구성은 시간 도메인에서 어떠한 갭도 발생시키지 않는다. 도 12의 예 3 및 예 4에서, 비트맵의 구성은 시간 도메인에서 갭(들)을 발생시키며, 전송을 위해 갭(들)을 채우기 위한 다른 신 호/채널을 필요로 한다. 또 다른 실시예에서, DTTC 윈도우 듀레이션 D_DTTC가 5 ms보다 크고(예를 들어, 6 ms), 및/또는 DTTC 윈도우가 하프 프레임 경계를 가로지르도록 구성되는 경우, PBCH 페이로드의 하프 프레임 인디케이터는 DTTC 윈도우에 있 는 모든 SS/PBCH 블록에 대해 변경되지 않는다(예를 들어, DTTC 윈도우 내에서 SS/PBCH 블록을 전송하기 위한 첫 번째 가능 위치에 대응하는 하프 프레임 인디케이터와 항상 동일함). 또 다른 실시예에서, SS/PBCH 블록들의 전송이 모델링 값 K를 기반으로 주기적으로 래핑되는 경우(예를 들어, K 는 L_max 또는 L_max/G로 고정되거나, 또는 본 개시의 실시예들에서와 같이 PBCH 컨텐츠에 표시될 수 있음), 모 델링 값 K 주변의 래핑 내에 대응하는 SS/PBCH 블록의 위치에 대한 표시가 존재한다(예를 들면, K 내에 1에서 K 까지의 위치 표시). 일 예에서, 표시는 PBCH 컨텐츠에 존재한다. 다른 예에서, 표시는 RMSI에 존재한다. 또 다른 실시예에서, SS/PBCH 블록들의 전송이 모델링 값 K를 기반으로 주기적으로 래핑되는 경우(예를 들어, K 는 L_max 또는 L_max/G로 고정되거나, 본 개시의 실시예들에서와 같이 PBCH 컨텐츠에 표시될 수 있음), SS/PBCH 블록들의 버스트 내에 제 1 SS/PBCH 블록의 위치가 표시된다. 일 예에서, 표시는 PBCH 컨텐츠에 존재한다. 다 른 예에서, 표시는 RMSI에 존재한다. 일 예에서, 표시는 제 1 SS/PBCH 블록의 SS/PBCH 블록 인덱스의 관점에서 이루어진다. 다른 예에서, 표시는 플로어(floor)(제 1 SS/PBCH 블록의 SS/PBCH 블록 인덱스/K)이다. 또 다른 예에서, 표시는 플로어(제 1 SS/PBCH 블록의 SS/PBCH 블록 인덱스/L_max)이다. 또 다른 예에서, 표시는 플로어 (제 1 SS/PBCH 블록의 SS/PBCH 블록 인덱스/K)이다. 또 다른 예에서, 표시는 플로어(제 1 SS/PBCH 블록의 SS/PBCH 블록 인덱스/(L_max/G))이다. 또 다른 실시예에서, UE는 RMSI의 컨텐츠가 주파수 계층에 대해 동일하며, RMSI에서 실제로 송신되는 SS/PBCH 블록(들)의 구성은 LBT 결과에 관계없이 동일하게 유지되는 것으로 가정한다. 일 예에서, UE는 LBT로 인한 시프트된 오프셋 정보 또는 래핑 어라운드 및/또는 타이밍의 표시에 기초하여 실제 로 송신되는 SS/PBCH 블록(들)에 대한 RMSI 및/또는 RRC에 있는 비트맵의 컨텐츠를 재해석할 수 있다. 이 예에 서 RMSI 및/또는 RRC의 비트맵은 의도된 실제 송신되는 SS/PBCH 블록들로 이해될 수 있으며, 대응하는 실제 송 신되는 SS/PBCH 블록(예를 들어, SS/PBCH 블록의 DMRS 시퀀스 인덱스로 표시됨)은 LBT로 인한 시프트된 오프셋 정보 또는 래핑 어라운드 및/또는 타이밍의 표시에 기초하여 결정될 수 있다. 예를 들어, SS/PBCH 블록 위치 수로 표현되는 O_DSCH와 같은 공통 타이밍 오프셋이 UE에게 표시되면, UE는, 1의 값을 취하는 비트맵 내의 i 번째 비트는, LBT로 인해 전체 DSCH가 시프트되는 전송 방식에서 인덱스 (O_DSCH + i - 1)를 갖는 SS/PBCH 블록이 실제로 송신됨을 의미한다고 결정할 수 있다. 다른 예에서, SS/PBCH 블록의 전송이 LBT로 인해 K의 모듈을 기반으로 주기적으로 래핑되면(여기서 K가 표시 됨), 비트맵의 i 번째 비트에 대응하는 인덱스 i_SSB가 검출된 SS/PBCH 블록은 실제로 송신되는 SS/PBCH 블록들 을 나타내며, 여기서 i_SSB ≥ K이면 i = i_SSB + 1- K이고, i_SSB < K이면 i = i_SSB + 1이다. 또 다른 실시예에서, RMSI에서 실제로 송신되는 SS/PBCH 블록(들)의 구성은 LBT 결과에 따라 다를 수 있으며, 따라서 동일한 비트맵이 동일한 DTTC 윈도우 내에서 동일한 주파수 계층 상의 실제로 송신되는 모든 SS/PBCH 블 록들에 적용되며, 비트맵은 동일한 주파수 계층 상의 다른 DTTC 윈도우들에서 다를 수 있다. 또 다른 실시예에서, SS/PBCH 블록의 전송이 주기적으로 래핑되는 경우, SS/PBCH 블록들을 포함하는 DSCH의 전 송을 위한 허용 시작 위치는 적어도 RMSI에서 실제 송신되는 SS/PBCH 블록(들)을 나타내는 비트맵의 구성에 따 를 수 있다.도 13은 본 개시의 실시예들에 따라 실제로 송신되는 SS/PBCH 블록들을 나타내는 비트맵에 기초하여 DSCH의 허 용되는 전송 시작의 예를 도시한 것이다. 도 13에 도시된 DSCH의 허용되는 전송 시작의 실시예는 단지 설명을 위한 것이다. 도 13에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회 로로 구현될 수 있거나, 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행하는 하나 이 상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된다. 일 예(예를 들면, 도 13의 예 1)에서, RMSI에서 실제로 송신되는 SS/PBCH 블록(들)을 나타내는 비트맵이 모든 비트에 대해 \"1\" 값을 가지는 경우, DSCH 전송을 위해 가능한 모든 사전 정의된 시작 위치는 LBT 결과를 기반으 로 사용될 수 있다. 다른 예(예를 들면, 도 13의 예 2)에서, RMSI에서 실제로 송신되는 SS/PBCH 블록(들)을 나타내는 비트맵이 모든 비트에 대해 \"1\" 값을 갖지 않는 경우, LBT로 인해 일부 SS/PBCH 블록들이 주기적으로 래핑된 후 시간 도메인에 갭이 있을 수 있다. 갭을 채우기 위해 전송되는 다른 신호(들)/채널(들)이 없는 경우, DSCH 전송이 허용되지 않을 수 있다. 또 다른 예(예를 들면, 도 13의 예 3)에서, RMSI에서 실제로 송신되는 SS/PBCH 블록(들)을 나타내는 비트맵이 모든 비트에 대해 \"1\" 값을 갖지 않는 경우, LBT로 인해 일부 SS/PBCH 블록들이 주기적으로 래핑된 후 시간 도 메인에 갭이 있을 수 있다. 갭을 채우기 위해 송신되는 다른 신호(들)/채널(들)이 있는 경우, DSCH 전송이 허 용될 수 있다. 하나의 시나리오에서, RMSI, OSI 또는 페이징의 QCL되는 PDCCH/PDSCH가 동일한 DTTC 윈도우에서 SS/PBCH 블록을 송신하기 전에 슬롯들에서 다중화되는 것으로 예상되지 않는 경우, 갭에서 다중화된 신호(들)/ 채널(들)은 SS/PBCH 블록들이 나중 슬롯들에서 송신되기 위한 RMSI, OSI, 또는 페이징의 QCL된 PDCCH/PDSCH일 수 없다. 또 다른 실시예에서는, 비트맵 형식으로 실제로 송신되는 SS/PBCH 블록(들)의 표시가 PBCH의 컨텐츠에 존재한다. 하나의 하위 실시예에서, 표시는 동일한 주파수 계층 상의 모든 SS/PBCH 블록에 대해 동일하게 유지 된다. 다른 하위 실시예에서, 표시는 LBT 결과에 따라 다를 수 있으며, 따라서 동일한 DTTC 윈도우 내의 동일 한 주파수 계층 상의 실제 송신되는 모든 SS/PBCH 블록에 대하여 동일한 비트맵 표시가 적용되고, 이 비트맵 표 시는 동일한 주파수 계층 상의 상이한 DTTC 윈도우들에서 다를 수 있다. 또 다른 실시예에서, UE는 이전의 슬롯(들)을 DTTC 윈도우 내에서 수신된 SS/PBCH 블록을 포함하는 슬롯과 비교 하는 것으로부터, 수신된 SS/PBCH 블록과 QCL되는, RMSI, OSI 또는 페이징 중 적어도 하나의 PDCCH 또는 PDSCH 를 수신할 것으로 예상하지 않는다. NR 사양에서는, 주어진 셀에 대해, PBCH의 DMRS 시퀀스의 수가 8 개이며, 이것은 하프 프레임 또는 그 일부의 SS/PBCH 블록 인덱스에 대응한다(예를 들면, FR2에 대한 SS/PBCH 블록 인덱스의 3 LSB). 일 실시예에서, PBCH의 DMRS 시퀀스의 수는 적어도 일부 시나리오에 대해, 주어진 셀에 있어서, 8보다 클 수 있 다. 예를 들어, 주어진 셀에 대한 DMRS 시퀀스의 수(예를 들면, N_DMRS로 표시됨)는 본 개시의 다른 실시예들 에서 N_t(예를 들면, DTTC 윈도우에서 가능한 SS/PBCH 블록 위치의 수 또는 DTTC 윈도우에서 QCL되는 SS/PBCH의 쌍을 전달할 수 있는 위치의 수)와 같을 수 있거나, 또는 본 개시의 다른 실시예들에서 DTTC 윈도우에서 송신되 는 최대 SS/PBCH 블록 수와 공통 오프셋 O_DSCH의 값들에 대한 수의 곱과 같을 수 있다. 이러한 실시예에서, PBCH의 DMRS 시퀀스는 QPSK 변조된 골드 시퀀스(Gold-sequence)에 의해 구성될 수 있다. 골드 시퀀스는 두 개의 M 시퀀스의 XOR이며, 여기서 M 시퀀스 sA(n) 중 하나는 생성기 gA(x) = x31 + x3 + 1 및 초기 조건 cA=1로 생성되고 다른 M 시퀀스 sB는 생성기 gB(x)=x31+x3+x2+x+1 및 초기 조건 cB=c0*(i_t+1)*( +1)+c1*(i_t+1)+mod(N_ID^cell,4)로 생성되며, 여기서 N_ID^cell은 셀 ID이 고, i_t는 0 ≤ i_t ≤ N_DMRS -1인 DMRS 시퀀스에 의해 전달되는 타이밍 정보이며, c0 및 c1은 사전 정의된 정 수이다. QPSK 변조된 골드 시퀀스 s(n)=(1-2*((sA(2*n+Nc) + sB(2*n+Nc)) mod 2))/√2+j*(1-2*(SA(2*n+Nc+1) + sB(2*n+Nc+1)) mod 2))/√2를 만족하는 출력 시프트 오프셋 Nc=1600이 존재할 수 있다. s(n)은 원하는 DMRS 시 퀀스 길이로 트렁케이션되어 DMRS의 해당 RE들에 매핑된다. 일 예에서, N_DMRS = 10이다. 이 N_DMRS 값에 대해, (최대 및/또는 평균) 정규화된 상호 상관의 실수 부분이 최소화되도록 파라미터 c0 및 c1을 선택할 수 있다(인터-셀 및 인트라-셀 시나리오 모두에 대해). 일 예에서,c0 = 2^11이고 c1 = 2^6이다. 다른 예에서, c0 = 1이고 c1 = 2^15이다. 다른 예에서, N_DMRS = 16이다. 이 N_DMRS 값에 대해, (최대 및/또는 평균) 정규화된 상호 상관의 실수 부분이 최소화되도록 파라미터 c0 및 c1을 선택할 수 있다(인터-셀 및 인트라-셀 시나리오 모두에 대해). 일 예에서, c0 = 2^11이고 c1 = 2^6이다. 다른 예에서, c0 = 1이고 c1 = 2^14이다. 또 다른 예에서 c0 = 2^16이고 c1 = 2^3이다. 또 다른 예에서는, N_DMRS = 20이다. 이 N_DMRS 값에 대해, (최대 및/또는 평균) 정규화된 상호 상관의 실수 부분이 최소화되도록 파라미터 c0 및 c1을 선택할 수 있다(인터-셀 및 인트라-셀 시나리오 모두에 대해). 일 예에서, c0 = 2^11이고 c1 = 2^6이다. 다른 예에서, c0 = 2^16이고 c1 = 2^3이다. 또 다른 예에서, c0 = 2^12이고 c1 = 2^4이다. 또 다른 예에서, c0 = 2^16이고 c1 = 2^3이다. 또 다른 예에서, N_DMRS = 12이다. 이 N_DMRS 값에 대해, (최대 및/또는 평균) 정규화된 상호 상관의 실수 부 분이 최소화되도록 파라미터 c0 및 c1을 선택할 수 있다(인터-셀 및 인트라-셀 시나리오 모두에 대해). 일 예 에서, c0 = 2^11이고 c1 = 2^6이다. 다른 예에서는, c0 = 1이고 c1 = 2^15이다. DSCH는 LBT 결과를 기반으로 하는 전송을 위해 DTTC 윈도우 내에서 가능한 여러 위치를 가질 수 있다. DSCH 전 송 시작 위치의 그래뉼래러티는 가능한 SS/PBCH 블록 위치 수로 정의되는 G_SSB로서 표시된다. 예를 들어, G_SSB = 1이면, LBT로 인해 전송이 시프트되거나 래핑되더라도, DTTC 윈도우 내에서 가능한 모든 SS/PBCH 블록 위치가 DSCH 전송의 시작 위치로 사용될 수 있다. 또 다른 예에서, G_SSB = 2인 경우, LBT로 인해 전송이 시프 트되거나 래핑 되더라도, DTTC 윈도우 내에서 가능한 모든 2 개의 SS/PBCH 블록 위치(예를 들면, 슬롯)가 DSCH 전송의 시작 위치로 사용될 수 있다. 또 다른 예에서, G_SSB = 4인 경우, LBT로 인해 전송이 시프트되거나 래핑 되더라도, DTTC 윈도우 내에서 가능 한 모든 4 개의 SS/PBCH 블록 위치(예를 들면, 30 kHz SCS에서 1 ms)가 DSCH 전송의 시작 위치로 사용될 수 있 다. 또 다른 예에서, G_SSB = 8인 경우, LBT로 인해 전송이 시프트되거나 래핑 되더라도, DTTC 윈도우 내에서 가능한 모든 8 개의 SS/PBCH 블록 위치(예를 들면, 30 kHz SCS에서 2 ms)가 DSCH 전송의 시작 위치로 사용될 수 있다. 일 실시예에서, 시작 위치 G_SSB의 그래뉼래러티는 LBT 타입에 의존한다. 예를 들어, Cat2 LBT를 사용하는 경 우(Cat2 LBT 적용 조건을 충족한다고 가정), 시작 위치의 그래뉼래러티는 G_SSB-Cat2이고, Cat4 LBT를 사용하는 경우 시작 위치의 그래뉼래러티는 G_SSB-Cat4이며, 여기서 G_SSB-Cat2는 G_SSB-Cat4와 동일하지 않다(예를 들면, G_SSB-Cat2 > G_SSB-Cat4). 특정 인스턴스의 경우, G_SSB-Cat2 = 4이고, G_SSB-Cat4 = 1이다. 다른 실시예에서, 시작 위치 G_SSB의 그래뉼래러티는 LBT 타입에 관계없이 동일하다. 예를 들어, 시작 위치의 그래뉼래러티는, Cat2 또는 Cat4 LBT가 사용되는지 여부에 관계없이 4이다. 다른 예에서, 시작 위치의 그래뉼 래러티는, Cat2 또는 Cat4 LBT가 사용되는지 여부에 관계없이 1이다. 일 실시예에서, gNB에 의해 획득되는 COT는 DSCH의 스케줄링된 전송 후 남은 듀레이션을 가지며, gNB는 COT 내 에서 전체 DSCH 버스트의 전송을 반복할 수 있고 PBCH에서 반복 횟수를 나타낼 수 있다. 예를 들어, 표시는 MIB가 아닌 PBCH 컨텐츠에 존재한다. 예를 들어, 반복 횟수에는 상한이 존재한다(예를 들면, PBCH에서 표시의 비트 폭에 따름). 다른 실시예에서, DTTC 윈도우 내에서 SS/PBCH 블록의 전송이 반복될 수 있으며, PBCH에서 반복 횟수가 표시된 다. 예를 들어, PBCH는 G와 같은 반복 횟수를 나타내며, UE는 모든 G SS/PBCH 블록이 반복적으로 송신되고 QCL 되는 것으로 가정한다. 다음 접근 방식들 중 하나 이상이 NR-U에 대한 타이밍 및 QCL 가정 표시를 위해 지원될 수 있다. 일 실시예에서, SFN의 4 번째 LSB가 NR-U에 대한 MIB에 존재하고, 이에 따라 LBT 관련 타이밍 정보 및/또는 QCL 가정 정보를 표시하기 위한 하나 이상의 비트가있을 수 있으며, 여기서 이 하나 이상의 비트는 MIB에 포함되지 않지만 PBCH 페이로드에는 포함된다. 다른 실시예에서, MIB에 대한 비트 폭이 NR-U에 대해 16으로 결정되며, 이에 따라 LBT 관련 타이밍 정보 및/또 는 QCL 가정 정보를 표시하기 위한 더 많은 비트(예를 들어, 8 비트보다 많은 비트)가 있을 수 있다. 또 다른 실시예에서, L_max가 4일 수 있고, 하프 무선 프레임 인디케이터는 PBCH의 DMRS 시퀀스에 의해 전달되 며, 이에 따라 PBCH 컨텐츠에 하프 프레임의 표시가 존재하지 않으며, 절감된 비트는 LBT 관련 타이밍 정보 및/또는 QCL 가정 정보를 표시하기 위한 것일 수 있고, 여기서 이 하나 이상의 비트는 MIB에 포함되지 않고 PBCH 페이로드에 포함된다. 도 14는 UE(예를 들어,도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는, 본 개시의 실시예들에 따른 디스커버리 신호 및 채널의 타이밍 구성을 위한 방법의 예를 도시한 것이다. 도 14에 도시된 방법(140 0)의 실시예는 단지 설명을 위한 것이다. 도 14에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령을 실행 하는 하나 이상의 프로세서에 의해 구현될 수 있다. 본 개시의 범위를 벗어나지 않고 다른 실시예들이 사용된 다. 도 14에 도시된 바와 같이, 방법은 단계 1402에서 시작한다. 단계 1402에서, UE는 윈도우 주기, 윈도우 듀레이션 및 윈도우 오프셋에 기초하여 디스커버리 신호 및 채널(DSCH) 전송 윈도우들의 세트를 결정한다. 단계 1402에서, DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우에 대한 윈도우 오프셋이 고정되고, DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우가 하프 프레임의 경계에서 시작된다. 이어서, UE는, 단계 1404에서, DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에서 QCL되는 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록들의 제 1 세트를 결정하며, 여기서 SS/PBCH 블록들의 제 1 세트는 QCL된다(quasi-co-located). 다음으로, UE는, 단계 1404에서, 적어도 2 개의 DSCH 전송 윈도우에 걸쳐 QCL되는 SS/PBCH 블록들의 제 2 세트 를 결정하고, 이 적어도 2 개의 DSCH 전송 윈도우는 DSCH 전송 윈도우들의 세트의 상이한 DSCH 윈도우들이다. 이 단계 1404에서, SS/PBCH 블록들의 제 2 세트가 QCL된다. 일 실시예에서, SS/PBCH 블록들의 제 1 세트 내의 제 1 SS/PBCH 블록들이 (I mod K) 의 동일한 값을 포함하는 경우, SS/PBCH 블록들의 제 1 세트가 QCL된 것으로 결정되고; SS/PBCH 블록들의 제 2 세트 내의 제 2 SS/PBCH 블록들이 (I mod K)의 동일한 값을 포함하는 경우, SS/PBCH 블록들의 제 2 세트가 QCL된 것으로 결정되며, 여기 서 I는 제 1 SS/PBCH 블록들 또는 제 2 SS/PBCH 블록들의 PBCH와 연관된 DMRS 시퀀스의 인덱스이고, K는 제 1 필드 subCarrierSpacingCommon와 제 2 필드 ssb-SubcarrierOffset의 최하위 비트(LSB)의 조합을 기반으로 {1, 2, 4, 8} 중 하나로 결정되며, 여기서 제 1 필드 및 제 2 필드는 SS/PBCH들의 제 1 및 제 2 세트의 마스터 정보 블록(MIB)에 포함되어 있다. 마지막으로 단계 1408에서, UE는 결정된 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에 있는 SS/PBCH 블 록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트의 QCL 정보에 기초하여, 공유 스펙트럼 채널 액세스를 지원 하는 다운링크 채널을 통해 기지국(BS)으로부터, SS/PBCH 블록들의 제 1 세트 또는 SS/PBCH 블록들의 제 2 세트 에 위치하는 적어도 하나의 SS/PBCH 블록을 수신한다. 일 실시예에서, UE는 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우에 대한 윈도우 주기를, DSCH 전송 윈도우 내의 적어도 하나의 SS/PBCH 블록의 주기로서 결정한다. 이러한 실시예에서, UE는 결정된 DSCH 전송 윈도우들 의 세트 밖에서는 적어도 하나의 SS/PBCH 블록을 수신하지 않는다. 일 실시예에서, UE는 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치들에 기초하 여, 적어도 하나의 SS/PBCH 블록을 수신한다. 이러한 실시예에서, DSCH 전송 윈도우들의 세트의 DSCH 전송 윈 도우 내의 후보 SS/PBCH 블록 위치의 수는 적어도 하나의 SS/PBCH 블록의 서브캐리어 간격(SCS)에 기초하여 결 정되며, DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에 있는 후보 SS/PBCH 블록 위치의 최대 개수는 30 kHz로서의 적어도 하나의 SS/PBCH 블록의 SCS에 대해 20 개이고, 15 kHz로서의 적어도 하나의 SS/PBCH 블록의 SCS에 대해 10 개인 것으로 결정된다. 일 실시예에서, UE는 DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내의 후보 SS/PBCH 블록 위치의 인덱스에 기초하여, 수신된 적어도 하나의 SS/PBCH 블록의 타이밍 인스턴스를 결정한다. 이러한 실시예에서, 후보 SS/PBCH 블록 위치의 인덱스의 3 개의 최하위 비트(LSB)는 수신된 적어도 하나의 SS/PBCH 블록의 PBCH와 연관된 복조 기준 신호(DMRS)에 기초하여 결정되고; DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에 있는 후보 SS/PBCH 블록 위치의 최대 개수가 10 개 또는 20 개인 경우, 후보 SS/PBCH 블록 위 치의 인덱스의 4 개의 LSB는 수신된 적어도 하나의 SS/PBCH 블록의 PBCH의 페이로드에 있는 비트 에 기초하 여 결정되며; DSCH 전송 윈도우들의 세트의 DSCH 전송 윈도우 내에 있는 후보 SS/PBCH 블록 위치의 최대 개수가 20 개인 경우, 후보 SS/PBCH 블록 위치의 인덱스의 5 개의 LSB는 수신된 적어도 하나의 SS/PBCH 블록의 PBCH의페이로드에 있는 비트 에 기초하여 결정된다. 본 개시가 예시적인 실시예로 설명되었지만, 다양한 변경 및 수정이 당업자에게 제안될 수 있다. 본 개시는 첨 부된 청구항들의 범위 내에 있는 그러한 변경 및 수정을 포함하도록 의도된다. 본 출원에서의 설명은 임의의 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 암시하 는 것으로 해석되지 않아야 한다. 특허된 주제(patented subject matter)의 범위는 청구항에 의해서만 정의된 다. 더욱이, 어떠한 청구항도 정확한 단어 \"위한 수단(means for)\" 다음에 분사(participle)가 따르지 않으면 35 U.S.C.§112(f)를 행사하도록 의도되지 않는다."}
{"patent_id": "10-2021-7012029", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시 및 그 이점의 보다 완전한 이해를 위해, 첨부된 도면과 관련하여 취해진 다음의 설명을 참조하며, 여기 서 유사한 참조 번호는 유사한 부분을 나타낸다. 도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시한 것이다. 도 2는 본 개시의 실시예들에 따른 예시적인 gNB를 도시한 것이다. 도 3은 본 개시의 실시예들에 따른 예시적인 UE를 도시한 것이다. 도 4는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한 것이다. 도 5는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한 것이다. 도 6은 본 개시의 실시예들에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한 것이다. 도 7은 본 개시의 실시예들에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시 한 것이다. 도 8은 본 개시의 실시예들에 따른 LAA에서의 LBT(listen-before-talk) 기반 채널 액세스 절차에 대한 예시적인 흐름도를 도시한 것이다. 도 9는 본 개시의 실시예들에 따른 예시적인 DSCH 전송 타이밍 구성을 도시한 것이다. 도 10은 본 개시의 실시예들에 따른 잠재적 SSPBSH 블록의 스케일 가능한 수를 갖는 예시적인 최대 DTTC 윈도우 듀레이션을 도시한 것이다.도 11은 본 개시의 실시예들에 따른 스케일 가능한 DTTC 윈도우 듀레이션을 갖는 예시적인 고정된 수의 잠재적 SS/PBCH 블록 위치를 도시한 것이다. 도 12는 본 개시의 실시예들에 따른 시간 도메인에서 채워진 갭을 갖는 비트맵의 예시적인 구성을 도시한 것이다. 도 13은 본 개시의 실시예들에 따른 실제 송신되는 SS/PBCH 블록들을 나타내는 비트맵에 기초하여 DSCH의 전송 시작이 허용되는 예를 도시한 것이다. 도 14는 본 개시의 실시예들에 따른 디스커버리 신호 및 채널의 타이밍 구성을 위한 방법의 예를 도시한 것이다."}
