Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_GBOX_CC,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
System,RST_N,BOOT_RST_N,A2,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Chip Reset,1.8V-3.3V,,RST_N,BOOT_RST_N,Chip Reset,N
System,XIN,BOOT_CLK,B1,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Crystal Clock,1.8V-3.3V,,CLK,BOOT_CLK,Crystal Clock,N
System,TESTMODE,GND,C1,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Testmode pin,1.8V-3.3V,,GND,GND,Testmode pin,N
System,Bootm0,BOOT_M_0,B3,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_0,Boot mode pin,N
System,Bootm1,BOOT_M_1,B4,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_1,Boot mode pin,N
System,Bootm2,BOOT_M_2,C2,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,,,M,BOOT_M_2,Boot mode pin,N
System,CLKSEL_0,BOOT_CLKSEL_0,B2,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,,,CLKSEL,BOOT_CLKSEL_0,Clock select pin,N
System,CLKSEL_1,BOOT_CLKSEL_1,A3,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,1.8V-3.3V,,CLKSEL,BOOT_CLKSEL_1,Clock select pin,N
JTAG,JTAG_TDI,BOOT_JTAG_TDI,B6,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Data Input,1.8V-3.3V,,JTAG_TDI,BOOT_JTAG_TDI,JTAG Data Input,N
JTAG,JTAG_TDO,BOOT_JTAG_TDO,A6,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,JTAG Data Output,1.8V-3.3V,,JTAG_TDO,BOOT_JTAG_TDO,JTAG Data Output,N
JTAG,JTAG_TMS,BOOT_JTAG_TMS,B5,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG TMS Bit,1.8V-3.3V,,JTAG_TMS,BOOT_JTAG_TMS,JTAG TMS Bit,N
JTAG,JTAG_TCK,BOOT_JTAG_TCK,B7,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Clock,1.8V-3.3V,,JTAG_TCK,BOOT_JTAG_TCK,JTAG Clock,N
JTAG,JTAG_TRSTN,BOOT_JTAG_TRSTN,A5,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Reset,1.8V-3.3V,,JTAG_TRSTN,BOOT_JTAG_TRSTN,JTAG Reset,N
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150,5967.8,21000,21000,FPGA_49_44_71,49,44,71,F2A,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280,5967.8,22000,21000,FPGA_49_44_70,49,44,70,F2A,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825,5855.2,23000,21000,FPGA_49_44_69,49,44,69,F2A,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955,5855.2,24000,21000,FPGA_49_44_68,49,44,68,F2A,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085,5855.2,25000,21000,FPGA_49_44_67,49,44,67,F2A,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215,5855.2,26000,21000,FPGA_49_44_66,49,44,66,F2A,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345,5855.2,27000,21000,FPGA_49_44_65,49,44,65,F2A,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760,5742.6,18000,22000,FPGA_49_44_64,49,44,64,F2A,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_49_44_63,49,44,63,F2A,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_49_44_62,49,44,62,F2A,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_49_44_61,49,44,61,F2A,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_49_44_60,49,44,60,F2A,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_49_44_59,49,44,59,F2A,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_49_44_58,49,44,58,F2A,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_49_44_57,49,44,57,F2A,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_49_44_56,49,44,56,F2A,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150,5967.8,21000,21000,FPGA_51_44_71,51,44,71,F2A,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280,5967.8,22000,21000,FPGA_51_44_70,51,44,70,F2A,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825,5855.2,23000,21000,FPGA_51_44_69,51,44,69,F2A,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955,5855.2,24000,21000,FPGA_51_44_68,51,44,68,F2A,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085,5855.2,25000,21000,FPGA_51_44_67,51,44,67,F2A,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215,5855.2,26000,21000,FPGA_51_44_66,51,44,66,F2A,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345,5855.2,27000,21000,FPGA_51_44_65,51,44,65,F2A,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760,5742.6,18000,22000,FPGA_51_44_64,51,44,64,F2A,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_51_44_63,51,44,63,F2A,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_51_44_62,51,44,62,F2A,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_51_44_61,51,44,61,F2A,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_51_44_60,51,44,60,F2A,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_51_44_59,51,44,59,F2A,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_51_44_58,51,44,58,F2A,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_51_44_57,51,44,57,F2A,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_51_44_56,51,44,56,F2A,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_A_0,BOOT_CONFIG_DONE_GPIO_0,D5,6150,5967.8,21000,21000,FPGA_48_44_23,48,44,23,A2F,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,BOOT_CONFIG_ERROR_GPIO_1,C3,6280,5967.8,22000,21000,FPGA_48_44_22,48,44,22,A2F,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,BOOT_UART_TX_GPIO_2,D6,5825,5855.2,23000,21000,FPGA_48_44_21,48,44,21,A2F,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,BOOT_UART_RX_GPIO_3,C5,5955,5855.2,24000,21000,FPGA_48_44_20,48,44,20,A2F,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,BOOT_SPI_CS_GPIO_4,C4,6085,5855.2,25000,21000,FPGA_48_44_19,48,44,19,A2F,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,BOOT_SPI_MOSI_DQ0_GPIO_5,C7,6215,5855.2,26000,21000,FPGA_48_44_18,48,44,18,A2F,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,BOOT_SPI_MISO_DQ1_GPIO_6,D8,6345,5855.2,27000,21000,FPGA_48_44_17,48,44,17,A2F,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,BOOT_SPI_DQ2_GPIO_7,C6,5760,5742.6,18000,22000,FPGA_48_44_16,48,44,16,A2F,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_A_8,GPIO_A_8,,6085,5404.8,25000,23000,FPGA_48_44_15,48,44,15,A2F,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_A_9,GPIO_A_9,,6215,5404.8,26000,23000,FPGA_48_44_14,48,44,14,A2F,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_A_10,GPIO_A_10,,6345,5404.8,27000,23000,FPGA_48_44_13,48,44,13,A2F,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_A_11,GPIO_A_11,,5760,5292.2,18000,24000,FPGA_48_44_12,48,44,12,A2F,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_1,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_A_12,GPIO_A_12,,5890,5292.2,19000,24000,FPGA_51_44_23,51,44,23,A2F,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_2,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_A_13,GPIO_A_13,,6020,5292.2,20000,24000,FPGA_51_44_22,51,44,22,A2F,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_3,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_A_14,GPIO_A_14,,6150,5292.2,21000,24000,FPGA_51_44_21,51,44,21,A2F,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_CTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_A_15,GPIO_A_15,,6280,5292.2,22000,24000,FPGA_51_44_20,51,44,20,A2F,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,UART0_RTS,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
I2C CLK,I2C_SCL,BOOT_I2C_SCL,A8,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_I2C_SCL,,N
SPI CLK,SPI_SCLK,BOOT_SPI_SCLK,B8,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_SPI_SCLK,,N
GPT,GPT_RTC,BOOT_GPT_RTC,C8,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,GPT real time clock,,,0,BOOT_GPT_RTC,,N
CPU_IRQ,,,,,,,,FPGA_36_44_72,36,44,72,F2CLK,clk_fpga_fabric_irq,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
CPU_IRQ,,,,,,,,FPGA_36_44_71,36,44,71,F2A,fpga_clk_irq_src[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_0_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_70,36,44,70,F2A,fpga_clk_irq_src[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_1_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_69,36,44,69,F2A,fpga_clk_irq_src[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_2_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_68,36,44,68,F2A,fpga_clk_irq_src[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_3_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_67,36,44,67,F2A,fpga_clk_irq_src[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_4_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_66,36,44,66,F2A,fpga_clk_irq_src[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_5_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_65,36,44,65,F2A,fpga_clk_irq_src[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_6_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_64,36,44,64,F2A,fpga_clk_irq_src[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_7_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_63,36,44,63,F2A,fpga_clk_irq_src[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_8_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_62,36,44,62,F2A,fpga_clk_irq_src[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_9_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_61,36,44,61,F2A,fpga_clk_irq_src[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_10_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_60,36,44,60,F2A,fpga_clk_irq_src[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_11_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_59,36,44,59,F2A,fpga_clk_irq_src[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_12_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_58,36,44,58,F2A,fpga_clk_irq_src[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_13_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_57,36,44,57,F2A,fpga_clk_irq_src[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_14_o,,
CPU_IRQ,,,,,,,,FPGA_36_44_56,36,44,56,F2A,fpga_clk_irq_src[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_15_o,,
TIMER_IRQ,,,,,,,,FPGA_37_44_23,37,44,23,A2F,fpga_clk_irq_set[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,timer_irq_i,,
USB_IRQ,,,,,,,,FPGA_37_44_22,37,44,22,A2F,fpga_clk_irq_set[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,usb_irq_i,,
ETH_IRQ,,,,,,,,FPGA_37_44_21,37,44,21,A2F,fpga_clk_irq_set[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,eth_irq_i,,
UART0_IRQ,,,,,,,,FPGA_37_44_20,37,44,20,A2F,fpga_clk_irq_set[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart0_irq_i,,
UART1_IRQ,,,,,,,,FPGA_36_44_23,36,44,23,A2F,fpga_clk_irq_set[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart1_irq_i,,
SPI_IRQ,,,,,,,,FPGA_36_44_22,36,44,22,A2F,fpga_clk_irq_set[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,spi_irq_i,,
I2C_IRQ,,,,,,,,FPGA_36_44_21,36,44,21,A2F,fpga_clk_irq_set[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,i2c_irq_i,,
GPIO_IRQ,,,,,,,,FPGA_36_44_20,36,44,20,A2F,fpga_clk_irq_set[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_irq_i,,
DMA_IRQ,,,,,,,,FPGA_36_44_19,36,44,19,A2F,fpga_clk_irq_set[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_irq_i,,
DDR_IRQ,,,,,,,,FPGA_36_44_18,36,44,18,A2F,fpga_clk_irq_set[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,ddr_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_36_44_17,36,44,17,A2F,fpga_clk_irq_set[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_0_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_36_44_16,36,44,16,A2F,fpga_clk_irq_set[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_1_irq_i,,
FPGA0_MB_IRQ,,,,,,,,FPGA_36_44_15,36,44,15,A2F,fpga_clk_irq_set[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga0_mb_irq_i,,
FPGA1_MB_IRQ,,,,,,,,FPGA_36_44_14,36,44,14,A2F,fpga_clk_irq_set[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga1_mb_irq_i,,
PUFCC_IRQ,,,,,,,,FPGA_36_44_13,36,44,13,A2F,fpga_clk_irq_set[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,pufcc_irq_i,,
CPU_IRQ,,,,,,,,FPGA_36_44_12,36,44,12,A2F,fpga_clk_irq_set[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_i,,
DMA,,,,,,,,FPGA_36_44_55,36,44,55,F2A,fpga_clk_dma_req[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_0_o,,
DMA,,,,,,,,FPGA_36_44_54,36,44,54,F2A,fpga_clk_dma_req[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_1_o,,
DMA,,,,,,,,FPGA_36_44_53,36,44,53,F2A,fpga_clk_dma_req[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_2_o,,
DMA,,,,,,,,FPGA_36_44_52,36,44,52,F2A,fpga_clk_dma_req[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_4_o,,
DMA,,,,,,,,FPGA_37_44_72,37,44,72,F2CLK,clk_fpga_fabric_dma,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DMA,,,,,,,,FPGA_37_44_19,37,44,19,A2F,fpga_clk_dma_ack [0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_0_i,,
DMA,,,,,,,,FPGA_37_44_18,37,44,18,A2F,fpga_clk_dma_ack [1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_1_i,,
DMA,,,,,,,,FPGA_37_44_17,37,44,17,A2F,fpga_clk_dma_ack [2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_2_i,,
DMA,,,,,,,,FPGA_37_44_16,37,44,16,A2F,fpga_clk_dma_ack [4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_4_i,,
CPU_IRQ,,,,,,,,FPGA_36_44_51,36,44,51,F2A,rst_n_fpga_fabric_irq[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,irq_rst_n_o,,
DMA,,,,,,,,FPGA_36_44_50,36,44,50,F2A,rst_n_fpga_fabric_dma[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_rst_n_o,,
GPIO,,,,,,,,FPGA_51_44_54,51,44,54,F2A,rst_n_fpga_fabric_gpio[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_rst_n_o,,
JTAG,,,,,,,,FPGA_51_44_19,51,44,19,A2F,fpga_jtag_tdi[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdi,,
JTAG,,,,,,,,FPGA_51_44_55,51,44,55,F2A,fpga_jtag_tdo[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdo,,
JTAG,,,,,,,,FPGA_51_44_18,51,44,18,A2F,fpga_jtag_tms[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tms,,
JTAG,,,,,,,,FPGA_51_44_17,51,44,17,A2F,fpga_jtag_trstn[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_trstn,,
GPIO,,,,,,,,FPGA_50_44_72,50,44,72,F2CLK,clk_fpga_fabric_gpio,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GPIO,,,,,,,,FPGA_48_44_23,48,44,23,A2F,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_I,,
GPIO,,,,,,,,FPGA_48_44_22,48,44,22,A2F,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_I,,
GPIO,,,,,,,,FPGA_48_44_21,48,44,21,A2F,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_I,,
GPIO,,,,,,,,FPGA_48_44_20,48,44,20,A2F,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_I,,
GPIO,,,,,,,,FPGA_48_44_19,48,44,19,A2F,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_I,,
GPIO,,,,,,,,FPGA_48_44_18,48,44,18,A2F,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_I,,
GPIO,,,,,,,,FPGA_48_44_17,48,44,17,A2F,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_I,,
GPIO,,,,,,,,FPGA_48_44_16,48,44,16,A2F,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_I,,
GPIO,,,,,,,,FPGA_48_44_15,48,44,15,A2F,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_I,,
GPIO,,,,,,,,FPGA_48_44_14,48,44,14,A2F,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_I,,
GPIO,,,,,,,,FPGA_48_44_13,48,44,13,A2F,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_I,,
GPIO,,,,,,,,FPGA_48_44_12,48,44,12,A2F,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_I,,
GPIO,,,,,,,,FPGA_51_44_23,51,44,23,A2F,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_I,,
GPIO,,,,,,,,FPGA_51_44_22,51,44,22,A2F,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_I,,
GPIO,,,,,,,,FPGA_51_44_21,51,44,21,A2F,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_I,,
GPIO,,,,,,,,FPGA_51_44_20,51,44,20,A2F,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_I,,
GPIO,,,,,,,,FPGA_49_44_71,49,44,71,F2A,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_O,,
GPIO,,,,,,,,FPGA_49_44_70,49,44,70,F2A,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_O,,
GPIO,,,,,,,,FPGA_49_44_69,49,44,69,F2A,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_O,,
GPIO,,,,,,,,FPGA_49_44_68,49,44,68,F2A,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_O,,
GPIO,,,,,,,,FPGA_49_44_67,49,44,67,F2A,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_O,,
GPIO,,,,,,,,FPGA_49_44_66,49,44,66,F2A,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_O,,
GPIO,,,,,,,,FPGA_49_44_65,49,44,65,F2A,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_O,,
GPIO,,,,,,,,FPGA_49_44_64,49,44,64,F2A,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_O,,
GPIO,,,,,,,,FPGA_49_44_63,49,44,63,F2A,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_O,,
GPIO,,,,,,,,FPGA_49_44_62,49,44,62,F2A,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_O,,
GPIO,,,,,,,,FPGA_49_44_61,49,44,61,F2A,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_O,,
GPIO,,,,,,,,FPGA_49_44_60,49,44,60,F2A,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_O,,
GPIO,,,,,,,,FPGA_49_44_59,49,44,59,F2A,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_O,,
GPIO,,,,,,,,FPGA_49_44_58,49,44,58,F2A,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_O,,
GPIO,,,,,,,,FPGA_49_44_57,49,44,57,F2A,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_O,,
GPIO,,,,,,,,FPGA_49_44_56,49,44,56,F2A,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_O,,
GPIO,,,,,,,,FPGA_51_44_71,51,44,71,F2A,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO0_OE,,
GPIO,,,,,,,,FPGA_51_44_70,51,44,70,F2A,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO1_OE,,
GPIO,,,,,,,,FPGA_51_44_69,51,44,69,F2A,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO2_OE,,
GPIO,,,,,,,,FPGA_51_44_68,51,44,68,F2A,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO3_OE,,
GPIO,,,,,,,,FPGA_51_44_67,51,44,67,F2A,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO4_OE,,
GPIO,,,,,,,,FPGA_51_44_66,51,44,66,F2A,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO5_OE,,
GPIO,,,,,,,,FPGA_51_44_65,51,44,65,F2A,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO6_OE,,
GPIO,,,,,,,,FPGA_51_44_64,51,44,64,F2A,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO7_OE,,
GPIO,,,,,,,,FPGA_51_44_63,51,44,63,F2A,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO8_OE,,
GPIO,,,,,,,,FPGA_51_44_62,51,44,62,F2A,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO9_OE,,
GPIO,,,,,,,,FPGA_51_44_61,51,44,61,F2A,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO10_OE,,
GPIO,,,,,,,,FPGA_51_44_60,51,44,60,F2A,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO11_OE,,
GPIO,,,,,,,,FPGA_51_44_59,51,44,59,F2A,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO12_OE,,
GPIO,,,,,,,,FPGA_51_44_58,51,44,58,F2A,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO13_OE,,
GPIO,,,,,,,,FPGA_51_44_57,51,44,57,F2A,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO14_OE,,
GPIO,,,,,,,,FPGA_51_44_56,51,44,56,F2A,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,SOC_GPIO15_OE,,
AHB_M,,,,,,,,FPGA_29_44_72,29,44,72,F2CLK,clk_fpga_ahb,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
AHB_M,,,,,,,,FPGA_29_44_7,29,44,7,A2F,rst_n_fpga_ahb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,hresetn_i,,
AHB_M,,,,,,,,FPGA_31_44_71,31,44,71,F2A,fpga_hm_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_0_o,,
AHB_M,,,,,,,,FPGA_31_44_70,31,44,70,F2A,fpga_hm_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_1_o,,
AHB_M,,,,,,,,FPGA_31_44_69,31,44,69,F2A,fpga_hm_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_2_o,,
AHB_M,,,,,,,,FPGA_31_44_68,31,44,68,F2A,fpga_hm_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_3_o,,
AHB_M,,,,,,,,FPGA_31_44_67,31,44,67,F2A,fpga_hm_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_4_o,,
AHB_M,,,,,,,,FPGA_31_44_66,31,44,66,F2A,fpga_hm_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_5_o,,
AHB_M,,,,,,,,FPGA_31_44_65,31,44,65,F2A,fpga_hm_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_6_o,,
AHB_M,,,,,,,,FPGA_31_44_64,31,44,64,F2A,fpga_hm_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_7_o,,
AHB_M,,,,,,,,FPGA_30_44_71,30,44,71,F2A,fpga_hm_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_8_o,,
AHB_M,,,,,,,,FPGA_30_44_70,30,44,70,F2A,fpga_hm_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_9_o,,
AHB_M,,,,,,,,FPGA_30_44_69,30,44,69,F2A,fpga_hm_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_10_o,,
AHB_M,,,,,,,,FPGA_30_44_68,30,44,68,F2A,fpga_hm_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_11_o,,
AHB_M,,,,,,,,FPGA_30_44_67,30,44,67,F2A,fpga_hm_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_12_o,,
AHB_M,,,,,,,,FPGA_30_44_66,30,44,66,F2A,fpga_hm_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_13_o,,
AHB_M,,,,,,,,FPGA_30_44_65,30,44,65,F2A,fpga_hm_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_14_o,,
AHB_M,,,,,,,,FPGA_30_44_64,30,44,64,F2A,fpga_hm_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_15_o,,
AHB_M,,,,,,,,FPGA_30_44_63,30,44,63,F2A,fpga_hm_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_16_o,,
AHB_M,,,,,,,,FPGA_30_44_62,30,44,62,F2A,fpga_hm_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_17_o,,
AHB_M,,,,,,,,FPGA_30_44_61,30,44,61,F2A,fpga_hm_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_18_o,,
AHB_M,,,,,,,,FPGA_30_44_60,30,44,60,F2A,fpga_hm_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_19_o,,
AHB_M,,,,,,,,FPGA_30_44_59,30,44,59,F2A,fpga_hm_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_20_o,,
AHB_M,,,,,,,,FPGA_30_44_58,30,44,58,F2A,fpga_hm_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_21_o,,
AHB_M,,,,,,,,FPGA_30_44_57,30,44,57,F2A,fpga_hm_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_22_o,,
AHB_M,,,,,,,,FPGA_30_44_56,30,44,56,F2A,fpga_hm_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_23_o,,
AHB_M,,,,,,,,FPGA_30_44_55,30,44,55,F2A,fpga_hm_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_24_o,,
AHB_M,,,,,,,,FPGA_30_44_54,30,44,54,F2A,fpga_hm_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_25_o,,
AHB_M,,,,,,,,FPGA_30_44_53,30,44,53,F2A,fpga_hm_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_26_o,,
AHB_M,,,,,,,,FPGA_30_44_52,30,44,52,F2A,fpga_hm_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_27_o,,
AHB_M,,,,,,,,FPGA_30_44_51,30,44,51,F2A,fpga_hm_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_28_o,,
AHB_M,,,,,,,,FPGA_30_44_50,30,44,50,F2A,fpga_hm_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_29_o,,
AHB_M,,,,,,,,FPGA_30_44_49,30,44,49,F2A,fpga_hm_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_30_o,,
AHB_M,,,,,,,,FPGA_30_44_48,30,44,48,F2A,fpga_hm_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_haddr_31_o,,
AHB_M,,,,,,,,FPGA_31_44_63,31,44,63,F2A,fpga_hm_hburst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_)_o,,
AHB_M,,,,,,,,FPGA_31_44_62,31,44,62,F2A,fpga_hm_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_1_o,,
AHB_M,,,,,,,,FPGA_31_44_61,31,44,61,F2A,fpga_hm_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hburst_2_o,,
AHB_M,,,,,,,,FPGA_31_44_59,31,44,59,F2A,fpga_hm_hprot [0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_0_o,,
AHB_M,,,,,,,,FPGA_31_44_58,31,44,58,F2A,fpga_hm_hprot [1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_1_o,,
AHB_M,,,,,,,,FPGA_31_44_57,31,44,57,F2A,fpga_hm_hprot [2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_2_o,,
AHB_M,,,,,,,,FPGA_31_44_56,31,44,56,F2A,fpga_hm_hprot [3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hprot_3_o,,
AHB_M,,,,,,,,FPGA_31_44_23,31,44,23,A2F,fpga_hm_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_0_i,,
AHB_M,,,,,,,,FPGA_31_44_22,31,44,22,A2F,fpga_hm_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_1_i,,
AHB_M,,,,,,,,FPGA_31_44_21,31,44,21,A2F,fpga_hm_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_2_i,,
AHB_M,,,,,,,,FPGA_31_44_20,31,44,20,A2F,fpga_hm_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_3_i,,
AHB_M,,,,,,,,FPGA_31_44_19,31,44,19,A2F,fpga_hm_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_4_i,,
AHB_M,,,,,,,,FPGA_31_44_18,31,44,18,A2F,fpga_hm_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_5_i,,
AHB_M,,,,,,,,FPGA_31_44_17,31,44,17,A2F,fpga_hm_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_6_i,,
AHB_M,,,,,,,,FPGA_31_44_16,31,44,16,A2F,fpga_hm_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_7_i,,
AHB_M,,,,,,,,FPGA_31_44_15,31,44,15,A2F,fpga_hm_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_8_i,,
AHB_M,,,,,,,,FPGA_31_44_14,31,44,14,A2F,fpga_hm_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_9_i,,
AHB_M,,,,,,,,FPGA_31_44_13,31,44,13,A2F,fpga_hm_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_10_i,,
AHB_M,,,,,,,,FPGA_31_44_12,31,44,12,A2F,fpga_hm_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_11_i,,
AHB_M,,,,,,,,FPGA_31_44_11,31,44,11,A2F,fpga_hm_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_12_i,,
AHB_M,,,,,,,,FPGA_31_44_10,31,44,10,A2F,fpga_hm_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_13_i,,
AHB_M,,,,,,,,FPGA_31_44_9,31,44,9,A2F,fpga_hm_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_14_i,,
AHB_M,,,,,,,,FPGA_31_44_8,31,44,8,A2F,fpga_hm_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_15_i,,
AHB_M,,,,,,,,FPGA_30_44_22,30,44,22,A2F,fpga_hm_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_16_i,,
AHB_M,,,,,,,,FPGA_30_44_21,30,44,21,A2F,fpga_hm_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_17_i,,
AHB_M,,,,,,,,FPGA_30_44_20,30,44,20,A2F,fpga_hm_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_18_i,,
AHB_M,,,,,,,,FPGA_30_44_19,30,44,19,A2F,fpga_hm_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_19_i,,
AHB_M,,,,,,,,FPGA_30_44_18,30,44,18,A2F,fpga_hm_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_20_i,,
AHB_M,,,,,,,,FPGA_30_44_17,30,44,17,A2F,fpga_hm_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_21_i,,
AHB_M,,,,,,,,FPGA_30_44_16,30,44,16,A2F,fpga_hm_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_22_i,,
AHB_M,,,,,,,,FPGA_30_44_15,30,44,15,A2F,fpga_hm_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_23_i,,
AHB_M,,,,,,,,FPGA_30_44_14,30,44,14,A2F,fpga_hm_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_24_i,,
AHB_M,,,,,,,,FPGA_30_44_13,30,44,13,A2F,fpga_hm_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_25_i,,
AHB_M,,,,,,,,FPGA_30_44_12,30,44,12,A2F,fpga_hm_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_26_i,,
AHB_M,,,,,,,,FPGA_30_44_11,30,44,11,A2F,fpga_hm_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_27_i,,
AHB_M,,,,,,,,FPGA_30_44_10,30,44,10,A2F,fpga_hm_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_28_i,,
AHB_M,,,,,,,,FPGA_30_44_9,30,44,9,A2F,fpga_hm_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_29_i,,
AHB_M,,,,,,,,FPGA_30_44_8,30,44,8,A2F,fpga_hm_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_30_i,,
AHB_M,,,,,,,,FPGA_30_44_7,30,44,7,A2F,fpga_hm_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hrdata_31_i,,
AHB_M,,,,,,,,FPGA_30_44_23,30,44,23,A2F,fpga_hm_hready[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hready_i,,
AHB_M,,,,,,,,FPGA_31_44_7,31,44,7,A2F,fpga_hm_hresp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hresp_i,,
AHB_M,,,,,,,,FPGA_31_44_54,31,44,54,F2A,fpga_hm_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_0_o,,
AHB_M,,,,,,,,FPGA_31_44_53,31,44,53,F2A,fpga_hm_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_1_o,,
AHB_M,,,,,,,,FPGA_31_44_52,31,44,52,F2A,fpga_hm_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hsize_2_o,,
AHB_M,,,,,,,,FPGA_31_44_51,31,44,51,F2A,fpga_hm_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_htrans_0_o,,
AHB_M,,,,,,,,FPGA_31_44_50,31,44,50,F2A,fpga_hm_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_htrans_1_o,,
AHB_M,,,,,,,,FPGA_33_44_71,33,44,71,F2A,fpga_hm_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_0_o,,
AHB_M,,,,,,,,FPGA_33_44_70,33,44,70,F2A,fpga_hm_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_1_o,,
AHB_M,,,,,,,,FPGA_33_44_69,33,44,69,F2A,fpga_hm_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_2_o,,
AHB_M,,,,,,,,FPGA_33_44_68,33,44,68,F2A,fpga_hm_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_3_o,,
AHB_M,,,,,,,,FPGA_33_44_67,33,44,67,F2A,fpga_hm_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_4_o,,
AHB_M,,,,,,,,FPGA_33_44_66,33,44,66,F2A,fpga_hm_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_5_o,,
AHB_M,,,,,,,,FPGA_33_44_65,33,44,65,F2A,fpga_hm_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_6_o,,
AHB_M,,,,,,,,FPGA_33_44_64,33,44,64,F2A,fpga_hm_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_7_o,,
AHB_M,,,,,,,,FPGA_33_44_63,33,44,63,F2A,fpga_hm_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_8_o,,
AHB_M,,,,,,,,FPGA_33_44_62,33,44,62,F2A,fpga_hm_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_9_o,,
AHB_M,,,,,,,,FPGA_33_44_61,33,44,61,F2A,fpga_hm_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_10_o,,
AHB_M,,,,,,,,FPGA_33_44_60,33,44,60,F2A,fpga_hm_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_11_o,,
AHB_M,,,,,,,,FPGA_32_44_67,32,44,67,F2A,fpga_hm_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_12_o,,
AHB_M,,,,,,,,FPGA_32_44_66,32,44,66,F2A,fpga_hm_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_13_o,,
AHB_M,,,,,,,,FPGA_32_44_65,32,44,65,F2A,fpga_hm_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_14_o,,
AHB_M,,,,,,,,FPGA_32_44_64,32,44,64,F2A,fpga_hm_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_15_o,,
AHB_M,,,,,,,,FPGA_32_44_63,32,44,63,F2A,fpga_hm_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_16_o,,
AHB_M,,,,,,,,FPGA_32_44_62,32,44,62,F2A,fpga_hm_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_17_o,,
AHB_M,,,,,,,,FPGA_32_44_61,32,44,61,F2A,fpga_hm_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_18_o,,
AHB_M,,,,,,,,FPGA_32_44_60,32,44,60,F2A,fpga_hm_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_19_o,,
AHB_M,,,,,,,,FPGA_32_44_59,32,44,59,F2A,fpga_hm_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_20_o,,
AHB_M,,,,,,,,FPGA_32_44_58,32,44,58,F2A,fpga_hm_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_21_o,,
AHB_M,,,,,,,,FPGA_32_44_57,32,44,57,F2A,fpga_hm_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_22_o,,
AHB_M,,,,,,,,FPGA_32_44_56,32,44,56,F2A,fpga_hm_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_23_o,,
AHB_M,,,,,,,,FPGA_32_44_55,32,44,55,F2A,fpga_hm_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_24_o,,
AHB_M,,,,,,,,FPGA_32_44_54,32,44,54,F2A,fpga_hm_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_25_o,,
AHB_M,,,,,,,,FPGA_32_44_53,32,44,53,F2A,fpga_hm_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_26_o,,
AHB_M,,,,,,,,FPGA_32_44_52,32,44,52,F2A,fpga_hm_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_27_o,,
AHB_M,,,,,,,,FPGA_32_44_51,32,44,51,F2A,fpga_hm_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_28_o,,
AHB_M,,,,,,,,FPGA_32_44_50,32,44,50,F2A,fpga_hm_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_29_o,,
AHB_M,,,,,,,,FPGA_32_44_49,32,44,49,F2A,fpga_hm_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_30_o,,
AHB_M,,,,,,,,FPGA_32_44_48,32,44,48,F2A,fpga_hm_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwdata_31_o,,
AHB_M,,,,,,,,FPGA_33_44_59,33,44,59,F2A,fpga_hm_hwrite[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_hwrite_0_o,,
AHB_S,,,,,,,,FPGA_25_44_21,25,44,21,A2F,fpga_hs_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_0_i,,
AHB_S,,,,,,,,FPGA_25_44_20,25,44,20,A2F,fpga_hs_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_1_i,,
AHB_S,,,,,,,,FPGA_25_44_19,25,44,19,A2F,fpga_hs_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_2_i,,
AHB_S,,,,,,,,FPGA_25_44_18,25,44,18,A2F,fpga_hs_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_3_i,,
AHB_S,,,,,,,,FPGA_25_44_17,25,44,17,A2F,fpga_hs_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_4_i,,
AHB_S,,,,,,,,FPGA_25_44_16,25,44,16,A2F,fpga_hs_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_5_i,,
AHB_S,,,,,,,,FPGA_25_44_15,25,44,15,A2F,fpga_hs_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_6_i,,
AHB_S,,,,,,,,FPGA_25_44_14,25,44,14,A2F,fpga_hs_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_7_i,,
AHB_S,,,,,,,,FPGA_25_44_13,25,44,13,A2F,fpga_hs_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_8_i,,
AHB_S,,,,,,,,FPGA_25_44_12,25,44,12,A2F,fpga_hs_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_9_i,,
AHB_S,,,,,,,,FPGA_25_44_11,25,44,11,A2F,fpga_hs_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_10_i,,
AHB_S,,,,,,,,FPGA_25_44_10,25,44,10,A2F,fpga_hs_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_11_i,,
AHB_S,,,,,,,,FPGA_25_44_9,25,44,9,A2F,fpga_hs_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_12_i,,
AHB_S,,,,,,,,FPGA_25_44_8,25,44,8,A2F,fpga_hs_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_13_i,,
AHB_S,,,,,,,,FPGA_25_44_7,25,44,7,A2F,fpga_hs_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_14_i,,
AHB_S,,,,,,,,FPGA_24_44_23,24,44,23,A2F,fpga_hs_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_15_i,,
AHB_S,,,,,,,,FPGA_24_44_22,24,44,22,A2F,fpga_hs_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_16_i,,
AHB_S,,,,,,,,FPGA_24_44_21,24,44,21,A2F,fpga_hs_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_17_i,,
AHB_S,,,,,,,,FPGA_24_44_20,24,44,20,A2F,fpga_hs_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_18_i,,
AHB_S,,,,,,,,FPGA_24_44_19,24,44,19,A2F,fpga_hs_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_19_i,,
AHB_S,,,,,,,,FPGA_24_44_18,24,44,18,A2F,fpga_hs_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_20_i,,
AHB_S,,,,,,,,FPGA_24_44_17,24,44,17,A2F,fpga_hs_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_21_i,,
AHB_S,,,,,,,,FPGA_24_44_16,24,44,16,A2F,fpga_hs_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_22_i,,
AHB_S,,,,,,,,FPGA_24_44_15,24,44,15,A2F,fpga_hs_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_23_i,,
AHB_S,,,,,,,,FPGA_24_44_14,24,44,14,A2F,fpga_hs_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_24_i,,
AHB_S,,,,,,,,FPGA_24_44_13,24,44,13,A2F,fpga_hs_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_25_i,,
AHB_S,,,,,,,,FPGA_24_44_12,24,44,12,A2F,fpga_hs_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_26_i,,
AHB_S,,,,,,,,FPGA_24_44_11,24,44,11,A2F,fpga_hs_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_27_i,,
AHB_S,,,,,,,,FPGA_24_44_10,24,44,10,A2F,fpga_hs_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_28_i,,
AHB_S,,,,,,,,FPGA_24_44_9,24,44,9,A2F,fpga_hs_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_29_i,,
AHB_S,,,,,,,,FPGA_24_44_8,24,44,8,A2F,fpga_hs_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_30_i,,
AHB_S,,,,,,,,FPGA_24_44_7,24,44,7,A2F,fpga_hs_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_31_i,,
AHB_S,,,,,,,,FPGA_26_44_8,26,44,8,A2F,fpga_hs_hburst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_0_i,,
AHB_S,,,,,,,,FPGA_25_44_23,25,44,23,A2F,fpga_hs_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_1_i,,
AHB_S,,,,,,,,FPGA_25_44_22,25,44,22,A2F,fpga_hs_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_2_i,,
AHB_S,,,,,,,,FPGA_26_44_13,26,44,13,A2F,fpga_hs_hprot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_0_i,,
AHB_S,,,,,,,,FPGA_26_44_12,26,44,12,A2F,fpga_hs_hprot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_1_i,,
AHB_S,,,,,,,,FPGA_26_44_11,26,44,11,A2F,fpga_hs_hprot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_2_i,,
AHB_S,,,,,,,,FPGA_26_44_10,26,44,10,A2F,fpga_hs_hprot[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_3_i,,
AHB_S,,,,,,,,FPGA_25_44_71,25,44,71,F2A,fpga_hs_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_0_o,,
AHB_S,,,,,,,,FPGA_25_44_70,25,44,70,F2A,fpga_hs_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_1_o,,
AHB_S,,,,,,,,FPGA_25_44_69,25,44,69,F2A,fpga_hs_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_2_o,,
AHB_S,,,,,,,,FPGA_25_44_68,25,44,68,F2A,fpga_hs_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_3_o,,
AHB_S,,,,,,,,FPGA_25_44_67,25,44,67,F2A,fpga_hs_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_4_o,,
AHB_S,,,,,,,,FPGA_25_44_66,25,44,66,F2A,fpga_hs_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_5_o,,
AHB_S,,,,,,,,FPGA_25_44_65,25,44,65,F2A,fpga_hs_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_6_o,,
AHB_S,,,,,,,,FPGA_25_44_64,25,44,64,F2A,fpga_hs_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_7_o,,
AHB_S,,,,,,,,FPGA_25_44_63,25,44,63,F2A,fpga_hs_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_8_o,,
AHB_S,,,,,,,,FPGA_25_44_62,25,44,62,F2A,fpga_hs_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_9_o,,
AHB_S,,,,,,,,FPGA_24_44_70,24,44,70,F2A,fpga_hs_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_10_o,,
AHB_S,,,,,,,,FPGA_24_44_69,24,44,69,F2A,fpga_hs_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_11_o,,
AHB_S,,,,,,,,FPGA_24_44_68,24,44,68,F2A,fpga_hs_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_12_o,,
AHB_S,,,,,,,,FPGA_24_44_67,24,44,67,F2A,fpga_hs_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_13_o,,
AHB_S,,,,,,,,FPGA_24_44_66,24,44,66,F2A,fpga_hs_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_14_o,,
AHB_S,,,,,,,,FPGA_24_44_65,24,44,65,F2A,fpga_hs_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_15_o,,
AHB_S,,,,,,,,FPGA_24_44_64,24,44,64,F2A,fpga_hs_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_16_o,,
AHB_S,,,,,,,,FPGA_24_44_63,24,44,63,F2A,fpga_hs_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_17_o,,
AHB_S,,,,,,,,FPGA_24_44_62,24,44,62,F2A,fpga_hs_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_18_o,,
AHB_S,,,,,,,,FPGA_24_44_61,24,44,61,F2A,fpga_hs_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_19_o,,
AHB_S,,,,,,,,FPGA_24_44_60,24,44,60,F2A,fpga_hs_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_20_o,,
AHB_S,,,,,,,,FPGA_24_44_59,24,44,59,F2A,fpga_hs_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_21_o,,
AHB_S,,,,,,,,FPGA_24_44_58,24,44,58,F2A,fpga_hs_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_22_o,,
AHB_S,,,,,,,,FPGA_24_44_57,24,44,57,F2A,fpga_hs_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_23_o,,
AHB_S,,,,,,,,FPGA_24_44_56,24,44,56,F2A,fpga_hs_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_24_o,,
AHB_S,,,,,,,,FPGA_24_44_55,24,44,55,F2A,fpga_hs_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_25_o,,
AHB_S,,,,,,,,FPGA_24_44_54,24,44,54,F2A,fpga_hs_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_26_o,,
AHB_S,,,,,,,,FPGA_24_44_53,24,44,53,F2A,fpga_hs_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_27_o,,
AHB_S,,,,,,,,FPGA_24_44_52,24,44,52,F2A,fpga_hs_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_28_o,,
AHB_S,,,,,,,,FPGA_24_44_51,24,44,51,F2A,fpga_hs_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_29_o,,
AHB_S,,,,,,,,FPGA_24_44_50,24,44,50,F2A,fpga_hs_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_30_o,,
AHB_S,,,,,,,,FPGA_24_44_49,24,44,49,F2A,fpga_hs_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_31_o,,
AHB_S,,,,,,,,FPGA_24_44_71,24,44,71,F2A,fpga_hs_hready[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hready_o,,
AHB_S,,,,,,,,FPGA_25_44_61,25,44,61,F2A,fpga_hs_hresp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresp_o,,
AHB_S,,,,,,,,FPGA_26_44_17,26,44,17,A2F,fpga_hs_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_0_i,,
AHB_S,,,,,,,,FPGA_26_44_16,26,44,16,A2F,fpga_hs_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_1_i,,
AHB_S,,,,,,,,FPGA_26_44_15,26,44,15,A2F,fpga_hs_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_2_i,,
AHB_S,,,,,,,,FPGA_26_44_19,26,44,19,A2F,fpga_hs_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_0_i,,
AHB_S,,,,,,,,FPGA_26_44_18,26,44,18,A2F,fpga_hs_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_1_i,,
AHB_S,,,,,,,,FPGA_29_44_22,29,44,22,A2F,fpga_hs_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_0_i,,
AHB_S,,,,,,,,FPGA_29_44_21,29,44,21,A2F,fpga_hs_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_1_i,,
AHB_S,,,,,,,,FPGA_29_44_20,29,44,20,A2F,fpga_hs_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_2_i,,
AHB_S,,,,,,,,FPGA_29_44_19,29,44,19,A2F,fpga_hs_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_3_i,,
AHB_S,,,,,,,,FPGA_29_44_18,29,44,18,A2F,fpga_hs_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_4_i,,
AHB_S,,,,,,,,FPGA_29_44_17,29,44,17,A2F,fpga_hs_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_5_i,,
AHB_S,,,,,,,,FPGA_29_44_16,29,44,16,A2F,fpga_hs_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_6_i,,
AHB_S,,,,,,,,FPGA_29_44_15,29,44,15,A2F,fpga_hs_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_7_i,,
AHB_S,,,,,,,,FPGA_29_44_14,29,44,14,A2F,fpga_hs_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_8_i,,
AHB_S,,,,,,,,FPGA_29_44_13,29,44,13,A2F,fpga_hs_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_9_i,,
AHB_S,,,,,,,,FPGA_29_44_12,29,44,12,A2F,fpga_hs_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_10_i,,
AHB_S,,,,,,,,FPGA_29_44_11,29,44,11,A2F,fpga_hs_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_11_i,,
AHB_S,,,,,,,,FPGA_29_44_10,29,44,10,A2F,fpga_hs_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_12_i,,
AHB_S,,,,,,,,FPGA_29_44_9,29,44,9,A2F,fpga_hs_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_13_i,,
AHB_S,,,,,,,,FPGA_29_44_8,29,44,8,A2F,fpga_hs_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_14_i,,
AHB_S,,,,,,,,FPGA_27_44_23,27,44,23,A2F,fpga_hs_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_15_i,,
AHB_S,,,,,,,,FPGA_27_44_22,27,44,22,A2F,fpga_hs_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_16_i,,
AHB_S,,,,,,,,FPGA_27_44_21,27,44,21,A2F,fpga_hs_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_17_i,,
AHB_S,,,,,,,,FPGA_27_44_20,27,44,20,A2F,fpga_hs_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_18_i,,
AHB_S,,,,,,,,FPGA_27_44_19,27,44,19,A2F,fpga_hs_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_19_i,,
AHB_S,,,,,,,,FPGA_27_44_18,27,44,18,A2F,fpga_hs_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_20_i,,
AHB_S,,,,,,,,FPGA_27_44_17,27,44,17,A2F,fpga_hs_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_21_i,,
AHB_S,,,,,,,,FPGA_27_44_16,27,44,16,A2F,fpga_hs_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_22_i,,
AHB_S,,,,,,,,FPGA_27_44_15,27,44,15,A2F,fpga_hs_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_23_i,,
AHB_S,,,,,,,,FPGA_27_44_14,27,44,14,A2F,fpga_hs_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_24_i,,
AHB_S,,,,,,,,FPGA_27_44_13,27,44,13,A2F,fpga_hs_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_25_i,,
AHB_S,,,,,,,,FPGA_27_44_12,27,44,12,A2F,fpga_hs_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_26_i,,
AHB_S,,,,,,,,FPGA_27_44_11,27,44,11,A2F,fpga_hs_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_27_i,,
AHB_S,,,,,,,,FPGA_27_44_10,27,44,10,A2F,fpga_hs_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_28_i,,
AHB_S,,,,,,,,FPGA_27_44_9,27,44,9,A2F,fpga_hs_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_29_i,,
AHB_S,,,,,,,,FPGA_27_44_8,27,44,8,A2F,fpga_hs_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_30_i,,
AHB_S,,,,,,,,FPGA_27_44_7,27,44,7,A2F,fpga_hs_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_31_i,,
AHB_S,,,,,,,,FPGA_29_44_23,29,44,23,A2F,fpga_hs_hwrite[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwrite_i,,
AHB_S,,,,,,,,FPGA_26_44_14,26,44,14,A2F,fpga_hs_hsel[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsel_i,,
TOP,,,,,,,,FPGA_4_44_72,4,44,72,F2CLK,clk_top,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_23,6,44,23,A2F,pvt_temp_sens[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_22,6,44,22,A2F,pvt_temp_sens[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_21,6,44,21,A2F,pvt_temp_sens[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_20,6,44,20,A2F,pvt_temp_sens[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_19,6,44,19,A2F,pvt_temp_sens[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_18,6,44,18,A2F,pvt_temp_sens[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_17,6,44,17,A2F,pvt_temp_sens[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_16,6,44,16,A2F,pvt_temp_sens[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_15,6,44,15,A2F,pvt_temp_sens[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_14,6,44,14,A2F,pvt_ts_done[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT,,,,,,,,FPGA_6_44_13,6,44,13,A2F,pvt_ts_err[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[0],0,1,-1,CLK2F,clk0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[1],1,1,-1,CLK2F,clk1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[2],2,1,-1,CLK2F,clk2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[3],3,1,-1,CLK2F,clk3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[4],4,1,-1,CLK2F,clk4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[5],5,1,-1,CLK2F,clk5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[6],6,1,-1,CLK2F,clk6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[7],7,1,-1,CLK2F,clk7,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[8],8,1,-1,CLK2F,clk8,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[9],9,1,-1,CLK2F,clk9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[10],10,1,-1,CLK2F,clk10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[11],11,1,-1,CLK2F,clk11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[12],12,1,-1,CLK2F,clk12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[13],13,1,-1,CLK2F,clk13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[14],14,1,-1,CLK2F,clk14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC_CLK,,,,,,,,clk[15],15,1,-1,CLK2F,clk15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_23,1,2,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_22,1,2,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_21,1,2,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_20,1,2,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_19,1,2,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_18,1,2,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_17,1,2,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_16,1,2,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_15,1,2,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_14,1,2,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_13,1,2,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_71,1,2,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_70,1,2,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_69,1,2,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_68,1,2,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_67,1,2,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_66,1,2,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_65,1,2,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_64,1,2,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_63,1,2,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_23,1,3,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_22,1,3,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_21,1,3,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_20,1,3,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_19,1,3,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_18,1,3,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_17,1,3,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_16,1,3,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_15,1,3,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_14,1,3,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_13,1,3,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,980,40,2000,1000,FPGA_1_3_12,1,3,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_3_71,1,3,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_70,1,3,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_69,1,3,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_68,1,3,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_67,1,3,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_66,1,3,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_65,1,3,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_64,1,3,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_63,1,3,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_62,1,3,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_61,1,3,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_60,1,3,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_59,1,3,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_58,1,3,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_57,1,3,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_56,1,3,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_55,1,3,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_54,1,3,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_53,1,3,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_52,1,3,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_51,1,3,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_50,1,3,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_49,1,3,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_1_0N,J22,720,40,1000,6000,FPGA_1_3_48,1,3,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460,40,1000,4000,FPGA_1_4_23,1,4,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460,40,1000,4000,FPGA_1_4_22,1,4,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,460,40,1000,4000,FPGA_1_4_21,1,4,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_20,1,4,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_19,1,4,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_18,1,4,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_17,1,4,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_16,1,4,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_15,1,4,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_14,1,4,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_13,1,4,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,980,40,2000,1000,FPGA_1_4_12,1,4,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,70,40,1000,1000,FPGA_1_4_71,1,4,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_70,1,4,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_69,1,4,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_68,1,4,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_67,1,4,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_66,1,4,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_65,1,4,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_64,1,4,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_63,1,4,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,200,40,1000,2000,FPGA_1_4_62,1,4,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330,40,1000,3000,FPGA_1_4_61,1,4,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330,40,1000,3000,FPGA_1_4_60,1,4,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330,40,1000,3000,FPGA_1_4_59,1,4,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,330,40,1000,3000,FPGA_1_4_58,1,4,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_57,1,4,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_56,1,4,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_2_1P,J23,590,40,1000,5000,FPGA_1_4_55,1,4,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_54,1,4,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_53,1,4,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_52,1,4,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_51,1,4,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_50,1,4,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_49,1,4,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_3_1N,K27,720,40,1000,6000,FPGA_1_4_48,1,4,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460,40,1000,4000,FPGA_1_5_23,1,5,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460,40,1000,4000,FPGA_1_5_22,1,5,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,460,40,1000,4000,FPGA_1_5_21,1,5,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_20,1,5,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_19,1,5,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_18,1,5,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_17,1,5,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_16,1,5,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_15,1,5,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_14,1,5,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_13,1,5,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,980,40,2000,1000,FPGA_1_5_12,1,5,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,70,40,1000,1000,FPGA_1_5_71,1,5,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_70,1,5,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_69,1,5,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_68,1,5,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_67,1,5,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_66,1,5,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_65,1,5,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_64,1,5,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_63,1,5,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,200,40,1000,2000,FPGA_1_5_62,1,5,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330,40,1000,3000,FPGA_1_5_61,1,5,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330,40,1000,3000,FPGA_1_5_60,1,5,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330,40,1000,3000,FPGA_1_5_59,1,5,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,330,40,1000,3000,FPGA_1_5_58,1,5,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_57,1,5,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_56,1,5,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_4_2P,P26,590,40,1000,5000,FPGA_1_5_55,1,5,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_54,1,5,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_53,1,5,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_52,1,5,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_51,1,5,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_50,1,5,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_49,1,5,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_5_2N,L27,720,40,1000,6000,FPGA_1_5_48,1,5,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460,40,1000,4000,FPGA_1_6_23,1,6,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460,40,1000,4000,FPGA_1_6_22,1,6,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,460,40,1000,4000,FPGA_1_6_21,1,6,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_20,1,6,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_19,1,6,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_18,1,6,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_17,1,6,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_16,1,6,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_15,1,6,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_14,1,6,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_13,1,6,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,980,40,2000,1000,FPGA_1_6_12,1,6,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,70,40,1000,1000,FPGA_1_6_71,1,6,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_70,1,6,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_69,1,6,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_68,1,6,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_67,1,6,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_66,1,6,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_65,1,6,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_64,1,6,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_63,1,6,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,200,40,1000,2000,FPGA_1_6_62,1,6,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330,40,1000,3000,FPGA_1_6_61,1,6,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330,40,1000,3000,FPGA_1_6_60,1,6,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330,40,1000,3000,FPGA_1_6_59,1,6,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,330,40,1000,3000,FPGA_1_6_58,1,6,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_57,1,6,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_56,1,6,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_6_3P,P21,590,40,1000,5000,FPGA_1_6_55,1,6,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_54,1,6,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_53,1,6,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_52,1,6,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_51,1,6,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_50,1,6,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_49,1,6,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_7_3N,L21,720,40,1000,6000,FPGA_1_6_48,1,6,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460,40,1000,4000,FPGA_1_7_23,1,7,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460,40,1000,4000,FPGA_1_7_22,1,7,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,460,40,1000,4000,FPGA_1_7_21,1,7,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_20,1,7,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_19,1,7,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_18,1,7,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_17,1,7,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_16,1,7,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_15,1,7,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_14,1,7,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_13,1,7,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,980,40,2000,1000,FPGA_1_7_12,1,7,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,70,40,1000,1000,FPGA_1_7_71,1,7,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_70,1,7,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_69,1,7,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_68,1,7,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_67,1,7,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_66,1,7,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_65,1,7,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_64,1,7,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_63,1,7,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,200,40,1000,2000,FPGA_1_7_62,1,7,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330,40,1000,3000,FPGA_1_7_61,1,7,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330,40,1000,3000,FPGA_1_7_60,1,7,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330,40,1000,3000,FPGA_1_7_59,1,7,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,330,40,1000,3000,FPGA_1_7_58,1,7,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_57,1,7,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_56,1,7,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_8_4P,P25,590,40,1000,5000,FPGA_1_7_55,1,7,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_54,1,7,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_53,1,7,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_52,1,7,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_51,1,7,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_50,1,7,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_49,1,7,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_9_4N,J28,720,40,1000,6000,FPGA_1_7_48,1,7,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460,40,1000,4000,FPGA_1_8_23,1,8,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460,40,1000,4000,FPGA_1_8_22,1,8,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,460,40,1000,4000,FPGA_1_8_21,1,8,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_20,1,8,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_19,1,8,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_18,1,8,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_17,1,8,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_16,1,8,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_15,1,8,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_14,1,8,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_13,1,8,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,980,40,2000,1000,FPGA_1_8_12,1,8,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,70,40,1000,1000,FPGA_1_8_71,1,8,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_70,1,8,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_69,1,8,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_68,1,8,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_67,1,8,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_66,1,8,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_65,1,8,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_64,1,8,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_63,1,8,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,200,40,1000,2000,FPGA_1_8_62,1,8,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330,40,1000,3000,FPGA_1_8_61,1,8,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330,40,1000,3000,FPGA_1_8_60,1,8,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330,40,1000,3000,FPGA_1_8_59,1,8,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,330,40,1000,3000,FPGA_1_8_58,1,8,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_57,1,8,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_56,1,8,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_10_5P,K21,590,40,1000,5000,FPGA_1_8_55,1,8,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_54,1,8,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_53,1,8,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_52,1,8,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_51,1,8,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_50,1,8,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_49,1,8,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_CC_11_5N,N21,720,40,1000,6000,FPGA_1_8_48,1,8,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,460,40,1000,4000,FPGA_1_9_23,1,9,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,460,40,1000,4000,FPGA_1_9_22,1,9,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,460,40,1000,4000,FPGA_1_9_21,1,9,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_20,1,9,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_19,1,9,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_18,1,9,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_17,1,9,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_16,1,9,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_15,1,9,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_14,1,9,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_13,1,9,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,980,40,2000,1000,FPGA_1_9_12,1,9,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,70,40,1000,1000,FPGA_1_9_71,1,9,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_70,1,9,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_69,1,9,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_68,1,9,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_67,1,9,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_66,1,9,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_65,1,9,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_64,1,9,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_63,1,9,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,200,40,1000,2000,FPGA_1_9_62,1,9,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,330,40,1000,3000,FPGA_1_9_61,1,9,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,330,40,1000,3000,FPGA_1_9_60,1,9,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,330,40,1000,3000,FPGA_1_9_59,1,9,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,330,40,1000,3000,FPGA_1_9_58,1,9,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_57,1,9,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_56,1,9,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_12_6P,M21,590,40,1000,5000,FPGA_1_9_55,1,9,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_54,1,9,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_53,1,9,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_52,1,9,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_51,1,9,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_50,1,9,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_49,1,9,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_13_6N,P22,720,40,1000,6000,FPGA_1_9_48,1,9,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,460,40,1000,4000,FPGA_1_10_23,1,10,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,460,40,1000,4000,FPGA_1_10_22,1,10,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,460,40,1000,4000,FPGA_1_10_21,1,10,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_20,1,10,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_19,1,10,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_18,1,10,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_17,1,10,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_16,1,10,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_15,1,10,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_14,1,10,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_13,1,10,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,980,40,2000,1000,FPGA_1_10_12,1,10,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,70,40,1000,1000,FPGA_1_10_71,1,10,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_70,1,10,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_69,1,10,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_68,1,10,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_67,1,10,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_66,1,10,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_65,1,10,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_64,1,10,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_63,1,10,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,200,40,1000,2000,FPGA_1_10_62,1,10,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,330,40,1000,3000,FPGA_1_10_61,1,10,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,330,40,1000,3000,FPGA_1_10_60,1,10,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,330,40,1000,3000,FPGA_1_10_59,1,10,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,330,40,1000,3000,FPGA_1_10_58,1,10,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_57,1,10,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_56,1,10,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_14_7P,P27,590,40,1000,5000,FPGA_1_10_55,1,10,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_54,1,10,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_53,1,10,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_52,1,10,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_51,1,10,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_50,1,10,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_49,1,10,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_15_7N,M22,720,40,1000,6000,FPGA_1_10_48,1,10,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,460,40,1000,4000,FPGA_1_11_23,1,11,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,460,40,1000,4000,FPGA_1_11_22,1,11,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,460,40,1000,4000,FPGA_1_11_21,1,11,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_20,1,11,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_19,1,11,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_18,1,11,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_17,1,11,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_16,1,11,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_15,1,11,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_14,1,11,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_13,1,11,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,980,40,2000,1000,FPGA_1_11_12,1,11,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,70,40,1000,1000,FPGA_1_11_71,1,11,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_70,1,11,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_69,1,11,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_68,1,11,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_67,1,11,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_66,1,11,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_65,1,11,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_64,1,11,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_63,1,11,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,200,40,1000,2000,FPGA_1_11_62,1,11,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,330,40,1000,3000,FPGA_1_11_61,1,11,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,330,40,1000,3000,FPGA_1_11_60,1,11,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,330,40,1000,3000,FPGA_1_11_59,1,11,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,330,40,1000,3000,FPGA_1_11_58,1,11,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_57,1,11,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_56,1,11,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_16_8P,L22,590,40,1000,5000,FPGA_1_11_55,1,11,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_54,1,11,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_53,1,11,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_52,1,11,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_51,1,11,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_50,1,11,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_49,1,11,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_48,1,11,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,460,40,1000,4000,FPGA_1_12_23,1,12,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,460,40,1000,4000,FPGA_1_12_22,1,12,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,460,40,1000,4000,FPGA_1_12_21,1,12,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_20,1,12,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_19,1,12,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_18,1,12,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_17,1,12,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_16,1,12,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_15,1,12,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_14,1,12,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_13,1,12,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,980,40,2000,1000,FPGA_1_12_12,1,12,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,70,40,1000,1000,FPGA_1_12_71,1,12,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_70,1,12,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_69,1,12,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_68,1,12,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_67,1,12,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_66,1,12,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_65,1,12,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_64,1,12,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_63,1,12,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,200,40,1000,2000,FPGA_1_12_62,1,12,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,330,40,1000,3000,FPGA_1_12_61,1,12,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,330,40,1000,3000,FPGA_1_12_60,1,12,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,330,40,1000,3000,FPGA_1_12_59,1,12,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,330,40,1000,3000,FPGA_1_12_58,1,12,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_57,1,12,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_56,1,12,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_18_9P,N23,590,40,1000,5000,FPGA_1_12_55,1,12,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_54,1,12,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_53,1,12,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_52,1,12,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_51,1,12,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_50,1,12,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_49,1,12,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_19_9N,J25,720,40,1000,6000,FPGA_1_12_48,1,12,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_23,1,13,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_22,1,13,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_21,1,13,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_20,1,13,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_19,1,13,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_13_18,1,13,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_13_17,1,13,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_13_16,1,13,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_13_15,1,13,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_13_14,1,13,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_13_13,1,13,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_71,1,13,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_70,1,13,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_69,1,13,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_68,1,13,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_67,1,13,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_66,1,13,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_65,1,13,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_64,1,13,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_13_63,1,13,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_14_23,1,14,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_14_22,1,14,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,460,40,1000,4000,FPGA_1_14_21,1,14,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_20,1,14,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_19,1,14,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_18,1,14,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_17,1,14,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_16,1,14,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_15,1,14,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_14,1,14,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_13,1,14,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,980,40,2000,1000,FPGA_1_14_12,1,14,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,70,40,1000,1000,FPGA_1_14_71,1,14,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_70,1,14,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_69,1,14,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_68,1,14,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_67,1,14,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_66,1,14,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_65,1,14,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_64,1,14,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_63,1,14,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,200,40,1000,2000,FPGA_1_14_62,1,14,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_14_61,1,14,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_14_60,1,14,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_14_59,1,14,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,330,40,1000,3000,FPGA_1_14_58,1,14,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_57,1,14,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_56,1,14,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_20_10P,M23,590,40,1000,5000,FPGA_1_14_55,1,14,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_54,1,14,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_53,1,14,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_52,1,14,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_51,1,14,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_50,1,14,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_49,1,14,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_21_10N,L23,720,40,1000,6000,FPGA_1_14_48,1,14,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,460,40,1000,4000,FPGA_1_15_23,1,15,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,460,40,1000,4000,FPGA_1_15_22,1,15,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,460,40,1000,4000,FPGA_1_15_21,1,15,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_20,1,15,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_19,1,15,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_18,1,15,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_17,1,15,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_16,1,15,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_15,1,15,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_14,1,15,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_13,1,15,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,980,40,2000,1000,FPGA_1_15_12,1,15,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,70,40,1000,1000,FPGA_1_15_71,1,15,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_70,1,15,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_69,1,15,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_68,1,15,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_67,1,15,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_66,1,15,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_65,1,15,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_64,1,15,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_63,1,15,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,200,40,1000,2000,FPGA_1_15_62,1,15,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,330,40,1000,3000,FPGA_1_15_61,1,15,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,330,40,1000,3000,FPGA_1_15_60,1,15,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,330,40,1000,3000,FPGA_1_15_59,1,15,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,330,40,1000,3000,FPGA_1_15_58,1,15,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_57,1,15,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_56,1,15,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_22_11P,K24,590,40,1000,5000,FPGA_1_15_55,1,15,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_54,1,15,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_53,1,15,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_52,1,15,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_51,1,15,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_50,1,15,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_49,1,15,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_23_11N,P24,720,40,1000,6000,FPGA_1_15_48,1,15,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,460,40,1000,4000,FPGA_1_16_23,1,16,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,460,40,1000,4000,FPGA_1_16_22,1,16,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,460,40,1000,4000,FPGA_1_16_21,1,16,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_20,1,16,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_19,1,16,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_18,1,16,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_17,1,16,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_16,1,16,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_15,1,16,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_14,1,16,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_13,1,16,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,980,40,2000,1000,FPGA_1_16_12,1,16,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,70,40,1000,1000,FPGA_1_16_71,1,16,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_70,1,16,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_69,1,16,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_68,1,16,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_67,1,16,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_66,1,16,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_65,1,16,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_64,1,16,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_63,1,16,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,200,40,1000,2000,FPGA_1_16_62,1,16,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,330,40,1000,3000,FPGA_1_16_61,1,16,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,330,40,1000,3000,FPGA_1_16_60,1,16,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,330,40,1000,3000,FPGA_1_16_59,1,16,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,330,40,1000,3000,FPGA_1_16_58,1,16,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_57,1,16,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_56,1,16,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_24_12P,N24,590,40,1000,5000,FPGA_1_16_55,1,16,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_54,1,16,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_53,1,16,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_52,1,16,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_51,1,16,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_50,1,16,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_49,1,16,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_25_12N,M24,720,40,1000,6000,FPGA_1_16_48,1,16,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,460,40,1000,4000,FPGA_1_17_23,1,17,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,460,40,1000,4000,FPGA_1_17_22,1,17,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,460,40,1000,4000,FPGA_1_17_21,1,17,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_20,1,17,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_19,1,17,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_18,1,17,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_17,1,17,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_16,1,17,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_15,1,17,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_14,1,17,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_13,1,17,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,980,40,2000,1000,FPGA_1_17_12,1,17,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,70,40,1000,1000,FPGA_1_17_71,1,17,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_70,1,17,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_69,1,17,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_68,1,17,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_67,1,17,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_66,1,17,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_65,1,17,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_64,1,17,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_63,1,17,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,200,40,1000,2000,FPGA_1_17_62,1,17,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,330,40,1000,3000,FPGA_1_17_61,1,17,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,330,40,1000,3000,FPGA_1_17_60,1,17,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,330,40,1000,3000,FPGA_1_17_59,1,17,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,330,40,1000,3000,FPGA_1_17_58,1,17,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_57,1,17,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_56,1,17,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_26_13P,L24,590,40,1000,5000,FPGA_1_17_55,1,17,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_54,1,17,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_53,1,17,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_52,1,17,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_51,1,17,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_50,1,17,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_49,1,17,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_27_13N,N27,720,40,1000,6000,FPGA_1_17_48,1,17,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,460,40,1000,4000,FPGA_1_18_23,1,18,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,460,40,1000,4000,FPGA_1_18_22,1,18,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,460,40,1000,4000,FPGA_1_18_21,1,18,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_20,1,18,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_19,1,18,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_18,1,18,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_17,1,18,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_16,1,18,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_15,1,18,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_14,1,18,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_13,1,18,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,980,40,2000,1000,FPGA_1_18_12,1,18,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,70,40,1000,1000,FPGA_1_18_71,1,18,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_70,1,18,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_69,1,18,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_68,1,18,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_67,1,18,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_66,1,18,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_65,1,18,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_64,1,18,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_63,1,18,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,200,40,1000,2000,FPGA_1_18_62,1,18,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,330,40,1000,3000,FPGA_1_18_61,1,18,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,330,40,1000,3000,FPGA_1_18_60,1,18,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,330,40,1000,3000,FPGA_1_18_59,1,18,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,330,40,1000,3000,FPGA_1_18_58,1,18,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_57,1,18,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_56,1,18,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_CC_28_14P,J26,590,40,1000,5000,FPGA_1_18_55,1,18,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_54,1,18,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_53,1,18,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_52,1,18,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_51,1,18,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_50,1,18,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_49,1,18,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_CC_29_14N,M25,720,40,1000,6000,FPGA_1_18_48,1,18,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,460,40,1000,4000,FPGA_1_19_23,1,19,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,460,40,1000,4000,FPGA_1_19_22,1,19,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,460,40,1000,4000,FPGA_1_19_21,1,19,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_20,1,19,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_19,1,19,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_18,1,19,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_17,1,19,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_16,1,19,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_15,1,19,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_14,1,19,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_13,1,19,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,980,40,2000,1000,FPGA_1_19_12,1,19,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,70,40,1000,1000,FPGA_1_19_71,1,19,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_70,1,19,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_69,1,19,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_68,1,19,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_67,1,19,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_66,1,19,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_65,1,19,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_64,1,19,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_63,1,19,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,200,40,1000,2000,FPGA_1_19_62,1,19,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,330,40,1000,3000,FPGA_1_19_61,1,19,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,330,40,1000,3000,FPGA_1_19_60,1,19,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,330,40,1000,3000,FPGA_1_19_59,1,19,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,330,40,1000,3000,FPGA_1_19_58,1,19,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_57,1,19,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_56,1,19,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_30_15P,L25,590,40,1000,5000,FPGA_1_19_55,1,19,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_54,1,19,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_53,1,19,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_52,1,19,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_51,1,19,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_50,1,19,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_49,1,19,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_31_15N,K26,720,40,1000,6000,FPGA_1_19_48,1,19,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,460,40,1000,4000,FPGA_1_20_23,1,20,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,460,40,1000,4000,FPGA_1_20_22,1,20,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,460,40,1000,4000,FPGA_1_20_21,1,20,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_20,1,20,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_19,1,20,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_18,1,20,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_17,1,20,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_16,1,20,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_15,1,20,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_14,1,20,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_13,1,20,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,980,40,2000,1000,FPGA_1_20_12,1,20,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,70,40,1000,1000,FPGA_1_20_71,1,20,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_70,1,20,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_69,1,20,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_68,1,20,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_67,1,20,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_66,1,20,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_65,1,20,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_64,1,20,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_63,1,20,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,200,40,1000,2000,FPGA_1_20_62,1,20,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,330,40,1000,3000,FPGA_1_20_61,1,20,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,330,40,1000,3000,FPGA_1_20_60,1,20,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,330,40,1000,3000,FPGA_1_20_59,1,20,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,330,40,1000,3000,FPGA_1_20_58,1,20,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_57,1,20,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_56,1,20,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_32_16P,M28,590,40,1000,5000,FPGA_1_20_55,1,20,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_54,1,20,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_53,1,20,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_52,1,20,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_51,1,20,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_50,1,20,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_49,1,20,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_33_16N,L28,720,40,1000,6000,FPGA_1_20_48,1,20,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,460,40,1000,4000,FPGA_1_21_23,1,21,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,460,40,1000,4000,FPGA_1_21_22,1,21,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,460,40,1000,4000,FPGA_1_21_21,1,21,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_20,1,21,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_19,1,21,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_18,1,21,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_17,1,21,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_16,1,21,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_15,1,21,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_14,1,21,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_13,1,21,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,980,40,2000,1000,FPGA_1_21_12,1,21,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,70,40,1000,1000,FPGA_1_21_71,1,21,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_70,1,21,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_69,1,21,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_68,1,21,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_67,1,21,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_66,1,21,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_65,1,21,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_64,1,21,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_63,1,21,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,200,40,1000,2000,FPGA_1_21_62,1,21,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,330,40,1000,3000,FPGA_1_21_61,1,21,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,330,40,1000,3000,FPGA_1_21_60,1,21,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,330,40,1000,3000,FPGA_1_21_59,1,21,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,330,40,1000,3000,FPGA_1_21_58,1,21,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_57,1,21,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_56,1,21,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_34_17P,N26,590,40,1000,5000,FPGA_1_21_55,1,21,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_54,1,21,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_53,1,21,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_52,1,21,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_51,1,21,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_50,1,21,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_49,1,21,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_35_17N,J27,720,40,1000,6000,FPGA_1_21_48,1,21,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,460,40,1000,4000,FPGA_1_22_23,1,22,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,460,40,1000,4000,FPGA_1_22_22,1,22,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,460,40,1000,4000,FPGA_1_22_21,1,22,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_20,1,22,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_19,1,22,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_18,1,22,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_17,1,22,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_16,1,22,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_15,1,22,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_14,1,22,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_13,1,22,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,980,40,2000,1000,FPGA_1_22_12,1,22,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,70,40,1000,1000,FPGA_1_22_71,1,22,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_70,1,22,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_69,1,22,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_68,1,22,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_67,1,22,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_66,1,22,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_65,1,22,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_64,1,22,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_63,1,22,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,200,40,1000,2000,FPGA_1_22_62,1,22,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,330,40,1000,3000,FPGA_1_22_61,1,22,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,330,40,1000,3000,FPGA_1_22_60,1,22,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,330,40,1000,3000,FPGA_1_22_59,1,22,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,330,40,1000,3000,FPGA_1_22_58,1,22,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_57,1,22,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_56,1,22,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_36_18P,J24,590,40,1000,5000,FPGA_1_22_55,1,22,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_54,1,22,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_53,1,22,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_52,1,22,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_51,1,22,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_50,1,22,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_49,1,22,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_37_18N,M26,720,40,1000,6000,FPGA_1_22_48,1,22,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,460,40,1000,4000,FPGA_1_23_23,1,23,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,460,40,1000,4000,FPGA_1_23_22,1,23,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,460,40,1000,4000,FPGA_1_23_21,1,23,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_20,1,23,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_19,1,23,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_18,1,23,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_17,1,23,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_16,1,23,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_15,1,23,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_14,1,23,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_13,1,23,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,980,40,2000,1000,FPGA_1_23_12,1,23,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,70,40,1000,1000,FPGA_1_23_71,1,23,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_70,1,23,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_69,1,23,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_68,1,23,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_67,1,23,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_66,1,23,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_65,1,23,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_64,1,23,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_63,1,23,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,200,40,1000,2000,FPGA_1_23_62,1,23,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,330,40,1000,3000,FPGA_1_23_61,1,23,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,330,40,1000,3000,FPGA_1_23_60,1,23,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,330,40,1000,3000,FPGA_1_23_59,1,23,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,330,40,1000,3000,FPGA_1_23_58,1,23,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_57,1,23,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_56,1,23,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_38_19P,L26,590,40,1000,5000,FPGA_1_23_55,1,23,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_54,1,23,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_53,1,23,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_52,1,23,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_51,1,23,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_50,1,23,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_49,1,23,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_39_19N,M27,720,40,1000,6000,FPGA_1_23_48,1,23,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_23,1,24,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_22,1,24,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_21,1,24,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_20,1,24,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_19,1,24,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_18,1,24,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_17,1,24,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_16,1,24,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_15,1,24,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_14,1,24,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_13,1,24,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_71,1,24,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_70,1,24,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_69,1,24,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_68,1,24,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_67,1,24,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_66,1,24,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_65,1,24,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_64,1,24,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_63,1,24,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_23,1,25,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_22,1,25,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_21,1,25,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_20,1,25,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_19,1,25,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_18,1,25,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_17,1,25,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_16,1,25,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_15,1,25,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_14,1,25,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_13,1,25,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,980,40,2000,1000,FPGA_1_25_12,1,25,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_25_71,1,25,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_70,1,25,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_69,1,25,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_68,1,25,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_67,1,25,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_66,1,25,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_65,1,25,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_64,1,25,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_63,1,25,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_62,1,25,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_61,1,25,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_60,1,25,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_59,1,25,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_58,1,25,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_57,1,25,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_56,1,25,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_55,1,25,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_54,1,25,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_53,1,25,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_52,1,25,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_51,1,25,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_50,1,25,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_49,1,25,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_48,1,25,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_23,1,26,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_22,1,26,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_21,1,26,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_20,1,26,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_19,1,26,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_18,1,26,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_17,1,26,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_16,1,26,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_15,1,26,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_14,1,26,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_13,1,26,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,980,40,2000,1000,FPGA_1_26_12,1,26,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,70,40,1000,1000,FPGA_1_26_71,1,26,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_70,1,26,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_69,1,26,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_68,1,26,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_67,1,26,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_66,1,26,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_65,1,26,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_64,1,26,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_63,1,26,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_62,1,26,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_61,1,26,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_60,1,26,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_59,1,26,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_58,1,26,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_57,1,26,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_56,1,26,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_55,1,26,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_54,1,26,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_53,1,26,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_52,1,26,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_51,1,26,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_50,1,26,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_49,1,26,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_48,1,26,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_23,1,27,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_22,1,27,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_21,1,27,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_20,1,27,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_19,1,27,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_18,1,27,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_17,1,27,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_16,1,27,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_15,1,27,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_14,1,27,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_13,1,27,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,980,40,2000,1000,FPGA_1_27_12,1,27,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,70,40,1000,1000,FPGA_1_27_71,1,27,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_70,1,27,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_69,1,27,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_68,1,27,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_67,1,27,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_66,1,27,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_65,1,27,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_64,1,27,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_63,1,27,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_62,1,27,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_61,1,27,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_60,1,27,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_59,1,27,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_58,1,27,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_57,1,27,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_56,1,27,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_55,1,27,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_54,1,27,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_53,1,27,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_52,1,27,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_51,1,27,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_50,1,27,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_49,1,27,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_48,1,27,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_23,1,28,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_22,1,28,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_21,1,28,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_20,1,28,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_19,1,28,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_18,1,28,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_17,1,28,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_16,1,28,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_15,1,28,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_14,1,28,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_13,1,28,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,980,40,2000,1000,FPGA_1_28_12,1,28,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,70,40,1000,1000,FPGA_1_28_71,1,28,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_70,1,28,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_69,1,28,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_68,1,28,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_67,1,28,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_66,1,28,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_65,1,28,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_64,1,28,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_63,1,28,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_62,1,28,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_61,1,28,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_60,1,28,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_59,1,28,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_58,1,28,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_57,1,28,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_56,1,28,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_55,1,28,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_54,1,28,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_53,1,28,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_52,1,28,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_51,1,28,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_50,1,28,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_49,1,28,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_48,1,28,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_23,1,29,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_22,1,29,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_21,1,29,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_20,1,29,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_19,1,29,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_18,1,29,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_17,1,29,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_16,1,29,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_15,1,29,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_14,1,29,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_13,1,29,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,980,40,2000,1000,FPGA_1_29_12,1,29,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,70,40,1000,1000,FPGA_1_29_71,1,29,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_70,1,29,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_69,1,29,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_68,1,29,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_67,1,29,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_66,1,29,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_65,1,29,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_64,1,29,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_63,1,29,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_62,1,29,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_61,1,29,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_60,1,29,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_59,1,29,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_58,1,29,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_57,1,29,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_56,1,29,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_55,1,29,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_54,1,29,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_53,1,29,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_52,1,29,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_51,1,29,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_50,1,29,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_49,1,29,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_48,1,29,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_23,1,30,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_22,1,30,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_21,1,30,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_20,1,30,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_19,1,30,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_18,1,30,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_17,1,30,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_16,1,30,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_15,1,30,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_14,1,30,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_13,1,30,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,980,40,2000,1000,FPGA_1_30_12,1,30,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,70,40,1000,1000,FPGA_1_30_71,1,30,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_70,1,30,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_69,1,30,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_68,1,30,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_67,1,30,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_66,1,30,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_65,1,30,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_64,1,30,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_63,1,30,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_62,1,30,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_61,1,30,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_60,1,30,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_59,1,30,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_58,1,30,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_57,1,30,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_56,1,30,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_55,1,30,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_54,1,30,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_53,1,30,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_52,1,30,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_51,1,30,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_50,1,30,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_49,1,30,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_48,1,30,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_23,1,31,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_22,1,31,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_21,1,31,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_20,1,31,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_19,1,31,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_18,1,31,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_17,1,31,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_16,1,31,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_15,1,31,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_14,1,31,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_13,1,31,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,980,40,2000,1000,FPGA_1_31_12,1,31,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,70,40,1000,1000,FPGA_1_31_71,1,31,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_70,1,31,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_69,1,31,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_68,1,31,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_67,1,31,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_66,1,31,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_65,1,31,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_64,1,31,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_63,1,31,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_62,1,31,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_61,1,31,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_60,1,31,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_59,1,31,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_58,1,31,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_57,1,31,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_56,1,31,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_55,1,31,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_54,1,31,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_53,1,31,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_52,1,31,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_51,1,31,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_50,1,31,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_49,1,31,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_48,1,31,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_23,1,32,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_22,1,32,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_21,1,32,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_20,1,32,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_19,1,32,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_18,1,32,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_17,1,32,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_16,1,32,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_15,1,32,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_14,1,32,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_13,1,32,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,980,40,2000,1000,FPGA_1_32_12,1,32,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,70,40,1000,1000,FPGA_1_32_71,1,32,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_70,1,32,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_69,1,32,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_68,1,32,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_67,1,32,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_66,1,32,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_65,1,32,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_64,1,32,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_63,1,32,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_62,1,32,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_61,1,32,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_60,1,32,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_59,1,32,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_58,1,32,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_57,1,32,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_56,1,32,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_55,1,32,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_54,1,32,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_53,1,32,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_52,1,32,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_51,1,32,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_50,1,32,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_49,1,32,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_48,1,32,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_23,1,33,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_22,1,33,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_21,1,33,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_20,1,33,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_19,1,33,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_18,1,33,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_17,1,33,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_16,1,33,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_15,1,33,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_14,1,33,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_13,1,33,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,980,40,2000,1000,FPGA_1_33_12,1,33,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,70,40,1000,1000,FPGA_1_33_71,1,33,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_70,1,33,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_69,1,33,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_68,1,33,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_67,1,33,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_66,1,33,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_65,1,33,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_64,1,33,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_63,1,33,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_62,1,33,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_61,1,33,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_60,1,33,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_59,1,33,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_58,1,33,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_57,1,33,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_56,1,33,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_55,1,33,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_54,1,33,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_53,1,33,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_52,1,33,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_51,1,33,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_50,1,33,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_49,1,33,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_48,1,33,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_23,1,34,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_22,1,34,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_21,1,34,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_20,1,34,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_19,1,34,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_18,1,34,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_17,1,34,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_16,1,34,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_15,1,34,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_14,1,34,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_13,1,34,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,980,40,2000,1000,FPGA_1_34_12,1,34,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,70,40,1000,1000,FPGA_1_34_71,1,34,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_70,1,34,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_69,1,34,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_68,1,34,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_67,1,34,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_66,1,34,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_65,1,34,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_64,1,34,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_63,1,34,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_62,1,34,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_61,1,34,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_60,1,34,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_59,1,34,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_58,1,34,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_57,1,34,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_56,1,34,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_55,1,34,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_54,1,34,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_53,1,34,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_52,1,34,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_51,1,34,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_50,1,34,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_49,1,34,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_48,1,34,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_23,1,35,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_22,1,35,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_21,1,35,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_20,1,35,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_19,1,35,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_18,1,35,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_17,1,35,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_16,1,35,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_15,1,35,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_14,1,35,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_13,1,35,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_71,1,35,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_70,1,35,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_69,1,35,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_68,1,35,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_67,1,35,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_66,1,35,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_65,1,35,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_64,1,35,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_63,1,35,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_23,1,36,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_22,1,36,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_21,1,36,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_20,1,36,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_19,1,36,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_18,1,36,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_17,1,36,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_16,1,36,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_15,1,36,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_14,1,36,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_13,1,36,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,980,40,2000,1000,FPGA_1_36_12,1,36,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_36_71,1,36,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_70,1,36,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_69,1,36,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_68,1,36,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_67,1,36,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_66,1,36,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_65,1,36,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_64,1,36,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_63,1,36,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_62,1,36,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_61,1,36,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_60,1,36,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_59,1,36,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_58,1,36,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_57,1,36,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_56,1,36,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_55,1,36,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_54,1,36,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_53,1,36,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_52,1,36,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_51,1,36,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_50,1,36,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_49,1,36,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_48,1,36,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_23,1,37,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_22,1,37,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_21,1,37,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_20,1,37,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_19,1,37,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_18,1,37,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_17,1,37,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_16,1,37,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_15,1,37,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_14,1,37,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_13,1,37,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,980,40,2000,1000,FPGA_1_37_12,1,37,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,70,40,1000,1000,FPGA_1_37_71,1,37,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_70,1,37,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_69,1,37,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_68,1,37,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_67,1,37,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_66,1,37,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_65,1,37,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_64,1,37,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_63,1,37,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_62,1,37,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_61,1,37,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_60,1,37,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_59,1,37,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_58,1,37,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_57,1,37,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_56,1,37,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_55,1,37,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_54,1,37,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_53,1,37,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_52,1,37,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_51,1,37,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_50,1,37,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_49,1,37,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_48,1,37,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_23,1,38,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_22,1,38,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_21,1,38,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_20,1,38,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_19,1,38,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_18,1,38,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_17,1,38,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_16,1,38,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_15,1,38,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_14,1,38,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_13,1,38,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,980,40,2000,1000,FPGA_1_38_12,1,38,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,70,40,1000,1000,FPGA_1_38_71,1,38,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_70,1,38,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_69,1,38,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_68,1,38,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_67,1,38,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_66,1,38,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_65,1,38,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_64,1,38,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_63,1,38,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_62,1,38,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_61,1,38,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_60,1,38,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_59,1,38,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_58,1,38,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_57,1,38,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_56,1,38,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_55,1,38,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_54,1,38,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_53,1,38,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_52,1,38,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_51,1,38,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_50,1,38,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_49,1,38,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_48,1,38,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_23,1,39,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_22,1,39,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_21,1,39,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_20,1,39,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_19,1,39,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_18,1,39,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_17,1,39,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_16,1,39,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_15,1,39,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_14,1,39,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_13,1,39,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,980,40,2000,1000,FPGA_1_39_12,1,39,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,70,40,1000,1000,FPGA_1_39_71,1,39,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_70,1,39,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_69,1,39,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_68,1,39,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_67,1,39,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_66,1,39,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_65,1,39,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_64,1,39,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_63,1,39,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_62,1,39,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_61,1,39,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_60,1,39,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_59,1,39,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_58,1,39,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_57,1,39,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_56,1,39,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_55,1,39,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_54,1,39,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_53,1,39,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_52,1,39,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_51,1,39,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_50,1,39,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_49,1,39,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_48,1,39,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_23,1,40,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_22,1,40,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_21,1,40,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_20,1,40,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_19,1,40,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_18,1,40,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_17,1,40,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_16,1,40,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_15,1,40,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_14,1,40,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_13,1,40,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,980,40,2000,1000,FPGA_1_40_12,1,40,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,70,40,1000,1000,FPGA_1_40_71,1,40,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_70,1,40,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_69,1,40,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_68,1,40,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_67,1,40,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_66,1,40,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_65,1,40,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_64,1,40,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_63,1,40,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_62,1,40,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_61,1,40,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_60,1,40,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_59,1,40,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_58,1,40,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_57,1,40,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_56,1,40,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_55,1,40,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_54,1,40,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_53,1,40,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_52,1,40,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_51,1,40,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_50,1,40,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_49,1,40,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_48,1,40,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_23,1,41,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_22,1,41,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_21,1,41,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_20,1,41,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_19,1,41,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_18,1,41,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_17,1,41,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_16,1,41,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_15,1,41,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_14,1,41,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_13,1,41,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,980,40,2000,1000,FPGA_1_41_12,1,41,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,70,40,1000,1000,FPGA_1_41_71,1,41,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_70,1,41,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_69,1,41,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_68,1,41,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_67,1,41,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_66,1,41,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_65,1,41,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_64,1,41,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_63,1,41,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_62,1,41,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_61,1,41,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_60,1,41,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_59,1,41,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_58,1,41,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_57,1,41,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_56,1,41,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_55,1,41,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_54,1,41,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_53,1,41,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_52,1,41,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_51,1,41,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_50,1,41,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_49,1,41,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_48,1,41,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_23,1,42,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_22,1,42,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_21,1,42,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_20,1,42,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_19,1,42,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_18,1,42,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_17,1,42,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_16,1,42,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_15,1,42,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_14,1,42,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_13,1,42,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,980,40,2000,1000,FPGA_1_42_12,1,42,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,70,40,1000,1000,FPGA_1_42_71,1,42,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_70,1,42,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_69,1,42,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_68,1,42,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_67,1,42,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_66,1,42,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_65,1,42,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_64,1,42,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_63,1,42,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_62,1,42,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_61,1,42,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_60,1,42,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_59,1,42,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_58,1,42,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_57,1,42,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_56,1,42,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_55,1,42,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_54,1,42,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_53,1,42,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_52,1,42,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_51,1,42,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_50,1,42,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_49,1,42,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_48,1,42,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_23,1,43,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_22,1,43,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_21,1,43,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_20,1,43,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_19,1,43,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_18,1,43,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_17,1,43,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_16,1,43,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_15,1,43,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_14,1,43,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_13,1,43,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,980,40,2000,1000,FPGA_1_43_12,1,43,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,70,40,1000,1000,FPGA_1_43_71,1,43,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_70,1,43,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_69,1,43,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_68,1,43,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_67,1,43,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_66,1,43,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_65,1,43,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_64,1,43,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_63,1,43,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_62,1,43,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_61,1,43,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_60,1,43,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_59,1,43,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_58,1,43,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_57,1,43,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_56,1,43,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_55,1,43,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_54,1,43,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_53,1,43,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_52,1,43,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_51,1,43,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_50,1,43,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_49,1,43,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_48,1,43,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_2_44_23,2,44,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_2_44_22,2,44,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_2_44_21,2,44,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_20,2,44,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_19,2,44,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_18,2,44,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_17,2,44,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_16,2,44,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_15,2,44,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_14,2,44,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_13,2,44,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,980,40,2000,1000,FPGA_2_44_12,2,44,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,70,40,1000,1000,FPGA_2_44_71,2,44,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_70,2,44,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_69,2,44,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_68,2,44,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_67,2,44,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_66,2,44,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_65,2,44,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_64,2,44,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_63,2,44,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_2_44_62,2,44,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_2_44_61,2,44,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_2_44_60,2,44,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_2_44_59,2,44,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_2_44_58,2,44,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_57,2,44,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_56,2,44,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_2_44_55,2,44,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_54,2,44,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_53,2,44,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_52,2,44,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_51,2,44,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_50,2,44,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_49,2,44,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_2_44_48,2,44,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_3_44_23,3,44,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_3_44_22,3,44,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_3_44_21,3,44,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_20,3,44,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_19,3,44,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_18,3,44,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_17,3,44,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_16,3,44,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_15,3,44,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_14,3,44,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_13,3,44,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,980,40,2000,1000,FPGA_3_44_12,3,44,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,70,40,1000,1000,FPGA_3_44_71,3,44,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_70,3,44,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_69,3,44,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_68,3,44,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_67,3,44,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_66,3,44,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_65,3,44,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_64,3,44,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_63,3,44,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_3_44_62,3,44,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_3_44_61,3,44,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_3_44_60,3,44,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_3_44_59,3,44,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_3_44_58,3,44,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_57,3,44,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_56,3,44,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_3_44_55,3,44,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_54,3,44,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_53,3,44,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_52,3,44,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_51,3,44,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_50,3,44,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_49,3,44,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_3_44_48,3,44,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_23,62,2,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_22,62,2,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_21,62,2,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_20,62,2,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_19,62,2,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_2_18,62,2,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_2_17,62,2,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_2_16,62,2,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_2_15,62,2,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_2_14,62,2,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_2_13,62,2,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_71,62,2,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_70,62,2,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_69,62,2,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_68,62,2,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_67,62,2,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_66,62,2,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_65,62,2,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_64,62,2,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_2_63,62,2,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_3_23,62,3,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_3_22,62,3,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,460,40,1000,4000,FPGA_62_3_21,62,3,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_20,62,3,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_19,62,3,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_18,62,3,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_17,62,3,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_16,62,3,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_15,62,3,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_14,62,3,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_13,62,3,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,980,40,2000,1000,FPGA_62_3_12,62,3,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,70,40,1000,1000,FPGA_62_3_71,62,3,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_70,62,3,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_69,62,3,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_68,62,3,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_67,62,3,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_66,62,3,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_65,62,3,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_64,62,3,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_63,62,3,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,200,40,1000,2000,FPGA_62_3_62,62,3,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_3_61,62,3,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_3_60,62,3,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_3_59,62,3,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,330,40,1000,3000,FPGA_62_3_58,62,3,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_57,62,3,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_56,62,3,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_3_0_0P,M3,590,40,1000,5000,FPGA_62_3_55,62,3,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_54,62,3,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_53,62,3,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_52,62,3,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_51,62,3,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_50,62,3,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_49,62,3,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_3_1_0N,L7,720,40,1000,6000,FPGA_62_3_48,62,3,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460,40,1000,4000,FPGA_62_4_23,62,4,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460,40,1000,4000,FPGA_62_4_22,62,4,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,460,40,1000,4000,FPGA_62_4_21,62,4,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_20,62,4,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_19,62,4,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_18,62,4,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_17,62,4,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_16,62,4,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_15,62,4,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_14,62,4,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_13,62,4,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,980,40,2000,1000,FPGA_62_4_12,62,4,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,70,40,1000,1000,FPGA_62_4_71,62,4,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_70,62,4,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_69,62,4,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_68,62,4,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_67,62,4,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_66,62,4,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_65,62,4,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_64,62,4,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_63,62,4,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,200,40,1000,2000,FPGA_62_4_62,62,4,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330,40,1000,3000,FPGA_62_4_61,62,4,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330,40,1000,3000,FPGA_62_4_60,62,4,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330,40,1000,3000,FPGA_62_4_59,62,4,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,330,40,1000,3000,FPGA_62_4_58,62,4,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_57,62,4,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_56,62,4,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_3_2_1P,K5,590,40,1000,5000,FPGA_62_4_55,62,4,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_54,62,4,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_53,62,4,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_52,62,4,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_51,62,4,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_50,62,4,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_49,62,4,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_3_3_1N,M2,720,40,1000,6000,FPGA_62_4_48,62,4,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460,40,1000,4000,FPGA_62_5_23,62,5,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460,40,1000,4000,FPGA_62_5_22,62,5,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,460,40,1000,4000,FPGA_62_5_21,62,5,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_20,62,5,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_19,62,5,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_18,62,5,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_17,62,5,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_16,62,5,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_15,62,5,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_14,62,5,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_13,62,5,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,980,40,2000,1000,FPGA_62_5_12,62,5,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,70,40,1000,1000,FPGA_62_5_71,62,5,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_70,62,5,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_69,62,5,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_68,62,5,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_67,62,5,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_66,62,5,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_65,62,5,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_64,62,5,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_63,62,5,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,200,40,1000,2000,FPGA_62_5_62,62,5,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330,40,1000,3000,FPGA_62_5_61,62,5,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330,40,1000,3000,FPGA_62_5_60,62,5,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330,40,1000,3000,FPGA_62_5_59,62,5,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,330,40,1000,3000,FPGA_62_5_58,62,5,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_57,62,5,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_56,62,5,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_3_4_2P,M6,590,40,1000,5000,FPGA_62_5_55,62,5,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_54,62,5,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_53,62,5,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_52,62,5,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_51,62,5,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_50,62,5,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_49,62,5,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_3_5_2N,J1,720,40,1000,6000,FPGA_62_5_48,62,5,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460,40,1000,4000,FPGA_62_6_23,62,6,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460,40,1000,4000,FPGA_62_6_22,62,6,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,460,40,1000,4000,FPGA_62_6_21,62,6,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_20,62,6,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_19,62,6,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_18,62,6,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_17,62,6,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_16,62,6,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_15,62,6,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_14,62,6,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_13,62,6,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,980,40,2000,1000,FPGA_62_6_12,62,6,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,70,40,1000,1000,FPGA_62_6_71,62,6,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_70,62,6,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_69,62,6,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_68,62,6,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_67,62,6,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_66,62,6,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_65,62,6,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_64,62,6,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_63,62,6,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,200,40,1000,2000,FPGA_62_6_62,62,6,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330,40,1000,3000,FPGA_62_6_61,62,6,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330,40,1000,3000,FPGA_62_6_60,62,6,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330,40,1000,3000,FPGA_62_6_59,62,6,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,330,40,1000,3000,FPGA_62_6_58,62,6,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_57,62,6,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_56,62,6,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_3_6_3P,M8,590,40,1000,5000,FPGA_62_6_55,62,6,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_54,62,6,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_53,62,6,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_52,62,6,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_51,62,6,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_50,62,6,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_49,62,6,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_3_7_3N,M1,720,40,1000,6000,FPGA_62_6_48,62,6,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460,40,1000,4000,FPGA_62_7_23,62,7,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460,40,1000,4000,FPGA_62_7_22,62,7,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,460,40,1000,4000,FPGA_62_7_21,62,7,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_20,62,7,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_19,62,7,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_18,62,7,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_17,62,7,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_16,62,7,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_15,62,7,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_14,62,7,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_13,62,7,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,980,40,2000,1000,FPGA_62_7_12,62,7,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,70,40,1000,1000,FPGA_62_7_71,62,7,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_70,62,7,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_69,62,7,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_68,62,7,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_67,62,7,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_66,62,7,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_65,62,7,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_64,62,7,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_63,62,7,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,200,40,1000,2000,FPGA_62_7_62,62,7,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330,40,1000,3000,FPGA_62_7_61,62,7,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330,40,1000,3000,FPGA_62_7_60,62,7,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330,40,1000,3000,FPGA_62_7_59,62,7,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,330,40,1000,3000,FPGA_62_7_58,62,7,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_57,62,7,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_56,62,7,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_3_8_4P,M7,590,40,1000,5000,FPGA_62_7_55,62,7,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_54,62,7,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_53,62,7,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_52,62,7,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_51,62,7,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_50,62,7,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_49,62,7,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_3_9_4N,K2,720,40,1000,6000,FPGA_62_7_48,62,7,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460,40,1000,4000,FPGA_62_8_23,62,8,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460,40,1000,4000,FPGA_62_8_22,62,8,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,460,40,1000,4000,FPGA_62_8_21,62,8,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_20,62,8,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_19,62,8,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_18,62,8,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_17,62,8,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_16,62,8,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_15,62,8,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_14,62,8,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_13,62,8,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,980,40,2000,1000,FPGA_62_8_12,62,8,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,70,40,1000,1000,FPGA_62_8_71,62,8,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_70,62,8,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_69,62,8,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_68,62,8,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_67,62,8,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_66,62,8,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_65,62,8,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_64,62,8,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_63,62,8,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,200,40,1000,2000,FPGA_62_8_62,62,8,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330,40,1000,3000,FPGA_62_8_61,62,8,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330,40,1000,3000,FPGA_62_8_60,62,8,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330,40,1000,3000,FPGA_62_8_59,62,8,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,330,40,1000,3000,FPGA_62_8_58,62,8,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_57,62,8,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_56,62,8,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_3_CC_10_5P,M4,590,40,1000,5000,FPGA_62_8_55,62,8,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_54,62,8,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_53,62,8,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_52,62,8,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_51,62,8,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_50,62,8,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_49,62,8,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_3_CC_11_5N,M5,720,40,1000,6000,FPGA_62_8_48,62,8,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,460,40,1000,4000,FPGA_62_9_23,62,9,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,460,40,1000,4000,FPGA_62_9_22,62,9,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,460,40,1000,4000,FPGA_62_9_21,62,9,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_20,62,9,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_19,62,9,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_18,62,9,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_17,62,9,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_16,62,9,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_15,62,9,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_14,62,9,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_13,62,9,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,980,40,2000,1000,FPGA_62_9_12,62,9,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,70,40,1000,1000,FPGA_62_9_71,62,9,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_70,62,9,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_69,62,9,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_68,62,9,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_67,62,9,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_66,62,9,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_65,62,9,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_64,62,9,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_63,62,9,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,200,40,1000,2000,FPGA_62_9_62,62,9,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,330,40,1000,3000,FPGA_62_9_61,62,9,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,330,40,1000,3000,FPGA_62_9_60,62,9,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,330,40,1000,3000,FPGA_62_9_59,62,9,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,330,40,1000,3000,FPGA_62_9_58,62,9,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_57,62,9,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_56,62,9,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_3_12_6P,P4,590,40,1000,5000,FPGA_62_9_55,62,9,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_54,62,9,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_53,62,9,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_52,62,9,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_51,62,9,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_50,62,9,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_49,62,9,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_3_13_6N,N3,720,40,1000,6000,FPGA_62_9_48,62,9,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,460,40,1000,4000,FPGA_62_10_23,62,10,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,460,40,1000,4000,FPGA_62_10_22,62,10,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,460,40,1000,4000,FPGA_62_10_21,62,10,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_20,62,10,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_19,62,10,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_18,62,10,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_17,62,10,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_16,62,10,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_15,62,10,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_14,62,10,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_13,62,10,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,980,40,2000,1000,FPGA_62_10_12,62,10,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,70,40,1000,1000,FPGA_62_10_71,62,10,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_70,62,10,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_69,62,10,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_68,62,10,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_67,62,10,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_66,62,10,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_65,62,10,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_64,62,10,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_63,62,10,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,200,40,1000,2000,FPGA_62_10_62,62,10,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,330,40,1000,3000,FPGA_62_10_61,62,10,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,330,40,1000,3000,FPGA_62_10_60,62,10,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,330,40,1000,3000,FPGA_62_10_59,62,10,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,330,40,1000,3000,FPGA_62_10_58,62,10,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_57,62,10,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_56,62,10,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_3_14_7P,L8,590,40,1000,5000,FPGA_62_10_55,62,10,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_54,62,10,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_53,62,10,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_52,62,10,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_51,62,10,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_50,62,10,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_49,62,10,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_3_15_7N,P3,720,40,1000,6000,FPGA_62_10_48,62,10,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,460,40,1000,4000,FPGA_62_11_23,62,11,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,460,40,1000,4000,FPGA_62_11_22,62,11,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,460,40,1000,4000,FPGA_62_11_21,62,11,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_20,62,11,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_19,62,11,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_18,62,11,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_17,62,11,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_16,62,11,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_15,62,11,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_14,62,11,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_13,62,11,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,980,40,2000,1000,FPGA_62_11_12,62,11,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,70,40,1000,1000,FPGA_62_11_71,62,11,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_70,62,11,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_69,62,11,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_68,62,11,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_67,62,11,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_66,62,11,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_65,62,11,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_64,62,11,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_63,62,11,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,200,40,1000,2000,FPGA_62_11_62,62,11,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,330,40,1000,3000,FPGA_62_11_61,62,11,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,330,40,1000,3000,FPGA_62_11_60,62,11,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,330,40,1000,3000,FPGA_62_11_59,62,11,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,330,40,1000,3000,FPGA_62_11_58,62,11,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_57,62,11,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_56,62,11,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_3_16_8P,P8,590,40,1000,5000,FPGA_62_11_55,62,11,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_54,62,11,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_53,62,11,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_52,62,11,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_51,62,11,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_50,62,11,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_49,62,11,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_3_17_8N,N2,720,40,1000,6000,FPGA_62_11_48,62,11,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,460,40,1000,4000,FPGA_62_12_23,62,12,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,460,40,1000,4000,FPGA_62_12_22,62,12,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,460,40,1000,4000,FPGA_62_12_21,62,12,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_20,62,12,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_19,62,12,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_18,62,12,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_17,62,12,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_16,62,12,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_15,62,12,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_14,62,12,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_13,62,12,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,980,40,2000,1000,FPGA_62_12_12,62,12,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,70,40,1000,1000,FPGA_62_12_71,62,12,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_70,62,12,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_69,62,12,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_68,62,12,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_67,62,12,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_66,62,12,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_65,62,12,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_64,62,12,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_63,62,12,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,200,40,1000,2000,FPGA_62_12_62,62,12,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,330,40,1000,3000,FPGA_62_12_61,62,12,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,330,40,1000,3000,FPGA_62_12_60,62,12,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,330,40,1000,3000,FPGA_62_12_59,62,12,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,330,40,1000,3000,FPGA_62_12_58,62,12,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_57,62,12,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_56,62,12,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_3_18_9P,K8,590,40,1000,5000,FPGA_62_12_55,62,12,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_54,62,12,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_53,62,12,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_52,62,12,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_51,62,12,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_50,62,12,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_49,62,12,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_3_19_9N,J7,720,40,1000,6000,FPGA_62_12_48,62,12,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_23,62,13,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_22,62,13,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_21,62,13,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_20,62,13,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_19,62,13,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_13_18,62,13,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_13_17,62,13,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_13_16,62,13,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_13_15,62,13,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_13_14,62,13,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_13_13,62,13,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_71,62,13,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_70,62,13,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_69,62,13,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_68,62,13,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_67,62,13,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_66,62,13,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_65,62,13,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_64,62,13,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_13_63,62,13,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_14_23,62,14,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_14_22,62,14,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,460,40,1000,4000,FPGA_62_14_21,62,14,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_20,62,14,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_19,62,14,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_18,62,14,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_17,62,14,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_16,62,14,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_15,62,14,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_14,62,14,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_13,62,14,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,980,40,2000,1000,FPGA_62_14_12,62,14,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,70,40,1000,1000,FPGA_62_14_71,62,14,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_70,62,14,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_69,62,14,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_68,62,14,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_67,62,14,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_66,62,14,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_65,62,14,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_64,62,14,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_63,62,14,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,200,40,1000,2000,FPGA_62_14_62,62,14,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_14_61,62,14,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_14_60,62,14,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_14_59,62,14,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,330,40,1000,3000,FPGA_62_14_58,62,14,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_57,62,14,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_56,62,14,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_3_20_10P,K6,590,40,1000,5000,FPGA_62_14_55,62,14,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_54,62,14,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_53,62,14,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_52,62,14,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_51,62,14,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_50,62,14,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_49,62,14,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_3_21_10N,N6,720,40,1000,6000,FPGA_62_14_48,62,14,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,460,40,1000,4000,FPGA_62_15_23,62,15,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,460,40,1000,4000,FPGA_62_15_22,62,15,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,460,40,1000,4000,FPGA_62_15_21,62,15,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_20,62,15,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_19,62,15,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_18,62,15,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_17,62,15,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_16,62,15,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_15,62,15,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_14,62,15,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_13,62,15,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,980,40,2000,1000,FPGA_62_15_12,62,15,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,70,40,1000,1000,FPGA_62_15_71,62,15,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_70,62,15,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_69,62,15,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_68,62,15,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_67,62,15,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_66,62,15,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_65,62,15,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_64,62,15,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_63,62,15,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,200,40,1000,2000,FPGA_62_15_62,62,15,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,330,40,1000,3000,FPGA_62_15_61,62,15,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,330,40,1000,3000,FPGA_62_15_60,62,15,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,330,40,1000,3000,FPGA_62_15_59,62,15,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,330,40,1000,3000,FPGA_62_15_58,62,15,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_57,62,15,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_56,62,15,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_3_22_11P,L6,590,40,1000,5000,FPGA_62_15_55,62,15,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_54,62,15,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_53,62,15,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_52,62,15,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_51,62,15,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_50,62,15,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_49,62,15,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_3_23_11N,J6,720,40,1000,6000,FPGA_62_15_48,62,15,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,460,40,1000,4000,FPGA_62_16_23,62,16,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,460,40,1000,4000,FPGA_62_16_22,62,16,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,460,40,1000,4000,FPGA_62_16_21,62,16,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_20,62,16,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_19,62,16,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_18,62,16,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_17,62,16,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_16,62,16,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_15,62,16,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_14,62,16,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_13,62,16,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,980,40,2000,1000,FPGA_62_16_12,62,16,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,70,40,1000,1000,FPGA_62_16_71,62,16,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_70,62,16,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_69,62,16,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_68,62,16,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_67,62,16,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_66,62,16,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_65,62,16,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_64,62,16,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_63,62,16,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,200,40,1000,2000,FPGA_62_16_62,62,16,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,330,40,1000,3000,FPGA_62_16_61,62,16,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,330,40,1000,3000,FPGA_62_16_60,62,16,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,330,40,1000,3000,FPGA_62_16_59,62,16,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,330,40,1000,3000,FPGA_62_16_58,62,16,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_57,62,16,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_56,62,16,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_3_24_12P,P7,590,40,1000,5000,FPGA_62_16_55,62,16,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_54,62,16,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_53,62,16,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_52,62,16,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_51,62,16,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_50,62,16,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_49,62,16,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_3_25_12N,K3,720,40,1000,6000,FPGA_62_16_48,62,16,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,460,40,1000,4000,FPGA_62_17_23,62,17,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,460,40,1000,4000,FPGA_62_17_22,62,17,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,460,40,1000,4000,FPGA_62_17_21,62,17,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_20,62,17,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_19,62,17,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_18,62,17,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_17,62,17,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_16,62,17,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_15,62,17,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_14,62,17,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_13,62,17,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,980,40,2000,1000,FPGA_62_17_12,62,17,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,70,40,1000,1000,FPGA_62_17_71,62,17,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_70,62,17,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_69,62,17,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_68,62,17,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_67,62,17,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_66,62,17,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_65,62,17,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_64,62,17,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_63,62,17,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,200,40,1000,2000,FPGA_62_17_62,62,17,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,330,40,1000,3000,FPGA_62_17_61,62,17,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,330,40,1000,3000,FPGA_62_17_60,62,17,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,330,40,1000,3000,FPGA_62_17_59,62,17,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,330,40,1000,3000,FPGA_62_17_58,62,17,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_57,62,17,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_56,62,17,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_3_26_13P,L4,590,40,1000,5000,FPGA_62_17_55,62,17,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_54,62,17,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_53,62,17,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_52,62,17,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_51,62,17,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_50,62,17,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_49,62,17,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_3_27_13N,J4,720,40,1000,6000,FPGA_62_17_48,62,17,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,460,40,1000,4000,FPGA_62_18_23,62,18,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,460,40,1000,4000,FPGA_62_18_22,62,18,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,460,40,1000,4000,FPGA_62_18_21,62,18,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_20,62,18,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_19,62,18,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_18,62,18,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_17,62,18,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_16,62,18,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_15,62,18,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_14,62,18,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_13,62,18,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,980,40,2000,1000,FPGA_62_18_12,62,18,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,70,40,1000,1000,FPGA_62_18_71,62,18,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_70,62,18,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_69,62,18,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_68,62,18,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_67,62,18,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_66,62,18,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_65,62,18,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_64,62,18,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_63,62,18,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,200,40,1000,2000,FPGA_62_18_62,62,18,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,330,40,1000,3000,FPGA_62_18_61,62,18,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,330,40,1000,3000,FPGA_62_18_60,62,18,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,330,40,1000,3000,FPGA_62_18_59,62,18,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,330,40,1000,3000,FPGA_62_18_58,62,18,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_57,62,18,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_56,62,18,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_3_CC_28_14P,P5,590,40,1000,5000,FPGA_62_18_55,62,18,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_54,62,18,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_53,62,18,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_52,62,18,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_51,62,18,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_50,62,18,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_49,62,18,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_3_CC_29_14N,L5,720,40,1000,6000,FPGA_62_18_48,62,18,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,460,40,1000,4000,FPGA_62_19_23,62,19,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,460,40,1000,4000,FPGA_62_19_22,62,19,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,460,40,1000,4000,FPGA_62_19_21,62,19,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_20,62,19,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_19,62,19,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_18,62,19,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_17,62,19,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_16,62,19,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_15,62,19,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_14,62,19,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_13,62,19,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,980,40,2000,1000,FPGA_62_19_12,62,19,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,70,40,1000,1000,FPGA_62_19_71,62,19,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_70,62,19,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_69,62,19,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_68,62,19,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_67,62,19,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_66,62,19,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_65,62,19,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_64,62,19,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_63,62,19,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,200,40,1000,2000,FPGA_62_19_62,62,19,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,330,40,1000,3000,FPGA_62_19_61,62,19,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,330,40,1000,3000,FPGA_62_19_60,62,19,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,330,40,1000,3000,FPGA_62_19_59,62,19,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,330,40,1000,3000,FPGA_62_19_58,62,19,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_57,62,19,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_56,62,19,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_3_30_15P,J5,590,40,1000,5000,FPGA_62_19_55,62,19,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_54,62,19,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_53,62,19,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_52,62,19,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_51,62,19,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_50,62,19,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_49,62,19,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_3_31_15N,P6,720,40,1000,6000,FPGA_62_19_48,62,19,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,460,40,1000,4000,FPGA_62_20_23,62,20,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,460,40,1000,4000,FPGA_62_20_22,62,20,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,460,40,1000,4000,FPGA_62_20_21,62,20,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_20,62,20,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_19,62,20,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_18,62,20,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_17,62,20,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_16,62,20,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_15,62,20,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_14,62,20,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_13,62,20,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,980,40,2000,1000,FPGA_62_20_12,62,20,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,70,40,1000,1000,FPGA_62_20_71,62,20,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_70,62,20,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_69,62,20,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_68,62,20,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_67,62,20,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_66,62,20,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_65,62,20,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_64,62,20,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_63,62,20,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,200,40,1000,2000,FPGA_62_20_62,62,20,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,330,40,1000,3000,FPGA_62_20_61,62,20,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,330,40,1000,3000,FPGA_62_20_60,62,20,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,330,40,1000,3000,FPGA_62_20_59,62,20,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,330,40,1000,3000,FPGA_62_20_58,62,20,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_57,62,20,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_56,62,20,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_3_32_16P,N5,590,40,1000,5000,FPGA_62_20_55,62,20,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_54,62,20,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_53,62,20,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_52,62,20,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_51,62,20,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_50,62,20,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_49,62,20,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_3_33_16N,L3,720,40,1000,6000,FPGA_62_20_48,62,20,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,460,40,1000,4000,FPGA_62_21_23,62,21,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,460,40,1000,4000,FPGA_62_21_22,62,21,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,460,40,1000,4000,FPGA_62_21_21,62,21,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_20,62,21,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_19,62,21,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_18,62,21,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_17,62,21,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_16,62,21,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_15,62,21,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_14,62,21,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_13,62,21,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,980,40,2000,1000,FPGA_62_21_12,62,21,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,70,40,1000,1000,FPGA_62_21_71,62,21,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_70,62,21,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_69,62,21,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_68,62,21,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_67,62,21,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_66,62,21,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_65,62,21,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_64,62,21,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_63,62,21,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,200,40,1000,2000,FPGA_62_21_62,62,21,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,330,40,1000,3000,FPGA_62_21_61,62,21,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,330,40,1000,3000,FPGA_62_21_60,62,21,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,330,40,1000,3000,FPGA_62_21_59,62,21,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,330,40,1000,3000,FPGA_62_21_58,62,21,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_57,62,21,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_56,62,21,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_3_34_17P,J3,590,40,1000,5000,FPGA_62_21_55,62,21,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_54,62,21,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_53,62,21,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_52,62,21,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_51,62,21,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_50,62,21,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_49,62,21,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_3_35_17N,P2,720,40,1000,6000,FPGA_62_21_48,62,21,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,460,40,1000,4000,FPGA_62_22_23,62,22,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,460,40,1000,4000,FPGA_62_22_22,62,22,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,460,40,1000,4000,FPGA_62_22_21,62,22,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_20,62,22,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_19,62,22,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_18,62,22,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_17,62,22,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_16,62,22,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_15,62,22,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_14,62,22,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_13,62,22,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,980,40,2000,1000,FPGA_62_22_12,62,22,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,70,40,1000,1000,FPGA_62_22_71,62,22,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_70,62,22,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_69,62,22,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_68,62,22,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_67,62,22,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_66,62,22,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_65,62,22,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_64,62,22,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_63,62,22,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,200,40,1000,2000,FPGA_62_22_62,62,22,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,330,40,1000,3000,FPGA_62_22_61,62,22,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,330,40,1000,3000,FPGA_62_22_60,62,22,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,330,40,1000,3000,FPGA_62_22_59,62,22,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,330,40,1000,3000,FPGA_62_22_58,62,22,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_57,62,22,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_56,62,22,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_3_36_18P,L2,590,40,1000,5000,FPGA_62_22_55,62,22,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_54,62,22,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_53,62,22,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_52,62,22,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_51,62,22,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_50,62,22,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_49,62,22,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_3_37_18N,J2,720,40,1000,6000,FPGA_62_22_48,62,22,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,460,40,1000,4000,FPGA_62_23_23,62,23,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,460,40,1000,4000,FPGA_62_23_22,62,23,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,460,40,1000,4000,FPGA_62_23_21,62,23,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_20,62,23,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_19,62,23,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_18,62,23,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_17,62,23,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_16,62,23,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_15,62,23,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_14,62,23,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_13,62,23,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,980,40,2000,1000,FPGA_62_23_12,62,23,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,70,40,1000,1000,FPGA_62_23_71,62,23,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_70,62,23,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_69,62,23,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_68,62,23,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_67,62,23,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_66,62,23,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_65,62,23,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_64,62,23,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_63,62,23,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,200,40,1000,2000,FPGA_62_23_62,62,23,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,330,40,1000,3000,FPGA_62_23_61,62,23,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,330,40,1000,3000,FPGA_62_23_60,62,23,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,330,40,1000,3000,FPGA_62_23_59,62,23,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,330,40,1000,3000,FPGA_62_23_58,62,23,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_57,62,23,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_56,62,23,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_3_38_19P,N8,590,40,1000,5000,FPGA_62_23_55,62,23,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_54,62,23,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_53,62,23,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_52,62,23,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_51,62,23,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_50,62,23,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_49,62,23,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_3_39_19N,L1,720,40,1000,6000,FPGA_62_23_48,62,23,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_23,62,24,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_22,62,24,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_21,62,24,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_20,62,24,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_19,62,24,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_24_18,62,24,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_17,62,24,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_16,62,24,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_15,62,24,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_14,62,24,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_24_13,62,24,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_71,62,24,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_70,62,24,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_69,62,24,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_68,62,24,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_67,62,24,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_66,62,24,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_65,62,24,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_64,62,24,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_24_63,62,24,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_25_23,62,25,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_25_22,62,25,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_62_25_21,62,25,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_20,62,25,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_19,62,25,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_18,62,25,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_17,62,25,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_16,62,25,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_15,62,25,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_14,62,25,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_13,62,25,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,980,40,2000,1000,FPGA_62_25_12,62,25,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_62_25_71,62,25,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_70,62,25,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_69,62,25,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_68,62,25,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_67,62,25,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_66,62,25,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_65,62,25,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_64,62,25,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_63,62,25,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_62_25_62,62,25,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_25_61,62,25,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_25_60,62,25,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_25_59,62,25,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_62_25_58,62,25,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_57,62,25,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_56,62,25,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_62_25_55,62,25,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_54,62,25,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_53,62,25,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_52,62,25,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_51,62,25,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_50,62,25,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_49,62,25,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_62_25_48,62,25,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_26_23,62,26,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_26_22,62,26,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_62_26_21,62,26,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_20,62,26,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_19,62,26,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_18,62,26,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_17,62,26,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_16,62,26,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_15,62,26,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_14,62,26,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_13,62,26,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,980,40,2000,1000,FPGA_62_26_12,62,26,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,70,40,1000,1000,FPGA_62_26_71,62,26,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_70,62,26,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_69,62,26,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_68,62,26,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_67,62,26,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_66,62,26,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_65,62,26,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_64,62,26,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_63,62,26,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_62_26_62,62,26,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_26_61,62,26,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_26_60,62,26,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_26_59,62,26,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_62_26_58,62,26,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_57,62,26,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_56,62,26,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_62_26_55,62,26,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_54,62,26,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_53,62,26,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_52,62,26,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_51,62,26,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_50,62,26,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_49,62,26,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_62_26_48,62,26,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_27_23,62,27,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_27_22,62,27,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_62_27_21,62,27,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_20,62,27,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_19,62,27,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_18,62,27,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_17,62,27,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_16,62,27,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_15,62,27,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_14,62,27,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_13,62,27,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,980,40,2000,1000,FPGA_62_27_12,62,27,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,70,40,1000,1000,FPGA_62_27_71,62,27,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_70,62,27,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_69,62,27,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_68,62,27,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_67,62,27,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_66,62,27,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_65,62,27,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_64,62,27,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_63,62,27,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_62_27_62,62,27,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_27_61,62,27,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_27_60,62,27,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_27_59,62,27,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_62_27_58,62,27,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_57,62,27,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_56,62,27,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_62_27_55,62,27,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_54,62,27,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_53,62,27,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_52,62,27,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_51,62,27,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_50,62,27,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_49,62,27,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_62_27_48,62,27,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_28_23,62,28,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_28_22,62,28,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_62_28_21,62,28,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_20,62,28,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_19,62,28,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_18,62,28,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_17,62,28,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_16,62,28,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_15,62,28,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_14,62,28,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_13,62,28,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,980,40,2000,1000,FPGA_62_28_12,62,28,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,70,40,1000,1000,FPGA_62_28_71,62,28,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_70,62,28,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_69,62,28,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_68,62,28,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_67,62,28,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_66,62,28,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_65,62,28,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_64,62,28,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_63,62,28,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_62_28_62,62,28,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_28_61,62,28,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_28_60,62,28,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_28_59,62,28,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_62_28_58,62,28,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_57,62,28,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_56,62,28,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_62_28_55,62,28,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_54,62,28,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_53,62,28,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_52,62,28,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_51,62,28,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_50,62,28,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_49,62,28,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_62_28_48,62,28,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_29_23,62,29,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_29_22,62,29,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_62_29_21,62,29,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_20,62,29,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_19,62,29,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_18,62,29,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_17,62,29,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_16,62,29,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_15,62,29,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_14,62,29,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_13,62,29,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,980,40,2000,1000,FPGA_62_29_12,62,29,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,70,40,1000,1000,FPGA_62_29_71,62,29,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_70,62,29,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_69,62,29,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_68,62,29,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_67,62,29,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_66,62,29,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_65,62,29,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_64,62,29,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_63,62,29,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_62_29_62,62,29,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_29_61,62,29,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_29_60,62,29,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_29_59,62,29,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_62_29_58,62,29,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_57,62,29,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_56,62,29,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_62_29_55,62,29,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_54,62,29,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_53,62,29,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_52,62,29,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_51,62,29,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_50,62,29,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_49,62,29,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_62_29_48,62,29,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_30_23,62,30,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_30_22,62,30,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_62_30_21,62,30,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_20,62,30,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_19,62,30,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_18,62,30,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_17,62,30,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_16,62,30,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_15,62,30,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_14,62,30,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_13,62,30,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,980,40,2000,1000,FPGA_62_30_12,62,30,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,70,40,1000,1000,FPGA_62_30_71,62,30,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_70,62,30,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_69,62,30,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_68,62,30,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_67,62,30,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_66,62,30,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_65,62,30,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_64,62,30,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_63,62,30,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_62_30_62,62,30,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_30_61,62,30,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_30_60,62,30,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_30_59,62,30,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_62_30_58,62,30,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_57,62,30,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_56,62,30,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_62_30_55,62,30,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_54,62,30,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_53,62,30,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_52,62,30,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_51,62,30,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_50,62,30,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_49,62,30,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_62_30_48,62,30,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_31_23,62,31,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_31_22,62,31,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_62_31_21,62,31,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_20,62,31,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_19,62,31,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_18,62,31,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_17,62,31,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_16,62,31,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_15,62,31,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_14,62,31,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_13,62,31,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,980,40,2000,1000,FPGA_62_31_12,62,31,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,70,40,1000,1000,FPGA_62_31_71,62,31,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_70,62,31,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_69,62,31,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_68,62,31,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_67,62,31,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_66,62,31,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_65,62,31,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_64,62,31,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_63,62,31,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_62_31_62,62,31,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_31_61,62,31,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_31_60,62,31,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_31_59,62,31,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_62_31_58,62,31,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_57,62,31,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_56,62,31,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_62_31_55,62,31,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_54,62,31,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_53,62,31,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_52,62,31,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_51,62,31,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_50,62,31,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_49,62,31,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_62_31_48,62,31,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_32_23,62,32,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_32_22,62,32,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_62_32_21,62,32,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_20,62,32,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_19,62,32,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_18,62,32,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_17,62,32,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_16,62,32,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_15,62,32,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_14,62,32,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_13,62,32,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,980,40,2000,1000,FPGA_62_32_12,62,32,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,70,40,1000,1000,FPGA_62_32_71,62,32,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_70,62,32,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_69,62,32,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_68,62,32,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_67,62,32,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_66,62,32,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_65,62,32,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_64,62,32,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_63,62,32,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_62_32_62,62,32,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_32_61,62,32,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_32_60,62,32,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_32_59,62,32,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_62_32_58,62,32,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_57,62,32,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_56,62,32,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_62_32_55,62,32,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_54,62,32,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_53,62,32,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_52,62,32,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_51,62,32,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_50,62,32,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_49,62,32,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_62_32_48,62,32,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_33_23,62,33,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_33_22,62,33,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_62_33_21,62,33,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_20,62,33,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_19,62,33,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_18,62,33,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_17,62,33,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_16,62,33,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_15,62,33,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_14,62,33,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_13,62,33,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,980,40,2000,1000,FPGA_62_33_12,62,33,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,70,40,1000,1000,FPGA_62_33_71,62,33,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_70,62,33,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_69,62,33,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_68,62,33,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_67,62,33,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_66,62,33,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_65,62,33,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_64,62,33,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_63,62,33,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_62_33_62,62,33,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_33_61,62,33,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_33_60,62,33,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_33_59,62,33,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_62_33_58,62,33,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_57,62,33,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_56,62,33,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_62_33_55,62,33,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_54,62,33,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_53,62,33,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_52,62,33,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_51,62,33,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_50,62,33,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_49,62,33,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_62_33_48,62,33,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_34_23,62,34,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_34_22,62,34,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_62_34_21,62,34,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_20,62,34,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_19,62,34,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_18,62,34,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_17,62,34,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_16,62,34,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_15,62,34,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_14,62,34,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_13,62,34,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,980,40,2000,1000,FPGA_62_34_12,62,34,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,70,40,1000,1000,FPGA_62_34_71,62,34,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_70,62,34,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_69,62,34,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_68,62,34,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_67,62,34,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_66,62,34,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_65,62,34,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_64,62,34,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_63,62,34,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_62_34_62,62,34,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_34_61,62,34,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_34_60,62,34,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_34_59,62,34,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_62_34_58,62,34,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_57,62,34,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_56,62,34,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_62_34_55,62,34,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_54,62,34,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_53,62,34,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_52,62,34,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_51,62,34,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_50,62,34,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_49,62,34,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_62_34_48,62,34,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_23,62,35,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_22,62,35,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_21,62,35,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_20,62,35,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_19,62,35,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_35_18,62,35,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_17,62,35,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_16,62,35,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_15,62,35,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_14,62,35,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_35_13,62,35,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_71,62,35,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_70,62,35,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_69,62,35,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_68,62,35,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_67,62,35,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_66,62,35,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_65,62,35,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_64,62,35,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_35_63,62,35,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_36_23,62,36,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_36_22,62,36,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_62_36_21,62,36,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_20,62,36,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_19,62,36,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_18,62,36,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_17,62,36,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_16,62,36,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_15,62,36,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_14,62,36,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_13,62,36,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,980,40,2000,1000,FPGA_62_36_12,62,36,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_62_36_71,62,36,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_70,62,36,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_69,62,36,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_68,62,36,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_67,62,36,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_66,62,36,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_65,62,36,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_64,62,36,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_63,62,36,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_62_36_62,62,36,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_36_61,62,36,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_36_60,62,36,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_36_59,62,36,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_62_36_58,62,36,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_57,62,36,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_56,62,36,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_62_36_55,62,36,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_54,62,36,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_53,62,36,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_52,62,36,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_51,62,36,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_50,62,36,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_49,62,36,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_62_36_48,62,36,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_37_23,62,37,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_37_22,62,37,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_62_37_21,62,37,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_20,62,37,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_19,62,37,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_18,62,37,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_17,62,37,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_16,62,37,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_15,62,37,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_14,62,37,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_13,62,37,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,980,40,2000,1000,FPGA_62_37_12,62,37,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,70,40,1000,1000,FPGA_62_37_71,62,37,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_70,62,37,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_69,62,37,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_68,62,37,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_67,62,37,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_66,62,37,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_65,62,37,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_64,62,37,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_63,62,37,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_62_37_62,62,37,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_37_61,62,37,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_37_60,62,37,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_37_59,62,37,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_62_37_58,62,37,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_57,62,37,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_56,62,37,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_62_37_55,62,37,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_54,62,37,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_53,62,37,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_52,62,37,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_51,62,37,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_50,62,37,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_49,62,37,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_62_37_48,62,37,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_38_23,62,38,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_38_22,62,38,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_62_38_21,62,38,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_20,62,38,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_19,62,38,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_18,62,38,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_17,62,38,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_16,62,38,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_15,62,38,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_14,62,38,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_13,62,38,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,980,40,2000,1000,FPGA_62_38_12,62,38,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,70,40,1000,1000,FPGA_62_38_71,62,38,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_70,62,38,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_69,62,38,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_68,62,38,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_67,62,38,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_66,62,38,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_65,62,38,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_64,62,38,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_63,62,38,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_62_38_62,62,38,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_38_61,62,38,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_38_60,62,38,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_38_59,62,38,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_62_38_58,62,38,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_57,62,38,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_56,62,38,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_62_38_55,62,38,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_54,62,38,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_53,62,38,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_52,62,38,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_51,62,38,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_50,62,38,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_49,62,38,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_62_38_48,62,38,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_39_23,62,39,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_39_22,62,39,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_62_39_21,62,39,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_20,62,39,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_19,62,39,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_18,62,39,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_17,62,39,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_16,62,39,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_15,62,39,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_14,62,39,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_13,62,39,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,980,40,2000,1000,FPGA_62_39_12,62,39,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,70,40,1000,1000,FPGA_62_39_71,62,39,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_70,62,39,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_69,62,39,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_68,62,39,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_67,62,39,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_66,62,39,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_65,62,39,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_64,62,39,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_63,62,39,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_62_39_62,62,39,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_39_61,62,39,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_39_60,62,39,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_39_59,62,39,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_62_39_58,62,39,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_57,62,39,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_56,62,39,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_62_39_55,62,39,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_54,62,39,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_53,62,39,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_52,62,39,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_51,62,39,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_50,62,39,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_49,62,39,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_62_39_48,62,39,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_40_23,62,40,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_40_22,62,40,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_62_40_21,62,40,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_20,62,40,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_19,62,40,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_18,62,40,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_17,62,40,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_16,62,40,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_15,62,40,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_14,62,40,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_13,62,40,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,980,40,2000,1000,FPGA_62_40_12,62,40,12,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,70,40,1000,1000,FPGA_62_40_71,62,40,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_70,62,40,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_69,62,40,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_68,62,40,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_67,62,40,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_66,62,40,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_65,62,40,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_64,62,40,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_63,62,40,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_62_40_62,62,40,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_40_61,62,40,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_40_60,62,40,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_40_59,62,40,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_62_40_58,62,40,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_57,62,40,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_56,62,40,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_62_40_55,62,40,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_54,62,40,54,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_53,62,40,53,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_52,62,40,52,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_51,62,40,51,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_50,62,40,50,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_49,62,40,49,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_62_40_48,62,40,48,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_41_23,62,41,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_41_22,62,41,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_62_41_21,62,41,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_20,62,41,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_19,62,41,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_18,62,41,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_17,62,41,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_16,62,41,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_15,62,41,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_14,62,41,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_13,62,41,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,980,40,2000,1000,FPGA_62_41_12,62,41,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,70,40,1000,1000,FPGA_62_41_71,62,41,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_70,62,41,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_69,62,41,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_68,62,41,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_67,62,41,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_66,62,41,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_65,62,41,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_64,62,41,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_63,62,41,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_62_41_62,62,41,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_41_61,62,41,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_41_60,62,41,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_41_59,62,41,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_62_41_58,62,41,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_57,62,41,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_56,62,41,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_62_41_55,62,41,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_54,62,41,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_53,62,41,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_52,62,41,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_51,62,41,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_50,62,41,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_49,62,41,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_62_41_48,62,41,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_42_23,62,42,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_42_22,62,42,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_62_42_21,62,42,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_20,62,42,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_19,62,42,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_18,62,42,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_17,62,42,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_16,62,42,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_15,62,42,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_14,62,42,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_13,62,42,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,980,40,2000,1000,FPGA_62_42_12,62,42,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,70,40,1000,1000,FPGA_62_42_71,62,42,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_70,62,42,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_69,62,42,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_68,62,42,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_67,62,42,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_66,62,42,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_65,62,42,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_64,62,42,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_63,62,42,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_62_42_62,62,42,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_42_61,62,42,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_42_60,62,42,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_42_59,62,42,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_62_42_58,62,42,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_57,62,42,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_56,62,42,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_62_42_55,62,42,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_54,62,42,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_53,62,42,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_52,62,42,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_51,62,42,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_50,62,42,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_49,62,42,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_62_42_48,62,42,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_43_23,62,43,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_43_22,62,43,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_62_43_21,62,43,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_20,62,43,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_19,62,43,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_18,62,43,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_17,62,43,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_16,62,43,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_15,62,43,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_14,62,43,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_13,62,43,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,980,40,2000,1000,FPGA_62_43_12,62,43,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,70,40,1000,1000,FPGA_62_43_71,62,43,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_70,62,43,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_69,62,43,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_68,62,43,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_67,62,43,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_66,62,43,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_65,62,43,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_64,62,43,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_63,62,43,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_62_43_62,62,43,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_43_61,62,43,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_43_60,62,43,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_43_59,62,43,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_62_43_58,62,43,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_57,62,43,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_56,62,43,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_62_43_55,62,43,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_54,62,43,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_53,62,43,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_52,62,43,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_51,62,43,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_50,62,43,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_49,62,43,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_62_43_48,62,43,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_61_44_23,61,44,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_61_44_22,61,44,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_61_44_21,61,44,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_20,61,44,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_19,61,44,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_18,61,44,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_17,61,44,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_16,61,44,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_15,61,44,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_14,61,44,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_13,61,44,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,980,40,2000,1000,FPGA_61_44_12,61,44,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,70,40,1000,1000,FPGA_61_44_71,61,44,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_70,61,44,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_69,61,44,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_68,61,44,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_67,61,44,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_66,61,44,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_65,61,44,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_64,61,44,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_63,61,44,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_61_44_62,61,44,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_61_44_61,61,44,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_61_44_60,61,44,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_61_44_59,61,44,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_61_44_58,61,44,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_57,61,44,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_56,61,44,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_61_44_55,61,44,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_54,61,44,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_53,61,44,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_52,61,44,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_51,61,44,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_50,61,44,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_49,61,44,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_61_44_48,61,44,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_60_44_23,60,44,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_60_44_22,60,44,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_60_44_21,60,44,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_20,60,44,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_19,60,44,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_18,60,44,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_17,60,44,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_16,60,44,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_15,60,44,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_14,60,44,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_13,60,44,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,980,40,2000,1000,FPGA_60_44_12,60,44,12,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,70,40,1000,1000,FPGA_60_44_71,60,44,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_70,60,44,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_69,60,44,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_68,60,44,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_67,60,44,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_66,60,44,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_65,60,44,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_64,60,44,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_63,60,44,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_60_44_62,60,44,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_60_44_61,60,44,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_60_44_60,60,44,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_60_44_59,60,44,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_60_44_58,60,44,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_57,60,44,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_56,60,44,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_60_44_55,60,44,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_54,60,44,54,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_53,60,44,53,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_52,60,44,52,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_51,60,44,51,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_50,60,44,50,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_49,60,44,49,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_60_44_48,60,44,48,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_23,2,1,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_22,2,1,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_21,2,1,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_20,2,1,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_19,2,1,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_18,2,1,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_17,2,1,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_16,2,1,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_15,2,1,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_14,2,1,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_13,2,1,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_71,2,1,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_70,2,1,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_69,2,1,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_68,2,1,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_67,2,1,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_66,2,1,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_65,2,1,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_64,2,1,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_63,2,1,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_23,3,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_22,3,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_21,3,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_20,3,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_19,3,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_18,3,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_17,3,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_16,3,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_15,3,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_14,3,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_13,3,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_12,3,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_11,3,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980,40,2000,1000,FPGA_3_1_10,3,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_3_1_71,3,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_70,3,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_69,3,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_68,3,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_67,3,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_66,3,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_65,3,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_64,3,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_63,3,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_62,3,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_61,3,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_60,3,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_59,3,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_58,3,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_57,3,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_56,3,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_55,3,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_54,3,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_53,3,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_52,3,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_51,3,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_50,3,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_49,3,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_48,3,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_47,3,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_46,3,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_45,3,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_44,3,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_43,3,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_23,4,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_22,4,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_21,4,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_20,4,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_19,4,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_18,4,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_17,4,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_16,4,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_15,4,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_14,4,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_13,4,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_12,4,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_11,4,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980,40,2000,1000,FPGA_4_1_10,4,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70,40,1000,1000,FPGA_4_1_71,4,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_70,4,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_69,4,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_68,4,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_67,4,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_66,4,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_65,4,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_64,4,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_63,4,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_62,4,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_61,4,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_60,4,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_59,4,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_58,4,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_57,4,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_56,4,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_55,4,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_54,4,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_53,4,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_52,4,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_51,4,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_50,4,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_49,4,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_48,4,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_47,4,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_46,4,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_45,4,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_44,4,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_43,4,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_23,5,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_22,5,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_21,5,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_20,5,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_19,5,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_18,5,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_17,5,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_16,5,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_15,5,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_14,5,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_13,5,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_12,5,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_11,5,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980,40,2000,1000,FPGA_5_1_10,5,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70,40,1000,1000,FPGA_5_1_71,5,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_70,5,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_69,5,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_68,5,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_67,5,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_66,5,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_65,5,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_64,5,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_63,5,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_62,5,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_61,5,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_60,5,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_59,5,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_58,5,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_57,5,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_56,5,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_55,5,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_54,5,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_53,5,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_52,5,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_51,5,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_50,5,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_49,5,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_48,5,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_47,5,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_46,5,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_45,5,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_44,5,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_43,5,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_23,6,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_22,6,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_21,6,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_20,6,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_19,6,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_18,6,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_17,6,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_16,6,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_15,6,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_14,6,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_13,6,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_12,6,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_11,6,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980,40,2000,1000,FPGA_6_1_10,6,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70,40,1000,1000,FPGA_6_1_71,6,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_70,6,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_69,6,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_68,6,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_67,6,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_66,6,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_65,6,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_64,6,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_63,6,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_62,6,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_61,6,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_60,6,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_59,6,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_58,6,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_57,6,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_56,6,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_55,6,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_54,6,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_53,6,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_52,6,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_51,6,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_50,6,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_49,6,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_48,6,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_47,6,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_46,6,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_45,6,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_44,6,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_43,6,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_23,7,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_22,7,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_21,7,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_20,7,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_19,7,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_18,7,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_17,7,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_16,7,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_15,7,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_14,7,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_13,7,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_12,7,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_11,7,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980,40,2000,1000,FPGA_7_1_10,7,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70,40,1000,1000,FPGA_7_1_71,7,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_70,7,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_69,7,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_68,7,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_67,7,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_66,7,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_65,7,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_64,7,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_63,7,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_62,7,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_61,7,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_60,7,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_59,7,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_58,7,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_57,7,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_56,7,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_55,7,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_54,7,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_53,7,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_52,7,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_51,7,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_50,7,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_49,7,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_48,7,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_47,7,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_46,7,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_45,7,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_44,7,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_43,7,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_23,8,1,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_22,8,1,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_21,8,1,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_20,8,1,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_19,8,1,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_18,8,1,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_17,8,1,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_16,8,1,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_15,8,1,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_14,8,1,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_13,8,1,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_12,8,1,12,A2F,g2f_rx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_11,8,1,11,A2F,g2f_rx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980,40,2000,1000,FPGA_8_1_10,8,1,10,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70,40,1000,1000,FPGA_8_1_71,8,1,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_70,8,1,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_69,8,1,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_68,8,1,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_67,8,1,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_66,8,1,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_65,8,1,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_64,8,1,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_63,8,1,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_62,8,1,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_61,8,1,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_60,8,1,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_59,8,1,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_58,8,1,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_57,8,1,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_56,8,1,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_55,8,1,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_54,8,1,54,F2A,f2g_trx_hs_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_53,8,1,53,F2A,f2g_trx_lp_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_52,8,1,52,F2A,f2g_tx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_51,8,1,51,F2A,f2g_tx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_50,8,1,50,F2A,f2g_rx_term_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_49,8,1,49,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_48,8,1,48,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_47,8,1,47,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_46,8,1,46,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_45,8,1,45,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_44,8,1,44,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_43,8,1,43,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_23,9,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_22,9,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_21,9,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_20,9,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_19,9,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_18,9,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_17,9,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_16,9,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_15,9,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_14,9,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_13,9,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_12,9,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_11,9,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,980,40,2000,1000,FPGA_9_1_10,9,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,70,40,1000,1000,FPGA_9_1_71,9,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_70,9,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_69,9,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_68,9,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_67,9,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_66,9,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_65,9,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_64,9,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_63,9,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_62,9,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_61,9,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_60,9,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_59,9,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_58,9,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_57,9,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_56,9,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_55,9,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_54,9,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_53,9,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_52,9,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_51,9,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_50,9,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_49,9,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_48,9,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_47,9,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_46,9,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_45,9,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_44,9,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_43,9,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_23,10,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_22,10,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_21,10,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_20,10,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_19,10,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_18,10,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_17,10,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_16,10,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_15,10,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_14,10,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_13,10,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_12,10,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_11,10,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,980,40,2000,1000,FPGA_10_1_10,10,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,70,40,1000,1000,FPGA_10_1_71,10,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_70,10,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_69,10,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_68,10,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_67,10,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_66,10,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_65,10,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_64,10,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_63,10,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_62,10,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_61,10,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_60,10,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_59,10,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_58,10,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_57,10,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_56,10,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_55,10,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_54,10,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_53,10,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_52,10,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_51,10,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_50,10,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_49,10,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_48,10,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_47,10,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_46,10,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_45,10,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_44,10,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_43,10,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_23,12,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_22,12,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_12_1_21,12,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_20,12,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_19,12,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_18,12,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_17,12,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_16,12,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_15,12,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_14,12,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_13,12,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_12_1_12,12,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_12_1_11,12,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,980,40,2000,1000,FPGA_12_1_10,12,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,70,40,1000,1000,FPGA_12_1_71,12,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_70,12,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_69,12,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_68,12,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_67,12,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_66,12,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_65,12,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_64,12,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_63,12,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_12_1_62,12,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_61,12,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_60,12,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_59,12,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_12_1_58,12,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_57,12,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_56,12,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_12_1_55,12,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_54,12,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_53,12,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_52,12,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_51,12,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_12_1_50,12,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_49,12,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_48,12,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_47,12,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_46,12,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_45,12,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_44,12,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_12_1_43,12,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_23,13,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_22,13,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_13_1_21,13,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_20,13,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_19,13,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_18,13,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_17,13,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_16,13,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_15,13,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_14,13,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_13,13,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_13_1_12,13,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_13_1_11,13,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,980,40,2000,1000,FPGA_13_1_10,13,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,70,40,1000,1000,FPGA_13_1_71,13,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_70,13,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_69,13,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_68,13,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_67,13,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_66,13,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_65,13,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_64,13,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_63,13,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_13_1_62,13,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_61,13,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_60,13,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_59,13,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_13_1_58,13,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_57,13,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_56,13,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_13_1_55,13,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_54,13,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_53,13,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_52,13,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_51,13,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_13_1_50,13,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_49,13,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_48,13,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_47,13,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_46,13,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_45,13,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_44,13,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_13_1_43,13,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_23,14,1,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_22,14,1,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_21,14,1,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_20,14,1,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_19,14,1,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_18,14,1,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_17,14,1,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_16,14,1,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_15,14,1,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_14,14,1,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_13,14,1,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_71,14,1,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_70,14,1,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_69,14,1,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_68,14,1,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_67,14,1,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_66,14,1,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_65,14,1,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_64,14,1,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_63,14,1,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_23,15,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_22,15,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_15_1_21,15,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_20,15,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_19,15,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_18,15,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_17,15,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_16,15,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_15,15,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_14,15,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_13,15,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_15_1_12,15,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_15_1_11,15,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,980,40,2000,1000,FPGA_15_1_10,15,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_15_1_71,15,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_70,15,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_69,15,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_68,15,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_67,15,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_66,15,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_65,15,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_64,15,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_63,15,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_15_1_62,15,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_61,15,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_60,15,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_59,15,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_15_1_58,15,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_57,15,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_56,15,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_15_1_55,15,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_54,15,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_53,15,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_52,15,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_51,15,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_15_1_50,15,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_49,15,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_48,15,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_47,15,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_46,15,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_45,15,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_44,15,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_15_1_43,15,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_23,17,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_22,17,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_17_1_21,17,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_20,17,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_19,17,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_18,17,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_17,17,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_16,17,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_15,17,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_14,17,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_13,17,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_17_1_12,17,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_17_1_11,17,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,980,40,2000,1000,FPGA_17_1_10,17,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,70,40,1000,1000,FPGA_17_1_71,17,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_70,17,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_69,17,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_68,17,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_67,17,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_66,17,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_65,17,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_64,17,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_63,17,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_17_1_62,17,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_61,17,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_60,17,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_59,17,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_17_1_58,17,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_57,17,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_56,17,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_17_1_55,17,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_54,17,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_53,17,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_52,17,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_51,17,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_17_1_50,17,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_49,17,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_48,17,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_47,17,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_46,17,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_45,17,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_44,17,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_17_1_43,17,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_23,18,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_22,18,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_18_1_21,18,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_20,18,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_19,18,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_18,18,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_17,18,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_16,18,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_15,18,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_14,18,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_13,18,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_18_1_12,18,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_18_1_11,18,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,980,40,2000,1000,FPGA_18_1_10,18,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,70,40,1000,1000,FPGA_18_1_71,18,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_70,18,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_69,18,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_68,18,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_67,18,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_66,18,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_65,18,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_64,18,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_63,18,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_18_1_62,18,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_61,18,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_60,18,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_59,18,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_18_1_58,18,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_57,18,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_56,18,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_18_1_55,18,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_54,18,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_53,18,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_52,18,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_51,18,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_18_1_50,18,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_49,18,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_48,18,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_47,18,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_46,18,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_45,18,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_44,18,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_18_1_43,18,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_23,19,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_22,19,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_19_1_21,19,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_20,19,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_19,19,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_18,19,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_17,19,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_16,19,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_15,19,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_14,19,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_13,19,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_19_1_12,19,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_19_1_11,19,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,980,40,2000,1000,FPGA_19_1_10,19,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,70,40,1000,1000,FPGA_19_1_71,19,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_70,19,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_69,19,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_68,19,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_67,19,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_66,19,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_65,19,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_64,19,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_63,19,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_19_1_62,19,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_61,19,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_60,19,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_59,19,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_19_1_58,19,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_57,19,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_56,19,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_19_1_55,19,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_54,19,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_53,19,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_52,19,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_51,19,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_19_1_50,19,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_49,19,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_48,19,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_47,19,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_46,19,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_45,19,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_44,19,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_19_1_43,19,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_23,20,1,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_22,20,1,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_21,20,1,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_20,20,1,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_19,20,1,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_18,20,1,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_17,20,1,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_16,20,1,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_15,20,1,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_14,20,1,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_13,20,1,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_12,20,1,12,A2F,g2f_rx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_11,20,1,11,A2F,g2f_rx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,980,40,2000,1000,FPGA_20_1_10,20,1,10,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,70,40,1000,1000,FPGA_20_1_71,20,1,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_70,20,1,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_69,20,1,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_68,20,1,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_67,20,1,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_66,20,1,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_65,20,1,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_64,20,1,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_63,20,1,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_62,20,1,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_61,20,1,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_60,20,1,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_59,20,1,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_58,20,1,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_57,20,1,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_56,20,1,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_55,20,1,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_54,20,1,54,F2A,f2g_trx_hs_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_53,20,1,53,F2A,f2g_trx_lp_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_52,20,1,52,F2A,f2g_tx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_51,20,1,51,F2A,f2g_tx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_50,20,1,50,F2A,f2g_rx_term_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_49,20,1,49,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_48,20,1,48,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_47,20,1,47,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_46,20,1,46,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_45,20,1,45,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_44,20,1,44,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_43,20,1,43,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_23,21,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_22,21,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_21,21,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_20,21,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_19,21,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_18,21,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_17,21,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_16,21,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_15,21,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_14,21,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_13,21,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_12,21,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_11,21,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,980,40,2000,1000,FPGA_21_1_10,21,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,70,40,1000,1000,FPGA_21_1_71,21,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_70,21,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_69,21,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_68,21,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_67,21,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_66,21,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_65,21,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_64,21,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_63,21,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_62,21,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_61,21,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_60,21,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_59,21,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_58,21,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_57,21,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_56,21,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_55,21,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_54,21,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_53,21,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_52,21,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_51,21,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_50,21,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_49,21,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_48,21,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_47,21,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_46,21,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_45,21,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_44,21,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_43,21,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_23,22,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_22,22,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_21,22,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_20,22,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_19,22,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_18,22,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_17,22,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_16,22,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_15,22,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_14,22,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_13,22,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_12,22,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_11,22,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,980,40,2000,1000,FPGA_22_1_10,22,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,70,40,1000,1000,FPGA_22_1_71,22,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_70,22,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_69,22,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_68,22,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_67,22,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_66,22,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_65,22,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_64,22,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_63,22,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_62,22,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_61,22,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_60,22,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_59,22,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_58,22,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_57,22,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_56,22,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_55,22,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_54,22,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_53,22,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_52,22,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_51,22,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_50,22,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_49,22,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_48,22,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_47,22,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_46,22,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_45,22,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_44,22,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_43,22,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_23,24,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_22,24,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_21,24,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_20,24,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_19,24,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_18,24,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_17,24,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_16,24,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_15,24,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_14,24,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_13,24,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_12,24,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_11,24,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,980,40,2000,1000,FPGA_24_1_10,24,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,70,40,1000,1000,FPGA_24_1_71,24,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_70,24,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_69,24,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_68,24,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_67,24,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_66,24,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_65,24,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_64,24,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_63,24,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_62,24,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_61,24,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_60,24,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_59,24,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_58,24,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_57,24,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_56,24,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_55,24,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_54,24,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_53,24,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_52,24,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_51,24,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_50,24,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_49,24,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_48,24,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_47,24,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_46,24,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_45,24,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_44,24,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_43,24,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_23,25,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_22,25,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_21,25,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_20,25,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_19,25,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_18,25,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_17,25,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_16,25,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_15,25,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_14,25,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_13,25,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_12,25,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_11,25,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,980,40,2000,1000,FPGA_25_1_10,25,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,70,40,1000,1000,FPGA_25_1_71,25,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_70,25,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_69,25,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_68,25,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_67,25,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_66,25,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_65,25,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_64,25,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_63,25,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_62,25,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_61,25,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_60,25,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_59,25,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_58,25,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_57,25,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_56,25,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_55,25,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_54,25,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_53,25,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_52,25,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_51,25,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_50,25,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_49,25,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_48,25,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_47,25,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_46,25,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_45,25,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_44,25,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_43,25,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_23,26,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_22,26,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_21,26,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_20,26,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_19,26,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_18,26,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_17,26,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_16,26,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_15,26,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_14,26,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_13,26,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_12,26,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_11,26,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,980,40,2000,1000,FPGA_26_1_10,26,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,70,40,1000,1000,FPGA_26_1_71,26,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_70,26,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_69,26,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_68,26,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_67,26,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_66,26,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_65,26,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_64,26,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_63,26,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_62,26,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_61,26,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_60,26,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_59,26,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_58,26,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_57,26,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_56,26,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_55,26,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_54,26,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_53,26,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_52,26,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_51,26,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_50,26,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_49,26,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_48,26,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_47,26,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_46,26,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_45,26,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_44,26,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_43,26,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_23,32,1,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_22,32,1,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_21,32,1,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_20,32,1,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_19,32,1,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_32_1_18,32,1,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_32_1_17,32,1,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_32_1_16,32,1,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_32_1_15,32,1,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_32_1_14,32,1,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_32_1_13,32,1,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_71,32,1,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_70,32,1,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_69,32,1,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_68,32,1,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_67,32,1,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_66,32,1,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_65,32,1,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_64,32,1,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_32_1_63,32,1,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_33_1_23,33,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_33_1_22,33,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_33_1_21,33,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_20,33,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_19,33,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_18,33,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_17,33,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_16,33,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_15,33,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_14,33,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_13,33,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_33_1_12,33,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_33_1_11,33,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,980,40,2000,1000,FPGA_33_1_10,33,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_33_1_71,33,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_70,33,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_69,33,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_68,33,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_67,33,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_66,33,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_65,33,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_64,33,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_63,33,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_33_1_62,33,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_33_1_61,33,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_33_1_60,33,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_33_1_59,33,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_33_1_58,33,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_57,33,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_56,33,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_33_1_55,33,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_33_1_54,33,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_33_1_53,33,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_33_1_52,33,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_33_1_51,33,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_33_1_50,33,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_49,33,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_48,33,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_47,33,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_46,33,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_45,33,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_44,33,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_33_1_43,33,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_34_1_23,34,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_34_1_22,34,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_34_1_21,34,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_20,34,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_19,34,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_18,34,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_17,34,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_16,34,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_15,34,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_14,34,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_13,34,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_34_1_12,34,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_34_1_11,34,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,980,40,2000,1000,FPGA_34_1_10,34,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,70,40,1000,1000,FPGA_34_1_71,34,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_70,34,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_69,34,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_68,34,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_67,34,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_66,34,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_65,34,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_64,34,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_63,34,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_34_1_62,34,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_34_1_61,34,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_34_1_60,34,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_34_1_59,34,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_34_1_58,34,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_57,34,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_56,34,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_34_1_55,34,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_34_1_54,34,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_34_1_53,34,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_34_1_52,34,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_34_1_51,34,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_34_1_50,34,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_49,34,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_48,34,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_47,34,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_46,34,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_45,34,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_44,34,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_34_1_43,34,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_36_1_23,36,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_36_1_22,36,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_36_1_21,36,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_20,36,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_19,36,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_18,36,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_17,36,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_16,36,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_15,36,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_14,36,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_13,36,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_36_1_12,36,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_36_1_11,36,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,980,40,2000,1000,FPGA_36_1_10,36,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,70,40,1000,1000,FPGA_36_1_71,36,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_70,36,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_69,36,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_68,36,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_67,36,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_66,36,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_65,36,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_64,36,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_63,36,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_36_1_62,36,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_36_1_61,36,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_36_1_60,36,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_36_1_59,36,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_36_1_58,36,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_57,36,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_56,36,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_36_1_55,36,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_36_1_54,36,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_36_1_53,36,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_36_1_52,36,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_36_1_51,36,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_36_1_50,36,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_49,36,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_48,36,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_47,36,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_46,36,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_45,36,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_44,36,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_36_1_43,36,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_37_1_23,37,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_37_1_22,37,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_37_1_21,37,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_20,37,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_19,37,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_18,37,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_17,37,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_16,37,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_15,37,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_14,37,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_13,37,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_37_1_12,37,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_37_1_11,37,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,980,40,2000,1000,FPGA_37_1_10,37,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,70,40,1000,1000,FPGA_37_1_71,37,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_70,37,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_69,37,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_68,37,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_67,37,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_66,37,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_65,37,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_64,37,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_63,37,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_37_1_62,37,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_37_1_61,37,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_37_1_60,37,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_37_1_59,37,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_37_1_58,37,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_57,37,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_56,37,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_37_1_55,37,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_37_1_54,37,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_37_1_53,37,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_37_1_52,37,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_37_1_51,37,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_37_1_50,37,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_49,37,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_48,37,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_47,37,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_46,37,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_45,37,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_44,37,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_37_1_43,37,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_38_1_23,38,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_38_1_22,38,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_38_1_21,38,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_20,38,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_19,38,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_18,38,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_17,38,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_16,38,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_15,38,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_14,38,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_13,38,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_38_1_12,38,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_38_1_11,38,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,980,40,2000,1000,FPGA_38_1_10,38,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,70,40,1000,1000,FPGA_38_1_71,38,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_70,38,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_69,38,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_68,38,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_67,38,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_66,38,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_65,38,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_64,38,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_63,38,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_38_1_62,38,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_38_1_61,38,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_38_1_60,38,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_38_1_59,38,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_38_1_58,38,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_57,38,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_56,38,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_38_1_55,38,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_38_1_54,38,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_38_1_53,38,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_38_1_52,38,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_38_1_51,38,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_38_1_50,38,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_49,38,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_48,38,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_47,38,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_46,38,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_45,38,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_44,38,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_38_1_43,38,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_39_1_23,39,1,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_39_1_22,39,1,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_39_1_21,39,1,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_20,39,1,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_19,39,1,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_18,39,1,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_17,39,1,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_16,39,1,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_15,39,1,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_14,39,1,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_13,39,1,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_39_1_12,39,1,12,A2F,g2f_rx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_39_1_11,39,1,11,A2F,g2f_rx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,980,40,2000,1000,FPGA_39_1_10,39,1,10,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,70,40,1000,1000,FPGA_39_1_71,39,1,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_70,39,1,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_69,39,1,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_68,39,1,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_67,39,1,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_66,39,1,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_65,39,1,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_64,39,1,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_63,39,1,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_39_1_62,39,1,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_39_1_61,39,1,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_39_1_60,39,1,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_39_1_59,39,1,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_39_1_58,39,1,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_57,39,1,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_56,39,1,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_39_1_55,39,1,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_39_1_54,39,1,54,F2A,f2g_trx_hs_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_39_1_53,39,1,53,F2A,f2g_trx_lp_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_39_1_52,39,1,52,F2A,f2g_tx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_39_1_51,39,1,51,F2A,f2g_tx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_39_1_50,39,1,50,F2A,f2g_rx_term_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_49,39,1,49,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_48,39,1,48,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_47,39,1,47,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_46,39,1,46,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_45,39,1,45,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_44,39,1,44,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_39_1_43,39,1,43,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_41_1_23,41,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_41_1_22,41,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_41_1_21,41,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_20,41,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_19,41,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_18,41,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_17,41,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_16,41,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_15,41,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_14,41,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_13,41,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_41_1_12,41,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_41_1_11,41,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,980,40,2000,1000,FPGA_41_1_10,41,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,70,40,1000,1000,FPGA_41_1_71,41,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_70,41,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_69,41,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_68,41,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_67,41,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_66,41,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_65,41,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_64,41,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_63,41,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_41_1_62,41,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_41_1_61,41,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_41_1_60,41,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_41_1_59,41,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_41_1_58,41,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_57,41,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_56,41,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_41_1_55,41,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_41_1_54,41,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_41_1_53,41,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_41_1_52,41,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_41_1_51,41,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_41_1_50,41,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_49,41,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_48,41,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_47,41,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_46,41,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_45,41,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_44,41,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_41_1_43,41,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_42_1_23,42,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_42_1_22,42,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_42_1_21,42,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_20,42,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_19,42,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_18,42,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_17,42,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_16,42,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_15,42,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_14,42,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_13,42,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_42_1_12,42,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_42_1_11,42,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,980,40,2000,1000,FPGA_42_1_10,42,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,70,40,1000,1000,FPGA_42_1_71,42,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_70,42,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_69,42,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_68,42,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_67,42,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_66,42,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_65,42,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_64,42,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_63,42,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_42_1_62,42,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_42_1_61,42,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_42_1_60,42,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_42_1_59,42,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_42_1_58,42,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_57,42,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_56,42,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_42_1_55,42,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_42_1_54,42,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_42_1_53,42,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_42_1_52,42,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_42_1_51,42,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_42_1_50,42,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_49,42,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_48,42,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_47,42,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_46,42,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_45,42,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_44,42,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_42_1_43,42,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_43_1_23,43,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_43_1_22,43,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_43_1_21,43,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_20,43,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_19,43,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_18,43,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_17,43,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_16,43,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_15,43,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_14,43,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_13,43,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_43_1_12,43,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_43_1_11,43,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,980,40,2000,1000,FPGA_43_1_10,43,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,70,40,1000,1000,FPGA_43_1_71,43,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_70,43,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_69,43,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_68,43,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_67,43,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_66,43,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_65,43,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_64,43,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_63,43,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_43_1_62,43,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_43_1_61,43,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_43_1_60,43,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_43_1_59,43,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_43_1_58,43,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_57,43,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_56,43,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_43_1_55,43,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_43_1_54,43,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_43_1_53,43,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_43_1_52,43,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_43_1_51,43,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_43_1_50,43,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_49,43,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_48,43,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_47,43,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_46,43,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_45,43,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_44,43,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_43_1_43,43,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_44_1_23,44,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_44_1_22,44,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_44_1_21,44,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_20,44,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_19,44,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_18,44,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_17,44,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_16,44,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_15,44,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_14,44,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_13,44,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_44_1_12,44,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_44_1_11,44,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,980,40,2000,1000,FPGA_44_1_10,44,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,70,40,1000,1000,FPGA_44_1_71,44,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_70,44,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_69,44,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_68,44,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_67,44,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_66,44,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_65,44,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_64,44,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_63,44,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_44_1_62,44,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_44_1_61,44,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_44_1_60,44,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_44_1_59,44,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_44_1_58,44,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_57,44,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_56,44,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_44_1_55,44,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_44_1_54,44,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_44_1_53,44,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_44_1_52,44,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_44_1_51,44,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_44_1_50,44,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_49,44,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_48,44,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_47,44,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_46,44,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_45,44,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_44,44,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_44_1_43,44,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_23,45,1,23,A2F,g2f_trx_dly_tap[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_22,45,1,22,A2F,g2f_trx_dly_tap[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_21,45,1,21,A2F,g2f_trx_dly_tap[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_20,45,1,20,A2F,g2f_trx_dly_tap[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_19,45,1,19,A2F,g2f_trx_dly_tap[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_45_1_18,45,1,18,A2F,g2f_trx_dly_tap[5],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_45_1_17,45,1,17,A2F,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_45_1_16,45,1,16,A2F,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_45_1_15,45,1,15,A2F,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_45_1_14,45,1,14,A2F,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_45_1_13,45,1,13,A2F,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_71,45,1,71,F2A,f2g_addr[0],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_70,45,1,70,F2A,f2g_addr[1],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_69,45,1,69,F2A,f2g_addr[2],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_68,45,1,68,F2A,f2g_addr[3],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_67,45,1,67,F2A,f2g_addr[4],,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_66,45,1,66,F2A,f2g_trx_dly_ld,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_65,45,1,65,F2A,f2g_trx_dly_adj,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_64,45,1,64,F2A,f2g_trx_dly_inc,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_45_1_63,45,1,63,F2A,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_46_1_23,46,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_46_1_22,46,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_46_1_21,46,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_20,46,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_19,46,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_18,46,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_17,46,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_16,46,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_15,46,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_14,46,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_13,46,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_46_1_12,46,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_46_1_11,46,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,980,40,2000,1000,FPGA_46_1_10,46,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_46_1_71,46,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_70,46,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_69,46,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_68,46,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_67,46,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_66,46,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_65,46,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_64,46,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_63,46,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_46_1_62,46,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_46_1_61,46,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_46_1_60,46,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_46_1_59,46,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_46_1_58,46,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_57,46,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_56,46,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_46_1_55,46,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_46_1_54,46,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_46_1_53,46,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_46_1_52,46,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_46_1_51,46,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_46_1_50,46,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_49,46,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_48,46,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_47,46,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_46,46,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_45,46,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_44,46,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_46_1_43,46,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_48_1_23,48,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_48_1_22,48,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_48_1_21,48,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_20,48,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_19,48,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_18,48,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_17,48,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_16,48,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_15,48,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_14,48,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_13,48,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_48_1_12,48,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_48_1_11,48,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,980,40,2000,1000,FPGA_48_1_10,48,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,70,40,1000,1000,FPGA_48_1_71,48,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_70,48,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_69,48,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_68,48,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_67,48,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_66,48,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_65,48,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_64,48,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_63,48,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_48_1_62,48,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_48_1_61,48,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_48_1_60,48,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_48_1_59,48,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_48_1_58,48,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_57,48,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_56,48,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_48_1_55,48,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_48_1_54,48,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_48_1_53,48,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_48_1_52,48,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_48_1_51,48,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_48_1_50,48,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_49,48,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_48,48,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_47,48,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_46,48,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_45,48,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_44,48,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_48_1_43,48,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_49_1_23,49,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_49_1_22,49,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_49_1_21,49,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_20,49,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_19,49,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_18,49,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_17,49,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_16,49,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_15,49,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_14,49,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_13,49,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_49_1_12,49,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_49_1_11,49,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,980,40,2000,1000,FPGA_49_1_10,49,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,70,40,1000,1000,FPGA_49_1_71,49,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_70,49,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_69,49,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_68,49,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_67,49,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_66,49,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_65,49,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_64,49,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_63,49,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_49_1_62,49,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_49_1_61,49,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_49_1_60,49,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_49_1_59,49,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_49_1_58,49,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_57,49,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_56,49,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_49_1_55,49,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_49_1_54,49,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_49_1_53,49,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_49_1_52,49,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_49_1_51,49,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_49_1_50,49,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_49,49,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_48,49,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_47,49,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_46,49,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_45,49,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_44,49,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_49_1_43,49,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_50_1_23,50,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_50_1_22,50,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_50_1_21,50,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_20,50,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_19,50,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_18,50,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_17,50,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_16,50,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_15,50,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_14,50,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_13,50,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_50_1_12,50,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_50_1_11,50,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,980,40,2000,1000,FPGA_50_1_10,50,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,70,40,1000,1000,FPGA_50_1_71,50,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_70,50,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_69,50,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_68,50,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_67,50,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_66,50,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_65,50,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_64,50,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_63,50,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_50_1_62,50,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_50_1_61,50,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_50_1_60,50,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_50_1_59,50,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_50_1_58,50,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_57,50,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_56,50,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_50_1_55,50,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_50_1_54,50,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_50_1_53,50,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_50_1_52,50,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_50_1_51,50,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_50_1_50,50,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_49,50,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_48,50,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_47,50,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_46,50,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_45,50,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_44,50,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_50_1_43,50,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_51_1_23,51,1,23,A2F,g2f_rx_dvalid_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_51_1_22,51,1,22,A2F,g2f_rx_in[0]_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_51_1_21,51,1,21,A2F,g2f_rx_in[1]_A,Y,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_20,51,1,20,A2F,g2f_rx_in[2]_A,Y,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_19,51,1,19,A2F,g2f_rx_in[3]_A,Y,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_18,51,1,18,A2F,g2f_rx_in[4]_A,Y,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_17,51,1,17,A2F,g2f_rx_in[5]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_16,51,1,16,A2F,g2f_rx_in[6]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_15,51,1,15,A2F,g2f_rx_in[7]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_14,51,1,14,A2F,g2f_rx_in[8]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_13,51,1,13,A2F,g2f_rx_in[9]_A,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_51_1_12,51,1,12,A2F,g2f_rx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_51_1_11,51,1,11,A2F,g2f_rx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,980,40,2000,1000,FPGA_51_1_10,51,1,10,A2F,g2f_rx_dvalid_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,70,40,1000,1000,FPGA_51_1_71,51,1,71,F2A,f2g_rx_sfifo_reset_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_70,51,1,70,F2A,f2g_rx_dpa_restart_A,Y,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_69,51,1,69,F2A,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_68,51,1,68,F2A,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_67,51,1,67,F2A,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_66,51,1,66,F2A,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_65,51,1,65,F2A,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_64,51,1,64,F2A,f2g_tx_out[1]_A,Y,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_63,51,1,63,F2A,f2g_tx_out[2]_A,Y,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_51_1_62,51,1,62,F2A,f2g_tx_out[3]_A,Y,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_51_1_61,51,1,61,F2A,f2g_tx_out[4]_A,Y,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_51_1_60,51,1,60,F2A,f2g_tx_out[5]_A,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_51_1_59,51,1,59,F2A,f2g_tx_out[6]_A,Y,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_51_1_58,51,1,58,F2A,f2g_tx_out[7]_A,Y,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_57,51,1,57,F2A,f2g_tx_out[8]_A,Y,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_56,51,1,56,F2A,f2g_tx_out[9]_A,Y,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_51_1_55,51,1,55,F2A,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_51_1_54,51,1,54,F2A,f2g_trx_hs_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_51_1_53,51,1,53,F2A,f2g_trx_lp_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_51_1_52,51,1,52,F2A,f2g_tx_lp_dp,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_51_1_51,51,1,51,F2A,f2g_tx_lp_dn,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_51_1_50,51,1,50,F2A,f2g_rx_term_en,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_49,51,1,49,F2A,f2g_rx_sfifo_reset_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_48,51,1,48,F2A,f2g_rx_dpa_restart_B,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_47,51,1,47,F2A,f2g_trx_reset_n_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_46,51,1,46,F2A,f2g_in_en_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_45,51,1,45,F2A,f2g_tx_oe_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_44,51,1,44,F2A,f2g_tx_dvalid_B,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_51_1_43,51,1,43,F2A,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_53_1_23,53,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_53_1_22,53,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_53_1_21,53,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_20,53,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_19,53,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_18,53,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_17,53,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_16,53,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_15,53,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_14,53,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_13,53,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_53_1_12,53,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_53_1_11,53,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,980,40,2000,1000,FPGA_53_1_10,53,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,70,40,1000,1000,FPGA_53_1_71,53,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_70,53,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_69,53,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_68,53,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_67,53,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_66,53,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_65,53,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_64,53,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_63,53,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_53_1_62,53,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_53_1_61,53,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_53_1_60,53,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_53_1_59,53,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_53_1_58,53,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_57,53,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_56,53,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_53_1_55,53,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_53_1_54,53,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_53_1_53,53,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_53_1_52,53,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_53_1_51,53,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_53_1_50,53,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_49,53,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_48,53,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_47,53,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_46,53,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_45,53,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_44,53,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_53_1_43,53,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_54_1_23,54,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_54_1_22,54,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_54_1_21,54,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_20,54,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_19,54,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_18,54,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_17,54,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_16,54,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_15,54,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_14,54,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_13,54,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_54_1_12,54,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_54_1_11,54,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,980,40,2000,1000,FPGA_54_1_10,54,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,70,40,1000,1000,FPGA_54_1_71,54,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_70,54,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_69,54,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_68,54,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_67,54,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_66,54,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_65,54,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_64,54,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_63,54,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_54_1_62,54,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_54_1_61,54,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_54_1_60,54,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_54_1_59,54,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_54_1_58,54,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_57,54,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_56,54,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_54_1_55,54,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_54_1_54,54,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_54_1_53,54,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_54_1_52,54,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_54_1_51,54,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_54_1_50,54,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_49,54,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_48,54,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_47,54,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_46,54,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_45,54,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_44,54,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_54_1_43,54,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_55_1_23,55,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_55_1_22,55,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_55_1_21,55,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_20,55,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_19,55,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_18,55,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_17,55,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_16,55,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_15,55,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_14,55,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_13,55,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_55_1_12,55,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_55_1_11,55,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,980,40,2000,1000,FPGA_55_1_10,55,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,70,40,1000,1000,FPGA_55_1_71,55,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_70,55,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_69,55,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_68,55,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_67,55,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_66,55,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_65,55,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_64,55,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_63,55,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_55_1_62,55,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_55_1_61,55,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_55_1_60,55,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_55_1_59,55,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_55_1_58,55,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_57,55,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_56,55,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_55_1_55,55,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_55_1_54,55,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_55_1_53,55,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_55_1_52,55,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_55_1_51,55,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_55_1_50,55,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_49,55,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_48,55,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_47,55,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_46,55,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_45,55,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_44,55,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_55_1_43,55,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_56_1_23,56,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_56_1_22,56,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_56_1_21,56,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_20,56,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_19,56,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_18,56,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_17,56,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_16,56,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_15,56,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_14,56,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_13,56,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_56_1_12,56,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_56_1_11,56,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,980,40,2000,1000,FPGA_56_1_10,56,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,70,40,1000,1000,FPGA_56_1_71,56,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_70,56,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_69,56,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_68,56,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_67,56,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_66,56,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_65,56,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_64,56,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_63,56,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_56_1_62,56,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_56_1_61,56,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_56_1_60,56,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_56_1_59,56,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_56_1_58,56,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_57,56,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_56,56,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_56_1_55,56,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_56_1_54,56,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_56_1_53,56,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_56_1_52,56,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_56_1_51,56,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_56_1_50,56,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_49,56,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_48,56,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_47,56,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_46,56,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_45,56,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_44,56,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_56_1_43,56,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_57_1_23,57,1,23,A2F,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_57_1_22,57,1,22,A2F,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_57_1_21,57,1,21,A2F,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_20,57,1,20,A2F,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_19,57,1,19,A2F,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_18,57,1,18,A2F,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_17,57,1,17,A2F,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_16,57,1,16,A2F,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_15,57,1,15,A2F,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_14,57,1,14,A2F,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_13,57,1,13,A2F,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_57_1_12,57,1,12,A2F,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_57_1_11,57,1,11,A2F,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,980,40,2000,1000,FPGA_57_1_10,57,1,10,A2F,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,70,40,1000,1000,FPGA_57_1_71,57,1,71,F2A,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_70,57,1,70,F2A,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_69,57,1,69,F2A,f2g_trx_reset_n_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_68,57,1,68,F2A,f2g_in_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_67,57,1,67,F2A,f2g_tx_oe_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_66,57,1,66,F2A,f2g_tx_dvalid_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_65,57,1,65,F2A,f2g_tx_out[0]_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_64,57,1,64,F2A,f2g_tx_out[1]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_63,57,1,63,F2A,f2g_tx_out[2]_A,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_57_1_62,57,1,62,F2A,f2g_tx_out[3]_A,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_57_1_61,57,1,61,F2A,f2g_tx_out[4]_A,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_57_1_60,57,1,60,F2A,f2g_tx_out[5]_A,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_57_1_59,57,1,59,F2A,f2g_tx_out[6]_A,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_57_1_58,57,1,58,F2A,f2g_tx_out[7]_A,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_57,57,1,57,F2A,f2g_tx_out[8]_A,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_56,57,1,56,F2A,f2g_tx_out[9]_A,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_57_1_55,57,1,55,F2A,f2g_tx_clk_en_A,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_57_1_54,57,1,54,F2A,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_57_1_53,57,1,53,F2A,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_57_1_52,57,1,52,F2A,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_57_1_51,57,1,51,F2A,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_57_1_50,57,1,50,F2A,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_49,57,1,49,F2A,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_48,57,1,48,F2A,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_47,57,1,47,F2A,f2g_trx_reset_n_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_46,57,1,46,F2A,f2g_in_en_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_45,57,1,45,F2A,f2g_tx_oe_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_44,57,1,44,F2A,f2g_tx_dvalid_B,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_57_1_43,57,1,43,F2A,f2g_tx_clk_en_B,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,PUFF_VDD2,VCC_PUF,J10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX,J13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX,V12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX,V18,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5,T10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4,M10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2,T19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1,N19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2,W16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1,Y20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR,L19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX,G11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX,F11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL POWER,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL GROUND,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
