标题title
一种显示区集成栅极驱动电路的显示面板
摘要abst
本申请提供一种显示区集成栅极驱动电路的显示面板，该显示面板将单根数据线，或者单根栅极驱动信号线，或者数据线和数据线并排，或者栅极驱动信号线与栅极驱动信号线并排设置于任意相同的相邻两列子像素之间，从而使栅极驱动信号线和数据线不并排设置于任意相同的相邻两列子像素之间，避免了显示区集成栅极驱动电路的显示面板为了进一步缩小显示面板的边框而将栅极驱动电路由显示区引出时，可能存在将数据线和栅极驱动信号线并排设置于任意相同的相邻两列子像素之间，数据线容易受到与栅极驱动信号线之间产生的寄生电容的干扰，导致该新数据线对应的像素进行图像显示时保持的数据电压不稳定，显示面板出现画面异常的问题。
权利要求书clms
1.一种显示区集成栅极驱动电路的显示面板，包括设置于显示区的子像素，以及用于驱动所述子像素的栅极线、数据线和栅极驱动信号线，所述数据线和所述栅极驱动信号线均与所述栅极线垂直设置；其中，所述栅极驱动信号线与栅极线连接，其特征在于，所述栅极驱动信号线设置于与所述栅极驱动信号线相邻的两列所述子像素之间，所述数据线设置于与所述数据线相邻的两列所述子像素之间，且任意相邻的两列子像素之间仅存在所述栅极驱动信号线和所述数据线中的一种，以使得所述栅极驱动信号线和所述数据线不并排设置于任意相同的相邻两列所述子像素之间。2.如权利要求1所述的显示区集成栅极驱动电路的显示面板，其特征在于，与所述栅极驱动信号线相邻的两列所述子像素之间设置至少两条所述栅极驱动信号线。3.如权利要求2所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述显示面板还包括栅极驱动信号模块，所述栅极驱动信号模块用于将所述栅极驱动信号线与所述栅极线连接并控制所述栅极驱动信号线的时序。4.如权利要求2所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述显示面板为多路复用显示面板，并排设置于相邻的两列所述子像素之间的多条所述数据线由同一多路复用控制信号控制通断。5.如权利要求3所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述显示面板为1对2的多路复用显示面板，所述1对2的多路复用显示面板包括多个顺序排列的第一重复单元，每个所述第一重复单元包括两组周期排列的所述子像素，每个所述子像素对应的所述数据线，以及每组所述子像素对应的至少两条所述栅极驱动信号线；其中，第一组所述子像素对应的所述栅极驱动信号线为第一栅极驱动信号线，第二组所述子像素对应的所述栅极驱动信号线为第二栅极驱动信号线；第一组第一子像素对应的数据线和第一组第二子像素对应的数据线设置于第一组第一子像素和第一组第二子像素之间，至少两条所述第一栅极驱动信号线设置于第一组第二子像素和第一组第三子像素之间，第一组第三子像素对应的数据线设置于第一组第三子像素和第二组第一子像素之间，第二组第一子像素对应的数据线设置于第二组第一子像素和第二组第二子像素之间，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线设置于第二组第二子像素和第二组第三子像素之间，至少两条所述第二栅极驱动信号线设置于第二组第三子像素和下一个所述第一重复单元的第一组第一子像素之间。6.如权利要求5所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述1对2的多路复用显示面板在每一个扫描行内分时产生2个多路复用控制信号，且每相邻两列子像素分别对应的2条数据线由一个共同的输出通道分时提供数据信号；每两个所述第一重复单元中，在第一个所述第一重复单元中，第一组第一子像素对应的数据线和第一组第二子像素对应的数据线由第一多路复用控制信号控制通断，第一组第三子像素对应的数据线和第二组第一子像素对应的数据线由第二多路复用控制信号控制通断，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线由第一多路复用控制信号控制通断；在第二个所述第一重复单元中，第一组第一子像素对应的数据线和第一组第二子像素对应的数据线由第二多路复用控制信号控制通断，第一组第三子像素对应的数据线和第二组第一子像素对应的数据线由第一多路复用控制信号控制通断，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线由第二多路复用控制信号控制通断。7.如权利要求5所述的显示区集成栅极驱动电路的显示面板，其特征在于，每个所述第一重复单元还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第一组第二子像素和第一组第三子像素之间的至少两条所述第一栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第一栅极驱动信号线的时序，第二栅极驱动信号模块用于将第二组第三子像素和下一个第一重复单元的第一组第一子像素之间的至少两条所述第二栅极驱动信号线与对应的所述栅极线连接并控制所述第二栅极驱动信号线的时序。8.如权利要求4所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述显示面板为1对3的多路复用显示面板，所述1对3的多路复用显示面板包括多个顺序排列的第二重复单元，每个所述第二重复单元包括两组周期排列的子像素，每个所述子像素对应的所述数据线，以及每组子像素对应的至少两条所述栅极驱动信号线；其中，第一组所述子像素对应的所述栅极驱动信号线为第一栅极驱动信号线，第二组所述子像素对应的所述栅极驱动信号线为第二栅极驱动信号线；第一组第一子像素对应的数据线和第一组第二子像素对应的数据线设置于第一组第一子像素和第一组第二子像素之间，至少两条所述第一栅极驱动信号线设置于第一组第二子像素和第一组第三子像素之间，第一组第三子像素对应的数据线设置于第一组第三子像素和第二组第一子像素之间，第二组第一子像素对应的数据线和第二组第二子像素对应的数据线设置于第二组第一子像素和第二组第二子像素之间，至少两条所述第二栅极驱动信号线设置于第二组第二子像素和第二组第三子像素之间，第二组第三子像素对应的数据线设置于第二组第三子像素和下一个所述第二重复单元的第一组第一子像素之间。9.如权利要求8所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述1对3的多路复用显示面板在每一个扫描行内分时产生3个多路复用控制信号，且每组红绿蓝子像素分别对应的3条数据线由一个共同的输出通道分时提供数据信号；在每个所述第二重复单元中，第一组第一子像素对应的数据线和第一组第二子像素对应的数据线由第一多路复用控制信号控制通断，第二组第一子像素对应的数据线和第二组第二子像素对应的数据线由第二多路复用控制信号控制通断，第一组第三子像素对应的数据线和第二组第三子像素对应的数据线由第三多路复用控制信号控制通断。10.如权利要求9所述的显示区集成栅极驱动电路的显示面板，其特征在于，每个所述第二重复单元还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第一组第二子像素和第一组第三子像素之间的至少两条所述第一栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第一栅极驱动信号线的时序，第二栅极驱动信号模块用于将第二组第二子像素和第二组第三子像素之间的至少两条所述第二栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第二栅极驱动信号线的时序。11.如权利要求1-10任一项所述的显示区集成栅极驱动电路的显示面板，其特征在于，所述栅极驱动信号线包括时钟信号线、启动信号线、恒压高电位线以及恒压低电位线。
说明书desc
技术领域本申请涉及显示技术领域，尤其涉及一种显示区集成栅极驱动电路的显示面板。背景技术当前的栅极驱动电路，如GOA电路主要设计在显示面板的一侧或两侧，随着现在全面屏手机的不断发展，并且在面对车载等显示面板的应用外形更加多样、复杂的情况时，要求显示面板的边框越来越窄，而当栅极驱动电路的宽度无法压缩时，显示面板的边框就无法再减小。基于该缺陷，目前研究人员提出了GIA技术，即在显示面板的显示区集成栅极驱动电路的技术，该技术是指将栅极驱动电路直接从显示面板的显示区引出，这样可以进一步减小显示面板的边框。图1为现有技术的显示区集成栅极驱动电路的显示面板的子像素、数据线和栅极驱动信号线的位置分布图，如图1所示，显示面板包括栅极线和数据线，栅极线与数据线垂直相交形成阵列排布的子像素，在每个子像素的区域中，每个子像素包括的红绿蓝子像素与对应的栅极线连接，每个子像素对应的数据线设置于该子像素和相邻的子像素之间，栅极驱动信号线与数据线并排设置于相邻的两列子像素之间，每个栅极驱动信号模块用于将相邻的两列子像素之间的栅极驱动信号线与对应的栅极线连接。例如，图1所示有两条栅极驱动信号线，即GOA_S1和GOA_S2，其中，GOA_S1和绿色子像素G对应的数据线DataG并排设置于红色子像素R和绿色子像素G之间，GOA_S2和蓝色子像素B对应的数据线DataB并排设置于绿色子像素G和蓝色子像素B之间。但是，由于栅极驱动信号线和数据线并排设置于相邻的子像素之间，会导致GOA信号线和数据线之间会存在较大的寄生电容，数据线容易受到与其并排的栅极驱动信号线的干扰，使得该数据线对应的像素进行图像显示时的数据电压不稳定，容易使显示面板出现画面异常。发明内容为了解决栅极驱动信号线和数据线并排设置于相同的相邻两列子像素之间时，数据线容易受到与其并排的栅极驱动信号线的干扰的问题，本申请实施例提供一种显示区集成栅极驱动电路的显示面板，该显示面板包括设置于显示区的子像素，以及用于驱动所述子像素的栅极线、数据线和栅极驱动信号线，所述数据线和所述栅极驱动信号线均与所述栅极线垂直设置；其中，所述栅极驱动信号线与栅极线连接，其特征在于，所述栅极驱动信号线设置于与所述栅极驱动信号线相邻的两列所述子像素之间，所述数据线设置于与所述数据线相邻的两列所述子像素之间，且任意相邻的两列子像素之间仅存在所述栅极驱动信号线和所述数据线中的一种，以使得所述栅极驱动信号线和所述数据线不并排设置于任意相同的相邻两列所述子像素之间。在一些实施例中，所述栅极驱动信号线对应的相邻两列所述子像素之间设置至少两条所述栅极驱动信号线。在一些实施例中，所述显示面板还包括栅极驱动信号模块，所述栅极驱动信号模块用于将所述栅极驱动信号线与所述栅极线连接并控制所述栅极驱动信号线的时序。在一些实施例中，若所述显示面板为多路复用显示面板，则并排设置于相邻两列所述子像素之间的多条所述数据线由同一多路复用控制信号控制通断。在一些实施例中，所述显示面板为1对2的多路复用显示面板，所述1对2的多路复用显示面板包括多个顺序排列的第一重复单元，每个所述第一重复单元包括两组周期排列的所述子像素，每个所述子像素对应的所述数据线，以及每组所述子像素对应的至少两条所述栅极驱动信号线；其中，第一组所述子像素对应的所述栅极驱动信号线为第一栅极驱动信号线，第二组所述子像素对应的所述栅极驱动信号线为第二栅极驱动信号线；第一组第一子像素对应的数据线和第二组第二子像素对应的数据线DataG设置于第一组第一子像素和第二组第二子像素之间，至少两条所述第一栅极驱动信号线设置于第二组第二子像素和第二组第三子像素之间，第二组第三子像素对应的数据线设置于第二组第三子像素和第二组第一子像素之间，第二组第一子像素对应的数据线DataR设置于第二组第一子像素和第二组第二子像素之间，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线设置于第二组第二子像素和第二组第三子像素之间，至少两条所述第二栅极驱动信号线设置于第二组第三子像素和下一个所述第一重复单元的第一组第一子像素之间。在一些实施例中，所述1对2的多路复用显示面板在每一个扫描行内分时产生2个多路复用控制信号，且每相邻两列的子像素分别对应的数据线由一个共同的输出通道分时提供数据信号；每两个所述第一重复单元中，在第一个所述第一重复单元中，第一组第一子像素对应的数据线和第二组第二子像素对应的数据线由第一多路复用控制信号控制通断，第二组第三子像素对应的数据线和第二组第一子像素对应的数据线由第二多路复用控制信号控制通断，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线由第一多路复用控制信号控制通断。在第二个所述第一重复单元中，第一组第一子像素对应的数据线和第一组第二子像素对应的数据线由第二多路复用控制信号控制通断，第一组第三子像素对应的数据线和第二组第一子像素对应的数据线由第一多路复用控制信号控制通断，第二组第二子像素对应的数据线和第二组第三子像素对应的数据线由第二多路复用控制信号控制通断。在一些实施例中，每个所述第一重复单元还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第二组第二子像素和第二组第三子像素之间的至少两条所述第一栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第一栅极驱动信号线的时序，第二栅极驱动信号模块用于将第二组第三子像素和下一个第一重复单元的第一组第一子像素之间的至少两条所述第二栅极驱动信号线与对应的所述栅极线连接并控制所述第二栅极驱动信号线的时序。在一些实施例中，所述显示面板为1对3的多路复用显示面板，所述1对3的多路复用显示面板包括多个顺序排列的第二重复单元，每个所述第二重复单元包括两组周期排列的子像素，每个所述子像素对应的所述数据线，以及每组子像素对应的至少两条所述栅极驱动信号线；其中，第一组所述子像素对应的所述栅极驱动信号线为第一栅极驱动信号线，第二组所述子像素对应的所述栅极驱动信号线为第二栅极驱动信号线；第一组第一子像素对应的数据线和第二组第二子像素对应的数据线DataG设置于第一组第一子像素和第二组第二子像素之间，至少两条所述第一栅极驱动信号线设置于第二组第二子像素和第二组第三子像素之间，第二组第三子像素对应的数据线设置于第二组第三子像素和第二组第一子像素之间，第二组第一子像素对应的数据线和第二组第二子像素对应的数据线DataG设置于第二组第一子像素和第二组第二子像素之间，至少两条所述第二栅极驱动信号线设置于第二组第二子像素和第二组第三子像素之间，第二组第三子像素对应的数据线设置于第二组第三子像素和下一个所述第二重复单元的第一组第一子像素之间。在一些实施例中，所述1对3的多路复用显示面板在每一个扫描行内分时产生3个多路复用控制信号，且每组红绿蓝子像素分别对应的3条数据线由一个共同的输出通道分时提供数据信号；在每个所述第二重复单元中，第一组第一子像素对应的数据线和第一组第二子像素对应的数据线由第一多路复用控制信号控制通断，第二组第一子像素对应的数据线和第二组第二子像素对应的数据线由第二多路复用控制信号控制通断，第二组第三子像素对应的数据线和第二组第三子像素对应的数据线由第三多路复用控制信号控制通断。在一些实施例中，每个所述第二重复单元还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第二组第二子像素和第二组第三子像素之间的至少两条所述第一栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第一栅极驱动信号线的时序，第二栅极驱动信号模块用于将第二组第二子像素和第二组第三子像素之间的至少两条所述第二栅极驱动信号线与对应的所述栅极线连接并控制至少两条所述第二栅极驱动信号线的时序。在一些实施例中，所述栅极驱动信号线包括时钟信号线、启动信号线、恒压高电位线以及恒压低电位线。本申请实施例提供一种显示区集成栅极驱动电路的显示面板，该显示面板将单根数据线，或者单根栅极驱动信号线，或者数据线和数据线并排，或者栅极驱动信号线与栅极驱动信号线并排设置于任意相同的相邻两列子像素之间，从而使栅极驱动信号线和数据线不并排设置于任意相同的相邻两列子像素之间，避免了现有的显示区集成栅极驱动电路的显示面板为了进一步缩小显示面板的边框而将栅极驱动电路由显示区引出时，可能存在将数据线和栅极驱动信号线并排设置于任意相同的相邻两列子像素之间，数据线容易受到与栅极驱动信号线之间产生的寄生电容的干扰，导致该新数据线对应的像素进行图像显示时保持的数据电压不稳定，显示面板出现画面异常的问题。附图说明下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。图1为现有技术的显示区集成栅极驱动电路的显示面板的子像素、数据线和栅极驱动信号线的位置分布图。图2为现有技术的多路复用显示面板的结构示意图。图3为本申请实施例的1对2的多路复用显示面板的子像素、数据线和栅极驱动信号线的位置分布图。图4为本申请实施例提供的1对2的多路复用显示面板的第一重复单元中的第一组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布图。图5为本申请实施例提供的1对2的多路复用显示面板的第一重复单元中的第二组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布图。图6为本申请实施例的1对2的多路复用显示面板的数据线的电路连接图。图7为本申请实施例的1对3的多路复用显示面板的子像素、数据线和栅极驱动信号线的位置分布图。图8为本申请实施例的1对3的多路复用显示面板的数据线的电路连接图。图9为本申请实施例提供的1对3的多路复用显示面板的工作时序控制图。图10的现有技术的1对3的多路复用显示面板的数据线的电路连接图。图11为本申请实施例提供的1对2的多路复用显示面板包括触摸信号线的位置分布图。图12为本申请实施例提供的1对3的多路复用显示面板包括触摸信号线的位置分布图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请实施例提供一种显示区集成栅极驱动电路的显示面板，该显示面板包括设置于显示区的子像素，以及用于驱动子像素的栅极线、数据线和栅极驱动信号线，数据线和栅极驱动信号线均与栅极线垂直设置；每一栅极线对应驱动一行子像素，每一数据线对应驱动一列子像素，栅极驱动信号线与栅级线连接，其中，栅极驱动信号线设置于与栅极驱动信号线相邻的两列子像素之间，数据线设置于与数据线相邻的两列子像素之间，且任意相邻的两列子像素之间仅存在栅极驱动信号线和数据线中的一种，以使得栅极驱动信号线和数据线不并排设置于任意相同的相邻两列子像素之间。其中，子像素是指每个像素单元所包括的红绿蓝等子像素。需要说明的是，栅极驱动电路如GOA电路包括多级GOA单元，每一级GOA单元可以通过一行或多行互相连接的栅极线控制一行或多行子像素，本申请实施例中仅以每一级GOA单元控制的其中一行子像素为例进行说明，也就是说，栅极驱动信号线与栅极线连接，是指一条栅极驱动信号线与互相级联的栅极线的其中一行栅极线连接，以通过该行栅极线控制与该行栅极线对应的子像素行，以及与该行栅极线连接的其他栅极线对应的子像素行。其中，栅极驱动信号线的种类具体包括时钟信号线、启动信号线、恒压高电位线以及恒压低电位线等，栅极驱动信号线的种类可以根据实际情况选择和设置。需要说明的是，并非一定每个像素内部均有栅极驱动信号线，可以只有部分像素有，只要选择的每种栅极驱动信号线设置于每行子像素中的某两个子像素之间即可，例如：若选择时钟信号线、启动信号线、恒压高电位线以及恒压低电位线这四种栅极驱动信号线，则在每行子像素中，某两个子像素之间有一条时钟信号线、某两个子像素之间有一条启动信号线、某两个子像素之间有一条恒压高电位线，某两个子像素之间有一条恒压低电位线，且上述某两个子像素可以为相同的两个子像素，也可以为不同的两个子像素。本申请实施例，为了方便说明，以每个像素单元内部均有栅极驱动信号线为例。还需要说明的是，与栅极驱动信号线相邻两列子像素之间设置至少两条栅极驱动信号线，也就是说，为了向每行子像素提供足够的栅极驱动信号，在某相邻两列子像素之间设置栅极驱动信号线时，一般设置至少两条栅极驱动信号线，并且可以理解的是，为了保证像素的开口率不至于过小，在某相邻两列子像素之间设置栅极驱动信号线时，可以在某相邻两列子像素之间仅设置两条栅极驱动信号线。其中，每个像素单元内部的某两条栅极驱动信号线可以为相同种类的栅极驱动信号线，也可以为不同种类的栅极驱动信号线；并且，每行子像素的某两条栅极驱动信号线可以为相同种类的栅极驱动信号线，也可以为不同种类的栅极驱动信号线。具体地，本申请实施例提供的显示区集成栅极驱动电路的显示面板，将单根数据线，或者单根栅极驱动信号线，或者数据线和数据线并排，或者栅极驱动信号线与栅极驱动信号线并排设置于任意相邻两列子像素之间，从而针对数据线和栅极驱动信号线而言，使任意相邻两列子像素之间仅设置有数据线，或者仅设置有栅极驱动信号线，即栅极驱动信号线和数据线不并排设置于任意相同的相邻两列子像素之间，避免了现有的显示区集成栅极驱动电路的显示面板为了进一步缩小显示面板的边框而将栅极驱动电路由显示区引出时，可能存在将数据线和栅极驱动信号线并排设置于某相邻两列的子像素之间，数据线容易受到与栅极驱动信号线之间产生的寄生电容的干扰，导致该新数据线对应的像素进行图像显示时保持的数据电压不稳定，显示面板出现画面异常的问题。进一步地，该显示面板还包括栅极驱动信号模块，栅极驱动信号模块用于将栅极驱动信号线与栅极线连接并控制栅极驱动信号线的时序。具体来说，栅极驱动电路如GOA电路中，每一级GOA单元包括一行或多行互相连接的栅极线，因此针对每一级GOA单元，栅极驱动信号模块用于将栅极驱动信号线与互相级联的栅极线的其中一行栅极线连接，从而使该栅极驱动信号线通过该行栅极线与互相级联的栅极线连接。其中，每种栅极驱动信号模块可以集成不同的控制信号，使得栅极驱动信号模块可以用于将不同种类的栅极驱动信号线与栅极线连接。由此，本申请实施例采用模块化设计，将相邻两列子像素之间的单条或多条栅极驱动信号线，通过栅极驱动信号模块将这单条或多条栅极驱动信号线与对应的栅极线连接，从而利用栅极驱动信号模块对这单条或多条栅极驱动信号线进行相应的时序控制。需要强调的是，栅极线、栅极驱动信号线、栅极驱动信号模块均属于栅极驱动电路，即，栅极线、栅极驱动信号线、栅极驱动信号模块共同组成栅极驱动电路。图2为现有技术的多路复用显示面板的结构示意图，如图2所示，显示面板的多路复用技术是指：为了减少源极驱动芯片的输出通道个数，通过在显示面板的驱动电路中增加多路复用切换电路，多路复用切换电路输出多个多路复用信号demux1、demux2……dumux，通过多个多路复用信号分时打开每个输出通道例如Source1、Source2……Source分出多条数据线并将每个输出通道输出的数据电压分时提供给分出的多条数据线，从而将源极驱动芯片的输出通道成倍地减少。如图2示例，多路复用切换电路输出n个多路复用信号，通过n个多路复用信号分时打开每个输出通道分出的n条数据线，这样将每个输出通道输出的数据电压分时提供给n条数据线的显示面板，可以被称为1对n的多路复用显示面板。基于此，需要说明的是，若本申请实施例提供的显示面板为多路复用显示面板，则如果在相邻两列子像素之间并排设置的多条数据线是由不同的多路复用信号分时控制通断，那么由于不同的多路复用信号会使这多条数据线分别在不同的时刻导通，导致这多条数据线之间仍然会存在相互干扰，因此，本申请实施例将并排设置于相邻两列子像素之间的多条数据线由同一多路复用控制信号控制通断，从而使相邻两列子像素之间的多条数据线同时打开或关闭，减少相互之间的干扰。以下分别针对1对2的多路复用显示面板和1对3的多路复用显示面板，给出本申请实施例提供的两种具体结构的多路复用显示面板，并具体说明这两种具体结构的多路复用显示面板中的子像素、数据线和栅极驱动信号线之间的位置分布关系，以及电路连接关系。为了方便说明，本申请实施例的图3～图12均以某一行像素为例进行说明。需要说明的是，本申请实施例一中的第一重复单元和实施例二中的第二重复单元的两组周期排列的子像素均以红、绿、蓝为周期排列，即，第一组第一子像素、第一组第二子像素、第一组第三子像素分别为第一红色子像素R1、第一绿色子像素G1、第一蓝色子像素B1，第二组第一子像素、第二组第二子像素、第二组第三子像素分别为第二红色子像素R2、第二绿色子像素G2、第二蓝色子像素B2。可以理解的是，每组子像素的具体颜色排列并不限定于红、绿、蓝为周期，也并不限定于红、绿、蓝三种颜色，并且每组子像素的具体颜色排列可以相同，也可以不同，此处均不作限定。实施例一若本申请实施例提供的显示面板为1对2的多路复用显示面板，图3为本申请实施例的1对2的多路复用显示面板的子像素、数据线和栅极驱动信号线的位置分布图，图6为本申请实施例提供的1对2的多路复用显示面板的数据线的电路连接图，由图6能对应看出图3中的数据线的实际demux电路连接。如图3所示，该1对2的多路复用显示面板包括多个顺序排列的第一重复单元101，每个第一重复单元101包括两组周期排列的红绿蓝子像素，每个子像素对应的数据线，以及每组红绿蓝子像素对应的至少两条栅极驱动信号线；其中：第一组红绿蓝子像素对应的栅极驱动信号线为第一栅极驱动信号线，第二组红绿蓝子像素对应的栅极驱动信号线为第二栅极驱动信号线，如图3示例为每个第一重复单元101的第一组红绿蓝子像素设置有两条第一栅极驱动信号线，即GOA1_S1和GOA1_S2，第二组红绿蓝子像素设置有两条第二栅极驱动信号线，即GOA2_S1和GOA2_S2，可以理解的是，第一栅极驱动信号线和第二栅极驱动信号线的实际条数并不一定为两条，可以为多于两条，图3中所示两条仅为示例。其中，第一组红绿蓝子像素的两条第一栅极驱动信号线，即GOA1_S1和GOA1_S2，以及第二组红绿蓝子像素设置有两条第二栅极驱动信号线，即GOA2_S1和GOA2_S2，这四条信号线中的任意某两条可以为相同种类的栅极驱动信号线，或者不同种类的栅极驱动信号线，并且，每一行子像素的周期排列的红绿蓝子像素中的任意某两条栅极驱动信号线也可以为相同种类的栅极驱动信号线，或者不同种类的栅极驱动信号线，本实施例中的第一组红绿蓝子像素的两条第一栅极驱动信号线均为GOA1_S1和GOA1_S2，第二组红绿蓝子像素的两条第二栅极驱动信号线均为GOA2_S1和GOA2_S2仅为示例，具体应用时可根据实际情况在每一行子像素中自行设置相同或不同种类的栅极驱动信号线。具体地，图4为本申请实施例提供的1对2的多路复用显示面板的第一重复单元中的第一组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布图；图5为本申请实施例提供的1对2的多路复用显示面板的第一重复单元中的第二组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布图。也就是说，本申请实施例针对1对2的多路复用显示面板提供两种数据线与栅极驱动信号线的基本分布结构，第一组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布适用于红色子像素R和绿色子像素G之间分布的红色子像素R对应的数据线DataR和绿色子像素B对应的数据线DataG为相同多路复用控制信号的情况，第二组红绿蓝子像素与其对应的数据线和栅极驱动信号线的位置分布适用于绿色子像素G和蓝色子像素B之间分布的绿色子像素G对应的数据线DataG和蓝色子像素B对应的数据线DataB为相同多路复用控制信号的情况。将图4和图5这两种基本分布结构共同顺序作为1对2的多路复用显示面板的每个第一重复单元101的第一组红绿蓝子像素和第二组红绿蓝子像素，得到图3所示的1对2的多路复用显示面板的每行像素的结构，这样能使得任意相邻两列子像素之间仅分布有数据线，或者仅分布有栅极驱动信号线，且能保证当多条数据线分布于相邻两列子像素之间时，这多条数据线均由同一多路复用控制信号控制通断而不存在相互干扰的问题。如图3所示，第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1设置于第一红色子像素R1和第一绿色子像素G1之间，至少两条第一栅极驱动信号线设置于第一绿色子像素G1和第一蓝色子像素B1之间，第一蓝色子像素B1对应的数据线DataB1设置于第一蓝色子像素B1和第二红色子像素R2之间，第二红色子像素R2对应的数据线DataR2设置于第二红色子像素R2和第二绿色子像素G2之间，第二绿色子像素G2对应的数据线DataG2和第二蓝色子像素B2对应的数据线DataB2设置于第二绿色子像素G2和第二蓝色子像素B2之间，至少两条第二栅极驱动信号线设置于第二蓝色子像素B2和下一个第一重复单元101的第一红色子像素R1之间。具体地，如图6所示，该1对2的多路复用显示面板在每一个扫描行内分时产生2个多路复用控制信号Demux1和Demux2，且每2个相邻的子像素对应的数据线由一个共同的输出通道Source分时提供数据信号，每个Source表示源极驱动芯片的每个输出通道，由每个Source分别分出2条数据线；由图6可以看出，在多个第一重复单元101包括的两组周期排列的红绿蓝子像素中，每4个连续的子像素构成1对2的多路复用显示面板电路连接的最小单元，4和6的最小公倍数为12，因此每两个第一重复单元101的电路连接关系为一个循环。在第一个第一重复单元101中，第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1由第一多路复用控制信号Demux1控制通断，第一蓝色子像素B1对应的数据线DataB1和第二红色子像素R2对应的数据线DataR2由第二多路复用控制信号Demux2控制通断，第二绿色子像素G2对应的数据线DataG2和第二蓝色子像素B2对应的数据线DataB2由第一多路复用控制信号Demux1控制通断。在第二个第一重复单元101中，第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1由第二多路复用控制信号Demux2控制通断，第一蓝色子像素B1对应的数据线DataB1和第二红色子像素R2对应的数据线DataR2由第一多路复用控制信号Demux1控制通断，第二绿色子像素G2对应的数据线DataG2和第二蓝色子像素B2对应的数据线DataB2由第二多路复用控制信号Demux2控制通断。第一个和第二个之后的第一重复单元101中的周期排列的子像素的电路连接关系以此类推。进一步地，如图3所示，每个第一重复单元101还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第一绿色子像素G1和第一蓝色子像素B1之间的至少两条第一栅极驱动信号线与对应的栅极线Gate连接并控制至少两条第一栅极驱动信号线用于将第二蓝色子像素和下一个第一重复单元101的第一红色子像素R1之间的至少两条第二栅极驱动信号线)如GOA2_S1和GOA2_S2)与对应的栅极线Gate连接并控制至少两条第二栅极驱动信号线的时序。实施例二若本申请实施例提供的显示面板为1对3的多路复用显示面板，图7为本申请实施例提供的1对3的多路复用显示面板的子像素、数据线和栅极驱动信号线的位置分布图，图8为本申请实施例的1对3的多路复用显示面板的数据线的电路连接图，由图8能对应看出图7中的数据线的实际demux电路连接。如图7所示，该1对3的多路复用显示面板包括多个顺序排列的第二重复单元102，每个第二重复单元102包括两组周期排列的红绿蓝子像素，每个子像素对应的数据线，以及每组红绿蓝子像素对应的至少两条栅极驱动信号线；其中，第一组红绿蓝子像素对应的栅极驱动信号线为第一栅极驱动信号线，第二组红绿蓝子像素对应的栅极驱动信号线为第二栅极驱动信号线。其中，第一组红绿蓝子像素的两条第一栅极驱动信号线，即GOA1_S1和GOA1_S2，以及第二组红绿蓝子像素设置有两条第二栅极驱动信号线，即GOA2_S1和GOA2_S2，这四条信号线中的任意某两条可以为相同种类的栅极驱动信号线，或者不同种类的栅极驱动信号线，并且，每一行子像素的周期排列的红绿蓝子像素中的任意某两条栅极驱动信号线也可以为相同种类的栅极驱动信号线，或者不同种类的栅极驱动信号线，本实施例中的第一组红绿蓝子像素的两条第一栅极驱动信号线均为GOA1_S1和GOA1_S2，第二组红绿蓝子像素的两条第二栅极驱动信号线均为GOA2_S1和GOA2_S2仅为示例，具体应用时可根据实际情况在每一行子像素中自行设置相同或不同种类的栅极驱动信号线。由图7可以看出，该1对3的多路复用显示面板的第二重复单元102中的第一组红绿蓝子像素与其对应的数据线与栅极驱动信号线的位置分布与第二组红绿蓝子像素与其对应的数据线与栅极驱动信号线的位置分布相同，且均采用与1对2的多路复用显示面板的第一重复单元101中的第一组红绿蓝子像素与其对应的数据线和栅极驱动信号线相同的位置分布。也即，第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1设置于第一红色子像素R1和第一绿色子像素G1之间，至少两条第一栅极驱动信号线设置于第一绿色子像素G1和第一蓝色子像素B1之间，第一蓝色子像素B1对应的数据线DataB1设置于第一蓝色子像素B1和第二红色子像素R2之间，第二红色子像素R2对应的数据线DataR2和第二绿色子像素对应的数据线DataG2设置于第二红色子像素R2和第二绿色子像素G2之间，至少两条第二栅极驱动信号线设置于第二绿色子像素G2和第二蓝色子像素B2之间，第二蓝色子像素B2对应的数据线DataB2设置于第二蓝色子像素B2和下一个第二重复单元101的第一红色子像素R1之间。这样，能使得任意相邻两列子像素之间仅分布有数据线，或者仅分布有栅极驱动信号线，且能保证当多条数据线分布于相邻两列子像素之间时，这多条数据线均由同一多路复用控制信号控制通断而不存在相互干扰的问题。具体地，如图8所示，1对3的多路复用显示面板在每一个扫描行内分时产生3个多路复用控制信号Demux1、Demux2和Demux3，且每组红绿蓝子像素对应的3条数据线由一个共同的输出通道分时提供数据信号，每个Source表示源极驱动芯片的每个输出通道，由每个Source分别分出2条数据线。由图8可以看出，每个第二重复单元102的6个连续的子像素构成1对3的多路复用显示面板的电路连接的最小单元，因此每个第二重复单元102的电路连接关系为一个循环。在每个第二重复单元102中，第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1由第一多路复用控制信号Demux1控制通断，第二红色子像素R2对应的数据线DataR2和第二绿色子像素G2对应的数据线DataG2由第二多路复用控制信号Demux2控制通断，第一蓝色子像素B1对应的数据线DataB1和第二蓝色子像素B2对应的数据线DataB2由第三多路复用控制信号Demux3控制通断。由图8可以看出，每6个连续的子像素构成1对3的多路复用显示面板的电路连接的最小单元。需要注意的是，将图8与图10的现有技术的1对3的多路复用显示面板的数据线的电路连接图对比可知，本申请实施例将现有技术的1对3的多路复用显示面板的第二重复单元102中控制第二红色子像素R2对应的数据线DataR2的第一多路复用控制信号Demux1与控制第二绿色子像素G2对应的数据线DataG2的第二多路复用控制信号Demux2互换，以使得第二重复单元102的第一红色子像素R1与第一绿色子像素G1之间分布的第一红色子像素R1对应的数据线DataR1和第一绿色子像素G1对应的数据线DataG1由相同的多路复用控制信号控制通断，以及第二红色字像素R2与第二绿色子像素G2之间分布的第二红色子像素R2对应的数据线DataR2和第二绿色子像素对应的数据线DataG2由相同的多路复用控制信号控制通断。图9为本申请实施例提供的1对3的多路复用显示面板的工作时序控制图，结合图8和图9所示，第一多路复用控制信号demux1用于驱动第一红色子像素R1和第一绿色子像素G1，第二多路复用控制信号demux2用于驱动第二绿色子像素G2和第二红色子像素R2，第三多路复用控制信号demux3用于驱动第一蓝色子像素B1和第二蓝色子像素B2。进一步地，如图7所示，每个第二重复单元102还包括2个栅极驱动信号模块，第一栅极驱动信号模块用于将第一绿色子像素G1和第一蓝色子像素B1之间的至少两条第一栅极驱动信号线与对应的栅极线Gate连接并控制多条第一栅极驱动信号线的时序，第二栅极驱动信号模块用于将第二绿色子像素和第二蓝色子像素之间的多条第二栅极驱动信号线与对应的栅极线Gate连接并控制多条第二栅极驱动信号线的时序。需要说明的是，本申请实施例提供的显示面板若为触摸屏显示面板，则还包括触摸信号线，由于每组红绿蓝子像素包括一条TP信号线，因此每个第一重复单元101和每个第二重复单元102分别包括两条TP信号线，图11为图3包括TP信号线的示意图，如图11所示，在本申请实施例提供的每个1对2的多路复用显示面板的第一重复单元101中，第一TP信号线TP1可以与第一蓝色子像素B1对应的数据线DataB1并排设置于第一蓝色子像素B1和第二红色子像素R2之间，第二TP信号线TP2可以与第二红色子像素R2对应的数据线DataR2并排设置于第二红色子像素R2和第二绿色子像素G2之间；图12为图7包括TP信号线的示意图，如图12所示，在本申请实施例提供的每个1对3的多路复用显示面板的第二重复单元102中，第一TP信号线TP1可以与第一蓝色子像素B1对应的数据线DataB1并排设置于第一蓝色子像素B1和第二红色子像素R2之间，第二TP信号线TP2可以与第二蓝色子像素B2对应的数据线DataB2并排设置于第二蓝色子像素B2和下一个第二重复单元102的第一红色子像素R1之间。可以理解的是，本申请实施例提供的显示区集成栅极驱动电路的显示面板，除了可以应用于实施例一的1对2的多路复用显示面板和实施例二的1对3的多路复用显示面板，还可以用于其他种类的多路复用显示面板，此处并不限定，其基本原理相同，只是实际的电路连接方式可能有相应改变，此处不再赘述。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
