TimeQuest Timing Analyzer report for Etapa4
Tue Apr 02 16:16:31 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock_div[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clock_div[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock_div[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'clock_div[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'clock_div[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Etapa4                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; CLOCK_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }     ;
; clock_div[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div[2] } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 13.82 MHz  ; 13.82 MHz       ; clock_div[2] ;                                                               ;
; 825.76 MHz ; 380.08 MHz      ; CLOCK_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; clock_div[2] ; -71.340 ; -11151.709    ;
; CLOCK_50     ; -65.309 ; -130.825      ;
+--------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -2.690 ; -2.690        ;
; clock_div[2] ; 0.445  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.631 ; -7.741         ;
; clock_div[2] ; -0.611 ; -196.742       ;
+--------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div[2]'                                                                                                                                                    ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -71.340 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 72.380     ;
; -71.318 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 72.358     ;
; -71.107 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 72.146     ;
; -71.102 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 72.141     ;
; -71.092 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 72.132     ;
; -71.085 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 72.124     ;
; -71.080 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 72.119     ;
; -71.052 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.003      ; 72.093     ;
; -71.002 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 72.040     ;
; -70.985 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 72.025     ;
; -70.980 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 72.018     ;
; -70.951 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.990     ;
; -70.951 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.990     ;
; -70.929 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.968     ;
; -70.929 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.968     ;
; -70.909 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.945     ;
; -70.908 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.944     ;
; -70.893 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.926     ;
; -70.887 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.923     ;
; -70.886 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.922     ;
; -70.871 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.904     ;
; -70.859 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.898     ;
; -70.854 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.893     ;
; -70.819 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.859     ;
; -70.814 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.854     ;
; -70.754 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 71.792     ;
; -70.752 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.791     ;
; -70.747 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.786     ;
; -70.745 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.781     ;
; -70.741 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.010      ; 71.789     ;
; -70.735 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.768     ;
; -70.728 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 71.763     ;
; -70.723 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.759     ;
; -70.714 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.753     ;
; -70.713 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.746     ;
; -70.706 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 71.741     ;
; -70.703 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.742     ;
; -70.703 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.742     ;
; -70.667 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.707     ;
; -70.663 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.703     ;
; -70.663 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.703     ;
; -70.661 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.697     ;
; -70.660 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.696     ;
; -70.647 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 71.685     ;
; -70.645 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.678     ;
; -70.644 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.681     ;
; -70.623 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.003      ; 71.664     ;
; -70.622 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.659     ;
; -70.621 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.658     ;
; -70.620 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.656     ;
; -70.620 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.657     ;
; -70.618 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.654     ;
; -70.614 ; proc:proc0|unidad_control:c0|new_ir[1]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.654     ;
; -70.613 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 71.644     ;
; -70.605 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 71.639     ;
; -70.598 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.634     ;
; -70.596 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.635     ;
; -70.596 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.635     ;
; -70.596 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.632     ;
; -70.591 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 71.622     ;
; -70.554 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.590     ;
; -70.553 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.589     ;
; -70.550 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.587     ;
; -70.548 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.585     ;
; -70.538 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.571     ;
; -70.528 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.565     ;
; -70.526 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.563     ;
; -70.516 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[9]           ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 71.554     ;
; -70.508 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.009      ; 71.555     ;
; -70.503 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.009      ; 71.550     ;
; -70.497 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.533     ;
; -70.494 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[9]           ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 71.532     ;
; -70.487 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.524     ;
; -70.487 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 71.520     ;
; -70.483 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.523     ;
; -70.480 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 71.515     ;
; -70.465 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.502     ;
; -70.461 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.501     ;
; -70.457 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 71.488     ;
; -70.457 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.494     ;
; -70.447 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 71.481     ;
; -70.440 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.476     ;
; -70.435 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 71.466     ;
; -70.434 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.473     ;
; -70.429 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.468     ;
; -70.427 ; proc:proc0|datapath:e0|regfile:reg0|registre~42 ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.466     ;
; -70.424 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.460     ;
; -70.420 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.456     ;
; -70.403 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[13]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.440     ;
; -70.403 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.008      ; 71.449     ;
; -70.402 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.438     ;
; -70.398 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.434     ;
; -70.396 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.433     ;
; -70.395 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[8]           ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.003      ; 71.436     ;
; -70.390 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.430     ;
; -70.390 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 71.426     ;
; -70.388 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[5]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.425     ;
; -70.385 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.002      ; 71.425     ;
; -70.381 ; proc:proc0|unidad_control:c0|new_ir[1]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 71.420     ;
; -70.381 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[13]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 71.418     ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                       ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -65.309 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.774     ;
; -65.305 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.770     ;
; -65.287 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.752     ;
; -65.283 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.748     ;
; -65.061 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.526     ;
; -65.057 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.522     ;
; -65.021 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 66.487     ;
; -65.017 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 66.483     ;
; -64.954 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.419     ;
; -64.950 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.415     ;
; -64.710 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 66.183     ;
; -64.706 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 66.179     ;
; -64.636 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.101     ;
; -64.632 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.097     ;
; -64.592 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 66.058     ;
; -64.588 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 66.054     ;
; -64.583 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.048     ;
; -64.579 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 66.044     ;
; -64.396 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.860     ;
; -64.392 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.856     ;
; -64.326 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.792     ;
; -64.322 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.788     ;
; -64.228 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.694     ;
; -64.224 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.690     ;
; -64.219 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 65.691     ;
; -64.217 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 65.684     ;
; -64.215 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 65.687     ;
; -64.213 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 65.680     ;
; -64.208 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.674     ;
; -64.204 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.670     ;
; -64.180 ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 65.642     ;
; -64.176 ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 65.638     ;
; -64.072 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 65.539     ;
; -64.068 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 65.535     ;
; -64.047 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.513     ;
; -64.043 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.509     ;
; -63.802 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 65.272     ;
; -63.798 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 65.268     ;
; -63.647 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.111     ;
; -63.644 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.430      ; 65.112     ;
; -63.643 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.107     ;
; -63.640 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.430      ; 65.108     ;
; -63.622 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.088     ;
; -63.618 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 65.084     ;
; -63.550 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.014     ;
; -63.546 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 65.010     ;
; -63.471 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.937     ;
; -63.467 ; proc:proc0|datapath:e0|regfile:reg0|registre~54  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.934     ;
; -63.467 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.933     ;
; -63.463 ; proc:proc0|datapath:e0|regfile:reg0|registre~54  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.930     ;
; -63.439 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.906     ;
; -63.435 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.902     ;
; -63.405 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.878     ;
; -63.404 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.871     ;
; -63.401 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.874     ;
; -63.400 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.867     ;
; -63.399 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.863     ;
; -63.395 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.859     ;
; -63.379 ; proc:proc0|unidad_control:c0|new_ir[5]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 64.844     ;
; -63.375 ; proc:proc0|unidad_control:c0|new_ir[5]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 64.840     ;
; -63.353 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.819     ;
; -63.349 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.815     ;
; -63.297 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.763     ;
; -63.293 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.759     ;
; -63.292 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.756     ;
; -63.288 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.752     ;
; -63.281 ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.745     ;
; -63.278 ; proc:proc0|datapath:e0|regfile:reg0|registre~73  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.744     ;
; -63.277 ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.741     ;
; -63.274 ; proc:proc0|datapath:e0|regfile:reg0|registre~73  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.740     ;
; -63.211 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.677     ;
; -63.207 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.673     ;
; -63.190 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.654     ;
; -63.188 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.655     ;
; -63.186 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.650     ;
; -63.184 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.651     ;
; -63.160 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.626     ;
; -63.156 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.622     ;
; -63.142 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.609     ;
; -63.138 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.605     ;
; -63.122 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.588     ;
; -63.118 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 64.584     ;
; -63.080 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.553     ;
; -63.076 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.549     ;
; -63.053 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 64.518     ;
; -63.049 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 64.514     ;
; -63.046 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 64.515     ;
; -63.042 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 64.511     ;
; -63.030 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 64.492     ;
; -63.026 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 64.488     ;
; -63.017 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.484     ;
; -63.013 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 64.480     ;
; -62.963 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.427     ;
; -62.959 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.423     ;
; -62.954 ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.418     ;
; -62.950 ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 64.414     ;
; -62.937 ; proc:proc0|datapath:e0|regfile:reg0|registre~74  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.410     ;
; -62.933 ; proc:proc0|datapath:e0|regfile:reg0|registre~74  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.406     ;
; -62.929 ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.402     ;
; -62.925 ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.398     ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.690 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; 0.445  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.619  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.905      ;
; 0.624  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.731  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.767  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.053      ;
; 0.963  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.249      ;
; 2.120  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 2.832      ;
; 2.128  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 2.840      ;
; 2.984  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.431      ; 3.701      ;
; 2.992  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.431      ; 3.709      ;
; 3.835  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.430      ; 4.551      ;
; 3.839  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.430      ; 4.555      ;
; 5.545  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.259      ;
; 5.553  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.267      ;
; 5.787  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.501      ;
; 5.790  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 6.505      ;
; 5.795  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.509      ;
; 5.798  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 6.513      ;
; 5.825  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.538      ;
; 5.833  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.546      ;
; 6.044  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.758      ;
; 6.052  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 6.766      ;
; 6.133  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.846      ;
; 6.141  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.854      ;
; 6.160  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.873      ;
; 6.160  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 6.873      ;
; 6.292  ; proc:proc0|datapath:e0|regfile:reg0|registre~84                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.005      ;
; 6.299  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.012      ;
; 6.300  ; proc:proc0|datapath:e0|regfile:reg0|registre~84                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.013      ;
; 6.307  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.020      ;
; 6.398  ; proc:proc0|datapath:e0|regfile:reg0|registre~20                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.111      ;
; 6.406  ; proc:proc0|datapath:e0|regfile:reg0|registre~20                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.119      ;
; 6.490  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.432      ; 7.208      ;
; 6.498  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.432      ; 7.216      ;
; 6.517  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.230      ;
; 6.525  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.238      ;
; 6.586  ; proc:proc0|datapath:e0|regfile:reg0|registre~68                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.299      ;
; 6.589  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.302      ;
; 6.594  ; proc:proc0|datapath:e0|regfile:reg0|registre~68                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.307      ;
; 6.597  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.310      ;
; 6.697  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.410      ;
; 6.705  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.418      ;
; 6.893  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.608      ;
; 6.901  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.616      ;
; 6.912  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.627      ;
; 6.920  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.635      ;
; 6.949  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.663      ;
; 6.957  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.671      ;
; 7.075  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.789      ;
; 7.083  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.797      ;
; 7.103  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.818      ;
; 7.111  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 7.826      ;
; 7.159  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.872      ;
; 7.167  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.880      ;
; 7.180  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.894      ;
; 7.181  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.894      ;
; 7.188  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.902      ;
; 7.189  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 7.902      ;
; 7.191  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 7.903      ;
; 7.199  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 7.911      ;
; 7.208  ; proc:proc0|datapath:e0|regfile:reg0|registre~100                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.922      ;
; 7.216  ; proc:proc0|datapath:e0|regfile:reg0|registre~100                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 7.930      ;
; 7.366  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.078      ;
; 7.370  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.082      ;
; 7.392  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.106      ;
; 7.400  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.114      ;
; 7.445  ; proc:proc0|datapath:e0|regfile:reg0|registre~116                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.431      ; 8.162      ;
; 7.453  ; proc:proc0|datapath:e0|regfile:reg0|registre~116                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.431      ; 8.170      ;
; 7.541  ; proc:proc0|datapath:e0|regfile:reg0|registre~36                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.256      ;
; 7.549  ; proc:proc0|datapath:e0|regfile:reg0|registre~36                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.264      ;
; 7.580  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.292      ;
; 7.588  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.300      ;
; 7.615  ; proc:proc0|datapath:e0|regfile:reg0|registre~136                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 8.326      ;
; 7.623  ; proc:proc0|datapath:e0|regfile:reg0|registre~136                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 8.334      ;
; 7.654  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.368      ;
; 7.658  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.372      ;
; 7.668  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.382      ;
; 7.676  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.390      ;
; 7.713  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.428      ;
; 7.721  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.436      ;
; 7.747  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.462      ;
; 7.751  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.429      ; 8.466      ;
; 7.833  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.545      ;
; 7.837  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.549      ;
; 7.860  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 8.571      ;
; 7.864  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 8.575      ;
; 7.901  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.615      ;
; 7.909  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.428      ; 8.623      ;
; 7.916  ; proc:proc0|datapath:e0|regfile:reg0|registre~135                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 8.629      ;
; 7.920  ; proc:proc0|datapath:e0|regfile:reg0|registre~135                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.427      ; 8.633      ;
; 7.926  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 8.636      ;
; 7.934  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 8.644      ;
; 7.987  ; proc:proc0|datapath:e0|regfile:reg0|registre~105                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 8.697      ;
; 7.991  ; proc:proc0|datapath:e0|regfile:reg0|registre~105                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 8.701      ;
; 8.023  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.735      ;
; 8.027  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.426      ; 8.739      ;
; 8.031  ; proc:proc0|datapath:e0|regfile:reg0|registre~134                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 8.742      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div[2]'                                                                                                                                                   ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.445 ; proc:proc0|unidad_control:c0|multi:m0|estat     ; proc:proc0|unidad_control:c0|multi:m0|estat      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.731      ;
; 1.251 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.537      ;
; 1.960 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 2.250      ;
; 1.960 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 2.250      ;
; 2.226 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 2.516      ;
; 2.227 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 2.517      ;
; 2.295 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 2.584      ;
; 2.572 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 2.860      ;
; 2.575 ; proc:proc0|unidad_control:c0|new_pc[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~52  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 2.863      ;
; 2.811 ; proc:proc0|datapath:e0|regfile:reg0|registre~59 ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.098      ;
; 2.930 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.004     ; 3.212      ;
; 2.935 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.015     ; 3.206      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.953 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.241      ;
; 2.959 ; proc:proc0|unidad_control:c0|new_pc[7]          ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 3.245      ;
; 3.084 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~57  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.374      ;
; 3.084 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.374      ;
; 3.084 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.374      ;
; 3.084 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.374      ;
; 3.090 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.380      ;
; 3.090 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.380      ;
; 3.090 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~30  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.380      ;
; 3.099 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.004     ; 3.381      ;
; 3.104 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.015     ; 3.375      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.122 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.410      ;
; 3.140 ; proc:proc0|datapath:e0|regfile:reg0|registre~43 ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.427      ;
; 3.174 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.459      ;
; 3.174 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.459      ;
; 3.174 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.459      ;
; 3.174 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.459      ;
; 3.191 ; proc:proc0|datapath:e0|regfile:reg0|registre~75 ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 3.477      ;
; 3.228 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 3.512      ;
; 3.243 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.528      ;
; 3.287 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.577      ;
; 3.287 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.577      ;
; 3.287 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.577      ;
; 3.343 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.628      ;
; 3.343 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.628      ;
; 3.343 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.628      ;
; 3.343 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.628      ;
; 3.346 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.636      ;
; 3.346 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.636      ;
; 3.397 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 3.681      ;
; 3.412 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 3.697      ;
; 3.441 ; proc:proc0|unidad_control:c0|new_pc[7]          ; proc:proc0|datapath:e0|regfile:reg0|registre~75  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 3.727      ;
; 3.488 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~57  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.778      ;
; 3.488 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.778      ;
; 3.488 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.778      ;
; 3.488 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.778      ;
; 3.489 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.779      ;
; 3.489 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.779      ;
; 3.489 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~30  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.779      ;
; 3.521 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 3.802      ;
; 3.526 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.016     ; 3.796      ;
; 3.537 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.007     ; 3.816      ;
; 3.543 ; proc:proc0|datapath:e0|regfile:reg0|registre~54 ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 3.824      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.544 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.831      ;
; 3.584 ; proc:proc0|unidad_control:c0|new_ir[8]          ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.003     ; 3.867      ;
; 3.595 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.884      ;
; 3.595 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.884      ;
; 3.610 ; proc:proc0|unidad_control:c0|new_pc[2]          ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 3.896      ;
; 3.614 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.903      ;
; 3.614 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.903      ;
; 3.618 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~76  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.908      ;
; 3.627 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~94  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.917      ;
; 3.631 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 3.917      ;
; 3.636 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.924      ;
; 3.636 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.924      ;
; 3.647 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.936      ;
; 3.647 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 3.936      ;
; 3.649 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.939      ;
; 3.649 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 3.939      ;
; 3.697 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.985      ;
; 3.697 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.985      ;
; 3.697 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.985      ;
; 3.697 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.985      ;
; 3.697 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~89  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.985      ;
; 3.704 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 3.992      ;
; 3.706 ; proc:proc0|datapath:e0|regfile:reg0|registre~27 ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 3.993      ;
; 3.706 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.007     ; 3.985      ;
; 3.719 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 4.009      ;
; 3.719 ; proc:proc0|unidad_control:c0|new_ir[11]         ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 4.009      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 10.534 ; 10.534 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 9.128  ; 9.128  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 9.113  ; 9.113  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 9.309  ; 9.309  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 8.616  ; 8.616  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 8.938  ; 8.938  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 8.641  ; 8.641  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 8.868  ; 8.868  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 9.679  ; 9.679  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.958  ; 8.958  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.100  ; 9.100  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 8.486  ; 8.486  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 8.296  ; 8.296  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 8.932  ; 8.932  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 7.952  ; 7.952  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.606  ; 8.606  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 10.534 ; 10.534 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 5.396  ; 5.396  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 5.396  ; 5.396  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -4.595 ; -4.595 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -7.006 ; -7.006 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -6.675 ; -6.675 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -6.861 ; -6.861 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -6.826 ; -6.826 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -7.421 ; -7.421 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -6.656 ; -6.656 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -6.916 ; -6.916 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -4.595 ; -4.595 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -5.603 ; -5.603 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -6.241 ; -6.241 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -5.568 ; -5.568 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -5.140 ; -5.140 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -6.183 ; -6.183 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -5.359 ; -5.359 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -5.307 ; -5.307 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -5.429 ; -5.429 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; -0.455 ; -0.455 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; -0.455 ; -0.455 ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.826  ; 8.826  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 76.120 ; 76.120 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 74.424 ; 74.424 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 74.493 ; 74.493 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 74.028 ; 74.028 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 74.823 ; 74.823 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 75.463 ; 75.463 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 74.960 ; 74.960 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 73.386 ; 73.386 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 74.188 ; 74.188 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 75.199 ; 75.199 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 75.358 ; 75.358 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 76.120 ; 76.120 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 74.234 ; 74.234 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 75.126 ; 75.126 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 73.937 ; 73.937 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 74.339 ; 74.339 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 16.983 ; 16.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 14.790 ; 14.790 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 12.666 ; 12.666 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 13.450 ; 13.450 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 12.009 ; 12.009 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 11.885 ; 11.885 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 14.724 ; 14.724 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.216 ; 12.216 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 12.920 ; 12.920 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 16.758 ; 16.758 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 14.871 ; 14.871 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 14.650 ; 14.650 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 14.628 ; 14.628 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.851 ; 14.851 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 16.983 ; 16.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 14.824 ; 14.824 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 15.635 ; 15.635 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 75.781 ; 75.781 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 75.423 ; 75.423 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.826  ; 8.826  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 8.095  ; 8.095  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 9.919  ; 9.919  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 10.252 ; 10.252 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 10.120 ; 10.120 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 10.926 ; 10.926 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 10.356 ; 10.356 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 8.136  ; 8.136  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 8.095  ; 8.095  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 9.583  ; 9.583  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 9.275  ; 9.275  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 8.906  ; 8.906  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 9.055  ; 9.055  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 8.684  ; 8.684  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 9.192  ; 9.192  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 11.193 ; 11.193 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 10.658 ; 10.658 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 8.176  ; 8.176  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 10.356 ; 10.356 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 9.228  ; 9.228  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 9.860  ; 9.860  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 8.951  ; 8.951  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 8.176  ; 8.176  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 11.224 ; 11.224 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 9.163  ; 9.163  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 9.138  ; 9.138  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 9.658  ; 9.658  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 10.611 ; 10.611 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 10.712 ; 10.712 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 11.164 ; 11.164 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 10.273 ; 10.273 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 9.658  ; 9.658  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 10.603 ; 10.603 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 9.924  ; 9.924  ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 10.621 ; 10.621 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 10.942 ; 10.942 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 11.107 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 11.145 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 11.155 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 11.138 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 11.148 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 11.147 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 11.147 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 11.438 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 11.107 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 11.710 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 11.710 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 11.974 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 11.700 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 11.485 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 11.984 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 11.988 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 11.981 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 75.754 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 75.792 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 75.802 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 75.785 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 75.795 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 75.794 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 75.794 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 76.085 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 75.754 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 76.081 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 76.081 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 76.345 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 76.071 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 75.856 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 76.355 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 76.359 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 76.352 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 11.107 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 11.145 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 11.155 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 11.138 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 11.148 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 11.147 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 11.147 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 11.438 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 11.107 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 11.710 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 11.710 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 11.974 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 11.700 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 11.485 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 11.984 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 11.988 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 11.981 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 11.697 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 11.859 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 11.869 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 11.852 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 11.862 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 11.861 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 11.861 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 12.152 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 11.821 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 11.922 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 11.922 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 12.186 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 11.912 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 11.697 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 12.196 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 12.200 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 12.193 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 11.107    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 11.145    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 11.155    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 11.138    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 11.148    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 11.147    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 11.147    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 11.438    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 11.107    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 11.710    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 11.710    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 11.974    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 11.700    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 11.485    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 11.984    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 11.988    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 11.981    ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 75.754    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 75.792    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 75.802    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 75.785    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 75.795    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 75.794    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 75.794    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 76.085    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 75.754    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 76.081    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 76.081    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 76.345    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 76.071    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 75.856    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 76.355    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 76.359    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 76.352    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 11.107    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 11.145    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 11.155    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 11.138    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 11.148    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 11.147    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 11.147    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 11.438    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 11.107    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 11.710    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 11.710    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 11.974    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 11.700    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 11.485    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 11.984    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 11.988    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 11.981    ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 11.697    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 11.859    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 11.869    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 11.852    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 11.862    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 11.861    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 11.861    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 12.152    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 11.821    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 11.922    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 11.922    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 12.186    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 11.912    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 11.697    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 12.196    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 12.200    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 12.193    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; clock_div[2] ; -25.971 ; -4053.309     ;
; CLOCK_50     ; -23.549 ; -47.091       ;
+--------------+---------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -1.720 ; -1.720        ;
; clock_div[2] ; 0.215  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.380 ; -6.380         ;
; clock_div[2] ; -0.500 ; -161.000       ;
+--------------+--------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div[2]'                                                                                                                                                    ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -25.971 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 27.004     ;
; -25.968 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 27.001     ;
; -25.909 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.942     ;
; -25.893 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.925     ;
; -25.890 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.922     ;
; -25.888 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.920     ;
; -25.885 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.917     ;
; -25.876 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.909     ;
; -25.861 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.894     ;
; -25.831 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.864     ;
; -25.831 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.863     ;
; -25.828 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.861     ;
; -25.826 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.858     ;
; -25.805 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.835     ;
; -25.805 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.835     ;
; -25.802 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.829     ;
; -25.802 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.832     ;
; -25.802 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.832     ;
; -25.801 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.833     ;
; -25.801 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.833     ;
; -25.799 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.826     ;
; -25.798 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.830     ;
; -25.798 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.830     ;
; -25.798 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.830     ;
; -25.793 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.825     ;
; -25.783 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.815     ;
; -25.778 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.810     ;
; -25.769 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.802     ;
; -25.743 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.011      ; 26.786     ;
; -25.743 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.773     ;
; -25.743 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.773     ;
; -25.742 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.772     ;
; -25.741 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.774     ;
; -25.740 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.767     ;
; -25.739 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.771     ;
; -25.739 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.771     ;
; -25.739 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.769     ;
; -25.737 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.770     ;
; -25.736 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.769     ;
; -25.724 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.754     ;
; -25.722 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.752     ;
; -25.721 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.754     ;
; -25.721 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.751     ;
; -25.719 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.749     ;
; -25.717 ; proc:proc0|unidad_control:c0|new_ir[1]          ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.750     ;
; -25.714 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.746     ;
; -25.711 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.743     ;
; -25.710 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.740     ;
; -25.710 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.740     ;
; -25.707 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.734     ;
; -25.706 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.738     ;
; -25.706 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.738     ;
; -25.695 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.725     ;
; -25.695 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.725     ;
; -25.692 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.719     ;
; -25.691 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.723     ;
; -25.691 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.723     ;
; -25.688 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 26.713     ;
; -25.685 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 26.710     ;
; -25.680 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.710     ;
; -25.669 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 26.698     ;
; -25.666 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 26.695     ;
; -25.665 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.697     ;
; -25.665 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 26.696     ;
; -25.665 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.010      ; 26.707     ;
; -25.663 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 26.694     ;
; -25.663 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.695     ;
; -25.662 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.695     ;
; -25.662 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.692     ;
; -25.662 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.694     ;
; -25.662 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 26.693     ;
; -25.660 ; proc:proc0|datapath:e0|regfile:reg0|registre~90 ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.010      ; 26.702     ;
; -25.660 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.690     ;
; -25.660 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 26.691     ;
; -25.659 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.691     ;
; -25.659 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.692     ;
; -25.658 ; proc:proc0|unidad_control:c0|new_ir[0]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.690     ;
; -25.654 ; proc:proc0|unidad_control:c0|new_ir[9]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.686     ;
; -25.652 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.684     ;
; -25.647 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.677     ;
; -25.639 ; proc:proc0|unidad_control:c0|new_ir[1]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.671     ;
; -25.634 ; proc:proc0|unidad_control:c0|new_ir[1]          ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.666     ;
; -25.632 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.662     ;
; -25.629 ; proc:proc0|datapath:e0|regfile:reg0|registre~42 ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 26.662     ;
; -25.629 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.659     ;
; -25.627 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.657     ;
; -25.626 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|unidad_control:c0|new_pc[1]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 26.651     ;
; -25.623 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.653     ;
; -25.620 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.650     ;
; -25.619 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 26.643     ;
; -25.619 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.649     ;
; -25.619 ; proc:proc0|unidad_control:c0|new_ir[10]         ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.651     ;
; -25.616 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 26.640     ;
; -25.616 ; proc:proc0|unidad_control:c0|new_ir[12]         ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.646     ;
; -25.614 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.644     ;
; -25.612 ; proc:proc0|unidad_control:c0|new_ir[13]         ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.642     ;
; -25.607 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 26.634     ;
; -25.607 ; proc:proc0|unidad_control:c0|new_ir[14]         ; proc:proc0|unidad_control:c0|new_pc[14]          ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 26.636     ;
; -25.606 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 26.638     ;
; -25.606 ; proc:proc0|unidad_control:c0|new_ir[15]         ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 26.636     ;
+---------+-------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                       ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.549 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.871     ;
; -23.546 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.868     ;
; -23.542 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.864     ;
; -23.539 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.861     ;
; -23.487 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.809     ;
; -23.480 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.802     ;
; -23.454 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.776     ;
; -23.447 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.769     ;
; -23.439 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.761     ;
; -23.432 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.754     ;
; -23.321 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 24.653     ;
; -23.319 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.641     ;
; -23.315 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.637     ;
; -23.314 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 24.646     ;
; -23.312 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.634     ;
; -23.308 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.630     ;
; -23.295 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.617     ;
; -23.288 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.610     ;
; -23.207 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.529     ;
; -23.200 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.522     ;
; -23.179 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.508     ;
; -23.172 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.501     ;
; -23.164 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.489     ;
; -23.157 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.482     ;
; -23.152 ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.472     ;
; -23.145 ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.465     ;
; -23.145 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.467     ;
; -23.143 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.465     ;
; -23.138 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.460     ;
; -23.136 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.458     ;
; -23.117 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.441     ;
; -23.110 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.434     ;
; -23.088 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.412     ;
; -23.081 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.405     ;
; -23.073 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.396     ;
; -23.066 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.389     ;
; -22.993 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 24.320     ;
; -22.986 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 24.313     ;
; -22.948 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.273     ;
; -22.943 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.266     ;
; -22.941 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.266     ;
; -22.936 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.259     ;
; -22.933 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.255     ;
; -22.926 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.248     ;
; -22.901 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.221     ;
; -22.894 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.214     ;
; -22.889 ; proc:proc0|datapath:e0|regfile:reg0|registre~54  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.213     ;
; -22.882 ; proc:proc0|datapath:e0|regfile:reg0|registre~54  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.206     ;
; -22.869 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.193     ;
; -22.862 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.186     ;
; -22.855 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.175     ;
; -22.848 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.168     ;
; -22.848 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.171     ;
; -22.844 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.168     ;
; -22.841 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.164     ;
; -22.837 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.161     ;
; -22.834 ; proc:proc0|unidad_control:c0|new_ir[5]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.156     ;
; -22.827 ; proc:proc0|unidad_control:c0|new_ir[5]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.149     ;
; -22.821 ; proc:proc0|datapath:e0|regfile:reg0|registre~73  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.146     ;
; -22.819 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.141     ;
; -22.818 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.138     ;
; -22.817 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.148     ;
; -22.814 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.136     ;
; -22.814 ; proc:proc0|datapath:e0|regfile:reg0|registre~73  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 24.139     ;
; -22.812 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.134     ;
; -22.811 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.131     ;
; -22.810 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.141     ;
; -22.807 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.129     ;
; -22.770 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.094     ;
; -22.763 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.087     ;
; -22.757 ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.079     ;
; -22.754 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 24.081     ;
; -22.753 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 24.083     ;
; -22.753 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.075     ;
; -22.752 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.075     ;
; -22.750 ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.072     ;
; -22.750 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.074     ;
; -22.747 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.295      ; 24.074     ;
; -22.746 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 24.076     ;
; -22.746 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 24.068     ;
; -22.745 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.065     ;
; -22.745 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.068     ;
; -22.743 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.067     ;
; -22.739 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.063     ;
; -22.738 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.059     ;
; -22.738 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.058     ;
; -22.734 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.057     ;
; -22.732 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 24.056     ;
; -22.731 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 24.052     ;
; -22.727 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 24.050     ;
; -22.707 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.027     ;
; -22.706 ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.026     ;
; -22.700 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.020     ;
; -22.699 ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.019     ;
; -22.698 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.018     ;
; -22.697 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.017     ;
; -22.691 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.011     ;
; -22.690 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 24.010     ;
; -22.682 ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.013     ;
; -22.675 ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.006     ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.720 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 1.794      ; 0.367      ;
; 0.215  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.244  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.289  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.441      ;
; 0.291  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.356  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.681  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 1.121      ;
; 0.690  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 1.130      ;
; 1.034  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 1.481      ;
; 1.043  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 1.490      ;
; 1.349  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.293      ; 1.794      ;
; 1.356  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.293      ; 1.801      ;
; 1.892  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.334      ;
; 1.901  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.343      ;
; 1.957  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.401      ;
; 1.966  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.410      ;
; 1.970  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.412      ;
; 1.979  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.421      ;
; 2.072  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.513      ;
; 2.081  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.522      ;
; 2.106  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.548      ;
; 2.115  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.557      ;
; 2.151  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.593      ;
; 2.160  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.602      ;
; 2.165  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.607      ;
; 2.174  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.616      ;
; 2.202  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 2.649      ;
; 2.211  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 2.658      ;
; 2.225  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.667      ;
; 2.234  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.676      ;
; 2.235  ; proc:proc0|datapath:e0|regfile:reg0|registre~84                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.676      ;
; 2.240  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.682      ;
; 2.244  ; proc:proc0|datapath:e0|regfile:reg0|registre~84                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.685      ;
; 2.249  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.691      ;
; 2.250  ; proc:proc0|datapath:e0|regfile:reg0|registre~20                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.691      ;
; 2.259  ; proc:proc0|datapath:e0|regfile:reg0|registre~20                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.700      ;
; 2.279  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.721      ;
; 2.281  ; proc:proc0|datapath:e0|regfile:reg0|registre~68                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.722      ;
; 2.288  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.730      ;
; 2.290  ; proc:proc0|datapath:e0|regfile:reg0|registre~68                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.731      ;
; 2.386  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.829      ;
; 2.395  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.838      ;
; 2.401  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.842      ;
; 2.404  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.848      ;
; 2.410  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.851      ;
; 2.413  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.857      ;
; 2.430  ; proc:proc0|datapath:e0|regfile:reg0|registre~145                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.871      ;
; 2.431  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.875      ;
; 2.439  ; proc:proc0|datapath:e0|regfile:reg0|registre~145                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.880      ;
; 2.440  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.884      ;
; 2.448  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.890      ;
; 2.456  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.899      ;
; 2.457  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.899      ;
; 2.463  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.905      ;
; 2.465  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.908      ;
; 2.472  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.914      ;
; 2.483  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.925      ;
; 2.487  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.931      ;
; 2.492  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.934      ;
; 2.496  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 2.940      ;
; 2.504  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.946      ;
; 2.509  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 2.949      ;
; 2.513  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.955      ;
; 2.518  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 2.958      ;
; 2.530  ; proc:proc0|datapath:e0|regfile:reg0|registre~100                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.973      ;
; 2.539  ; proc:proc0|datapath:e0|regfile:reg0|registre~100                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.982      ;
; 2.559  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.001      ;
; 2.560  ; proc:proc0|datapath:e0|regfile:reg0|registre~77                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.004      ;
; 2.561  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.002      ;
; 2.562  ; proc:proc0|datapath:e0|regfile:reg0|registre~134                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.003      ;
; 2.566  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.008      ;
; 2.567  ; proc:proc0|datapath:e0|regfile:reg0|registre~77                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.011      ;
; 2.570  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.011      ;
; 2.571  ; proc:proc0|datapath:e0|regfile:reg0|registre~134                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.012      ;
; 2.607  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.299      ; 3.058      ;
; 2.616  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.299      ; 3.067      ;
; 2.617  ; proc:proc0|datapath:e0|regfile:reg0|registre~36                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.061      ;
; 2.621  ; proc:proc0|datapath:e0|regfile:reg0|registre~116                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 3.068      ;
; 2.626  ; proc:proc0|datapath:e0|regfile:reg0|registre~36                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.070      ;
; 2.630  ; proc:proc0|datapath:e0|regfile:reg0|registre~116                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.295      ; 3.077      ;
; 2.642  ; proc:proc0|datapath:e0|regfile:reg0|registre~81                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.086      ;
; 2.651  ; proc:proc0|datapath:e0|regfile:reg0|registre~81                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.095      ;
; 2.668  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.110      ;
; 2.669  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 3.109      ;
; 2.675  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.117      ;
; 2.676  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 3.116      ;
; 2.678  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.120      ;
; 2.678  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 3.118      ;
; 2.685  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.288      ; 3.125      ;
; 2.687  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.129      ;
; 2.706  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.150      ;
; 2.713  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.292      ; 3.157      ;
; 2.715  ; proc:proc0|datapath:e0|regfile:reg0|registre~136                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.156      ;
; 2.719  ; proc:proc0|datapath:e0|regfile:reg0|registre~97                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.160      ;
; 2.723  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 3.165      ;
; 2.724  ; proc:proc0|datapath:e0|regfile:reg0|registre~136                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.165      ;
; 2.728  ; proc:proc0|datapath:e0|regfile:reg0|registre~97                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 3.169      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div[2]'                                                                                                                                                    ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.215 ; proc:proc0|unidad_control:c0|multi:m0|estat      ; proc:proc0|unidad_control:c0|multi:m0|estat      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.461 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.613      ;
; 0.763 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.006      ; 0.921      ;
; 0.763 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.006      ; 0.921      ;
; 0.858 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.006      ; 1.016      ;
; 0.859 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.006      ; 1.017      ;
; 0.890 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.004      ; 1.046      ;
; 0.993 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 1.148      ;
; 0.996 ; proc:proc0|unidad_control:c0|new_pc[0]           ; proc:proc0|datapath:e0|regfile:reg0|registre~52  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.003      ; 1.151      ;
; 0.999 ; proc:proc0|datapath:e0|regfile:reg0|registre~59  ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.151      ;
; 1.069 ; proc:proc0|unidad_control:c0|new_pc[7]           ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.221      ;
; 1.117 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.269      ;
; 1.144 ; proc:proc0|datapath:e0|regfile:reg0|registre~75  ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.296      ;
; 1.211 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.358      ;
; 1.220 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.014     ; 1.358      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.225 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.377      ;
; 1.235 ; proc:proc0|unidad_control:c0|new_pc[7]           ; proc:proc0|datapath:e0|regfile:reg0|registre~75  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.387      ;
; 1.261 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~57  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.415      ;
; 1.261 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.415      ;
; 1.261 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.415      ;
; 1.261 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.415      ;
; 1.266 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.420      ;
; 1.266 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.420      ;
; 1.266 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~30  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.420      ;
; 1.287 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.437      ;
; 1.287 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.437      ;
; 1.287 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.437      ;
; 1.287 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.437      ;
; 1.290 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.437      ;
; 1.299 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.014     ; 1.437      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.304 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.456      ;
; 1.311 ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.464      ;
; 1.330 ; proc:proc0|unidad_control:c0|new_pc[2]           ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.482      ;
; 1.334 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.003     ; 1.483      ;
; 1.334 ; proc:proc0|unidad_control:c0|new_ir[8]           ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.481      ;
; 1.339 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.489      ;
; 1.349 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.503      ;
; 1.349 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.503      ;
; 1.349 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.503      ;
; 1.359 ; proc:proc0|datapath:e0|regfile:reg0|registre~54  ; proc:proc0|unidad_control:c0|new_pc[2]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.506      ;
; 1.361 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.515      ;
; 1.361 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.515      ;
; 1.366 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.516      ;
; 1.366 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.516      ;
; 1.366 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.516      ;
; 1.366 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.516      ;
; 1.403 ; proc:proc0|unidad_control:c0|multi:m0|estat      ; proc:proc0|unidad_control:c0|new_ir[2]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.005      ; 1.560      ;
; 1.413 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.003     ; 1.562      ;
; 1.418 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.002     ; 1.568      ;
; 1.421 ; proc:proc0|unidad_control:c0|new_pc[7]           ; proc:proc0|datapath:e0|regfile:reg0|registre~59  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.573      ;
; 1.421 ; proc:proc0|unidad_control:c0|new_pc[7]           ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.573      ;
; 1.428 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.575      ;
; 1.437 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.008     ; 1.581      ;
; 1.437 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.014     ; 1.575      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.442 ; proc:proc0|unidad_control:c0|new_ir[13]          ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.594      ;
; 1.446 ; proc:proc0|datapath:e0|regfile:reg0|registre~52  ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.003     ; 1.595      ;
; 1.448 ; proc:proc0|unidad_control:c0|new_pc[6]           ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.602      ;
; 1.450 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.603      ;
; 1.450 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.603      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.612      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.612      ;
; 1.460 ; proc:proc0|unidad_control:c0|new_pc[1]           ; proc:proc0|datapath:e0|regfile:reg0|registre~69  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.005      ; 1.617      ;
; 1.461 ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.007     ; 1.606      ;
; 1.462 ; proc:proc0|unidad_control:c0|new_pc[2]           ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.614      ;
; 1.465 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~76  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.619      ;
; 1.465 ; proc:proc0|unidad_control:c0|new_pc[2]           ; proc:proc0|unidad_control:c0|new_pc[7]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 1.616      ;
; 1.466 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~94  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.620      ;
; 1.467 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~57  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.621      ;
; 1.467 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~58  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.621      ;
; 1.467 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.621      ;
; 1.467 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.621      ;
; 1.470 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.003     ; 1.619      ;
; 1.470 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.470 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.470 ; proc:proc0|unidad_control:c0|new_ir[11]          ; proc:proc0|datapath:e0|regfile:reg0|registre~30  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.002      ; 1.624      ;
; 1.470 ; proc:proc0|unidad_control:c0|new_ir[2]           ; proc:proc0|unidad_control:c0|new_pc[0]           ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.005     ; 1.617      ;
; 1.473 ; proc:proc0|unidad_control:c0|new_pc[7]           ; proc:proc0|datapath:e0|regfile:reg0|registre~27  ; clock_div[2] ; clock_div[2] ; 0.000        ; -0.001     ; 1.624      ;
; 1.476 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.628      ;
; 1.476 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.628      ;
; 1.478 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.631      ;
; 1.478 ; proc:proc0|unidad_control:c0|new_ir[9]           ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.001      ; 1.631      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 4.462 ; 4.462 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 3.960 ; 3.960 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 3.938 ; 3.938 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 4.093 ; 4.093 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 3.781 ; 3.781 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 3.859 ; 3.859 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 3.714 ; 3.714 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 3.821 ; 3.821 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 4.176 ; 4.176 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 3.889 ; 3.889 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 3.896 ; 3.896 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 3.757 ; 3.757 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 3.562 ; 3.562 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 3.843 ; 3.843 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 3.586 ; 3.586 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 3.732 ; 3.732 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 4.462 ; 4.462 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 1.951 ; 1.951 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 1.951 ; 1.951 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -2.144 ; -2.144 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -3.112 ; -3.112 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.975 ; -2.975 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -3.076 ; -3.076 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -3.116 ; -3.116 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -3.276 ; -3.276 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.938 ; -2.938 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -3.003 ; -3.003 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.144 ; -2.144 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.580 ; -2.580 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.838 ; -2.838 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.570 ; -2.570 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.337 ; -2.337 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.827 ; -2.827 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.451 ; -2.451 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.422 ; -2.422 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.506 ; -2.506 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.124  ; 0.124  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.124  ; 0.124  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.544  ; 4.544  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 29.333 ; 29.333 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 28.765 ; 28.765 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 28.717 ; 28.717 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 28.584 ; 28.584 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 28.943 ; 28.943 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 29.143 ; 29.143 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 28.900 ; 28.900 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 28.356 ; 28.356 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 28.841 ; 28.841 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 29.079 ; 29.079 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 29.134 ; 29.134 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 29.333 ; 29.333 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 28.727 ; 28.727 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 29.130 ; 29.130 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 28.622 ; 28.622 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 28.801 ; 28.801 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 7.498  ; 7.498  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 6.644  ; 6.644  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 5.833  ; 5.833  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 6.122  ; 6.122  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 5.571  ; 5.571  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 5.541  ; 5.541  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 6.688  ; 6.688  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 5.667  ; 5.667  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 5.987  ; 5.987  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 7.348  ; 7.348  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 6.641  ; 6.641  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 6.509  ; 6.509  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 6.526  ; 6.526  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 6.660  ; 6.660  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 7.498  ; 7.498  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 6.585  ; 6.585  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 7.190  ; 7.190  ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 29.300 ; 29.300 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 29.224 ; 29.224 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.544 ; 4.544 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 4.101 ; 4.101 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.875 ; 4.875 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.915 ; 4.915 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.946 ; 4.946 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 5.245 ; 5.245 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.978 ; 4.978 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.126 ; 4.126 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.101 ; 4.101 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.840 ; 4.840 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.562 ; 4.562 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 4.413 ; 4.413 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.449 ; 4.449 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.323 ; 4.323 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.551 ; 4.551 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 5.347 ; 5.347 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 5.120 ; 5.120 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.959 ; 4.959 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.600 ; 4.600 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 4.840 ; 4.840 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.507 ; 4.507 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 5.451 ; 5.451 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.569 ; 4.569 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.611 ; 4.611 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.779 ; 4.779 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 5.107 ; 5.107 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 5.167 ; 5.167 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 5.250 ; 5.250 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.983 ; 4.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.776 ; 4.776 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 5.081 ; 5.081 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.873 ; 4.873 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 5.106 ; 5.106 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 5.220 ; 5.220 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 5.425  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 5.462  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 5.472  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 5.454  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 5.464  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 5.457  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 5.457  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 5.563  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 5.425  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 5.616  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 5.616  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 5.706  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 5.606  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 5.555  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 5.716  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 5.719  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 5.712  ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 29.277 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 29.314 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 29.324 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 29.306 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 29.316 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 29.309 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 29.309 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 29.415 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 29.277 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 29.426 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 29.426 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 29.516 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 29.416 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 29.365 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 29.526 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 29.529 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 29.522 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+--------------+--------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 5.425 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 5.462 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 5.472 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 5.454 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 5.464 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 5.457 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 5.457 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 5.563 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 5.425 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 5.616 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 5.616 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 5.706 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 5.606 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 5.555 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 5.716 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 5.719 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 5.712 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 5.500 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.574 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.584 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 5.566 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 5.576 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 5.569 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 5.569 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.675 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 5.537 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 5.561 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 5.561 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 5.651 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 5.551 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 5.500 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 5.661 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 5.664 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 5.657 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 5.425     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 5.462     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 5.472     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 5.454     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 5.464     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 5.457     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 5.457     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 5.563     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 5.425     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 5.616     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 5.616     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 5.706     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 5.606     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 5.555     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 5.716     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 5.719     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 5.712     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 29.277    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 29.314    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 29.324    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 29.306    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 29.316    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 29.309    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 29.309    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 29.415    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 29.277    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 29.426    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 29.426    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 29.516    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 29.416    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 29.365    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 29.526    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 29.529    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 29.522    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 5.425     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 5.462     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 5.472     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 5.454     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 5.464     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 5.457     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 5.457     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 5.563     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 5.425     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 5.616     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 5.616     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 5.706     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 5.606     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 5.555     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 5.716     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 5.719     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 5.712     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 5.500     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.574     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.584     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 5.566     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 5.576     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 5.569     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 5.569     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.675     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 5.537     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 5.561     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 5.561     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 5.651     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 5.551     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 5.500     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 5.661     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 5.664     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 5.657     ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -71.340    ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -65.309    ; -2.690 ; N/A      ; N/A     ; -1.631              ;
;  clock_div[2]    ; -71.340    ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -11282.534 ; -2.69  ; 0.0      ; 0.0     ; -204.483            ;
;  CLOCK_50        ; -130.825   ; -2.690 ; N/A      ; N/A     ; -7.741              ;
;  clock_div[2]    ; -11151.709 ; 0.000  ; N/A      ; N/A     ; -196.742            ;
+------------------+------------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 10.534 ; 10.534 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 9.128  ; 9.128  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 9.113  ; 9.113  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 9.309  ; 9.309  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 8.616  ; 8.616  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 8.938  ; 8.938  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 8.641  ; 8.641  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 8.868  ; 8.868  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 9.679  ; 9.679  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.958  ; 8.958  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.100  ; 9.100  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 8.486  ; 8.486  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 8.296  ; 8.296  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 8.932  ; 8.932  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 7.952  ; 7.952  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.606  ; 8.606  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 10.534 ; 10.534 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 5.396  ; 5.396  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 5.396  ; 5.396  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -2.144 ; -2.144 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -3.112 ; -3.112 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.975 ; -2.975 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -3.076 ; -3.076 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -3.116 ; -3.116 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -3.276 ; -3.276 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.938 ; -2.938 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -3.003 ; -3.003 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.144 ; -2.144 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.580 ; -2.580 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.838 ; -2.838 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.570 ; -2.570 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.337 ; -2.337 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.827 ; -2.827 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.451 ; -2.451 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.422 ; -2.422 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.506 ; -2.506 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.124  ; 0.124  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.124  ; 0.124  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.826  ; 8.826  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 76.120 ; 76.120 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 74.424 ; 74.424 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 74.493 ; 74.493 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 74.028 ; 74.028 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 74.823 ; 74.823 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 75.463 ; 75.463 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 74.960 ; 74.960 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 73.386 ; 73.386 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 74.188 ; 74.188 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 75.199 ; 75.199 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 75.358 ; 75.358 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 76.120 ; 76.120 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 74.234 ; 74.234 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 75.126 ; 75.126 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 73.937 ; 73.937 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 74.339 ; 74.339 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 16.983 ; 16.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 14.790 ; 14.790 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 12.666 ; 12.666 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 13.450 ; 13.450 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 12.009 ; 12.009 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 11.885 ; 11.885 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 14.724 ; 14.724 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.216 ; 12.216 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 12.920 ; 12.920 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 16.758 ; 16.758 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 14.871 ; 14.871 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 14.650 ; 14.650 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 14.628 ; 14.628 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.851 ; 14.851 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 16.983 ; 16.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 14.824 ; 14.824 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 15.635 ; 15.635 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 75.781 ; 75.781 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 75.423 ; 75.423 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.544 ; 4.544 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 4.101 ; 4.101 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.875 ; 4.875 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.915 ; 4.915 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.946 ; 4.946 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 5.245 ; 5.245 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.978 ; 4.978 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.126 ; 4.126 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.101 ; 4.101 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.840 ; 4.840 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.562 ; 4.562 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 4.413 ; 4.413 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.449 ; 4.449 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.323 ; 4.323 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.551 ; 4.551 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 5.347 ; 5.347 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 5.120 ; 5.120 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.959 ; 4.959 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.600 ; 4.600 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 4.840 ; 4.840 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.507 ; 4.507 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 5.451 ; 5.451 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.569 ; 4.569 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.611 ; 4.611 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.779 ; 4.779 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 5.107 ; 5.107 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 5.167 ; 5.167 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 5.250 ; 5.250 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.983 ; 4.983 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.776 ; 4.776 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 5.081 ; 5.081 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.873 ; 4.873 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 5.106 ; 5.106 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 5.220 ; 5.220 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+--------------+--------------+--------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+--------------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7            ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; > 2147483647 ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------+--------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+--------------+--------------+--------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+--------------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7            ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; > 2147483647 ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------+--------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 384   ; 384  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 4853  ; 4853 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 02 16:16:29 2024
Info: Command: quartus_sta Etapa4 -c Etapa4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Etapa4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div[2] clock_div[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -71.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -71.340    -11151.709 clock_div[2] 
    Info (332119):   -65.309      -130.825 CLOCK_50 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -2.690 CLOCK_50 
    Info (332119):     0.445         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -7.741 CLOCK_50 
    Info (332119):    -0.611      -196.742 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.971
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.971     -4053.309 clock_div[2] 
    Info (332119):   -23.549       -47.091 CLOCK_50 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -1.720 CLOCK_50 
    Info (332119):     0.215         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -6.380 CLOCK_50 
    Info (332119):    -0.500      -161.000 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4585 megabytes
    Info: Processing ended: Tue Apr 02 16:16:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


