# AXI-Lite Master

Данный модуль реализует AXI-Lite Master на SystemVerilog. Позволяет осуществлять операции чтения и записи через стандартный AXI-Lite интерфейс.

## Содержание

* Особенности
* Параметры
* Симуляция
* Документация
* Лицензия
* Автор

## Особенности

* Поддержка стандартного AXI-Lite Master интерфейса.
* Простой пользовательский интерфейс с сигналами valid/ready/done.
* Настраиваемая ширина данных и адресов.
* Поддержка операций записи и чтения.
* Обработка ошибок AXI-Lite.

## Параметры

* `AXI_DATA_WIDTH` — ширина данных AXI-Lite (по умолчанию 32).
* `AXI_ADDR_WIDTH` — ширина адреса AXI-Lite (по умолчанию 32).

## Симуляция

Для симуляции используется `QuestaSim`. Убедитесь, что путь к исполняемому файлу `vsim` добавлен в файл `bashrc`.

Для запуска полной симуляции выполните команду:

```bash
make sim
```

Для запуска симуляции с GUI:

```bash
make gui
```

Для очистки файлов, полученных при симуляции:

```bash
make clean
```

## Документация

### `axil_master`

Основной модуль AXI-Lite Master. Содержит два конечных автомата (FSM) для обработки операций записи и чтения.

**Пользовательский интерфейс:**
- `wr_valid/wr_ready` — интерфейс записи
- `wr_addr` — адрес для записи
- `wr_data` — данные для записи
- `wr_done` — завершение операции записи
- `wr_error` — код ошибки записи

- `rd_valid/rd_ready` — интерфейс чтения
- `rd_addr` — адрес для чтения
- `rd_data` — прочитанные данные
- `rd_done` — завершение операции чтения
- `rd_error` — код ошибки чтения

### `axil_if`

Интерфейс AXI-Lite для подключения к внешней шине.

### `axil_master_wrapper_sv`

Промежуточная оболочка на SystemVerilog для последующей обертки в Verilog.

### `axil_master_wrapper_v`

Оболочка на Verilog для удобного использования в блок дизайне (IP Integrator).

### `axil_master_tb`

Тестбенч для проверки работы модуля, включая генерацию AXI-Lite транзакций и эмуляцию AXI-Lite slave.

### `pkg_tb`

Пакет с параметрами и вспомогательными структурами для тестбенча.

## Лицензия

Проект распространяется под лицензией MIT.

## Автор

* Семёнов Максим — FPGA Engineer
