TimeQuest Timing Analyzer report for exp8
Thu Nov 21 20:49:08 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'switch[0]'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Hold: 'switch[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'switch[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'CLK'
 30. Slow 1200mV 0C Model Setup: 'switch[0]'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Hold: 'switch[0]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'switch[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'CLK'
 46. Fast 1200mV 0C Model Setup: 'switch[0]'
 47. Fast 1200mV 0C Model Hold: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'switch[0]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'switch[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; exp8                                                               ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C55F484C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }       ;
; switch[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { switch[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 191.39 MHz ; 191.39 MHz      ; CLK        ;                                                               ;
; 816.33 MHz ; 250.0 MHz       ; switch[0]  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; CLK       ; -4.225 ; -484.082       ;
; switch[0] ; -0.225 ; -0.790         ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; CLK       ; 0.485 ; 0.000          ;
; switch[0] ; 0.522 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; CLK       ; -3.000 ; -199.284                     ;
; switch[0] ; -3.000 ; -8.948                       ;
+-----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.225 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.647      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.102 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.523      ;
; -4.102 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 5.018      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.064 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.486      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.061 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.978      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[0]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[1]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[3]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[4]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[5]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[6]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[7]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[9]   ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[14]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.050 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[15]  ; CLK          ; CLK         ; 1.000        ; -0.580     ; 4.471      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.046 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.468      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.041 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.463      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.034 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.456      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.017 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.439      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -4.005 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.427      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.992 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.579     ; 4.414      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.973 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 4.889      ;
; -3.965 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.882      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'switch[0]'                                                                       ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.225 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 1.142      ;
; -0.201 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 1.118      ;
; -0.201 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 1.118      ;
; -0.174 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 1.091      ;
; -0.163 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 1.080      ;
; 0.010  ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.084     ; 0.907      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.485 ; exp7:comb_3|clk_10Hz    ; exp7:comb_3|clk_10Hz    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; exp7:comb_3|clk_1Hz     ; exp7:comb_3|clk_1Hz     ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; exp7:comb_3|clk_1KHz    ; exp7:comb_3|clk_1KHz    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; exp7:comb_3|clk_100Hz   ; exp7:comb_3|clk_100Hz   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.615 ; exp7:comb_3|cnt100[1]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.407      ;
; 0.616 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.407      ;
; 0.616 ; exp7:comb_3|cnt1000[11] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.407      ;
; 0.616 ; exp7:comb_3|cnt10[1]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.407      ;
; 0.616 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.407      ;
; 0.616 ; exp7:comb_3|cnt10[21]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.409      ;
; 0.617 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.408      ;
; 0.617 ; exp7:comb_3|cnt100[7]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.409      ;
; 0.617 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.409      ;
; 0.617 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.408      ;
; 0.618 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.409      ;
; 0.618 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.410      ;
; 0.625 ; exp7:comb_3|cnt100[16]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.416      ;
; 0.625 ; exp7:comb_3|cnt10[6]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.416      ;
; 0.625 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.418      ;
; 0.626 ; exp7:comb_3|cnt1[20]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.418      ;
; 0.627 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.418      ;
; 0.627 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.418      ;
; 0.628 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.419      ;
; 0.632 ; exp7:comb_3|cnt100[0]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.424      ;
; 0.633 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.424      ;
; 0.633 ; exp7:comb_3|cnt100[6]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.425      ;
; 0.633 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.424      ;
; 0.634 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.427      ;
; 0.634 ; exp7:comb_3|cnt10[20]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.427      ;
; 0.634 ; exp7:comb_3|cnt1[22]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.426      ;
; 0.635 ; exp7:comb_3|cnt100[18]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.426      ;
; 0.636 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.427      ;
; 0.636 ; exp7:comb_3|cnt1000[10] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.427      ;
; 0.636 ; exp7:comb_3|cnt1000[20] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.427      ;
; 0.637 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[28]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.428      ;
; 0.683 ; exp7:comb_3|cnt1[31]    ; exp7:comb_3|cnt1[31]    ; CLK          ; CLK         ; 0.000        ; 0.085      ; 0.980      ;
; 0.736 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.052      ;
; 0.736 ; exp7:comb_3|cnt100[11]  ; exp7:comb_3|cnt100[11]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.052      ;
; 0.736 ; exp7:comb_3|cnt100[13]  ; exp7:comb_3|cnt100[13]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.052      ;
; 0.736 ; exp7:comb_3|cnt10[29]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt1000[19] ; exp7:comb_3|cnt1000[19] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt1000[27] ; exp7:comb_3|cnt1000[27] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt1000[29] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt100[27]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[5]    ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.053      ;
; 0.737 ; exp7:comb_3|cnt1[21]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.054      ;
; 0.738 ; exp7:comb_3|cnt100[21]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.054      ;
; 0.738 ; exp7:comb_3|cnt100[17]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.054      ;
; 0.739 ; exp7:comb_3|cnt1000[7]  ; exp7:comb_3|cnt1000[7]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt100[2]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt10[23]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; exp7:comb_3|cnt1[25]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt10[22]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.056      ;
; 0.739 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.739 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.055      ;
; 0.740 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[4]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt1000[18] ; exp7:comb_3|cnt1000[18] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt1000[23] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt1000[25] ; exp7:comb_3|cnt1000[25] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[12]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt100[22]  ; exp7:comb_3|cnt100[22]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt100[23]  ; exp7:comb_3|cnt100[23]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt100[25]  ; exp7:comb_3|cnt100[25]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt1000[22] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.056      ;
; 0.740 ; exp7:comb_3|cnt10[30]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt100[8]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt100[10]  ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt100[20]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt1000[30] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt100[28]  ; exp7:comb_3|cnt100[28]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.057      ;
; 0.741 ; exp7:comb_3|cnt1[26]    ; exp7:comb_3|cnt1[26]    ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.058      ;
; 0.741 ; exp7:comb_3|cnt1[24]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.058      ;
; 0.742 ; exp7:comb_3|cnt1000[24] ; exp7:comb_3|cnt1000[24] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.058      ;
; 0.742 ; exp7:comb_3|cnt1000[26] ; exp7:comb_3|cnt1000[26] ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.058      ;
; 0.742 ; exp7:comb_3|cnt100[24]  ; exp7:comb_3|cnt100[24]  ; CLK          ; CLK         ; 0.000        ; 0.104      ; 1.058      ;
; 0.746 ; exp7:comb_3|cnt10[27]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.539      ;
; 0.747 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.538      ;
; 0.747 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[5]    ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.538      ;
; 0.747 ; exp7:comb_3|cnt10[21]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.540      ;
; 0.747 ; exp7:comb_3|cnt1[19]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.539      ;
; 0.748 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[7]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.539      ;
; 0.748 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[11]  ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.540      ;
; 0.748 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.539      ;
; 0.749 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.579      ; 1.540      ;
; 0.749 ; exp7:comb_3|cnt100[15]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.577      ; 1.538      ;
; 0.749 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.580      ; 1.541      ;
; 0.755 ; exp7:comb_3|cnt1000[11] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt100[3]   ; exp7:comb_3|cnt100[3]   ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt100[15]  ; exp7:comb_3|cnt100[15]  ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt1[3]     ; exp7:comb_3|cnt1[3]     ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt1[11]    ; exp7:comb_3|cnt1[11]    ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt1[15]    ; exp7:comb_3|cnt1[15]    ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.052      ;
; 0.755 ; exp7:comb_3|cnt10[27]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.548      ;
; 0.755 ; exp7:comb_3|cnt10[19]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.581      ; 1.548      ;
; 0.756 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.053      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'switch[0]'                                                                       ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.522 ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 0.818      ;
; 0.722 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 1.018      ;
; 0.722 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 1.018      ;
; 0.724 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 1.020      ;
; 0.732 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 1.028      ;
; 0.744 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 0.000        ; 0.084      ; 1.040      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_100Hz   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_10Hz    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1Hz     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1KHz    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[8]    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'switch[0]'                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; switch[0] ; Rise       ; switch[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.112  ; 0.332        ; 0.220          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; 0.112  ; 0.332        ; 0.220          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; 0.112  ; 0.332        ; 0.220          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; 0.112  ; 0.332        ; 0.220          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QD|clk         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|datad            ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|combout          ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|combout          ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|datad            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QD|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; 4.471  ; 4.597  ; Rise       ; CLK             ;
; A         ; switch[0]  ; -1.846 ; -1.566 ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; -1.823 ; -1.549 ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; -1.718 ; -1.433 ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; -2.378 ; -2.140 ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; -1.999 ; -1.784 ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; -1.652 ; -1.417 ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; -1.103 ; -0.825 ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; -1.307 ; -1.073 ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; -1.103 ; -0.825 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; -1.605 ; -1.810 ; Rise       ; CLK             ;
; A         ; switch[0]  ; 2.638  ; 2.393  ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; 2.616  ; 2.377  ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; 2.515  ; 2.266  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; 3.086  ; 2.868  ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; 2.705  ; 2.498  ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; 2.454  ; 2.261  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; 2.828  ; 2.576  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; 2.589  ; 2.289  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; 2.828  ; 2.576  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; QA        ; switch[0]  ; 10.546 ; 10.468 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 10.555 ; 10.477 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 10.995 ; 10.877 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 10.932 ; 10.824 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; QA        ; switch[0]  ; 10.171 ; 10.094 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 10.179 ; 10.103 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 10.602 ; 10.486 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 10.540 ; 10.436 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 205.51 MHz ; 205.51 MHz      ; CLK        ;                                                               ;
; 892.06 MHz ; 250.0 MHz       ; switch[0]  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK       ; -3.866 ; -443.739      ;
; switch[0] ; -0.121 ; -0.413        ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK       ; 0.430 ; 0.000         ;
; switch[0] ; 0.488 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK       ; -3.000 ; -199.284                    ;
; switch[0] ; -3.000 ; -9.304                      ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.866 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.323      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.742 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.199      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.741 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.668      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.735 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.193      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.720 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 4.646      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[0]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[1]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[3]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[4]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[5]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[6]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[7]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[9]   ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[14]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.715 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[15]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.172      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.699 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.546     ; 4.155      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.693 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.150      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.669 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.126      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.652 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.545     ; 4.109      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.642 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.100      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.631 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.089      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.617 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.075      ;
; -3.607 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.544     ; 4.065      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'switch[0]'                                                                        ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -0.121 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 1.047      ;
; -0.106 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 1.032      ;
; -0.100 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 1.026      ;
; -0.099 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 1.025      ;
; -0.087 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 1.013      ;
; 0.109  ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.076     ; 0.817      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; exp7:comb_3|clk_10Hz    ; exp7:comb_3|clk_10Hz    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; exp7:comb_3|clk_1Hz     ; exp7:comb_3|clk_1Hz     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; exp7:comb_3|clk_1KHz    ; exp7:comb_3|clk_1KHz    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; exp7:comb_3|clk_100Hz   ; exp7:comb_3|clk_100Hz   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.553 ; exp7:comb_3|cnt100[16]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.293      ;
; 0.555 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.295      ;
; 0.555 ; exp7:comb_3|cnt1000[11] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.295      ;
; 0.555 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.295      ;
; 0.555 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.294      ;
; 0.555 ; exp7:comb_3|cnt10[6]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.294      ;
; 0.556 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.296      ;
; 0.556 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.296      ;
; 0.556 ; exp7:comb_3|cnt10[21]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.296      ;
; 0.556 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.296      ;
; 0.557 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.297      ;
; 0.557 ; exp7:comb_3|cnt100[1]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.297      ;
; 0.557 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.297      ;
; 0.557 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.296      ;
; 0.557 ; exp7:comb_3|cnt1[20]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.296      ;
; 0.558 ; exp7:comb_3|cnt10[1]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.297      ;
; 0.560 ; exp7:comb_3|cnt100[7]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.300      ;
; 0.560 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.300      ;
; 0.562 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.301      ;
; 0.569 ; exp7:comb_3|cnt100[6]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.309      ;
; 0.570 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.310      ;
; 0.570 ; exp7:comb_3|cnt100[0]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.310      ;
; 0.571 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.310      ;
; 0.571 ; exp7:comb_3|cnt1[22]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.310      ;
; 0.572 ; exp7:comb_3|cnt100[18]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.312      ;
; 0.573 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.313      ;
; 0.573 ; exp7:comb_3|cnt1000[10] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.313      ;
; 0.573 ; exp7:comb_3|cnt1000[20] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.313      ;
; 0.573 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.313      ;
; 0.573 ; exp7:comb_3|cnt10[20]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.313      ;
; 0.574 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[28]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.314      ;
; 0.621 ; exp7:comb_3|cnt1[31]    ; exp7:comb_3|cnt1[31]    ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.891      ;
; 0.647 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.387      ;
; 0.647 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[5]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.386      ;
; 0.648 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[7]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.388      ;
; 0.648 ; exp7:comb_3|cnt1[19]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.387      ;
; 0.649 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.389      ;
; 0.649 ; exp7:comb_3|cnt10[21]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.389      ;
; 0.649 ; exp7:comb_3|cnt10[27]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.389      ;
; 0.650 ; exp7:comb_3|cnt100[15]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.387      ;
; 0.651 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.391      ;
; 0.654 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[11]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.394      ;
; 0.656 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.395      ;
; 0.674 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.414      ;
; 0.677 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[22]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.417      ;
; 0.677 ; exp7:comb_3|cnt100[5]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.417      ;
; 0.677 ; exp7:comb_3|cnt100[18]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.417      ;
; 0.677 ; exp7:comb_3|cnt10[6]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.416      ;
; 0.677 ; exp7:comb_3|cnt10[19]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.417      ;
; 0.678 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[24] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; exp7:comb_3|cnt1000[20] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; exp7:comb_3|cnt10[27]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; exp7:comb_3|cnt1[18]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.417      ;
; 0.678 ; exp7:comb_3|cnt10[20]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; exp7:comb_3|cnt1[22]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.417      ;
; 0.679 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[4]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.419      ;
; 0.679 ; exp7:comb_3|cnt100[14]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.416      ;
; 0.679 ; exp7:comb_3|cnt10[26]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.419      ;
; 0.680 ; exp7:comb_3|cnt10[1]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.419      ;
; 0.682 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[12]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.422      ;
; 0.682 ; exp7:comb_3|cnt100[13]  ; exp7:comb_3|cnt100[13]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.971      ;
; 0.682 ; exp7:comb_3|cnt100[7]   ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.422      ;
; 0.682 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.545      ; 1.422      ;
; 0.683 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.972      ;
; 0.683 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[5]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.973      ;
; 0.684 ; exp7:comb_3|cnt1000[19] ; exp7:comb_3|cnt1000[19] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.973      ;
; 0.684 ; exp7:comb_3|cnt1000[29] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.973      ;
; 0.684 ; exp7:comb_3|cnt100[11]  ; exp7:comb_3|cnt100[11]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.973      ;
; 0.684 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[26]    ; CLK          ; CLK         ; 0.000        ; 0.544      ; 1.423      ;
; 0.684 ; exp7:comb_3|cnt10[29]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.973      ;
; 0.684 ; exp7:comb_3|cnt1[21]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.974      ;
; 0.685 ; exp7:comb_3|cnt1000[27] ; exp7:comb_3|cnt1000[27] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.974      ;
; 0.685 ; exp7:comb_3|cnt100[17]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.974      ;
; 0.685 ; exp7:comb_3|cnt100[27]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.974      ;
; 0.685 ; exp7:comb_3|cnt100[21]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.974      ;
; 0.686 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.975      ;
; 0.686 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.976      ;
; 0.686 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.976      ;
; 0.687 ; exp7:comb_3|cnt1000[22] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.976      ;
; 0.687 ; exp7:comb_3|cnt1000[7]  ; exp7:comb_3|cnt1000[7]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.976      ;
; 0.687 ; exp7:comb_3|cnt100[22]  ; exp7:comb_3|cnt100[22]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.976      ;
; 0.687 ; exp7:comb_3|cnt10[22]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.976      ;
; 0.687 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.977      ;
; 0.687 ; exp7:comb_3|cnt1[25]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt1000[25] ; exp7:comb_3|cnt1000[25] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt100[23]  ; exp7:comb_3|cnt100[23]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt100[25]  ; exp7:comb_3|cnt100[25]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt100[2]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt1000[23] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.688 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.095      ; 0.978      ;
; 0.688 ; exp7:comb_3|cnt10[23]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.977      ;
; 0.689 ; exp7:comb_3|cnt1000[18] ; exp7:comb_3|cnt1000[18] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.978      ;
; 0.689 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.978      ;
; 0.689 ; exp7:comb_3|cnt1000[30] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.978      ;
; 0.689 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[4]  ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.978      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'switch[0]'                                                                        ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.488 ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.759      ;
; 0.645 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.916      ;
; 0.652 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.923      ;
; 0.665 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.936      ;
; 0.665 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.936      ;
; 0.685 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 0.000        ; 0.076      ; 0.956      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_100Hz   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_10Hz    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1Hz     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1KHz    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[26]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[27]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[28]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[29]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[30]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[31]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[8]    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'switch[0]'                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; switch[0] ; Rise       ; switch[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; -0.089 ; 0.127        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; -0.089 ; 0.127        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; -0.089 ; 0.127        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; -0.089 ; 0.127        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; 0.178  ; 0.178        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QD|clk         ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; 0.188  ; 0.188        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|combout          ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|datad            ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|datad            ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|combout          ;
; 0.672  ; 0.856        ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; 0.672  ; 0.856        ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; 0.672  ; 0.856        ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; 0.672  ; 0.856        ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; 0.791  ; 0.791        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; 0.802  ; 0.802        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QD|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; 4.150  ; 4.032  ; Rise       ; CLK             ;
; A         ; switch[0]  ; -1.900 ; -1.762 ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; -1.864 ; -1.744 ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; -1.784 ; -1.633 ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; -2.399 ; -2.278 ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; -2.044 ; -1.939 ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; -1.721 ; -1.617 ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; -1.214 ; -1.068 ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; -1.403 ; -1.283 ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; -1.214 ; -1.068 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; -1.437 ; -1.428 ; Rise       ; CLK             ;
; A         ; switch[0]  ; 2.620  ; 2.510  ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; 2.585  ; 2.492  ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; 2.509  ; 2.385  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; 3.042  ; 2.933  ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; 2.686  ; 2.582  ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; 2.450  ; 2.380  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; 2.807  ; 2.673  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; 2.584  ; 2.394  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; 2.807  ; 2.673  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; QA        ; switch[0]  ; 10.074 ; 9.943  ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 10.078 ; 9.949  ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 10.501 ; 10.309 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 10.438 ; 10.263 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; QA        ; switch[0]  ; 9.727  ; 9.599 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 9.730  ; 9.604 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 10.136 ; 9.950 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 10.075 ; 9.906 ; Rise       ; switch[0]       ;
+-----------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK       ; -1.215 ; -125.429      ;
; switch[0] ; 0.478  ; 0.000         ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK       ; 0.201 ; 0.000         ;
; switch[0] ; 0.204 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK       ; -3.000 ; -143.278                    ;
; switch[0] ; -3.000 ; -9.000                      ;
+-----------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.215 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.963      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.184 ; exp7:comb_3|cnt1000[9]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.132      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.150 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.898      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.139 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.887      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.137 ; exp7:comb_3|cnt1000[16] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.240     ; 1.884      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.133 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.881      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.130 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.078      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.127 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.875      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.122 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.870      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.113 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.062      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.111 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.859      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[9]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[10] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; exp7:comb_3|cnt1000[8]  ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[0]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[6]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[8]    ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[10]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[11]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.101 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[12]   ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.849      ;
; -1.095 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[0]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.843      ;
; -1.095 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.843      ;
; -1.095 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.843      ;
; -1.095 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[8]  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.843      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'switch[0]'                                                                       ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.478 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.472      ;
; 0.480 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.470      ;
; 0.490 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.460      ;
; 0.499 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.451      ;
; 0.499 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.451      ;
; 0.567 ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 1.000        ; -0.037     ; 0.383      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; exp7:comb_3|clk_10Hz    ; exp7:comb_3|clk_10Hz    ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; exp7:comb_3|clk_1KHz    ; exp7:comb_3|clk_1KHz    ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; exp7:comb_3|clk_100Hz   ; exp7:comb_3|clk_100Hz   ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; exp7:comb_3|clk_1Hz     ; exp7:comb_3|clk_1Hz     ; CLK          ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.250 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.573      ;
; 0.250 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.573      ;
; 0.250 ; exp7:comb_3|cnt100[1]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.573      ;
; 0.250 ; exp7:comb_3|cnt10[1]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.573      ;
; 0.250 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.573      ;
; 0.251 ; exp7:comb_3|cnt1000[11] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.574      ;
; 0.251 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.574      ;
; 0.251 ; exp7:comb_3|cnt100[7]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.574      ;
; 0.251 ; exp7:comb_3|cnt10[21]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.574      ;
; 0.252 ; exp7:comb_3|cnt100[9]   ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.575      ;
; 0.252 ; exp7:comb_3|cnt100[19]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.574      ;
; 0.253 ; exp7:comb_3|cnt1[23]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.575      ;
; 0.260 ; exp7:comb_3|cnt10[6]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.583      ;
; 0.261 ; exp7:comb_3|cnt10[8]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.584      ;
; 0.262 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.585      ;
; 0.262 ; exp7:comb_3|cnt100[16]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.584      ;
; 0.262 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.585      ;
; 0.262 ; exp7:comb_3|cnt1[31]    ; exp7:comb_3|cnt1[31]    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; exp7:comb_3|cnt1000[0]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.586      ;
; 0.263 ; exp7:comb_3|cnt100[0]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.586      ;
; 0.263 ; exp7:comb_3|cnt100[6]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.586      ;
; 0.263 ; exp7:comb_3|cnt1[20]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; exp7:comb_3|cnt10[0]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.586      ;
; 0.264 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.586      ;
; 0.265 ; exp7:comb_3|cnt1000[28] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.588      ;
; 0.265 ; exp7:comb_3|cnt1000[10] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.588      ;
; 0.265 ; exp7:comb_3|cnt1000[20] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.588      ;
; 0.265 ; exp7:comb_3|cnt100[18]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.587      ;
; 0.265 ; exp7:comb_3|cnt10[28]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.588      ;
; 0.265 ; exp7:comb_3|cnt10[20]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 0.588      ;
; 0.265 ; exp7:comb_3|cnt1[22]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.587      ;
; 0.267 ; exp7:comb_3|cnt100[26]  ; exp7:comb_3|cnt100[28]  ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.589      ;
; 0.293 ; exp7:comb_3|cnt1000[29] ; exp7:comb_3|cnt1000[29] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.424      ;
; 0.293 ; exp7:comb_3|cnt10[5]    ; exp7:comb_3|cnt10[5]    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; exp7:comb_3|cnt1000[3]  ; exp7:comb_3|cnt1000[3]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; exp7:comb_3|cnt1000[19] ; exp7:comb_3|cnt1000[19] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; exp7:comb_3|cnt1000[27] ; exp7:comb_3|cnt1000[27] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; exp7:comb_3|cnt100[13]  ; exp7:comb_3|cnt100[13]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.424      ;
; 0.294 ; exp7:comb_3|cnt10[7]    ; exp7:comb_3|cnt10[7]    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; exp7:comb_3|cnt10[29]   ; exp7:comb_3|cnt10[29]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.424      ;
; 0.295 ; exp7:comb_3|cnt1000[7]  ; exp7:comb_3|cnt1000[7]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt1000[18] ; exp7:comb_3|cnt1000[18] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt1000[23] ; exp7:comb_3|cnt1000[23] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt1000[25] ; exp7:comb_3|cnt1000[25] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt100[11]  ; exp7:comb_3|cnt100[11]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt100[21]  ; exp7:comb_3|cnt100[21]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt1000[6]  ; exp7:comb_3|cnt1000[6]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt1000[22] ; exp7:comb_3|cnt1000[22] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt100[17]  ; exp7:comb_3|cnt100[17]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt100[27]  ; exp7:comb_3|cnt100[27]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.295 ; exp7:comb_3|cnt10[2]    ; exp7:comb_3|cnt10[2]    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt10[9]    ; exp7:comb_3|cnt10[9]    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; exp7:comb_3|cnt1[21]    ; exp7:comb_3|cnt1[21]    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.425      ;
; 0.296 ; exp7:comb_3|cnt1000[24] ; exp7:comb_3|cnt1000[24] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; exp7:comb_3|cnt100[22]  ; exp7:comb_3|cnt100[22]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt100[23]  ; exp7:comb_3|cnt100[23]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt100[25]  ; exp7:comb_3|cnt100[25]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt1000[2]  ; exp7:comb_3|cnt1000[2]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt100[2]   ; exp7:comb_3|cnt100[2]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt100[8]   ; exp7:comb_3|cnt100[8]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt1000[30] ; exp7:comb_3|cnt1000[30] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; exp7:comb_3|cnt10[23]   ; exp7:comb_3|cnt10[23]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt1[25]    ; exp7:comb_3|cnt1[25]    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.296 ; exp7:comb_3|cnt10[4]    ; exp7:comb_3|cnt10[4]    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; exp7:comb_3|cnt10[22]   ; exp7:comb_3|cnt10[22]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.426      ;
; 0.297 ; exp7:comb_3|cnt1000[4]  ; exp7:comb_3|cnt1000[4]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt1000[26] ; exp7:comb_3|cnt1000[26] ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; exp7:comb_3|cnt100[12]  ; exp7:comb_3|cnt100[12]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt100[24]  ; exp7:comb_3|cnt100[24]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt1000[12] ; exp7:comb_3|cnt1000[12] ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt100[10]  ; exp7:comb_3|cnt100[10]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt100[20]  ; exp7:comb_3|cnt100[20]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt100[28]  ; exp7:comb_3|cnt100[28]  ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt1[24]    ; exp7:comb_3|cnt1[24]    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.297 ; exp7:comb_3|cnt10[30]   ; exp7:comb_3|cnt10[30]   ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.427      ;
; 0.298 ; exp7:comb_3|cnt1[26]    ; exp7:comb_3|cnt1[26]    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.428      ;
; 0.301 ; exp7:comb_3|cnt1000[1]  ; exp7:comb_3|cnt1000[1]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt1000[5]  ; exp7:comb_3|cnt1000[5]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt1000[31] ; exp7:comb_3|cnt1000[31] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt100[1]   ; exp7:comb_3|cnt100[1]   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt100[3]   ; exp7:comb_3|cnt100[3]   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt100[5]   ; exp7:comb_3|cnt100[5]   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; exp7:comb_3|cnt100[15]  ; exp7:comb_3|cnt100[15]  ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt1000[11] ; exp7:comb_3|cnt1000[11] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; exp7:comb_3|cnt1000[21] ; exp7:comb_3|cnt1000[21] ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; exp7:comb_3|cnt100[6]   ; exp7:comb_3|cnt100[6]   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; exp7:comb_3|cnt100[7]   ; exp7:comb_3|cnt100[7]   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; exp7:comb_3|cnt100[29]  ; exp7:comb_3|cnt100[29]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt100[31]  ; exp7:comb_3|cnt100[31]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt10[1]    ; exp7:comb_3|cnt10[1]    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt10[3]    ; exp7:comb_3|cnt10[3]    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt10[31]   ; exp7:comb_3|cnt10[31]   ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt1[1]     ; exp7:comb_3|cnt1[1]     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt1[3]     ; exp7:comb_3|cnt1[3]     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt1[5]     ; exp7:comb_3|cnt1[5]     ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; exp7:comb_3|cnt1[15]    ; exp7:comb_3|cnt1[15]    ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.424      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'switch[0]'                                                                        ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.204 ; exp8:comb_6|QD ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.325      ;
; 0.276 ; exp8:comb_6|QB ; exp8:comb_6|QA ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.397      ;
; 0.279 ; exp8:comb_6|QA ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; exp8:comb_6|QB ; exp8:comb_6|QC ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.400      ;
; 0.283 ; exp8:comb_6|QC ; exp8:comb_6|QB ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.404      ;
; 0.289 ; exp8:comb_6|QC ; exp8:comb_6|QD ; switch[0]    ; switch[0]   ; 0.000        ; 0.037      ; 0.410      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_100Hz   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_10Hz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1Hz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|clk_1KHz    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt1000[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[28]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[29]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[30]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[31]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt100[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; exp7:comb_3|cnt10[8]    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'switch[0]'                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; switch[0] ; Rise       ; switch[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; -0.303 ; -0.119       ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; -0.303 ; -0.119       ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; -0.303 ; -0.119       ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; -0.303 ; -0.119       ; 0.184          ; Low Pulse Width  ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; comb_6|QD|clk         ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|datad            ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0|combout          ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 0.003  ; 0.003        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch[0] ; Rise       ; switch[0]~input|i     ;
; 0.876  ; 1.092        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QA        ;
; 0.876  ; 1.092        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QB        ;
; 0.876  ; 1.092        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QC        ;
; 0.876  ; 1.092        ; 0.216          ; High Pulse Width ; switch[0] ; Rise       ; exp8:comb_6|QD        ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; switch[0]~input|o     ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|dataa          ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~0|combout        ;
; 1.005  ; 1.005        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|combout          ;
; 1.009  ; 1.009        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0|datad            ;
; 1.090  ; 1.090        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|inclk[0] ;
; 1.090  ; 1.090        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; Mux0~clkctrl|outclk   ;
; 1.098  ; 1.098        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QA|clk         ;
; 1.098  ; 1.098        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QB|clk         ;
; 1.098  ; 1.098        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QC|clk         ;
; 1.098  ; 1.098        ; 0.000          ; High Pulse Width ; switch[0] ; Rise       ; comb_6|QD|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; 1.888  ; 2.606  ; Rise       ; CLK             ;
; A         ; switch[0]  ; -0.674 ; -0.070 ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; -0.670 ; -0.061 ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; -0.597 ; 0.017  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; -0.908 ; -0.333 ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; -0.750 ; -0.183 ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; -0.588 ; 0.034  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; -0.351 ; 0.243  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; -0.451 ; 0.125  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; -0.351 ; 0.243  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; -0.580 ; -1.248 ; Rise       ; CLK             ;
; A         ; switch[0]  ; 1.017  ; 0.431  ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; 1.013  ; 0.422  ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; 0.943  ; 0.347  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; 1.214  ; 0.653  ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; 1.056  ; 0.497  ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; 0.934  ; 0.335  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; 1.082  ; 0.514  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; 0.994  ; 0.410  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; 1.082  ; 0.514  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; QA        ; switch[0]  ; 4.752 ; 4.802 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 4.755 ; 4.808 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 4.951 ; 5.026 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 4.928 ; 5.000 ; Rise       ; switch[0]       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; QA        ; switch[0]  ; 4.589 ; 4.638 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 4.592 ; 4.643 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 4.780 ; 4.852 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 4.758 ; 4.828 ; Rise       ; switch[0]       ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.225   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.225   ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  switch[0]       ; -0.225   ; 0.204 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -484.872 ; 0.0   ; 0.0      ; 0.0     ; -208.588            ;
;  CLK             ; -484.082 ; 0.000 ; N/A      ; N/A     ; -199.284            ;
;  switch[0]       ; -0.790   ; 0.000 ; N/A      ; N/A     ; -9.304              ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; 4.471  ; 4.597  ; Rise       ; CLK             ;
; A         ; switch[0]  ; -0.674 ; -0.070 ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; -0.670 ; -0.061 ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; -0.597 ; 0.017  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; -0.908 ; -0.333 ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; -0.750 ; -0.183 ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; -0.588 ; 0.034  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; -0.351 ; 0.243  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; -0.451 ; 0.125  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; -0.351 ; 0.243  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CLK        ; -0.580 ; -1.248 ; Rise       ; CLK             ;
; A         ; switch[0]  ; 2.638  ; 2.510  ; Rise       ; switch[0]       ;
; B         ; switch[0]  ; 2.616  ; 2.492  ; Rise       ; switch[0]       ;
; C         ; switch[0]  ; 2.515  ; 2.385  ; Rise       ; switch[0]       ;
; D         ; switch[0]  ; 3.086  ; 2.933  ; Rise       ; switch[0]       ;
; DSL       ; switch[0]  ; 2.705  ; 2.582  ; Rise       ; switch[0]       ;
; DSR       ; switch[0]  ; 2.454  ; 2.380  ; Rise       ; switch[0]       ;
; S[*]      ; switch[0]  ; 2.828  ; 2.673  ; Rise       ; switch[0]       ;
;  S[0]     ; switch[0]  ; 2.589  ; 2.394  ; Rise       ; switch[0]       ;
;  S[1]     ; switch[0]  ; 2.828  ; 2.673  ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; QA        ; switch[0]  ; 10.546 ; 10.468 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 10.555 ; 10.477 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 10.995 ; 10.877 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 10.932 ; 10.824 ; Rise       ; switch[0]       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; QA        ; switch[0]  ; 4.589 ; 4.638 ; Rise       ; switch[0]       ;
; QB        ; switch[0]  ; 4.592 ; 4.643 ; Rise       ; switch[0]       ;
; QC        ; switch[0]  ; 4.780 ; 4.852 ; Rise       ; switch[0]       ;
; QD        ; switch[0]  ; 4.758 ; 4.828 ; Rise       ; switch[0]       ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; QD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QB            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; QA            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DSR                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLRN                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DSL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; QD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; QC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; QB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; QA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; QD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; QC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; QB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; QA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK        ; CLK       ; 6340     ; 0        ; 0        ; 0        ;
; switch[0]  ; switch[0] ; 6        ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK        ; CLK       ; 6340     ; 0        ; 0        ; 0        ;
; switch[0]  ; switch[0] ; 6        ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 21 20:49:06 2019
Info: Command: quartus_sta exp8 -c exp8
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'exp8.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch[0] switch[0]
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux0  from: datad  to: combout
    Info (332098): Cell: Mux0~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.225      -484.082 CLK 
    Info (332119):    -0.225        -0.790 switch[0] 
Info (332146): Worst-case hold slack is 0.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.485         0.000 CLK 
    Info (332119):     0.522         0.000 switch[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -199.284 CLK 
    Info (332119):    -3.000        -8.948 switch[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux0  from: datad  to: combout
    Info (332098): Cell: Mux0~0  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.866      -443.739 CLK 
    Info (332119):    -0.121        -0.413 switch[0] 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.430         0.000 CLK 
    Info (332119):     0.488         0.000 switch[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -199.284 CLK 
    Info (332119):    -3.000        -9.304 switch[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Mux0  from: datad  to: combout
    Info (332098): Cell: Mux0~0  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.215      -125.429 CLK 
    Info (332119):     0.478         0.000 switch[0] 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 CLK 
    Info (332119):     0.204         0.000 switch[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -143.278 CLK 
    Info (332119):    -3.000        -9.000 switch[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Thu Nov 21 20:49:08 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


