// =============================================================
// simd_buf.v -- Stub de buffers locales SIMD (Verilog-2005)
// =============================================================
module simd_buf (
    input wire clk,
    input wire reset
);

    // BRAMs locales para tiles A, B y acumuladores C se añadirán luego.

endmodule
