# S-9.1 デジタルコマンドコントロールの電気的標準

[原文](https://www.nmra.org/sites/default/files/standards/sandrp/pdf/s-9.1_electrical_standards_2020.pdf)

原文版：3/07/2020

デジタルコマンドステーションからデジタルデコーダーへの通信は命令を伝達する一連のビットを転送することによって成り立っています。ビットは2つの状況のうちの1つをあらわす信号であり、それを「1」と「0」とします。この章では、これらのビットを符号化する DCC 信号の電気的特性について記述します。Please refer to tables 1-32 for definition and numerical values of parameters used throughout this document.

## A：ビットを符号化する方式

NMRA DCC 信号の基本は反対の極性をもつ連続した2つの電圧レベルの遷移です<sup>※1</sup>。交互に起こる遷移がビットを次のビットと分割します。残りの遷移がそれぞれの部分を前半と後半に分割します。デジタルコマンドステーションは、ビットの期間つまり遷移の周波数を変化させることによって DCC のこの連続した遷移にビットを符号化します。

※1：機関車やいくつかの客車・貨車はそれぞれの方向に向いて線路に置かれるため、デジタルデコーダーからはビットの前半と後半のどちらが正の電圧になるか定義することは不可能です。

「1」ビットでは、ビットの前半と後半で名目上同じ期間となり、それを `t1`<sup>※2</sup> とします。よってビット全体の期間は `2 × t1` です。デジタルコマンドステーションは、前半と後半のそれぞれが `t1` の期間をもつように「1」ビットを送信しなければいけません。「1」ビットの前半と後半の期間の差は `t1d` を超えてはいけません。デジタルデコーダーは、前半と後半の期間の期間が `tr1` の範囲内なら「1」の値をもつ妥当なビットとして受け付けなければいけません。デジタルデコーダーは、正と負の部分の期間の差が `tr1d` を超えない場合、「1」ビットとして受け付けなければいけません。

※2：全ての計測は0ボルトと交叉する区間を計測します。

「0」ビットでは、それぞれの遷移の前半と後半の期間は名目上 `t0` と等しいかそれより大きくないといけません。「1」ビットと同じように信号全体における直流値を0にするため「0」ビットの前半と後半も一般的には等しい期間です。デジタルコマンドステーションは、ビットのそれぞれの部分が `t0` 以内の期間をもつように、また「0」ビットの全期間が `t0total` を超えないように「0」ビットを送信しなければなりません。デジタルデコーダーは、前半か後半が `tr0` 以内の期間をもつビットを「0」の値をもつ妥当なビットとして受け付けなければいけません。Figure 1 provides an example of bits encoded using this technique.

これは接地のない差分信号です。信号線が水平基準線と交叉するという点において、両方の線路は等しい電圧となります。

## B：コマンドコントロール信号の形

デジタルコマンドコントロールシステムによって線路に適用された NMRA 信号は、パワーステーションの出力を無負荷から電力源の許容する最大連続負荷までの条件下で計測すると、下記の特性をもつ必要があります。Transitions that cross the region between `VtrL` and `VtrH`<sup>※3</sup> shall occur at the rate of VtrA or faster. This signal may contain non-monotonic distortion at the zero-crossing transitions, provided that this distortion shall have an amplitude of no greater
than +/- `Vdist`<sup>※4</sup>.

※3：0 volts is the mid point of the differential voltage.

※4：This standard specifically permits super-imposing non-NMRA signals upon the rails for other purposes, provided that the NMRA Digital Decoder can reject these signals.

Digital Decoders shall be designed to correctly decode signals with transitions whose slope is `VtrRA` or faster across the voltage range from `VtrL` to `VtrH`. A Digital Decoder shall correctly decode properly addressed baseline packets at a probability of `Pdecode` or higher, as defined in S-9.2, in the presence of noise (and/or other types of signals) at frequencies above `FNoise` with a total peak-to-peak amplitude of less than (1 / `Vsnr`) of the peak-to-peak amplitude of the NMRA digital signal<sup>※5</sup>.

※5：This measurement is made with the Digital Decoder electrically connected to a track or accessory bus.

The exact shape of the NMRA digital signal shall be designed to minimize electromagnetic radiation such that a large layout operated using this standard can meet applicable United States Federal Communications Commission electromagnetic interference requirements<sup>※6</sup>.

※6：All components of an NMRA compliant digital system shall meet all applicable FCC and/or CE requirements.

## C：Power Transmission and Voltage Limits for Transmitting Power through the Rails

The baseline method for providing the power to operate locomotives and accessories, which shall be supported by all Digital Command Stations and Digital Decoders, is by full-wave rectification of the bipolar NMRA digital signal within the Digital Decoder<sup>※7</sup>. In order to maintain power to the Digital Decoders, gaps in bit transmission are only allowed at specified times (see S-9.2, Section C). The peak value of NMRA digital signal, as produced by the power station and measured at the track, shall be confined to the range of `VDCCp` for the applicable scale, as specified in Table 3<sup>※8</sup>. In no case should the peak amplitude of the command control signal exceed `VDCCp_max` for the applicable scale.

※7：Alternate means for supplying power are acceptable, provided that Digital Command Station power units are capable of producing the baseline track signal, and Digital Decoders are capable of operation from the baseline track signal as described by this standard.

※8：Care should be taken to ensure that any motors exposed directly to the digital signal for extended periods have a stall rating that exceeds the amplitude of the signal, or sufficiently high impedance at 4-9 kHz to reduce the current to normal operating level. This appears to only be a concern for high-precision core-less can motors, which present a low impedance load, or for layouts using an NMRA digital signal with an amplitude in excess of ± 18 volts.
