TimeQuest Timing Analyzer report for Etapa3
Mon Apr 01 18:26:40 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock_div[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clock_div[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock_div[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'clock_div[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'clock_div[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Etapa3                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20AF484A7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; CLOCK_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }     ;
; clock_div[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div[2] } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 13.62 MHz  ; 13.62 MHz       ; clock_div[2] ;                                                               ;
; 798.72 MHz ; 380.08 MHz      ; CLOCK_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; clock_div[2] ; -72.401 ; -10380.663    ;
; CLOCK_50     ; -66.833 ; -133.918      ;
+--------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -2.794 ; -2.794        ;
; clock_div[2] ; 0.460  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.631 ; -7.741         ;
; clock_div[2] ; -0.611 ; -195.520       ;
+--------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div[2]'                                                                                                                                            ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -72.401 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.438     ;
; -72.401 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.438     ;
; -72.356 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.393     ;
; -72.356 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.393     ;
; -72.352 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.389     ;
; -72.350 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.387     ;
; -72.307 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.344     ;
; -72.305 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.342     ;
; -72.267 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.302     ;
; -72.263 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.298     ;
; -72.222 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.257     ;
; -72.218 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.253     ;
; -72.155 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.192     ;
; -72.155 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.192     ;
; -72.133 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 73.169     ;
; -72.108 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.145     ;
; -72.106 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.143     ;
; -72.104 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.141     ;
; -72.088 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 73.124     ;
; -72.063 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.100     ;
; -72.021 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.056     ;
; -72.017 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 73.052     ;
; -72.016 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.053     ;
; -72.016 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.053     ;
; -72.012 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 73.050     ;
; -72.005 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 73.037     ;
; -72.000 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.037     ;
; -72.000 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.037     ;
; -71.988 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 73.020     ;
; -71.971 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.008     ;
; -71.971 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.008     ;
; -71.967 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 73.005     ;
; -71.964 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 73.001     ;
; -71.960 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~80  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.997     ;
; -71.960 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.997     ;
; -71.960 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.992     ;
; -71.951 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.988     ;
; -71.949 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.986     ;
; -71.945 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.983     ;
; -71.944 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.982     ;
; -71.943 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.975     ;
; -71.935 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.971     ;
; -71.935 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.971     ;
; -71.932 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.968     ;
; -71.931 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.967     ;
; -71.930 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.966     ;
; -71.919 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.956     ;
; -71.915 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~80  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.952     ;
; -71.915 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.952     ;
; -71.914 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 72.947     ;
; -71.911 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 72.944     ;
; -71.900 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.938     ;
; -71.899 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.937     ;
; -71.898 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.930     ;
; -71.898 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.930     ;
; -71.890 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.926     ;
; -71.890 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.926     ;
; -71.887 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.923     ;
; -71.887 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.923     ;
; -71.886 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.922     ;
; -71.885 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.921     ;
; -71.869 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 72.902     ;
; -71.866 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 72.901     ;
; -71.866 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 72.899     ;
; -71.862 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 72.897     ;
; -71.862 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.899     ;
; -71.853 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.885     ;
; -71.853 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.885     ;
; -71.842 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 72.873     ;
; -71.838 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 72.869     ;
; -71.832 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 72.859     ;
; -71.831 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 72.858     ;
; -71.797 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 72.828     ;
; -71.793 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 72.824     ;
; -71.787 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 72.814     ;
; -71.786 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 72.813     ;
; -71.781 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.819     ;
; -71.770 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.807     ;
; -71.770 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.807     ;
; -71.766 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.804     ;
; -71.759 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.791     ;
; -71.751 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.783     ;
; -71.750 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.782     ;
; -71.742 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.774     ;
; -71.736 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.774     ;
; -71.732 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.768     ;
; -71.726 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~61  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 72.757     ;
; -71.718 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.755     ;
; -71.714 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~80  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.751     ;
; -71.714 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.751     ;
; -71.707 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 72.744     ;
; -71.706 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.744     ;
; -71.706 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.738     ;
; -71.705 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 72.737     ;
; -71.700 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.738     ;
; -71.699 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.737     ;
; -71.698 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 72.736     ;
; -71.696 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 72.729     ;
; -71.689 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.725     ;
; -71.689 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 72.725     ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                       ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -66.833 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.502     ;
; -66.833 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.502     ;
; -66.788 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.457     ;
; -66.788 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.457     ;
; -66.587 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.256     ;
; -66.587 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.256     ;
; -66.432 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.101     ;
; -66.432 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 68.101     ;
; -65.997 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.666     ;
; -65.997 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.666     ;
; -65.979 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.648     ;
; -65.979 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.648     ;
; -65.968 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.637     ;
; -65.968 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.637     ;
; -65.775 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.444     ;
; -65.775 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 67.444     ;
; -65.120 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 66.790     ;
; -65.120 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 66.790     ;
; -64.884 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.558     ;
; -64.884 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.558     ;
; -64.814 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 66.483     ;
; -64.814 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 66.483     ;
; -64.683 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 66.352     ;
; -64.683 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 66.352     ;
; -64.584 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.258     ;
; -64.584 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.258     ;
; -64.532 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.206     ;
; -64.532 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.206     ;
; -64.482 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.156     ;
; -64.482 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.156     ;
; -64.432 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.106     ;
; -64.432 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.106     ;
; -64.350 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 66.025     ;
; -64.350 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 66.025     ;
; -64.345 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.019     ;
; -64.345 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 66.019     ;
; -64.340 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.634      ; 66.013     ;
; -64.340 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.634      ; 66.013     ;
; -64.309 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.978     ;
; -64.309 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.978     ;
; -64.306 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.980     ;
; -64.306 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.980     ;
; -64.231 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 65.901     ;
; -64.231 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 65.901     ;
; -64.191 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.860     ;
; -64.191 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.860     ;
; -64.179 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.848     ;
; -64.179 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.848     ;
; -64.174 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.848     ;
; -64.174 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.848     ;
; -64.100 ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.774     ;
; -64.100 ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.774     ;
; -64.025 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.629      ; 65.693     ;
; -64.025 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.629      ; 65.693     ;
; -64.018 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.692     ;
; -64.018 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.635      ; 65.692     ;
; -64.012 ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.629      ; 65.680     ;
; -64.012 ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.629      ; 65.680     ;
; -63.994 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.663     ;
; -63.994 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.663     ;
; -63.944 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.613     ;
; -63.944 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.613     ;
; -63.883 ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.634      ; 65.556     ;
; -63.883 ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.634      ; 65.556     ;
; -63.873 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.548     ;
; -63.873 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.548     ;
; -63.836 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.511     ;
; -63.836 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.511     ;
; -63.823 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.492     ;
; -63.823 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.492     ;
; -63.821 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.492     ;
; -63.821 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.492     ;
; -63.817 ; proc:proc0|datapath:e0|regfile:reg0|registre~53  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.488     ;
; -63.817 ; proc:proc0|datapath:e0|regfile:reg0|registre~53  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.488     ;
; -63.813 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.637      ; 65.489     ;
; -63.813 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.637      ; 65.489     ;
; -63.810 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.485     ;
; -63.810 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.485     ;
; -63.797 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.472     ;
; -63.797 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.472     ;
; -63.768 ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.439     ;
; -63.768 ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.439     ;
; -63.700 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 65.370     ;
; -63.700 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.631      ; 65.370     ;
; -63.690 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.359     ;
; -63.690 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.359     ;
; -63.668 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.343     ;
; -63.668 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.636      ; 65.343     ;
; -63.638 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.309     ;
; -63.638 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.309     ;
; -63.589 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.258     ;
; -63.589 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.258     ;
; -63.581 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.250     ;
; -63.581 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.250     ;
; -63.561 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.232     ;
; -63.561 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.632      ; 65.232     ;
; -63.449 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.633      ; 65.121     ;
; -63.449 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.633      ; 65.121     ;
; -63.436 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.105     ;
; -63.436 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.630      ; 65.105     ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.794 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 2.968      ; 0.756      ;
; -2.294 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 2.968      ; 0.756      ;
; 0.460  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.460  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.648  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.648  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.768  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.797  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.995  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.291      ;
; 1.615  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 2.550      ;
; 1.617  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 2.552      ;
; 2.066  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 3.001      ;
; 2.068  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 3.003      ;
; 2.200  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 3.135      ;
; 2.200  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.639      ; 3.135      ;
; 4.124  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 5.050      ;
; 4.126  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 5.052      ;
; 4.591  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 5.516      ;
; 4.591  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 5.516      ;
; 5.228  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.154      ;
; 5.233  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.159      ;
; 5.420  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.346      ;
; 5.420  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.346      ;
; 5.578  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.504      ;
; 5.578  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.504      ;
; 5.732  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.658      ;
; 5.732  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.658      ;
; 5.895  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 6.827      ;
; 5.897  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 6.829      ;
; 5.905  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.831      ;
; 5.907  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 6.833      ;
; 5.959  ; proc:proc0|datapath:e0|regfile:reg0|registre~101                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 6.889      ;
; 5.959  ; proc:proc0|datapath:e0|regfile:reg0|registre~101                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 6.889      ;
; 6.097  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.029      ;
; 6.099  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.031      ;
; 6.111  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.043      ;
; 6.113  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.045      ;
; 6.278  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.209      ;
; 6.280  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.211      ;
; 6.293  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.224      ;
; 6.295  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.226      ;
; 6.312  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 7.238      ;
; 6.314  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 7.240      ;
; 6.360  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 7.290      ;
; 6.360  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 7.290      ;
; 6.402  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.333      ;
; 6.404  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 7.335      ;
; 6.570  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 7.498      ;
; 6.572  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 7.500      ;
; 6.700  ; proc:proc0|datapath:e0|regfile:reg0|registre~57                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 7.625      ;
; 6.702  ; proc:proc0|datapath:e0|regfile:reg0|registre~57                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 7.627      ;
; 6.855  ; proc:proc0|datapath:e0|regfile:reg0|registre~137                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 7.780      ;
; 6.857  ; proc:proc0|datapath:e0|regfile:reg0|registre~137                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 7.782      ;
; 6.901  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.833      ;
; 6.903  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 7.835      ;
; 7.091  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.017      ;
; 7.093  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.019      ;
; 7.150  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.076      ;
; 7.152  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.078      ;
; 7.156  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.081      ;
; 7.158  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.083      ;
; 7.255  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.182      ;
; 7.257  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.184      ;
; 7.314  ; proc:proc0|datapath:e0|regfile:reg0|registre~58                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.239      ;
; 7.316  ; proc:proc0|datapath:e0|regfile:reg0|registre~58                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.241      ;
; 7.337  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.263      ;
; 7.339  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.265      ;
; 7.437  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.362      ;
; 7.439  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.629      ; 8.364      ;
; 7.448  ; proc:proc0|datapath:e0|regfile:reg0|registre~71                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 8.378      ;
; 7.450  ; proc:proc0|datapath:e0|regfile:reg0|registre~71                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.634      ; 8.380      ;
; 7.470  ; proc:proc0|datapath:e0|regfile:reg0|registre~50                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.633      ; 8.399      ;
; 7.472  ; proc:proc0|datapath:e0|regfile:reg0|registre~50                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.633      ; 8.401      ;
; 7.509  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 8.440      ;
; 7.509  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.635      ; 8.440      ;
; 7.518  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.444      ;
; 7.518  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.444      ;
; 7.528  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.461      ;
; 7.530  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.463      ;
; 7.596  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.523      ;
; 7.596  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.523      ;
; 7.615  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.543      ;
; 7.617  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.545      ;
; 7.619  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 8.551      ;
; 7.621  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.636      ; 8.553      ;
; 7.632  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.560      ;
; 7.632  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.560      ;
; 7.635  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.561      ;
; 7.637  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.630      ; 8.563      ;
; 7.731  ; proc:proc0|datapath:e0|regfile:reg0|registre~25                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.658      ;
; 7.733  ; proc:proc0|datapath:e0|regfile:reg0|registre~25                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.631      ; 8.660      ;
; 7.762  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.690      ;
; 7.762  ; proc:proc0|datapath:e0|regfile:reg0|registre~133                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.690      ;
; 7.778  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.711      ;
; 7.780  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.713      ;
; 7.803  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.736      ;
; 7.805  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.637      ; 8.738      ;
; 7.811  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.739      ;
; 7.811  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.739      ;
; 7.904  ; proc:proc0|datapath:e0|regfile:reg0|registre~56                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.632      ; 8.832      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div[2]'                                                                                                                                          ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.460 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|multi:m0|estat ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.756      ;
; 0.648 ; proc:proc0|unidad_control:c0|new_pc[15]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.944      ;
; 1.002 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[1]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.298      ;
; 1.008 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.011 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[2]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.307      ;
; 1.012 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.012 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.052 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.348      ;
; 1.053 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.349      ;
; 1.053 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.349      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[2]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.745      ;
; 1.455 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.751      ;
; 1.458 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.754      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.755      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.755      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.755      ;
; 1.459 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.755      ;
; 1.500 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.796      ;
; 1.501 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.501 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.501 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.501 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.501 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.797      ;
; 1.531 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.827      ;
; 1.540 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.836      ;
; 1.541 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.837      ;
; 1.541 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.837      ;
; 1.541 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.837      ;
; 1.541 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.837      ;
; 1.564 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.860      ;
; 1.582 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.878      ;
; 1.583 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.879      ;
; 1.583 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.879      ;
; 1.583 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.879      ;
; 1.583 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.879      ;
; 1.613 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.909      ;
; 1.622 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.918      ;
; 1.623 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.623 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.623 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.623 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.919      ;
; 1.646 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.942      ;
; 1.664 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.960      ;
; 1.665 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.961      ;
; 1.665 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.961      ;
; 1.681 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.977      ;
; 1.695 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.991      ;
; 1.704 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.000      ;
; 1.705 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.001      ;
; 1.705 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.001      ;
; 1.728 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.024      ;
; 1.746 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.042      ;
; 1.747 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.043      ;
; 1.747 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.043      ;
; 1.763 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.059      ;
; 1.763 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.059      ;
; 1.777 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.073      ;
; 1.786 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.082      ;
; 1.787 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.083      ;
; 1.787 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.083      ;
; 1.803 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.099      ;
; 1.810 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.106      ;
; 1.828 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.124      ;
; 1.845 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.141      ;
; 1.845 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.141      ;
; 1.859 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.155      ;
; 1.868 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.164      ;
; 1.885 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.181      ;
; 1.892 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.188      ;
; 1.910 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.206      ;
; 1.927 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.223      ;
; 1.927 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.223      ;
; 1.927 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.223      ;
; 1.941 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.237      ;
; 1.967 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.263      ;
; 1.967 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.263      ;
; 1.974 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.270      ;
; 2.009 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.305      ;
; 2.009 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.305      ;
; 2.009 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.305      ;
; 2.048 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.344      ;
; 2.049 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.345      ;
; 2.049 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.345      ;
; 2.056 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.352      ;
; 2.091 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.387      ;
; 2.091 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.387      ;
; 2.091 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.387      ;
; 2.121 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.417      ;
; 2.130 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.426      ;
; 2.131 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.427      ;
; 2.131 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.427      ;
; 2.173 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.469      ;
; 2.173 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.469      ;
; 2.173 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.469      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 9.503 ; 9.503 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 7.898 ; 7.898 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 7.874 ; 7.874 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 8.413 ; 8.413 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 8.800 ; 8.800 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 6.738 ; 6.738 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 8.522 ; 8.522 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 7.097 ; 7.097 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 8.672 ; 8.672 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.089 ; 8.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.026 ; 9.026 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 9.036 ; 9.036 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 8.985 ; 8.985 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 8.686 ; 8.686 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 9.369 ; 9.369 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.060 ; 8.060 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 9.503 ; 9.503 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 4.182 ; 4.182 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 4.182 ; 4.182 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -5.267 ; -5.267 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -6.771 ; -6.771 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -5.734 ; -5.734 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -6.839 ; -6.839 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -6.961 ; -6.961 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -5.627 ; -5.627 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -6.805 ; -6.805 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -5.356 ; -5.356 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -5.766 ; -5.766 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -6.916 ; -6.916 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -6.034 ; -6.034 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -5.432 ; -5.432 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -6.185 ; -6.185 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -5.267 ; -5.267 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -6.334 ; -6.334 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -5.776 ; -5.776 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -6.815 ; -6.815 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; -0.402 ; -0.402 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; -0.402 ; -0.402 ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 77.762 ; 77.762 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 75.285 ; 75.285 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 76.215 ; 76.215 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 76.992 ; 76.992 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 75.757 ; 75.757 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 75.988 ; 75.988 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 75.186 ; 75.186 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 75.832 ; 75.832 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 76.478 ; 76.478 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 77.567 ; 77.567 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 76.847 ; 76.847 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 77.762 ; 77.762 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 76.961 ; 76.961 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 76.542 ; 76.542 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 75.687 ; 75.687 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 75.864 ; 75.864 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 18.124 ; 18.124 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 14.920 ; 14.920 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 14.652 ; 14.652 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 15.350 ; 15.350 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 14.265 ; 14.265 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 13.663 ; 13.663 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 14.557 ; 14.557 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.897 ; 12.897 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 14.084 ; 14.084 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 17.580 ; 17.580 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 17.760 ; 17.760 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 15.487 ; 15.487 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 15.609 ; 15.609 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.568 ; 14.568 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 15.185 ; 15.185 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 17.834 ; 17.834 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 18.124 ; 18.124 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 78.129 ; 78.129 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 78.132 ; 78.132 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 8.704  ; 8.704  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 10.167 ; 10.167 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 10.313 ; 10.313 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 10.515 ; 10.515 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 9.704  ; 9.704  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 9.766  ; 9.766  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 10.029 ; 10.029 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 10.343 ; 10.343 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 9.644  ; 9.644  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 8.916  ; 8.916  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 9.456  ; 9.456  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 9.763  ; 9.763  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 8.704  ; 8.704  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 9.273  ; 9.273  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 9.928  ; 9.928  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 10.268 ; 10.268 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 8.713  ; 8.713  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 11.094 ; 11.094 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 10.040 ; 10.040 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 11.153 ; 11.153 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 10.148 ; 10.148 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 9.285  ; 9.285  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 10.121 ; 10.121 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 8.713  ; 8.713  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 10.026 ; 10.026 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 10.087 ; 10.087 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 10.124 ; 10.124 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 9.664  ; 9.664  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 9.541  ; 9.541  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 8.793  ; 8.793  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 9.866  ; 9.866  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 10.559 ; 10.559 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 10.954 ; 10.954 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 11.346 ; 11.346 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 11.795 ; 11.795 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 9.715  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.715  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.725  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 10.266 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 10.276 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 10.583 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 10.632 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 10.601 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 10.611 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.839  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.839  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 10.315 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.829  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.887  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 10.325 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 10.325 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 10.314 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 77.894 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 79.906 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 79.916 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 80.457 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 80.467 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 80.774 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 80.823 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 80.792 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 80.802 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 77.904 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 77.904 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 78.380 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 77.894 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 77.952 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 78.390 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 78.390 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 78.379 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 9.715  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.715  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.725  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 10.266 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 10.276 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 10.583 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 10.632 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 10.601 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 10.611 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.839  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.839  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 10.315 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.829  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.887  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 10.325 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 10.325 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 10.314 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 11.838 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 12.839 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 12.849 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 13.390 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 13.400 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 13.707 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 13.756 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 13.725 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 13.735 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 11.848 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 11.848 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 12.324 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 11.838 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 11.896 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 12.334 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 12.334 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 12.323 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 9.715     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.715     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.725     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 10.266    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 10.276    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 10.583    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 10.632    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 10.601    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 10.611    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.839     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.839     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 10.315    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.829     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.887     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 10.325    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 10.325    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 10.314    ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 77.894    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 79.906    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 79.916    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 80.457    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 80.467    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 80.774    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 80.823    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 80.792    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 80.802    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 77.904    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 77.904    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 78.380    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 77.894    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 77.952    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 78.390    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 78.390    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 78.379    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 9.715     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.715     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.725     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 10.266    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 10.276    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 10.583    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 10.632    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 10.601    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 10.611    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.839     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.839     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 10.315    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.829     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.887     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 10.325    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 10.325    ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 10.314    ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 11.838    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 12.839    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 12.849    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 13.390    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 13.400    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 13.707    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 13.756    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 13.725    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 13.735    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 11.848    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 11.848    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 12.324    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 11.838    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 11.896    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 12.334    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 12.334    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 12.323    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; clock_div[2] ; -24.409 ; -3490.359     ;
; CLOCK_50     ; -22.364 ; -44.725       ;
+--------------+---------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -1.656 ; -1.656        ;
; clock_div[2] ; 0.203  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.380 ; -6.380         ;
; clock_div[2] ; -0.500 ; -160.000       ;
+--------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div[2]'                                                                                                                                            ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -24.409 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.437     ;
; -24.409 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.437     ;
; -24.403 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.431     ;
; -24.402 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.430     ;
; -24.399 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.427     ;
; -24.399 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.427     ;
; -24.393 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.421     ;
; -24.392 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.420     ;
; -24.337 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.365     ;
; -24.337 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.365     ;
; -24.331 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.359     ;
; -24.330 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.358     ;
; -24.328 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.356     ;
; -24.318 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.346     ;
; -24.314 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.342     ;
; -24.311 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.339     ;
; -24.309 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.337     ;
; -24.304 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.332     ;
; -24.301 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.329     ;
; -24.299 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.327     ;
; -24.288 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~48  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.316     ;
; -24.288 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.316     ;
; -24.282 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~32  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.310     ;
; -24.281 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~64  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.309     ;
; -24.265 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.293     ;
; -24.264 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.292     ;
; -24.259 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.289     ;
; -24.258 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.288     ;
; -24.256 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.284     ;
; -24.255 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.283     ;
; -24.254 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.282     ;
; -24.252 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.276     ;
; -24.251 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.279     ;
; -24.250 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.277     ;
; -24.249 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.279     ;
; -24.248 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.278     ;
; -24.247 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.274     ;
; -24.246 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.274     ;
; -24.246 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.274     ;
; -24.242 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.270     ;
; -24.242 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.266     ;
; -24.241 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.269     ;
; -24.240 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.264     ;
; -24.240 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.264     ;
; -24.240 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.267     ;
; -24.239 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.267     ;
; -24.238 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.268     ;
; -24.237 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.261     ;
; -24.237 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.265     ;
; -24.237 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.264     ;
; -24.236 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.264     ;
; -24.236 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.264     ;
; -24.230 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.254     ;
; -24.230 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.254     ;
; -24.229 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.253     ;
; -24.228 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.258     ;
; -24.227 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.251     ;
; -24.226 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.250     ;
; -24.225 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.252     ;
; -24.224 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~80  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 25.253     ;
; -24.223 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 25.252     ;
; -24.223 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 25.242     ;
; -24.222 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 25.241     ;
; -24.219 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.243     ;
; -24.216 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.240     ;
; -24.215 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.242     ;
; -24.214 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~80  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 25.243     ;
; -24.213 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 25.242     ;
; -24.213 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 25.232     ;
; -24.212 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 25.231     ;
; -24.207 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.235     ;
; -24.203 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.227     ;
; -24.202 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.226     ;
; -24.193 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.221     ;
; -24.193 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.221     ;
; -24.193 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.217     ;
; -24.192 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~46  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.220     ;
; -24.192 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.216     ;
; -24.190 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.218     ;
; -24.188 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.216     ;
; -24.187 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~28  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.217     ;
; -24.186 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~60  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.216     ;
; -24.180 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.204     ;
; -24.180 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.204     ;
; -24.179 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.203     ;
; -24.179 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.207     ;
; -24.178 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.205     ;
; -24.175 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 25.202     ;
; -24.174 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~92  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.202     ;
; -24.174 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 25.202     ;
; -24.172 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.202     ;
; -24.170 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.200     ;
; -24.170 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~62  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.194     ;
; -24.169 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.193     ;
; -24.168 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.192     ;
; -24.168 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.192     ;
; -24.166 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.196     ;
; -24.165 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.189     ;
; -24.164 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 25.188     ;
; -24.163 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 25.193     ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                       ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -22.364 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.730     ;
; -22.361 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.727     ;
; -22.354 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.720     ;
; -22.351 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.717     ;
; -22.292 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.658     ;
; -22.289 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.655     ;
; -22.243 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.609     ;
; -22.240 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.606     ;
; -22.094 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.460     ;
; -22.091 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.457     ;
; -22.056 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.422     ;
; -22.053 ; proc:proc0|unidad_control:c0|new_ir[1]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.419     ;
; -22.047 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.413     ;
; -22.044 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.410     ;
; -22.013 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.379     ;
; -22.010 ; proc:proc0|unidad_control:c0|new_ir[0]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.376     ;
; -21.790 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.156     ;
; -21.787 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 23.153     ;
; -21.661 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 23.026     ;
; -21.658 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 23.023     ;
; -21.658 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 23.027     ;
; -21.655 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 23.024     ;
; -21.623 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.988     ;
; -21.620 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.985     ;
; -21.576 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.945     ;
; -21.573 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.942     ;
; -21.569 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.938     ;
; -21.566 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.935     ;
; -21.551 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.920     ;
; -21.548 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.917     ;
; -21.525 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.894     ;
; -21.522 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.891     ;
; -21.505 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.873     ;
; -21.502 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.870     ;
; -21.500 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.867     ;
; -21.497 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.864     ;
; -21.494 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.863     ;
; -21.494 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.340      ; 22.864     ;
; -21.491 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.860     ;
; -21.491 ; proc:proc0|datapath:e0|regfile:reg0|registre~51  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.340      ; 22.861     ;
; -21.485 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.854     ;
; -21.483 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.849     ;
; -21.482 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.851     ;
; -21.480 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.846     ;
; -21.453 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.819     ;
; -21.450 ; proc:proc0|unidad_control:c0|new_ir[2]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.816     ;
; -21.417 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.783     ;
; -21.414 ; proc:proc0|datapath:e0|regfile:reg0|registre~23  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.780     ;
; -21.412 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.777     ;
; -21.409 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.774     ;
; -21.408 ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.777     ;
; -21.405 ; proc:proc0|datapath:e0|regfile:reg0|registre~83  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.774     ;
; -21.405 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.774     ;
; -21.402 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.771     ;
; -21.397 ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.762     ;
; -21.394 ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.759     ;
; -21.386 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.755     ;
; -21.383 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.339      ; 22.752     ;
; -21.381 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.746     ;
; -21.378 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.743     ;
; -21.365 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.730     ;
; -21.362 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.335      ; 22.727     ;
; -21.355 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.721     ;
; -21.352 ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.718     ;
; -21.351 ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.719     ;
; -21.348 ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.716     ;
; -21.347 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.719     ;
; -21.344 ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.716     ;
; -21.322 ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.689     ;
; -21.320 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.341      ; 22.691     ;
; -21.319 ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.686     ;
; -21.317 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.341      ; 22.688     ;
; -21.314 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.686     ;
; -21.311 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.683     ;
; -21.307 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.679     ;
; -21.304 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.676     ;
; -21.301 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.668     ;
; -21.301 ; proc:proc0|datapath:e0|regfile:reg0|registre~53  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.669     ;
; -21.298 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.665     ;
; -21.298 ; proc:proc0|datapath:e0|regfile:reg0|registre~53  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.666     ;
; -21.289 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.656     ;
; -21.289 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.655     ;
; -21.286 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.337      ; 22.653     ;
; -21.286 ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.652     ;
; -21.281 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.649     ;
; -21.279 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.340      ; 22.649     ;
; -21.278 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.646     ;
; -21.276 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.340      ; 22.646     ;
; -21.275 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.647     ;
; -21.272 ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.342      ; 22.644     ;
; -21.270 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.636     ;
; -21.267 ; proc:proc0|datapath:e0|regfile:reg0|registre~55  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.633     ;
; -21.259 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.625     ;
; -21.256 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.622     ;
; -21.205 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.573     ;
; -21.202 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.570     ;
; -21.200 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.568     ;
; -21.197 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.338      ; 22.565     ;
; -21.189 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.555     ;
; -21.186 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.336      ; 22.552     ;
+---------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.656 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 1.724      ; 0.351      ;
; -1.156 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 1.724      ; 0.351      ;
; 0.203  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.351      ;
; 0.203  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.351      ;
; 0.230  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.378      ;
; 0.231  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.379      ;
; 0.273  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.421      ;
; 0.278  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.426      ;
; 0.335  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.424  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 0.915      ;
; 0.426  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 0.917      ;
; 0.563  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 1.054      ;
; 0.565  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 1.056      ;
; 0.603  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 1.094      ;
; 0.606  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.343      ; 1.097      ;
; 1.260  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 1.744      ;
; 1.262  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 1.746      ;
; 1.471  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 1.954      ;
; 1.474  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 1.957      ;
; 1.675  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.159      ;
; 1.681  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.165      ;
; 1.699  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.183      ;
; 1.702  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.186      ;
; 1.748  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.232      ;
; 1.751  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.235      ;
; 1.806  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.296      ;
; 1.808  ; proc:proc0|datapath:e0|regfile:reg0|registre~131                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.298      ;
; 1.815  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.299      ;
; 1.818  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.302      ;
; 1.848  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.332      ;
; 1.850  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.334      ;
; 1.880  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.368      ;
; 1.882  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.370      ;
; 1.883  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.373      ;
; 1.885  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.375      ;
; 1.950  ; proc:proc0|datapath:e0|regfile:reg0|registre~101                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.438      ;
; 1.952  ; proc:proc0|datapath:e0|regfile:reg0|registre~101                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.440      ;
; 1.957  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.444      ;
; 1.959  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.446      ;
; 1.961  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.448      ;
; 1.963  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.450      ;
; 1.974  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.458      ;
; 1.976  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.460      ;
; 1.987  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.474      ;
; 1.989  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.476      ;
; 2.070  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 2.556      ;
; 2.072  ; proc:proc0|datapath:e0|regfile:reg0|registre~130                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 2.558      ;
; 2.072  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.560      ;
; 2.074  ; proc:proc0|datapath:e0|regfile:reg0|registre~69                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.562      ;
; 2.161  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.649      ;
; 2.163  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.651      ;
; 2.188  ; proc:proc0|datapath:e0|regfile:reg0|registre~57                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.671      ;
; 2.190  ; proc:proc0|datapath:e0|regfile:reg0|registre~57                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.673      ;
; 2.234  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.718      ;
; 2.236  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.720      ;
; 2.236  ; proc:proc0|datapath:e0|regfile:reg0|registre~137                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.719      ;
; 2.238  ; proc:proc0|datapath:e0|regfile:reg0|registre~137                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.721      ;
; 2.300  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.784      ;
; 2.302  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.786      ;
; 2.302  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.786      ;
; 2.304  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.788      ;
; 2.304  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.788      ;
; 2.306  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.790      ;
; 2.316  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.799      ;
; 2.318  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.801      ;
; 2.338  ; proc:proc0|datapath:e0|regfile:reg0|registre~50                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.825      ;
; 2.340  ; proc:proc0|datapath:e0|regfile:reg0|registre~50                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.827      ;
; 2.364  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.854      ;
; 2.365  ; proc:proc0|datapath:e0|regfile:reg0|registre~58                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.848      ;
; 2.366  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.856      ;
; 2.367  ; proc:proc0|datapath:e0|regfile:reg0|registre~58                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.850      ;
; 2.389  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.872      ;
; 2.391  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.335      ; 2.874      ;
; 2.392  ; proc:proc0|datapath:e0|regfile:reg0|registre~71                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.880      ;
; 2.394  ; proc:proc0|datapath:e0|regfile:reg0|registre~71                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.882      ;
; 2.403  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.891      ;
; 2.405  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.340      ; 2.893      ;
; 2.410  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.894      ;
; 2.412  ; proc:proc0|unidad_control:c0|new_ir[10]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.896      ;
; 2.433  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.923      ;
; 2.435  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.925      ;
; 2.435  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.919      ;
; 2.438  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.922      ;
; 2.445  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.932      ;
; 2.448  ; proc:proc0|datapath:e0|regfile:reg0|registre~132                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.339      ; 2.935      ;
; 2.464  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 2.950      ;
; 2.466  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 2.952      ;
; 2.468  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.952      ;
; 2.471  ; proc:proc0|datapath:e0|regfile:reg0|registre~52                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.955      ;
; 2.491  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.981      ;
; 2.493  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 2.983      ;
; 2.512  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.996      ;
; 2.514  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 2.998      ;
; 2.520  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.337      ; 3.005      ;
; 2.520  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 3.006      ;
; 2.522  ; proc:proc0|datapath:e0|regfile:reg0|registre~85                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.337      ; 3.007      ;
; 2.522  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.338      ; 3.008      ;
; 2.524  ; proc:proc0|datapath:e0|regfile:reg0|registre~129                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 3.014      ;
; 2.526  ; proc:proc0|datapath:e0|regfile:reg0|registre~129                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.342      ; 3.016      ;
; 2.527  ; proc:proc0|datapath:e0|regfile:reg0|registre~25                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.336      ; 3.011      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div[2]'                                                                                                                                          ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.203 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|multi:m0|estat ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.351      ;
; 0.228 ; proc:proc0|unidad_control:c0|new_pc[15]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.376      ;
; 0.336 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[1]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.484      ;
; 0.339 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[2]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.341 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.489      ;
; 0.351 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.500      ;
; 0.468 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[2]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.616      ;
; 0.471 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.619      ;
; 0.472 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.473 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.484 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.632      ;
; 0.484 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.633      ;
; 0.485 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.633      ;
; 0.502 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[3]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.506 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.507 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.518 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.519 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.667      ;
; 0.525 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.673      ;
; 0.536 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[4]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.540 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.688      ;
; 0.541 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.689      ;
; 0.552 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.559 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.707      ;
; 0.570 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[5]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.718      ;
; 0.574 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.724      ;
; 0.586 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.734      ;
; 0.593 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.604 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[6]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.752      ;
; 0.608 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.757      ;
; 0.609 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.758      ;
; 0.610 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.758      ;
; 0.620 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.627 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.775      ;
; 0.632 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.780      ;
; 0.638 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[7]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.786      ;
; 0.642 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.644 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.644 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.792      ;
; 0.654 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.802      ;
; 0.661 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.666 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.814      ;
; 0.672 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[8]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.820      ;
; 0.677 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.825      ;
; 0.678 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.826      ;
; 0.678 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.826      ;
; 0.695 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.843      ;
; 0.700 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.848      ;
; 0.700 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.848      ;
; 0.711 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.859      ;
; 0.712 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.860      ;
; 0.712 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.860      ;
; 0.729 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.877      ;
; 0.733 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.881      ;
; 0.734 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.882      ;
; 0.734 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.882      ;
; 0.745 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.746 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.894      ;
; 0.763 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[9]      ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.767 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[10]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.768 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[11]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[13]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.779 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[12]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.927      ;
; 0.780 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[15]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.780 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[14]     ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.928      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 3.770 ; 3.770 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 3.189 ; 3.189 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 3.198 ; 3.198 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 3.343 ; 3.343 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 3.497 ; 3.497 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 2.790 ; 2.790 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 3.337 ; 3.337 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 2.910 ; 2.910 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 3.452 ; 3.452 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 3.269 ; 3.269 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 3.580 ; 3.580 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 3.651 ; 3.651 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 3.651 ; 3.651 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 3.538 ; 3.538 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 3.692 ; 3.692 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 3.260 ; 3.260 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 3.770 ; 3.770 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 1.239 ; 1.239 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 1.239 ; 1.239 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -2.246 ; -2.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -2.736 ; -2.736 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.396 ; -2.396 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -2.762 ; -2.762 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -2.837 ; -2.837 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -2.344 ; -2.344 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.723 ; -2.723 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -2.250 ; -2.250 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.401 ; -2.401 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.770 ; -2.770 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.487 ; -2.487 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.302 ; -2.302 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.588 ; -2.588 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.246 ; -2.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.608 ; -2.608 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.434 ; -2.434 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.837 ; -2.837 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.260  ; 0.260  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.260  ; 0.260  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.161  ; 4.161  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 27.925 ; 27.925 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 26.953 ; 26.953 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 27.352 ; 27.352 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 27.609 ; 27.609 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 27.146 ; 27.146 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 27.270 ; 27.270 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 26.936 ; 26.936 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 27.227 ; 27.227 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 27.568 ; 27.568 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 27.925 ; 27.925 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 27.557 ; 27.557 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 27.882 ; 27.882 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 27.607 ; 27.607 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 27.519 ; 27.519 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 27.224 ; 27.224 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 27.338 ; 27.338 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 7.334  ; 7.334  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 6.299  ; 6.299  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 6.148  ; 6.148  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 6.452  ; 6.452  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 5.998  ; 5.998  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 5.851  ; 5.851  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 6.161  ; 6.161  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 5.443  ; 5.443  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 5.911  ; 5.911  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 7.140  ; 7.140  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 7.253  ; 7.253  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 6.361  ; 6.361  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 6.445  ; 6.445  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 6.140  ; 6.140  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 6.307  ; 6.307  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 7.221  ; 7.221  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 7.334  ; 7.334  ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 28.100 ; 28.100 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 28.110 ; 28.110 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 4.051 ; 4.051 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.592 ; 4.592 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.732 ; 4.732 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.747 ; 4.747 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 4.448 ; 4.448 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.460 ; 4.460 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.524 ; 4.524 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.664 ; 4.664 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.513 ; 4.513 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.157 ; 4.157 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 4.305 ; 4.305 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.395 ; 4.395 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.051 ; 4.051 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.267 ; 4.267 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 4.501 ; 4.501 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 4.636 ; 4.636 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.089 ; 4.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.931 ; 4.931 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.630 ; 4.630 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 5.080 ; 5.080 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.610 ; 4.610 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.350 ; 4.350 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 4.693 ; 4.693 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.089 ; 4.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.568 ; 4.568 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.531 ; 4.531 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 4.634 ; 4.634 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 4.403 ; 4.403 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 4.362 ; 4.362 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.476 ; 4.476 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 4.731 ; 4.731 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.823 ; 4.823 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 4.958 ; 4.958 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 5.177 ; 5.177 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.550  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.550  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.560  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.728  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.738  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.885  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.912  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.898  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.908  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.603  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.603  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.772  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.593  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.629  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.782  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.782  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.773  ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 27.984 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 28.719 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 28.729 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 28.897 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 28.907 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 29.054 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 29.081 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 29.067 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 29.077 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 27.994 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 27.994 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 28.163 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 27.984 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 28.020 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 28.173 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 28.173 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 28.164 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+--------------+--------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.550 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.550 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.560 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.728 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.738 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.885 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.912 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.898 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.908 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.603 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.603 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.772 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.593 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.629 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.782 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.782 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.773 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 5.193 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.527 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.537 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 5.705 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 5.715 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 5.862 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 5.889 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.875 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 5.885 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 5.203 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 5.203 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 5.372 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 5.193 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 5.229 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 5.382 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 5.382 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 5.373 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.550     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.550     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.560     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.728     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.738     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.885     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.912     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.898     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.908     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.603     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.603     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.772     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.593     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.629     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.782     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.782     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.773     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 27.984    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 28.719    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 28.729    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 28.897    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 28.907    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 29.054    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 29.081    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 29.067    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 29.077    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 27.994    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 27.994    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 28.163    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 27.984    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 28.020    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 28.173    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 28.173    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 28.164    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.550     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.550     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.560     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.728     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.738     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.885     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.912     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.898     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.908     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.603     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.603     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.772     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.593     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.629     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.782     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.782     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.773     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 5.193     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.527     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.537     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 5.705     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 5.715     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 5.862     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 5.889     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.875     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 5.885     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 5.203     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 5.203     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 5.372     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 5.193     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 5.229     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 5.382     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 5.382     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 5.373     ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -72.401    ; -2.794 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -66.833    ; -2.794 ; N/A      ; N/A     ; -1.631              ;
;  clock_div[2]    ; -72.401    ; 0.203  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -10514.581 ; -2.794 ; 0.0      ; 0.0     ; -203.261            ;
;  CLOCK_50        ; -133.918   ; -2.794 ; N/A      ; N/A     ; -7.741              ;
;  clock_div[2]    ; -10380.663 ; 0.000  ; N/A      ; N/A     ; -195.520            ;
+------------------+------------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 9.503 ; 9.503 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 7.898 ; 7.898 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 7.874 ; 7.874 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 8.413 ; 8.413 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 8.800 ; 8.800 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 6.738 ; 6.738 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 8.522 ; 8.522 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 7.097 ; 7.097 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 8.672 ; 8.672 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.089 ; 8.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.026 ; 9.026 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 9.036 ; 9.036 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 8.985 ; 8.985 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 8.686 ; 8.686 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 9.369 ; 9.369 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.060 ; 8.060 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 9.503 ; 9.503 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 4.182 ; 4.182 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 4.182 ; 4.182 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -2.246 ; -2.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -2.736 ; -2.736 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.396 ; -2.396 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -2.762 ; -2.762 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -2.837 ; -2.837 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -2.344 ; -2.344 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.723 ; -2.723 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -2.250 ; -2.250 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.401 ; -2.401 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.770 ; -2.770 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.487 ; -2.487 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.302 ; -2.302 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.588 ; -2.588 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.246 ; -2.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.608 ; -2.608 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.434 ; -2.434 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.837 ; -2.837 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.260  ; 0.260  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.260  ; 0.260  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 77.762 ; 77.762 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 75.285 ; 75.285 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 76.215 ; 76.215 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 76.992 ; 76.992 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 75.757 ; 75.757 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 75.988 ; 75.988 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 75.186 ; 75.186 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 75.832 ; 75.832 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 76.478 ; 76.478 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 77.567 ; 77.567 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 76.847 ; 76.847 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 77.762 ; 77.762 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 76.961 ; 76.961 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 76.542 ; 76.542 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 75.687 ; 75.687 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 75.864 ; 75.864 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 18.124 ; 18.124 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 14.920 ; 14.920 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 14.652 ; 14.652 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 15.350 ; 15.350 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 14.265 ; 14.265 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 13.663 ; 13.663 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 14.557 ; 14.557 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.897 ; 12.897 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 14.084 ; 14.084 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 17.580 ; 17.580 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 17.760 ; 17.760 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 15.487 ; 15.487 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 15.609 ; 15.609 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.568 ; 14.568 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 15.185 ; 15.185 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 17.834 ; 17.834 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 18.124 ; 18.124 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 78.129 ; 78.129 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 78.132 ; 78.132 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 4.161 ; 4.161 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 4.051 ; 4.051 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.592 ; 4.592 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.732 ; 4.732 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.747 ; 4.747 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 4.448 ; 4.448 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.460 ; 4.460 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.524 ; 4.524 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.664 ; 4.664 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.513 ; 4.513 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.157 ; 4.157 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 4.305 ; 4.305 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.395 ; 4.395 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.051 ; 4.051 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.267 ; 4.267 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 4.501 ; 4.501 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 4.636 ; 4.636 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.089 ; 4.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.931 ; 4.931 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.630 ; 4.630 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 5.080 ; 5.080 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.610 ; 4.610 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.350 ; 4.350 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 4.693 ; 4.693 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.089 ; 4.089 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.568 ; 4.568 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.531 ; 4.531 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 4.634 ; 4.634 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 4.403 ; 4.403 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 4.362 ; 4.362 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.476 ; 4.476 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 4.731 ; 4.731 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.823 ; 4.823 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 4.958 ; 4.958 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 5.177 ; 5.177 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+--------------+--------------+--------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+--------------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7            ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; > 2147483647 ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------+--------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+--------------+--------------+--------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+--------------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7            ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; > 2147483647 ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------+--------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 383   ; 383  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 4853  ; 4853 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 01 18:26:38 2024
Info: Command: quartus_sta Etapa3 -c Etapa3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Etapa3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div[2] clock_div[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -72.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -72.401    -10380.663 clock_div[2] 
    Info (332119):   -66.833      -133.918 CLOCK_50 
Info (332146): Worst-case hold slack is -2.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.794        -2.794 CLOCK_50 
    Info (332119):     0.460         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -7.741 CLOCK_50 
    Info (332119):    -0.611      -195.520 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -24.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.409     -3490.359 clock_div[2] 
    Info (332119):   -22.364       -44.725 CLOCK_50 
Info (332146): Worst-case hold slack is -1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.656        -1.656 CLOCK_50 
    Info (332119):     0.203         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -6.380 CLOCK_50 
    Info (332119):    -0.500      -160.000 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4589 megabytes
    Info: Processing ended: Mon Apr 01 18:26:40 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


