{
    "original_text": "High-speed CMOS circuits with parallel dynamic logic and speed-enhanced skewed static logic In this paper, we describe parallel dynamic logic (PDL) which exhibits high speed without charge sharing problem. PDL uses only parallel-connected transistors for fast logic evaluation and is a good candidate for high-speed low-voltage operation. It has less back-bias effect compared to other logic styles, which use stacked transistors. Furthermore, PDL needs no signal ordering or tapering. PDL with speed-enhanced skewed static logic renders straightforward logic synthesis without the usual area penalty due to logic duplication. Our experimental results on two 32-bit carry lookahead adders using 0.25- mu m CMOS technology show that PDL with speed-enhanced skewed static (SSS) look reduces the delay over clock-delayed(CD)-domino by 15%-27% and the power-delay product by 20%-37%",
    "original_translation": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37%",
    "error_count": 9,
    "keys": {
        "high-speed CMOS circuits": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "parallel dynamic logic": {
            "translated_key": "paralela",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica <br>paralela</br> y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica <br>paralela</br> (PDL) que exhibe alta velocidad sin problema de reparto de carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "speed-enhanced skewed static logic": {
            "translated_key": "speed",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada con <br>speed</br> En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe alta velocidad sin problema de reparto de carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada </br> mejorada con <br> hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "parallel-connected transistors": {
            "translated_key": "paralelo",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados <br>paralelo</br> para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "low-voltage operation": {
            "translated_key": "low-voltage",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de alta velocidad <br>low-voltage</br>. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "logic synthesis": {
            "translated_key": "logic",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. El PDL con lógica estática sesgada y mejorada de velocidad hace que la síntesis <br>logic</br> sea sencilla sin la penalización de área habitual debido a la duplicación de la lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "carry lookahead adders": {
            "translated_key": "carry lookahead",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits <br>carry lookahead</br> utilizando tecnología CMOS de 0,25-mu m muestran que el PDL con un aspecto estático sesgado (SSS) mejorado de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "delay": {
            "translated_key": "delay",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático sesgado (SSS) mejorado con velocidad reduce el <br>delay</br> sobre el reloj retrasado(CD)-domino en un 15%-27% y el producto power-<br>delay</br> en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "power-delay product": {
            "translated_key": "power-delay",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto <br>power-delay</br> en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "back-bias effect": {
            "translated_key": "back-bias",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto <br>back-bias</br> en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "stacked transistors": {
            "translated_key": "apilados",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores <br>apilados</br>. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "32 bit": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "0.25 micron": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "adders": {
            "translated_key": "adders",
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos lookahead de 32 bits <br>adders</br> utilizando tecnología CMOS de 0,25-mu m muestran que el PDL con un aspecto estático sesgado (SSS) mejorado de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": [
                ""
            ]
        },
        "carry logic": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "CMOS logic circuits": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "delays": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "high-speed integrated circuits": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "logic CAD": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        },
        "low-power electronics": {
            "translated_key": [],
            "translated_annotated_text": "Circuitos CMOS de alta velocidad con lógica dinámica paralela y lógica estática sesgada mejorada por la velocidad En este artículo, describimos la lógica dinámica paralela (PDL) que exhibe un problema de alta velocidad sin compartir carga. PDL utiliza solamente transistores conectados paralelos para una rápida evaluación lógica y es un buen candidato para la operación de baja tensión de alta velocidad. Tiene menos efecto back-bias en comparación con otros estilos lógicos, que utilizan transistores apilados. Además, el PDL no necesita ningún pedido de señal o reducción. PDL con lógica estática sesgada y mejorada de velocidad hace síntesis lógica sencilla sin la penalización de área habitual debido a la duplicación de lógica. Nuestros resultados experimentales en dos adders de 32 bits con tecnología CMOS de 0,25-mu m muestran que el PDL con aspecto estático (SSS) con aumento de velocidad reduce el retraso sobre el reloj retrasado (CD)-domino en un 15%-27% y el producto de poder retardado en un 20%-37% ",
            "error": []
        }
    }
}