
第 I 篇 PCI 体系结构概述

* 第 1 章 PCI 总线的基本知识
  * 1.1 PCI 总线的组成结构
    * 1.1.1 HOST 主桥
    * 1.1.2 PCI 总线
    * 1.1.3 PCI 设备
    * 1.1.4 HOST 处理器
    * 1.1.5 PCI 总线的负载
  * 1.2 PCI 总线的信号定义
    * 1.2.1 地址和数据信号
    * 1.2.2 接口控制信号
    * 1.2.3 仲裁信号门
    * 1.2.4 中断请求等其他信号
  * 1.3 PCI 总线的存储器读写总线事务
    * 1.3.1 PCI 总线事务的时序
    * 1.3.2 Posted 和 Non-Posted 传送方式
    * 1.3.3 HOST 处理器访问 PCI 设备
    * 1.3.4 PCI 设备读写主存储器
    * 1.3.5 Delayed 传送方式
  * 1.4 PCI 总线的中断机制
    * 1.4.1 中断信号与中断控制器的连接关系
    * 1.4.2 中断信号与 PCI 总线的连接关系
    * 1.4.3 中断请求的同步
  * 1.5 PCI-X 总线简介
    * 1.5.1 Split 总线事务
    * 1.5.2 总线传送协议网
    * 1.5.3 基于数据块的突发传送
  * 1.6 小结
* 第 2 章 PCI 总线的桥与配置
  * 2.1 存储器域与 PCI 总线域
    * 2.1.1 CPU 域, DRAM 域与存储器域
    * 2.1.2 PCI 总线域
    * 2.1.3 处理器域
  * 2.2 HOST 主桥
    * 2.2.1 PCI 设备配置空间的访问机制
    * 2.2.2 存储器域地址空间到 PCI 总线域地址空间的转换
    * 2.2.3 PCI 总线域地址空间到存储器域地址空间的转换
    * 2.2.4 x86 处理器的 HOST 主桥
  * 2.3 PCI 桥与 PCI 设备的配置空间
    * 2.3.1 PCI 桥
    * 2.3.2 PCL Agent 设备的配置空间
    * 2.3.3 PCI 桥的配置空间
  * 2.4 PCI 总线的配置
    * 2.4.1 Type 01h 和 Type 00h 配置请求
    * 2.4.2 PCI 总线配贾请求的转换原则
    * 2.4.3 PCI 总线树 Bus 号的初始化
    * 2.4.4 PCI 总线 Device 号的分配
  * 2.5 非透明 PCI 桥
    * 2.5.1 Intel 21555 中的配置寄存器
    * 2.5.2 通过非透明桥片进行数据传递
    * 2.6 小结
* 第 3 章 PCI 总线的数据交换
  * 3.1 PCI 设备 BAR 空间的初始化
    * 3.1.1 存储器地址与 PCI 总线地址的转换
    * 3.1.2 PCI 设备 BAR 寄存器和 PCI 桥 Base,Limit 寄存器的初始化
  * 3.2 PCI 设备的数据传递
    * 3.2.1 PCI 设备的正向译码与负向译码
    * 3.2.2 处理器到 PCI 设备的数据传送
    * 3.2.3 PCI 设备的 DMA 操作
    * 3.2.4 PCI 桥的 Combining,Merging 和 Collapsing
  * 3.3 与 Cache 相关的 PCI 总线事务
    * 3.3.1 Cache 一致性的基本概念
    * 3.3.2 PCI 设备对不可 Cache 的存储器空间进行 DMA 读写
    * 3.3.3 PCI 设备对可 Cache 的存储器空间进行 DMA 读写
    * 3.3.4 PCI 设备进行 DMA 写时发生 Cache 命中
    * 3.3.5 DMA 写时发生 Cache 命中的优化
  * 3.4 预读机制
    * 3.4.1 指令预读
    * 3.4.2 数据预读
    * 3.4.3 软件预读
    * 3.4.4 硬件预读网
    * 3.4.5 PCI 总线的预读机制
  * 3.5 小结

第 Ⅱ 篇 PCI Exss 体系结构概述

* 第 4 章 PCIe 总线概述
  * 4.1 PCIe 总线的基础知识
    * 4.1.1 端到端的数据传递
    * 4.1.2 PCIe 总线使用的信号
    * 4.1.3 PCIe 总线的层次结构
    * 4.1.4 PCIe 链路的扩展
    * 4.1.5 PCIe 设备的初始化
  * 4.2 PCIe 体系结构的组成部件
    * 4.2.1 基于 PCIe 架构的处理器系统
    * 4.2.2 RC 的组成结构
    * 4.2.3 Switch
    * 4.2.4 VC 和端口仲裁
    * 4.2.5 PCIe-to-PCI/PCI-X 桥片
  * 4.3 PCIe 设备的扩展配置空间
    * 4.3.1 Power Management Capabity 结构
    * 4.3.2 PCI Express Capabiy 结构
    * 4.3.3 PCI Express Extended Capabities 结构
    * 4.4 小结
* 第 5 章 Montevina 的 MCH 和 ICH
  * 5.1 PCI 总线 O 的 Device O 设备
    * 5.1.1 EPBAR 寄存器
    * 5.1.2 MCHBAR 寄存器
    * 5.1.3 其他寄存器
  * 5.2 Montevina 平台的存储器空间的组成结构
    * 5.2.1 Legacy 地址空间
    * 5.2.2 DRAM 域
    * 5.2.3 存储器域
  * 5.3 存储器域的 PCI 总线地址空间
    * 5.3.1 PCI 设备使用的地址空间
    * 5.3.2 PCIe 总线的配置空间
  * 5.4 小结
* 第 6 章 PCe 总线的事务层
  * 6.1 TLP 的格式
    * 6.1.1 通用 TLP 头的 Fmt 字段和 Type 字段
    * 6.1.2 TC 字段
    * 6.1.3 Attr 字段
    * 6.1.4 通用 TLP 头中的其他字段
  * 6.2 TLP 的路由
    * 6.2.1 基于地址的路由
    * 6.2.2 基于 ID 的路由
    * 6.2.3 隐式路由
  * 6.3 存储器, I/O 和配置读写请求 TLP
    * 6.3.1 存储器读写请求 TLP
    * 6.3.2 完成报文
    * 6.3.3 配置读写请求 TLP
    * 6.3.4 消息请求报文
    * 6.3.5 PCIe 总线的原子操作
    * 6.3.6 TLP Processing Hint
  * 6.4 TLP 中与数据负载相关的参数
    * 6.4.1 Max_Payload_Sze 参数
    * 6.4.2 Max_Read_Request_Size 参数
    * 6.4.3 RCB 参数
  * 6.5 小结
* 第 7 章 PCIe 总线的数据链路层与物理层
  * 7.1 数据链路层的组成结构
    * 7.1.1 数据链路层的状态
    * 7.1.2 事务层如何处理 DL Down 和 DL_Up 状态
    * 7.1.3 DLLP 的格式
  * 7.2 ACK/NAK 协议
    * 7.2.1 发送端如何使用 ACK/NAK 协议
    * 7.2.2 接收端如何使用 ACK/NAK 协议
    * 7.2.3 数据链路层发送报文的顺序
  * 7.3 物理层简介
    * 7.3.1 PCIe 链路的差分信号
    * 7.3.2 物理层的组成结构
    * 7.3.3 8/10b 编码与解码
  * 7.4 小结
* 第 8 章 PCe 总线的链路训练与电源管理
  * 8.1 PCIe 链路训练简介
    * 8.1.1 链路训练使用的字符序列
    * 8.1.2 Electrical Idle 状态
    * 8.1.3 Receiver Detect 识别逻辑
  * 8.2 LTSSM 状态机
    * 8.2.1 Detect 状态
    * 8.2.2 Polng 状态
    * 8.2.3 Confquration 状态
    * 8.2.4 Recovery 状态
    * 8.2.5 LTSSM 的其他状态
  * 8.3 PCIe 总线的 ASPM
    * 8.3.1 与电源管理相关的链路状态
    * 8.3.2 L0 状态
    * 8.3.3 L0s 状态
    * 8.3.4 L1 状态
    * 8.3.5 L2 状态
  * 8.4 PCI PM 机制
    * 8.4.1 PCIe 设备的 D-State
    * 8.4.2 D-State 的状态迁移
  * 8.5 小结
* 第 9 章 流量控制
  * 9.1 流量控制的基本原理
    * 9.1.1 Rate-Based 流量控制
    * 9.1.2 Credt-Based 流量控制
  * 9.2 Credt-Based 机制使用的算法
    * 9.2.1 N123 算法和 N123 + 算法
    * 9.2.2 N23 尊法
    * 9.2.3 流量控制机制的缓冲管理
  * 9.3 PCIe 总线的流量控制
    * 9.3.1 PCIe 总线流量控制的缓存管理
    * 9.3.2 Current 节点的 Credit
    * 9.3.3 VC 的初始化
    * 9.3.4 PCIe 设备如何使用 FCP
  * 9.4 小结
* 第 10 章 MSI 和 MSI-X 中断机制网
  * 10.1 MSI/MSI-X Capabty 结构
    * 10.1.1 MSI Capabty 结构
    * 10.1.2 MSI-x Capabity 结构
  * 10.2 PowerPC 处理器如何处理 MSI 中断请求
    * 10.2.1 MSI 中断机制使用的寄存器
    * 10.2.2 系统软件如何初始化 PCIe 设备的 MSI Capabty 结构
  * 10.3 x86 处理器如何处理 MSI-X 中断请求
    * 10.3.1 Message Address 字段和 Message Data 字段的格式
    * 10.3.2 FSB Interrupt Message 总线事务
  * 10.4 小结
* 第 11 章 PCI/PCIe 总线的序
  * 11.1 生产 / 消费者模型
    * 11.1.1 生产 / 消费者的工作原理
    * 11.1.2 生产 / 消费者模型在 PCI/PCIe 总线中的实现
  * 11.2 PCI 总线的死锁
    * 11.2.1 缓冲管理引发的死锁
    * 11.2.2 数据传送序引发的死锁
  * 11.3 PCI 总线的序
    * 11.3.1 PCI 总线序的通用规则
    * 11.3.2 Dekayed 总线事务的传送规则
    * 11.3.3 PCI 总线事务通过 PCI 桥的顺序
    * 11.3.4 LOCK, Delayed 和 Posted 总线事务间的关系
  * 11.4 PCIe 总线的序
    * 11.4.1 TLP 传送的序
    * 11.4.2 ID-Base Ordering
    * 11.4.3 MSI 报文的序
  * 11.5 小结
* 第 12 章 PCIe 总线的应用
  * 12.1 Capric 卡的工作原理
    * 12.1.1 BAR 空间
    * 12.1.2 Capric 卡的初始化
    * 12.1.3 DMA 写
    * 12.1.4 DMA 读
    * 12.1.5 中断请求
  * 12.2 Capric 卡的数据传递
    * 12.2.1 DMA 写使用的 TLP
    * 12.2.2 DMA 读使用的 TLP
    * 12.2.3 Capric 卡的中断请求
  * 12.3 基于 PCIe 总线的设备驱动
    * 12.3.1 Capric 卡驱动程序的加载与卸载
    * 12.3.2 Capric 卡的初始化与关闭
    * 12.3.3 capric 卡的 DMA 读写操作
    * 12.3.4 Capric 卡的中断处理
    * 12.3.5 存储器地址到 PCI 总线地址的转换
    * 12.3.6 存储器与 Cache 的同步
  * 12.4 Capric 卡的延时与带宽
    * 12.4.1 TLP 的传送开销
    * 12.4.2 PCIe 设备的 DMA 读写延时
    * 12.4.3 Capric 卡的优化
  * 12.5 小结
* 第 13 章 PCIe 总线与虚拟化技术
  * 13.1 IOMMU
    * 13.1.1 IOMMU 的工作原理
    * 13.1.2 IA 处理器的 VT-d
    * 13.1.3 AMD 处理器的 IOMMU
  * 13.2 ATS(Address Translation Services)
    * 13.2.1 TLP 的 AT 字段
    * 13.2.2 地址转换请求
    * 13.2.3 Invaldate ATC
  * 13.3 SR-IOV 与 MR-IOV
    * 13.3.1 SR-IOV 技术
    * 13.3.2 MR-IOV 技术
  * 13.4 小结

第 Ⅲ 篇 Lnux 与 PCI 总线

* 第 14 章 Linux PCI 的初始化过程
  * 14.1 Linux x86 对 PCI 总线的初始化
    * 14.1.1 pcibus_cass_init 与 pci_ driver_init 函数
    * 14.1.2 pci_ arch_init 函数
    * 14.1.3 pci_slot_init 和 pci_subsys_init 函数
    * 14.1.4 与 PCI 总线初始化相关的其他函数
  * 14.2 x86 处理器的 ACPI
    * 14.2.1 ACPI 驱动程序与 AML 解释器
    * 14.2.2 ACPI 表
    * 14.2.3 ACPI 表的使用实例
  * 14.3 基于 ACPI 机制的 Linux PCI 的初始化
    * 14.3.1 基本的准备工作
    * 14.3.2 Lnux PCI 初始化 PCI 总线号
    * 14.3.3 Lnux PCI 检查 PCI 设备使用的 BAR 空间
    * 14.3.4 LnuX PCI 分配 PCI 设备使用的 BAR 寄存器
  * 14.4 Linux PowerPC 如何初始化 PCI 总线树
  * 14.5 小结
* 第 15 章 Linux PCI 的中断处理
  * 15.1 PCI 总线的中断路由
    * 15.1.1 PCI 设备如何获取 irq 号
    * 15.1.2 PCI 中断路由表
    * 15.1.3 PCI 插槽使用的 irq 号
  * 15.2 使用 MSI/MSIX 中断机制申请中断向量
    * 15.2.1 Linux 如何使能 MSI 中断机制
    * 15.2.2 Linux 如何使能 MSI-X 中断机制
  * 15.3 小结


