TimeQuest Timing Analyzer report for film_scanner
Fri May 12 18:13:04 2017
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'ft_clk'
 14. Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|adc_cs'
 15. Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 16. Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'
 17. Slow 1200mV 85C Model Setup: 'clk_100M'
 18. Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'clk_100M'
 20. Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|adc_cs'
 21. Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'
 22. Slow 1200mV 85C Model Hold: 'ft_clk'
 23. Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'ft_clk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Slow 1200mV 85C Model Metastability Summary
 39. Slow 1200mV 0C Model Fmax Summary
 40. Slow 1200mV 0C Model Setup Summary
 41. Slow 1200mV 0C Model Hold Summary
 42. Slow 1200mV 0C Model Recovery Summary
 43. Slow 1200mV 0C Model Removal Summary
 44. Slow 1200mV 0C Model Minimum Pulse Width Summary
 45. Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Setup: 'ft_clk'
 47. Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|adc_cs'
 48. Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 49. Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 50. Slow 1200mV 0C Model Setup: 'clk_100M'
 51. Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 52. Slow 1200mV 0C Model Hold: 'clk_100M'
 53. Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 54. Slow 1200mV 0C Model Hold: 'ft_clk'
 55. Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|adc_cs'
 56. Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'ft_clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Output Enable Times
 68. Minimum Output Enable Times
 69. Output Disable Times
 70. Minimum Output Disable Times
 71. Slow 1200mV 0C Model Metastability Summary
 72. Fast 1200mV 0C Model Setup Summary
 73. Fast 1200mV 0C Model Hold Summary
 74. Fast 1200mV 0C Model Recovery Summary
 75. Fast 1200mV 0C Model Removal Summary
 76. Fast 1200mV 0C Model Minimum Pulse Width Summary
 77. Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 78. Fast 1200mV 0C Model Setup: 'ft_clk'
 79. Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|adc_cs'
 80. Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'
 81. Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'
 82. Fast 1200mV 0C Model Setup: 'clk_100M'
 83. Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 84. Fast 1200mV 0C Model Hold: 'clk_100M'
 85. Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|adc_cs'
 86. Fast 1200mV 0C Model Hold: 'ft_clk'
 87. Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'
 88. Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'ft_clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Output Enable Times
100. Minimum Output Enable Times
101. Output Disable Times
102. Minimum Output Disable Times
103. Fast 1200mV 0C Model Metastability Summary
104. Multicorner Timing Analysis Summary
105. Setup Times
106. Hold Times
107. Clock to Output Times
108. Minimum Clock to Output Times
109. Board Trace Model Assignments
110. Input Transition Times
111. Signal Integrity Metrics (Slow 1200mv 0c Model)
112. Signal Integrity Metrics (Slow 1200mv 85c Model)
113. Signal Integrity Metrics (Fast 1200mv 0c Model)
114. Setup Transfers
115. Hold Transfers
116. Report TCCS
117. Report RSKM
118. Unconstrained Paths
119. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition ;
; Revision Name      ; film_scanner                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; Clock Name                                              ; Type      ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                                    ; Targets                                                     ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+
; ccd_timing:ccd0|adc_cs                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timing:ccd0|adc_cs }                                  ;
; ccd_timing:ccd0|ccd_p1                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ccd_timing:ccd0|ccd_p1 }                                  ;
; clk_100M                                                ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { clk_100M }                                                ;
; dac:dac0|clk_2MHz                                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { dac:dac0|clk_2MHz }                                       ;
; ft_clk                                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                           ; { ft_clk }                                                  ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 12.500 ; 80.0 MHz   ; 0.000 ; 6.250 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; clk_100M ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_80_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------+-----------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                     ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; 217.11 MHz ; 217.11 MHz      ; ft_clk                                                  ;                                                               ;
; 223.21 MHz ; 223.21 MHz      ; ccd_timing:ccd0|adc_cs                                  ;                                                               ;
; 238.04 MHz ; 238.04 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 267.67 MHz ; 267.67 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;                                                               ;
; 357.02 MHz ; 250.0 MHz       ; clk_100M                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 403.71 MHz ; 403.71 MHz      ; dac:dac0|clk_2MHz                                       ;                                                               ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                              ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.952 ; -22.543       ;
; ft_clk                                                  ; -1.805 ; -96.210       ;
; ccd_timing:ccd0|adc_cs                                  ; -1.740 ; -71.346       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.690 ; -16.251       ;
; dac:dac0|clk_2MHz                                       ; -1.477 ; -15.793       ;
; clk_100M                                                ; -0.229 ; -0.229        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.034 ; -0.068        ;
; clk_100M                                                ; 0.215  ; 0.000         ;
; ccd_timing:ccd0|adc_cs                                  ; 0.329  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.343  ; 0.000         ;
; ft_clk                                                  ; 0.344  ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.357  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -161.753      ;
; ccd_timing:ccd0|adc_cs                                  ; -2.174 ; -139.522      ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.579  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.024  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.952 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.656      ;
; -3.951 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.655      ;
; -3.949 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.653      ;
; -3.853 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.554      ;
; -3.851 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.552      ;
; -3.837 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.538      ;
; -3.820 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.521      ;
; -3.819 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.520      ;
; -3.817 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.518      ;
; -3.816 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.520      ;
; -3.815 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.519      ;
; -3.813 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.517      ;
; -3.658 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.362      ;
; -3.657 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.361      ;
; -3.655 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.359      ;
; -3.633 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.334      ;
; -3.632 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.333      ;
; -3.630 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.331      ;
; -3.556 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.260      ;
; -3.555 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.259      ;
; -3.553 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.257      ;
; -3.533 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.234      ;
; -3.532 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.233      ;
; -3.530 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.231      ;
; -3.499 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.200      ;
; -3.497 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.198      ;
; -3.483 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.184      ;
; -3.473 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.177      ;
; -3.472 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.176      ;
; -3.470 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.174      ;
; -3.444 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.145      ;
; -3.435 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.136      ;
; -3.435 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.136      ;
; -3.433 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.134      ;
; -3.432 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.133      ;
; -3.429 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.130      ;
; -3.396 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.097      ;
; -3.394 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.095      ;
; -3.380 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 2.081      ;
; -3.340 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.044      ;
; -3.331 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.035      ;
; -3.328 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 2.032      ;
; -3.257 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.958      ;
; -3.254 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.955      ;
; -3.252 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.953      ;
; -3.248 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.949      ;
; -3.245 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.946      ;
; -3.238 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.939      ;
; -3.204 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.908      ;
; -3.197 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.898      ;
; -3.195 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.896      ;
; -3.195 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.899      ;
; -3.192 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.896      ;
; -3.191 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.892      ;
; -3.157 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.858      ;
; -3.148 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.849      ;
; -3.145 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.846      ;
; -3.094 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.795      ;
; -3.092 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.793      ;
; -3.088 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.789      ;
; -3.046 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.750      ;
; -3.037 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.741      ;
; -3.034 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.738      ;
; -2.952 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.653      ;
; -2.950 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.651      ;
; -2.946 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.734     ; 1.647      ;
; -2.944 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.648      ;
; -2.935 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.639      ;
; -2.932 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.636      ;
; -2.863 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.567      ;
; -2.854 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.558      ;
; -2.851 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.731     ; 1.555      ;
; -0.190 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.637      ;
; -0.190 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.637      ;
; -0.175 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.622      ;
; -0.175 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.187     ; 0.622      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.299  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.133      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.334  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.098      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
; 8.356  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.063     ; 4.076      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.805 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.402      ;
; -1.803 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.400      ;
; -1.803 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.344     ; 1.954      ;
; -1.790 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.344     ; 1.941      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.756 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.035     ; 2.650      ;
; -1.727 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.334     ; 1.888      ;
; -1.727 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.334     ; 1.888      ;
; -1.727 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.334     ; 1.888      ;
; -1.708 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.305      ;
; -1.705 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.869      ;
; -1.705 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.869      ;
; -1.705 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.869      ;
; -1.697 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.332     ; 1.860      ;
; -1.671 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.607      ;
; -1.671 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.607      ;
; -1.662 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.332     ; 1.825      ;
; -1.636 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.568      ;
; -1.636 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.568      ;
; -1.624 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.560      ;
; -1.624 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 2.560      ;
; -1.622 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.201      ; 2.318      ;
; -1.622 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.201      ; 2.318      ;
; -1.622 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.555      ;
; -1.622 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.555      ;
; -1.619 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.216      ;
; -1.615 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.548      ;
; -1.615 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.062     ; 2.548      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.583 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.076     ; 1.936      ;
; -1.578 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.175      ;
; -1.560 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.398     ; 2.157      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.463 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.627      ;
; -1.409 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.259      ; 2.663      ;
; -1.406 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.259      ; 2.660      ;
; -1.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.258      ; 2.645      ;
; -1.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.258      ; 2.642      ;
; -1.371 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.061     ; 2.305      ;
; -1.371 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.010     ; 1.856      ;
; -1.368 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.010     ; 1.853      ;
; -1.353 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.284      ;
; -1.347 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.279      ;
; -1.345 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.061     ; 2.279      ;
; -1.325 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.256      ;
; -1.278 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.446      ;
; -1.277 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.331     ; 1.441      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.434      ;
; -1.265 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.433      ;
; -1.258 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.193      ;
; -1.253 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.327     ; 1.421      ;
; -1.230 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.161      ;
; -1.216 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.151      ;
; -1.216 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.151      ;
; -1.215 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.150      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.214 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.143      ;
; -1.210 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.141      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.207 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.066     ; 2.136      ;
; -1.206 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.073     ; 1.661      ;
; -1.198 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.130      ;
; -1.189 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.063     ; 2.121      ;
; -1.188 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.119      ;
; -1.181 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.112      ;
; -1.181 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.112      ;
; -1.180 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.111      ;
; -1.174 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.109      ;
; -1.172 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.200      ; 1.867      ;
; -1.171 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.060     ; 2.106      ;
; -1.169 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.064     ; 2.100      ;
; -1.169 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.200      ; 1.864      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock                                            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; -1.740 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.024      ; 2.259      ;
; -1.599 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.535      ;
; -1.599 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.535      ;
; -1.593 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.027      ; 2.115      ;
; -1.584 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.518      ;
; -1.560 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.062     ; 2.493      ;
; -1.560 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.062     ; 2.493      ;
; -1.507 ; ccd_timing:ccd0|adc_data[15]                                                                                         ; ccd_timing:ccd0|pix_data[15]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.644      ; 3.566      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.504 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.438      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.431      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.499 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.841      ;
; -1.492 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.426      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.419      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.488 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.341      ; 2.324      ;
; -1.481 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.153     ; 1.823      ;
; -1.462 ; ccd_timing:ccd0|adc_data[10]                                                                                         ; ccd_timing:ccd0|pix_data[10]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.641      ; 3.518      ;
; -1.455 ; ccd_timing:ccd0|adc_data[9]                                                                                          ; ccd_timing:ccd0|pix_data[9]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.643      ; 3.513      ;
; -1.454 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.385      ;
; -1.451 ; ccd_timing:ccd0|adc_data[8]                                                                                          ; ccd_timing:ccd0|pix_data[8]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.644      ; 3.510      ;
; -1.442 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.345      ; 2.282      ;
; -1.424 ; ccd_timing:ccd0|adc_data[14]                                                                                         ; ccd_timing:ccd0|pix_data[14]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.641      ; 3.480      ;
; -1.419 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.151     ; 1.763      ;
; -1.417 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.354      ;
; -1.417 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.151     ; 1.761      ;
; -1.415 ; ccd_timing:ccd0|adc_data[13]                                                                                         ; ccd_timing:ccd0|pix_data[13]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.641      ; 3.471      ;
; -1.396 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.262      ; 2.686      ;
; -1.396 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.262      ; 2.686      ;
; -1.394 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.267      ; 2.689      ;
; -1.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.259      ; 2.679      ;
; -1.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.259      ; 2.679      ;
; -1.390 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.264      ; 2.682      ;
; -1.386 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.170      ; 2.084      ;
; -1.386 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.170      ; 2.084      ;
; -1.384 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.175      ; 2.087      ;
; -1.383 ; ccd_timing:ccd0|adc_data[12]                                                                                         ; ccd_timing:ccd0|pix_data[12]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.641      ; 3.439      ;
; -1.376 ; ccd_timing:ccd0|adc_data[11]                                                                                         ; ccd_timing:ccd0|pix_data[11]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.642      ; 3.433      ;
; -1.361 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.064     ; 2.292      ;
; -1.345 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.281      ;
; -1.345 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.281      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.344      ; 2.180      ;
; -1.316 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.253      ;
; -1.313 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.658      ;
; -1.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.246      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.237      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.300 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.150     ; 1.645      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.061     ; 2.230      ;
; -1.295 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.348      ; 2.138      ;
; -1.287 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.223      ;
; -1.286 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.059     ; 2.222      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                            ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.690 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.623      ;
; -1.643 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.576      ;
; -1.603 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.536      ;
; -1.537 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.470      ;
; -1.520 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.453      ;
; -1.512 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.445      ;
; -1.455 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.388      ;
; -1.455 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.388      ;
; -1.389 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.322      ;
; -1.382 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.315      ;
; -1.373 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.306      ;
; -1.368 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.023      ; 1.886      ;
; -1.339 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.272      ;
; -1.308 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.241      ;
; -1.294 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.227      ;
; -1.290 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.223      ;
; -1.269 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.205      ;
; -1.264 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.779      ;
; -1.237 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.170      ;
; -1.236 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.751      ;
; -1.232 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.023      ; 1.750      ;
; -1.223 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.156      ;
; -1.206 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.139      ;
; -1.206 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.139      ;
; -1.202 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.135      ;
; -1.202 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.135      ;
; -1.201 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.134      ;
; -1.200 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.133      ;
; -1.190 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.121      ;
; -1.186 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.119      ;
; -1.157 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.093      ;
; -1.151 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.084      ;
; -1.150 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.081      ;
; -1.147 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.083      ;
; -1.146 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.082      ;
; -1.144 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.077      ;
; -1.133 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.069      ;
; -1.133 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.064      ;
; -1.114 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.045      ;
; -1.104 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 2.037      ;
; -1.100 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.036      ;
; -1.098 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.034      ;
; -1.097 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 2.033      ;
; -1.074 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 2.005      ;
; -1.074 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.023      ; 1.592      ;
; -1.068 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.999      ;
; -1.067 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.998      ;
; -1.049 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.982      ;
; -1.049 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.564      ;
; -1.043 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.558      ;
; -1.041 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.974      ;
; -1.034 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.965      ;
; -1.031 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.967      ;
; -1.028 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.959      ;
; -1.017 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.948      ;
; -1.014 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.947      ;
; -0.998 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.929      ;
; -0.986 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.917      ;
; -0.975 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.911      ;
; -0.972 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.023      ; 1.490      ;
; -0.964 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.900      ;
; -0.962 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.895      ;
; -0.962 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.898      ;
; -0.961 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.892      ;
; -0.961 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.897      ;
; -0.958 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.889      ;
; -0.952 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.883      ;
; -0.951 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.882      ;
; -0.949 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.464      ;
; -0.945 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.876      ;
; -0.924 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.860      ;
; -0.918 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.849      ;
; -0.914 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.847      ;
; -0.912 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.843      ;
; -0.901 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.832      ;
; -0.899 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.832      ;
; -0.898 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.829      ;
; -0.889 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.822      ;
; -0.889 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.023      ; 1.407      ;
; -0.879 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.810      ;
; -0.873 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.809      ;
; -0.870 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.801      ;
; -0.865 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.798      ;
; -0.865 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.798      ;
; -0.861 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.794      ;
; -0.859 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.792      ;
; -0.845 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.776      ;
; -0.835 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.766      ;
; -0.829 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.760      ;
; -0.806 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.742      ;
; -0.804 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.740      ;
; -0.803 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.739      ;
; -0.792 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.059     ; 1.728      ;
; -0.782 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.713      ;
; -0.763 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.694      ;
; -0.754 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.064     ; 1.685      ;
; -0.753 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.020      ; 1.268      ;
; -0.741 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.674      ;
; -0.717 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.062     ; 1.650      ;
; -0.704 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.061     ; 1.638      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.477 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.769      ;
; -1.357 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.281      ;
; -1.351 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.643      ;
; -1.344 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.636      ;
; -1.273 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.197      ;
; -1.265 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.189      ;
; -1.239 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 2.180      ;
; -1.232 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.424     ; 1.803      ;
; -1.223 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.515      ;
; -1.215 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 2.156      ;
; -1.215 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 2.156      ;
; -1.213 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.505      ;
; -1.196 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.120      ;
; -1.186 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.110      ;
; -1.172 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.424     ; 1.743      ;
; -1.155 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.088      ;
; -1.153 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 2.436      ;
; -1.150 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.083      ;
; -1.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.087 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.020      ;
; -1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.008      ;
; -1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.008      ;
; -1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.008      ;
; -1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.008      ;
; -1.084 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.008      ;
; -1.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.082 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 2.015      ;
; -1.079 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 2.003      ;
; -1.052 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.976      ;
; -1.052 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.976      ;
; -1.052 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.976      ;
; -1.052 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.976      ;
; -1.052 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.976      ;
; -1.050 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.974      ;
; -1.050 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.974      ;
; -1.050 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.974      ;
; -1.050 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.974      ;
; -1.050 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.974      ;
; -1.043 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.976      ;
; -1.033 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.325      ;
; -1.025 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.958      ;
; -1.024 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.965      ;
; -1.020 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.953      ;
; -1.020 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.953      ;
; -1.020 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.953      ;
; -1.020 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.953      ;
; -1.020 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.953      ;
; -0.989 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.922      ;
; -0.978 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.911      ;
; -0.978 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.911      ;
; -0.975 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.908      ;
; -0.975 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.908      ;
; -0.967 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.891      ;
; -0.947 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.888      ;
; -0.929 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.862      ;
; -0.925 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.866      ;
; -0.914 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.838      ;
; -0.908 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.832      ;
; -0.901 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.842      ;
; -0.887 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.811      ;
; -0.836 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.769      ;
; -0.835 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.776      ;
; -0.812 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.753      ;
; -0.803 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.727      ;
; -0.801 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 2.093      ;
; -0.743 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.675      ;
; -0.734 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.667      ;
; -0.724 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.424     ; 1.295      ;
; -0.721 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.653      ;
; -0.713 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.424     ; 1.284      ;
; -0.710 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.651      ;
; -0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.639      ;
; -0.706 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.639      ;
; -0.697 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.062     ; 1.630      ;
; -0.691 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.974      ;
; -0.663 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.587      ;
; -0.620 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.297      ; 1.912      ;
; -0.618 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.288      ; 1.901      ;
; -0.609 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.533      ;
; -0.590 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.522      ;
; -0.586 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.518      ;
; -0.575 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.499      ;
; -0.568 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.500      ;
; -0.539 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.071     ; 1.463      ;
; -0.535 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.054     ; 1.476      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_100M'                                                                                                   ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.229 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.940      ; 2.853      ;
; 0.343  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.940      ; 2.781      ;
; 7.199  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.732      ;
; 7.222  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.709      ;
; 7.414  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.517      ;
; 7.512  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.419      ;
; 7.700  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.231      ;
; 7.774  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.157      ;
; 7.813  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.118      ;
; 7.813  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.118      ;
; 7.816  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.115      ;
; 7.897  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.034      ;
; 7.930  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 2.001      ;
; 8.045  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.886      ;
; 8.373  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.558      ;
; 8.425  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.506      ;
; 8.499  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.432      ;
; 8.499  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.432      ;
; 8.507  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.424      ;
; 8.543  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.388      ;
; 8.603  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.328      ;
; 8.615  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.316      ;
; 8.789  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 1.142      ;
; 8.938  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.993      ;
; 8.961  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.970      ;
; 8.969  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.962      ;
; 9.212  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.064     ; 0.719      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.034 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.577      ;
; -0.034 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.155      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.342  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[8]       ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[9]       ; ccd_timing:ccd0|adc_data[9]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[10]      ; ccd_timing:ccd0|adc_data[10]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[11]      ; ccd_timing:ccd0|adc_data[11]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[12]      ; ccd_timing:ccd0|adc_data[12]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[13]      ; ccd_timing:ccd0|adc_data[13]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[14]      ; ccd_timing:ccd0|adc_data[14]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|adc_data[15]      ; ccd_timing:ccd0|adc_data[15]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.395  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.616      ;
; 0.403  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.623      ;
; 0.564  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.784      ;
; 0.566  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.801      ;
; 0.567  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.787      ;
; 0.573  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.574  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.794      ;
; 0.577  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.798      ;
; 0.578  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.799      ;
; 0.578  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.798      ;
; 0.581  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.802      ;
; 0.582  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.802      ;
; 0.583  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.803      ;
; 0.584  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.805      ;
; 0.586  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.807      ;
; 0.588  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.173      ;
; 0.594  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.829      ;
; 0.599  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.820      ;
; 0.602  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.823      ;
; 0.624  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.859      ;
; 0.638  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.873      ;
; 0.646  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.881      ;
; 0.652  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.887      ;
; 0.688  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.273      ;
; 0.718  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.303      ;
; 0.721  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.306      ;
; 0.742  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.327      ;
; 0.747  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.982      ;
; 0.785  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.370      ;
; 0.789  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.374      ;
; 0.839  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.059      ;
; 0.841  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.061      ;
; 0.847  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.067      ;
; 0.852  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.073      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.073      ;
; 0.855  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.075      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.080      ;
; 0.860  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.081      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.082      ;
; 0.865  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.086      ;
; 0.865  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.085      ;
; 0.867  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.087      ;
; 0.868  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.089      ;
; 0.869  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.089      ;
; 0.870  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.105      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.091      ;
; 0.871  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.091      ;
; 0.872  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.093      ;
; 0.874  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.095      ;
; 0.877  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.112      ;
; 0.886  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.107      ;
; 0.888  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.473      ;
; 0.888  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.109      ;
; 0.899  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.484      ;
; 0.919  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.118      ;
; 0.920  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.505      ;
; 0.947  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.146      ;
; 0.949  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.169      ;
; 0.951  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.171      ;
; 0.951  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.171      ;
; 0.953  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.173      ;
; 0.954  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.539      ;
; 0.957  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.177      ;
; 0.962  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.183      ;
; 0.965  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.185      ;
; 0.967  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.187      ;
; 0.969  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.190      ;
; 0.970  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.191      ;
; 0.971  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.192      ;
; 0.972  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.193      ;
; 0.977  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.197      ;
; 0.979  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.199      ;
; 0.980  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.201      ;
; 0.981  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.201      ;
; 0.984  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 1.183      ;
; 0.984  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.205      ;
; 0.986  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.207      ;
; 0.998  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.219      ;
; 1.000  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.221      ;
; 1.034  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.619      ;
; 1.060  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.043      ; 1.260      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_100M'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.215 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 2.016      ; 2.617      ;
; 0.359 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.580      ;
; 0.390 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.611      ;
; 0.555 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.776      ;
; 0.558 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.779      ;
; 0.595 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 0.816      ;
; 0.738 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 2.016      ; 2.640      ;
; 0.811 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.032      ;
; 0.812 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.033      ;
; 0.829 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.050      ;
; 0.847 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.068      ;
; 0.849 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.070      ;
; 0.877 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.098      ;
; 0.912 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.133      ;
; 0.947 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.168      ;
; 1.027 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.248      ;
; 1.033 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.254      ;
; 1.047 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.268      ;
; 1.085 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.306      ;
; 1.086 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.307      ;
; 1.157 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.378      ;
; 1.221 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.442      ;
; 1.491 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 1.712      ;
; 2.015 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.236      ;
; 2.115 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.336      ;
; 2.244 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.465      ;
; 2.289 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.064      ; 2.510      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.329 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.381      ; 0.897      ;
; 0.346 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.381      ; 0.914      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.577      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.594      ;
; 0.376 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.595      ;
; 0.376 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.595      ;
; 0.401 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.619      ;
; 0.475 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.693      ;
; 0.510 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.063      ; 0.730      ;
; 0.515 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.734      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[1]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.737      ;
; 0.519 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.738      ;
; 0.519 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.738      ;
; 0.532 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.750      ;
; 0.535 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.753      ;
; 0.536 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.754      ;
; 0.538 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.756      ;
; 0.542 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.758      ;
; 0.547 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.381      ; 1.115      ;
; 0.547 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.766      ;
; 0.550 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.384      ; 1.121      ;
; 0.550 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[9]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.064      ; 0.771      ;
; 0.551 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[3]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[0]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.771      ;
; 0.555 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.773      ;
; 0.557 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.775      ;
; 0.571 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.787      ;
; 0.583 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.799      ;
; 0.583 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.802      ;
; 0.583 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.801      ;
; 0.585 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.804      ;
; 0.594 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.813      ;
; 0.649 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.867      ;
; 0.659 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.875      ;
; 0.662 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.878      ;
; 0.677 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.062      ; 0.896      ;
; 0.679 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[8]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.064      ; 0.900      ;
; 0.680 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.898      ;
; 0.689 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.907      ;
; 0.691 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.907      ;
; 0.702 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.059      ; 0.918      ;
; 0.704 ; ccd_timing:ccd0|pix_data[8]                                                                                          ; usb_ft232h:usb0|txf_wrdata[0]                                                                                        ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; -0.500       ; 0.483      ; 0.864      ;
; 0.709 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.058      ; 0.924      ;
; 0.710 ; ccd_timing:ccd0|pix_data[9]                                                                                          ; usb_ft232h:usb0|txf_wrdata[1]                                                                                        ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; -0.500       ; 0.483      ; 0.870      ;
; 0.711 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[5]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.061      ; 0.929      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.343 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.577      ;
; 0.413 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.632      ;
; 0.583 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.802      ;
; 0.593 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.812      ;
; 0.596 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.181      ;
; 0.608 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.827      ;
; 0.626 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.846      ;
; 0.637 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.856      ;
; 0.682 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.267      ;
; 0.686 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.428      ; 1.271      ;
; 0.689 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.909      ;
; 0.728 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.947      ;
; 0.757 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 0.976      ;
; 0.821 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.041      ;
; 0.832 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.060      ;
; 0.841 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.061      ;
; 0.857 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.076      ;
; 0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.094      ;
; 0.877 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.096      ;
; 0.877 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.096      ;
; 0.881 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.100      ;
; 0.883 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.102      ;
; 0.901 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.120      ;
; 0.916 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.136      ;
; 0.918 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.138      ;
; 0.931 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.151      ;
; 0.936 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.156      ;
; 0.942 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.162      ;
; 0.959 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.179      ;
; 0.967 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.186      ;
; 0.967 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.560      ;
; 0.970 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.563      ;
; 0.987 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.206      ;
; 0.989 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.208      ;
; 1.003 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.222      ;
; 1.020 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.239      ;
; 1.034 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.245      ;
; 1.045 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.638      ;
; 1.061 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.289      ;
; 1.081 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.300      ;
; 1.113 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.332      ;
; 1.115 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.334      ;
; 1.122 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.333      ;
; 1.125 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.353      ;
; 1.128 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.356      ;
; 1.140 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.285     ; 1.012      ;
; 1.141 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.369      ;
; 1.152 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.363      ;
; 1.160 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.753      ;
; 1.193 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.412      ;
; 1.193 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.412      ;
; 1.194 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.405      ;
; 1.201 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.420      ;
; 1.218 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.811      ;
; 1.236 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.447      ;
; 1.236 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.447      ;
; 1.236 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.447      ;
; 1.236 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.447      ;
; 1.236 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.447      ;
; 1.240 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.285     ; 1.112      ;
; 1.257 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.468      ;
; 1.281 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.285     ; 1.153      ;
; 1.314 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.542      ;
; 1.317 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.910      ;
; 1.330 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.541      ;
; 1.331 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.542      ;
; 1.341 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.560      ;
; 1.353 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.946      ;
; 1.370 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.581      ;
; 1.405 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.436      ; 1.998      ;
; 1.408 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.619      ;
; 1.408 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.636      ;
; 1.426 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.637      ;
; 1.427 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.655      ;
; 1.451 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.670      ;
; 1.453 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.664      ;
; 1.459 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.670      ;
; 1.459 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.670      ;
; 1.459 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.670      ;
; 1.459 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.670      ;
; 1.459 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.670      ;
; 1.474 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.693      ;
; 1.514 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.733      ;
; 1.514 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.733      ;
; 1.514 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.733      ;
; 1.522 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.750      ;
; 1.533 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.761      ;
; 1.557 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.776      ;
; 1.572 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.791      ;
; 1.581 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.071      ; 1.809      ;
; 1.586 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.797      ;
; 1.587 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.062      ; 1.806      ;
; 1.637 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.054      ; 1.848      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                                      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|error                                                                                                ; usb_ft232h:usb0|error                                                                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.369 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.589      ;
; 0.371 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.592      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.594      ;
; 0.386 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.606      ;
; 0.389 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.609      ;
; 0.394 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; ft_clk       ; ft_clk      ; 0.000        ; 0.315      ; 0.896      ;
; 0.396 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.616      ;
; 0.398 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.619      ;
; 0.411 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.631      ;
; 0.422 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.642      ;
; 0.425 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.645      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.397      ; 1.019      ;
; 0.489 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.709      ;
; 0.492 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.712      ;
; 0.500 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.064      ; 0.721      ;
; 0.501 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.721      ;
; 0.511 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.731      ;
; 0.512 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.732      ;
; 0.514 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.734      ;
; 0.514 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.734      ;
; 0.515 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.735      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.054      ; 0.728      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.737      ;
; 0.517 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.737      ;
; 0.518 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.738      ;
; 0.519 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.062      ; 0.738      ;
; 0.525 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.064      ; 0.746      ;
; 0.531 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.751      ;
; 0.551 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.771      ;
; 0.564 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.784      ;
; 0.573 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.806      ;
; 0.573 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.793      ;
; 0.575 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.076      ; 0.808      ;
; 0.592 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.812      ;
; 0.597 ; usb_ft232h:usb0|usb_wr_n_o                                                                                           ; usb_ft232h:usb0|error                                                                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.063      ; 0.817      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                               ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.357 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.063      ; 0.577      ;
; 0.561 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 0.779      ;
; 0.563 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 0.781      ;
; 0.571 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 0.789      ;
; 0.697 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 0.915      ;
; 0.835 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.053      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.068      ;
; 0.852 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.070      ;
; 0.852 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.070      ;
; 0.945 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.163      ;
; 0.947 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.165      ;
; 0.962 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.182      ;
; 0.972 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.061      ; 1.190      ;
; 0.989 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.208      ;
; 1.012 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.147      ; 0.836      ;
; 1.035 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.251      ;
; 1.097 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.313      ;
; 1.115 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.331      ;
; 1.127 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.346      ;
; 1.145 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.361      ;
; 1.147 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.363      ;
; 1.195 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.411      ;
; 1.204 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.423      ;
; 1.207 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.423      ;
; 1.209 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.425      ;
; 1.211 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.427      ;
; 1.216 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.437      ;
; 1.218 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.439      ;
; 1.222 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.443      ;
; 1.222 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.443      ;
; 1.225 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.441      ;
; 1.227 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.443      ;
; 1.238 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.457      ;
; 1.241 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.460      ;
; 1.249 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.468      ;
; 1.250 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.469      ;
; 1.251 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.470      ;
; 1.253 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.472      ;
; 1.257 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.473      ;
; 1.259 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.475      ;
; 1.262 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.478      ;
; 1.283 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.504      ;
; 1.285 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.506      ;
; 1.289 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.510      ;
; 1.289 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.510      ;
; 1.295 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.147      ; 1.119      ;
; 1.301 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.517      ;
; 1.307 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.523      ;
; 1.319 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.535      ;
; 1.321 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.537      ;
; 1.323 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.539      ;
; 1.337 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.553      ;
; 1.339 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.560      ;
; 1.339 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.555      ;
; 1.349 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.568      ;
; 1.356 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.575      ;
; 1.357 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.576      ;
; 1.358 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.577      ;
; 1.359 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.578      ;
; 1.372 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.588      ;
; 1.374 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.590      ;
; 1.386 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.607      ;
; 1.388 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.609      ;
; 1.392 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.613      ;
; 1.392 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.613      ;
; 1.406 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.627      ;
; 1.413 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.629      ;
; 1.419 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.635      ;
; 1.428 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.647      ;
; 1.429 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.648      ;
; 1.430 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.649      ;
; 1.432 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.651      ;
; 1.433 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.649      ;
; 1.435 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.651      ;
; 1.440 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.149      ; 1.266      ;
; 1.455 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.674      ;
; 1.484 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.700      ;
; 1.486 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.059      ; 1.702      ;
; 1.496 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.717      ;
; 1.502 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.721      ;
; 1.504 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.723      ;
; 1.508 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.727      ;
; 1.508 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.727      ;
; 1.509 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.730      ;
; 1.509 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.728      ;
; 1.514 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.733      ;
; 1.521 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.742      ;
; 1.529 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.748      ;
; 1.530 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.149      ; 1.356      ;
; 1.531 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.147      ; 1.355      ;
; 1.545 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.147      ; 1.369      ;
; 1.547 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.768      ;
; 1.553 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.774      ;
; 1.553 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.064      ; 1.774      ;
; 1.560 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.062      ; 1.779      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                              ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ft_clk ; Rise       ; ft_clk                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'                                                                                                                                              ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[10]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[11]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[12]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[13]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[14]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[15]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[8]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[9]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[4] ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                              ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.213  ; 0.429        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.386  ; 0.570        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_100M'                                                                                                ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.579 ; 4.763        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.740 ; 4.740        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.748 ; 4.748        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.769 ; 4.769        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.020 ; 5.236        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.230 ; 5.230        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.239 ; 5.239        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.240 ; 5.240        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.252 ; 5.252        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.259 ; 5.259        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs            ;
; 6.024 ; 6.240        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1            ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]      ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]      ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]      ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]      ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]       ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk          ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs            ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]   ;
; 6.029 ; 6.245        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]   ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]      ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]      ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp            ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]       ;
; 6.030 ; 6.246        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]       ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh            ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000 ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001 ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010 ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011 ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100 ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop              ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh            ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000 ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001 ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010 ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011 ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100 ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop              ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]      ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]      ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp            ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]       ;
; 6.068 ; 6.252        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]       ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]      ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]      ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]      ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]      ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]       ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk          ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs            ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]   ;
; 6.069 ; 6.253        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]   ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs            ;
; 6.074 ; 6.258        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1            ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                   ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk        ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk        ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk        ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk        ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk        ;
; 6.208 ; 6.208        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                     ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[11]|clk             ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[15]|clk             ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[8]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                   ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk              ;
; 6.230 ; 6.230        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk              ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[10]|clk             ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[12]|clk             ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[13]|clk             ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[14]|clk             ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[9]|clk              ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                 ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                   ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk          ;
; 6.231 ; 6.231        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; 3.678 ; 4.219 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 3.491 ; 4.009 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 2.051 ; 2.571 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; 4.569 ; 5.155 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; -1.734 ; -2.233 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -1.630 ; -2.141 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -1.654 ; -2.176 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; -3.632 ; -4.182 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 3.445 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 3.511 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 4.378 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.378 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.485 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 4.485 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 6.432 ; 6.529 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 6.363 ; 6.442 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 9.221 ; 9.573 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 8.570 ; 8.843 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 6.264 ; 6.251 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 6.262 ; 6.237 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 6.098 ; 6.087 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 8.570 ; 8.843 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 6.077 ; 6.090 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 6.125 ; 6.117 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 6.359 ; 6.335 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 6.173 ; 6.154 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 5.861 ; 5.863 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 5.937 ; 5.990 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 4.340 ; 4.414 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 4.816 ; 4.884 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 4.861 ; 4.884 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 5.006 ; 5.082 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 3.337 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 3.400 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 4.235 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.235 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.337 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 4.337 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 6.200 ; 6.294 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 6.135 ; 6.211 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 8.972 ; 9.321 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 5.896 ; 5.904 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 6.082 ; 6.069 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 6.080 ; 6.056 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 5.916 ; 5.904 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 8.389 ; 8.661 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 5.896 ; 5.907 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 5.942 ; 5.933 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 6.166 ; 6.143 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 5.988 ; 5.969 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 5.672 ; 5.673 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 5.745 ; 5.795 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 3.868 ; 3.939 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 4.328 ; 4.392 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 4.371 ; 4.392 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 4.510 ; 4.582 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.807 ; 5.760 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.971 ; 5.928 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.971 ; 5.928 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.807 ; 5.760 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.284 ; 8.526 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.832 ; 5.785 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.832 ; 5.785 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.864 ; 5.817 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.844 ; 5.797 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.619 ; 5.572 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.783 ; 5.740 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.783 ; 5.740 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.619 ; 5.572 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.097 ; 8.339 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.643 ; 5.596 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.643 ; 5.596 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.674 ; 5.627 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.654 ; 5.607 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.806     ; 5.853     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.973     ; 6.016     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.973     ; 6.016     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.806     ; 5.853     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.572     ; 8.330     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.827     ; 5.874     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.827     ; 5.874     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.843     ; 5.890     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.820     ; 5.867     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.616     ; 5.663     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.784     ; 5.827     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.784     ; 5.827     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.616     ; 5.663     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 8.382     ; 8.140     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.636     ; 5.683     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.636     ; 5.683     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.652     ; 5.699     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.630     ; 5.677     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                      ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
; 238.78 MHz ; 238.78 MHz      ; ft_clk                                                  ;                                                               ;
; 243.31 MHz ; 243.31 MHz      ; ccd_timing:ccd0|adc_cs                                  ;                                                               ;
; 266.03 MHz ; 266.03 MHz      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 293.43 MHz ; 293.43 MHz      ; ccd_timing:ccd0|ccd_p1                                  ;                                                               ;
; 393.86 MHz ; 250.0 MHz       ; clk_100M                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 452.69 MHz ; 452.69 MHz      ; dac:dac0|clk_2MHz                                       ;                                                               ;
+------------+-----------------+---------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.414 ; -19.127       ;
; ft_clk                                                  ; -1.594 ; -79.983       ;
; ccd_timing:ccd0|adc_cs                                  ; -1.555 ; -59.941       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.409 ; -13.214       ;
; dac:dac0|clk_2MHz                                       ; -1.209 ; -12.661       ;
; clk_100M                                                ; -0.156 ; -0.156        ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.135 ; -0.270        ;
; clk_100M                                                ; 0.209  ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.298  ; 0.000         ;
; ft_clk                                                  ; 0.298  ; 0.000         ;
; ccd_timing:ccd0|adc_cs                                  ; 0.312  ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.312  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -161.674      ;
; ccd_timing:ccd0|adc_cs                                  ; -2.174 ; -139.522      ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.589  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.009  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -3.414 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.411      ;
; -3.412 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.409      ;
; -3.404 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.401      ;
; -3.297 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.294      ;
; -3.295 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.292      ;
; -3.291 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.285      ;
; -3.290 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.284      ;
; -3.289 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.283      ;
; -3.288 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.282      ;
; -3.287 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.284      ;
; -3.284 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.278      ;
; -3.281 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.275      ;
; -3.164 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.161      ;
; -3.162 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.159      ;
; -3.154 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.151      ;
; -3.133 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.127      ;
; -3.131 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.125      ;
; -3.123 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.117      ;
; -3.069 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.066      ;
; -3.067 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.064      ;
; -3.059 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 2.056      ;
; -3.038 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.032      ;
; -3.036 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.030      ;
; -3.028 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 2.022      ;
; -2.978 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.975      ;
; -2.976 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.973      ;
; -2.974 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.968      ;
; -2.972 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.966      ;
; -2.968 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.965      ;
; -2.968 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.962      ;
; -2.952 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.946      ;
; -2.952 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.946      ;
; -2.949 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.943      ;
; -2.915 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.909      ;
; -2.905 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.899      ;
; -2.901 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.895      ;
; -2.890 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.884      ;
; -2.888 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.882      ;
; -2.884 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.878      ;
; -2.847 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.844      ;
; -2.847 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.844      ;
; -2.844 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.841      ;
; -2.794 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.788      ;
; -2.794 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.788      ;
; -2.791 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.785      ;
; -2.757 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.751      ;
; -2.755 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.749      ;
; -2.751 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.745      ;
; -2.730 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.727      ;
; -2.730 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.727      ;
; -2.727 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.724      ;
; -2.707 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.701      ;
; -2.699 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.693      ;
; -2.699 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.693      ;
; -2.697 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.691      ;
; -2.696 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.690      ;
; -2.693 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.687      ;
; -2.623 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.617      ;
; -2.613 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.607      ;
; -2.609 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.603      ;
; -2.597 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.594      ;
; -2.597 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.594      ;
; -2.594 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.591      ;
; -2.502 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.499      ;
; -2.502 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.499      ;
; -2.499 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.496      ;
; -2.490 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.484      ;
; -2.480 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.474      ;
; -2.476 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.441     ; 1.470      ;
; -2.413 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.410      ;
; -2.413 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.410      ;
; -2.410 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.438     ; 1.407      ;
; -0.022 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.562      ;
; -0.022 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.562      ;
; -0.018 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.558      ;
; -0.018 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.075     ; 0.558      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.741  ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.698      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.751  ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.688      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
; 8.788  ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.056     ; 3.651      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.594 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.322     ; 1.767      ;
; -1.570 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.322     ; 1.743      ;
; -1.525 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.313     ; 1.707      ;
; -1.525 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.313     ; 1.707      ;
; -1.525 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.313     ; 1.707      ;
; -1.509 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 2.138      ;
; -1.508 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 2.137      ;
; -1.497 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.683      ;
; -1.497 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.683      ;
; -1.497 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.683      ;
; -1.478 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.310     ; 1.663      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.476 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.033     ; 2.381      ;
; -1.455 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.310     ; 1.640      ;
; -1.422 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 2.051      ;
; -1.409 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.052     ; 2.352      ;
; -1.409 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.052     ; 2.352      ;
; -1.387 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.196      ; 2.078      ;
; -1.387 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.196      ; 2.078      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.382 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.087     ; 1.733      ;
; -1.381 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.320      ;
; -1.381 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.320      ;
; -1.372 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 2.001      ;
; -1.366 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.306      ;
; -1.366 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.306      ;
; -1.364 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.304      ;
; -1.364 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.055     ; 2.304      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.052     ; 2.284      ;
; -1.341 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.052     ; 2.284      ;
; -1.321 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 1.950      ;
; -1.295 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.366     ; 1.924      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.283 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.469      ;
; -1.178 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.013     ; 1.660      ;
; -1.176 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.013     ; 1.658      ;
; -1.140 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.241      ; 2.376      ;
; -1.138 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.241      ; 2.374      ;
; -1.137 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.240      ; 2.372      ;
; -1.135 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.240      ; 2.370      ;
; -1.118 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.054     ; 2.059      ;
; -1.108 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.295      ;
; -1.104 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.290      ;
; -1.101 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 2.039      ;
; -1.095 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.054     ; 2.036      ;
; -1.093 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 2.032      ;
; -1.093 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.280      ;
; -1.084 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.271      ;
; -1.076 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 2.014      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.256      ;
; -1.059 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.085     ; 1.494      ;
; -1.012 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.950      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.009 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.945      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.949      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.007 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.059     ; 1.943      ;
; -1.004 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.946      ;
; -0.999 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.941      ;
; -0.993 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.309     ; 1.179      ;
; -0.993 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 1.932      ;
; -0.985 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.195      ; 1.675      ;
; -0.982 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.195      ; 1.672      ;
; -0.981 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.056     ; 1.920      ;
; -0.981 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.053     ; 1.923      ;
; -0.979 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.917      ;
; -0.976 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.914      ;
; -0.967 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.905      ;
; -0.967 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.057     ; 1.905      ;
; -0.960 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.308     ; 1.147      ;
; -0.960 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.192      ; 1.647      ;
; -0.960 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 0.500        ; 0.192      ; 1.647      ;
; -0.960 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; 0.192      ; 1.647      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock                                            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; -1.555 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.001      ; 2.051      ;
; -1.445 ; ccd_timing:ccd0|adc_data[15]                                                                                         ; ccd_timing:ccd0|pix_data[15]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.371      ; 3.231      ;
; -1.433 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.004      ; 1.932      ;
; -1.386 ; ccd_timing:ccd0|adc_data[8]                                                                                          ; ccd_timing:ccd0|pix_data[8]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.371      ; 3.172      ;
; -1.378 ; ccd_timing:ccd0|adc_data[9]                                                                                          ; ccd_timing:ccd0|pix_data[9]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.371      ; 3.164      ;
; -1.349 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.292      ;
; -1.349 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.292      ;
; -1.335 ; ccd_timing:ccd0|adc_data[11]                                                                                         ; ccd_timing:ccd0|pix_data[11]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.369      ; 3.119      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.335 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.281      ; 2.111      ;
; -1.323 ; ccd_timing:ccd0|adc_data[10]                                                                                         ; ccd_timing:ccd0|pix_data[10]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.369      ; 3.107      ;
; -1.313 ; ccd_timing:ccd0|adc_data[13]                                                                                         ; ccd_timing:ccd0|pix_data[13]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.369      ; 3.097      ;
; -1.309 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.249      ;
; -1.309 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.249      ;
; -1.303 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.243      ;
; -1.301 ; ccd_timing:ccd0|adc_data[14]                                                                                         ; ccd_timing:ccd0|pix_data[14]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.369      ; 3.085      ;
; -1.289 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.285      ; 2.069      ;
; -1.280 ; ccd_timing:ccd0|adc_data[12]                                                                                         ; ccd_timing:ccd0|pix_data[12]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.369      ; 3.064      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.273 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.651      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.206      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.198      ;
; -1.244 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.055     ; 2.184      ;
; -1.243 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.117     ; 1.621      ;
; -1.239 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.176      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.213 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.284      ; 1.992      ;
; -1.188 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.114     ; 1.569      ;
; -1.187 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.114     ; 1.568      ;
; -1.185 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.122      ;
; -1.167 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.288      ; 1.950      ;
; -1.165 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.167      ; 1.852      ;
; -1.165 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.167      ; 1.852      ;
; -1.164 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.171      ; 1.855      ;
; -1.158 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.229      ; 2.407      ;
; -1.158 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.233      ; 2.411      ;
; -1.158 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.229      ; 2.407      ;
; -1.153 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.226      ; 2.399      ;
; -1.153 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.230      ; 2.403      ;
; -1.153 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.226      ; 2.399      ;
; -1.151 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.095      ;
; -1.125 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.068      ;
; -1.125 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.068      ;
; -1.101 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.058     ; 2.038      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.099 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.481      ;
; -1.098 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.113     ; 1.480      ;
; -1.077 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.021      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.074 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.051     ; 2.018      ;
; -1.072 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.013      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.069 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.054     ; 2.010      ;
; -1.063 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.006      ;
; -1.062 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.052     ; 2.005      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.409 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.349      ;
; -1.319 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.259      ;
; -1.294 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.234      ;
; -1.275 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.215      ;
; -1.247 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.187      ;
; -1.212 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.152      ;
; -1.207 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.147      ;
; -1.204 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.003     ; 1.696      ;
; -1.199 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.139      ;
; -1.140 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.080      ;
; -1.135 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.075      ;
; -1.122 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.062      ;
; -1.107 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.047      ;
; -1.105 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.594      ;
; -1.087 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.003     ; 1.579      ;
; -1.081 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.570      ;
; -1.073 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 2.013      ;
; -1.038 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.978      ;
; -1.030 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.973      ;
; -1.014 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.954      ;
; -0.991 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.931      ;
; -0.990 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.930      ;
; -0.989 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.929      ;
; -0.983 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.923      ;
; -0.981 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.921      ;
; -0.973 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.913      ;
; -0.972 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.912      ;
; -0.971 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.911      ;
; -0.967 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.907      ;
; -0.954 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.003     ; 1.446      ;
; -0.927 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.865      ;
; -0.923 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.412      ;
; -0.920 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.863      ;
; -0.914 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.854      ;
; -0.913 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.856      ;
; -0.905 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.845      ;
; -0.902 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.840      ;
; -0.901 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.844      ;
; -0.901 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.390      ;
; -0.893 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.833      ;
; -0.892 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.835      ;
; -0.885 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.823      ;
; -0.880 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.823      ;
; -0.879 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.817      ;
; -0.878 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.821      ;
; -0.876 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.819      ;
; -0.859 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.003     ; 1.351      ;
; -0.855 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.795      ;
; -0.830 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.770      ;
; -0.828 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.317      ;
; -0.827 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.765      ;
; -0.823 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.763      ;
; -0.821 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.764      ;
; -0.820 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.758      ;
; -0.809 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.747      ;
; -0.802 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.740      ;
; -0.785 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.723      ;
; -0.784 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.722      ;
; -0.780 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.723      ;
; -0.779 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.717      ;
; -0.768 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.003     ; 1.260      ;
; -0.763 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.706      ;
; -0.761 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.704      ;
; -0.759 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.699      ;
; -0.759 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.702      ;
; -0.753 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.691      ;
; -0.751 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.689      ;
; -0.728 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.671      ;
; -0.728 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.668      ;
; -0.727 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.665      ;
; -0.720 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.658      ;
; -0.709 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.647      ;
; -0.702 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.640      ;
; -0.702 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.640      ;
; -0.697 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.637      ;
; -0.685 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.628      ;
; -0.684 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.622      ;
; -0.683 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.621      ;
; -0.680 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.620      ;
; -0.679 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.619      ;
; -0.679 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.617      ;
; -0.677 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.615      ;
; -0.675 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.615      ;
; -0.675 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.615      ;
; -0.671 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.611      ;
; -0.653 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.591      ;
; -0.651 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.589      ;
; -0.645 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; -0.006     ; 1.134      ;
; -0.630 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.573      ;
; -0.628 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.571      ;
; -0.626 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.569      ;
; -0.620 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.558      ;
; -0.602 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.540      ;
; -0.596 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.539      ;
; -0.583 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.521      ;
; -0.577 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.515      ;
; -0.565 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.505      ;
; -0.553 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.057     ; 1.491      ;
; -0.542 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.055     ; 1.482      ;
; -0.535 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.052     ; 1.478      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.209 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.478      ;
; -1.139 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.071      ;
; -1.106 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.375      ;
; -1.095 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.364      ;
; -1.076 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 2.008      ;
; -1.021 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.953      ;
; -1.012 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.391     ; 1.616      ;
; -0.999 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.947      ;
; -0.997 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.945      ;
; -0.991 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.939      ;
; -0.989 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.258      ;
; -0.974 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.906      ;
; -0.970 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.391     ; 1.574      ;
; -0.969 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.901      ;
; -0.963 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.232      ;
; -0.945 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.885      ;
; -0.938 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.878      ;
; -0.937 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 2.198      ;
; -0.904 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.836      ;
; -0.882 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.822      ;
; -0.882 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.822      ;
; -0.882 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.822      ;
; -0.882 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.822      ;
; -0.882 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.822      ;
; -0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.815      ;
; -0.875 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.815      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.805      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.805      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.805      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.805      ;
; -0.873 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.805      ;
; -0.851 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.791      ;
; -0.847 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.847 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.779      ;
; -0.822 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 2.091      ;
; -0.819 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.759      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.758      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.758      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.758      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.758      ;
; -0.818 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.758      ;
; -0.803 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.751      ;
; -0.788 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.728      ;
; -0.788 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.728      ;
; -0.788 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.728      ;
; -0.788 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.728      ;
; -0.788 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.728      ;
; -0.786 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.786 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.786 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.786 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.786 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.786 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.726      ;
; -0.765 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.697      ;
; -0.744 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.684      ;
; -0.737 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.685      ;
; -0.735 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.683      ;
; -0.734 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.666      ;
; -0.726 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.674      ;
; -0.715 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.647      ;
; -0.691 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.623      ;
; -0.639 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.579      ;
; -0.639 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.587      ;
; -0.628 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.560      ;
; -0.619 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.567      ;
; -0.598 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 1.867      ;
; -0.552 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.391     ; 1.156      ;
; -0.548 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.488      ;
; -0.547 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.391     ; 1.151      ;
; -0.541 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.541 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.481      ;
; -0.532 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.480      ;
; -0.531 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.471      ;
; -0.504 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.444      ;
; -0.500 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.432      ;
; -0.496 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.757      ;
; -0.456 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.388      ;
; -0.453 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.266      ; 1.714      ;
; -0.430 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.370      ;
; -0.423 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.274      ; 1.692      ;
; -0.420 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.352      ;
; -0.419 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.359      ;
; -0.397 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.055     ; 1.337      ;
; -0.387 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.047     ; 1.335      ;
; -0.379 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.063     ; 1.311      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.156 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.758      ; 2.579      ;
; 0.363  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.758      ; 2.560      ;
; 7.461  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.477      ;
; 7.497  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.441      ;
; 7.658  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.280      ;
; 7.751  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 2.187      ;
; 7.970  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.968      ;
; 8.029  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.909      ;
; 8.066  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.872      ;
; 8.066  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.872      ;
; 8.073  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.865      ;
; 8.138  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.800      ;
; 8.166  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.772      ;
; 8.210  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.728      ;
; 8.555  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.383      ;
; 8.602  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.336      ;
; 8.660  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.278      ;
; 8.661  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.277      ;
; 8.663  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.275      ;
; 8.703  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.235      ;
; 8.759  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.179      ;
; 8.769  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.169      ;
; 8.917  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 1.021      ;
; 9.058  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.880      ;
; 9.070  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.868      ;
; 9.079  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.859      ;
; 9.293  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.057     ; 0.645      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.135 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.518      ;
; -0.135 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.518      ;
; 0.297  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[8]       ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[9]       ; ccd_timing:ccd0|adc_data[9]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[10]      ; ccd_timing:ccd0|adc_data[10]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[11]      ; ccd_timing:ccd0|adc_data[11]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[12]      ; ccd_timing:ccd0|adc_data[12]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[13]      ; ccd_timing:ccd0|adc_data[13]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[14]      ; ccd_timing:ccd0|adc_data[14]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|adc_data[15]      ; ccd_timing:ccd0|adc_data[15]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.350  ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.551      ;
; 0.357  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.557      ;
; 0.505  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.043      ;
; 0.507  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.707      ;
; 0.507  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.721      ;
; 0.509  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.709      ;
; 0.513  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.713      ;
; 0.514  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.714      ;
; 0.517  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.718      ;
; 0.517  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.717      ;
; 0.520  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.721      ;
; 0.521  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.722      ;
; 0.522  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.722      ;
; 0.523  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.723      ;
; 0.525  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.726      ;
; 0.525  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.726      ;
; 0.532  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.746      ;
; 0.538  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.739      ;
; 0.540  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.741      ;
; 0.565  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.779      ;
; 0.566  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.780      ;
; 0.571  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.785      ;
; 0.575  ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.789      ;
; 0.592  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.130      ;
; 0.621  ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.159      ;
; 0.648  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.186      ;
; 0.661  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.199      ;
; 0.680  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.218      ;
; 0.683  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.897      ;
; 0.713  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.251      ;
; 0.751  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.951      ;
; 0.754  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.954      ;
; 0.757  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.957      ;
; 0.759  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.959      ;
; 0.762  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.962      ;
; 0.764  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.964      ;
; 0.765  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.966      ;
; 0.766  ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.967      ;
; 0.766  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.966      ;
; 0.769  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.970      ;
; 0.770  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.971      ;
; 0.770  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.971      ;
; 0.771  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.971      ;
; 0.773  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.973      ;
; 0.774  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.975      ;
; 0.777  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.978      ;
; 0.778  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.978      ;
; 0.781  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.982      ;
; 0.784  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.998      ;
; 0.787  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.988      ;
; 0.792  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.006      ;
; 0.794  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.995      ;
; 0.804  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.342      ;
; 0.805  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.343      ;
; 0.818  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.356      ;
; 0.820  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.000      ;
; 0.831  ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.369      ;
; 0.840  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.040      ;
; 0.843  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.043      ;
; 0.847  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.047      ;
; 0.848  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.048      ;
; 0.850  ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.050      ;
; 0.853  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.053      ;
; 0.854  ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.055      ;
; 0.858  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.059      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.039      ;
; 0.859  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.060      ;
; 0.860  ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.060      ;
; 0.862  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.062      ;
; 0.865  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.066      ;
; 0.866  ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.067      ;
; 0.866  ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.067      ;
; 0.867  ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.067      ;
; 0.869  ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.069      ;
; 0.870  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.071      ;
; 0.873  ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.053      ;
; 0.877  ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.078      ;
; 0.883  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.084      ;
; 0.890  ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.091      ;
; 0.904  ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.442      ;
; 0.936  ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.136      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.209 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.825      ; 2.388      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.519      ;
; 0.346 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.547      ;
; 0.499 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.700      ;
; 0.501 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.702      ;
; 0.534 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.735      ;
; 0.712 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.825      ; 2.391      ;
; 0.731 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.932      ;
; 0.732 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.933      ;
; 0.744 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.945      ;
; 0.750 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.951      ;
; 0.757 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.958      ;
; 0.785 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 0.986      ;
; 0.822 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.023      ;
; 0.844 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.045      ;
; 0.924 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.125      ;
; 0.925 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.126      ;
; 0.934 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.135      ;
; 0.976 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.177      ;
; 0.977 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.178      ;
; 1.034 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.235      ;
; 1.089 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.290      ;
; 1.345 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 1.546      ;
; 1.807 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.008      ;
; 1.897 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.098      ;
; 2.024 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.225      ;
; 2.052 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.057      ; 2.253      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.298 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.069      ; 0.511      ;
; 0.312 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.511      ;
; 0.368 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.567      ;
; 0.521 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.057      ;
; 0.533 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.732      ;
; 0.542 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.741      ;
; 0.559 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.758      ;
; 0.568 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.767      ;
; 0.604 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.138      ;
; 0.608 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.390      ; 1.142      ;
; 0.612 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.811      ;
; 0.667 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.866      ;
; 0.687 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.886      ;
; 0.741 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.940      ;
; 0.749 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.948      ;
; 0.766 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 0.975      ;
; 0.775 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.974      ;
; 0.782 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.981      ;
; 0.782 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.981      ;
; 0.789 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.988      ;
; 0.792 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 0.991      ;
; 0.808 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.007      ;
; 0.830 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.029      ;
; 0.832 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.031      ;
; 0.834 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.033      ;
; 0.840 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.039      ;
; 0.847 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.046      ;
; 0.862 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.061      ;
; 0.871 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.070      ;
; 0.878 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.077      ;
; 0.885 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.084      ;
; 0.888 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.430      ;
; 0.888 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.430      ;
; 0.911 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.110      ;
; 0.915 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.114      ;
; 0.944 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.135      ;
; 0.950 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.492      ;
; 0.971 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.170      ;
; 0.979 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.186      ;
; 1.000 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.199      ;
; 1.007 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.206      ;
; 1.017 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.208      ;
; 1.030 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.237      ;
; 1.031 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.238      ;
; 1.035 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.242      ;
; 1.051 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.268     ; 0.927      ;
; 1.055 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.246      ;
; 1.071 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.613      ;
; 1.076 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.275      ;
; 1.076 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.275      ;
; 1.085 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.276      ;
; 1.102 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.301      ;
; 1.106 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.648      ;
; 1.129 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.320      ;
; 1.129 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.320      ;
; 1.129 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.320      ;
; 1.129 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.320      ;
; 1.129 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.320      ;
; 1.133 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.268     ; 1.009      ;
; 1.138 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.329      ;
; 1.160 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.268     ; 1.036      ;
; 1.181 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.723      ;
; 1.187 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.394      ;
; 1.212 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.403      ;
; 1.215 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.757      ;
; 1.217 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.408      ;
; 1.221 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.420      ;
; 1.234 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.425      ;
; 1.259 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.398      ; 1.801      ;
; 1.273 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.464      ;
; 1.283 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.490      ;
; 1.296 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.495      ;
; 1.296 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.503      ;
; 1.300 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.491      ;
; 1.314 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.505      ;
; 1.329 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.520      ;
; 1.329 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.520      ;
; 1.329 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.520      ;
; 1.329 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.520      ;
; 1.329 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.520      ;
; 1.334 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.533      ;
; 1.368 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.567      ;
; 1.368 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.567      ;
; 1.373 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.580      ;
; 1.397 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.604      ;
; 1.412 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.611      ;
; 1.434 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.633      ;
; 1.435 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.047      ; 1.626      ;
; 1.439 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.063      ; 1.646      ;
; 1.443 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.642      ;
; 1.489 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.055      ; 1.688      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|error                                                                                                ; usb_ft232h:usb0|error                                                                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.328 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.528      ;
; 0.336 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.055      ; 0.539      ;
; 0.343 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.543      ;
; 0.352 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.552      ;
; 0.352 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.552      ;
; 0.355 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.555      ;
; 0.361 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.561      ;
; 0.367 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.567      ;
; 0.375 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.575      ;
; 0.384 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.584      ;
; 0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; ft_clk       ; ft_clk      ; 0.000        ; 0.278      ; 0.836      ;
; 0.422 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.365      ; 0.931      ;
; 0.435 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.635      ;
; 0.440 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.640      ;
; 0.459 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.659      ;
; 0.460 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.661      ;
; 0.460 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.661      ;
; 0.464 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.664      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.666      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.666      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.667      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.667      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.667      ;
; 0.469 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.670      ;
; 0.472 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.048      ; 0.664      ;
; 0.477 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.677      ;
; 0.477 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.677      ;
; 0.481 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.057      ; 0.682      ;
; 0.495 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.695      ;
; 0.507 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.707      ;
; 0.513 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.726      ;
; 0.515 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.069      ; 0.728      ;
; 0.515 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.715      ;
; 0.532 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.732      ;
; 0.533 ; usb_ft232h:usb0|usb_wr_n_o                                                                                           ; usb_ft232h:usb0|error                                                                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.056      ; 0.733      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.341      ; 0.830      ;
; 0.336 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.341      ; 0.846      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.537      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.539      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.540      ;
; 0.364 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.562      ;
; 0.421 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.620      ;
; 0.458 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.656      ;
; 0.460 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.658      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.056      ; 0.666      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.667      ;
; 0.475 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[1]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.674      ;
; 0.490 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.688      ;
; 0.493 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.691      ;
; 0.494 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.693      ;
; 0.499 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.698      ;
; 0.503 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.699      ;
; 0.505 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[3]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[0]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[9]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.058      ; 0.707      ;
; 0.507 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.706      ;
; 0.507 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.705      ;
; 0.522 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.722      ;
; 0.525 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.345      ; 1.039      ;
; 0.525 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.724      ;
; 0.526 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.722      ;
; 0.526 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.341      ; 1.036      ;
; 0.531 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.727      ;
; 0.535 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.734      ;
; 0.578 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.777      ;
; 0.598 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.794      ;
; 0.606 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.802      ;
; 0.619 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[9] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.818      ;
; 0.619 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.817      ;
; 0.624 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[8]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.058      ; 0.826      ;
; 0.633 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[2] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.831      ;
; 0.635 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.831      ;
; 0.642 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.052      ; 0.838      ;
; 0.651 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.051      ; 0.846      ;
; 0.654 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[5]                                          ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.054      ; 0.852      ;
; 0.666 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.865      ;
; 0.670 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; ccd_timing:ccd0|adc_cs ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.055      ; 0.869      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.312 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 0.511      ;
; 0.504 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.702      ;
; 0.506 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.704      ;
; 0.507 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.705      ;
; 0.513 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.711      ;
; 0.635 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.833      ;
; 0.749 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.947      ;
; 0.755 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.954      ;
; 0.762 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 0.961      ;
; 0.838 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.036      ;
; 0.845 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.043      ;
; 0.851 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.049      ;
; 0.858 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.056      ;
; 0.879 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.054      ; 1.077      ;
; 0.895 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.094      ;
; 0.941 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.137      ;
; 0.974 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.107      ; 0.745      ;
; 0.989 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.185      ;
; 1.006 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.202      ;
; 1.026 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.222      ;
; 1.033 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.232      ;
; 1.037 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.233      ;
; 1.075 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.271      ;
; 1.085 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.281      ;
; 1.089 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.285      ;
; 1.092 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.291      ;
; 1.094 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.290      ;
; 1.095 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.291      ;
; 1.102 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.303      ;
; 1.102 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.303      ;
; 1.102 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.298      ;
; 1.105 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.306      ;
; 1.106 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.307      ;
; 1.121 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.320      ;
; 1.121 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.320      ;
; 1.122 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.318      ;
; 1.123 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.322      ;
; 1.124 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.323      ;
; 1.133 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.329      ;
; 1.134 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.333      ;
; 1.135 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.331      ;
; 1.141 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.340      ;
; 1.153 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.349      ;
; 1.156 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.357      ;
; 1.156 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.357      ;
; 1.159 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.360      ;
; 1.160 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.361      ;
; 1.171 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.367      ;
; 1.178 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.374      ;
; 1.181 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.377      ;
; 1.185 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.381      ;
; 1.190 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.386      ;
; 1.191 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.387      ;
; 1.198 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.394      ;
; 1.201 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.402      ;
; 1.213 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.412      ;
; 1.215 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.414      ;
; 1.217 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.416      ;
; 1.218 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.417      ;
; 1.220 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.416      ;
; 1.229 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.107      ; 1.000      ;
; 1.231 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.427      ;
; 1.247 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.448      ;
; 1.247 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.448      ;
; 1.249 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.445      ;
; 1.250 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.451      ;
; 1.251 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.452      ;
; 1.253 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.452      ;
; 1.255 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.456      ;
; 1.271 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.470      ;
; 1.274 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.470      ;
; 1.278 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.477      ;
; 1.278 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.477      ;
; 1.280 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.479      ;
; 1.281 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.480      ;
; 1.281 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.477      ;
; 1.286 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.482      ;
; 1.307 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.506      ;
; 1.316 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.512      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.528      ;
; 1.327 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.052      ; 1.523      ;
; 1.346 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.545      ;
; 1.346 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.545      ;
; 1.346 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.547      ;
; 1.349 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.548      ;
; 1.350 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.549      ;
; 1.354 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.553      ;
; 1.361 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.562      ;
; 1.370 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.569      ;
; 1.371 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.109      ; 1.144      ;
; 1.384 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.583      ;
; 1.392 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.593      ;
; 1.395 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.596      ;
; 1.396 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.057      ; 1.597      ;
; 1.400 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.599      ;
; 1.414 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.613      ;
; 1.430 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.629      ;
; 1.437 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.055      ; 1.636      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ft_clk ; Rise       ; ft_clk                                                                                                               ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'                                                                                                                                               ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[10]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[11]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[12]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[13]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[14]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[15]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[8]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[9]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[4] ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.314  ; 0.530        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.246  ; 0.462        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.589 ; 4.773        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.716 ; 4.716        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.749 ; 4.749        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.753 ; 4.753        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.765 ; 4.765        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 4.766 ; 4.766        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.011 ; 5.227        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.233 ; 5.233        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.235 ; 5.235        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.247 ; 5.247        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.251 ; 5.251        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.283 ; 5.283        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.009 ; 6.225        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.012 ; 6.228        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]                                                  ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]                                                  ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.013 ; 6.229        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]                                                  ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]                                                  ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]                                                  ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]                                                  ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]                                                   ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.014 ; 6.230        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.016 ; 6.232        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh                                                        ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000                                             ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001                                             ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010                                             ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011                                             ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100                                             ;
; 6.084 ; 6.268        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop                                                          ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]                                                  ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]                                                  ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]                                                  ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]                                                  ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]                                                   ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk                                                      ;
; 6.086 ; 6.270        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs                                                        ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]                                                  ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]                                                  ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp                                                        ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]                                                   ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]                                               ;
; 6.087 ; 6.271        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]                                               ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs                                                        ;
; 6.090 ; 6.274        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1                                                        ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 6.234 ; 6.234        ; 0.000          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pll_80_inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                                                               ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk                                                    ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk                                                    ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk                                                    ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk                                                    ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk                                                    ;
; 6.244 ; 6.244        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                                                                 ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[10]|clk                                                         ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[12]|clk                                                         ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[13]|clk                                                         ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[14]|clk                                                         ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[9]|clk                                                          ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                                                             ;
; 6.246 ; 6.246        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                                                               ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[11]|clk                                                         ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[15]|clk                                                         ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[8]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                                                               ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk                                                          ;
; 6.247 ; 6.247        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; 3.245 ; 3.701 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 3.079 ; 3.506 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 1.745 ; 2.197 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; 3.959 ; 4.434 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; -1.495 ; -1.896 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -1.394 ; -1.818 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -1.396 ; -1.845 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; -3.117 ; -3.574 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 3.068 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 3.082 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 3.926 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 3.926 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 3.954 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 3.954 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 5.762 ; 5.799 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 5.698 ; 5.759 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 8.149 ; 8.335 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 7.545 ; 7.699 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 5.618 ; 5.571 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 5.618 ; 5.562 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 5.468 ; 5.405 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 7.545 ; 7.699 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 5.450 ; 5.403 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 5.493 ; 5.445 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 5.707 ; 5.640 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 5.546 ; 5.465 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 5.257 ; 5.224 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 5.325 ; 5.317 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 3.987 ; 3.991 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 4.439 ; 4.404 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 4.457 ; 4.441 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 4.600 ; 4.583 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 2.958 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 2.972 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 3.784 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 3.784 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 3.810 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 3.810 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 5.544 ; 5.579 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 5.482 ; 5.541 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 7.912 ; 8.099 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 5.274 ; 5.228 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 5.441 ; 5.396 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 5.441 ; 5.388 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 5.291 ; 5.230 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 7.368 ; 7.525 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 5.274 ; 5.228 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 5.315 ; 5.269 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 5.520 ; 5.455 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 5.365 ; 5.287 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 5.075 ; 5.043 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 5.142 ; 5.132 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 3.553 ; 3.556 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 3.989 ; 3.955 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 4.006 ; 3.990 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 4.144 ; 4.126 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.189 ; 5.128 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.339 ; 5.299 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.339 ; 5.299 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.189 ; 5.128 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.276 ; 7.432 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.212 ; 5.151 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.212 ; 5.151 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.241 ; 5.180 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.222 ; 5.161 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.022 ; 4.961 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.172 ; 5.132 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.172 ; 5.132 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.022 ; 4.961 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.110 ; 7.266 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.044 ; 4.983 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.044 ; 4.983 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.072 ; 5.011 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.054 ; 4.993 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 5.129     ; 5.190     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.300     ; 5.340     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.300     ; 5.340     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 5.129     ; 5.190     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.441     ; 7.285     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 5.153     ; 5.214     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 5.153     ; 5.214     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.184     ; 5.245     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 5.163     ; 5.224     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 4.963     ; 5.024     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 5.134     ; 5.174     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 5.134     ; 5.174     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 4.963     ; 5.024     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 7.274     ; 7.118     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 4.985     ; 5.046     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 4.985     ; 5.046     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 5.015     ; 5.076     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 4.995     ; 5.056     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                               ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.135 ; -12.117       ;
; ft_clk                                                  ; -1.196 ; -45.859       ;
; ccd_timing:ccd0|adc_cs                                  ; -0.810 ; -27.128       ;
; ccd_timing:ccd0|ccd_p1                                  ; -0.510 ; -3.549        ;
; dac:dac0|clk_2MHz                                       ; -0.399 ; -2.924        ;
; clk_100M                                                ; -0.090 ; -0.090        ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                               ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.026 ; 0.000         ;
; clk_100M                                                ; 0.116 ; 0.000         ;
; ccd_timing:ccd0|adc_cs                                  ; 0.162 ; 0.000         ;
; ft_clk                                                  ; 0.173 ; 0.000         ;
; dac:dac0|clk_2MHz                                       ; 0.179 ; 0.000         ;
; ccd_timing:ccd0|ccd_p1                                  ; 0.185 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; ft_clk                                                  ; -3.000 ; -196.168      ;
; ccd_timing:ccd0|adc_cs                                  ; -1.000 ; -136.000      ;
; dac:dac0|clk_2MHz                                       ; -1.000 ; -16.000       ;
; ccd_timing:ccd0|ccd_p1                                  ; -1.000 ; -13.000       ;
; clk_100M                                                ; 4.263  ; 0.000         ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 6.019  ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -2.135 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.444      ;
; -2.134 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.443      ;
; -2.128 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.437      ;
; -2.104 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.411      ;
; -2.103 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.410      ;
; -2.083 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.390      ;
; -2.070 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.377      ;
; -2.069 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.376      ;
; -2.064 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.373      ;
; -2.063 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.372      ;
; -2.060 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.367      ;
; -2.045 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.354      ;
; -1.978 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.287      ;
; -1.977 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.286      ;
; -1.974 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.281      ;
; -1.973 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.280      ;
; -1.957 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.266      ;
; -1.953 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.260      ;
; -1.920 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.229      ;
; -1.919 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.228      ;
; -1.916 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.223      ;
; -1.915 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.222      ;
; -1.911 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.218      ;
; -1.910 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.217      ;
; -1.899 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.208      ;
; -1.895 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.202      ;
; -1.890 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.197      ;
; -1.886 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.193      ;
; -1.886 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.193      ;
; -1.884 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.191      ;
; -1.884 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.193      ;
; -1.873 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.182      ;
; -1.872 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.181      ;
; -1.856 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.163      ;
; -1.852 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.159      ;
; -1.850 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.157      ;
; -1.850 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.157      ;
; -1.849 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.156      ;
; -1.829 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.136      ;
; -1.796 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.105      ;
; -1.782 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.091      ;
; -1.780 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.089      ;
; -1.772 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.079      ;
; -1.771 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.078      ;
; -1.756 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.063      ;
; -1.756 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.063      ;
; -1.754 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.061      ;
; -1.751 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.058      ;
; -1.744 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.051      ;
; -1.744 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.051      ;
; -1.742 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.049      ;
; -1.713 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.022      ;
; -1.710 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.019      ;
; -1.708 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 1.017      ;
; -1.698 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.005      ;
; -1.698 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.005      ;
; -1.696 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 1.003      ;
; -1.683 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.990      ;
; -1.683 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.990      ;
; -1.681 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.988      ;
; -1.624 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.933      ;
; -1.624 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.933      ;
; -1.622 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.931      ;
; -1.605 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.912      ;
; -1.605 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.912      ;
; -1.603 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.120     ; 0.910      ;
; -1.566 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.875      ;
; -1.566 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.875      ;
; -1.564 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.873      ;
; -1.554 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.863      ;
; -1.540 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.849      ;
; -1.538 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.118     ; 0.847      ;
; -0.032 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.350      ;
; -0.032 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.350      ;
; -0.014 ; ccd_timing:ccd0|ccd_p1      ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.332      ;
; -0.014 ; ccd_timing:ccd0|adc_cs      ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.214     ; 0.332      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.168 ; ccd_timing:ccd0|sh_delay[0] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.283      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.201 ; ccd_timing:ccd0|sh_delay[4] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.250      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
; 10.206 ; ccd_timing:ccd0|sh_delay[3] ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.036     ; 2.245      ;
+--------+-----------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ft_clk'                                                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.196 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.616     ; 1.067      ;
; -1.193 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.612     ; 1.068      ;
; -1.193 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.612     ; 1.068      ;
; -1.193 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.612     ; 1.068      ;
; -1.183 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.616     ; 1.054      ;
; -1.165 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 1.045      ;
; -1.165 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 1.045      ;
; -1.165 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[0]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 1.045      ;
; -1.151 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 1.030      ;
; -1.128 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 1.007      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.106 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 1.095      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[4]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                       ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]               ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[1]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -1.021 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[3]                                                ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.900      ;
; -0.973 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 1.028      ;
; -0.971 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 1.026      ;
; -0.927 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.807      ;
; -0.924 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0 ; ft_clk       ; ft_clk      ; 0.500        ; -0.466     ; 0.967      ;
; -0.919 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.799      ;
; -0.911 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_rd_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.791      ;
; -0.906 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.786      ;
; -0.898 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|usb_oe_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.778      ;
; -0.855 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.735      ;
; -0.823 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.703      ;
; -0.796 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 0.851      ;
; -0.793 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 0.848      ;
; -0.783 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 0.838      ;
; -0.776 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 0.831      ;
; -0.690 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|rxf_wrreq                                                                                          ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.570      ;
; -0.686 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.566      ;
; -0.684 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|rxerror                                                                                            ; ft_clk       ; ft_clk      ; 0.500        ; -0.607     ; 0.564      ;
; -0.656 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|usb_wr_n_o                                                                                         ; ft_clk       ; ft_clk      ; 0.500        ; -0.608     ; 0.535      ;
; -0.612 ; usb_ft232h:usb0|txf_rdreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                    ; ft_clk       ; ft_clk      ; 0.500        ; -0.432     ; 0.667      ;
; -0.610 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.377      ;
; -0.568 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.335      ;
; -0.523 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.290      ;
; -0.480 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.247      ;
; -0.478 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.431      ;
; -0.478 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.431      ;
; -0.477 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.430      ;
; -0.477 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.430      ;
; -0.470 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.237      ;
; -0.454 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.403      ;
; -0.454 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.403      ;
; -0.446 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.395      ;
; -0.446 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.395      ;
; -0.443 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.392      ;
; -0.443 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.038     ; 1.392      ;
; -0.428 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.220     ; 1.195      ;
; -0.353 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.140      ; 1.480      ;
; -0.351 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.140      ; 1.478      ;
; -0.341 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.032     ; 1.296      ;
; -0.336 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.037     ; 1.286      ;
; -0.327 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.032     ; 1.282      ;
; -0.321 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.037     ; 1.271      ;
; -0.318 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.140      ; 1.445      ;
; -0.316 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                    ; ft_clk       ; ft_clk      ; 1.000        ; 0.140      ; 1.443      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[7]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[6]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[5]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[4]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[3]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[2]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[1]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|q_b[0]                           ; ft_clk       ; ft_clk      ; 1.000        ; -0.021     ; 1.248      ;
; -0.314 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.265      ;
; -0.297 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.037     ; 1.247      ;
; -0.274 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.227      ;
; -0.273 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[2]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.224      ;
; -0.265 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.532      ; 1.284      ;
; -0.265 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ft_clk       ; ft_clk      ; 0.500        ; 0.532      ; 1.284      ;
; -0.246 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.037     ; 1.196      ;
; -0.242 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.195      ;
; -0.241 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.194      ;
; -0.237 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[9]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                     ; ft_clk       ; ft_clk      ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.034     ; 1.190      ;
; -0.234 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.181      ;
; -0.234 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.181      ;
; -0.234 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_lsb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[6]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.181      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.232 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.042     ; 1.177      ;
; -0.231 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[8]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.178      ;
; -0.231 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdemp_eq_comp_msb_aeb                                       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|rdptr_g[5]                                                ; ft_clk       ; ft_clk      ; 1.000        ; -0.040     ; 1.178      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node                                                                                                            ; Launch Clock                                            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; -0.810 ; ccd_timing:ccd0|adc_data[15]                                                                                         ; ccd_timing:ccd0|pix_data[15]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.053      ; 2.270      ;
; -0.763 ; ccd_timing:ccd0|adc_data[8]                                                                                          ; ccd_timing:ccd0|pix_data[8]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.053      ; 2.223      ;
; -0.757 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.032      ; 1.276      ;
; -0.736 ; ccd_timing:ccd0|adc_data[11]                                                                                         ; ccd_timing:ccd0|pix_data[11]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.049      ; 2.192      ;
; -0.706 ; ccd_timing:ccd0|adc_data[9]                                                                                          ; ccd_timing:ccd0|pix_data[9]                                                                                        ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.051      ; 2.164      ;
; -0.688 ; ccd_timing:ccd0|adc_data[13]                                                                                         ; ccd_timing:ccd0|pix_data[13]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.047      ; 2.142      ;
; -0.677 ; ccd_timing:ccd0|adc_data[14]                                                                                         ; ccd_timing:ccd0|pix_data[14]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.047      ; 2.131      ;
; -0.669 ; ccd_timing:ccd0|adc_data[10]                                                                                         ; ccd_timing:ccd0|pix_data[10]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.047      ; 2.123      ;
; -0.665 ; ccd_timing:ccd0|adc_data[12]                                                                                         ; ccd_timing:ccd0|pix_data[12]                                                                                       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.500        ; 1.047      ; 2.119      ;
; -0.659 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrreq                                                                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.034      ; 1.180      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.652 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.028      ;
; -0.641 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.111     ; 1.017      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.604 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.220      ; 1.311      ;
; -0.599 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.976      ;
; -0.599 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.976      ;
; -0.595 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.071      ; 1.175      ;
; -0.595 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.071      ; 1.175      ;
; -0.593 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.074      ; 1.176      ;
; -0.580 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.289      ;
; -0.544 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.922      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.535 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.913      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[0]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[1]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[2]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[3]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[4]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[6]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.506 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[7]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.222      ; 1.215      ;
; -0.482 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|txf_wrdata[5]                                                                                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; 0.224      ; 1.193      ;
; -0.471 ; usb_ft232h:usb0|txf_wrdata[0]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.858      ;
; -0.470 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.109     ; 0.848      ;
; -0.456 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.407      ;
; -0.454 ; usb_ft232h:usb0|txf_wrdata[7]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.841      ;
; -0.449 ; usb_ft232h:usb0|txf_wrdata[1]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.836      ;
; -0.437 ; usb_ft232h:usb0|txf_wrdata[4]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.824      ;
; -0.426 ; usb_ft232h:usb0|txf_wrdata[6]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.813      ;
; -0.425 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.802      ;
; -0.422 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.799      ;
; -0.419 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.035     ; 1.371      ;
; -0.419 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.035     ; 1.371      ;
; -0.415 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.792      ;
; -0.396 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.037     ; 1.346      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.343      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.389 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.338      ;
; -0.386 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.337      ;
; -0.383 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.037     ; 1.333      ;
; -0.383 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.038     ; 1.332      ;
; -0.360 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[4]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.034     ; 1.313      ;
; -0.350 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.146      ; 1.505      ;
; -0.350 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.149      ; 1.508      ;
; -0.350 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.146      ; 1.505      ;
; -0.347 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_we_reg       ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.144      ; 1.500      ;
; -0.347 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.147      ; 1.503      ;
; -0.347 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0 ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; 0.144      ; 1.500      ;
; -0.346 ; usb_ft232h:usb0|txf_wrdata[5]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.124     ; 0.731      ;
; -0.334 ; usb_ft232h:usb0|txf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.110     ; 0.711      ;
; -0.325 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.037     ; 1.275      ;
; -0.311 ; usb_ft232h:usb0|txf_wrdata[2]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.698      ;
; -0.297 ; usb_ft232h:usb0|txf_wrdata[3]                                                                                        ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_datain_reg0  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.500        ; -0.122     ; 0.684      ;
; -0.295 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.034     ; 1.248      ;
; -0.292 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.036     ; 1.243      ;
; -0.286 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]              ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.034     ; 1.239      ;
; -0.286 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                    ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.034     ; 1.239      ;
; -0.286 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 1.000        ; -0.034     ; 1.239      ;
+--------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ccd_timing:ccd0|ccd_p1'                                                                                                             ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.510 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.030      ; 1.027      ;
; -0.506 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.457      ;
; -0.497 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.448      ;
; -0.483 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.434      ;
; -0.461 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.976      ;
; -0.442 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.957      ;
; -0.431 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.382      ;
; -0.427 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.030      ; 0.944      ;
; -0.412 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.363      ;
; -0.412 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.363      ;
; -0.378 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.329      ;
; -0.359 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.310      ;
; -0.346 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.297      ;
; -0.340 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.855      ;
; -0.337 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.288      ;
; -0.335 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.030      ; 0.852      ;
; -0.331 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.846      ;
; -0.312 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.263      ;
; -0.300 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.251      ;
; -0.293 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.244      ;
; -0.291 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.242      ;
; -0.287 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.238      ;
; -0.279 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.030      ; 0.796      ;
; -0.275 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.790      ;
; -0.266 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.030      ; 0.783      ;
; -0.253 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.204      ;
; -0.249 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.202      ;
; -0.242 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.191      ;
; -0.234 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.185      ;
; -0.231 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.182      ;
; -0.228 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.179      ;
; -0.225 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.176      ;
; -0.219 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.170      ;
; -0.219 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.168      ;
; -0.218 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.169      ;
; -0.218 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.171      ;
; -0.212 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.165      ;
; -0.210 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.161      ;
; -0.209 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.160      ;
; -0.208 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.157      ;
; -0.206 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.157      ;
; -0.204 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.155      ;
; -0.195 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.148      ;
; -0.178 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.127      ;
; -0.174 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.123      ;
; -0.170 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.123      ;
; -0.169 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.118      ;
; -0.169 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.684      ;
; -0.167 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.116      ;
; -0.155 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.104      ;
; -0.154 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.107      ;
; -0.153 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.104      ;
; -0.151 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.104      ;
; -0.151 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.100      ;
; -0.149 ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.102      ;
; -0.143 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.094      ;
; -0.140 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.089      ;
; -0.127 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.080      ;
; -0.125 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.076      ;
; -0.123 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.072      ;
; -0.110 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.059      ;
; -0.106 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.055      ;
; -0.103 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.052      ;
; -0.101 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.050      ;
; -0.099 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.048      ;
; -0.098 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.049      ;
; -0.087 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.036      ;
; -0.086 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.037      ;
; -0.084 ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.037      ;
; -0.084 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.033      ;
; -0.083 ; ccd_timing:ccd0|p1_cntr[5]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.032      ;
; -0.072 ; ccd_timing:ccd0|p1_cntr[0]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.021      ;
; -0.071 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.024      ;
; -0.069 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.018      ;
; -0.068 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.021      ;
; -0.067 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.020      ;
; -0.066 ; ccd_timing:ccd0|p1_cntr[7]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 1.019      ;
; -0.065 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 1.016      ;
; -0.055 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 1.004      ;
; -0.042 ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.993      ;
; -0.035 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.984      ;
; -0.031 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.980      ;
; -0.031 ; ccd_timing:ccd0|p1_cntr[3]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.980      ;
; -0.031 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.982      ;
; -0.028 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.979      ;
; -0.027 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.978      ;
; -0.026 ; ccd_timing:ccd0|p1_cntr[8]  ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 0.979      ;
; -0.025 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.976      ;
; -0.016 ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.965      ;
; -0.013 ; ccd_timing:ccd0|p1_cntr[11] ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.500        ; 0.028      ; 0.528      ;
; -0.007 ; ccd_timing:ccd0|p1_cntr[10] ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 0.960      ;
; -0.001 ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.950      ;
; 0.013  ; ccd_timing:ccd0|p1_cntr[2]  ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.936      ;
; 0.024  ; ccd_timing:ccd0|p1_cntr[1]  ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.927      ;
; 0.025  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 0.928      ;
; 0.028  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 0.925      ;
; 0.030  ; ccd_timing:ccd0|p1_cntr[6]  ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.034     ; 0.923      ;
; 0.037  ; ccd_timing:ccd0|p1_cntr[4]  ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.038     ; 0.912      ;
; 0.046  ; ccd_timing:ccd0|p1_cntr[9]  ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 1.000        ; -0.036     ; 0.905      ;
+--------+-----------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'dac:dac0|clk_2MHz'                                                                                                       ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.399 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.552      ;
; -0.349 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.290      ;
; -0.327 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.480      ;
; -0.326 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.268      ;
; -0.323 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.476      ;
; -0.310 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.251      ;
; -0.281 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.241      ;
; -0.268 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.421      ;
; -0.259 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.201      ;
; -0.256 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.409      ;
; -0.241 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.183      ;
; -0.237 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.380      ;
; -0.234 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.235     ; 0.986      ;
; -0.232 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.192      ;
; -0.219 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.179      ;
; -0.202 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.236     ; 0.953      ;
; -0.191 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.143      ;
; -0.189 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.141      ;
; -0.188 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.129      ;
; -0.187 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.128      ;
; -0.187 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.128      ;
; -0.187 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.128      ;
; -0.187 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.128      ;
; -0.187 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.128      ;
; -0.164 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.105      ;
; -0.164 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.105      ;
; -0.164 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.105      ;
; -0.164 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.105      ;
; -0.164 ; dac:dac0|dac_state[3]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.105      ;
; -0.159 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.100      ;
; -0.159 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.100      ;
; -0.159 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.100      ;
; -0.159 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.100      ;
; -0.159 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.046     ; 1.100      ;
; -0.154 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.096      ;
; -0.148 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.166      ; 1.301      ;
; -0.147 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.107      ;
; -0.139 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.090      ;
; -0.139 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.090      ;
; -0.139 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.090      ;
; -0.139 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.090      ;
; -0.139 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.090      ;
; -0.137 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.088      ;
; -0.137 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.088      ;
; -0.137 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.088      ;
; -0.137 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.088      ;
; -0.137 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.088      ;
; -0.136 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.085      ;
; -0.136 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.085      ;
; -0.136 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.085      ;
; -0.136 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.085      ;
; -0.136 ; dac:dac0|dac_state[0]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.085      ;
; -0.128 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.080      ;
; -0.126 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.068      ;
; -0.122 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 1.074      ;
; -0.103 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.063      ;
; -0.102 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.062      ;
; -0.100 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 1.050      ;
; -0.094 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.036      ;
; -0.087 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 1.029      ;
; -0.076 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.027      ;
; -0.076 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.027      ;
; -0.074 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.025      ;
; -0.074 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.025      ;
; -0.074 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.025      ;
; -0.074 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.025      ;
; -0.074 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 1.025      ;
; -0.065 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 1.025      ;
; -0.064 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.038     ; 1.013      ;
; -0.055 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.997      ;
; -0.052 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.029     ; 1.010      ;
; -0.042 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.164      ; 1.193      ;
; -0.029 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.035     ; 0.981      ;
; -0.027 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 0.987      ;
; 0.017  ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.933      ;
; 0.027  ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.923      ;
; 0.031  ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.027     ; 0.929      ;
; 0.033  ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.917      ;
; 0.035  ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.235     ; 0.717      ;
; 0.041  ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.910      ;
; 0.044  ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.099      ;
; 0.044  ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.898      ;
; 0.054  ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.235     ; 0.698      ;
; 0.067  ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.164      ; 1.084      ;
; 0.067  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.875      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.882      ;
; 0.069  ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.036     ; 0.882      ;
; 0.083  ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.859      ;
; 0.096  ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; 0.156      ; 1.047      ;
; 0.100  ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.045     ; 0.842      ;
; 0.107  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.843      ;
; 0.109  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.029     ; 0.849      ;
; 0.109  ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.029     ; 0.849      ;
; 0.111  ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 1.000        ; -0.037     ; 0.839      ;
+--------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_100M'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.090 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.500        ; 1.051      ; 1.723      ;
; 0.541  ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 1.000        ; 1.051      ; 1.592      ;
; 8.377  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.573      ;
; 8.386  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.564      ;
; 8.499  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.451      ;
; 8.548  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.402      ;
; 8.712  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.238      ;
; 8.753  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.197      ;
; 8.775  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.175      ;
; 8.776  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.174      ;
; 8.785  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.165      ;
; 8.826  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.124      ;
; 8.847  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.103      ;
; 8.857  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 1.093      ;
; 9.086  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.864      ;
; 9.122  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.828      ;
; 9.159  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.791      ;
; 9.163  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.787      ;
; 9.174  ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.776      ;
; 9.196  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.754      ;
; 9.214  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.736      ;
; 9.223  ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.727      ;
; 9.330  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.620      ;
; 9.404  ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.546      ;
; 9.415  ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.535      ;
; 9.422  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.528      ;
; 9.565  ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 10.000       ; -0.037     ; 0.385      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.026 ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1            ; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.307      ;
; 0.026 ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs            ; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.008     ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|ccd_sh            ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|stop              ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_sclk          ; ccd_timing:ccd0|adc_sclk          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[8]       ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[9]       ; ccd_timing:ccd0|adc_data[9]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[10]      ; ccd_timing:ccd0|adc_data[10]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[11]      ; ccd_timing:ccd0|adc_data[11]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[12]      ; ccd_timing:ccd0|adc_data[12]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[13]      ; ccd_timing:ccd0|adc_data[13]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[14]      ; ccd_timing:ccd0|adc_data[14]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|adc_data[15]      ; ccd_timing:ccd0|adc_data[15]      ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|ccd_cp            ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ccd_timing:ccd0|ccd_rs            ; ccd_timing:ccd0|ccd_rs            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.210 ; ccd_timing:ccd0|timings_cntr[7]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.213 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.303 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.432      ;
; 0.308 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[0]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.319 ; ccd_timing:ccd0|sh_state.00000001 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.447      ;
; 0.323 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[0]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.329 ; ccd_timing:ccd0|sh_state.00000011 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.457      ;
; 0.329 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.649      ;
; 0.344 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.472      ;
; 0.349 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.477      ;
; 0.355 ; ccd_timing:ccd0|sh_state.00000100 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.483      ;
; 0.369 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.689      ;
; 0.381 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.701      ;
; 0.388 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.708      ;
; 0.397 ; ccd_timing:ccd0|sh_state.00000000 ; ccd_timing:ccd0|stop              ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.525      ;
; 0.398 ; ccd_timing:ccd0|sh_delay[7]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.718      ;
; 0.404 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.724      ;
; 0.441 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000011 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.761      ;
; 0.452 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.457 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[1]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.782      ;
; 0.464 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|ccd_sh            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.593      ;
; 0.465 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[2]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; ccd_timing:ccd0|timings_cntr[6]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; ccd_timing:ccd0|sh_state.00000010 ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.599      ;
; 0.471 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000100 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.791      ;
; 0.471 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[1]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[2]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.481 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.601      ;
; 0.483 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_state.00000000 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.803      ;
; 0.484 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.604      ;
; 0.495 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 0.602      ;
; 0.511 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 0.618      ;
; 0.515 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; ccd_timing:ccd0|sh_delay[1]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; ccd_timing:ccd0|sh_delay[3]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; ccd_timing:ccd0|timings_cntr[5]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.527 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[3]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; ccd_timing:ccd0|sh_delay[6]       ; ccd_timing:ccd0|sh_state.00000010 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.850      ;
; 0.530 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; ccd_timing:ccd0|sh_delay[0]       ; ccd_timing:ccd0|sh_delay[4]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[5]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; ccd_timing:ccd0|timings_cntr[1]   ; ccd_timing:ccd0|adc_data[8]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 0.642      ;
; 0.536 ; ccd_timing:ccd0|sh_delay[4]       ; ccd_timing:ccd0|sh_delay[7]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; ccd_timing:ccd0|timings_cntr[4]   ; ccd_timing:ccd0|timings_cntr[7]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; ccd_timing:ccd0|sh_delay[2]       ; ccd_timing:ccd0|sh_delay[6]       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[3]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; ccd_timing:ccd0|timings_cntr[0]   ; ccd_timing:ccd0|timings_cntr[4]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.662      ;
; 0.547 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[5]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.667      ;
; 0.550 ; ccd_timing:ccd0|timings_cntr[2]   ; ccd_timing:ccd0|timings_cntr[6]   ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.670      ;
; 0.567 ; ccd_timing:ccd0|sh_delay[5]       ; ccd_timing:ccd0|sh_state.00000001 ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.887      ;
; 0.576 ; ccd_timing:ccd0|timings_cntr[3]   ; ccd_timing:ccd0|ccd_cp            ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 0.683      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_100M'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.116 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; 0.000        ; 1.096      ; 1.431      ;
; 0.193 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.328      ;
; 0.296 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.419      ;
; 0.318 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.439      ;
; 0.440 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.561      ;
; 0.445 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.566      ;
; 0.459 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[1] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[2] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.583      ;
; 0.477 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.598      ;
; 0.492 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.613      ;
; 0.529 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.650      ;
; 0.556 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.677      ;
; 0.559 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.680      ;
; 0.581 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.702      ;
; 0.588 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[3] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[0] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.709      ;
; 0.627 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.748      ;
; 0.677 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz_cntr[4] ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.798      ;
; 0.741 ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz         ; dac:dac0|clk_2MHz ; clk_100M    ; -0.500       ; 1.096      ; 1.556      ;
; 0.818 ; dac:dac0|clk_2MHz_cntr[4] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 0.939      ;
; 1.128 ; dac:dac0|clk_2MHz_cntr[1] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.249      ;
; 1.174 ; dac:dac0|clk_2MHz_cntr[0] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.295      ;
; 1.220 ; dac:dac0|clk_2MHz_cntr[3] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.341      ;
; 1.288 ; dac:dac0|clk_2MHz_cntr[2] ; dac:dac0|clk_2MHz         ; clk_100M          ; clk_100M    ; 0.000        ; 0.037      ; 1.409      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|adc_cs'                                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock                                            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+
; 0.162 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.224      ; 0.490      ;
; 0.169 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.224      ; 0.497      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.317      ;
; 0.209 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[2]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.329      ;
; 0.253 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.373      ;
; 0.261 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.382      ;
; 0.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[1]                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.391      ;
; 0.274 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.393      ;
; 0.275 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.394      ;
; 0.276 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.396      ;
; 0.276 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.226      ; 0.606      ;
; 0.277 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~porta_address_reg0   ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.224      ; 0.605      ;
; 0.278 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[5]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.397      ;
; 0.279 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[3]                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[3]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[0]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[0]                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.404      ;
; 0.285 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[9]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[9]                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.406      ;
; 0.287 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[1]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.408      ;
; 0.289 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.408      ;
; 0.294 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[7]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.413      ;
; 0.296 ; ccd_timing:ccd0|adc_data[14]                                                                                         ; ccd_timing:ccd0|pix_data[14]                                                                                         ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.305      ; 1.765      ;
; 0.296 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[6]                                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.416      ;
; 0.301 ; ccd_timing:ccd0|adc_data[10]                                                                                         ; ccd_timing:ccd0|pix_data[10]                                                                                         ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.305      ; 1.770      ;
; 0.302 ; ccd_timing:ccd0|adc_data[12]                                                                                         ; ccd_timing:ccd0|pix_data[12]                                                                                         ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.305      ; 1.771      ;
; 0.312 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.433      ;
; 0.319 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.439      ;
; 0.325 ; ccd_timing:ccd0|adc_data[13]                                                                                         ; ccd_timing:ccd0|pix_data[13]                                                                                         ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.305      ; 1.794      ;
; 0.336 ; ccd_timing:ccd0|adc_data[9]                                                                                          ; ccd_timing:ccd0|pix_data[9]                                                                                          ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.309      ; 1.809      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.458      ;
; 0.345 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.464      ;
; 0.345 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[9] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.466      ;
; 0.347 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.466      ;
; 0.350 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|wrptr_g[8]                                                  ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|delayed_wrptr_g[8]                                          ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.037      ; 0.471      ;
; 0.352 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[8] ; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs ; 0.000        ; 0.035      ; 0.471      ;
; 0.353 ; ccd_timing:ccd0|adc_data[11]                                                                                         ; ccd_timing:ccd0|pix_data[11]                                                                                         ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs ; 0.000        ; 1.307      ; 1.824      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ft_clk'                                                                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; usb_ft232h:usb0|error                                                                                                ; usb_ft232h:usb0|txf_rdreq                                                                                            ; ft_clk       ; ft_clk      ; -0.500       ; 0.608      ; 0.385      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|error                                                                                                ; usb_ft232h:usb0|error                                                                                                ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[4] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.317      ;
; 0.202 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.324      ;
; 0.202 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.324      ;
; 0.206 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.328      ;
; 0.210 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.332      ;
; 0.212 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|altsyncram_0h31:fifo_ram|ram_block11a0~portb_address_reg0   ; ft_clk       ; ft_clk      ; 0.000        ; 0.177      ; 0.493      ;
; 0.214 ; usb_ft232h:usb0|usb_rd_n_o                                                                                           ; usb_ft232h:usb0|rxerror                                                                                              ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.334      ;
; 0.221 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.343      ;
; 0.223 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.345      ;
; 0.224 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.346      ;
; 0.234 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.219      ; 0.537      ;
; 0.258 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.037      ; 0.379      ;
; 0.258 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; usb_ft232h:usb0|rxerror                                                                                              ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.379      ;
; 0.262 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ; ft_clk       ; ft_clk      ; 0.000        ; 0.031      ; 0.380      ;
; 0.266 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[9] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[9] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[7] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[7] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe21a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe22a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.397      ;
; 0.277 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.399      ;
; 0.289 ; usb_ft232h:usb0|rxf_wrreq                                                                                            ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ; ft_clk       ; ft_clk      ; -0.500       ; 0.607      ; 0.500      ;
; 0.294 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; ft_clk       ; ft_clk      ; 0.000        ; 0.038      ; 0.417      ;
; 0.307 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.435      ;
; 0.307 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; ft_clk       ; ft_clk      ; 0.000        ; 0.044      ; 0.438      ;
+-------+----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'dac:dac0|clk_2MHz'                                                                                                       ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.179 ; dac:dac0|sdata               ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; dac:dac0|sync                ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_offset[18]      ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|sclk                ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|this_prev_offset[0] ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.218 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.338      ;
; 0.314 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.434      ;
; 0.321 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.441      ;
; 0.326 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.446      ;
; 0.330 ; dac:dac0|dac_state[3]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.651      ;
; 0.340 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.461      ;
; 0.346 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.467      ;
; 0.362 ; dac:dac0|dac_state[2]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.683      ;
; 0.363 ; dac:dac0|dac_state[1]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.237      ; 0.684      ;
; 0.375 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.496      ;
; 0.385 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.505      ;
; 0.395 ; dac:dac0|dac_offset[0]       ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.517      ;
; 0.438 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.559      ;
; 0.447 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[3]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.576      ;
; 0.451 ; dac:dac0|dac_state[2]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.572      ;
; 0.463 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; dac:dac0|this_prev_offset[0] ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.587      ;
; 0.473 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.596      ;
; 0.479 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.599      ;
; 0.482 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.602      ;
; 0.486 ; dac:dac0|dac_state[0]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.607      ;
; 0.489 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.610      ;
; 0.489 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.610      ;
; 0.500 ; dac:dac0|dac_state[1]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.621      ;
; 0.502 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.623      ;
; 0.506 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.627      ;
; 0.510 ; dac:dac0|dac_offset[0]       ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 0.840      ;
; 0.512 ; dac:dac0|dac_state[0]        ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.245      ; 0.841      ;
; 0.513 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.632      ;
; 0.525 ; dac:dac0|dac_state[3]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.646      ;
; 0.534 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.654      ;
; 0.539 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; dac:dac0|bit_cntr[0]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.662      ;
; 0.547 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.668      ;
; 0.551 ; dac:dac0|bit_cntr[4]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 0.881      ;
; 0.568 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.697      ;
; 0.569 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.682      ;
; 0.585 ; dac:dac0|dac_state[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.706      ;
; 0.594 ; dac:dac0|dac_state[0]        ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.723      ;
; 0.597 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; dac:dac0|dac_state[0]        ; dac:dac0|sclk                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.045      ; 0.727      ;
; 0.600 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; dac:dac0|dac_offset[18]      ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.245      ; 0.932      ;
; 0.609 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.156     ; 0.537      ;
; 0.620 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.750      ;
; 0.621 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.734      ;
; 0.625 ; dac:dac0|dac_offset[0]       ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.745      ;
; 0.626 ; dac:dac0|dac_state[1]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.739      ;
; 0.632 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.752      ;
; 0.632 ; dac:dac0|bit_cntr[2]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.752      ;
; 0.647 ; dac:dac0|bit_cntr[0]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 0.977      ;
; 0.665 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.776      ;
; 0.665 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.776      ;
; 0.665 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.776      ;
; 0.665 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.776      ;
; 0.665 ; dac:dac0|dac_state[2]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.776      ;
; 0.666 ; dac:dac0|this_gain[0]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.154     ; 0.596      ;
; 0.667 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.780      ;
; 0.688 ; dac:dac0|this_gain[0]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; -0.154     ; 0.618      ;
; 0.693 ; dac:dac0|bit_cntr[1]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 1.023      ;
; 0.695 ; dac:dac0|dac_state[2]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.808      ;
; 0.712 ; dac:dac0|bit_cntr[3]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 1.042      ;
; 0.713 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.835      ;
; 0.716 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.846      ;
; 0.724 ; dac:dac0|dac_state[1]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.837      ;
; 0.731 ; dac:dac0|dac_state[1]        ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.844      ;
; 0.746 ; dac:dac0|bit_cntr[2]         ; dac:dac0|sdata               ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.246      ; 1.076      ;
; 0.752 ; dac:dac0|bit_cntr[4]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.882      ;
; 0.761 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.891      ;
; 0.762 ; dac:dac0|dac_state[3]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.875      ;
; 0.772 ; dac:dac0|dac_state[3]        ; dac:dac0|this_prev_offset[0] ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.885      ;
; 0.781 ; dac:dac0|dac_state[2]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.894      ;
; 0.785 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.037      ; 0.906      ;
; 0.793 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.904      ;
; 0.793 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[3]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.904      ;
; 0.793 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.904      ;
; 0.793 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[4]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.904      ;
; 0.793 ; dac:dac0|dac_state[1]        ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.027      ; 0.904      ;
; 0.794 ; dac:dac0|this_prev_offset[0] ; dac:dac0|dac_offset[0]       ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.035      ; 0.913      ;
; 0.801 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.921      ;
; 0.801 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.921      ;
; 0.801 ; dac:dac0|bit_cntr[3]         ; dac:dac0|bit_cntr[2]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.921      ;
; 0.801 ; dac:dac0|dac_state[2]        ; dac:dac0|dac_offset[18]      ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.914      ;
; 0.830 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.960      ;
; 0.831 ; dac:dac0|bit_cntr[1]         ; dac:dac0|bit_cntr[0]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 0.951      ;
; 0.838 ; dac:dac0|bit_cntr[3]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.960      ;
; 0.839 ; dac:dac0|bit_cntr[2]         ; dac:dac0|dac_state[1]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.969      ;
; 0.848 ; dac:dac0|bit_cntr[0]         ; dac:dac0|dac_state[2]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.046      ; 0.978      ;
; 0.857 ; dac:dac0|bit_cntr[1]         ; dac:dac0|dac_state[0]        ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.038      ; 0.979      ;
; 0.869 ; dac:dac0|dac_state[3]        ; dac:dac0|sync                ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.029      ; 0.982      ;
; 0.880 ; dac:dac0|bit_cntr[4]         ; dac:dac0|bit_cntr[1]         ; dac:dac0|clk_2MHz ; dac:dac0|clk_2MHz ; 0.000        ; 0.036      ; 1.000      ;
+-------+------------------------------+------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ccd_timing:ccd0|ccd_p1'                                                                                                                ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.185 ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.307      ;
; 0.299 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.426      ;
; 0.367 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.487      ;
; 0.448 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.568      ;
; 0.458 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.581      ;
; 0.511 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.634      ;
; 0.516 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.636      ;
; 0.524 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.647      ;
; 0.553 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.671      ;
; 0.590 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.708      ;
; 0.605 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.723      ;
; 0.616 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.734      ;
; 0.619 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.737      ;
; 0.633 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.751      ;
; 0.640 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.760      ;
; 0.650 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.772      ;
; 0.652 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.774      ;
; 0.653 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.775      ;
; 0.653 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.771      ;
; 0.656 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.778      ;
; 0.656 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.776      ;
; 0.656 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.774      ;
; 0.660 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.778      ;
; 0.667 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.787      ;
; 0.668 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.786      ;
; 0.669 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.789      ;
; 0.669 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.789      ;
; 0.671 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.789      ;
; 0.672 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.792      ;
; 0.682 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.800      ;
; 0.685 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.803      ;
; 0.687 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.805      ;
; 0.696 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.814      ;
; 0.699 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.817      ;
; 0.705 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.827      ;
; 0.707 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.829      ;
; 0.707 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.829      ;
; 0.708 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.828      ;
; 0.710 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.832      ;
; 0.719 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.837      ;
; 0.722 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.840      ;
; 0.723 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.841      ;
; 0.725 ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.845      ;
; 0.726 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.844      ;
; 0.729 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.849      ;
; 0.731 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.851      ;
; 0.732 ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.854      ;
; 0.734 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.854      ;
; 0.734 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.852      ;
; 0.737 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.855      ;
; 0.742 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|pix_valid_flag ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; -0.500       ; 0.104      ; 0.450      ;
; 0.750 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.868      ;
; 0.751 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.871      ;
; 0.753 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.871      ;
; 0.755 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.877      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.879      ;
; 0.757 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.879      ;
; 0.760 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.882      ;
; 0.762 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.880      ;
; 0.763 ; ccd_timing:ccd0|p1_cntr[8]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.885      ;
; 0.765 ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.883      ;
; 0.769 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.889      ;
; 0.771 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.891      ;
; 0.771 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.891      ;
; 0.774 ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.894      ;
; 0.787 ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.907      ;
; 0.789 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.907      ;
; 0.792 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.910      ;
; 0.803 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.923      ;
; 0.803 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.925      ;
; 0.805 ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.927      ;
; 0.806 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.926      ;
; 0.811 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.931      ;
; 0.813 ; ccd_timing:ccd0|p1_cntr[6]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.935      ;
; 0.816 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[9]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.934      ;
; 0.819 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[10]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.034      ; 0.937      ;
; 0.825 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.945      ;
; 0.827 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.947      ;
; 0.827 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.947      ;
; 0.829 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.949      ;
; 0.830 ; ccd_timing:ccd0|p1_cntr[1]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.950      ;
; 0.830 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[2]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.950      ;
; 0.833 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.953      ;
; 0.844 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.966      ;
; 0.847 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.969      ;
; 0.850 ; ccd_timing:ccd0|p1_cntr[7]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.038      ; 0.972      ;
; 0.851 ; ccd_timing:ccd0|p1_cntr[3]     ; ccd_timing:ccd0|p1_cntr[4]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.971      ;
; 0.878 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[5]     ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.998      ;
; 0.878 ; ccd_timing:ccd0|p1_cntr[0]     ; ccd_timing:ccd0|p1_cntr[11]    ; ccd_timing:ccd0|ccd_p1 ; ccd_timing:ccd0|ccd_p1 ; 0.000        ; 0.036      ; 0.998      ;
+-------+--------------------------------+--------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ft_clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ft_clk ; Rise       ; ft_clk                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrfull_eq_comp_msb_mux_reg                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Fall       ; usb_ft232h:usb0|dcfifo:rxfifo|dcfifo_1gl1:auto_generated|wrptr_g[9]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe16a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe17a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe18a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe19a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ft_clk ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_0md:rs_dgwp|dffpipe_ve9:dffpipe14|dffe20a[8] ;
+--------+--------------+----------------+------------+--------+------------+----------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|adc_cs'                                                                                                                                               ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                  ; Clock Edge ; Target                                                                                                               ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[10]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[11]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[12]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[13]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[14]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[15]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[8]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; ccd_timing:ccd0|pix_data[9]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe26a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe27a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe28a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe29a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe30a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe31a[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ccd_timing:ccd0|adc_cs ; Rise       ; usb_ft232h:usb0|dcfifo:txfifo|dcfifo_brk1:auto_generated|alt_synch_pipe_1md:ws_dgrp|dffpipe_0f9:dffpipe24|dffe32a[7] ;
+--------+--------------+----------------+------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'dac:dac0|clk_2MHz'                                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[0]           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[1]           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[2]           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[3]           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|bit_cntr[4]           ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[0]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_offset[18]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[0]          ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sync                  ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_prev_offset[0]   ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[1]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[2]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|dac_state[3]          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sclk                  ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|sdata                 ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac:dac0|this_gain[0]          ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|clk_2MHz~clkctrl|outclk   ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[0]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[1]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[2]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[3]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|bit_cntr[4]|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[0]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_offset[18]|clk        ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[0]|clk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sync|clk                  ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_prev_offset[0]|clk   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[1]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[2]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|dac_state[3]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sclk|clk                  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|sdata|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; dac:dac0|clk_2MHz ; Rise       ; dac0|this_gain[0]|clk          ;
+--------+--------------+----------------+------------------+-------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ccd_timing:ccd0|ccd_p1'                                                               ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[0]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[11]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[1]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[2]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[3]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[4]     ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[5]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[10]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[6]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[7]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[8]     ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd_timing:ccd0|p1_cntr[9]     ;
; 0.374  ; 0.558        ; 0.184          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Fall       ; ccd_timing:ccd0|pix_valid_flag ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1|q                  ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|inclk[0]   ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|ccd_p1~clkctrl|outclk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[0]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[11]|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[1]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[2]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[3]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[4]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[5]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|pix_valid_flag|clk        ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[10]|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[6]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[7]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[8]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; ccd_timing:ccd0|ccd_p1 ; Rise       ; ccd0|p1_cntr[9]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_100M'                                                                                                 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 4.263 ; 4.447        ; 0.184          ; Low Pulse Width  ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.422 ; 4.422        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 4.443 ; 4.443        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 4.448 ; 4.448        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 4.450 ; 4.450        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 4.467 ; 4.467        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; clk_100M ; Rise       ; clk_100M~input|i                                                  ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 5.335 ; 5.551        ; 0.216          ; High Pulse Width ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|inclk[0]                                    ;
; 5.533 ; 5.533        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~inputclkctrl|outclk                                      ;
; 5.549 ; 5.549        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.552 ; 5.552        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; clk_100M~input|o                                                  ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[0]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[1]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[2]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[3]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz_cntr[4]|clk                                         ;
; 5.557 ; 5.557        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; dac0|clk_2MHz|clk                                                 ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.576 ; 5.576        ; 0.000          ; High Pulse Width ; clk_100M ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; clk_100M ; Rise       ; clk_100M                                                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz                                                 ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[0]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[1]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[2]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[3]                                         ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; clk_100M ; Rise       ; dac:dac0|clk_2MHz_cntr[4]                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_80_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                   ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh            ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000 ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001 ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010 ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011 ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100 ;
; 6.019 ; 6.203        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop              ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]      ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]      ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]       ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk          ;
; 6.046 ; 6.230        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp            ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]      ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]      ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]      ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]      ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs            ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]       ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]   ;
; 6.047 ; 6.231        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]   ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs            ;
; 6.048 ; 6.232        ; 0.184          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1            ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_cs            ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[10]      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[12]      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[13]      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[14]      ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[9]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_p1            ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_rs            ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[0]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[1]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[2]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[3]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[4]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[5]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[6]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_delay[7]       ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[0]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[1]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[2]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[3]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[4]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[5]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[6]   ;
; 6.050 ; 6.266        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|timings_cntr[7]   ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[11]      ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[15]      ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_data[8]       ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|adc_sclk          ;
; 6.051 ; 6.267        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_cp            ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|ccd_sh            ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000000 ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000001 ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000010 ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000011 ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|sh_state.00000100 ;
; 6.077 ; 6.293        ; 0.216          ; High Pulse Width ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd_timing:ccd0|stop              ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_sh|clk                   ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000000|clk        ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000001|clk        ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000010|clk        ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000011|clk        ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_state.00000100|clk        ;
; 6.199 ; 6.199        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|stop|clk                     ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[11]|clk             ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[15]|clk             ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[8]|clk              ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_sclk|clk                 ;
; 6.226 ; 6.226        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_cp|clk                   ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[10]|clk             ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[12]|clk             ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[13]|clk             ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[14]|clk             ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|adc_data[9]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|ccd_rs|clk                   ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[0]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[1]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[2]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[3]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[4]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[5]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[6]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|sh_delay[7]|clk              ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[0]|clk          ;
; 6.227 ; 6.227        ; 0.000          ; Low Pulse Width  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ccd0|timings_cntr[1]|clk          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; 2.079 ; 2.866 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 1.943 ; 2.750 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 0.730 ; 1.498 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; 2.662 ; 3.494 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; -0.977 ; -1.731 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -0.912 ; -1.690 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -0.507 ; -1.272 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; -2.134 ; -2.915 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 2.137 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 2.224 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 2.680 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.680 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.835 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 2.835 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 3.825 ; 4.037 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 3.793 ; 3.987 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 5.770 ; 6.242 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 5.337 ; 5.700 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 3.652 ; 3.786 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 3.649 ; 3.772 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 3.568 ; 3.636 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 5.337 ; 5.700 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 3.567 ; 3.633 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 3.585 ; 3.654 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 3.717 ; 3.799 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 3.599 ; 3.665 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 3.430 ; 3.499 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 3.496 ; 3.581 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 2.531 ; 2.659 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 2.811 ; 2.965 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 2.823 ; 2.980 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 2.899 ; 3.039 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 2.074 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 2.158 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 2.594 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.594 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.743 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 2.743 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 3.692 ; 3.899 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 3.662 ; 3.851 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 5.626 ; 6.092 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 3.460 ; 3.523 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 3.544 ; 3.676 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 3.541 ; 3.662 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 3.460 ; 3.526 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 5.229 ; 5.590 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 3.460 ; 3.523 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 3.476 ; 3.544 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 3.604 ; 3.682 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 3.490 ; 3.554 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 3.319 ; 3.385 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 3.383 ; 3.464 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 2.251 ; 2.375 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 2.519 ; 2.666 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 2.530 ; 2.681 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 2.604 ; 2.738 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.410 ; 3.390 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.499 ; 3.540 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.499 ; 3.540 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.410 ; 3.390 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.175 ; 5.451 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.416 ; 3.396 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.416 ; 3.396 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.434 ; 3.414 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.424 ; 3.404 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.306 ; 3.286 ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.395 ; 3.436 ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.395 ; 3.436 ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.306 ; 3.286 ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.071 ; 5.347 ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.312 ; 3.292 ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.312 ; 3.292 ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.329 ; 3.309 ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.319 ; 3.299 ; Rise       ; ft_clk          ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.464     ; 3.484     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.614     ; 3.573     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.614     ; 3.573     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.464     ; 3.484     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.534     ; 5.258     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.472     ; 3.492     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.472     ; 3.492     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.494     ; 3.514     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.480     ; 3.500     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; ft_bus[*]  ; ft_clk     ; 3.356     ; 3.376     ; Rise       ; ft_clk          ;
;  ft_bus[0] ; ft_clk     ; 3.506     ; 3.465     ; Rise       ; ft_clk          ;
;  ft_bus[1] ; ft_clk     ; 3.506     ; 3.465     ; Rise       ; ft_clk          ;
;  ft_bus[2] ; ft_clk     ; 3.356     ; 3.376     ; Rise       ; ft_clk          ;
;  ft_bus[3] ; ft_clk     ; 5.427     ; 5.151     ; Rise       ; ft_clk          ;
;  ft_bus[4] ; ft_clk     ; 3.364     ; 3.384     ; Rise       ; ft_clk          ;
;  ft_bus[5] ; ft_clk     ; 3.364     ; 3.384     ; Rise       ; ft_clk          ;
;  ft_bus[6] ; ft_clk     ; 3.386     ; 3.406     ; Rise       ; ft_clk          ;
;  ft_bus[7] ; ft_clk     ; 3.372     ; 3.392     ; Rise       ; ft_clk          ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                         ; -3.952   ; -0.135 ; N/A      ; N/A     ; -3.000              ;
;  ccd_timing:ccd0|adc_cs                                  ; -1.740   ; 0.162  ; N/A      ; N/A     ; -2.174              ;
;  ccd_timing:ccd0|ccd_p1                                  ; -1.690   ; 0.185  ; N/A      ; N/A     ; -1.000              ;
;  clk_100M                                                ; -0.229   ; 0.116  ; N/A      ; N/A     ; 4.263               ;
;  dac:dac0|clk_2MHz                                       ; -1.477   ; 0.179  ; N/A      ; N/A     ; -1.000              ;
;  ft_clk                                                  ; -1.805   ; 0.173  ; N/A      ; N/A     ; -3.000              ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -3.952   ; -0.135 ; N/A      ; N/A     ; 6.009               ;
; Design-wide TNS                                          ; -222.372 ; -0.27  ; 0.0      ; 0.0     ; -361.168            ;
;  ccd_timing:ccd0|adc_cs                                  ; -71.346  ; 0.000  ; N/A      ; N/A     ; -139.522            ;
;  ccd_timing:ccd0|ccd_p1                                  ; -16.251  ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  clk_100M                                                ; -0.229   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  dac:dac0|clk_2MHz                                       ; -15.793  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  ft_clk                                                  ; -96.210  ; 0.000  ; N/A      ; N/A     ; -196.168            ;
;  pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; -22.543  ; -0.270 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; 3.678 ; 4.219 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 3.491 ; 4.009 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; 2.051 ; 2.571 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; 4.569 ; 5.155 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+
; ft_rxf    ; ft_clk     ; -0.977 ; -1.731 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -0.912 ; -1.690 ; Rise       ; ft_clk                                                  ;
; ft_txe    ; ft_clk     ; -0.507 ; -1.272 ; Fall       ; ft_clk                                                  ;
; adc_sdo   ; clk_100M   ; -2.134 ; -2.915 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                      ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 3.445 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 3.511 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 4.378 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.378 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 4.485 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 4.485 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 6.432 ; 6.529 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 6.363 ; 6.442 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 9.221 ; 9.573 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 8.570 ; 8.843 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 6.264 ; 6.251 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 6.262 ; 6.237 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 6.098 ; 6.087 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 8.570 ; 8.843 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 6.077 ; 6.090 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 6.125 ; 6.117 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 6.359 ; 6.335 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 6.173 ; 6.154 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 5.861 ; 5.863 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 5.937 ; 5.990 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 4.340 ; 4.414 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 4.816 ; 4.884 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 4.861 ; 4.884 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 5.006 ; 5.082 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                              ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                         ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+
; adc_cs     ; ccd_timing:ccd0|adc_cs ; 2.074 ;       ; Rise       ; ccd_timing:ccd0|adc_cs                                  ;
; adc_cs     ; ccd_timing:ccd0|adc_cs ;       ; 2.158 ; Fall       ; ccd_timing:ccd0|adc_cs                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ; 2.594 ;       ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.594 ; Rise       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p1     ; ccd_timing:ccd0|ccd_p1 ;       ; 2.743 ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; ccd_p2     ; ccd_timing:ccd0|ccd_p1 ; 2.743 ;       ; Fall       ; ccd_timing:ccd0|ccd_p1                                  ;
; dac_sclk   ; dac:dac0|clk_2MHz      ; 3.692 ; 3.899 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sdin   ; dac:dac0|clk_2MHz      ; 3.662 ; 3.851 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; dac_sync   ; dac:dac0|clk_2MHz      ; 5.626 ; 6.092 ; Rise       ; dac:dac0|clk_2MHz                                       ;
; ft_bus[*]  ; ft_clk                 ; 3.460 ; 3.523 ; Rise       ; ft_clk                                                  ;
;  ft_bus[0] ; ft_clk                 ; 3.544 ; 3.676 ; Rise       ; ft_clk                                                  ;
;  ft_bus[1] ; ft_clk                 ; 3.541 ; 3.662 ; Rise       ; ft_clk                                                  ;
;  ft_bus[2] ; ft_clk                 ; 3.460 ; 3.526 ; Rise       ; ft_clk                                                  ;
;  ft_bus[3] ; ft_clk                 ; 5.229 ; 5.590 ; Rise       ; ft_clk                                                  ;
;  ft_bus[4] ; ft_clk                 ; 3.460 ; 3.523 ; Rise       ; ft_clk                                                  ;
;  ft_bus[5] ; ft_clk                 ; 3.476 ; 3.544 ; Rise       ; ft_clk                                                  ;
;  ft_bus[6] ; ft_clk                 ; 3.604 ; 3.682 ; Rise       ; ft_clk                                                  ;
;  ft_bus[7] ; ft_clk                 ; 3.490 ; 3.554 ; Rise       ; ft_clk                                                  ;
; ft_rd      ; ft_clk                 ; 3.319 ; 3.385 ; Rise       ; ft_clk                                                  ;
; ft_wr      ; ft_clk                 ; 3.383 ; 3.464 ; Rise       ; ft_clk                                                  ;
; adc_sclk   ; clk_100M               ; 2.251 ; 2.375 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_cp     ; clk_100M               ; 2.519 ; 2.666 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_rs     ; clk_100M               ; 2.530 ; 2.681 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ccd_sh     ; clk_100M               ; 2.604 ; 2.738 ; Rise       ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------+------------------------+-------+-------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_cs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_sync      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_step      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_wr         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_rd         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; mtr_nhome               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; mtr_nflt                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac8                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_ac9                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[0]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[1]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[2]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[3]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[4]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[5]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[6]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_bus[7]               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_txe                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_clk                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ft_rxf                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_100M                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; adc_sdo                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.09 V              ; -0.0054 V           ; 0.289 V                              ; 0.269 V                              ; 5.45e-09 s                  ; 5.34e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.47e-08 V                  ; 3.09 V             ; -0.0054 V          ; 0.289 V                             ; 0.269 V                             ; 5.45e-09 s                 ; 5.34e-09 s                 ; Yes                       ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.12 V              ; -0.0416 V           ; 0.22 V                               ; 0.194 V                              ; 6.6e-10 s                   ; 6.46e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.12 V             ; -0.0416 V          ; 0.22 V                              ; 0.194 V                             ; 6.6e-10 s                  ; 6.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.09 V              ; -0.00237 V          ; 0.121 V                              ; 0.213 V                              ; 6.61e-09 s                  ; 6.63e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.09 V             ; -0.00237 V         ; 0.121 V                             ; 0.213 V                             ; 6.61e-09 s                 ; 6.63e-09 s                 ; Yes                       ; Yes                       ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.018 V            ; 0.094 V                              ; 0.187 V                              ; 8.32e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.018 V           ; 0.094 V                             ; 0.187 V                             ; 8.32e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_pwm       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; adc_cs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; adc_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; dac_sclk      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sdin      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; dac_sync      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ccd_p1        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_p2        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_sh        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_rs        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ccd_cp        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nen       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_step      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_nrst      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_slp       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_decay     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_dir       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[0]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; mtr_m[1]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; mtr_m[2]      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_wr         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_rd         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_siwu       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_pwrsav     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_nrst       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[0]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ft_bus[0]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[1]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ft_bus[2]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[3]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ft_bus[4]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[5]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[6]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ft_bus[7]     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs                                  ; 283      ; 42       ; 26       ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|adc_cs                                  ; 0        ; 0        ; 0        ; 9        ;
; ft_clk                                                  ; ccd_timing:ccd0|adc_cs                                  ; 10       ; 0        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs                                  ; 8        ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; clk_100M                                                ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; dac:dac0|clk_2MHz                                       ; 197      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|adc_cs                                  ; ft_clk                                                  ; 10       ; 0        ; 0        ; 0        ;
; ft_clk                                                  ; ft_clk                                                  ; 306      ; 50       ; 32       ; 163      ;
; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 655      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; ccd_timing:ccd0|adc_cs                                  ; ccd_timing:ccd0|adc_cs                                  ; 283      ; 42       ; 26       ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|adc_cs                                  ; 0        ; 0        ; 0        ; 9        ;
; ft_clk                                                  ; ccd_timing:ccd0|adc_cs                                  ; 10       ; 0        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; ccd_timing:ccd0|adc_cs                                  ; 8        ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; ccd_timing:ccd0|ccd_p1                                  ; 138      ; 0        ; 12       ; 1        ;
; clk_100M                                                ; clk_100M                                                ; 35       ; 0        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; clk_100M                                                ; 1        ; 1        ; 0        ; 0        ;
; dac:dac0|clk_2MHz                                       ; dac:dac0|clk_2MHz                                       ; 197      ; 0        ; 0        ; 0        ;
; ccd_timing:ccd0|adc_cs                                  ; ft_clk                                                  ; 10       ; 0        ; 0        ; 0        ;
; ft_clk                                                  ; ft_clk                                                  ; 306      ; 50       ; 32       ; 163      ;
; ccd_timing:ccd0|adc_cs                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; ccd_timing:ccd0|ccd_p1                                  ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 85       ; 1        ; 0        ; 0        ;
; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_80_inst|altpll_component|auto_generated|pll1|clk[0] ; 655      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 Patches 0.01we SJ Web Edition
    Info: Processing started: Fri May 12 18:13:00 2017
Info: Command: quartus_sta film_scanner -c film_scanner
Info: qsta_default_script.tcl version: #11
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_1gl1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2f9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1f9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_brk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0f9:dffpipe24|dffe25a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ve9:dffpipe14|dffe15a* 
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *ws_dgrp|dffpipe_2f9:dffpipe14|dffe15a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
    Info (332050): read_sdc
Warning (332174): Ignored filter at qsta_default_script.tcl(1194): *rs_dgwp|dffpipe_1f9:dffpipe5|dffe6a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1194): Argument <to> is not an object ID
    Info (332050): read_sdc
Critical Warning (332012): Synopsys Design Constraints File file not found: 'film_scanner.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 10.000 -waveform {0.000 5.000} -name clk_100M clk_100M
    Info (332110): create_generated_clock -source {pll_80_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_80_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ccd_timing:ccd0|ccd_p1 ccd_timing:ccd0|ccd_p1
    Info (332105): create_clock -period 1.000 -name dac:dac0|clk_2MHz dac:dac0|clk_2MHz
    Info (332105): create_clock -period 1.000 -name ft_clk ft_clk
    Info (332105): create_clock -period 1.000 -name ccd_timing:ccd0|adc_cs ccd_timing:ccd0|adc_cs
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.952
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.952             -22.543 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.805             -96.210 ft_clk 
    Info (332119):    -1.740             -71.346 ccd_timing:ccd0|adc_cs 
    Info (332119):    -1.690             -16.251 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -1.477             -15.793 dac:dac0|clk_2MHz 
    Info (332119):    -0.229              -0.229 clk_100M 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.068 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.215               0.000 clk_100M 
    Info (332119):     0.329               0.000 ccd_timing:ccd0|adc_cs 
    Info (332119):     0.343               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.344               0.000 ft_clk 
    Info (332119):     0.357               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -161.753 ft_clk 
    Info (332119):    -2.174            -139.522 ccd_timing:ccd0|adc_cs 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.579               0.000 clk_100M 
    Info (332119):     6.024               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 20 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.414             -19.127 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.594             -79.983 ft_clk 
    Info (332119):    -1.555             -59.941 ccd_timing:ccd0|adc_cs 
    Info (332119):    -1.409             -13.214 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -1.209             -12.661 dac:dac0|clk_2MHz 
    Info (332119):    -0.156              -0.156 clk_100M 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.270 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.209               0.000 clk_100M 
    Info (332119):     0.298               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.298               0.000 ft_clk 
    Info (332119):     0.312               0.000 ccd_timing:ccd0|adc_cs 
    Info (332119):     0.312               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -161.674 ft_clk 
    Info (332119):    -2.174            -139.522 ccd_timing:ccd0|adc_cs 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.589               0.000 clk_100M 
    Info (332119):     6.009               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 20 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.135             -12.117 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.196             -45.859 ft_clk 
    Info (332119):    -0.810             -27.128 ccd_timing:ccd0|adc_cs 
    Info (332119):    -0.510              -3.549 ccd_timing:ccd0|ccd_p1 
    Info (332119):    -0.399              -2.924 dac:dac0|clk_2MHz 
    Info (332119):    -0.090              -0.090 clk_100M 
Info (332146): Worst-case hold slack is 0.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.026               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.116               0.000 clk_100M 
    Info (332119):     0.162               0.000 ccd_timing:ccd0|adc_cs 
    Info (332119):     0.173               0.000 ft_clk 
    Info (332119):     0.179               0.000 dac:dac0|clk_2MHz 
    Info (332119):     0.185               0.000 ccd_timing:ccd0|ccd_p1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -196.168 ft_clk 
    Info (332119):    -1.000            -136.000 ccd_timing:ccd0|adc_cs 
    Info (332119):    -1.000             -16.000 dac:dac0|clk_2MHz 
    Info (332119):    -1.000             -13.000 ccd_timing:ccd0|ccd_p1 
    Info (332119):     4.263               0.000 clk_100M 
    Info (332119):     6.019               0.000 pll_80_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332114): Report Metastability: Found 20 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 722 megabytes
    Info: Processing ended: Fri May 12 18:13:04 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


