[![Review Assignment Due Date](https://classroom.github.com/assets/deadline-readme-button-22041afd0340ce965d47ae6ef1cefeee28c7c493a6346c4f15d667ab976d596c.svg)](https://classroom.github.com/a/sEFmt2_p)
[![Open in Visual Studio Code](https://classroom.github.com/assets/open-in-vscode-2e0aaae1b6195c2367325f4f02e2d04e9abb55f0b24a779b69b11b9e10269abc.svg)](https://classroom.github.com/online_ide?assignment_repo_id=20894620&assignment_repo_type=AssignmentRepo)
# Lab02 - Unidad Aritmético-Lógica.

# Integrantes
* [Brandon Alexis Galeano Martínez](https://github.com/BAgaleanoM)

# Informe

Indice:

1. [Operaciones de la ALU](#Operaciones-de-la-ALU)
2. [Simulaciones](#simulaciones)
3. [Implementación](#implementación)
4. [Conclusiones](#conclusiones)
5. [Referencias](#referencias)

## Operaciones de la ALU

### Suma
### Resta
### Multiplicación
### Compuerta OR
### Corrimiento izquierda


## Simulaciones 
Para la ALU se hizo un solo archivo de simulación donde se prueban los módulos de operaciones implementadas uno tras otro, así se evidencia también la labor del multiplexor que elige qué operaciones hacer. 

## Implementación
Como se verá en las evidencias se usó un DIP Switch de 4 posiciones para _A_ y para _B_, que son las entredas de 4 bits cada una. También se usó otro DIP Switch para el selector del multiplex. 
## Conclusiones

## Referencias
