# Counter BCD con clock - up down


##  Descripci贸n

Este proyecto implementa un contador BCD en un FPGA utilizando Quartus y Verilog. El m贸dulo principal gestiona un contador que puede incrementarse o decrementarse, cargar un valor espec铆fico y mostrar el resultado en un display de 7 segmentos. Incluye un clock divider, un debouncer, el contador previamente mencionado y el m贸dulo para visualizar la cuenta en el display.


## 锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (en este caso, se utiliz贸 la tarjeta Intel MAX10 DE10 - Lite)

Cable de programaci贸n JTAG


##  Estructura del Proyecto

/02_CounterBCD_clk_updown

 `count_bcd.v`     # M贸dulo principal.

 `count_bcd_wr.v`  # Wrapper del m贸dulo principal para asignaci贸n de pines.

 `clkdiv.v`        # Clock divider.

 `debouncer.v`     # Debouncer.

 `counter_debouncer.v`   # M贸dulo auxiliar para el debouncer (instanciado en debouncer.v).

 `bin_count_load.v`      # M贸dulo que cuenta hacia arriba y hacia abajo, adem谩s de cargar un dato en el contador seg煤n las entradas.

 `disp.v`          # M贸dulo cuya salida es el patr贸n de encendido de los segmentos de un display de 7 segmentos.

 `count_bcd_tb.v`        # Testbench para simulaci贸n. El clkdiv y el debouncer se quitaron para simplificarla, evitando retardos innecesarios y facilitando la observaci贸n del conteo.

 `02_CounterBCD_clk_updown.qpf`   # Archivo del proyecto en Quartus.

 `02_CounterBCD_clk_updown.qsf`   # Archivo de configuraci贸n del FPGA.

 `README.md`       # Este archivo.


##  Im谩genes

![Diagrama RTL de la Pr谩ctica 2](imagenes/P02RTL.png)

Diagrama RTL.


![Simulaci贸n de la Pr谩ctica 2](imagenes/P02Ondas.png)

Simulaci贸n en Questa.


![Funcionamiento de la Pr谩ctica 2](imagenes/P02Tarjeta.mp4)

Funcionamiento en la tarjeta especificada en Requisitos.