<test v="2.0"><p><t>Preguntas Verdadero Falso SE 2</t><d/><a>si</a><c/><v/><p/><e>GxrEjOyDPanAAtb</e><r>135266335690743</r></p><f/><c><c><t>0</t><p>Las UARTs integradas en el LPC2378 tienen un único buffer compartido para transmisión y recepción. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h> Tienen un buffer de 16 bytes para la transmisión y otro buffer de 16 bytes para la recepción.</h></c><c><t>0</t><p>Cada UART se puede configurar para detectar automáticamente la velocidad de transmisión de datos serie entrantes. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Los registros de transmisión (THR) y recepción (RBR) de las UARTs ocupan la misma posición de memoria. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Cada UART puede tener varios canales conectados al VIC. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>La trama extendida CAN 2.0B tiene mayor prioridad que la trama estándar CAN 2.0A. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El controlador CAN LPC2000 integrado en el circuito LPC2378 tiene dos interrupciones separadas asociadas una a la transmisión y otra a la recepción de tramas. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Tras un reset todos los periféricos tienen habilitado reloj y potencia. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Tras un reset la mayoría de los periféricos tienen habilitado su reloj excepto los periféricos complejos o los que tienen un elevado consumo de potencia.</h></c><c><t>0</t><p>En el VIC cualquier petición de interrupción puede asignarse a la CPU de tipo FIQ o IRQ. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El VIC del LPC2378 no permite interrupciones multinivel. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Cualquier fuente de interrupción puede ser asignada como una interrupción FIQ</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Tras un reset el “pin connect block” configura todos los pines del circuito como GPIO. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El VIC dispone de 32 espacios para el direccionamiento vectorizado de las interrupciones. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>La fuente de reloj por defecto de todos los timers es el reloj periférico PCLK del bus APB</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El modulador PWM del LPC2378 permite generar hasta seis canales Single Edge y hasta tres canales Double Edge</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Todos los puertos digitales de entrada/salida (GPIO) están conectados al bus local del core ARM7. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>. Los GPIO lentos (0 y 1) están conectados al bus APB</h></c><c><t>0</t><p>El acceso del core ARM7 a la memoria flash siempre ha de hacerse a través del módulo acelerador de memoria (MAM). </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Solo si el MAM está completamente habilitado. Puede estar deshabilitado o que esté el código en el MAM y los saltos y datos de códigos se obtienen de la memoria flash.</h></c><c><t>0</t><p>En modo usuario sólo se puede acceder a las funciones a nivel de sistema a través de llamadas al supervisor</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El modo usuario utiliza los mismos registros físicos que el modo sistema. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Todos los registros del ARM7 no son solapados, es decir, es el mismo registro físico en todos los modos de ejecución. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Los registros del R13 (SP) y R14 (LR) tienen seis bancos de registros físicos cada uno. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>Los modos usuario y sistema utilizan uno, y cada uno de los restantes modos de ejecución tiene un banco propio.</h></c><c><t>0</t><p>En todos los modos de ejecución se puede leer el registro SPSR (Saved Program Statuct Register). </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Los modos de usuario y sistema no tienen SPSR.</h></c><c><t>0</t><p>El sistema de memoria del ARM7 permite acceso a memoria de diferentes tamaños de datos. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>La excepción FIQ es la más prioritaria de las excepciones en el ARM7. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h> Son más prioritarias que la FIQ las excepciones Reset y Data Abort.</h></c><c><t>0</t><p>Si se produce una excepción cuando se está ejecutando una instrucción Thumb se pasará automáticamente a modo ARM. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>Tras un reset el procesador ARM7 se encuentra en un modo supervisor</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El bloque MAC de los procesadores ARM7 es capaz de procesar datos de 64 bits. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h> Solo admite operaciones con registros de 32 bits. Si el resultado es de 64 bits lo almacenará en dos registros de 32 bits.</h></c><c><t>0</t><p>Los procesadores ARM se consideran de tipo RISC aunque tenga operaciones que procesen datos en memoria. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>No modifican en memoria.</h></c><c><t>0</t><p>En la arquitectura ARM7 no se permite que una interrupción sea interrumpida a su vez</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>No se permiten interrupciones multinivel ni en VIC ni en ARM7.</h></c><c><t>0</t><p>El tiempo de latencia de la interrupción FIQ e IRQ es el mismo, debido a que la dirección de salto de ambas interrupciones es la misma</p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h> FIQ Latency = 12 cycles, IRQ Latency = 25 cycles.</h></c><c><t>0</t><p>Todos los periféricos en la arquitectura ARM deben estar conectados al bus AdvancedPeripheral Bus (APB). </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Puertos rápidos, conectados al bus local. Puertos normales, conectados al bus APB.</h></c><c><t>0</t><p>No todos los periféricos integrados en el LPC 2378 están mapeados en memoria.</p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Todos están mapeados en memoria. Ver Foto Tema 4 pag 10.</h></c><c><t>0</t><p>Las UARTS integradas en el LPC2378 no disponen de buffer de datos de transmisión</p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Disponen de FIFO de transmisión y recepción.</h></c><c><t>0</t><p>El controlador CAN integrado en el LPC2378 tiene tres buffers de transmisión y
tres de recepción de tramas. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Un controlador posee 3 buffers para la transmisión de una trama y 1 buffer para la recepción de una trama. En este último pone a disposición del programador info y datos de la trama recibida.</h></c><c><t>0</t><p>En un bus CAN, si un nodo envía siempre mensajes de mayor prioridad que el resto, sería imposible conocer en este modo las colisiones que se estén
produciendo en el bus. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>Cuando dos nodos envían un mensaje diferente al mismo tiempo, "colisionarán". Si dos mensajes comienzan a transmitirse simultáneamente, el que tenga la ID más baja (prioridad más alta) gana y el controlador CAN con la ID más alta retrocederá y volverá a intentar una vez que el bus esté disponible.</h></c><c><t>0</t><p>En el bus CAN es posible conocer el número de colisiones que se están produciendo. </p><c>12</c><r><o>Verdadero</o><o>Falso</o></r></c><c><t>0</t><p>El bus CAN es un bus maestro/esclavo</p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Bus comunicaciones serie, multimaestro.</h></c><c><t>0</t><p>En una trama CAN no aparece el nodo origen o destino, pero monitorizando el bus es posible conocer el nodo que pone el mensaje</p><c>12</c><r><o>Verdadero</o><o>Falso</o></r><h>Tema 5 pag 30.</h></c><c><t>0</t><p>Teniendo en cuenta un sistema ARM con VIC, la dirección de la primera instrucción de las rutinas de interrupción deben estar en unas posiciones fijas en memoria. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>La dirección de salto de una excepción está prefijada dependiendo del tipo de excepción en la tabla de vectorización.</h></c><c><t>0</t><p>Por cada línea de interrupción del VIC existe un registro donde se debe programar la dirección de salto</p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>Tema 4 pag 31.</h></c><c><t>0</t><p>Una vez procesada una interrupción VIC, el programador debe indicárselo escribiéndolo en un registro la línea de interrupción que ha procesado. </p><c>21</c><r><o>Verdadero</o><o>Falso</o></r><h>Tema 4 Pag 31.</h></c></c><i/></test>