<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>VHDL电路设计[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="VHDL电路设计"/><meta name="description" content="VHDL电路设计pdf下载文件大小为31MB,PDF页数为408页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">VHDL电路设计PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/22/30544839.jpg" alt="VHDL电路设计"></div><div class="b-info"><ul><li>雷伏容编著 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：7302142262</li><li>出版时间：2006</li><li>标注页数：393页</li><li>文件大小：31MB</li><li>文件页数：408页</li><li>主题词：硬件描述语言，VHDL－程序设计；数字电路－电路设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/481140.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/01/30544839.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/01/30544839.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/11/30544839.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('15963c128082a76ab5e8c9b4ca156c9d')">点击复制MD5值：15963c128082a76ab5e8c9b4ca156c9d</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>VHDL电路设计PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 概述1</p><p>1.1 硬件描述语言介绍1</p><p>1.2 VHDL语言的发展与特点2</p><p>1.3 VHDL语言的开发流程4</p><p>1.4 可编程逻辑器件简介5</p><p>1.5 学习小结7</p><p>1.6 思考与练习7</p><p>第2章 数字逻辑基础8</p><p>2.1 逻辑代数基础8</p><p>2.1.1 逻辑变量和逻辑函数8</p><p>2.1.2 基本逻辑运算8</p><p>2.1.3 逻辑函数的表示方法11</p><p>2.1.4 逻辑代数的定理和规则12</p><p>2.2 组合逻辑电路13</p><p>2.2.1 组合逻辑电路的分析14</p><p>2.2.2 组合逻辑电路的综合15</p><p>2.2.3 组合逻辑电路中的竞争与冒险16</p><p>2.3 时序逻辑电路18</p><p>2.3.1 触发器18</p><p>2.3.2 时序逻辑电路的分析22</p><p>2.3.3 时序逻辑电路的设计26</p><p>2.4 学习小结28</p><p>2.5 思考与练习29</p><p>3.1 VHDL程序基本结构31</p><p>例3-1：2选1多路选择器程序31</p><p>第3章 VHDL程序结构与要素31</p><p>3.1.1 实体32</p><p>例3-3：n输入与非门的实体描述33</p><p>例3-2：有类属说明的2输入与非门的实体描述33</p><p>3.1.2 结构体35</p><p>例3-4：半加器的完整VHDL描述36</p><p>3.1.3 描述风格36</p><p>例3-6：2选1多路选择器数据流描述程序37</p><p>例3-5：2选1多路选择器行为描述程序37</p><p>例3-7：2选1多路选择器结构描述程序38</p><p>例3-8：半加器的混合描述程序39</p><p>3.2.1 数值型文字40</p><p>3.2 VHDL文字规则40</p><p>3.2.2 标识符42</p><p>3.3.1 VHDL数据对象43</p><p>3.3 VHDL基本数据对象与数据类型43</p><p>3.3.2 VHDL数据类型47</p><p>例3-9：打开一个字符文件，读出文件中的内容并关闭文件51</p><p>3.4 VHDL表达式与运算符57</p><p>3.6 思考与练习63</p><p>3.5 学习小结63</p><p>4.1 顺序描述语句64</p><p>第4章 VHDL基本描述语句64</p><p>例4-2：WAIT FOR语句示例程序65</p><p>例4-1：WAIT语句示例程序65</p><p>4.1.1 WAIT语句65</p><p>例4-3：WAIT ON语句示例程序（2选1选择器）66</p><p>例4-4：WAIT ON语句和PROCESS语句中所使用的敏感信号列表的对比67</p><p>例4-5：WAIT UNTIL语句示例程序67</p><p>例4-6：多条件WAIT语句的示例程序68</p><p>例4-7：信号代入语句示例程序68</p><p>4.1.2 代入语句68</p><p>例4-8：变量赋值语句示例程序69</p><p>4.1.3 赋值语句69</p><p>例4-9：变量赋值和信号量代入的对比示例程序70</p><p>例4-10：采用单IF语句描述D触发器的示例程序71</p><p>4.1.4 IF语句71</p><p>例4-11：采用二选择IF语句描述2选1选择器的示例程序72</p><p>例4-12：采用多选择IF语句描述4选1选择电路的示例程序73</p><p>例4-13：采用IF语句嵌套结构的带复位端的4选1选择器的示例程序74</p><p>4.1.5 CASE语句75</p><p>例4-14：采用CASE语句来描述4选1选择器的示例程序76</p><p>例4-15：采用CASE语句设计3-8译码器的示例程序77</p><p>例4-16：采用FOR LOOP语句实现32位奇偶校验电路的示例程序78</p><p>4.1.6 FOR LOOP语句78</p><p>例4-17：WHILE LOOP语句格式的示例程序79</p><p>4.1.7 WHILE LOOP语句79</p><p>例4-18：采用WHILE LOOP语句实现32位奇偶校验电路的示例程序80</p><p>4.1.8 NEXT语句80</p><p>例4-19：采用外部信号控制的32位奇偶校验电路的示例程序81</p><p>例4-20：NEXT语句嵌在两个循环中的示例程序81</p><p>4.1.9 EXIT语句82</p><p>例4-21：采用EXIT语句的示例程序82</p><p>例4-22：采用RETURN语句的示例程序83</p><p>4.1.10 RETURN语句83</p><p>4.1.11 REPORT语句83</p><p>例4-24：使用NULL语句的示例程序84</p><p>例4-23：采用REPORT语句的示例程序84</p><p>4.1.12 NULL语句84</p><p>例4-25：采用ASSERT语句的示例程序85</p><p>4.1.13 ASSERT语句85</p><p>4.2 并行描述语句86</p><p>4.2.1 并发信号代入语句（Concurrent Signal Assignment）87</p><p>例4-27：采用条件信号代入语句描述3-8译码器的示例程序89</p><p>例4-26：采用条件信号代入语句描述异或门的示例程序89</p><p>例4-28：采用条件信号代入语句来描述4选1选择器的示例程序90</p><p>例4-29：采用选择信号代入语句描述异或门的示例程序91</p><p>例4-30：采用选择信号代入语句来描述4选1选择器的示例程序91</p><p>4.2.2 进程语句（PROCESS）92</p><p>例4-31：利用进程语句设计半加器的示例程序93</p><p>例4-32：利用在一个构造体中有两个进程语句通信的示例程序93</p><p>4.2.3 元件调用语句（COMPONENT）94</p><p>例4-33：利用COMPONENT语句的2选1选择器的示例程序95</p><p>4.2.4 端口映射语句（PORT MAP）96</p><p>例4-34：利用GENERIC语句定义二输入或非门的上升沿和下降沿参数的示例程序98</p><p>4.2.5 类属参数传递语句（GENERIC）98</p><p>例4-35：利用GENERIC语句的示例程序99</p><p>例4-36：利用BLOCK语句设计2选1选择器的示例程序100</p><p>4.2.6 块语句（BLOCK）100</p><p>例4-37：利用BLOCK语句和PROCESS语句嵌套设计半加器的示例程序101</p><p>例4-38：利用BLOCK语句的CPU芯片设计的示例程序102</p><p>例4-39：利用卫式BLOCK语句设计D触发器的示例程序104</p><p>4.2.7 过程语句（PROCEDURE）105</p><p>例4-40：利用PROCEDURE语句结构把位矢量转换成整数的示例程序106</p><p>例4-41：在主程序中调用过程bitvector_to_integer的示例程序107</p><p>4.2.8 函数（FUNCTION）108</p><p>例4-42：利用FUNCTION语句结构把位矢量转换成整数的示例程序109</p><p>例4-44：调用函数getmax（）实现最大值检出的示例程序110</p><p>例4-43：利用FUNCTION语句结构实现取最大值的示例程序110</p><p>4.2.9 生成语句（GENERATE）111</p><p>例4-45：用FOR-GENERATE语句设计4位移位寄存器的示例程序112</p><p>例4-46：用一般的方法设计4位移位寄存器的示例程序113</p><p>例4-47：利用IF-GENERATE语句设计n位移位寄存器的示例程序114</p><p>4.2.10 延时语句115</p><p>4.3.2 数值类属性描述语句117</p><p>4.3.1 属性预定义117</p><p>4.3 属性描述语句117</p><p>例4-49：用DOWNTO来排列数据时，获取该数据的数值属性的示例程序118</p><p>例4-48：获取数值型枚举类型的数值属性的示例程序118</p><p>例4-50：利用数据的数值属性检测数据总线宽度的示例程序119</p><p>例4-51：获取字符型枚举类型的数值属性的示例程序120</p><p>例4-52：利用′LENGTH属性来获取数组的范围长度的示例程序120</p><p>例4-53：利用′LENGTH属性来获取枚举类型的多维数组范围长度的示例程序121</p><p>例4-54：说明块的数值属性′STRUCTURE和′BEHAVIOR的示例程序123</p><p>4.3.3 函数类属性描述语句124</p><p>例4-55：利用数据类型的属性函数解析欧姆定律的示例程序125</p><p>例4-56：说明′SUCC、′PRED、′LEFTOF、′RIGHTOF属性使用方法的示例程序127</p><p>例4-57：利用数组的属性函数的示例程序128</p><p>例4-58：属性函数′EVENT和′LAST VALUE的使用方法的示例程序129</p><p>例4-59：利用信号的属性函数′LAST EVENT检查建立时间的示例程序131</p><p>4.3.4 信号类属性描述语句132</p><p>例4-60：利用属性′DELAYED（time）描述三输入或门的示例程序133</p><p>例4-61：利用信号类属性′DELAYED检查保持时间的示例程序134</p><p>例4-62：利用属性′STABLE（time）的示例程序136</p><p>例4-63：利用属性′QUIET（time）描述具有优先级的中断机制的示例程序136</p><p>例4-64：利用属性′BASE的示例程序139</p><p>4.3.5 数据类型类属性描述语句139</p><p>例4-65：使用数据区间类属性描述语句——属性′RANGE和属性′REVERSE RANGE的示例程序140</p><p>4.3.6 数据区间类属性描述语句140</p><p>4.3.7 用户自定义属性语句141</p><p>例4-66：使用用户自定义属性语句ATTRIBUTE的示例程序142</p><p>4.4 学习小结142</p><p>4.5 思考与练习144</p><p>5.1 基本逻辑门电路145</p><p>第5章 组合逻辑电路的VHDL语言描述145</p><p>5.1.1 2输入与非门电路145</p><p>例5-2：一般2输入与非门电路设计的示例程序2146</p><p>例5-1：一般2输入与非门电路设计的示例程序1146</p><p>例5-3：调用集电极开路的2输入与非门电路的示例程序147</p><p>例5-5：2输入或非门电路设计的示例程序2148</p><p>例5-4：2输入或非门电路设计的示例程序1148</p><p>5.1.2 2输入或非门电路148</p><p>例5-7：反相器电路设计的RTL描述方式的示例程序149</p><p>例5-6：反相器电路设计的行为描述方式的示例程序149</p><p>5.1.3 反相器电路149</p><p>例5-8：2输入异或门电路设计的行为描述方式的示例程序150</p><p>例5-9：2输入异或门电路设计的结构描述方式的示例程序150</p><p>5.1.4 2输入异或门电路150</p><p>5.1.5 2输入同或门电路151</p><p>例5-10：2输入同或门电路设计的行为描述方式的示例程序151</p><p>例5-11：2输入同或门电路设计的结构描述方式的示例程序152</p><p>5.1.6 多输入门电路152</p><p>例5-12：3输入或门电路设计的行为描述方式的示例程序153</p><p>例5-13：3输入或门电路设计的结构描述方式的示例程序153</p><p>例5-14：4输入与非门电路设计的行为描述方式的示例程序154</p><p>例5-15：4输入与非门电路设计的结构描述方式的示例程序154</p><p>5.2 选择器电路155</p><p>5.2.1 2选1选择器156</p><p>例5-16：采用IF-ELSE语句实现2选1选择器的示例程序156</p><p>例5-17：采用CASE语句实现2选1选择器的示例程序157</p><p>5.2.2 16选1选择器157</p><p>例5-18：采用IF-ELSIF-ELSE语句实现16选1选择器的示例程序158</p><p>5.3 编码器与译码器电路159</p><p>5.3.1 编码器159</p><p>例5-19：采用IF-ELSE语句实现BCD输出的10线-4线优先级编码器电路的示例程序160</p><p>5.3.2 译码器161</p><p>例5-20：4线-16线译码器电路的示例程序162</p><p>例5-21：BCD码输入的4线-10线译码器电路的示例程序164</p><p>5.4.1 三态门165</p><p>5.4 三态门及总线缓冲器电路165</p><p>例5-22：多种方法实现三态门电路的示例程序166</p><p>5.4.2 总线缓冲器167</p><p>例5-23：两种方法实现74244形式的单向总线缓冲器的示例程序168</p><p>例5-24：实现74245形式的双向总线缓冲器电路的VHDL示例程序169</p><p>5.5 加法器电路170</p><p>例5-25：-半加器电路的VHDL示例程序171</p><p>例5-26：直接根据真值表设计的全加器电路的VHDL示例程序172</p><p>例5-28：采用行波进位的4位加法器电路的VHDL示例程序173</p><p>例5-27：由两个半加器元件和一个或门构成的全加器电路的VHDL示例程序173</p><p>例5-29：基于兆函数LPM_ADD_SUB模块生成的自定制加／减法电路的VHDL示例程序176</p><p>例5-30：采用行为描述方法的16位求补器电路的示例程序177</p><p>5.6 求补器电路177</p><p>5.7 乘法器电路178</p><p>例5-31：4位×4位原码移位的乘法器电路的示例程序179</p><p>例5-32：基于兆函数LPM_MULT模块生成的自定制8位×8位无符号乘法器电路的VHDL示例程序180</p><p>例5-33：4位输入数据的一般数值比较器的VHDL示例程序182</p><p>5.8 数值比较器电路182</p><p>例5-34：基于兆函数LPM_COMPARE模块生成的自定制8位与8位无符号数据比较器电路的VHDL示例程序184</p><p>5.9 移位器电路185</p><p>例5-35：对8位输入数据进行移位的VHDL示例程序185</p><p>5.10 学习小结186</p><p>5.11 思考与练习187</p><p>6.1 时序电路的时钟信号189</p><p>第6章 时序逻辑电路的VHDL语言描述189</p><p>6.1.1 时钟边沿的描述189</p><p>例6-1：显式表示时钟敏感信号（上升沿）的示例程序191</p><p>6.1.2 时钟作为敏感信号191</p><p>例6-2：隐式表示时钟敏感信号（下降沿）的示例程序192</p><p>6.2 时序电路的复位信号193</p><p>6.2.1 时序电路的同步复位方法193</p><p>例6-3：VHDL程序中描述时序电路同步复位的示例程序193</p><p>6.2.2 时序电路的异步复位方法194</p><p>例6-4：VHDL程序中描述时序电路异步复位的示例程序194</p><p>例6-5：单输入电平锁存器的VHDL模型的示例程序195</p><p>6.3 锁存器电路195</p><p>6.3.1 电平锁存器195</p><p>例6-6：多输入电平锁存器的VHDL模型的示例程序196</p><p>6.3.2 同步锁存器196</p><p>6.3.3 异步锁存器197</p><p>例6-8：异步锁存器的VHDL模型的示例程序197</p><p>例6-7：同步锁存器的VHDL模型的示例程序197</p><p>6.3.4 自定制锁存器198</p><p>例6-9：基于兆函数LPM_LATCH模块生成的自定制的带有异步置位端和异步清零端的8位锁存器电路的VHDL示例程序199</p><p>6.4.1 D触发器200</p><p>6.4 触发器电路200</p><p>例6-11：异步复位的D触发器的示例程序201</p><p>例6-10：上升沿触发的D触发器的示例程序201</p><p>例6-12：异步复位／置位的D触发器的示例程序202</p><p>例6-13：同步复位的D触发器的示例程序203</p><p>例6-14：基于兆函数LPM_DFF模块生成的自定制的带有异步置位端（aset）和异步清零端（aclr）的16位D触发器电路的VHDL示例程序204</p><p>6.4.2 T触发器205</p><p>例6-15：下降沿触发的T触发器的示例程序206</p><p>例6-16：基于兆函数LPM_TFF模块生成的自定制的带有同步置位端（sset）、同步清零端（sclr）和同步加载端（sload）的24位T触发器电路的VHDL示例程序208</p><p>6.4.3 JK触发器208</p><p>例6-17：带有异步置位／复位端的上升沿触发的JK触发器的示例程序210</p><p>6.5 寄存器电路210</p><p>例6-18：用VHDL语言描述的10位通用寄存器的示例程序211</p><p>6.5.1 10位通用寄存器211</p><p>6.5.2 串入-串出移位寄存器211</p><p>例6-19：用VHDL语言描述的8位串入-串出移位寄存器的示例程序212</p><p>例6-20：直接采用信号代入的方法实现串入-串出移位寄存器的示例程序213</p><p>6.5.3 串入-并出移位寄存器214</p><p>例6-21：用VHDL语言描述的8位串入-并出移位寄存器的示例程序215</p><p>6.5.4 循环移位寄存器216</p><p>例6-22：用VHDL语言描述的8位循环左移位寄存器的示例程序217</p><p>例6-23：调用包集合CYPAC中的循环左移过程的8位循环左移位寄存器示例程序218</p><p>6.5.5 双向移位寄存器220</p><p>6.5.6 串／并入-串出移位寄存器221</p><p>例6-24：用VHDL语言描述的8位双向移位寄存器的示例程序221</p><p>例6-25：用VHDL语言描述的8位串／并入-串出移位寄存器74166的示例程序223</p><p>6.6.1 同步计数器225</p><p>6.6 计数器电路225</p><p>例6-26：用VHDL语言描述的带使能端的十二进制计数器的示例程序226</p><p>例6-27：利用两个4位二进制计数器构成一个六十进制计数器的示例程序227</p><p>例6-28：用VHDL语言描述的8位二进制加／减计数器的示例程序229</p><p>6.6.2 异步计数器230</p><p>例6-29：用VHDL语言描述的4位行波型异步计数器电路的示例程序230</p><p>6.6.3 自定制计数器231</p><p>例6-30：基于兆函数LPM_COUNTER模块生成的自定制的带有时钟使能端（ckk_en）、计数使能端（cnt_en）、异步置位端（aset）、异步加载端（aload）和异步清零端（aclr）的12位模30加／减（updown）计数器电路的VHDL示例程序232</p><p>6.7 学习小结234</p><p>6.8 思考与练习235</p><p>7.1 有限状态机概述236</p><p>第7章 有限状态机的VHDL语言描述236</p><p>7.2 有限状态机的VHDL语言描述237</p><p>例7-1：交通灯控制系统的VHDL有限状态机实现240</p><p>例7-2：交通灯控制器采用单进程描述的有限状态机实现243</p><p>7.3 Moore型状态机的设计247</p><p>例7-3：步进电机控制器的有限状态机实现248</p><p>7.4 Mealy型状态机的设计250</p><p>例7-4：Mealy型有限状态机250</p><p>7.5.1 符号化的状态编码252</p><p>7.5.2 直接状态编码252</p><p>7.5 有限状态机的状态编码252</p><p>例7-5：顺序编码的有限状态机253</p><p>例7-6：采用状态位直接输出编码的交通灯控制系统255</p><p>例7-7：一位热码编码的有限状态机257</p><p>7.6 非法状态的处理258</p><p>7.7 学习小结261</p><p>7.8 思考与练习261</p><p>第8章 采用VHDL的数字系统设计262</p><p>8.1 层次化结构设计262</p><p>8.2 自顶向下的设计方法263</p><p>8.3 库265</p><p>8.4 程序包267</p><p>8.5 配置275</p><p>例8-1：全加器的设计276</p><p>例8-2：采用元件配置说明方式实现的全加器的设计277</p><p>8.6 系统设计实例280</p><p>例8-3：64×8bit的ROM初始化（采用在程序包中直接定义的方法）281</p><p>8.6.1 存储器设计281</p><p>例8-5：64×8bit的ROM设计（采用在程序包中直接定义的方法）282</p><p>例8-4：64×8bit的ROM初始化（采用读TEXTIO的方式）282</p><p>例8-6：64×8bit的ROM设计（采用读TEXTIO的方式）283</p><p>例8-7：32×4bit的RAM设计284</p><p>例8-8：16×4bit的FIFO设计285</p><p>8.6.2 4位微处理器设计287</p><p>例8-9：ALU输入选择模块设计290</p><p>例8-10：ALU算术逻辑运算模块设计290</p><p>例8-11：存储器模块设计292</p><p>例8-13：输出选择模块设计293</p><p>例8-12：寄存器模块设计293</p><p>例8-14：4位微处理器系统的顶层描述294</p><p>8.8 思考与练习296</p><p>8.7 学习小结296</p><p>第9章 仿真、综合与优化297</p><p>9.1 仿真297</p><p>9.1.1 仿真输入信号的生成298</p><p>例9-1：全加器仿真程序（采用程序直接生成全加器仿真输入信号）299</p><p>例9-2：全加器仿真程序（利用TEXTIO文本文件的方式来生成仿真输入信号）302</p><p>例9-3：全加器仿真程序（不采用观察仿真输出波形，而使用完整的测试平台程序）304</p><p>9.1.2 仿真的δ延时305</p><p>例9-4：仿真程序305</p><p>9.2 综合306</p><p>9.2.1 约束条件307</p><p>9.2.2 工艺库308</p><p>9.2.3 门级映射309</p><p>9.3 设计优化309</p><p>例9-5：加法器示例程序310</p><p>9.3.1 模块复用310</p><p>例9-6：采用了面积优化的加法器示例程序311</p><p>9.3.2 流水线设计313</p><p>9.4 设计实现315</p><p>9.5 学习小结317</p><p>9.6 思考与练习317</p><p>第10章 在Quartus Ⅱ中进行电路设计318</p><p>10.1 Quartus Ⅱ软件的安装318</p><p>10.1.1 配置要求318</p><p>10.1.2 安装步骤319</p><p>10.1.3 授权方法324</p><p>10.1.4 设计特点326</p><p>10.2.1 图形用户界面设计流程328</p><p>10.2 Quartus Ⅱ软件的设计流程328</p><p>10.2.2 EDA工具设计流程330</p><p>10.2.3 命令行可执行文件331</p><p>10.2.4 Quartus Ⅱ软件的设计流程332</p><p>10.2.5 常用窗口介绍333</p><p>10.3 设计项目输入334</p><p>10.3.1 创建工程项目文件335</p><p>10.3.2 创建图形编辑文件336</p><p>例10-1：由Quartus Ⅱ软件生成的电路模块testblock下层的VHDL语言文件testblock.vhd的示例程序340</p><p>10.3.3 创建文本编辑文件346</p><p>例10-2：由Quartus Ⅱ软件的文本编辑器的“插入模板”对话框生成的实体声明的示例程序（采用VHDL语言编写程序）347</p><p>10.3.4 创建存储器编辑文件348</p><p>10.3.5 创建波形编辑文件350</p><p>10.4 设计项目编译与仿真353</p><p>10.4.1 Quartus Ⅱ软件的编译器选项设置353</p><p>10.4.2 编译设计项目359</p><p>10.4.3 仿真设计项目361</p><p>10.5 设计项目时序分析364</p><p>10.5.1 时序分析的基本参数介绍364</p><p>10.5.2 时序分析选项设置364</p><p>10.5.3 进行时序分析366</p><p>10.5.4 查看时序分析结果367</p><p>10.6 设计项目的下载编程367</p><p>10.6.1 器件编程介绍368</p><p>10.6.2 进行器件编程368</p><p>10.7 学习小结370</p><p>10.8 思考与练习370</p><p>附录A VHDL保留字371</p><p>附录B 常用逻辑符号对照表372</p><p>附录C 常用VHDL开发软件372</p><p>附录D 习题答案373</p><p>参考文献393</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/3252310.html">3252310.html</a></li><li><a href="/book/2925361.html">2925361.html</a></li><li><a href="/book/848723.html">848723.html</a></li><li><a href="/book/1025525.html">1025525.html</a></li><li><a href="/book/3644144.html">3644144.html</a></li><li><a href="/book/3622068.html">3622068.html</a></li><li><a href="/book/1232454.html">1232454.html</a></li><li><a href="/book/1219958.html">1219958.html</a></li><li><a href="/book/3672997.html">3672997.html</a></li><li><a href="/book/3013613.html">3013613.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>