TimeQuest Timing Analyzer report for mp_EC2
Sat Jun 04 07:41:41 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; mp_EC2                                             ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.48 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.317 ; -55.029            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.291 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -68.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.317 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.947      ;
; -2.312 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.942      ;
; -2.258 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.888      ;
; -2.157 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.099      ;
; -2.152 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.094      ;
; -2.151 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.781      ;
; -2.142 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.772      ;
; -2.128 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.070      ;
; -2.098 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.040      ;
; -2.091 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.033      ;
; -2.069 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 3.011      ;
; -2.068 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.981      ;
; -2.035 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.665      ;
; -2.020 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.962      ;
; -1.991 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.933      ;
; -1.989 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.931      ;
; -1.972 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.914      ;
; -1.965 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.907      ;
; -1.941 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.883      ;
; -1.935 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.877      ;
; -1.931 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.873      ;
; -1.908 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 3.133      ;
; -1.901 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.843      ;
; -1.889 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.802      ;
; -1.883 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.513      ;
; -1.870 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.812      ;
; -1.857 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.799      ;
; -1.857 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.487      ;
; -1.822 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.764      ;
; -1.816 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.758      ;
; -1.784 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 3.009      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.707 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.649      ;
; -1.701 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.643      ;
; -1.684 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.626      ;
; -1.665 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.890      ;
; -1.618 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.365     ; 2.248      ;
; -1.611 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 2.217      ;
; -1.590 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.532      ;
; -1.550 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.775      ;
; -1.495 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 2.101      ;
; -1.451 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.369      ;
; -1.445 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.387      ;
; -1.433 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.658      ;
; -1.387 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.300      ;
; -1.353 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.295      ;
; -1.336 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.389     ; 1.942      ;
; -1.288 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.206      ;
; -1.252 ; PC[1]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.184      ;
; -1.219 ; state.s_load                                                                                                ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.132      ;
; -1.219 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.132      ;
; -1.219 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.132      ;
; -1.213 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.144      ;
; -1.208 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.082     ; 2.121      ;
; -1.208 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.082     ; 2.121      ;
; -1.208 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.082     ; 2.121      ;
; -1.208 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.082     ; 2.121      ;
; -1.208 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.082     ; 2.121      ;
; -1.183 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.125      ;
; -1.182 ; state.s_jpm                                                                                                 ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.096      ;
; -1.182 ; state.s_jpm                                                                                                 ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.096      ;
; -1.182 ; state.s_jpm                                                                                                 ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.096      ;
; -1.182 ; state.s_jpm                                                                                                 ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.081     ; 2.096      ;
; -1.181 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.053     ; 2.123      ;
; -1.176 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.094      ;
; -1.169 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 2.087      ;
; -1.167 ; state.s_input                                                                                               ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.080      ;
; -1.167 ; state.s_input                                                                                               ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.080      ;
; -1.167 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.082     ; 2.080      ;
; -1.155 ; PC[0]                                                                                                       ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.065     ; 2.085      ;
; -1.133 ; PC[1]                                                                                                       ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 2.065      ;
; -1.097 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.028      ;
; -1.070 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.001      ;
; -1.064 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 1.982      ;
; -1.064 ; PC[0]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 1.995      ;
; -1.054 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 1.972      ;
; -1.053 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.296      ;
; -1.028 ; PC[3]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.064     ; 1.959      ;
; -1.013 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.077     ; 1.931      ;
; -0.995 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.248      ; 2.238      ;
; -0.993 ; PC[1]                                                                                                       ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.063     ; 1.925      ;
; -0.973 ; state.s_output                                                                                              ; output[0]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[7]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[6]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[5]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[4]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[3]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[2]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.973 ; state.s_output                                                                                              ; output[1]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.082     ; 1.886      ;
; -0.956 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.181      ;
; -0.956 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.181      ;
; -0.956 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.181      ;
; -0.956 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.230      ; 2.181      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.876      ;
; 0.297 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.882      ;
; 0.297 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.882      ;
; 0.304 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.889      ;
; 0.323 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.402      ; 0.912      ;
; 0.345 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.402      ; 0.934      ;
; 0.356 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.402      ; 0.945      ;
; 0.356 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.577      ;
; 0.361 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.398      ; 0.946      ;
; 0.371 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 0.593      ;
; 0.390 ; A[0]                                                                                     ; output[0]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; A[2]                                                                                     ; output[2]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.611      ;
; 0.391 ; A[4]                                                                                     ; output[4]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.612      ;
; 0.401 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.622      ;
; 0.403 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.064      ; 0.624      ;
; 0.408 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.380      ; 0.975      ;
; 0.412 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.064      ; 0.633      ;
; 0.453 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.444      ; 1.054      ;
; 0.529 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.749      ;
; 0.590 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.811      ;
; 0.598 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.819      ;
; 0.609 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.830      ;
; 0.609 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.830      ;
; 0.611 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.832      ;
; 0.617 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.838      ;
; 0.622 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.843      ;
; 0.628 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.090      ; 0.905      ;
; 0.645 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.090      ; 0.922      ;
; 0.646 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.090      ; 0.923      ;
; 0.649 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.090      ; 0.926      ;
; 0.654 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.090      ; 0.931      ;
; 0.658 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.878      ;
; 0.664 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.886      ;
; 0.670 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.892      ;
; 0.724 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; -0.283     ; 0.598      ;
; 0.724 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; -0.283     ; 0.598      ;
; 0.727 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.142      ; 1.026      ;
; 0.730 ; state.s_load                                                                             ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.258      ;
; 0.732 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.952      ;
; 0.747 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.969      ;
; 0.754 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.976      ;
; 0.755 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.063      ; 0.975      ;
; 0.759 ; state.s_load                                                                             ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.287      ;
; 0.760 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.288      ;
; 0.760 ; state.s_load                                                                             ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.288      ;
; 0.760 ; state.s_load                                                                             ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.288      ;
; 0.787 ; state.s_jpm                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.008      ;
; 0.793 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.014      ;
; 0.805 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.046      ; 1.008      ;
; 0.809 ; state.s_decode3                                                                          ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.048      ;
; 0.811 ; state.s_decode3                                                                          ; state.s_jpm                                                                                                       ; clock        ; clock       ; 0.000        ; 0.082      ; 1.050      ;
; 0.812 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.051      ;
; 0.815 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.082      ; 1.054      ;
; 0.821 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.142      ; 1.120      ;
; 0.830 ; A[6]                                                                                     ; output[6]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.248     ; 0.739      ;
; 0.835 ; A[1]                                                                                     ; output[1]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.248     ; 0.744      ;
; 0.852 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.086      ;
; 0.853 ; A[5]                                                                                     ; output[5]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.248     ; 0.762      ;
; 0.853 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.087      ;
; 0.854 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.142      ; 1.153      ;
; 0.859 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.093      ;
; 0.866 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.087      ;
; 0.867 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.395      ;
; 0.867 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.395      ;
; 0.867 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.395      ;
; 0.867 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.395      ;
; 0.867 ; state.s_input                                                                            ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.371      ; 1.395      ;
; 0.885 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.106      ;
; 0.890 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.111      ;
; 0.944 ; A[7]                                                                                     ; output[7]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.248     ; 0.853      ;
; 0.969 ; A[3]                                                                                     ; output[3]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.248     ; 0.878      ;
; 0.971 ; A[4]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.517      ;
; 0.973 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.194      ;
; 0.973 ; A[2]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.519      ;
; 0.975 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.220     ; 0.912      ;
; 0.976 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.197      ;
; 0.978 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; -0.220     ; 0.915      ;
; 0.999 ; A[0]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.545      ;
; 1.000 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.082      ; 1.239      ;
; 1.007 ; state.s_decode3                                                                          ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.082      ; 1.246      ;
; 1.008 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.242      ;
; 1.011 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.077      ; 1.245      ;
; 1.022 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.064      ; 1.243      ;
; 1.058 ; state.s_load                                                                             ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.261      ;
; 1.061 ; state.s_jpm                                                                              ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.046      ; 1.264      ;
; 1.072 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.087      ; 1.316      ;
; 1.081 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.087      ; 1.325      ;
; 1.085 ; A[4]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.631      ;
; 1.085 ; A[2]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.389      ; 1.631      ;
; 1.088 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.220     ; 1.025      ;
; 1.089 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.220     ; 1.026      ;
; 1.089 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.220     ; 1.026      ;
; 1.091 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.087      ; 1.335      ;
; 1.091 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.220     ; 1.028      ;
; 1.091 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_jpm                                                                                                       ; clock        ; clock       ; 0.000        ; -0.220     ; 1.028      ;
; 1.094 ; state.s_load                                                                             ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.297      ;
; 1.095 ; state.s_load                                                                             ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 1.298      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpm                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.108  ; 0.338        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 2.314 ; 2.772 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.376 ; 0.502 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.014 ; 0.152 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.264 ; 2.772 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.630 ; 2.097 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.314 ; 2.765 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.823 ; 2.271 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.926 ; 2.434 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.896 ; 2.351 ; Rise       ; clock           ;
; reset     ; clock      ; 0.893 ; 0.994 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; 0.314  ; 0.175  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.059 ; -0.187 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.314  ; 0.175  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.864 ; -2.358 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.229 ; -1.684 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.917 ; -2.353 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.414 ; -1.851 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.513 ; -2.007 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.485 ; -1.929 ; Rise       ; clock           ;
; reset     ; clock      ; -0.507 ; -0.622 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 7.222 ; 7.242 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.224 ; 6.161 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.915 ; 5.862 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.222 ; 7.242 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.729 ; 6.652 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.271 ; 6.238 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.587 ; 6.536 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.376 ; 6.310 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.392 ; 6.308 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.723 ; 5.668 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.024 ; 5.959 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.723 ; 5.668 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.012 ; 7.030 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.505 ; 6.426 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.069 ; 6.033 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.368 ; 6.315 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.166 ; 6.099 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.185 ; 6.100 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 336.25 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.974 ; -44.749           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.290 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -68.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.974 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.643      ;
; -1.965 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.634      ;
; -1.910 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.579      ;
; -1.820 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.773      ;
; -1.820 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.489      ;
; -1.811 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.764      ;
; -1.809 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.478      ;
; -1.787 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.740      ;
; -1.784 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.737      ;
; -1.762 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 2.684      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.709      ;
; -1.745 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.698      ;
; -1.721 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.674      ;
; -1.719 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.388      ;
; -1.685 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.638      ;
; -1.666 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.619      ;
; -1.648 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.601      ;
; -1.639 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.592      ;
; -1.635 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.588      ;
; -1.619 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.572      ;
; -1.612 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.565      ;
; -1.608 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 2.814      ;
; -1.602 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 2.524      ;
; -1.586 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.539      ;
; -1.584 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.537      ;
; -1.582 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.251      ;
; -1.551 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 2.220      ;
; -1.536 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.489      ;
; -1.533 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.486      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.481 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.434      ;
; -1.478 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 2.684      ;
; -1.434 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.387      ;
; -1.381 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.334      ;
; -1.381 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.334      ;
; -1.376 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 2.582      ;
; -1.338 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.980      ;
; -1.333 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.286      ;
; -1.327 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.326     ; 1.996      ;
; -1.277 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 2.483      ;
; -1.237 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.879      ;
; -1.184 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 2.110      ;
; -1.177 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.130      ;
; -1.176 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 2.382      ;
; -1.145 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 2.067      ;
; -1.103 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 2.056      ;
; -1.097 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.353     ; 1.739      ;
; -1.012 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.938      ;
; -1.009 ; state.s_load                                                                                                ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.931      ;
; -1.009 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.931      ;
; -1.009 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.931      ;
; -0.994 ; PC[1]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.932      ;
; -0.987 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.073     ; 1.909      ;
; -0.987 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.073     ; 1.909      ;
; -0.987 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.073     ; 1.909      ;
; -0.987 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.073     ; 1.909      ;
; -0.987 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.073     ; 1.909      ;
; -0.978 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.917      ;
; -0.970 ; state.s_jpm                                                                                                 ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 1.892      ;
; -0.970 ; state.s_jpm                                                                                                 ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 1.892      ;
; -0.970 ; state.s_jpm                                                                                                 ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 1.892      ;
; -0.970 ; state.s_jpm                                                                                                 ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.073     ; 1.892      ;
; -0.968 ; state.s_input                                                                                               ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.890      ;
; -0.968 ; state.s_input                                                                                               ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.890      ;
; -0.968 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.073     ; 1.890      ;
; -0.953 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 1.906      ;
; -0.947 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.042     ; 1.900      ;
; -0.943 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.869      ;
; -0.916 ; PC[0]                                                                                                       ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.854      ;
; -0.909 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.835      ;
; -0.891 ; PC[1]                                                                                                       ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.829      ;
; -0.877 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.816      ;
; -0.855 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.056     ; 1.794      ;
; -0.846 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.772      ;
; -0.827 ; PC[0]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.765      ;
; -0.824 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.047      ;
; -0.809 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.735      ;
; -0.794 ; PC[3]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.057     ; 1.732      ;
; -0.778 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.228      ; 2.001      ;
; -0.777 ; state.s_output                                                                                              ; output[0]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[7]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[6]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[5]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[4]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[3]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[2]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.777 ; state.s_output                                                                                              ; output[1]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.699      ;
; -0.771 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.069     ; 1.697      ;
; -0.764 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 1.970      ;
; -0.764 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 1.970      ;
; -0.764 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 1.970      ;
; -0.764 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 1.970      ;
; -0.764 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.211      ; 1.970      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.815      ;
; 0.294 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.819      ;
; 0.295 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.820      ;
; 0.301 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.826      ;
; 0.310 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.319 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.848      ;
; 0.335 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.536      ;
; 0.336 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.538      ;
; 0.339 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.868      ;
; 0.349 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.360      ; 0.878      ;
; 0.352 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.356      ; 0.877      ;
; 0.354 ; A[0]                                                                                     ; output[0]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; A[2]                                                                                     ; output[2]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.554      ;
; 0.355 ; A[4]                                                                                     ; output[4]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.555      ;
; 0.358 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.559      ;
; 0.366 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.057      ; 0.567      ;
; 0.367 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.340      ; 0.876      ;
; 0.374 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.057      ; 0.575      ;
; 0.432 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.402      ; 0.978      ;
; 0.486 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.687      ;
; 0.533 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.734      ;
; 0.541 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.742      ;
; 0.553 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.754      ;
; 0.553 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.754      ;
; 0.555 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.756      ;
; 0.556 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.757      ;
; 0.559 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.760      ;
; 0.596 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.841      ;
; 0.604 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.805      ;
; 0.608 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.809      ;
; 0.611 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.856      ;
; 0.613 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.858      ;
; 0.613 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.814      ;
; 0.615 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.860      ;
; 0.621 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.076      ; 0.866      ;
; 0.646 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.139      ; 0.929      ;
; 0.657 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; -0.259     ; 0.542      ;
; 0.657 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; -0.259     ; 0.542      ;
; 0.668 ; state.s_load                                                                             ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.149      ;
; 0.670 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.871      ;
; 0.681 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.882      ;
; 0.688 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.889      ;
; 0.691 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.892      ;
; 0.695 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.176      ;
; 0.695 ; state.s_load                                                                             ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.176      ;
; 0.695 ; state.s_load                                                                             ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.176      ;
; 0.695 ; state.s_load                                                                             ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.176      ;
; 0.708 ; state.s_jpm                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.909      ;
; 0.719 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.920      ;
; 0.733 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.041      ; 0.918      ;
; 0.743 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.139      ; 1.026      ;
; 0.754 ; state.s_decode3                                                                          ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.073      ; 0.971      ;
; 0.755 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.139      ; 1.038      ;
; 0.757 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 0.974      ;
; 0.757 ; state.s_decode3                                                                          ; state.s_jpm                                                                                                       ; clock        ; clock       ; 0.000        ; 0.073      ; 0.974      ;
; 0.759 ; A[6]                                                                                     ; output[6]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.228     ; 0.675      ;
; 0.760 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.763 ; A[1]                                                                                     ; output[1]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.228     ; 0.679      ;
; 0.771 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.984      ;
; 0.772 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.985      ;
; 0.777 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 0.990      ;
; 0.781 ; A[5]                                                                                     ; output[5]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.228     ; 0.697      ;
; 0.784 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.985      ;
; 0.792 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.273      ;
; 0.792 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.273      ;
; 0.792 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.273      ;
; 0.792 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.273      ;
; 0.792 ; state.s_input                                                                            ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.337      ; 1.273      ;
; 0.797 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.998      ;
; 0.797 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 0.998      ;
; 0.862 ; A[7]                                                                                     ; output[7]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.228     ; 0.778      ;
; 0.867 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.068      ;
; 0.868 ; A[4]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.365      ;
; 0.871 ; A[2]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.368      ;
; 0.880 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.081      ;
; 0.885 ; A[3]                                                                                     ; output[3]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.228     ; 0.801      ;
; 0.886 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.190     ; 0.840      ;
; 0.890 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; -0.190     ; 0.844      ;
; 0.896 ; A[0]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.393      ;
; 0.915 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 1.128      ;
; 0.917 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.118      ;
; 0.920 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.069      ; 1.133      ;
; 0.927 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.073      ; 1.144      ;
; 0.934 ; state.s_decode3                                                                          ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.151      ;
; 0.966 ; state.s_jpm                                                                              ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.041      ; 1.151      ;
; 0.966 ; A[4]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.463      ;
; 0.967 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.090      ; 1.201      ;
; 0.967 ; A[2]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.464      ;
; 0.968 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.190     ; 0.922      ;
; 0.969 ; state.s_load                                                                             ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.040      ; 1.153      ;
; 0.974 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.090      ; 1.208      ;
; 0.974 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.190     ; 0.928      ;
; 0.975 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; -0.190     ; 0.929      ;
; 0.983 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_jpm                                                                                                       ; clock        ; clock       ; 0.000        ; -0.190     ; 0.937      ;
; 0.984 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; -0.190     ; 0.938      ;
; 0.986 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.090      ; 1.220      ;
; 0.987 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; -0.190     ; 0.941      ;
; 0.992 ; A[0]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.353      ; 1.489      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpm                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.112  ; 0.342        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.114  ; 0.344        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpm                                                                                                       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_output                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 2.006 ; 2.364 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.351 ; 0.493 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.025 ; 0.184 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.957 ; 2.364 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.365 ; 1.751 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.006 ; 2.359 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.549 ; 1.908 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.652 ; 2.053 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.615 ; 1.981 ; Rise       ; clock           ;
; reset     ; clock      ; 0.816 ; 0.939 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; 0.271  ; 0.113  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.067 ; -0.209 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.271  ; 0.113  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.602 ; -1.998 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.009 ; -1.386 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.651 ; -1.996 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.185 ; -1.535 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.284 ; -1.675 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.249 ; -1.607 ; Rise       ; clock           ;
; reset     ; clock      ; -0.472 ; -0.604 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 6.440 ; 6.424 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.594 ; 5.491 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.287 ; 5.228 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.440 ; 6.424 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.036 ; 5.929 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.640 ; 5.557 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.904 ; 5.823 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.710 ; 5.632 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.745 ; 5.625 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.114 ; 5.054 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.414 ; 5.310 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.114 ; 5.054 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.250 ; 6.234 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.833 ; 5.727 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.457 ; 5.373 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.706 ; 5.625 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.521 ; 5.442 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.558 ; 5.438 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -0.907 ; -11.848           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.151 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -58.275                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.907 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.682      ;
; -0.906 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.681      ;
; -0.884 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.659      ;
; -0.834 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.780      ;
; -0.833 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.779      ;
; -0.826 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.772      ;
; -0.818 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.593      ;
; -0.816 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.591      ;
; -0.811 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.757      ;
; -0.787 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.733      ;
; -0.750 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.525      ;
; -0.745 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.691      ;
; -0.745 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.691      ;
; -0.744 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.690      ;
; -0.737 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.683      ;
; -0.722 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.668      ;
; -0.702 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.642      ;
; -0.698 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.644      ;
; -0.678 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.453      ;
; -0.674 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.620      ;
; -0.673 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.619      ;
; -0.670 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.616      ;
; -0.660 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.435      ;
; -0.659 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.605      ;
; -0.651 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.597      ;
; -0.629 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.740      ;
; -0.627 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.573      ;
; -0.616 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.556      ;
; -0.606 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.552      ;
; -0.588 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.534      ;
; -0.584 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.530      ;
; -0.582 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.693      ;
; -0.577 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.523      ;
; -0.528 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.212     ; 1.303      ;
; -0.521 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.467      ;
; -0.511 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.622      ;
; -0.458 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.214     ; 1.231      ;
; -0.452 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.398      ;
; -0.444 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.555      ;
; -0.434 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.380      ;
; -0.390 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.214     ; 1.163      ;
; -0.385 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.329      ;
; -0.375 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.486      ;
; -0.373 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.319      ;
; -0.345 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.285      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.296 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.240      ;
; -0.295 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.214     ; 1.068      ;
; -0.291 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.237      ;
; -0.282 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.041     ; 1.228      ;
; -0.260 ; PC[1]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.211      ;
; -0.258 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.047     ; 1.198      ;
; -0.258 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.047     ; 1.198      ;
; -0.258 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.047     ; 1.198      ;
; -0.258 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.047     ; 1.198      ;
; -0.258 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.047     ; 1.198      ;
; -0.251 ; state.s_jpm                                                                                                 ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.191      ;
; -0.251 ; state.s_jpm                                                                                                 ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.191      ;
; -0.251 ; state.s_jpm                                                                                                 ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.191      ;
; -0.251 ; state.s_jpm                                                                                                 ; PC[0]                                                                                    ; clock        ; clock       ; 1.000        ; -0.047     ; 1.191      ;
; -0.239 ; state.s_load                                                                                                ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.179      ;
; -0.239 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.179      ;
; -0.239 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.179      ;
; -0.237 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.188      ;
; -0.225 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.169      ;
; -0.222 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.166      ;
; -0.206 ; state.s_input                                                                                               ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.146      ;
; -0.206 ; state.s_input                                                                                               ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.146      ;
; -0.206 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.047     ; 1.146      ;
; -0.196 ; PC[0]                                                                                                       ; PC[1]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.146      ;
; -0.189 ; PC[1]                                                                                                       ; PC[2]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.140      ;
; -0.169 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.120      ;
; -0.164 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.135      ; 1.286      ;
; -0.158 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.102      ;
; -0.157 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.101      ;
; -0.154 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.036     ; 1.105      ;
; -0.152 ; PC[0]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.102      ;
; -0.134 ; state.s_output                                                                                              ; output[0]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[7]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[6]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[5]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[4]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[3]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[2]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.134 ; state.s_output                                                                                              ; output[1]~reg0                                                                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.074      ;
; -0.133 ; A[3]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.043     ; 1.077      ;
; -0.129 ; PC[3]                                                                                                       ; PC[4]                                                                                    ; clock        ; clock       ; 1.000        ; -0.037     ; 1.079      ;
; -0.123 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                    ; state.s_start                                                                            ; clock        ; clock       ; 1.000        ; -0.202     ; 0.908      ;
; -0.121 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                    ; state.s_start                                                                            ; clock        ; clock       ; 1.000        ; -0.202     ; 0.906      ;
; -0.121 ; PC[1]                                                                                                       ; PC[3]                                                                                    ; clock        ; clock       ; 1.000        ; -0.036     ; 1.072      ;
; -0.101 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.135      ; 1.223      ;
; -0.084 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.195      ;
; -0.084 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.124      ; 1.195      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.485      ;
; 0.154 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.488      ;
; 0.154 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.488      ;
; 0.157 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.491      ;
; 0.165 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.501      ;
; 0.176 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.512      ;
; 0.181 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.232      ; 0.517      ;
; 0.186 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.230      ; 0.521      ;
; 0.187 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.313      ;
; 0.195 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.315      ;
; 0.205 ; A[2]                                                                                     ; output[2]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; A[0]                                                                                     ; output[0]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; A[4]                                                                                     ; output[4]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.326      ;
; 0.215 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.036      ; 0.335      ;
; 0.215 ; state.s_fetch                                                                            ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.036      ; 0.335      ;
; 0.217 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.036      ; 0.337      ;
; 0.223 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.220      ; 0.547      ;
; 0.255 ; state.s_decode3                                                                          ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.242      ; 0.581      ;
; 0.274 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.394      ;
; 0.316 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.436      ;
; 0.323 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.443      ;
; 0.330 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.496      ;
; 0.331 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.452      ;
; 0.336 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.456      ;
; 0.338 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.503      ;
; 0.340 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.505      ;
; 0.341 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.506      ;
; 0.342 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.462      ;
; 0.344 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 0.509      ;
; 0.346 ; state.s_fetch                                                                            ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.467      ;
; 0.351 ; state.s_fetch                                                                            ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.472      ;
; 0.384 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; -0.150     ; 0.318      ;
; 0.384 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; -0.150     ; 0.318      ;
; 0.387 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.507      ;
; 0.392 ; state.s_fetch                                                                            ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.513      ;
; 0.394 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.036      ; 0.514      ;
; 0.399 ; state.s_fetch                                                                            ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.520      ;
; 0.403 ; state.s_load                                                                             ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.691      ;
; 0.414 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.074      ; 0.572      ;
; 0.419 ; state.s_jpm                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.540      ;
; 0.421 ; state.s_load                                                                             ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.709      ;
; 0.421 ; state.s_load                                                                             ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.709      ;
; 0.421 ; state.s_load                                                                             ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.709      ;
; 0.421 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.542      ;
; 0.422 ; state.s_load                                                                             ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.710      ;
; 0.437 ; A[6]                                                                                     ; output[6]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.135     ; 0.386      ;
; 0.441 ; A[1]                                                                                     ; output[1]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.135     ; 0.390      ;
; 0.443 ; state.s_decode3                                                                          ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.047      ; 0.574      ;
; 0.444 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.026      ; 0.554      ;
; 0.446 ; state.s_decode3                                                                          ; state.s_jpm                                                                                                       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.577      ;
; 0.447 ; state.s_decode3                                                                          ; state.s_load                                                                                                      ; clock        ; clock       ; 0.000        ; 0.047      ; 0.578      ;
; 0.449 ; A[5]                                                                                     ; output[5]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.135     ; 0.398      ;
; 0.450 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.581      ;
; 0.455 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.582      ;
; 0.456 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.583      ;
; 0.459 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.586      ;
; 0.462 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.074      ; 0.621      ;
; 0.474 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.595      ;
; 0.476 ; state.s_input                                                                            ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.764      ;
; 0.476 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.764      ;
; 0.476 ; state.s_input                                                                            ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.764      ;
; 0.476 ; state.s_input                                                                            ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.764      ;
; 0.476 ; state.s_input                                                                            ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.204      ; 0.764      ;
; 0.479 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_store                                                                                                     ; clock        ; clock       ; 0.000        ; 0.074      ; 0.637      ;
; 0.482 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.603      ;
; 0.504 ; A[7]                                                                                     ; output[7]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.135     ; 0.453      ;
; 0.512 ; A[4]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.810      ;
; 0.514 ; A[3]                                                                                     ; output[3]~reg0                                                                                                    ; clock        ; clock       ; 0.000        ; -0.135     ; 0.463      ;
; 0.514 ; A[2]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.812      ;
; 0.522 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; A[0]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.821      ;
; 0.538 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.659      ;
; 0.538 ; A[6]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.665      ;
; 0.539 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.043      ; 0.666      ;
; 0.544 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.121     ; 0.507      ;
; 0.547 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; -0.121     ; 0.510      ;
; 0.554 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.675      ;
; 0.558 ; state.s_decode3                                                                          ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; 0.047      ; 0.689      ;
; 0.558 ; state.s_decode3                                                                          ; state.s_output                                                                                                    ; clock        ; clock       ; 0.000        ; 0.047      ; 0.689      ;
; 0.579 ; A[2]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.877      ;
; 0.580 ; A[4]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.878      ;
; 0.583 ; state.s_jpm                                                                              ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.026      ; 0.693      ;
; 0.584 ; state.s_load                                                                             ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.026      ; 0.694      ;
; 0.590 ; A[0]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.888      ;
; 0.591 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.036      ; 0.713      ;
; 0.599 ; state.s_load                                                                             ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.026      ; 0.709      ;
; 0.600 ; state.s_load                                                                             ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.026      ; 0.710      ;
; 0.600 ; A[4]                                                                                     ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.214      ; 0.898      ;
; 0.603 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7] ; state.s_dec                                                                                                       ; clock        ; clock       ; 0.000        ; -0.121     ; 0.566      ;
; 0.607 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5] ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.046      ; 0.737      ;
; 0.608 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6] ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; -0.121     ; 0.571      ;
; 0.608 ; state.s_decode3                                                                          ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.047      ; 0.739      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpm                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.092 ; 0.138        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[0]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[1]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[2]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[3]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[4]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[5]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[6]                          ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|q_a[7]                          ;
; -0.090 ; 0.140        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_18a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_store                                                                                                     ;
; -0.043 ; 0.141        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.043 ; 0.141        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; -0.043 ; 0.141        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.043 ; 0.141        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.043 ; 0.141        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[0]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[1]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[2]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[3]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[4]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[5]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[6]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; output[7]~reg0                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpm                                                                                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_output                                                                                                    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 1.291 ; 1.915 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.231 ; 0.503 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.044 ; 0.314 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.283 ; 1.915 ; Rise       ; clock           ;
;  input[3] ; clock      ; 0.909 ; 1.503 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.291 ; 1.898 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.006 ; 1.608 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.093 ; 1.719 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.065 ; 1.669 ; Rise       ; clock           ;
; reset     ; clock      ; 0.510 ; 0.777 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; 0.142  ; -0.132 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.051 ; -0.328 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.142  ; -0.132 ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.057 ; -1.678 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.683 ; -1.269 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.065 ; -1.663 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.777 ; -1.370 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.860 ; -1.477 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.834 ; -1.429 ; Rise       ; clock           ;
; reset     ; clock      ; -0.295 ; -0.563 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 4.335 ; 4.431 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.627 ; 3.698 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.451 ; 3.491 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.335 ; 4.431 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.890 ; 3.972 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.653 ; 3.735 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.820 ; 3.897 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.716 ; 3.780 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.717 ; 3.788 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.336 ; 3.374 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.508 ; 3.575 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.336 ; 3.374 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.211 ; 4.302 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.758 ; 3.835 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.533 ; 3.611 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.691 ; 3.763 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.591 ; 3.651 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.594 ; 3.662 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.317  ; 0.151 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.317  ; 0.151 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -55.029 ; 0.0   ; 0.0      ; 0.0     ; -68.914             ;
;  clock           ; -55.029 ; 0.000 ; N/A      ; N/A     ; -68.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; input[*]  ; clock      ; 2.314 ; 2.772 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.376 ; 0.503 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.044 ; 0.314 ; Rise       ; clock           ;
;  input[2] ; clock      ; 2.264 ; 2.772 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.630 ; 2.097 ; Rise       ; clock           ;
;  input[4] ; clock      ; 2.314 ; 2.765 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.823 ; 2.271 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.926 ; 2.434 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.896 ; 2.351 ; Rise       ; clock           ;
; reset     ; clock      ; 0.893 ; 0.994 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; input[*]  ; clock      ; 0.314  ; 0.175  ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.051 ; -0.187 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.314  ; 0.175  ; Rise       ; clock           ;
;  input[2] ; clock      ; -1.057 ; -1.678 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.683 ; -1.269 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.065 ; -1.663 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.777 ; -1.370 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.860 ; -1.477 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.834 ; -1.429 ; Rise       ; clock           ;
; reset     ; clock      ; -0.295 ; -0.563 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 7.222 ; 7.242 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.224 ; 6.161 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.915 ; 5.862 ; Rise       ; clock           ;
;  output[2] ; clock      ; 7.222 ; 7.242 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.729 ; 6.652 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.271 ; 6.238 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.587 ; 6.536 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.376 ; 6.310 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.392 ; 6.308 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.336 ; 3.374 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.508 ; 3.575 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.336 ; 3.374 ; Rise       ; clock           ;
;  output[2] ; clock      ; 4.211 ; 4.302 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.758 ; 3.835 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.533 ; 3.611 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.691 ; 3.763 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.591 ; 3.651 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.594 ; 3.662 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 306      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 306      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Jun 04 07:41:39 2022
Info: Command: quartus_sta mp_EC2 -c mp_EC2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mp_EC2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.317             -55.029 clock 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.291               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.974
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.974             -44.749 clock 
Info (332146): Worst-case hold slack is 0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.290               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.907
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.907             -11.848 clock 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.151               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.275 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4646 megabytes
    Info: Processing ended: Sat Jun 04 07:41:41 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


