---
title: 计组P6后的一些想法
date: 2022-12-3 11:37:00 +0800
categories: [BUAA,计组]
tags: [计组]
author: lonelywatch
toc: true
---

### P6

#### 描述

在P5的基础上添加指令，并将DM,IM外置。

添加指令有：

```
add, sub, and, or, slt, sltu, lui
addi, andi, ori
lb, lh, lw, sb, sh, sw
mult, multu, div, divu, mfhi, mflo, mthi, mtlo
beq, bne, jal, jr
```



使用分布式译码（P5之前我都是用集中译码，但是后来发现分布译码就个人而言修改难度要低一些）

转发阻塞沿用P5的AT法。

课上指令：注意某些条件写指令在写入地址和写使能未确认的时候可能需要暂停1周期。

```verilog
Control:
	-ControlD:
//*****----------输出控制信号----
			//.....
			output[1:0] extop,
	 		output[2:0] npcop,
	 		output[1:0] trsuse,
	 		output[1:0] trtuse,
	 		output ismudiv
//*******************************
	-ControlE:
//****--------------------------
			//.....
			output bselop,
			output[2:0] aluop,
			output[1:0] tnewe,
			output[4:0] rse,
			output[4:0] rte,
			output[4:0] dste,
			output[1:0] mudivop,
			output start,
			output[1:0] mtop,	// mthi,mtlo, ohters
			output mfop,	//mflo,mfhi
			output amselop,
			output regwre

//******************************
	-ControlM:
//******---------------------
			output[4:0] rtm,
			output[4:0] dstm,
			output[3:0] dmbyteen,
			output[2:0] datainextop,
			output[2:0] dataoutextop,
			output[1:0] tnewm,
			output regwrm
//***************************
	-ControlW:
//*****-------------------------
			output[1:0] wdselop,
			output[4:0] dstw,
			output regwrw,
			output[1:0] tneww
//*******************************

```



```
将多位的控制信号预留出一定空间可以方便我们课上修改。
{: .prompt-tip }
```

(我在写分布式译码的时候发现每个模块重用了很多代码，但是方便了很多( / )

#### 指令

![instr](/assets/img/co/p6/instr.PNG)

#### 模块设计

![module table1](/assets/img/co/p6/m1.PNG){: .normal }

![module table2](/assets/img/co/p6/m2.PNG){: .normal }

![module table3](/assets/img/co/p6/m3.PNG){: .normal }

​	为了自己方便修改和记忆，模块设计名为全大写，实例化为 _全小写。

#### 阻塞和转发

这里借用高老板P5的图^ - ^

![design](/assets/img/co/p6/design.PNG)

需要转发的有**D,E,M**三级，提供数据的有**M,W**两级，根据**Tuse**和**Tnew**构造策略矩阵来实现**ATCONTROL**（暂停转发控制器）。

stall（暂停）时需要使得E级流水寄存器（图中第二个）清空，（插入nop指令），暂停D级流水寄存器和PC的写入。

转发信号由**ATCONTROL**生成就行。

这里P6和P5是重复的，**ATCONTROL**接收D级产生的**Tuse**和后面各级产生的**Tnew**，经过策略矩阵分析产生的逻辑判断后产生信号，

部分代码沿用高老板课上展示（后面觉得其实自己完全没必要像老师那么写。。将各种取值列出来个人觉得不如直接判断是否小于大于简洁）

```verilog
//*** ATCONTROL ***
module ATCONTROL(
	input[1:0] trsuse,
	input[1:0] trtuse,
	input[1:0] tnewe,
	input[1:0] tnewm,
	input[1:0] tneww,
	input[4:0] rsd,
	input[4:0] rtd,
	input[4:0] rse,
	input[4:0] rte,
	input[4:0] dste,
	input[4:0] rtm,
	input[4:0] dstm,
	input[4:0] dstw,
	input regwre,
	input regwrm,
	input regwrw,
	input ismudiv,
	input busy,
	input start,
	output stall,
	output[1:0] v1todselop,
	output[1:0] v2todselop,
	output[1:0] v1toeselop,
	output[1:0] v2toeselop,
	output v1tomselop
    );
	wire stall_rs,stall_rt,stall_mudiv;
	wire stall_rs0_e2,stall_rs0_e1,stall_rs1_e2;
	wire stall_rs0_m1;
	wire stall_rt0_e2,stall_rt0_e1,stall_rt1_e2;
	wire stall_rt0_m1;
	assign stall_rs0_e2 = (trsuse == 2'b00) & (tnewe == 2'b10) & (rsd == dste) & (rsd != 0) & regwre;
	assign stall_rs0_e1 = (trsuse == 2'b00) & (tnewe == 2'b01) & (rsd == dste) & (rsd != 0) & regwre;
	assign stall_rs1_e2 = (trsuse == 2'b01) & (tnewe == 2'b10) & (rsd == dste) & (rsd != 0) & regwre;
	assign stall_rs0_m1 = (trsuse == 2'b00) & (tnewm == 2'b01) & (rsd == dstm) & (rsd != 0) & regwrm;
	
	assign stall_rt0_e2 = (trtuse == 2'b00) & (tnewe == 2'b10) & (rtd == dste) & (rtd != 0) & regwre;
	assign stall_rt0_e1 = (trtuse == 2'b00) & (tnewe == 2'b01) & (rtd == dste) & (rtd != 0) & regwre;
	assign stall_rt1_e2 = (trtuse == 2'b01) & (tnewe == 2'b10) & (rtd == dste) & (rtd != 0) & regwre;
	assign stall_rt0_m1 = (trtuse == 2'b00) & (tnewm == 2'b01) & (rtd == dstm) & (rtd != 0) & regwrm;
	
    // stall_rs_e = (trsuse < tnewe) & (rsd == dste) & (rsd != 0) & regwre;
    // stall_rs_m = (trsuse < tnewm) & (tnewm == 2'b01) & (rsd == dstm) & (rsd != 0) & regwrm;
    // stall_rs = stall_rs_e | stall_rs_m;
    //rt类似
    assign stall_rs = stall_rs0_e2 | stall_rs0_e1 | stall_rs1_e2 | stall_rs0_m1;
    assign stall_rt = stall_rt0_e2 | stall_rt0_e1 | stall_rt1_e2 | stall_rt0_m1;
    //乘除法指令暂停
	assign stall_mudiv = ismudiv & (busy | start);
	assign stall = stall_rs | stall_rt | stall_mudiv;
	
    
    //五个转发选择器
    // v[x]to[des]selop	//x表示第几个	des表示去往哪个级
	//在需要转发的前提下优先选择M级
    assign v1todselop = (rsd == dstm) & (tnewm == 2'b00) & (rsd != 0) & regwrm ?`TOSEL_FM:
							  (rsd == dstw) & (tneww == 2'b00) & (rsd != 0) & regwrw ?`TOSEL_FW:`TOSEL_ORI;
	assign v2todselop = (rtd == dstm) & (tnewm == 2'b00) & (rtd != 0) & regwrm ?`TOSEL_FM:
							  (rtd == dstw) & (tneww == 2'b00) & (rtd != 0) & regwrw ?`TOSEL_FW:`TOSEL_ORI;
	
	assign v1toeselop = (rse == dstm) & (tnewm == 2'b00) & (rse != 0) & regwrm ?`TOSEL_FM:
							  (rse == dstw) & (tneww == 2'b00) & (rse != 0) & regwrw ?`TOSEL_FW:`TOSEL_ORI;
	assign v2toeselop = (rte == dstm) & (tnewm == 2'b00) & (rte != 0) & regwrm ?`TOSEL_FM:
							  (rte == dstw) & (tneww == 2'b00) & (rte != 0) & regwrw ?`TOSEL_FW:`TOSEL_ORI;
							  
	assign v1tomselop = (rtm == dstw) & (tneww == 2'b00) & (rtm != 0) & regwrw ?`TOMSEL_FW:`TOMSEL_ORI;

endmodule


//*****************
```



#### 测试

课程组会发测试指令覆盖率的程序，其实（大概）只需要测试冲突指令就好了，出现的错误大致有**搭线错误**（ISE搭错线没有报错，如果打错字有时很难找到~ _ ~）,**转发错误**，**写入错误**(Reg和Dm)，根据指令有根据地找错效率可能会高些。



#### 后话

我个人认为计组考验的是我们系统的工程能力，课下**在实现前进行建模和设计往往比边实现要边设计要快很多。**并且这种设计往往会加速我们后续的P，从而提高我们的效率。

事实上如果掌握了流水线的运行方式，课上添加指令其实是较为简单的，课程组要求的流水线需要F（取指），D（译码），E（执行），M（访存），W（回写），根据提供的RTL分析数据通路和控制器然后实现就好了。有个地方需要注意的是，在课上开始时可以先看完所有题，可能后面的题目是自己很快能解决的。

看到这里发现自己从什么都不明白变得稍微明白了一点，这就是计组带给我的收获，我很高兴我能学到很多，之前自己毛毛躁躁，还总是抵抗不了诱惑（和朋友打了两晚上游戏结果差点没赶上ddl），课下手工（>_<）浪费De了很多时间（其实可以用mars魔改版自动对测），现在稍微能够明白设计的好处，也算是自己的一点小小进步吧。

我自己代码地址：

[anHappyDog/- (github.com)](https://github.com/anHappyDog/-)

(内有课程组魔改版Mars)
