
-  Todo o bloco de código é do tipo *module* que é como se fosse *circuito*

```systemverilog
module nome(parametros);
endmodule nome
```

-  Declaração de portas simples (1-bit), de entrada, saída ou bidirecionais.

	-  input;
	-  output;
	-  inout

```systemverilog
module nome(a, b, s, cout);
	input a, b;
	output s, cout
endmodule nome
```

-  Declaração de entradas e saídas em forma de barramento (mais de um bit) - Colocar o bit mais significativo e até o menos significativo. 

```systemverilog
module adder(a, b, cin, s, cout);
	input [3:0] a, b;
	input cin;
	output [3:0] s;
	output cout;
endmodule adder
```

No SystemVerilog eu posso dizer já o tipo da saída que eu quero, por exemplo um **logic**.

-  Posso definir constantes em Verilog usando a palavra "**parameter**".

```systemverilog
module nome(a, b);
	parameter barramento = 8;
endmodule nome
```

-  Declaração de variáveis intermediárias (no Verilog podem ser wire ou reg). Essas variáveis são respectivamente do fio e registrador. A fio representa a conexão física (fio) interno ao módulo e a do tipo registrador vai representar um armazenamento local. As de tipo fio não armazenam.

```systemverilog
wire ligacao;
wire [7:0] soma;
```

