- XTE210_FIP_Specification_V1.1.pdf
	- 第9頁
		- 上方 FCTL_IO_SET[20] F_IO指的是什麼？
		- 什麼時候會用到FCTL_BUF_VALID？
		- signoff flag是什麼？
		- FCTL_MT_TRIG[31] 這邊說的abort，指的是中止什麼東西？
	- 第12頁
		- FCTL_DMA_CFG[31] enable buffer rotation是指把buffer當成ring buffer嗎？
		- FCTL_DMA_CFG[30] query可以查詢什麼？
		- FCTL_DMA_CFG[29] zero-E3D是什麼？
		- FCTL_DMA_CFG[28] DQS input mode和GPO input mode是什麼？
		- FCTL_DMA_CFG[27] 什麼時候會需要single dummy DQS？
		- FCTL_DMA_CFG[26] DQS dummy data status是什麼？
		- FCTL_DMA_CFG[24] binary operation是什麼？
	- 第13頁
		- FCTL_DMA_CFG[22] 這個功能是會自動計算YMTC 9050 pMLC的middle page嗎？
		- FCTL_DMA_CFG[20] 當設為1，data和non-data分別會在哪個address？
		- FCTL_DMA_CFG[3] force to 0 inside the HW是什麼意思？應該不是指FW不能改值吧？
	- 第14頁
		- FCTL_OTHER_SET[14] 功能是否如下：
		  這個bit設1時，就可以Update FCTL_DBG_CFG_0 by MTQ parameter
		  設0時，就無法Update FCTL_DBG_CFG_0 by MTQ parameter
		- FCTL_OTHER_SET[12] 2xnm D2和3xnm D3/ED3是什麼東西？
	- 第15頁
		- 中間 iFSA和iFSA2是什麼？
	- 第16頁
		- FCTL_ECC_INFO[17] miscorrect for f/w polling是什麼意思？
		- FCTL_ECC_INFO[16] uncorrectable for f/w polling是什麼意思？
		  miscorrect和uncorrectable 有何不同？
		- FCTL_ECC_INFO[15] 這邊的threshold指的是哪一個threshold？
	- 第17頁
		- 什麼時候會用到FCTL_SPR_ADR？
	- 第18頁
		- FCTL_INT_INF_0[31] 什麼是interrupt busy？
		- FCTL_INT_INF_0[21] UNF_FIF_RD_PTR為1或為0時各代表什麼意思？
		- FCTL_INT_INF_0[18] FIF是什麼意思？TRAPPING flag是什麼？
		- FCTL_INT_INF_1 uncor occur count和over error threshold count被記錄在哪裡？
	- 第19頁
		- 上方 FCTL_RBY_INF[8]  FLH_CE_RBY AND single是什麼意思？
		- FCTL_EXTRA_CMD 這個reg的用法是否如下：
		  當dma還沒結束時可以預先在這裡填入欲執行的cmd
		  等dma結束後就會馬上執行cmd
		- FCTL_HS_MODE[31:16] external CE是什麼？
	- 第20頁
		- FCTL_HS_MODE[3:2] DQSB valid和DQSB enable是不同的意思嗎？
		- FCTL_HS_MODE[1] 這邊的意思是說當pio_dqs_oe為1時，DQS就會output嗎？
		- FCTL_INT_CFG[8] external INT_QUEUE是什麼？
	- 第21頁
		- FCTL_POL_SEQ_1[15:0] ready 1 status是什麼？
		- FCTL_SEED_IDX_BASE[6:0] 9'b0應該打錯了，是7b'0才對
	- 第22頁
		- FCTL_BUF_VLD_RANGE 這一整個register都不知道怎麼用
		- FCTL_BUF_VLD_RANGE[14] 描述的最後寫FCTL_BUF_VLD_RANGE[12:8]，但該欄位的範圍是[13:8]，應該有一邊打錯了
		- FCTL_FARG_ROW和FCTL_FTA_ROW都是儲存row address，這兩個有什麼不同
		  FCTL_FARG_COL和FCTL_FTA_COL也是同理
	- 第23頁
		- FCTL_CHNL_SET[12] spare conversion是什麼？
		- FCTL_CHNL_SET[9] 什麼時候會需要inversion？
		- FCTL_CHNL_SET[2:0] 每一種flash mode有何不同？該如何選擇適當的mode？
	- 第24頁
		- 什麼情況下會需要用到FCTL_DQS_CNT和FCTL_RE_cnt？
		  為什麼其它像WE或ALE那些pin就不需要CNT？
		- FCTL_FPU_TRIG[31] 什麼是CE syne和CE update？
		- FCTL_FPU_TRIG[2] 為什麼名字要叫做SRQ_AVL？
	- 第25頁
		- FCTL_SEED_MODE[30:29] 如何選擇適當的algorithm？
		- FCTL_SEED_MODE[28:24] ODT_EN指的是什麼？是某一根pin腳嗎？
		- FCTL_SEED_MODE[20] ODT control pin在哪裡？
		- FCTL_SEED_MODE[13:11] 這邊說的delay cycle是指tWPSTH之外的delay嗎？
		  FCTL_SEED_MODE[10:8]  問題同上
	- 第26頁
		- FCTL_CUR_UNC_MAP和FCTL_INT_INF_1有何不同？
	- 第27頁
		- FCTL_CUR_MISCOR_MAP和FCTL_INT_INF5有何不同？
		- FCTL_SB_CTRL[19] APP_MEM是什麼？
		- FCTL_SB_CTRL[6] 該如何判斷要選擇XOR還是XNOR？
	- 第28頁
		- 何時會用到FCTL_MT_PTR_DIF？該怎麼使用？
		- FCTL_DBG_INF 什麼是debug port？
	- 第30頁
		- 下方 FCTL_MT_STOP_INF[1]的用途是什麼
		- FCTL_PFA_CFG，PFA是什麼意思？
		- FCTL_PFA_CFG[12] poll fail是指把什麼poll fail？
	- 第31頁
		- FCTL_MTQ_CFG[23:16]和FCTL_MT_TRIG[23:16]有何不同？
		- FCTL_MTQ_CFG[15:8] MTQ suspend register在哪裡？什麼時候需要mask它？
		- FCTL_MTQ_CFG[7:0] 什麼時候需要suspend MTQ？
		- FCTL_ECC_INFO_2[28] trapping for f/w polling是什麼意思？
		- FCTL_ECC_INFO_2[27:16] minimum initial syndrome sum of FHB DMA read是什麼？
		  PTYCHKSUM的PTY是什麼意思？
		- FCTL_ECC_INFO_2[7:0] 什麼是2-level FIFO？
	- 第32頁
		- FCTL_INT_INF_7[11:0]和FCTL_ECC_INFO_2[27:16]有何不同？
	- 第33頁
		- FCTL_INT_INF_6[13:0] 這邊是記錄的是每一次read的error bit嗎？
		- FCTL_ERASE_PAG[31] 當正在執行erase，這個bit就會變1嗎？
		- FCTL_ERASE_PAG[30] 這個功能是enable erase之後，去計算沒有被設為1的bit數有多少嗎？
		- FCTL_ERASE_PAG[29] 為什麼erase需要ecc？
		- FCTL_ERASE_PAG[14:0] 0的數量大於threshold就不會執行erase了嗎？為什麼要這麼做？
		- FCTL_ERASE_PAG_INF[30:16] 這個是指erase一個block時，它會挑出這個block裡0的數量最少的frame嗎？
	- 第38頁
		- FCON_INFO[7:0] 只有note2，沒有note1
		- FCON_MODE_SET[31] handshake mode和counter mode背後的機制是什麼？
	- 第39頁
		- FCON_RGD_CTL[2] BRAM是什麼？
		- FCON_RGD_CTL_1[13] RGD bad column DMA enhance是什麼意思？
		- FCON_RGD_CTL_1[3:0] bad column register是什麼？
	- 第40頁
		- FCON_FORMAT[9:0] chapter 14在哪裡？
		- FON_FLH_FUNC[31:28] delay是以ns為單位嗎？
		- FON_FLH_FUNC[20] spare write會寫入哪些data到IRAM？
	- 第41頁
		- FON_FLH_FUNC[19]  write dma後有沒有deassert DQS_OE會有什麼區別嗎？
		- FON_FLH_FUNC[16] 如果選擇dual buffer，那第二個buffer的start和len在哪設定？
		- FON_FLH_FUNC[14] boot code是什麼？
		- FON_FLH_FUNC[8] 要push到哪裡 or push給誰？
	- 第42頁
		- unc=1或0是由誰決定？
		- case1的表格
			- 為什麼FCON_FLH_FUNC[21]是0，但STR write to IRAM卻是1？
		- case2的表格
			- any_buf_vld為1，且unc為0時
				- 為什麼report UNC to FW是0？這樣FCON_FLH_FUNC[20]不是形同虛設了嗎？
				- 為什麼STR write to IRAM是1？
		- case3、case4的表格
			- 為什麼any_buf_vld為0，且unc為1時的report UNC to FW是0
	- 第43頁
		- FCON_GEN_CONV_IDX1[31:20] 要如何設定適當的值？
		- FCON_M2I_CTL[31] inverted data是指把read/write data的0/1都反相嗎？
		- FCON_SGN_MSK[15:8] 為什麼8byte是8'd0~8d'60，而不是8'd0~8d'64
	- 第44頁
		- FCON_RTY_CFG[26:24] PRE phase count是什麼？
		- FCON_RTY_CFG[23] PST phase count是什麼？
		- FCON_RTY_CFG[12:9] WH count是什麼？
		- FCON_RTY_CFG[4:0] WP是write protect嗎？
		- FCON_SPECIAL[8] 設0時，auto send read status這個動作是下任何一個cmd後就會執行嗎？
		- FCON_SPECIAL[7:0] 設定這個wait counter會影響到什麼？
	- 第45頁
		- FCON_CE_CLR_VALUE[31:0] CE disable value是什麼？
		- FCON_TGL_TIME_CFG CLH、PSTH是什麼？
	- 第51頁
		- FCON_GEN_CONV_IDX4[14:12]是依nand一個block有多少page來選擇嗎？
	- 第61-68頁
		- FCON_LLR_TABLE為什麼有4個？要如何決定要用這4個的哪一個？
- XTE210_FIP_Specification_V1.0.pdf第15頁上方
	- 當FIX2FLH_EN=0，且FCTL_BUF_VALID不是1也不是0的話，FCTL_OTHER_SET的fixed value是哪一種配置？
- XTE210_FIP_Specification_V1.0.pdf 第23頁
	- FCTL_CHNL_SET的bit30是reserved，但為何FW裡在hal_flash_init()卻把bit30設1了？
	- FW裡把bit30取名為SET_SPR_INV_BYPASS，SPR是什麼意思？
		- 有可能是spare的意思
- XTE210_FIP_Specification_V1.0.pdf第25頁下方
	- 此處寫FCTL_SEED_MODE[6:3]可以設定tWPSTH
	- 但是XTE210_Flash_AC_Timing_mapping.pdf第二頁下方卻寫tWPSTH由HW決定
- XTE210_FIP_Specification_V1.0.pdf 第25頁下方
	- DQS_OEH是什麼？
- XTE210_FIP_Specification_V1.0.pdf 第38頁
	- FCON_INFO[7:0]，當要read ch0但不要read ch1的時候，為什麼是設00h or 02h or 03h？
	- 如果FCON_INFO[7:0]是0101b，則read ALL的時候它會輸出內容是ch1的嗎？
- XTE210_FIP_Specification_V1.0.pdf 第39頁中間
	- FCON_ROT_SAT和FCON_ROT_LEN是設定buffer，這個buffer的用途是什麼？
- XTE210_FIP_Specification_V1.0.pdf第49頁
	- FCON_ADR_GEN裡的bit13和bit9說會參考FCTL_OTHER_SET[28:24]，但FCTL_OTHER_SET[28:27]是reserved
	  id:: 64f5ae6b-381f-4ba2-b592-5fb131cc8fb9
- ### XTE210_FIP_Specification_V1.0.pdf第63頁中間
	- E3D是一塊RAM的名字，它的用途是什麼？為什麼FW裡要設成0x50000？
	- ans：[[E3D - End-to-End Error Detection]]
-
- XTE210_FIP_Specification_V1.0.pdf第7頁中間
	- FCTL_PIO_DAT這邊寫read/write的流程要設定FCTL_PIO_DAT和FCTL_PIO_DAT_H，但在第17頁FCTL_PIO_DAT_H的內容被劃刪除線了，是否代表read/write的過程只要設定FCTL_PIO_DAT就可以了？
- XTE210_FIP_Specification_V1.0.pdf第71、72頁
	- 71頁的DLL_PHASE_R_CTL[31:6]都是reserved，但是其中DLL_PHASE_R_CTL[25:24]又定義了功能
	- 72頁的DLL_PHASE_W_CTL也是一樣的狀況
- hal_flash.c 第164行 hal_flash_pio_write_data()
	- write data時，為什麼寫法是`reg[FCTL_PIO_DAT] = (data << 8) | data;`，而不是`reg[FCTL_PIO_DAT] = data;`？
- hal_flash.c 第241到258行 hal_flash_get_interface()
	- 為什麼把FLASH_IF_ONFI_v30和FLASH_IF_TOGGLE_v20都視為FLASH_IF_LEGACY？
- hal_flash.c 第871到875行
	- 為什麼要跳過buf[1]和buf[2]，這兩個addr不能使用嗎？
	- FCTL_OTHER_SET不會被更動，但為什麼要把FCTL_OTHER_SET的值備份到buf[3]？
- XTE210_RegSpec_System.pdf 第82、83頁
	- FAD指的是什麼？
-
- XTE210_FIP_Specification_V1.0.pdf
	- 81頁
		- 上方 AGR是Address Generation Rule的縮寫嗎？
		- 上方 ALU是什麼的縮寫？
	- 82頁
		- 有兩個內容一樣的Figure2
	- 83頁
		- 上方 Frame_ptr FSA[0x3c[5:0]+3 : 0x3c[5:0]] & 0x3c[15:12]
			- 這邊出現共3次的0x3c，單純就是常數的0x3c嗎？為什麼要這樣用這樣的方法表示？
			- 如果就是常數，算出來就是FSA[63:60] & 0，因為最後有"& 0"，那結果不就一定會是0了嗎？
		- FCON_ADR_GEN_STOP [15] is enable bit, when enable, **FCON_ADR_GEN[13:8] indicate bit location in FSA, when this bit value same as FCON_ADR_GEN_STOP[14]**, it will execture 8 ALU, if not, it will execture 11+1 ALU(n FCON ADR GEN STOPP[2:0]).
			- FCON_ADR_GEN[13:8]是否寫錯？[13:8]應該是[13:13]才對？
			- FCON_ADR_GEN_STOP[14]在第49頁被劃刪除線，是否定義有被更改？
	- 88頁
		- FPU是Flash Process Unit的縮寫嗎？
		- 下方 DAT(0x04)的bit[15:8]是NU，NU是什麼意思？
	- 109頁
		- FCON_PERR_CFG[14:12]
			- 1.這裡提到的DSP是什麼意思？
			- 2.為什麼和第55頁描述的不一樣(55頁的[14:12]都是reserved)
	-
	- 以下是後面文章內有被提及的register，但這些register卻沒有在前面Register Definition的部份被介紹到
		- 81頁 FCTL_TARGET_ROW_ADR、FCTL_TARGET_COL_ADR、FCTL_DMA_CONFIG
		- 82頁 FCTL_OTHER_SETTING
			- 有一個名字類似的FCTL_OTHER_SET，但是[29:27]是reserved，而文章內要我們參考[30:27]
		- 96頁 下方 DLL_W_TRACK_RATIO
-
- 以下的部份，看起來單純是key錯字了
	- XTE210_FIP_Specification_V1.0.pdf
		- 102頁 下方 Flas IP，應該是Flas**h** IP才對，少打一個"h"
		- 83頁 中間 generatewill應該是generate will才對，中間少了空格
		- 82頁 上方 FCON_ADR_GEN_STOP[2:0]後面應是句號，不是分號
	- XTE210_RegSpec_SEC.pdf
		- 第39頁 上方**A**TARTDATA應該是**S**TARTDATA才對
-
- hal_flash.c 第376到379行
	- `rdw_PKE_CTRL[PKE_STA] & CHK_CMDQ_FULL`應該要回傳TRUE才對
-
- 已解答
- 92頁
	- **下方 CE0的Event_2和Event_3的間隔是controller在做別的事嗎？還是單純在閒置？**
		- **ans:因為此時CE1在做DMA**
- 102頁
	- **中間 interrupt vector所有bit的定義為何？**
		- **ans: 在FCON_INT_NUM**
-
- 以下還沒問的：
- XTE210_RegSpec_System.pdf
	- 第16頁
		- FLH_IRAM的結束位址是0XF8FE-3**3**FF，但是在XTE210_memory_decode.pdf第1頁中卻寫0XF8FE_3**7**FF
	- 第122-167頁
		- 當LDPC parity check error時，有好幾種ram可做check的用途
		  種類如下：
		  IN0
		  IN1
		  OUT0
		  OUT1
		  BFCNT
		  MIN
		  SIGN
		  APP
		  V2C
		  FLIP
		  以上每一種ram又有區分ERROR_ADDR和ERROR_RAM2IP
		  請問何時會用到它們？以及該如何使用？
- XTE210_memory_decode.pdf
	- 第2頁
		- DBUF、ATCM、BTCM、IRAM、TPRAM，這幾個有何不同？
-
- XTE210_RegSpec_System.pdf 第87頁中間
	- 關於CONOF和SONOF，是不是CONOF要enable，SONOF才能enable？
- XTE210_FIP_Specification_V1.0.pdf第7頁中間
	- 什麼是OR/AND result
		- ans：應該是指FON_FLH_FUNC[13]
- hal_flash_init()
	- ```
	  #if ENABLE_FAKE_FF_RETRY
	      rdw_FLASH_CH_ALL[FCTL_CNT_ONE] |= SET_COUNTER_MODE_EN;
	      rdw_FLASH_CH_ALL[FCTL_CNT_ONE] &= CLR_S_COUNT_ZERO;
	  #endif
	  ```
		- 為什麼enable count後，count卻設成zero？這樣有意義嗎？
- 在hal_flash_init()裡，以下只定一個channel就夠了嗎？
	- FCON_INFO[23:16] no write mask
	- FCON_FLH_FUNC[3] Don't mask sign-off by firmware
	- FCON_FCE_ENB[15:0] disable all ce
	- FCON_E3D_BASE[31:0] 0x50000
	- FCON_ADR_GEN[9] 開啟column addr自動產生
	- FCON_ADR_GEN[13] 產生的來源指定FSA
	- FCON_ADR_GEN[7] frame ptr auto update after address generate enable
	- FCON_ADR_GEN[8] frame ptr auto update next frame ptr when DMA done
	- FCON_FLH_FUNC[0] Sign-off the frames after uncorrectable error occurs
-
- ```
      if (rdw_FLASH_CTRL[FCON_FLH_FUNC] & FW_SGN_MSK_EN) {
          rdw_FLASH_CTRL[FCON_FLH_FUNC] &= ~FW_SGN_MSK_EN;
      }
  ```
	- 為什麼要先判斷？直接設定值不就好了嗎？
- FCON是什麼的縮寫？
- Inversion bypass是什麼？
- FCTL_CHNL_SET裡DUMMY_DATA的長度如何判斷要設多少？
- FCTL_OTHER_SET裡fixed value是做什麼用的？
- sign-off是什麼意思？Sign-off the frames是什麼意思？
-
- 先別問
	- 第45頁
		- FCON_DQ_BIT_REV的說明第三點，`IF the Flash CE0~15 is enabled more than one at the same time, the DQ bit reverse function will refer to least of enabled Flash CE.`，即使搭配此項說明下的範例，還是不懂FCON_DQ_BIT_REV和FCON_FCE_ENB是怎麼決定DQ的順序是[7:0]還是[0:7]
			- 暫：controller只有1個channel，所以不會用到這個功能，可以不用深究
	- 81頁
		- 下方紅字 use adr_gen phase of FPU (no register directly trigger, if need to adr_gen, need **create adr_gen phase in FPU sequence**)
		  "create adr_gen phase in FPU sequence"，這個動作要如何執行？
			- 暫：這邊等知道FSA更多資訊後再討論
	- 83頁
		- column address of frame 3是什麼意思？
			- 暫：這邊等知道FSA更多資訊後再討論
	- 89頁 暫：這邊等Johnny看過後再討論
		- 上方 Last/First分別代表這次是最後一次/第一次的read/write？
		- 上方 當Ext bit為1時，DAT(0x04)就會切到read且W/R bit就無效了嗎？
		- 中間
			- 只要下0x4E00，就代表是read status的sequence嗎？
			- 0x4240的bit0沒有舉起來，為什麼卻可以check program fail bits？
			- INT_VCT是什麼？
		- 下方 POL(0x05) 當STATUS為1是polling status，指的是read status裡的bit6嗎？
	- 90頁 暫：這邊等Johnny看過後再討論
		- 上方 CLE terminate phase指的是什麼？
		- 上方 DQS drive value指的是什麼？
		- RTY_DAT(0x9)是用於同一個cmd要發不同data嗎？
		- GPO_CTL(0xE)當要更改某個項目的value，是不是也要把該項目的change enable設1？
	- 92頁
		- 下方 good performance比bad好的地方，是兩個CE第三次busy時間錯開了嗎？
			- 效能的問題，可以放在之後再來處理
	- 96頁
		- MDLL和SDLL的關係是如下描述嗎？
			- MDLL是原始的CLK
			- MDLL經過delay處理後，就是SDLL
				- 暫：可能跟madj和sadj的關係一樣，因為開頭都是M和S
		- SDLL和MDLL的S和M是什麼的縮寫？
			- 暫：可以先問Jacky MADJ和SADJ的M和S是什麼的縮寫
	- 97頁
		- 上方 FLH_STROBE_MODE是什麼意思？
			- 暫：可能是rising edge/falling edge取值的設定
	- 102頁
		- 最後一行 FPU什麼時候會trigger
	- 104頁
		- 中間 dircet soft bit和V+、V-是什麼？
			- 暫：V+可能是加一個step電壓後的讀值
			  V- 減一個step電壓後的讀值
			  soft bit：不加也不減電壓後的讀值
	- 106頁
		- 上方 Panial read frame 3, FCTL_RAW_DMA = frame len * 3
		  frame len是哪來的數值？
			- 暫：可能是frame的長度
	- 109頁
		- MT table是什麼？
	- 112頁
		- semaphore指的是最多可以有幾個核心可以同時存取的計數器？
			- 暫：
		- SNAP Read就是partial read嗎？
			- 暫：對
		- 中間和下方的圖，依照106頁的表格說明，dummy不是應該包在frame裡面嗎？為什麼112頁的frame的後面又有dummy？
			- 暫：