Fitter report for fft_t
Mon Jun 02 10:39:23 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 02 10:39:23 2014       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; fft_t                                       ;
; Top-level Entity Name              ; fft_t                                       ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C35F672C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,210 / 33,216 ( 16 % )                     ;
;     Total combinational functions  ; 3,944 / 33,216 ( 12 % )                     ;
;     Dedicated logic registers      ; 4,452 / 33,216 ( 13 % )                     ;
; Total registers                    ; 4452                                        ;
; Total pins                         ; 25 / 475 ( 5 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 241,792 / 483,840 ( 50 % )                  ;
; Embedded Multiplier 9-bit elements ; 12 / 70 ( 17 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8836 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8836 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7489    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 207     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1135    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/TingQiang/Desktop/Gradual_D/FFT_IFFT_Protype_2__Expand_4__ABS_13/fft_t.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,210 / 33,216 ( 16 % )    ;
;     -- Combinational with no register       ; 758                        ;
;     -- Register only                        ; 1266                       ;
;     -- Combinational with a register        ; 3186                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 913                        ;
;     -- 3 input functions                    ; 1662                       ;
;     -- <=2 input functions                  ; 1369                       ;
;     -- Register only                        ; 1266                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2635                       ;
;     -- arithmetic mode                      ; 1309                       ;
;                                             ;                            ;
; Total registers*                            ; 4,452 / 34,593 ( 13 % )    ;
;     -- Dedicated logic registers            ; 4,452 / 33,216 ( 13 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 475 / 2,076 ( 23 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 25 / 475 ( 5 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M4Ks                                        ; 60 / 105 ( 57 % )          ;
; Total block memory bits                     ; 241,792 / 483,840 ( 50 % ) ;
; Total block memory implementation bits      ; 276,480 / 483,840 ( 57 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 70 ( 17 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 32% / 31% / 34%            ;
; Maximum fan-out                             ; 3763                       ;
; Highest non-global fan-out                  ; 2515                       ;
; Total fan-out                               ; 27914                      ;
; Average fan-out                             ; 2.95                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 4254 / 33216 ( 13 % ) ; 142 / 33216 ( < 1 % ) ; 814 / 33216 ( 2 % )            ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 604                   ; 56                    ; 98                             ; 0                              ;
;     -- Register only                        ; 818                   ; 21                    ; 427                            ; 0                              ;
;     -- Combinational with a register        ; 2832                  ; 65                    ; 289                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 704                   ; 50                    ; 159                            ; 0                              ;
;     -- 3 input functions                    ; 1496                  ; 35                    ; 131                            ; 0                              ;
;     -- <=2 input functions                  ; 1236                  ; 36                    ; 97                             ; 0                              ;
;     -- Register only                        ; 818                   ; 21                    ; 427                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 2192                  ; 113                   ; 330                            ; 0                              ;
;     -- arithmetic mode                      ; 1244                  ; 8                     ; 57                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 3650                  ; 86                    ; 716                            ; 0                              ;
;     -- Dedicated logic registers            ; 3650 / 33216 ( 11 % ) ; 86 / 33216 ( < 1 % )  ; 716 / 33216 ( 2 % )            ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 394 / 2076 ( 19 % )   ; 13 / 2076 ( < 1 % )   ; 76 / 2076 ( 4 % )              ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 25                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 12 / 70 ( 17 % )      ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 102528                ; 0                     ; 139264                         ; 0                              ;
; Total RAM block bits                        ; 119808                ; 0                     ; 156672                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 26 / 105 ( 24 % )     ; 0 / 105 ( 0 % )       ; 34 / 105 ( 32 % )              ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 15 / 20 ( 75 % )      ; 0 / 20 ( 0 % )        ; 0 / 20 ( 0 % )                 ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 182                   ; 128                   ; 995                            ; 1                              ;
;     -- Registered Input Connections         ; 181                   ; 96                    ; 792                            ; 0                              ;
;     -- Output Connections                   ; 975                   ; 148                   ; 2                              ; 181                            ;
;     -- Registered Output Connections        ; 52                    ; 147                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 23876                 ; 813                   ; 4596                           ; 183                            ;
;     -- Registered Connections               ; 9348                  ; 576                   ; 3085                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 0                     ; 119                   ; 856                            ; 182                            ;
;     -- sld_hub:auto_hub                     ; 119                   ; 16                    ; 141                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 856                   ; 141                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 182                   ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 9                     ; 19                    ; 125                            ; 1                              ;
;     -- Output Ports                         ; 55                    ; 37                    ; 78                             ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 53                             ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 26                    ; 69                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 15                    ; 69                             ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MOSI           ; F24   ; 5        ; 65           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NSS            ; D25   ; 5        ; 65           ; 31           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCK            ; E26   ; 5        ; 65           ; 31           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; channel_change ; V2    ; 1        ; 0            ; 12           ; 3           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk            ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_n        ; N25   ; 5        ; 65           ; 19           ; 0           ; 1146                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; MISO   ; J21   ; 5        ; 65           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr0  ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr1  ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr10 ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr11 ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr12 ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr13 ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr14 ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr15 ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr16 ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr17 ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr2  ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr3  ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr4  ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr5  ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr6  ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr7  ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr8  ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr9  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 64 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 5 / 65 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 14 / 58 ( 24 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; ledr10                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; ledr8                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; ledr2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; ledr11                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; ledr7                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; ledr3                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ledr17                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; ledr12                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; ledr6                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; ledr4                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; ledr5                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; ledr16                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; ledr15                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; ledr13                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; ledr0                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; ledr14                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; ledr1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; NSS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; SCK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; MOSI                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; MISO                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; channel_change                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; ledr9                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; PLL:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 27.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 27.0 MHz                              ;
; Nominal VCO frequency            ; 864.3 MHz                             ;
; VCO post scale K counter         ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 15.63 MHz                             ;
; Freq max lock                    ; 31.25 MHz                             ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 1                                     ;
; M value                          ; 32                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; clk                                   ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 16   ; 9   ; 48.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 18            ; 9/9 Even   ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                        ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |fft_t                                                                                                                ; 5210 (1)    ; 4452 (0)                  ; 0 (0)         ; 241792      ; 60   ; 12           ; 12      ; 0         ; 25   ; 0            ; 758 (1)      ; 1266 (0)          ; 3186 (0)         ; |fft_t                                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |FIFO:inst8|                                                                                                       ; 109 (0)     ; 82 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 36 (0)            ; 46 (0)           ; |fft_t|FIFO:inst8                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |dcfifo:dcfifo_component|                                                                                       ; 109 (0)     ; 82 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 36 (0)            ; 46 (0)           ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                  ;              ;
;          |dcfifo_isg1:auto_generated|                                                                                 ; 109 (27)    ; 82 (25)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (2)       ; 36 (24)           ; 46 (1)           ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated                                                                                                                                                                                                                                                                                       ;              ;
;             |a_graycounter_g2c:wrptr_gp|                                                                              ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 16 (16)          ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp                                                                                                                                                                                                                                                            ;              ;
;             |a_graycounter_q96:rdptr_g1p|                                                                             ; 26 (26)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 16 (16)          ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p                                                                                                                                                                                                                                                           ;              ;
;             |alt_synch_pipe_kv7:rs_dgwp|                                                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 6 (0)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|alt_synch_pipe_kv7:rs_dgwp                                                                                                                                                                                                                                                            ;              ;
;                |dffpipe_e09:dffpipe22|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|alt_synch_pipe_kv7:rs_dgwp|dffpipe_e09:dffpipe22                                                                                                                                                                                                                                      ;              ;
;             |alt_synch_pipe_lv7:ws_dgrp|                                                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 6 (0)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|alt_synch_pipe_lv7:ws_dgrp                                                                                                                                                                                                                                                            ;              ;
;                |dffpipe_f09:dffpipe26|                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|alt_synch_pipe_lv7:ws_dgrp|dffpipe_f09:dffpipe26                                                                                                                                                                                                                                      ;              ;
;             |altsyncram_vmu:fifo_ram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram                                                                                                                                                                                                                                                               ;              ;
;                |altsyncram_abc1:altsyncram18|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18                                                                                                                                                                                                                                  ;              ;
;             |cmpr_736:rdempty_eq_comp|                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp                                                                                                                                                                                                                                                              ;              ;
;             |cmpr_736:wrfull_eq_comp|                                                                                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:wrfull_eq_comp                                                                                                                                                                                                                                                               ;              ;
;             |dffpipe_c2e:rdaclr|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                                                                                    ;              ;
;    |PLL:inst2|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|PLL:inst2                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |altpll:altpll_component|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|PLL:inst2|altpll:altpll_component                                                                                                                                                                                                                                                                                                                   ;              ;
;    |SPI_Slave:inst5|                                                                                                  ; 38 (38)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 24 (24)          ; |fft_t|SPI_Slave:inst5                                                                                                                                                                                                                                                                                                                                     ;              ;
;    |channel_MUX:inst14|                                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |fft_t|channel_MUX:inst14                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |clk_gen_sample_rate:inst11|                                                                                       ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; |fft_t|clk_gen_sample_rate:inst11                                                                                                                                                                                                                                                                                                                          ;              ;
;    |fft_conv_pwm:inst3|                                                                                               ; 361 (49)    ; 307 (114)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (23)      ; 8 (8)             ; 299 (18)         ; |fft_t|fft_conv_pwm:inst3                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |FFT_DATA_RAM:FFT_DATA_RAM_inst|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_conv_pwm:inst3|FFT_DATA_RAM:FFT_DATA_RAM_inst                                                                                                                                                                                                                                                                                                   ;              ;
;          |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_conv_pwm:inst3|FFT_DATA_RAM:FFT_DATA_RAM_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                   ;              ;
;             |altsyncram_c2p1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_conv_pwm:inst3|FFT_DATA_RAM:FFT_DATA_RAM_inst|altsyncram:altsyncram_component|altsyncram_c2p1:auto_generated                                                                                                                                                                                                                                    ;              ;
;       |pwm:led0|                                                                                                      ; 32 (11)     ; 23 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 23 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led0                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |fft_t|fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led10|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led10                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led11|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 15 (14)          ; |fft_t|fft_conv_pwm:inst3|pwm:led11                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led12|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led12                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led13|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (16)          ; |fft_t|fft_conv_pwm:inst3|pwm:led13                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led14|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led14                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led15|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led15                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led16|                                                                                                     ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led16                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led17|                                                                                                     ; 22 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led17                                                                                                                                                                                                                                                                                                                        ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                        ;              ;
;       |pwm:led1|                                                                                                      ; 12 (11)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led1                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led2|                                                                                                      ; 12 (11)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led2                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led3|                                                                                                      ; 12 (11)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led3                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led3|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led4|                                                                                                      ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led4                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led4|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led5|                                                                                                      ; 12 (11)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led5                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led5|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led6|                                                                                                      ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (13)          ; |fft_t|fft_conv_pwm:inst3|pwm:led6                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led6|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led7|                                                                                                      ; 12 (11)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (9)           ; |fft_t|fft_conv_pwm:inst3|pwm:led7                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led7|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led8|                                                                                                      ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led8                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led8|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;       |pwm:led9|                                                                                                      ; 18 (17)     ; 10 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (17)          ; |fft_t|fft_conv_pwm:inst3|pwm:led9                                                                                                                                                                                                                                                                                                                         ;              ;
;          |clk_pwm:clk_pwm|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |fft_t|fft_conv_pwm:inst3|pwm:led9|clk_pwm:clk_pwm                                                                                                                                                                                                                                                                                                         ;              ;
;    |fft_fifo_design:inst1|                                                                                            ; 2893 (26)   ; 2631 (22)                 ; 0 (0)         ; 77952       ; 20   ; 12           ; 12      ; 0         ; 0    ; 0            ; 262 (4)      ; 723 (1)           ; 1908 (21)        ; |fft_t|fft_fifo_design:inst1                                                                                                                                                                                                                                                                                                                               ;              ;
;       |fft_control:fft_control|                                                                                       ; 2867 (0)    ; 2609 (0)                  ; 0 (0)         ; 77952       ; 20   ; 12           ; 12      ; 0         ; 0    ; 0            ; 258 (0)      ; 722 (0)           ; 1887 (0)         ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control                                                                                                                                                                                                                                                                                                       ;              ;
;          |fft_core:dut|                                                                                               ; 2867 (0)    ; 2609 (0)                  ; 0 (0)         ; 77952       ; 20   ; 12           ; 12      ; 0         ; 0    ; 0            ; 258 (0)      ; 722 (0)           ; 1887 (0)         ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut                                                                                                                                                                                                                                                                                          ;              ;
;             |asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|                                                ; 2867 (363)  ; 2609 (338)                ; 0 (0)         ; 77952       ; 20   ; 12           ; 12      ; 0         ; 0    ; 0            ; 258 (25)     ; 722 (67)          ; 1887 (268)       ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst                                                                                                                                                                                                                                 ;              ;
;                |asj_fft_3dp_rom_fft_111:twrom|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 12288       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom                                                                                                                                                                                                   ;              ;
;                   |twid_rom_fft_111:\gen_M4K:cos_1n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_1n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_sf91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_sf91:auto_generated                                                                                         ;              ;
;                   |twid_rom_fft_111:\gen_M4K:cos_2n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_2n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_tf91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_tf91:auto_generated                                                                                         ;              ;
;                   |twid_rom_fft_111:\gen_M4K:cos_3n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_3n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_uf91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_uf91:auto_generated                                                                                         ;              ;
;                   |twid_rom_fft_111:\gen_M4K:sin_1n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_1n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_1g91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_1g91:auto_generated                                                                                         ;              ;
;                   |twid_rom_fft_111:\gen_M4K:sin_2n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_2n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_2g91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_2g91:auto_generated                                                                                         ;              ;
;                   |twid_rom_fft_111:\gen_M4K:sin_3n|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_3n                                                                                                                                                                  ;              ;
;                      |altsyncram:\gen_auto:altsyncram_component|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component                                                                                                                        ;              ;
;                         |altsyncram_3g91:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_3g91:auto_generated                                                                                         ;              ;
;                |asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C                                                                                                                                                                                   ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                |asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D                                                                                                                                                                                   ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                ;              ;
;                |asj_fft_4dp_ram_fft_111:dat_A|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A                                                                                                                                                                                                   ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                |asj_fft_4dp_ram_fft_111:dat_B|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B                                                                                                                                                                                                   ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                   |asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A                                                                                                                                                        ;              ;
;                      |altsyncram:\gen_M4K:altsyncram_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                               ;              ;
;                         |altsyncram_iju3:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated                                                                                ;              ;
;                |asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|                                                             ; 16 (5)      ; 14 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (3)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc                                                                                                                                                                                        ;              ;
;                   |asj_fft_tdl_bit_rst_fft_111:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass| ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst_fft_111:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass                                                                                      ;              ;
;                |asj_fft_cnt_ctrl_fft_111:ccc|                                                                         ; 272 (272)   ; 272 (272)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 272 (272)        ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc                                                                                                                                                                                                    ;              ;
;                |asj_fft_cxb_addr_fft_111:\gen_radix_4_last_pass:gen_M4K_output_sel:ram_cxb_rd_lpp|                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_radix_4_last_pass:gen_M4K_output_sel:ram_cxb_rd_lpp                                                                                                                                               ;              ;
;                |asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|                                                      ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 18 (18)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr                                                                                                                                                                                 ;              ;
;                |asj_fft_cxb_addr_fft_111:ram_cxb_rd|                                                                  ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:ram_cxb_rd                                                                                                                                                                                             ;              ;
;                |asj_fft_cxb_data_fft_111:ram_cxb_wr_data|                                                             ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data                                                                                                                                                                                        ;              ;
;                |asj_fft_cxb_data_r_fft_111:\gen_radix_4_last_pass:ram_cxb_lpp_data|                                   ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 48 (48)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:\gen_radix_4_last_pass:ram_cxb_lpp_data                                                                                                                                                              ;              ;
;                |asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|                                                          ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data                                                                                                                                                                                     ;              ;
;                |asj_fft_dataadgen_fft_111:\gen_wrsw_2:wr_adgen|                                                       ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 12 (12)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:\gen_wrsw_2:wr_adgen                                                                                                                                                                                  ;              ;
;                |asj_fft_dataadgen_fft_111:rd_adgen|                                                                   ; 32 (32)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 21 (21)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen                                                                                                                                                                                              ;              ;
;                |asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|                                                            ; 1266 (559)  ; 1136 (546)                ; 0 (0)         ; 0           ; 0    ; 12           ; 12      ; 0         ; 0    ; 0            ; 130 (13)     ; 371 (212)         ; 765 (289)        ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft                                                                                                                                                                                       ;              ;
;                   |asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|                                                     ; 115 (115)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 109 (109)        ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt                                                                                                                                         ;              ;
;                   |asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|                                                         ; 115 (115)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 64 (64)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale                                                                                                                                             ;              ;
;                   |asj_fft_bfp_o_1pt_fft_111:\gen_cont:bfp_detect_1pt|                                                ; 24 (24)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 4 (4)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_1pt_fft_111:\gen_cont:bfp_detect_1pt                                                                                                                                    ;              ;
;                   |asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|                                                        ; 60 (51)     ; 32 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 9 (0)             ; 35 (35)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect                                                                                                                                            ;              ;
;                      |asj_fft_tdl_bit_fft_111:\gen_blk_float:gen_streaming:gen_cont:delay_next_pass|                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|asj_fft_tdl_bit_fft_111:\gen_blk_float:gen_streaming:gen_cont:delay_next_pass                                                              ;              ;
;                   |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|                                                    ; 112 (14)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (14)           ; 70 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1                                                                                                                                        ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_r4f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_s5f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                   |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|                                                    ; 112 (14)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (14)           ; 70 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2                                                                                                                                        ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_r4f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_s5f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                   |asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|                                                    ; 112 (14)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (14)           ; 70 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3                                                                                                                                        ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_r4f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms                                                                                        ;              ;
;                         |altmult_add:ALTMULT_ADD_component|                                                           ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                      ;              ;
;                            |mult_add_s5f2:auto_generated|                                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 2       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated                         ;              ;
;                               |ded_mult_7v81:ded_mult1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1 ;              ;
;                               |ded_mult_7v81:ded_mult2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2 ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|                                                  ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1                                                                                          ;              ;
;                         |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                             ; 17 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                          ;              ;
;                            |add_sub_4jj:auto_generated|                                                               ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_pround_fft_111:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_4jj:auto_generated               ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay                                                                                     ;              ;
;                      |asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|                                             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay                                                                                     ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                            ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                            ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                 ;              ;
;                   |asj_fft_tdl_bit_fft_111:\gen_cont:delay_next_blk|                                                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 2 (2)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_tdl_bit_fft_111:\gen_cont:delay_next_blk                                                                                                                                      ;              ;
;                |asj_fft_in_write_sgl_fft_111:writer|                                                                  ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 44 (44)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer                                                                                                                                                                                             ;              ;
;                |asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|                                                ; 114 (103)   ; 91 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (20)      ; 10 (10)           ; 81 (73)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp                                                                                                                                                                           ;              ;
;                   |asj_fft_pround_fft_111:\gen_full_rnd:u0|                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0                                                                                                                                   ;              ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                   ;              ;
;                         |add_sub_uij:auto_generated|                                                                  ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|asj_fft_pround_fft_111:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated                                                        ;              ;
;                |asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|                                       ; 36 (21)     ; 33 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 27 (12)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr                                                                                                                                                                  ;              ;
;                   |asj_fft_tdl_bit_rst_fft_111:delay_en|                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_111:delay_en                                                                                                                             ;              ;
;                   |asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd                                                                                                                       ;              ;
;                |asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|                                                       ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 26 (26)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl                                                                                                                                                                                  ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:\gen_dft_2:delay_blk_done2|                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:\gen_dft_2:delay_blk_done2                                                                                                                                                                          ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:\gen_dft_2:delay_blk_done|                                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:\gen_dft_2:delay_blk_done                                                                                                                                                                           ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:delay_ctrl_np|                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:delay_ctrl_np                                                                                                                                                                                       ;              ;
;                |asj_fft_tdl_bit_rst_fft_111:delay_lpp_en|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:delay_lpp_en                                                                                                                                                                                        ;              ;
;                |asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|                                                              ; 168 (168)   ; 168 (168)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 161 (161)         ; 7 (7)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay                                                                                                                                                                                         ;              ;
;                |asj_fft_tdl_fft_111:\gen_wrsw_2:p_delay|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:p_delay                                                                                                                                                                                         ;              ;
;                |asj_fft_twadgen_fft_111:twid_factors|                                                                 ; 70 (70)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 56 (56)           ; 9 (9)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors                                                                                                                                                                                            ;              ;
;                |asj_fft_wrengen_fft_111:sel_we|                                                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrengen_fft_111:sel_we                                                                                                                                                                                                  ;              ;
;                |asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches|                                                  ; 18 (18)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 12 (12)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches                                                                                                                                                                             ;              ;
;                |auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|                         ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1                                                                                                                                                    ;              ;
;                |auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|                                      ; 89 (68)     ; 59 (43)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (24)      ; 0 (0)             ; 60 (44)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1                                                                                                                                                                 ;              ;
;                   |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                           ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                         ;              ;
;                      |scfifo_e9h1:auto_generated|                                                                     ; 21 (2)      ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated                                                                                              ;              ;
;                         |a_dpfifo_7k81:dpfifo|                                                                        ; 19 (11)     ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo                                                                         ;              ;
;                            |altsyncram_eof1:FIFOram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|altsyncram_eof1:FIFOram                                                 ;              ;
;                            |cntr_bjb:rd_ptr_msb|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|cntr_bjb:rd_ptr_msb                                                     ;              ;
;                            |cntr_cjb:wr_ptr|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|cntr_cjb:wr_ptr                                                         ;              ;
;                            |cntr_oj7:usedw_counter|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|cntr_oj7:usedw_counter                                                  ;              ;
;                |auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|                                  ; 46 (46)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 14 (14)           ; 22 (22)          ; |fft_t|fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1                                                                                                                                                             ;              ;
;    |lpm_abs:inst6|                                                                                                    ; 6 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (1)            ; |fft_t|lpm_abs:inst6                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |lpm_add_sub:adder|                                                                                             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |fft_t|lpm_abs:inst6|lpm_add_sub:adder                                                                                                                                                                                                                                                                                                                     ;              ;
;          |add_sub_4sc:auto_generated|                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fft_t|lpm_abs:inst6|lpm_add_sub:adder|add_sub_4sc:auto_generated                                                                                                                                                                                                                                                                                          ;              ;
;    |sld_hub:auto_hub|                                                                                                 ; 142 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 21 (0)            ; 65 (0)           ; |fft_t|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                  ; 141 (100)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (42)      ; 21 (21)           ; 65 (40)          ; |fft_t|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                       ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                    ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |fft_t|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                               ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                  ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |fft_t|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                             ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                                   ; 814 (69)    ; 716 (68)                  ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (1)       ; 427 (34)          ; 289 (0)          ; |fft_t|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                         ; 779 (0)     ; 648 (0)                   ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 393 (0)           ; 289 (0)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                     ; 779 (184)   ; 648 (172)                 ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (12)      ; 393 (163)         ; 289 (10)         ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                         ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                          ; 78 (76)     ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 51 (51)           ; 26 (0)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                          ;              ;
;                |lpm_decode:wdecoder|                                                                                  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                      ;              ;
;                   |decode_rqf:auto_generated|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                                            ;              ;
;                |lpm_mux:mux|                                                                                          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (0)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                              ;              ;
;                   |mux_boc:auto_generated|                                                                            ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_boc:auto_generated                                                                                                                                       ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                         ;              ;
;                |altsyncram_ks14:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ks14:auto_generated                                                                                                                                                          ;              ;
;                   |altsyncram_sgq1:altsyncram1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ks14:auto_generated|altsyncram_sgq1:altsyncram1                                                                                                                              ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                          ;              ;
;             |lpm_shiftreg:status_register|                                                                            ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                            ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                              ; 114 (114)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 19 (19)           ; 50 (50)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                              ;              ;
;             |sld_ela_control:ela_control|                                                                             ; 231 (1)     ; 186 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 149 (0)           ; 71 (1)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                             ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                     ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|               ; 204 (0)     ; 170 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 136 (0)           ; 68 (0)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                      ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                        ; 102 (102)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 102 (102)         ; 0 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                           ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                    ; 102 (0)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (0)            ; 68 (0)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                       ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                 ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                 ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                        ; 22 (12)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (0)             ; 2 (1)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                               ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                       ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                        ; 125 (11)    ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 108 (0)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                        ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                            ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                              ;              ;
;                   |cntr_0ci:auto_generated|                                                                           ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated                                                                      ;              ;
;                |lpm_counter:read_pointer_counter|                                                                     ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                       ;              ;
;                   |cntr_45j:auto_generated|                                                                           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated                                                                                               ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                                           ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                             ;              ;
;                   |cntr_ubi:auto_generated|                                                                           ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated                                                                                     ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                              ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                ;              ;
;                   |cntr_gui:auto_generated|                                                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                                        ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                                     ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                       ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                      ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                        ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                                   ; 25 (25)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 25 (25)          ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                     ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                                   ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |fft_t|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                   ;              ;
;    |wave_test_GN:inst12|                                                                                              ; 828 (0)     ; 580 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (0)      ; 39 (0)            ; 541 (0)          ; |fft_t|wave_test_GN:inst12                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |alt_dspbuilder_shifttaps_GNLZ4R7UC4:Shift_Taps|                                                                ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_shifttaps_GNLZ4R7UC4:Shift_Taps                                                                                                                                                                                                                                                                                  ;              ;
;          |alt_dspbuilder_SShiftTap:ShiftTapsi|                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_shifttaps_GNLZ4R7UC4:Shift_Taps|alt_dspbuilder_SShiftTap:ShiftTapsi                                                                                                                                                                                                                                              ;              ;
;       |alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|                                                    ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2                                                                                                                                                                                                                                                                      ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b0|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b0                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b1|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b1                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b2|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b2                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b3|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b3                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b4|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b4                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b5|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b5                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b6|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b6                                                                                                                                                                                                                 ;              ;
;          |alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b7|                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |fft_t|wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b7                                                                                                                                                                                                                 ;              ;
;       |wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|                                                        ; 804 (0)     ; 572 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 31 (0)            ; 541 (0)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0                                                                                                                                                                                                                                                                          ;              ;
;          |alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|                                                       ; 153 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 102 (0)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3                                                                                                                                                                                                                     ;              ;
;             |alt_dspbuilder_AltMultConst:MultiplyAddi|                                                                ; 153 (127)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (25)      ; 0 (0)             ; 102 (65)         ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi                                                                                                                                                                            ;              ;
;                |lpm_mult:Mult0|                                                                                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult1|                                                                                       ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult2|                                                                                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult3|                                                                                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 9 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core                                                                                                                                          ;              ;
;          |alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|                                                       ; 147 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 95 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2                                                                                                                                                                                                                     ;              ;
;             |alt_dspbuilder_AltMultConst:MultiplyAddi|                                                                ; 147 (117)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (22)      ; 0 (0)             ; 95 (69)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi                                                                                                                                                                            ;              ;
;                |lpm_mult:Mult0|                                                                                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult1|                                                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult2|                                                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 3 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult3|                                                                                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core                                                                                                                                          ;              ;
;          |alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|                                                       ; 151 (0)     ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 101 (0)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1                                                                                                                                                                                                                     ;              ;
;             |alt_dspbuilder_AltMultConst:MultiplyAddi|                                                                ; 151 (126)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (25)      ; 0 (0)             ; 101 (63)         ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi                                                                                                                                                                            ;              ;
;                |lpm_mult:Mult0|                                                                                       ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 9 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult1|                                                                                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 8 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult2|                                                                                       ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 11 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 11 (11)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult3|                                                                                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core                                                                                                                                          ;              ;
;          |alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|                                                        ; 127 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 3 (0)             ; 87 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add                                                                                                                                                                                                                      ;              ;
;             |alt_dspbuilder_AltMultConst:MultiplyAddi|                                                                ; 127 (107)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (24)      ; 3 (3)             ; 87 (41)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi                                                                                                                                                                             ;              ;
;                |lpm_mult:Mult0|                                                                                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0                                                                                                                                                              ;              ;
;                   |multcore:mult_core|                                                                                ; 17 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (9)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core                                                                                                                                           ;              ;
;                      |mpar_add:padder|                                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                           ;              ;
;                         |lpm_add_sub:adder[0]|                                                                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                      ;              ;
;                            |add_sub_m3h:auto_generated|                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m3h:auto_generated                                                                           ;              ;
;                |lpm_mult:Mult1|                                                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1                                                                                                                                                              ;              ;
;                   |multcore:mult_core|                                                                                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1|multcore:mult_core                                                                                                                                           ;              ;
;                |lpm_mult:Mult2|                                                                                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2                                                                                                                                                              ;              ;
;                   |multcore:mult_core|                                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2|multcore:mult_core                                                                                                                                           ;              ;
;                |lpm_mult:Mult3|                                                                                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 11 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3                                                                                                                                                              ;              ;
;                   |multcore:mult_core|                                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core                                                                                                                                           ;              ;
;          |alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|                                                       ; 135 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 4 (0)             ; 89 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4                                                                                                                                                                                                                     ;              ;
;             |alt_dspbuilder_AltMultConst:MultiplyAddi|                                                                ; 135 (110)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (24)      ; 4 (4)             ; 89 (47)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi                                                                                                                                                                            ;              ;
;                |lpm_mult:Mult0|                                                                                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult1|                                                                                       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult1|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult2|                                                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult2|multcore:mult_core                                                                                                                                          ;              ;
;                |lpm_mult:Mult3|                                                                                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3                                                                                                                                                             ;              ;
;                   |multcore:mult_core|                                                                                ; 17 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (9)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core                                                                                                                                          ;              ;
;                      |mpar_add:padder|                                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                          ;              ;
;                         |lpm_add_sub:adder[0]|                                                                        ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                     ;              ;
;                            |add_sub_m3h:auto_generated|                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m3h:auto_generated                                                                          ;              ;
;          |alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|                                         ; 96 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 72 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor                                                                                                                                                                                                       ;              ;
;             |alt_dspbuilder_SAdderSub:adder_1_1|                                                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_1                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_1|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_gph:auto_generated|                                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_1|lpm_add_sub:\pip:genaa:U0|add_sub_gph:auto_generated                                                                                                               ;              ;
;             |alt_dspbuilder_SAdderSub:adder_1_2|                                                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_2                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_2|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_gph:auto_generated|                                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_2|lpm_add_sub:\pip:genaa:U0|add_sub_gph:auto_generated                                                                                                               ;              ;
;             |alt_dspbuilder_SAdderSub:adder_1_3|                                                                      ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 0 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_3                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 0 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_3|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_gph:auto_generated|                                                                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_1_3|lpm_add_sub:\pip:genaa:U0|add_sub_gph:auto_generated                                                                                                               ;              ;
;             |alt_dspbuilder_SAdderSub:adder_2_1|                                                                      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_1                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_1|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_hph:auto_generated|                                                                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_1|lpm_add_sub:\pip:genaa:U0|add_sub_hph:auto_generated                                                                                                               ;              ;
;             |alt_dspbuilder_SAdderSub:adder_2_2|                                                                      ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_2                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 17 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 10 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_2|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_hph:auto_generated|                                                                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 10 (10)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_2_2|lpm_add_sub:\pip:genaa:U0|add_sub_hph:auto_generated                                                                                                               ;              ;
;             |alt_dspbuilder_SAdderSub:adder_3_1|                                                                      ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_3_1                                                                                                                                                                    ;              ;
;                |lpm_add_sub:\pip:genaa:U0|                                                                            ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_3_1|lpm_add_sub:\pip:genaa:U0                                                                                                                                          ;              ;
;                   |add_sub_iph:auto_generated|                                                                        ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |fft_t|wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_parallel_adder_GNL6TIQJ2F:Parallel_Adder_Subtractor|alt_dspbuilder_SAdderSub:adder_3_1|lpm_add_sub:\pip:genaa:U0|add_sub_iph:auto_generated                                                                                                               ;              ;
+-----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; MISO           ; Output   ; --            ; --            ; --                    ; --  ;
; ledr17         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr16         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr15         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr14         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr13         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr12         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr11         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr10         ; Output   ; --            ; --            ; --                    ; --  ;
; ledr9          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr8          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr7          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr6          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr5          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr4          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr3          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr2          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr1          ; Output   ; --            ; --            ; --                    ; --  ;
; ledr0          ; Output   ; --            ; --            ; --                    ; --  ;
; clk            ; Input    ; --            ; --            ; --                    ; --  ;
; reset_n        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; channel_change ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; NSS            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCK            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MOSI           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; clk                                     ;                   ;         ;
; reset_n                                 ;                   ;         ;
; channel_change                          ;                   ;         ;
;      - fft_conv_pwm:inst3|ledr13_reg~0  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~1  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~2  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~3  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~4  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~5  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~6  ; 1                 ; 6       ;
;      - fft_conv_pwm:inst3|ledr13_reg~7  ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[2]~0 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[6]~1 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[4]~2 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[3]~3 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[5]~4 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[1]~5 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[0]~6 ; 1                 ; 6       ;
;      - channel_MUX:inst14|data_out[7]~7 ; 1                 ; 6       ;
; NSS                                     ;                   ;         ;
;      - SPI_Slave:inst5|NSS_r[0]~feeder  ; 0                 ; 6       ;
; SCK                                     ;                   ;         ;
;      - SPI_Slave:inst5|SCK_r[0]~feeder  ; 1                 ; 6       ;
; MOSI                                    ;                   ;         ;
;      - SPI_Slave:inst5|MOSI_r[0]~feeder ; 0                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                            ; LCCOMB_X23_Y28_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:wrfull_eq_comp|aneb_result_wire[0]                                                                                                                                                                                             ; LCCOMB_X21_Y29_N22 ; 12      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0]                                                                                                                                                                                                           ; LCFF_X21_Y28_N17   ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                          ; LCCOMB_X23_Y28_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                               ; PLL_1              ; 179     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SPI_Slave:inst5|Equal2~0                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y29_N8  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Slave:inst5|NSS_r[1]                                                                                                                                                                                                                                                                              ; LCFF_X63_Y29_N27   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SPI_Slave:inst5|bitcnt[2]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y29_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Slave:inst5|byte_data_send[0]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Slave:inst5|byte_received                                                                                                                                                                                                                                                                         ; LCFF_X62_Y29_N23   ; 44      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SPI_Slave:inst5|byte_received~0                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y29_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 409     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y19_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                   ; PIN_N2             ; 36      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                                                                                                                                                                                                   ; PIN_N2             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk_gen_sample_rate:inst11|clk_samp_rat                                                                                                                                                                                                                                                               ; LCFF_X58_Y18_N1    ; 3762    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; fft_conv_pwm:inst3|Equal0~2                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal11~1                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal13~1                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal1~0                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal2~2                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal3~1                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal4~0                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal5~1                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal6~1                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal7~0                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal8~0                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|Equal9~2                                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X21_Y14_N9    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X21_Y14_N17   ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X28_Y8_N23    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X21_Y14_N23   ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X28_Y8_N13    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X61_Y7_N31    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X21_Y14_N29   ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X21_Y14_N11   ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|Equal0~3                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y14_N30 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                              ; LCFF_X21_Y14_N1    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X21_Y14_N7    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X28_Y8_N11    ; 8       ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; fft_conv_pwm:inst3|pwm:led3|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X60_Y5_N7     ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led4|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X21_Y14_N21   ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led5|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X61_Y4_N21    ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led6|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X30_Y9_N25    ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led7|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X61_Y7_N9     ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led8|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X28_Y8_N1     ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_conv_pwm:inst3|pwm:led9|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                               ; LCFF_X21_Y14_N19   ; 9       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|always3~0                                                                                                                                                                                                                                                                       ; LCCOMB_X29_Y11_N0  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|slb_last[0]~1                                                                                                                            ; LCCOMB_X36_Y19_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|delay_next_pass_counter~2                                                                    ; LCCOMB_X40_Y20_N18 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[3]~0                                                                                   ; LCCOMB_X37_Y19_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_1pt[1]                                                                                                                              ; LCCOMB_X32_Y18_N28 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_1pt[2]~0                                                                                                                            ; LCCOMB_X30_Y20_N18 ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_nm1[1]                                                                                                                              ; LCCOMB_X25_Y17_N0  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_nm1[2]~0                                                                                                                            ; LCCOMB_X24_Y17_N20 ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt[0]~13                                                                                                                         ; LCCOMB_X36_Y16_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt~12                                                                                                                            ; LCCOMB_X36_Y16_N16 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|counter_i~0                                                                                                                                   ; LCCOMB_X33_Y17_N12 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|offset_counter[1]~30                                                                                                        ; LCCOMB_X22_Y20_N26 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][1]                                                           ; LCFF_X24_Y21_N9    ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                                          ; LCCOMB_X18_Y21_N14 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|cnt_k~0                                                                                                                            ; LCCOMB_X34_Y13_N24 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[0]~12                                                                                                                            ; LCCOMB_X34_Y13_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|p[0]~6                                                                                                                             ; LCCOMB_X34_Y13_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches|swa_tdl[0][1]                                                                                                                 ; LCFF_X28_Y11_N9    ; 76      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|LessThan0~2                                                                                                       ; LCCOMB_X29_Y16_N28 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                       ; LCCOMB_X34_Y21_N10 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count[6]~14                                                                                                       ; LCCOMB_X36_Y21_N2  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count[6]~15                                                                                                       ; LCCOMB_X36_Y21_N12 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|data_take                                                                                                         ; LCCOMB_X36_Y21_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                      ; LCCOMB_X35_Y21_N12 ; 10      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|_~1                       ; LCCOMB_X34_Y21_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|_~3                       ; LCCOMB_X34_Y21_N22 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                  ; LCCOMB_X34_Y21_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux1~0                                                                                                        ; LCCOMB_X23_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|stall_controller_comb~0                                                                                       ; LCCOMB_X33_Y17_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|was_stalled~0                                                                                                 ; LCCOMB_X33_Y17_N22 ; 2515    ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[7]~31                                                                                                                                                              ; LCCOMB_X33_Y19_N28 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[9]~32                                                                                                                                                              ; LCCOMB_X33_Y19_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|fft_s2_cur.IDLE~0                                                                                                                                                                 ; LCCOMB_X43_Y17_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|lpp_count_offset[0]~12                                                                                                                                                            ; LCCOMB_X45_Y17_N28 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|sw_r_tdl[4][1]                                                                                                                                                                    ; LCFF_X21_Y13_N1    ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wc_vec[6]                                                                                                                                                                         ; LCFF_X23_Y18_N17   ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wd_vec[6]                                                                                                                                                                         ; LCFF_X23_Y22_N9    ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_a[0]                                                                                                                                                                         ; LCFF_X23_Y20_N17   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_a[1]                                                                                                                                                                         ; LCFF_X23_Y20_N19   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_a[2]                                                                                                                                                                         ; LCFF_X23_Y20_N21   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_a[3]                                                                                                                                                                         ; LCFF_X23_Y20_N7    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_b[0]                                                                                                                                                                         ; LCFF_X23_Y16_N17   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_b[1]                                                                                                                                                                         ; LCFF_X23_Y16_N19   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_b[2]                                                                                                                                                                         ; LCFF_X23_Y16_N5    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wren_b[3]                                                                                                                                                                         ; LCFF_X23_Y16_N15   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                                                                                               ; PIN_N25            ; 1146    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                 ; LCFF_X20_Y18_N21   ; 22      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; LCCOMB_X20_Y19_N6  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; LCCOMB_X20_Y19_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; LCCOMB_X21_Y19_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; LCCOMB_X19_Y19_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X19_Y19_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                         ; LCCOMB_X20_Y16_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; LCFF_X19_Y16_N17   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; LCFF_X19_Y16_N23   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; LCCOMB_X20_Y16_N14 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                                                                                                    ; LCCOMB_X20_Y18_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                                                                                                    ; LCCOMB_X20_Y20_N22 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; LCCOMB_X20_Y18_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; LCCOMB_X21_Y18_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; LCCOMB_X20_Y18_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; LCFF_X19_Y18_N25   ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; LCFF_X19_Y18_N19   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; LCFF_X19_Y18_N21   ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; LCFF_X20_Y18_N19   ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; LCCOMB_X19_Y18_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; LCFF_X18_Y18_N17   ; 23      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X47_Y15_N8  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X47_Y15_N26 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X46_Y15_N7    ; 37      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X43_Y16_N18 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X20_Y17_N17   ; 285     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X43_Y16_N20 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X43_Y16_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X46_Y16_N8  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X33_Y16_N28 ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[5]~0 ; LCCOMB_X25_Y12_N28 ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|counter_reg_bit1a[4]~0                ; LCCOMB_X46_Y16_N4  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X45_Y20_N2  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X25_Y12_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~19                                                                                                                                                       ; LCCOMB_X33_Y16_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X33_Y16_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X33_Y16_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X33_Y16_N4  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+----------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                     ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; PLL:inst2|altpll:altpll_component|_clk0                  ; PLL_1            ; 179     ; Global Clock         ; GCLK3            ; --                        ;
; SPI_Slave:inst5|byte_received                            ; LCFF_X62_Y29_N23 ; 44      ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                             ; JTAG_X1_Y19_N0   ; 409     ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                      ; PIN_N2           ; 36      ; Global Clock         ; GCLK2            ; --                        ;
; clk_gen_sample_rate:inst11|clk_samp_rat                  ; LCFF_X58_Y18_N1  ; 3762    ; Global Clock         ; GCLK7            ; --                        ;
; fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm|clk_pwm_out  ; LCFF_X21_Y14_N9  ; 8       ; Global Clock         ; GCLK6            ; --                        ;
; fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X21_Y14_N17 ; 8       ; Global Clock         ; GCLK0            ; --                        ;
; fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X28_Y8_N23  ; 8       ; Global Clock         ; GCLK14           ; --                        ;
; fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X21_Y14_N23 ; 8       ; Global Clock         ; GCLK8            ; --                        ;
; fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X28_Y8_N13  ; 8       ; Global Clock         ; GCLK12           ; --                        ;
; fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X61_Y7_N31  ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X21_Y14_N29 ; 8       ; Global Clock         ; GCLK15           ; --                        ;
; fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X21_Y14_N11 ; 8       ; Global Clock         ; GCLK10           ; --                        ;
; fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|clk_pwm_out ; LCFF_X21_Y14_N1  ; 8       ; Global Clock         ; GCLK11           ; --                        ;
; fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm|clk_pwm_out  ; LCFF_X21_Y14_N7  ; 8       ; Global Clock         ; GCLK9            ; --                        ;
; fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm|clk_pwm_out  ; LCFF_X28_Y8_N11  ; 8       ; Global Clock         ; GCLK13           ; --                        ;
+----------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|was_stalled~0                                                                                                                ; 2515    ;
; reset_n                                                                                                                                                                                                                                                                                                              ; 1146    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                ; 285     ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|ram_a_not_b_vec[1]                                                                                                                                                                               ; 177     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                        ; 128     ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_rdy_vec[10]                                                                                                                                                                                 ; 104     ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches|swa_tdl[0][1]                                                                                                                                ; 76      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches|swa_tdl[0][0]                                                                                                                                ; 76      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                              ; 71      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|slb_last[0]                                                                                                                                             ; 70      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|ram_a_not_b_vec[10]                                                                                                                                                                              ; 65      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|lpp_sel                                                                                                                                                                                          ; 65      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|sw_r_tdl[4][1]                                                                                                                                                                                   ; 64      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|sw_r_tdl[4][0]                                                                                                                                                                                   ; 64      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][1]                                                                          ; 48      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_111:\gen_M4K:delay_swd|tdl_arr[4][0]                                                                          ; 48      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|scale_dft_o_en                                                                                                                                         ; 47      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|block_dft_i_en                                                                                                                                         ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                     ; 42      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|ram_a_not_b_vec[7]                                                                                                                                                                               ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                          ; 39      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                                                                                                                         ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[10]                                                                                                                                                                         ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                          ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                                        ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[11]                                                     ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[10]                                                     ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[9]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[8]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[7]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[6]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[5]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[4]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[3]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[2]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[1]                                                      ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_45j:auto_generated|safe_q[0]                                                      ; 35      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_nm1[2]~0                                                                                                                                           ; 32      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_nm1[1]                                                                                                                                             ; 32      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_1pt[1]                                                                                                                                             ; 32      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_1pt[2]~0                                                                                                                                           ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                             ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                          ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                     ; 30      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[3][6]~16                                                                                         ; 29      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|p[0]                                                                                                                                              ; 29      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[0][7]~17                                                                                     ; 29      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|p[1]                                                                                                                                              ; 28      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|p[2]                                                                                                                                              ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                           ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                 ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~1                                                                                                                                                                                                    ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                                ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                                ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                 ; 25      ;
; fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|Equal0~3                                                                                                                                                                                                                                                                ; 25      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                  ; 24      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|slb_last[1]                                                                                                                                             ; 24      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|slb_last[2]                                                                                                                                             ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                    ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                         ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                ; 22      ;
; ~GND                                                                                                                                                                                                                                                                                                                 ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                             ; 19      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[3][6]~17                                                                                         ; 19      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[1][1]~16                                                                                     ; 19      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                      ; 19      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|stall_controller_comb~0                                                                                                      ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                    ; 18      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|sign_vec[3]                                                                                                                                ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~9                                                                                                                                                      ; 17      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|sign_sel[0]                                                                                                                                ; 17      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0]                                                                                                                                                                                                                          ; 17      ;
; channel_change                                                                                                                                                                                                                                                                                                       ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                                   ; 16      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_nm1[0]                                                                                                                                             ; 16      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|slb_1pt[0]                                                                                                                                             ; 16      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                           ; 16      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:wrfull_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                            ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                     ; 15      ;
; SPI_Slave:inst5|Equal2~0                                                                                                                                                                                                                                                                                             ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                     ; 14      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:p_delay|tdl_arr[1][2]                                                                                                                                            ; 14      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[2]                                                                                                                                                                                                               ; 14      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|fft_s2_cur.WAIT_FOR_LPP_INPUT                                                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                            ; 13      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|sw[1]                                                                                                                                                         ; 13      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|sw[0]                                                                                                                                                         ; 13      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[4]                                                                                                                                  ; 13      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[4]                                                                                                                                  ; 13      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[2]                                                                                                                                                                                                              ; 13      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[3]                                                                                                                                                                                                               ; 13      ;
; fft_conv_pwm:inst3|read_cnt[4]                                                                                                                                                                                                                                                                                       ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]~1                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                    ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                         ; 12      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[5]                                                                                                                                  ; 12      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[5]                                                                                                                                  ; 12      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[1]                                                                                                                                  ; 12      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|fft_s2_cur.IDLE                                                                                                                                                                                  ; 12      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[3]                                                                                                                                                                                                              ; 12      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[0]                                                                                                                                                                                                               ; 12      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[5]                                                                                                                                                                                                               ; 12      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[4]                                                                                                                                                                                                               ; 12      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                                         ; 12      ;
; fft_conv_pwm:inst3|read_cnt[6]                                                                                                                                                                                                                                                                                       ; 12      ;
; fft_conv_pwm:inst3|read_cnt[2]                                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                      ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                      ; 11      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[2]                                                                                                                                        ; 11      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:p_delay|tdl_arr[1][0]                                                                                                                                            ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[1]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[6]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[6]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[4]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[0]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[2]                                                                                                                                  ; 11      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[0]                                                                                                                                  ; 11      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|LessThan0~2                                                                                                                      ; 11      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                     ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[5]                                                                                                                                                                                                              ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[4]                                                                                                                                                                                                              ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[0]                                                                                                                                                                                                              ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[1]                                                                                                                                                                                                               ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[6]                                                                                                                                                                                                               ; 11      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[8]                                                                                                                                                                                                               ; 11      ;
; fft_conv_pwm:inst3|read_cnt[3]                                                                                                                                                                                                                                                                                       ; 11      ;
; fft_conv_pwm:inst3|read_cnt[1]                                                                                                                                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                      ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|counter_i~0                                                                                                                                                  ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][7]                                                                                                                                 ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][6]                                                                                                                                 ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|offset_counter[1]~30                                                                                                                       ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[4]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[2]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[7]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[2]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[6]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[6]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[4]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[2]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[7]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[5]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[6]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[0]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[1]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[3]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[4]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[2]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[0]                                                                                                                                  ; 10      ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[1]                                                                                                                                  ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|lpp_count_offset[0]~12                                                                                                                                                                           ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpp_serial_fft_111:\gen_radix_4_last_pass:lpp|sgn_2r                                                                                                                                     ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count[6]~15                                                                                                                      ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|count[6]~14                                                                                                                      ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[9]~32                                                                                                                                                                             ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[7]~31                                                                                                                                                                             ; 10      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|val_out                                                                                                                                                                                          ; 10      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[8]                                                                                                                                                                                                              ; 10      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[6]                                                                                                                                                                                                              ; 10      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[1]                                                                                                                                                                                                              ; 10      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[7]                                                                                                                                                                                                               ; 10      ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[9]                                                                                                                                                                                                               ; 10      ;
; fft_fifo_design:inst1|always3~0                                                                                                                                                                                                                                                                                      ; 10      ;
; SPI_Slave:inst5|NSS_r[1]                                                                                                                                                                                                                                                                                             ; 10      ;
; fft_conv_pwm:inst3|read_cnt[5]                                                                                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                      ; 9       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[4]                                                                                                                                        ; 9       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:p_delay|tdl_arr[1][1]                                                                                                                                            ; 9       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][4]                                                                                                                                           ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[1]                                                                                                                                   ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[5]                                                                                                                                   ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[4]                                                                                                                                   ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[5]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[3]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[4]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[3]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[5]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[7]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[4]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[5]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[7]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[1]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[5]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[4]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[3]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[7]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[5]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[4]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[0]                                                                                                                                   ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[2]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[0]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|DC3[0]                                                                                                                                      ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|DC3[1]                                                                                                                                      ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[0]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[0]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[1]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[0]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[1]                                                                                                                                  ; 9       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[0]                                                                                                                                  ; 9       ;
; SPI_Slave:inst5|byte_received~0                                                                                                                                                                                                                                                                                      ; 9       ;
; fft_conv_pwm:inst3|pwm:led3|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led4|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led5|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led6|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led7|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led8|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; fft_conv_pwm:inst3|pwm:led9|clk_pwm:clk_pwm|clk_pwm_out                                                                                                                                                                                                                                                              ; 9       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[9]                                                                                                                                                                                                              ; 9       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[7]                                                                                                                                                                                                              ; 9       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|sdft.ENABLE_DFT_O                                                                                                                                      ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                          ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|data_take                                                                                                                        ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[5]                                                                                                                                        ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[3]                                                                                                                                        ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[0]                                                                                                                                        ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[0]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[1]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[2]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[6]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[4]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[5]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[3]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_i[7]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[7]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[0]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[1]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[5]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[3]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[4]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[6]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[5]                                                                                                                                          ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[3]                                                                                                                                          ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[1]                                                                                                                                          ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_in_r[2]                                                                                                                                                 ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|ram_a_not_b_vec[29]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|Mux7~0                                                                                                       ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[0]~12                                                                                                                                           ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|cnt_k~0                                                                                                                                           ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|counter~0                                                                                                                         ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|sdet.DISABLE                                                                                                ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][2]                                                                                                                                           ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|Mux31~1                                                                                                  ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[13]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[12]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[11]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[10]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[17]                                                                                                                                                                              ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[0]                                                                                                                                                                               ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[2]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[6]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[1]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[2]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[6]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[4]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[5]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[4]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[6]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[2]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[5]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[6]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[2]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[6]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[4]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[2]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[5]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[6]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[3]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[2]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[6]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[0]                                                                                                                                   ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[0]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[0]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[0]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[4]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[1]                                                                                                                                  ; 8       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[0]                                                                                                                                  ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|max_reached                                                                                                                      ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|at_sink_ready_s                                                                                                                  ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_stall                                                                                                                       ; 8       ;
; fft_conv_pwm:inst3|Equal13~1                                                                                                                                                                                                                                                                                         ; 8       ;
; fft_conv_pwm:inst3|Equal11~1                                                                                                                                                                                                                                                                                         ; 8       ;
; fft_conv_pwm:inst3|Equal9~2                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal8~0                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal7~0                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal6~1                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal5~1                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal4~0                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal3~1                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal2~2                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal1~0                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_conv_pwm:inst3|Equal0~2                                                                                                                                                                                                                                                                                          ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                       ; 8       ;
; SPI_Slave:inst5|byte_data_send[0]~1                                                                                                                                                                                                                                                                                  ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[21]                                                                                                           ; 8       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|sdet.ENABLE                                                                                                 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                      ; 7       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][0]                                                                                                                                           ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[4]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[4]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[3]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[7]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[3]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[7]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[5]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[1]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[4]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[5]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[5]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[5]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[4]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[3]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[7]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[0]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[1]                                                                                                                                   ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[1]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[1]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[0]                                                                                                                                  ; 7       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[0]                                                                                                                                  ; 7       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_state.run1                                                                                                                  ; 7       ;
; fft_conv_pwm:inst3|pwm_data[0]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[1]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[2]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[3]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[4]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[5]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[6]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|read_cnt[0]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|pwm_data[7]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_valid_s                                                                                                            ; 7       ;
; clk_gen_sample_rate:inst11|Equal0~3                                                                                                                                                                                                                                                                                  ; 7       ;
; SPI_Slave:inst5|Equal4~0                                                                                                                                                                                                                                                                                             ; 7       ;
; fft_conv_pwm:inst3|read_cnt[8]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|read_cnt[7]                                                                                                                                                                                                                                                                                       ; 7       ;
; fft_conv_pwm:inst3|read_cnt[9]                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated|counter_reg_bit1a[5]~0                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                    ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[7]                                                                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[6]                                                                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_tdl_bit_fft_111:\gen_cont:delay_next_blk|tdl_arr[4]                                                                                            ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt[0]~13                                                                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt~12                                                                                                                                           ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][5]                                                                                                                                           ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][3]                                                                                                                                           ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[0][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[1][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[2][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[3][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[0][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[1][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[2][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[3][7]                                                                                        ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][4]                                                                                                                                 ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][2]                                                                                                                                 ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][0]                                                                                                                                 ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][4]                                                                                                                                 ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][2]                                                                                                                                 ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][0]                                                                                                                                 ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[2]                                                                                                                                   ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[0]                                                                                                                                   ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[6]                                                                                                                                   ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[5]                                                                                                                                   ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[5]                                                                                                                                   ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[1]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[6]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[6]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[6]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[1]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[6]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[1]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[5]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[4]                                                                                                                                  ; 6       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[2]                                                                                                                                  ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_state.end1                                                                                                                  ; 6       ;
; fft_fifo_design:inst1|sink_eop_r                                                                                                                                                                                                                                                                                     ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|source_packet_error[0]                                                                                              ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|source_packet_error[1]                                                                                              ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~7                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~6                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~5                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~4                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~3                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~2                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~1                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|ledr13_reg~0                                                                                                                                                                                                                                                                                      ; 6       ;
; fft_conv_pwm:inst3|Equal0~0                                                                                                                                                                                                                                                                                          ; 6       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|gap_reg                                                                                                                                                ; 6       ;
; fft_fifo_design:inst1|sink_sop_r                                                                                                                                                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|counter_reg_bit1a[4]~0                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[12]                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_count[1]                                                                                                                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_tdl_bit_fft_111:\gen_cont:delay_next_blk|tdl_arr[3]                                                                                            ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|delay_next_pass_counter~2                                                                                   ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_111:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][7]                                        ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|reg_no_twiddle[6][1][7]                                                                                                                                ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|reg_no_twiddle[6][0][7]                                                                                                                                ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|en_gain_lut_8_pts                                                                                           ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][1]                                                                                                                                           ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult0|multcore:mult_core|romout[0][7]~1                                                                                             ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[3]                                                                                                                                   ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[1]                                                                                                                                   ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[7]                                                                                                                                   ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[2]                                                                                                                                   ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[6]                                                                                                                                   ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNKCGS47P2:Multiply_Add1|alt_dspbuilder_AltMultConst:MultiplyAddi|dataint[2]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[7]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[2]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[7]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNCEWIYG43:Multiply_Add3|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[2]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[2]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[6]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|lpm_mult:Mult3|multcore:mult_core|romout[0][7]~1                                                                                            ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[2]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[1]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[6]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[5]                                                                                                                                  ; 5       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[3]                                                                                                                                  ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_out_state.normal                                                                                                            ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_out_state.empty_and_ready                                                                                                   ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|sink_ready_ctrl~0                                                                                                   ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|_~2                                                                                                                                                                                                                        ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|parity9                                                                                                                                                                                                                    ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|_~2                                                                                                                                                                                                                         ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|parity15                                                                                                                                                                                                                    ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|send_sop_s                                                                                                                       ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[11]                                                                                                                                                                                                              ; 5       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|counter17a[10]                                                                                                                                                                                                              ; 5       ;
; SPI_Slave:inst5|SCK_r[1]                                                                                                                                                                                                                                                                                             ; 5       ;
; SPI_Slave:inst5|bitcnt[0]                                                                                                                                                                                                                                                                                            ; 5       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[0]                                                                                                                                                     ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[9]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[8]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[7]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[6]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[5]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[4]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[3]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[2]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[1]                                                                                                                                                                                                                                                                                 ; 5       ;
; fft_fifo_design:inst1|fft_out_cnt[0]                                                                                                                                                                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~19                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~8                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                          ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|Mux5~0                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|Mux7~1                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|Mux7~0                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_d[5]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_b[5]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_d[3]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_b[3]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_d[1]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:rd_adgen|rd_addr_b[1]                                                                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|sw[1]                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|sw[0]                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[4]                                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[2]                                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|wr_address_i_int[0]                                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|rdaddress_a_bus[15]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|rdaddress_a_bus[14]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|wraddress_a_bus[15]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|wraddress_a_bus[14]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|rdaddress_b_bus[15]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|rdaddress_b_bus[14]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|wraddress_b_bus[15]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cnt_ctrl_fft_111:ccc|wraddress_b_bus[14]                                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[3][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[1][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[2][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|i_array_out[0][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|r_array_out[3][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|r_array_out[1][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|r_array_out[2][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale|r_array_out[0][7]                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|next_pass_i                                                                                                                                       ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|enable_op                                                                                                                                              ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|Equal0~2                                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[3]~0                                                                                                  ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|sdet.BLOCK_GAP                                                                                              ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:\gen_wrsw_2:wr_adgen|Mux9~0                                                                                                                                            ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:\gen_wrsw_2:wr_adgen|Mux10~1                                                                                                                                           ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dataadgen_fft_111:\gen_wrsw_2:wr_adgen|Mux10~0                                                                                                                                           ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|asj_fft_tdl_bit_rst_fft_111:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_cont:delay_next_pass|tdl_arr[10]                                           ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][0][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][0][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][0][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][0][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][1][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][1][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][1][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][1][3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_3_arr[0][5]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_1_arr[0][5]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_3_arr[0][3]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_1_arr[0][3]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_3_arr[0][1]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|sw_1_arr[0][1]                                                                                                                                   ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[2][5]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[2][3]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[2][1]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][5]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][3]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[1][1]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[14]                                                                                                                                                                              ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][5]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][3]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[0][1]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wd_vec[6]                                                                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|rdaddress_c_bus[22]                                                                                                                                                                              ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[3][5]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[3][3]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_addr_fft_111:\gen_wrsw_2:ram_cxb_wr|ram_in_reg[3][1]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|wc_vec[6]                                                                                                                                                                                        ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[3]                                                                                                                                   ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[7]                                                                                                                                   ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNEK5HTIJV:Multiply_Add2|alt_dspbuilder_AltMultConst:MultiplyAddi|datbint[3]                                                                                                                                  ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[3]                                                                                                                                  ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datcint[7]                                                                                                                                  ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[3]                                                                                                                                  ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|datdint[7]                                                                                                                                  ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQLBNWQEF:Multiply_Add|alt_dspbuilder_AltMultConst:MultiplyAddi|AC0[11]                                                                                                                                      ; 4       ;
; wave_test_GN:inst12|wave_test_GN_wave_test_Subsystem:wave_test_Subsystem_0|alt_dspbuilder_multiply_add_GNQU5CJA2Z:Multiply_Add4|alt_dspbuilder_AltMultConst:MultiplyAddi|DC3[11]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector4~1                                                                                                                      ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector2~2                                                                                                                      ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector3~0                                                                                                                      ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|Selector4~0                                                                                                                      ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_state.stall                                                                                                                 ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|_~0                                                                                                                                                                                                                         ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|ram_address_b[10]~0                                                                                                                                                                                                                                    ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[10]                                                                                                                                                                                                             ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|counter11a[11]                                                                                                                                                                                                             ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|valid_ctrl_int                                                                                                               ; 4       ;
; SPI_Slave:inst5|SCK_r[2]                                                                                                                                                                                                                                                                                             ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[7][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[5][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[6][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[4][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[3][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[1][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[2][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[0][0]                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[3][1][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[2][0][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[3][0][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[2][1][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[1][1][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[0][1][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[1][0][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|butterfly_st1[0][0][8]                                                                                                                                 ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[1]                                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[8]                                                                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|gap_reg                                                                                                     ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[6]                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[4]                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[2]                                                                                                                          ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][3]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][4]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][5]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][6]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][7]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][0]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][1]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[2][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[1][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[0][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[3][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[6][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[5][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[4][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_fft_111:ram_cxb_wr_data|ram_in_reg[7][2]                                                                                                                                        ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|cntr_oj7:usedw_counter|safe_q[0]         ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[0]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[1]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[2]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[3]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[4]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[5]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[6]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[7]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[8]                                                                                                                                                                                ; 4       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|data_count_sig[9]                                                                                                                                                                                ; 4       ;
; SPI_Slave:inst5|bitcnt[1]                                                                                                                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[7]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[6]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[5]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[4]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[3]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[2]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[1]                                                                                                                                                                                            ; 4       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|q_a[0]                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~11                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~10                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[11]                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~10                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[33]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[32]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[31]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[30]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[29]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[28]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[27]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[26]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[25]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable                                                                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated|safe_q[0]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0ci:auto_generated|safe_q[1]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|safe_q[0]                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|safe_q[2]                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|safe_q[1]                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|safe_q[3]                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|safe_q[4]                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_ubi:auto_generated|safe_q[0]                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~16                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~13                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                     ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b7|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b6|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b5|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b4|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b3|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b2|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b1|lcell_inst1                                                                                                                                                                      ; 3       ;
; wave_test_GN:inst12|alt_dspbuilder_signaltapnode_GNHKA4BCYW:SignalTap_II_Node2|alt_dspbuilder_signaltapbit:dspbsignaltap_ni7zl_2_b0|lcell_inst1                                                                                                                                                                      ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|rd_ptr_lsb                               ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[1][7]                                                                                                                                            ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[1][6]                                                                                                                                            ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][7]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][6]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][5]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][4]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][3]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][2]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][1]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_twadgen_fft_111:twid_factors|twad_tdl[6][0]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k_state.IDLE                                                                                                                                      ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|p[0]~6                                                                                                                                            ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|ram_a_not_b_vec[26]                                                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_bit_rst_fft_111:delay_ctrl_np|tdl_arr[5]                                                                                                                                             ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|sdft.IDLE                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|sdft.WAIT_FOR_OUTPUT                                                                                                                                   ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_wrswgen_fft_111:\gen_wrsw_2:get_wr_swtiches|Add0~0                                                                                                                                       ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_tdl_fft_111:\gen_wrsw_2:k_delay|tdl_arr[20][6]                                                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_bfp_ctrl_fft_111:\gen_dft_2:bfpc|slb_last[0]~1                                                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[3]                                                                                                    ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[2]                                                                                                    ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[1]                                                                                                    ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|slb_i[0]                                                                                                    ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][0][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][0][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][0][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][0][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][1][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][1][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][1][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][1][3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][0][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][0][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][0][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][0][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][0][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][0][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][0][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][0][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|sw[1]                                                                                                                             ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|sw[0]                                                                                                                             ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][1][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[0][1][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][1][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[1][1][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][1][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[2][1][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][1][3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|do_tdl[3][1][3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[0][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[1][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[2][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[3][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[0][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[1][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[2][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|i_array_out[3][6]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_111:delay_en|tdl_arr[4]                                                                                   ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|_~1                                      ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|dffe_af                                                       ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|usedw_is_0_dff                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|usedw_is_1_dff                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|master_sink_ena                                                                                                                                                                                  ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|sink_start                                                                                                                       ; 3       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_q96:rdptr_g1p|_~6                                                                                                                                                                                                                        ; 3       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|a_graycounter_g2c:wrptr_gp|_~4                                                                                                                                                                                                                         ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|sink_ready_ctrl_d                                                                                                                                                                                ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|sop                                                                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|source_stall_reg                                                                                                    ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_controller_fft_111:auk_dsp_interface_controller_1|sink_stall_reg                                                                                                      ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|count_finished~3                                                                                                             ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_valid_int~1                                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|source_state.sop                                                                                                             ; 3       ;
; fft_conv_pwm:inst3|Equal0~1                                                                                                                                                                                                                                                                                          ; 3       ;
; SPI_Slave:inst5|cnt[0]                                                                                                                                                                                                                                                                                               ; 3       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp|aneb_result_wire[0]~6                                                                                                                                                                                                         ; 3       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp|aneb_result_wire[0]~5                                                                                                                                                                                                         ; 3       ;
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|cmpr_736:rdempty_eq_comp|aneb_result_wire[0]~4                                                                                                                                                                                                         ; 3       ;
; fft_conv_pwm:inst3|pwm:led0|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led1|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led2|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led3|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led4|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led5|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led6|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led7|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led8|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led9|cnt_r[0]                                                                                                                                                                                                                                                                                 ; 3       ;
; fft_conv_pwm:inst3|pwm:led10|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led11|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led12|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led13|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led14|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led15|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led16|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; fft_conv_pwm:inst3|pwm:led17|cnt_r[0]                                                                                                                                                                                                                                                                                ; 3       ;
; SPI_Slave:inst5|NSS_r[2]                                                                                                                                                                                                                                                                                             ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[18]                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[17]                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[16]                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[15]                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_source_fft_111:auk_dsp_atlantic_source_1|at_source_data[14]                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[7][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[5][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[7][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[5][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[7][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[5][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[6][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[4][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[6][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[4][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[6][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[4][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[3][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[1][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[3][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[3][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[1][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[1][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[2][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[0][1]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[2][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[2][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[0][3]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_cxb_data_r_fft_111:ram_cxb_bfp_data|ram_in_reg[0][2]                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated|pipeline_dffe[9] ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_pround_fft_111:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_uij:auto_generated|pipeline_dffe[9] ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[7]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[6]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[5]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[4]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[0]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[3]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[2]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_m_k_counter_fft_111:\gen_gt256_mk:ctrl|k[1]                                                                                                                                              ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[9]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[7]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[6]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[5]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[4]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[3]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|count[2]                                                                                                                                                     ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|del_np_cnt[4]                                                                                               ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_o_fft_111:\gen_cont:bfp_detect|sdet.BLOCK_READY                                                                                            ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|sdft.BLOCK_DFT_I                                                                                                                                       ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_in_write_sgl_fft_111:writer|data_rdy_int                                                                                                                                                 ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt[0]                                                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|state_cnt[1]                                                                                                                                           ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[0]                                                                                                                          ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[7]                                                                                                                          ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[5]                                                                                                                          ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_lpprdadgen_fft_111:\gen_radix_4_last_pass:gen_lpp_addr|count[3]                                                                                                                          ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|sdft.ENABLE_BFP_O                                                                                                                                      ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[0][3]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[1][3]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[2][3]                                                                                        ; 3       ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_bfp_i_fft_111:\gen_cont:bfp_scale_1pt|r_array_out[3][3]                                                                                        ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                    ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; FIFO:inst8|dcfifo:dcfifo_component|dcfifo_isg1:auto_generated|altsyncram_vmu:fifo_ram|altsyncram_abc1:altsyncram18|ALTSYNCRAM                                                                                                                                                                                  ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 4    ; None                   ; M4K_X26_Y27, M4K_X26_Y28, M4K_X26_Y29, M4K_X26_Y26                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; Don't care      ; Don't care      ;
; fft_conv_pwm:inst3|FFT_DATA_RAM:FFT_DATA_RAM_inst|altsyncram:altsyncram_component|altsyncram_c2p1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                   ; M4K_X26_Y9, M4K_X26_Y8                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_sf91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; fft_core_1n1024cos.hex ; M4K_X52_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_tf91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; fft_core_2n1024cos.hex ; M4K_X52_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_uf91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; fft_core_3n1024cos.hex ; M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_1g91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; fft_core_1n1024sin.hex ; M4K_X52_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_2g91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; fft_core_2n1024sin.hex ; M4K_X52_Y21, M4K_X52_Y19                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_3dp_rom_fft_111:twrom|twid_rom_fft_111:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_3g91:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048   ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 2    ; fft_core_3n1024sin.hex ; M4K_X52_Y19, M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X13_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y25                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X13_Y23                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X13_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X13_Y24                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y18                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y17                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_A|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y15                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y14                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y16                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_4dp_ram_fft_111:dat_B|asj_fft_data_ram_fft_111:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_iju3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                   ; M4K_X26_Y13                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Don't care      ; Don't care      ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|auk_dspip_avalon_streaming_sink_fft_111:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_e9h1:auto_generated|a_dpfifo_7k81:dpfifo|altsyncram_eof1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                   ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Don't care      ; Don't care      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ks14:auto_generated|altsyncram_sgq1:altsyncram1|ALTSYNCRAM                                                                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 4096         ; 34           ; 4096         ; 34           ; yes                    ; no                      ; yes                    ; no                      ; 139264 ; 4096                        ; 34                          ; 4096                        ; 34                          ; 139264              ; 34   ; None                   ; M4K_X13_Y5, M4K_X13_Y6, M4K_X13_Y10, M4K_X26_Y11, M4K_X13_Y9, M4K_X26_Y10, M4K_X26_Y6, M4K_X52_Y12, M4K_X52_Y10, M4K_X52_Y9, M4K_X26_Y7, M4K_X52_Y8, M4K_X52_Y13, M4K_X52_Y11, M4K_X13_Y7, M4K_X52_Y7, M4K_X26_Y4, M4K_X13_Y8, M4K_X13_Y20, M4K_X26_Y5, M4K_X52_Y16, M4K_X13_Y12, M4K_X52_Y18, M4K_X26_Y12, M4K_X13_Y17, M4K_X13_Y15, M4K_X13_Y19, M4K_X52_Y15, M4K_X52_Y17, M4K_X13_Y16, M4K_X13_Y18, M4K_X13_Y14, M4K_X13_Y13, M4K_X52_Y14 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 12          ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                             ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y21_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y21_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y20_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y20_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y19_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y19_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y18_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y18_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_r4f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y15_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult2|mac_mult8 ;                           ; DSPMULT_X39_Y15_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_out9     ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y16_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_fifo_design:inst1|fft_control:fft_control|fft_core:dut|asj_fft_sglstream_fft_111:asj_fft_sglstream_fft_111_inst|asj_fft_dft_bfp_fft_111:\gen_dft_2:bfpdft|asj_fft_cmult_std_fft_111:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_111:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_s5f2:auto_generated|ded_mult_7v81:ded_mult1|mac_mult8 ;                           ; DSPMULT_X39_Y16_N1 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 6,957 / 94,460 ( 7 % ) ;
; C16 interconnects           ; 80 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 3,420 / 60,840 ( 6 % ) ;
; Direct links                ; 1,207 / 94,460 ( 1 % ) ;
; Global clocks               ; 16 / 16 ( 100 % )      ;
; Local interconnects         ; 2,840 / 33,216 ( 9 % ) ;
; R24 interconnects           ; 110 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 4,813 / 81,294 ( 6 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.97) ; Number of LABs  (Total = 475) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 61                            ;
; 2                                           ; 10                            ;
; 3                                           ; 11                            ;
; 4                                           ; 11                            ;
; 5                                           ; 21                            ;
; 6                                           ; 3                             ;
; 7                                           ; 14                            ;
; 8                                           ; 11                            ;
; 9                                           ; 21                            ;
; 10                                          ; 17                            ;
; 11                                          ; 26                            ;
; 12                                          ; 12                            ;
; 13                                          ; 14                            ;
; 14                                          ; 30                            ;
; 15                                          ; 56                            ;
; 16                                          ; 157                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.02) ; Number of LABs  (Total = 475) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 90                            ;
; 1 Clock                            ; 429                           ;
; 1 Clock enable                     ; 308                           ;
; 1 Sync. clear                      ; 33                            ;
; 1 Sync. load                       ; 45                            ;
; 2 Clock enables                    ; 13                            ;
; 2 Clocks                           ; 40                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.24) ; Number of LABs  (Total = 475) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 56                            ;
; 3                                            ; 2                             ;
; 4                                            ; 9                             ;
; 5                                            ; 3                             ;
; 6                                            ; 10                            ;
; 7                                            ; 3                             ;
; 8                                            ; 12                            ;
; 9                                            ; 11                            ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 13                            ;
; 14                                           ; 10                            ;
; 15                                           ; 3                             ;
; 16                                           ; 15                            ;
; 17                                           ; 6                             ;
; 18                                           ; 23                            ;
; 19                                           ; 6                             ;
; 20                                           ; 19                            ;
; 21                                           ; 9                             ;
; 22                                           ; 19                            ;
; 23                                           ; 15                            ;
; 24                                           ; 19                            ;
; 25                                           ; 25                            ;
; 26                                           ; 33                            ;
; 27                                           ; 17                            ;
; 28                                           ; 34                            ;
; 29                                           ; 15                            ;
; 30                                           ; 22                            ;
; 31                                           ; 13                            ;
; 32                                           ; 36                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.43) ; Number of LABs  (Total = 475) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 138                           ;
; 2                                               ; 47                            ;
; 3                                               ; 19                            ;
; 4                                               ; 17                            ;
; 5                                               ; 12                            ;
; 6                                               ; 18                            ;
; 7                                               ; 16                            ;
; 8                                               ; 47                            ;
; 9                                               ; 24                            ;
; 10                                              ; 17                            ;
; 11                                              ; 24                            ;
; 12                                              ; 22                            ;
; 13                                              ; 24                            ;
; 14                                              ; 10                            ;
; 15                                              ; 5                             ;
; 16                                              ; 13                            ;
; 17                                              ; 2                             ;
; 18                                              ; 5                             ;
; 19                                              ; 5                             ;
; 20                                              ; 1                             ;
; 21                                              ; 5                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.45) ; Number of LABs  (Total = 475) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 30                            ;
; 3                                            ; 54                            ;
; 4                                            ; 74                            ;
; 5                                            ; 27                            ;
; 6                                            ; 17                            ;
; 7                                            ; 12                            ;
; 8                                            ; 19                            ;
; 9                                            ; 23                            ;
; 10                                           ; 15                            ;
; 11                                           ; 17                            ;
; 12                                           ; 37                            ;
; 13                                           ; 8                             ;
; 14                                           ; 20                            ;
; 15                                           ; 7                             ;
; 16                                           ; 4                             ;
; 17                                           ; 9                             ;
; 18                                           ; 9                             ;
; 19                                           ; 14                            ;
; 20                                           ; 13                            ;
; 21                                           ; 13                            ;
; 22                                           ; 9                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 6                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "fft_t"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 16, clock division of 9, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_isg1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_f09:dffpipe26|dffe27a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_e09:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *previous_wrfull* -to *rdfull_reg|dffpipe_qu8:dffpipe20|dffe21a* 
        Info (332166): set_false_path -from *previous_rdempty* -to *wrempty_reg|dffpipe_t98:dffpipe24|dffe25a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): *previous_wrfull* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): *rdfull_reg|dffpipe_qu8:dffpipe20|dffe21a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(116): Argument <from> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(116): Argument <to> is not an object ID
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): *previous_rdempty* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): *wrempty_reg|dffpipe_t98:dffpipe24|dffe25a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(116): Argument <from> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(116): Argument <to> is not an object ID
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fft_t.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk_gen_sample_rate:inst11|clk_samp_rat was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: SPI_Slave:inst5|byte_received was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led9|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led8|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led7|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led6|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led5|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led4|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led3|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm|clk_pwm_out was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk_gen_sample_rate:inst11|clk_samp_rat 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_gen_sample_rate:inst11|clk_samp_rat~0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SPI_Slave:inst5|byte_received 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led0|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led10|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led11|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led12|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led13|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led14|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led15|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led16|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led17|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led1|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176353): Automatically promoted node fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm|clk_pwm_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_conv_pwm:inst3|pwm:led2|clk_pwm:clk_pwm|clk_pwm_out~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.50 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 19 output pins without output pin load capacitance assignment
    Info (306007): Pin "MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr17" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr14" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr13" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr9" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr8" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/TingQiang/Desktop/Gradual_D/FFT_IFFT_Protype_2__Expand_4__ABS_13/fft_t.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 908 megabytes
    Info: Processing ended: Mon Jun 02 10:39:25 2014
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/TingQiang/Desktop/Gradual_D/FFT_IFFT_Protype_2__Expand_4__ABS_13/fft_t.fit.smsg.


