# FemtoRV Physical Implementation: ASIC Flow

[![License](https://img.shields.io/badge/License-MIT-blue.svg)](LICENSE)
[![RISC-V](https://img.shields.io/badge/ISA-RISC--V-orange.svg)](https://riscv.org/)
[![Tiny Tapeout](https://img.shields.io/badge/Platform-Tiny%20Tapeout-green.svg)](https://tinytapeout.com)

Este repositorio documenta el proceso completo de dise√±o, s√≠ntesis e implementaci√≥n f√≠sica (RTL-to-GDSII) del n√∫cleo **FemtoRV**, un procesador basado en la arquitectura RISC-V. El objetivo de este proyecto es llevar una descripci√≥n de hardware (HDL) hasta un layout listo para fabricaci√≥n utilizando **Tiny Tapeout**.

*This repository documents the complete design, synthesis, and physical implementation (RTL-to-GDSII) process of the **FemtoRV** core, a RISC-V based processor. The goal is to take an HDL description to a fabrication-ready layout using **Tiny Tapeout**.*

---

## üìë Tabla de Contenidos / Table of Contents

1. [Arquitectura del Procesador](#1-processor-architecture--arquitectura-del-procesador)
2. [Flujo de Dise√±o VLSI](#2-vlsi-design-flow--flujo-de-dise√±o-vlsi)
3. [Plataforma de Fabricaci√≥n](#3-fabrication-platform--plataforma-de-fabricaci√≥n)
4. [Herramientas y Entorno](#4-tools--environment--herramientas-y-entorno)
5. [Gu√≠a de Instalaci√≥n](#5-installation-guide--gu√≠a-de-instalaci√≥n)
6. [Recursos Adicionales](#6-additional-resources--recursos-adicionales)

---

## 1. Processor Architecture / Arquitectura del Procesador

El **FemtoRV** es un n√∫cleo RISC-V dise√±ado para ser extremadamente ligero y f√°cil de entender, ideal para aplicaciones educativas y proyectos de hardware de c√≥digo abierto.

*The **FemtoRV** is a RISC-V core designed to be extremely lightweight and easy to understand, ideal for educational applications and open-source hardware projects.*

### Caracter√≠sticas Principales / Key Features

- ‚úÖ Arquitectura RISC-V RV32I
- ‚úÖ Dise√±o minimalista y altamente optimizado
- ‚úÖ Compatible con el flujo de dise√±o open-source
- ‚úÖ Documentaci√≥n completa del proceso RTL-to-GDSII

![FemtoRV Block Diagram](ruta/a/tu_diagrama_de_bloques_femtorv.png)
*Diagrama de bloques del procesador FemtoRV / FemtoRV processor block diagram*

---

## 2. VLSI Design Flow / Flujo de Dise√±o VLSI

El flujo de dise√±o ASIC se divide en dos etapas principales: **Frontend** (dise√±o l√≥gico) y **Backend** (dise√±o f√≠sico).

*The ASIC design flow is divided into two main stages: **Frontend** (logic design) and **Backend** (physical design).*

### 2.1. Frontend: Logic & Functional Design

Etapa centrada en la descripci√≥n del comportamiento del procesador y su verificaci√≥n funcional.

![Logical Design Flow](Documents/ASIC_Flow/VLSI_design_flow1.png)

**Pasos del Frontend / Frontend Steps:**

1. **System Specification** - Definici√≥n de requisitos y especificaciones
2. **RTL Description** - Implementaci√≥n en Verilog
3. **Functional Verification** - Simulaci√≥n y validaci√≥n del comportamiento
4. **Logic Synthesis** - Conversi√≥n de RTL a netlist de compuertas
5. **Logic Verification** - Validaci√≥n del netlist sintetizado

### 2.2. Backend: Physical Design

Etapa enfocada en la implementaci√≥n f√≠sica del dise√±o en silicio.

![Physical Design Flow](Documents/ASIC_Flow/VLSI_design_flow2.png)

**Pasos del Backend / Backend Steps:**

1. **Floorplanning** - Planificaci√≥n del √°rea y definici√≥n de pines
2. **Placement** - Ubicaci√≥n √≥ptima de celdas est√°ndar
3. **Clock Tree Synthesis (CTS)** - Construcci√≥n del √°rbol de distribuci√≥n de reloj
4. **Routing** - Conexi√≥n f√≠sica de todas las celdas
5. **Timing Closure** - Verificaci√≥n de tiempos (setup/hold)
6. **Physical Verification** - DRC, LVS y generaci√≥n del GDSII final

---

## 3. Fabrication Platform / Plataforma de Fabricaci√≥n

### üîß Tiny Tapeout

![Tiny Tapeout Logo](https://tinytapeout.com/tt_logo.png)

> **Tiny Tapeout** es un proyecto educativo que facilita y abarata la fabricaci√≥n de dise√±os digitales y anal√≥gicos en chips reales.

> *Tiny Tapeout is an educational project that makes it easier and cheaper to manufacture digital and analog designs on real chips.*

üîó **M√°s informaci√≥n:** [tinytapeout.com](https://tinytapeout.com)

### Plantilla del Proyecto / Project Template

Este proyecto utiliza la **plantilla oficial de Tiny Tapeout**, que proporciona:

- Configuraci√≥n preconfigurada de OpenLane
- Restricciones de pines y √°rea definidas
- Integraci√≥n con GitHub Actions para CI/CD
- Compatibilidad con el shuttle de fabricaci√≥n

**Repositorio:** [`EstebanUnal-Hub/VLSI-UNAL`](https://github.com/EstebanUnal-Hub/VLSI-UNAL)

---

## 4. Tools & Environment / Herramientas y Entorno

### Requisitos del Sistema / System Requirements

- **OS:** Ubuntu 20.04 LTS o superior
- **RAM:** M√≠nimo 8GB (recomendado 16GB)
- **Disco:** M√≠nimo 50GB de espacio libre
- **Procesador:** x86_64 compatible

### Herramientas Utilizadas / Tools Used

| Herramienta | Funci√≥n | Etapa |
|-------------|---------|-------|
| **OpenLane** | Automatizaci√≥n del flujo RTL-to-GDSII | Frontend + Backend |
| **Yosys** | S√≠ntesis l√≥gica | Frontend |
| **Icarus Verilog** | Simulaci√≥n RTL | Frontend |
| **GTKWave** | Visualizaci√≥n de ondas | Frontend |
| **OpenSTA** | An√°lisis est√°tico de tiempo | Backend |
| **Magic VLSI** | Visualizaci√≥n de layout y DRC | Backend |
| **Ngspice** | Simulaci√≥n SPICE | Verificaci√≥n |
| **SKY130 PDK** | Process Design Kit | Backend |

---

## 5. Installation Guide / Gu√≠a de Instalaci√≥n

### Instalaci√≥n Autom√°tica

```bash
# Clonar el repositorio
git clone https://github.com/EstebanUnal-Hub/VLSI-UNAL.git
cd VLSI-UNAL

# Ejecutar script de instalaci√≥n (si est√° disponible)
./install_tools.sh
```

### Instalaci√≥n Manual

#### 5.1. Yosys

Framework para s√≠ntesis Verilog-RTL.

```bash
git clone https://github.com/YosysHQ/yosys.git
cd yosys
sudo apt install make build-essential clang bison flex libreadline-dev \
    gawk tcl-dev libffi-dev git graphviz xdot pkg-config python3 \
    libboost-system-dev libboost-python-dev libboost-filesystem-dev zlib1g-dev
make config-gcc
make
sudo make install
```

#### 5.2. Icarus Verilog

Compilador Verilog que genera netlists.

```bash
sudo apt install iverilog
```

#### 5.3. GTKWave

Visualizador de ondas compatible con VCD.

```bash
sudo apt install gtkwave
```

#### 5.4. ngspice

Simulador SPICE de c√≥digo abierto para circuitos el√©ctricos y electr√≥nicos.

```bash
sudo apt install build-essential libxaw7-dev
tar -zxvf ngspice-40.tar.gz
cd ngspice-40
mkdir release && cd release
../configure --with-x --with-readline=yes --disable-debug
make
sudo make install
```

#### 5.5. OpenSTA

Verificador de timing est√°tico.

```bash
sudo apt install cmake clang gcc tcl swig bison flex
git clone https://github.com/The-OpenROAD-Project/OpenSTA.git
cd OpenSTA
mkdir build && cd build
cmake ..
make
sudo make install
```

#### 5.6. Magic VLSI

Herramienta de layout desarrollada en UC Berkeley.

```bash
sudo apt install m4 tcsh csh libx11-dev tcl-dev tk-dev libcairo2-dev \
    mesa-common-dev libglu1-mesa-dev libncurses-dev
git clone https://github.com/RTimothyEdwards/magic
cd magic
./configure
make
sudo make install
```

#### 5.7. Docker & OpenLane

Flujo completo RTL-to-GDSII.

```bash
# Instalar Docker
sudo apt update && sudo apt upgrade
sudo apt install build-essential python3 python3-venv python3-pip make git
sudo apt install apt-transport-https ca-certificates curl software-properties-common

curl -fsSL https://download.docker.com/linux/ubuntu/gpg | \
    sudo gpg --dearmor -o /usr/share/keyrings/docker-archive-keyring.gpg

echo "deb [arch=amd64 signed-by=/usr/share/keyrings/docker-archive-keyring.gpg] \
    https://download.docker.com/linux/ubuntu $(lsb_release -cs) stable" | \
    sudo tee /etc/apt/sources.list.d/docker.list

sudo apt update
sudo apt install docker-ce docker-ce-cli containerd.io

# Configurar permisos
sudo groupadd docker
sudo usermod -aG docker $USER

# Instalar OpenLane
cd ~
git clone https://github.com/The-OpenROAD-Project/OpenLane
cd OpenLane
make
make test
```

#### 5.8. SKY130 PDK

Process Design Kit de SkyWater 130nm.

```bash
git clone git://opencircuitdesign.com/open_pdks
cd open_pdks
./configure --enable-sky130-pdk
make
sudo make install
```

#### 5.9. Xyce (Opcional)

Simulador paralelo de circuitos.

```bash
git clone https://github.com/ChipFlow/Xyce-build.git
cd Xyce-build
./build.sh
sudo make install prefix=/usr/local

# Uso:
# mpirun -np <# procs> Xyce [options] <netlist filename>
```

---

## 6. Additional Resources / Recursos Adicionales

### Documentaci√≥n

- üìñ [RISC-V Specification](https://riscv.org/technical/specifications/)
- üìñ [OpenLane Documentation](https://openlane.readthedocs.io/)
- üìñ [SKY130 PDK Documentation](https://skywater-pdk.readthedocs.io/)
- üìñ [Tiny Tapeout Guide](https://tinytapeout.com/guides/)

### Comunidad

- üí¨ [RISC-V Forum](https://groups.google.com/a/groups.riscv.org/g/sw-dev)
- üí¨ [Tiny Tapeout Discord](https://discord.gg/tinytapeout)
- üí¨ [OpenLane Discussions](https://github.com/The-OpenROAD-Project/OpenLane/discussions)

#