$date
	Thu Nov  5 16:38:08 2020
$end
$version
	Icarus Verilog
$end
$timescale
	100ps
$end
$scope module mu0_alu_tb $end
$var wire 16 ! Q [15:0] $end
$var reg 2 " M [1:0] $end
$var reg 16 # X [15:0] $end
$var reg 16 $ Y [15:0] $end
$scope module dut $end
$var wire 2 % M [1:0] $end
$var wire 16 & X [15:0] $end
$var wire 16 ' Y [15:0] $end
$var reg 16 ( Q [15:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
bx (
bx '
bx &
bx %
bx $
bx #
bx "
bx !
$end
#1000
b0 !
b0 (
b0 "
b0 %
b0 $
b0 '
b0 #
b0 &
#2000
b1111 !
b1111 (
b1111 $
b1111 '
#3000
b1111111111111111 !
b1111111111111111 (
b1111111111111111 $
b1111111111111111 '
#4000
b11110 !
b11110 (
b1 "
b1 %
b1111 $
b1111 '
b1111 #
b1111 &
#5000
b1110 !
b1110 (
b1111111111111111 $
b1111111111111111 '
#6000
b1111 $
b1111 '
b1111111111111111 #
b1111111111111111 &
#7000
b1111111111111110 !
b1111111111111110 (
b1111111111111111 $
b1111111111111111 '
#8000
b10000 !
b10000 (
b10 "
b10 %
b0 $
b0 '
b1111 #
b1111 &
#9000
b0 !
b0 (
b1111111111111111 #
b1111111111111111 &
#10000
b11 "
b11 %
b1111 $
b1111 '
b1111 #
b1111 &
#11000
b10000 !
b10000 (
b1111111111111111 $
b1111111111111111 '
#12000
b1111111111110000 !
b1111111111110000 (
b1111 $
b1111 '
b1111111111111111 #
b1111111111111111 &
#13000
b0 !
b0 (
b1111111111111111 $
b1111111111111111 '
#14000
