---
layout: post
title: Verilog编程-11. 加法器和减法器设计
categories: Verilog
description: 使用Verilog实现多bit全加器和全减器
keywords: Verilog
---

# Verilog编程-11. 加法器和减法器设计

## 背景
加法器和减法器的硬件结构可以混合使用，并且分为行波进位和超前进位两种方式。加法器和减法器设计的难点之一是在减法中对于进位的处理和加法有些不同，在加法中属于进位，而在减法中则属于向高位的借位，这一点在后续有具体的细节展现。设计的难点之二是输入为有符号数时对于结果的判断，这一点可参照这篇文章 [Verilog编程-4](https://polaris-chn.github.io/2022/04/15/Verilog-practice-4/)

## 设计思路

## 代码

## 仿真结果